KR102584060B1 - 반도체 장치 및 표시 장치 - Google Patents

반도체 장치 및 표시 장치 Download PDF

Info

Publication number
KR102584060B1
KR102584060B1 KR1020207006871A KR20207006871A KR102584060B1 KR 102584060 B1 KR102584060 B1 KR 102584060B1 KR 1020207006871 A KR1020207006871 A KR 1020207006871A KR 20207006871 A KR20207006871 A KR 20207006871A KR 102584060 B1 KR102584060 B1 KR 102584060B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
additionally
film
semiconductor
Prior art date
Application number
KR1020207006871A
Other languages
English (en)
Other versions
KR20200039736A (ko
Inventor
마사미 진쵸우
다이스케 쿠로사키
마사카츠 오노
준이치 코에주카
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20200039736A publication Critical patent/KR20200039736A/ko
Application granted granted Critical
Publication of KR102584060B1 publication Critical patent/KR102584060B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

신뢰성이 높은 반도체 장치를 제공한다. 제 2 절연층은 제 1 절연층 위에 위치하고, 반도체층은 제 1 절연층과 제 2 절연층 사이에 위치하고, 제 3 절연층은 제 2 절연층 위에 위치하고, 제 4 절연층은 제 3 절연층 위에 위치하고, 제 1 도전층은 반도체층과 중첩되는 영역을 가지고, 또한 제 3 절연층과 제 4 절연층 사이에 위치하고, 제 3 절연층은 제 1 도전층의 하면에 접하는 영역과, 제 4 절연층과 접하는 영역을 가지고, 제 4 절연층은 제 1 도전층의 상면 및 측면에 접하고, 제 5 절연층은 반도체층의 상면 및 측면에 접하고, 제 5 절연층은 반도체층과 중첩되고, 또한 제 1 도전층과 중첩되지 않은 영역에 제 1 개구 및 제 2 개구를 가지고, 제 2 도전층 및 제 3 도전층은 각각 제 1 개구 및 제 2 개구에 있어서 반도체층과 전기적으로 접속되고, 제 3 절연층 내지 제 5 절연층은 금속과, 산소 또는 질소를 가지고, 제 6 절연층은 제 5 절연층의 상면 및 측면에 접하는 영역과, 제 1 절연층과 접하는 영역을 가지는 반도체 장치로 한다.

Description

반도체 장치 및 표시 장치
본 발명의 일 형태는 반도체 장치 및 그 제작 방법에 관한 것이다. 본 발명의 일 형태는 산화물 반도체막을 가지는 반도체 장치 및 그 제작 방법에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 본 발명의 일 형태의 기술분야로서는, 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다.
또한 본 명세서 등에서 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터, 반도체 회로, 연산 장치, 기억 장치 등은 반도체 장치의 일 형태이다. 또한, 촬상 장치, 전기 광학 장치, 발전 장치(박막 태양 전지, 유기 박막 태양 전지 등을 포함함), 및 전자 기기는 반도체 장치를 가지는 경우가 있다.
근년, 반도체 장치의 개발이 진행되고, LSI나 CPU나 메모리가 주로 사용되고 있다. CPU는 반도체 웨이퍼로부터 분리된 반도체 집적 회로(적어도 트랜지스터 및 메모리)를 가지고, 접속 단자인 전극이 형성된 반도체 소자의 집합체이다.
LSI나 CPU나 메모리 등의 반도체 회로(IC칩)는 회로 기판, 예를 들어 인쇄 배선판에 실장되고, 다양한 전자 기기의 부품 중 하나로서 사용된다. 또한, 고해상도를 가진 표시 장치는, 드라이버 회로 등의 주변 회로를 제공함으로써, 부품 점수의 삭감이 검토되고 있다.
따라서, 절연 표면을 가지는 기판 위에 형성된 반도체 박막을 사용하여 트랜지스터를 구성하는 기술이 주목을 받고 있다. 상기 트랜지스터는 집적 회로(IC)나 화상 표시 장치(단순히 표시 장치라고도 표기함)와 같은 전자 기기에 널리 응용되고 있다. 트랜지스터에 적용 가능한 반도체 박막으로서 실리콘계 반도체 재료가 널리 알려져 있지만, 그 외의 재료로서 산화물 반도체가 주목받고 있다.
또한, 산화물 반도체를 사용한 트랜지스터(Oxide Semiconductor 트랜지스터, 이하에서 OS 트랜지스터라고 부름)는 비도통 상태에서 누설 전류가 매우 낮은 것이 알려져 있다. 예를 들어, 산화물 반도체를 사용한 트랜지스터의 누설 전류가 낮다는 특성을 응용한 소비전력이 낮은 CPU 등이 개시되어 있다(특허문헌 1 참조).
또한, OS 트랜지스터로서, 자기 정렬(self-aligned) 구조의 트랜지스터가 제안되어 있다. 상기 자기 정렬 구조의 트랜지스터로서, 소스 영역 및 드레인 영역 위에 금속막을 형성하고, 상기 금속막에 대하여 열처리를 수행함으로써, 금속막을 고저항화시키면서 소스 영역 및 드레인 영역을 저저항화하는 방법이 개시되어 있다(특허문헌 2 참조).
또한, 근년에는 전자 기기의 소형화, 경량화에 따라, 트랜지스터 등을 고밀도로 집적한 집적 회로에 대한 요구가 높아지고 있다. 또한, 집적 회로를 포함하는 반도체 장치의 생산성의 향상이 요구된다.
일본 공개특허공보 특개2012-257187호 일본 공개특허공보 특개2011-228622호
특허문헌 2에서는, 소스 영역 및 드레인 영역을 저저항화할 때, 소스 영역 및 드레인 영역 위에 금속막을 형성하고, 상기 금속막에 대하여 산소 분위기하에서 열처리를 수행하고 있다. 열처리를 수행함으로써, 산화물 반도체막의 소스 영역 및 드레인 영역 내에 금속막의 구성 원소가 도펀트로서 들어가, 저저항화시키고 있다. 또한, 산소 분위기하에서 열처리를 수행함으로써, 도전막을 산화시켜, 상기 도전막을 고저항화시키고 있다. 다만, 산소 분위기하에서 열처리를 수행하기 때문에, 산화물 반도체막 내로부터 금속막이 산소를 추출하는 작용이 낮다.
또한, 특허문헌 2에서는, 채널 형성 영역의 산소 농도에 대해서는 기재되어 있지만, 물, 수소 등의 불순물의 농도에 대해서는 언급되지 않았다. 즉, 채널 형성 영역의 고순도화(물, 수소 등의 불순물의 저감화, 대표적으로는 탈수·탈수소화)가 수행되지 않았기 때문에, 노멀리 온의 트랜지스터 특성이 되기 쉽다는 문제가 있었다. 또한, 노멀리 온의 트랜지스터 특성이란, 게이트에 전압을 인가하지 않아도 채널이 존재하고, 트랜지스터에 전류가 흐르게 되는 상태를 말한다. 한편, 노멀리 오프의 트랜지스터 특성이란, 게이트에 전압을 인가하지 않은 상태에서는 트랜지스터에 전류가 흐르지 않는 상태이다.
상술한 문제를 감안하여, 본 발명의 일 형태는 트랜지스터의 소스 영역 및 드레인 영역을 안정적으로 저저항화시키면서, 채널 형성 영역을 고순도화시킴으로써 양호한 전기 특성을 가지는 반도체 장치를 제공하는 것을 과제의 하나로 한다.
본 발명의 일 형태는 양호한 전기 특성을 가지는 반도체 장치를 제공하는 것을 과제의 하나로 한다. 본 발명의 일 형태는 신뢰성이 높은 반도체 장치를 제공하는 것을 과제의 하나로 한다. 본 발명의 일 형태는 가요성 기판을 사용한 반도체 장치를 제공하는 것을 과제의 하나로 한다. 본 발명의 일 형태는 신규 반도체 장치를 제공하는 것을 과제의 하나로 한다. 본 발명의 일 형태는 신뢰성이 높은 표시 장치를 제공하는 것을 과제의 하나로 한다. 본 발명의 일 형태는 가요성 기판을 사용한 표시 장치를 제공하는 것을 과제의 하나로 한다. 본 발명의 일 형태는 신규 표시 장치를 제공하는 것을 과제의 하나로 한다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 본 발명의 일 형태는, 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한, 이들 이외의 과제는 명세서, 도면, 청구항 등의 기재로부터 추출하는 것이 가능하다.
본 발명의 일 형태의 반도체 장치는 제 1 절연층 내지 제 6 절연층과, 반도체층과, 제 1 도전층 내지 제 3 도전층과, 제 1 개구와, 제 2 개구를 가지고, 제 2 절연층은 제 1 절연층 위에 위치하고, 반도체층은 제 1 절연층과 제 2 절연층 사이에 위치하고, 제 3 절연층은 제 2 절연층 위에 위치하고, 제 4 절연층은 제 3 절연층 위에 위치하고, 제 1 도전층은 반도체층과 중첩되는 영역을 가지고, 또한 제 3 절연층과 제 4 절연층 사이에 위치하고, 제 3 절연층은 제 1 도전층의 하면에 접하는 영역과, 제 4 절연층과 접하는 영역을 가지고, 제 4 절연층은 제 1 도전층의 상면 및 측면에 접하고, 제 5 절연층은 반도체층의 상면 및 측면에 접하고, 제 5 절연층은 반도체층과 중첩되고, 또한 제 1 도전층과 중첩되지 않는 영역에 제 1 개구 및 제 2 개구를 가지고, 제 2 도전층은 제 1 개구에서 반도체층과 전기적으로 접속되고, 제 3 도전층은 제 2 개구에서 반도체층과 전기적으로 접속되고, 제 3 절연층, 제 4 절연층, 및 제 5 절연층은 금속과, 산소 또는 질소를 가지고, 제 6 절연층은 제 5 절연층의 상면 및 측면에 접하는 영역과, 제 1 절연층과 접하는 영역을 가지는, 반도체 장치이다.
상술한 반도체 장치에 있어서, 제 3 절연층, 제 4 절연층, 및 제 5 절연층은 알루미늄 또는 하프늄과, 산소 또는 질소를 가지면 바람직하다.
상술한 반도체 장치에 있어서, 제 7 절연층과, 제 4 도전층을 더 가지고, 제 7 절연층은 제 1 절연층과 제 3 도전층 사이에 위치하고, 제 4 도전층은 제 1 도전층과 중첩되는 영역을 가지고, 제 7 절연층은 금속과, 산소 또는 질소를 가지면 바람직하다. 또한, 제 7 절연층은 알루미늄 또는 하프늄과, 산소 또는 질소를 가지면 바람직하다.
상술한 반도체 장치에 있어서, 제 8 절연층 및 제 9 절연층을 더 가지고, 제 9 절연층은 제 1 절연층 및 제 4 절연층 위에 위치하고, 제 8 절연층은 제 1 절연층과 제 9 절연층 사이에 위치하고, 제 9 절연층은 금속과, 산소 또는 질소를 가지면 바람직하다. 또한, 제 9 절연층은 알루미늄 또는 하프늄과, 산소 또는 질소를 가지면 바람직하다.
상술한 반도체 장치에 있어서, 제 5 절연층 및 제 6 절연층에 제공된 제 3 개구를 더 가지고, 제 3 개구의 내측에, 제 2 절연층 및 제 1 도전층이 위치하면 바람직하다.
상술한 반도체 장치에 있어서, 반도체층은 금속 산화물을 가지면 바람직하다.
본 발명의 일 형태의 반도체 장치는 상술한 반도체 장치와, 상기 반도체 장치에 전기적으로 접속되는 액정 소자 또는 발광 소자를 가지는 표시 장치이다.
본 발명의 일 형태에 의하여, 양호한 전기 특성을 가지는 반도체 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여, 신뢰성이 높은 반도체 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여, 가요성 기판을 사용한 반도체 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여, 신규 반도체 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여, 신뢰성이 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여, 가요성 기판을 사용한 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여, 신규 표시 장치를 제공할 수 있다.
도 1은 트랜지스터의 구성예이다.
도 2는 트랜지스터의 구성예이다.
도 3은 트랜지스터의 구성예이다.
도 4는 트랜지스터의 구성예이다.
도 5는 트랜지스터의 제작 방법을 설명하는 도면이다.
도 6은 트랜지스터의 제작 방법을 설명하는 도면이다.
도 7은 트랜지스터의 제작 방법을 설명하는 도면이다.
도 8은 트랜지스터의 제작 방법을 설명하는 도면이다.
도 9는 트랜지스터의 제작 방법을 설명하는 도면이다.
도 10은 트랜지스터의 구성예이다.
도 11은 트랜지스터의 구성예이다.
도 12는 표시 장치의 상면도이다.
도 13은 표시 장치의 단면도이다.
도 14는 표시 장치의 단면도이다.
도 15는 표시 장치의 단면도이다.
도 16은 표시 장치의 단면도이다.
도 17은 표시 장치의 단면도이다.
도 18은 표시 장치의 블록도 및 회로도이다.
도 19는 표시 장치의 블록도이다.
도 20은 전기 기기를 설명하는 도면이다.
도 21은 표시 모듈의 구성예이다.
도 22는 전자 기기의 구성예이다.
도 23은 전자 기기의 구성예이다.
도 24는 전자 기기의 구성예이다.
도 25는 텔레비전 장치의 구성예이다.
이하에서, 실시형태에 대하여 도면을 참조하면서 설명한다. 다만, 실시형태는 많은 상이한 형태에서 실시하는 것이 가능하고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한, 본 명세서에서 설명하는 각 도면에서 각 구성의 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 반드시 그 스케일에 한정되는 것은 아니다.
또한, 본 명세서에서 사용하는 "제 1", "제 2", "제 3"이라는 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이고, 수적으로 한정하는 것이 아니다.
또한, 본 명세서에서, '위', '아래' 등 배치를 나타내는 말은, 구성끼리의 위치 관계를 도면을 참조하여 설명하기 위하여, 편의상 사용하고 있다. 또한, 구성끼리의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화되는 것이다. 따라서, 명세서에서 설명한 말에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다.
또한, 본 명세서 등에서, 트랜지스터란, 게이트와, 드레인과, 소스를 포함하는 적어도 3개의 단자를 가지는 소자이다. 그리고, 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널 형성 영역을 가지고, 채널 형성 영역을 통하여 소스와 드레인 사이에 전류를 흘릴 수 있는 것이다. 또한, 본 명세서 등에서 채널 형성 영역이란 전류가 주로 흐르는 영역을 말한다.
또한, 소스나 드레인의 기능은, 상이한 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화되는 경우 등에는 바뀌는 경우가 있다. 그러므로, 본 명세서 등에서는, 소스나 드레인이라는 용어를 바꾸어 사용할 수 있는 것으로 한다.
또한, 본 명세서 등에서, "전기적으로 접속"에는, "어떠한 전기적 작용을 가지는 것"을 통하여 접속되어 있는 경우가 포함된다. 여기서, "어떠한 전기적 작용을 가지는 것"은 접속 대상 간에서의 전기 신호의 주고받음을 가능하게 하는 것이면 특별한 제한을 받지 않는다. 예를 들어, "어떠한 전기적 작용을 가지는 것"에는 전극이나 배선을 비롯하여 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 커패시터, 이들 외 각종 기능을 가지는 소자 등이 포함된다.
또한, 본 명세서 등에서, '평행'이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서 -5° 이상 5° 이하의 경우도 포함된다. 또한, "수직"이란 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 가리킨다. 따라서 85° 이상 95° 이하의 경우도 포함된다.
또한, 본 명세서 등에서, '막'이라는 용어와 '층'이라는 용어는 서로 바꿀 수 있다. 예를 들어, "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있는 경우가 있다. 또는, 예를 들어, "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있는 경우가 있다.
또한, 본 명세서 등에서 오프 전류란, 특별한 설명이 없는 한, 트랜지스터가 오프 상태(비도통 상태, 차단 상태라고도 함)일 때의 드레인 전류를 말한다. 오프 상태란, 특별한 설명이 없는 한, n채널형 트랜지스터에서는 게이트와 소스 사이의 전압(Vgs)이 문턱 전압(Vth)보다 낮은 상태, p채널형 트랜지스터의 경우에는 게이트와 소스 사이의 전압(Vgs)이 문턱 전압(Vth)보다 높은 상태를 말한다.
트랜지스터의 오프 전류는 Vgs에 의존하는 경우가 있다. 따라서, "트랜지스터의 오프 전류가 I 이하이다"라는 것은 트랜지스터의 오프 전류가 I 이하가 되는 Vgs의 값이 존재하는 것을 말하는 경우가 있다. 트랜지스터의 오프 전류는, 소정의 Vgs에 있어서의 오프 상태, 소정의 범위 내의 Vgs에 있어서의 오프 상태, 또는 충분히 저감된 오프 전류가 얻어지는 Vgs에 있어서의 오프 상태, 등에 있어서의 오프 전류를 가리키는 경우가 있다.
일례로서, 문턱 전압(Vth)이 0.5V이고, Vgs가 0.5V일 때의 드레인 전류가 1×10-9A이고, Vgs가 0.1V일 때의 드레인 전류가 1×10-13A이고, Vgs가 -0.5V일 때의 드레인 전류가 1×10-19A이고, Vgs가 -0.8V일 때의 드레인 전류가 1×10-22A인 n채널형 트랜지스터를 상정한다. 상기 트랜지스터의 드레인 전류는 Vgs가 -0.5V일 때, 또는 Vgs가 -0.5V 내지 -0.8V의 범위일 때 1×10-19A 이하이기 때문에, "상기 트랜지스터의 오프 전류는 1×10-19A 이하이다"라고 하는 경우가 있다. 상기 트랜지스터의 드레인 전류가 1×10-22A 이하가 되는 Vgs가 존재하기 때문에, "상기 트랜지스터의 오프 전류는 1×10-22A 이하이다"라고 하는 경우가 있다.
또한, 본 명세서 등에서는, 채널 폭(W)을 가지는 트랜지스터의 오프 전류를, 채널 폭(W)당 흐르는 전류값으로 나타내는 경우가 있다. 또한, 소정의 채널 폭(예를 들어 1μm)당 흐르는 전류값으로 나타내는 경우가 있다. 후자의 경우, 오프 전류의 단위는 전류/길이의 차원을 가지는 단위(예를 들어 A/μm)로 나타내어지는 경우가 있다.
트랜지스터의 오프 전류는 온도에 의존하는 경우가 있다. 본 명세서에서 오프 전류란, 특별히 기재가 없는 한, 실온, 60℃, 85℃, 95℃, 또는 125℃일 때의 오프 전류를 나타내는 경우가 있다. 또는, 상기 트랜지스터가 포함되는 반도체 장치 등의 신뢰성이 보증되는 온도일 때, 또는 상기 트랜지스터가 포함되는 반도체 장치 등이 사용되는 온도(예를 들어 5℃ 내지 35℃ 중 어느 하나의 온도)일 때의 오프 전류를 나타내는 경우가 있다. "트랜지스터의 오프 전류가 I 이하이다"라는 것은, 실온, 60℃, 85℃, 95℃, 125℃, 상기 트랜지스터가 포함되는 반도체 장치의 신뢰성이 보증되는 온도, 또는, 상기 트랜지스터가 포함되는 반도체 장치 등이 사용되는 온도(예를 들어, 5℃ 내지 35℃ 중 어느 하나의 온도)에 있어서의 트랜지스터의 오프 전류가 I 이하가 되는 Vgs의 값이 존재하는 것을 가리키는 경우가 있다.
트랜지스터의 오프 전류는 드레인과 소스 사이의 전압(Vds)에 의존하는 경우가 있다. 본 명세서에 있어서, 오프 전류는 특별히 기재가 없는 한, Vds가 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V, 또는 20V일 때의 오프 전류를 나타내는 경우가 있다. 또는, 상기 트랜지스터가 포함되는 반도체 장치 등의 신뢰성이 보증되는 Vds일 때, 또는 상기 트랜지스터가 포함되는 반도체 장치 등에서 사용되는 Vds일 때의 오프 전류를 나타내는 경우가 있다. "트랜지스터의 오프 전류가 I 이하이다"라는 것은 Vds가 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V, 20V, 상기 트랜지스터가 포함되는 반도체 장치의 신뢰성이 보증되는 Vds, 또는 상기 트랜지스터가 포함되는 반도체 장치 등에서 사용되는 Vds일 때의 트랜지스터의 오프 전류가 I 이하가 되는 Vgs의 값이 존재하는 것을 가리키는 경우가 있다.
상기 오프 전류의 설명에 있어서 드레인을 소스로 바꿔 읽어도 좋다. 즉 오프 전류는 트랜지스터가 오프 상태일 때의 소스를 흐르는 전류를 말하는 경우도 있다.
또한, 본 명세서 등에서는 오프 전류와 같은 의미로 누설 전류라고 기재하는 경우가 있다. 또한, 본 명세서 등에서 오프 전류란 예를 들어 트랜지스터가 오프 상태일 때에 소스와 드레인 사이에 흐르는 전류를 가리키는 경우가 있다.
또한, 본 명세서 등에서 트랜지스터의 문턱 전압이란, 트랜지스터에 채널이 형성되었을 때의 게이트 전압(Vg)을 가리킨다. 구체적으로 트랜지스터의 문턱 전압이란, 게이트 전압(Vg)을 가로축, 드레인 전류(Id)의 평방근을 세로축으로 플롯한 곡선(Vg-√Id 특성)에 있어서, 최대 기울기인 접선을 외삽한 경우의 직선과, 드레인 전류(Id)의 평방근이 0(Id가 0A)인 경우의 교점에서의 게이트 전압(Vg)을 가리키는 경우가 있다. 또는, 트랜지스터의 문턱 전압이란 채널 길이를 L, 채널 폭을 W로 하고, Id[A]×L[μm]/W[μm]의 값이 1×10-9[A]가 되는 게이트 전압(Vg)을 가리키는 경우가 있다.
또한, 본 명세서 등에서, '반도체'라고 표기된 경우에도, 예를 들어, 도전성이 충분히 낮은 경우에는, '절연체'로서의 특성을 가지는 경우가 있다. 또한, '반도체'와 '절연체'는 경계가 애매하여, 엄밀하게 구별할 수 없는 경우가 있다. 따라서, 본 명세서 등에 기재된 '반도체'와 '절연체'는 서로 바꿔 말할 수 있는 경우가 있다.
또한, 본 명세서 등에서, '반도체'라고 표기되더라도, 예를 들어, 도전성이 충분히 높은 경우에는, '도전체'로서의 특성을 가지는 경우가 있다. 또한, '반도체'와 '도전체'는 경계가 애매하여, 엄밀하게 구별할 수 없는 경우가 있다. 따라서, 본 명세서 등에 기재된 '반도체'는, '도전체'로 바꿔 말할 수 있는 경우가 있다.
또한, 본 명세서 등에 있어서, 원자수비가 In:Ga:Zn=4:2:3 또는 그 근방이라는 것은, In, Ga, 및 Zn의 원자수의 총합에 대한 In의 비를 4로 하였을 때, Ga의 비가 1 이상 3 이하이고, Zn의 비가 2 이상 4 이하인 것으로 한다. 또한, 원자수비가 In:Ga:Zn=5:1:6 또는 그 근방이라는 것은, In, Ga, 및 Zn의 원자수의 총합에 대한 In의 비를 5로 하였을 때, Ga의 비가 0.1보다 크고 2 이하이고, Zn의 비가 5 이상 7 이하인 것으로 한다. 또한, 원자수비가 In:Ga:Zn=1:1:1 또는 그 근방이라는 것은, In, Ga, 및 Zn의 원자수의 총합에 대한 In의 비를 1로 하였을 때, Ga의 비가 0.1보다 크고 2 이하이고, Zn의 비가 0.1보다 크고 2 이하인 것으로 한다.
본 명세서 등에서, 금속 산화물(metal oxide)이란, 넓은 의미로의 금속의 산화물이다. 금속 산화물은, 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어, 트랜지스터의 활성층에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 부르는 경우가 있다. 또한, 'OS FET'라고 기재하는 경우에는, 금속 산화물 또는 산화물 반도체를 가지는 트랜지스터로 바꿔 말할 수 있다.
또한, 본 명세서 등에서 질소를 가지는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한, 질소를 가지는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다.
또한, 본 명세서 등에서, CAAC(c-axis aligned crystal) 및 CAC(Cloud-Aligned Composite)로 기재하는 경우가 있다. 또한, CAAC는 결정 구조의 일례를 나타내고, CAC는 기능 또는 재료의 구성의 일례를 나타낸다.
또한, 본 명세서 등에서 CAC-OS 또는 CAC-metal oxide란, 재료의 일부에서는 도전성 기능을, 재료의 일부에서는 절연성 기능을 가지고, 재료의 전체에서는 반도체로서의 기능을 가진다. 또한, CAC-OS 또는 CAC-metal oxide를 트랜지스터의 활성층에 사용하는 경우, 도전성 기능은 캐리어가 되는 전자(또는 정공)를 흘리는 기능이고, 절연성 기능은 캐리어가 되는 전자를 흘리지 않는 기능이다. 도전성 기능과 절연성 기능을 각각 상보적으로 작용시킴으로써, 스위칭시키는 기능(On/Off시키는 기능)을 CAC-OS 또는 CAC-metal oxide에 부여할 수 있다. CAC-OS 또는 CAC-metal oxide에 있어서, 각각의 기능을 분리시킴으로써, 양쪽의 기능을 최대한 높일 수 있다.
또한, 본 명세서 등에 있어서, CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 가진다. 도전성 영역은 상술한 도전성 기능을 가지고, 절연성 영역은 상술한 절연성 기능을 가진다. 또한, 재료 중에서, 도전성 영역과 절연성 영역은 나노 입자 레벨로 분리되는 경우가 있다. 또한, 도전성 영역과 절연성 영역은 각각 재료 중에 편재(偏在)하는 경우가 있다. 또한, 도전성 영역은 주변이 흐릿해져 클라우드상으로 연결되어 관찰되는 경우가 있다.
또한, CAC-OS 또는 CAC-metal oxide에 있어서, 도전성 영역과 절연성 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기로 재료 내에 분산되어 있는 경우가 있다.
또한, CAC-OS 또는 CAC-metal oxide는 상이한 밴드 갭을 가지는 성분으로 구성된다. 예를 들어, CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드 갭을 가지는 성분과, 도전성 영역에 기인하는 내로 갭을 가지는 성분으로 구성된다. 상기 구성의 경우, 캐리어를 흘릴 때에 내로 갭을 가지는 성분에서 주로 캐리어가 흐른다. 또한, 내로 갭을 가지는 성분이 와이드 갭을 가지는 성분에 상보적으로 작용하고, 내로 갭을 가지는 성분에 연동하여 와이드 갭을 가지는 성분에도 캐리어가 흐른다. 이에 의하여 상기 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력, 즉 큰 온 전류 및 높은 전계 효과 이동도를 얻을 수 있다.
즉, CAC-OS 또는 CAC-metal oxide는 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수도 있다.
금속 산화물의 결정 구조의 일례에 대하여 설명한다. 또한 이하에서는, In-Ga-Zn 산화물 타깃(In:Ga:Zn=4:2:4.1[원자수비])을 사용하여 스퍼터링법으로 성막된 금속 산화물을 일례로서 설명한다. 기판 온도를 100℃ 이상 130℃ 이하로 하고 상기 타깃을 사용하여 스퍼터링법으로 형성한 금속 산화물을 sIGZO라고 부르고, 기판 온도를 실온(R.T.)으로 하고 상기 타깃을 사용하여 스퍼터링법으로 형성한 금속 산화물을 tIGZO라고 부른다. 예를 들어, sIGZO는 nc(nano crystal) 및 CAAC 중 어느 한쪽 또는 양쪽의 결정 구조를 가진다. 또한, tIGZO는 nc의 결정 구조를 가진다. 또한, 여기서 실온(R.T.)은 기판을 가열하지 않은 경우의 온도를 포함한다.
또한, CAAC 구조란, 복수의 나노 결정(최대 직경이 10nm 미만인 결정 영역)을 가지는 박막 등의 결정 구조의 하나이고, 각 나노 결정은 c축이 특정의 방향으로 배향하고, 또한 a축 및 b축은 배향성을 가지지 않고, 나노 결정끼리가 입계를 형성하지 않고 연속적으로 연결된다는 특징을 가지는 결정 구조이다. 특히 CAAC 구조를 가지는 박막은 각 나노 결정의 c축이 박막의 두께 방향, 피형성면의 법선 방향, 또는 박막의 표면의 법선 방향으로 배향하기 쉽다는 특징을 가진다.
여기서, 결정학에 있어서, 단위 격자를 구성하는 a축, b축, 및 c축의 3개의 축(결정축)에 대하여, 특이적인 축을 c축으로 한 단위 격자를 취하는 것이 일반적이다. 특히 층상 구조를 가지는 결정에서는, 층의 면 방향에 대하여 평행한 2개의 축을 a축 및 b축으로 하고, 층과 교차하는 축을 c축으로 하는 것이 일반적이다. 이러한 층상 구조를 가지는 결정의 대표적인 예로서, 육방정계로 분류되는 그래파이트가 있고, 그 단위 격자의 a축 및 b축은 벽개(劈開)면에 대하여 평행하고, c축은 벽개면과 직교한다. 예를 들어 YbFe2O4형 결정 구조를 취하는 InGaZnO4의 결정은 육방정계로 분류할 수 있고, 그 단위 격자의 a축 및 b축은 층의 면 방향에 대하여 평행하고, c축은 층(즉 a축 및 b축)과 직교한다.
본 명세서 등에서, 표시 장치의 일 형태인 표시 패널은 표시면에 화상 등을 표시(출력)하는 기능을 가진다. 따라서 표시 패널은 출력 장치의 일 형태이다.
또한, 본 명세서 등에서는, 표시 패널의 기판에 예를 들어, FPC(Flexible Printed Circuit) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 것, 또는 기판에 COG(Chip On Glass) 방식 등에 의하여 IC가 장착된 것을 표시 패널 모듈, 표시 모듈, 또는 단순히 표시 패널 등이라고 부르는 경우가 있다.
또한, 본 명세서 등에서, 터치 센서는 손가락이나 스타일러스 등 피검지체의 접촉, 가압, 또는 근접 등을 검출하는 기능을 가지는 것이다. 또한 그 위치 정보를 검지하는 기능을 가져도 좋다. 따라서 터치 센서는 입력 장치의 일 형태이다. 예를 들어 터치 센서는 1 이상의 센서 소자를 가지는 구성으로 할 수 있다.
또한, 본 명세서 등에서는 터치 센서를 가지는 기판을 터치 센서 패널, 또는 단순히 터치 센서 등이라고 부르는 경우가 있다. 또한, 본 명세서 등에서는 터치 센서 패널의 기판에 예를 들어, FPC 또는 TCP 등의 커넥터가 장착된 것, 또는 기판에 COG 방식 등에 의하여 IC가 실장된 것을 터치 센서 패널 모듈, 터치 센서 모듈, 센서 모듈, 또는 단순히 터치 센서 등이라고 부르는 경우가 있다.
또한, 본 명세서 등에서 표시 장치의 일 형태인 터치 패널은 표시면에 화상 등을 표시(출력)하는 기능과, 표시면으로의 손가락이나 스타일러스 등 피검지체의 접촉, 가압, 또는 근접을 검출하는 터치 센서로서의 기능을 가진다. 따라서 터치 패널은 입출력 장치의 일 형태이다.
터치 패널은 예를 들어 터치 센서를 구비한 표시 패널(또는 표시 장치), 터치 센서 기능을 구비한 표시 패널(또는 표시 장치)이라고도 부를 수 있다.
터치 패널은 표시 패널과 터치 센서 패널을 가지는 구성으로 할 수도 있다. 또는, 표시 패널의 내부 또는 표면에 터치 센서로서의 기능을 가지는 구성으로 할 수도 있다.
또한, 본 명세서 등에서는 터치 패널의 기판에, 예를 들어, FPC 또는 TCP 등의 커넥터가 장착된 것, 또는 기판에 COG 방식 등에 의하여 IC가 실장된 것을 터치 패널 모듈, 표시 모듈, 또는 단순히 터치 패널 등이라고 부르는 경우가 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 반도체 장치 및 그 제작 방법예에 대하여 설명한다.
본 발명의 일 형태는 제 1 게이트 전극과, 제 1 게이트 절연층과, 제 1 게이트 절연층 위의 반도체층과, 반도체층 위의 제 2 게이트 절연층과, 제 2 게이트 절연층 위의 제 2 게이트 전극을 가지는 트랜지스터이다. 반도체층은 반도체 특성을 나타내는 금속 산화물(이하, 산화물 반도체라고도 함)을 포함하여 구성된다.
반도체층의 상면 및 측면에, 배리어층으로서 기능하는 절연막(이하, 배리어층이라고도 함)을 가지는 것이 바람직하다. 또한, 배리어층의 상면 및 측면에, 스페이서층으로서 기능하는 절연막(이하, 스페이서층이라고도 함)이 제공된다. 배리어층 및 스페이서층은 채널이 형성되는 영역과 중첩되는 위치에 개구를 가지고, 상기 개구에는, 게이트 절연층과, 게이트 전극이 순차적으로 매립되도록 배치된다. 배리어층을 제공함으로써 반도체층으로부터 산소가 방출되는 것을 억제할 수 있어, 채널 형성 영역 중의 산소 결손이 증가되는 것을 억제할 수 있다. 또한, 배리어층의 형성에 의하여, 배리어층으로부터 반도체층의 채널 형성 영역에 산소를 공급할 수 있게 되어, 채널 형성 영역 중의 산소 결손을 효과적으로 저감할 수 있다.
배리어층으로서, 금속 원소와, 산소 또는 질소를 가지는 것이 바람직하다. 또한, 상기 금속 원소로서는, 알루미늄, 하프늄, 루테늄, 타이타늄, 탄탈럼, 텅스텐, 크로뮴 등의 금속 원소에서 선택되는 어느 하나 또는 복수를 가진다. 즉, 배리어층으로서, 금속 원소를 가진 질화막, 또는 금속 원소를 가진 산화막을 사용할 수 있다.
스페이서층은 과잉 산소 영역을 가지는 것이 바람직하다. 또한, 스페이서층은 제 1 게이트 절연층과 접하는 영역을 가지는 것이 바람직하다. 스페이서층이 과잉 산소 영역을 가지고, 제 1 게이트 절연층과 접하는 구성으로 함으로써, 제 1 게이트 절연층을 통하여 반도체층 중에 과잉 산소를 공급할 수 있다. 따라서, 반도체층 중에 형성될 수 있는 산소 결손을 과잉 산소에 의하여 보충할 수 있으므로, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
반도체층은 게이트 전극과 중첩되는 부분에 채널이 형성될 수 있는 영역(채널 형성 영역이라고도 함)을 가진다. 또한, 반도체층은 채널 형성 영역을 개재(介在)한 한 쌍의 저저항 영역을 가진다. 저저항 영역은 소스 또는 드레인으로서 기능한다.
저저항 영역은 채널 형성 영역보다 캐리어 밀도가 높은 영역이다. 예를 들어 저저항 영역은 채널 형성 영역보다 수소를 많이 포함하는 영역, 또는 채널 형성 영역보다 산소 결손을 많이 포함하는 영역으로 할 수 있다. 산화물 반도체 중의 산소 결손과 수소 원자가 결합되면, 캐리어의 발생원이 된다.
또한, 반도체층의 채널 형성 영역의 캐리어 밀도가 매우 낮은 영역일수록 반도체층의 막 두께가 얇은 형상인 것이 바람직하다. 따라서, 반도체층이 소스 또는 드레인으로서 기능하는 캐리어 밀도가 높은 저저항 영역은 막 두께가 가장 두꺼운 형상인 것이 바람직하다.
예를 들어, 산화물 반도체로서 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하는 것이 좋다. 또한, 산화물 반도체로서 In-Ga 산화물, In-Zn 산화물을 사용하여도 좋다.
여기서 산화물 반도체는 산화물 반도체를 구성하는 원소 이외에 알루미늄, 루테늄, 타이타늄, 탄탈럼, 크로뮴, 텅스텐 등의 금속 원소를 첨가함으로써 금속 화합물이 되어 저저항화되는 경우가 있다. 또한 바람직하게는 알루미늄, 타이타늄, 탄탈럼, 텅스텐 등을 사용하는 것이 바람직하다. 산화물 반도체에 금속 원소를 첨가하기 위해서는 예를 들어 산화물 반도체 위에 상기 금속 원소를 포함한 금속막, 금속 원소를 가진 질화막, 또는 금속 원소를 가진 산화막을 제공하면 좋다. 또한 상기 막을 제공함으로써, 상기 막과 산화물 반도체와의 계면 또는 이 계면 근방에 위치하는 산화물 반도체 내의 일부의 산소가 상기 막 등에 흡수되어 산소 결손이 형성되어, 산화물 반도체의 상기 계면 근방이 저저항화되는 경우가 있다.
또한 산화물 반도체 위에 금속막, 금속 원소를 가진 질화막, 또는 금속 원소를 가진 산화막을 제공한 후, 질소를 포함한 분위기하에서 열처리를 수행하면 좋다. 질소를 포함하는 분위기하에서의 열처리에 의하여, 금속막으로부터 금속 원소가 산화물 반도체로 확산되고, 산화물 반도체에 금속 원소를 첨가할 수 있다. 이때, 산화물 반도체 위에 제공하는 금속막, 금속 원소를 가진 질화막, 또는 금속 원소를 가진 산화막은 산화물 반도체를 덮어 제공되는 것이 바람직하다.
또한 산화물 반도체에 존재하는 수소는 산화물 반도체의 저저항화된 영역으로 확산되고, 저저항화된 영역에 존재하는 산소 결손 내에 들어간 경우, 비교적 안정적인 상태가 된다. 또한 산화물 반도체에 존재하는 산소 결손 내의 수소는 250℃ 이상의 열처리에 의하여 산소 결손에서 빠져 나오고, 산화물 반도체의 저저항화된 영역으로 확산되고, 저저항화된 영역에 존재하는 산소 결손 내에 들어가, 비교적 안정적인 상태가 되는 것이 알려져 있다. 따라서 열처리에 의하여, 산화물 반도체의 저저항화된 영역은 더 저저항화되고, 저저항화되지 않은 산화물 반도체는 고순도화(물, 수소 등의 불순물의 저감)되고 더 고저항화되는 경향이 있다.
또한 산화물 반도체는 수소 또는 질소 등이 존재하면, 캐리어 밀도가 증가한다. 산화물 반도체 내의 수소는 금속 원자와 결합한 산소와 반응하여 물이 되어, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어 밀도가 증가한다. 또한 수소의 일부가 금속 원자와 결합한 산소와 결합하여 캐리어인 전자를 생성하는 경우가 있다. 즉, 질소 또는 수소를 가지는 산화물 반도체는 저저항화된다.
따라서, 산화물 반도체에 대하여, 선택적으로 금속 원소, 그리고 수소 및 질소 등을 첨가함으로써, 산화물 반도체에 고저항 영역 및 저저항 영역을 제공할 수 있다. 즉, 산화물 반도체를 선택적으로 저저항화시킴으로써, 섬 형상으로 가공한 산화물 반도체에, 캐리어 밀도가 낮은 반도체로서 기능하는 영역과, 소스 영역 또는 드레인 영역으로서 기능하는 저저항화된 영역을 제공할 수 있다.
또한, 산화물 반도체를 저저항화시킨 후에는, 금속막, 금속 원소를 가진 질화막, 또는 금속 원소를 가진 산화막은 제거되어도 좋다. 산화물 반도체는 금속막, 금속 원소를 가진 질화막, 또는 금속 원소를 가진 산화막이 제거되어도 저저항화된 영역을 유지할 수 있다.
제 2 게이트 전극은 절연층으로 둘러싸인 구조로 하는 것이 바람직하다. 절연층으로 제 2 게이트 전극을 둘러싸는 구성으로 함으로써, 제 2 게이트 전극이 산화되어, 고저항화되는 것을 억제할 수 있다.
또한, 제 1 게이트 절연층은 적어도 2층의 적층 구조를 가지는 것이 바람직하다. 또한, 3층 이상의 적층 구조를 가지는 구성으로 하는 것이 더 바람직하다. 제 1 게이트 절연층이 3층의 적층 구조를 가질 때, 제 1 게이트 전극 측으로부터, 제 1 층, 제 2 층, 제 3 층이라고 부르기로 한다.
이하에서, 제 1 게이트 절연층이 3층의 적층 구조를 가지는 경우에 대하여 설명한다.
반도체층과 접하는 제 3 층과, 그 아래 측에 위치하는 제 2 층은 서로 상이한 재료를 포함하는 것이 바람직하다.
예를 들어, 제 2 층은 제 3 층보다 유전율이 높은 재료를 포함하는 층으로 함으로써, 제 2 게이트 전극에 공급되는 전압의 저전압화가 가능하다. 또는, 제 2 층은 제 3 층보다 수소 또는 산소가 확산되기 어려운 층으로 함으로써, 제 1 게이트 절연층보다 아래 측으로부터 반도체층으로 불순물이 확산되는 것을 방지할 수 있다.
더 구체적으로는, 제 1 게이트 절연층의 제 2 층에 산화 알루미늄, 산화 하프늄, 또는 하프늄 알루미네이트 등을 사용하는 것이 바람직하다. 또한, 제 3 층에는 산화 실리콘, 산화질화 실리콘 등을 사용하는 것이 바람직하다. 또한, 본 명세서 등에 있어서, 산화질화물이란, 그 조성으로서 질소보다 산소의 함유량이 많은 것을 가리킨다. 질화산화물이란, 그 조성으로서 산소보다 질소의 함유량이 많은 것을 가리킨다.
또한, 제 2 층보다 아래층에 위치하는 제 1 층은, 제 3 층과 같은 재료를 사용하는 것이 바람직하다.
또한, 상기에 있어서, 제 1 게이트 전극 측에 위치하는 제 1 층은 생략하여도 좋다.
제 1 게이트 절연층을 이와 같은 구성으로 함으로써, 트랜지스터를 지지하는 기판으로서 플렉시블 기판 등의 배리어성이 낮은 기판을 사용하여도 신뢰성을 높일 수 있다.
이하에서는, 더 구체적인 예에 대하여 도면을 참조하여 설명한다.
<구성예 1>
도 1의 (A)는 트랜지스터(100)의 상면도이고, 도 1의 (B)는 도 1의 (A)에 나타낸 일점쇄선 A1-A2에서의 절단면의 단면도에 상당하고, 도 1의 (C)는 도 1의 (A)에 나타낸 일점쇄선 B1-B2에서의 절단면의 단면도에 상당한다. 또한 도 1의 (A)에서, 트랜지스터(100)의 구성 요소의 일부(게이트 절연층 등)를 생략하여 도시하였다. 또한, 일점쇄선 A1-A2 방향을 채널 길이 방향, 일점쇄선 B1-B2 방향을 채널 폭 방향이라고 호칭하는 경우가 있다. 또한, 트랜지스터의 상면도에서는 이후 도면에 있어서도, 도 1의 (A)와 마찬가지로, 구성 요소의 일부를 생략하여 도시한 경우가 있다.
트랜지스터(100)는 도전층(106), 절연층(104), 반도체층(108a), 반도체층(108b), 반도체층(108c), 절연층(116), 절연층(109), 절연층(110), 절연층(113a), 절연층(113b), 도전층(111), 절연층(118), 절연층(119) 등을 가진다. 절연층(104)은 기판(102) 위에 제공된다. 반도체층(108)은 절연층(104) 위에 제공된다. 절연층(116)은 반도체층(108)의 일부를 덮도록 제공된다. 절연층(116)과, 절연층(109)은 반도체층(108) 위에 제공되고, 개구(112)가 형성되어 있다.
또한, 개구(112)의 내측에서는, 절연층(110), 절연층(113a), 도전층(111), 및 절연층(113b)이 이 순서대로 반도체층(108b) 위에 적층되어 있다.
본 실시형태에는, 반도체층이 반도체층(108a), 반도체층(108b), 및 반도체층(108c)의 3층 구조를 가진 구성을 나타내었다. 또한, 본 명세서 등에 있어서, 반도체층(108a), 반도체층(108b), 및 반도체층(108c)을 통틀어 "반도체층(108)"이라고 하는 경우가 있다.
도전층(106)의 일부는 제 1 게이트 전극(보텀 게이트 전극이라고도 함)으로서 기능하고, 도전층(106)은 절연층(104)을 개재하여 반도체층(108)과 중첩되는 부분을 가진다. 도전층(111)의 일부는 제 2 게이트 전극(톱 게이트 전극이라고도 함)으로서 기능하고, 도전층(111)은 절연층(110)을 개재하여 반도체층(108)과 중첩되는 부분을 가진다. 절연층(104)의 일부는 제 1 게이트 절연층으로서 기능하고, 절연층(110)의 일부는 제 2 게이트 절연층으로서 기능한다. 절연층(104)은 예를 들어, 도전층(106) 측으로부터 제 1 층(104a), 제 2 층(104b), 및 제 3 층(104c)을 가지는 적층 구조로 할 수 있다.
반도체층(108)에서 도전층(111) 및 도전층(106)의 적어도 한쪽과 중첩되는 부분은 채널 형성 영역으로서 기능한다. 또한, 이하에서는 설명을 용이하게 하기 위하여, 반도체층(108)에서 도전층(111)과 중첩되는 부분을 채널 형성 영역이라고 부르는 경우가 있지만, 실제로는 도전층(111)과 중첩되지 않고, 도전층(106)과 중첩되는 부분에도 채널이 형성된다. 반도체층(108)은 금속 산화물을 포함하는 것이 바람직하다.
절연층(116)은 배리어층으로서 기능하고, 수소, 산소, 물 등이 확산되기 어려운 층인 것이 바람직하다. 절연층(116)을 절연층(109)과, 제 1 반도체층(108a) 및 제 2 반도체층(108b) 사이에 제공하고, 이들이 접하지 않는 구성으로 함으로써, 절연층(109)으로부터 제 1 반도체층(108a) 및 제 2 반도체층(108b) 중에 불순물이 확산되는 것, 및 제 1 반도체층(108a) 및 제 2 반도체층(108b) 중의 산소가 이탈되는 것 등을 방지할 수 있어, 신뢰성을 높일 수 있다.
절연층(116)으로서, 금속 원소와, 산소 또는 질소를 가지는 것이 바람직하다. 또한, 상기 금속 원소로서는, 알루미늄, 하프늄, 루테늄, 타이타늄, 탄탈럼, 텅스텐, 크로뮴 등의 금속 원소에서 선택되는 어느 하나 또는 복수를 가진다. 즉, 절연층(116)으로서, 금속 원소를 가진 질화막, 또는 금속 원소를 가진 산화막을 사용할 수 있다.
특히, 절연층(116)으로서는, 산화 알루미늄막, 산화 하프늄막, 및 하프늄 알루미네이트막 중에서 선택되는 것이 적합하다. 산화 알루미늄막, 산화 하프늄막, 및 하프늄 알루미네이트막은 막 두께가 얇은 경우에도 매우 높은 배리어성을 가진다. 그러므로, 그 두께를 0.5nm 이상 50nm 이하, 바람직하게는 1nm 이상 40nm 이하, 더 바람직하게는 2nm 이상 30nm 이하의 두께로 할 수 있다. 특히, 산화 알루미늄막은 수소 또는 산소 등에 대한 배리어성이 높으므로, 매우 얇게(예를 들어 0.5nm 이상 1.5nm 이하) 하여도, 충분한 효과를 얻을 수 있다.
절연층(109)은 과잉 산소 영역을 가지는 것이 바람직하다. 또한, 절연층(109)은 제 3 층(104c)과 접하는 영역을 가지는 것이 바람직하다. 절연층(109)이 과잉 산소 영역을 가지고, 제 3 층(104c)과 접하는 구성으로 함으로써, 제 3 층(104c)을 통하여 반도체층(108) 내에 과잉 산소를 공급할 수 있다. 따라서, 반도체층(108) 내에 형성될 수 있는 산소 결손을 과잉 산소에 의하여 보충할 수 있으므로, 신뢰성이 높은 반도체 장치를 제공할 수 있다. 또한, 절연층(110)은 절연층(109)과 마찬가지로 과잉 산소 영역을 가지는 것이 바람직하다.
여기서, 반도체층(108) 내에 형성될 수 있는 산소 결손에 대하여 설명한다.
반도체층(108)에 형성되는 산소 결손은 트랜지스터 특성에 영향을 미치기 때문에 문제가 된다. 예를 들어 반도체층(108) 내에 산소 결손이 형성되면, 상기 산소 결손에 수소가 결합되어 캐리어 공급원이 될 수 있다. 반도체층(108) 내에 캐리어 공급원이 생성되면, 트랜지스터(100)의 전기 특성의 변동, 대표적으로는 문턱 전압의 변동이 발생한다. 따라서, 반도체층(108)에서는 산소 결손이 적을수록 바람직하다.
그래서, 본 발명의 일 형태에서는, 반도체층(108) 근방의 절연막, 구체적으로는 반도체층(108) 위쪽에 형성되는 절연층(109) 및 절연층(110)이 과잉 산소를 함유하는 구성이다. 절연층(109) 및 절연층(110)으로부터 반도체층(108)으로 산소 또는 과잉 산소를 이동시킴으로써, 반도체층(108) 내의 산소 결손을 저감할 수 있게 된다.
또한 반도체층(108) 아래쪽에 위치하는 절연층(104)이 과잉 산소를 함유하여도 좋다. 이때, 절연층(104)으로부터도 반도체층(108)으로 과잉 산소를 이동시킴으로써, 반도체층(108)의 산소 결손을 더 저감할 수 있게 된다.
여기서, 반도체층(108)이 In, Ga, Zn을 포함하는 금속 산화물인 경우, In과 산소의 결합력은 Ga과 산소의 결합력보다 약하므로, In의 원자수비가 큰 경우에는, 금속 산화물막 내에 산소 결손이 형성되기 쉽다. 또한, Ga 대신에, 상기 M으로 나타내는 금속 원소를 사용한 경우에도 같은 경향이 있다. 금속 산화물막 내에 산소 결손이 많이 존재하면, 트랜지스터의 전기 특성의 저하나, 신뢰성의 저하가 일어난다.
그러나, 본 발명의 일 형태에서는, 금속 산화물을 포함하는 반도체층(108) 내에 매우 많은 산소를 공급할 수 있으므로, In의 원자수비가 큰 금속 산화물 재료를 사용할 수 있다. 이에 의하여, 매우 높은 전계 효과 이동도와, 안정된 전기 특성과, 높은 신뢰성을 겸비한 트랜지스터를 실현할 수 있다.
예를 들어, In의 원자수비가 M의 원자수비에 대하여 1.5배 이상, 또는 2배 이상, 또는 3배 이상, 또는 3.5배 이상, 또는 4배 이상인 금속 산화물을 적합하게 사용할 수 있다.
특히, 반도체층(108)의 In, M, 및 Zn의 원자수의 비를 In:M:Zn=5:1:6 또는 그 근방으로 하는 것이 바람직하다. 여기서 근방이란, In이 5인 경우, M이 0.5 이상 1.5 이하이며, Zn이 5 이상 7 이하를 포함한다.
또한, 반도체층(108)은 상기 조성에 한정되지 않는다. 예를 들어, 반도체층(108)의 In, M, 및 Zn의 원자수의 비를 In:M:Zn=4:2:3 또는 그 근방으로 하면 바람직하다.
또한, 반도체층(108)의 조성으로서, 반도체층(108)의 In, M, 및 Zn의 원자수의 비를 실질적으로 같게 하여도 좋다. 즉, In, M, 및 Zn의 원자수의 비가 In:M:Zn=1:1:1 또는 그 근방의 재료를 포함하여도 좋다. 또한, In, M, 및 Zn의 원자수의 비가 In:M:Zn=1:1:0.5 또는 그 근방의 재료를 포함하여도 좋다.
반도체층(108)이 In의 원자수비가 M의 원자수비보다 많은 영역을 가짐으로써 트랜지스터(100)의 전계 효과 이동도를 높일 수 있다. 구체적으로는, 트랜지스터(100)의 전계 효과 이동도가 10cm2/Vs를 넘을 수 있고, 더 바람직하게는 트랜지스터(100)의 전계 효과 이동도가 30cm2/Vs를 넘을 수 있다.
예를 들어, 상기 전계 효과 이동도가 높은 트랜지스터를, 게이트 신호를 생성하는 게이트 드라이버에 사용함으로써, 베젤 폭이 좁은 (슬림 베젤이라고도 함) 표시 장치를 제공할 수 있다. 또한, 상기 전계 효과 이동도가 높은 트랜지스터를, 표시 장치가 가지는 소스 드라이버(특히, 소스 드라이버가 가지는 시프트 레지스터의 출력 단자에 접속되는 디멀티플렉서)에 사용함으로써, 표시 장치에 접속되는 배선수가 적은 표시 장치를 제공할 수 있다.
또한, 반도체층(108)이, In의 원자수비가 M의 원자수비보다 많은 영역을 가져도, 반도체층(108)의 결정성이 높은 경우, 전계 효과 이동도가 낮아지는 경우가 있다.
예를 들어, 반도체층(108a)의 조성으로서, 원자수의 비를 In:Ga:Zn=1:1:0.5 또는 그 근방으로 할 수 있다. 예를 들어, 반도체층(108a)의 조성으로서, 원자수의 비를 In:Ga:Zn=4:2:3 또는 그 근방으로 할 수 있다. 예를 들어, 반도체층(108c)의 조성으로서, 원자수의 비가 In:Ga:Zn=1:1:0.5 또는 그 근방으로 할 수 있다. 또한, 반도체층(108a) 및 반도체층(108c)과, 반도체층(108b)의 조성이 상이한 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 반도체층(108a), 반도체층(108b) 및 반도체층(108c)의 조성을 같은 구성으로 하여도 좋다. 또는, 반도체층(108a), 반도체층(108b), 및 반도체층(108c)의 조성을 각각 상이한 구성으로 하여도 좋다. 또한, 반도체층(108a), 반도체층(108b), 및 반도체층(108c) 중 어느 하나의 조성이 상이한 구성으로 하여도 좋다.
또한, 반도체층(108a) 및 반도체층(108c) 중 어느 하나 이상을 가지지 않는 구성으로 하여도 좋다. 예를 들어, 도 10의 (A), (B), 및 (C)에 도시된 바와 같이, 반도체층(108)을 반도체층(108b)의 단층 구조로 하여도 좋다. 예를 들어, 반도체층(108)을 반도체층(108a)과 반도체층(108b)의 2층 구조로 하여도 좋다. 예를 들어, 반도체층(108)을 반도체층(108b)과 반도체층(108c)의 2층 구조로 하여도 좋다. 반도체층(108)을 단층 구조 또는 2층 구조로 함으로써, 공정을 간략화할 수 있다.
또한, 반도체층(108)의 결정성은, 예를 들어, X선 회절(XRD: X-Ray Diffraction)을 사용하여 분석하거나, 또는 투과형 전자 현미경(TEM: Transmission Electron Microscope)을 사용하여 분석함으로써 해석할 수 있다.
여기서, 반도체층(108)에 혼입되는 수소 또는 수분 등의 불순물은 트랜지스터 특성에 영향을 미치기 때문에 문제가 된다. 따라서, 반도체층(108)에서는 수소 또는 수분 등의 불순물이 적을수록 바람직하다.
반도체층(108)으로서는, 불순물 농도가 낮고 결함 준위 밀도가 낮은 금속 산화물막을 사용하는 것이, 우수한 전기 특성을 가지는 트랜지스터를 제작할 수 있으므로 바람직하다. 여기에서는, 불순물 농도가 낮고, 결함 준위 밀도가 낮은(산소 결손이 적은) 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 부른다. 고순도 진성 또는 실질적으로 고순도 진성인 금속 산화물막은 캐리어 발생원이 적기 때문에, 캐리어 밀도를 낮게 할 수 있다. 따라서, 상기 금속 산화물막에 채널 영역이 형성되는 트랜지스터는, 문턱 전압이 마이너스가 되는 전기 특성(노멀리 온이라고도 함)이 되는 경우가 적다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 금속 산화물막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다. 또한 고순도 진성 또는 실질적으로 고순도 진성인 금속 산화물막은 오프 전류가 현저히 작고, 채널 폭이 1×106μm이고 채널 길이가 10μm인 소자의 경우에도 소스 전극과 드레인 전극 사이의 전압(드레인 전압)이 1V에서 10V인 범위에서, 오프 전류가 반도체 파라미터 분석기의 측정 한계 이하, 즉 1×10-13A 이하라는 특성을 얻을 수 있다.
도 1의 (B) 및 (C)에서, 절연층(104)이 적층 구조를 가지는 경우를 도시하였다. 절연층(104)은 도전층(106) 측으로부터 제 1 층(104a), 제 2 층(104b), 및 제 3 층(104c)을 가진다.
제 1 층(104a)은 도전층(106)의 상면 및 측면을 덮어 제공되어 있다. 제 3 층(104c)은 반도체층(108)의 하면에 접하여 제공되어 있다. 제 2 층(104b)은 제 1 층(104a)과 제 3 층(104c) 사이에 있다.
반도체층(108)과 접하는 제 3 층(104c)은 산소를 포함한 절연막을 포함하여 구성되는 것이 바람직하다. 예를 들어, 제 3 층(104c)으로서 산화 실리콘막, 또는 산화질화 실리콘막 등의 산화 절연막을 사용하는 것이 바람직하다. 이와 같은 산화 절연막은 성막 시, 또는 성막 후에 산소를 많이 함유시키는 것이 용이하고, 가열에 의하여 산소를 방출하기 쉬운 막으로 할 수 있다. 이와 같은 산화 절연막에 접하여 반도체층(108)을 제공함으로써, 반도체층(108)에 많은 산소를 공급할 수 있다.
또한, 제 3 층(104c)은 절연층(109)과 접하는 영역을 가지는 것이 바람직하다. 제 3 층(104c)과 절연층(109)이 접하는 구성으로 함으로써, 절연층(109)으로부터 방출되는 산소가 제 3 층(104c)을 통하여 반도체층(108)에 공급될 수 있다.
제 1 층(104a)으로서는, 단차 피복성이 높은 성막 방법에 의하여 형성된 절연막을 사용할 수 있다. 예를 들어, 플라스마 CVD법이나, 스퍼터링법 등에 의하여 형성할 수 있다. 제 1 층(104a)으로서, 무기 절연막을 사용하면, 유기 절연막을 사용한 경우에 비하여 두께를 얇게 할 수 있어, 트랜지스터(100)의 구동 전압을 저감할 수 있다. 제 1 층(104a)은 제 3 층(104c)과 마찬가지로, 산소를 포함하는 절연막을 포함하여 구성되어 있는 것이 바람직하다. 특히, 제 1 층(104a)과 제 3 층(104c)에 같은 절연막을 사용함으로써 성막 장치를 공유화할 수 있으므로 더 바람직하다.
제 2 층(104b)은 물, 수소, 또는 질소 등이 확산되기 어려운(배리어성이 높은) 박막을 사용하는 것이 바람직하다. 이에 의하여, 기판(102)이나, 도전층(106) 등에 포함되는 불순물이 반도체층(108)으로 확산되는 것을 방지할 수 있다. 또한, 제 2 층(104b)은 산소가 확산되기 어려운 박막을 사용하는 것이 바람직하다. 이에 의하여, 제 3 층(104c), 절연층(109) 등에 포함되는 산소가 도전층(106)으로 확산되어 도전층(106)이 산화됨으로써 저항이 높게 되는 것을 억제할 수 있다.
또한, 제 2 층(104b)은 제 1 층(104a) 및 제 3 층(104c)의 적어도 한쪽보다 유전율이 높은 재료를 포함하는 것이 바람직하다. 이에 의하여, 제 2 게이트 전극으로서 기능하는 도전층(106)에 공급하는 전압의 저전압화가 가능하다.
더 구체적으로는, 제 2 층(104b)에 산화 알루미늄, 산화 하프늄, 또는 하프늄 알루미네이트 등을 사용하는 것이 바람직하다.
도 1의 (B) 및 (C)에 도시된 바와 같이, 도전층(111)을 둘러싸도록 절연층(113a) 및 절연층(113b)을 제공하는 것이 바람직하다. 절연층(113a) 및 절연층(113b)은 절연층(116)과 같은 재료를 사용할 수 있다. 절연층(113a)과 절연층(113b)으로 도전층(111)을 둘러쌈으로써, 절연층(110) 등이 가지는 산소가 도전층(111)으로 확산되고, 도전층(111)의 저항이 높게 되는 것을 억제할 수 있다. 또한, 절연층(113a) 및 절연층(113b)은 상면 형상이 실질적으로 일치된 구성으로 할 수 있다.
도 1의 (C)에 도시된 바와 같이 도전층(106)은 절연층(104), 절연층(116), 절연층(109), 및 절연층(110)에 제공된 개구(142)를 통하여 도전층(111)과 전기적으로 접속되어도 좋다. 이에 의하여, 도전층(106)과 도전층(111)에는 같은 전위를 공급할 수 있다.
도전층(106)은 도전층(111), 도전층(120a), 또는 도전층(120b)과 같은 재료를 사용할 수 있다. 특히, 도전층(106)으로서 구리를 포함하는 재료에 의하여 형성함으로써 저항을 낮게 할 수 있어 적합하다.
도 1의 (A) 및 (C)에 도시된 바와 같이, 채널 폭 방향에서 도전층(111) 및 도전층(106)이 반도체층(108)의 단부보다 외측으로 돌출되어 있는 것이 바람직하다. 이때 도 1의 (C)에 도시된 바와 같이, 반도체층(108)의 채널 폭 방향의 전체가 절연층(110)과 절연층(104)을 개재하여 도전층(111) 및 도전층(106)으로 덮인 구성이다.
이러한 구성으로 함으로써 반도체층(108)을 한 쌍의 게이트 전극에 의하여 생기는 전계에 의하여 전기적으로 둘러쌀 수 있다. 이때 특히 도전층(106)과 도전층(111)에 같은 전위를 공급하는 것이 바람직하다. 이에 의하여, 채널을 유발시키기 위한 전계를 반도체층(108)에 효과적으로 인가할 수 있기 때문에 트랜지스터(100)의 온 전류를 증대시킬 수 있다. 그래서 트랜지스터(100)를 미세화할 수도 있다.
또한, 도전층(111)과 도전층(106)을 접속시키지 않는 구성으로 하여도 좋다. 이때 한 쌍의 게이트 전극 중 한쪽에 정전위를 공급하고, 다른 쪽에 트랜지스터(100)를 구동시키기 위한 신호를 공급하여도 좋다. 이때 한쪽 전극에 공급하는 전위에 의하여, 다른 쪽으로 트랜지스터(100)를 구동시킬 때의 문턱 전압을 제어할 수도 있다.
또한, 도 1의 (B) 및 (C)에 도시된 바와 같이, 트랜지스터(100)는 절연층(110), 절연층(113a), 도전층(111), 및 절연층(113b) 위에 절연층(118)과, 절연층(118) 위의 절연층(119)을 가지면 바람직하다.
절연층(118)은 절연층(109)과 같은 재료를 사용할 수 있다.
절연층(119)은 절연층(116)과 같은 재료를 사용할 수 있다. 절연층(119)을 제공함으로써, 절연층(109), 절연층(110), 및 절연층(118)으로부터 방출되는 산소가, 트랜지스터로부터 외방 확산되는 것을 억제할 수 있다.
도 1의 (A) 및 (B)에 도시된 바와 같이, 트랜지스터(100)는 도전층(120a) 및 도전층(120b)을 가져도 좋다. 도전층(120a)은 소스 전극으로서의 기능을 가지고, 도전층(120b)은 드레인 전극으로서의 기능을 가진다. 도전층(120a) 및 도전층(120b)은 각각 절연층(116), 절연층(109), 절연층(110), 및 절연층(118)에 제공된 개구(141a) 또는 개구(141b)를 통하여 반도체층(108b)의 저저항 영역에 전기적으로 접속된다.
이상이 구성예 1에 대한 설명이다.
이하에서는, 상기 구성예 1과 일부의 구성이 다른 트랜지스터의 구성예에 대하여 설명한다. 또한, 이하에서는, 상기 구성예 1과 중복되는 부분은 설명을 생략하는 경우가 있다. 또한, 이하에서 제시하는 도면에 있어서, 상기 구성예 1과 같은 기능을 가지는 부분에 대해서는 해칭 패턴을 같게 하고, 부호를 붙이지 않는 경우도 있다.
<구성예 2>
도 2의 (A)는 트랜지스터(100A)의 상면도이고, 도 2의 (B)는 트랜지스터(100A)의 채널 폭 방향의 단면도이고, 도 2의 (C)는 트랜지스터(100A)의 채널 폭 방향의 단면도이다.
트랜지스터(100A)는 절연층(116)이 반도체층(108b)의 상면에 접하고, 반도체층(108a)의 측면 및 반도체층(108b)의 측면에 접하지 않는 점에서, 구성예 1에 나타낸 트랜지스터(100)와 주로 다르다. 트랜지스터(100A)에 있어서, 절연층(109)이 반도체층(108a)의 측면 및 반도체층(108b)의 측면에 접한다.
절연층(116)은 반도체층(108a) 및 반도체층(108b)과 같은 레지스트 마스크를 사용하여 가공할 수 있다. 같은 레지스트 마스크를 사용함으로써, 공정을 간략화할 수 있다. 또한, 같은 레지스트 마스크를 사용함으로써, 반도체층(108a) 및 반도체층(108b)과 상면 형상이 실질적으로 일치된 절연층(116)을 형성할 수 있다.
이상이 구성예 2에 대한 설명이다.
<구성예 3>
도 3의 (A)는 트랜지스터(100B)의 상면도이고, 도 3의 (B)는 트랜지스터(100B)의 채널 길이 방향의 단면도이고, 도 3의 (C)는 트랜지스터(100B)의 채널 폭 방향의 단면도이다.
트랜지스터(100B)는 절연층(113b)이 도전층(111)의 상면 및 측면, 절연층(113a)의 측면, 절연층(110)의 측면, 그리고 반도체층(108c)의 측면에 접하는 점에서, 구성예 1에 나타낸 트랜지스터(100)와 주로 다르다.
트랜지스터(100B)는 반도체층(108c), 절연층(110), 절연층(113a), 및 도전층(111)이 되는 막을 연속하여 성막한 후에, 이들을 동일한 레지스트 마스크로 가공할 수 있다. 그러므로, 각각의 층의 계면, 특히, 반도체층(108c)과 절연층(110)의 계면의 불순물을 저감할 수 있으므로, 신뢰성이 높은 트랜지스터(100B)를 실현할 수 있다.
이상이 구성예 3에 대한 설명이다.
<구성예 4>
도 4의 (A)는 트랜지스터(100C)의 상면도이고, 도 4의 (B)는 트랜지스터(100C)의 채널 길이 방향의 단면도이고, 도 4의 (C)는 트랜지스터(100C)의 채널 폭 방향의 단면도이다.
트랜지스터(100C)는 기판(102)과 절연층(104) 사이에 도전층(106)을 가지지 않는 점에서, 구성예 1에 나타낸 트랜지스터(100)와 주로 다르다.
도전층(106)을 제공하지 않음으로써, 공정을 간략화할 수 있다.
이상이 구성예 4에 대한 설명이다.
<반도체 장치의 구성 요소>
다음으로, 본 실시형태의 반도체 장치에 포함되는 구성 요소에 대하여 자세히 설명한다.
[기판]
기판(102)의 재질 등에 큰 제한은 없지만, 적어도, 나중의 가열 처리에 견딜 수 있을 정도의 내열성을 가질 필요가 있다. 예를 들어, 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판 등을 기판(102)으로서 사용하여도 좋다. 또한, 실리콘이나 탄소화 실리콘을 재료로 한 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 저마늄 등의 화합물 반도체 기판, SOI 기판 등을 적용할 수도 있고, 이들 기판 위에 반도체 소자가 제공된 것을 기판(102)으로서 사용하여도 좋다. 또한, 기판(102)으로서 유리 기판을 사용하는 경우, 6세대(1500mm×1850mm), 7세대(1870mm×2200mm), 8세대(2200mm×2400mm), 9세대(2400mm×2800mm), 10세대(2950mm×3400mm), 또는 10.5세대, 11세대, 또는 12세대 등의 사이즈가 큰 기판을 사용함으로써 대형 표시 장치를 제작할 수 있다.
또한 기판(102)으로서 플렉시블 기판을 사용하고, 플렉시블 기판 위에 직접 트랜지스터(100) 등을 형성하여도 좋다. 또는 기판(102)과 트랜지스터(100) 등 사이에 박리층을 제공하여도 좋다. 박리층은 그 위에 반도체 장치의 일부 또는 전부를 완성시킨 후, 기판(102)으로부터 분리하여 다른 기판에 전재(轉載)하는 데 사용할 수 있다. 이때, 트랜지스터(100) 등은 내열성이 떨어지는 기판이나 가요성 기판에도 전재할 수 있다.
[도전막]
게이트 전극으로서 기능하는 도전층(111) 및 도전층(106), 소스 전극으로서 기능하는 도전층(120a), 드레인 전극으로서 기능하는 도전층(120b)으로서는, 크로뮴(Cr), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag), 아연(Zn), 몰리브데넘(Mo), 탄탈럼(Ta), 타이타늄(Ti), 텅스텐(W), 망가니즈(Mn), 니켈(Ni), 철(Fe), 코발트(Co), 루테늄(Ru) 중에서 선택되는 금속 원소, 또는 상술한 금속 원소를 성분으로서 하는 합금, 혹은 상술한 금속 원소를 조합한 합금 등을 사용하여 각각 형성할 수 있다.
또한, 게이트 전극으로서 기능하는 도전층(111) 및 도전층(106), 소스 전극으로서 기능하는 도전층(120a), 드레인 전극으로서 기능하는 도전층(120b)에는, 인듐과 주석을 가지는 산화물(In-Sn 산화물), 인듐과 텅스텐을 가지는 산화물(In-W 산화물), 인듐과 텅스텐과 아연을 가지는 산화물(In-W-Zn 산화물), 인듐과 타이타늄을 가지는 산화물(In-Ti 산화물), 인듐과 타이타늄과 주석을 가지는 산화물(In-Ti-Sn 산화물), 인듐과 아연을 가지는 산화물(In-Zn 산화물), 인듐과 주석과 실리콘을 가지는 산화물(In-Sn-Si 산화물), 인듐과 갈륨과 아연을 가지는 산화물(In-Ga-Zn 산화물) 등의 산화물 도전체 또는 금속 산화물막을 적용할 수도 있다.
여기서 산화물 도전체에 대하여 설명한다. 본 명세서 등에서 산화물 도전체를 OC(Oxide Conductor)라고 불러도 좋다. 산화물 도전체에 대해서는 예를 들어, 금속 산화물에 산소 결손을 형성하고, 상기 산소 결손에 수소를 첨가하면 전도대 근방에 도너 준위가 형성된다. 그 결과, 금속 산화물은 도전성이 높아져 도전체화된다. 도전체화된 금속 산화물을 산화물 도전체라고 할 수 있다. 일반적으로, 금속 산화물은 에너지 갭이 크기 때문에 가시광에 대하여 투광성을 가진다. 한편, 산화물 도전체는 전도대 근방에 도너 준위를 가지는 금속 산화물이다. 따라서 산화물 도전체는 도너 준위에 의한 흡수의 영향이 작고, 가시광에 대하여 금속 산화물과 동등한 투광성을 가진다.
또한 도전층(111)으로서 상기 산화물 도전체(금속 산화물)를 포함한 도전막과, 금속 또는 합금을 포함한 도전막의 적층 구조로 하여도 좋다. 금속 또는 합금을 포함한 도전막을 사용함으로써 배선 저항을 작게 할 수 있다. 이때, 게이트 절연막으로서 기능하는 절연층과 접하는 측에는 산화물 도전체를 포함한 도전막을 적용하는 것이 바람직하다.
또한, 도전층(111), 도전층(106), 도전층(120a), 및 도전층(120b)에는 Cu-X 합금막(X는 Mn, Ni, Cr, Fe, Co, Mo, Ta, 또는 Ti)을 적용하여도 좋다. Cu-X 합금막을 사용함으로써, 웨트 에칭 프로세스로 가공할 수 있기 때문에, 제조 비용을 억제할 수 있다.
또한, 도전층(111), 도전층(106), 도전층(120a), 도전층(120b)에는 상술한 금속 원소 중에서도 특히 타이타늄, 텅스텐, 탄탈럼, 및 몰리브데넘 중에서 선택되는 어느 하나 또는 복수를 가지면 바람직하다. 특히, 도전층(111), 도전층(106), 도전층(120a), 도전층(120b)으로서는, 질화 탄탈럼막을 사용하는 것이 바람직하다. 상기 질화 탄탈럼막은 도전성을 가지고, 또한 구리 또는 수소에 대하여 높은 배리어성을 가진다. 또한, 질화 탄탈럼막은 그 자체로부터의 수소 방출이 적기 때문에, 반도체층(108)과 접하는 도전막, 또는 반도체층(108) 근방의 도전막으로서 가장 적합하게 사용할 수 있다.
[절연층(116), 절연층(113a), 절연층(113b), 절연층(119), 및 층(104b)]
캡층 등으로서 기능하는 절연층(116), 절연층(113a), 절연층(113b), 절연층(119), 및 층(104b)으로서, 금속 원소와, 산소 또는 질소를 가지는 것이 바람직하다. 또한, 상기 금속 원소로서는, 알루미늄, 하프늄, 루테늄, 타이타늄, 탄탈럼, 텅스텐, 크로뮴 등의 금속 원소에서 선택되는 어느 하나 또는 복수를 가진다. 즉, 캡층 등으로서 기능하는 절연층(116), 절연층(113a), 절연층(113b), 절연층(119), 및 층(104b)으로서, 금속 원소를 가진 질화막, 또는 금속 원소를 가진 산화막을 사용할 수 있다.
[층(104a), 층(104c)]
절연층(104)으로서는, 스퍼터링법, CVD법, 증착법, 펄스 레이저 퇴적(PLD)법, 인쇄법, 도포법 등을 적절히 사용하여 형성할 수 있다. 또한 절연층(104)으로서는 예를 들어 산화물 절연막 또는 질화물 절연막을 단층 또는 적층하여 형성할 수 있다. 또한 반도체층(108)과의 계면 특성을 향상시키기 위하여, 절연층(104)은, 적어도 반도체층(108)과 접하는 영역은 산화물 절연막을 포함하는 것이 바람직하다. 또한, 절연층(104)으로서 가열에 의하여 산소를 방출하는 산화물 절연막을 사용함으로써, 가열 처리에 의하여 절연층(104)에 포함되는 산소를, 반도체층(108)으로 이동시키는 것이 가능하다.
절연층(104)의 두께는, 50nm 이상, 또는 100nm 이상 3000nm 이하, 또는 200nm 이상 1000nm 이하로 할 수 있다. 절연층(104)을 두껍게 함으로써, 절연층(104)의 산소 방출량을 증가시킬 수 있음과 함께, 절연층(104)과 반도체층(108)과의 계면에서의 계면 준위, 및 반도체층(108)에 포함되는 산소 결손을 저감하는 것이 가능하다.
절연층(104)으로서, 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 갈륨 또는 Ga-Zn 산화물 등을 사용하면 좋으며, 단층 또는 적층으로 제공할 수 있다. 본 실시형태에서는 절연층(104)으로서 질화 실리콘막과, 산화질화 실리콘막의 적층 구조를 사용한다. 이와 같이, 절연층(104)을 적층 구조로 하고, 하층 측에 질화 실리콘막을 사용하고, 상층 측에 산화질화 실리콘막을 사용함으로써 반도체층(108) 중에 효율적으로 산소를 도입할 수 있다.
또한, 절연층(104)의 반도체층(108)에 접하는 측에 질화 실리콘막 등의 산화물막 이외의 막을 사용할 수도 있다. 이때, 절연층(104)의 반도체층(108)과 접하는 표면에 대하여 산소 플라스마 처리 등의 전(前)처리를 수행하고, 절연층(104)의 표면, 또는 표면 근방을 산화시키는 것이 바람직하다.
[절연층(110)]
트랜지스터(100) 등의 게이트 절연막으로서 기능하는 절연층(110)으로서는, 플라스마 화학 기상 퇴적(PECVD: Plasma Enhanced Chemical Vapor Deposition)법, 스퍼터링법 등에 의하여, 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막을 1종류 이상 포함하는 절연층을 사용할 수 있다. 또한, 절연층(110)을 2층의 적층 구조 또는 3층 이상의 적층 구조로 하여도 좋다.
또한, 트랜지스터(100) 등의 채널 영역으로서 기능하는 반도체층(108)과 접하는 절연층(110)은 산화물 절연막인 것이 바람직하고, 화학량론적 조성보다 산소를 과잉으로 포함하는 영역(과잉 산소 영역)을 가지는 것이 더 바람직하다. 바꿔 말하면, 절연층(110)은 산소를 방출할 수 있는 절연막이다. 또한 절연층(110)에 과잉 산소 영역을 제공하기 위해서는 예를 들어, 산소 분위기하에서 절연층(110)을 형성하거나, 또는 성막 후의 절연층(110)을 산소 분위기하에서 가열 처리하면 좋다.
또한, 절연층(110)으로서 산화 하프늄을 사용하는 경우, 다음 효과를 나타낸다. 산화 하프늄은 산화 실리콘이나 산화질화 실리콘에 비하여 비유전율이 높다. 따라서 산화 실리콘을 사용한 경우에 비하여 절연층(110)의 막 두께를 크게 할 수 있기 때문에, 터널 전류로 인한 누설 전류를 작게 할 수 있다. 즉, 오프 전류가 작은 트랜지스터를 구현할 수 있다. 또한, 결정 구조를 가지는 산화 하프늄은 비정질 구조를 가지는 산화 하프늄에 비하여 높은 비유전율을 가진다. 따라서, 오프 전류가 작은 트랜지스터로 하기 위해서는 결정 구조를 가지는 산화 하프늄을 사용하는 것이 바람직하다. 결정 구조의 예로서는 단사정계나 입방정계 등을 들 수 있다. 다만, 본 발명의 일 형태는 이들에 한정되지 않는다.
또한, 절연층(110)은 결함이 적은 것이 바람직하고, 대표적으로는 전자 스핀 공명법(ESR: Electron Spin Resonance)으로 관찰되는 시그널이 적은 것이 바람직하다. 예를 들어, 상술한 시그널로서는, g값이 2.001에서 관찰되는 E' 센터를 들 수 있다. 또한, E' 센터는 실리콘의 댕글링 본드에 기인한다. 절연층(110)으로서는 E'센터에 기인하는 스핀 밀도가 3×1017spins/cm3 이하, 바람직하게는 5×1016spins/cm3 이하인 산화 실리콘막, 또는 산화질화 실리콘막을 사용하면 좋다.
[반도체층(108)]
반도체층(108)이 In-M-Zn 산화물인 경우, In-M-Zn 산화물을 성막하기 위하여 사용하는 스퍼터링 타깃의 금속 원소의 원자수비는 In≥M을 만족시키는 것이 바람직하다. 이러한 스퍼터링 타깃의 금속 원소의 원자수비로서, In:M:Zn=1:1:0.5, In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=2:1:3, In:M:Zn=3:1:2, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8, In:M:Zn=6:1:6, In:M:Zn=5:2:5 등을 들 수 있다.
또한 반도체층(108)이 In-M-Zn 산화물인 경우, 스퍼터링 타깃으로서는 다결정 In-M-Zn 산화물을 포함하는 타깃을 사용하면 바람직하다. 다결정의 In-M-Zn 산화물을 포함하는 타깃을 사용함으로써, 결정성을 가지는 반도체층(108)을 형성하기 쉬워진다. 또한 성막되는 반도체층(108)의 원자수비는 상기 스퍼터링 타깃에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다. 예를 들어 반도체층(108)에 사용하는 스퍼터링 타깃의 조성이 In:Ga:Zn=4:2:4.1[원자수비]인 경우, 성막되는 반도체층(108)의 조성은 In:Ga:Zn=4:2:3[원자수비] 또는 그 근방인 경우가 있다.
또한 반도체층(108)은 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상이다. 이와 같이, 에너지 갭이 넓은 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
또한 반도체층(108)은 비단결정 구조인 것이 바람직하다. 비단결정 구조는 예를 들어 CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor), 다결정 구조, 미결정 구조, 또는 비정질 구조를 포함한다. 비단결정 구조에서, 비정질 구조는 결함 준위 밀도가 가장 높고, CAAC-OS는 결함 준위 밀도가 가장 낮다.
다만, 본 발명의 일 형태의 반도체층(108)은, 트랜지스터의 채널 형성 영역에 금속 산화물을 가지는 구성에 한정되지 않는다. 예를 들어, 본 실시형태의 반도체 장치는 트랜지스터의 채널 형성 영역에 실리콘을 사용할 수 있다. 실리콘으로서는, 수소화 비정질 실리콘(a-Si:H), 저온 폴리실리콘(LTPS(Low Temperature Poly-Silicon)), 또는 결정성 실리콘을 사용할 수 있다. 결정성 실리콘으로서는, 미결정 실리콘, 다결정 실리콘, 단결정 실리콘 등을 들 수 있다.
<제작 방법예 1>
이하에서는, 본 발명의 일 형태의 트랜지스터의 제작 방법예에 대하여 설명한다. 여기서는, 상기 구성예 2에서 예시한 트랜지스터(100A)를 예로 들어 설명한다.
또한, 반도체 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스퍼터링법, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulse Laser Deposition)법, ALD법 등을 사용하여 형성할 수 있다. CVD법으로서는, 플라스마 화학 기상 퇴적(PECVD: Plasma Enhanced CVD)법이나, 열 CVD법 등이 있다. 또한 열 CVD법의 하나에 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법이 있다.
또한, 반도체 장치를 구성하는 박막은 스핀 코팅, 디핑, 스프레이 코팅, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄 등의 방법, 닥터 나이프, 슬릿 코터, 롤 코터, 커튼 코터, 나이프 코터 등의 도구(설비)에 의하여 형성할 수 있다.
또한 반도체 장치를 구성하는 박막을 가공할 때는 포토리소그래피법 등을 사용하여 가공할 수 있다. 이 외에, 나노 임프린트법, 샌드 블라스트법(sandblasting method), 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 또한, 메탈 마스크 등 차폐 마스크를 사용하는 성막 방법에 의하여 섬 형상의 박막을 직접 형성하여도 좋다.
포토리소그래피법으로서 대표적으로는 다음 2가지 방법이 있다. 하나는 가공하고자 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하고, 레지스트 마스크를 제거하는 방법이다. 다른 하나는 감광성을 가지는 박막을 형성한 후에, 노광, 현상을 수행하여 상기 박막을 원하는 형상으로 가공하는 방법이다.
포토리소그래피법에서, 노광에 사용되는 광에는 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합시킨 광을 사용할 수 있다. 그 외에, 자외선이나 KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한, 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한, 노광에 사용하는 광으로서, 극단 자외광(EUV: Extreme Ultra-violet)이나 X선을 사용하여도 좋다. 또한, 노광에 사용하는 광 대신에, 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면, 매우 미세한 가공을 할 수 있게 되기 때문에 바람직하다. 또한, 전자 빔 등의 빔을 주사함으로써 노광을 수행하는 경우에는, 포토 마스크는 불필요하다.
박막의 에칭에는, 드라이 에칭법, 웨트 에칭법, 샌드 블라스트법 등을 사용할 수 있다.
도 6 내지 도 8에 도시된 각 도면은 트랜지스터(100A)의 제작 방법을 설명하는 채널 길이 방향의 단면도이다.
[도전층(106)의 형성]
기판(102) 위에 도전막을 형성하고, 이를 에칭에 의하여 가공하여, 제 1 게이트 전극으로서 기능하는 도전층(106)을 형성한다(도 5의 (A)).
[절연층(104)의 형성]
이어서, 기판(102) 및 도전층(106)을 덮어 절연층(104)을 형성한다(도 5의 (B)). 절연층(104)은 플라스마 CVD법, ALD법, 스퍼터링법 등을 사용하여 형성할 수 있다.
여기서는, 3층의 적층 구조를 가지는 절연층(104)을 형성한다.
제 1 층(104a) 및 제 3 층(104c)으로서, 플라스마 CVD법 또는 스퍼터링법 등에 의하여, 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 또는 질화 실리콘막 등의 실리콘을 포함하는 절연막을 형성한다.
제 2 층(104b)으로서는, 스퍼터링법 또는 ALD법에 의하여, 산화 알루미늄막, 산화 하프늄막, 또는 하프늄 알루미네이트막 등, 실리콘을 포함하지 않는 금속 산화물을 포함하는 절연막을 형성한다.
여기서, 절연층(104)을 형성한 후에, 절연층(104)에 산소를 첨가하는 것이 바람직하다. 절연층(104)에 첨가하는 산소로서는 산소 라디칼, 산소 원자, 산소 원자 이온, 산소 분자 이온 등이 있다. 또한, 첨가 방법으로서는, 이온 도핑법, 이온 주입법, 플라스마 처리법 등이 있다. 또한, 절연층(104) 위에 산소의 이탈을 억제하는 막을 형성한 후, 이 막을 통하여 절연층(104)에 산소를 첨가하여도 좋다.
상술한 산소의 이탈을 억제하는 막으로서, 인듐, 아연, 갈륨, 주석, 알루미늄, 크로뮴, 탄탈럼, 타이타늄, 몰리브데넘, 니켈, 철, 코발트, 또는 텅스텐 중 하나 이상을 가지는 도전막 또는 반도체막을 사용할 수 있다.
또한, 플라스마 처리에 의하여 산소를 첨가하는 경우, 마이크로파로 산소를 여기하여 고밀도 산소 플라스마를 발생시킴으로써 절연층(104)으로의 산소 첨가량을 증가시킬 수 있다. 또한, 산소를 포함하는 분위기하에서 플라스마 처리를 수행함으로써 절연층(104)의 표면에 흡착된 물이나 수소 등을 제거할 수 있다. 이에 의하여, 나중에 형성하는 반도체층(108) 내, 또는 반도체층(108)과 절연층(104)의 계면에 존재할 수 있는 물이나 수소를 저감시킬 수 있다.
절연층(104)으로서, 질화 실리콘이나 질화산화 실리콘 등을 사용한 경우에는, 절연층(104) 내에 수소가 포함되는 경우가 있다. 이때, 상술한 바와 같은 플라스마 처리 등을 수행함으로써, 적어도 반도체층(108) 측에서의 수소 농도를 저감할 수 있다.
[반도체층(108a) 및 반도체층(108b)의 형성]
이어서, 절연층(104) 위에 반도체층(108a)이 되는 반도체막(108A), 및 반도체층(108b)이 되는 반도체막(108B)을 형성한다(도 5의 (C)).
반도체막(108A) 및 반도체막(108B)은 금속 산화물 타깃을 사용한 스퍼터링법에 의하여 형성하는 것이 바람직하다.
반도체막(108A) 및 반도체막(108B)을 형성할 때, 산소 가스 외에 불활성 가스(예를 들어 헬륨 가스, 아르곤 가스, 제논 가스 등)를 혼합시켜도 좋다.
예를 들어, 반도체막(108A)을 형성할 때의 성막 가스 전체에 차지하는 산소 가스의 비율(이하, 산소 유량비라고도 함)로서는, 0% 이상 100% 이하, 바람직하게는 10% 이상 50% 이하로 하는 것이 바람직하다. 상술한 산소 유량비로 함으로써, 반도체막(108B)보다 결정성이 낮은 반도체막(108A)을 형성할 수 있다. 반도체막(108B)보다 반도체막(108A)의 결정성을 낮게 함으로써, 절연층(110) 등으로부터 이탈되는 산소가 반도체막(108B)에 공급되기 쉽게 된다. 또한, 반도체막(108A) 성막 시에, 스퍼터링 가스에 포함되는 산소의 일부가 절연층(104)에 공급되는 경우가 있다.
예를 들어, 반도체막(108B)을 성막할 때의 산소 유량비로서는, 0% 이상 100% 이하, 바람직하게는 5% 이상 50% 이하로 하는 것이 바람직하다. 산소 유량비를 낮게 하여, 결정성이 비교적 낮은 금속 산화물막으로 함으로써, 온 전류가 높은 트랜지스터로 할 수 있다.
또한, 반도체막(108A) 및 반도체막(108B)의 성막 조건으로서는, 기판 온도를 실온 이상 250℃ 이하, 바람직하게는 기판 온도를 130℃ 이상 220℃ 미만으로 하면 좋다. 금속 산화물막의 성막 시의 기판 온도를 예를 들어, 실온 이상 220℃ 미만으로 하면, 생산성이 높아져 바람직하다. 또한, 기판 온도가 높은 상태에서 금속 산화물막을 성막함으로써, 결정성이 높은 금속 산화물막을 성막하기 쉬워진다. 또한, 기판 온도를 실온으로 하는 상태 또는 가열하지 않은 상태에서 금속 산화물막을 성막함으로써, 결정성이 낮은 금속 산화물막을 성막하기 쉽게 된다.
또한, 반도체막(108A)의 두께는 3nm 이상 200nm 이하, 바람직하게는 3nm 이상 100nm 이하, 더 바람직하게는 3nm 이상 60nm 이하로 하면 좋다.
또한, 반도체막(108B)의 두께는 3nm 이상 200nm 이하, 바람직하게는 3nm 이상 100nm 이하, 더 바람직하게는 3nm 이상 60nm 이하로 하면 좋다.
또한, 기판(102)으로서 대형 유리 기판(예를 들어 6세대 내지 12세대)을 사용하는 경우, 금속 산화물막을 성막할 때의 기판 온도를 220℃ 이상 300℃ 이하로 한 경우, 기판(102)이 변형되는(일그러지거나 휘어지는) 경우가 있다. 따라서, 대형 유리 기판을 사용하는 경우는, 금속 산화물막을 성막할 때의 기판 온도를 실온 이상 220℃ 미만으로 함으로써, 유리 기판의 변형을 억제할 수 있다.
또한, 스퍼터링 가스의 고순도화도 필요하다. 예를 들어, 스퍼터링 가스로서 사용되는 산소 가스나 아르곤 가스는 이슬점이 -40℃ 이하, 바람직하게는 -80℃ 이하, 더 바람직하게는 -100℃ 이하, 더욱 바람직하게는 -120℃ 이하까지 고순도화된 가스를 사용함으로써, 금속 산화물막에 수분 등이 들어가는 것을 가능한 한 방지할 수 있다.
또한 스퍼터링법으로 금속 산화물막을 형성하는 경우, 스퍼터링 장치의 체임버는, 금속 산화물에 있어서 불순물이 되는 물 등을 가능한 한 제거하기 위하여 크라이오펌프(cryopump)와 같은 흡착식 진공 배기 펌프를 사용하여, 고진공(5×10-7Pa 내지 1×10-4Pa 정도까지)에 배기하는 것이 바람직하다. 특히, 스퍼터링 장치의 대기 시의, 체임버 내의 H2O에 상당하는 가스 분자(m/z=18에 상당하는 가스 분자)의 분압을 1×10-4Pa 이하, 바람직하게는 5×10-5Pa 이하로 하는 것이 바람직하다.
또한, 금속 산화물막을 성막하기 전에, 절연층(104)의 표면에 흡착된 물이나 수소를 이탈시키기 위한 가열 처리를 수행하는 것이 바람직하다. 예를 들어 감압 분위기하에서 70℃ 이상 400℃ 이하의 온도에서 가열 처리를 수행할 수 있다. 또한, 이때, 절연층(104) 표면을 대기에 노출시키지 않고 연속적으로 금속 산화물막을 형성하는 것이 바람직하다. 예를 들어, 성막 장치로서, 기판을 가열하는 가열실과, 금속 산화물막을 성막하는 성막실이 게이트 밸브 등을 통하여 접속된 구성으로 하는 것이 바람직하다.
또한, 반도체막(108A) 및 반도체막(108B)을 가공하여, 반도체층(108a) 및 반도체층(108b)을 형성한다(도 5의 (D)). 반도체막(108A) 및 반도체막(108B)의 가공에는, 웨트 에칭법 및 드라이 에칭법 중 어느 한쪽 또는 양쪽을 사용하면 좋다.
또한, 반도체막(108A) 및 반도체막(108B)의 성막 후, 또는 반도체층(108a) 및 반도체층(108b)으로 가공한 후, 가열 처리를 수행하고, 금속 산화물막 또는 반도체층(108)의 탈수소화 또는 탈수화를 하여도 좋다. 가열 처리의 온도는, 대표적으로는, 150℃ 이상 기판 변형점 미만, 또는 250℃ 이상 450℃ 이하, 또는 300℃ 이상 450℃ 이하로 한다.
가열 처리는 헬륨, 네온, 아르곤, 제논, 크립톤 등의 희가스, 또는 질소를 포함하는 불활성 분위기에서 수행할 수 있다. 또는, 불활성 가스 분위기에서 가열한 후, 산소 분위기에서 가열하여도 좋다. 또한 상기 불활성 분위기 및 산소 분위기에 수소, 물 등이 포함되지 않는 것이 바람직하다. 처리 시간은 3분 이상 24시간 이하로 하면 좋다.
상기 가열 처리는, 전기로, RTA 장치 등을 사용할 수 있다. RTA 장치를 사용함으로써, 단시간에 한하여, 기판의 변형점 이상의 온도로 열처리를 수행할 수 있다. 따라서, 가열 처리 시간을 단축할 수 있다.
금속 산화물막을 가열하면서 성막하거나, 또는 금속 산화물막을 형성한 후에 가열 처리를 수행함으로써, SIMS에 의하여 얻어지는 금속 산화물막 내의 수소 농도를 5×1019atoms/cm3 이하, 또는 1×1019atoms/cm3 이하, 5×1018atoms/cm3 이하, 또는 1×1018atoms/cm3 이하, 또는 5×1017atoms/cm3 이하, 또는 1×1016atoms/cm3 이하로 할 수 있다.
[절연층(116)의 형성]
이어서, 절연층(104), 반도체층(108a), 및 반도체층(108b) 위에, 절연층(116)이 되는 절연막을 성막하고, 상기 절연막을 가공함으로써 절연층(116)을 형성한다(도 5의 (E)).
절연층(116)이 되는 절연막은 스퍼터링법 또는 ALD법 등의 성막 방법에 의하여 형성하는 것이 바람직하다. 특히 ALD법은 단차 피복성이 높고, 또한 매우 치밀한 막을 형성할 수 있으므로, 높은 배리어성을 가지는 막으로 할 수 있다.
절연층(116)으로서, 금속 원소와, 산소 또는 질소를 가지는 것이 바람직하다. 또한, 상기 금속 원소로서는, 알루미늄, 하프늄, 루테늄, 타이타늄, 탄탈럼, 텅스텐, 크로뮴 등의 금속 원소에서 선택되는 어느 하나 또는 복수를 가진다. 즉, 절연층(116)으로서, 금속 원소를 가진 질화막, 또는 금속 원소를 가진 산화막을 사용할 수 있다.
절연층(116)은 반도체층(108a) 및 반도체층(108b)을 덮도록 접하여 제공하는 것이 바람직하다. 이에 의하여, 상기 막 내의 금속 원소가 반도체층(108a) 및 반도체층(108b)에 첨가되고, 반도체층(108a) 및 반도체층(108b) 내에 금속 화합물을 형성하는 경우가 있다. 상기 금속 화합물은 반도체층(108a) 및 반도체층(108b) 내에 포함되는 수소를 끌어당기는 경우가 있다.
산화물 반도체는 수소 또는 질소 등이 존재하면, 캐리어 밀도가 증가한다. 산화물 반도체 내의 수소는 금속 원자와 결합한 산소와 반응하여 물이 되어, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어 밀도가 증가한다. 또한 수소의 일부가 금속 원자와 결합한 산소와 결합하여 캐리어인 전자를 생성하는 경우가 있다. 즉, 질소 또는 수소를 가지는 산화물 반도체는 저저항화된다.
[절연막(109f)의 형성]
이어서, 반도체층(108) 및 절연층(116) 위에 절연층(109)이 되는 절연막(109f)을 성막한다(도 6의 (A)).
절연막(109f)은 예를 들어 산화 실리콘막 또는 산화질화 실리콘막 등의 산화물막을 플라스마 화학 기상 퇴적 장치(PECVD 장치, 또는 단순히 플라스마 CVD 장치라고 함)를 사용하여 형성하는 것이 바람직하다. 이 경우, 원료 가스로서는 실리콘을 포함하는 퇴적성 기체 및 산화성 기체를 사용하는 것이 바람직하다. 실리콘을 포함하는 퇴적성 기체의 대표적인 예로서는, 실레인, 다이실레인, 트라이실레인, 플루오린화실레인 등이 있다. 산화성 기체로서는, 산소, 오존, 일산화이질소, 이산화질소 등이 있다.
또한, 절연막(109f)으로서, 퇴적성 기체의 유량에 대한 산화성 기체의 유량을 20배보다 크고 100배 미만, 또는 40배 이상 80배 이하로 하고, 처리실 내의 압력을 100Pa 미만, 또는 50Pa 이하로 하는 PECVD 장치를 사용함으로써, 결함량이 적은 산화질화 실리콘막을 형성할 수 있다.
또한, 절연막(109f)으로서 PECVD 장치의 진공 배기된 처리실 내에 놓인 기판을 280℃ 이상 350℃ 이하에서 유지하고, 처리실에 원료 가스를 도입하여 처리실 내에서의 압력을 20Pa 이상 250Pa 이하, 더 바람직하게는 100Pa 이상 250Pa 이하로 하고, 처리실 내에 제공되는 전극에 고주파 전력을 공급하는 조건에 의하여, 절연층(109)으로서 치밀한 산화 실리콘막 또는 산화질화 실리콘막을 형성할 수 있다.
또한, 절연막(109f)을 마이크로파를 사용한 PECVD법을 사용하여 형성하여도 좋다. 마이크로파란 300MHz에서 300GHz의 주파수역을 가리킨다. 마이크로파는 전자 온도가 낮고 전자 에너지가 작다. 또한, 공급된 전력에 있어서, 전자의 가속에 사용되는 비율이 적고, 보다 많은 분자의 해리 및 전리에 사용될 수 있고, 밀도가 높은 플라스마(고밀도 플라스마)를 여기할 수 있다. 그러므로, 피성막면 및 퇴적물에 대한 플라스마 대미지가 적고, 결함이 적은 절연막(109f)을 형성할 수 있다.
또한, 절연막(109f)을 유기 실레인 가스를 사용한 CVD법을 사용하여 형성할 수 있다. 유기 실레인 가스로서는, 규산 에틸(TEOS: 화학식 Si(OC2H5)4), 테트라메틸실레인(TMS: 화학식 Si(CH3)4), 테트라메틸사이클로테트라실록산(TMCTS), 옥타메틸사이클로테트라실록산(OMCTS), 헥사메틸다이실라잔(HMDS), 트라이에톡시실레인(SiH(OC2H5)3), 트리스다이메틸아미노실레인(SiH(N(CH3)2)3) 등의 실리콘 함유 화합물을 사용할 수 있다. 유기 실레인 가스를 사용한 CVD법을 사용함으로써, 피복성이 높은 절연막(109f)을 형성할 수 있다.
[절연층(116) 및 절연막(109f)의 에칭]
이어서, 도전층(106)과 중첩되는 영역의 절연층(116) 및 절연막(109f)의 일부를 에칭하여, 반도체층(108b)의 일부를 노출시킨다(도 6의 (B)).
여기서, 절연층(116) 및 절연막(109f)은 각각 같은 레지스트 마스크를 사용하여 가공하는 것이 바람직하다. 이에 의하여, 반도체층(108b) 위에 상면 형상이 실질적으로 일치된 개구(112)를 형성할 수 있다.
또한, 본 명세서 등에서 "상면 형상이 실질적으로 일치"란, 적층한 층과 층 사이에서 적어도 윤곽의 일부가 중첩되는 것을 말한다. 예를 들어 상층과 하층이 동일한 마스크 패턴, 또는 일부가 동일한 마스크 패턴에 의하여 가공된 경우를 그 범주에 포함한다. 다만, 엄밀하게 말하면 윤곽이 중첩되지 않고 상층이 하층의 내측에 위치하거나 상층이 하층의 외측에 위치하는 경우도 있어, 이 경우도 "상면 형상이 실질적으로 일치"라고 한다.
또한, 반도체층(108b)은 절연층(109) 및 절연층(116)의 에칭 시에 반도체층(108b)의 일부도 에칭되어, 박막화되는 경우가 있다.
[반도체층(108c)의 형성]
이어서, 절연층(109) 및 개구(112) 위에 반도체층(108c)이 되는 반도체막을 형성하고, 상기 반도체막을 가공함으로써 반도체층(108c)을 형성한다(도 6의 (C)).
반도체층(108c)의 형성에 대해서는, 상술한 반도체층(108a)의 기재를 참조할 수 있으므로, 자세한 사항을 생략한다. 반도체층(108c)은 금속 산화물 타깃을 사용한 스퍼터링법에 의하여 형성하는 것이 바람직하다.
반도체층(108c)을 성막할 때에, 산소 가스 외에, 불활성 가스(예를 들어, 헬륨 가스, 아르곤 가스, 제논 가스 등)를 혼합시켜도 좋다.
예를 들어, 반도체층(108c)을 성막할 때의 성막 가스 전체에 차지하는 산소 가스의 비율(이하, 산소 유량비라고도 함)로서는, 0% 이상 100% 이하, 바람직하게는 50% 이상 100% 이하로 하는 것이 바람직하다. 산소 유량비를 높임으로써, 반도체층(108c)의 성막 시에, 스퍼터링 가스에 포함되는 산소의 일부가 반도체층(108a) 및 반도체층(108b)에 공급되는 경우가 있다.
또한, 반도체층(108c)의 성막 조건으로서는, 기판 온도를 실온 이상 250℃ 이하, 바람직하게는 기판 온도를 130℃ 이상 220℃ 미만으로 하면 좋다. 금속 산화물막의 성막 시의 기판 온도를 예를 들어, 실온 이상 220℃ 미만으로 하면, 생산성이 높아져 바람직하다. 또한, 기판 온도가 높은 상태에서 금속 산화물막을 성막함으로써, 결정성이 높은 금속 산화물막을 성막하기 쉬워진다. 또한, 기판 온도를 실온으로 하는 또는 가열하지 않은 상태에서 금속 산화물막을 성막함으로써, 결정성이 낮은 금속 산화물막을 성막하기 쉬워진다.
또한, 반도체층(108c)의 두께는 3nm 이상 200nm 이하, 바람직하게는 3nm 이상 100nm 이하, 더 바람직하게는 3nm 이상 60nm 이하로 하면 좋다.
[가열 처리]
반도체층(108c)을 형성한 후, 가열 처리를 수행한다. 이때, 질소 분위기에서 가열 처리를 수행하고, 이어서 산소 분위기에서 가열 처리를 수행하는 것이 바람직하다.
가열 처리에 의하여, 반도체층(108c)으로부터 방출되는 산소가 반도체층(108a) 및 반도체층(108b)에 공급되고, 반도체층(108a) 및 반도체층(108b) 중의 산소 결손을 저감할 수 있다. 이에 의하여, 반도체층(108a) 및 반도체층(108b)이 반도체층(108c)에 접하는 부분에 고저항(캐리어 농도가 낮은)의 영역이 형성된다.
가열 처리의 최고 온도는 높을수록 바람직하지만, 대형의 기판을 사용한 경우에는, 예를 들어 100℃ 이상 450℃ 이하, 바람직하게는 150℃ 이상 450℃ 이하, 더 바람직하게는 200℃ 이상 450℃ 이하, 더 바람직하게는 250℃ 이상 450℃ 이하, 더 바람직하게는 300℃ 이상 420℃ 이하로 한다. 반도체층(108c)은 많은 과잉 산소가 포함되므로, 비교적 저온의 가열 처리이어도, 충분한 양의 산소를 반도체층(108a) 및 반도체층(108b)에 공급할 수 있다.
[절연층(110)의 성막]
이어서, 절연층(110)을 성막한다. 절연층(110)은 플라스마 CVD법 또는 스퍼터링법 등에 의하여 성막할 수 있다. 절연층(110)은 절연층(109)과 마찬가지로 결함이 적은 치밀한 산화 실리콘막 또는 산화질화 실리콘막으로 형성되는 것이 바람직하다(도 7의 (A)).
[개구(142)의 형성]
이어서, 도전층(106)과 중첩되는 영역의 절연층(110), 절연층(109), 절연층(116), 및 절연층(104)의 일부를 에칭하여, 도전층(106)의 일부를 노출시킨다(도 9). 도 9는 도 1의 (A)에 나타낸 일점쇄선 B1-B2에서의 절단면의 단면도에 상당한다.
개구(142)를 형성함으로써, 나중에 형성하는 도전층(111)과 도전층(106)을 개구(142)를 통하여 전기적으로 접속할 수 있다. 또한, 도전층(111)과 도전층(106)을 전기적으로 접속시키지 않는 경우는 개구(142)를 형성하지 않아도 된다.
[도전층(111)의 형성]
이어서, 절연층(110) 위에 절연층(113a)이 되는 절연막(113A)과, 도전층(111)이 되는 도전막(111f)을 성막한다(도 7의 (B)). 절연막(113A) 및 도전막(111f)은 금속 또는 합금의 스퍼터링 타깃을 사용한 스퍼터링법에 의하여 성막하는 것이 바람직하다. 절연막(113A) 및 도전막(111f)은 개구(112)를 덮도록 절연층(110) 위에 성막한다.
이어서, 도전막(111f)을 가공하여 도전층(111)을 형성한다. 이어서, 도전층(111) 및 절연막(113A)층을 덮어 절연층(113b)이 되는 절연막(113B)을 성막한다(도 7의 (C)).
이어서, 절연막(113A) 및 절연막(113B)을 가공하여, 각각 절연층(113a) 및 절연층(113b)을 형성한다(도 8의 (A)). 이때, 절연층(113a)과 절연층(113b)의 단부가 접하고, 도전층(111)이 노출되지 않도록 가공하는 것이 바람직하다.
절연막(113A)과 절연막(113B)의 에칭에는, 이방성 에칭법을 사용하는 것이 바람직하다. 바람직하게는, 드라이 에칭법을 사용할 수 있다. 이에 의하여, 절연층(113a) 및 절연층(113b)의 단부가 후퇴하지 않도록 가공하는 것이 가능하다. 이에 의하여, 도전층(111)을 둘러싸도록 절연층(113a)과 절연층(113b)을 형성할 수 있다. 또한, 상면 형상이 실질적으로 일치된 절연층(113a) 및 절연층(113b)을 형성할 수 있다.
또한, 절연층(113a) 및 절연층(113b)에 같은 절연막을 사용함으로써, 에칭을 용이하게 할 수 있다. 또한, 절연층(113a) 및 절연층(113b)의 단부에 요철이 형성되기 어렵게 되므로 바람직하다.
[절연층(118) 및 절연층(119)의 형성]
이어서, 절연층(110), 절연층(113a), 도전층(111), 절연층(113b)을 덮어, 절연막(118f) 및 절연막(119f)을 형성한다(도 8의 (B)).
절연층(118)은 플라스마 CVD법 또는 스퍼터링법 등에 의하여 성막할 수 있다. 절연층(118)은 상기 절연층(109)과 같은 방법에 의하여 형성하는 것이 바람직하다.
[개구(141a) 및 개구(141b)의 형성]
다음으로, 절연층(118)의 원하는 위치에 리소그래피에 의하여 마스크를 형성한 후, 절연층(118), 절연층(110), 절연층(109), 절연층(116)의 일부를 에칭함으로써, 반도체층(108b)에 도달하는 개구(141a), 개수(141b)를 형성한다(도 8의 (C)).
[도전층(120a) 및 도전층(120b)의 형성]
이어서, 개구(141a) 및 개구(141b)를 덮도록 절연층(118) 위에 도전막을 형성하고, 이 도전막을 원하는 형상으로 가공함으로써, 도전층(120a), 도전층(120b)을 형성한다.
상술한 공정에 의하여, 트랜지스터(100)를 제작할 수 있다.
본 제작 방법에 따르면, 신뢰성이 높은 트랜지스터를 제작할 수 있다. 또한, 최고 온도를 400℃ 이하로 할 수 있어, 생산성을 높일 수 있다.
이상이 제작 방법예 1에 대한 설명이다.
또한, 구성예 1에서 예시한 트랜지스터(100)를 제작하는 경우에는 본 제작 방법예에서의 도전층(106)의 형성 공정을 생략 및 절연층(104)을 단층으로 형성함으로써 제작할 수 있다.
이하에서는, 상기 구성예와는 상이한 트랜지스터의 구성예에 대하여 설명한다.
<구성예 5>
본 발명의 일 형태에 따르면, 트랜지스터를 저온으로 제작하는 것이 가능하므로, 내열성이 비교적 낮은 기판 위에 트랜지스터를 제작할 수 있다. 일례로서, 가요성을 가질 정도로 얇은 유기 수지 기판 위에 제공된 트랜지스터에 대하여 설명한다.
도 11의 (A) 및 (B)에, 이하에서 예시하는 트랜지스터(100D)의 단면도를 도시하였다. 또한, 상면도에 대해서는 도 1의 (A)를 원용할 수 있다. 트랜지스터(100D)는 상기 구성예 1에서 예시한 트랜지스터(100)와 비교하여, 기판(102) 대신 기판(102a) 위에 제공되는 점, 및 절연층(103)을 가지는 점에서, 주로 다르다.
기판(102a)으로서는, 가요성을 가질 정도로 얇은(예를 들어 두께 100nm 이상 100μm 이하) 유기 수지 등의 기판을 사용할 수 있다.
유기 수지로서는, 대표적으로 폴리이미드 수지를 사용할 수 있다. 폴리이미드 수지는 내열성이 우수하기 때문에 바람직하다. 이 외에 아크릴 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 페놀 수지 등을 사용할 수 있다.
유기 수지는, 예를 들어, 스핀 코팅, 디핑, 스프레이 코팅, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄 등의 방법, 닥터 나이프, 슬릿 코터, 롤 코터, 커튼 코터, 나이프 코터 등의 도구(설비)에 의하여, 수지 전구체와 용매의 혼합 재료, 또는 가용성의 수지 재료와 용매의 혼합 재료를 지지 기판 위에 형성한다. 그 후, 가열 처리에 의하여 용매 등을 제거하면서 재료를 경화시켜, 유기 수지를 포함하는 기판(102a)을 형성할 수 있다.
예를 들어, 폴리이미드를 사용하는 경우에는, 탈수에 의하여 이미드 결합이 발생하는 수지 전구체를 사용할 수 있다. 또는, 가용성 폴리이미드를 포함하는 재료를 사용하여도 좋다.
또한, 기판(102a)으로서, 스핀 코팅법 등으로 형성한 매우 얇은(예를 들어 두께 5μm 이하의) 유기 수지를 사용한 경우, 충분히 높은 기계적 강도를 얻지 못해 기판의 반송이나 취급이 어려워지는 경우가 있다. 따라서, 보강을 위하여, 기판(102a)의 이면(裏面) 측(트랜지스터(100B)가 제공되지 않은 측)에, 예를 들어 두께 20μm 이상 300μm 이하의 가요성을 가지는 필름을 접착층을 개재하여 접착시켜도 좋다.
절연층(103)으로서는, 무기 절연막을 사용할 수 있다. 절연층(103)은 기판(102a)에 포함되는 불순물이 트랜지스터(100D)로 확산되는 것을 막는 배리어막으로서 기능하는 것이 바람직하다.
배리어성이 높은 무기 절연막으로서는, 예를 들어 질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 질화 알루미늄, 산화질화 알루미늄 등을 들 수 있다.
또한, 절연층(103)을 적층막으로 하는 경우에는, 적어도 하나의 층에 배리어성이 높은 무기 절연막을 적용하는 것이 바람직하다. 예를 들어, 기판(102a)으로부터 산화질화 실리콘막과, 질화 실리콘막을 적층한 2층 구조, 산화질화 실리콘막과, 질화 실리콘막과, 산화질화 실리콘막을 적층한 3층 구조 등으로 하여도 좋다.
여기서, 트랜지스터(100D)의 제작 방법의 일례에 대하여 설명한다. 우선, 유리 기판 등의 지지 기판 위에 기판(102a)이 되는 수지층과, 절연층(103)을 적층하여 형성한다. 이어서, 절연층(103) 위에, 상기 제작 방법예와 같은 방법에 의하여 트랜지스터를 형성한다. 그 후, 지지 기판과 기판(102a)을 분리함으로써, 가요성을 가지는 기판(102a) 위의 트랜지스터(100B)를 제작할 수 있다.
지지 기판과 기판(102a)의 분리 방법은, 다양한 방법을 사용할 수 있다. 예를 들어 지지 기판 측으로부터 레이저 광을 조사함으로써, 지지 기판과 기판(102a)의 밀착성을 저하시키는 방법을 사용하여도 좋다. 이때, 지지 기판과 기판(102a) 사이에, 광 흡수층을 제공하여도 좋다. 광 흡수층으로서는, 레이저 광에 사용하는 광의 일부를 흡수할 수 있는 재료를 사용할 수 있다. 예를 들어, 레이저 광으로서 파장 308nm의 엑시머 레이저를 사용하는 경우에는, 광 흡수층으로서는, 금속, 반도체, 산화물 등을 사용할 수 있다. 예를 들어, 실리콘 등의 반도체막, 타이타늄이나 텅스텐 등의 금속막, 산화 타이타늄, 산화 텅스텐, 산화 인듐, 인듐 주석 산화물 등의 산화물막 등을 사용할 수 있다.
또한, 지지 기판 위에 절연층(103)을 형성하고, 트랜지스터를 제작한 후에, 지지 기판과 절연층(103) 사이에서 분리시킨 후, 절연층(103)과, 가요성을 가지는 기판(102b)을 접착층(105)에 의하여 접합하는 구성으로 하여도 좋다. 그 경우의 채널 길이 방향의 단면도를 도 11의 (C)에 도시하였다.
이때, 절연층(103)과 지지 기판 사이에, 박리층을 형성하는 것이 바람직하다. 예를 들어, 박리층으로서 텅스텐 등의 고융점 금속 재료를 포함하는 층과, 상기 금속 재료의 산화물을 포함하는 층을 적층하여 사용하고, 그 위의 절연층(103)으로서, 질화 실리콘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘 등의 무기 절연 재료를 포함하는 절연층을 적층하여 사용할 수 있다. 이와 같은 구성으로 함으로써, 트랜지스터의 제작 공정이 완료된 후에, 레이저의 조사를 수행하지 않고, 텅스텐과 산화 텅스텐의 계면, 산화 텅스텐 중, 또는 산화 텅스텐과 절연층의 계면에서 박리할 수 있다.
또한 이와 같은 제작 방법에 따르면, 트랜지스터의 피형성면 측에 유기 수지가 제공되지 않으므로, 제작 공정에 가해지는 온도를 높일 수 있다. 이에 의하여, 트랜지스터를 구성하는 절연층의 성막 온도나, 절연층 또는 반도체층 등에 포함되는 불순물을 제거하기 위한 가열 처리의 온도를 높일 수 있어, 신뢰성이 더 높은 트랜지스터를 실현할 수 있다.
또한 이와 같은 제작 방법에 따르면, 트랜지스터가 완성된 후에 기판(102b)을 접합하므로, 기판(102b)의 재료에 제한이 없다. 그러므로, 기판(102b)으로서, 용도에 따라 다양한 재료를 선택하여 사용할 수 있다.
이상이, 가요성을 가지는 기판 위에 제공된 트랜지스터의 구성예에 대한 설명이다.
또한, 여기서는 절연층(103) 위에 제공되는 트랜지스터(100D)의 구성으로서, 상기 구성예 2에서 예시한 트랜지스터(100A)와 같은 것을 나타내었지만, 구성예 1에서 예시한 트랜지스터(100), 각 제작 방법예에서 예시한 각 트랜지스터, 또는 이하에서 예시하는 각 트랜지스터도 마찬가지로, 가요성을 가지는 기판 위에 제작할 수 있다.
본 실시형태에서 예시한 구성예, 제작 방법예, 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예, 제작 방법예, 또는 도면 등과 적절히 조합하여 실시할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 상술한 실시형태에서 예시한 트랜지스터를 가지는 표시 장치의 일례에 대하여 설명한다.
<구성예>
도 12의 (A)는 표시 장치의 일례를 도시한 상면도이다. 도 12의 (A)에 도시된 표시 장치(700)는 제 1 기판(701) 위에 제공된 화소부(702)와, 제 1 기판(701)에 제공된 소스 드라이버 회로부(704) 및 게이트 드라이버 회로부(706)와, 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)를 둘러싸도록 배치되는 밀봉재(712)와, 제 1 기판(701)과 대향하도록 제공되는 제 2 기판(705)을 가진다. 또한 제 1 기판(701)과 제 2 기판(705)은 밀봉재(712)에 의하여 접합되어 있다. 즉, 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)는 제 1 기판(701)과 밀봉재(712)와 제 2 기판(705)으로 밀봉된다. 또한, 도 12의 (A)에는 도시하지 않았지만, 제 1 기판(701)과 제 2 기판(705) 사이에는 표시 소자가 제공된다.
또한 표시 장치(700)는 제 1 기판(701) 위의 밀봉재(712)로 둘러싸인 영역과는 다른 영역에 FPC 단자부(708)(FPC: Flexible printed circuit)가 제공된다. FPC 단자부(708)는 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)의 각각에 전기적으로 접속된다. 또한, FPC 단자부(708)에는 FPC(716)가 접속되고, FPC(716)에 의하여 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)에 각종 신호 등이 공급된다. 또한, 화소부(702), 소스 드라이버 회로부(704), 게이트 드라이버 회로부(706), 및 FPC 단자부(708)에는 신호선(710)이 각각 접속되었다. FPC(716)에 의하여 공급되는 각종 신호 등은 신호선(710)을 통하여 화소부(702), 소스 드라이버 회로부(704), 게이트 드라이버 회로부(706), 및 FPC 단자부(708)에 공급된다.
또한 표시 장치(700)에 게이트 드라이버 회로부(706)를 복수로 제공하여도 좋다. 또한 표시 장치(700)로서는, 소스 드라이버 회로부(704) 및 게이트 드라이버 회로부(706)를, 화소부(702)와 마찬가지로 제 1 기판(701)에 형성하는 예를 나타내었지만, 이 구성에 한정되지 않는다. 예를 들어, 게이트 드라이버 회로부(706)만을 제 1 기판(701)에 형성하여도 좋고, 또는 소스 드라이버 회로부(704)만을 제 1 기판(701)에 형성하여도 좋다. 이 경우, 소스 드라이버 회로 또는 게이트 드라이버 회로 등이 형성된 기판(예를 들어, 단결정 반도체막, 다결정 반도체막으로 형성된 구동 회로 기판)을 포함하는 IC를 제 1 기판(701) 또는 FPC(716)에 제공하는 구성으로 하여도 좋다. 또한 별도로 형성한 구동 회로 기판의 접속 방법은 특별히 한정되는 것이 아니고, COG(Chip On Glass)법, 와이어 본딩법 등을 사용할 수 있다.
또한 표시 장치(700)가 가지는 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)는 복수의 트랜지스터를 가지고, 본 발명의 일 형태의 반도체 장치인 트랜지스터를 적용할 수 있다.
또한 표시 장치(700)는 다양한 소자를 가질 수 있다. 상기 소자의 일례로서는, 예를 들어, 일렉트로루미네선스(EL) 소자(유기물 및 무기물을 포함하는 EL 소자, 유기 EL 소자, 무기 EL 소자, LED 등), 발광 트랜지스터 소자(전류에 따라 발광하는 트랜지스터), 전자 방출 소자, 액정 소자, 전자 잉크 소자, 전기 영동 소자, 일렉트로웨팅 소자, 플라스마 디스플레이 패널(PDP), MEMS(Micro Electro Mechanical Systems) 디스플레이(예를 들어, 그레이팅 라이트 밸브(GLV), 디지털 마이크로 미러 디바이스(DMD), 디지털 마이크로 셔터(DMS) 소자, IMOD(Interferometric modulation) 소자 등), 압전 세라믹 디스플레이 등을 들 수 있다.
또한 EL 소자를 사용한 표시 장치의 일례로서는 EL 디스플레이 등이 있다. 전자 방출 소자를 사용한 표시 장치의 일례로서는, 필드 이미션 디스플레이(FED) 또는 SED방식 평면형 디스플레이(SED: Surface-conduction Electron-emitter Display) 등이 있다. 액정 소자를 사용한 표시 장치의 일례로서는 액정 디스플레이(투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이, 투사형 액정 디스플레이) 등이 있다. 전자 잉크 소자 또는 전기 영동 소자를 사용한 표시 장치의 일례로서는 전자 종이 등이 있다. 또한, 반투과형 액정 디스플레이나 반사형 액정 디스플레이를 실현하는 경우에는, 화소 전극의 일부 또는 전체가 반사 전극으로서의 기능을 가지도록 하면 좋다. 예를 들어, 화소 전극의 일부 또는 전부가, 알루미늄, 은, 등을 가지도록 하면 좋다. 또한 이 경우, 반사 전극 아래에 SRAM 등의 기억 회로를 제공할 수도 있다. 이로써, 소비전력을 더 저감할 수 있다.
또한 표시 장치(700)에서의 표시 방식은 프로그레시브 방식이나 인터레이스 방식 등을 사용할 수 있다. 또한, 컬러 표시할 때에, 화소에서 제어되는 색 요소로서는 RGB(R는 적색, G는 녹색, B는 청색을 나타냄)의 3색에 한정되지 않는다. 예를 들어, R의 화소와, G의 화소와, B의 화소와, W(백색)의 화소의 4 화소로 구성되어도 좋다. 또는, 펜타일 배열과 같이, RGB 중 2색분으로 하나의 색 요소를 구성하고, 색 요소에 따라, 상이한 2색을 선택하여 구성하여도 좋다. 또는, RGB에 황색, 시안, 마젠타 등을 1색 이상 추가하여도 좋다. 또한, 색 요소의 도트마다 그 표시 영역의 크기가 상이하여도 좋다. 다만, 개시되는 발명은 컬러 표시의 표시 장치에 한정되지 않고, 흑백 표시의 표시 장치에 적용할 수도 있다.
또한 백라이트 또는 프런트 라이트(유기 EL 소자, 무기 EL 소자, LED, 형광등 등)에 백색 발광(W)을 사용하여 표시 장치를 컬러 표시시키기 위하여 착색층(컬러 필터라고도 함)을 사용하여도 좋다. 착색층은 예를 들어, 적색(R), 녹색(G), 청색(B), 황색(Y) 등을 적절히 조합하여 사용할 수 있다. 착색층을 사용함으로써, 착색층을 사용하지 않는 경우에 비하여 색 재현성을 높일 수 있다. 이때, 착색층을 가지는 영역과 착색층을 가지지 않는 영역을 배치함으로써, 착색층을 가지지 않는 영역에서의 백색광을 직접 표시에 이용하여도 좋다. 일부에 착색층을 가지지 않는 영역을 배치함으로써, 밝은 표시를 행할 때에, 착색층으로 인한 휘도의 저하를 적게 할 수 있어, 소비전력을 20% 내지 30% 정도 저감할 수 있는 경우가 있다. 다만, 유기 EL 소자나 무기 EL 소자 등의 자발광 소자를 사용하여 풀 컬러 표시를 하는 경우, R, G, B, Y, W을 각각의 발광색을 가지는 소자로부터 발광시켜도 좋다. 자발광 소자를 사용함으로써, 착색층을 사용한 경우보다 소비전력을 더 저감할 수 있는 경우가 있다.
또한, 컬러화 방식으로서는, 상술한 백색 발광으로부터의 발광의 일부를 컬러 필터를 통과시킴으로써 적색, 녹색, 청색으로 변환하는 방식(컬러 필터 방식) 외에, 적색, 녹색, 청색의 발광을 각각 사용하는 방식(3색 방식), 또는 청색 발광으로부터의 발광의 일부를 적색이나 녹색으로 변환하는 방식(색 변환 방식, 퀀텀닷(quantum dot) 방식)을 적용하여도 좋다.
도 12의 (B)에 도시된 표시 장치(700A)는 대형의 화면을 가지는 전자 기기에 바람직하게 사용할 수 있는 표시 장치이다. 예를 들어 텔레비전 장치, 모니터 장치, 디지털 사이니지 등에 적합하게 사용할 수 있다.
표시 장치(700A)는 복수의 소스 드라이버 IC(721)와, 한 쌍의 게이트 드라이버 회로(722)를 가진다.
복수의 소스 드라이버 IC(721)는 각각 FPC(723)에 장착된다. 또한, 복수의 FPC(723)는 한쪽 단자가 기판(701)에, 다른 쪽 단자가 인쇄 기판(724)에 각각 접속된다. FPC(723)를 접음으로써, 인쇄 기판(724)을 화소부(702)의 이면에 배치하여 전기 기기에 실장할 수 있어 전자 기기의 크기 축소를 도모할 수 있다.
한편, 게이트 드라이버 회로(722)는 기판(701) 위에 형성된다. 이에 의하여, 슬림 베젤의 전자 기기를 실현할 수 있다.
이러한 구성으로 함으로써, 대형이며 고해상도의 표시 장치를 실현할 수 있다. 예를 들어 화면 크기가 대각선 30인치 이상, 40인치 이상, 50인치 이상, 또는 60인치 이상인 표시 장치에 적용할 수 있다. 또한 해상도가 풀 하이비전, 4K2K, 또는 8K4K 등 매우 고해상도의 표시 장치를 실현할 수 있다.
<단면 구성예>
이하에서는, 표시 소자로서 액정 소자 및 EL 소자를 사용하는 구성에 대하여 도 13 내지 도 15를 사용하여 설명한다. 또한, 도 13 및 도 14는 도 12의 (A)에 도시된 일점쇄선 Q-R에서의 단면도이며 표시 소자로서 액정 소자를 사용한 구성이다. 또한, 도 15는 도 12의 (A)에 도시된 일점쇄선 Q-R에 대응하는 단면도이며 표시 소자로서 EL 소자를 사용한 구성이다.
우선 도 13 내지 도 15에 도시된 공통 부분에 대하여 먼저 설명한 다음, 상이한 부분에 대하여 이하에서 설명한다.
[표시 장치의 공통 부분에 관한 설명]
도 13 내지 도 15에 도시된 표시 장치(700)는 리드 배선부(711)와, 화소부(702)와, 소스 드라이버 회로부(704)와, FPC 단자부(708)를 가진다. 또한, 리드 배선부(711)는 신호선(710), 또는 신호선(710a)을 가진다. 또한, 화소부(702)는 트랜지스터(750) 및 용량 소자(790)를 가진다. 또한, 소스 드라이버 회로부(704)는 트랜지스터(752)를 가진다.
트랜지스터(750) 및 트랜지스터(752)에는 실시형태 1에서 예시한 트랜지스터를 적용할 수 있다.
본 실시형태에서 사용하는 트랜지스터는 고순도화되고, 산소 결손의 형성이 억제된 산화물 반도체막을 가진다. 상기 트랜지스터는 오프 전류를 낮게 할 수 있다. 따라서, 화상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고, 전원 온 상태에서는 기록 간격도 길게 설정할 수 있다. 따라서 리프레시 동작의 빈도를 적게 할 수 있기 때문에, 소비전력을 억제하는 효과를 나타낸다.
또한, 본 실시형태에서 사용되는 트랜지스터는, 비교적 높은 전계 효과 이동도를 얻을 수 있기 때문에, 고속 구동이 가능하다. 예를 들어 이러한 고속 구동이 가능한 트랜지스터를 표시 장치에 사용함으로써, 화소부의 스위칭 트랜지스터와 구동 회로부에 사용하는 드라이버 트랜지스터를 동일 기판 위에 형성할 수 있다. 즉, 별도 구동 회로로서, 실리콘 웨이퍼 등에 의하여 형성된 반도체 장치를 사용할 필요가 없기 때문에, 반도체 장치의 부품 점수를 삭감할 수 있다. 또한, 화소부에서도, 고속 구동이 가능한 트랜지스터를 사용함으로써, 고화질의 화상을 제공할 수 있다.
용량 소자(790)는 트랜지스터(750)가 가지는 제 1 게이트 전극으로서 기능하는 도전막과 동일한 도전막을 가공하는 공정을 거쳐 형성되는 하부 전극과, 트랜지스터(750)가 가지는 소스 전극 또는 드레인 전극으로서 기능하는 반도체층(108)이 절연층(116)에 접하고 열처리를 거쳐 형성되는 상부 전극을 가진다. 또한 하부 전극과 상부 전극 사이에는 트랜지스터(750)가 가지는 제 1 게이트 절연막으로서 기능하는 절연막과 동일한 절연막을 형성하는 공정을 거쳐 형성되는 절연막, 및 트랜지스터(750) 위의 보호 절연막으로서 기능하는 절연막과 동일한 절연막을 형성하는 공정을 거쳐 형성되는 절연막이 제공된다. 즉, 용량 소자(790)는 한 쌍의 전극 사이에 유전체막으로서 기능하는 절연막이 협지된 적층형의 구조이다.
또한 도 13 내지 도 15에서, 트랜지스터(750), 트랜지스터(752), 및 용량 소자(790) 위에 평탄화 절연막(770)이 제공된다.
또한 도 13 내지 도 15에는 화소부(702)가 가지는 트랜지스터(750)와, 소스 드라이버 회로부(704)가 가지는 트랜지스터(752)에 같은 구조의 트랜지스터를 사용하는 구성에 대하여 예시하였지만 이에 한정되지 않는다. 예를 들어, 화소부(702)와 소스 드라이버 회로부(704)에는 상이한 트랜지스터를 사용하여도 좋다. 구체적으로는, 화소부(702)에 톱 게이트형 트랜지스터를 사용하고 소스 드라이버 회로부(704)에 보텀 게이트형 트랜지스터를 사용하는 구성, 또는 화소부(702)에 보텀 게이트형 트랜지스터를 사용하고, 소스 드라이버 회로부(704)에 톱 게이트형 트랜지스터를 사용하는 구성 등을 들 수 있다. 또한 상기 소스 드라이버 회로부(704)를 게이트 드라이버 회로부로 바꿔 읽어도 좋다.
또한 신호선(710)은 트랜지스터(750), 트랜지스터(752)의 소스 전극 및 드레인 전극으로서 기능하는 도전막과 같은 공정을 거쳐 형성된다. 또한 신호선(710a)은 트랜지스터(750), 트랜지스터(752)의 게이트 전극으로서 기능하는 도전막과 같은 공정을 거쳐 형성된다. 신호선(710)으로서, 예를 들어, 구리 원소를 포함하는 재료를 사용한 경우, 배선 저항에 기인한 신호 지연 등이 적고, 대화면으로 표시할 수 있다.
또한, FPC 단자부(708)는 접속 전극(760), 이방성 도전막(780), 및 FPC(716)를 가진다. 또한, 접속 전극(760)은 트랜지스터(750), 트랜지스터(752)의 소스 전극 및 드레인 전극으로서 기능하는 도전막과 같은 공정을 거쳐 형성된다. 또한, 접속 전극(760)은 이방성 도전막(780)을 통하여, FPC(716)가 가지는 단자와 전기적으로 접속된다.
또한, 제 1 기판(701) 및 제 2 기판(705)으로서는, 예를 들어 유리 기판을 사용할 수 있다. 또한, 제 1 기판(701) 및 제 2 기판(705)으로서 가요성을 가지는 기판을 사용하여도 좋다. 상기 가요성을 가지는 기판으로서는, 예를 들어 플라스틱 기판 등을 들 수 있다.
또한, 제 1 기판(701)과 제 2 기판(705) 사이에는, 구조체(778)가 제공된다. 구조체(778)는 주(柱)상의 스페이서이며, 제 1 기판(701)과 제 2 기판(705) 사이의 거리(셀 갭)를 제어하기 위하여 제공된다. 또한 구조체(778)로서 구(球)상의 스페이서를 사용하여도 좋다.
또한, 제 2 기판(705) 측에는 블랙 매트릭스로서 기능하는 차광막(738)과, 컬러 필터로서 기능하는 착색막(736)과, 차광막(738) 및 착색막(736)과 접하는 절연막(734)이 제공된다.
[액정 소자를 사용하는 표시 장치의 구성예]
도 13에 도시된 표시 장치(700)는 액정 소자(775)를 가진다. 액정 소자(775)는 도전막(772), 도전막(774), 및 액정층(776)을 가진다. 도전막(774)은 제 2 기판(705) 측에 제공되고 대향 전극으로서의 기능을 가진다. 도 13에 도시된 표시 장치(700)는 도전막(772)과 도전막(774)에 인가되는 전압에 따라, 액정층(776)의 배향 상태가 바뀜으로써 광의 투과, 비투과가 제어되어 화상을 표시할 수 있다.
또한, 도전막(772)은 트랜지스터(750)가 가지는 소스 전극 또는 드레인 전극으로서 기능하는 도전막과 전기적으로 접속된다. 도전막(772)은 평탄화 절연막(770) 위에 형성되고, 화소 전극, 즉 표시 소자의 한쪽 전극으로서 기능한다.
도전막(772)으로서는, 가시광에 대하여 투광성이 있는 도전막, 또는 가시광에 대하여 반사성이 있는 도전막을 사용할 수 있다. 가시광에 대하여 투광성이 있는 도전막으로서는, 예를 들어 인듐(In), 아연(Zn), 주석(Sn) 중에서 선택된 1종류를 포함한 재료를 사용하면 좋다. 가시광에 대하여 반사성이 있는 도전막으로서는, 예를 들어 알루미늄 또는 은을 포함한 재료를 사용하는 것이 좋다.
도전막(772)에 가시광에 대하여 반사성이 있는 도전막을 사용하는 경우, 표시 장치(700)는 반사형 액정 표시 장치가 된다. 또한 도전막(772)에 가시광에 대하여 투광성이 있는 도전막을 사용하는 경우, 표시 장치(700)는 투과형 액정 표시 장치가 된다. 반사형 액정 표시 장치의 경우, 시인 측에 편광판을 제공한다. 한편, 투과형 액정 표시 장치의 경우, 액정 소자가 개재된 한 쌍의 편광판을 제공한다.
또한, 도전막(772) 위의 구성을 바꿈으로써, 액정 소자의 구동 방식을 바꿀 수 있다. 이 경우의 일례를 도 14에 도시하였다. 또한 도 14에 도시된 표시 장치(700)는, 액정 소자의 구동 방식으로서 횡전계 방식(예를 들어, FFS 모드)을 사용하는 구성의 일례이다. 도 14에 도시된 구성의 경우, 도전막(772) 위에 절연막(773)이 제공되고, 절연막(773) 위에 도전막(774)이 제공된다. 이 경우, 도전막(774)은 공통 전극(커먼 전극이라고도 함)으로서의 기능을 가지고, 절연막(773)을 개재하여 도전막(772)과 도전막(774) 사이에 생기는 전계에 의하여 액정층(776)의 배향 상태를 억제할 수 있다.
또한, 도 13 및 도 14에 도시하지 않았지만, 도전막(772) 및 도전막(774) 중 어느 한쪽 또는 양쪽에, 액정층(776)과 접하는 측에 각각 배향막을 제공하는 구성으로 하여도 좋다. 또한, 도 13 및 도 14에서 도시하지 않았지만, 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등을 적절히 제공하여도 좋다. 예를 들어, 편광 기판 및 위상차 기판에 의한 원 편광을 사용하여도 좋다. 또한, 광원으로서 백라이트, 사이드 라이트 등을 사용하여도 좋다.
표시 소자로서 액정 소자를 사용하는 경우, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 고분자 네트워크형 액정, 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 이들 액정 재료는 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 나타낸다.
또한, 횡전계 방식을 채용하는 경우, 배향막을 사용하지 않는 블루상을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상 중 하나이고, 콜레스테릭 액정을 승온시키면서 콜레스테릭상이 등방상으로 전이(轉移)하기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서밖에 발현하지 않기 때문에, 온도 범위를 개선하기 위하여 수 중량% 이상의 키랄제를 혼합시킨 액정 조성물을 액정층에 사용한다. 블루상을 나타내는 액정 및 키랄제를 포함하는 액정 조성물은 응답 속도가 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요하다. 또한 배향막을 제공하지 않아도 되므로 러빙 처리도 불필요하기 때문에, 러빙 처리에 의하여 발생되는 정전 파괴를 방지할 수 있어, 제작 공정 중의 액정 표시 장치의 불량이나 파손을 경감할 수 있다. 또한, 블루상을 나타내는 액정 재료는 시야각 의존성이 작다.
또한 표시 소자로서 액정 소자를 사용하는 경우, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, ECB(Electrically Controlled Birefringence) 모드, 게스트 호스트 모드 등을 사용할 수 있다.
또한 노멀리 블랙형 액정 표시 장치, 예를 들어 수직 배향(VA) 모드를 채용한 투과형 액정 표시 장치로 하여도 좋다. 수직 배향 모드로서는 몇 가지를 들 수 있지만, 예를 들어, MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV 모드 등을 사용할 수 있다.
[발광 소자를 사용하는 표시 장치]
도 15에 도시된 표시 장치(700)는 발광 소자(782)를 가진다. 발광 소자(782)는 도전막(772), EL층(786), 및 도전막(788)을 가진다. 도 15에 도시된 표시 장치(700)는, 화소마다 제공되는 발광 소자(782)가 가지는 EL층(786)이 발광함으로써 화상을 표시할 수 있다. 또한, EL층(786)은 유기 화합물 또는 퀀텀닷 등의 무기 화합물을 가진다.
유기 화합물에 사용할 수 있는 재료로서는, 형광성 재료 또는 인광성 재료 등을 들 수 있다. 또한, 퀀텀닷에 사용할 수 있는 재료로서는 콜로이드상 퀀텀닷 재료, 합금형 퀀텀닷 재료, 코어 셸형 퀀텀닷 재료, 코어형 퀀텀닷 재료 등을 들 수 있다. 또한, 12족과 16족, 13족과 15족, 또는 14족과 16족의 원소 그룹을 포함하는 재료를 사용하여도 좋다. 또는, 카드뮴(Cd), 셀레늄(Se), 아연(Zn), 황(S), 인(P), 인듐(In), 텔루륨(Te), 납(Pb), 갈륨(Ga), 비소(As), 알루미늄(Al) 등의 원소를 가지는 퀀텀닷 재료를 사용하여도 좋다.
도 15에 도시된 표시 장치(700)에는 평탄화 절연막(770) 및 도전막(772) 위에 절연막(730)이 제공된다. 절연막(730)은 도전막(772)의 일부를 덮는다. 또한, 발광 소자(782)는 톱 이미션 구조이다. 따라서, 도전막(788)은 투광성을 가지며, EL층(786)이 발하는 광을 투과시킨다. 또한 본 실시형태에서는 톱 이미션 구조에 대하여 예시하지만, 이에 한정되지 않는다. 예를 들어, 도전막(772) 측으로 광을 사출하는 보텀 이미션 구조나, 도전막(772) 및 도전막(788)의 양쪽으로 광을 사출하는 듀얼 이미션 구조에도 적용할 수 있다.
또한, 발광 소자(782)와 중첩되는 위치에 착색막(736)이 제공되고, 절연막(730)과 중첩되는 위치, 리드 배선부(711), 및 소스 드라이버 회로부(704)에 차광막(738)이 제공된다. 또한, 착색막(736) 및 차광막(738)은 절연막(734)으로 덮여 있다. 또한, 발광 소자(782)와 절연막(734) 사이는 밀봉막(732)으로 충전되어 있다. 또한, 도 15에 도시된 표시 장치(700)에서는 착색막(736)을 제공하는 구성에 대하여 예시하였지만, 이에 한정되지 않는다. 예를 들어, EL층(786)을 화소마다 섬 형상으로 형성하는, 즉 개별 도포에 의하여 형성하는 경우에는 착색막(736)을 제공하지 않는 구성으로 하여도 좋다.
[표시 장치에 입출력 장치를 제공하는 구성예]
또한, 도 13 내지 도 15에 도시된 표시 장치(700)에 입출력 장치를 제공하여도 좋다. 상기 입출력 장치로서는 예를 들어 터치 패널 등을 들 수 있다.
도 14에 도시된 표시 장치(700)에 터치 패널(791)을 제공하는 구성을 도 16에, 도 15에 도시된 표시 장치(700)에 터치 패널(791)을 제공하는 구성을 도 17에 각각 도시하였다.
도 16은 도 14에 도시된 표시 장치(700)에 터치 패널(791)을 제공한 구성의 단면도이고, 도 17은 도 15에 도시된 표시 장치(700)에 터치 패널(791)을 제공한 구성의 단면도이다.
우선, 도 16 및 도 17에 도시된 터치 패널(791)에 대하여 이하에서 설명한다.
도 16 및 도 17에 도시된 터치 패널(791)은 기판(705)과 착색막(736) 사이에 제공되는, 소위 인셀형 터치 패널이다. 터치 패널(791)은 차광막(738) 및 착색막(736)을 형성하기 전에, 기판(705) 측에 형성하면 좋다.
또한, 터치 패널(791)은 차광막(738)과, 절연막(792)과, 전극(793)과, 전극(794)과, 절연막(795)과, 전극(796)과, 절연막(797)을 가진다. 예를 들어 손가락이나 스타일러스 등의 피검지체가 접근함으로써 발생될 수 있는, 전극(793)과 전극(794) 사이의 용량 변화를 검지할 수 있다.
또한, 도 16 및 도 17에 도시된 트랜지스터(750) 상방에서는, 전극(793)과 전극(794)의 교차부를 명시하였다. 전극(796)은 절연막(795)에 제공된 개구를 통하여, 전극(794)을 사이에 둔 2개의 전극(793)과 전기적으로 접속된다. 또한, 도 16 및 도 17에서는, 전극(796)이 제공되는 영역을 화소부(702)에 제공하는 구성을 예시하였지만, 이에 한정되지 않고, 예를 들어, 소스 드라이버 회로부(704)에 형성하여도 좋다.
전극(793) 및 전극(794)은 차광막(738)과 중첩되는 영역에 제공된다. 또한, 도 16에 도시된 바와 같이, 전극(793)은 발광 소자(782)와 중첩되지 않도록 제공되는 것이 바람직하다. 또한, 도 17에 도시된 바와 같이, 전극(793)은 액정 소자(775)와 중첩되지 않도록 제공되는 것이 바람직하다. 바꿔 말하면, 전극(793)은 발광 소자(782) 및 액정 소자(775)와 중첩되는 영역에 개구를 가진다. 즉, 전극(793)은 메시 형상을 가진다. 이와 같은 구성으로 함으로써, 전극(793)은 발광 소자(782)가 사출하는 광을 차단하지 않는 구성으로 할 수 있다. 또는, 전극(793)은 액정 소자(775)를 투과하는 광을 차단하지 않는 구성으로 할 수 있다. 따라서, 터치 패널(791)을 배치하는 것으로 인한 휘도의 저하가 매우 적기 때문에, 시인성이 높고, 또한 소비전력이 저감된 표시 장치를 실현할 수 있다. 또한, 전극(794)도 같은 구성으로 하면 좋다.
또한, 전극(793) 및 전극(794)이 발광 소자(782)와 중첩되지 않기 때문에, 전극(793) 및 전극(794)에는 가시광의 투과율이 낮은 금속 재료를 사용할 수 있다. 또는, 전극(793) 및 전극(794)이 액정 소자(775)와 중첩되지 않기 때문에, 전극(793) 및 전극(794)에는 가시광의 투과율이 낮은 금속 재료를 사용할 수 있다.
그러므로, 가시광의 투과율이 높은 산화물 재료를 사용한 전극과 비교하여, 전극(793) 및 전극(794)의 저항을 낮출 수 있어, 터치 패널의 센서 감도를 향상시킬 수 있다.
예를 들어, 전극(793, 794, 796)에는 도전성 나노 와이어를 사용하여도 좋다. 상기 나노 와이어는 직경의 평균값이 1nm 이상 100nm 이하, 바람직하게는 5nm 이상 50nm 이하, 더 바람직하게는 5nm 이상 25nm 이하의 크기로 하면 좋다. 또한, 상기 나노 와이어로서는, Ag 나노 와이어, Cu 나노 와이어, 또는 Al 나노 와이어 등의 금속 나노 와이어, 또는 카본 나노 튜브 등을 사용하면 좋다. 예를 들어, 전극(793, 794, 796) 중 어느 하나 또는 모두에 Ag 나노 와이어를 사용하는 경우, 가시광에서의 광 투과율을 89% 이상, 시트 저항값을 40Ω/□ 이상 100Ω/□ 이하로 할 수 있다.
또한, 도 16 및 도 17에서는, 인셀형 터치 패널의 구성에 대하여 예시하였지만, 이에 한정되지 않는다. 예를 들어, 표시 장치(700) 위에 형성되는 소위 온셀형의 터치 패널이나, 표시 장치(700)에 접합시켜 사용되는 소위 아웃셀형 터치 패널로 하여도 좋다.
이와 같이, 본 발명의 일 형태의 표시 장치는 다양한 형태의 터치 패널과 조합하여 사용할 수 있다.
본 실시형태에서 예시한 구성예, 및 그들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예, 또는 도면 등과 적절히 조합하여 실시할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태의 반도체 장치를 가지는 표시 장치에 대하여 도 18을 참조하여 설명한다.
도 18의 (A)에 도시된 표시 장치는, 화소를 가지는 영역(이하, 화소부(502)라고 함)과, 화소부(502) 외측에 배치되며 화소를 구동하기 위한 회로를 가지는 회로부(이하, 구동 회로부(504)라고 함)와, 소자의 보호 기능을 가지는 회로(이하, 보호 회로(506)라고 함)와, 단자부(507)를 가진다. 또한, 보호 회로(506)를 제공하지 않는 구성으로 하여도 좋다.
구동 회로부(504)의 일부 또는 전체는 화소부(502)와 동일한 기판 위에 형성되는 것이 바람직하다. 이에 의하여, 부품 수나 단자 수를 저감시킬 수 있다. 구동 회로부(504)의 일부 또는 전체가, 화소부(502)와 동일한 기판 위에 형성되지 않는 경우에는, 구동 회로부(504)의 일부 또는 전체는 COG나 TAB(Tape Automated Bonding)에 의하여 실장할 수 있다.
화소부(502)는 X행(X는 2 이상의 자연수) Y열(Y는 2 이상의 자연수)로 배치된 복수의 표시 소자를 구동하기 위한 회로(이하, 화소 회로부(501)라고 함)를 가지고, 구동 회로부(504)는 화소를 선택하는 신호(주사 신호)를 출력하는 회로(이하, 게이트 드라이버(504a)라고 함), 화소의 표시 소자를 구동하기 위한 신호(데이터 신호)를 공급하기 위한 회로(이하, 소스 드라이버(504b)) 등의 구동 회로를 가진다.
게이트 드라이버(504a)는 시프트 레지스터 등을 가진다. 게이트 드라이버(504a)는 단자부(507)를 통하여 시프트 레지스터를 구동하기 위한 신호가 입력되고, 신호를 출력한다. 예를 들어, 게이트 드라이버(504a)는 스타트 펄스 신호, 클록 신호 등이 입력되고, 펄스 신호를 출력한다. 게이트 드라이버(504a)는, 주사 신호가 공급되는 배선(이하, 게이트선(GL_1 내지 GL_X)이라고 함)의 전위를 제어하는 기능을 가진다. 또한, 게이트 드라이버(504a)를 복수로 제공하고, 복수의 게이트 드라이버(504a)에 의하여 게이트선(GL_1 내지 GL_X)을 분할하여 제어하여도 좋다. 또는, 게이트 드라이버(504a)는 초기화 신호를 공급할 수 있는 기능을 가진다. 다만, 이에 한정되지 않고, 게이트 드라이버(504a)는 다른 신호를 공급할 수도 있다.
소스 드라이버(504b)는, 시프트 레지스터 등을 가진다. 소스 드라이버(504b)는 단자부(507)를 통하여 시프트 레지스터를 구동하기 위한 신호 외에, 데이터 신호의 바탕이 되는 신호(화상 신호)가 입력된다. 소스 드라이버(504b)는 화상 신호를 바탕으로 화소 회로(501)에 기록하는 데이터 신호를 생성하는 기능을 가진다. 또한, 소스 드라이버(504b)는 스타트 펄스, 클록 신호 등이 입력되어 얻어지는 펄스 신호에 따라 데이터 신호의 출력을 제어하는 기능을 가진다. 또한 소스 드라이버(504b)는 데이터 신호가 공급되는 배선(이하, 데이터선(DL_1 내지 DL_Y)이라고 함)의 전위를 제어하는 기능을 가진다. 또는, 소스 드라이버(504b)는 초기화 신호를 공급할 수 있는 기능을 가진다. 다만, 이에 한정되지 않고, 소스 드라이버(504b)는 다른 신호를 공급할 수도 있다.
소스 드라이버(504b)는 예를 들어 복수의 아날로그 스위치 등을 사용하여 구성된다. 소스 드라이버(504b)는 복수의 아날로그 스위치를 순차적으로 온 상태로 함으로써, 화상 신호를 시분할한 신호를 데이터 신호로서 출력할 수 있다. 또한, 시프트 레지스터 등을 사용하여 소스 드라이버(504b)를 구성하여도 좋다.
복수의 화소 회로(501) 각각에는, 주사 신호가 공급되는 복수의 주사선(GL) 중 하나를 통하여 펄스 신호가 입력되고, 데이터 신호가 공급되는 복수의 데이터선(DL) 중 하나를 통하여 데이터 신호가 입력된다. 또한, 복수의 화소 회로(501) 각각은, 게이트 드라이버(504a)에 의하여 데이터 신호의 데이터 기록 및 유지가 제어된다. 예를 들어 m행 n열 번째의 화소 회로(501)는 주사선(GL_m)(m은 X 이하의 자연수)을 통하여 게이트 드라이버(504a)로부터 펄스 신호가 입력되고, 주사선(GL_m)의 전위에 따라 데이터선(DL_n)(n은 Y 이하의 자연수)을 통하여 소스 드라이버(504b)로부터 데이터 신호가 입력된다.
도 18의 (A)에 도시된 보호 회로(506)는 예를 들어 게이트 드라이버(504a)와 화소 회로(501) 사이의 배선인 주사선(GL)에 접속된다. 또는 보호 회로(506)는 소스 드라이버(504b)와 화소 회로(501) 사이의 배선인 데이터선(DL)에 접속된다. 또는, 보호 회로(506)는 게이트 드라이버(504a)와 단자부(507) 사이의 배선에 접속할 수 있다. 또는, 보호 회로(506)는 소스 드라이버(504b)와 단자부(507) 사이의 배선에 접속할 수 있다. 또한 단자부(507)는 외부의 회로로부터 표시 장치에 전원 및 제어 신호, 및 화상 신호를 입력하기 위한 단자가 제공된 부분을 말한다.
보호 회로(506)는, 자체가 접속되는 배선에 일정한 범위 외의 전위가 공급되었을 때, 상기 배선과 다른 배선을 도통 상태로 하는 회로이다.
도 18의 (A)에 도시된 바와 같이, 화소부(502)와 구동 회로부(504)에 각각 보호 회로(506)를 제공함으로써, ESD(Electro Static Discharge: 정전기 방전) 등에 의하여 발생하는 과전류에 대한 표시 장치의 내성을 높일 수 있다. 다만, 보호 회로(506)의 구성은 이에 한정되지 않고, 예를 들어 게이트 드라이버(504a)에 보호 회로(506)를 접속한 구성, 또는 소스 드라이버(504b)에 보호 회로(506)를 접속한 구성으로 할 수도 있다. 또는, 단자부(507)에 보호 회로(506)를 접속한 구성으로 할 수도 있다.
또한, 도 18의 (A)에서는 구동 회로부(504)가 게이트 드라이버(504a)와 소스 드라이버(504b)에 의하여 형성되는 경우를 예시하였지만, 이 구성에 한정되지 않는다. 예를 들어, 게이트 드라이버(504a)만을 형성하고, 별도로 준비된 소스 드라이버 회로가 형성된 기판(예를 들어, 단결정 반도체막, 다결정 반도체막으로 형성된 구동 회로 기판)을 실장하는 구성으로 하여도 좋다.
여기서, 도 18의 (A)와 상이한 구성을 도 19에 도시하였다. 도 19에서는, 소스선 방향으로 배열하는 복수의 화소가 개재되도록, 한 쌍의 소스선(예를 들어 소스선(DLa1)과 소스선(DLb1))이 배치된다. 또한, 인접한 2개의 게이트선(예를 들어 게이트선(GL_1)과 게이트선(GL_2))이 전기적으로 접속된다.
또한, 게이트선(GL_1)에 접속되는 화소는, 한쪽의 소스선(소스선(DLa1), 소스선(DLa2) 등)에 접속되고, 게이트선(GL_2)에 접속되는 화소는 다른 쪽의 소스선(소스선(DLb1), 소스선(DLb2) 등)에 접속된다.
이와 같은 구성으로 함으로써, 2개의 게이트선을 동시에 선택할 수 있다. 이에 의하여, 하나의 수평 기간의 길이를, 도 18의 (A)에 도시된 구성과 비교하여 2배로 할 수 있다. 그러므로, 표시 장치의 고해상도화, 및 대화면화가 용이해진다.
또한, 도 18의 (A) 및 도 19에 도시된 복수의 화소 회로(501)는, 예를 들어 도 18의 (B)에 도시된 구성으로 할 수 있다.
도 18의 (B)에 도시된 화소 회로(501)는 액정 소자(570)와, 트랜지스터(550)와, 용량 소자(560)를 가진다. 트랜지스터(550)에 상술한 실시형태에 나타낸 트랜지스터를 적용할 수 있다.
액정 소자(570)의 한 쌍의 전극 중 한쪽의 전위는, 화소 회로(501)의 사양에 따라 적절히 설정된다. 액정 소자(570)는 기록되는 데이터에 따라 배향 상태가 설정된다. 또한, 복수의 화소 회로(501) 각각이 가지는 액정 소자(570)의 한 쌍의 전극 중 한쪽에 공통 전위(커먼 전위)를 공급하여도 좋다. 또한, 각 행의 화소 회로(501)의 액정 소자(570)의 한 쌍의 전극 중 한쪽에 상이한 전위를 공급하여도 좋다.
예를 들어 액정 소자(570)를 구비하는 표시 장치의 구동 방법으로서는, TN 모드, STN 모드, VA 모드, ASM(Axially Symmetric Aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, MVA 모드, PVA(Patterned Vertical Alignment) 모드, IPS 모드, FFS 모드, 또는 TBA(Transverse Bend Alignment) 모드 등을 사용하여도 좋다. 또한 표시 장치의 구동 방법으로서는, 상술한 구동 방법 외에 ECB(Electrically Controlled Birefringence) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드, PNLC(Polymer Network Liquid Crystal) 모드, 게스트 호스트 모드 등이 있다. 다만, 이에 한정되지 않고, 액정 소자 및 그 구동 방식으로서 다양한 것을 사용할 수 있다.
m행 n열째의 화소 회로(501)에서 트랜지스터(550)의 소스 전극 및 드레인 전극 중 한쪽은 데이터선(DL_n)에 전기적으로 접속되고, 다른 쪽은 액정 소자(570)의 한 쌍의 전극 중 다른 쪽에 전기적으로 접속된다. 또한 트랜지스터(550)의 게이트 전극은 주사선(GL_m)에 전기적으로 접속된다. 트랜지스터(550)는 데이터 신호의 데이터의 기록을 제어하는 기능을 가진다.
용량 소자(560)의 한 쌍의 전극 중 한쪽은 전위가 공급되는 배선(이하, 전위 공급선(VL))에 전기적으로 접속되고, 다른 쪽은 액정 소자(570)의 한 쌍의 전극 중 다른 쪽에 전기적으로 접속된다. 또한, 전위 공급선(VL)의 전위의 값은, 화소 회로(501)의 사양에 따라 적절히 설정된다. 용량 소자(560)는 기록된 데이터를 유지하는 유지 용량으로서의 기능을 가진다.
예를 들어, 도 18의 (B)의 화소 회로(501)를 가지는 표시 장치에서는, 예를 들어, 도 18의 (A)에 도시된 게이트 드라이버(504a)에 의하여 각 행의 화소 회로(501)를 순차적으로 선택하고, 트랜지스터(550)를 온 상태로 하여 데이터 신호의 데이터를 기록한다.
데이터가 기록된 화소 회로(501)는, 트랜지스터(550)가 오프 상태가 됨으로써 유지 상태가 된다. 이 동작을 행마다 순차적으로 수행함으로써 화상을 표시할 수 있다.
또한, 도 18의 (A)에 도시된 복수의 화소 회로(501)는, 예를 들어 도 18의 (C)에 도시된 구성으로 할 수 있다.
또한 도 18의 (C)에 도시된 화소 회로(501)는 트랜지스터(552, 554)와, 용량 소자(562)와, 발광 소자(572)를 가진다. 트랜지스터(552) 및 트랜지스터(554) 중 어느 한쪽 또는 양쪽에 상술한 실시형태에 나타낸 트랜지스터를 적용할 수 있다.
트랜지스터(552)의 소스 전극 및 드레인 전극의 한쪽은 데이터선(DL_n)에 전기적으로 접속되고, 게이트 전극은 주사선(GL_m)에 전기적으로 접속된다.
트랜지스터(552)는 데이터 신호의 데이터 기록을 제어하는 기능을 가진다.
용량 소자(562)의 한 쌍의 전극 중 한쪽은 전위 공급선(VL_a)에 전기적으로 접속되고, 다른 쪽은 트랜지스터(552)의 소스 전극 및 드레인 전극 중 다른 쪽에 전기적으로 접속된다.
용량 소자(562)는 기록된 데이터를 유지하는 유지 용량으로서의 기능을 가진다.
트랜지스터(554)의 소스 전극 및 드레인 전극 중 한쪽은, 전위 공급선(VL_a)에 전기적으로 접속된다. 또한, 트랜지스터(554)의 게이트 전극은 트랜지스터(552)의 소스 전극 및 드레인 전극 중 다른 쪽에 전기적으로 접속된다.
발광 소자(572)의 애노드 및 캐소드 중 한쪽은 전위 공급선(VL_b)에 전기적으로 접속되고, 다른 쪽은 트랜지스터(554)의 소스 전극 및 드레인 전극 중 다른 쪽에 전기적으로 접속된다.
발광 소자(572)로서는 예를 들어 유기 일렉트로루미네선스 소자(유기 EL 소자라고도 함) 등을 사용할 수 있다. 다만, 발광 소자(572)로서는 이에 한정되지 않고, 무기 재료를 포함하는 무기 EL 소자를 사용하여도 좋다.
또한, 전위 공급선(VL_a) 및 전위 공급선(VL_b) 중 한쪽에는 고전원 전위(VDD)가 공급되고, 다른 쪽에는 저전원 전위(VSS)가 공급된다.
도 18의 (C)의 화소 회로(501)를 가지는 표시 장치에서는, 예를 들어 도 18의 (A)에 도시된 게이트 드라이버(504a)에 의하여 각 행의 화소 회로(501)를 순차적으로 선택하고, 트랜지스터(552)를 온 상태로 하여 데이터 신호의 데이터를 기록한다.
데이터가 기록된 화소 회로(501)는 트랜지스터(552)가 오프 상태가 됨으로써 유지 상태가 된다. 또한, 기록된 데이터 신호의 전위에 따라 트랜지스터(554)의 소스 전극과 드레인 전극 사이에 흐르는 전류량이 제어되어, 발광 소자(572)는 흐르는 전류량에 따른 휘도로 발광한다. 이 동작을 행마다 순차적으로 수행함으로써 화상을 표시할 수 있다.
본 실시형태에서 예시한 구성예, 및 그들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예, 또는 도면 등과 적절히 조합하여 실시할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 4)
이하에서는, 본 실시형태에서는 본 발명의 일 형태의 표시 장치를 적용할 수 있는 전자 기기에 대하여 설명한다. 여기서는, 발전 장치 및 수전 장치를 구비하는 전자 기기를 예로 들어 설명한다.
전기 기기의 일례로서 휴대 정보 단말기의 예에 대하여, 도 20을 이용하여 설명한다.
도 20의 (A)는 휴대 정보 단말기(8040)의 정면 및 측면의 사시도이다. 휴대 정보 단말기(8040)는 일례로서, 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등의 다양한 애플리케이션의 실행이 가능하다. 휴대 정보 단말기(8040)는 하우징(8041)의 정면에 표시부(8042), 카메라(8045), 마이크로폰(8046), 스피커(8047)를 가지고, 하우징(8041)의 왼쪽 측면에는 조작용 버튼(8043), 저면에는 접속 단자(8048)를 가진다.
표시부(8042)에는, 본 발명의 일 형태의 표시 모듈 또는 표시 패널이 사용된다.
도 20의 (A)에 도시된 휴대 정보 단말기(8040)는 하우징(8041)에 표시부(8042)를 하나 제공한 예이지만 이에 한정되지 않고, 표시부(8042)를 휴대 정보 단말기(8040)의 배면에 제공하여도 좋고, 폴더형 휴대 정보 단말기로 하여 두 개 이상의 표시부를 제공하여도 좋다.
또한, 표시부(8042)에는, 손가락이나 스타일러스 등의 지시 수단에 의한 정보 입력이 가능한 터치 패널이 입력 수단으로서 제공된다. 이로써, 표시부(8042)에 표시된 아이콘(8044)을 지시 수단에 의하여 간단하게 조작할 수 있다. 또한, 터치 패널을 배치함으로써 휴대 정보 단말기(8040)에 키보드를 배치하는 영역이 불필요하게 되므로, 넓은 영역에 표시부를 배치할 수 있다. 또한, 손가락이나 스타일러스로 정보의 입력이 가능하게 되므로, 사용자 친화적(user-friendly)인 인터페이스를 실현할 수 있다. 터치 패널로서는 저항막 방식, 정전 용량 방식, 적외선 방식, 전자 유도 방식, 표면 탄성파 방식 등 각종 방식을 채용할 수 있지만, 표시부(8042)는 만곡되는 것이기 때문에 특히 저항막 방식이나 정전 용량 방식을 이용하는 것이 바람직하다. 또한, 이런 터치 패널은 상술한 표시 모듈 또는 표시 패널과 일체로 조합된, 소위 인셀 방식인 것이어도 좋다.
또한, 터치 패널은 이미지 센서로서 기능시킬 수 있는 것이어도 좋다. 이 경우, 예를 들어, 표시부(8042)를 손바닥이나 손가락으로 터치하여 장문(掌紋)이나 지문 등을 촬상함으로써 본인 인증을 수행할 수 있다. 또한, 근적외광을 발광하는 백라이트 또는 근적외광을 발광하는 센싱용 광원을 표시부(8042)에 사용하면, 손가락 정맥, 손바닥 정맥 등을 촬상할 수도 있다.
또한, 표시부(8042)에 터치 패널을 제공하지 않고 키보드를 제공하여도 좋고, 또한 터치 패널과 키보드 양쪽 모두를 제공하여도 좋다.
조작 버튼(8043)에는 용도에 따라 다양한 기능을 가지도록 할 수 있다. 예를 들어, 버튼(8043)을 홈 버튼으로 하고, 버튼(8043)을 누름으로써 표시부(8042)에 홈 화면을 표시하는 구성으로 하여도 좋다. 또한, 버튼(8043)을 정해진 시간 동안 계속 누르면 휴대 정보 단말기(8040)의 주전원이 오프가 되도록 하여도 좋다. 또한, 슬리프 모드 상태로 이행된 경우, 버튼(8043)을 누름으로써 슬리프 모드 상태로부터 복귀하도록 하여도 좋다. 그 외에, 누르는 기간이나, 다른 버튼과 동시에 누르는 것 등에 의하여 다양한 기능을 기동시키는 스위치로서 사용할 수 있다.
또한, 버튼(8043)을 음량 조정 버튼이나 음소거 버튼으로 하고 음성 출력을 위한 스피커(8047)의 음량의 조정 등을 수행하는 기능을 가지게 하여도 좋다. 스피커(8047)로부터는, OS(operating system)의 기동음 등 특정한 처리 시에 설정한 음성, 음악 재생 애플리케이션 소프트웨어로부터의 음악 등 각종 애플리케이션에서 실행되는 음성 파일에 의한 음성, 전자 메일의 착신음 등 다양한 음성을 출력한다. 또한, 도시하지 않았지만, 소리 출력을 스피커(8047)와 함께, 또는 스피커(8047) 대신 헤드폰, 이어폰, 헤드셋 등의 장치에 소리를 출력하기 위한 커넥터를 제공하여도 좋다.
상술한 바와 같이, 버튼(8043)에는 다양한 기능을 부여할 수 있다. 도 20의 (A)는 왼쪽 측면에 버튼(8043)을 2개 제공한 휴대 정보 단말기(8040)를 도시한 것이지만, 물론 버튼(8043)의 개수나 배치 위치 등은 이에 한정되지 않고 적절히 설계할 수 있다.
마이크로폰(8046)은 음성 입력이나 녹음에 사용할 수 있다. 또한 카메라(8045)에 의하여 취득한 화상을 표시부(8042)에 표시시킬 수 있다.
휴대 정보 단말기(8040)의 조작에는, 상술한 표시부(8042)에 제공된 터치 패널이나 버튼(8043) 외에, 카메라(8045)나 휴대 정보 단말기(8040)에 내장된 센서 등을 사용하여 사용자의 동작(gesture)을 인식시켜 조작을 수행할 수도 있다(제스처 입력이라고 함). 또는, 마이크로폰(8046)을 사용하여 사용자의 음성을 인식시켜 조작을 수행할 수도 있다(음성 입력이라고 함). 이와 같이, 인간의 자연스러운 행동에 의하여 전기 기기에 입력하는 NUI(Natural User Interface) 기술을 실장함으로써 휴대 정보 단말기(8040)의 조작성을 더 향상시킬 수 있다.
접속 단자(8048)는 외부 기기와의 통신이나 전력 공급을 위한 신호 또는 전력의 입력 단자이다. 예를 들어, 휴대 정보 단말기(8040)에 외부 메모리 드라이브를 하기 위하여, 접속 단자(8048)를 사용할 수 있다. 외부 메모리 드라이브로서, 예를 들어 외장형 HDD(하드 디스크 드라이브)나 플래시 메모리 드라이브, DVD(Digital Versatile Disk)나 DVD-R(DVD-Recordable), DVD-RW(DVD-ReWritable), CD(Compact Disc), CD-R(Compact Disc Recordable), CD-RW(Compact Disc ReWritable), MO(Magneto Optical Disc), FDD(Floppy Disk Drive), 또는 다른 불휘발성의 솔리드 스테이트 드라이브(Solid State Drive: SSD) 디바이스 등의 기록 미디어 드라이브를 들 수 있다. 또한, 휴대 정보 단말기(8040)는 표시부(8042) 위에 터치 패널을 가지지만 이를 대신하여 하우징(8041) 위에 키보드를 제공하여도 좋고 또한 외부에 키보드를 장착하여도 좋다.
도 20의 (A)는 저면에 접속 단자(8048)를 하나 제공한 휴대 정보 단말기(8040)를 도시한 것이지만, 접속 단자(8048)의 개수나 배치 위치 등은 이에 한정되지 않고 적절히 설계할 수 있다.
도 20의 (B)는 휴대 정보 단말기(8040)의 배면 및 측면의 사시도를 도시한 것이다. 휴대 정보 단말기(8040)는, 하우징(8041)의 표면에 태양 전지(8049)와 카메라(8050)를 가지고, 또한, 충방전 제어 회로(8051), 배터리(8052), DCDC 컨버터(8053) 등을 가진다. 또한, 도 20의 (B)는 충방전 제어 회로(8051)의 일례로서 배터리(8052), DCDC 컨버터(8053)를 가지는 구성에 대하여 도시한 것이고, 배터리(8052)에는 상기 실시형태에서 설명한 본 발명의 일 형태에 따른 배터리의 회복 방법을 사용한다.
휴대 정보 단말기(8040)의 배면에 장착된 태양 전지(8049)에 의하여 전력을 표시부, 터치 패널, 또는 영상 신호 처리부 등에 공급할 수 있다. 또한, 태양 전지(8049)는 하우징(8041)의 한쪽 면 또는 양쪽 면에 제공할 수 있다. 휴대 정보 단말기(8040)에 태양 전지(8049)를 탑재함으로써 옥외 등의 전력의 공급 수단이 없는 장소에서도 휴대 정보 단말기(8040)의 배터리(8052)를 충전할 수 있다.
또한, 태양 전지(8049)로서는, 단결정 실리콘, 다결정 실리콘, 미결정 실리콘, 비정질 실리콘 또는 이들 적층으로 이루어진 실리콘계 태양 전지나, InGaAs계, GaAs계, CIS계, Cu2ZnSnS4계, CdTe-CdS계의 태양 전지, 유기 염료(organic dye)를 사용한 염료 감응 태양 전지, 도전성 폴리머나 풀러렌 등을 사용한 유기 박막 태양 전지, pin 구조에서의 i층 내에 실리콘 등에 의한 퀀텀닷 구조를 형성한 퀀텀닷형 태양 전지 등을 사용할 수 있다.
여기서, 도 20의 (B)에 도시된 충방전 제어 회로(8051)의 구성, 및 동작에 대한 일례를, 도 20의 (C)에 도시된 블록도를 이용하여 설명한다.
도 20의 (C)에서는 태양 전지(8049), 배터리(8052), DCDC 컨버터(8053), 컨버터(8057), 스위치(8054), 스위치(8055), 스위치(8056), 표시부(8042)에 대하여 도시하였고, 배터리(8052), DCDC 컨버터(8053), 컨버터(8057), 스위치(8054), 스위치(8055), 스위치(8056)가 도 20의 (B)에 도시된 충방전 제어 회로(8051)에 대응하는 부분이다.
외광에 의하여 태양 전지(8049)에서 발전한 전력은 배터리(8052)를 충전하는 데 필요한 전압이 되도록 DCDC 컨버터(8053)에서 승압 또는 강압된다. 그리고, 표시부(8042)의 동작에 태양 전지(8049)로부터의 전력이 사용될 때는 스위치(8054)를 온으로 하여 컨버터(8057)에서 표시부(8042)에 필요한 전압으로 승압 또는 강압한다. 또한, 표시부(8042)에서 표시를 수행하지 않을 때는 스위치(8054)를 오프로 하고 스위치(8055)를 온 상태로 하여 배터리(8052)를 충전한다.
또한, 발전 수단의 일례로서 태양 전지(8049)를 제시하였지만, 이에 한정되지 않고 압전 소자(피에조 소자)나 열전 변환 소자(펠티에 소자) 등 다른 발전 수단을 사용하여 배터리(8052)의 충전을 수행하여도 좋다. 또한, 휴대 정보 단말기(8040)의 배터리(8052)로의 충전 방법은 이에 한정되지 않고, 예를 들어 상술한 접속 단자(8048)와 전원을 접속시켜 충전하여도 좋다. 또한, 무선으로 전력을 송수신하여 충전하는 비접촉 전력 전송 모듈을 사용하여도 좋고, 상술한 충전 방법을 조합하여도 좋다.
여기서 배터리(8052)의 충전 상태(SOC, State Of Charge의 약칭)가 표시부(8042) 왼쪽 윗부분(파선의 테두리 내)에 표시된다. 이에 의하여, 사용자는 배터리(8052)의 충전 상태를 파악할 수 있고, 이에 따라 휴대 정보 단말기(8040)를 전력 절약 모드로 선택할 수도 있다. 사용자가 전력 절약 모드를 선택하는 경우에는, 예를 들어 상술한 버튼(8043)이나 아이콘(8044)을 조작하여 휴대 정보 단말기(8040)에 탑재된 표시 모듈 또는 표시 패널이나, CPU 등의 연산 장치, 메모리 등의 구성 부품을 전력 절약 모드로 전환할 수 있다. 구체적으로는, 이러한 구성 부품의 각각에서, 임의의 기능의 사용 빈도를 저감하여, 정지시킨다. 또한, 전력 절약 모드에서는 충전 상태에 따라서, 설정에 따라 자동적으로 전력 절약 모드로 전환화는 구성으로 할 수도 있다. 또한, 휴대 정보 단말기(8040)에 광 센서 등의 검출 수단을 제공하고 휴대 정보 단말기(8040) 사용 시에서의 외광의 광량을 검출하여 표시 휘도를 최적화함으로써 배터리(8052)의 전력 소비를 억제할 수 있다.
또한, 태양 전지(8049) 등에 의한 충전시에는, 도 20의 (A)에 도시된 바와 같이, 표시부(8042)의 왼쪽 위(파선의 테두리 내)에 그것을 나타내는 화상 등의 표시를 수행하여도 좋다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태를 사용하여 제작할 수 있는 표시 모듈에 대하여 설명한다.
도 21의 (A)에 도시된 표시 모듈(6000)은 상부 커버(6001)와 하부 커버(6002) 사이에 FPC(6005)가 접속된 표시 장치(6006), 프레임(6009), 인쇄 기판(6010), 및 배터리(6011)를 가진다.
예를 들어, 본 발명의 일 형태를 사용하여 제작된 표시 장치를 표시 장치(6006)에 사용할 수 있다. 표시 장치(6006)에 의하여 소비전력이 매우 낮은 표시 모듈을 실현할 수 있다.
상부 커버(6001) 및 하부 커버(6002)는 표시 장치(6006)의 크기에 맞추어 형상이나 치수를 적절히 변경할 수 있다.
또한, 표시 장치(6006)와 중첩하여 터치 패널을 제공하여도 좋다. 터치 패널로서는 저항막 방식 또는 정전 용량 방식의 터치 패널을 표시 장치(6006)에 중첩시켜 사용할 수 있다. 또한, 터치 패널을 제공하지 않고, 표시 장치(6006)에 터치 패널 기능을 가지게 하는 것도 가능하다.
프레임(6009)은 표시 장치(6006)의 보호 기능 이외에, 인쇄 기판(6010)의 동작에 의하여 발생하는 전자기파를 차단하기 위한 전자기 실드로서의 기능을 가진다. 또한 프레임(6009)은 방열판으로서의 기능을 가져도 좋다.
인쇄 기판(6010)은 전원 회로, 비디오 신호 및 클럭 신호를 출력하기 위한 신호 처리 회로를 가진다. 전원 회로에 전력을 공급하는 전원은 외부의 상용 전원이어도 좋고, 별도로 제공된 배터리(6011)에 의한 전원이어도 좋다. 상용 전원을 사용하는 경우에는 배터리(6011)를 생략할 수 있다.
도 21의 (B)는 광학식 터치 센서를 가지는 표시 모듈(6000)의 단면 개략도이다.
표시 모듈(6000)은 인쇄 기판(6010)에 제공된 발광부(6015) 및 수광부(受光部)(6016)를 가진다. 또한 상부 커버(6001)와 하부 커버(6002)에 의하여 둘러싸인 영역에 한 쌍의 도광부(導光部)(도광부(6017a), 도광부(6017b))를 가진다.
상부 커버(6001)와 하부 커버(6002)에는 예를 들어 플라스틱 등을 사용할 수 있다. 또한 상부 커버(6001)와 하부 커버(6002)는 각각 얇게(예를 들어 0.5mm 이상 5mm 이하) 할 수 있다. 그러므로 표시 모듈(6000)을 매우 경량으로 할 수 있다. 또한 적은 재료로 상부 커버(6001)와 하부 커버(6002)를 제작할 수 있어 제작 비용을 저감할 수 있다.
표시 장치(6006)는 프레임(6009)을 개재하여 인쇄 기판(6010)이나 배터리(6011)와 중첩시켜 제공된다. 표시 장치(6006)와 프레임(6009)은 도광부(6017a) 및 도광부(6017b)에 고정된다.
발광부(6015)로부터 방출된 광(6018)은 도광부(6017a)에 의하여 표시 장치(6006) 상부를 경유하고 도광부(6017b)를 통하여 수광부(6016)에 도달한다. 예를 들어 손가락이나 스타일러스 등의 피검지체에 의하여 광(6018)이 차광됨으로써 터치 조작을 검출할 수 있다.
발광부(6015)는 예를 들어 표시 장치(6006)의 인접한 2변을 따라 복수로 제공된다. 수광부(6016)는 발광부(6015)와 대향되는 위치에 복수로 제공된다. 이에 의하여 터치 조작이 수행된 위치의 정보를 취득할 수 있다.
발광부(6015)는 예를 들어 LED 소자 등의 광원을 사용할 수 있다. 특히 발광부(6015)로서, 사용자에게 시인되지 않고, 또한 사용자에게 해를 끼치지 않는 적외선을 발하는 광원을 사용하는 것이 바람직하다.
수광부(6016)에는 발광부(6015)가 발하는 광을 수광하고 전기 신호로 변환하는 광전 소자를 사용할 수 있다. 바람직하게는 적외선을 수광 가능한 포토다이오드를 사용할 수 있다.
도광부(6017a), 도광부(6017b)로서는 적어도 광(6018)을 투과시키는 부재를 사용할 수 있다. 도광부(6017a) 및 도광부(6017b)를 사용함으로써 발광부(6015)와 수광부(6016)를 표시 장치(6006)의 아래 측에 배치할 수 있어, 외광이 수광부(6016)에 도달함으로써 터치 센서가 오동작하는 것을 억제할 수 있다. 특히 가시광을 흡수하고 적외선을 투과시키는 수지를 사용하는 것이 바람직하다. 이에 의하여 터치 센서의 오동작을 더 효과적으로 억제할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는 본 발명의 일 형태를 사용하여 제작된 표시 장치를 구비하는 전기 기기에 대하여 설명한다.
도 22의 (A)는 파인더(8100)를 장착한 상태의 카메라(8000)의 외관을 도시한 도면이다.
카메라(8000)는 하우징(8001), 표시부(8002), 조작 버튼(8003), 셔터 버튼(8004) 등을 가진다. 또한 카메라(8000)에는 탈착 가능한 렌즈(8006)가 장착된다.
여기서는, 카메라(8000)로서, 렌즈(8006)를 하우징(8001)으로부터 떼내어 교환할 수 있는 구성으로 하였지만, 렌즈(8006)와 하우징(8001)이 일체가 되어도 좋다.
카메라(8000)는 셔터 버튼(8004)을 누름으로써 촬상할 수 있다. 또한, 표시부(8002)는 터치 패널로서의 기능을 가지며, 표시부(8002)를 터치함으로써 촬상할 수도 있다.
카메라(8000)의 하우징(8001)은 전극을 가지는 마운트를 가지고, 파인더(8100) 외에, 스트로보 장치 등을 접속할 수 있다.
파인더(8100)는 하우징(8101), 표시부(8102), 버튼(8103) 등을 가진다.
하우징(8101)은 카메라(8000)의 마운트와 결합하는 마운트를 가지고, 파인더(8100)를 카메라(8000)에 장착할 수 있다. 또한 상기 마운트는 전극을 가지고, 상기 전극을 통하여 카메라(8000)로부터 수신한 영상 등을 표시부(8102)에 표시시킬 수 있다.
버튼(8103)은, 전원 버튼으로서의 기능을 가진다. 버튼(8103)에 의하여 표시부(8102)의 표시의 온/오프를 전환할 수 있다.
카메라(8000)의 표시부(8002), 및 파인더(8100)의 표시부(8102)에 본 발명의 일 형태에 따른 표시 장치를 적용할 수 있다.
또한, 도 22의 (A)에서는 카메라(8000)와 파인더(8100)를 다른 전자 기기로 하고, 이들을 탈착할 수 있는 구성으로 하였지만, 카메라(8000)의 하우징(8001)에 표시 장치를 구비하는 파인더가 내장되어도 좋다.
도 22의 (B)는 헤드 마운트 디스플레이(8200)의 외관을 도시한 도면이다.
헤드마운트 디스플레이(8200)는, 장착부(8201), 렌즈(8202), 본체(8203), 표시부(8204), 및 케이블(8205) 등을 가진다. 또한, 장착부(8201)에는 배터리(8206)가 내장되어 있다.
케이블(8205)은 배터리(8206)로부터 본체(8203)에 전력을 공급한다. 본체(8203)는 무선 수신기 등을 구비하고, 수신한 화상 데이터 등의 영상 정보를 표시부(8204)에 표시시킬 수 있다. 또한, 본체(8203)에 제공된 카메라로 사용자의 안구나 눈꺼풀의 움직임을 파악하고, 그 정보를 바탕으로 사용자의 시선의 좌표를 산출함으로써, 사용자의 시선을 입력 수단으로서 사용할 수 있다.
또한 장착부(8201)에는 사용자에게 접하는 위치에 복수의 전극이 제공되어도 좋다. 본체(8203)는 사용자의 안구의 움직임에 따라 전극에 흐르는 전류를 검지함으로써, 사용자의 시선을 인식하는 기능을 가져도 좋다. 또한, 상기 전극에 흐르는 전류를 검지함으로써, 사용자의 맥박을 모니터링하는 기능을 가져도 좋다. 또한, 장착부(8201)는 온도 센서, 압력 센서, 가속도 센서 등 각종 센서를 가져도 좋고, 사용자의 생체 정보를 표시부(8204)에 표시하는 기능을 가져도 좋다. 또한, 사용자의 머리의 움직임 등을 검출하여, 표시부(8204)에 표시하는 영상을 그 움직임에 맞춰서 변화시켜도 좋다.
표시부(8204)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 22의 (C), (D), (E)는 헤드 마운트 디스플레이(8300)의 외관을 도시한 도면이다. 헤드마운트 디스플레이(8300)는 하우징(8301), 표시부(8302), 밴드상의 고정구(8304), 한 쌍의 렌즈(8305)를 가진다.
사용자는 렌즈(8305)를 통하여 표시부(8302)의 표시를 시인할 수 있다. 또한, 표시부(8302)를 만곡시켜 배치하는 것이 바람직하다. 표시부(8302)를 만곡시켜 배치함으로써, 사용자가 높은 임장감을 느낄 수 있다. 또한 본 실시형태에서는, 표시부(8302)를 하나 제공하는 구성에 대하여 예시하였지만, 이에 한정되지 않고, 예를 들어 표시부(8302)를 2개 제공하는 구성으로 하여도 좋다. 이 경우 사용자의 한쪽 눈에 하나의 표시부가 배치되는 구성으로 하면, 시차를 사용한 3차원 표시 등을 수행하는 것도 가능해진다.
또한 표시부(8302)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 본 발명의 일 형태의 반도체 장치를 가지는 표시 장치는, 정세(精細)도가 매우 높기 때문에, 도 22의 (E)와 같이, 렌즈(8305)를 사용하여 확대하더라도 사용자에게 화소가 시인되지 않고, 현실감이 더 높은 영상을 표시할 수 있다.
다음으로, 도 22의 (A) 내지 (E)에 도시된 전자 기기와 상이한 전자 기기의 일례를 도 23의 (A) 내지 (G)에 도시하였다.
도 23의 (A) 내지 (G)에 도시된 전자 기기는, 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전 수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것), 마이크로폰(9008) 등을 가진다.
도 23의 (A) 내지 (G)에 나타낸 전자 기기는 다양한 기능을 가진다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능을 사용하여 다양한 컴퓨터 네트워크에 접속하는 기능, 무선 통신 기능을 사용하여 다양한 데이터의 송신 또는 수신을 수행하는 기능, 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능 등을 가질 수 있다. 도 23의 (A) 내지 (G)에 도시된 전자 기기가 가질 수 있는 기능은 이들에 한정되지 않고 다양한 기능을 가질 수 있다. 또한, 도 23의 (A) 내지 (G)에는 도시되지 않았지만, 전자 기기는 복수의 표시부를 가지는 구성으로 하여도 좋다. 또한, 이 전자 기기에 카메라 등을 제공하여 정지 화상을 촬영하는 기능, 동영상을 촬영하는 기능, 촬영한 화상을 기록 매체(외부 또는 카메라에 내장)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
도 23의 (A) 내지 (G)에 도시된 전자 기기의 상세한 사항에 대하여 이하에서 설명한다.
도 23의 (A)는 텔레비전 장치(9100)를 도시한 사시도이다. 텔레비전 장치(9100)는 대화면, 예를 들어, 50인치 이상 또는 100인치 이상의 표시부(9001)를 제공할 수 있다.
도 23의 (B)는 휴대 정보 단말기(9101)를 도시한 사시도이다. 휴대 정보 단말기(9101)는 예를 들어 전화기, 수첩, 또는 정보 열람 장치 등 중에서 선택된 하나 또는 복수의 기능을 가진다. 구체적으로는 스마트폰으로서 사용할 수 있다. 또한, 휴대 정보 단말기(9101)에는 스피커(9003), 접속 단자(9006), 센서(9007) 등을 제공하여도 좋다. 또한, 휴대 정보 단말기(9101)는 문자나 화상 정보를 그 복수의 면에 표시할 수 있다. 예를 들어 3개의 조작 버튼(9050)(조작 아이콘 또는 단순히 아이콘이라고도 함)을 표시부(9001) 중 한 면에 표시할 수 있다. 또한, 파선의 직사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수 있다. 또한, 정보(9051)의 일례로서는, 전자 메일이나 SNS(social networking service)나 전화 등의 착신을 알리는 표시, 전자 메일이나 SNS 등의 제목, 전자 메일이나 SNS 등의 송신자명, 일시, 시각, 배터리의 잔량, 안테나의 수신 강도 등이 있다. 또는 정보(9051)가 표시되는 위치에, 정보(9051) 대신에 조작 버튼(9050) 등을 표시하여도 좋다.
도 23의 (C)는 휴대 정보 단말기(9102)를 도시한 사시도이다. 휴대 정보 단말기(9102)는 표시부(9001)의 3면 이상에 정보를 표시하는 기능을 가진다. 여기서는 정보(9052), 정보(9053), 정보(9054)가 각각 다른 면에 표시되어 있는 예를 나타내었다. 예를 들어, 휴대 정보 단말기(9102)의 사용자는 옷의 가슴 포켓에 휴대 정보 단말기(9102)를 수납한 상태로, 그 표시(여기서는 정보(9053))를 확인할 수 있다. 구체적으로는, 착신한 전화의 발신자의 전화번호 또는 이름 등을 휴대 정보 단말기(9102)의 위쪽으로부터 관찰할 수 있는 위치에 표시한다. 사용자는 휴대 정보 단말기(9102)를 포켓으로부터 꺼내지 않고, 표시를 확인하여, 전화를 받을지 여부를 판단할 수 있다.
도 23의 (D)는 손목시계형의 휴대 정보 단말기(9200)를 도시한 사시도이다. 휴대 정보 단말기(9200)는 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등 다양한 애플리케이션을 실행할 수 있다. 또한 표시부(9001)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 수행할 수 있다. 또한 휴대 정보 단말기(9200)는 통신 규격된 근거리 무선 통신을 실행할 수 있다. 예를 들어 무선 통신 가능한 헤드세트와 상호 통신함으로써 핸즈프리 통화를 할 수 있다. 또한 휴대 정보 단말기(9200)는 접속 단자(9006)를 가지고, 커넥터를 통하여 다른 정보 단말기와 직접 데이터를 주고받을 수 있다. 또한 접속 단자(9006)를 통하여 충전을 수행할 수도 있다. 또한 충전 동작은 접속 단자(9006)를 통하지 않고, 무선 급전에 의하여 수행하여도 좋다.
도 23의 (E), (F), (G)는, 접을 수 있는 휴대 정보 단말기(9201)를 도시한 사시도이다. 또한, 도 23의 (E)는 휴대 정보 단말기(9201)를 펼친 상태의 사시도이고, 도 23의 (F)는 휴대 정보 단말기(9201)가 펼친 상태 및 접힌 상태 중 한쪽으로부터 다른 쪽으로 변화해가는 중간 상태의 사시도이고, 도 23의 (G)는 휴대 정보 단말기(9201)의 접힌 상태의 사시도이다. 휴대 정보 단말기(9201)는 접은 상태에서는 휴대성이 우수하고, 펼친 상태에서는 이음매가 없는 넓은 표시 영역으로 표시의 일람성이 우수하다. 휴대 정보 단말기(9201)가 가지는 표시부(9001)는 힌지(9055)에 의하여 연결된 3개의 하우징(9000)으로 지지된다. 힌지(9055)를 통하여 2개의 하우징(9000) 사이를 굴곡시킴으로써, 휴대 정보 단말기(9201)를 펼친 상태로부터 접은 상태로 가역적으로 변형시킬 수 있다. 예를 들어, 휴대 정보 단말기(9201)는 곡률 반경 1mm 이상 150mm 이하로 구부릴 수 있다.
본 실시형태에서 설명된 전자 기기는, 어떠한 정보를 표시하기 위한 표시부를 가지는 것을 특징으로 한다. 다만, 본 발명의 일 형태에 따른 반도체 장치는 표시부를 가지지 않는 전자 기기에도 적용할 수 있다.
본 실시형태에서 예시한 구성예, 및 그들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예, 또는 도면 등과 적절히 조합하여 실시할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 실시형태에서는 본 발명의 일 형태의 전자 기기에 대하여, 도면을 참조하여 설명한다.
이하에서 예시하는 전자 기기는 표시부에 본 발명의 일 형태의 표시 장치를 구비하는 것이다. 따라서, 높은 해상도가 실현된 전자 기기이다. 또한 높은 해상도와 큰 화면이 양립된 전자 기기로 할 수 있다.
본 발명의 일 형태의 전자 기기의 표시부에는, 예를 들어 풀 하이비전, 4K2K, 8K4K, 16K8K, 또는 그 이상의 해상도를 가지는 영상을 표시시킬 수 있다. 또한, 표시부의 화면 크기로서는, 대각선 20인치 이상, 또는 대각선 30인치 이상, 또는 대각선 50인치 이상, 대각선 60인치 이상, 또는 대각선 70인치 이상으로 할 수도 있다.
전자 기기로서는 예를 들어, 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지(Digital Signage: 전자 간판), 파칭코기 등의 대형 게임기 등 비교적 큰 화면을 구비하는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등을 들 수 있다.
본 발명의 일 형태의 전자 기기 또는 조명 장치는, 가옥 또는 빌딩의 내벽 또는 외벽, 또는 자동차의 내장 또는 외장의 곡면을 따라 제공할 수 있다.
본 발명의 일 형태의 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써 표시부에서 영상이나 정보 등을 표시할 수 있다. 또한 전자 기기가 안테나 및 이차 전지를 가지는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태의 전자 기기 또는 조명 장치는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것)를 가져도 좋다.
본 발명의 일 형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록된 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
도 24의 (A)에 텔레비전 장치의 일례를 도시하였다. 텔레비전 장치(7100)는 하우징(7101)에 표시부(7500)가 제공된다. 여기서는 스탠드(7103)에 의하여 하우징(7101)을 지탱한 구성을 도시하였다.
표시부(7500)에, 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 24의 (A)에 도시된 텔레비전 장치(7100)의 조작은 하우징(7101)이 구비하는 조작 스위치나, 별체의 리모트 컨트롤러(7111)에 의하여 수행할 수 있다. 또는, 표시부(7500)에 터치 센서를 구비하여도 좋고, 손가락 등으로 표시부(7500)를 터치함으로써 조작하여도 좋다. 리모트 컨트롤러(7111)는 상기 리모트 컨트롤러(7111)로부터 출력되는 정보를 표시하는 표시부를 가져도 좋다. 리모트 컨트롤러(7111)가 구비하는 조작 키 또는 터치 패널에 의하여 채널 및 음량의 조절을 할 수 있어 표시부(7500)에 표시되는 영상을 조작할 수 있다.
또한, 텔레비전 장치(7100)는 수신기 및 모뎀 등을 구비한 구성으로 한다. 수신기에 의하여 일반적인 텔레비전 방송의 수신을 수행할 수 있다. 또한, 모뎀을 통하여 유선 또는 무선으로 통신 네트워크에 접속함으로써 한 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이, 또는 수신자들 사이 등)의 정보 통신을 행할 수도 있다.
도 24의 (B)에, 노트북형 퍼스널 컴퓨터(7200)를 도시하였다. 노트북형 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 외부 접속 포트(7214) 등을 가진다. 하우징(7211)에 표시부(7500)가 제공된다.
표시부(7500)에, 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 24의 (C), (D)에 디지털 사이니지(Digital Signage: 전자 간판)의 일례를 도시하였다.
도 24의 (C)에 도시된 디지털 사이니지(7300)는 하우징(7301), 표시부(7500), 및 스피커(7303) 등을 가진다. 또한, LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 가질 수 있다.
또한, 도 24의 (D)는 원주상 기둥(7401)에 장착된 디지털 사이니지(7400)이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7500)를 가진다.
도 24의 (C), (D)에 있어서 표시부(7500)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
표시부(7500)가 넓을수록 한번에 제공할 수 있는 정보량을 증가시킬 수 있다. 또한, 표시부(7500)가 넓을수록 사람의 눈에 띄기 쉽고, 예를 들어, 광고의 선전(宣傳) 효과를 높일 수 있다.
표시부(7500)에 터치 패널을 적용함으로써, 표시부(7500)에 화상 또는 동영상을 표시할 뿐만 아니라, 사용자가 직관적으로 조작할 수 있어 바람직하다. 또한 노선 정보 또는 교통 정보 등의 정보를 제공하기 위한 용도로 사용하는 경우에는, 직관적인 조작에 의하여 사용성을 높일 수 있다.
또한, 도 24의 (C), (D)에 도시된 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는 사용자가 가지는 스마트폰 등의 정보 단말기(7311) 또는 정보 단말기(7411)와 무선 통신에 의하여 연계 가능한 것이 바람직하다. 예를 들어, 표시부(7500)에 표시되는 광고의 정보를, 정보 단말기(7311) 또는 정보 단말기(7411)의 화면에 표시시킬 수 있다. 또한 정보 단말기(7311) 또는 정보 단말기(7411)를 조작함으로써 표시부(7500)의 표시를 전환할 수 있다.
또한 디지털 사이니지(7300) 또는 디지털 사이니지(7400)에 정보 단말기(7311) 또는 정보 단말기(7411)의 화면을 조작 수단(컨트롤러)으로 한 게임을 실행시킬 수도 있다. 이에 의하여, 불특정 다수의 사용자가 동시에 게임에 참여하여, 즐길 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 8)
본 실시형태에서는 본 발명의 일 형태의 반도체 장치를 가지는 표시 장치를 적용할 수 있는 텔레비전 장치의 예에 대하여, 도면을 참조하여 설명한다.
도 25의 (A)에 텔레비전 장치(600)의 블록도를 도시하였다.
또한, 본 명세서에 첨부된 도면에서는 구성 요소를 기능마다 분류하여 서로 독립된 블록으로서 블록도를 도시하였지만, 실제의 구성 요소를 기능마다 완전히 나누기는 어려우며 하나의 구성 요소가 복수의 기능에 관련될 수도 있다.
텔레비전 장치(600)는 제어부(601), 기억부(602), 통신 제어부(603), 화상 처리 회로(604), 디코더 회로(605), 영상 신호 수신부(606), 타이밍 컨트롤러(607), 소스 드라이버(608), 게이트 드라이버(609), 표시 패널(620) 등을 가진다.
상기 실시형태에서 예시한 표시 장치는 도 25의 (A)에서의 표시 패널(620)에 적용할 수 있다. 이에 의하여, 대형이고, 고해상도이며, 시인성이 우수한 텔레비전 장치(600)를 실현할 수 있다.
제어부(601)는 예를 들어 중앙 연산 장치(CPU: Central Processing Unit)로서 기능할 수 있다. 예를 들어 제어부(601)는 시스템 버스(630)를 통하여 기억부(602), 통신 제어부(603), 화상 처리 회로(604), 디코더 회로(605), 및 영상 신호 수신부(606) 등의 컴포넌트를 제어하는 기능을 가진다.
제어부(601)와 각 컴포넌트는, 시스템 버스(630)를 통하여 신호의 전달이 수행된다. 또한, 제어부(601)는 시스템 버스(630)를 통하여 접속된 각 컴포넌트로부터 입력되는 신호를 처리하는 기능, 각 컴포넌트에 출력하는 신호를 생성하는 기능 등을 가지고, 이에 의하여 시스템 버스(630)에 접속된 각 컴포넌트를 통괄적으로 제어할 수 있다.
기억부(602)는 제어부(601) 및 화상 처리 회로(604)가 액세스 가능한 레지스터, 캐시 메모리, 메인 메모리, 이차 메모리 등으로서 기능한다.
이차 메모리로서 사용할 수 있는 기억 장치로서는, 예를 들어 재기록 가능한 불휘발성 기억 소자가 적용된 기억 장치를 사용할 수 있다. 예를 들어, 플래시 메모리, MRAM(Magnetoresistive Random Access Memory), PRAM(Phase change RAM), ReRAM(Resistive RAM), FeRAM(Ferroelectric RAM) 등을 사용할 수 있다.
또한, 레지스터, 캐시 메모리, 메인 메모리 등의 일시적 메모리로서 사용할 수 있는 기억 장치로서는, DRAM(Dynamic RAM)이나, SRAM(Static Random Access Memory) 등의 휘발성 기억 소자를 사용하여도 좋다.
예를 들어, 메인 메모리에 제공되는 RAM으로서는 예를 들어 DRAM이 사용되고, 제어부(601)의 작업 공간으로서 가상적으로 메모리 공간이 할당되어 이용된다. 기억부(602)에 저장된 운영 체계, 애플리케이션 프로그램, 프로그램 모듈, 프로그램 데이터 등은 실행을 위하여 RAM에 로드된다. RAM에 로드된 이들 데이터나 프로그램, 프로그램 모듈은 제어부(601)에 직접 액세스되어 조작된다.
한편, ROM에는 재기록할 필요가 없는 BIOS(Basic Input/Output System)나 펌웨어(firmware) 등을 저장할 수 있다. ROM으로서는 마스크 ROM이나 OTPROM(One Time Programmable Read Only Memory), EPROM(Erasable Programmable Read Only Memory) 등을 사용할 수 있다. EPROM으로서는 자외선을 조사함으로써 기억 데이터의 소거가 가능한 UV-EPROM(Ultra-Violet Erasable Programmable Read Only Memory), EEPROM(Electrically Erasable Programmable Read Only Memory), 플래시 메모리 등을 들 수 있다.
또한, 기억부(602) 외에, 탈착 가능한 기억 장치를 접속 가능한 구성으로 하여도 좋다. 예를 들어 저장 디바이스로서 기능하는 하드 디스크 드라이브(Hard Disk Drive: HDD)나 솔리드 스테이트 드라이브(Solid State Drive: SSD) 등의 기억 미디어 드라이브, 플래시 메모리, 블루레이 디스크, DVD 등의 기록 매체에 접속되는 단자를 가지는 것이 바람직하다. 이에 의하여, 영상을 기록할 수 있다.
통신 제어부(603)는 컴퓨터 네트워크를 통하여 수행되는 통신을 제어하는 기능을 가진다. 예를 들어, 제어부(601)로부터의 명령에 따라 컴퓨터 네트워크에 접속되기 위한 제어 신호를 제어하고, 상기 신호를 컴퓨터 네트워크에 발신한다. 이로써 World Wide Web(WWW)의 기반인 인터넷, 인트라넷(intranet), 엑스트라넷(extranet), PAN(Personal Area Network), LAN(Local Area Network), CAN(Campus Area Network), MAN(Metropolitan Area Network), WAN(Wide Area Network), GAN(Global Area Network) 등의 컴퓨터 네트워크와 접속되어 통신할 수 있다.
또한, 통신 제어부(603)는 Wi-Fi(등록 상표), Bluetooth(등록 상표), ZigBee(등록 상표) 등의 통신 규격을 사용하여 컴퓨터 네트워크 또는 다른 전자 기기와 통신하는 기능을 가져도 좋다.
통신 제어부(603)는 무선에 의하여 통신하는 기능을 가져도 좋다. 예를 들어 안테나와 고주파 회로(RF 회로)를 제공하고, RF 신호의 송수신을 수행하면 좋다. 고주파 회로는 각국 법제로 설정된 주파수 대역의 전자 신호와 전기 신호를 상호 변환하고 상기 전자 신호를 사용하여 무선에 의하여 다른 통신 기기와의 사이에서 통신을 하기 위한 회로이다. 실용적인 주파수 대역으로서 수십kHz 내지 수십GHz가 일반적으로 사용된다. 안테나와 접속되는 고주파 회로에는 복수의 주파수 대역에 대응한 고주파 회로부를 가지고, 고주파 회로부는 증폭기(앰프), 믹서, 필터, DSP, RF 트랜스시버 등을 가지는 구성으로 할 수 있다.
영상 신호 수신부(606)는 예를 들어 안테나, 복조 회로, 및 A-D 변환 회로(아날로그-디지털 변환 회로) 등을 가진다. 복조 회로는 안테나로부터 입력한 신호를 복조하는 기능을 가진다. 또한, A-D 변환 회로는 복조된 아날로그 신호를 디지털 신호로 변환하는 기능을 가진다. 영상 신호 수신부(606)에서 처리된 신호는 디코더 회로(605)로 송신된다.
디코더 회로(605)는 영상 신호 수신부(606)로부터 입력되는 디지털 신호에 포함되는 영상 데이터를, 송신되는 방송 규격의 사양에 따라서 디코드하고, 화상 처리 회로로 송신하는 신호를 생성하는 기능을 가진다. 예를 들어 8K 방송에서의 방송 규격으로서는, H.265|MPEG-H High Efficiency Video Coding(약칭: HEVC) 등이 있다.
영상 신호 수신부(606)가 가지는 안테나에 의하여 수신할 수 있는 방송 전파로서는, 지상파, 또는 위성으로부터 송신되는 전파 등을 들 수 있다. 또한, 안테나에 의하여 수신할 수 있는 방송 전파로서, 아날로그 방송, 디지털 방송 등이 있고, 또한, 영상 및 음성, 또는 음성만의 방송 등이 있다. 예를 들어 UHF대(약 300MHz 내지 3GHz) 또는 VHF대(30MHz 내지 300MHz) 중 특정 주파수 대역에서 송신되는 방송 전파를 수신할 수 있다. 또한, 예를 들어 복수의 주파수 대역에서 수신한 복수의 데이터를 사용함으로써, 전송 레이트를 높일 수 있어, 더 많은 정보를 얻을 수 있다. 이에 의하여 풀 하이비전을 넘는 해상도를 가지는 영상을 표시 패널(620)에 표시할 수 있다. 예를 들어, 4K2K, 8K4K, 16K8K, 또는 그 이상의 해상도를 가지는 영상을 표시할 수 있다.
또한, 영상 신호 수신부(606) 및 디코더 회로(605)는 컴퓨터 네트워크를 통한 데이터 전송 기술에 의하여 송신된 방송의 데이터를 사용하여 화상 처리 회로(604)로 송신하는 신호를 생성하는 구성으로 하여도 좋다. 이때, 수신하는 신호가 디지털 신호인 경우, 영상 신호 수신부(606)는 복조 회로 및 A-D 변환 회로 등을 가지지 않아도 된다.
화상 처리 회로(604)는 디코더 회로(605)로부터 입력되는 영상 신호에 기초하여, 타이밍 컨트롤러(607)에 출력하는 영상 신호를 생성하는 기능을 가진다.
또한, 타이밍 컨트롤러(607)는 화상 처리 회로(604)가 처리한 영상 신호 등에 포함되는 동기 신호에 기초하여, 게이트 드라이버(609) 및 소스 드라이버(608)에 출력하는 신호(클럭 신호 또는 스타트 펄스 신호 등의 신호)를 생성하는 기능을 가진다. 또한 타이밍 컨트롤러(607)는 상술한 신호에 더하여 소스 드라이버(608)에 출력되는 비디오 신호를 생성하는 기능을 가진다.
표시 패널(620)은 복수의 화소(621)를 가진다. 각 화소(621)는 게이트 드라이버(609) 및 소스 드라이버(608)로부터 공급되는 신호에 의하여 구동된다. 여기서는, 화소수가 7680×4320인, 8K4K 규격에 따른 해상도를 가지는 표시 패널의 예를 제시한다. 또한, 표시 패널(620)의 해상도는 이에 한정되지 않고, 풀 하이비전(화소수 1920×1080) 또는 4K2K(화소수 3840×2160) 등의 규격에 따른 해상도이어도 좋다.
도 25의 (A)에 도시된 제어부(601)나 화상 처리 회로(604)로서는, 예를 들어 프로세서를 가지는 구성으로 할 수 있다. 예를 들어, 제어부(601)는 중앙 연산 장치(CPU: Central Processing Unit)로서 기능하는 프로세서를 사용할 수 있다. 또한, 화상 처리 회로(604)로서, 예를 들어 DSP(Digital Signal Processor) 또는 GPU(Graphics Processing Unit) 등의 다른 프로세서를 사용할 수 있다. 또한 제어부(601)나 화상 처리 회로(604)에 상술한 프로세서를 FPGA(Field Programmable Gate Array)나 FPAA(Field Programmable Analog Array)와 같은 PLD(Programmable Logic Device)로 실현한 구성으로 하여도 좋다.
프로세서는 각종 프로그램으로부터의 명령을 해석하여 실행함으로써, 각종 데이터 처리나 프로그램 제어를 수행한다. 프로세서에 의하여 실행될 수 있는 프로그램은 프로세서가 가지는 메모리 영역에 저장되어도 좋고, 별도 제공되는 기억 장치에 저장되어도 좋다.
또한, 제어부(601), 기억부(602), 통신 제어부(603), 화상 처리 회로(604), 디코더 회로(605), 영상 신호 수신부(606), 및 타이밍 컨트롤러(607)의 각각이 가지는 기능 중 2개 이상의 기능을 하나의 IC 칩으로 집약시켜, 시스템 LSI를 구성하여도 좋다. 예를 들어, 프로세서 디코더 회로, 튜너 회로, A-D 변환 회로, DRAM, 및 SRAM 등을 가지는 시스템 LSI로 하여도 좋다.
또한, 제어부(601)나 다른 컴포넌트가 가지는 IC 등에, 채널 형성 영역에 산화물 반도체를 사용하여 매우 낮은 오프 전류가 실현된 트랜지스터를 사용할 수도 있다. 상기 트랜지스터는, 오프 전류가 극히 낮으므로, 상기 트랜지스터를 기억 소자로서 기능하는 용량 소자에 유입한 전하(데이터)를 유지하기 위한 스위치로서 사용함으로써, 데이터의 유지 기간을 장기간에 걸쳐 확보할 수 있다. 이 특성을 제어부(601) 등의 레지스터나 캐시 메모리에 사용함으로써, 필요할 때만 제어부(601)를 동작시키고, 그 외의 경우에는 직전의 처리의 정보를 상기 기억 소자에 저장함으로써, 노멀리 오프 컴퓨팅이 가능해진다. 이로써, 텔레비전 장치(600)의 저소비전력화를 도모할 수 있다.
또한, 도 25의 (A)에서 예시하는 텔레비전 장치(600)의 구성은 일례이며, 모든 구성 요소를 포함할 필요는 없다. 텔레비전 장치(600)는 도 25의 (A)에 도시된 구성 요소 중 필요한 구성 요소를 가지면 좋다. 또한, 텔레비전 장치(600)는 도 25의 (A)에 도시된 구성 요소 이외의 구성 요소를 가져도 좋다.
예를 들어, 텔레비전 장치(600)는 도 25의 (A)에 도시된 구성 외에, 외부 인터페이스, 음성 출력부, 터치 패널 유닛, 센서 유닛, 카메라 유닛 등을 가져도 좋다. 예를 들어 외부 인터페이스로서는, 예를 들어 USB(Universal Serial Bus) 단자, LAN(Local Area Network) 접속용 단자, 전원 수급용 단자, 음성 출력용 단자, 음성 입력용 단자, 영상 출력용 단자, 영상 입력용 단자 등의 외부 접속 단자, 적외선, 가시광, 자외선 등을 사용한 광 통신용 송수신기, 하우징에 제공된 물리 버튼 등이 있다. 또한, 예를 들어 음성 입출력부로서는, 사운드 컨트롤러, 마이크로폰, 스피커 등이 있다.
이하에서는, 화상 처리 회로(604)에 대하여 더 자세한 설명을 수행한다.
화상 처리 회로(604)는 디코더 회로(605)로부터 입력되는 영상 신호에 기초하여 화상 처리를 실행하는 기능을 가지는 것이 바람직하다.
화상 처리로서는, 예를 들어 노이즈 제거 처리, 계조 변환 처리, 색조 보정 처리, 휘도 보정 처리 등을 들 수 있다. 색조 보정 처리나 휘도 보정 처리로서는 예를 들어 감마 보정 등이 있다.
또한 화상 처리 회로(604)는 해상도의 업컨버트에 따른 화소간 보간 처리나, 프레임 주파수의 업컨버트에 따른 프레임간 보간 등의 처리 등의 처리를 실행하는 기능을 가지는 것이 바람직하다.
예를 들어, 노이즈 제거 처리는, 문자 등의 윤곽의 주변에서 발생되는 모스키토 노이즈, 고속의 동영상에서 발생되는 블록 노이즈, 플리커가 발생되는 랜덤 노이즈, 해상도의 업컨버트에 의하여 발생되는 Dot Noise 등 다양한 노이즈를 제거한다.
계조 변환 처리는 화상의 계조를 표시 패널(620)의 출력 특성에 대응한 계조로 변환하는 처리이다. 예를 들어 계조 수를 크게 하는 경우, 작은 계조 수로 입력된 화상에 대하여, 각 화소에 대응하는 계조값을 보간하여 할당함으로써, 히스토그램을 평활화하는 처리를 수행할 수 있다. 또한, 다이내믹 레인지를 넓히는 하이 다이내믹 레인지(HDR) 처리도 계조 변환 처리에 포함된다.
또한, 화소간 보간 처리는, 해상도를 업컨버트하였을 때, 원래 존재하지 않는 데이터를 보간한다. 예를 들어, 목적의 화소의 주위의 화소를 참조하고, 이들의 중간색을 표시하도록 데이터를 보간한다.
또한, 색조 보정 처리는, 화상의 색조를 보정하는 처리이다. 또한, 휘도 보정 처리는 화상의 밝기(휘도 콘트라스트)를 보정하는 처리이다. 예를 들어, 텔레비전 장치(600)가 제공되는 공간에 배치된 조명의 종류나 휘도, 또는 색 순도 등을 검지하고, 이에 따라 표시 패널(620)에 표시하는 화상의 휘도나 색조가 최적이 되도록 보정한다. 또는, 표시하는 화상과, 미리 저장해 둔 화상 리스트 내의 다양한 장면의 화상을 조합하고, 가장 가까운 장면의 화상에 적합한 휘도나 색조가 되도록, 표시하는 화상을 보정하는 기능을 가져도 좋다.
프레임간 보간은, 표시하는 영상의 프레임 주파수를 증대시키는 경우, 원래 존재하지 않는 프레임(보간 프레임)의 화상을 생성한다. 예를 들어, 어느 2장의 화상의 차분에서 2장의 화상 사이에 삽입하는 보간 프레임의 화상을 생성한다. 또는 2장의 화상 사이에 복수장의 보간 프레임의 화상을 생성할 수도 있다. 예를 들어 디코더 회로(605)로부터 입력되는 영상 신호의 프레임 주파수가 60Hz이었을 때, 복수 장의 보간 프레임을 생성함으로써, 타이밍 컨트롤러(607)에 출력하는 영상 신호의 프레임 주파수를 2배의 120Hz, 또는 4배의 240Hz, 또는 8배의 480Hz 등으로 증대시킬 수 있다.
또한, 화상 처리 회로(604)는 뉴럴 네트워크를 이용하여 화상 처리를 실행하는 기능을 가지는 것이 바람직하다. 도 25의 (A)에서는 화상 처리 회로(604)가 뉴럴 네트워크(610)를 가지는 예를 도시하였다.
예를 들어, 뉴럴 네트워크(610)에 의하여, 예를 들어 영상에 포함되는 화상 데이터로부터 특징 추출을 수행할 수 있다. 또한, 화상 처리 회로(604)는 추출된 특징에 따라 최적인 보정 방법을 선택하거나, 또는 보정에 사용하는 파라미터를 선택할 수 있다.
또는, 뉴럴 네트워크(610) 자체에 화상 처리를 수행하는 기능을 부여하여도 좋다. 즉, 화상 처리를 실시하기 전의 화상 데이터를 뉴럴 네트워크(610)에 입력함으로써, 화상 처리가 실시된 화상 데이터를 출력시키는 구성으로 하여도 좋다.
또한, 뉴럴 네트워크(610)에 사용하는 가중 계수의 데이터는 데이터 테이블로서 기억부(602)에 저장된다. 상기 가중 계수를 포함하는 데이터 테이블은 예를 들어 통신 제어부(603)에 의하여, 컴퓨터 네트워크를 통하여 최신의 것으로 갱신할 수 있다. 또는, 화상 처리 회로(604)가 학습 기능을 가지고, 가중 계수를 포함하는 데이터 테이블을 갱신 가능한 구성으로 하여도 좋다.
도 25의 (B)에 화상 처리 회로(604)가 가지는 뉴럴 네트워크(610)의 개략도를 도시하였다.
또한, 본 명세서 등에 있어서 뉴럴 네트워크란, 생물의 신경 회로망을 모방하고, 학습에 의하여 뉴런들의 결합 강도를 결정하고, 문제 해결 능력을 가지게 하는 모델 전반을 가리킨다. 뉴럴 네트워크는 입력층, 중간층(은닉층이라고도 함), 출력층을 가진다. 뉴럴 네트워크 중 2층 이상의 중간층을 가지는 것을 딥 뉴럴 네트워크(DNN)라고 한다. 딥 뉴럴 네트워크에 의한 학습을 "딥 러닝"이라고 한다.
또한, 본 명세서 등에 있어서, 뉴럴 네트워크에 대하여 말할 때, 이미 있는 정보로부터 뉴런과 뉴런의 결합 강도(가중 계수라고도 함)를 결정하는 것을 "학습"이라고 부르는 경우가 있다. 또한, 본 명세서 등에 있어서, 학습에 의하여 얻어진 결합 강도를 사용하여 뉴럴 네트워크를 구성하고 여기서 새로운 결론을 도출하는 것을 "추론"이라고 부르는 경우가 있다.
뉴럴 네트워크(610)는 입력층(611), 하나 이상의 중간층(612), 및 출력층(613)을 가진다. 입력층(611)에는 입력 데이터가 입력된다. 출력층(613)으로부터는 출력 데이터가 출력된다.
입력층(611), 중간층(612), 및 출력층(613) 각각은 뉴런(615)을 가진다. 여기서 뉴런(615)은 적화 연산을 실현할 수 있는 회로 소자(적화 연산 소자)를 가리킨다. 도 25에서는, 2개의 층이 가지는 2개의 뉴런(615) 사이에서의 데이터의 입출력 방향을 화살표로 나타내었다.
각 층에서의 연산 처리는 앞의 층이 가지는 뉴런(615)의 출력과 가중 계수의 적화 연산에 의하여 실행된다. 예를 들어, 입력층의 제 i 번째의 뉴런의 출력을 xi로 하고, 출력 xi와 다음의 중간층(612)의 제 j 번째의 뉴런의 결합 강도(가중 계수)를 wji로 하면, 상기 중간층의 제 j 번째의 뉴런의 출력 yj는 yj=f(Σwji·xi)이다. 또한, i, j는 1 이상의 정수(整數)로 한다. 여기서, f(x)는 활성화 함수이며, 시그모이드 함수, 문턱 함수 등을 사용할 수 있다. 이하 마찬가지로, 각 층의 뉴런(615)의 출력은 앞단의 층의 뉴런(615)의 출력과 가중 계수의 적화 연산 결과에 활성화 함수를 연산한 값이다. 또한, 층과 층의 결합은 모든 뉴런들이 결합하는 전(全)결합으로 하여도 좋고, 일부의 뉴런들이 결합하는 부분 결합으로 하여도 좋다. 도 25의 (B)는 전결합인 경우를 나타낸 것이다.
도 25의 (B)에서는 3개의 중간층(612)을 가지는 예를 도시하였다. 또한, 중간층(612)의 수는 이에 한정되지 않고, 하나 이상의 중간층을 가지면 좋다. 또한, 하나의 중간층(612)이 가지는 뉴런의 수도 사양에 따라 적절히 변경하면 좋다. 예를 들어 하나의 중간층(612)이 가지는 뉴런(615)의 수는 입력층(611) 또는 출력층(613)이 가지는 뉴런(615)의 수보다 많아도 좋고 적어도 좋다.
뉴런(615)들의 결합 강도의 지표가 되는 가중 계수는 학습에 의하여 결정된다. 학습은 텔레비전 장치(600)가 가지는 프로세서에 의하여 실행하여도 좋지만, 전용 서버나 클라우드 등 연산 처리 능력이 우수한 계산기로 실행하는 것이 바람직하다. 학습에 의하여 결정된 가중 계수는 상기 기억부(602)에 테이블로서 저장되고, 화상 처리 회로(604)에 의하여 판독됨으로써 사용된다. 또한, 상기 테이블은 필요에 따라 컴퓨터 네트워크를 통하여 갱신할 수 있다.
이상이 뉴럴 네트워크에 대한 설명이다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
DL_Y: 데이터선, DL_1: 데이터선, DLa1: 소스선, DLa2: 소스선, DLb1: 소스선, DLb2: 소스선, GL_X: 게이트선, GL_1: 게이트선, GL_2: 게이트선, 100: 트랜지스터, 100A: 트랜지스터, 100B: 트랜지스터, 100C: 트랜지스터, 100D: 트랜지스터, 102: 기판, 102a: 기판, 102b: 기판, 103: 절연층, 104: 절연층, 104a: 층, 104b: 층, 104c: 층, 105: 접착층, 106: 도전층, 108: 반도체층, 108A: 반도체막, 108a: 반도체층, 108B: 반도체막, 108b: 반도체층, 108c: 반도체층, 109: 절연층, 109f: 절연막, 110: 절연층, 111: 도전층, 111f: 도전막, 112: 개구, 113A: 절연막, 113a: 절연층, 113B: 절연막, 113b: 절연층, 116: 절연층, 118: 절연층, 118f: 절연막, 119: 절연층, 119f: 절연막, 120a: 도전층, 120b: 도전층, 141a: 개구, 141b: 개구, 142: 개구, 501: 화소 회로, 502: 화소부, 504: 구동 회로부, 504a: 게이트 드라이버, 504b: 소스 드라이버, 506: 보호 회로, 507: 단자부, 550: 트랜지스터, 552: 트랜지스터, 554: 트랜지스터, 560: 용량 소자, 562: 용량 소자, 570: 액정 소자, 572: 발광 소자, 600: 텔레비전 장치, 601: 제어부, 602: 기억부, 603: 통신 제어부, 604: 화상 처리 회로, 605: 디코더 회로, 606: 영상 신호 수신부, 607: 타이밍 컨트롤러, 608: 소스 드라이버, 609: 게이트 드라이버, 610: 뉴럴 네트워크, 611: 입력층, 612: 중간층, 613: 출력층, 615: 뉴런, 620: 표시 패널, 621: 화소, 630: 시스템 버스, 700: 표시 장치, 700A: 표시 장치, 701: 기판, 702: 화소부, 704: 소스 드라이버 회로부, 705: 기판, 706: 게이트 드라이버 회로부, 708: FPC 단자부, 710: 신호선, 710a: 신호선, 711: 배선부, 712: 밀봉재, 716: FPC, 721: 소스 드라이버 IC, 722: 게이트 드라이버 회로, 723: FPC, 724: 인쇄 기판, 730: 절연막, 732: 밀봉막, 734: 절연막, 736: 착색막, 738: 차광막, 750: 트랜지스터, 752: 트랜지스터, 760: 접속 전극, 770: 평탄화 절연막, 772: 도전막, 773: 절연막, 774: 도전막, 775: 액정 소자, 776: 액정층, 778: 구조체, 780: 이방성 도전막, 782: 발광 소자, 786: EL층, 788: 도전막, 790: 용량 소자, 791: 터치 패널, 792: 절연막, 793: 전극, 794: 전극, 795: 절연막, 796: 전극, 797: 절연막, 6000: 표시 모듈, 6001: 상부 커버, 6002: 하부 커버, 6005: FPC, 6006: 표시 장치, 6009: 프레임, 6010: 인쇄 기판, 6011: 배터리, 6015: 발광부, 6016: 수광부, 6017a: 도광부, 6017b: 도광부, 6018: 광, 7100: 텔레비전 장치, 7101: 하우징, 7103: 스탠드, 7111: 리모트 컨트롤러, 7200: 노트북형 퍼스널 컴퓨터, 7211: 하우징, 7212: 키보드, 7213: 포인팅 디바이스, 7214: 외부 접속 포트, 7300: 디지털 사이니지, 7301: 하우징, 7303: 스피커, 7311: 정보 단말기, 7400: 디지털 사이니지, 7401: 기둥, 7411: 정보 단말기, 7500: 표시부, 8000: 카메라, 8001: 하우징, 8002: 표시부, 8003: 조작 버튼, 8004: 셔터 버튼, 8006: 렌즈, 8040: 휴대 정보 단말기, 8041: 하우징, 8042: 표시부, 8043: 버튼, 8044: 아이콘, 8045: 카메라, 8046: 마이크로폰, 8047: 스피커, 8048: 접속 단자, 8049: 태양 전지, 8050: 카메라, 8051: 충방전 제어 회로, 8052: 배터리, 8053: DCDC 컨버터, 8054: 스위치, 8055: 스위치, 8056: 스위치, 8057: 컨버터, 8100: 파인더, 8101: 하우징, 8102: 표시부, 8103: 버튼, 8200: 헤드 마운트 디스플레이, 8201: 장착부, 8202: 렌즈, 8203: 본체, 8204: 표시부, 8205: 케이블, 8206: 배터리, 8300: 헤드 마운트 디스플레이, 8301: 하우징, 8302: 표시부, 8304: 고정구, 8305: 렌즈, 9000: 하우징, 9001: 표시부, 9003: 스피커, 9005: 조작 키, 9006: 접속 단자, 9007: 센서, 9008: 마이크로폰, 9050: 조작 버튼, 9051: 정보, 9052: 정보, 9053: 정보, 9054: 정보, 9055: 힌지, 9100: 텔레비전 장치, 9101: 휴대 정보 단말기, 9102: 휴대 정보 단말기, 9200: 휴대 정보 단말기, 9201: 휴대 정보 단말기

Claims (9)

  1. 반도체 장치로서,
    제 1 절연층 내지 제 6 절연층과, 반도체층과, 제 1 도전층 내지 제 3 도전층과, 제 1 개구와, 제 2 개구를 가지고,
    상기 제 2 절연층은 상기 제 1 절연층 위에 있고,
    상기 반도체층은 상기 제 1 절연층과 상기 제 2 절연층 사이에 있고,
    상기 제 3 절연층은 상기 제 2 절연층 위에 있고,
    상기 제 4 절연층은 상기 제 3 절연층 위에 있고,
    상기 제 1 도전층은 상기 반도체층과 중첩되는 영역을 가지고, 또한 상기 제 3 절연층과 상기 제 4 절연층 사이에 있고,
    상기 제 3 절연층은 상기 제 1 도전층의 하면에 접하는 영역과, 상기 제 4 절연층과 접하는 영역을 가지고,
    상기 제 4 절연층은 상기 제 1 도전층의 상면 및 측면에 접하고,
    상기 제 5 절연층은 상기 반도체층의 상면 및 측면에 접하고,
    상기 제 5 절연층은 상기 반도체층과 중첩되고, 또한 상기 제 1 도전층과 중첩되지 않는 영역에 제 1 개구 및 제 2 개구를 가지고,
    상기 제 2 도전층은 상기 제 1 개구에 있어서 상기 반도체층과 전기적으로 접속되고,
    상기 제 3 도전층은 상기 제 2 개구에 있어서 상기 반도체층과 전기적으로 접속되고,
    상기 제 3 절연층, 상기 제 4 절연층, 및 상기 제 5 절연층은 금속과, 산소 또는 질소를 가지고,
    상기 제 6 절연층은 상기 제 5 절연층의 상면 및 측면에 접하는 영역과, 상기 제 1 절연층과 접하는 영역을 가지는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 3 절연층, 상기 제 4 절연층 및 상기 제 5 절연층은 알루미늄 또는 하프늄과, 산소 또는 질소를 가지는, 반도체 장치.
  3. 제 1 항에 있어서,
    제 7 절연층과, 제 4 도전층을 더 가지고,
    상기 제 7 절연층은 상기 제 1 절연층과 상기 제 3 도전층 사이에 있고,
    상기 제 4 도전층은 상기 제 1 도전층과 중첩되는 영역을 가지고,
    상기 제 7 절연층은 금속과, 산소 또는 질소를 가지는, 반도체 장치.
  4. 제 3 항에 있어서,
    상기 제 7 절연층은 알루미늄 또는 하프늄과, 산소 또는 질소를 가지는, 반도체 장치.
  5. 제 1 항에 있어서,
    제 8 절연층 및 제 9 절연층을 더 가지고,
    상기 제 9 절연층은 상기 제 1 절연층 및 상기 제 4 절연층 위에 있고,
    상기 제 8 절연층은 상기 제 1 절연층과 상기 제 9 절연층 사이에 있고,
    상기 제 9 절연층은 금속과, 산소 또는 질소를 가지는, 반도체 장치.
  6. 제 5 항에 있어서,
    상기 제 9 절연층은 알루미늄 또는 하프늄과, 산소 또는 질소를 가지는, 반도체 장치.
  7. 제 1 항에 있어서,
    상기 제 5 절연층 및 상기 제 6 절연층에 제 3 개구를 더 가지고,
    상기 제 3 개구의 내측에, 상기 제 2 절연층 및 상기 제 1 도전층이 있는, 반도체 장치.
  8. 제 1 항에 있어서,
    상기 반도체층은 금속 산화물을 가지는, 반도체 장치.
  9. 표시 장치로서,
    제 1 항에 기재된 반도체 장치와,
    상기 반도체 장치와 전기적으로 접속되는 액정 소자 또는 발광 소자를 가지는, 표시 장치.
KR1020207006871A 2017-09-01 2018-08-22 반도체 장치 및 표시 장치 KR102584060B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017168137 2017-09-01
JPJP-P-2017-168137 2017-09-01
PCT/IB2018/056334 WO2019043511A1 (ja) 2017-09-01 2018-08-22 半導体装置、及び表示装置

Publications (2)

Publication Number Publication Date
KR20200039736A KR20200039736A (ko) 2020-04-16
KR102584060B1 true KR102584060B1 (ko) 2023-09-27

Family

ID=65526411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207006871A KR102584060B1 (ko) 2017-09-01 2018-08-22 반도체 장치 및 표시 장치

Country Status (5)

Country Link
US (2) US11237444B2 (ko)
JP (2) JP7175900B2 (ko)
KR (1) KR102584060B1 (ko)
CN (2) CN118281077A (ko)
WO (1) WO2019043511A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220085262A1 (en) * 2018-12-31 2022-03-17 Nano-X Dual emission led chip
CN112291882A (zh) * 2020-10-23 2021-01-29 四川西南联盛通讯技术有限公司 超薄手机led背光驱动控制***
CN113097230B (zh) * 2021-03-29 2023-01-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160172500A1 (en) 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Method for Manufacturing the Same
US20160240684A1 (en) 2015-02-12 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016164979A (ja) 2015-02-27 2016-09-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016201541A (ja) 2015-04-13 2016-12-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016219011A (ja) 2015-05-21 2016-12-22 株式会社半導体エネルギー研究所 電子装置
JP2017130647A (ja) 2015-12-11 2017-07-27 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
JP2017143255A (ja) 2016-02-05 2017-08-17 株式会社半導体エネルギー研究所 半導体装置、電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629490B2 (en) * 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
CN103069717B (zh) 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
KR20240014632A (ko) 2015-05-22 2024-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
WO2017187301A1 (en) 2016-04-28 2017-11-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160172500A1 (en) 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Method for Manufacturing the Same
US20160240684A1 (en) 2015-02-12 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016164979A (ja) 2015-02-27 2016-09-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016201541A (ja) 2015-04-13 2016-12-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016219011A (ja) 2015-05-21 2016-12-22 株式会社半導体エネルギー研究所 電子装置
JP2017130647A (ja) 2015-12-11 2017-07-27 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
JP2017143255A (ja) 2016-02-05 2017-08-17 株式会社半導体エネルギー研究所 半導体装置、電子機器

Also Published As

Publication number Publication date
US20200161340A1 (en) 2020-05-21
US11693288B2 (en) 2023-07-04
WO2019043511A1 (ja) 2019-03-07
KR20200039736A (ko) 2020-04-16
JP2023016820A (ja) 2023-02-02
CN118281077A (zh) 2024-07-02
JPWO2019043511A1 (ja) 2020-11-05
US11237444B2 (en) 2022-02-01
CN111033757B (zh) 2024-04-26
US20220128850A1 (en) 2022-04-28
CN111033757A (zh) 2020-04-17
JP7175900B2 (ja) 2022-11-21

Similar Documents

Publication Publication Date Title
JP7430763B2 (ja) 半導体装置
KR102512106B1 (ko) 반도체 장치 및 표시 장치
JP7118973B2 (ja) 半導体装置
US11693288B2 (en) Semiconductor device and display device
JP2018190753A (ja) 半導体装置、および表示装置
JP6925819B2 (ja) 半導体装置の作製方法
JP2019125789A (ja) 半導体装置
JP2019071400A (ja) 半導体装置、表示装置、および半導体装置の作製方法
JP2018163949A (ja) 半導体装置、及び半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant