WO2019167942A1 - 絶縁回路基板 - Google Patents

絶縁回路基板 Download PDF

Info

Publication number
WO2019167942A1
WO2019167942A1 PCT/JP2019/007316 JP2019007316W WO2019167942A1 WO 2019167942 A1 WO2019167942 A1 WO 2019167942A1 JP 2019007316 W JP2019007316 W JP 2019007316W WO 2019167942 A1 WO2019167942 A1 WO 2019167942A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
layer
circuit board
circuit layer
metal layer
Prior art date
Application number
PCT/JP2019/007316
Other languages
English (en)
French (fr)
Inventor
丈嗣 北原
智哉 大開
長友　義幸
Original Assignee
三菱マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱マテリアル株式会社 filed Critical 三菱マテリアル株式会社
Priority to EP19761715.2A priority Critical patent/EP3761764A4/en
Priority to JP2019546257A priority patent/JPWO2019167942A1/ja
Priority to US16/975,873 priority patent/US20200413534A1/en
Priority to CN201980015203.9A priority patent/CN111758302A/zh
Publication of WO2019167942A1 publication Critical patent/WO2019167942A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils

Definitions

  • the present invention relates to an insulating circuit substrate such as a power module substrate used in a semiconductor device that controls a large current and a high voltage.
  • a power module substrate used in a semiconductor device that controls a large current and a high voltage.
  • a power module substrate As a power module substrate, a power module substrate is known in which a circuit layer is bonded to one surface of an insulating substrate made of ceramics such as aluminum nitride and a metal layer is bonded to the other surface.
  • each of the circuit layer and the metal layer bonded to the insulating substrate is made of pure copper having a purity of 99.999% or more. For this reason, when the temperature cycle repeatedly acts, recrystallization occurs in the circuit layer and the metal layer, thereby reducing internal stress generated in the circuit layer and the metal layer, and preventing cracks and the like.
  • a high-strength silicon nitride ceramic (Si 3 N 4 ) substrate is often used as an insulating substrate.
  • a silicon nitride ceramic substrate has higher strength and thermal conductivity than a ceramic substrate made of aluminum nitride. For this reason, the thickness of the insulating substrate can be made smaller than that of the aluminum nitride, while the thickness of the circuit layer and the metal layer can be made larger than before (for example, 0.4 mm or more).
  • an insulating substrate (ceramic substrate) is composed of silicon nitride ceramics, and a circuit layer and a metal layer are composed of copper or a copper alloy, a linear expansion coefficient (thermal expansion coefficient) between the ceramic substrate, the circuit layer, and the metal layer. Therefore, after the circuit layer and the metal layer are bonded to the ceramic substrate, the residual stress of the ceramic substrate is greatly warped. Also, as the ceramic substrate becomes thinner and the copper circuit layer becomes thicker, the warpage change when soldering to the insulated circuit board becomes larger, which hinders soldering. A circuit board is desired.
  • the insulating circuit board has a pattern formed in the circuit layer using a conventional etching method.
  • the etching method in order to integrate the lead frame and the circuit layer, and to ensure the solder reliability between the ceramic substrate and the circuit layer and between the ceramic substrate and the metal layer, the size of the metal layer is reduced. There are restrictions on the structural design such as making it larger than the size.
  • the present invention has been made in view of such circumstances, and provides an insulating circuit board that can suppress a change in warpage at a high temperature during soldering while using a metal plate punched by a press. Objective.
  • Residual stress generated on the surface of the ceramic substrate becomes compressive stress at the joint surface of the circuit layer or metal layer, but since a pattern is formed on the circuit layer side, tensile stress is applied to the front side of the circuit layer between the patterns. And compressive stress occurs on the opposite side. For this reason, it is easy to produce the curvature which makes the circuit layer side convex. In this case, the warp becomes more prominent as the circuit layer and the metal layer become thicker.
  • the insulated circuit board of the present invention includes a ceramic substrate having a three-point bending strength of 600 MPa or more based on JIS1601 2008; and the ceramic substrate made of copper or a copper alloy so that a plurality of small circuit layers form a predetermined shape at intervals.
  • An area ratio S1 / S2 is 0.5 or more and 0.8 or less, where S1 is a bonding area of the circuit layer to the ceramic substrate, and S2 is a bonding area of the metal layer, and the thickness of the circuit layer is The thickness ratio T1 / T2 when T1 and the thickness of the metal layer are T2 is 1.2 or more and 1.7 or less.
  • the thickness of the metal layer is smaller than the thickness of the circuit layer. And the stress of the surface on the metal layer side can be balanced. Therefore, it is possible to suppress a warp change due to high temperature during soldering.
  • the thickness ratio T1 / T2 is less than 1.2, the warp that protrudes on the circuit layer side cannot be eliminated, and if it exceeds 1.7, the metal layer becomes too thin and the change in warp at high temperature becomes large.
  • the area ratio S1 / S2 is 0.5 or more and 0.8 or less, setting the thickness ratio T1 / T2 in this way is effective for suppressing warpage.
  • the above three-point bending strength is based on the JIS1601 2008 standard.
  • a test piece (ceramic substrate) was placed on two fulcrums arranged at a fixed distance, and a load was applied to one central point between the fulcrums. The maximum bending stress at the time.
  • the ceramic substrate may be made of silicon nitride.
  • the small circuit layer may be formed of a punched plate.
  • ADVANTAGE OF THE INVENTION According to this invention, even when the punching board is joined by high temperature by brazing etc. as a small circuit layer which makes the predetermined shape corresponding to a circuit pattern, the deformation
  • each small circuit layer may be a polygonal flat plate such as a rectangle. If each of the small circuit layers is a polygon such as a rectangle, the distance between the small circuit layers is formed in a straight line. Therefore, the warpage of the ceramic substrate may increase, but according to the present invention, the warpage can be suppressed.
  • the interval between the plurality of small circuit layers may be not less than 0.5 mm and not more than 2.0 mm.
  • the plurality of small circuit layers may have the same composition.
  • the circuit layer and the metal layer may have the same composition.
  • An insulated circuit board 1 manufactured by the method for manufacturing an insulated circuit board according to the present invention is a so-called power module board as shown in FIG. 1, and the insulated circuit board 1 as shown by a two-dot chain line in FIG.
  • the element 30 is mounted on the surface to form the power module 100.
  • the element 30 is an electronic component including a semiconductor, and an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), a FWD (Free Wheeling Diode) element, or the like.
  • the element 30 is provided with an upper electrode part at the upper part and a lower electrode part at the lower part.
  • the element 30 is mounted on the upper surface of the circuit layer 12 by bonding the lower electrode portion to the upper surface of the circuit layer 12 with solder 31 or the like.
  • the upper electrode portion of the element 30 is connected to the circuit electrode portion or the like of the circuit layer 12 via a lead frame or the like joined with solder or the like.
  • the insulated circuit board 1 includes a ceramic substrate 11, a circuit layer 12 including a plurality of small circuit layers 121 and 122 bonded to one surface of the ceramic substrate 11, and a metal layer bonded to the other surface of the ceramic substrate 11. 13.
  • the ceramic substrate 11 is an insulating substrate that prevents electrical connection between the circuit layer 12 and the metal layer 13, and has a plate thickness T3 of 0.2 mm to 1.0 mm and a three-point bending strength of 600 MPa or more.
  • the ceramic substrate 11 is made of, for example, silicon nitride ceramics (Si 3 N 4 ) or a zirconia reinforced alumina substrate. In this case, strength and heat transfer coefficient can be increased as compared with a ceramic substrate made of aluminum nitride (AIN).
  • the ceramic substrate 11 of the present embodiment is made of silicon nitride ceramics, and has a plate thickness T3 of 0.32 mm and a three-point bending strength of 600 MPa to 1020 MPa.
  • the circuit layer 12 is composed of two divided small circuit layers 121 and 122 in the example shown in FIGS. 1 and 2A and 2B.
  • Each of the small circuit layers 121 and 122 has a polygonal shape (rectangular shape in this embodiment), and is spaced from one surface of the ceramic substrate 11 (for example, 0.5 mm to 2.0 mm). Be joined.
  • the circuit layer 12 (each small circuit layer 121, 122) is made of copper such as oxygen-free copper or copper alloy such as zirconium-added copper alloy, and the thickness T1 is set to 0.4 mm or more and 2.0 mm or less. ing.
  • the plate thickness T1 is larger than the plate thickness T2 of the metal layer 13, and the thickness ratio T1 / T2 is set to 1.2 or more and 1.7 or less.
  • each of the small circuit layers 121 and 122 has the same composition.
  • the circuit layer 12 of the present embodiment is made of oxygen-free copper, the plate thickness T1 is 0.8 mm, and the distance between the small circuit layers 121 and 122 is set to 1.0 mm.
  • the metal layer 13 is made of high-purity copper such as oxygen-free copper or copper alloy such as zirconium-added copper alloy, and the plate thickness T2 is set to 0.3 mm or more and 1.6 mm or less. As described above, the plate thickness T2 of the metal layer 13 is smaller than the plate thickness T1 of the circuit layer 12, and the thickness ratio T1 / T2 is set to 1.2 or more and 1.7 or less.
  • the metal layer 13 of the present embodiment is made of oxygen-free copper having the same composition as the circuit layer 12, and the plate thickness is set to 0.6 mm.
  • the area ratio S1 / S2 is 0. It is adjusted to a relationship of 5 or more and 0.8 or less.
  • the bonding areas S1 and S2 are values at 30 ° C.
  • the junction area S1 of the circuit layer 12 is the sum of the junction area S11 of the small circuit layer 121 and the junction area S12 of the small circuit layer 122. .
  • the manufacturing method of the insulated circuit board 1 includes a metal plate 130 for a single metal layer to be a metal layer 13 by pressing a plate material made of copper or a copper alloy, and a circuit layer 12 having a predetermined shape (circuit pattern).
  • the metal layer forming step for forming the circuit layer metal plate 120, and the metal layer metal plate 130 and the circuit layer metal plate 120 laminated on the ceramic substrate 11 via the brazing material are heated and bonded in a pressurized state. Joining process.
  • it demonstrates in order of this process.
  • a rolled plate material made of copper or a copper alloy (hereinafter referred to as a “rolled copper material”) is punched out by pressing to form a metal layer metal plate 130 and a circuit layer metal plate 120. To do.
  • the metal layer metal plate 130 is formed in a rectangular plate shape (for example, 40 mm ⁇ 50 mm) by pressing a copper rolled material having a thickness of 0.3 mm to 1.6 mm.
  • the circuit layer metal plate 120 is formed into a desired pattern shape (in the example shown in FIG. 2A, two rectangular punched plates) by pressing a rolled copper material having a thickness of 0.4 mm or more and 2.0 mm or less.
  • the That is, the circuit layer metal plate 120 corresponds to a plurality of “punched plates” of the present invention.
  • the area ratio S1 / S2 between the area S1 of the circuit layer metal plate 120 and the area S2 of the metal layer metal plate 130 thus formed is set to 0.5 or more and 0.8 or less.
  • the metal layer metal plate 130 and the circuit layer metal plate 120 are bonded to the ceramic substrate 11.
  • the metal layer metal plate 130 and the circuit layer metal plate 120 are laminated on the front and back surfaces of the ceramic substrate 11 with the Ag—Cu—Ti brazing material foil 14 interposed therebetween, respectively.
  • These laminates are sandwiched between carbon plates and heated in a vacuum while applying a load in the laminating direction, thereby joining the ceramic substrate 11 to the metal layer metal plate 130 and the circuit layer metal plate 120.
  • the circuit layer 12 is joined to the surface of the ceramic substrate 11 shown in FIG. 3C via the joint (brazing part), and the metal layer 13 is joined to the back surface via the joint (brazing part).
  • a circuit board 1 is formed.
  • the pressure in the stacking direction is preferably 0.1 MPa to 1.0 MPa, and the heating temperature is preferably 800 ° C. to 930 ° C.
  • the Ag—Cu—Ti brazing foil may have a thickness of 5 ⁇ m to 15 ⁇ m.
  • a Cu—P brazing material can also be used.
  • the thickness T1 of the circuit layer 12 is 0.4 mm or more and 2.0 mm or less
  • the bonding area S1 of the circuit layer 12 and the bonding area S2 of the metal layer 13 are
  • the area ratio S1 / S2 is 0.5 or more and 0.8 or less
  • the thickness ratio T1 / T2 between the thickness T1 of the circuit layer 12 and the thickness T2 of the metal layer 13 is 1.2 or more and 1.7 or less.
  • the residual stress generated on the surface of the ceramic substrate 11 becomes a compressive stress at the joint surface of the circuit layer 12 and the metal layer 13, but since a pattern is formed on the circuit layer 12 side, as shown in FIG. In a portion between the circuit layers 121 and 122 (region Ar1 exposed by forming a pattern), compressive stress is generated on the back side and tensile stress is generated on the front side. For this reason, the curvature which makes the circuit layer 12 side convex arises easily. In this case, the warp becomes more prominent as the circuit layer 12 and the metal layer 13 become thicker.
  • the thickness of the metal layer 13 is thinner than the thickness of the circuit layer 12. Therefore, the balance of the surface on the circuit layer 12 side and the surface on the metal layer 13 side of the ceramic substrate 11 can be maintained. Therefore, even when the circuit layer 12 is formed by a pressing method instead of an etching method, a high-temperature warpage change during soldering can be suppressed.
  • the insulating circuit board 1 can also be used as various insulating boards such as an LED element board.
  • a ceramic substrate made of silicon nitride ceramics having a plate thickness of 0.32 mm was prepared, and the plate thickness and bonding area oxygen-free shown in Table 1 were prepared.
  • a circuit layer and a metal layer formed of copper were prepared. The distance between the two small circuit layers constituting the circuit layer was 1.0 mm.
  • the thickness of the circuit layer is T1 (mm)
  • the thickness of the metal layer is T2 (mm)
  • the bonding area of the circuit layer is S1 (mm 2 )
  • the bonding area of the metal layer is S2 (mm 2 ).
  • the amount of warpage was determined by measuring the change in the ceramic substrate with a moire type three-dimensional shape measuring machine and determining the amount of change in warpage (difference between warpage during heating and warping back). In each warp amount, the warp in which the metal layer becomes concave is denoted as “ ⁇ ”, and the warp in which the metal layer becomes convex is denoted as “+”. Table 1 shows the results.
  • the area ratio S1 / S2 of the junction area S1 of the circuit layer and the junction area S2 of the metal layer is 0.5 or more and 0.8 or less, and the thickness ratio T1 / T2 is 1.2 or more and 1.7.
  • an insulating circuit board having a small warpage amount at a high temperature such as soldering and a small change amount of 600 ⁇ m or less can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

セラミックス基板の一方の面に回路パターンが形成された回路層が接合されており、セラミックス基板の他方の面に金属層が接合されてなる絶縁回路基板であって、セラミックス基板は、ＪＩＳ１６０１　２００８に基づく三点曲げ強度が６００ＭＰａ以上であり、回路層及び金属層は、銅又は銅合金により構成され、回路層は、複数の打ち抜き板が間隔を開けてセラミックス基板に接合されることにより形成されており、回路層の厚さは、０．４ｍｍ以上２．０ｍｍ以下であり、回路層の接合面積をＳ１、金属層の接合面積Ｓ２としたときの面積比Ｓ１／Ｓ２が０．５以上０．８以下、回路層の厚さをＴ１、金属層の厚さをＴ２としたときの厚さ比Ｔ１／Ｔ２が１．２以上１．７以下である。

Description

絶縁回路基板
　本発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板等の絶縁回路基板に関する。
　本願は、２０１８年２月２７日に出願された特願２０１８－０３２７９９号に基づき優先権を主張し、その内容をここに援用する。
　パワーモジュール用基板として、窒化アルミニウムを始めとするセラミックスからなる絶縁基板の一方の面に回路層が接合されるとともに、他方の面に金属層が接合されたパワーモジュール用基板が知られている。
　例えば、特許文献１に開示されているパワーモジュール用基板では、絶縁基板に接合された回路層及び金属層のそれぞれが、純度が９９．９９９％以上の純銅で構成されている。このため、温度サイクルが繰り返し作用した場合に回路層及び金属層に再結晶が生じることにより、回路層及び金属層の内に生じた内部応力を低減させて、クラックなどを防止できる。
　近年、絶縁基板として高強度の窒化珪素セラミックス（Ｓｉ３Ｎ４）基板が用いられることが多い。窒化珪素セラミックス基板は、窒化アルミニウムにより構成されるセラミックス基板に比べて、強度及び熱伝導率が高い。このため、絶縁基板の厚さを窒化アルミニウムで構成した場合よりも小さくでき、一方、回路層及び金属層の厚さを従来よりも大きくすることができる（例えば、０．４ｍｍ以上）。
特開２００４－２２１５４７号公報
　しかしながら、窒化珪素セラミックスにより絶縁基板（セラミックス基板）が構成され、銅又は銅合金により回路層及び金属層が構成されると、セラミックス基板と回路層及び金属層との線膨張係数（熱膨張率）の差が大きいので、セラミックス基板に回路層及び金属層を接合した後、セラミックス基板の残留応力が大きく反りが発生する。また、セラミックス基板の薄肉化及び銅回路層の厚肉化に伴い、絶縁回路基板へのはんだ付け時の反り変化が大きくなり、はんだ付けに支障をきたすので、高温時の反りの変化が小さい絶縁回路基板が望まれている。
　絶縁回路基板は、従来エッチング法を用いて、回路層にパターンを形成している。しかしながらエッチング法では、リードフレームと回路層とを一体化したり、セラミックス基板と回路層との間及びセラミックス基板と金属層との間のはんだ信頼性を確保するため、金属層のサイズをセラミックス基板のサイズより大きくしたりする等の構造設計に対し、制約が生じる。
　このため、エッチング法を用いず、プレス法によりパターンを有する金属板を形成して接合することが考えられるが、はんだ付けの際の高温時の反りの変化がより顕著となる。
　本発明は、このような事情に鑑みてなされたもので、プレスで打ち抜いた金属板を用いつつ、はんだ付けの際における高温時の反り変化を抑制することができる絶縁回路基板を提供することを目的とする。
　セラミックス基板の表面に生じる残留応力は、回路層や金属層の接合面では圧縮応力となるが、回路層側では、パターンが形成されているので、パターン間の部分では回路層の表側に引張応力が生じ、その反対側に圧縮応力が生じる。このため、回路層側を凸とする反りが生じ易い。この場合、回路層及び金属層が厚くなるほど、反りも顕著になる。
　本発明者らは、鋭意研究の結果、回路層と金属層との厚みを適切に制御することにより、反りを抑制できることを見出した。
　本発明の絶縁回路基板は、ＪＩＳ１６０１　２００８に基づく三点曲げ強度が６００ＭＰａ以上であるセラミックス基板と；銅又は銅合金からなり複数の小回路層が間隔をあけて所定形状をなすように前記セラミックス基板の一方の面に接合されてなる厚さＴ１が０．４ｍｍ以上２．０ｍｍ以下の回路層と；銅又は銅合金により構成され、前記セラミックス基板の他方の面に接合された金属層と；を備え、前記セラミックス基板に対する前記回路層の接合面積をＳ１、前記金属層の接合面積Ｓ２としたときの面積比Ｓ１／Ｓ２が０．５以上０．８以下であり、前記回路層の厚さをＴ１、前記金属層の厚さをＴ２としたときの厚さ比Ｔ１／Ｔ２が１．２以上１．７以下である。
　本発明では、セラミックス基板の回路パターン間（回路層における小回路層間）に残留応力が発生しても、金属層の厚さが回路層の厚さよりも薄いので、セラミックス基板の回路層側の面及び金属層側の面の応力をバランスさせることができる。したがって、はんだ付けの際の高温による反り変化を抑制することができる。
　厚さ比Ｔ１／Ｔ２が、１．２未満では回路層側を凸とする反りを解消できず、１．７を超えると金属層が薄くなり過ぎて高温の反り変化が大きくなる。なお、面積比Ｓ１／Ｓ２が０．５以上０．８以下の場合に厚さ比Ｔ１／Ｔ２をこのように設定すると、反りの抑制に有効である。
　上記三点曲げ強度とは、ＪＩＳ１６０１　２００８規格に基づくものであり、試験片（セラミックス基板）を一定距離に配置された２支点上に置き、支点間の中央の１点に荷重を加えて折れたときの最大曲げ応力をいう。
　本発明の絶縁回路基板の好ましい態様としては、前記セラミックス基板は窒化珪素により構成されているとよい。
　本発明の絶縁回路基板の前記回路層において、前記小回路層は打ち抜き板からなってもよい。本発明によれば、回路パターンに対応する所定形状をなす小回路層として打ち抜き板がろう付けなどにより高温で接合されている場合も、加熱冷却による変形を抑制できる。
　本発明の絶縁回路基板の前記回路層において、各前記小回路層は矩形などの多角形平板であってもよい。各小回路層が矩形等の多角形であるとその間隔は直線状に形成されるので、セラミックス基板の反りが大きくなるおそれがあるが、本発明によれば反りを抑制できる。
　本発明の絶縁回路基板の前記回路層において、複数の前記小回路層の前記間隔は０．５ｍｍ以上２．０ｍｍ以下であってもよい。
　本発明の絶縁回路基板の前記回路層において、複数の前記小回路層は同じ組成であるとよい。
　本発明の絶縁回路基板において、前記回路層と前記金属層とは同じ組成であるとよい。
　本発明によれば、絶縁回路基板のはんだ付けの際における高温時の反り変化を抑制することができる。
本発明の一実施形態に係る絶縁回路基板を用いたパワーモジュールを示す断面図である。 上記実施形態における絶縁回路基板を回路層側から見た平面図である。 上記実施形態における絶縁回路基板を金属層側から見た平面図である。 図１に示す絶縁回路基板の製造方法を説明する断面図である。 図１に示す絶縁回路基板の製造方法を説明する断面図である。 図１に示す絶縁回路基板の製造方法を説明する断面図である。
　以下、本発明の実施形態について、図面を参照しながら説明する。
［絶縁回路基板の概略構成］
　本発明に係る絶縁回路基板の製造方法により製造される絶縁回路基板１は、図１に示すように、いわゆるパワーモジュール用基板であり、図１の二点鎖線で示すように絶縁回路基板１の表面に素子３０が搭載されパワーモジュール１００となる。素子３０は、半導体を備えた電子部品であり、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、ＦＷＤ（Ｆｒｅｅ　Ｗｈｅｅｌｉｎｇ　Ｄｉｏｄｅ）等の種々の半導体素子が選択される。
　素子３０は、図示を省略するが、上部に上部電極部が設けられ、下部に下部電極部が設けられている。素子３０は、下部電極部が回路層１２の上面にはんだ３１等により接合されることで、回路層１２の上面に搭載される。素子３０の上部電極部は、はんだ等で接合されたリードフレーム等を介して、回路層１２の回路電極部等に接続される。
［絶縁回路基板の構成］
　絶縁回路基板１は、セラミックス基板１１と、セラミックス基板１１の一方の面に接合された複数の小回路層１２１，１２２からなる回路層１２と、セラミックス基板１１の他方の面に接合された金属層１３とを備える。
　セラミックス基板１１は、回路層１２と金属層１３の間の電気的接続を防止する絶縁基板であって、その板厚Ｔ３は０．２ｍｍ～１．０ｍｍ、三点曲げ強度が６００ＭＰａ以上である。セラミックス基板１１は、例えば窒化珪素セラミックス（Ｓｉ３Ｎ４）やジルコニア強化アルミナ基板等により構成される。この場合、窒化アルミニウム（ＡＩＮ）により構成されているセラミックス基板に比べて、強度及び熱伝達率を高めることができる。
　本実施形態のセラミックス基板１１は、窒化珪素セラミックスにより構成され、その板厚Ｔ３は、０．３２ｍｍ、三点曲げ強度が６００ＭＰａ以上１０２０ＭＰａ以下に設定されている。
　回路層１２は、図１及び図２Ａ，２Ｂに示す例では、分断された２つの小回路層１２１，１２２からなる。各小回路層１２１，１２２は、、いずれも多角形状（本実施形態では矩形状）であり、セラミックス基板１１の一方の面に相互に間隔（例えば、０．５ｍｍ～２．０ｍｍ）を開けて接合される。
　回路層１２（各小回路層１２１，１２２）は、無酸素銅等の銅又はジルコニウム添加銅合金等の銅合金により構成され、その板厚Ｔ１は、０．４ｍｍ以上２．０ｍｍ以下に設定されている。板厚Ｔ１は、金属層１３の板厚Ｔ２よりも大きく、厚さ比Ｔ１／Ｔ２が１．２以上１．７以下に設定される。本実施形態の回路層１２において、各小回路層１２１，１２２はいずれも同じ組成である。
　本実施形態の回路層１２は、無酸素銅により構成され、その板厚Ｔ１が０．８ｍｍ、各小回路層１２１，１２２の間隔は、１．０ｍｍに設定されている。
　金属層１３は、無酸素銅等の高純度銅又はジルコニウム添加銅合金等の銅合金により構成されその板厚Ｔ２は、０．３ｍｍ以上１．６ｍｍ以下に設定されている。上述したように金属層１３の板厚Ｔ２は回路層１２の板厚Ｔ１よりも小さく、厚さ比Ｔ１／Ｔ２が１．２以上１．７以下に設定される。
　本実施形態の金属層１３は、回路層１２と同じ組成の無酸素銅により構成され、その板厚が０．６ｍｍに設定されている。
　このように構成される絶縁回路基板１において、回路層１２の接合面積をＳ１（ｍｍ２）、金属層１３の接合面積をＳ２（ｍｍ２）としたときに、面積比Ｓ１／Ｓ２は、０．５以上０．８以下となる関係に調整される。上記接合面積Ｓ１，Ｓ２は、いずれも３０℃における値である。
　本実施形態では、回路層１２は小回路層１２１，１２２からなるため、回路層１２の接合面積Ｓ１は、小回路層１２１の接合面積Ｓ１１と小回路層１２２の接合面積Ｓ１２との総和となる。
［絶縁回路基板の製造方法］
　次に、本実施形態の絶縁回路基板１の製造方法について説明する。絶縁回路基板１の製造方法は、銅又は銅合金により構成される板材をプレス加工して金属層１３となる一枚板の金属層用金属板１３０および所定形状（回路パターン）を有する回路層１２となる回路層用金属板１２０を形成する金属板形成工程と、セラミックス基板１１にろう材を介して積層した金属層用金属板１３０及び回路層用金属板１２０を加圧状態で加熱し接合する接合工程と、を含む。以下、この工程順に説明する。
（金属板形成工程）
　まず、図３Ａに示すように、銅又は銅合金により構成される圧延された板材（以下、銅圧延材という）をプレス加工により打ち抜き、金属層用金属板１３０及び回路層用金属板１２０を形成する。
　具体的には、金属層用金属板１３０は、厚さ０．３ｍｍ以上１．６ｍｍ以下の銅圧延材をプレスすることにより矩形板状（例えば、４０ｍｍ×５０ｍｍ）に形成される。回路層用金属板１２０は、厚さ０．４ｍｍ以上２．０ｍｍ以下の銅圧延材をプレスすることにより所望のパターン形状（図２Ａに示す例では２枚の矩形状の打ち抜き板）に形成される。すなわち、回路層用金属板１２０は、本発明の複数の「打ち抜き板」に相当する。このようにして形成された回路層用金属板１２０の面積Ｓ１と金属層用金属板１３０の面積Ｓ２との面積比Ｓ１／Ｓ２は、０．５以上０．８以下に設定されている。
（接合工程）
　次に、図３Ｂに示すように、セラミックス基板１１に金属層用金属板１３０及び回路層用金属板１２０を接合する。具体的には、セラミックス基板１１の表面及び裏面に、それぞれＡｇ－Ｃｕ－Ｔｉ系ろう材箔１４を介在させて金属層用金属板１３０及び回路層用金属板１２０を積層する。これらの積層体をカーボン板により挟持し、積層方向に荷重をかけながら真空中で加熱することにより、セラミックス基板１１と金属層用金属板１３０及び回路層用金属板１２０を接合する。これにより、図３Ｃに示すセラミックス基板１１の表面に回路層１２が接合部（ろう付け部）を介して接合され、裏面に金属層１３が接合部（ろう付け部）を介して接合された絶縁回路基板１が形成される。
　この接合工程における積層方向への加圧は０．１ＭＰａ～１．０ＭＰａ、加熱温度は８００℃～９３０℃とするとよい。また、Ａｇ－Ｃｕ－Ｔｉ系ろう材箔は、厚さ５μｍ～１５μｍであるとよい。さらに、Ａｇ－Ｃｕ－Ｔｉ系ろう材の他、Ｃｕ－Ｐ系ろう材を用いることもできる。
　このような製造方法により製造された絶縁回路基板１は、回路層１２の厚さＴ１が０．４ｍｍ以上２．０ｍｍ以下であり、回路層１２の接合面積Ｓ１及び金属層１３の接合面積Ｓ２の面積比Ｓ１／Ｓ２が０．５以上０．８以下、回路層１２の厚さＴ１と金属層１３の厚さＴ２との厚さ比Ｔ１／Ｔ２が１．２以上１．７以下となる。
　セラミックス基板１１の表面に生じる残留応力は、回路層１２や金属層１３の接合面では圧縮応力となるが、回路層１２側ではパターンが形成されているので、図２Ａに示すように、各小回路層１２１，１２２間の部分（パターンが形成されることにより露出している領域Ａｒ１）では、裏側に圧縮応力、表側に引張応力が生じる。このため、回路層１２側を凸とする反りが生じ易い。この場合、回路層１２及び金属層１３が厚くなるほど、反りも顕著になる。
　これに対し、本実施形態では、セラミックス基板１１の各小回路層１２１，１２２間（上記領域Ａｒ１）に残留応力が発生しても、金属層１３の厚さが回路層１２の厚さよりも薄いので、セラミックス基板１１の回路層１２側の面及び金属層１３側の面のバランスを保つことができる。したがって、エッチング法ではなくプレス法により回路層１２を形成した場合でも、はんだ付けの際における高温の反り変化を抑制することができる。
　その他の細部構成は実施形態の構成のものに限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
　例えば、上記実施形態では絶縁回路基板１をパワーモジュール用基板として用いる例を説明したが、この絶縁回路基板１は、ＬＥＤ素子用基板等、各種の絶縁基板として用いることもできる。
　次に、本発明の効果について実施例を用いて詳細に説明するが、本発明は下記の実施例に限定されるものではない。
　実施例１～７及び比較例１及び２の試料を構成する部材には、板厚０．３２ｍｍの窒化珪素セラミックスからなるセラミックス基板を用意するとともに、表１に示す板厚、接合面積の無酸素銅により形成される回路層及び金属層を用意した。回路層を構成する２つの小回路層の間隔は、１．０ｍｍとした。
　表１では、回路層の厚さをＴ１（ｍｍ）、金属層の厚さをＴ２（ｍｍ）、回路層の接合面積をＳ１（ｍｍ２）、金属層の接合面積をＳ２（ｍｍ２）とした。
　これら部材を上記実施形態で述べた製造方法により接合して絶縁回路基板を作製し、実施例１～７および比較例１～２の各試料を作製した。得られた各試料につき、３０℃から２８５℃に加熱した後、冷却して３０℃とする一連の加熱試験において、２８５℃加熱時の反り量（加熱時反り）及び２８５℃に加熱した後冷却して３０℃となった際の３０℃での反り量（戻り反り）をそれぞれ金属層側から測定した。反り量は、セラミックス基板の変化をモアレ式三次元形状測定機で測定し、反り量の変化量（加熱時反りと反り戻りとの差）も求めた。各反り量においては、金属層が凹状となる反りを「－」、凸状となる反りを「＋」と表記した。表１に結果を示す。
Figure JPOXMLDOC01-appb-T000001
　表１からわかるように、回路層の接合面積Ｓ１及び金属層の接合面積Ｓ２の面積比Ｓ１／Ｓ２が０．５以上０．８以下、厚さ比Ｔ１／Ｔ２が１．２以上１．７以下である実施例１～７では、はんだ付けの際等の高温時における反り量が小さく、変化量も６００μｍ以下と小さい絶縁回路基板が得られることが確認できた。
　絶縁回路基板のはんだ付けの際における高温時の反り変化を抑制できる。
１　絶縁回路基板
１１　セラミックス基板
１２　回路層
１３　金属層
１４　ろう材箔
３０　素子
３１　はんだ
１００　パワーモジュール
１２０　回路層用金属板（打ち抜き板）
１３０　金属層用金属板
１２１　小回路層
１２２　小回路層
Ｓ１　接合面積
Ｓ２　接合面積
Ｓ１１　接合面積
Ｓ１２　接合面積
Ｔ１　回路層の厚さ
Ｔ２　金属層の厚さ
Ｔ３　セラミックス基板の厚さ
Ａｒ１　領域

Claims (8)

  1. 　絶縁回路基板であって、
    　ＪＩＳ１６０１　２００８に基づく三点曲げ強度が６００ＭＰａ以上であるセラミックス基板と；
    　銅又は銅合金からなり、複数の小回路層が間隔をあけて所定形状をなすように前記セラミックス基板の一方の面に接合されてなる厚さＴ１が０．４ｍｍ以上２．０ｍｍ以下の回路層と；
    　銅又は銅合金からなり、前記セラミックス基板の他方の面に接合されてなる金属層と；
    を備え、
    　前記セラミックス基板に対する前記回路層の接合面積をＳ１、前記金属層の接合面積Ｓ２としたときの面積比Ｓ１／Ｓ２が０．５以上０．８以下であり、
    　前記金属層の厚さをＴ２としたときの厚さ比Ｔ１／Ｔ２が１．２以上１．７以下であることを特徴とする絶縁回路基板。
  2. 　前記セラミックス基板は窒化珪素により構成されていることを特徴とする請求項１に記載の絶縁回路基板。
  3. 　前記回路層において、各前記小回路層は打ち抜き板からなることを特徴とする請求項１または２に記載の絶縁回路基板。
  4. 　前記回路層において、各前記小回路層は多角形平板であることを特徴とする請求項１から３のいずれかに記載の絶縁回路基板。
  5. 　各前記小回路層は矩形であることを特徴とする請求項４に記載の絶縁回路基板。
  6. 　前記回路層において、複数の前記小回路層の前記間隔は０．５ｍｍ以上２．０ｍｍ以下であることを特徴とする請求項１から５のいずれかに記載の絶縁回路基板。
  7. 　前記回路層において、複数の前記小回路層は同じ組成であることを特徴とする請求項１から６のいずれかに記載の絶縁回路基板。
  8. 　前記回路層と前記金属層とは同じ組成であることを特徴とする請求項１から７のいずれかに記載の絶縁回路基板。
PCT/JP2019/007316 2018-02-27 2019-02-26 絶縁回路基板 WO2019167942A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP19761715.2A EP3761764A4 (en) 2018-02-27 2019-02-26 INSULATING CIRCUIT BOARD
JP2019546257A JPWO2019167942A1 (ja) 2018-02-27 2019-02-26 絶縁回路基板
US16/975,873 US20200413534A1 (en) 2018-02-27 2019-02-26 Insulated circuit board
CN201980015203.9A CN111758302A (zh) 2018-02-27 2019-02-26 绝缘电路基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-032799 2018-02-27
JP2018032799 2018-02-27

Publications (1)

Publication Number Publication Date
WO2019167942A1 true WO2019167942A1 (ja) 2019-09-06

Family

ID=67805819

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/007316 WO2019167942A1 (ja) 2018-02-27 2019-02-26 絶縁回路基板

Country Status (6)

Country Link
US (1) US20200413534A1 (ja)
EP (1) EP3761764A4 (ja)
JP (1) JPWO2019167942A1 (ja)
CN (1) CN111758302A (ja)
TW (1) TW201937999A (ja)
WO (1) WO2019167942A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022172900A1 (ja) * 2021-02-12 2022-08-18

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112805822A (zh) * 2018-12-06 2021-05-14 日本碍子株式会社 半导体装置用基板
CN113068326B (zh) * 2021-03-29 2022-09-30 北京小米移动软件有限公司 一种焊接质量处理方法及装置、电路板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221547A (ja) 2002-12-27 2004-08-05 Mitsubishi Materials Corp 熱伝導性複層基板及びパワーモジュール用基板
WO2007026547A1 (ja) * 2005-08-29 2007-03-08 Hitachi Metals, Ltd. 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP2010097963A (ja) * 2008-10-14 2010-04-30 Hitachi Metals Ltd 回路基板及びその製造方法、電子部品モジュール
WO2016125635A1 (ja) * 2015-02-02 2016-08-11 株式会社東芝 窒化珪素回路基板およびそれを用いた電子部品モジュール
WO2018012616A1 (ja) * 2016-07-14 2018-01-18 株式会社 東芝 セラミックス回路基板および半導体モジュール
JP2018032799A (ja) 2016-08-25 2018-03-01 Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 光照射装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007086U (ja) * 1994-06-30 1995-02-07 日本インター株式会社 絶縁基板
JP2002029850A (ja) * 2000-07-17 2002-01-29 Denki Kagaku Kogyo Kk 窒化ケイ素焼結体とその製造方法
JP3922538B2 (ja) * 2002-04-18 2007-05-30 日立金属株式会社 セラミックス回路基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221547A (ja) 2002-12-27 2004-08-05 Mitsubishi Materials Corp 熱伝導性複層基板及びパワーモジュール用基板
WO2007026547A1 (ja) * 2005-08-29 2007-03-08 Hitachi Metals, Ltd. 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP2010097963A (ja) * 2008-10-14 2010-04-30 Hitachi Metals Ltd 回路基板及びその製造方法、電子部品モジュール
WO2016125635A1 (ja) * 2015-02-02 2016-08-11 株式会社東芝 窒化珪素回路基板およびそれを用いた電子部品モジュール
WO2018012616A1 (ja) * 2016-07-14 2018-01-18 株式会社 東芝 セラミックス回路基板および半導体モジュール
JP2018032799A (ja) 2016-08-25 2018-03-01 Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 光照射装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3761764A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022172900A1 (ja) * 2021-02-12 2022-08-18

Also Published As

Publication number Publication date
EP3761764A4 (en) 2021-12-01
JPWO2019167942A1 (ja) 2020-04-16
TW201937999A (zh) 2019-09-16
EP3761764A1 (en) 2021-01-06
US20200413534A1 (en) 2020-12-31
CN111758302A (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
KR102300972B1 (ko) 파워 모듈용 기판 유닛 및 파워 모듈
JP6417834B2 (ja) 冷却器付パワーモジュール用基板及び冷却器付パワーモジュール用基板の製造方法
WO2019167942A1 (ja) 絶縁回路基板
JP2018148064A (ja) ヒートシンク付パワーモジュール用基板
JP7151583B2 (ja) ヒートシンク付き絶縁回路基板
JP2019087586A (ja) 絶縁回路基板の製造方法、ヒートシンク付き絶縁回路基板の製造方法、及び、絶縁回路基板、ヒートシンク付き絶縁回路基板、並びに、絶縁回路基板の積層構造体の製造方法
KR20200138262A (ko) 절연 회로 기판용 접합체의 제조 방법 및 절연 회로 기판용 접합체
JP6896734B2 (ja) 回路基板および半導体モジュール
JP2013214566A (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP2013055237A (ja) パワーモジュール用基板の製造方法
WO2019167931A1 (ja) 絶縁回路基板
JP2015070061A (ja) パワーモジュール用基板の製造方法
JP7054073B2 (ja) ヒートシンク付き絶縁回路基板
JP7467936B2 (ja) ヒートシンク付絶縁回路基板、電子部品及びヒートシンク付絶縁回路基板の製造方法
JP2015130431A (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP7363583B2 (ja) 絶縁回路基板の製造方法
KR102363709B1 (ko) 구리/티탄/알루미늄 접합체, 절연 회로 기판, 히트싱크가 부착된 절연 회로 기판, 파워 모듈, led 모듈, 열전 모듈
JP2017168730A (ja) 回路基板及びその製造方法
JP2016152383A (ja) パワーモジュール用基板及びパワーモジュール
JP6149655B2 (ja) パワーモジュール用基板およびその製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2019546257

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19761715

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019761715

Country of ref document: EP

Effective date: 20200928