CN111758302A - 绝缘电路基板 - Google Patents

绝缘电路基板 Download PDF

Info

Publication number
CN111758302A
CN111758302A CN201980015203.9A CN201980015203A CN111758302A CN 111758302 A CN111758302 A CN 111758302A CN 201980015203 A CN201980015203 A CN 201980015203A CN 111758302 A CN111758302 A CN 111758302A
Authority
CN
China
Prior art keywords
circuit
layer
circuit layer
ceramic substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201980015203.9A
Other languages
English (en)
Inventor
北原丈嗣
大开智哉
长友义幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Publication of CN111758302A publication Critical patent/CN111758302A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明为一种绝缘电路基板，在陶瓷基板的一面接合形成有电路图案的电路层且在陶瓷基板的另一面接合金属层而成，其中，陶瓷基板的基于JIS16012008的三点弯曲强度为600MPa以上，电路层及金属层由铜或铜合金构成，电路层通过使多个冲切板隔开间隔而接合于陶瓷基板而形成，电路层的厚度为0.4mm以上且2.0mm以下，在电路层的接合面积为S1、金属层的接合面积为S2时的面积比S1/S2为0.5以上且0.8以下，在电路层的厚度为T1、金属层的厚度为T2时的厚度比T1/T2为1.2以上且1.7以下。

Description

绝缘电路基板
技术领域
本发明涉及一种在控制大电流及高电压的半导体装置中使用的功率模块用基板等绝缘电路基板。
本申请主张基于2018年2月27日申请的专利申请2018-032799号的优先权，并将其内容援用于此。
背景技术
作为功率模块用基板，已知有如下的功率模块用基板，该功率模块用基板在由以氮化铝为首的陶瓷构成的绝缘基板的一面接合有电路层，并且在另一面接合有金属层。
例如，在专利文献1中公开的功率模块用基板中，接合于绝缘基板的电路层及金属层分别由纯度为99.999％以上的纯铜构成。因此，在温度循环反复作用的情况下，在电路层及金属层产生再结晶，从而使产生在电路层及金属层内的内部应力降低，能够防止裂纹等。
近年来，作为绝缘基板，大多使用高强度的氮化硅陶瓷(Si3N4)基板。氮化硅陶瓷基板与由氮化铝构成的陶瓷基板相比，强度及导热率高。因此，能够将绝缘基板的厚度设为比由氮化铝构成的情况小，另一方面，能够将电路层及金属层的厚度设为比以往大(例如，0.4mm以上)。
专利文献1：日本特开2004-221547号公报
然而，在由氮化硅陶瓷构成绝缘基板(陶瓷基板)，且由铜或铜合金构成电路层及金属层时，因陶瓷基板与电路层及金属层的线膨胀系数(热膨胀率)之差大，因此在陶瓷基板上接合电路层及金属层之后，陶瓷基板的残留应力较大且产生翘曲。并且，伴随着陶瓷基板的薄壁化及铜电路层的厚壁化，由于对绝缘电路基板进行焊接时的翘曲变化较大，并且会给焊接带来障碍，因此期望高温时的翘曲变化小的绝缘电路基板。
关于绝缘电路基板，使用常规蚀刻法，在电路层上形成图案。然而，在蚀刻法中，为了将引线框与电路层一体化来确保陶瓷基板与电路层之间及陶瓷基板与金属层之间的焊锡可靠性，对于将金属层的尺寸设为大于陶瓷基板的尺寸等的结构设计而言，受到限制。
因此，可以考虑不使用蚀刻法而是利用冲压法形成具有图案的金属板并进行接合的情况，但在焊接时高温时的翘曲变化变得更加明显。
发明内容
本发明是鉴于这种情况而完成的，其目的在于提供一种绝缘电路基板，该绝缘电路基板使用以冲压来进行冲切而成的金属板的同时，在焊接时能够抑制高温时的翘曲变化。
在陶瓷基板的表面产生的残留应力在电路层或金属层的接合面成为压缩应力，但由于在电路层侧形成有图案，因此在图案之间的部分，在电路层的表面侧产生拉伸应力，在其相反侧产生压缩应力。因此，容易产生使电路层侧成为凸起的翘曲。在该情况下，电路层及金属层越厚，则翘曲越明显。
本发明人深入研究的结果，发现通过适当地控制电路层与金属层的厚度，能够抑制翘曲。
本发明的绝缘电路基板具备：陶瓷基板，基于JIS1601 2008的三点弯曲强度为600MPa以上；电路层，由铜或铜合金构成，且通过多个小电路层以隔开间隔而形成规定形状的方式接合于所述陶瓷基板的一面而成，所述电路层的厚度T1为0.4mm以上且2.0mm以下；及金属层，由铜或铜合金构成，且接合于所述陶瓷基板的另一面，在所述电路层与所述陶瓷基板的接合面积为S1、所述金属层与所述陶瓷基板的接合面积为S2时的面积比S1/S2为0.5以上且0.8以下，在所述电路层的厚度为T1、所述金属层的厚度为T2时的厚度比T1/T2为1.2以上且1.7以下。
在本发明中，即使在陶瓷基板的电路图案之间(电路层中的小电路层之间)产生残留应力，也由于金属层的厚度比电路层的厚度薄，因此能够使陶瓷基板的电路层侧的面及金属层侧的面的应力平衡。因此，能够抑制因在焊接时的高温引起的翘曲变化。
厚度比T1/T2小于1.2时，无法消除使电路层侧成为凸起的翘曲，当超过1.7时，金属层变得过薄而高温的翘曲变化较大。另外，当面积比S1/S2为0.5以上且0.8以下时，如此设定厚度比T1/T2时，对于翘曲的抑制是有效的。
上述三点弯曲强度基于JIS1601 2008标准，是指将试验片(陶瓷基板)放置于以一定距离配置的两支点上且对支点间的中央的一点施加负载而折弯时的最大弯曲应力。
作为本发明的绝缘电路基板的优选的方式，优选所述陶瓷基板由氮化硅构成。
在本发明的绝缘电路基板的所述电路层中，所述小电路层可以由冲切板构成。根据本发明，作为形成与电路图案对应的规定形状的小电路层，通过钎焊等而在高温下接合有冲切板，该情况也能够抑制因加热冷却引起的变形。
在本发明的绝缘电路基板的所述电路层中，各所述小电路层可以为矩形等多边形平板。各小电路层为矩形等多边形时，其间隔形成为直线状，因此陶瓷基板的翘曲有可能变大，但根据本发明，能够抑制翘曲。
在本发明的绝缘电路基板的所述电路层中，多个所述小电路层的所述间隔也可以为0.5mm以上且2.0mm以下。
在本发明的绝缘电路基板的所述电路层中，多个所述小电路层优选为相同的组成。
在本发明的绝缘电路基板中，所述电路层与所述金属层优选为相同的组成。
根据本发明，在绝缘电路基板的焊接时能够抑制高温时的翘曲变化。
附图说明
图1是表示使用本发明的一实施方式所涉及的绝缘电路基板的功率模块的剖视图。
图2A是从电路层侧观察上述实施方式的绝缘电路基板的俯视图。
图2B是从金属层侧观察上述实施方式的绝缘电路基板的俯视图。
图3A是说明图1所示的绝缘电路基板的制造方法的剖视图。
图3B是说明图1所示的绝缘电路基板的制造方法的剖视图。
图3C是说明图1所示的绝缘电路基板的制造方法的剖视图。
具体实施方式
以下，参考附图对本发明的实施方式进行说明。
[绝缘电路基板的概略结构]
如图1所示，根据本发明所涉及的绝缘电路基板的制造方法制造的绝缘电路基板为所谓的功率模块用基板，如图1的双点划线所示，在绝缘电路基板1的表面搭载有元件30，形成功率模块用基板100。元件30为具备半导体的电子组件，可选择IGBT(Insulated GateBipolar Transistor：绝缘栅双极型晶体管)、MOSFET(Metal Oxide Semiconductor FieldEffect Transistor：金属氧化物半导体场效应晶体管)、FWD(Free Wheeling Diode：续流二极管)等各种半导体元件。
元件30虽省略图示，但在上部设置有上部电极部，在下部设置有下部电极部。元件30通过利用焊锡31等将下部电极部接合于电路层12的上表面而被搭载于电路层12的上表面。元件30的上部电极部通过利用焊锡等接合的引线框等而连接于电路层12的电路电极部等。
[绝缘电路基板的结构]
绝缘电路基板1具备陶瓷基板11、由接合于陶瓷基板11的一面的多个小电路层121、122构成的电路层12及接合于陶瓷基板11的另一面的金属层13。
陶瓷基板11为防止电路层12与金属层13之间的电连接的绝缘基板，其板厚T3为0.2mm～1.0mm，三点弯曲强度为600MPa以上。陶瓷基板11例如由氮化硅陶瓷(Si3N4)或氧化锆增强氧化铝基板等构成。此时，与由氮化铝(AlN)构成的陶瓷基板相比，能够提高强度及传热率。
本实施方式的陶瓷基板11由氮化硅陶瓷构成，其厚度T3设定为0.32mm，三点弯曲强度设定为600MPa以上且1020MPa以下。
在图1及图2A、图2B所示的例子中，电路层12由断开的两个小电路层121、122构成。各小电路层121、122均为多边形状(在本实施方式中为矩形状)，在陶瓷基板11的一面，以相互隔开间隔(例如，0.5mm～2.0mm)的方式接合。
电路层12(各小电路层121、122)由无氧铜等铜或添加锆的铜合金等铜合金构成，其厚度T1设定为0.4mm以上且2.0mm以下。板厚T1大于金属层13的板厚T2，厚度比T1/T2设定为1.2以上且1.7以下。在本实施方式的电路层12中，各小电路层121、122均为相同的组成。
本实施方式的电路层12由无氧铜构成，其板厚T1设定为0.8mm，各小电路层121、122的间隔设定为1.0mm。
金属层13由无氧铜等高纯度铜或添加锆的铜合金等铜合金构成，其板厚T2设定为0.3mm以上且1.6mm以下。如上述，金属层13的板厚T2小于电路层12的板厚T1，厚度比T1/T2设定为1.2以上且1.7以下。
本实施方式的金属层13由与电路层12相同组成的无氧铜构成，其板厚设定为0.6mm。
在如此构成的绝缘电路基板1中，将电路层12的接合面积设为S1(mm2)、将金属层13的接合面积设为S2(mm2)时，面积比S1/S2被调整为0.5以上且0.8以下的关系。上述接合面积S1、S2均为30℃时的值。
在本实施方式中，电路层12由小电路层121、122构成，因此电路层12的接合面积S1为小电路层121的接合面积S11与小电路层122的接合面积S12的总和。
[绝缘电路基板的制造方法]
接着，对本实施方式的绝缘电路基板1的制造方法进行说明。绝缘电路基板1的制造方法包括：金属板形成工序，对由铜或铜合金构成的板材进行冲压加工，形成成为金属层13的一片板的金属层用金属板130及成为具有规定形状(电路图案)的电路层12的电路层用金属板120；及接合工序，在加压状态下加热接合通过钎料而层叠于陶瓷基板11的金属层用金属板130及电路层用金属板120。以下，按照该工序的顺序进行说明。
(金属板形成工序)
首先，如图3A所示，通过冲压加工来冲切由铜或铜合金构成的经轧制的板材(以下，称为铜轧制材)，形成金属层用金属板130及电路层用金属板120。
具体而言，金属层用金属板130通过冲压厚度为0.3mm以上且1.6mm以下的铜轧制材而形成为矩形板状(例如，40mm×50mm)。电路层用金属板120通过对厚度为0.4mm以上且2.0mm以下的铜轧制材进行冲压而形成为所期望的图案形状(在图2A所示的例中为两片矩形状的冲切板)。即，电路层用金属板120相当于本发明的多个“冲切板”。如此形成的电路层用金属板120的面积S1与金属层用金属板130的面积S2的面积比S1/S2设定为0.5以上且0.8以下。
(接合工序)
接着，如图3B所示，在陶瓷基板11接合金属层用金属板130及电路层用金属板120。具体而言，在陶瓷基板11的表面及背面，分别夹着Ag-Cu-Ti系钎料箔14而层叠金属层用金属板130及电路层用金属板120。由碳板夹持这些层叠体，向层叠方向施加负载的同时在真空中进行加热，从而接合陶瓷基板11与金属层用金属板130及电路层用金属板120。由此，形成在图3C所示的陶瓷基板11的表面通过接合部(钎焊部)接合有电路层12且在背面通过接合部(钎焊部)接合有金属层13的绝缘电路基板1。
该接合工序中的向层叠方向的加压优选设为0.1MPa～1.0MPa，加热温度优选设为800℃～930℃。并且，Ag-Cu-Ti系钎料箔的厚度优选为5μm～15μm。此外，除了Ag-Cu-Ti系钎料以外，还能够使用Cu-P系钎料。
根据这种制造方法制造的绝缘电路基板1中，电路层12的厚度T1为0.4mm以上且2.0mm以下，电路层12的接合面积S1及金属层13的接合面积S2的面积比S1/S2为0.5以上且0.8以下，电路层12的厚度T1与金属层13的厚度T2的厚度比T1/T2为1.2以上且1.7以下。
在陶瓷基板11的表面产生的残留应力在电路层12或金属层13的接合面成为压缩应力，但由于在电路层12侧形成有图案，因此如图2A所示，在各小电路层121、122之间的部分(形成图案而露出的区域Ar1)，在背面侧产生压缩应力，而在表面侧产生拉伸应力。因此，容易产生使电路层12侧成为凸起的翘曲。在该情况下，电路层12及金属层13越厚，则翘曲越明显。
对此，在本实施方式中，即使在陶瓷基板11的各小电路层121、122之间(上述区域Ar1)产生残留应力，也由于金属层13的厚度比电路层12的厚度薄，因此能够保持陶瓷基板11的电路层12侧的面及金属层13侧的面的平衡。因此，即使未利用蚀刻法而是利用冲压法来形成电路层12的情况下，也能够在焊接时抑制高温的翘曲变化。
其他详细结构并不限定于实施方式的结构，在不脱离本发明的主旨的范围内能够施加各种变更。
例如，在上述实施方式中，说明了作为功率模块用基板使用绝缘电路基板1的例子，但该绝缘电路基板1也能够作为LED元件用基板等各种绝缘基板使用。
实施例
接着，利用实施例对本发明的效果进行详细说明，但本发明并不限定于下述实施例。
对于构成实施例1～7及比较例1及2的试料的部件，准备了由板厚0.32mm的氮化硅陶瓷构成的陶瓷基板，并且准备了由表1所示的板厚和接合面积的无氧铜形成的电路层及金属层。构成电路层的两个小电路层的间隔设为1.0mm。
在表1中，将电路层的厚度设为T1(mm)、将金属层的厚度设为T2(mm)、将电路层的接合面积设为S1(mm2)、将金属层的接合面积设为S2(mm2)。
根据在上述实施方式中叙述的制造方法接合这些部件制作了绝缘电路基板，并制作了实施例1～7及比较例1～2的各试料。对于所得到的各试料，在从30℃加热至285℃后进行冷却而成为30℃的一系列的加热试验中，分别从金属层侧测量了在285℃加热时的翘曲量(加热时翘曲)及加热至285℃后进行冷却而成为30℃时的30℃的翘曲量(返回翘曲)。关于翘曲量，将陶瓷基板的变化使用云纹式三维形状测量仪进行测量，并且还求出翘曲量的变化量(加热时翘曲与返回翘曲之差)。在各翘曲量中，将金属层成为凹状的翘曲标记为“-”值、将成为凸状的翘曲标记为“+”值。将结果示于表1。
[表1]
Figure BDA0002648273040000071
从表1可知，电路层的接合面积S1及金属层的接合面积S2的面积比S1/S2为0.5以上且0.8以下、厚度比T1/T2为1.2以上且1.7以下的实施例1～7中，可确认到得到在焊接时等情况下的高温时的翘曲量小且变化量也小为600μm以下的绝缘电路基板。
产业上的可利用性
本发明能够在绝缘电路基板的焊接时抑制高温时的翘曲变化。
符号说明
1 绝缘电路基板
11 陶瓷基板
12 电路层
13 金属层
14 钎料箔
30 元件
31 焊锡
100 功率模块
120 电路层用金属板(冲切板)
130 金属层用金属板
121 小电路层
122 小电路层
S1 接合面积
S2 接合面积
S11 接合面积
S12 接合面积
T1 电路层的厚度
T2 金属层的厚度
T3 陶瓷基板的厚度
Ar1 区域

Claims (8)

1.一种绝缘电路基板，其特征在于，具备：
陶瓷基板，基于JIS1601 2008的三点弯曲强度为600MPa以上；
电路层，由铜或铜合金构成，且通过多个小电路层以隔开间隔而形成规定形状的方式接合于所述陶瓷基板的一面而成，所述电路层的厚度T1为0.4mm以上且2.0mm以下；及
金属层，由铜或铜合金构成，且接合于所述陶瓷基板的另一面；
在所述电路层与所述陶瓷基板的接合面积为S1、所述金属层与所述陶瓷基板的接合面积为S2时的面积比S1/S2为0.5以上且0.8以下，
在所述金属层的厚度为T2时的厚度比T1/T2为1.2以上且1.7以下。
2.根据权利要求1所述的绝缘电路基板，其特征在于，
所述陶瓷基板由氮化硅构成。
3.根据权利要求1或2所述的绝缘电路基板，其特征在于，
在所述电路层中，各所述小电路层由冲切板构成。
4.根据权利要求1至3中任一项所述的绝缘电路基板，其特征在于，
在所述电路层中，各所述小电路层为多边形平板。
5.根据权利要求4所述的绝缘电路基板，其特征在于，
各所述小电路层为矩形。
6.根据权利要求1至5中任一项所述的绝缘电路基板，其特征在于，
在所述电路层中，多个所述小电路层的所述间隔为0.5mm以上且2.0mm以下。
7.根据权利要求1至6中任一项所述的绝缘电路基板，其特征在于，
在所述电路层中，多个所述小电路层为相同组成。
8.根据权利要求1至7中任一项所述的绝缘电路基板，其特征在于，
所述电路层与所述金属层为相同组成。
CN201980015203.9A 2018-02-27 2019-02-26 绝缘电路基板 Withdrawn CN111758302A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-032799 2018-02-27
JP2018032799 2018-02-27
PCT/JP2019/007316 WO2019167942A1 (ja) 2018-02-27 2019-02-26 絶縁回路基板

Publications (1)

Publication Number Publication Date
CN111758302A true CN111758302A (zh) 2020-10-09

Family

ID=67805819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980015203.9A Withdrawn CN111758302A (zh) 2018-02-27 2019-02-26 绝缘电路基板

Country Status (6)

Country Link
US (1) US20200413534A1 (zh)
EP (1) EP3761764A4 (zh)
JP (1) JPWO2019167942A1 (zh)
CN (1) CN111758302A (zh)
TW (1) TW201937999A (zh)
WO (1) WO2019167942A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220312585A1 (en) * 2021-03-29 2022-09-29 Beijing Xiaomi Mobile Software Co., Ltd. Welding quality processing method and device, and circuit board

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112805822A (zh) * 2018-12-06 2021-05-14 日本碍子株式会社 半导体装置用基板
JPWO2022172900A1 (zh) * 2021-02-12 2022-08-18

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007086U (ja) * 1994-06-30 1995-02-07 日本インター株式会社 絶縁基板
JP2002029850A (ja) * 2000-07-17 2002-01-29 Denki Kagaku Kogyo Kk 窒化ケイ素焼結体とその製造方法
JP3922538B2 (ja) * 2002-04-18 2007-05-30 日立金属株式会社 セラミックス回路基板の製造方法
JP4206915B2 (ja) 2002-12-27 2009-01-14 三菱マテリアル株式会社 パワーモジュール用基板
US8563869B2 (en) * 2005-08-29 2013-10-22 Hitachi Metals, Ltd. Circuit board and semiconductor module using this, production method for circuit board
JP2010097963A (ja) * 2008-10-14 2010-04-30 Hitachi Metals Ltd 回路基板及びその製造方法、電子部品モジュール
US10109555B2 (en) * 2015-02-02 2018-10-23 Kabushiki Kaisha Toshiba Silicon nitride circuit board and electronic component module using the same
WO2018012616A1 (ja) * 2016-07-14 2018-01-18 株式会社 東芝 セラミックス回路基板および半導体モジュール
JP6533501B2 (ja) 2016-08-25 2019-06-19 Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 光照射装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220312585A1 (en) * 2021-03-29 2022-09-29 Beijing Xiaomi Mobile Software Co., Ltd. Welding quality processing method and device, and circuit board
US11617258B2 (en) * 2021-03-29 2023-03-28 Beijing Xiaomi Mobile Software Co., Ltd. Welding quality processing method and device, and circuit board

Also Published As

Publication number Publication date
EP3761764A4 (en) 2021-12-01
WO2019167942A1 (ja) 2019-09-06
JPWO2019167942A1 (ja) 2020-04-16
TW201937999A (zh) 2019-09-16
EP3761764A1 (en) 2021-01-06
US20200413534A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
KR102300972B1 (ko) 파워 모듈용 기판 유닛 및 파워 모듈
US9615442B2 (en) Power module substrate and power module
JP4692708B2 (ja) セラミックス回路基板およびパワーモジュール
JP6435945B2 (ja) ヒートシンク付きパワーモジュール用基板
US9096471B2 (en) Method for producing a layered material
JP6417834B2 (ja) 冷却器付パワーモジュール用基板及び冷却器付パワーモジュール用基板の製造方法
JP5125241B2 (ja) パワーモジュール用基板の製造方法
CN111758302A (zh) 绝缘电路基板
JP2019087586A (ja) 絶縁回路基板の製造方法、ヒートシンク付き絶縁回路基板の製造方法、及び、絶縁回路基板、ヒートシンク付き絶縁回路基板、並びに、絶縁回路基板の積層構造体の製造方法
JP5987418B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP5786569B2 (ja) パワーモジュール用基板の製造方法
JP5772088B2 (ja) パワーモジュール用基板の製造方法及びパワーモジュール用基板
CN111771275B (zh) 绝缘电路基板
JP7135951B2 (ja) 絶縁回路基板の製造方法
US11289390B2 (en) Insulation circuit board with heat sink
EP3395783B1 (en) Method for producing a sintered joint between a ceramic substrate and a carrier
JP2010267997A (ja) セラミックス回路基板およびパワーモジュール
JP2021141150A (ja) 絶縁回路基板の製造方法
CN116913885A (zh) 半导体器件组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20201009

WW01 Invention patent application withdrawn after publication