TW201937999A - 絕緣電路基板 - Google Patents

絕緣電路基板 Download PDF

Info

Publication number
TW201937999A
TW201937999A TW108106692A TW108106692A TW201937999A TW 201937999 A TW201937999 A TW 201937999A TW 108106692 A TW108106692 A TW 108106692A TW 108106692 A TW108106692 A TW 108106692A TW 201937999 A TW201937999 A TW 201937999A
Authority
TW
Taiwan
Prior art keywords
circuit
layer
circuit layer
metal layer
thickness
Prior art date
Application number
TW108106692A
Other languages
English (en)
Inventor
北原丈嗣
大開智哉
長友義幸
Original Assignee
日商三菱綜合材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱綜合材料股份有限公司 filed Critical 日商三菱綜合材料股份有限公司
Publication of TW201937999A publication Critical patent/TW201937999A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本發明係一種絕緣電路基板，係於陶瓷基板之一方的面，接合有形成電路圖案之電路層，而於陶瓷基板之另一方的面，接合有金屬層所成之絕緣電路基板，其中，陶瓷基板係依據JIS1601 2008之三點彎曲強度為600MPa以上，而電路層及金屬層係由銅或銅合金所成，電路層係經由拉開間隔而接合複數之開通板於陶瓷基板而加以形成，電路層之厚度係為0.4mm以上2.0mm以下，將電路層之接合面積作為S1、金屬層之接合面積作為S2時之面積比S1/S2為0.5以上0.8以下，將電路層之厚度作為T1，金屬層之厚度作為T2時之厚度比T1/T2為1.2以上1.7以下者。

Description

絕緣電路基板
本發明係有關使用於控制大電流，高電壓之半導體裝置之功率模組用基板等之絕緣電路基板。
本申請係依據申請於2018年2月27日之日本特願2018-032799號而主張優先權，而將此內容援用於其。
作為功率模組用基板，知道有接合電路層於將氮化鋁為始之陶瓷所成之絕緣基板之一方的面同時，於另一方的面，接合金屬層之功率模組用基板。
例如，在揭示於專利文獻1之功率模組用基板中，接合於絕緣基板之各電路層及金屬層係由純度為99.999%以上的純銅所構成。因此，經由對於溫度循環反覆作用之情況，於電路層及金屬層產生再結晶之時，使產生於電路層及金屬層內之內部應力降低，可防止斷裂等。
近年，作為絕緣基板，使用高強度之氮化矽陶瓷(Si3 N4 )基板者為多。氮化矽陶瓷基板係比較於經由氮化鋁而構成之陶瓷基板，強度及熱傳導率為高。因此，可將絕緣基板之厚度作為較以氮化鋁而構成之情況為小，另一方面，可將電路層及金屬層之厚度作為較以往為大(例如，0.4mm以上)。
先前技術文獻
專利文獻
專利文獻1：日本特開2004-221547號公報
發明欲解決之課題
但，經由氮化矽陶瓷而構成絕緣基板(陶瓷基板)，而經由銅或銅合金而構成電路層及金屬層時，因陶瓷基板與電路層及金屬層的線膨脹係數(熱膨脹率)的差為大之故，在接合電路層及金屬層於陶瓷基板之後，陶瓷基板的殘留應力則產生有大的彎曲。另外，伴隨著陶瓷基板的薄化及銅電路層之厚化，因對於絕緣電路基板之焊接時的彎曲變化變大，以及對於焊接帶來障礙之故，高溫時之彎曲的變化小之絕緣電路基板為佳。
絕緣電路基板係使用以往蝕刻法，形成圖案於電路層。但在蝕刻法中，為了將引線架與電路層作為一體化，以及確保陶瓷基板與電路層之間及陶瓷基板與金屬層之間的焊錫信賴性，而對於將金屬層之尺寸作為較陶瓷基板之尺寸為大等之構造設計而言，產生有限制。
因此，未使用蝕刻，而考慮經由沖壓法而形成具有圖案之金屬板進行接合者，但焊接時之高溫時的彎曲變化則變為更顯著。
本發明係有鑑於如此之情事所作為之構成，其目的為提供：使用以沖壓而開通之金屬板之同時，可抑制在焊接時之高溫時的彎曲變化之絕緣電路基板者。

為了解決課題之手段
產生於陶瓷基板的表面之殘留應力係在電路層或金屬層之接合面中成為壓縮應力，但在電路層側中，因形成有圖案之故，在圖案間的部分中，於電路層的表側產生有拉伸應力，而於其相反側產生有壓縮應力。因此，容易產生將電路層側作為凸之彎曲。此情況，電路層及金屬層越厚，彎曲亦成為顯著。
本發明者們係銳意研究之結果，經由適當地控制電路層與金屬層之厚度之時，發現可抑制彎曲者。
本發明之絕緣電路基板係具備：依據JIS1601 2008之三點彎曲強度為600MPa以上之陶瓷基板，和由銅或銅合金所成，複數之小電路層則呈拉開間隔而構成特定形狀地，接合於前述陶瓷基板之一方的面所成之厚度T1為0.4mm以上2.0mm以下之電路層，和經由銅或銅合金而加以構成，接合於前述陶瓷基板之另一方的面所成之金屬層；將對於前述陶瓷基板而言之前述電路層之接合面積作為S1、前述金屬層之接合面積作為S2時之面積比S1/ S2為0.5以上0.8以下，而將前述電路層之厚度作為T1，前述金屬層之厚度作為T2時之厚度比T1/T2為1.2以上1.7以下。
在本發明中，即使於陶瓷基板之電路圖案間(在電路層之小電路層間)產生有殘留應力，因金屬層之厚度則較電路層之厚度為薄之故，亦可使陶瓷基板之電路層側的面及金屬層側的面之應力作為平衡者。隨之，可抑制經由在焊接時之高溫的彎曲變化。
在厚度比T1/T2不足1.2中，無法消解將電路層側作為凸的彎曲，而當超過1.7時，金屬層變為過薄而高溫的彎曲變化則變大。然而，當面積比S1/S2為0.5以上0.8以下情況，將厚度比T1/T2設定為如此時，對於彎曲之抑制而為有效。
上述三點彎曲強度係指：依據JIS1601 2008規格之構成，而將試驗片(陶瓷基板)，放置於配置為一定距離之2支點上，加上負載於支點間之中央的1點而彎曲時之最大彎曲應力。
作為本發明之絕緣電路基板之理想的形態，前述陶瓷基板係經由氮化矽而加以構成即可。
在本發明之絕緣電路基板的前述電路層中，前述小電路層係由開通板所成亦可。如根據本發明，作為構成對應於電路圖案之特定形狀的小電路層，經由焊接等而以高溫加以接合開通板之情況，亦可抑制經由加熱冷卻之變形。
在本發明之絕緣電路基板的前述電路層中，各前述小電路層係為矩形等之多角形平板亦可。各小電路層為矩形等之多角形時，其間隔係因形成為直線狀之故，有著陶瓷基板的彎曲變大之虞，但如根據本發明，可抑制彎曲。
在本發明之絕緣電路基板的前述電路層中，複數之前述小電路層之前述間隔係為0.5mm以上2.0mm以下亦可。
在本發明之絕緣電路基板的前述電路層中，複數之前述小電路層係為相同的組成。
在本發明之絕緣電路基板中，前述電路層與前述金屬層係為相同的組成即可。

發明效果
如根據本發明，可抑制在絕緣電路基板之焊接時之高溫時的彎曲變化。
以下，對於本發明之實施形態，參照圖面同時加以說明。
[絕緣電路基板之概略構成]
經由有關本發明之絕緣電路基板之製造方法而加以製造之絕緣電路基板1係如圖1所示，為所謂之功率模組用基板，如以圖1之二點鎖鏈線所示，對於絕緣電路基板1之表面，搭載有元件30，而成為功率模組用基板100。元件30係具備半導體之電子構件，而加以選擇IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等各種半導體元件。
元件30係雖省略圖示，但於上部設置有上部電極部，而於下部設置有下部電極部。元件30係下部電極部則對於電路層12之上面，係由經由焊錫31等而加以接合者，搭載於電路層12之上面。元件30之上部電極部係藉由以焊錫等而接合之引線架等，連接於電路層12之電路電極部等。
[絕緣電路基板之構成]
絕緣電路基板1係具有：陶瓷基板11，和接合於陶瓷基板11之一方的面之複數之小電路層121，122所成之電路層12，和接合於陶瓷基板11之另一方的面之金屬層13。
陶瓷基板11係防止電路層12與金屬層13之間的電性連接之絕緣基板，其板厚T3係0.2mm～1.0mm、三點彎曲強度為600MPa以上。陶瓷基板11係例如，經由氮化矽陶瓷(Si3 N4 )或鋯強化氧化鋁基板等而加以構成。此情況，比較於經由氮化鋁(AlN)而構成之陶瓷基板，可提高強度及熱傳達率者。
本實施形態之陶瓷基板11係經由氮化矽陶瓷而加以構成，其厚度T3係設定為0.32mm、三點彎曲強度設定為600MPa以上1020MPa以下。
電路層12係在圖1及圖2A，2B所示的例中，由分斷之2個小電路層121，122所成。各小電路層121，122係均為多角形狀(在本實施形態中係矩形狀)，於陶瓷基板11之一方的面，相互拉開間隔(例如，0.5mm～2.0 mm)而加以接合。
電路層12(各小電路層121，122)係經由無氧銅等之銅或鋯添加銅合金等之銅合金而加以構成，其厚度T1係設定為0.4mm以上2.0mm以下。板厚T1係較金屬層13之板厚T2為大，而厚度比T1/T2則設定為1.2以上1.7以下。在本實施形態之電路層12中，各小電路層121，122係均為相同的組成。
本實施形態之電路層12係經由無氧銅而加以構成，其板厚T1設定為0.8mm、而各小電路層121，122之間隔係設定為1.0mm。
金屬層13係經由無氧銅等之高純度銅或鋯添加銅合金等之銅合金而加以構成，其板厚T2係設定為0.3mm以上1.6mm以下。如上述，金屬層13之板厚T2係較電路層12之板厚T1為小，而厚度比T1/T2則設定為1.2以上1.7以下。
本實施形態之金屬層13係經由與電路層12相同組成之無氧銅而加以構成，其板厚設定為0.6mm。
在如此所構成之絕緣電路基板1中，將電路層12的接合面積作為S1(mm2 )、而將金屬層13的接合面積作為S2(mm2 )時，面積比S1/S2係調整為成為0.5以上0.8以下之關係。上述接合面積S1，S2係均為在30℃的值。
在本實施形態中，電路層12係小回路層121，122所成之故，電路層12之接合面積S1係成為小電路層121的接合面積S11與小電路層122的接合面積S12的總合。
[絕緣電路基板之製造方法]
接著，對於經由本實施形態之絕緣電路基板1之製造方法加以說明。絕緣電路基板1之製造方法係包含：沖壓加工經由銅或銅合金而構成之板材而形成成為金屬層13之一片板的金屬層用金屬板130及具有特定形狀(電路圖案)之成為電路層12之電路層用金屬板120之金屬板形成工程，和以加壓狀態而加熱接合藉由焊料材而層積於陶瓷基板11之金屬層用金屬板130及電路層用金屬板120之接合工程。於以下，此工程依序進行說明。
(金屬板形成工程)
首先，如圖3A所示，經由沖壓加工而開通經由銅或銅合金而加以形成之延壓的板材(以下，稱為銅延壓材)，形成金屬層用金屬板130及電路層用金屬板120。
具體而言，金屬層用金屬板130係經由沖壓厚度0.3mm以上1.6mm以下之銅延壓材之時，加以形成矩形板狀(例如，40mm×50mm)。電路層用金屬板120係經由沖壓厚度0.4mm以上2.0mm以下之銅延壓材而形成為期望之圖案形狀(在圖2A所示的例中，係2片的矩形狀的開通板)。即，電路層用金屬板120係相當於本發明之複數的「開通板」。如此作為所形成之電路層用金屬板120之面積S1與屬層用金屬板130之面積S2的面積比S1/S2係設定為0.5以上0.8以下。
(接合工程)
接著，如圖3B所示，於陶瓷基板11接合金屬層用金屬板130及電路層用金屬板120。具體而言，於陶瓷基板11之表面及背面，各使Ag-Cu-Ti系焊料材箔14介入存在而層積金屬層用金屬板130及電路層用金屬板120。經由碳板而夾持此等層積體，加上負載於層積方向之同時，在真空中進行加熱之時，接合陶瓷基板11與金屬層用金屬板130及電路層用金屬板120。經由此，加以形成於圖3C所示之陶瓷基板11的表面，藉由接合部(焊接部)而加以接合電路層12，而於背面，藉由接合部(焊接部)而加以接合金屬層13之絕緣電路基板1。
對於在此工程之層積方向的加壓係作為0.1MPa～1.0MPa，加熱溫度係作為800℃~930℃即可。另外，Ag-Cu-Ti系之焊料材箔係厚度5μm～15μm即可。更且，Ag-Cu-Ti系之焊料材之其他，亦可使用Cu-P系焊料材。
經由如此所製造方法而製造之絕緣電路基板1係電路層12之厚度T1為0.4mm以上2.0mm以下，而電路層12之接合面積S1及金屬層13之接合面積S2的面積比S1/S2為0.5以上0.8以下、電路層12之厚度T1與金屬層13之厚度T2之厚度比T1/T2則成為1.2以上1.7以下。
產生於陶瓷基板11之表面的殘留應力係在電路層12或金屬層13之接合界面中，成為壓縮應力，但在電路層12側中，因形成有圖案之故，如圖2A所示，在各小電路層121，122間的部分(經由形成有圖案而露出之範圍Ar1)中，於背側產生有壓縮應力，而於表側產生有拉伸應力。因此，容易產生將電路層12側作為凸之彎曲。此情況，電路層12及金屬層13越厚，彎曲亦越顯著。
對此，在本實施形態中，即使於陶瓷基板11之各小電路層121，122間(上述範圍Ar1)產生殘留應力，因金屬層13之厚度則較電路層12之厚度為薄之故，可保持陶瓷基板11之電路層12側的面及金屬層13側的面之平衡者。隨之，即使未由蝕刻法而經由沖壓法而形成電路層12之情況，亦可抑制在焊接時之高溫的彎曲變化。
其他的細部構成係未限定於實施形態之構成者，在不脫離本發明之內容的範圍，可加上種種變更者。
例如，在上述實施形態中，說明過作為功率模組用基板而使用絕緣電路基板1的例，但此絕緣電路基板1係亦可作為LED元件用基板等，各種的絕緣基板而使用者。

實施例
接著，對於本發明之效果而使用實施例加以詳細說明，但本發明係並不限定於下述之實施例者。
對於構成實施例1~7及比較例1及2的試料之構件係準備板厚0.32mm之氮化矽陶瓷所成之陶瓷基板之同時，準備經由表1所示之板厚，接合面積之無氧銅而形成之電路層及金屬層。構成電路層之2個小電路層之間隔係作為1.0mm。
在表1中，將電路層之厚度作為T1(mm)、而將金屬層之厚度作為T2(mm)、將電路層之接合面積作為S1(mm2 )，將金屬層之接合面積作為S2(mm2 )。
經由在上述實施形態而敘述之製造方法而接合此等構件，製作絕緣電路基板，再製作實施例1~7及比較例1~2之各試料。對於所得到之各試料，在自30℃加熱至285℃後，進行冷卻而作為30℃之一連串之加熱試驗中，將285℃加熱時之彎曲量(加熱時彎曲)及加熱至285℃後，進行冷卻而成為30℃時，在30℃之彎曲量(返回彎曲)，各自金屬層側進行測定。彎曲量係將陶瓷基板的變化，以波紋式三次元形狀測定機而測定，亦求取彎曲量的變化量(加熱時彎曲與返回的差)。在各彎曲量中，將金屬層成為凹狀的彎曲表記為「-」、而將成為凸狀之彎曲表記為「+」。將結果示於表1。
從表1了解到，電路層之接合面積S1及金屬層之接合面積S2的面積比S1/S2為0.5以上0.8以下，厚度比T1/T2為1.2以上1.7以下之實施例1~7中，可確認到得到在焊接時等之高溫時之彎曲量為小，變化量亦為小的600μm以下絕緣電路基板者。

產業上之利用可能性
可抑制在絕緣電路基板之焊接時之高溫時的彎曲變化。
1‧‧‧絕緣電路基板
11‧‧‧陶瓷基板
12‧‧‧電路層
13‧‧‧金屬層
14‧‧‧焊料材箔
30‧‧‧元件
31‧‧‧焊錫
100‧‧‧功率模組
120‧‧‧電路層用金屬板(開通板)
130‧‧‧金屬層用金屬板
121‧‧‧小電路層
122‧‧‧小電路層
S1‧‧‧接合面積
S2‧‧‧接合面積
S11‧‧‧接合面積
S12‧‧‧接合面積
T1‧‧‧電路層之厚度
T2‧‧‧金屬層之厚度
T3‧‧‧陶瓷基板之厚度
Ar1‧‧‧範圍
圖1係顯示使用有關本發明之一實施形態的絕緣電路基板之功率模組的剖面圖。
圖2A係自電路層側而視在上述實施形態之絕緣電路基板的平面圖。
圖2B係自金屬層側而視在上述實施形態之絕緣電路基板的平面圖。
圖3A係說明圖1所示之絕緣電路基板之製造方法之剖面圖。
圖3B係說明圖1所示之絕緣電路基板之製造方法之剖面圖。
圖3C係說明圖1所示之絕緣電路基板之製造方法之剖面圖。

Claims (8)

  1. 一種絕緣電路基板，其特徵為具備： 依據JIS1601 2008之三點彎曲強度為600MPa以上之陶瓷基板， 和由銅或銅合金所成，複數之小電路層則呈拉開間隔而構成特定形狀地，接合於前述陶瓷基板之一方的面所成之厚度T1為0.4mm以上2.0mm以下之電路層， 和由銅或銅合金所成，接合於前述陶瓷基板之另一方的面所成之金屬層； 將對於前述陶瓷基板而言之前述電路層之接合面積作為S1、前述金屬層之接合面積作為S2時之面積比S1/S2為0.5以上0.8以下， 將前述金屬層之厚度作為T2時之厚度比T1/T2為1.2以上1.7以下者。
  2. 如申請專利範圍第1項記載之絕緣電路基板，其中，前述陶瓷基板係經由氮化矽而加以構成者。
  3. 如申請專利範圍第1項或第2項記載之絕緣電路基板，其中，在前述電路層中，各前述小電路層係由開通板所成者。
  4. 如申請專利範圍第1項至第3項任一項記載之絕緣電路基板，其中，在前述電路層中，各前述小電路層係為多角形平板者。
  5. 如申請專利範圍第4項記載之絕緣電路基板，其中，各前述小電路層係為矩形者。
  6. 如申請專利範圍第1項至第5項任一項記載之絕緣電路基板，其中，在前述電路層中，複數之前述小電路層的前述間隔係0.5mm以上2.0mm以下者。
  7. 如申請專利範圍第1項至第6項任一項記載之絕緣電路基板，其中，在前述電路層中，複數之前述小電路層係為相同組成者。
  8. 如申請專利範圍第1項至第7項任一項記載之絕緣電路基板，其中，前述電路層與前述金屬層係為相同組成者。
TW108106692A 2018-02-27 2019-02-27 絕緣電路基板 TW201937999A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-032799 2018-02-27
JP2018032799 2018-02-27

Publications (1)

Publication Number Publication Date
TW201937999A true TW201937999A (zh) 2019-09-16

Family

ID=67805819

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108106692A TW201937999A (zh) 2018-02-27 2019-02-27 絕緣電路基板

Country Status (6)

Country Link
US (1) US20200413534A1 (zh)
EP (1) EP3761764A4 (zh)
JP (1) JPWO2019167942A1 (zh)
CN (1) CN111758302A (zh)
TW (1) TW201937999A (zh)
WO (1) WO2019167942A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112805822A (zh) * 2018-12-06 2021-05-14 日本碍子株式会社 半导体装置用基板
JPWO2022172900A1 (zh) * 2021-02-12 2022-08-18
CN113068326B (zh) * 2021-03-29 2022-09-30 北京小米移动软件有限公司 一种焊接质量处理方法及装置、电路板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007086U (ja) * 1994-06-30 1995-02-07 日本インター株式会社 絶縁基板
JP2002029850A (ja) * 2000-07-17 2002-01-29 Denki Kagaku Kogyo Kk 窒化ケイ素焼結体とその製造方法
JP3922538B2 (ja) * 2002-04-18 2007-05-30 日立金属株式会社 セラミックス回路基板の製造方法
JP4206915B2 (ja) 2002-12-27 2009-01-14 三菱マテリアル株式会社 パワーモジュール用基板
US8563869B2 (en) * 2005-08-29 2013-10-22 Hitachi Metals, Ltd. Circuit board and semiconductor module using this, production method for circuit board
JP2010097963A (ja) * 2008-10-14 2010-04-30 Hitachi Metals Ltd 回路基板及びその製造方法、電子部品モジュール
US10109555B2 (en) * 2015-02-02 2018-10-23 Kabushiki Kaisha Toshiba Silicon nitride circuit board and electronic component module using the same
WO2018012616A1 (ja) * 2016-07-14 2018-01-18 株式会社 東芝 セラミックス回路基板および半導体モジュール
JP6533501B2 (ja) 2016-08-25 2019-06-19 Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 光照射装置

Also Published As

Publication number Publication date
EP3761764A4 (en) 2021-12-01
WO2019167942A1 (ja) 2019-09-06
JPWO2019167942A1 (ja) 2020-04-16
EP3761764A1 (en) 2021-01-06
US20200413534A1 (en) 2020-12-31
CN111758302A (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
TW201626513A (zh) 功率模組用基板單元及功率模組
US8772926B2 (en) Production method of cooler
TW201937999A (zh) 絕緣電路基板
WO2020071185A1 (ja) 半導体装置および半導体装置の製造方法
JP6417834B2 (ja) 冷却器付パワーモジュール用基板及び冷却器付パワーモジュール用基板の製造方法
JP5989465B2 (ja) 絶縁基板の製造方法
JP7151583B2 (ja) ヒートシンク付き絶縁回路基板
KR20200138262A (ko) 절연 회로 기판용 접합체의 제조 방법 및 절연 회로 기판용 접합체
TWI762771B (zh) 絕緣電路基板
JP2017165629A (ja) 接合体の製造方法、及び、パワーモジュール用基板の製造方法
TWI770373B (zh) 附散熱片的絕緣電路基板
JP7424145B2 (ja) 絶縁回路基板
JP2019087608A (ja) 接合体、絶縁回路基板、ヒートシンク付絶縁回路基板、ヒートシンク、及び、接合体の製造方法、絶縁回路基板の製造方法、ヒートシンク付絶縁回路基板の製造方法、ヒートシンクの製造方法
JP2016152383A (ja) パワーモジュール用基板及びパワーモジュール
JP2017168730A (ja) 回路基板及びその製造方法
JP2020013915A (ja) ヒートシンク付き絶縁回路基板の製造方法及びヒートシンク付き絶縁回路基板
JP2020145369A (ja) 絶縁回路基板及びその製造方法
JP2015070062A (ja) パワーモジュール用基板およびその製造方法