WO2019167931A1 - 絶縁回路基板 - Google Patents

絶縁回路基板 Download PDF

Info

Publication number
WO2019167931A1
WO2019167931A1 PCT/JP2019/007268 JP2019007268W WO2019167931A1 WO 2019167931 A1 WO2019167931 A1 WO 2019167931A1 JP 2019007268 W JP2019007268 W JP 2019007268W WO 2019167931 A1 WO2019167931 A1 WO 2019167931A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
circuit
metal layer
thickness
circuit layer
Prior art date
Application number
PCT/JP2019/007268
Other languages
English (en)
French (fr)
Inventor
丈嗣 北原
遼平 湯本
長友　義幸
Original Assignee
三菱マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱マテリアル株式会社 filed Critical 三菱マテリアル株式会社
Priority to US16/977,269 priority Critical patent/US11013107B2/en
Priority to EP19760099.2A priority patent/EP3761351B1/en
Priority to CN201980015193.9A priority patent/CN111771275B/zh
Publication of WO2019167931A1 publication Critical patent/WO2019167931A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/121—Metallic interlayers based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/124—Metallic interlayers based on copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/343—Alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/366—Aluminium nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/368—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/402—Aluminium
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/407—Copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/704—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the ceramic layers or articles
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/706—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the metallic layers or articles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/033—Punching metal foil, e.g. solder foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants

Definitions

  • the present invention relates to an insulating circuit substrate such as a power module substrate used in a semiconductor device that controls a large current and a high voltage.
  • a power module substrate used in a semiconductor device that controls a large current and a high voltage.
  • a power module board As an insulated circuit board, a power module board is known in which a circuit layer is bonded to one surface of an insulating substrate made of ceramics such as aluminum nitride and a metal layer is bonded to the other surface.
  • each of the circuit layer and the metal layer bonded to the insulating substrate is made of pure copper having a purity of 99.999% or more. For this reason, when the temperature cycle repeatedly acts, recrystallization occurs in the circuit layer and the metal layer, thereby reducing the internal stress generated in the circuit layer and the metal layer so that cracks and the like do not occur. However, the effect may not be sufficient.
  • an insulating circuit board in which an aluminum layer made of aluminum or an aluminum alloy is bonded to the surface of a ceramic substrate and a copper layer made of copper or a copper alloy is solid-phase diffusion bonded to the upper surface of the aluminum layer has been used. Since the aluminum layer has a stress buffering function, the thickness of the aluminum layer bonded to the surface of the ceramic substrate and the thickness of the copper layer are preferably set to be substantially the same. Further, the thickness of the copper layer can be set to 0.4 mm or more by the stress buffering function of the aluminum layer, for example.
  • a circuit layer and a metal layer made of aluminum or an aluminum alloy are joined to the surface of the ceramic substrate, a circuit pattern is formed on the circuit layer, and then a relatively thick metal plate made of copper or a copper alloy is formed on the upper surface of the circuit layer and the metal layer.
  • ⁇ Insulation circuit board with small change in warpage at high temperature is desired because warping changes when soldering to the insulation circuit board is large.
  • the present invention has been made in view of such circumstances, and an object of the present invention is to provide an insulated circuit board capable of suppressing a warp change.
  • An insulating circuit board comprises a ceramic substrate; a circuit layer bonded to one surface of the ceramic substrate to form a circuit pattern; and a metal layer bonded to the other surface of the ceramic substrate.
  • a thickness of each of the first circuit layer and the first metal layer is equal to or greater than 0.2 mm and equal to or less than 0.9 mm.
  • the area ratio S1 / S2 between the junction area S1 of the circuit layer and the junction area S2 of the metal layer is 0.5 to 0.8 and the thickness T1 of the second circuit layer is 5 mm to 2.0 mm.
  • the thickness ratio T1 / T2 of the second metal layer to the thickness T2 is 1.4 or more and 3.2 or less.
  • the second circuit layer and the second metal layer are joined to the upper surfaces of the first circuit layer and the first metal layer, even if stress is generated between the circuit patterns of the ceramic substrate, Since the thickness is thinner than the thickness of the second circuit layer, it is possible to balance the stress on the surface on the circuit layer side and the surface on the metal layer side of the ceramic substrate. Therefore, it is possible to suppress a change in warp at a high temperature during soldering while reducing the warp of the insulating circuit board.
  • the thickness ratio T1 / T2 is less than 1.4, it is impossible to eliminate the warp that is convex on the circuit layer side. If the thickness ratio T1 / T2 exceeds 3.2, the second metal layer is too thin and the temperature is high. The warpage change is large. Setting the thickness ratio T1 / T2 in this way is effective for reducing warpage when the area ratio S1 / S2 is 0.5 or more and 0.8 or less.
  • the thickness of the first circuit layer and the first metal layer is less than 0.2 mm, the stress buffering effect due to aluminum or an aluminum alloy is reduced, and when it exceeds 0.9 mm, there are large restrictions when forming a circuit pattern.
  • the second circuit layer is solid phase diffusion bonded to the upper surface of the first circuit layer
  • the second metal layer is solid phase bonded to the upper surface of the first metal layer. It is good to be diffusion bonded.
  • the thickness T1 of the second circuit layer is 1.0 mm or greater and 2.0 mm or less.
  • the area ratio S1 / S2 is 0.6 or more and 0.8 or less.
  • the thickness ratio T1 / T2 is 1.8 or more and 2.5 or less.
  • each thickness of the first circuit layer and the first metal layer is 0.2 mm or more and 0.6 mm or less.
  • the circuit pattern may have a circuit layer non-bonding portion having a width of 0.5 mm to 2.0 mm.
  • the thickness of the ceramic substrate is 0.2 mm to 1.2 mm.
  • FIG. 1 It is sectional drawing which shows the power module using the insulated circuit board which concerns on one Embodiment of this invention. It is the top view which looked at the insulated circuit board in the said embodiment from the circuit layer side. It is the top view which looked at the insulated circuit board in the said embodiment from the metal layer side. It is sectional drawing explaining the manufacturing method of the insulated circuit board shown in FIG. It is sectional drawing explaining the manufacturing method of the insulated circuit board shown in FIG. It is sectional drawing explaining the manufacturing method of the insulated circuit board shown in FIG. It is sectional drawing explaining the manufacturing method of the insulated circuit board shown in FIG. It is sectional drawing explaining the manufacturing method of the insulated circuit board shown in FIG. It is sectional drawing explaining the manufacturing method of the insulated circuit board shown in FIG. It is sectional drawing explaining the manufacturing method of the insulated circuit board shown in FIG. It is sectional drawing explaining the manufacturing method of the insulated circuit board shown in FIG.
  • An insulated circuit board 1 manufactured by the method for manufacturing an insulated circuit board according to the present invention is a so-called power module board, as shown in FIG.
  • the element 30 is mounted as shown in FIG.
  • the element 30 is an electronic component including a semiconductor, and an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), a FWD (Free Wheeling Diode) element, or the like.
  • the element 30 is provided with an upper electrode part at the upper part, a lower electrode part is provided at the lower part, and the lower electrode part is joined to the upper surface of the circuit layer 12 by solder 31 or the like,
  • the element 30 is mounted on the upper surface of the circuit layer 12.
  • the upper electrode portion of the element 30 is connected to the circuit electrode portion or the like of the circuit layer 12 via a lead frame or the like joined with solder or the like.
  • the insulated circuit board 1 includes a ceramic substrate 11, a circuit layer 12 bonded to one surface of the ceramic substrate 11, and a metal layer 15 bonded to the other surface of the ceramic substrate 11.
  • the ceramic substrate 11 is a rectangular plate-like insulating substrate that prevents electrical connection between the circuit layer 12 and the metal layer 15, and is, for example, aluminum nitride (AlN), silicon nitride (Si 3 N 4 ), zirconia reinforced alumina. It is formed of a substrate or the like, and its thickness T5 is 0.2 mm to 1.2 mm.
  • the ceramic substrate 11 of this embodiment is made of aluminum nitride, and has a size of 100 mm ⁇ 110 mm and a thickness T5 of 1.0 mm.
  • the circuit layer 12 includes two small circuit layers 121 and 122 that are separated from each other to form a circuit pattern.
  • the small circuit layers 121 and 122 are bonded to one surface of the ceramic substrate 11 with a space (for example, 0.5 mm to 2.0 mm) therebetween.
  • a blank portion Ar1 having a width of 0.5 mm to 2.0 mm where the metal of the circuit layer 12 is not joined is formed between the small circuit layers 121 and 122.
  • the circuit layer 12 includes a first circuit layer 13 bonded to the ceramic substrate 11 and a second circuit layer 14 bonded to the upper surface of the first circuit layer 13.
  • the first circuit layer 13 pure aluminum or aluminum alloy having a purity of 99% by mass or more is used.
  • the thickness of the first circuit layer 13 is 0.2 mm or more and 0.9 mm. This is because if the thickness of the first circuit layer 13 is less than 0.2 mm, the stress buffering effect by pure aluminum or an aluminum alloy is low, and if it exceeds 0.9 mm, restrictions on forming a circuit pattern increase.
  • the first circuit layer 13 of the present embodiment is made of pure aluminum having a purity of 99% by mass or more, and its thickness T3 is set to 0.6 mm.
  • the second circuit layer 14 is formed of copper such as oxygen-free copper or copper alloy such as zirconium-added copper alloy, and the thickness T1 is set to 0.65 mm or more and 2.0 mm or less.
  • the thickness T1 of the second circuit layer 14 is larger than the thickness T2 of the second metal layer 17 described later, and the thickness ratio T1 / T2 is set to 1.4 or more and 3.2 or less.
  • the second circuit layer 14 of the present embodiment is made of oxygen-free copper, and its thickness T1 is set to 1.0 mm.
  • the interval between the small circuit layers 121 and 122 is set to 1.0 mm.
  • the metal layer 15 includes a first metal layer 16 bonded to the ceramic substrate 11 and a second metal layer 17 bonded to the upper surface of the first metal layer 16.
  • the first metal layer 16 is formed using pure aluminum or aluminum alloy having a purity of 99% by mass or more, and the thickness T4 is 0.2 mm or more and 0.9 mm, similarly to the first circuit layer 13.
  • the second metal layer 17 is formed of copper such as oxygen-free copper or copper alloy such as zirconium-added copper alloy, and the thickness T2 is set to 0.4 mm or more and 1.4 mm or less.
  • the thickness T2 of the second metal layer 17 is smaller than the thickness T1 of the second circuit layer 14, and the thickness ratio T1 / T2 is set to 1.4 or more and 3.2 or less.
  • the second metal layer 17 of the present embodiment is made of oxygen-free copper, and its thickness T2 is set to 0.7 mm.
  • the bonding area of the circuit layer 12 to the ceramic substrate 11 is S1 (mm 2 ) and the bonding area of the metal layer 15 to the ceramic substrate 11 is S2 (mm 2 )
  • the area ratio S1 / S2 is adjusted to a relationship of 0.5 or more and 0.8 or less.
  • Each junction area S1, S2 is a value at 30 ° C.
  • the bonding area S1 of the circuit layer 12 is equal to the bonding area S11 of the small circuit layer 121 and the bonding area S12 of the small circuit layer 122 to the ceramic substrate 11. And the sum.
  • the method for manufacturing the insulated circuit board 1 includes the first circuit layer metal plate 130 made of aluminum or aluminum alloy to be the first circuit layer 13 and the first metal layer metal to be made of the first metal layer 16 made of aluminum or aluminum alloy.
  • a first circuit is formed by forming a circuit pattern on a first circuit layer metal plate 130 (first circuit layer precursor 13A) bonded by the first bonding step and the first bonding step of bonding the plate 150 to the ceramic substrate 11.
  • a first circuit layer metal plate 130 and a first metal layer metal plate 160 having the same thickness are bonded to the ceramic substrate 11 using an Al—Si based brazing material, respectively.
  • the first circuit layer metal plate 130 and the first metal layer metal plate 160 are laminated on the front and back surfaces of the ceramic substrate 11 with the Al—Si brazing material foil 18 interposed therebetween, respectively.
  • the ceramic substrate 11 is bonded to the first circuit layer metal plate 130 and the first metal layer metal plate 160 by heating the laminate in a vacuum while applying a load in the stacking direction.
  • 3B where the first circuit layer precursor 13A and the first metal layer 16 are bonded to the front surface and the back surface of the ceramic substrate 11 through the bonding portion (brazing portion).
  • the pressure in the stacking direction is 0.3 MPa to 1.5 MPa, and the temperature is preferably 630 ° C. or more and 655 ° C. or less.
  • the Al—Si based brazing foil may have a thickness of 5 ⁇ m to 15 ⁇ m.
  • an Al—Ge, Al—Cu, Al—Mg, Al—Mn, or Al—Si—Mg brazing material can also be used.
  • circuit pattern formation process Next, after a mask is printed on the surface of the first circuit layer precursor 13A, a circuit pattern is formed by etching using an acidic organic solvent or the like. This mask is provided so as to form a circuit pattern on the surface of the first circuit layer precursor 13A as necessary. Thereby, a circuit pattern is formed in the first circuit layer precursor 13A, and the first circuit layer 13 is bonded to the ceramic substrate 11 as shown in FIG. 3C.
  • a rolled plate material (hereinafter referred to as a copper rolled material) formed of copper or a copper alloy is punched out by pressing, and the second circuit layer metal plate 140 and the second metal layer metal plate 170 are pressed.
  • the metal plate 170 for 2nd metal layers of a rectangular plate shape (for example, 95 mm x 100 mm) is formed by pressing the copper rolling material of thickness 0.4mm or more and 1.4mm or less.
  • two second circuit layer metals having a desired pattern shape in the example shown in FIGS. 4A to 4C, a rectangular plate shape).
  • a plate 140 is formed.
  • each second circuit layer metal plate 140 is bonded to the upper surface of the first circuit layer 13, and the second metal layer metal plate 170 is bonded to the upper surface of the first metal layer 16.
  • the second circuit layer metal plate 140 and the second metal are disposed on the upper surface of each first circuit layer 14 and the upper surface of the first metal layer 16 with an Ag-Cu-Ti brazing foil 18 interposed therebetween, respectively.
  • the layer metal plate 170 is laminated, these laminates are sandwiched between carbon plates, and heated in a vacuum while applying a load in the lamination direction, whereby the second circuit layer metal plate 140 is formed on the first circuit layer 13.
  • the second circuit layer 14 having the thickness T1 is formed by bonding, and the second metal layer metal plate 170 is bonded to the first metal layer 16 to form the second metal layer having the thickness T2.
  • the circuit layer 12 in which the first circuit layer 13 and the second circuit layer 14 are laminated on the surface of the ceramic substrate 11 is solid-phase diffused via the joint (brazing portion).
  • the pressure in the stacking direction is preferably 0.1 MPa to 1.0 MPa, and the heating temperature is 800 ° C. to 930 ° C.
  • the Ag—Cu—Ti brazing foil may have a thickness of 5 ⁇ m to 15 ⁇ m.
  • a Cu—P brazing material can also be used.
  • the thickness T1 of the second circuit layer 14 is 0.65 mm or more and 2.0 mm or less, and the area of the junction area S1 of the circuit layer 12 and the junction area S2 of the metal layer 15.
  • the ratio S1 / S2 is 0.5 or more and 0.8 or less, and the thickness ratio T1 / T2 between the thickness T1 of the second circuit layer 14 and the thickness T2 of the second metal layer 17 is 1.2 or more and 1.7 or less. It becomes.
  • the stress generated on the front and back surfaces of the ceramic substrate 11 becomes a compressive stress at the junction with the circuit layer 12 and the metal layer 15. Since the pattern is formed on the surface to which the circuit layer 12 is bonded, as shown in FIG. 2B, the circuit layer non-bonding portion Ar1 between the patterns (the region where the ceramic substrate 11 is exposed by forming the pattern) Compressive stress due to the metal layer 15 is generated on the back surface of Ar1), and tensile stress is generated on the surface. For this reason, the curvature which makes the circuit layer 12 side convex arises easily. In this case, the warp is more remarkable as the circuit layer 12 and the metal layer 15 are thicker.
  • the thickness T2 of the second metal layer 17 is equal to the thickness of the second circuit layer 14. Since it is thinner than T1, it is possible to maintain a balance between the surface on the circuit layer 12 side and the surface on the metal layer 15 side of the ceramic substrate 11. Therefore, it is possible to suppress a high-temperature warpage change during soldering.
  • the first circuit layer precursor 13A is etched to form the first circuit layer 13.
  • the present invention is not limited thereto, and a plurality of metal plates punched out by a press are bonded to the ceramic substrate 11. You may do it.
  • the insulating circuit board 1 can be used as various insulating boards such as a LED element board.
  • Each of the samples of Examples 1 to 7 and Comparative Examples 1 to 4 has a ceramic substrate made of aluminum nitride having a thickness of 1.0 mm and 100 mm ⁇ 110 mm, a first circuit layer made of pure aluminum and having a thickness of 0.6 mm, and no sample.
  • a first metal layer made of pure aluminum having a thickness of 0.6 mm and a second metal layer made of oxygen-free copper and having a thickness of T2 were joined. It is an insulated circuit board.
  • the thickness T1 of the second circuit layer, the thickness T2 of the second metal layer and the thickness ratio T1 / T2 the area ratio of the bonding area S1 of the circuit layer to the ceramic substrate and the bonding area S2 of the metal layer S1 / S2 is shown in Table 1.
  • the interval between the two small circuit layers constituting the circuit layer was 1.0 mm in all samples.
  • the circuit layer and the metal layer include only the second circuit layer and the second metal layer formed of oxygen-free copper, and do not include the aluminum layer (the first circuit layer and the first metal layer). It was supposed to be.
  • each constituent member was joined by the manufacturing method described in the above embodiment to prepare each sample of the insulated circuit board.
  • the amount of warpage (warpage during heating) at 285 ° C. and 285 ° C. was measured from the metal layer side.
  • the amount of warpage was also determined by measuring the change in the ceramic substrate in a rectangular range (75 mm ⁇ 85 mm range) in the center of the ceramic substrate with a moire type three-dimensional shape measuring machine. For each amount of warpage, the warp in which the metal layer has a concave shape is represented by “ ⁇ ”, and the warp in which the metal layer has a convex shape is represented by “+”.
  • the thickness ratio T1 / T2 is 1.4 or more and 3
  • Examples 1 to 7, which are less than or equal to 2 it was confirmed that an insulating circuit board having a small change amount of 1000 ⁇ m or less and a small warp amount at a high temperature such as soldering can be obtained.
  • each of the circuit layer and the metal layer is made of aluminum or an aluminum alloy. Since the circuit layer and the first metal layer were not provided, the ceramic substrate was cracked as a result of the temperature cycle test. Therefore, in order to suppress cracking of the ceramic substrate, each of the circuit layer and the metal layer includes a first circuit layer and a first metal layer made of aluminum or an aluminum alloy bonded to the ceramic substrate, and the first circuit layer. It was confirmed that it was effective to include the second circuit layer made of copper or copper alloy joined to the upper surface and the second metal layer made of copper or copper alloy joined to the upper surface of the first metal layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

セラミックス基板の一方の面に回路パターンが形成された回路層が接合され、他方の面に金属層が接合されてなる絶縁回路基板であって、回路層は、セラミックス基板に接合されたアルミニウムからなる第１回路層と、第１回路層の上面に接合された銅からなる第２回路層と、を有し、金属層は、セラミックス基板に接合されたアルミニウムからなる第１金属層と、第１金属層の上面に接合された銅からなる第２金属層と、を有し、第１回路層及び第１金属層の厚さは、０．２ｍｍ以上０．９ｍｍ以下かつ同じ厚さであり、第２回路層の厚さは、０．６５ｍｍ以上２．０ｍｍ以下であり、回路層の接合面積をＳ１、金属層の接合面積をＳ２としたときの面積比Ｓ１／Ｓ２が０．５以上０．８以下、第２回路層の厚さをＴ１、第２金属層の厚さをＴ２としたときの厚さ比Ｔ１／Ｔ２が１．４以上３．２以下である。

Description

絶縁回路基板
　本発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板等の絶縁回路基板に関する。本願は、２０１８年３月２日に出願された特願２０１８－０３７２６９号に基づき優先権を主張し、その内容をここに援用する。
　絶縁回路基板として、窒化アルミニウムを始めとするセラミックスからなる絶縁基板の一方の面に回路層が接合されるとともに、他方の面に金属層が接合されたパワーモジュール用基板が知られている。
　例えば、特許文献１に開示されているパワーモジュール用基板では、絶縁基板に接合された回路層及び金属層のそれぞれは、純度が９９．９９９％以上の純銅で形成されている。このため、温度サイクルが繰り返し作用した場合に回路層及び金属層に再結晶が生じることにより、回路層及び金属層の内に生じた内部応力を低減させて、クラックなどが生じないようにしているが、その効果は充分ではない場合がある。
　近年、セラミックス基板の表面にアルミニウム又はアルミニウム合金からなるアルミニウム層が接合され、アルミニウム層の上面に銅又は銅合金からなる銅層が固相拡散接合された絶縁回路基板が用いられている。アルミニウム層には応力緩衝機能があるため、セラミックス基板の表面に接合されるアルミニウム層の厚さ及び銅層の厚さは、略同じに設定されることがよいとされている。また、アルミニウム層の応力緩衝機能により、銅層の厚さを、例えば、０．４ｍｍ以上にできる。
特開２００４－２２１５４７号公報
　セラミックス基板の表面にアルミニウム又はアルミニウム合金からなる回路層及び金属層を接合し、回路層に回路パターンを形成した後、回路層及び金属層の上面に比較的厚い銅又は銅合金からなる金属板を接合した場合、回路パターンの形状や面積などによっては、セラミックス基板の回路層側の面の応力と、金属層側の面の応力とのバランスが崩れて、セラミックス基板に大きな反りが発生する。
　絶縁回路基板へのはんだ付け時の反り変化が大きいと、はんだ付けに支障をきたすので、高温時の反りの変化が小さい絶縁回路基板が望まれている。
　本発明は、このような事情に鑑みてなされたもので、反り変化を抑制できる絶縁回路基板を提供することを目的とする。
　本発明の絶縁回路基板は、セラミックス基板と；前記セラミックス基板の一方の面に接合されて回路パターンを形成する回路層と；前記セラミックス基板の他方の面に接合された金属層と；を備える絶縁回路基板であって、前記回路層は、前記セラミックス基板に接合されたアルミニウム又はアルミニウム合金からなる第１回路層と、前記第１回路層の上面に接合された銅又は銅合金からなる第２回路層と、を有し、前記金属層は、前記セラミックス基板に接合されたアルミニウム又はアルミニウム合金からなる第１金属層と、前記第１金属層の上面に接合された銅又は銅合金からなる第２金属層と、を有し、前記第１回路層及び前記第１金属層の各厚さは等しく、０．２ｍｍ以上０．９ｍｍ以下であり、前記第２回路層の厚さＴ１は０．６５ｍｍ以上２．０ｍｍ以下であり、前記回路層の接合面積Ｓ１と前記金属層の接合面積Ｓ２との面積比Ｓ１／Ｓ２が０．５以上０．８以下、前記第２回路層の厚さＴ１と前記第２金属層の厚さＴ２との厚さ比Ｔ１／Ｔ２が１．４以上３．２以下である。
　本発明では、第１回路層及び第１金属層の上面に第２回路層及び第２金属層を接合する際に、セラミックス基板の回路パターン間に応力が発生しても、第２金属層の厚さが第２回路層の厚さよりも薄いので、セラミックス基板の回路層側の面及び金属層側の面の応力をバランスさせることができる。したがって、絶縁回路基板の反りを低減しつつ、はんだ付けの際等における高温時の反り変化を抑制できる。
　厚さ比Ｔ１／Ｔ２が、１．４未満では、回路層側を凸とする反りを解消できず、厚さ比Ｔ１／Ｔ２が３．２を超えると第２金属層が薄過ぎて、高温の反り変化が大きい。このように厚さ比Ｔ１／Ｔ２を設定することは、面積比Ｓ１／Ｓ２が０．５以上０．８以下の場合の反り低減に有効である。第１回路層及び第１金属層の厚さが０．２ｍｍ未満であるとアルミニウム又はアルミニウム合金による応力緩衝効果が低下し、０．９ｍｍを超えると回路パターンを形成する際の制約が大きい。
　本発明の絶縁回路基板の好ましい態様としては、前記第２回路層は前記第１回路層の上面に固相拡散接合されており、前記第２金属層は前記第１金属層の上面に固相拡散接合されているとよい。
　この絶縁回路基板において、より好ましくは、前記第２回路層の厚さＴ１が１．０ｍｍ以上２．０ｍｍ以下である。
　この絶縁回路基板において、より好ましくは、前記面積比Ｓ１／Ｓ２が０．６以上０．８以下である。
　この絶縁回路基板において、より好ましくは、前記厚さ比Ｔ１／Ｔ２が１．８以上２．５以下である。
　この絶縁回路基板において、より好ましくは、前記第１回路層および前記第１金属層の各厚さが０．２ｍｍ以上０．６ｍｍ以下である。
　この絶縁回路基板において、前記回路パターンは０．５ｍｍ～２．０ｍｍ幅の回路層非接合部を有してもよい。
　この絶縁回路基板において、より好ましくは、前記セラミックス基板の厚さは０．２ｍｍ～１．２ｍｍである。
　本発明によれば、絶縁回路基板のはんだ付けの際等における高温時の反り変化を抑制できる。
本発明の一実施形態に係る絶縁回路基板を用いたパワーモジュールを示す断面図である。 上記実施形態における絶縁回路基板を回路層側から見た平面図である。 上記実施形態における絶縁回路基板を金属層側から見た平面図である。 図１に示す絶縁回路基板の製造方法を説明する断面図である。 図１に示す絶縁回路基板の製造方法を説明する断面図である。 図１に示す絶縁回路基板の製造方法を説明する断面図である。 図１に示す絶縁回路基板の製造方法を説明する断面図である。 図１に示す絶縁回路基板の製造方法を説明する断面図である。 図１に示す絶縁回路基板の製造方法を説明する断面図である。
　以下、本発明の実施形態について、図面を参照しながら説明する。
［絶縁回路基板の概略構成］
　本発明に係る絶縁回路基板の製造方法により製造される絶縁回路基板１は、図１に示すように、いわゆるパワーモジュール用基板であり、絶縁回路基板１の表面には、図１の二点鎖線で示すように素子３０が搭載され、パワーモジュール１００となる。素子３０は、半導体を備えた電子部品であり、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、ＦＷＤ（Ｆｒｅｅ　Ｗｈｅｅｌｉｎｇ　Ｄｉｏｄｅ）等の種々の半導体素子が選択される。
　素子３０は、図示を省略するが、上部に上部電極部が設けられ、下部に下部電極部が設けられており、下部電極部が回路層１２の上面にはんだ３１等により接合されることで、素子３０が回路層１２の上面に搭載される。素子３０の上部電極部は、はんだ等で接合されたリードフレーム等を介して回路層１２の回路電極部等に接続される。
［絶縁回路基板の構成］
　絶縁回路基板１は、セラミックス基板１１と、セラミックス基板１１の一方の面に接合された回路層１２と、セラミックス基板１１の他方の面に接合された金属層１５とを備える。
　セラミックス基板１１は、回路層１２と金属層１５の間の電気的接続を防止する矩形板状の絶縁基板であって、例えば窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）、ジルコニア強化アルミナ基板等により形成され、その厚さＴ５は０．２ｍｍ～１．２ｍｍである。
　本実施形態のセラミックス基板１１は、窒化アルミニウムにより形成され、サイズが１００ｍｍ×１１０ｍｍ、厚さＴ５が１．０ｍｍに設定されている。
　回路層１２は、図１及び図２に示す例では、相互に分断されて回路パターンを形成する２つの小回路層１２１，１２２からなる。各小回路層１２１，１２２は、セラミックス基板１１の一方の面に相互に間隔（例えば、０．５ｍｍ～２．０ｍｍ）を開けて接合される。換言すると、小回路層１２１，１２２の間に、回路層１２の金属が接合されていない幅０．５ｍｍ～２．０ｍｍの余白部Ａｒ１が形成される。回路層１２は、セラミックス基板１１に接合される第１回路層１３と、第１回路層１３の上面に接合される第２回路層１４とを備えている。
　第１回路層１３には、純度９９質量％以上の純アルミニウム又はアルミニウム合金が用いられ、例えばＪＩＳ規格では１０００番台のアルミニウム、特に１Ｎ９９（純度９９．９９質量％以上：いわゆる４Ｎアルミニウム）を用いることができる。第１回路層１３の厚さは、０．２ｍｍ以上０．９ｍｍである。第１回路層１３の厚さが０．２ｍｍ未満であると純アルミニウム又はアルミニウム合金による応力緩衝効果が低く、０．９ｍｍを超えると回路パターンを形成する際の制約が大きくなるからである。
　本実施形態の第１回路層１３は、純度９９質量％以上の純アルミニウムにより形成され、その厚さＴ３は０．６ｍｍに設定されている。
　第２回路層１４は、無酸素銅等の銅又はジルコニウム添加銅合金等の銅合金により形成され、その厚さＴ１は０．６５ｍｍ以上２．０ｍｍ以下に設定されている。第２回路層１４の厚さＴ１は、後述する第２金属層１７の厚さＴ２よりも大きく、厚さ比Ｔ１／Ｔ２が１．４以上３．２以下に設定される。
　本実施形態の第２回路層１４は、無酸素銅により形成され、その厚さＴ１が１．０ｍｍに設定されている。各小回路層１２１，１２２の間隔は、１．０ｍｍに設定されている。
　金属層１５は、セラミックス基板１１に接合される第１金属層１６と、第１金属層１６の上面に接合される第２金属層１７とを備えている。
　第１金属層１６は、上記第１回路層１３と同様に、純度９９質量％以上の純アルミニウム又はアルミニウム合金を用いて形成され、その厚さＴ４は、０．２ｍｍ以上０．９ｍｍである。
　本実施形態の第１金属層１６は、純度９９質量％以上の純アルミニウムにより形成され、その厚さＴ４は０．６ｍｍに設定されている。すなわち、第１回路層１３及び第１金属層１６は、同じ組成で、かつ、同じ厚さ（Ｔ３＝Ｔ４）である。
　第２金属層１７は、無酸素銅等の銅又はジルコニウム添加銅合金等の銅合金により形成され、その厚さＴ２は０．４ｍｍ以上１．４ｍｍ以下に設定されている。第２金属層１７の厚さＴ２は、第２回路層１４の厚さＴ１よりも小さく、厚さ比Ｔ１／Ｔ２が１．４以上３．２以下に設定される。
　本実施形態の第２金属層１７は、無酸素銅により形成され、その厚さＴ２が０．７ｍｍに設定されている。
　このように構成される絶縁回路基板１において、セラミックス基板１１に対する回路層１２の接合面積をＳ１（ｍｍ２）、セラミックス基板１１に対する金属層１５の接合面積をＳ２（ｍｍ２）としたときに、面積比Ｓ１／Ｓ２は、０．５以上０．８以下となる関係に調整される。各接合面積Ｓ１，Ｓ２は、いずれも３０℃における値である。
　本実施形態では、回路層１２は、小回路層１２１，１２２からなるため、回路層１２の接合面積Ｓ１は、セラミックス基板１１に対する小回路層１２１の接合面積Ｓ１１と小回路層１２２の接合面積Ｓ１２との総和となる。
［絶縁回路基板の製造方法］
　次に、本実施形態の絶縁回路基板１の製造方法について説明する。絶縁回路基板１の製造方法は、第１回路層１３となるアルミニウム又はアルミニウム合金からなる第１回路層用金属板１３０及びアルミニウム又はアルミニウム合金からなる第１金属層１６となる第１金属層用金属板１５０をセラミックス基板１１に接合する第１接合工程と、第１接合工程により接合された第１回路層用金属板１３０（第１回路層前駆体１３Ａ）に回路パターンを形成して第１回路層１３を形成する回路パターン形成工程と、銅又は銅合金の板材をプレス加工して、第２回路層１４となる回路パターンを有する第２回路層用金属板１４０と、第２金属層１７となる一枚板の第２金属層用金属板１７０とを形成する金属板形成工程と、第１回路層１３の上面に第２回路層用金属板１４０を、及び第１金属層１６の上面に第２金属層用金属板１７０を接合する第２接合工程と、を含む。以下、この工程順に説明する。
（第１接合工程）
　まず、図３Ａに示すように、同じ厚さを有する第１回路層用金属板１３０及び第１金属層用金属板１６０を、それぞれＡｌ－Ｓｉ系のろう材を用いてセラミックス基板１１に接合する。具体的には、セラミックス基板１１の表面及び裏面に、それぞれＡｌ－Ｓｉ系のろう材箔１８を介在させて第１回路層用金属板１３０及び第１金属層用金属板１６０を積層し、これらの積層体をカーボン板により挟持し、積層方向に荷重をかけながら真空中で加熱することにより、セラミックス基板１１と第１回路層用金属板１３０及び第１金属層用金属板１６０を接合する。これにより、セラミックス基板１１の表面に第１回路層前駆体１３Ａ及び裏面に第１金属層１６が接合部（ろう付け部）を介して接合された図３Ｂに示す状態となる。
　この工程における積層方向の加圧は０．３ＭＰａ～１．５ＭＰａで、温度は６３０℃以上６５５℃以下とするとよい。Ａｌ－Ｓｉ系ろう材箔は、厚さ５μｍ～１５μｍであるとよい。Ａｌ－Ｓｉ系ろう材の他、Ａｌ－Ｇｅ系、Ａｌ－Ｃｕ系、Ａｌ－Ｍｇ系、Ａｌ－Ｍｎ系、又はＡｌ－Ｓｉ－Ｍｇ系ろう材を用いることもできる。
（回路パターン形成工程）
　次に、第１回路層前駆体１３Ａの表面にマスクを印刷した後、酸性の有機溶剤等を用いてエッチングを行うことにより回路パターンを形成する。このマスクは、第１回路層前駆体１３Ａの表面に必要に応じて回路パターンを形成するように設けられる。これにより、第１回路層前駆体１３Ａに回路パターンが形成されて、図３Ｃに示すように、第１回路層１３がセラミックス基板１１に接合された状態となる。
（金属板形成工程）
　図４Ａに示すように、銅又は銅合金により形成される圧延された板材（以下、銅圧延材という）をプレス加工により打ち抜き、第２回路層用金属板１４０及び第２金属層用金属板１７０を形成する。具体的には、厚さ０．４ｍｍ以上１．４ｍｍ以下の銅圧延材をプレスすることにより、矩形板状（例えば、９５ｍｍ×１００ｍｍ）の第２金属層用金属板１７０が形成される。また、厚さ０．６５ｍｍ以上２．０ｍｍ以下の銅圧延材をプレスすることにより、所望のパターン形状（図４Ａ～４Ｃに示す例では、矩形板状）を有する２つの第２回路層用金属板１４０が形成される。このようにして形成された第２回路層用金属板１４０の総面積（接合面積Ｓ１に同じ）と第２金属層用金属板１７０の面積（接合面積Ｓ２に同じ）との面積比（面積比Ｓ１／Ｓ２に同じ）は、０．５以上０．８以下に設定されている。
（第２接合工程）
　次に、図４Ｂに示すように、第１回路層１３の上面に各第２回路層用金属板１４０を接合するとともに、第１金属層１６の上面に第２金属層用金属板１７０を接合する。具体的には、各第１回路層１４の上面及び第１金属層１６の上面に、それぞれＡｇ－Ｃｕ－Ｔｉ系ろう材箔１８を介在させて第２回路層用金属板１４０及び第２金属層用金属板１７０を積層し、これらの積層体をカーボン板により挟持し、積層方向に荷重をかけながら真空中で加熱することにより、第１回路層１３に第２回路層用金属板１４０を接合して厚さＴ１の第２回路層１４を形成するとともに、第１金属層１６に第２金属層用金属板１７０を接合して厚さＴ２の第２金属層を形成する。
　これにより、図４Ｃに示すように、セラミックス基板１１の表面に、第１回路層１３および第２回路層１４が積層されてなる回路層１２が接合部（ろう付け部）を介して固相拡散接合されるとともに、セラミックス基板１１の裏面に第１金属層１６および第２金属層１７が積層されてなる金属層１５が接合部（ろう付け部）を介して固相拡散接合された絶縁回路基板１が形成される。
　この工程における積層方向への加圧は０．１ＭＰａ～１．０ＭＰａ、加熱温度は８００℃～９３０℃とするとよい。Ａｇ－Ｃｕ－Ｔｉ系ろう材箔は、厚さ５μｍ～１５μｍであるとよい。Ａｇ－Ｃｕ－Ｔｉ系ろう材の他、Ｃｕ－Ｐ系ろう材を用いることもできる。
　このように製造された絶縁回路基板１は、第２回路層１４の厚さＴ１が０．６５ｍｍ以上２．０ｍｍ以下であり、回路層１２の接合面積Ｓ１及び金属層１５の接合面積Ｓ２の面積比Ｓ１／Ｓ２が０．５以上０．８以下、第２回路層１４の厚さＴ１と第２金属層１７の厚さＴ２との厚さ比Ｔ１／Ｔ２が１．２以上１．７以下となる。
　ここで、セラミックス基板１１の表裏面に生じる応力は、回路層１２や金属層１５との接合部では圧縮応力となる。回路層１２が接合された表面ではパターンが形成されているので、図２Ｂに示すように、パターン間の回路層非接合部Ａｒ１（パターンが形成されることによりセラミックス基板１１が露出している領域Ａｒ１）の裏面には金属層１５による圧縮応力、表面には引張応力が生じる。このため、回路層１２側を凸とする反りが生じ易い。この場合、回路層１２及び金属層１５が厚いほど、反りも顕著である。
　これに対し、セラミックス基板１１の回路パターン間の回路層非接合部Ａｒ１（上記領域Ａｒ１）に残留応力が発生しても、第２金属層１７の厚さＴ２が第２回路層１４の厚さＴ１よりも薄いので、セラミックス基板１１の回路層１２側の面及び金属層１５側の面のバランスを保つことができる。したがって、はんだ付けの際における高温の反り変化を抑制できる。
　細部構成等は実施形態の構成のものに限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
　例えば、上記実施形態において、第１回路層前駆体１３Ａをエッチングすることにより、第１回路層１３を形成したが、これに限らず、プレスで打ち抜いた複数の金属板をセラミックス基板１１に接合するようにしてもよい。
　上記実施形態では、絶縁回路基板１をパワーモジュール用基板として用いる例を説明したが、この絶縁回路基板１は、ＬＥＤ素子用基板等、各種の絶縁基板として用いることもできる。
　次に、本発明の効果について実施例を用いて詳細に説明するが、本発明は下記の実施例に限定されるものではない。
　実施例１～７及び比較例１～４の各試料は、厚さ１．０ｍｍ、１００ｍｍ×１１０ｍｍの窒化アルミニウムからなるセラミックス基板に、純アルミニウムからなる厚さ０．６ｍｍの第１回路層及び無酸素銅からなる厚さＴ１の第２回路層からなる回路層と、純アルミニウムからなる厚さ０．６ｍｍの第１金属層及び無酸素銅からなる厚さＴ２の第２金属層とを接合した絶縁回路基板である。
　各試料について、第２回路層の厚さＴ１と第２金属層の厚さＴ２およびその厚さ比Ｔ１／Ｔ２、セラミックス基板に対する回路層の接合面積Ｓ１と金属層の接合面積Ｓ２との面積比Ｓ１／Ｓ２を表１に示す。回路層を構成する２つの小回路層の間隔は全ての試料において１．０ｍｍとした。
　比較例４については、回路層及び金属層は、無酸素銅により形成されている第２回路層および第２金属層だけを備え、アルミニウム層（第１回路層及び第１金属層）を備えないものとした。
　各構成部材を上記実施形態で述べた製造方法により接合して、絶縁回路基板の各試料を作製した。そして、得られた各試料につき、３０℃から２８５℃に加熱した後冷却して３０℃とする一連の温度変化を伴う加熱試験において、２８５℃加熱時の反り量（加熱時反り）及び２８５℃に加熱した後冷却して３０℃となった際の３０℃での反り量（戻り反り）をそれぞれ金属層側から測定した。
　反り量は、セラミックス基板の変化をモアレ式三次元形状測定機でセラミックス基板の中央の矩形範囲（７５ｍｍ×８５ｍｍの範囲）を測定し、その変化量も求めた。各反り量においては、金属層が凹状となる反りを「－」、凸状となる反りを「＋」の数値で表記した。
　実施例１～７及び比較例１～４の各絶縁回路基板に対して、温度を－４０℃～１５０℃の間で５００回変化させる温度サイクル試験を実行した後、セラミックス基板に割れがあるか否かを目視にて判定した。この際、セラミックス基板に割れがあるものを不良「Ｂ」、セラミックス基板に割れがないものを良「Ａ」と判定した。表１に結果を示す。
Figure JPOXMLDOC01-appb-T000001
　表１からわかるように、回路層の接合面積Ｓ１及び金属層の接合面積Ｓ２の面積比Ｓ１／Ｓ２が０．５以上０．８以下の場合、厚さ比Ｔ１／Ｔ２が１．４以上３．２以下である実施例１～７では、変化量が１０００μｍ以下と小さく、はんだ付けの際等の高温時における反り量が小さい絶縁回路基板が得られることが確認できた。
　比較例４は、面積比Ｓ１／Ｓ２及び厚さ比Ｔ１／Ｔ２が上記範囲内であることから反り量の変化量は小さいものの、回路層及び金属層のそれぞれがアルミニウム又はアルミニウム合金からなる第１回路層及び第１金属層を有していないため、上記温度サイクル試験の結果、セラミックス基板が割れた。このため、セラミックス基板の割れを抑制するために、回路層及び金属層のそれぞれが、セラミックス基板に接合されるアルミニウム又はアルミニウム合金からなる第１回路層及び第１金属層と、第１回路層の上面に接合される銅又は銅合金からなる第２回路層及び第１金属層の上面に接合される銅又は銅合金からなる第２金属層と、を備えることが有効であると確認できた。
　絶縁回路基板のはんだ付けの際等における高温時の反り変化を抑制する。
１　絶縁回路基板
１１　セラミックス基板
１２　回路層
１３　第１回路層
１３Ａ　第１回路層前駆体
１４　第２回路層
１５　金属層
１６　第１金属層
１７　第２金属層
１８　ろう材箔
３０　素子
３１　はんだ
１００　パワーモジュール
１２１　小回路層
１２２　小回路層
１３０　第１回路層用金属板
１４０　第２回路層用金属板
１６０　第１金属層用金属板
１７０　第２金属層用金属板
Ｓ１　接合面積
Ｓ２　接合面積
Ｓ１１　接合面積
Ｓ１２　接合面積
Ｔ１　第２回路層の厚さ
Ｔ２　第２金属層の厚さ
Ｔ３　第１回路層の厚さ
Ｔ４　第１金属層の厚さ
Ｔ５　セラミックス基板の厚さ
Ａｒ１　領域（回路層非接合部）

Claims (8)

  1. 　セラミックス基板と；前記セラミックス基板の一方の面に接合されて回路パターンを形成する回路層と；前記セラミックス基板の他方の面に接合された金属層と；を備える絶縁回路基板であって、
    　前記回路層は、前記セラミックス基板に接合されたアルミニウム又はアルミニウム合金からなる第１回路層と、前記第１回路層の上面に接合された銅又は銅合金からなる第２回路層と、を有し、
    　前記金属層は、前記セラミックス基板に接合されたアルミニウム又はアルミニウム合金からなる第１金属層と、前記第１金属層の上面に接合された銅又は銅合金からなる第２金属層と、を有し、
    　前記第１回路層及び前記第１金属層の各厚さは等しく、０．２ｍｍ以上０．９ｍｍ以下であり、
    　前記第２回路層の厚さＴ１は０．６５ｍｍ以上２．０ｍｍ以下であり、
    　前記回路層の前記セラミックス基板に対する接合面積Ｓ１と前記金属層の前記セラミックス基板に対する接合面積Ｓ２との面積比Ｓ１／Ｓ２が０．５以上０．８以下、前記第２回路層の厚さＴ１と前記第２金属層の厚さＴ２との厚さ比Ｔ１／Ｔ２が１．４以上３．２以下であることを特徴とする絶縁回路基板。
  2. 　前記第２回路層は、前記第１回路層の上面に固相拡散接合されており、
    　前記第２金属層は、前記第１金属層の上面に固相拡散接合されている
    ことを特徴とする請求項１に記載の絶縁回路基板。
  3. 　前記第２回路層の厚さＴ１が１．０ｍｍ以上２．０ｍｍ以下であることを特徴とする請求項１または２に記載の絶縁回路基板。
  4. 　前記面積比Ｓ１／Ｓ２が０．６以上０．８以下であることを特徴とする請求項１から３のいずれかに記載の絶縁回路基板。
  5. 　前記厚さ比Ｔ１／Ｔ２が１．８以上２．５以下であることを特徴とする請求項１から４のいずれかに記載の絶縁回路基板。
  6. 　前記第１回路層および前記第１金属層の各厚さが０．２ｍｍ以上０．６ｍｍ以下であることを特徴とする請求項１から５のいずれかに記載の絶縁回路基板。
  7. 　前記回路パターンは０．５ｍｍ～２．０ｍｍ幅の回路層非接合部を有することを特徴とする請求項１から６のいずれかに記載の絶縁回路基板。
  8. 　前記セラミックス基板の厚さは０．２ｍｍ～１．２ｍｍであることを特徴とする請求項１から７のいずれかに記載の絶縁回路基板。
PCT/JP2019/007268 2018-03-02 2019-02-26 絶縁回路基板 WO2019167931A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/977,269 US11013107B2 (en) 2018-03-02 2019-02-26 Insulated circuit board
EP19760099.2A EP3761351B1 (en) 2018-03-02 2019-02-26 Insulated circuit board
CN201980015193.9A CN111771275B (zh) 2018-03-02 2019-02-26 绝缘电路基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018037269A JP6614256B2 (ja) 2018-03-02 2018-03-02 絶縁回路基板
JP2018-037269 2018-03-02

Publications (1)

Publication Number Publication Date
WO2019167931A1 true WO2019167931A1 (ja) 2019-09-06

Family

ID=67805824

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/007268 WO2019167931A1 (ja) 2018-03-02 2019-02-26 絶縁回路基板

Country Status (6)

Country Link
US (1) US11013107B2 (ja)
EP (1) EP3761351B1 (ja)
JP (1) JP6614256B2 (ja)
CN (1) CN111771275B (ja)
TW (1) TWI762771B (ja)
WO (1) WO2019167931A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7467214B2 (ja) 2020-04-22 2024-04-15 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221547A (ja) 2002-12-27 2004-08-05 Mitsubishi Materials Corp 熱伝導性複層基板及びパワーモジュール用基板
JP2015216370A (ja) * 2014-04-25 2015-12-03 三菱マテリアル株式会社 ヒートシンク付きパワーモジュール用基板及びパワーモジュール
JP2017073483A (ja) * 2015-10-08 2017-04-13 三菱マテリアル株式会社 ヒートシンク付きパワーモジュール用基板及びパワーモジュール
JP2017139508A (ja) * 2017-05-23 2017-08-10 三菱マテリアル株式会社 パワーモジュール用基板製造のための接合体
JP2017228693A (ja) * 2016-06-23 2017-12-28 三菱マテリアル株式会社 接合体、パワーモジュール用基板、接合体の製造方法、及び、パワーモジュール用基板の製造方法
JP2018037269A (ja) 2016-08-31 2018-03-08 Tdk株式会社 端子台

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6621076B2 (ja) * 2013-03-29 2019-12-18 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP6384112B2 (ja) * 2014-04-25 2018-09-05 三菱マテリアル株式会社 パワーモジュール用基板及びヒートシンク付パワーモジュール用基板
US9837363B2 (en) * 2014-07-04 2017-12-05 Mitsubishi Materials Corporation Power-module substrate unit and power module
EP3166140B1 (en) * 2014-07-04 2020-06-03 Mitsubishi Materials Corporation Substrate unit for power modules, and power module
JP6613929B2 (ja) * 2016-02-01 2019-12-04 三菱マテリアル株式会社 Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221547A (ja) 2002-12-27 2004-08-05 Mitsubishi Materials Corp 熱伝導性複層基板及びパワーモジュール用基板
JP2015216370A (ja) * 2014-04-25 2015-12-03 三菱マテリアル株式会社 ヒートシンク付きパワーモジュール用基板及びパワーモジュール
JP2017073483A (ja) * 2015-10-08 2017-04-13 三菱マテリアル株式会社 ヒートシンク付きパワーモジュール用基板及びパワーモジュール
JP2017228693A (ja) * 2016-06-23 2017-12-28 三菱マテリアル株式会社 接合体、パワーモジュール用基板、接合体の製造方法、及び、パワーモジュール用基板の製造方法
JP2018037269A (ja) 2016-08-31 2018-03-08 Tdk株式会社 端子台
JP2017139508A (ja) * 2017-05-23 2017-08-10 三菱マテリアル株式会社 パワーモジュール用基板製造のための接合体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3761351A4

Also Published As

Publication number Publication date
EP3761351B1 (en) 2024-01-17
JP6614256B2 (ja) 2019-12-04
EP3761351A4 (en) 2021-12-22
TWI762771B (zh) 2022-05-01
JP2019153670A (ja) 2019-09-12
US20210007217A1 (en) 2021-01-07
TW201938514A (zh) 2019-10-01
US11013107B2 (en) 2021-05-18
EP3761351A1 (en) 2021-01-06
CN111771275A (zh) 2020-10-13
CN111771275B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
KR102300972B1 (ko) 파워 모듈용 기판 유닛 및 파워 모듈
KR101610973B1 (ko) 히트 싱크가 부착된 파워 모듈용 기판 및 그 제조 방법, 그리고 히트 싱크가 부착된 파워 모듈, 파워 모듈용 기판
JP6417834B2 (ja) 冷却器付パワーモジュール用基板及び冷却器付パワーモジュール用基板の製造方法
JP2013065918A5 (ja)
WO2019167942A1 (ja) 絶縁回路基板
JP2019087586A (ja) 絶縁回路基板の製造方法、ヒートシンク付き絶縁回路基板の製造方法、及び、絶縁回路基板、ヒートシンク付き絶縁回路基板、並びに、絶縁回路基板の積層構造体の製造方法
WO2019189329A1 (ja) ヒートシンク付き絶縁回路基板
JP2011071260A (ja) 積層材およびその製造方法、絶縁積層材およびその製造方法
JP6330951B2 (ja) パワーモジュール用基板製造のための接合体
WO2019167931A1 (ja) 絶縁回路基板
JP2015070061A (ja) パワーモジュール用基板の製造方法
JP7054073B2 (ja) ヒートシンク付き絶縁回路基板
JP7363583B2 (ja) 絶縁回路基板の製造方法
JP5303936B2 (ja) パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法
JP7467936B2 (ja) ヒートシンク付絶縁回路基板、電子部品及びヒートシンク付絶縁回路基板の製造方法
KR102363709B1 (ko) 구리/티탄/알루미늄 접합체, 절연 회로 기판, 히트싱크가 부착된 절연 회로 기판, 파워 모듈, led 모듈, 열전 모듈
WO2023204054A1 (ja) セラミックス回路基板、半導体装置、セラミックス回路基板の製造方法、及び半導体装置の製造方法
JP6149655B2 (ja) パワーモジュール用基板およびその製造方法
JP2016152383A (ja) パワーモジュール用基板及びパワーモジュール
JP2014067971A (ja) パワーモジュール用基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19760099

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2019760099

Country of ref document: EP