WO2019102670A1 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- WO2019102670A1 WO2019102670A1 PCT/JP2018/031193 JP2018031193W WO2019102670A1 WO 2019102670 A1 WO2019102670 A1 WO 2019102670A1 JP 2018031193 W JP2018031193 W JP 2018031193W WO 2019102670 A1 WO2019102670 A1 WO 2019102670A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- wiring
- region
- area
- layer
- disposed
- Prior art date
Links
- 239000010410 layer Substances 0.000 description 85
- 239000010408 film Substances 0.000 description 73
- 239000000758 substrate Substances 0.000 description 37
- 238000005401 electroluminescence Methods 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 12
- 230000003014 reinforcing effect Effects 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 238000007789 sealing Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 6
- 239000006059 cover glass Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 239000013039 cover film Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 229920002284 Cellulose triacetate Polymers 0.000 description 2
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004304 SiNy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
Definitions
- the present invention relates to a display device.
- a flat panel display such as an organic electroluminescence (EL) display has a display panel in which thin film transistors, organic light emitting diodes, etc. are formed on a substrate.
- the display panel displays an image by inputting a power supply or a signal through a wiring.
- Patent Document 1 discloses that a signal or the like generated by a driver IC is input to a display area via a wiring.
- the wiring is not disposed perpendicularly to one side of the display area, but is usually disposed obliquely. If the wires are arranged at an incline, the distance between the wires becomes short, so it becomes necessary to make the wires thin.
- the wires are made thinner, the resistance of the wires will increase and power consumption will increase.
- the adjacent wiring may be short-circuited, which may increase the possibility of display failure.
- the present invention has been made in view of the above problems, and an object thereof is to reduce the resistance of a wiring provided in a display device.
- One aspect of the present invention is provided in the first layer in the first region, and disposed in parallel with the first direction, and is disposed in the second layer in the second region adjacent to the first region.
- a second wiring provided, wherein a part of the plurality of first wirings are arranged to be inclined to the same side with respect to the first direction in the second region.
- the plurality of second wires may be arranged to intersect with a part of the plurality of first wires in a plan view in the second region.
- FIG. 1 schematically shows a display panel according to an embodiment of the present invention. It is a figure showing roughly the display panel concerning the modification of the present invention. It is a figure for demonstrating the cross section of a display area. It is a figure which shows the cross section of the curved display panel. It is the figure which expanded the frame area
- the organic EL display which has a liquid crystal display, other self-light emitting displays, or an electrophoresis element etc as an example of other application.
- any flat panel type display device any flat panel type display device. Further, it is needless to say that the invention can be applied to medium to small size and large size without particular limitation.
- FIG. 1 is a schematic view showing the configuration of a display panel 100 according to an embodiment of the present invention.
- the display panel 100 includes a first substrate 202, a second substrate 204, and a driver IC 206.
- the first substrate 202 includes a display area 210, a frame area 212, a connection area 214, and a curved area 216.
- the first area in the claims corresponds to the curved area 216
- the second area corresponds to the connection area 214
- the third area corresponds to the frame area 212.
- the display area 210 has a pixel array unit.
- the pixel array unit includes terminals for supplying power and signals for lighting the pixels in each pixel.
- a plurality of TFTs 302 (described later) and a capacitor are arranged.
- the terminals included in the pixel array unit are terminals to which scan signals, video signals, and power supply voltages supplied from the driver IC 206 are input through, for example, first to third wirings 218 to 222 described later.
- the frame area 212 is an area disposed around the display area 210 having the pixel array portion. Specifically, in the left and right frame areas 212 of the display area 210, for example, a circuit (hereinafter referred to as a Y driver) that generates a signal for selecting a row of the pixel array portion is disposed. In the upper and lower frames of the display area 210, wirings for leading power, first wirings 218 to third wirings 222 described later, and the like are arranged.
- connection area 214 is disposed on the back side of the display area 210 and is an area to which a power supply voltage and a video signal are supplied. Specifically, the connection area 214 is an area which is disposed on the back surface of the display area 210 as shown in FIG. 4A and FIG. 4B described later as the curved area 216 is curved. In the connection region 214, the first wiring 218 to the third wiring 222 are disposed.
- the connection area 214 is an area to which a Y driver control signal and a video signal are supplied from the driver IC 206 and a power supply voltage is supplied from the FPC.
- the curved area 216 is an area that connects the frame area 212 and the connection area 214 and is curved such that the connection area 214 is disposed on the back surface of the display area 210. Specifically, the curved area 216 is disposed between the frame area 212 and the connection area 214 to connect the frame area 212 and the connection area 214. By bending the curved area 216, the connection area 214 is disposed on the back of the display area 210.
- the second substrate 204 is a flexible printed circuit (FPC).
- the second substrate 204 is connected to the first substrate 202, and circuit components and the like are disposed.
- the second substrate 204 is connected to an external device that supplies a power supply voltage and a video signal to the display panel 100.
- the power supply voltage supplied from the second substrate 204 is supplied to the pixel array unit via the second wiring 220 and the third wiring 222.
- the Y driver power supply voltage supplied from the second substrate 204 is supplied to the Y driver via the Y driver power supply line 500.
- the driver IC 206 is an IC disposed on the first substrate 202. Specifically, for example, as shown in FIG. 1, the driver IC 206 is a COG (Chip on Glass) directly disposed on the first substrate 202.
- the driver IC 206 is an IC that generates a video signal to be supplied to the pixel array unit, a Y driver control signal, and the like based on the video signal and the power supply voltage supplied from the second substrate 204.
- the video signal generated by the driver IC 206 is supplied to the pixel array unit via the connection area 214, the curved area 216, and the first wiring 218 arranged in the frame area 212.
- the Y driver control signal is supplied to the Y driver via the Y driver signal line 502.
- the pixel array unit displays an image according to the data signal and the power supply voltage supplied from the second substrate 204.
- the display panel 100 may have a configuration in which a COF film 224 is provided instead of the second substrate (hereinafter referred to as a modified example).
- the film for COF 224 is formed of polyimide or the like and has flexibility.
- the driver IC 206 is disposed on the COF film 224.
- the driver IC 206 is a COF (Chip on Film).
- the COF film 224 in which the driver IC 206 is disposed is connected to the first substrate.
- the video signal generated by the driver IC 206 is supplied to the pixel array unit through the COF film 224, the connection area 214, the curved area 216, and the first wiring 218 to the third wiring 222 arranged in the frame area 212.
- FIG. 3 is a schematic view showing the III-III cross section of FIG. 1 and FIG. 2 of the display panel 100.
- the display panel 100 has a structure in which a circuit layer composed of a TFT 302 or the like, an organic EL element, a sealing film 328 for sealing the organic EL element, and the like are stacked on an insulating base 300 made of a resin film.
- the insulating base 300 is formed using, for example, a polyimide film.
- a cover film 336 is disposed on the sealing film 328 with the adhesive layer 334 interposed therebetween.
- the pixel array unit is a top emission type.
- the light emitted from the organic EL element is emitted to the side opposite to the insulating substrate 300.
- the color filter is disposed between the sealing film 328 and the protective film 334, or on the opposite substrate side.
- the organic EL element generates white light, and the white light passes through the color filter.
- each pixel disposed in the pixel array unit emits light of a color such as red (R), green (G), blue (B), or the like.
- the undercoat film 304 is formed on the insulating substrate 300 as an underlayer using an inorganic insulating material such as silicon nitride (SiNy) or silicon oxide (SiOx).
- a polysilicon (p-Si) film is formed on the undercoat film 304. The p-Si film is patterned to selectively leave the p-Si film at the portion used in the circuit layer.
- a semiconductor layer 306 to be a channel portion and a source / drain portion of the top gate TFT 302 is formed using a p-Si film.
- a gate electrode layer 310 is disposed on the channel portion of the TFT 302 with the gate insulating film 308 interposed therebetween.
- the gate electrode layer 310 is formed by patterning a metal film formed by sputtering or the like.
- a first interlayer insulating film 312 covering the gate electrode layer 310 is stacked. Impurities are introduced into the p-Si to be the source and drain of the TFT 302 by ion implantation. Furthermore, the first SL layer 314 electrically connected to the source and the drain is formed. Thus, the TFT 302 is formed.
- a second interlayer insulating film 316 is stacked.
- the second SL layer 318 is formed on the surface of the second interlayer insulating film 316 by sputtering or the like.
- the scanning signal line, the video signal line, and the driving power supply line can be formed in a multilayer wiring structure.
- an organic material such as an acrylic resin is laminated to form a planarizing film 320.
- An organic EL element is formed on the surface of the display area 210 planarized by the planarizing film 320.
- the organic EL element is composed of a lower electrode 322, an organic EL layer 324 and an upper electrode 326.
- the lower electrode 322, the organic EL layer 324, and the upper electrode 326 are sequentially stacked from the insulating base 300 side.
- the lower electrode 322 is an anode (anode) of the organic EL element
- the upper electrode 326 is a cathode (cathode).
- the organic EL layer 324 includes a hole transport layer, a light emitting layer, an electron transport layer, and the like.
- the lower electrode 322 is connected to the first SL layer 314 of the TFT 302. Specifically, after the formation of the above-described planarization film 320, a contact hole 330 for connecting the lower electrode 322 to the TFT 302 is formed. The lower electrode 322 connected to the TFT 302 is formed for each pixel by patterning the conductive film formed in the surface of the planarization film 320 and in the contact hole 330.
- a bank 332 is formed at the pixel boundary.
- the lower electrode 322 is exposed in the effective area of the pixel surrounded by the bank 332.
- the layers constituting the organic EL layer 324 are sequentially stacked on the lower electrode 322.
- the upper electrode 326 is formed on the organic EL layer 324 using a transparent electrode material.
- the sealing film 328 is formed on the surface of the upper electrode 326.
- the sealing film 328 has a three-layer stacked structure including an inorganic film, an organic film, and an inorganic film in this order from the bottom.
- the inorganic film is formed of, for example, an inorganic insulating material such as SiO 2, SiN, or SiON.
- the organic film is formed of, for example, an organic insulating material such as acrylic resin, and planarizes the top surface of the sealing film.
- the cover film 336 is disposed on the sealing film via the adhesive layer 334.
- the cover film 336 is formed of cycloolefin polymer (COP), triacetyl cellulose (TAC) or the like.
- FIG. 4A is a view showing a schematic cross section of the display panel 100 in the vicinity of the curved region 216.
- FIG. FIG. 4A is a diagram showing the display panel 100 of the embodiment shown in FIG.
- the display panel 100 includes a first substrate 202, a second substrate 204, a driver IC 206, a protective film 400, a polarizing plate 402, a reinforcing film 404, a heat diffusion sheet 406, and a spacer. And a reinforcing resin 410 and a cover glass 412.
- the first substrate 202 is curved at the curved area 216.
- the second substrate 204 and the driver IC 206 are as described above.
- the protective film 400 is a film that protects the display panel 100.
- the polarizing plate 402 reduces reflection of external light incident on the display panel 100. Thereby, the visibility of the display device 100 is improved.
- the reinforcing film 404 is a film that reinforces the display panel 100. Specifically, the reinforcing film 404 is disposed on a flat area of the back surface of the display panel 100 in a curved state.
- the heat diffusion sheet 406 is a sheet that diffuses the heat of the display panel 100. Specifically, the heat diffusion sheet 406 diffuses the heat generated by the drive circuit disposed around the display panel 100 to the entire display panel 100. This prevents a state in which only part of the display panel 100 is hot.
- the spacer 408 is disposed between the portion on the front side and the portion on the back side of the folded display panel 100.
- the spacer 408 keeps the distance between the surface side portion and the back side portion constant or more. As a result, the curvature of the curved region 216 is maintained within the allowable range even when pressure is applied to the display panel 100 in the thickness direction.
- the end of the spacer 408 is formed to be a curved surface with a curvature corresponding to the back surface of the curved region 216.
- the shape of the curved area 216 can be kept constant even when pressure is applied to the surface of the curved area 216.
- the stress applied to the first wiring 218 to the third wiring 222 disposed in the curved region 216 can be reduced by the spacer 408, and disconnection of the first wiring 218 to the third wiring 222 can be prevented.
- the reinforcing resin 410 is a resin that reinforces the display panel 100.
- the reinforcing resin 410 is disposed in the curved area 216 of the display panel 100 in a curved state.
- the reinforcing resin 410 is applied to the bent area of the display panel 100.
- the cover glass 412 is a glass that protects the surface of the display panel 100.
- the cover glass 412 is disposed on the polarizing plate 402 with respect to the display panel 100 in the bent state.
- the cover glass 412 may be made of a resin such as acrylic.
- the reinforcing resin 410 may not be attached to the curved region 216.
- the flexibility of the curved region 216 can be increased, and the display panel 100 can be curved with a smaller radius of curvature.
- FIG. 4B is a view showing a schematic cross section in the vicinity of the curved region 216 of the display panel 100 in the modification.
- the display panel has a film 224 for COF.
- the driver IC 206 is disposed on the COF film 224.
- the other configuration is the same as the configuration shown in FIG.
- FIG. 5 is an enlarged view of the frame area 212, the curved area 216 and the connection area 214.
- FIG. 6 is an enlarged view of the frame area 212, the curved area 216, and the connection area 214 in the modification.
- 7 (a) to 7 (c) are views showing the VII-VII section, the VII'-VII 'section, and the VII' '-VII' 'section of FIGS. 5 and 6, respectively.
- 8 (a) and 8 (b) are views showing a VIII-VIII cross section and a VIII'-VIII 'cross section of FIGS. 5 and 6, respectively.
- a frame area 212, a curved area 216 and a connection area 214 are arranged in order from the display area 210 to the driver IC 206.
- the frame area 212, the curved area 216, and the connection area 214 respectively include a plurality of first wires 218, a second wire 220, a third wire 222, a Y driver power supply line 500, and a Y driver signal line 502. Be placed.
- the driver IC 206 is disposed in the connection area 214 of the first substrate 202.
- the driver IC 206 is disposed on the film 224 for COF.
- the COF film 224 is disposed on the first substrate 202.
- the first wiring 218 is connected to the pixel array unit in the display area 210 and connected to the driver IC 206 in the connection area 214.
- the second wiring 220 and the third wiring 222 are connected to the pixel array portion in the display area 210 and connected to the second substrate 204 in the connection area 214.
- the first wiring 218 supplies the video signal supplied from the driver IC 206 to the pixel array unit.
- the second wire 220 and the third wire 222 supply different power supply voltages supplied from the second substrate 204 to the pixel array unit.
- the signals and power supplied to the first wiring 218 to the third wiring 222 are not limited thereto, and may be other signals or power.
- the Y driver power supply line 500 and the Y driver signal line 502 are connected to the Y driver in the frame area 212.
- the Y driver power supply line 500 is connected to the second substrate 204 in the connection area 214.
- the Y driver signal line 502 is connected to the driver IC 206 in the connection area 214.
- the Y driver power supply line 500 supplies the power supply voltage supplied from the second substrate 204 to the Y driver.
- the Y driver signal line 502 supplies the Y driver control signal supplied from the driver IC 206 to the Y driver.
- the Y driver supplies a signal for selecting a pixel to the pixel array unit.
- the plurality of first wires 218 are provided in the first layer in the curved region 216.
- the plurality of first wires 218 are disposed in the second layer in the connection area 214 and the frame area 212 adjacent to the curved area 216.
- the first wiring 218 is configured of the gate electrode layer 310 and the second SL layer 318.
- the first wiring 218 in the curved region 216 is the second SL layer 318 disposed on the insulating substrate 300.
- the first wiring 218 in the connection region 214 is connected to the second SL layer 318 disposed over the undercoat film 304 and on the second interlayer insulating film 316, and the second SL layer 318 via the contact hole 330.
- a gate electrode layer 310 The first wiring 218 in the frame region 212 is connected to the second SL layer 318 disposed over the undercoat film 304 and the second interlayer insulating film 316, and the second SL layer 318 via the contact hole 330.
- a gate electrode layer 310 is configured of the gate electrode layer 310 and the second SL layer 318.
- the first wiring 218 in the curved region 216 is the second SL layer 318 disposed on the insulating substrate 300.
- the first wiring 218 in the connection region 214 is
- the plurality of first wires 218 are arranged in parallel with each other in the curved region 216. Specifically, as shown in FIG. 5, the plurality of first wires 218 are arranged in parallel to the first direction in the curved region 216.
- the first direction is a direction from the connection area 214 toward the frame area 212 (a direction from right to left in FIG. 5).
- a part of the plurality of first wires 218 is arranged to be inclined to the same side with respect to the first direction in the connection region 214.
- the plurality of first wires 218 disposed on the upper end side of the central portion in FIG. 5 are disposed to be inclined to the right with respect to the first direction.
- the plurality of first wires 218 may include a plurality of first wires disposed on the same side with respect to the first direction, and may be inclined on the other side.
- a first wire 218 may be included.
- the plurality of first wires 218 disposed on the lower end side of the central portion in FIG. 5 are disposed to be inclined to the left with respect to the first direction.
- the plurality of first wires 218 are arranged on the right side with respect to the first direction, and the first wires 218 arranged on the left side. And.
- a part of the plurality of first wirings 218 is arranged to be inclined to the same side with respect to the first direction in the frame area 212.
- the other part of the plurality of first wirings 218 is disposed to be inclined to the opposite side to the first direction in the frame area 212.
- the plurality of first wirings 218 arranged above the center of the display panel 100 of FIG. 5 are arranged to be inclined to the right with respect to the first direction.
- the plurality of first wirings 218 disposed below the center of the display panel 100 of FIG. 5 are disposed to be inclined to the left with respect to the first direction.
- the second wire 220 is provided in the first layer in the curved region 216 and is disposed between the plurality of first wires 218.
- the second wiring 220 is provided in a layer different from the second layer in the connection region 214 and the frame region 212, and is arranged to intersect at least a part of the plurality of first wirings 218 in a plan view.
- the second wiring 220 is configured by the first SL layer 314 and the second SL layer 318.
- the second wiring 220 is a second SL layer 318 disposed on the insulating substrate 300 in the curved region 216.
- the second wiring 220 is a second SL layer 318 disposed on the undercoat film 304 and the second interlayer insulating film 316 in the connection region 214.
- the second wiring 220 is formed in the frame region 212 via the second SL layer 318 disposed on the undercoat film 304 and the second interlayer insulating film 316, the second SL layer 318, and the contact hole 330.
- the first SL layer 314 is connected, and the second SL layer 318 is connected to the first SL layer 314 via the contact hole 330.
- the second wires 220 are arranged in parallel to each other between the plurality of first wires 218 in the curved region 216.
- the connection region 214 the second wiring 220 and the first wiring 218 intersect in plan view.
- the first wiring 218 is formed by the gate electrode layer 310
- the second wiring 220 is formed by the second SL layer 318. This can prevent the first wiring 218 and the second wiring 220 from shorting in the intersecting region 504.
- the second wiring 220 and the first wiring 218 are arranged to intersect in a plan view, but are arranged in different layers, respectively, so a short circuit between the second wiring 220 and the first wiring 218 It is prevented.
- the third wiring 222 is provided in the first layer in the curved region 216 and is disposed between the plurality of first wirings 218.
- the third wiring 222 is provided in a layer different from the second layer in the connection region 214 and the frame region 212, and is arranged to intersect at least a part of the plurality of first wirings 218 in a plan view.
- the third wiring 222 is configured by the first SL layer 314 and the second SL layer 318.
- the third wiring 222 is the second SL layer 318 disposed on the insulating substrate 300 in the curved region 216.
- the third wiring 222 is connected to the second SL layer 318 disposed over the undercoat film 304 and the second interlayer insulating film 316 in the connection region 214, and to the second SL layer 318 via the contact hole 330.
- a second SL layer 318 connected to the first SL layer 314 via the contact hole 330.
- the third wiring 222 is connected to the second SL layer 318 disposed over the undercoat film 304 and the second interlayer insulating film 316 in the frame region 212, and to the second SL layer 318 via the contact hole 330. And the first SL layer 314.
- the third wires 222 are disposed in parallel to each other between the plurality of first wires 218 in the curved region 216.
- the third wiring 222 and the first wiring 218 intersect in plan view.
- the first wiring 218 is formed of the gate electrode layer 310
- the third wiring 222 is formed of the first SL layer 314.
- short circuit between the first wiring 218 and the third wiring 222 can be prevented in the intersecting region.
- the third wiring 222 and the first wiring 218 are arranged to intersect in a plan view, but since they are arranged in different layers, a short circuit between the third wiring 222 and the first wiring 218 It is prevented.
- connection region 214 the second wiring 220 and the third wiring 222 are disposed to cross each other.
- the second interconnect 220 is configured by the second SL layer 318
- the third interconnect 222 is configured by the first SL layer 314.
- the second wiring 220 has a branch point 510. Specifically, for example, as shown in FIG. 5, the second wiring 220 has a region parallel to the first direction and a region parallel to the second direction orthogonal to the first direction.
- the two second wires 220 parallel to the first direction are connected to the second substrate 204 at two locations.
- the two second wires 220 are combined into one in a region arranged parallel to the second direction of the connection region 214.
- the second wires 220 coupled to one are branched into six toward the curved region 216 side.
- the third wire 222 has a branch point 512.
- the third wiring 222 has a region parallel to the first direction and a region parallel to the second direction.
- the two third wires 222 parallel to the first direction are connected to the second substrate 204 at two places.
- the two third wirings 222 are combined into one in a region arranged in parallel to the second direction of the connection region 214.
- the third wire 222 coupled to one is branched into six toward the curved region 216 side.
- the branched second wiring 220 and third wiring 222 are disposed parallel to the first direction in the curved region 216, respectively.
- the number of branch points is not limited to the embodiment shown in FIG. 5, and the second wiring 220 and the third wiring 222 may have more or less branch points than those described above.
- the second wiring 220 and the third wiring 222 may not have the branches 510 and 512.
- the branched second wires 220 and third wires 222 are alternately arranged in at least a part of the curved region 216, and the plurality of first wires 218 are disposed between the second wire 220 and the third wire 222. Be placed. Specifically, for example, in the curved region 216, the second wiring 220 and the third wiring 222 are alternately arranged from the upper side and the lower side of FIG. 5 toward the central portion. A plurality of first wires 218 are arranged between the alternately arranged second wires 220 and third wires 222. Note that, as described later, a region in which the first wiring 218 is not disposed may be provided between the second wiring 220 and the third wiring 222.
- the Y driver power supply line 500 and the Y driver signal line 502 are disposed outside the first wiring 218 to the third wiring 222. Specifically, the Y driver signal line 502 is disposed so as to connect the second substrate 204 and the Y driver outside the first wiring 218 to the third wiring 222. The Y driver power supply line 500 is arranged outside the Y driver signal line 502 so as to connect the second substrate 204 and the Y driver.
- the Y driver power supply line 500 and the Y driver signal line 502 are configured by the gate electrode layer 310 and the second SL layer 318.
- the Y driver power supply line 500 and the Y driver signal line 502 in the curved region 216 are, for example, the second SL layer 318 disposed on the first substrate 202 as shown in FIGS. 8A and 8B.
- the Y driver power supply line 500 and the Y driver signal line 502 in the connection region 214 are constituted by the second SL layer 318 disposed on the undercoat film 304 and the second interlayer insulating film 316.
- the Y driver power supply line 500 in the frame area 212 is connected to the second SL layer 318 disposed over the undercoat film 304 and on the second interlayer insulating film 316, and the second SL layer 318 via the contact hole 330. And the second SL layer 318 connected to the gate electrode layer 310 via the contact hole 330.
- the Y driver signal line 502 in the frame area 212 is connected to the second SL layer 318 disposed over the undercoat film 304 and on the second interlayer insulating film 316, and the second SL layer 318 via the contact hole 330. And the gate electrode layer 310.
- the second wiring 220 and the third wiring 222 may each have a branch point and intersect with the first wiring 218 in a plan view.
- FIG. 5 describes an embodiment in which only the third wiring 222 has a branch point 512 in the frame region 212, the second wiring 220 and the third wiring 222 each have a branch point in the frame region 212. Also, it may be configured not to have a branch point.
- the organic insulating film 600 and the planarization film 320 are cut at a part of the frame area 212 (hereinafter referred to as It may have a moisture blocking structure 602).
- the material of the organic insulating film 600 and the planarizing film 320 is photosensitive acrylic or polyimide.
- the moisture blocking structure 602 can prevent moisture from entering the display region 210 through the organic insulating film 600 or the planarization film. Thereby, the deterioration of the pixel array portion and the EL element due to moisture can be reduced.
- the first SL layer 314 in the frame area 212 may not be provided.
- the second wiring 220 and the third wiring 222 in the frame area 212 are configured by the second SL layer 318.
- the organic insulating film 600 shown in FIGS. 7A to 7C, 8A and 8B corresponds to the planarizing film 320 and / or the bank 332 in FIG.
- FIG. 9 is an enlarged view of the corner portion 514 of the display area 210.
- FIG. 10 is an enlarged view of an end 516 of the frame area 212 of FIG.
- the Y driver power supply line 500, the Y driver signal line 502, the second wiring 220, the third wiring 222, and the first wiring 218 are disposed in order from the outside of the display panel 100.
- the positions of the second wiring 220 and the third wiring 222 may be interchanged.
- the first wiring 218, the second wiring 220, and the third wiring 222 are arranged in order.
- the first wiring 218 may be provided between all of the second wiring 220 and the third wiring 222.
- connection area 214 and the second wiring 220, the third wiring 222, the Y driver power supply line 500, and the Y driver signal line 502 in the frame area 212 are configured by one wiring.
- the connection area 214 and the second wiring 220, the third wiring 222, the Y driver power supply line 500, and the Y driver signal line 502 in the frame area 212 are configured by one wiring.
- not only the first wiring 218 but also the second wiring 220, the third wiring 222, the Y driver power supply line 500, and the Y driver signal line 502 in the curved region 216 are respectively , A set of a plurality of wiring. Thereby, the electrical resistance of the wiring disposed in the curved portion can be reduced.
- each of the wirings that form the first wiring 218 to the third wiring 222 is an area that is disposed to be inclined to the right with respect to the extending direction of the first wiring 218 to the third wiring 222; It is good also as composition which has a field which is arranged slantingly to the left side by turns.
- FIG. 11 is an enlarged view of a portion 1000 of the second wiring 220 in the curved area 216 of FIG. As shown in FIG. 11, the second wire 220 is a bundle of a plurality of wires, and each wire is formed in a zigzag shape. This can further reduce the possibility of the second wiring 220 being cut when bent.
- the first wiring 218, the third wiring 222, the Y driver power supply line 500, and the Y driver signal line 502 may have the same shape.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
表示装置に設けられる配線の抵抗を低減する。 第1領域において、第1層に設けられ、かつ、それぞれ第1の方向に平行に配置され、前記第1領域と隣接する第2領域において、第2層に配置された複数の第1配線と、前記第1領域において、前記第1層に設けられ、かつ、前記複数の第1配線の間に配置され、前記第2領域において、前記第2層と異なる層に設けられた第2配線と、を有する表示装置であって、前記複数の第1配線の一部は、前記第2領域において、前記第1の方向に対してそれぞれ同じ側に傾斜して配置され、前記複数の第2配線は、前記第2領域において、前記複数の第1配線の一部と平面視で交差するように配置される。
Description
本発明は、表示装置に関する。
有機EL(electroluminescence)表示装置などのフラットパネルディスプレイは、基板上に薄膜トランジスタ(thin film transistor)や有機発光ダイオード(organic light-emitting diode)などが形成された表示パネルを有する。表示パネルは、配線を介して電源や信号が入力されることによって、画像の表示を行っている。
例えば、下記特許文献1は、ドライバICが生成した信号等が、配線を介して表示領域に入力される点を開示している。
近年、表示装置の高解像度化が進展し、それに伴ってドライバICと表示領域の間に配置される配線の数が増大している。配線の数が増大すると、配線間の距離が短くなるため、配線を細くする必要が生じる。
また、当該配線は表示領域の一辺に対して垂直に配置されるわけではなく、傾斜して配置されることが通常である。配線が傾斜して配置されると、配線間の距離が短くなるため、配線を細くする必要が生じる。
しかし、配線を細くすると配線の抵抗が増大し、消費電力が増大してしまう。また、配線を太くすると隣接する配線が短絡し、表示不良が生じるおそれが高まる。
本発明は、上記問題点に鑑みてなされたものであり、その目的は、表示装置に設けられる配線の抵抗を低減することである。
本発明の一態様は、第1領域において、第1層に設けられ、かつ、それぞれ第1の方向に平行に配置され、前記第1領域と隣接する第2領域において、第2層に配置された複数の第1配線と、前記第1領域において、前記第1層に設けられ、かつ、前記複数の第1配線の間に配置され、前記第2領域において、前記第2層と異なる層に設けられた第2配線と、を有する表示装置であって、前記複数の第1配線の一部は、前記第2領域において、前記第1の方向に対してそれぞれ同じ側に傾斜して配置され、前記複数の第2配線は、前記第2領域において、前記複数の第1配線の一部と平面視で交差するように配置されることを特徴とする。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略することがある。
以下の実施形態においては、開示例として有機EL表示装置の場合を例示したが、その他の適用例として、液晶表示装置、その他の自発光表示装置、あるいは電気泳動素子等と有する電子ペーパー型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能であることは言うまでもない。
図1は、本発明の実施形態に係る表示パネル100の構成を示す概略図である。図1に示すように、表示パネル100は、第1基板202と、第2基板204と、ドライバIC206と、を含んで構成される。
第1基板202は、表示領域210と、額縁領域212と、接続領域214と、湾曲領域216と、を含む。なお、本実施例においては、特許請求の範囲における第1領域は、湾曲領域216に相当し、第2領域は、接続領域214に相当し、第3領域は、額縁領域212に相当する。
表示領域210は、画素アレイ部を有する。画素アレイ部は、各画素に画素を点灯させるための電源や信号を供給する端子を含む。各画素は、複数のTFT302(後述)とコンデンサが配置される。画素アレイ部に含まれる端子は、例えば、後述する第1配線218乃至第3配線222を介して、ドライバIC206から供給される走査信号、映像信号や電源電圧を入力される端子である。
額縁領域212は、画素アレイ部を有する表示領域210の周囲に配置された領域である。具体的には、例えば表示領域210の左右の額縁領域212には、画素アレイ部の行を選択する信号を生成する回路(以下、Yドライバとする)等が配置される。表示領域210の上下の額縁には、電源を引き回す配線や、後述する第1配線218乃至第3配線222等が配置される。
接続領域214は、表示領域210の裏面側に配置され、電源電圧及び映像信号を供給される領域である。具体的には、接続領域214は、湾曲領域216が湾曲されることで、後述する図4(a)及び図4(b)のように表示領域210の裏面に配置される領域である。接続領域214は、第1配線218乃至第3配線222が配置される。接続領域214は、ドライバIC206からYドライバ制御信号および映像信号を供給され,FPCから電源電圧を供給される領域である。
湾曲領域216は、額縁領域212と接続領域214とを連結し、接続領域214が表示領域210の裏面に配置されるように湾曲される領域である。具体的には、湾曲領域216は、額縁領域212と接続領域214との間に配置されて、額縁領域212と接続領域214とを連結する。湾曲領域216が湾曲されることによって、接続領域214が表示領域210の裏面に配置される。
第2基板204は、FPC(Flexible Printed Circuit)である。第2基板204は、第1基板202と接続され、回路部品等が配置される。第2基板204は、表示パネル100に電源電圧や映像信号を供給する外部装置と接続される。第2基板204から供給される電源電圧は,第2配線220及び第3配線222を介して画素アレイ部に供給される。第2基板204から供給されるYドライバ電源電圧は、Yドライバ電源線500を介してYドライバに供給される。
ドライバIC206は、第1基板202に配置されるICである。具体的には、例えば図1に示すように、ドライバIC206は、第1基板202に直接配置されるCOG(Chip on Glass)である。ドライバIC206は、第2基板204から供給された映像信号や電源電圧に基づいて、画素アレイ部に供給する映像信号及びYドライバ制御信号等を生成するICである。ドライバIC206が生成した映像信号は、接続領域214、湾曲領域216及び額縁領域212に配置された第1配線218を介して画素アレイ部に供給される。Yドライバ制御信号は,Yドライバ信号線502を介してYドライバに供給される。画素アレイ部は、当該データ信号及び第2基板204から供給される電源電圧によって画像を表示する。
なお、図2に示すように、表示パネル100は、第2基板の代わりにCOF用フィルム224が設けられる構成(以下、変形例とする)であってもよい。具体的には、例えば、COF用フィルム224は、ポリイミド等で形成され、可撓性を有する。ドライバIC206は、COF用フィルム224の上に配置される。ドライバIC206は、COF(Chip on Film)である。ドライバIC206が配置されたCOF用フィルム224は、第1基板と接続される。ドライバIC206が生成した映像信号は、COF用フィルム224、接続領域214、湾曲領域216及び額縁領域212に配置された第1配線218乃至第3配線222を介して画素アレイ部に供給される。
続いて、表示領域210の断面について説明する。図3は、表示パネル100の図1及び図2のIII-III断面を示す模式的な図である。表示パネル100は、樹脂フィルムからなる絶縁性基材300の上にTFT302などからなる回路層、有機EL素子、及び有機EL素子を封止する封止膜328などが積層された構造を有する。絶縁性基材300は、例えば、ポリイミド膜を用いて形成される。封止膜328の上には粘着層334を挟んでカバーフィルム336が配置される。
本実施形態において画素アレイ部はトップエミッション型である。有機EL素子が発した光は、絶縁性基材300とは反対側に出射される。なお、表示装置100がカラーフィルタを用いてカラー表示を行う場合には、カラーフィルタは、封止膜328と保護膜334との間、あるいは対向基板側に配置される。有機EL素子が白色光を生成し、当該白色光はカラーフィルタを透過する。これにより、画素アレイ部に配置された各画素は、例えば、赤(R)、緑(G)、青(B)などの色の光を発する。
表示領域210の回路層には、画素回路、走査信号線、映像信号線、駆動電源線などが形成される。具体的には、アンダーコート膜304は、絶縁性基材300の上に窒化シリコン(SiNy)や酸化シリコン(SiOx)などの無機絶縁材料を用いて、下地層として形成される。アンダーコート膜304の上に、ポリシリコン(p-Si)膜が形成される。当該p-Si膜はパターニングされ、回路層で用いる箇所のp-Si膜が選択的に残される。
例えば、p-Si膜を用いてトップゲート型のTFT302のチャネル部及びソース・ドレイン部となる半導体層306が形成される。TFT302のチャネル部の上にはゲート絶縁膜308を介してゲート電極層310が配置される。ゲート電極層310は、スパッタリング等で形成した金属膜をパターニングして形成される。
この後、ゲート電極層310を覆う第1層間絶縁膜312が積層される。TFT302のソース、ドレインとなるp-Siは、イオン注入により不純物が導入される。さらに、当該ソース及びドレインに電気的に接続された第1SL層314が形成される。このようにしてTFT302が形成される。
その後、第2層間絶縁膜316が積層される。第2層間絶縁膜316の表面には、スパッタリング等で第2SL層318が形成される。第2SL層318と、ゲート電極層310と、第1SL層314とを用いて、走査信号線、映像信号線、駆動電源線を多層配線構造で形成することができる。この上に例えば、アクリル樹脂等の有機材料を積層して平坦化膜320が形成される。平坦化膜320により平坦化された表示領域210の表面に有機EL素子が形成される。
有機EL素子は下部電極322、有機EL層324及び上部電極326で構成される。下部電極322、有機EL層324及び上部電極326は、絶縁性基材300側から順に積層される。本実施形態では下部電極322が有機EL素子の陽極(アノード)であり、上部電極326が陰極(カソード)である。有機EL層324は正孔輸送層、発光層、電子輸送層等を含んで構成される。
図3に示すTFT302がnチャネルを有した駆動TFT302であるとすると、下部電極322は、TFT302の第1SL層314に接続される。具体的には、上述した平坦化膜320の形成後、下部電極322をTFT302に接続するためのコンタクトホール330が形成される。TFT302に接続された下部電極322は、平坦化膜320表面及びコンタクトホール330内に形成された導電体膜がパターニングされることで画素ごとに形成される。
下部電極322の形成後、画素境界にバンク332が形成される。バンク332で囲まれた画素の有効領域において、下部電極322が露出する。バンク332の形成後、有機EL層324を構成する各層が下部電極322の上に順番に積層される。上部電極326は、有機EL層324の上に透明電極材料を用いて形成される。
封止膜328は、上部電極326の表面に形成される。例えば、封止膜328は、無機膜、有機膜及び無機膜を下からこの順に含む三層積層構造を有している。無機膜は、例えばSiO2、SiN、又はSiON等の無機絶縁材料で形成さる。有機膜は、例えばアクリル樹脂等の有機絶縁材料で形成され、封止膜の上面を平坦化させる。カバーフィルム336は、粘着層334を介して封止膜上に配置される。カバーフィルム336は、シクロオレフィンポリマー(COP)やトリアセチルセルロース(TAC)等で形成される。
続いて、湾曲された状態の表示パネル100について説明する。図4(a)は、湾曲領域216の近傍における表示パネル100の模式的な断面を示す図である。なお、図4(a)は、図1に示す実施形態の表示パネル100を示す図である。図4に示すように、表示パネル100は、第1基板202と、第2基板204と、ドライバIC206と、保護フィルム400と、偏光板402と、補強フィルム404と、熱拡散シート406と、スペーサ408と、補強樹脂410と、カバーガラス412と、を含む。
第1基板202は、湾曲領域216において湾曲される。第2基板204及びドライバIC206は上述した通りである。保護フィルム400は、表示パネル100を保護するフィルムである。偏光板402は、表示パネル100に入射した外光の反射を低減する。これにより、表示装置100の視認性が向上する。
補強フィルム404は、表示パネル100を補強するフィルムである。具体的には、補強フィルム404は、湾曲された状態の表示パネル100の裏面の平坦な領域に配置される。
熱拡散シート406は、表示パネル100の熱を拡散するシートである。具体的には、熱拡散シート406は、表示パネル100の周囲に配置された駆動回路で生じた熱を、表示パネル100全体に拡散する。これにより、表示パネル100の一部だけ高温になる状態を防止する。
スペーサ408は、折り曲げられた表示パネル100の表面側の部分と裏面側の部分との間に配置される。スペーサ408は、表面側の部分と裏面側の部分との間隔を一定以上に保つ。これにより、表示パネル100に厚み方向の圧力が加わっても湾曲領域216の曲率が許容範囲に保たれる。
また、スペーサ408の端部は、湾曲領域216の背面に応じた曲率の曲面となるように形成される。スペーサ408の端部を湾曲領域216の背面に当接させることで、湾曲領域216の表面に圧力が加わっても湾曲領域216の形状を一定に保つことができる。スペーサ408によって、湾曲領域216に配置された第1配線218乃至第3配線222にかかる応力を小さくし、第1配線218乃至第3配線222の断線を起こりにくくすることができる。
補強樹脂410は、表示パネル100を補強する樹脂である。補強樹脂410は、湾曲された状態の表示パネル100の湾曲領域216に配置される。補強樹脂410は、表示パネル100の折り曲げられた領域に塗布される。
カバーガラス412は、表示パネル100の表面を保護するガラスである。カバーガラス412は、折り曲げた状態の表示パネル100に対して、偏光板402の上に配置される。なお、カバーガラス412は、アクリル等の樹脂製であってもよい。
なお、湾曲領域216には補強樹脂410を貼り付けない構成としてもよい。当該構成によれば、湾曲領域216の柔軟性を増し、より小さい曲率半径で表示パネル100を湾曲させることができる。湾曲領域216の曲率半径が小さくなるほど、折り曲げられた表示パネル100の平面視でのサイズも小さくなり、また折り曲げられた表示パネル100の厚さも小さくなる。
図4(b)は、変形例において、表示パネル100の湾曲領域216の近傍における模式的な断面を示す図である。表示パネルは、COF用フィルム224を有する。ドライバIC206は、COF用フィルム224に配置される。他の構成は、図4(a)に示した構成と同様である。
続いて、額縁領域212、湾曲領域216及び接続領域214の詳細について説明する。図5は、額縁領域212、湾曲領域216及び接続領域214を拡大した図である。図6は、変形例における額縁領域212、湾曲領域216及び接続領域214を拡大した図である。また、図7(a)乃至図7(c)は、それぞれ図5及び図6のVII-VII断面、VII'-VII'断面、VII''-VII''断面を示す図である。また、図8(a)及び図8(b)は、図5及び図6のVIII-VIII断面及びVIII'-VIII'断面を示す図である。
図5に示すように、表示領域210からドライバIC206に向かって順に、額縁領域212、湾曲領域216及び接続領域214が配置される。額縁領域212、湾曲領域216及び接続領域214は、それぞれ、複数の第1配線218と、第2配線220と、第3配線222と、Yドライバ電源線500と、Yドライバ信号線502と、が配置される。
図5に示すように、ドライバIC206は、第1基板202の接続領域214に配置される。一方、変形例においては、図6に示すように、ドライバIC206は、COF用フィルム224に配置される。COF用フィルム224は、第1基板202に配置される。
第1配線218は、表示領域210において画素アレイ部と接続され、接続領域214においてドライバIC206と接続される。第2配線220及び第3配線222は、表示領域210において画素アレイ部と接続され、接続領域214において第2基板204と接続される。具体的には、第1配線218は、ドライバIC206から供給された映像信号を画素アレイ部に供給する。第2配線220及び第3配線222は、第2基板204から供給された異なる電源電圧を画素アレイ部に供給する。なお、第1配線218乃至第3配線222に供給される信号及び電源はこれに限られず、他の信号や電源であってもよい。
Yドライバ電源線500及びYドライバ信号線502は、額縁領域212においてYドライバと接続される。Yドライバ電源線500は、接続領域214において第2基板204と接続される。Yドライバ信号線502は、接続領域214においてドライバIC206と接続される。Yドライバ電源線500は、第2基板204から供給された電源電圧をYドライバに供給する。Yドライバ信号線502は、ドライバIC206から供給されたYドライバ制御信号をYドライバに供給する。Yドライバは、画素を選択する信号等を画素アレイ部に供給する。
複数の第1配線218は、湾曲領域216において、第1層に設けられる。複数の第1配線218は、湾曲領域216と隣接する接続領域214及び額縁領域212において、第2層に配置される。
具体的には、例えば図7(a)に示すように、第1配線218は、ゲート電極層310と第2SL層318によって構成される。湾曲領域216における第1配線218は、絶縁性基材300の上に配置された第2SL層318である。接続領域214における第1配線218は、アンダーコート膜304の上から第2層間絶縁膜316の上にかけて配置された第2SL層318と、当該第2SL層318とコンタクトホール330を介して接続されたゲート電極層310と、によって構成される。額縁領域212における第1配線218は、アンダーコート膜304の上から第2層間絶縁膜316の上にかけて配置された第2SL層318と、当該第2SL層318とコンタクトホール330を介して接続されたゲート電極層310と、によって構成される。
また、複数の第1配線218は、湾曲領域216において互いに平行に配置される。具体的には、図5に示すように、複数の第1配線218は、湾曲領域216において、第1方向に平行に配置される。第1方向は、接続領域214から額縁領域212へ向かう方向(図5において右から左へ向かう方向)である。
複数の第1配線218の一部は、接続領域214において、第1の方向に対してそれぞれ同じ側に傾斜して配置される。具体的には、例えば、接続領域214において、図5の中央部より上端側に配置された複数の第1配線218は、第1方向に対してそれぞれ右側に傾斜して配置される。
なお、接続領域214において、複数の第1配線218には、第1の方向に対して同じ側に傾斜して配置される第1配線が複数含まれていればよく、反対側に傾斜して配置される第1配線218が含まれていてもよい。例えば、図5の中央部より下端側に配置された複数の第1配線218は、第1方向に対してそれぞれ左側に傾斜して配置される。また、図5の中央部付近において、複数の第1配線218は、第1方向に対してそれぞれ右側に傾斜して配置された第1配線218と左側に傾斜して配置された第1配線218と、を含む。
複数の第1配線218の一部は、額縁領域212において、第1の方向に対してそれぞれ同じ側に傾斜して配置される。また、複数の第1配線218の他の一部は、額縁領域212において、第1の方向に対して反対側に傾斜して配置される。具体的には、例えば、額縁領域212において、図5の表示パネル100の中央より上側に配置された複数の第1配線218は、第1方向に対してそれぞれ右側に傾斜して配置される。図5の表示パネル100の中央より下側に配置された複数の第1配線218は、第1方向に対してそれぞれ左側に傾斜して配置される。
第2配線220は、湾曲領域216において、第1層に設けられ、かつ、複数の第1配線218の間に配置される。第2配線220は、接続領域214及び額縁領域212において、第2層と異なる層に設けられ、かつ、少なくとも複数の第1配線218の一部と平面視で交差するように配置される。
具体的には、例えば図7(b)に示すように、第2配線220は、第1SL層314と第2SL層318によって構成される。第2配線220は、湾曲領域216において、絶縁性基材300の上に配置された第2SL層318である。第2配線220は、接続領域214において、アンダーコート膜304の上から第2層間絶縁膜316の上にかけて配置された第2SL層318である。また、第2配線220は、額縁領域212において、アンダーコート膜304の上から第2層間絶縁膜316の上にかけて配置された第2SL層318と、当該第2SL層318とコンタクトホール330を介して接続された第1SL層314と、当該第1SL層314とコンタクトホール330を介して接続された第2SL層318と、によって構成される。
また、図5に示すように、第2配線220は、湾曲領域216において、複数の第1配線218の間に、互いに平行に配置される。接続領域214において、第2配線220と第1配線218は平面視で交差する。当該交差する領域において、第1配線218はゲート電極層310によって構成され、第2配線220は第2SL層318によって構成される。これにより交差する領域504で、第1配線218と第2配線220が短絡することを防止できる。同様に、額縁領域212において、第2配線220と第1配線218は平面視で交差して配置されるが、それぞれ異なる層に配置されるため、第2配線220と第1配線218の短絡が防止される。
第3配線222は、湾曲領域216において、第1層に設けられ、かつ、複数の第1配線218の間に配置される。第3配線222は、接続領域214及び額縁領域212において、第2層と異なる層に設けられ、かつ、少なくとも複数の第1配線218の一部と平面視で交差するように配置される。
具体的には、例えば図7(c)に示すように、第3配線222は、第1SL層314と第2SL層318によって構成される。第3配線222は、湾曲領域216において、絶縁性基材300の上に配置された第2SL層318である。第3配線222は、接続領域214において、アンダーコート膜304の上から第2層間絶縁膜316の上にかけて配置された第2SL層318と、当該第2SL層318とコンタクトホール330を介して接続された第1SL層314と、当該第1SL層314とコンタクトホール330を介して接続された第2SL層318と、によって構成される。第3配線222は、額縁領域212において、アンダーコート膜304の上から第2層間絶縁膜316の上にかけて配置された第2SL層318と、当該第2SL層318とコンタクトホール330を介して接続された第1SL層314と、によって構成される。
また、図5に示すように、第3配線222は、湾曲領域216において、複数の第1配線218の間に、互いに平行に配置される。接続領域214において、第3配線222と第1配線218は平面視で交差する。当該交差する領域506において、第1配線218はゲート電極層310によって構成され、第3配線222は第1SL層314によって構成される。これにより交差する領域で、第1配線218と第3配線222が短絡することを防止できる。同様に、額縁領域212において、第3配線222と第1配線218は平面視で交差して配置されるが、それぞれ異なる層に配置されるため、第3配線222と第1配線218の短絡が防止される。
接続領域214において、第2配線220及び第3配線222は、交差して配置される。当該交差する領域において、第2配線220は第2SL層318によって構成され、第3配線222は第1SL層314によって構成される。これにより交差する領域508で、第2配線220と第3配線222が短絡することを防止できる。
接続領域214において、第2配線220は、分岐点510を有する。具体的には、例えば図5に示すように、第2配線220は、第1方向に平行な領域と、第1方向と直交する第2方向に平行な領域と、を有する。第1方向に平行な2本の第2配線220は、第2基板204と2か所で接続される。当該2本の第2配線220は、接続領域214の第2方向に平行に配置された領域において1本に結合される。1本に結合された第2配線220は、湾曲領域216側に向かって6本に分岐される。
同様に、接続領域214において、第3配線222は、分岐点512を有する。具体的には、例えば、第3配線222は、第1方向に平行な領域と、第2方向に平行な領域と、を有する。第1方向に平行な2本の第3配線222は、第2基板204と2か所で接続される。当該2本の第3配線222は、接続領域214の第2方向に平行に配置された領域において1本に結合される。1本に結合された第3配線222は、湾曲領域216側に向かって6本に分岐される。分岐された第2配線220及び第3配線222は、湾曲領域216において、それぞれ第1方向に平行に配置される。なお、分岐点の数は図5に示した実施例に限られず、第2配線220及び第3配線222は、上記より多くのまたは少ない分岐点の数を有するようにしてもよい。また、第2配線220及び第3配線222は、分岐510,512を有しなくてもよい。
湾曲領域216の少なくとも一部の領域において、分岐された第2配線220及び第3配線222は、交互に配置され、複数の第1配線218は、第2配線220と第3配線222の間に配置される。具体的には、例えば、湾曲領域216において、第2配線220と第3配線222は、図5の上側及び下側から中央部に向かって、それぞれ交互に配置される。当該交互に配置された第2配線220と第3配線222の間には、それぞれ複数の第1配線218が配置される。なお、後述するように、第2配線220と第3配線222の間に、第1配線218が配置されない領域を設けてもよい。
Yドライバ電源線500及びYドライバ信号線502は、第1配線218乃至第3配線222の外側に配置される。具体的には、Yドライバ信号線502は第1配線218乃至第3配線222の外側を第2基板204とYドライバを接続するように配置される。Yドライバ電源線500は、Yドライバ信号線502のさらに外側に第2基板204とYドライバを接続するように配置される。
Yドライバ電源線500及びYドライバ信号線502は、ゲート電極層310と第2SL層318によって構成される。湾曲領域216におけるYドライバ電源線500及びYドライバ信号線502は、例えば図8(a)及び図8(b)に示すように、第1基板202の上に配置された第2SL層318である。接続領域214におけるYドライバ電源線500及びYドライバ信号線502は、アンダーコート膜304の上から第2層間絶縁膜316の上にかけて配置された第2SL層318によって構成される。額縁領域212におけるYドライバ電源線500は、アンダーコート膜304の上から第2層間絶縁膜316の上にかけて配置された第2SL層318と、当該第2SL層318とコンタクトホール330を介して接続されたゲート電極層310と、当該ゲート電極層310とコンタクトホール330を介して接続された第2SL層318と、によって構成される。額縁領域212におけるYドライバ信号線502は、アンダーコート膜304の上から第2層間絶縁膜316の上にかけて配置された第2SL層318と、当該第2SL層318とコンタクトホール330を介して接続されたゲート電極層310と、によって構成される。
なお、額縁領域212において、第2配線220及び第3配線222は、それぞれ分岐点を有し、かつ、第1配線218と平面視で交差する構成としてもよい。図5では、第3配線222のみが額縁領域212において分岐点512を有する実施例を記載しているが、第2配線220及び第3配線222は、それぞれ額縁領域212において分岐点を有する構成としても、分岐点を有しない構成としてもよい。
また、図7(a)乃至(c)、図8(a)及び図8(b)に示すように、有機絶縁膜600また平坦化膜320は、額縁領域212の一部に切れ目(以下、水分遮断構造602とする)を有していてもよい。有機絶縁膜600また平坦化膜320の材質は、感光性のアクリルやポリイミドなどである。水分遮断構造602によって、有機絶縁膜600また平坦化膜を介して表示領域210に水分が侵入することを防止できる。これにより、水分による画素アレイ部及びEL素子の劣化を低減できる。水分遮断構造602を有しない構成とする場合には、額縁領域212における第1SL層314を設けない構成としてもよい。この場合、額縁領域212における第2配線220及び第3配線222は、第2SL層318で構成される。なお、図7(a)乃至(c)、図8(a)及び図8(b)に示す有機絶縁膜600は、図3における平坦化膜320及び/またはバンク332に相当する。
図9は、表示領域210の角部514を拡大した図である。図10は、図5の額縁領域212の端部516を拡大した図である。
図9に示すように、表示パネル100の外側から順に、Yドライバ電源線500、Yドライバ信号線502、第2配線220、第3配線222、第1配線218が配置される。なお、第2配線220と第3配線222の位置を入れ替えてもよい。図10に示すように、額縁領域212の端部516近傍では、第1配線218、第2配線220、第3配線222が順に配置される。なお、さらに、第2配線220と第3配線222の全ての間に、第1配線218を設ける構成としてもよい。
接続領域214及び額縁領域212における第2配線220、第3配線222、Yドライバ電源線500、及び、Yドライバ信号線502は、1本の配線で構成される。一方、図9及び図10に示すように、第1配線218だけでなく、湾曲領域216における第2配線220、第3配線222、Yドライバ電源線500、及び、Yドライバ信号線502は、それぞれ、複数の配線の集合で構成される。これにより、湾曲部に配置された配線の電気抵抗を低減できる。
さらに、湾曲領域216において、第1配線218乃至第3配線222を構成する各配線は、第1配線218乃至第3配線222の延伸方向に対して、右側に傾斜して配置された領域と、左側に傾斜して配置された領域と、を交互に有する構成としてもよい。図11は、図9の湾曲領域216における第2配線220の一部1000を拡大した図である。図11に示すように、第2配線220は、複数の配線の束であって、各配線は、ジグザグの形状に形成される。これにより、湾曲された場合に、第2配線220が切断される可能性をさらに、低減できる。第1配線218、第3配線222、Yドライバ電源線500、及び、Yドライバ信号線502も同様の形状としてもよい。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
Claims (8)
- 第1領域において、第1層に設けられ、かつ、それぞれ第1の方向に平行に配置され、前記第1領域と隣接する第2領域において、第2層に配置された複数の第1配線と、
前記第1領域において、前記第1層に設けられ、かつ、前記複数の第1配線の間に配置され、前記第2領域において、前記第2層と異なる層に設けられた第2配線と、
を有する表示装置であって、
前記複数の第1配線の一部は、前記第2領域において、前記第1の方向に対してそれぞれ同じ側に傾斜して配置され、
前記複数の第2配線は、前記第2領域において、前記複数の第1配線の一部と平面視で交差するように配置されることを特徴とする表示装置。 - さらに、前記第1領域において、前記第1層に設けられ、かつ、前記複数の第1配線の間に配置され、前記第2領域において、前記第2層と異なる層に設けられ、かつ、少なくとも前記複数の第1配線の一部と平面視で交差するように配置された第3配線を有する、
ことを特徴とする請求項1に記載の表示装置。 - 前記第2領域において、前記第2配線及び前記第3配線は、それぞれ分岐点を有し、
前記第1領域において、分岐された前記第2配線及び前記第3配線は、それぞれ平行に配置される、
ことを特徴とする請求項2に記載の表示装置。 - 前記第1領域の少なくとも一部の領域において、分岐された前記第2配線及び前記第3配線は、交互に配置され、前記複数の第1配線は、前記第2配線と前記第3配線の間に配置される、
ことを特徴とする請求項3に記載の表示装置。 - 前記第1領域において、前記第1配線乃至第3配線は、それぞれ複数の配線の集合で構成され、
前記第1配線乃至第3配線を構成する各配線は、前記第1配線乃至第3配線の延伸方向に対して、右側に傾斜して配置された領域と、左側に傾斜して配置された領域と、を交互に有する、
ことを特徴とする請求項2に記載の表示装置。 - さらに、前記第1領域の前記第2領域とは反対側に、第3領域を有し、
前記第3領域において、前記第2配線及び前記第3配線は、それぞれ分岐点と有し、かつ、前記第1配線と平面視で交差する、
ことを特徴とする請求項2に記載の表示装置。 - 前記第3領域は、画素アレイ部を有する表示領域の周囲に配置された額縁領域であり、
前記第2領域は、前記表示領域の裏面側に配置され、電源電圧及び映像信号を供給される接続領域であり、
前記第1領域は、前記額縁領域と前記接続領域とを連結し、前記接続領域が前記表示領域の裏面に配置されるように湾曲される湾曲領域である、
ことを特徴とする請求項6に記載の表示装置。 - 前記第1配線は、映像信号が入力され、
前記第2配線及び前記第3配線は、異なる電源電圧が入力される、
ことを特徴とする請求項2に記載の表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/879,773 US11393892B2 (en) | 2017-11-22 | 2020-05-21 | Display device |
US17/841,669 US11963411B2 (en) | 2017-11-22 | 2022-06-16 | Display device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017224788A JP7028616B2 (ja) | 2017-11-22 | 2017-11-22 | 表示装置 |
JP2017-224788 | 2017-11-22 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US16/879,773 Continuation US11393892B2 (en) | 2017-11-22 | 2020-05-21 | Display device |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2019102670A1 true WO2019102670A1 (ja) | 2019-05-31 |
Family
ID=66631490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2018/031193 WO2019102670A1 (ja) | 2017-11-22 | 2018-08-23 | 表示装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11393892B2 (ja) |
JP (1) | JP7028616B2 (ja) |
WO (1) | WO2019102670A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11088236B2 (en) * | 2018-09-21 | 2021-08-10 | Samsung Display Co., Ltd. | Display apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016080291A1 (ja) * | 2014-11-21 | 2016-05-26 | シャープ株式会社 | 表示装置 |
WO2017138469A1 (ja) * | 2016-02-10 | 2017-08-17 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
US20170285823A1 (en) * | 2016-12-21 | 2017-10-05 | Xiamen Tianma Micro-Electronics Co., Ltd. | Array substrate, touch display panel, and touch display device |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10198292A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2006285058A (ja) | 2005-04-04 | 2006-10-19 | Seiko Epson Corp | 発光装置及び電子機器 |
US7863612B2 (en) * | 2006-07-21 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
US8269744B2 (en) * | 2008-09-05 | 2012-09-18 | Mitsubishi Electric Corporation | Touch screen, touch panel and display device |
JP2011209405A (ja) | 2010-03-29 | 2011-10-20 | Sony Corp | 表示装置及び電子機器 |
US9703150B2 (en) * | 2011-11-25 | 2017-07-11 | Sharp Kabushiki Kaisha | Liquid crystal display device |
KR102086644B1 (ko) | 2013-12-31 | 2020-03-09 | 엘지디스플레이 주식회사 | 플렉서블표시장치 및 이의 제조방법 |
US9276055B1 (en) | 2014-08-31 | 2016-03-01 | Lg Display Co., Ltd. | Display device with micro cover layer and manufacturing method for the same |
US9425418B2 (en) | 2014-09-30 | 2016-08-23 | Lg Display Co., Ltd. | Flexible display device with bend stress reduction member and manufacturing method for the same |
KR102175991B1 (ko) * | 2014-12-26 | 2020-11-09 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조방법 |
JP6560887B2 (ja) * | 2015-04-08 | 2019-08-14 | 株式会社ジャパンディスプレイ | トランジスタ基板および表示装置 |
JP2017049483A (ja) | 2015-09-03 | 2017-03-09 | 株式会社ジャパンディスプレイ | 表示装置 |
TWI740908B (zh) * | 2016-03-11 | 2021-10-01 | 南韓商三星顯示器有限公司 | 顯示設備 |
KR102451726B1 (ko) * | 2016-03-28 | 2022-10-07 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
KR102586046B1 (ko) * | 2016-03-31 | 2023-10-10 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
KR102591727B1 (ko) * | 2016-09-13 | 2023-10-23 | 삼성디스플레이 주식회사 | 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치 |
-
2017
- 2017-11-22 JP JP2017224788A patent/JP7028616B2/ja active Active
-
2018
- 2018-08-23 WO PCT/JP2018/031193 patent/WO2019102670A1/ja active Application Filing
-
2020
- 2020-05-21 US US16/879,773 patent/US11393892B2/en active Active
-
2022
- 2022-06-16 US US17/841,669 patent/US11963411B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016080291A1 (ja) * | 2014-11-21 | 2016-05-26 | シャープ株式会社 | 表示装置 |
WO2017138469A1 (ja) * | 2016-02-10 | 2017-08-17 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
US20170285823A1 (en) * | 2016-12-21 | 2017-10-05 | Xiamen Tianma Micro-Electronics Co., Ltd. | Array substrate, touch display panel, and touch display device |
Also Published As
Publication number | Publication date |
---|---|
US20220310766A1 (en) | 2022-09-29 |
JP7028616B2 (ja) | 2022-03-02 |
US11963411B2 (en) | 2024-04-16 |
US20200286978A1 (en) | 2020-09-10 |
US11393892B2 (en) | 2022-07-19 |
JP2019095592A (ja) | 2019-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10014361B2 (en) | Organic light emitting display device | |
JP6253541B2 (ja) | 表示装置 | |
WO2018135127A1 (ja) | 表示装置 | |
US10923558B2 (en) | Display device and method of manufacturing display device | |
US10134828B2 (en) | Display device and method of manufacturing a display device | |
US10573706B2 (en) | Display device | |
JP2018180110A (ja) | 表示装置 | |
KR20170115164A (ko) | 표시 장치 | |
US10706773B2 (en) | Display device | |
JP2018155999A (ja) | 表示装置 | |
JP7046627B2 (ja) | 表示装置 | |
US10734468B2 (en) | Display device | |
JP2019095507A (ja) | 表示装置 | |
CN111971732A (zh) | 显示装置 | |
KR102532973B1 (ko) | 표시 장치와 그의 제조 방법 | |
JP6258047B2 (ja) | 発光素子表示装置 | |
JP7326137B2 (ja) | 表示装置 | |
WO2019187074A1 (ja) | 表示デバイス | |
WO2018220683A1 (ja) | 表示装置及び表示装置の製造方法 | |
KR20170079978A (ko) | 투명 표시 장치 | |
US11963411B2 (en) | Display device | |
KR20180063627A (ko) | 유기 발광 표시 장치 | |
JP7246534B2 (ja) | アレイ基板 | |
WO2021009811A1 (ja) | 表示装置 | |
KR20240086306A (ko) | 발광 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 18880506 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 18880506 Country of ref document: EP Kind code of ref document: A1 |