JP2011209405A - 表示装置及び電子機器 - Google Patents
表示装置及び電子機器 Download PDFInfo
- Publication number
- JP2011209405A JP2011209405A JP2010075058A JP2010075058A JP2011209405A JP 2011209405 A JP2011209405 A JP 2011209405A JP 2010075058 A JP2010075058 A JP 2010075058A JP 2010075058 A JP2010075058 A JP 2010075058A JP 2011209405 A JP2011209405 A JP 2011209405A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pixel
- wiring
- pixel array
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】画素アレイ部の各画素を駆動する周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることを可能にする。
【解決手段】表示パネル70を構成する基板として、折り曲げ可能な基板、例えば、ステンレス基板やプラスチック基板を用いる。そして、画素アレイ部30を基板本体部70Aに搭載し、画素アレイ部30の周辺の少なくとも1辺において折り曲げられて表示裏面側に位置する基板端部70B,70C,70Dに周辺回路部80A,80B,80Cを配置する。これにより、周辺回路部80A,80B,80Cの機能を制限することなく、表示パネル70の更なる狭額縁化を図る。
【選択図】図2
【解決手段】表示パネル70を構成する基板として、折り曲げ可能な基板、例えば、ステンレス基板やプラスチック基板を用いる。そして、画素アレイ部30を基板本体部70Aに搭載し、画素アレイ部30の周辺の少なくとも1辺において折り曲げられて表示裏面側に位置する基板端部70B,70C,70Dに周辺回路部80A,80B,80Cを配置する。これにより、周辺回路部80A,80B,80Cの機能を制限することなく、表示パネル70の更なる狭額縁化を図る。
【選択図】図2
Description
本発明は、表示装置及び電子機器に関し、特に、電気光学素子を含む画素が行列状(マトリクス状)に2次元配置されてなる表示装置及び当該表示装置を有する電子機器に関する。
近年、画像表示を行う表示装置の分野では、画素(画素回路)が行列状に配置されてなる平面型(フラットパネル型)の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス(Electroluminescence;EL)を利用し、有機薄膜に電界をかけると発光する現象を用いた有機EL素子が知られている。
画素の発光素子として有機EL素子を用いた有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子は、10V以下の印加電圧で駆動できるために低消費電力である。有機EL素子は、自発光素子であるために液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機EL素子は、応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。
有機EL表示装置では、液晶表示装置と同様に、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。但し、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けられる能動素子、例えば、絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、TFT(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が1表示フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
アクティブマトリクス方式により駆動される、電流駆動型の電気光学素子を含む画素回路にあっては、電気光学素子に加えて、当該電気光学素子を駆動するための駆動回路を備えている。この駆動回路として、電流駆動型の電気光学素子である有機EL素子21を駆動トランジスタ22、書込みトランジスタ23、及び、保持容量24を有する構成の画素回路が知られている(例えば、特許文献1を参照)。
特許文献1には、単位画素20bが多数されてなる画素アレイ部30が搭載された表示パネル70上に、周辺回路部(40,50,60)が搭載された有機EL表示装置10Bが記載されている(特許文献1の段落番号0027、図1、及び、図10等を参照)。
また、特許文献1には、同一の単位画素20bを構成する上下2行に属する4つのサブピクセル20W,20R,20G,20Bに対して、1本の電源供給線32(32-1〜32-m)を共通化することが記載されている。特許文献1には更に、1本の電源供給線32を共通化することにより、書込み走査回路40について回路規模を削減できるために、表示パネル70の狭額縁化を図ることができる旨が記載されている(特許文献1の段落番号0136等を参照)。ここで、「額縁」とは、表示パネル70上の画素アレイ部30の周囲の画像表示に寄与しない領域部分を言う。
上述したように、画素アレイ部の各画素を駆動する周辺回路部を構成する回路素子数や配線数を削減し、周辺回路部の回路規模を縮小することにより、表示パネルの狭額縁化を図ることができる。しかしながら、周辺回路部を構成する回路素子数や配線数の削減による回路規模の縮小化には限界があるため、表示パネルの狭額縁化にも限界が生ずる。そして、表示パネルの更なる狭額縁化の要求に応えるには、周辺回路部の機能を制限することで、周辺回路部の回路規模の縮小化を図らざるを得ない場合がある。
そこで、本発明は、画素アレイ部の各画素を駆動する周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることが可能な表示装置及び当該表示装置を有する電子機器を提供することを目的とする。
上記目的を達成するために、本発明による表示装置は、
折り曲げ可能な基板と、
電気光学素子を含む画素が前記基板上に配置されてなる画素アレイ部と、
前記基板上の前記画素アレイ部の周辺の少なくとも1辺において折り曲げられた基板端部と、
前記基板端部に配置され、前記画素アレイ部の各画素を駆動する周辺回路部と
を備える。
折り曲げ可能な基板と、
電気光学素子を含む画素が前記基板上に配置されてなる画素アレイ部と、
前記基板上の前記画素アレイ部の周辺の少なくとも1辺において折り曲げられた基板端部と、
前記基板端部に配置され、前記画素アレイ部の各画素を駆動する周辺回路部と
を備える。
上記構成の表示装置において、基板が画素アレイ部の周辺の少なくとも1辺において折り曲げられることで、その折り曲げられた基板端部の分だけ、画素アレイ部の周囲の画像表示に寄与しない領域部分、即ち、額縁を縮小化できる。このとき、周辺回路部は、画素アレイ部とは、折り曲げ部を介して同じ基板上に位置する。従って、周辺回路部と画素アレイ部との間に端子等のコンタクト部が介在しなくても、周辺回路部と画素アレイ部との間を電気的に接続できる。また、基板端部については、画素アレイ部が搭載される基板本体の大きさの範囲内であればその大きさが制限されることはない。従って、基板端部に配置される周辺回路部の規模、ひいては当該周辺回路部の機能が制限されることもない。
本発明によれば、折り曲げ可能な基板を用い、画素アレイ部の周辺の少なくとも1辺において折り曲げられた基板端部に周辺回路部を配置することで、当該周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることができる。
以下、発明を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
1.実施形態に関する説明
2.本発明が適用される有機EL表示装置
2−1.システム構成
2−2.基本的な回路動作
3.変形例
4.電子機器
1.実施形態に関する説明
2.本発明が適用される有機EL表示装置
2−1.システム構成
2−2.基本的な回路動作
3.変形例
4.電子機器
<1.実施形態に関する説明>
[パネル構造]
図1は、本発明の一実施形態に係る表示装置の表示パネルの構造の概略を示す正面図である。図2に、一実施形態に係る表示装置の表示パネルの断面図を示す。図2において、(A)は表示パネルの折り曲げ前の断面図を、(B)は表示パネルの折り曲げ後の断面図をそれぞれ示している。
[パネル構造]
図1は、本発明の一実施形態に係る表示装置の表示パネルの構造の概略を示す正面図である。図2に、一実施形態に係る表示装置の表示パネルの断面図を示す。図2において、(A)は表示パネルの折り曲げ前の断面図を、(B)は表示パネルの折り曲げ後の断面図をそれぞれ示している。
本実施形態に係る表示装置10は、表示パネル70を構成する基板として、折り曲げ可能な基板を用いている点を最大の特徴としている。折り曲げ可能な基板としては、金属基板(金属の薄板)や、プラスチック基板等の周知の基板を用いることができる。金属基板としては、例えば、耐腐食性の観点からするとステンレス基板を用いるのが好ましい。また、絶縁性の観点からすると、金属基板よりもプラスチック基板の方が好ましい。ステンレス基板やプラスチック基板等の薄板は、周知の折り曲げ治具(冶具)を用いることで、容易に折り曲げることができる。
表示パネル70は、基板本体部70Aと、基板周縁部の例えば4辺で裏面側に折り曲げられた4つの基板端部70B〜70Eとから構成されている。図1では、4つの基板端部70B〜70Eのうち、基板本体部70Aの左右両側の基板端部70B,70C、及び、下側の基板端部70Dについて一点鎖線にて模式的に図示している。尚、上側の基板端部70Eについては図示を省略している。
表示パネル70の基板本体部70Aにはほぼ全面に亘って、電気光学素子、例えば、自発光型の電気光学素子を含む画素20が行列状に2次元配列されてなる画素アレイ部30が設けられている。ここで、自発光型の電気光学素子としては、有機EL素子、無機EL素子、LED素子、半導体レーザー素子などが広く知られている。これら自発光型の電気光学素子は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子である。
一方、基板本体部70Aの左右両側の基板端部70B,70C、及び、下側の基板端部70Dには、画素アレイ部30の各画素20を駆動する周辺回路部80A〜80Cが設けられている。そして、図2に示すように、周辺回路部80A〜80Cは、画素アレイ部30に対して配線部81の各配線を介して電気的に接続される。周辺回路部80A〜80Cの具体例や、配線部81の各配線の詳細については後述する。
表示パネル70の製造に当っては、先ず、図2(A)に示すように、平板状の折り曲げ可能な基板(70A〜70D)に対して、画素アレイ部30の各画素20を形成するとともに、周辺回路部80A〜80Cの各回路素子を形成する。更に、画素アレイ部30と周辺回路部80A〜80Cとを電気的に接続するための配線部81の各配線を形成する(配線する)。
このように、画素アレイ部30、周辺回路部80A〜80C、及び、配線部81が形成された、平板状の状態にある表示パネル70について、例えば図2(A)に示すように、配線部81の裏側に配置した折り曲げ治具82を始点として折り曲げる作業を行う。この折り曲げ作業により、図2(B)に示すように、折り曲げられた、周辺回路部80A,80B(80C)を搭載した基板端部70B,70C(70D)は、基板本体部70Aの裏側、即ち、表示面と反対側(表示裏面側)に位置することになる。
従って、表示パネル70において、画素アレイ部30の周辺の額縁としては、配線部81の一部が存在するだけとなるため、表示パネル70の狭額縁化を図ることができる。すなわち、画素アレイ部30の周辺の、画像表示に寄与しない余分な領域を必要最小限に抑えることができる。
しかも、画素アレイ部30と周辺回路部80A〜80Cとの間は、折り曲げられた状態にあるものの、一枚の基板上に形成された配線部81の各配線によって電気的に接続される。これにより、例えば、基板本体部70Aに対してフレキシブルケーブル等を用いて外部基板を接続する場合のような、端子等のコンタクト部を設ける必要がなく、従って、コンタクト部を設けるための領域を確保する必要が無いため、表示パネル70のより狭額縁化を図ることができる。
また、基板端部70B,70C(70D)ついては、画素アレイ部30が搭載される基板本体部70Aの大きさの範囲内であればその大きさが制限されることはない。従って、基板端部70B,70C(70D)に配置される周辺回路部80A,80B(80C)の回路規模、ひいては、当該周辺回路部80A,80B(80C)の機能が制限されることもない。
本実施形態では、表示パネル70について、画素アレイ部30の周辺部の4辺で折り曲げ、そのうちの3つの基板端部70B,70C,70Dに対して周辺回路部80A,80B,80Cを搭載する場合を例に挙げたが、このパネル構造に限定されるものではない。例えば、図3に示すように、周辺回路部80A,80B,80Cを搭載する、画素アレイ部30の周辺部の3辺だけ折り曲げるようにしても良い。このとき、折り曲げられずに残った基板部分70Eは、額縁の大半を占める余白部分となるため、4辺で折り曲げる方が好ましいと言うことができる。また、4辺、3辺の折り曲げに限らず、画素アレイ部30の周辺部の少なくとも1辺を折り曲げることにより、全く折り曲げない場合に比べて狭額縁化の効果を得ることができる。
上述したように、表示パネル70を構成する基板として、折り曲げ可能な基板を用いるようにする。そして、画素アレイ部30の周辺の少なくとも1辺にて折り曲げられた基板端部70B,70C,70Dに周辺回路部80A,80B,80Cを配置することで、額縁サイズの制約にとらわれることなく、周辺回路部80A,80B,80Cとして様々な機能を持った回路を搭載することが可能になる。従って、周辺回路部80A,80B,80Cの機能を制限することなく、表示パネル70の更なる狭額縁化を図ることができる。特に、画素アレイ部30の周辺部の4辺で折り曲げるようにすることで、実質的に額縁をほぼ無くし、表示パネル70の表示面全面を表示エリアにした表示装置を実現できる。
ところで、画素アレイ部30と周辺回路部80A,80B,80Cとの間の配線部81で基板を折り曲げるには、その折り曲げ部に位置する配線部81での配線の断線やショートに対する対策を講じる必要がある。以下に、断線やショートに対する対策を講じた折り曲げ部の層構造の具体的な実施例について説明する。
(配線部の層構造1)
図4は、折り曲げ部に位置する配線部の層構造1を示す断面図である。この層構造1では、表示パネル70を構成する基板として、プラスチック基板等の絶縁性基板71を用いる場合を前提としている。絶縁性基板71を用いて表示パネル70を構成する場合には、配線部81については、絶縁性基板71上に直接各配線81Aを形成するようにすると良い。すなわち、画素アレイ部30や周辺回路部80A,80B,80Cの各配線については、基板上に絶縁膜72を介して形成することになるが、配線部81については、絶縁膜72を省くようにする。
図4は、折り曲げ部に位置する配線部の層構造1を示す断面図である。この層構造1では、表示パネル70を構成する基板として、プラスチック基板等の絶縁性基板71を用いる場合を前提としている。絶縁性基板71を用いて表示パネル70を構成する場合には、配線部81については、絶縁性基板71上に直接各配線81Aを形成するようにすると良い。すなわち、画素アレイ部30や周辺回路部80A,80B,80Cの各配線については、基板上に絶縁膜72を介して形成することになるが、配線部81については、絶縁膜72を省くようにする。
このように、配線部81の各配線81Aについては、絶縁性基板71上に直接形成することで、絶縁膜72が存在しない分だけ配線部81の厚みを薄くすることができる。これにより、絶縁性基板71を配線部81で折り曲げる際に、厚みが薄い分だけ容易に折り曲げることができることとなる。
(配線部の層構造2)
図5は、折り曲げ部に位置する配線部の層構造2を示す断面図である。この層構造2では、表示パネル70を構成する基板として、ステンレス基板等の導電性基板73を用いる場合を前提としている。導電性基板73を用いて表示パネル70を構成する場合には、当該導電性基板73上に絶縁膜74を形成し、その上に下層配線81Bを形成し、その上に配線部81の各配線81Aを形成するようにする。
図5は、折り曲げ部に位置する配線部の層構造2を示す断面図である。この層構造2では、表示パネル70を構成する基板として、ステンレス基板等の導電性基板73を用いる場合を前提としている。導電性基板73を用いて表示パネル70を構成する場合には、当該導電性基板73上に絶縁膜74を形成し、その上に下層配線81Bを形成し、その上に配線部81の各配線81Aを形成するようにする。
導電性基板73を用いる場合には、当然のことながら、導電性基板73と配線部81の各配線81Aとの間に絶縁膜74を介在させる必要がある。このとき、絶縁膜74の上に下層配線81Bを形成しておくことで、画素アレイ部30や周辺回路部80A,80B,80Cの絶縁膜72を除去する工程において、配線部81の絶縁膜74が除去されるのを下層配線81Bによって阻止することができる。
すなわち、絶縁膜72上に形成される下層配線81Bは、画素アレイ部30や周辺回路部80A,80B,80Cの絶縁膜72を除去する際に、絶縁膜72が一緒に除去されてしまうのを阻止する作用をなす。この下層配線81Bが存在することにより、導電性基板73と配線部81の各配線81Aとの間に絶縁膜74を確実に介在させることができるために、配線部81の各配線81Aが導電性基板73とショートするのを未然に防止することができる。
(配線部の各配線のレイアウト)
ところで、表示パネル70において、画素アレイ部30と周辺回路部80A,80B,80Cとの間の折り曲げ部に位置する配線部81では、複数本の配線が並走することになる。このとき、レイアウトの制限によっては、折り曲げ部において配線パターンを屈曲させる必要が生ずる場合がある。
ところで、表示パネル70において、画素アレイ部30と周辺回路部80A,80B,80Cとの間の折り曲げ部に位置する配線部81では、複数本の配線が並走することになる。このとき、レイアウトの制限によっては、折り曲げ部において配線パターンを屈曲させる必要が生ずる場合がある。
このように、並走する配線パターンを折り曲げ部で屈曲させる場合、図6(A)に示すように、ばらばらの配線幅(例えば、w1/w2)、配線間隔(例えば、p1/p2)でレイアウトしてしまうと、折り曲げた場合に、一箇所の配線パターンに力がかかってしまう。そして、これが断線の原因となる。そこで、図6(B)に示すように、配線部81の各配線を、折り曲げ部において配線幅、配線間隔が均一になるように形成する。
このように、折り曲げ部において同一幅(w0)、同一間隔(p0)になるように配線部81の各配線を形成することで、並走する複数本の配線パターンを折り曲げ部において屈曲させる場合であっても、基板を折り曲げる際に配線個々に加わる力を分散させることができる。これにより、基板を折り曲げる際に、配線部81の各配線の断線を回避することができるため、信頼性の高い表示パネル70を形成することができる。
尚、ここでは、折り曲げ部において同一幅(w0)、同一間隔(p0)の両条件を満足する場合を例に挙げたが、これに限られるものではない。すなわち、同一幅(w0)、同一間隔(p0)のいずか一方の条件を満足する構成を採った場合にも、それ相応の効果を得ることができる。
<2.本発明が適用される有機EL表示装置>
折り曲げ可能な基板を用いて表示パネルを構成可能な表示装置は、例えば、画素20の電気光学素子として、自発光型の発光素子を用いるフラットパネル型(平面型)の表示装置である。以下に、自発光型の発光素子として有機EL素子を用いた有機EL表示装置について説明する。
折り曲げ可能な基板を用いて表示パネルを構成可能な表示装置は、例えば、画素20の電気光学素子として、自発光型の発光素子を用いるフラットパネル型(平面型)の表示装置である。以下に、自発光型の発光素子として有機EL素子を用いた有機EL表示装置について説明する。
[2−1.システム構成]
図7は、本発明が適用されるアクティブマトリクス型有機EL表示装置の構成の概略を示すシステム構成図である。
図7は、本発明が適用されるアクティブマトリクス型有機EL表示装置の構成の概略を示すシステム構成図である。
図7に示すように、本適用例に係る有機EL表示装置10Aは、有機EL素子を含む複数の画素20と、当該画素20が行列状に2次元配列されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置された周辺回路部とを有する構成となっている。周辺回路部は、書込み走査回路40、電源供給走査回路50及び信号出力回路60等からなり、画素アレイ部30の各画素20を駆動する。
ここで、有機EL表示装置10Aがカラー表示対応の場合は、1つの画素は複数の副画素(サブピクセル)から構成され、この副画素の各々が画素20に相当することになる。より具体的には、カラー表示用の表示装置では、1つの画素は、赤色光(R)を発光する副画素、緑色光(G)を発光する副画素、青色光(B)を発光する副画素の3つの副画素から構成される。
但し、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素に更に1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光(W)を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。
画素アレイ部30は、先述した実施形態における画素アレイ部30に相当し、折り曲げ可能な基板、即ち、先述した実施形態の基板本体部70A上に形成される。画素アレイ部30には、m行n列の画素20の配列に対して、行方向(画素行の画素の配列方向)に沿って走査線31-1〜31-mと電源供給線32-1〜32-mとが画素行毎に配線されている。更に、列方向(画素列の画素の配列方向)に沿って信号線33-1〜33-nが画素列毎に配線されている。
ここで、走査線31-1〜31-m、電源供給線32-1〜32-m、及び、信号線33-1〜33-nは、先述した実施形態における配線部81の各配線に相当する。また、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60は、先述した実施形態における周辺回路部80A,80B,80Cに相当する。
走査線31-1〜31-mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線32-1〜32-mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線33-1〜33-nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。
書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成されている。この書込み走査回路40は、画素アレイ部30の各画素20への映像信号の書込みに際し、走査線31-1〜31-mに対して書込み走査信号WS(WS1〜WSm)を順次供給することによって画素アレイ部30の各画素20を行単位で順番に走査(線順次走査)する。
電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路50は、書込み走査回路40による線順次走査に同期して、第1電源電位Vccpと当該第1電源電位Vccpよりも低い第2電源電位Viniとで切り替わることが可能な電源電位DS(DS1〜DSm)を電源供給線32-1〜32-mに供給する。後述するように、電源電位DSのVccp/Viniの切替えにより、画素20の発光/非発光の制御が行なわれる。
信号出力回路60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigと基準電圧Vofsとを選択的に出力する。ここで、基準電圧Vofsは、映像信号の信号電圧Vsigの基準となる電圧(例えば、映像信号の黒レベルに相当する電圧)であり、後述する閾値補正処理の際に用いられる。
信号出力回路60から出力される信号電圧Vsig/基準電圧Vofsは、信号線33-1〜33-nを介して画素アレイ部30の各画素20に対して、書込み走査回路40による走査によって選択された画素行単位で書き込まれる。すなわち、信号出力回路60は、信号電圧Vsigを行(ライン)単位で書き込む線順次書込みの駆動形態を採っている。
上述したように、画素アレイ部30、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60を搭載した表示パネル70は、折り曲げ可能な基板からなり、画素アレイ部30の周辺における一点鎖線で示す部分で折り曲げられる。これにより、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60の各機能を制限することなく、表示パネル70の狭額縁化を図ることができる。書込み走査回路40、電源供給走査回路50、及び、信号出力回路60の各機能については後述する。
(画素回路)
図8は、画素(画素回路)20の具体的な回路構成を示す回路図である。
図8は、画素(画素回路)20の具体的な回路構成を示す回路図である。
図8に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子21と、当該有機EL素子21に電流を流すことによって有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線(所謂、ベタ配線)された共通電源供給線34にカソード電極が接続されている。
有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ23、及び、保持容量24を有する構成となっている。駆動トランジスタ22及び書込みトランジスタ23としてNチャネル型のTFTを用いることができる。但し、ここで示した、駆動トランジスタ22及び書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
駆動トランジスタ22は、一方の電極(ソース/ドレイン電極)が有機EL素子21のアノード電極に接続され、他方の電極(ドレイン/ソース電極)が電源供給線32(32-1〜32-m)に接続されている。
書込みトランジスタ23は、一方の電極(ソース/ドレイン電極)が信号線33(33-1〜33-n)に接続され、他方の電極(ドレイン/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。また、書込みトランジスタ23のゲート電極は、走査線31(31-1〜31-m)に接続されている。
駆動トランジスタ22及び書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極、及び、有機EL素子21のアノード電極に接続されている。
尚、有機EL素子21の駆動回路としては、駆動トランジスタ22及び書込みトランジスタ23の2つのトランジスタと保持容量24の1つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機EL素子21のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機EL素子21の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。
上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から供給される、輝度情報に応じた映像信号の信号電圧Vsigまたは基準電圧Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電圧Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。
駆動トランジスタ22は、電源供給線32(32-1〜32-m)の電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。
駆動トランジスタ22は更に、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。
この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21の発光期間と非発光期間の割合(デューティ)を制御することができる。このデューティ制御により、1表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
電源供給走査回路50から電源供給線32を通して選択的に供給される第1,第2電源電位Vccp,Viniのうち、第1電源電位Vccpは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Viniは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Viniは、基準電圧Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs−Vthよりも低い電位、好ましくは、Vofs−Vthよりも十分に低い電位に設定される。
[2−2.基本的な回路動作]
次に、上記構成の有機EL表示装置10Aの基本的な回路動作について、図9のタイミング波形図を基に図10及び図11の動作説明図を用いて説明する。尚、図10及び図11の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21の等価容量25についても図示している。
次に、上記構成の有機EL表示装置10Aの基本的な回路動作について、図9のタイミング波形図を基に図10及び図11の動作説明図を用いて説明する。尚、図10及び図11の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21の等価容量25についても図示している。
図9のタイミング波形図には、走査線31の電位(書込み走査信号)WS、電源供給線32の電位(電源電位)DS、信号線33の電位(Vsig/Vofs)、駆動トランジスタ22のゲート電位Vg及びソース電位Vsのそれぞれの変化を示している。
(前表示フレームの発光期間)
図9のタイミング波形図において、時刻t11以前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccpにあり、また、書込みトランジスタ23が非導通状態にある。
図9のタイミング波形図において、時刻t11以前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccpにあり、また、書込みトランジスタ23が非導通状態にある。
このとき、駆動トランジスタ22は飽和領域で動作するように設計されている。これにより、図10(A)に示すように、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
(閾値補正準備期間)
時刻t11になると、線順次走査の新しい表示フレーム(現表示フレーム)に入る。そして、図10(B)に示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電圧Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Viniに切り替わる。
時刻t11になると、線順次走査の新しい表示フレーム(現表示フレーム)に入る。そして、図10(B)に示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電圧Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Viniに切り替わる。
ここで、有機EL素子21の閾値電圧をVthel、共通電源供給線34の電位(カソード電位)をVcathとする。このとき、低電位ViniをVini<Vthel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。
次に、時刻t12で走査線31の電位WSが低電位側から高電位側に遷移することで、図10(C)に示すように、書込みトランジスタ23が導通状態となる。このとき、信号出力回路60から信号線33に対して基準電圧Vofsが供給された状態にあるために、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電圧Vofsよりも十分に低い電位Viniにある。
このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Viniとなる。ここで、Vofs−Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs−Vini>Vthなる電位関係に設定する必要がある。
このように、駆動トランジスタ22のゲート電位Vgを基準電圧Vofsに固定し、ソース電位Vsを低電位Viniに固定して(確定させて)初期化する処理が、後述する閾値補正処理(閾値補動作)を行う前の準備(閾値補正準備)の処理である。従って、基準電圧Vofs及び低電位Viniが、駆動トランジスタ22のゲート電位Vg及びソース電位Vsの各初期化電位となる。
(閾値補正期間)
次に、時刻t13で、図10(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。
次に、時刻t13で、図10(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。
ここでは、便宜上、駆動トランジスタ22のゲート電極の初期化電位Vofsを基準とし、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けてソース電位Vsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量24に保持される。
尚、閾値補正処理を行う期間(閾値補正期間)において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。
次に、時刻t14で走査線31の電位WSが低電位側に遷移することで、図11(A)に示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。従って、駆動トランジスタ22にドレイン−ソース間電流Idsは流れない。
(信号書込み&移動度補正期間)
次に、時刻t15で、図11(B)に示すように、信号線33の電位が基準電圧Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t16で、走査線31の電位WSが高電位側に遷移することで、図11(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
次に、時刻t15で、図11(B)に示すように、信号線33の電位が基準電圧Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t16で、走査線31の電位WSが高電位側に遷移することで、図11(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
この書込みトランジスタ23による信号電圧Vsigの書込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigとなる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
このとき、有機EL素子21はカットオフ状態(ハイインピーダンス状態)にある。従って、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21の等価容量25に流れ込み、当該等価容量25の充電が開始される。
有機EL素子21の等価容量25が充電されることにより、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきがキャンセルされており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。駆動トランジスタ22の移動度μは、当該駆動トランジスタ22のチャネルを構成する半導体薄膜の移動度である。
ここで、映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率、即ち、書込みゲインGが1(理想値)であると仮定する。すると、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。
すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。従って、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ22の移動度μの画素毎のばらつきを補正する移動度補正処理である。
より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin(=Vsig−Vofs)が高い程ドレイン−ソース間電流Idsが大きくなるため、負帰還の帰還量ΔVの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔVは、移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。
(発光期間)
次に、時刻t17で走査線31の電位WSが低電位側に遷移することで、図11(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
次に、時刻t17で走査線31の電位WSが低電位側に遷移することで、図11(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作が、保持容量24によるブートストラップ動作である。
駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、当該電流Idsに応じて有機EL素子21のアノード電位が上昇する。
そして、有機EL素子21のアノード電位がVthel+Vcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち、駆動トランジスタ22のソース電位Vsの上昇に他ならない。そして、駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。
このとき、ブートストラップゲインが1(理想値)であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ22のゲート‐ソース間電圧Vgsは、Vsig−Vofs+Vth−ΔVで一定に保持される。そして、時刻t18で信号線33の電位が映像信号の信号電圧Vsigから基準電圧Vofsに切り替わる。
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み(信号書込み)、及び、移動度補正の各処理動作は、1水平走査期間(1H)において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻t6−t7の期間において並行して実行される。
〔分割閾値補正〕
尚、ここでは、閾値補正処理を1回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う1H期間に加えて、当該1H期間に先行する複数の水平走査期間に亘って分割して複数回閾値補正処理を実行する、所謂分割閾値補正を行う駆動法を採ることも可能である。
尚、ここでは、閾値補正処理を1回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う1H期間に加えて、当該1H期間に先行する複数の水平走査期間に亘って分割して複数回閾値補正処理を実行する、所謂分割閾値補正を行う駆動法を採ることも可能である。
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって1水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができるために、閾値補正処理を確実に行うことができる。
〔閾値キャンセルの原理〕
ここで、駆動トランジスタ22の閾値キャンセル(即ち、閾値補正)の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
ここで、駆動トランジスタ22の閾値キャンセル(即ち、閾値補正)の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
図12に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。
この特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきに対するキャンセル処理を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になる。
これに対して、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids1)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。
一方、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsはVsig−Vofs+Vth−ΔVである。従って、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、次式(2)で表される。
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2 ……(2)
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2 ……(2)
すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化等により、駆動トランジスタ22の閾値電圧Vthが画素毎に変動したとしても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。
〔移動度補正の原理〕
次に、駆動トランジスタ22の移動度補正の原理について説明する。図13に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
次に、駆動トランジスタ22の移動度補正の原理について説明する。図13に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に例えば両画素A,Bに同レベルの信号振幅Vin(=Vsig−Vofs)を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティ(一様性)が損なわれる。
ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。従って、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図13に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。
そこで、移動度補正処理によって駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート−ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。
具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。
以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。
従って、駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVで、ゲート−ソース間電圧Vgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)に応じた帰還量ΔVで、駆動トランジスタ22のゲート−ソース間電圧Vgsに負帰還をかける処理が移動度補正処理となる。
ここで、図8に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電圧Vsigと駆動トランジスタ22のドレイン−ソース間電流Idsとの関係について図14を用いて説明する。
図14において、(A)は閾値補正及び移動度補正を共に行わない場合、(B)は移動度補正を行わず、閾値補正のみを行った場合、(C)は閾値補正及び移動度補正を共に行った場合をそれぞれ示している。図14(A)に示すように、閾値補正及び移動度補正を共に行わない場合には、閾値電圧Vth及び移動度μの画素A,B毎のばらつきに起因してドレイン−ソース間電流Idsに画素A,B間で大きな差が生じることになる。
これに対し、閾値補正のみを行った場合は、図14(B)に示すように、ドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,B毎のばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。そして、閾値補正及び移動度補正を共に行うことで、図14(C)に示すように、閾値電圧Vth及び移動度μの画素A,B毎のばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができる。従って、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
また、図8に示した画素20は、閾値補正及び移動度補正の各補正機能に加えて、先述した保持容量24によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
すなわち、有機EL素子21のI−V特性の経時変化に伴って駆動トランジスタ22のソース電位Vsが変化したとしても、保持容量24によるブートストラップ動作により、駆動トランジスタ22のゲート−ソース間電位Vgsを一定に維持することができる。従って、有機EL素子21に流れる電流は変化せず一定となる。その結果、有機EL素子21の発光輝度も一定に保たれるために、有機EL素子21のI−V特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
<3.変形例>
上記適用例では、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
上記適用例では、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
<4.電子機器>
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図15〜図19に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図15〜図19に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
このように、あらゆる分野の電子機器において、その表示装置として、本発明による表示装置を用いることができる。先述した実施形態の説明から明らかなように、本発明による表示装置は、画素アレイ部の各画素を駆動する周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることができる。従って、各種の電子機器において、その表示装置として、本発明による表示装置を用いることで、画質を維持しつつ表示装置のコンパクト化を図ることができる。
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
以下に、本発明が適用される電子機器の具体例について説明する。
図15は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による表示装置を用いることにより作製される。
図16は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。
図17は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。
図18は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。
図19は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、ディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。
10…表示装置、10A…有機EL表示装置、20…画素、21…有機EL素子、22…駆動トランジスタ、23…書込みトランジスタ、24…保持容量、30…画素アレイ部、40…書込み走査回路、50…電源供給走査回路、60…信号出力回路、70…表示パネル、70A…基板本体部、70B,70C,70D…基板端部、71…絶縁性基板、72,74…絶縁膜、73…導電性基板、81…配線部、80(80A,80B,80C)…周辺回路部、
Claims (6)
- 折り曲げ可能な基板と、
電気光学素子を含む画素が前記基板上に配置されてなる画素アレイ部と、
前記基板上の前記画素アレイ部の周辺の少なくとも1辺において折り曲げられた基板端部と、
前記基板端部に配置され、前記画素アレイ部の各画素を駆動する周辺回路部と
を備える表示装置。 - 前記画素アレイ部と前記周辺回路部とを電気的に接続する配線部の各配線は、前記画素アレイ部と前記周辺回路部との間の折り曲げ部において同一幅で形成されている
請求項1に記載の表示装置。 - 前記画素アレイ部と前記周辺回路部とを電気的に接続する配線部の各配線は、前記画素アレイ部と前記周辺回路部との間の折り曲げ部において同一間隔で形成されている
請求項1または請求項2に記載の表示装置。 - 前記基板は絶縁性基板であり、
前記画素アレイ部と前記周辺回路部とを電気的に接続する配線部の各配線は、前記絶縁性基板の上に直接形成されている
請求項1または乃至請求項3のいずれか1項に記載の表示装置。 - 前記基板は導電性基板であり、
前記画素アレイ部と前記周辺回路部とを電気的に接続する配線部の各配線は、前記導電性基板の上に絶縁膜を介して形成された下層配線の上に形成されている
請求項1または乃至請求項3のいずれか1項に記載の表示装置。 - 折り曲げ可能な基板と、
電気光学素子を含む画素が前記基板上に配置されてなる画素アレイ部と、
前記基板上の前記画素アレイ部の周辺の少なくとも1辺において折り曲げられた基板端部と、
前記基板端部に配置され、前記画素アレイ部の各画素を駆動する周辺回路部と
を備える表示装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010075058A JP2011209405A (ja) | 2010-03-29 | 2010-03-29 | 表示装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010075058A JP2011209405A (ja) | 2010-03-29 | 2010-03-29 | 表示装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011209405A true JP2011209405A (ja) | 2011-10-20 |
Family
ID=44940563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010075058A Pending JP2011209405A (ja) | 2010-03-29 | 2010-03-29 | 表示装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011209405A (ja) |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014512556A (ja) * | 2011-02-28 | 2014-05-22 | アップル インコーポレイテッド | 最小境界部を備えたディスプレイ |
US9164335B2 (en) | 2012-06-18 | 2015-10-20 | Samsung Display Co., Ltd. | Display panel and method of manufacturing the same |
WO2016017064A1 (ja) * | 2014-07-30 | 2016-02-04 | パナソニックIpマネジメント株式会社 | 有機el素子及びその製造方法 |
JP2017536646A (ja) * | 2014-09-24 | 2017-12-07 | アップル インコーポレイテッド | シリコン及び半導体酸化物の薄膜トランジスタディスプレイ |
JP2018005003A (ja) * | 2016-07-04 | 2018-01-11 | 株式会社ジャパンディスプレイ | 表示装置及び表示装置の製造方法 |
JP2018077422A (ja) * | 2016-11-11 | 2018-05-17 | 株式会社ジャパンディスプレイ | 表示装置 |
US10043835B2 (en) | 2016-07-15 | 2018-08-07 | Japan Display Inc. | Display device and method for manufacturing the same |
US10096622B2 (en) | 2013-08-26 | 2018-10-09 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
CN109343249A (zh) * | 2018-11-26 | 2019-02-15 | 厦门天马微电子有限公司 | 显示面板及其制作方法、显示装置 |
WO2019064497A1 (ja) * | 2017-09-29 | 2019-04-04 | シャープ株式会社 | 表示装置 |
JP2019109505A (ja) * | 2017-12-19 | 2019-07-04 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
JP2019109504A (ja) * | 2017-12-19 | 2019-07-04 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
US10361395B2 (en) | 2016-10-14 | 2019-07-23 | Japan Display Inc. | Display device |
JP2019529991A (ja) * | 2016-09-13 | 2019-10-17 | サムスン エレクトロニクス カンパニー リミテッド | フレキシブルディスプレイ電子装置 |
JPWO2018173495A1 (ja) * | 2017-03-23 | 2020-01-30 | コニカミノルタ株式会社 | 発光シート |
US10553666B2 (en) | 2017-04-05 | 2020-02-04 | Japan Display Inc. | Display device |
WO2020036020A1 (ja) * | 2018-08-13 | 2020-02-20 | 株式会社ジャパンディスプレイ | 表示装置 |
US10576716B2 (en) | 2016-12-22 | 2020-03-03 | Japan Display Inc. | Protective element and method for manufacturing display device |
US10685986B2 (en) | 2017-09-29 | 2020-06-16 | Japan Display Inc. | Display device and method for manufacturing display device |
US10714009B2 (en) | 2015-12-04 | 2020-07-14 | Apple Inc. | Display with light-emitting diodes |
US10854828B2 (en) | 2017-06-16 | 2020-12-01 | Japan Display Inc. | Display device including a bent portion and method for manufacturing the same |
JP2022501626A (ja) * | 2018-09-27 | 2022-01-06 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co., Ltd. | アレイ基板、表示パネル及び表示装置 |
US11315997B2 (en) | 2017-10-04 | 2022-04-26 | Japan Display Inc. | Display device using a flexible substrate with alignment marks for folding |
JP2022078106A (ja) * | 2017-11-22 | 2022-05-24 | 株式会社ジャパンディスプレイ | アレイ基板 |
JP2022119776A (ja) * | 2017-10-30 | 2022-08-17 | 株式会社ジャパンディスプレイ | 半導体装置 |
JP2022191221A (ja) * | 2017-12-19 | 2022-12-27 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
JP2023051987A (ja) * | 2013-03-07 | 2023-04-11 | 株式会社半導体エネルギー研究所 | 表示装置 |
US11963411B2 (en) | 2017-11-22 | 2024-04-16 | Japan Display Inc. | Display device |
-
2010
- 2010-03-29 JP JP2010075058A patent/JP2011209405A/ja active Pending
Cited By (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014512556A (ja) * | 2011-02-28 | 2014-05-22 | アップル インコーポレイテッド | 最小境界部を備えたディスプレイ |
US9164335B2 (en) | 2012-06-18 | 2015-10-20 | Samsung Display Co., Ltd. | Display panel and method of manufacturing the same |
USRE47701E1 (en) | 2012-06-18 | 2019-11-05 | Samsung Display Co., Ltd. | Display panel and method of manufacturing the same |
JP2023051987A (ja) * | 2013-03-07 | 2023-04-11 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP7377944B2 (ja) | 2013-03-07 | 2023-11-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
US11950474B2 (en) | 2013-03-07 | 2024-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10096622B2 (en) | 2013-08-26 | 2018-10-09 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
US10998344B2 (en) | 2013-08-26 | 2021-05-04 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
US11177291B2 (en) | 2013-08-26 | 2021-11-16 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
US11876099B2 (en) | 2013-08-26 | 2024-01-16 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
US10741588B2 (en) | 2013-08-26 | 2020-08-11 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
US10707237B2 (en) | 2013-08-26 | 2020-07-07 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
US11587954B2 (en) | 2013-08-26 | 2023-02-21 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
WO2016017064A1 (ja) * | 2014-07-30 | 2016-02-04 | パナソニックIpマネジメント株式会社 | 有機el素子及びその製造方法 |
US10032841B2 (en) | 2014-09-24 | 2018-07-24 | Apple Inc. | Silicon and semiconducting oxide thin-film transistor displays |
JP2017536646A (ja) * | 2014-09-24 | 2017-12-07 | アップル インコーポレイテッド | シリコン及び半導体酸化物の薄膜トランジスタディスプレイ |
CN110085630A (zh) * | 2014-09-24 | 2019-08-02 | 苹果公司 | 硅和半导体氧化物薄膜晶体管显示器 |
US11462163B2 (en) | 2015-12-04 | 2022-10-04 | Apple Inc. | Display with light-emitting diodes |
US10714009B2 (en) | 2015-12-04 | 2020-07-14 | Apple Inc. | Display with light-emitting diodes |
US11232748B2 (en) | 2015-12-04 | 2022-01-25 | Apple Inc. | Display with light-emitting diodes |
US10997917B2 (en) | 2015-12-04 | 2021-05-04 | Apple Inc. | Display with light-emitting diodes |
US11875745B2 (en) | 2015-12-04 | 2024-01-16 | Apple Inc. | Display with light-emitting diodes |
US11615746B2 (en) | 2015-12-04 | 2023-03-28 | Apple Inc. | Display with light-emitting diodes |
JP2018005003A (ja) * | 2016-07-04 | 2018-01-11 | 株式会社ジャパンディスプレイ | 表示装置及び表示装置の製造方法 |
US10283535B2 (en) | 2016-07-15 | 2019-05-07 | Japan Display Inc. | Display device and method for manufacturing the same |
US10043835B2 (en) | 2016-07-15 | 2018-08-07 | Japan Display Inc. | Display device and method for manufacturing the same |
US10945346B2 (en) | 2016-09-13 | 2021-03-09 | Samsung Electronics Co., Ltd. | Flexible display electronic device |
US11266033B2 (en) | 2016-09-13 | 2022-03-01 | Samsung Electronics Co., Ltd. | Flexible display electronic device |
JP2019529991A (ja) * | 2016-09-13 | 2019-10-17 | サムスン エレクトロニクス カンパニー リミテッド | フレキシブルディスプレイ電子装置 |
US10658617B2 (en) | 2016-10-14 | 2020-05-19 | Japan Display Inc. | Display Device |
US10361395B2 (en) | 2016-10-14 | 2019-07-23 | Japan Display Inc. | Display device |
JP6998652B2 (ja) | 2016-11-11 | 2022-01-18 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2018077422A (ja) * | 2016-11-11 | 2018-05-17 | 株式会社ジャパンディスプレイ | 表示装置 |
US10576716B2 (en) | 2016-12-22 | 2020-03-03 | Japan Display Inc. | Protective element and method for manufacturing display device |
JPWO2018173495A1 (ja) * | 2017-03-23 | 2020-01-30 | コニカミノルタ株式会社 | 発光シート |
US10553666B2 (en) | 2017-04-05 | 2020-02-04 | Japan Display Inc. | Display device |
US10854828B2 (en) | 2017-06-16 | 2020-12-01 | Japan Display Inc. | Display device including a bent portion and method for manufacturing the same |
US20200273380A1 (en) * | 2017-09-29 | 2020-08-27 | Sharp Kabushiki Kaisha | Display device |
WO2019064497A1 (ja) * | 2017-09-29 | 2019-04-04 | シャープ株式会社 | 表示装置 |
US11620922B2 (en) | 2017-09-29 | 2023-04-04 | Sharp Kabushiki Kaisha | Display device |
CN111433929A (zh) * | 2017-09-29 | 2020-07-17 | 夏普株式会社 | 显示装置 |
CN111433929B (zh) * | 2017-09-29 | 2023-04-04 | 夏普株式会社 | 显示装置 |
US10685986B2 (en) | 2017-09-29 | 2020-06-16 | Japan Display Inc. | Display device and method for manufacturing display device |
US11315997B2 (en) | 2017-10-04 | 2022-04-26 | Japan Display Inc. | Display device using a flexible substrate with alignment marks for folding |
JP2022119776A (ja) * | 2017-10-30 | 2022-08-17 | 株式会社ジャパンディスプレイ | 半導体装置 |
JP7220320B2 (ja) | 2017-10-30 | 2023-02-09 | 株式会社ジャパンディスプレイ | 半導体装置 |
JP7246534B2 (ja) | 2017-11-22 | 2023-03-27 | 株式会社ジャパンディスプレイ | アレイ基板 |
US11963411B2 (en) | 2017-11-22 | 2024-04-16 | Japan Display Inc. | Display device |
JP2022078106A (ja) * | 2017-11-22 | 2022-05-24 | 株式会社ジャパンディスプレイ | アレイ基板 |
US10615236B2 (en) | 2017-12-19 | 2020-04-07 | Lg Display Co., Ltd. | Display device |
US11925066B2 (en) | 2017-12-19 | 2024-03-05 | Lg Display Co., Ltd. | Display device |
JP2022191221A (ja) * | 2017-12-19 | 2022-12-27 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
US11417867B2 (en) | 2017-12-19 | 2022-08-16 | Lg Display Co., Ltd. | Display device |
US10903296B2 (en) | 2017-12-19 | 2021-01-26 | Lg Display Co., Ltd. | Display device |
JP7314380B2 (ja) | 2017-12-19 | 2023-07-25 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
US11765937B2 (en) | 2017-12-19 | 2023-09-19 | Lg Display Co., Ltd. | Display device |
JP2019109504A (ja) * | 2017-12-19 | 2019-07-04 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
JP2019109505A (ja) * | 2017-12-19 | 2019-07-04 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
WO2020036020A1 (ja) * | 2018-08-13 | 2020-02-20 | 株式会社ジャパンディスプレイ | 表示装置 |
US11119351B2 (en) | 2018-08-13 | 2021-09-14 | Japan Display Inc. | Display device |
JP2022501626A (ja) * | 2018-09-27 | 2022-01-06 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co., Ltd. | アレイ基板、表示パネル及び表示装置 |
JP7500908B2 (ja) | 2018-09-27 | 2024-06-18 | 京東方科技集團股▲ふん▼有限公司 | アレイ基板、表示パネル及び表示装置 |
CN109343249A (zh) * | 2018-11-26 | 2019-02-15 | 厦门天马微电子有限公司 | 显示面板及其制作方法、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10784453B2 (en) | Display apparatus and electronic apparatus | |
JP2011209405A (ja) | 表示装置及び電子機器 | |
JP5830761B2 (ja) | 表示装置及び電子機器 | |
JP2012155953A (ja) | 有機el表示装置及び電子機器 | |
US9099683B2 (en) | Organic electroluminescence display and electronic equipment | |
JP5531720B2 (ja) | 表示装置、表示装置の製造方法、及び、電子機器 | |
JP5459018B2 (ja) | 表示装置及び電子機器 | |
JP2010145446A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP6031652B2 (ja) | 表示装置及び電子機器 | |
JP2012022168A (ja) | 有機el表示装置、有機el表示装置の製造方法、及び、電子機器 | |
US20120286275A1 (en) | Display device and electronic apparatus | |
JP5195410B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5573686B2 (ja) | 有機el表示装置及び電子機器 | |
JP5494032B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP5644511B2 (ja) | 有機el表示装置及び電子機器 | |
US20120293397A1 (en) | Bootstrap circuit, inverter circuit, scanning circuit, display device, and electronic apparatus | |
JP2012168358A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2012141525A (ja) | 表示装置及び電子機器 | |
JP5494115B2 (ja) | 表示装置及び電子機器 | |
JP2012155076A (ja) | 半導体装置、表示装置、及び、電子機器 | |
JP2011209615A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP5195409B2 (ja) | 表示装置、表示装置の画素レイアウト方法および電子機器 | |
JP2010060805A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2011209614A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2009282192A (ja) | 表示装置、表示装置の駆動方法および電子機器 |