JP7046627B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7046627B2
JP7046627B2 JP2018019076A JP2018019076A JP7046627B2 JP 7046627 B2 JP7046627 B2 JP 7046627B2 JP 2018019076 A JP2018019076 A JP 2018019076A JP 2018019076 A JP2018019076 A JP 2018019076A JP 7046627 B2 JP7046627 B2 JP 7046627B2
Authority
JP
Japan
Prior art keywords
layer
wiring
display device
display area
cathode wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018019076A
Other languages
English (en)
Other versions
JP2019138938A (ja
Inventor
雅和 軍司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2018019076A priority Critical patent/JP7046627B2/ja
Priority to PCT/JP2019/003855 priority patent/WO2019156024A1/ja
Publication of JP2019138938A publication Critical patent/JP2019138938A/ja
Priority to US16/983,083 priority patent/US11417722B2/en
Application granted granted Critical
Publication of JP7046627B2 publication Critical patent/JP7046627B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明の一実施形態は、有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に関する。
近年、表示装置として、有機ＥＬ材料を表示部の発光素子に用いた有機ＥＬ表示装置が実用化されてきている。このような有機ＥＬ表示装置では、基板上にトランジスタと、トランジスタ上に発光素子とが形成されている。発光素子は、トランジスタと電気的に接続された画素電極と、発光層を有する有機層と、共通電極とがこの順で形成されている。発光素子は、画素電極と共通電極との一方をアノード（陽極）、他方をカソード（陰極）とし、アノードとカソードとの間に電流を流すことにより発光する。トップエミッション型の有機ＥＬ表示装置においては、共通電極は、表示領域の全域にわたる一枚の透明導電層で形成されており、発光層において発光した光は、共通電極を透過して外部に射出される。
特開２０１１－２２２１４６号公報
有機ＥＬ表示装置は、視認性やコントラスト向上を目的とした高輝度化への要求が強まっており、そのために有機ＥＬ素子にはより大きな電流を供給することが求められる。従って、有機ＥＬ素子への電流供給経路はできるだけ低抵抗化することが望ましい。
カソード配線を低抵抗化するためには、厚み又は幅を増加させることが有効である。しかしながら、表示領域の周辺領域に、厚み又は幅が大きいカソード配線を設けると、表示装置の狭額縁化の妨げとなる。また、表示領域の拡大に伴いカソード配線長も長くなるため、周辺領域におけるカソード配線の占める割合がさらに高くなってしまう。
そこで、本発明は、狭額縁化が図られた表示装置を提供することを目的の一つとする。
本発明の一実施形態に係る表示装置は、基板と、基板上の第１配線と、第１配線上の第１コンタクトホールを有する第１絶縁層と、第１絶縁層上に、表示領域に配列された各々が発光素子を有する複数の画素と、複数の発光素子に共通して設けられ、表示領域を囲む周辺領域において第１配線と第１コンタクトホールを介して電気的に接続される共通電極と、を有する。
本発明の一実施形態に係る表示装置の構成を示す平面概略図である。 本発明の一実施形態に係る表示装置の画素回路を示す図である。 本発明の一実施形態に係る表示装置の構成を示す断面概略図である。 本発明の一実施形態に係る表示装置の構成を示す断面図である。 本発明の一実施形態に係る表示装置の構成を示す断面図である。 本発明の一実施形態に係る表示装置の構成を示す断面図である。 本発明の一実施形態に係る表示装置の構成を示す断面概略図である。 本発明の一実施形態に係る表示装置の構成を示す平面概略図である。 本発明の一実施形態に係る表示装置の構成を示す平面概略図である。 本発明の一実施形態に係る表示装置の構成を示す平面概略図である。 本発明の一実施形態に係る表示装置の構成を示す平面概略図である。 本発明の一実施形態に係る表示装置の構成を示す平面概略図である。
以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面に関して、説明をより明確にするため、実際の態様に比べて各部の幅、厚さ、形状等を模式的に表す場合があるが、それら模式的な図は一例であって、本発明の解釈を限定するものではない。さらに、本明細書と各図において、既出の図に関して説明したものと同一又は類似の要素には、同一の符号を付して、重複する説明を省略することがある。
本発明において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。
なお、本明細書中において、図面を説明する際の「上」、「下」などの表現は、着目する構造体と他の構造体との相対的な位置関係を表現している。本明細書中では、側面視において、後述する第１基板から画素電極に向かう方向を「上」と定義し、その逆の方向を「下」と定義する。本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
（第１実施形態）
本実施形態に係る表示装置について、図１乃至図５を参照して説明する。
図１は、本発明の一実施形態に係る表示装置１００の構成を示した平面概略図である。図１に示すように、表示装置１００は、表示領域１０３及び表示領域１０３を囲む周辺領域１１０と、を有する。
表示領域１０３には、マトリクス状に配列された複数の画素１０９を有する。複数の画素の各々は、発光素子を有する。
周辺領域１１０には、複数の端子１０７を有する端子部１０８と、ドライバＩＣ１０５と、駆動回路１０４ａ、１０４ｂが設けられている。なお、周辺領域１１０とは、基板１０１において、表示領域１０３から基板１０１の端部までの領域をいう。また、基板１０１は、第１方向（図１ではｘ方向）に沿う第１の辺１０１ａと、第１方向と交差する第２方向（図１ではｙ方向）に沿う第２の辺１０１ｂと、第１の辺１０１ａと表示領域１０３を挟んで対向する第３の辺１０１ｃと、第２の辺と表示領域１０３を挟んで対向する第４の辺１０１ｄを有する。
端子部１０８は、基板１０１の第１方向に沿う第１の辺１０１ａと表示領域１０３との間に設けられており、ドライバＩＣ１０５は、端子部１０８と表示領域１０３との間に設けられている。また、駆動回路１０４ａは、基板１０１の第１方向と交差する第２の方向に沿う第２の辺１０１ｂと表示領域１０３との間に設けられている。また、駆動回路１０４ｂは、基板１０１の第２の辺１０１ｂと表示領域１０３を挟んで対向する第４の辺１０１ｄと表示領域１０３との間に設けられている。
駆動回路１０４ａ、１０４ｂは、画素１０９と接続される走査線に接続され、走査線駆動回路として機能する。また、ドライバＩＣ１０５には、画素１０９と接続される信号線に接続され、信号線駆動回路が組み込まれている。なお、図１においては、ドライバＩＣ１０５に、信号線駆動回路が組み込まれている例を示すが、ドライバＩＣ１０５とは別に、基板１０１上に信号線駆動回路が設けられていてもよい。
ドライバＩＣ１０５は、ＩＣチップのような形態で基板１０１上に配置してもよい。また、ドライバＩＣ１０５は、図示しないが、フレキシブルプリント回路基板上に設けてもよい。フレキシブルプリント回路基板は、基板１０１に設けられた端子部１０８と接続される。
各画素１０９には、ドライバＩＣ１０５から信号線を介して、画像データに応じた映像信号が与えられる。また、各画素１０９には、ドライバＩＣ１０５から駆動回路１０４ａ、１０４ｂと、走査線とを介して各画素１０９を選択する信号が与えられる。これらの信号により、画素１０９が有するトランジスタを駆動させて、画像データに応じた画面表示を行うことができる。
図２に、画素１０９の画素回路を示す。画素１０９は、少なくともトランジスタ２１０、トランジスタ２２０、発光素子２３０、及び保持容量２４０を有する。
トランジスタ２１０は、駆動トランジスタとして機能する。すなわち、トランジスタ２１０は、発光素子２３０に接続され、発光素子２３０の発光輝度を制御するトランジスタである。トランジスタ２１０は、ゲートと、ソースと、ドレインと、を有する。また、トランジスタ２１０のゲートは、トランジスタ２２０に接続され、ソース、ドレインの一方が駆動電源線１４３に接続され、ソース、ドレインの他方が発光素子２３０の画素電極に接続されている。トランジスタ２１０は、ゲート－ソース間電圧によってドレイン電流が制御される。
トランジスタ２２０は、選択トランジスタとして機能する。すなわち、トランジスタ２２０は、信号線１４２とトランジスタ２１０のゲートとの導通状態を制御する。トランジスタ２２０は、ゲートと、ソースと、ドレインと、を有する。トランジスタ２２０のゲートが走査線１４１に接続され、ソース、ドレインの一方が信号線１４２に接続されて、ソース、ドレインの他方がトランジスタ２１０のゲートに接続されている。
保持容量２４０の一方の電極が、トランジスタ２１０のゲートに接続され、他方が駆動電源線１４３に接続される。駆動電源線１４３は一定電位が与えられているので、保持容量２４０によって駆動トランジスタ２１０のゲート電位は一定期間保持される。保持容量２４０が駆動トランジスタ２１０のゲートとソースとの間に設けられる場合は、保持容量２４０によって駆動トランジスタ２１０のゲート－ソース間電圧は一定期間保持される。
発光素子２３０は、トランジスタ２１０と電気的に接続された画素電極と、画素電極上の有機層と、有機層上の共通電極とを有している。具体的には、発光素子２３０の画素電極がトランジスタ２１０のソース、ドレインの他方に接続され、共通電極がカソード配線２０１に接続されている。
発光素子２３０の画素電極は、画素１０９のそれぞれに設けられている。また、共通電極は、透明導電層が表示領域１０３の全域に亘って連続的に設けられている。透明導電層として、例えば、酸化インジウムスズなどの材料が用いられるが、透明導電層は、アルミニウムなどの金属と比較して抵抗が高い。そのため、表示領域の全域にわたる一枚の透明導電層に一様に電流を流すためには、面内で電圧降下が生じにくいようにすることが望ましい。また、共通電極に電流を供給するためのカソード配線にも大電流が流れる。したがって、カソード配線の抵抗値が十分に低くなるように形成する必要がある。
カソード配線を低抵抗化するためには、厚み又は幅を増加させることが有効である。しかしながら、表示領域の周辺領域に、厚み又は幅が大きいカソード配線を設けると、表示装置の狭額縁化の妨げとなる。また、表示領域の拡大に伴いカソード配線長も長くなるため、表示装置を大きくしていく際に、周辺領域におけるカソード配線の占める面積の割合がさらに高くなってしまう。
また、カソード配線は、通常、数μｍから数十μｍの幅で設けられる。カソード配線の幅が小さいと配線抵抗が大きくなる。そのため、カソード配線に大電流が流れると、発熱量が増大する。
また、カソード配線は、通常、ドライバＩＣと表示領域とを接続する配線、又はドライバＩＣと駆動回路とを接続する配線と同じ層上に設けられる。そのため、ドライバＩＣと表示領域との間の領域において、配線構造が複雑化し、面積が大きくなってしまう。特に、高精細化に配線数が増大する場合には、より顕著となる。
そこで、本発明の一実施形態では、共通電極と電気的に接続されるカソード配線を、トランジスタが形成される層よりも下層に設ける。そして、共通電極を、アンダーコート層２０２のコンタクトホールを介して、カソード配線２０１と電気的に接続する。
図３に、図１に示す表示装置１００を、Ａ１－Ａ２線に沿って切断した断面概略図を示す。
図３に示すように、基板１０１上にはカソード配線２０１が設けられている。基板１０１は、ガラス基板、石英基板、フレキシブル基板（ポリイミド、ポリエチレンテレフタレート、ポリエチレンナフタレート、トリアセチルセルロース、環状オレフィン・コポリマー、シクロオレフィンポリマー、その他の可撓性を有する樹脂基板）を用いることができる。また、基板１０２も、基板１０１と同様の材料を用いることができる。本実施形態では、基板１０１及び基板１０２として、可撓性を有する基板を用いて、表示装置１００を構成する例について説明する。基板１０１及び基板１０２として、可撓性を有する基板を用いることにより、表示装置１００を折り曲げることが可能となる。
カソード配線２０１は、例えば、銅、モリブデン、タンタル、タングステン、アルミニウム、チタンなどの金属材料を用いて、単層又は積層して形成することができる。カソード配線２０１は、チタン、アルミニウム、及びチタンを積層して形成することで、低抵抗化と、他層の配線との接続性の向上を実現することができる。また、カソード配線２０１は、図１に示すように表示領域１０３と重畳するように設けられている。
カソード配線２０１上にはアンダーコート層２０２が設けられている。アンダーコート層２０２は、酸化シリコン、窒化シリコン、酸化アルミニウム等の無機材料で形成される絶縁層である。アンダーコート層は、単層に限定されるわけではなく、例えば、酸化シリコン層と窒化シリコン層とを組み合わせた積層構造を有していてもよい。アンダーコート層２０２は、基板１０１から不純物が素子形成層１２０に侵入することを防止するために設ける。
アンダーコート層２０２上には、素子形成層１２０が設けられている。素子形成層１２０には、画素１０９や駆動回路１０４ａ、１０４ｂを構成するトランジスタが複数形成されている。トランジスタは、典型的には、薄膜トランジスタを用いることができる。また、Ｎｃｈ型トランジスタ及びＰｃｈ型トランジスタのいずれも用いることができる。
また、素子形成層１２０上には、発光素子層１３０が設けられている。発光素子層１３０には、画素１０９を構成する発光素子が複数形成されている。なお、基板１０１において、発光素子層１３０が設けられた領域が、表示領域１０３に相当する。また、発光素子層１３０の最上層には、共通電極２２５が設けられている。共通電極２２５は、複数の画素に共通して設けられている。つまり、共通電極２２５表示領域１０３の全域に亘って連続した透明導電層で形成されている。
そして、共通電極２２５は、周辺領域１１０において、素子形成層１２０よりも下層に設けられたカソード配線２０１と電気的に接続されている。図１に示すように、共通電極２２５は、ドライバＩＣ１０５と表示領域１０３との間において、アンダーコート層２０２に設けられたコンタクトホールを介してカソード配線２０１と電気的に接続される。また、共通電極２２５は、基板１０１の第１の辺と表示領域１０３を挟んで対向する第３の辺と、表示領域１０３との間において、アンダーコート層２０２に設けられたコンタクトホールを介してカソード配線２０１と電気的に接続される。本明細書等において、共通電極２２５とカソード配線２０１とが電気的に接続された領域を、カソードコンタクトと呼ぶ。
図１及び図３において、ドライバＩＣ１０５と表示領域１０３との間において、共通電極２２５がカソード配線２０１と電気的に接続された領域を、カソードコンタクト１５０として示している。また、第３の辺と表示領域１０３との間において、共通電極２２５がカソード配線２０１と電気的に接続された領域を、カソードコンタクト１４０として示している。
また、カソード配線２０１は、端子部１０８が有する複数の端子１０７の少なくとも一つと電気的に接続されている。カソード配線２０１が端子１０７と電気的に接続された領域を、コンタクト１７０として示している。
素子形成層１２０の下にカソード配線２０１を設けることで、カソード配線２０１の幅を、周辺領域１１０の面積の制約を受けることなく大きくすることができる。これにより、カソード配線２０１の低抵抗化を図ることができる。また、周辺領域１１０に幅及び厚みが大きいカソード配線を設ける必要がなくなるため、周辺領域１１０の面積を削減することができる。つまり、表示装置１００の狭額縁化を図ることができる。
また、素子形成層１２０よりも下層にカソード配線２０１を設けることで、カソード配線２０１の幅及び厚みを大きくすることができる。これにより、カソード配線２０１の抵抗値を小さくすることができる。よって、カソード配線２０１に大電流が流れることによる発熱量を低減することができる。
また、素子形成層１２０よりも下層にカソード配線２０１を設けることで、ドライバＩＣ１０５、ドライバＩＣ１０５と表示領域１０３とを接続する配線、及びドライバＩＣ１０５と駆動回路１０４ａ、１０４ｂとを接続する配線よりもさらに下の層に設けることができる。つまり、ドライバＩＣ１０５、カソード配線２０１は、ドライバＩＣ１０５と表示領域１０３とを接続する配線、及びドライバＩＣ１０５と駆動回路１０４ａ、１０４ｂとを接続する配線と重畳させることができる。これにより、ドライバＩＣ１０５と表示領域１０３との間の領域にも、幅及び厚みが大きいカソード配線２０１を設けることができる。これにより、ドライバＩＣ１０５と表示領域１０３との間の領域の配線構造の簡略化及び狭額縁化を図ることができる。特に、高精細化に伴い配線数が増大する場合に有効である。また、駆動回路１０４ｂは、基板１０１の第２の辺と表示領域１０３を挟んで対向する第４の辺と、表示領域１０３との間に設けられている。
図３に示すように、共通電極２２５上には、封止層１６０が設けられている。封止層１６０は、発光素子層１３０に水分が侵入することを防止するために設けられる。封止層１６０は、無機絶縁層及び有機絶縁層を用いて形成することができる。封止層１６０上に、粘着材２３５を介して基板１０２が設けられている。
次に、素子形成層１２０、発光素子層１３０、及びカソードコンタクト１５０の構成について、図４を参照してより詳細に説明する。図４は、図１に示すＢ１－Ｂ２線に沿って切断した断面図である。
まず、複数のトランジスタが設けられる素子形成層１２０、及び複数の発光素子２３０が設けられる発光素子層１３０の構造について説明する。
図４に示すように、基板１０１上には、カソード配線２０１が設けられている。また、カソード配線２０１上には、アンダーコート層２０２が設けられている。
アンダーコート層２０２上には、トランジスタ２１０が設けられる。トランジスタ２１０の構造は、トップゲート型であってもボトムゲート型であってもよい。図４では、トランジスタ２１０は、トップゲート型である。トランジスタ２１０は、アンダーコート層２０２上に設けられた半導体層２１１、半導体層２１１を覆うゲート絶縁層２１２、ゲート絶縁層２１２上に設けられたゲート電極２１３を含む。また、トランジスタ２１０上には、ゲート電極２１３を覆う層間絶縁層２１４、層間絶縁層２１４上に設けられ、それぞれ半導体層２１１に接続されたソース電極又はドレイン電極２１５、ソース電極又はドレイン電極２１６が設けられている。なお、本実施形態では、層間絶縁層２１４が単層構造を有している例を説明しているが、層間絶縁層２１４は積層構造を有していてもよい。
なお、トランジスタ２１０を構成する各層の材料は、公知の材料を用いればよく、特に限定はない。例えば、半導体層２１１としては、一般的にはポリシリコン、アモルファスシリコン、又は酸化物半導体を用いることができる。ゲート絶縁層２１２としては、酸化シリコン又は窒化シリコンを用いることができる。ゲート電極２１３は、銅、モリブデン、タンタル、タングステン、アルミニウムなどの金属材料で構成される。層間絶縁層２１４としては、酸化シリコンまたは窒化シリコンを用いることができる。ソース電極又はドレイン電極２１５、ソース電極又はドレイン電極２１６は、それぞれ銅、チタン、モリブデン、アルミニウムなどの金属材料で構成される。
なお、図４には図示しないが、ゲート電極２１３と同じ層には、ゲート電極２１３と同じ膜から形成された走査線１４１を設けることができる。また、図４には図示しないが、ソース電極又はドレイン電極２１５、ソース電極又はドレイン電極２１６と同じ層には、走査線１４１と交差する方向に延在する信号線１４２を設けることができる。
トランジスタ２１０上には、平坦化層２１７が設けられる。平坦化層２１７は、有機樹脂材料を含んで構成される。有機樹脂材料としては、例えば、ポリイミド、ポリアミド、アクリル、エポキシ等の公知の有機樹脂材料を用いることができる。これらの材料は、溶液塗布法により膜形成が可能であり、平坦化効果が高いという特長がある。特に図示しないが、平坦化層２１７は、単層構造に限定されず、有機樹脂材料を含む層と無機絶縁層との積層構造を有してもよい。
平坦化層２１７は、ソース電極又はドレイン電極２１５の一部を露出させるコンタクトホールを有する。コンタクトホールは、後述する画素電極２２２とソース電極又はドレイン電極２１５とを電気的に接続するための開口部である。したがって、コンタクトホールは、ソース電極又はドレイン電極２１５の一部に重畳して設けられる。コンタクトホールの底面では、ソース電極又はドレイン電極２１５が露出される。
平坦化層２１７に設けられたコンタクトホールには、透明導電層２１８が設けられる。透明導電層２１８は、平坦化層２１７が有するコンタクトホールに重畳し、コンタクトホールの底面で露出されたソース電極又はドレイン電極２１５と電気的に接続する。透明導電層２１８として、酸化インジウム系透明導電層（例えばＩＴＯ）や酸化亜鉛系透明導電層（例えば、ＩＺＯ、ＺｎＯ）を使用することができる。
また、平坦化層２１７上には、導電層２１９が設けられる。導電層２１９は、ソース電極又はドレイン電極２１５及びソース電極又はドレイン電極２１６と同様の材料を用いて形成することができる。また、導電層２１９は、周辺領域１１０における引き回し配線や、画素１０９内で、付加的に設けられる容量素子の形成に用いられる。なお、ソース電極又はドレイン電極２１５上に透明導電層２１８を設けることにより、導電層２１９を形成する際のパターニングから保護することができる。一方、導電層２１９は、透明導電層２１８と同じ導電材料を用いて、同時に形成されても良い。
また、透明導電層２１８上には、無機絶縁層２２１が設けられる。無機絶縁層２２１として、窒化シリコン膜などを使用することが好ましい。無機絶縁層２２１には、ソース電極又はドレイン電極２１５と、透明導電層２１８とが重畳する領域において、コンタクトホールが形成されている。
本明細書等において、半導体層２１１から無機絶縁層２２１までが形成された層を、素子形成層１２０と呼ぶ。なお、素子形成層１２０は少なくともトランジスタが形成されていればよいため、それ以外の層は適宜省略されていてもよい。
また、無機絶縁層２２１上には、画素電極２２２が設けられている。画素電極２２２は、無機絶縁層２２１に設けられたコンタクトホールを介して、透明導電層２１８と接続されている。これにより、画素電極２２２は、ソース電極又はドレイン電極２１５と電気的に接続される。本実施形態の表示装置１００において、画素電極２２２は、発光素子２３０を構成する画素電極（陽極）として機能する。画素電極２２２は、トップエミッション型であるかボトムエミッション型であるかで異なる構成とする。例えば、トップエミッション型である場合、画素電極２２２として反射率の高い金属膜を用いるか、酸化インジウム系透明導電層（例えばＩＴＯ）や酸化亜鉛系透明導電層（例えばＩＺＯ、ＺｎＯ）といった仕事関数の高い透明導電層と金属膜との積層構造を用いる。逆に、ボトムエミッション型である場合、画素電極２２２として上述した透明導電層を用いる。本実施形態では、トップエミッション型の有機ＥＬ表示装置を例に挙げて説明する。また、導電層２１９、無機絶縁層２２１、及び画素電極２２２により、付加容量を構成することができる。
なお、本実施形態では、透明導電層２１８を設ける構成について説明したが、本発明はこれに限定されない。透明導電層２１８を設けず、平坦化層２１７に設けられたコンタクトホールにおいて、ソース電極又はドレイン電極２１５と、画素電極２２２とを直接接続する構成とすることもできる。また、導電層２１９及び無機絶縁層２２１は、省略してもよい。
画素電極２２２上には、有機樹脂材料で構成される絶縁層２２３が設けられる。有機樹脂材料としては、ポリイミド系、ポリアミド系、アクリル系、エポキシ系もしくはシロキサン系といった公知の樹脂材料を用いることができる。絶縁層２２３は、画素電極２２２上の一部に開口部を有する。絶縁層２２３は、互いに隣接する画素電極２２２の間に、画素電極２２２の端部（エッジ部）を覆うように設けられ、隣接する画素電極２２２を離隔する部材として機能する。このため、絶縁層２２３は、一般的に「隔壁」、「バンク」とも呼ばれる。この絶縁層２２３から露出された画素電極２２２の一部が、発光素子２３０の発光領域となる。絶縁層２２３の開口部は、内壁がテーパー形状となるようにしておくことが好ましい。これにより後述する有機層２２４の形成時に、画素電極２２２の端部におけるカバレッジ不良を低減することができる。絶縁層２２３は、画素電極２２２の端部を覆うだけでなく、平坦化層２１７が有するコンタクトホールに起因する凹部を埋める充填材として機能させてもよい。
画素電極２２２上には、有機層２２４が設けられる。有機層２２４は、少なくとも有機材料で構成される発光層を有し、発光素子２３０の発光部として機能する。有機層２２４には、発光層以外に、正孔注入層及び／又は正孔輸送層、電子注入層及び／又は電子輸送層といった各種の電荷輸送層も含まれ得る。有機層２２４は、発光領域を覆うように、即ち、発光領域における絶縁層２２３の開口部を覆うように設けられる。
なお、本実施形態では、所望の色の光を発する発光層を含む有機層２２４を設け、各画素電極２２２上に異なる発光層を含む有機層２２４を形成することで、ＲＧＢの各色を表示する構成とする。つまり、本実施形態において、有機層２２４の発光層は、隣接する画素電極２２２の間では不連続である。また、図示しないが、正孔注入層及び／又は正孔輸送層、電子注入層及び／又は電子輸送層は、隣接する画素電極２２２の間では連続して設けることができる。有機層２２４として、公知の構造や公知の材料を用いることが可能であり、特に本実施形態の構成に限定されるものではない。また、有機層２２４は、白色光を発する発光層を有し、カラーフィルタを通してＲＧＢの各色を表示してもよい。この場合、有機層２２４は、絶縁層２２３上にも設けられてもよい。
有機層２２４上及び絶縁層２２３上には、共通電極２２５が設けられる。共通電極２２５は、発光素子２３０を構成する共通電極（陰極）として機能する。本実施形態の表示装置１００は、トップエミッション型であるため、共通電極２２５としては透明電極を用いる。透明電極を構成する薄膜としては、ＭｇＡｇ薄膜もしくは透明導電層（ＩＴＯやＩＺＯ）を用いる。本実施形態では、絶縁層２２３から露出した画素電極２２２の一部（アノード）、有機層２２４（発光部）、及び共通電極２２５（カソード）によって発光素子２３０が構成される。
本明細書等において、画素電極２２２から共通電極２２５までの層を、発光素子層１３０と呼ぶ。
共通電極２２５は、複数の発光素子２３０に共通して設けられる。つまり、共通電極２２５は、表示領域１０３の全域に亘って連続した透明導電層で形成される。そして、共通電極２２５は、周辺領域１１０において、素子形成層１２０よりも下層に設けられたカソード配線２０１と電気的に接続される。
次に、共通電極２２５とカソード配線２０１とが接続されたカソードコンタクト１５０の構造について説明する。
カソードコンタクト１５０において、共通電極２２５は、アンダーコート層２０２が有するコンタクトホールを介してカソード配線２０１と電気的に接続されている。また、共通電極２２５は、複数の導電層を介して、カソード配線２０１と電気的に接続されている。共通電極２２５は、例えば、図４に示すように、導電層２４１、導電層２４２、及び透明導電層２４３を介して、カソード配線２０１と接続されている。導電層２４１は、ゲート電極２１３と同じ膜から形成されており、導電層２４２は、ソース電極又はドレイン電極２１５、２１５と同じ膜から形成されている。また、透明導電層２４３は、画素電極２２２と同じ膜から形成されている。
図４では、共通電極２２５は、導電層２４１、導電層２４２、及び透明導電層２４３を介して、カソード配線２０１と接続されている例を示すが、本発明はこれに限定されない。共通電極２２５とカソード配線２０１との間にさらに導電層が設けられていてもよいし、又は導電層２４１、導電層２４２、及び透明導電層２４３のうちいずれかの導電層が省略されていてもよい。共通電極２２５とカソード配線２０１との間に複数の導電層を設けることで、共通電極２２５の凹凸が軽減されるため、共通電極２２５の段差被覆性を向上させることができる。
なお、図４では、カソードコンタクト１５０の構造について説明したが、図１に示すカソードコンタクト１４０も、カソードコンタクト１５０と同様の構造を有している。
発光素子２３０及びカソードコンタクト１５０上を覆うように、封止層１６０が設けられている。封止層１６０は、無機絶縁層と有機絶縁層とを組み合わせて形成される。図４では、封止層として、無機絶縁層２３１、有機絶縁層２３２、及び無機絶縁層２３３が順に積層された構成を示している。
封止層１６０上には、樹脂層２３４が設けられている。エポキシ樹脂やアクリル樹脂等の樹脂を含んでいる。また、樹脂層２３４は、原料となるオリゴマーを湿式成膜法、蒸着法、又はスプレー法などによって塗布し、その後重合することで形成される。樹脂層２３４は、無機絶縁層２２１、無機絶縁層２３１、及び無機絶縁層２３３のパターニングのためのマスクとして機能する。樹脂層２３４をマスクとして、無機絶縁層２２１、無機絶縁層２３１、及び無機絶縁層２３３を除去することにより、層間絶縁層２１４及び配線２４５が露出される。
樹脂層２３４上には、粘着材２３５が設けられている。粘着材２３５は、例えば、アクリル系、ゴム系、シリコーン系、ウレタン系の粘着材を用いることができる。また、粘着材２３５には、カルシウムやゼオライトなどの吸水物質が含まれていてもよい。粘着材２３５に吸水物質が含まれることにより、表示装置１００の内部に水分が侵入した場合であっても、発光素子２３０に水分が到達することを遅らせることができる。また、粘着材２３５には、基板１０１と基板１０２との間の間隙を確保するためにスペーサを設けてもよい。このようなスペーサは、粘着材２３５に混ぜてもよいし、基板１０１上に樹脂等により形成してもよい。
基板１０２には、例えば、平坦化を兼ねてオーバーコート層が設けられてもよい。有機層２２７が白色光を出射する場合、基板１０２には、主面（基板１０１に対向する面）にＲＧＢの各色にそれぞれ対応するカラーフィルタ、及び、カラーフィルタ間に設けられたブラックマトリクスが設けられていてもよい。基板１０２側にカラーフィルタを形成しない場合は、例えば、封止層１６０上に直接カラーフィルタを形成し、その上から粘着材２３５を形成すればよい。
基板１０２の裏面（表示面側）には、偏光板２３６が設けられている。偏光板２３６は、例えば円偏光板である。基板１０２を省略し、アレイ基板に接着材を介して円偏光板を貼り付けてもよい。換言すれば、基板１０２が円偏光板である構造にしてもよい。
また、周辺領域１１０において、ゲート絶縁層２１２上には配線２４４が設けられ、層間絶縁層２１４上には配線２４５が設けられている。配線２４４及び２４５は、図１に示すドライバＩＣ１０５と電気的に接続されている。図４に示す周辺領域１１０は、表示領域１０３とドライバＩＣ１０５の近傍であるため、多数の配線が混在している。本実施形態では、カソード配線２０１を素子形成層１２０よりも下層に設けられているため、表示領域１０３とドライバＩＣ１０５の近傍における配線構造を簡略化及び狭額縁化を図ることができる。
次に、図１に示す端子１０７の構成について、図５及び図６を参照してより詳細に説明する。図５は、図１に示す端子１０７をＣ１－Ｃ２線に沿って切断した断面図である。
図５に示すように、基板１０１上にカソード配線２０１が設けられている。カソード配線２０１上にアンダーコート層２０２及びゲート絶縁層２１２が設けられている。アンダーコート層２０２及びゲート絶縁層２１２には、開口部が設けられている。ゲート絶縁層２１２上には、導電層２５１が設けられている。導電層２５１は、図４に示すゲート電極２１３と同じ膜から形成されている。導電層２５１は、アンダーコート層２０２及びゲート絶縁層２１２に設けられた開口部を介して、カソード配線２０１と接続されている。
導電層２５１上に層間絶縁層２１４が設けられており、層間絶縁層２１４には開口部が設けられている。層間絶縁層２１４上には導電層２５２が設けられている。導電層２５２は、ソース電極又はドレイン電極と同じ膜から形成されている。導電層２５２は、層間絶縁層２１４に設けられた開口部を介して、導電層２５２と接続されている。
導電層２５２上に無機絶縁層２２１が設けられている。無機絶縁層２２１には開口部が設けられている。無機絶縁層２２１上には、透明導電層２５３が設けられている。透明導電層２５３は、共通電極２２５と同じ膜から形成されている。透明導電層２５３は、無機絶縁層２２１に設けられた開口部を介して、導電層２５２と接続されている。
図示しないが、透明導電層２５３は、異方性導電膜を介して、フレキシブルプリント回路基板と電気的に接続される。つまり、フレキシブルプリント回路基板は、カソード配線２０１と電気的に接続される。
カソード配線は、通常、走査線又は信号線と同じ層上に設けられる。したがって、ドライバＩＣと端子部の間の領域には、走査線又は信号線とカソード配線とが設けられることになる。そのため、ドライバＩＣと端子部との間の領域において、配線構造が複雑化し、面積が大きくなってしまう。特に、高精細化に配線数が増大する場合には、より顕著となる。
図５に示す端子１０７の構成によれば、カソード配線２０１は、透明導電層２５３と重畳する領域で、透明導電層２５３と接続される。透明導電層２５３が設けられる領域において、フレキシブルプリント回路基板と電気的に接続する領域と、カソード配線２０１と電気的に接続する領域とが重畳する。
素子形成層１２０の下にカソード配線２０１を設けることで、走査線及び信号線よりもさらに下の層に設けることができる。したがって、ドライバＩＣ１０５と端子部１０８との間の領域にも、幅の大きいカソード配線２０１を設けることができる。これにより、ドライバＩＣ１０５と端子部１０８との間の領域の配線構造の簡略化及び狭額縁化を図ることができる。特に、高精細化に伴い配線数が増大する場合に有効である。
また、透明導電層２５３がフレキシブルプリント回路基板と電気的に接続される領域は、導電層２５１とカソード配線２０１とが接続される領域と、必ずしも重畳していなくてもよい。透明導電層２５３の近傍において、導電層２５１とカソード配線２０１とが接続されていればよい。
（第２実施形態）
本実施形態では、図５に示す端子１０７とは一部異なる構造の端子１０７Ａについて、図６を参照して説明する。図５に示す端子１０７と異なる点は、導電層２５１が設けられていない点である。
図６に示すカソード配線２０１は、アンダーコート層２０２、ゲート絶縁層２１２、及び層間絶縁層２１４に設けられた開口部を介して、導電層２５２と接続されている。また、導電層２５２上には、無機絶縁層２２１が設けられており、無機絶縁層２２１に設けられた開口部を介して、導電層２５２と接続されている。導電層２５１のパターニング時に、カソード配線２０１の表面がエッチングで浸食されない材料が選択されている場合は、図６の構造を取ることができる。
図６に示す端子１０７Ａの構造によっても、フレキシブルプリント回路基板と、カソード配線２０１とを電気的に接続することができる。このように、素子形成層１２０の下にカソード配線２０１を設けることで、走査線及び信号線よりもさらに下の層に設けることができる。したがって、ドライバＩＣ１０５と端子部１０８との間の領域にも、幅の大きいカソード配線２０１を設けることができる。これにより、ドライバＩＣ１０５と端子部１０８との間の領域の配線構造の簡略化及び狭額縁化を図ることができる。特に、高精細化に伴い配線数が増大する場合に有効である。
（第３実施形態）
本実施形態では、図３に示す表示装置とは一部異なる構成を有する表示装置について、図７を参照して説明する。
図７に示す表示装置１００Ａでは、基板１０１とカソード配線２０１との間に、さらにアンダーコート層２０３が設けられている。アンダーコート層２０３として、酸化シリコン及び窒化シリコンを用いることができる。基板１０１とカソード配線２０１との間にアンダーコート層２０３を設けることにより、基板１０１から不純物が素子形成層１２０に侵入することを抑制することができる。
なお、図示はしないが、カソード配線２０１とアンダーコート層２０２との間に、他の樹脂層をさらに設けてもよい。他の樹脂層として、例えば、基板１０１として例示した材料を使用することができる。
（第４実施形態）
本実施形態では、カソード配線２０１の形状について、図８を参照して説明する。図８は、表示装置１００Ｂの平面概略図である。
図１に示す表示装置１００では、カソード配線２０１は、表示領域１０３と重なる平板状に設けられる例を示したが、本発明はこれに限定されない。図８に示すように、カソード配線２０１Ｂは、表示領域１０３の少なくとも一部と重畳していればよい。
図８に示すように、カソード配線２０１Ｂは、複数の配線２０１ａが第２方向に沿って設けられる形状を有している。つまり、カソード配線２０１Ｂは、表示領域１０３と重なるようにストライプ状に設けられている。配線２０１ａの幅Ｌ１は、例えば、駆動回路１０４ａの幅Ｌ２よりも大きくしてもよいし、周辺領域１１０の幅Ｌ３よりも大きくしてもよい。カソード配線２０１は、素子形成層１２０よりも下層に設けられるため、配線２０１ａの幅Ｌ１を大きくすることができる。なお、配線２０１ａの幅Ｌ１は、少なくともトランジスタ２２０と接続される信号線１４２の幅よりも大きければよい。また、配線２０１ａの本数は、特に限定されず、２本であってもよいし、４本以上であってもよい。また、複数の配線２０１ａの各々の幅Ｌ１は、駆動回路１０４ａの幅Ｌ２よりも小さくてもよい。この場合は、複数の配線２０１ａの幅Ｌ１の合計の幅が、駆動回路１０４ａの幅Ｌ２よりも大きく、周辺領域１１０の幅Ｌ３のよりも大きくするとよい。
図８に示した構成によると、第２方向に平行にスリットが設けられるため、第１方向が円弧となる方向に表示装置１００Ｂを曲げる際に、カソード配線２０１Ｂにクラックが入ることを抑制することができる。
また、カソード配線２０１の複数の配線２０１ａが設けられる位置についても、表示領域１０３の両端及び中央に設ける例について示したが、これに限定されない。また、複数の配線２０１ａの幅についても、全て同じ幅でなくてもよい。ただし、共通電極２２５に印加される電流量にばらつきが生じないように、複数の配線２０１ａは、左右対称となるように設けることが好ましい。
（第５実施形態）
本実施形態では、カソード配線２０１Ｃの形状について、図９を参照して説明する。図９は、表示装置１００Ｃの平面概略図である。
図９に示すように、カソード配線２０１Ｃは、複数の配線２０２ｂが第１方向に沿って設けられた形状を有している。つまり、カソード配線２０１Ｃは、表示領域１０３と重なるようにストライプ状に設けられている。配線２０１ｂの幅Ｌ４は、例えば、駆動回路１０４ａの幅Ｌ２よりも大きくしてもよいし、周辺領域１１０の幅Ｌ３よりも大きくしてもよい。カソード配線２０１Ｃは、素子形成層１２０よりも下層に設けられるため、配線２０１ａの幅Ｌ１及び配線２０１ｂの幅Ｌ４を大きくすることができる。なお、配線２０１ｂの幅Ｌ４は、少なくともトランジスタ２２０と接続される走査線１４１の幅よりも大きければよい。また、配線２０１ａの本数は、特に限定されず、２本であってもよいし、４本以上であってもよい。また、複数の配線２０１ｂの各々の幅Ｌ４は、駆動回路１０４ａの幅Ｌ２よりも小さくてもよい。この場合は、複数の配線２０１ｂの幅Ｌ１の合計の幅が、駆動回路１０４ａの幅Ｌ２よりも大きく、周辺領域１０３Ｌ３のよりも大きくするとよい。また、表示装置１００Ｃを、第１方向に沿って折り曲げる場合は、配線２０１ｂが設けられていないＤ１－Ｄ２線に沿って折り曲げることが好ましい。
図９に示した構成によると、第１方向に平行にスリットが設けられるため、第２方向が円弧となる方向に表示装置１００Ｃを曲げる際に、カソード配線２０１Ｃにクラックが入ることを抑制することができる。
また、カソード配線２０１Ｃの複数の配線２０１ｂが設けられる位置についても、表示領域１０３の上下に設ける例について示したが、これに限定されない。ただし、共通電極２２５に印加される電流量にばらつきが生じないように、複数の配線２０１ｂは、上下対称となるように設けることが好ましい。
素子形成層１２０の下にカソード配線２０１Ｃを設けることで、カソード配線２０１Ｃの幅を、周辺領域１１０の面積の制約を受けることなく大きくすることができる。これにより、カソード配線２０１Ｃの低抵抗化を図ることができる。また、周辺領域１１０に幅及び厚みが大きいカソード配線を設ける必要がなくなるため、周辺領域１１０の面積を削減することができる。つまり、表示装置１００Ｃの狭額縁化を図ることができる。
（第６実施形態）
本実施形態では、カソード配線２０１Ｄの形状について、図１０を参照して説明する。図１０は、表示装置１００Ｄの平面概略図である。
図１０に示すように、カソード配線２０１は、カソード配線２０１は、複数の配線２０１ａが第２方向に沿って設けられ、複数の配線２０２ｂが第１方向に沿って設けられた格子状の形状を有している。つまり、カソード配線２０１Ｄは、表示領域１０３と重なるように格子状に設けられている。配線２０１ａの幅Ｌ１及び配線２０１ｂの幅Ｌ４は、図８及び図９において説明した通りである。
図１０に示した構成によると、第１方向が円弧となる方向、あるいは第２方向が円弧となる方向のいずれに表示装置１００Ｄを曲げる場合においても、カソード配線２０１Ｄにクラックが入ることを抑制することができる。
素子形成層１２０の下にカソード配線２０１Ｄを設けることで、カソード配線２０１Ｄの幅を、周辺領域１１０の面積の制約を受けることなく大きくすることができる。これにより、カソード配線２０１Ｄの低抵抗化を図ることができる。また、周辺領域１１０に幅及び厚みが大きいカソード配線を設ける必要がなくなるため、周辺領域１１０の面積を削減することができる。つまり、表示装置１００Ｄの狭額縁化を図ることができる。
（第７実施形態）
本実施形態では、カソード配線２０１Ｅの形状について、図１１を参照して説明する。図１１は、表示装置１００Ｅの平面概略図である。
また、図１１に示すように、カソード配線２０１Ｅは、表示領域１０３だけでなく、駆動回路１０４ａ、１０４ｂの一部と重畳していてもよい。また、図１１に示すように、共通電極２２５は、駆動回路１０４ａ、１０４ｂと重畳していてもよい。
また、アンダーコート層２０２は、表示領域１０３と駆動回路１０４ａとの間、及び表示領域１０３と駆動回路１０４ｂとの間にコンタクトホールを有している。そのため、図１１に示すように、共通電極２２５は、表示領域１０３と駆動回路１０４ａとの間で、コンタクトホールを介して、カソード配線２０１と電気的に接続されている。また、共通電極２２５は、表示領域１０３と駆動回路１０４ｂとの間で、コンタクトホールを介して、カソード配線２０１と電気的に接続されている。
表示領域１０３と駆動回路１０４ａとの間において、共通電極２２５がカソード配線２０１と電気的に接続された領域を、カソードコンタクト１８０ａをとして示している。また、表示領域１０３と駆動回路１０４ｂとの間において、共通電極２２５がカソード配線２０１と電気的に接続された領域を、カソードコンタクト１８０ｂとして示している。なお、カソードコンタクト１８０ａ、１８０ｂの構造については、図４の記載を参酌することができる。
図１１に示したように、カソード配線２０１Ｅは、素子形成層１２０よりも下層に設けられるため、様々な形状で設けることができる。素子形成層１２０の下にカソード配線２０１Ｅを設けることで、カソード配線２０１Ｅの幅を、周辺領域１１０の面積の制約を受けることなく大きくすることができる。これにより、カソード配線２０１Ｅの低抵抗化を図ることができる。また、周辺領域１１０に幅及び厚みが大きいカソード配線を設ける必要がなくなるため、周辺領域１１０の面積を削減することができる。つまり、表示装置１００Ｅの狭額縁化を図ることができる。
（第８実施形態）
本実施形態では、カソード配線２０１Ｆの形状について、図１２を参照して説明する。図１２は、表示装置１００Ｆの平面概略図である。
図１２に示すように、カソード配線２０１Ｆと共通電極２２５とを接続するカソードコンタクト１９０を、表示領域１０３内に複数形成しても良い。前述の通り、共通電極２２５を透明導電材料で形成する場合、高抵抗となるため、カソード配線２０１Ｆとの接続が周辺領域１１０のみで行われると、接続部から画面中央付近までは距離が大きく、電圧降下を生じる。そこで、表示領域１０３内にもカソードコンタクト１９０を設けることで、画面中央付近で直接共通電極２２５とカソード配線２０１Ｆとが接続されるため、より表示領域１０３内の電圧降下を抑制することができる。カソードコンタクト１９０は、例えば隣接した発光領域の間で、絶縁層２２３、無機絶縁層２２１、平坦化層２１７、層間絶縁層２１４、ゲート絶縁層２１２、アンダーコート層２０２を開口して設けられる。
カソードコンタクト１９０を形成するための開口を設ける場合、有機層２２４がカソードコンタクト１９０を形成するための開口に重畳しないように、マスクを用いて形成されることが望ましい。
また、特に図示はしないが、表示装置１００、１００Ａ～１００Ｅにおいても、表示領域１０３内において、カソード配線２０１と共通電極２２５とを接続するカソードコンタクトをそれぞれ設けてもよい。表示領域１０３内で直接共通電極２２５とカソード配線２０１とが接続されるため、より表示領域１０３内の電圧降下を抑制することができる。
本発明の実施形態及び実施例として説明した表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。また、上述した各実施形態は、技術的矛盾の生じない範囲において、相互に組み合わせることが可能である。
また、上述した実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１００：表示装置、１００Ａ～１００Ｆ：表示装置、１０１：基板、１０２：基板、１０３：表示領域、１０４ａ：駆動回路、１０５：ドライバＩＣ、１０７：端子、１０８：端子部、１０９：画素、１１０：周辺領域、１２０：素子形成層、１３０：発光素子層、１４１：走査線、１４２：信号線、１４３：駆動電源線、１４０：カソードコンタクト、１５０：カソードコンタクト、１６０：封止層、１７０：コンタクト、２０１：カソード配線、２０２：アンダーコート層、２０３：アンダーコート層、２１０：トランジスタ、２１１：半導体層、２１２：ゲート絶縁層、２１３：ゲート電極、２１４：層間絶縁層、２１５：ドレイン電極、２１６：ドレイン電極、２１７：平坦化層、２１８：透明導電層、２１９：導電層、２２０：トランジスタ、２２１：無機絶縁層、２２２：画素電極、２２３：絶縁層、２２４：有機層、２２５：共通電極、２３０：発光素子、２３１：無機絶縁層、２３２：有機絶縁層、２３３：無機絶縁層、２３４：樹脂層、２３５：粘着材、２３６：偏光板、２４０：保持容量、２４１：導電層、２４２：導電層、２４３：透明導電層、２４４：配線、２４５：配線、２５１：導電層、２５２：導電層、２５３：透明導電層

Claims (10)

  1. 基板と、
    前記基板上の第１配線と、
    前記第１配線上の第１コンタクトホールを有する第１絶縁層と、
    前記第１絶縁層上に、表示領域に配列された各々が発光素子を有する複数の画素と、
    前記複数の発光素子に共通して設けられ、前記表示領域を囲む周辺領域において前記第１配線と前記第１コンタクトホールを介して電気的に接続される共通電極と、
    複数の端子を有する端子部及びドライバＩＣと、を有し、
    平面的に見て、前記端子部は、前記基板の第１方向に沿う第１の辺と前記表示領域との間に設けられ、
    前記ドライバＩＣは、前記端子部と前記表示領域との間に設けられ、
    前記第１配線は、前記ドライバＩＣの少なくとも一部と重畳し、
    前記共通電極は、前記ドライバＩＣと前記表示領域との間において、前記第１コンタクトホールを介して前記第１配線と接続される、表示装置。
  2. 前記基板の前記第１方向と交差する第２方向に沿う第２の辺と前記表示領域との間に設けられた駆動回路と、
    前記駆動回路と前記ドライバＩＣとを電気的に接続する第２配線と、前記画素と前記ドライバＩＣとを電気的に接続する第３配線と、をさらに有し、
    前記第１配線は、前記第２配線及び前記第３配線と重畳する、請求項１に記載の表示装置。
  3. 前記第１絶縁層は、前記基板の前記第１の辺と前記表示領域を挟んで対向する第３の辺と、前記表示領域との間において、第２コンタクトホールをさらに有し、
    前記共通電極は、前記第２コンタクトホールを介して前記第１配線と電気的に接続される、請求項２に記載の表示装置。
  4. 前記第１配線は、前記複数の端子の少なくとも一つと電気的に接続される、請求項１に記載の表示装置。
  5. 前記基板と前記第１配線との間に第２絶縁層をさらに有する、請求項１に記載の表示装置。
  6. 前記第１配線は、前記表示領域の少なくとも一部と重畳する、請求項１に記載の表示装置。
  7. 前記第１配線は、前記表示領域の全域と重なる、請求項１に記載の表示装置。
  8. 前記第１配線は、前記表示領域と重なり、前記第１方向に沿って伸びる複数の第４配線を有する、請求項２に記載の表示装置。
  9. 前記第１配線は、前記表示領域と重なり、前記第１方向に沿って伸びる複数の第４配線と、前記第２方向に沿って伸びる複数の第５配線と、を有する、請求項２に記載の表示装置。
  10. 前記第１配線は、前記表示領域及び前記駆動回路の少なくとも一部と重畳する、請求項２に記載の表示装置。
JP2018019076A 2018-02-06 2018-02-06 表示装置 Active JP7046627B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018019076A JP7046627B2 (ja) 2018-02-06 2018-02-06 表示装置
PCT/JP2019/003855 WO2019156024A1 (ja) 2018-02-06 2019-02-04 表示装置
US16/983,083 US11417722B2 (en) 2018-02-06 2020-08-03 Display device including a low resistance cathode wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018019076A JP7046627B2 (ja) 2018-02-06 2018-02-06 表示装置

Publications (2)

Publication Number Publication Date
JP2019138938A JP2019138938A (ja) 2019-08-22
JP7046627B2 true JP7046627B2 (ja) 2022-04-04

Family

ID=67548030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018019076A Active JP7046627B2 (ja) 2018-02-06 2018-02-06 表示装置

Country Status (3)

Country Link
US (1) US11417722B2 (ja)
JP (1) JP7046627B2 (ja)
WO (1) WO2019156024A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102664769B1 (ko) * 2018-08-20 2024-05-08 엘지디스플레이 주식회사 표시장치
US20220415997A1 (en) * 2019-10-21 2022-12-29 Sharp Kabushiki Kaisha Display device
WO2023218637A1 (ja) * 2022-05-13 2023-11-16 シャープディスプレイテクノロジー株式会社 表示装置
CN117652226A (zh) * 2022-06-30 2024-03-05 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303687A (ja) 2002-02-06 2003-10-24 Hitachi Ltd 有機発光表示装置
JP2005031651A (ja) 2003-06-17 2005-02-03 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2005038651A (ja) 2003-07-16 2005-02-10 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び電子機器
JP2005202285A (ja) 2004-01-19 2005-07-28 Seiko Epson Corp 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、及び電子機器
JP2005340058A (ja) 2004-05-28 2005-12-08 Kyodo Printing Co Ltd 有機ｅｌディスプレイ及びその製造方法
JP2007157374A (ja) 2005-12-01 2007-06-21 Seiko Epson Corp 発光装置および電子機器
JP2011232482A (ja) 2010-04-27 2011-11-17 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、電子機器
US20120001885A1 (en) 2010-07-05 2012-01-05 Ki-Nyeng Kang Organic electroluminescent display device and manufacturing method of the same
JP2013038229A (ja) 2011-08-08 2013-02-21 Seiko Epson Corp 電気装置の製造方法、半導体基板の製造方法、電気装置用形成基板、及び電子機器
JP2016127190A (ja) 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置
JP2017211484A (ja) 2016-05-25 2017-11-30 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224118B2 (en) 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
JP2011222146A (ja) 2010-04-05 2011-11-04 Canon Inc 有機ｅｌ表示装置の製造方法
JP5775161B2 (ja) * 2011-07-19 2015-09-09 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及び表示装置
KR102213223B1 (ko) * 2014-05-23 2021-02-08 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP6500196B2 (ja) * 2014-10-10 2019-04-17 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR20180004488A (ko) * 2016-07-04 2018-01-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303687A (ja) 2002-02-06 2003-10-24 Hitachi Ltd 有機発光表示装置
JP2005031651A (ja) 2003-06-17 2005-02-03 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2005038651A (ja) 2003-07-16 2005-02-10 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び電子機器
JP2005202285A (ja) 2004-01-19 2005-07-28 Seiko Epson Corp 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、及び電子機器
JP2005340058A (ja) 2004-05-28 2005-12-08 Kyodo Printing Co Ltd 有機ｅｌディスプレイ及びその製造方法
JP2007157374A (ja) 2005-12-01 2007-06-21 Seiko Epson Corp 発光装置および電子機器
JP2011232482A (ja) 2010-04-27 2011-11-17 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、電子機器
US20120001885A1 (en) 2010-07-05 2012-01-05 Ki-Nyeng Kang Organic electroluminescent display device and manufacturing method of the same
JP2013038229A (ja) 2011-08-08 2013-02-21 Seiko Epson Corp 電気装置の製造方法、半導体基板の製造方法、電気装置用形成基板、及び電子機器
JP2016127190A (ja) 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置
JP2017211484A (ja) 2016-05-25 2017-11-30 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20200365681A1 (en) 2020-11-19
WO2019156024A1 (ja) 2019-08-15
JP2019138938A (ja) 2019-08-22
US11417722B2 (en) 2022-08-16

Similar Documents

Publication Publication Date Title
US10062863B2 (en) Display device
US20180197924A1 (en) Touch sensor and display device having touch sensor
US10809837B2 (en) Display device with built-in touch sensor
JP7046627B2 (ja) 表示装置
KR102620576B1 (ko) 유기발광 표시장치 및 그의 제조방법
US20240045533A1 (en) Display device
US10838565B2 (en) Display device, with touch sensor, to suppress disconnection of lead-out wiring
CN111937489B (zh) 显示装置
US10367047B2 (en) Display device
KR20170080136A (ko) 유기발광 표시장치
KR101890469B1 (ko) 표시장치 및 그 제조 방법
CN107086232B (zh) 显示装置
CN111937058B (zh) 显示设备
US11201199B2 (en) Chip on film package including a protection layer and display device including the chip on film package
WO2020066011A1 (ja) 表示デバイス
CN111971732A (zh) 显示装置
JP2018190193A (ja) タッチセンサ内蔵表示装置
WO2019187151A1 (ja) 表示デバイス
US10319711B2 (en) Electrostatic protection diode and organic light emitting display device including electrostatic protection structure
US20230207735A1 (en) Light emitting display device and method of manufacturing the same
WO2019167239A1 (ja) 表示装置及び表示装置の製造方法
US20240081114A1 (en) Display device
US20240122012A1 (en) Display device
US20220068786A1 (en) Film package and display device including film package
US20210343826A1 (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220323

R150 Certificate of patent or registration of utility model

Ref document number: 7046627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150