WO2019073726A1 - 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 - Google Patents

固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 Download PDF

Info

Publication number
WO2019073726A1
WO2019073726A1 PCT/JP2018/033201 JP2018033201W WO2019073726A1 WO 2019073726 A1 WO2019073726 A1 WO 2019073726A1 JP 2018033201 W JP2018033201 W JP 2018033201W WO 2019073726 A1 WO2019073726 A1 WO 2019073726A1
Authority
WO
WIPO (PCT)
Prior art keywords
constant current
current source
unit
transistor
transistors
Prior art date
Application number
PCT/JP2018/033201
Other languages
English (en)
French (fr)
Inventor
ルォン・フォン
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US16/647,951 priority Critical patent/US11284033B2/en
Publication of WO2019073726A1 publication Critical patent/WO2019073726A1/ja
Priority to US17/680,965 priority patent/US11659300B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Definitions

  • the present disclosure relates to a solid-state imaging device, a method of driving a solid-state imaging device, and an electronic device.
  • Patent Document 1 and Patent Document 2 when reading a pixel signal at the time of imaging under a high illuminance environment, many signal electrons are converted into small voltage signals by setting the conversion efficiency low. Conversely, when reading pixel signals at the time of imaging under a low illuminance environment, circuit noise generated in the pixel signal readout circuit can be input converted into less electrons by setting the conversion efficiency high, thus reducing noise It is advantageous.
  • the present disclosure provides a solid-state imaging device capable of achieving high dynamic range without lowering the aperture ratio of unit pixels, a method of driving the solid-state imaging device, and an electronic apparatus having the solid-state imaging device. Intended to be provided.
  • a solid-state imaging device for achieving the above object is: A pixel array unit in which a plurality of unit pixels including a photoelectric conversion unit are arranged in a matrix; A constant current source circuit unit having a constant current source connected to each of the vertical signal lines provided corresponding to the column arrangement of the pixel array unit; A control unit that controls the constant current source circuit unit; The constant current source consists of multiple transistors, When the control unit regards a plurality of transistors forming the constant current source as one transistor having equivalent gate width and gate length, the ratio of the gate width to the gate length of the plurality of transistors is based on the illuminance of the imaging environment. Switch. Moreover, the electronic device of this indication for achieving said objective has a solid-state image sensor of said structure.
  • a driving method of a solid-state imaging device for achieving the above object is: A pixel array unit in which a plurality of unit pixels including a photoelectric conversion unit are arranged in a matrix;
  • a solid-state imaging device including a constant current source circuit unit having a constant current source connected to each of the vertical signal lines provided corresponding to the column arrangement of the pixel array unit,
  • a plurality of transistors constituting the constant current source are regarded as one transistor having equivalent gate width and gate length, the ratio of the gate width to the gate length of the plurality of transistors is switched based on the illuminance of the imaging environment.
  • the input voltage range can be secured and the readout of pixel signals with low noise is optimal.
  • optimization of the input voltage range and noise can be performed in the constant current source, and therefore, high dynamic range can be achieved without causing a decrease in the aperture ratio of the unit pixel.
  • FIG. 1 is a block diagram showing an outline of a basic configuration of a CMOS image sensor according to an embodiment of the present disclosure.
  • FIG. 2 is a circuit diagram showing a basic circuit configuration of a constant current source circuit unit in a CMOS image sensor according to an embodiment of the present disclosure.
  • FIG. 3 is a circuit diagram showing an example of a circuit configuration of a unit pixel in a CMOS image sensor according to an embodiment of the present disclosure.
  • FIG. 4 is a timing waveform diagram for explaining the circuit operation of the unit pixel.
  • FIG. 5 is an exploded perspective view showing an outline of a laminated structure of a CMOS image sensor according to an embodiment of the present disclosure.
  • 6A is a diagram showing a circuit configuration of the constant current source according to the first embodiment, FIG.
  • FIG. 6B is a diagram showing an operation example at the time of setting of the range priority mode
  • FIG. 6C is at the time of setting of the noise priority mode
  • FIG. 7A is a diagram showing a circuit configuration of the constant current source according to the second embodiment
  • FIG. 7B is a diagram showing an operation example at the time of setting the range priority mode
  • FIG. 7C is at the time of setting the noise priority mode
  • FIG. 8A is a diagram showing a circuit configuration of a constant current source according to a third embodiment
  • FIG. 8B is a diagram showing an operation example at the time of setting of the range priority mode
  • FIG. 8A is a diagram showing a circuit configuration of a constant current source according to a third embodiment
  • FIG. 8B is a diagram showing an operation example at the time of setting of the range priority mode
  • FIG. 8A is a diagram showing a circuit configuration of a constant current source according to a third embodiment
  • FIG. 8B is a diagram showing an operation example at the time of setting of the range
  • FIG. 8C is at the time of setting of the noise priority mode It is a figure which shows the operation example of.
  • FIG. 9 is a block diagram showing an example of the configuration of a constant current source control unit.
  • FIG. 10 is a block diagram schematically illustrating the configuration of a constant current source circuit unit according to a fourth embodiment.
  • FIG. 11 is a diagram showing a relationship between analog gain values set in a plurality of stages and the configuration of a constant current source in the fourth embodiment.
  • FIG. 12 is a diagram showing an application example of the technology according to the present disclosure.
  • FIG. 13 is a block diagram showing a configuration of an imaging device which is an example of the electronic device of the present disclosure.
  • FIG. 14 is a block diagram showing a schematic configuration example of a vehicle control system that is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • FIG. 15 is a diagram illustrating an example of the installation position of the imaging unit.
  • Example 1 (example of connecting two transistors in series) 2-6-2.
  • Example 2 (example of connecting two transistors in parallel) 2-6-3.
  • Example 3 (example of combination of Example 1 and Example 2) 2-6-4.
  • Example 4 (example of interlocking optimization of configuration of constant current source with analog gain) 3.
  • Modification 4 Application example 5.
  • Electronic Device of the Present Disclosure (Example of Imaging Device) 5-2.
  • the ratio of the gate width to the gate length of a plurality of transistors is adjusted during imaging under a low illuminance environment and in a high illuminance environment. It can be configured to be switched at the time of imaging at the bottom.
  • a noise priority mode set at the time of imaging under a low illuminance environment and a high illuminance environment can be configured.
  • the ratio of the gate width to the gate length of the plurality of transistors can be switched according to the set priority mode.
  • the solid-state imaging device including the above-described preferable configuration, the driving method thereof, and the electronic device, a plurality of transistors constituting the constant current source according to the priority mode set for the control unit.
  • the connection state between them and the setting of the gate bias of a plurality of transistors can be switched.
  • the ratio between the gate width and the gate length is relatively increased when setting the range priority mode, and the ratio between the gate width and gate length is relatively reduced when the noise priority mode is set. It is preferable to
  • the constant current source is connected in series between the vertical signal line and the node of the reference potential.
  • the first transistor and the second transistor, and the switch element connected in parallel to one of the first transistor and the second transistor can be provided.
  • the switch element can be turned on when imaging under a high illuminance environment, and can be turned off when imaging under a low illuminance environment.
  • the constant current source is connected in parallel between the vertical signal line and the node of the reference potential.
  • the first transistor and the second transistor can be provided.
  • the gate bias voltage is applied to the first transistor and the second transistor at the time of imaging in a high illuminance environment, and at the time of imaging in a low illuminance environment, the first transistor and the second transistor The gate bias voltage is applied to one of the two, and the other is turned off.
  • the constant current source is connected in series between the vertical signal line and the node of the reference potential.
  • a first switch element and a first transistor, a second transistor and a second switch element connected in series between the vertical signal line and the node of the reference potential, and a first switch element and a first switch element A third switch element connected between a connection node of the transistor and a connection node of the second transistor and the second switch element can be provided.
  • the first switch element and the second switch element are turned off when imaging under a low illuminance environment, and the third switch element is turned on when imaging under a high illuminance environment,
  • the first switch element and the second switch element can be turned on, and the third switch element can be turned off.
  • the solid-state imaging device of the present disclosure including the above-described preferable configuration, its driving method, and the electronic device, it is possible to set analog gain for pixel signals read from unit pixels through vertical signal lines. be able to. Further, in the control unit, the ratio between the gate width and the gate length of the plurality of transistors can be switched according to the set analog gain.
  • the configuration can be configured such that the analog gain can be set in multiple steps.
  • the ratio between the gate width and the gate length can be switched in a plurality of steps in accordance with the set analog gain.
  • the connection state between the plurality of transistors constituting the constant current source and the setting of the gate bias of the plurality of transistors can be switched according to the set analog gain.
  • a stacked structure in which at least two semiconductor substrates of a first semiconductor substrate and a second semiconductor substrate are stacked is used. It can be set as having.
  • the pixel array portion is preferably formed on the first semiconductor substrate, and the constant current source circuit portion is preferably formed on a substrate other than the first semiconductor substrate.
  • CMOS complementary metal oxide semiconductor
  • a CMOS image sensor is an image sensor manufactured by applying or partially using a CMOS process.
  • FIG. 1 is a block diagram showing an outline of a basic configuration of a CMOS image sensor according to an embodiment of the present disclosure.
  • unit pixels (which may be simply referred to as “pixels” hereinafter) 2 including a photoelectric conversion unit are two-dimensionally arranged in a row direction and a column direction, that is, in a matrix.
  • the pixel array unit 11 and the peripheral circuit unit of the pixel array unit 11 are provided.
  • the row direction refers to the arrangement direction (the so-called horizontal direction) of the unit pixels 2 in the pixel row
  • the column direction refers to the arrangement direction (the so-called vertical direction) the unit pixels 2 in the pixel column.
  • the unit pixel 2 performs an operation of generating and accumulating photocharges according to the received light quantity by performing photoelectric conversion.
  • the peripheral circuit unit of the pixel array unit 11 includes, for example, a row selection unit 12, a constant current source circuit unit 13, a constant current source control unit 14, an analog-digital conversion unit 15, a memory unit 16, a data processing unit 17, and an output unit 18. And a timing control unit 19 and the like.
  • the CMOS image sensor 1 is configured to be able to set the noise priority mode and the range priority mode under specification by the user.
  • the noise priority mode is a mode in which priority is given to an operation of reading a pixel signal from the unit pixel 2 with low noise.
  • the range priority mode is a mode which gives priority to an operation for securing an input voltage range of a readout circuit including the constant current source circuit unit 13 which reads out a pixel signal from the unit pixel 2. Information on the priority mode set under the designation by the user is given to the constant current source control unit 14.
  • pixel drive lines 31 1 to 31 m (hereinafter sometimes collectively referred to as “pixel drive lines 31”) for each pixel row are arranged along the row direction with respect to the pixel array in matrix form.
  • the vertical signal lines 32 1 to 32 n (hereinafter sometimes collectively referred to as “vertical signal lines 32”) are wired along the column direction for each pixel column.
  • the pixel drive line 31 transmits a drive signal for driving when reading out a signal from the unit pixel 2.
  • FIG. 1 illustrates the pixel drive line 31 as a single wire, it is not limited to one.
  • One end of the pixel drive line 31 is connected to an output end corresponding to each row of the row selection unit 12.
  • the row selection unit 12 is configured by a shift register, an address decoder, and the like, and drives each pixel 2 of the pixel array unit 11 simultaneously for all pixels or in units of rows. That is, the row selection unit 12 constitutes a drive unit that drives each pixel 2 of the pixel array unit 11 together with the timing control unit 19 that controls the row selection unit 12.
  • the row selection unit 12 generally has two scanning systems, a reading scanning system and a sweeping scanning system, although its specific configuration is not shown.
  • the readout scanning system In order to read out the pixel signal from the unit pixel 2, the readout scanning system sequentially selects and scans the unit pixel 2 of the pixel array unit 11 row by row.
  • the pixel signal read out from the unit pixel 2 is an analog signal.
  • the sweeping scanning system performs sweeping scanning on the readout row on which readout scanning is performed by the readout scanning system, prior to the readout scanning by the time of the shutter speed.
  • Unnecessary charge is swept out from the photoelectric conversion unit of the unit pixel 2 of the readout row by the sweep scanning by the sweep scanning system, and the photoelectric conversion unit is reset. Then, so-called electronic shutter operation is performed by sweeping out (resetting) unnecessary charges by the sweeping scanning system.
  • the electronic shutter operation is an operation of discarding the photocharge of the photoelectric conversion unit and newly starting exposure (starting accumulation of photocharge).
  • the signal read out by the readout operation by the readout scanning system corresponds to the amount of light received after the previous readout operation or the electronic shutter operation. Then, a period from the reading timing in the previous reading operation or the sweeping out timing in the electronic shutter operation to the reading timing in the current reading operation is the exposure period of the photocharge in the unit pixel 2.
  • the constant current source circuit unit 13 is a constant current source 131 1 to 131 n (hereinafter collectively referred to as “generally referred to”) connected to each of the vertical signal lines 32 1 to 32 n for each pixel column. And may be described as “constant current source 131”.
  • the constant current sources 131 1 to 131 n are generally configured using, for example, NMOS type transistors Tr_lm 1 to Tr_lm n and are called load MOSs.
  • the constant current source circuit unit 13 supplies a bias current to each pixel 2 of the pixel row selected and scanned by the row selection unit 12 through each of the vertical signal lines 32.
  • the technology of the present disclosure is applied to the constant current source circuit unit 13 (the details will be described later).
  • the analog-to-digital (A / D) conversion unit 15 is composed of a set of a plurality of analog-to-digital converters provided corresponding to each of the vertical signal lines 32 1 to 32 n , and an analog output for each pixel column
  • the pixel signal of is converted to a digital signal.
  • the analog to digital converter can be a known analog to digital converter. Specifically, a single slope analog-digital converter, a successive approximation analog-digital converter, or a delta-sigma ( ⁇ -type) analog-digital converter may be exemplified as the analog-digital converter. it can. However, the analog-to-digital converter is not limited to these.
  • the memory unit 16 stores the result of analog-digital conversion in the analog-digital conversion unit 15 under the processing by the data processing unit 17.
  • the data processing unit 17 is a digital signal processing unit that processes the digital signal output from the analog-to-digital conversion unit 15, performs processing of writing / reading the result of the analog-to-digital conversion to the memory unit 16, and Various processes are performed on the digital conversion result.
  • the output unit 18 outputs the signal processed by the data processing unit 17.
  • the timing control unit 19 generates various timing signals, clock signals, control signals and the like, and based on the generated signals, the row selection unit 12, the constant current source control unit 14, the analog-digital conversion unit 15, And drive control of data processing part 17 grade is performed.
  • FIG. 3 is a circuit diagram showing an example of the circuit configuration of the unit pixel 2.
  • the unit pixel 2 includes, for example, a photodiode 21 as a photoelectric conversion unit.
  • the unit pixel 2 has a pixel configuration including the transfer transistor 22, the reset transistor 23, the amplification transistor 24, and the selection transistor 25 in addition to the photodiode 21.
  • an N-channel MOSFET for example, is used as the four transistors of the transfer transistor 22, the reset transistor 23, the amplification transistor 24, and the selection transistor 25.
  • the combination of the conductivity types of the four transistors 22 to 25 illustrated here is merely an example, and the invention is not limited to the combination.
  • a plurality of pixel drive lines are commonly wired to each pixel 2 of the same pixel row as the pixel drive lines 31 1 to 31 m described above.
  • the plurality of pixel drive lines are connected to the output end corresponding to each pixel row of the row selection unit 12 in pixel row units.
  • the row selection unit 12 appropriately outputs the transfer signal TRG, the reset signal RST, and the selection signal SEL to a plurality of pixel drive lines.
  • the anode electrode of the photodiode 21 is connected to the low potential side power supply (for example, the ground), and the received light is photoelectrically converted to photocharge (here, photoelectrons) having a charge amount corresponding to the light amount. Accumulate charge.
  • the cathode electrode of the photodiode 21 is electrically connected to the gate electrode of the amplification transistor 24 via the transfer transistor 22.
  • the region where the gate electrodes of the amplification transistors 24 are electrically connected is a floating diffusion (floating diffusion region / impurity diffusion region) FD.
  • the floating diffusion FD is a charge-voltage converter that converts charge into a voltage.
  • a transfer signal TRG whose high level (for example, V DD level) is active is applied to the gate electrode of the transfer transistor 22 from the row selection unit 12.
  • the transfer transistor 22 is turned on in response to the transfer signal TRG, and is photoelectrically converted by the photodiode 21 to transfer the light charge accumulated in the photodiode 21 to the floating diffusion FD.
  • the reset transistor 23 is connected between the node of the high potential side power supply V DD and the floating diffusion FD.
  • a reset signal RST of which high level is active, is applied from the row selection unit 12 to the gate electrode of the reset transistor 23.
  • the reset transistor 23 becomes conductive in response to the reset signal RST, and resets the floating diffusion FD by discarding the charge of the floating diffusion FD to the node of the voltage V DD .
  • the gate electrode of the amplification transistor 24 is connected to the floating diffusion FD, and the drain electrode is connected to the node of the high potential side power supply V DD .
  • the amplification transistor 24 is an input unit of a source follower that reads a signal obtained by photoelectric conversion in the photodiode 21. That is, the source electrode of the amplification transistor 24 is connected to the vertical signal line 32 via the selection transistor 25.
  • the amplification transistor 24 and, for example, NMOS type transistors Tr_lm 1 to Tr_lm n constituting constant current sources 131 1 to 131 n connected to one end of the vertical signal line 32 are vertical signals of the signal voltage of the floating diffusion FD.
  • a source follower circuit that converts the potential to the line 32 is configured.
  • the drain electrode is connected to the source electrode of the amplification transistor 24, and the source electrode is connected to the vertical signal line 32.
  • a selection signal SEL whose high level is active is supplied from the row selection unit 12 to the gate electrode of the selection transistor 25.
  • the selection transistor 25 becomes conductive in response to the selection signal SEL, and transmits the signal output from the amplification transistor 24 to the vertical signal line 32 with the unit pixel 2 in the selection state.
  • the selection transistor 25 may have a circuit configuration connected between the node of the high potential side power supply V DD and the drain electrode of the amplification transistor 24. Further, in this example, as a pixel circuit of the unit pixel 2, a 4Tr configuration including the transfer transistor 22, the reset transistor 23, the amplification transistor 24, and the selection transistor 25; that is, four transistors (Tr) is exemplified. However, it is not limited to this.
  • the selection transistor 25 may be omitted, and the amplification transistor 24 may be configured as a 3Tr to have the function of the selection transistor 25. Alternatively, as necessary, the number of transistors may be increased to 5Tr or more. .
  • circuit operation of unit pixel Next, a circuit operation for reading out a pixel signal from the unit pixel 2 having the above configuration will be described with reference to a timing waveform chart of FIG.
  • the selection signal SEL is in the active state (high level), by the selection transistor 25 in the ON state, and select the pixel 2 in units of pixel row, thereby connecting the pixel 2 selected in the vertical signal line 32 .
  • the reset signal RST to the active state, by the reset transistor 23 in the ON state, and resets the floating diffusion FD.
  • the transfer signal TRG to the active state, the transfer transistor 22 by turning on state, and transfers the charges accumulated in the photodiode 21 to the floating diffusion FD.
  • the transferred charge is converted to a voltage signal in the floating diffusion FD.
  • the amplification transistor 24 buffers the potential of the floating diffusion FD and reads it out to the vertical signal line 32 (32 1 to 32 n ) through the selection transistor 25.
  • a source follower circuit composed of the amplification transistor 24 of the unit pixel 2 and the constant current source 131 composed of the NMOS transistor Tr_lm is mounted for each pixel column.
  • pixel signals output from the unit pixel 2 are read out in parallel in columns by the source follower circuit. Then, changes in the potential of the floating diffusion FD after resetting and the potential of the signal charge after transfer appear faithfully in the vertical signal line 32.
  • the potential of the floating diffusion FD when the floating diffusion FD is reset by the reset transistor 23, that is, the reset level is set to V rst (fd). From this reset level V rst (fd), the gate-source voltage V gs (amp) of the amplification transistor 24 and the drain-source voltage V ds (lm) of the NMOS transistor Tr_lm constituting the constant current source 131 Is the effective signal level V sig .
  • the source follower circuit composed of the amplification transistor 24 of the unit pixel 2 and the NMOS transistor Tr_lm is a pixel column It is loaded every time.
  • pixel signals output from the unit pixel 2 are read out in parallel in columns by the source follower circuit. That is, in the CMOS image sensor 1 according to the present embodiment, the frame rate is increased by reading out pixel signals in parallel in columns from each of the unit pixels 2.
  • the CMOS image sensor 1 having the above-described configuration has a so-called laminated image sensor in which at least two semiconductor substrates (chips) of a first semiconductor substrate 41 and a second semiconductor substrate 42 are laminated. can do.
  • the CMOS image sensor 1 according to this example has a back-illuminated pixel structure that takes in light emitted from the back surface on the opposite side. It can be done.
  • the pixel array portion 11 in which unit pixels 2 having a backside illumination type pixel structure are arranged in a matrix is formed on the first semiconductor substrate 41 of the first layer. Also, circuits such as the row selection unit 12, the constant current source circuit unit 13, the constant current source control unit 14, the analog-digital conversion unit 15, the memory unit 16, the data processing unit 17, the output unit 18, and the timing control unit 19. A portion is formed on the second semiconductor substrate 42 of the second layer. The first semiconductor substrate 41 of the first layer and the second semiconductor substrate 42 of the second layer are electrically connected through the vias (VIA) 43.
  • the size (area) of the first semiconductor substrate 41 can be sufficient to form the pixel array portion 11, so the size (area of the first semiconductor substrate 41 of the first layer is Thus, the overall size of the chip can be reduced. Furthermore, since a process suitable for manufacturing the unit pixel 2 can be applied to the first semiconductor substrate 41 of the first layer, and a process suitable for manufacturing the circuit portion can be applied to the second semiconductor substrate 42 of the second layer. In the manufacture of the CMOS image sensor 1, there is also an advantage that the process can be optimized.
  • the laminated structure of the two-layer structure in which the first semiconductor substrate 41 and the second semiconductor substrate 42 are laminated is exemplified here, the laminated structure is not limited to the two-layer structure, and three or more layers
  • the circuit portions of the timing control unit 19 and the like can be dispersedly formed on the second and subsequent semiconductor substrates.
  • the technology according to the present disclosure is not limited to the application to the laminated structure CMOS image sensor 1 . That is, the technology according to the present disclosure includes the row selection unit 12, the constant current source circuit unit 13, the constant current source control unit 14, the analog-digital conversion unit 15, the memory unit 16 on the same semiconductor substrate as the pixel array unit 11.
  • the present invention can also be applied to a so-called flat structure CMOS image sensor in which circuit portions such as the data processing unit 17, the output unit 18, and the timing control unit 19 are formed.
  • the constant current source 131 of the constant current source circuit unit 13 is realized in order to realize a high dynamic range without causing a decrease in the aperture ratio of the unit pixel 2.
  • the technology of the present disclosure is applied.
  • an NMOS type transistor Tr_lm (hereinafter, referred to as "load MOS") configuring the current source 131 will be considered.
  • V N (LM) is voltage noise due to the load MOS
  • I N (LM) is current noise due to the load MOS
  • Z 0 is an output impedance viewed from the drain node of the load MOS.
  • V N (LM) is voltage noise due to the load MOS
  • I N (LM) is current noise due to the load MOS
  • Z 0 is an output impedance viewed from the drain node of the load MOS.
  • the voltage noise V N (LM) caused by the load MOS is obtained from the product of the current noise I N (LM) and the output impedance Z 0 .
  • Equation (2) R VSL is the wiring resistance of the vertical signal line 32, and Gm (PX) is the transconductance of the unit pixel 2.
  • the output impedance Z 0 seen from the drain node of the load MOS is the sum of the wiring resistance R VSL of the vertical signal line 32 and the reciprocal of the transconductance Gm (PX) of the unit pixel 2 Desired.
  • the wiring length of the vertical signal line 32 from the unit pixel 2 to the load MOS is long.
  • the pitch of the unit pixels 2 is narrowed with the increase in the number of pixels of the solid-state imaging device, the vertical signal line 32 must be made thin in order to suppress the expansion of the chip size.
  • the wiring resistance R VSL of the vertical signal line 32 becomes high, and the current noise I N (LM) caused by the load MOS is converted into a large voltage noise V N (LM).
  • Equation (3) k B is Boltzmann's constant, T is temperature, and G m (LM) is the transconductance of the load MOS.
  • the current noise I N (LM) caused by the load MOS can be obtained from the product of the Boltzmann constant k B , the temperature T and the transconductance Gm (LM) of the load MOS.
  • I col is the current of the readout circuit including the load MOS, that is, the column current flowing through the vertical signal line 32, and V od (LM) is the load MOS overdrive voltage.
  • the transconductance Gm (LM) of the load MOS is obtained from the column current I col and the overdrive voltage V od (LM) of the load MOS.
  • the column current I col of the readout circuit it is necessary to set the column current I col of the readout circuit to a current equal to or more than a predetermined value. Therefore, the reduction of the transconductance Gm (LM) of the load MOS by reducing the column current I col, that is, the reduction of the current noise I N (LM) caused by the load MOS can not be expected.
  • the transconductance Gm (LM) of the load MOS can be adjusted by the overdrive voltage V od (LM) of the load MOS.
  • the overdrive voltage V od (LM) of the load MOS is increased, the drain-source voltage V ds (LM) must be necessarily increased, which squeezes the input voltage range of the read circuit.
  • the noise caused by the load MOS and the input voltage range (corresponding to V sig of FIG. 4) of the readout circuit also have a trade-off relationship, and it is difficult to achieve both noise characteristics and range characteristics.
  • the constant current source 131 of the constant current source circuit unit 13 is configured by a plurality of transistors, and the size and number of a plurality of transistors constituting the constant current source 131, and the connection method of the plurality of transistors (for example, , Serial connection / parallel connection) can be selected.
  • a plurality of transistors constituting the constant current source 131 can be regarded as one transistor whose gate width W and gate length L are equivalent.
  • the overdrive voltage V od (LM) of the load MOS can be expressed by the following equation (5).
  • the overdrive voltage V od (LM) of the load MOS is the ratio of the column current I col of the read circuit to the gate width W and gate length L of the equivalent transistor of the constant current source 131
  • the equivalent W / L is switched according to the magnitude (high or low) of the illuminance of the imaging environment, that is, under the low illuminance environment and the high illuminance environment. Specifically, at the time of imaging under a high illuminance environment, a configuration having a large equivalent W / L is selected to minimize the necessary overdrive voltage V od (LM) of the load MOS. Further, at the time of imaging under a low illumination environment, a configuration having a small equivalent W / L is selected to secure a large overdrive voltage V od (LM) required for the load MOS. Thereby, the noise caused by the load MOS can be reduced according to the equations (1) to (4).
  • V od overdrive voltage
  • the equivalent W / L is switched under the low illuminance environment and the high illuminance environment. This makes it possible to simultaneously achieve the contradictory requirements for securing the input voltage range and reducing noise. And, even under the situation where the reduction of the power supply voltage is progressing for the miniaturization of the device process and the power saving, the high dynamic range is to be achieved without causing the decrease of the aperture ratio of the unit pixel 2. Can.
  • the noise priority mode is a mode in which priority is given to an operation of reading a pixel signal from the unit pixel 2 with low noise.
  • the range priority mode is a mode in which an operation for securing an input voltage range is prioritized.
  • the switching of the equivalent W / L of a plurality of transistors constituting the constant current source 131 is executed under the control of the constant current source control unit 14. That is, the constant current source control unit 14 switches the connection state between the plurality of transistors constituting the constant current source 131 and the setting of the gate bias voltage of the plurality of transistors based on the mode information of the set priority mode. Thus, the equivalent W / L is switched. More specifically, the constant current source control unit 14 performs control to relatively increase the equivalent W / L when setting the range priority mode and to relatively reduce the equivalent W / L when setting the noise priority mode. .
  • the range priority mode can secure a large input voltage range by about 400 mV as compared to the noise priority mode.
  • the noise of the load MOS can be reduced to half in the noise priority mode than in the range priority mode.
  • the equivalent W / L of the plurality of transistors is determined according to the magnitude of the illuminance of the imaging environment.
  • Example 1 The first embodiment is an example in which, as the constant current source 131, two NMOS transistors Q 1 and Q 2 are vertically stacked, that is, connected in series.
  • FIG. 6A shows the circuit configuration of the constant current source 131 according to the first embodiment.
  • FIG. 6B shows an operation example at the time of setting the range priority mode of the constant current source 131 according to the first embodiment
  • FIG. 6C shows an operation example at the time of setting the noise priority mode.
  • dotted lines illustrate paths through which current flows.
  • NMOS transistors Q 1 and Q 2 are connected in series between the vertical signal line 32 and a node of a reference potential (for example, ground). And the gate electrodes are connected in common.
  • the ratio of the gate width W and gate length L of the transistor Q 1 is a W 1 / L 1
  • the ratio of the gate width W and gate length L of the transistor Q 2 is W 2 / L 2.
  • a switch element SW 1 composed of an NMOS transistor is connected in parallel to the transistor Q 1 on the vertical signal line 32 side, for example.
  • the constant current source control unit 14 performs the following control with respect to the constant current source 131 according to the first embodiment of the above configuration. That is, the time of imaging at high illuminance environment, ie range priority mode when setting, as shown in FIG. 6B, giving two transistors Q 1, Q predetermined gate bias voltage Vbias 1 to 2. Moreover, given the high gate voltage Von to the gate of the switching element SW 1, the switch element SW 1 to the ON state, the drain of the transistor Q 1 - shorting between the source. Thus, the constant current source 131 has a configuration in which only the transistor Q 2 is enabled.
  • the constant current source 131 was connected transistors Q 1 and transistor Q 2 in series, it can be seen as a transistor with small equivalent W / L.
  • one of the two transistors Q 1, Q 2 has been a transistor to Q 1 vertical signal line 32 side to connect the switch element SW 1 in parallel, the switching elements SW 1 to transistor Q 2 of the ground-side connected in parallel, it is also possible to circuitry for on / off control the switching elements SW 1.
  • the constant current source 131 it is necessary to use large sized transistors as the transistors Q 1 and Q 2 in consideration of analog characteristics such as 1 / f and RTN (Random Telegraph Noise). .
  • the switch elements SW 1 since it is only used to control on / off, it suffices transistors smaller.
  • the constant current source 131 can be improved.
  • the constant current source 131 mounted for each pixel column it is possible to suppress an increase in circuit area for coping with a plurality of configurations.
  • the second embodiment is an example of connecting two NMOS transistors Q 3 and Q 4 in parallel as the constant current source 131.
  • FIG. 7A shows a circuit configuration of the constant current source 131 according to the second embodiment.
  • FIG. 7B shows an operation example at the time of setting the range priority mode of the constant current source 131 according to the second embodiment
  • FIG. 7C shows an operation example at the time of setting the noise priority mode.
  • dotted lines illustrate paths through which current flows.
  • two NMOS transistors Q 3 and Q 4 are connected in series between the vertical signal line 32 and a node of a reference potential (for example, ground). It is configured to be connected to
  • the ratio of the gate width W and gate length L of the transistor Q 3 is W 1 / L 1
  • the ratio of the gate width W and gate length L of the transistor Q 4 is W 2 / L 2.
  • the constant current source control unit 14 performs the following control. That is, at the time of imaging under a high illuminance environment, that is, at the time of setting of the range priority mode, as shown in FIG. 7B, predetermined gate bias voltage Vbias 3 is applied to two transistors Q 3 and Q 4 to set two. The transistors Q 3 and Q 4 of the above are both enabled. Thus, the constant current source 131, the transistor Q 3 and the transistor Q 4 is connected in parallel, can be viewed as a large transistor equivalent W / L.
  • the one gate of the transistor Q 3 together provide a predetermined gate bias voltage Vbias 4, the gate of the other transistor Q 4 giving low gate voltage Voff to be in the oFF state the transistor Q 4.
  • the constant current source 131 has a configuration in which only one of the transistors Q 3 is enabled.
  • Example 3 is an example of a combination of Example 1 and Example 2.
  • FIG. 8A shows a circuit configuration of the constant current source 131 according to the third embodiment. Further, FIG. 8B shows an operation example at the time of setting the range priority mode of the constant current source 131 according to the third embodiment, and FIG. 8C shows an operation example at the time of setting the noise priority mode. In FIGS. 8B and 8C, dotted lines illustrate paths through which current flows.
  • the constant current source 131 includes two NMOS transistors Q 5 and Q 6 and three switch elements SW 2 , SW 3 and SW formed of, for example, NMOS transistors. It is configured to have four .
  • the ratio of the gate width W and gate length L of the transistor Q 5 is W 1 / L 1
  • the ratio of the gate width W and gate length L of the transistor Q 6 is W 2 / L 2.
  • Switching element SW 2 and the transistor Q 5 is a vertical signal line 32 and a reference potential (e.g., ground) is connected in series between a node of. Similarly, the transistors Q 6 and the switch element SW 3 is connected in series between the vertical signal line 32 and the reference potential node.
  • Switching element SW 4 includes a connection node of switching elements SW 2 and the transistor Q 5, and is connected between a connection node of the transistors Q 6 and the switch element SW 3.
  • the constant current source control unit 14 performs the following control. That is, the time of imaging at high illuminance environment, that is, when setting the range priority mode, as shown in FIG. 8B, a predetermined gate bias voltage Vbias 5 to the transistor Q 5, a predetermined gate bias to the transistor Q 6 voltage Vbias 6 Give each one. Moreover, given the high gate voltages Von to the gates of the switching elements SW 2, SW 3, and the switching element SW 2, SW 3 to the ON state, giving low gate voltage Voff to the gate of the switching element SW 4, the The switch element SW 4 is turned off.
  • the constant current source 131 has a configuration in which the transistor Q 5 and a transistor Q 6 are connected in parallel. This corresponds to the configuration of the connection state at the time of setting of the range priority mode (FIG. 7B) of the second embodiment. That is, the constant current source 131, the transistor Q 5 and a transistor Q 6 are connected in parallel, it can be viewed as a large transistor equivalent W / L.
  • the constant current source 131 has a configuration in which the transistor Q 5 and a transistor Q 6 are connected in series. This corresponds to the configuration of the connection state at the time of setting of the noise priority mode (FIG. 7C) of the second embodiment.
  • the same as the constant current source 131 according to the first embodiment can be said. That is, in the constant current source 131 according to the third embodiment, it is necessary to use large-sized transistors as the transistors Q 5 and Q 6 in consideration of analog characteristics such as 1 / f and RT. On the other hand, since the switch elements SW 2 , SW 3 and SW 4 are only for on / off control, transistors of small size are sufficient.
  • the small-sized switch elements SW 2 , SW 3 , and SW 4 are used to effectively utilize the large-area transistors Q 5 and Q 6 between different configurations (that is, between the configurations of FIGS. 8B and 8C).
  • the area efficiency of mounting the constant current source 131 can be enhanced.
  • the circuit example of the constant current source 131 that switches between the two configurations corresponding to the imaging in the high illuminance environment and the imaging in the low illuminance environment is described.
  • the concept can be extended to a constant current source 131 capable of switching three or more configurations.
  • the switching element SW 1 to the switch elements SW 4 on / off control gate voltage (Von / Voff) and a predetermined gate bias voltage for the transistor Q 1 through the transistor Q 6 (Vbias 1 to Vbias 8) is a constant current It is suitably given from the source control unit 14. That is, as shown in FIG. 9, the constant current source control unit 14 generates a gate voltage (Von / Voff), and a bias voltage generates a gate bias voltage (Vbias 1 to Vbias 8 ).
  • the configuration includes the generation unit 142.
  • the fourth embodiment is an example in which optimization of the configuration of the constant current source 131 is interlocked with an analog gain.
  • the outline of the configuration of the constant current source circuit unit 13 according to the fourth embodiment is shown in FIG.
  • the CMOS image sensor 1 equipped with the constant current source circuit unit 13 is configured to be able to set an analog gain for a pixel signal read out from the unit pixel 2 through the vertical signal line 32 by designation by the user.
  • the analog gain is a gain used when amplifying an analog pixel signal.
  • the analog gain can be set to a plurality of stages by user specification.
  • the constant current source control unit 14 controls the gate width W and the gate length L of the plurality of transistors constituting the constant current source 131 according to the set analog gain. Switch the ratio (equivalent W / L). When the analog gain is switched to a plurality of stages, the constant current source control unit 14 switches the equivalent W / L to a plurality of stages correspondingly.
  • the switching of the equivalent W / L has the same concept as in the first to third embodiments, and the setting of the connection state between the plurality of transistors constituting the constant current source 131 and the gate bias voltage of the plurality of transistors is performed. It can be done by switching.
  • the constant current source 131 has two configurations corresponding to the time of imaging in a high illuminance environment and the time of imaging in a low illuminance environment. As shown in the diagram, a plurality of configurations i + 1 corresponding to the values AG of analog gain set in a plurality of stages are set.
  • FIG. 11 is a diagram showing a relationship between analog gain values set in a plurality of stages and the configuration of the constant current source 131 in the fourth embodiment.
  • the value of the analog gain and the priority mode have a corresponding relationship. That is, when the analog gain is low, the unit corresponds to the range priority mode in which the operation for securing the input voltage range of the readout circuit including the constant current source circuit unit 13 has priority, and when the analog gain is high, the unit pixel It corresponds to the noise priority mode in which the operation of reading out the pixel signal with low noise from 2 is prioritized.
  • optimization of the configuration of the constant current source 131 is interlocked with the analog gain, that is, the equivalent W / W of a plurality of transistors constituting the constant current source 131 according to the set analog gain.
  • Switch L the optimization process of the input voltage range and the noise can be performed seamlessly in the CMOS image sensor 1, so that there is an advantage that the control of the user is simplified.
  • the technology of the present disclosure is not limited to application to a solid-state imaging device that detects the distribution of incident light quantity of visible light and captures an image as an image, and images distribution of incident quantity such as infrared rays, X-rays, or particles as an image
  • the present invention is applicable to all solid-state imaging devices.
  • the CMOS image sensor 1 according to the present embodiment described above can be used for various devices for sensing light such as visible light, infrared light, ultraviolet light, and X-rays as shown in FIG. 12, for example. Specific examples of various devices are listed below.
  • a device that captures images for viewing such as a digital camera or a portable device with a camera function-For safe driving such as automatic stop, recognition of driver's condition, etc.
  • a device provided for traffic such as an on-vehicle sensor for capturing images of the rear, surroundings, inside of a car, a monitoring camera for monitoring a traveling vehicle or a road, a distance measuring sensor for measuring distance between vehicles, etc.
  • Devices used for home appliances such as TVs, refrigerators, air conditioners, etc. to perform imaging and device operation according to the gesture ⁇ Endoscopes, devices for performing blood vessel imaging by receiving infrared light, etc.
  • Equipment provided for medical and healthcare use-Equipment provided for security such as surveillance cameras for crime prevention, cameras for personal identification, etc.-Skin measuring equipment for photographing skin, photographing for scalp Beauty, such as microscope Equipment provided for use-Equipment provided for sports use, such as action cameras and wearable cameras for sports applications, etc.-Used for agriculture, such as cameras for monitoring the condition of fields and crops apparatus
  • an imaging apparatus such as a digital still camera or video camera
  • a portable terminal apparatus having an imaging function such as a cellular phone
  • an electronic apparatus such as a copying machine using a solid-state imaging device as an image reading unit
  • FIG. 13 is a block diagram showing a configuration of an imaging device which is an example of the electronic device of the present disclosure.
  • an imaging apparatus 100 includes an imaging optical system 101 including a lens group, an imaging unit 102, a DSP circuit 103, a frame memory 104, a display device 105, a recording device 106, an operation system 107, And a power supply system 108 and the like.
  • the DSP circuit 103, the frame memory 104, the display device 105, the recording device 106, the operation system 107, and the power supply system 108 are connected to one another via the bus line 109.
  • the imaging optical system 101 captures incident light (image light) from a subject and forms an image on an imaging surface of the imaging unit 102.
  • the imaging unit 102 converts the light amount of incident light focused on the imaging surface by the optical system 101 into an electrical signal in pixel units and outputs the electrical signal as a pixel signal.
  • the DSP circuit 103 performs general camera signal processing such as white balance processing, demosaicing processing, gamma correction processing and the like.
  • the frame memory 104 is suitably used for storing data in the process of signal processing in the DSP circuit 103.
  • the display device 105 includes a panel type display device such as a liquid crystal display device or an organic EL (electro luminescence) display device, and displays a moving image or a still image captured by the imaging unit 102.
  • the recording device 106 records a moving image or a still image captured by the imaging unit 102 in a recording medium such as a portable semiconductor memory, an optical disk, or a hard disk drive (HDD).
  • a recording medium such as a portable semiconductor memory, an optical disk, or a hard disk drive (HDD).
  • the operation system 107 issues operation commands for various functions of the imaging device 100 under the operation of the user.
  • the power supply system 108 appropriately supplies various power supplies serving as operation power supplies of the DSP circuit 103, the frame memory 104, the display device 105, the recording device 106, and the operation system 107 to these supply targets.
  • the CMOS image sensor 1 to which the technology according to the present disclosure described above is applied can be used as the imaging unit 102. According to the CMOS image sensor 1 to which the technology according to the present disclosure is applied, high dynamic range can be realized, and therefore, a high quality photographed image with little noise can be obtained.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is any type of movement, such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, robots, construction machines, agricultural machines (tractors), etc. It may be realized as a device mounted on the body.
  • FIG. 14 is a block diagram showing a schematic configuration example of a vehicle control system 7000 that is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • Vehicle control system 7000 comprises a plurality of electronic control units connected via communication network 7010.
  • the vehicle control system 7000 includes a drive system control unit 7100, a body system control unit 7200, a battery control unit 7300, an outside information detection unit 7400, an in-vehicle information detection unit 7500, and an integrated control unit 7600. .
  • the communication network 7010 connecting the plurality of control units is, for example, an arbitrary standard such as CAN (Controller Area Network), LIN (Local Interconnect Network), LAN (Local Area Network), or FlexRay (registered trademark). It may be an in-vehicle communication network.
  • CAN Controller Area Network
  • LIN Local Interconnect Network
  • LAN Local Area Network
  • FlexRay registered trademark
  • Each control unit includes a microcomputer that performs arithmetic processing in accordance with various programs, a storage unit that stores programs executed by the microcomputer or parameters used in various arithmetic operations, and drive circuits that drive devices to be controlled. Equipped with Each control unit is provided with a network I / F for communicating with other control units via the communication network 7010, and by wired communication or wireless communication with an apparatus or sensor inside or outside the vehicle. A communication I / F for performing communication is provided. In FIG.
  • the integrated control unit 7600 As a functional configuration of the integrated control unit 7600, a microcomputer 7610, a general-purpose communication I / F 7620, a dedicated communication I / F 7630, a positioning unit 7640, a beacon receiving unit 7650, an in-vehicle device I / F 7660, an audio image output unit 7670, An in-vehicle network I / F 7680 and a storage unit 7690 are illustrated.
  • the other control units also include a microcomputer, a communication I / F, a storage unit, and the like.
  • Drive system control unit 7100 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • drive system control unit 7100 includes a drive force generation device for generating a drive force of a vehicle such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to the wheels, and a steering angle of the vehicle. It functions as a control mechanism such as a steering mechanism that adjusts and a braking device that generates a braking force of the vehicle.
  • the drive system control unit 7100 may have a function as a control device such as an ABS (Antilock Brake System) or an ESC (Electronic Stability Control).
  • Vehicle state detection unit 7110 is connected to drive system control unit 7100.
  • the vehicle state detection unit 7110 may be, for example, a gyro sensor that detects an angular velocity of an axial rotational movement of a vehicle body, an acceleration sensor that detects an acceleration of the vehicle, or an operation amount of an accelerator pedal, an operation amount of a brake pedal, and steering of a steering wheel. At least one of the sensors for detecting the angle, the engine speed, the rotational speed of the wheel, etc. is included.
  • Drive system control unit 7100 performs arithmetic processing using a signal input from vehicle state detection unit 7110 to control an internal combustion engine, a drive motor, an electric power steering device, a brake device, and the like.
  • Body system control unit 7200 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body control unit 7200 functions as a keyless entry system, a smart key system, a power window device, or a control device of various lamps such as a head lamp, a back lamp, a brake lamp, a blinker or a fog lamp.
  • the body system control unit 7200 may receive radio waves or signals of various switches transmitted from a portable device substituting a key.
  • Body system control unit 7200 receives the input of these radio waves or signals, and controls a door lock device, a power window device, a lamp and the like of the vehicle.
  • the battery control unit 7300 controls the secondary battery 7310 which is a power supply source of the drive motor according to various programs. For example, information such as the battery temperature, the battery output voltage, or the remaining capacity of the battery is input to the battery control unit 7300 from the battery device provided with the secondary battery 7310. The battery control unit 7300 performs arithmetic processing using these signals, and performs temperature adjustment control of the secondary battery 7310 or control of a cooling device or the like provided in the battery device.
  • Outside-vehicle information detection unit 7400 detects information outside the vehicle equipped with vehicle control system 7000.
  • the imaging unit 7410 and the external information detection unit 7420 is connected to the external information detection unit 7400.
  • the imaging unit 7410 includes at least one of a time-of-flight (ToF) camera, a stereo camera, a monocular camera, an infrared camera, and another camera.
  • ToF time-of-flight
  • an environment sensor for detecting the current weather or weather, or another vehicle, an obstacle or a pedestrian around the vehicle equipped with the vehicle control system 7000 is detected in the outside-vehicle information detection unit 7420, for example.
  • the ambient information detection sensors at least one of the ambient information detection sensors.
  • the environment sensor may be, for example, at least one of a raindrop sensor that detects wet weather, a fog sensor that detects fog, a sunshine sensor that detects sunshine intensity, and a snow sensor that detects snowfall.
  • the ambient information detection sensor may be at least one of an ultrasonic sensor, a radar device, and a light detection and ranging (LIDAR) device.
  • the imaging unit 7410 and the external information detection unit 7420 may be provided as independent sensors or devices, or may be provided as an integrated device of a plurality of sensors or devices.
  • FIG. 15 illustrates an example of installation positions of the imaging unit 7410 and the external information detection unit 7420.
  • the imaging units 7910, 7912, 7914, 7916, 7918 are provided at, for example, at least one of the front nose of the vehicle 7900, the side mirror, the rear bumper, the back door, and the upper portion of the windshield of the vehicle interior.
  • An imaging unit 7910 provided in the front nose and an imaging unit 7918 provided in the upper part of the windshield in the vehicle cabin mainly acquire an image in front of the vehicle 7900.
  • the imaging units 7912 and 7914 provided in the side mirror mainly acquire an image of the side of the vehicle 7900.
  • An imaging unit 7916 provided in the rear bumper or back door mainly acquires an image behind the vehicle 7900.
  • the imaging unit 7918 provided on the upper part of the windshield in the passenger compartment is mainly used to detect a leading vehicle or a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 15 shows an example of the imaging range of each of the imaging units 7910, 7912, 7914, and 7916.
  • the imaging range a indicates the imaging range of the imaging unit 7910 provided on the front nose
  • the imaging ranges b and c indicate the imaging ranges of the imaging units 7912 and 7914 provided on the side mirrors
  • the imaging range d indicates The imaging range of the imaging part 7916 provided in the rear bumper or the back door is shown.
  • a bird's-eye view of the vehicle 7900 as viewed from above can be obtained.
  • the external information detection units 7920, 7922, 7924, 7926, 7928, and 7930 provided on the front, rear, sides, and corners of the vehicle 7900 and above the windshield of the vehicle interior may be, for example, ultrasonic sensors or radar devices.
  • the external information detection units 7920, 7926, 7930 provided on the front nose of the vehicle 7900, the rear bumper, the back door, and the upper part of the windshield of the vehicle interior may be, for example, a LIDAR device.
  • These outside-of-vehicle information detection units 7920 to 7930 are mainly used for detecting a preceding vehicle, a pedestrian, an obstacle or the like.
  • the out-of-vehicle information detection unit 7400 causes the imaging unit 7410 to capture an image outside the vehicle, and receives the captured image data. Further, the external information detection unit 7400 receives detection information from the external information detection unit 7420 connected. When the out-of-vehicle information detection unit 7420 is an ultrasonic sensor, a radar device, or a LIDAR device, the out-of-vehicle information detection unit 7400 transmits ultrasonic waves or electromagnetic waves and receives information on the received reflected waves.
  • the external information detection unit 7400 may perform object detection processing or distance detection processing of a person, a car, an obstacle, a sign, a character on a road surface, or the like based on the received information.
  • the external information detection unit 7400 may perform environment recognition processing for recognizing rainfall, fog, road surface conditions and the like based on the received information.
  • the external information detection unit 7400 may calculate the distance to an object outside the vehicle based on the received information.
  • the external information detection unit 7400 may perform image recognition processing or distance detection processing for recognizing a person, a car, an obstacle, a sign, a character on a road surface, or the like based on the received image data.
  • the external information detection unit 7400 performs processing such as distortion correction or alignment on the received image data, and combines the image data captured by different imaging units 7410 to generate an overhead image or a panoramic image. It is also good.
  • the external information detection unit 7400 may perform viewpoint conversion processing using image data captured by different imaging units 7410.
  • An in-vehicle information detection unit 7500 detects information in the vehicle.
  • a driver state detection unit 7510 that detects a state of a driver is connected to the in-vehicle information detection unit 7500.
  • the driver state detection unit 7510 may include a camera for imaging the driver, a biometric sensor for detecting the driver's biological information, a microphone for collecting sound in the vehicle interior, and the like.
  • the biological sensor is provided, for example, on a seat or a steering wheel, and detects biological information of an occupant sitting on a seat or a driver who grips the steering wheel.
  • the in-vehicle information detection unit 7500 may calculate the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 7510, or determine whether the driver does not go to sleep You may The in-vehicle information detection unit 7500 may perform processing such as noise canceling processing on the collected audio signal.
  • the integrated control unit 7600 controls the overall operation in the vehicle control system 7000 in accordance with various programs.
  • An input unit 7800 is connected to the integrated control unit 7600.
  • the input unit 7800 is realized by, for example, a device such as a touch panel, a button, a microphone, a switch or a lever, which can be input operated by the passenger.
  • the integrated control unit 7600 may receive data obtained by speech recognition of speech input by the microphone.
  • the input unit 7800 may be, for example, a remote control device using infrared rays or other radio waves, or an external connection device such as a mobile phone or a PDA (Personal Digital Assistant) corresponding to the operation of the vehicle control system 7000.
  • PDA Personal Digital Assistant
  • the input unit 7800 may be, for example, a camera, in which case the passenger can input information by gesture. Alternatively, data obtained by detecting the movement of the wearable device worn by the passenger may be input. Furthermore, the input unit 7800 may include, for example, an input control circuit that generates an input signal based on the information input by the passenger or the like using the above-described input unit 7800 and outputs the generated signal to the integrated control unit 7600. The passenger or the like operates the input unit 7800 to input various data to the vehicle control system 7000 and instruct processing operations.
  • the storage unit 7690 may include a ROM (Read Only Memory) that stores various programs executed by the microcomputer, and a RAM (Random Access Memory) that stores various parameters, calculation results, sensor values, and the like.
  • the storage unit 7690 may be realized by a magnetic storage device such as a hard disk drive (HDD), a semiconductor storage device, an optical storage device, a magneto-optical storage device, or the like.
  • HDD hard disk drive
  • semiconductor storage device an optical storage device
  • magneto-optical storage device or the like.
  • the general-purpose communication I / F 7620 is a general-purpose communication I / F that mediates communication with various devices existing in the external environment 7750.
  • General-purpose communication I / F 7620 is a cellular communication protocol such as GSM (registered trademark) (Global System of Mobile communications), WiMAX, LTE (Long Term Evolution) or LTE-A (LTE-Advanced), or wireless LAN (Wi-Fi)
  • GSM registered trademark
  • WiMAX Wireless LAN
  • LTE Long Term Evolution
  • LTE-A Long Term Evolution-A
  • Wi-Fi wireless LAN
  • Other wireless communication protocols such as (registered trademark), Bluetooth (registered trademark), etc. may be implemented.
  • the general-purpose communication I / F 7620 is connected to, for example, an apparatus (for example, an application server or control server) existing on an external network (for example, the Internet, a cloud network, or an operator-specific network) via a base station or access point
  • an apparatus for example, an application server or control server
  • an external network for example, the Internet, a cloud network, or an operator-specific network
  • the general-purpose communication I / F 7620 is a terminal (for example, a driver, a pedestrian or a shop terminal, or an MTC (Machine Type Communication) terminal) existing near the vehicle using, for example, P2P (Peer To Peer) technology. It may be connected with
  • the dedicated communication I / F 7630 is a communication I / F that supports a communication protocol designed for use in a vehicle.
  • the dedicated communication I / F 7630 may be a standard protocol such as WAVE (Wireless Access in Vehicle Environment), DSRC (Dedicated Short Range Communications), or cellular communication protocol, which is a combination of lower layer IEEE 802.11p and upper layer IEEE 1609, for example. May be implemented.
  • the dedicated communication I / F 7630 is typically used for Vehicle to Vehicle communication, Vehicle to Infrastructure communication, Vehicle to Home communication, and Vehicle to Pedestrian. 2.) Perform V2X communication, a concept that includes one or more of the communication.
  • the positioning unit 7640 receives a GNSS signal (for example, a GPS signal from a Global Positioning System (GPS) satellite) from, for example, a Global Navigation Satellite System (GNSS) satellite and executes positioning, thereby performing latitude, longitude, and altitude of the vehicle. Generate location information including The positioning unit 7640 may specify the current position by exchanging signals with the wireless access point, or may acquire position information from a terminal such as a mobile phone having a positioning function, a PHS, or a smartphone.
  • GPS Global Positioning System
  • GNSS Global Navigation Satellite System
  • the beacon receiving unit 7650 receives, for example, radio waves or electromagnetic waves transmitted from a radio station or the like installed on a road, and acquires information such as the current position, traffic jams, closing times or required time.
  • the function of the beacon reception unit 7650 may be included in the dedicated communication I / F 7630 described above.
  • An in-vehicle apparatus I / F 7660 is a communication interface that mediates the connection between the microcomputer 7610 and various in-vehicle apparatuses 7760 existing in the vehicle.
  • the in-car device I / F 7660 may establish a wireless connection using a wireless communication protocol such as wireless LAN, Bluetooth (registered trademark), NFC (Near Field Communication), or WUSB (Wireless USB).
  • a wireless communication protocol such as wireless LAN, Bluetooth (registered trademark), NFC (Near Field Communication), or WUSB (Wireless USB).
  • the in-vehicle device I / F 7660 is connected via a connection terminal (not shown) (and, if necessary, a cable) via USB (Universal Serial Bus), HDMI (High-Definition Multimedia Interface), or MHL (Mobile)
  • USB Universal Serial Bus
  • HDMI High-Definition Multimedia Interface
  • MHL Mobile
  • the in-vehicle device 7760 may include, for example, at least one of a mobile device or wearable device owned by a passenger, or an information device carried in or attached to a vehicle. Further, the in-vehicle device 7760 may include a navigation device for performing a route search to any destination.
  • the in-vehicle device I / F 7660 exchanges control signals or data signals with these in-vehicle devices 7760.
  • the in-vehicle network I / F 7680 is an interface that mediates communication between the microcomputer 7610 and the communication network 7010.
  • the in-vehicle network I / F 7680 transmits and receives signals and the like in accordance with a predetermined protocol supported by the communication network 7010.
  • the microcomputer 7610 of the integrated control unit 7600 is connected via at least one of a general-purpose communication I / F 7620, a dedicated communication I / F 7630, a positioning unit 7640, a beacon reception unit 7650, an in-vehicle device I / F 7660, and an in-vehicle network I / F 7680.
  • the vehicle control system 7000 is controlled in accordance with various programs based on the information acquired. For example, the microcomputer 7610 calculates a control target value of the driving force generation device, the steering mechanism or the braking device based on the acquired information inside and outside the vehicle, and outputs a control command to the driving system control unit 7100. It is also good.
  • the microcomputer 7610 realizes the function of an advanced driver assistance system (ADAS) including collision avoidance or shock mitigation of a vehicle, follow-up traveling based on an inter-vehicle distance, vehicle speed maintenance traveling, vehicle collision warning, vehicle lane departure warning, etc. Cooperative control for the purpose of In addition, the microcomputer 7610 automatically runs without using the driver's operation by controlling the driving force generating device, the steering mechanism, the braking device, etc. based on the acquired information of the surroundings of the vehicle. Coordinated control may be performed for the purpose of driving and the like.
  • ADAS advanced driver assistance system
  • the microcomputer 7610 is information acquired via at least one of a general-purpose communication I / F 7620, a dedicated communication I / F 7630, a positioning unit 7640, a beacon reception unit 7650, an in-vehicle device I / F 7660, and an in-vehicle network I / F 7680. Based on the above, three-dimensional distance information between the vehicle and an object such as a surrounding structure or a person may be generated, and local map information including the peripheral information of the current position of the vehicle may be created. Further, the microcomputer 7610 may predict a danger such as a collision of a vehicle or a pedestrian or the like approaching a road or the like on the basis of the acquired information, and may generate a signal for warning.
  • the warning signal may be, for example, a signal for generating a warning sound or lighting a warning lamp.
  • the audio image output unit 7670 transmits an output signal of at least one of audio and image to an output device capable of visually or aurally notifying information to a passenger or the outside of a vehicle.
  • an audio speaker 7710, a display unit 7720, and an instrument panel 7730 are illustrated as output devices.
  • the display unit 7720 may include, for example, at least one of an on-board display and a head-up display.
  • the display portion 7720 may have an AR (Augmented Reality) display function.
  • the output device may be another device such as a headphone, a wearable device such as a glasses-type display worn by a passenger, a projector, or a lamp other than these devices.
  • the display device may obtain information obtained from various processes performed by the microcomputer 7610 or information received from another control unit in various formats such as text, images, tables, graphs, etc. Display visually.
  • the audio output device converts an audio signal composed of reproduced audio data or audio data into an analog signal and outputs it in an auditory manner.
  • At least two control units connected via the communication network 7010 may be integrated as one control unit.
  • each control unit may be configured by a plurality of control units.
  • the vehicle control system 7000 may comprise another control unit not shown.
  • part or all of the functions of any control unit may be provided to another control unit. That is, as long as transmission and reception of information are performed via the communication network 7010, predetermined arithmetic processing may be performed by any control unit.
  • a sensor or device connected to any control unit is connected to another control unit, a plurality of control units may mutually transmit and receive detection information via the communication network 7010. .
  • the technology according to the present disclosure may be applied to, for example, the imaging units 7910, 7912, 7914, 7916, 7918, and the external information detection unit 7920, 7922, 7924, 7926, 7928, 7930.
  • the imaging units 7910, 7912, 7914, 7916, 7918 and the external information detection units 7920, 7922, 7924, 7926, 7928, 7930 high dynamic range and high noise can be achieved Since a captured image of image quality can be obtained, for example, a vehicle control system capable of detecting an imaging target with high accuracy can be constructed.
  • the present disclosure can also be configured as follows.
  • A. Solid-state image sensor >> [A-1] A pixel array unit in which a plurality of unit pixels including a photoelectric conversion unit are arranged in a matrix, A constant current source circuit unit having a constant current source connected to each of the vertical signal lines provided corresponding to the column arrangement of the pixel array unit; A control unit that controls the constant current source circuit unit; The constant current source consists of multiple transistors, When the control unit regards a plurality of transistors forming the constant current source as one transistor having equivalent gate width and gate length, the ratio of the gate width to the gate length of the plurality of transistors is based on the illuminance of the imaging environment. Switch, Solid-state image sensor.
  • the control unit switches the ratio between the gate width and the gate length of the plurality of transistors at the time of imaging in a low illuminance environment and at the time of imaging in a high illuminance environment,
  • [A-3] It is possible to set the noise priority mode set at the time of imaging in a low illuminance environment and the mode setting in the range priority mode set at the time of imaging in a high illuminance environment, The control unit switches the ratio between the gate width and the gate length of the plurality of transistors according to the set priority mode.
  • the control unit switches the connection state between the plurality of transistors constituting the constant current source and the setting of the gate bias of the plurality of transistors according to the set priority mode.
  • the control unit relatively increases the ratio between the gate width and the gate length when setting the range priority mode, and when the noise priority mode is set, the ratio between the gate width and the gate length relatively Make smaller,
  • the constant current source includes a first transistor and a second transistor connected in series between the vertical signal line and the node of the reference potential, and one of the first transistor and the second transistor.
  • Switch elements connected in parallel to the The control unit turns on the switch element when imaging under a high illuminance environment, and turns off the switch element during imaging under a low illuminance environment.
  • the solid-state imaging device according to any one of the above [A-2] to [A-5].
  • the constant current source includes a first transistor and a second transistor connected in parallel between the vertical signal line and the node of the reference potential,
  • the control unit applies a gate bias voltage to the first transistor and the second transistor at the time of imaging in a high illuminance environment, and at the time of imaging in a low illuminance environment, one of the first transistor and the second transistor Apply a gate bias voltage to the other and turn the other off,
  • the solid-state imaging device according to any one of the above [A-2] to [A-5].
  • the constant current source is A first switch element and a first transistor connected in series between the vertical signal line and the node of the reference potential; A second transistor and a second switch element connected in series between the vertical signal line and the node of the reference potential, and A third switch element connected between a connection node of the first switch element and the first transistor, and a connection node of the second transistor and the second switch element,
  • the control unit is At the time of imaging under a low illumination environment, the first switch element and the second switch element are turned off, and the third switch element is turned on. At the time of imaging under a high illuminance environment, the first switch element and the second switch element are turned on, and the third switch element is turned off.
  • the solid-state imaging device according to any one of the above [A-2] to [A-5].
  • [A-9] It is possible to set an analog gain for a pixel signal read out from a unit pixel through a vertical signal line, The control unit switches the ratio between the gate width and the gate length of the plurality of transistors according to the set analog gain.
  • the solid-state imaging device according to the above [A-1].
  • [A-10] Analog gain can be set in multiple stages, The control unit switches the ratio between the gate width and the gate length in a plurality of stages according to the set analog gain.
  • the solid-state imaging device according to the above [A-9].
  • the control unit switches the connection state between the plurality of transistors constituting the constant current source and the setting of the gate bias of the plurality of transistors according to the set analog gain.
  • [A-12] has a stacked structure in which at least two semiconductor substrates of a first semiconductor substrate and a second semiconductor substrate are stacked, The pixel array portion is formed on the first semiconductor substrate, The constant current source circuit unit is formed on a substrate other than the first semiconductor substrate, The solid-state imaging device according to any one of the above [A-1] to [A-11].
  • Method of driving solid-state imaging device [B-1] A pixel array unit in which a plurality of unit pixels including a photoelectric conversion unit are arranged in a matrix, In driving a solid-state imaging device including a constant current source circuit unit having a constant current source connected to each of the vertical signal lines provided corresponding to the column arrangement of the pixel array unit, When a plurality of transistors constituting a constant current source are regarded as one transistor having equivalent gate width and gate length, the ratio of the gate width to the gate length of the plurality of transistors is switched based on the illuminance of the imaging environment, Method of driving solid-state imaging device [B-2] The ratio between the gate width and the gate length of a plurality of transistors is switched between imaging in a low illuminance environment and imaging in a high illuminance environment, The method for driving a solid-state imaging device according to [B-1].
  • [B-3] The mode setting of the noise priority mode set at the time of imaging in a low illumination environment and the range priority mode set at the imaging in a high illumination environment is possible, Switch the ratio of gate width to gate length of multiple transistors according to the priority mode to be set, The method for driving a solid-state imaging device according to [B-2].
  • [B-4] Change the connection state between the plurality of transistors and the setting of the gate bias of the plurality of transistors according to the set priority mode. The method for driving a solid-state imaging device according to [B-3].
  • [B-5] relatively increase the ratio between the gate width and the gate length when setting the range priority mode, and make the ratio between the gate width and the gate length relatively when the noise priority mode is set,
  • [B-6] It is possible to set an analog gain for a pixel signal read out from a unit pixel through a vertical signal line, Switch the ratio between the gate width and gate length of multiple transistors according to the analog gain set, The method for driving a solid-state imaging device according to [B-1].
  • Analog gain can be set in multiple stages, Switch the ratio of gate width to gate length in multiple steps according to the analog gain to be set, The method for driving a solid-state imaging device according to [B-6] above.
  • a pixel array unit in which a plurality of unit pixels including a photoelectric conversion unit are arranged in a matrix, A constant current source circuit unit having a constant current source connected to each of the vertical signal lines provided corresponding to the column arrangement of the pixel array unit; A control unit that controls the constant current source circuit unit;
  • the constant current source consists of multiple transistors, When the control unit regards a plurality of transistors forming the constant current source as one transistor having equivalent gate width and gate length, the ratio of the gate width to the gate length of the plurality of transistors is based on the illuminance of the imaging environment.
  • Switch Electronic apparatus having a solid-state imaging device.
  • [C-2] The control unit switches the ratio between the gate width and the gate length of the plurality of transistors at the time of imaging in a low illuminance environment and at the time of imaging in a high illuminance environment, The electronic device according to the above [C-1].
  • [C-3] The mode setting of the noise priority mode set at the time of imaging in a low illuminance environment and the range priority mode set at the imaging in a high illuminance environment can be performed, The control unit switches the ratio between the gate width and the gate length of the plurality of transistors according to the set priority mode.
  • the control unit switches the connection state between the plurality of transistors constituting the constant current source and the setting of the gate bias of the plurality of transistors according to the set priority mode.
  • [C-5] The control unit relatively increases the ratio between the gate width and the gate length when setting the range priority mode, and when the noise priority mode is set, the ratio between the gate width and the gate length relatively Make smaller, The electronic device according to [C-3] or [C-4].
  • the constant current source includes a first transistor and a second transistor connected in series between the vertical signal line and the node of the reference potential, and one of the first transistor and the second transistor Switch elements connected in parallel to the
  • the control unit turns on the switch element when imaging under a high illuminance environment, and turns off the switch element during imaging under a low illuminance environment.
  • the electronic device according to any one of the above [C-2] to [C-5].
  • the constant current source has a first transistor and a second transistor connected in parallel between the vertical signal line and the node of the reference potential,
  • the control unit applies a gate bias voltage to the first transistor and the second transistor at the time of imaging in a high illuminance environment, and at the time of imaging in a low illuminance environment, one of the first transistor and the second transistor Apply a gate bias voltage to the other and turn the other off,
  • the electronic device according to any one of the above [C-2] to [C-5].
  • the constant current source is A first switch element and a first transistor connected in series between the vertical signal line and the node of the reference potential; A second transistor and a second switch element connected in series between the vertical signal line and the node of the reference potential, and A third switch element connected between a connection node of the first switch element and the first transistor, and a connection node of the second transistor and the second switch element,
  • the control unit is At the time of imaging under a low illumination environment, the first switch element and the second switch element are turned off, and the third switch element is turned on. At the time of imaging under a high illuminance environment, the first switch element and the second switch element are turned on, and the third switch element is turned off.
  • the electronic device according to any one of the above [C-2] to [C-5].
  • [C-9] It is possible to set an analog gain for the pixel signal read out from the unit pixel through the vertical signal line, The control unit switches the ratio between the gate width and the gate length of the plurality of transistors according to the set analog gain.
  • the electronic device according to the above [C-1].
  • [C-10] Analog gain can be set in multiple stages, The control unit switches the ratio between the gate width and the gate length in a plurality of stages according to the set analog gain.
  • the electronic device according to the above [C-9].
  • [C-11] The control unit switches the connection state between the plurality of transistors constituting the constant current source and the setting of the gate bias of the plurality of transistors according to the set analog gain.
  • [C-12] has a laminated structure in which at least two semiconductor substrates of a first semiconductor substrate and a second semiconductor substrate are laminated, The pixel array portion is formed on the first semiconductor substrate, The constant current source circuit unit is formed on a substrate other than the first semiconductor substrate, The electronic device according to any one of the above [C-1] to [C-11].
  • SYMBOLS 1 CMOS image sensor (solid-state image sensor), 2 ... unit pixel, 11 ... pixel array part, 12 ... row selection part, 13 ... constant current source circuit part, 14 ... Constant current source control unit, 15 ... analog-digital conversion unit, 16 ... memory unit, 17 ... data processing unit, 18 ... output unit, 19 ... timing control unit, 21 ... Photodiode (photoelectric conversion part), 22 ... Transfer transistor, 23 ... Reset transistor, 24 ... Amplification transistor, 25 ... Selection transistor, 31 (31 1 to 31 m ) ... Pixel drive line , 32 (32 1 to 32 n ) ... vertical signal line, 131 (131 1 to 131 n ) ... constant current source

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示の固体撮像素子は、光電変換部を含む複数の単位画素が行列状に配置された画素アレイ部、画素アレイ部の列配列に対応して設けられた垂直信号線の各々に接続された定電流源を有する定電流源部、及び、定電流源部を制御する制御部を備える。定電流源は、複数のトランジスから構成されている。制御部は、複数のトランジスをゲート幅及びゲート長が等価な１つのトランジスタと見なすとき、複数のトランジスのゲート幅とゲート長との比を、撮像環境の照度を基に切り替える。

Description

固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
　本開示は、固体撮像素子、固体撮像素子の駆動方法、及び、電子機器に関する。
　固体撮像素子では、高ダイナミックレンジ化を実現するために、低照度環境下での撮像時に低ノイズで画素信号を読み出す必要がある一方、高照度環境下での撮像時にも画素信号を読み出せるように回路の入力電圧レンジを確保する必要がある。一方で、デバイスプロセスの微細化や省電力化のために、電源電圧の低電圧化が進み、回路の入力電圧レンジの確保、及び、回路の低ノイズ化の相反する要求を満たすことが難しくなってくる。
　従来、高ダイナミックレンジ化を目的として、フローティングディフュージョンの容量を切替え可能とし、信号電荷を電圧信号に変換する変換効率を可変とする画素構成が提案されている（例えば、特許文献１及び特許文献２参照）。
　特許文献１や特許文献２に記載の従来技術では、高照度環境下での撮像時の画素信号を読み出すときには、変換効率を低く設定することにより、沢山の信号電子を小さい電圧信号に変換する。逆に、低照度環境下での撮像時の画素信号を読み出すときには、変換効率を高く設定することにより、画素信号の読出し回路で発生する回路ノイズを少ない電子に入力変換できるため、低ノイズ化に有利となる。
特表２００７－５３５１９９号公報 特開２００８－２０５６３８号公報
　しかし、特許文献１や特許文献２に記載の従来技術では、画素の変換効率の低効率／高効率の切替えを実現するためには、変換効率を切り替えるためのトランジスタや、低変換効率を実現するための大きな容量が必要となる。そのため、変換効率を切り替えるためのトランジスタや大きな容量を実現するための領域が必要となるため、画素の開口率の低下を招くという問題がある。
　そこで、本開示は、単位画素の開口率の低下を招くことなく、高ダイナミックレンジ化を図ることができる固体撮像素子、当該固体撮像素子の駆動方法、及び、当該固体撮像素子を有する電子機器を提供することを目的とする。
　上記の目的を達成するための本開示の固体撮像素子は、
　光電変換部を含む複数の単位画素が行列状に配置された画素アレイ部、
　画素アレイ部の列配列に対応して設けられた垂直信号線の各々に接続された定電流源を有する定電流源回路部、及び、
　定電流源回路部を制御する制御部を備え、
　定電流源は、複数のトランジスから構成されており、
　制御部は、定電流源を構成する複数のトランジスをゲート幅及びゲート長が等価な１つのトランジスタと見なすとき、複数のトランジスのゲート幅とゲート長との比を、撮像環境の照度を基に切り替える。また、上記の目的を達成するための本開示の電子機器は、上記の構成の固体撮像素子を有する。
　上記の目的を達成するための本開示の固体撮像素子の駆動方法は、
　光電変換部を含む複数の単位画素が行列状に配置された画素アレイ部、及び、
　画素アレイ部の列配列に対応して設けられた垂直信号線の各々に接続された定電流源を有する定電流源回路部を備える固体撮像素子の駆動に当たって、
　定電流源を構成する複数のトランジスを、ゲート幅及びゲート長が等価な１つのトランジスタと見なすとき、複数のトランジスのゲート幅とゲート長との比を、撮像環境の照度を基に切り替える。
　定電流源を構成する複数のトランジスにおいて、ゲート幅とゲート長との比を、撮像環境の照度を基に切り替えることで、入力電圧レンジの確保、及び、低ノイズでの画素信号の読出しの最適化を、単位画素側の回路構成やレイアウトを変更することなく、定電流源で実施することができる。
　本開示によれば、入力電圧レンジ及びノイズの最適化を、定電流源において実施できるため、単位画素の開口率の低下を招くことなく、高ダイナミックレンジ化を図ることができる。
　尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
図１は、本開示の一実施形態に係るＣＭＯＳイメージセンサの基本的な構成の概略を示すブロック図である。 図２は、本開示の一実施形態に係るＣＭＯＳイメージセンサにおける定電流源回路部の基本的な回路構成を示す回路図である。 図３は、本開示の一実施形態に係るＣＭＯＳイメージセンサにおける単位画素の回路構成の一例を示す回路図である。 図４は、単位画素の回路動作を説明するためのタイミング波形図である。 図５は、本開示の一実施形態に係るＣＭＯＳイメージセンサの積層構造の概略を示す分解斜視図である。 図６Ａは、実施例１に係る定電流源の回路構成を示す図であり、図６Ｂは、レンジ優先モードの設定時の動作例を示す図であり、図６Ｃは、ノイズ優先モードの設定時の動作例を示す図である。 図７Ａは、実施例２に係る定電流源の回路構成を示す図であり、図７Ｂは、レンジ優先モードの設定時の動作例を示す図であり、図７Ｃは、ノイズ優先モードの設定時の動作例を示す図である。 図８Ａは、実施例３に係る定電流源の回路構成を示す図であり、図８Ｂは、レンジ優先モードの設定時の動作例を示す図であり、図８Ｃは、ノイズ優先モードの設定時の動作例を示す図である。 図９は、定電流源制御部の構成の一例を示すブロック図である。 図１０は、実施例４に係る定電流源回路部の構成の概略を示すブロック図である。 図１１は、実施例４における、複数段階に設定されるアナログゲインの値と、定電流源の構成との関係を示す図である。 図１２は、本開示に係る技術の適用例を示す図である。 図１３は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。 図１４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。 図１５は、撮像部の設置位置の例を示す図である。
　以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１本開示の固体撮像素子、その駆動方法、及び、電子機器、全般に関する説明
２．本開示の固体撮像素子
　２－１．ＣＭＯＳイメージセンサの構成例
　２－２．単位画素の構成例
　２－３．単位画素の回路動作例
　２－４．積層構造
　２－５．高ダイナミックレンジ化の従来技術
　２－６．実施形態の説明
　　２－６－１．実施例１（２個のトランジスタを直列接続する例）
　　２－６－２．実施例２（２個のトランジスタを並列接続する例）
　　２－６－３．実施例３（実施例１及び実施例２の組み合わせの例）
　　２－６－４．実施例４（定電流源の構成の最適化をアナログゲインに連動させる例）
３．変形例
４．応用例
５．本開示に係る技術の適用例
　５－１．本開示の電子機器（撮像装置の例）
　５－２．移動体への応用例
６．本開示がとることができる構成
＜本開示の固体撮像素子、その駆動方法、及び、電子機器、全般に関する説明＞
　本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、制御部について、複数のトランジスのゲート幅とゲート長との比を、低照度環境下での撮像時と高照度環境下での撮像時とで切り替える構成とすることができる。
　更に、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、低照度環境下での撮像時に設定されるノイズ優先モード、及び、高照度環境下での撮像時に設定されるレンジ優先モードのモード設定が可能な構成とすることができる。このとき、制御部について、設定される優先モードに応じて、複数のトランジスのゲート幅とゲート長との比を切り替える構成とすることができる。
　更に、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、制御部について、設定される優先モードに応じて、定電流源を構成する複数のトランジスタ間の接続状態、及び、複数のトランジスタのゲートバイアスの設定を切り替える構成とすることができる。また、制御部について、レンジ優先モードの設定時に、ゲート幅とゲート長との比を相対的に大きくし、ノイズ優先モードの設定時に、ゲート幅とゲート長との比を相対的に小さくする構成とすることが好ましい。
　更に、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、定電流源について、垂直信号線と基準電位のノードとの間に直列に接続された第１のトランジスタ及び第２のトランジスタ、並びに、第１のトランジスタ及び第２のトランジスタの一方に並列に接続されたスイッチ素子を有する構成とすることができる。また、制御部について、高照度環境下での撮像時には、スイッチ素子をオン状態とし、低照度環境下での撮像時には、スイッチ素子をオフ状態とする構成とすることができる。
　また、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、定電流源について、垂直信号線と基準電位のノードとの間に並列に接続された第１のトランジスタ及び第２のトランジスタを有する構成とすることができる。また、制御部について、高照度環境下での撮像時には、第１のトランジスタ及び第２のトランジスタにゲートバイアス電圧を印加し、低照度環境下での撮像時には、第１のトランジスタ及び第２のトランジスタの一方にゲートバイアス電圧を印加し、他方をオフ状態とする構成とすることができる。
　また、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、定電流源について、垂直信号線と基準電位のノードとの間に直列に接続された第１のスイッチ素子及び第１のトランジスタ、垂直信号線と基準電位のノードとの間に直列に接続された第２のトランジスタ及び第２のスイッチ素子、並びに、第１のスイッチ素子及び第１のトランジスタの接続ノードと、第２のトランジスタ及び第２のスイッチ素子の接続ノードとの間に接続された第３のスイッチ素子を有する構成とすることができる。また、制御部について、低照度環境下での撮像時には、第１のスイッチ素子及び第２のスイッチ素子をオフ状態とし、第３のスイッチ素子をオン状態とし、高照度環境下での撮像時には、第１のスイッチ素子及び第２のスイッチ素子をオン状態とし、第３のスイッチ素子をオフ状態とする構成とすることができる。
　また、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、単位画素から垂直信号線を通して読み出される画素信号に対するアナログゲインの設定が可能な構成とすることができる。また、制御部について、設定されるアナログゲインに応じて、複数のトランジスのゲート幅とゲート長との比を切り替える構成とすることができる。
　また、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、アナログゲインについて、複数段階に設定可能可能な構成とすることができる。このとき、制御部について、設定されるアナログゲインに応じて、ゲート幅とゲート長との比を複数段階に切り替える構成とすることができる。また、制御部について、設定されるアナログゲインに応じて、定電流源を構成する複数のトランジスタ間の接続状態、及び、複数のトランジスタのゲートバイアスの設定を切り替える構成とすることができる。
　また、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、第１半導体基板及び第２半導体基板の少なくとも２つの半導体基板が積層された積層構造を有する構成とすることができる。このとき、画素アレイ部については、第１半導体基板に形成し、定電流源回路部については、第１半導体基板以外の基板に形成することが好ましい。
＜本開示の固体撮像素子＞
［基本的な構成］
　まず、本開示の固体撮像素子の基本的な構成について説明する。本実施形態では、固体撮像素子として、Ｘ－Ｙアドレス方式の固体撮像素子の一種であるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサを例に挙げて説明する。ＣＭＯＳイメージセンサは、ＣＭＯＳプロセスを応用して、又は、部分的に使用して作製されたイメージセンサである。
　図１は、本開示の一実施形態に係るＣＭＯＳイメージセンサの基本的な構成の概略を示すブロック図である。本実施形態に係るＣＭＯＳイメージセンサ１は、光電変換部を含む単位画素（以下、単に「画素」と記述する場合がある）２が行方向及び列方向に、即ち、行列状に２次元配置されて成る画素アレイ部１１、及び、当該画素アレイ部１１の周辺回路部を有する構成となっている。ここで、行方向とは画素行の単位画素２の配列方向（所謂、水平方向）を言い、列方向とは画素列の単位画素２の配列方向（所謂、垂直方向）を言う。単位画素２は、光電変換を行うことにより、受光した光量に応じた光電荷を生成し、蓄積する動作を行う。
　画素アレイ部１１の周辺回路部は、例えば、行選択部１２、定電流源回路部１３、定電流源制御部１４、アナログ－デジタル変換部１５、メモリ部１６、データ処理部１７、出力部１８、及び、タイミング制御部１９等によって構成されている。
　本実施形態に係るＣＭＯＳイメージセンサ１は、ユーザによる指定の下に、ノイズ優先モード及びレンジ優先モードの設定が可能な構成となっている。ノイズ優先モードは、単位画素２から低ノイズで画素信号を読み出す動作を優先するモードである。レンジ優先モードは、単位画素２から画素信号を読み出す、定電流源回路部１３を含む読出し回路の入力電圧レンジを確保する動作を優先するモードである。ユーザによる指定の下に設定される優先モードの情報は、定電流源制御部１４に与えられる。
　画素アレイ部１１において、行列状の画素配列に対し、画素行毎に画素駆動線３１1～３１m（以下、総称して「画素駆動線３１」と記述する場合がある）が行方向に沿って配線され、画素列毎に垂直信号線３２1～３２n（以下、総称して「垂直信号線３２」と記述する場合がある）が列方向に沿って配線されている。画素駆動線３１は、単位画素２から信号を読み出す際の駆動を行うための駆動信号を伝送する。図１では、画素駆動線３１について１本の配線として図示しているが、１本に限られるものではない。画素駆動線３１の一端は、行選択部１２の各行に対応した出力端に接続されている。
　以下に、画素アレイ部１１の周辺回路部の各回路部、即ち、行選択部１２、定電流源回路部１３、定電流源制御部１４、アナログ－デジタル変換部１５、メモリ部１６、データ処理部１７、出力部１８、及び、タイミング制御部１９について説明する。
　行選択部１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素２を全画素同時あるいは行単位等で駆動する。すなわち、行選択部１２は、当該行選択部１２を制御するタイミング制御部１９と共に、画素アレイ部１１の各画素２を駆動する駆動部を構成している。この行選択部１２は、その具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
　読出し走査系は、単位画素２から画素信号を読み出すために、画素アレイ部１１の単位画素２を行単位で順に選択走査する。単位画素２から読み出される画素信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
　この掃出し走査系による掃出し走査により、読出し行の単位画素２の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出す（リセットする）ことにより、所謂、電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
　読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作又は電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミング又は電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素２における光電荷の露光期間となる。
　定電流源回路部１３は、基本的に、図２に示すように、画素列毎に垂直信号線３２1～３２nの各々に接続された定電流源１３１1～１３１n（以下、総称して「定電流源１３１」と記述する場合がある）の集合から成る。定電流源１３１1～１３１nは、一般的に、例えばＮＭＯＳ型のトランジスタＴｒ_lm1～Ｔｒ_lmnを用いて構成され、負荷ＭＯＳと呼称されている。定電流源回路部１３は、行選択部１２によって選択走査された画素行の各画素２に対し、垂直信号線３２の各々を通してバイアス電流を供給する。この定電流源回路部１３に対して、本開示の技術が適用される（その詳細については後述する）。
　アナログ－デジタル（Ａ／Ｄ）変換部１５は、垂直信号線３２1～３２nの各々に対応して設けられた複数のアナログ－デジタル変換器の集合から成り、画素列毎に出力されるアナログの画素信号をデジタル信号に変換する。アナログ－デジタル変換器は、周知のアナログ－デジタル変換器とすることができる。具体的には、アナログ－デジタル変換器として、シングルスロープ型アナログ－デジタル変換器、逐次比較型アナログ－デジタル変換器、又は、デルタ－シグマ型（ΔΣ型）アナログ－デジタル変換器を例示することができる。但し、アナログ－デジタル変換器は、これらに限定されるものではない。
　メモリ部１６は、データ処理部１７による処理の下に、アナログ－デジタル変換部１５でのアナログ－デジタル変換結果を記憶する。
　データ処理部１７は、アナログ－デジタル変換部１５から出力されるデジタル信号を処理するデジタル信号処理部であり、アナログ－デジタル変換結果をメモリ部１６に対する書込み／読出しの処理を行ったり、当該アナログ－デジタル変換結果に対して種々の処理を行ったりする。
　出力部１８は、データ処理部１７での処理後の信号を出力する。タイミング制御部１９は、各種のタイミング信号、クロック信号、及び、制御信号等を生成し、これら生成した信号を基に、行選択部１２、定電流源制御部１４、アナログ－デジタル変換部１５、及び、データ処理部１７等の駆動制御を行う。
［単位画素の回路構成］
　図３は、単位画素２の回路構成の一例を示す回路図である。単位画素２は、光電変換部として、例えば、フォトダイオード２１を有している。単位画素２は、フォトダイオード２１に加えて、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５を有する画素構成となっている。
　尚、ここでは、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５の４つのトランジスタとして、例えばＮチャネルＭＯＳＦＥＴを用いている。但し、ここで例示した４つのトランジスタ２２～２５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
　この単位画素２に対して、先述した画素駆動線３１1～３１mとして、複数の画素駆動線が同一画素行の各画素２に対して共通に配線されている。これら複数の画素駆動線は、行選択部１２の各画素行に対応した出力端に画素行単位で接続されている。行選択部１２は、複数の画素駆動線に対して転送信号ＴＲＧ、リセット信号ＲＳＴ、及び、選択信号ＳＥＬを適宜出力する。
　フォトダイオード２１は、アノード電極が低電位側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード２１のカソード電極は、転送トランジスタ２２を介して増幅トランジスタ２４のゲート電極と電気的に接続されている。ここで、増幅トランジスタ２４のゲート電極が電気的に繋がった領域は、フローティングディフュージョン（浮遊拡散領域／不純物拡散領域）ＦＤである。フローティングディフュージョンＦＤは、電荷を電圧に変換する電荷電圧変換部である。
　転送トランジスタ２２のゲート電極には、高レベル（例えば、ＶDDレベル）がアクティブとなる転送信号ＴＲＧが行選択部１２から与えられる。転送トランジスタ２２は、転送信号ＴＲＧに応答して導通状態となることで、フォトダイオード２１で光電変換され、当該フォトダイオード２１に蓄積された光電荷をフローティングディフュージョンＦＤに転送する。
　リセットトランジスタ２３は、高電位側電源ＶDDのノードとフローティングディフュージョンＦＤとの間に接続されている。リセットトランジスタ２３のゲート電極には、高レベルがアクティブとなるリセット信号ＲＳＴが行選択部１２から与えられる。リセットトランジスタ２３は、リセット信号ＲＳＴに応答して導通状態となり、フローティングディフュージョンＦＤの電荷を電圧ＶDDのノードに捨てることによってフローティングディフュージョンＦＤをリセットする。
　増幅トランジスタ２４は、ゲート電極がフローティングディフュージョンＦＤに、ドレイン電極が高電位側電源ＶDDのノードにそれぞれ接続されている。増幅トランジスタ２４は、フォトダイオード２１での光電変換によって得られる信号を読み出すソースフォロワの入力部となる。すなわち、増幅トランジスタ２４は、ソース電極が選択トランジスタ２５を介して垂直信号線３２に接続される。そして、増幅トランジスタ２４と、垂直信号線３２の一端に接続される定電流源１３１1～１３１nを構成する例えばＮＭＯＳ型のトランジスタＴｒ_lm1～Ｔｒ_lmnとは、フローティングディフュージョンＦＤの信号電圧を垂直信号線３２の電位に変換するソースフォロワ回路を構成している。
　選択トランジスタ２５は、例えば、ドレイン電極が増幅トランジスタ２４のソース電極に、ソース電極が垂直信号線３２にそれぞれ接続されている。選択トランジスタ２５のゲート電極には、高レベルがアクティブとなる選択信号ＳＥＬが行選択部１２から与えられる。選択トランジスタ２５は、選択信号ＳＥＬに応答して導通状態となることで、単位画素２を選択状態として増幅トランジスタ２４から出力される信号を垂直信号線３２に伝達する。
　尚、選択トランジスタ２５については、高電位側電源ＶDDのノードと増幅トランジスタ２４のドレイン電極との間に接続する回路構成を採ることもできる。また、本例では、単位画素２の画素回路として、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５から成る、即ち４つのトランジスタ（Ｔｒ）から成る４Ｔｒ構成を例に挙げたが、これに限られるものではない。例えば、選択トランジスタ２５を省略し、増幅トランジスタ２４に選択トランジスタ２５の機能を持たせる３Ｔｒ構成とすることもできるし、必要に応じて、トランジスタの数を増やした５Ｔｒ以上の構成とすることもできる。
［単位画素の回路動作］
　次に、上記の構成の単位画素２から画素信号を読み出すための回路動作について、図４のタイミング波形図を用いて説明する。
　時刻ｔ1で、選択信号ＳＥＬをアクティブ状態（高レベル）にし、選択トランジスタ２５をオン状態にすることで、画素２を画素行単位で選択し、選択した画素２を垂直信号線３２に接続させる。次に、時刻ｔ2で、リセット信号ＲＳＴをアクティブ状態にし、リセットトランジスタ２３をオン状態にすることで、フローティングディフュージョンＦＤをリセットする。
　次に、時刻ｔ3で、転送信号ＴＲＧをアクティブ状態にし、転送トランジスタ２２をオン状態にすることで、フォトダイオード２１の蓄積電荷をフローティングディフュージョンＦＤに転送する。この転送された電荷は、フローティングディフュージョンＦＤにおいて電圧信号に変換される。増幅トランジスタ２４は、フローティングディフュージョンＦＤの電位をバッファリングし、選択トランジスタ２５を介して垂直信号線３２（３２1～３２n）に読み出す。
　ここで、単位画素２の増幅トランジスタ２４と、ＮＭＯＳ型のトランジスタＴｒ_lmから成る定電流源１３１とで構成されたソースフォロワ回路が画素列毎に搭載されている。これにより、単位画素２から出力される画素信号は、ソースフォロワ回路によってカラム並列で読み出される。そして、フローティングディフュージョンＦＤのリセット後の電位と、信号電荷の転送後の電位との変化が、垂直信号線３２に忠実に現れる。
　リセットトランジスタ２３によってフローティングディフュージョンＦＤのリセットが行われたときの当該フローティングディフュージョンＦＤの電位、即ちリセットレベルをＶrst(fd)とする。このリセットレベルＶrst(fd)から、増幅トランジスタ２４のゲート－ソース間電圧Ｖgs(amp)と、定電流源１３１を構成するＮＭＯＳ型のトランジスタＴｒ_lmのドレイン－ソース間電圧Ｖds(lm)とを除いた分が、有効な信号レベルＶsigとなる。
　上述したように、上記の構成の単位画素２が２次元配置されて成るＣＭＯＳイメージセンサ１では、単位画素２の増幅トランジスタ２４と、ＮＭＯＳ型のトランジスタＴｒ_lmとで構成されたソースフォロワ回路が画素列毎に搭載されている。これにより、単位画素２から出力される画素信号は、ソースフォロワ回路によってカラム並列で読み出される。すなわち、本実施形態に係るＣＭＯＳイメージセンサ１では、単位画素２の各々から、カラム並列で画素信号を読み出すことによって高フレームレート化を実現している。
［積層構造］
　上記の構成のＣＭＯＳイメージセンサ１は、図５に示すように、第１半導体基板４１及び第２半導体基板４２の少なくとも２つの半導体基板（チップ）が積層された、所謂、積層構造のイメージセンサとすることができる。また、本例に係るＣＭＯＳイメージセンサ１は、配線層が配される側の基板面を表面（正面）とするとき、その反対側の裏面側から照射される光を取り込む裏面照射型の画素構造とすることができる。
　積層構造のＣＭＯＳイメージセンサ１において、裏面照射型の画素構造を有する単位画素２が行列状に配置されて成る画素アレイ部１１は、１層目の第１半導体基板４１に形成される。また、行選択部１２、定電流源回路部１３、定電流源制御部１４、アナログ－デジタル変換部１５、メモリ部１６、データ処理部１７、出力部１８、及び、タイミング制御部１９等の回路部分は、２層目の第２半導体基板４２に形成される。そして、１層目の第１半導体基板４１と２層目の第２半導体基板４２とは、ビア（ＶＩＡ）４３を通して電気的に接続される。
　この積層構造のＣＭＯＳイメージセンサ１によれば、第１半導体基板４１として画素アレイ部１１を形成できるだけの大きさ（面積）のもので済むため、１層目の第１半導体基板４１のサイズ（面積）、ひいては、チップ全体のサイズを小さくできる。更に、１層目の第１半導体基板４１には単位画素２の作製に適したプロセスを適用でき、２層目の第２半導体基板４２には回路部分の作製に適したプロセスを適用できるため、ＣＭＯＳイメージセンサ１の製造に当たって、プロセスの最適化を図ることができるメリットもある。
　尚、ここでは、第１半導体基板４１及び第２半導体基板４２が積層されて成る２層構造の積層構造を例示したが、積層構造としては、２層構造に限られるものではなく、３層以上の構造とすることもできる。そして、３層以上の積層構造の場合、行選択部１２、定電流源回路部１３、定電流源制御部１４、アナログ－デジタル変換部１５、メモリ部１６、データ処理部１７、出力部１８、及び、タイミング制御部１９等の回路部分については、２層目以降の半導体基板に分散して形成することができる。
　また、上記の例では、積層構造のＣＭＯＳイメージセンサ１に適用した場合を例に挙げて説明したが、本開示に係る技術は、積層構造のＣＭＯＳイメージセンサ１への適用に限られるものではない。すなわち、本開示に係る技術は、画素アレイ部１１と同じ半導体基板上に、行選択部１２、定電流源回路部１３、定電流源制御部１４、アナログ－デジタル変換部１５、メモリ部１６、データ処理部１７、出力部１８、及び、タイミング制御部１９等の回路部分を形成した、所謂、平置構造のＣＭＯＳイメージセンサにも適用することができる。
［高ダイナミックレンジ化の従来技術］
　ところで、ＣＭＯＳイメージセンサ等の固体撮像素子において、高ダイナミックレンジ化を図る技術として、フローティングディフュージョンＦＤの変換効率（電荷－電圧変換効率）を可変とする技術がある（特許文献１及び特許文献２）。この技術の場合、変換効率を切り替えるためのトランジスタや、低変換効率を実現するための大きな容量が必要となるため、トランジスタや大きな容量を実現するための領域を確保する必要がある。その結果、単位画素２の開口率の低下を招く。
［実施形態の説明］
　そこで、上記の構成のＣＭＯＳイメージセンサ１において、単位画素２の開口率の低下を招くことなく、高ダイナミックレンジ化を実現するために、定電流源回路部１３の定電流源１３１に対して、本開示の技術を適用する。定電流源１３１に本開示の技術を適用するに当たって、当該電流源１３１を構成するＮＭＯＳ型のトランジスタＴｒ_lm（以下、「負荷ＭＯＳ」と記述する）について考察する。
　負荷ＭＯＳの入力電圧レンジやノイズに関する関係式は、下記の各式の通りである。
Figure JPOXMLDOC01-appb-I000001
　式（１）において、ＶN(LM)は負荷ＭＯＳ起因の電圧ノイズ、ＩN(LM)は負荷ＭＯＳ起因の電流ノイズ、Ｚ0は負荷ＭＯＳのドレインノードから見た出力インピーダンスである。式（１）に示すように、負荷ＭＯＳ起因の電圧ノイズＶN(LM)は、電流ノイズＩN(LM)と出力インピーダンスＺ0との積から求められる。
　式（２）において、ＲVSLは垂直信号線３２の配線抵抗、Ｇｍ(PX)は単位画素２のトランスコンダクタンスである。式（２）に示すように、負荷ＭＯＳのドレインノードから見た出力インピーダンスＺ0は、垂直信号線３２の配線抵抗ＲVSLと、単位画素２のトランスコンダクタンスＧｍ(PX)の逆数との和から求められる。
　３５ｍｍフルサイズやＡＰＳ(Advanced Photo System)－Ｃサイズ等の大型の固体撮像素子では、単位画素２から負荷ＭＯＳまでの垂直信号線３２の配線長が長い。また、固体撮像素子の多画素化に伴い、単位画素２のピッチが狭くなるため、チップサイズの拡大化を抑えるためには、垂直信号線３２を細い配線にせざるを得ない。結果的に、垂直信号線３２の配線抵抗ＲVSLが高くなり、負荷ＭＯＳ起因の電流ノイズＩN(LM)が大きな電圧ノイズＶN(LM)に変換されることになる。
　式（３）において、kBはボルツマン定数、Ｔは温度、Ｇｍ(LM)は負荷ＭＯＳのトランスコンダクタンスである。式（３）に示すように、負荷ＭＯＳ起因の電流ノイズＩN(LM)は、ボルツマン定数kBと温度Ｔと負荷ＭＯＳのトランスコンダクタンスＧｍ(LM)との積から求められる。負荷ＭＯＳ起因の電流ノイズＩN(LM)を小さく抑えるためには、負荷ＭＯＳのトランスコンダクタンスＧｍ(LM)を減らす必要がある。
　式（４）において、Ｉcolは負荷ＭＯＳを含む読出し回路の電流、即ち、垂直信号線３２に流れるカラム電流、Ｖod(LM)は負荷ＭＯＳオーバードライブ電圧である。式（４）に示すように、負荷ＭＯＳのトランスコンダクタンスＧｍ(LM)は、カラム電流Ｉcolと負荷ＭＯＳのオーバードライブ電圧Ｖod(LM)とから求められる。
　ここで、垂直信号線３２のセトリング特性を確保するためには、読出し回路のカラム電流Ｉcolを所定の値以上の電流に設定する必要がある。そのため、カラム電流Ｉcolを低減することによる負荷ＭＯＳのトランスコンダクタンスＧｍ(LM)の低減、即ち、負荷ＭＯＳ起因の電流ノイズＩN(LM)の低減は期待できない。
　式（４）から明らかなように、負荷ＭＯＳのトランスコンダクタンスＧｍ(LM)については、負荷ＭＯＳのオーバードライブ電圧Ｖod(LM)で調整することができる。しかし、負荷ＭＯＳを飽和領域に保つためには、負荷ＭＯＳのドレイン－ソース間電圧Ｖds(LM)もオーバードライブ電圧Ｖod(LM)以上に保つ必要がある。そのため、負荷ＭＯＳのオーバードライブ電圧Ｖod(LM)を大きくすると、ドレイン－ソース間電圧Ｖds(LM)も必然的に大きくしなければならず、読出し回路の入力電圧レンジが圧迫される。
　このように、負荷ＭＯＳ起因のノイズ、及び、読出し回路の入力電圧レンジ（図４のＶsigに相当）もトレードオフ関係となり、ノイズ特性とレンジ特性とを両立させることが難しい。
　そこで、本実施形態では、定電流源回路部１３の定電流源１３１を複数のトランジスで構成し、定電流源１３１を構成する複数のトランジスのサイズや個数、複数のトランジスの接続の仕方（例えば、直列接続／並列接続）の構成を選択できるようにする。ここで、ある構成が選択された定電流源１３１において、当該定電流源１３１を構成する複数のトランジスは、ゲート幅Ｗ及びゲート長Ｌが等価な１つのトランジスタと見なすことができる。そして、負荷ＭＯＳのオーバードライブ電圧Ｖod(LM)は、次式（５）で表すことができる。
Figure JPOXMLDOC01-appb-I000002
　式（５）に示すように、負荷ＭＯＳのオーバードライブ電圧Ｖod(LM)は、読出し回路のカラム電流Ｉcolと、定電流源１３１の等価トランジスタのゲート幅Ｗとゲート長Ｌとの比（以下、「等価Ｗ／Ｌ」と記述する）から求めることができる。そこで、本実施形態では、定電流源１３１を構成する複数のトランジスをゲート幅Ｗ及びゲート長Ｌが等価な１つのトランジスタと見なすとき、複数のトランジスのゲート幅Ｗとゲート長Ｌとの比、即ち等価Ｗ／Ｌを、撮像環境の照度を基に切り替えるようにする。
　例えば、撮像環境の照度の大小（高低）に応じて、即ち、低照度環境下と高照度環境下とで等価Ｗ／Ｌを切り替えるようにする。具体的には、高照度環境下の撮像時には、等価Ｗ／Ｌの大きい構成を選択して、負荷ＭＯＳの必要なオーバードライブ電圧Ｖod(LM)を最小に抑える。また、低照度環境下の撮像時には、等価Ｗ／Ｌの小さい構成を選択して、負荷ＭＯＳの必要なオーバードライブ電圧Ｖod(LM)を大きく確保する。これにより、式（１）～式（４）に従って、負荷ＭＯＳ起因のノイズを低減できる。
　上述したように、定電流源１３１を構成する複数のトランジスをゲート幅Ｗ及びゲート長Ｌが等価な１つのトランジスタと見なすとき、等価Ｗ／Ｌを低照度環境下と高照度環境下とで切り替えることにより、入力電圧レンジの確保及び低ノイズ化の相反する要求を両立させることができる。そして、デバイスプロセスの微細化や省電力化のために、電源電圧の低電圧化が進む状況下にあっても、単位画素２の開口率の低下を招くことなく、高ダイナミックレンジ化を図ることができる。
　定電流源１３１を構成する複数のトランジスの等価Ｗ／Ｌを、低照度環境下と高照度環境下とで切り替えるに当たっては、ノイズ優先モード及びレンジ優先モードの優先モードを任意に設定可能な構成とすることが好ましい。ノイズ優先モードは、単位画素２から低ノイズで画素信号を読み出す動作を優先するモードである。レンジ優先モードは、入力電圧レンジを確保する動作を優先するモードである。
　定電流源１３１を構成する複数のトランジスの等価Ｗ／Ｌの切替えは、定電流源制御部１４による制御の下に実行される。すなわち、定電流源制御部１４は、設定される優先モードのモード情報に基づいて、定電流源１３１を構成する複数のトランジスタ間の接続状態、及び、複数のトランジスタのゲートバイアス電圧の設定を切り替えることにより、等価Ｗ／Ｌの切替えを行う。より具体的には、定電流源制御部１４は、レンジ優先モードの設定時に等価Ｗ／Ｌを相対的に大きくし、ノイズ優先モードの設定時に等価Ｗ／Ｌを相対的に小さくする制御を行う。
　このように、本実施形態によれば、入力電圧レンジ及びノイズの最適化を、単位画素２側の回路構成やレイアウトを変更することなく、負荷ＭＯＳとしての定電流源１３１で実施することができるため、単位画素２の開口率の低下や特性の低下を招くことなく、高ダイナミックレンジ化を実現することができる。一例として、電源電圧が３Ｖ、９０ｎｍ世代のプロセスでは、レンジ優先モードではノイズ優先モードよりも４００ｍＶ程度、入力電圧レンジを大きく確保できる。逆に、ノイズ優先モードでは、レンジ優先モードよりも負荷ＭＯＳのノイズを半減できることが確認されている。勿論、単位画素２側での従来の高ダイナミックレンジ化の技術と組み合わせることにより、相乗効果による更なる高ダイナミックレンジ化を図ることができる。
　以下に、定電流源１３１を構成する複数のトランジスをゲート幅Ｗ及びゲート長Ｌが等価な１つのトランジスタと見なすとき、複数のトランジスの等価Ｗ／Ｌを、撮像環境の照度の大小に応じて切り替える、本実施形態の具体的な実施例について説明する。
（実施例１）
　実施例１は、定電流源１３１として、２個のＮＭＯＳ型トランジスタＱ1，Ｑ2を縦積みにする、即ち直列接続する例である。図６Ａに、実施例１に係る定電流源１３１の回路構成を示す。また、実施例１に係る定電流源１３１のレンジ優先モードの設定時の動作例を図６Ｂに示し、ノイズ優先モードの設定時の動作例を図６Ｃに示す。図６Ｂ及び図６Ｃにおいて、点線は電流が流れる経路を図示している。
　図６Ａに示すように、実施例１に係る定電流源１３１は、垂直信号線３２と基準電位（例えば、グランド）のノードとの間に、２個のＮＭＯＳ型トランジスタＱ1，Ｑ2が直列に接続され、各ゲート電極が共通に接続された構成となっている。トランジスタＱ1のゲート幅Ｗとゲート長Ｌとの比がＷ1／Ｌ1であり、トランジスタＱ2のゲート幅Ｗとゲート長Ｌとの比がＷ2／Ｌ2である。また、２個のトランジスタＱ1，Ｑ2のうち、例えば垂直信号線３２側のトランジスタＱ1には、例えばＮＭＯＳ型トランジスタから成るスイッチ素子ＳＷ1が並列に接続されている。
　上記の構成の実施例１に係る定電流源１３１に対し、定電流源制御部１４は、以下のような制御を行う。すなわち、高照度環境下での撮像時、即ちレンジ優先モードの設定時には、図６Ｂに示すように、２個のトランジスタＱ1，Ｑ2に所定のゲートバイアス電圧Ｖｂｉａｓ1を与える。また、スイッチ素子ＳＷ1のゲートに高いゲート電圧Ｖｏｎを与えて、スイッチ素子ＳＷ1をオン状態にし、トランジスタＱ1のドレイン－ソース間をショートさせる。これにより、定電流源１３１は、トランジスタＱ2のみが有効になる構成となる。
　低照度環境下での撮像時、即ちノイズ優先モードの設定時には、図６Ｃに示すように、２個のトランジスタＱ1，Ｑ2に対して所定のゲートバイアス電圧Ｖｂｉａｓ2を与える。また、スイッチ素子ＳＷ1のゲートに低いゲート電圧Ｖｏｆｆを与えて、スイッチ素子ＳＷ1をオフ状態にし、トランジスタＱ1を有効する。これにより、定電流源１３１を、トランジスタＱ1及びトランジスタＱ2を直列に接続した、等価Ｗ／Ｌの小さいトランジスタと見ることができる。
　本例では、２個のトランジスタＱ1，Ｑ2のうち、垂直信号線３２側のトランジスタＱ1にスイッチ素子ＳＷ1を並列に接続するとしたが、グランド側のトランジスタＱ2にスイッチ素子ＳＷ1を並列に接続し、当該スイッチ素子ＳＷ1をオン／オフ制御する回路構成とするも可能である。
　上記の構成の実施例１に係る定電流源１３１では、トランジスタＱ1，Ｑ2として、１／ｆやＲＴＮ(Random Telegraph Noise)等のアナログ特性を考慮して大きなサイズのトランジスタを用いる必要がある。これに対し、スイッチ素子ＳＷ1としては、オン／オフ制御するためだけであるため、小さいサイズのトランジスタで足りる。
　このように、小さいサイズのスイッチ素子ＳＷ1を使って、面積の大きいトランジスタＱ1，Ｑ2を異なる構成間（即ち、図６Ｂと図６Ｃの構成間）で有効活用することにより、定電流源１３１の実装の面積効率を高めることができる。また、画素列毎に搭載する定電流源１３１でも、複数構成に対応するための回路面積の増加を抑えることができる。
（実施例２）
　実施例２は、定電流源１３１として、２個のＮＭＯＳ型トランジスタＱ3，Ｑ4を並列接続する例である。図７Ａに、実施例２に係る定電流源１３１の回路構成を示す。また、実施例２に係る定電流源１３１のレンジ優先モードの設定時の動作例を図７Ｂに示し、ノイズ優先モードの設定時の動作例を図７Ｃに示す。図７Ｂ及び図７Ｃにおいて、点線は電流が流れる経路を図示している。
　図７Ａに示すように、実施例２に係る定電流源１３１は、垂直信号線３２と基準電位（例えば、グランド）のノードとの間に、２個のＮＭＯＳ型トランジスタＱ3，Ｑ4が直列に接続された構成となっている。トランジスタＱ3のゲート幅Ｗとゲート長Ｌとの比がＷ1／Ｌ1であり、トランジスタＱ4のゲート幅Ｗとゲート長Ｌとの比がＷ2／Ｌ2である。
　上記の構成の実施例２に係る定電流源１３１に対し、定電流源制御部１４は、以下のような制御を行う。すなわち、高照度環境下での撮像時、即ちレンジ優先モードの設定時には、図７Ｂに示すように、２個のトランジスタＱ3，Ｑ4に対して所定のゲートバイアス電圧Ｖｂｉａｓ3を与え、２個のトランジスタＱ3，Ｑ4を共に有効にする。これにより、定電流源１３１を、トランジスタＱ3及びトランジスタＱ4を並列に接続した、等価Ｗ／Ｌの大きいトランジスタと見ることができる。
　低照度環境下での撮像時、即ちノイズ優先モードの設定時には、図７Ｃに示すように、一方のトランジスタＱ3のゲートに所定のゲートバイアス電圧Ｖｂｉａｓ4を与えるとともに、他方のトランジスタＱ4のゲートに低いゲート電圧Ｖｏｆｆを与えて、当該トランジスタＱ4をオフ状態にする。これにより、定電流源１３１は、一方のトランジスタＱ3のみが有効になる構成となる。
（実施例３）
　実施例３は、実施例１及び実施例２の組み合わせの例である。図８Ａに、実施例３に係る定電流源１３１の回路構成を示す。また、実施例３に係る定電流源１３１のレンジ優先モードの設定時の動作例を図８Ｂに示し、ノイズ優先モードの設定時の動作例を図８Ｃに示す。図８Ｂ及び図８Ｃにおいて、点線は電流が流れる経路を図示している。
　図８Ａに示すように、実施例２に係る定電流源１３１は、２個のＮＭＯＳ型トランジスタＱ5，Ｑ6、及び、例えばＮＭＯＳ型トランジスタから成る３個のスイッチ素子ＳＷ2，ＳＷ3，ＳＷ4を有する構成となっている。トランジスタＱ5のゲート幅Ｗとゲート長Ｌとの比がＷ1／Ｌ1であり、トランジスタＱ6のゲート幅Ｗとゲート長Ｌとの比がＷ2／Ｌ2である。
　スイッチ素子ＳＷ2及びトランジスタＱ5は、垂直信号線３２と基準電位（例えば、グランド）のノードとの間に直列に接続されている。同様に、トランジスタＱ6及びスイッチ素子ＳＷ3は、垂直信号線３２と基準電位のノードとの間に直列に接続されている。スイッチ素子ＳＷ4は、スイッチ素子ＳＷ2及びトランジスタＱ5の接続ノードと、トランジスタＱ6及びスイッチ素子ＳＷ3の接続ノードとの間に接続されている。
　上記の構成の実施例３に係る定電流源１３１に対し、定電流源制御部１４は、以下のような制御を行う。すなわち、高照度環境下での撮像時、即ちレンジ優先モードの設定時には、図８Ｂに示すように、トランジスタＱ5に所定のゲートバイアス電圧Ｖｂｉａｓ5を、トランジスタＱ6に所定のゲートバイアス電圧Ｖｂｉａｓ6をそれぞれ与える。また、スイッチ素子ＳＷ2，ＳＷ3の各ゲートに高いゲート電圧Ｖｏｎを与えて、当該スイッチ素子ＳＷ2，ＳＷ3をオン状態にし、スイッチ素子ＳＷ4のゲートに低いゲート電圧Ｖｏｆｆを与えて、当該スイッチ素子ＳＷ4をオフ状態にする。
　これにより、定電流源１３１は、トランジスタＱ5とトランジスタＱ6とが並列に接続された構成となる。これは、実施例２のレンジ優先モードの設定時（図７Ｂ）の接続状態の構成に相当する。すなわち、定電流源１３１を、トランジスタＱ5及びトランジスタＱ6を並列に接続した、等価Ｗ／Ｌの大きいトランジスタと見ることができる。
　低照度環境下での撮像時、即ちノイズ優先モードの設定時には、図８Ｃに示すように、トランジスタＱ5に所定のゲートバイアス電圧Ｖｂｉａｓ7を、トランジスタＱ6に所定のゲートバイアス電圧Ｖｂｉａｓ8をそれぞれ与える。また、スイッチ素子ＳＷ2，ＳＷ3の各ゲートに低いゲート電圧Ｖｏｆｆを与えて、当該スイッチ素子ＳＷ2，ＳＷ3をオフ状態にし、スイッチ素子ＳＷ4のゲートに高いゲート電圧Ｖｏｎを与えて、当該スイッチ素子ＳＷ4をオン状態にする。これにより、定電流源１３１は、トランジスタＱ5とトランジスタＱ6とが直列に接続された構成となる。これは、実施例２のノイズ優先モードの設定時（図７Ｃ）の接続状態の構成に相当する。
　上記の構成の実施例３に係る定電流源１３１においても、実施例１に係る定電流源１３１と同様のことが言える。すなわち、実施例３に係る定電流源１３１では、トランジスタＱ5，Ｑ6として、１／ｆやＲＴ等のアナログ特性を考慮して大きなサイズのトランジスタを用いる必要がある。これに対し、スイッチ素子ＳＷ2，ＳＷ3，ＳＷ4としては、オン／オフ制御するためだけであるため、小さいサイズのトランジスタで足りる。
　このように、小さいサイズのスイッチ素子ＳＷ2，ＳＷ3，ＳＷ4を使って、面積の大きいトランジスタＱ5，Ｑ6を異なる構成間（即ち、図８Ｂと図８Ｃの構成間）で有効活用することにより、定電流源１３１の実装の面積効率を高めることができる。また、画素列毎に搭載する定電流源１３１でも、複数構成に対応するための回路面積の増加を抑えることができる。
　以上説明した実施例１乃至実施例３では、高照度環境下での撮像時及び低照度環境下での撮像時に対応した２つの構成を切り替える定電流源１３１の回路例について示したが、同様のコンセプトで３つ以上の構成を切り替えることができる定電流源１３１に拡張することができる。
　尚、スイッチ素子ＳＷ1乃至スイッチ素子ＳＷ4をオン／オフ制御するゲート電圧（Ｖｏｎ／Ｖｏｆｆ）や、トランジスタＱ1乃至トランジスタＱ6に対する所定のゲートバイアス電圧（Ｖｂｉａｓ1乃至Ｖｂｉａｓ8）は、定電流源制御部１４から適宜与えられる。すなわち、定電流源制御部１４は、図９に示すように、ゲート電圧（Ｖｏｎ／Ｖｏｆｆ）を生成するゲート電圧生成部１４１、及び、ゲートバイアス電圧（Ｖｂｉａｓ1～Ｖｂｉａｓ8）を生成するバイアス電圧生成部１４２を有する構成となっている。
（実施例４）
　実施例４は、定電流源１３１の構成の最適化をアナログゲインに連動させる例である。実施例４に係る定電流源回路部１３の構成の概略を図１０に示す。
　実施例４に係る定電流源回路部１３を搭載するＣＭＯＳイメージセンサ１は、ユーザによる指定によって、単位画素２から垂直信号線３２を通して読み出される画素信号に対するアナログゲインの設定が可能な構成となっている。アナログゲインは、アナログの画素信号を増幅する際に使用するゲインである。アナログゲインは、ユーザによる指定によって、複数段階に設定可能である。
　実施例４に係る定電流源回路部１３において、定電流源制御部１４は、設定されるアナログゲインに応じて、定電流源１３１を構成する複数のトランジスのゲート幅Ｗとゲート長Ｌとの比（等価Ｗ／Ｌ）を切り替える。定電流源制御部１４は、アナログゲインが複数段階に切り替えられたとき、これに対応して、等価Ｗ／Ｌを複数段階に切り替える。
　等価Ｗ／Ｌの切替えは、実施例１乃至実施例３の場合と同様のコンセプトで、定電流源１３１を構成する複数のトランジスタ間の接続状態、及び、複数のトランジスタのゲートバイアス電圧の設定を切り替えることによって行うことができる。但し、実施例１乃至実施例３の場合には、定電流源１３１の構成を、高照度環境下での撮像時及び低照度環境下での撮像時に対応した２つの構成としたが、図１１に示すように、複数段階に設定されるアナログゲインの値ＡＧに対応した複数の構成ｉ＋１とする。
　図１１は、実施例４における、複数段階に設定されるアナログゲインの値と、定電流源１３１の構成との関係を示す図である。図１１から明らかなように、アナログゲインの値と、優先モードとは対応関係にある。すなわち、アナログゲインが低ゲインのときは、定電流源回路部１３を含む読出し回路の入力電圧レンジを確保する動作を優先するレンジ優先モードに対応し、アナログゲインが高ゲインのときは、単位画素２から低ノイズで画素信号を読み出す動作を優先するノイズ優先モードに対応している。
　上述したように、実施例４では、定電流源１３１の構成の最適化をアナログゲインに連動させる、即ち設定されるアナログゲインに応じて、定電流源１３１を構成する複数のトランジスの等価Ｗ／Ｌを切り替えるようにする。これにより、入力電圧レンジ及びノイズの最適化処理を、ＣＭＯＳイメージセンサ１内でシームレス行うことができるため、ユーザの制御がシンプルになる利点がある。
＜変形例＞
　上記の実施形態では、単位画素２が行列状に配置されて成るＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本開示の技術は、ＣＭＯＳイメージセンサへの適用に限られるものではない。すなわち、本開示の技術は、単位画素２が行列状に２次元配置されて成るＸ－Ｙアドレス方式の固体撮像素子全般に対して適用可能である。
　また、本開示の技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子全般に対して適用可能である。
＜応用例＞
　以上説明した本実施形態に係るＣＭＯＳイメージセンサ１は、例えば図１２に示すように、可視光、赤外光、紫外光、Ｘ線等の光をセンシングする様々な装置に使用することができる。様々な装置の具体例について以下に列挙する。
　・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、ＴＶや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜本開示に係る技術の適用例＞
　本開示に係る技術は、様々な製品に適用することができる。以下に、より具体的な適用例について説明する。
［本開示の電子機器］
　ここでは、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機などの電子機器に適用する場合について説明する。
（撮像装置）
　図１３は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。図１３に示すように、本例に係る撮像装置１００は、レンズ群等を含む撮像光学系１０１、撮像部１０２、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８がバスライン１０９を介して相互に接続された構成となっている。
　撮像光学系１０１は、被写体からの入射光（像光）を取り込んで撮像部１０２の撮像面上に結像する。撮像部１０２は、光学系１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。ＤＳＰ回路１０３は、一般的なカメラ信号処理、例えば、ホワイトバランス処理、デモザイク処理、ガンマ補正処理などを行う。
　フレームメモリ１０４は、ＤＳＰ回路１０３での信号処理の過程で適宜データの格納に用いられる。表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置から成り、撮像部１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像部１０２で撮像された動画または静止画を、可搬型の半導体メモリや、光ディスク、ＨＤＤ(Hard Disk Drive)等の記録媒体に記録する。
　操作系１０７は、ユーザによる操作の下に、本撮像装置１００が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、及び、操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　上記の構成の撮像装置１００において、撮像部１０２として、先述した本開示に係る技術が適用されるＣＭＯＳイメージセンサ１を用いることができる。本開示に係る技術が適用されるＣＭＯＳイメージセンサ１によれば、高ダイナミックレンジ化を図ることができるため、ノイズの少ない高画質の撮影画像を得ることができる。
［移動体への応用例］
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図１４に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller　Area　Network）、ＬＩＮ（Local　Interconnect　Network）、ＬＡＮ（Local　Area　Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。
　各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図１４では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。
　駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock　Brake　System）又はＥＳＣ（Electronic　Stability　Control）等の制御装置としての機能を有してもよい。
　駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
　ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
　車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time　Of　Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
　環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light　Detection　and　Ranging、Laser　Imaging　Detection　and　Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
　ここで、図１５は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　尚、図１５には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。
　車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０～７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。
　図１４に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
　また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。
　車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
　統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal　Digital　Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。
　記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read　Only　Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random　Access　Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard　Disc　Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
　汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Global　System　of　Mobile　communications）、ＷｉＭＡＸ、ＬＴＥ（Long　Term　Evolution）若しくはＬＴＥ－Ａ（LTE－Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ－Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer　To　Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine　Type　Communication）端末）と接続してもよい。
　専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless　Access　in　Vehicle　Environment）、ＤＳＲＣ（Dedicated　Short　Range　Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle　to　Vehicle）通信、路車間（Vehicle　to　Infrastructure）通信、車両と家との間（Vehicle　to　Home）の通信及び歩車間（Vehicle　to　Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。
　測位部７６４０は、例えば、ＧＮＳＳ（Global　Navigation　Satellite　System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global　Positioning　System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。尚、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。
　ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。尚、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。
　車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near　Field　Communication）又はＷＵＳＢ（Wireless　USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal　Serial　Bus）、ＨＤＭＩ（登録商標）（High-Definition　Multimedia　Interface）、又はＭＨＬ（Mobile　High-definition　Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。
　車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。
　統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced　Driver　Assistance　System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
　マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
　音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１４の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented　Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
　尚、図１４に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部７９１０，７９１２，７９１４，７９１６，７９１８や車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０に適用され得る。そして、撮像部７９１０，７９１２，７９１４，７９１６，７９１８や車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０に本開示に係る技術を適用することにより、高ダイナミックレンジ化によってノイズの少ない高画質の撮影画像を得ることができるため、例えば、撮像対象を高精度にて検出可能な車両制御システムを構築できる。
＜本開示がとることができる構成＞
　本開示は、以下のような構成をとることもできる。
≪Ａ．固体撮像素子≫
［Ａ－１］光電変換部を含む複数の単位画素が行列状に配置された画素アレイ部、
　画素アレイ部の列配列に対応して設けられた垂直信号線の各々に接続された定電流源を有する定電流源回路部、及び、
　定電流源回路部を制御する制御部を備え、
　定電流源は、複数のトランジスから構成されており、
　制御部は、定電流源を構成する複数のトランジスをゲート幅及びゲート長が等価な１つのトランジスタと見なすとき、複数のトランジスのゲート幅とゲート長との比を、撮像環境の照度を基に切り替える、
　固体撮像素子。
［Ａ－２］制御部は、複数のトランジスのゲート幅とゲート長との比を、低照度環境下での撮像時と高照度環境下での撮像時とで切り替える、
　上記［Ａ－１］に記載の固体撮像素子。
［Ａ－３］低照度環境下での撮像時に設定されるノイズ優先モード、及び、高照度環境下での撮像時に設定されるレンジ優先モードのモード設定が可能であり、
　制御部は、設定される優先モードに応じて、複数のトランジスのゲート幅とゲート長との比を切り替える、
　上記［Ａ－２］に記載の固体撮像素子。
［Ａ－４］制御部は、設定される優先モードに応じて、定電流源を構成する複数のトランジスタ間の接続状態、及び、複数のトランジスタのゲートバイアスの設定を切り替える、
　上記［Ａ－３］に記載の固体撮像素子。
［Ａ－５］制御部は、レンジ優先モードの設定時に、ゲート幅とゲート長との比を相対的に大きくし、ノイズ優先モードの設定時に、ゲート幅とゲート長との比を相対的に小さくする、
　上記［Ａ－３］又は上記［Ａ－４］に記載の固体撮像素子。
［Ａ－６］定電流源は、垂直信号線と基準電位のノードとの間に直列に接続された第１のトランジスタ及び第２のトランジスタ、並びに、第１のトランジスタ及び第２のトランジスタの一方に並列に接続されたスイッチ素子を有し、
　制御部は、高照度環境下での撮像時には、スイッチ素子をオン状態とし、低照度環境下での撮像時には、スイッチ素子をオフ状態とする、
　上記［Ａ－２］乃至上記［Ａ－５］のいずれかに記載の固体撮像素子。
［Ａ－７］定電流源は、垂直信号線と基準電位のノードとの間に並列に接続された第１のトランジスタ及び第２のトランジスタを有し、
　制御部は、高照度環境下での撮像時には、第１のトランジスタ及び第２のトランジスタにゲートバイアス電圧を印加し、低照度環境下での撮像時には、第１のトランジスタ及び第２のトランジスタの一方にゲートバイアス電圧を印加し、他方をオフ状態とする、
　上記［Ａ－２］乃至上記［Ａ－５］のいずれかに記載の固体撮像素子。
［Ａ－８］定電流源は、
　垂直信号線と基準電位のノードとの間に直列に接続された第１のスイッチ素子及び第１のトランジスタ、
　垂直信号線と基準電位のノードとの間に直列に接続された第２のトランジスタ及び第２のスイッチ素子、並びに、
　第１のスイッチ素子及び第１のトランジスタの接続ノードと、第２のトランジスタ及び第２のスイッチ素子の接続ノードとの間に接続された第３のスイッチ素子を有し、
　制御部は、
　低照度環境下での撮像時には、第１のスイッチ素子及び第２のスイッチ素子をオフ状態とし、第３のスイッチ素子をオン状態とし、
　高照度環境下での撮像時には、第１のスイッチ素子及び第２のスイッチ素子をオン状態とし、第３のスイッチ素子をオフ状態とする、
　上記［Ａ－２］乃至上記［Ａ－５］のいずれかに記載の固体撮像素子。
［Ａ－９］単位画素から垂直信号線を通して読み出される画素信号に対するアナログゲインの設定が可能であり、
　制御部は、設定されるアナログゲインに応じて、複数のトランジスのゲート幅とゲート長との比を切り替える、
　上記［Ａ－１］に記載の固体撮像素子。
［Ａ－１０］アナログゲインは、複数段階に設定可能であり、
　制御部は、設定されるアナログゲインに応じて、ゲート幅とゲート長との比を複数段階に切り替える、
　上記［Ａ－９］に記載の固体撮像素子。
［Ａ－１１］制御部は、設定されるアナログゲインに応じて、定電流源を構成する複数のトランジスタ間の接続状態、及び、複数のトランジスタのゲートバイアスの設定を切り替える、
　上記［Ａ－９］又は上記［Ａ－１０］に記載の固体撮像素子。
［Ａ－１２］第１半導体基板及び第２半導体基板の少なくとも２つの半導体基板が積層された積層構造を有し、
　画素アレイ部は、第１半導体基板に形成されており、
　定電流源回路部は、第１半導体基板以外の基板に形成されている、
　上記［Ａ－１］乃至上記［Ａ－１１］のいずれかに記載の固体撮像素子。
≪Ｂ．固体撮像素子の駆動方法≫
［Ｂ－１］光電変換部を含む複数の単位画素が行列状に配置された画素アレイ部、及び、
　画素アレイ部の列配列に対応して設けられた垂直信号線の各々に接続された定電流源を有する定電流源回路部を備える固体撮像素子の駆動に当たって、
　定電流源を構成する複数のトランジスを、ゲート幅及びゲート長が等価な１つのトランジスタと見なすとき、複数のトランジスのゲート幅とゲート長との比を、撮像環境の照度を基に切り替える、
　固体撮像素子の駆動方法。
［Ｂ－２］複数のトランジスのゲート幅とゲート長との比を、低照度環境下での撮像時と高照度環境下での撮像時とで切り替える、
　上記［Ｂ－１］に記載の固体撮像素子の駆動方法。
［Ｂ－３］低照度環境下での撮像時に設定されるノイズ優先モード、及び、高照度環境下での撮像時に設定されるレンジ優先モードのモード設定が可能であり、
　複数のトランジスのゲート幅とゲート長との比を、設定される優先モードに応じて切り替える、
　上記［Ｂ－２］に記載の固体撮像素子の駆動方法。
［Ｂ－４］設定される優先モードに応じて、複数のトランジスタ間の接続状態、及び、複数のトランジスタのゲートバイアスの設定を切り替える、
　上記［Ｂ－３］に記載の固体撮像素子の駆動方法。
［Ｂ－５］レンジ優先モードの設定時に、ゲート幅とゲート長との比を相対的に大きくし、ノイズ優先モードの設定時に、ゲート幅とゲート長との比を相対的に小さくする、
　上記［Ｂ－３］又は上記［Ｂ－４］に記載の固体撮像素子の駆動方法。
［Ｂ－６］単位画素から垂直信号線を通して読み出される画素信号に対するアナログゲインの設定が可能であり、
　設定されるアナログゲインに応じて、複数のトランジスのゲート幅とゲート長との比を切り替える、
　上記［Ｂ－１］に記載の固体撮像素子の駆動方法。
［Ｂ－７］アナログゲインは、複数段階に設定可能であり、
　設定されるアナログゲインに応じて、ゲート幅とゲート長との比を複数段階に切り替える、
　上記［Ｂ－６］に記載の固体撮像素子の駆動方法。
≪Ｃ．電子機器≫
［Ｃ－１］光電変換部を含む複数の単位画素が行列状に配置された画素アレイ部、
　画素アレイ部の列配列に対応して設けられた垂直信号線の各々に接続された定電流源を有する定電流源回路部、及び、
　定電流源回路部を制御する制御部を備え、
　定電流源は、複数のトランジスから構成されており、
　制御部は、定電流源を構成する複数のトランジスをゲート幅及びゲート長が等価な１つのトランジスタと見なすとき、複数のトランジスのゲート幅とゲート長との比を、撮像環境の照度を基に切り替える、
　固体撮像素子を有する電子機器。
［Ｃ－２］制御部は、複数のトランジスのゲート幅とゲート長との比を、低照度環境下での撮像時と高照度環境下での撮像時とで切り替える、
　上記［Ｃ－１］に記載の電子機器。
［Ｃ－３］低照度環境下での撮像時に設定されるノイズ優先モード、及び、高照度環境下での撮像時に設定されるレンジ優先モードのモード設定が可能であり、
　制御部は、設定される優先モードに応じて、複数のトランジスのゲート幅とゲート長との比を切り替える、
　上記［Ｃ－２］に記載の電子機器。
［Ｃ－４］制御部は、設定される優先モードに応じて、定電流源を構成する複数のトランジスタ間の接続状態、及び、複数のトランジスタのゲートバイアスの設定を切り替える、
　上記［Ｃ－３］に記載の電子機器。
［Ｃ－５］制御部は、レンジ優先モードの設定時に、ゲート幅とゲート長との比を相対的に大きくし、ノイズ優先モードの設定時に、ゲート幅とゲート長との比を相対的に小さくする、
　上記［Ｃ－３］又は上記［Ｃ－４］に記載の電子機器。
［Ｃ－６］定電流源は、垂直信号線と基準電位のノードとの間に直列に接続された第１のトランジスタ及び第２のトランジスタ、並びに、第１のトランジスタ及び第２のトランジスタの一方に並列に接続されたスイッチ素子を有し、
　制御部は、高照度環境下での撮像時には、スイッチ素子をオン状態とし、低照度環境下での撮像時には、スイッチ素子をオフ状態とする、
　上記［Ｃ－２］乃至上記［Ｃ－５］のいずれかに記載の電子機器。
［Ｃ－７］定電流源は、垂直信号線と基準電位のノードとの間に並列に接続された第１のトランジスタ及び第２のトランジスタを有し、
　制御部は、高照度環境下での撮像時には、第１のトランジスタ及び第２のトランジスタにゲートバイアス電圧を印加し、低照度環境下での撮像時には、第１のトランジスタ及び第２のトランジスタの一方にゲートバイアス電圧を印加し、他方をオフ状態とする、
　上記［Ｃ－２］乃至上記［Ｃ－５］のいずれかに記載の電子機器。
［Ｃ－８］定電流源は、
　垂直信号線と基準電位のノードとの間に直列に接続された第１のスイッチ素子及び第１のトランジスタ、
　垂直信号線と基準電位のノードとの間に直列に接続された第２のトランジスタ及び第２のスイッチ素子、並びに、
　第１のスイッチ素子及び第１のトランジスタの接続ノードと、第２のトランジスタ及び第２のスイッチ素子の接続ノードとの間に接続された第３のスイッチ素子を有し、
　制御部は、
　低照度環境下での撮像時には、第１のスイッチ素子及び第２のスイッチ素子をオフ状態とし、第３のスイッチ素子をオン状態とし、
　高照度環境下での撮像時には、第１のスイッチ素子及び第２のスイッチ素子をオン状態とし、第３のスイッチ素子をオフ状態とする、
　上記［Ｃ－２］乃至上記［Ｃ－５］のいずれかに記載の電子機器。
［Ｃ－９］単位画素から垂直信号線を通して読み出される画素信号に対するアナログゲインの設定が可能であり、
　制御部は、設定されるアナログゲインに応じて、複数のトランジスのゲート幅とゲート長との比を切り替える、
　上記［Ｃ－１］に記載の電子機器。
［Ｃ－１０］アナログゲインは、複数段階に設定可能であり、
　制御部は、設定されるアナログゲインに応じて、ゲート幅とゲート長との比を複数段階に切り替える、
　上記［Ｃ－９］に記載の電子機器。
［Ｃ－１１］制御部は、設定されるアナログゲインに応じて、定電流源を構成する複数のトランジスタ間の接続状態、及び、複数のトランジスタのゲートバイアスの設定を切り替える、
　上記［Ｃ－９］又は上記［Ｃ－１０］に記載の電子機器。
［Ｃ－１２］第１半導体基板及び第２半導体基板の少なくとも２つの半導体基板が積層された積層構造を有し、
　画素アレイ部は、第１半導体基板に形成されており、
　定電流源回路部は、第１半導体基板以外の基板に形成されている、
　上記［Ｃ－１］乃至上記［Ｃ－１１］のいずれかに記載の電子機器。
　１・・・ＣＭＯＳイメージセンサ（固体撮像素子）、２・・・単位画素、１１・・・画素アレイ部、１２・・・行選択部、１３・・・定電流源回路部、１４・・・定電流源制御部、１５・・・アナログ－デジタル変換部、１６・・・メモリ部、１７・・・データ処理部、１８・・・出力部、１９・・・タイミング制御部、２１・・・フォトダイオード（光電変換部）、２２・・・転送トランジスタ、２３・・・リセットトランジスタ、２４・・・増幅トランジスタ、２５・・・選択トランジスタ、３１（３１1～３１m）・・・画素駆動線、３２（３２1～３２n）・・・垂直信号線、１３１（１３１1～１３１n）・・・定電流源

Claims (20)

  1. 　光電変換部を含む複数の単位画素が行列状に配置された画素アレイ部、
    　画素アレイ部の列配列に対応して設けられた垂直信号線の各々に接続された定電流源を有する定電流源回路部、及び、
    　定電流源回路部を制御する制御部を備え、
    　定電流源は、複数のトランジスから構成されており、
    　制御部は、定電流源を構成する複数のトランジスをゲート幅及びゲート長が等価な１つのトランジスタと見なすとき、複数のトランジスのゲート幅とゲート長との比を、撮像環境の照度を基に切り替える、
    　固体撮像素子。
  2. 　制御部は、複数のトランジスのゲート幅とゲート長との比を、低照度環境下での撮像時と高照度環境下での撮像時とで切り替える、
    　請求項１に記載の固体撮像素子。
  3. 　低照度環境下での撮像時に設定されるノイズ優先モード、及び、高照度環境下での撮像時に設定されるレンジ優先モードのモード設定が可能であり、
    　制御部は、設定される優先モードに応じて、複数のトランジスのゲート幅とゲート長との比を切り替える、
    　請求項２に記載の固体撮像素子。
  4. 　制御部は、設定される優先モードに応じて、定電流源を構成する複数のトランジスタ間の接続状態、及び、複数のトランジスタのゲートバイアスの設定を切り替える、
    　請求項３に記載の固体撮像素子。
  5. 　制御部は、レンジ優先モードの設定時に、ゲート幅とゲート長との比を相対的に大きくし、ノイズ優先モードの設定時に、ゲート幅とゲート長との比を相対的に小さくする、
    　請求項３に記載の固体撮像素子。
  6. 　定電流源は、垂直信号線と基準電位のノードとの間に直列に接続された第１のトランジスタ及び第２のトランジスタ、並びに、第１のトランジスタ及び第２のトランジスタの一方に並列に接続されたスイッチ素子を有し、
    　制御部は、高照度環境下での撮像時には、スイッチ素子をオン状態とし、低照度環境下での撮像時には、スイッチ素子をオフ状態とする、
    　請求項２に記載の固体撮像素子。
  7. 　定電流源は、垂直信号線と基準電位のノードとの間に並列に接続された第１のトランジスタ及び第２のトランジスタを有し、
    　制御部は、高照度環境下での撮像時には、第１のトランジスタ及び第２のトランジスタにゲートバイアス電圧を印加し、低照度環境下での撮像時には、第１のトランジスタ及び第２のトランジスタの一方にゲートバイアス電圧を印加し、他方をオフ状態とする、
    　請求項２に記載の固体撮像素子。
  8. 　定電流源は、
    　垂直信号線と基準電位のノードとの間に直列に接続された第１のスイッチ素子及び第１のトランジスタ、
    　垂直信号線と基準電位のノードとの間に直列に接続された第２のトランジスタ及び第２のスイッチ素子、並びに、
    　第１のスイッチ素子及び第１のトランジスタの接続ノードと、第２のトランジスタ及び第２のスイッチ素子の接続ノードとの間に接続された第３のスイッチ素子を有し、
    　制御部は、
    　低照度環境下での撮像時には、第１のスイッチ素子及び第２のスイッチ素子をオフ状態とし、第３のスイッチ素子をオン状態とし、
    　高照度環境下での撮像時には、第１のスイッチ素子及び第２のスイッチ素子をオン状態とし、第３のスイッチ素子をオフ状態とする、
    　請求項２に記載の固体撮像素子。
  9. 　単位画素から垂直信号線を通して読み出される画素信号に対するアナログゲインの設定が可能であり、
    　制御部は、設定されるアナログゲインに応じて、複数のトランジスのゲート幅とゲート長との比を切り替える、
    　請求項１に記載の固体撮像素子。
  10. 　アナログゲインは、複数段階に設定可能であり、
    　制御部は、設定されるアナログゲインに応じて、ゲート幅とゲート長との比を複数段階に切り替える、
    　請求項９に記載の固体撮像素子。
  11. 　制御部は、設定されるアナログゲインに応じて、定電流源を構成する複数のトランジスタ間の接続状態、及び、複数のトランジスタのゲートバイアスの設定を切り替える、
    　請求項９に記載の固体撮像素子。
  12. 　第１半導体基板及び第２半導体基板の少なくとも２つの半導体基板が積層された積層構造を有し、
    　画素アレイ部は、第１半導体基板に形成されており、
    　定電流源回路部は、第１半導体基板以外の基板に形成されている、
    　請求項１に記載の固体撮像素子。
  13. 　光電変換部を含む複数の単位画素が行列状に配置された画素アレイ部、及び、
    　画素アレイ部の列配列に対応して設けられた垂直信号線の各々に接続された定電流源を有する定電流源回路部を備える固体撮像素子の駆動に当たって、
    　定電流源を構成する複数のトランジスを、ゲート幅及びゲート長が等価な１つのトランジスタと見なすとき、複数のトランジスのゲート幅とゲート長との比を、撮像環境の照度を基に切り替える、
    　固体撮像素子の駆動方法。
  14. 　複数のトランジスのゲート幅とゲート長との比を、低照度環境下での撮像時と高照度環境下での撮像時とで切り替える、
    　請求項１３に記載の固体撮像素子の駆動方法。
  15. 　低照度環境下での撮像時に設定されるノイズ優先モード、及び、高照度環境下での撮像時に設定されるレンジ優先モードのモード設定が可能であり、
    　複数のトランジスのゲート幅とゲート長との比を、設定される優先モードに応じて切り替える、
    　請求項１４に記載の固体撮像素子の駆動方法。
  16. 　設定される優先モードに応じて、複数のトランジスタ間の接続状態、及び、複数のトランジスタのゲートバイアスの設定を切り替える、
    　請求項１５に記載の固体撮像素子の駆動方法。
  17. 　レンジ優先モードの設定時に、ゲート幅とゲート長との比を相対的に大きくし、ノイズ優先モードの設定時に、ゲート幅とゲート長との比を相対的に小さくする、
    　請求項１５に記載の固体撮像素子の駆動方法。
  18. 　単位画素から垂直信号線を通して読み出される画素信号に対するアナログゲインの設定が可能であり、
    　設定されるアナログゲインに応じて、複数のトランジスのゲート幅とゲート長との比を切り替える、
    　請求項１３に記載の固体撮像素子の駆動方法。
  19. 　アナログゲインは、複数段階に設定可能であり、
    　設定されるアナログゲインに応じて、ゲート幅とゲート長との比を複数段階に切り替える、
    　請求項１８に記載の固体撮像素子の駆動方法。
  20. 　光電変換部を含む複数の単位画素が行列状に配置された画素アレイ部、
    　画素アレイ部の列配列に対応して設けられた垂直信号線の各々に接続された定電流源を有する定電流源回路部、及び、
    　定電流源回路部を制御する制御部を備え、
    　定電流源は、複数のトランジスから構成されており、
    　制御部は、定電流源を構成する複数のトランジスをゲート幅及びゲート長が等価な１つのトランジスタと見なすとき、複数のトランジスのゲート幅とゲート長との比を、撮像環境の照度を基に切り替える、
    　固体撮像素子を有する電子機器。
PCT/JP2018/033201 2017-10-13 2018-09-07 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 WO2019073726A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/647,951 US11284033B2 (en) 2017-10-13 2018-09-07 Solid-state image sensor, method of driving solid-state image sensor, and electronic apparatus
US17/680,965 US11659300B2 (en) 2017-10-13 2022-02-25 Solid-state image sensor, method of driving solid-state image sensor, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017199118 2017-10-13
JP2017-199118 2017-10-13

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/647,951 A-371-Of-International US11284033B2 (en) 2017-10-13 2018-09-07 Solid-state image sensor, method of driving solid-state image sensor, and electronic apparatus
US17/680,965 Continuation US11659300B2 (en) 2017-10-13 2022-02-25 Solid-state image sensor, method of driving solid-state image sensor, and electronic apparatus

Publications (1)

Publication Number Publication Date
WO2019073726A1 true WO2019073726A1 (ja) 2019-04-18

Family

ID=66100506

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/033201 WO2019073726A1 (ja) 2017-10-13 2018-09-07 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器

Country Status (2)

Country Link
US (2) US11284033B2 (ja)
WO (1) WO2019073726A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11445140B2 (en) * 2019-08-30 2022-09-13 Semiconductor Components Industries, Llc Imaging systems with adjustable amplifier circuitry
DE102020122248A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Bildgebungssysteme mit einstellbarer verstärkerschaltungsanordnung
FR3100925B1 (fr) * 2019-09-17 2021-10-15 Commissariat Energie Atomique Capteur d’image à plage dynamique augmentée
US11430821B2 (en) * 2020-12-07 2022-08-30 Semiconductor Components Industries, Llc Image sensor with active clamp to suppress transfer gate feedthrough
TWI828118B (zh) * 2022-04-19 2024-01-01 睿生光電股份有限公司 偵測裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0877209A (ja) * 1994-08-31 1996-03-22 Fujitsu Ltd 回路シミュレーション装置および回路シミュレーション方法
JP2012079861A (ja) * 2010-09-30 2012-04-19 Canon Inc 固体撮像装置
JP2012222529A (ja) * 2011-04-06 2012-11-12 Sony Corp 固体撮像素子および駆動方法、並びに電子機器
WO2016147887A1 (ja) * 2015-03-17 2016-09-22 ソニー株式会社 固体撮像装置およびその制御方法、並びに電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078746B2 (en) 2003-07-15 2006-07-18 Micron Technology, Inc. Image sensor with floating diffusion gate capacitor
JP2008205638A (ja) 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
US7924333B2 (en) * 2007-08-17 2011-04-12 Aptina Imaging Corporation Method and apparatus providing shared pixel straight gate architecture
JP6555956B2 (ja) * 2014-07-31 2019-08-07 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0877209A (ja) * 1994-08-31 1996-03-22 Fujitsu Ltd 回路シミュレーション装置および回路シミュレーション方法
JP2012079861A (ja) * 2010-09-30 2012-04-19 Canon Inc 固体撮像装置
JP2012222529A (ja) * 2011-04-06 2012-11-12 Sony Corp 固体撮像素子および駆動方法、並びに電子機器
WO2016147887A1 (ja) * 2015-03-17 2016-09-22 ソニー株式会社 固体撮像装置およびその制御方法、並びに電子機器

Also Published As

Publication number Publication date
US11659300B2 (en) 2023-05-23
US11284033B2 (en) 2022-03-22
US20220295005A1 (en) 2022-09-15
US20200260035A1 (en) 2020-08-13

Similar Documents

Publication Publication Date Title
JP7278953B2 (ja) 固体撮像素子及び電子機器
WO2020195966A1 (ja) 撮像システム及び撮像システムの制御方法、並びに、物体認識システム
US11659300B2 (en) Solid-state image sensor, method of driving solid-state image sensor, and electronic apparatus
US11895398B2 (en) Imaging device and imaging system
WO2019150917A1 (ja) 撮像素子及び電子機器
CN109981837B (zh) 固体摄像元件、比较器和电子设备
WO2019171853A1 (ja) 撮像装置及び撮像装置の信号処理方法、並びに、電子機器
US11683606B2 (en) Imaging device and electronic equipment
TWI788818B (zh) 攝像裝置及攝像方法
WO2021256095A1 (ja) 撮像装置及び撮像方法
CN113647089B (zh) 成像***
US20220086379A1 (en) Image capturing device and electronic apparatus
TWI798363B (zh) 攝像元件及電子機器
WO2020153055A1 (ja) デジタル－アナログ変換装置、撮像装置、及び、電子機器
WO2019239746A1 (ja) アナログ－デジタル変換器、アナログ－デジタル変換方法、及び、撮像装置
TW202147824A (zh) 攝像裝置、電子機器及攝像方法
WO2024106169A1 (ja) 光検出素子及び電子機器
US20240080587A1 (en) Solid-state imaging device and electronic instrument
WO2023181663A1 (ja) 比較器、増幅器及び固体撮像装置
US20240171878A1 (en) Imaging element, imaging device, and method for controlling imaging element

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18865732

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18865732

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP