JPH0877209A - 回路シミュレーション装置および回路シミュレーション方法 - Google Patents
回路シミュレーション装置および回路シミュレーション方法Info
- Publication number
- JPH0877209A JPH0877209A JP6206900A JP20690094A JPH0877209A JP H0877209 A JPH0877209 A JP H0877209A JP 6206900 A JP6206900 A JP 6206900A JP 20690094 A JP20690094 A JP 20690094A JP H0877209 A JPH0877209 A JP H0877209A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- contraction
- calculation formula
- model
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】電子回路の回路特性を計算機によりシミュレー
ションする回路シミュレーション装置に関し，縮約回路
の特性に複雑なモデルの回路素子の特性が精度よく反映
することを目的とする。 【構成】 複数の回路素子を一個の回路素子に縮約して
回路シミュレーションを行う回路シミュレーション装置
において，回路縮約部と簡単なモデルの計算保持部と複
雑なモデルの計算式保持部とを備え，入力された回路デ
ータにより生成される回路の各素子の中間電圧を簡単な
モデルにより計算して求め，該中間ノード電圧と複雑な
モデルの計算式により縮約前の各素子の効果，特性等の
パラメータを求め，該パラメータに基づいて複雑なモデ
ルの計算式により縮約後の回路特性を求め，回路データ
として出力する構成を持つ。
ションする回路シミュレーション装置に関し，縮約回路
の特性に複雑なモデルの回路素子の特性が精度よく反映
することを目的とする。 【構成】 複数の回路素子を一個の回路素子に縮約して
回路シミュレーションを行う回路シミュレーション装置
において，回路縮約部と簡単なモデルの計算保持部と複
雑なモデルの計算式保持部とを備え，入力された回路デ
ータにより生成される回路の各素子の中間電圧を簡単な
モデルにより計算して求め，該中間ノード電圧と複雑な
モデルの計算式により縮約前の各素子の効果，特性等の
パラメータを求め，該パラメータに基づいて複雑なモデ
ルの計算式により縮約後の回路特性を求め，回路データ
として出力する構成を持つ。
Description
【０００１】
【産業上の利用分野】本発明は，電子回路の回路特性を
計算機によりシミュレーションする回路シミュレーショ
ン装置に関する。特に，複数の素子を一個の素子に縮約
し，電子回路を構成する素子の回路特性と素子の接続デ
ータ等の回路データを，より小規模な回路データに縮約
して求める回路シミュレーション装置および方法に関す
る。
計算機によりシミュレーションする回路シミュレーショ
ン装置に関する。特に，複数の素子を一個の素子に縮約
し，電子回路を構成する素子の回路特性と素子の接続デ
ータ等の回路データを，より小規模な回路データに縮約
して求める回路シミュレーション装置および方法に関す
る。
【０００２】
【従来の技術】回路縮約して回路シミュレーションを行
う従来の回路シミュレーション装置においては，縮約は
２乗モデルの様な簡単なＭＯＳトランジスタモデルにつ
いて適用され，縮約前のＭＯＳトランジスタが並列接続
もしくは直列接続であるかに応じてＭＯＳトランジスタ
のゲート長Ｌ，ゲート幅Ｗを変更することにより行って
いた（ＭＯＳトランジスタの２乗モデルは，例えば，ド
レイン電流に対しては， ｖｇｓ＞ｖｔｈであって，ｖｄｓ＜ｖｄｓａｔの線
形領域では， ｉｄｓ＝β〔（ｖｇｓ−ｖｔｈ）・ｖｄｓ−（ｖｄｓ2
／２）〕， β＝ＣＯＸ・Ｗ／Ｌ， ｖｇｓ＞ｖｔｈであって，ｖｄｓ＞ｖｄｓａｔの飽
和領域では， ｉｄｓ＝β・（ｖｇｓ−ｖｔｈ）2 ／２） により計算する簡単なモデルである。（但し，ｉｄｓ：
ドレイン電流，ｖｇｓ：ゲートソース間電圧，ｖｔｈ：
閾値電圧，ｖｄｓ：ソース・ドレイン間電圧である。） 図６は従来の回路シミュレーション装置を示す。
う従来の回路シミュレーション装置においては，縮約は
２乗モデルの様な簡単なＭＯＳトランジスタモデルにつ
いて適用され，縮約前のＭＯＳトランジスタが並列接続
もしくは直列接続であるかに応じてＭＯＳトランジスタ
のゲート長Ｌ，ゲート幅Ｗを変更することにより行って
いた（ＭＯＳトランジスタの２乗モデルは，例えば，ド
レイン電流に対しては， ｖｇｓ＞ｖｔｈであって，ｖｄｓ＜ｖｄｓａｔの線
形領域では， ｉｄｓ＝β〔（ｖｇｓ−ｖｔｈ）・ｖｄｓ−（ｖｄｓ2
／２）〕， β＝ＣＯＸ・Ｗ／Ｌ， ｖｇｓ＞ｖｔｈであって，ｖｄｓ＞ｖｄｓａｔの飽
和領域では， ｉｄｓ＝β・（ｖｇｓ−ｖｔｈ）2 ／２） により計算する簡単なモデルである。（但し，ｉｄｓ：
ドレイン電流，ｖｇｓ：ゲートソース間電圧，ｖｔｈ：
閾値電圧，ｖｄｓ：ソース・ドレイン間電圧である。） 図６は従来の回路シミュレーション装置を示す。
【０００３】図６において，５０は回路シミュレーショ
ン装置である。５１は入力部であって，入力信号デー
タ，回路データ等を入力するバッファである。
ン装置である。５１は入力部であって，入力信号デー
タ，回路データ等を入力するバッファである。
【０００４】５２は入力信号データ記憶部であって，入
力信号データを記憶するものである。５３は回路データ
記憶部であって，回路データを記憶するものである。
力信号データを記憶するものである。５３は回路データ
記憶部であって，回路データを記憶するものである。
【０００５】５４は回路縮約部であって，複数の回路素
子を一つの素子にまとめる回路縮約を行うものである。
例えば，ＭＯＳトランジスタの場合，チャネルの幅Ｗ，
長さＬを変更するものである。
子を一つの素子にまとめる回路縮約を行うものである。
例えば，ＭＯＳトランジスタの場合，チャネルの幅Ｗ，
長さＬを変更するものである。
【０００６】５５は出力計算部であって，縮約した回路
の回路計算を行い，回路出力を計算するものである。５
６は出力部であって，出力計算部５５の計算結果を保持
し，出力するものである。
の回路計算を行い，回路出力を計算するものである。５
６は出力部であって，出力計算部５５の計算結果を保持
し，出力するものである。
【０００７】６０は入力信号データ，回路データであっ
て，入力する回路接続データ，素子の特性等の回路デー
タを表す。６１は出力データであって，計算結果の出力
データを表す。
て，入力する回路接続データ，素子の特性等の回路デー
タを表す。６１は出力データであって，計算結果の出力
データを表す。
【０００８】図６の構成の動作を説明する。入力信号デ
ータ，回路データ６０が入力部５１より回路シミュレー
ション装置５０に入力され，入力信号は入力信号データ
記憶部５２に記憶され，回路データは回路データ記憶部
５３に記憶される。
ータ，回路データ６０が入力部５１より回路シミュレー
ション装置５０に入力され，入力信号は入力信号データ
記憶部５２に記憶され，回路データは回路データ記憶部
５３に記憶される。
【０００９】回路縮約部５４は回路データに基づいて，
回路を求め，縮約できる回路は回路縮約をする。例え
ば，直列ＭＯＳトランジスタ，並列ＭＯＳトランジスタ
等はゲート幅Ｗとゲート長Ｌを変更することで一つにま
とめて小規模の縮約回路とする。縮約された回路は回路
データ記憶部５３に保持する。出力計算部５５は入力信
号データを縮約回路に入力した時に得られる出力を計算
する。出力部５６は出力計算部５５の計算結果を出力デ
ータ６１として出力する。
回路を求め，縮約できる回路は回路縮約をする。例え
ば，直列ＭＯＳトランジスタ，並列ＭＯＳトランジスタ
等はゲート幅Ｗとゲート長Ｌを変更することで一つにま
とめて小規模の縮約回路とする。縮約された回路は回路
データ記憶部５３に保持する。出力計算部５５は入力信
号データを縮約回路に入力した時に得られる出力を計算
する。出力部５６は出力計算部５５の計算結果を出力デ
ータ６１として出力する。
【００１０】
【発明が解決しようとする課題】従来のこのような縮約
では，ＢＳＩＭモデルのような複雑な式で表される特性
を持つ素子を一つの素子に置き換えることは困難であ
り，実際上，複雑なモデルの回路素子の特性を反映させ
て精度よく縮約することは不可能であった。
では，ＢＳＩＭモデルのような複雑な式で表される特性
を持つ素子を一つの素子に置き換えることは困難であ
り，実際上，複雑なモデルの回路素子の特性を反映させ
て精度よく縮約することは不可能であった。
【００１１】本発明は，複雑なモデルの回路素子の特性
を縮約回路の特性に精度良く反映させることのできる回
路シミュレーション装置および方法を提供することを目
的とする。
を縮約回路の特性に精度良く反映させることのできる回
路シミュレーション装置および方法を提供することを目
的とする。
【００１２】
【課題を解決するための手段】本発明は，縮約によって
削除される中間ノードの電圧を簡単なモデルから計算し
て仮の中間ノード電圧を定め，その中間ノード電圧に基
づいて，ＭＯＳトランジスタのＢＳＩＭモデルのボディ
効果，移動度の変化等の諸効果もしくは特性等のパラメ
ータを求め，縮約前の各素子のパラメータを縮約前の回
路特性が縮約後の回路特性に正しく反映されるようにそ
のパラメータを平均値等にまとめ，まとめたパラメータ
により縮約後の回路特性の計算をするようにした。
削除される中間ノードの電圧を簡単なモデルから計算し
て仮の中間ノード電圧を定め，その中間ノード電圧に基
づいて，ＭＯＳトランジスタのＢＳＩＭモデルのボディ
効果，移動度の変化等の諸効果もしくは特性等のパラメ
ータを求め，縮約前の各素子のパラメータを縮約前の回
路特性が縮約後の回路特性に正しく反映されるようにそ
のパラメータを平均値等にまとめ，まとめたパラメータ
により縮約後の回路特性の計算をするようにした。
【００１３】図１は本発明の基本構成を示す。図１にお
いて，１は回路シミュレーション装置である。
いて，１は回路シミュレーション装置である。
【００１４】２は入力部であって，回路データ，信号デ
ータ等を入力するものである。３は回路縮約部であっ
て，複数の回路素子を一つの素子に縮約するものであ
る。
ータ等を入力するものである。３は回路縮約部であっ
て，複数の回路素子を一つの素子に縮約するものであ
る。
【００１５】４は出力部であって，縮約した回路を出力
するものである。５は簡単なモデルの計算式保持部であ
って，ＭＯＳトランジスタの２乗モデル等の簡単なモデ
ルの計算式を保持するものである。
するものである。５は簡単なモデルの計算式保持部であ
って，ＭＯＳトランジスタの２乗モデル等の簡単なモデ
ルの計算式を保持するものである。
【００１６】６は複雑なモデルの計算式保持部であっ
て，ＢＳＩＭモデル等の複雑なモデルの計算式を保持す
るものである。１０は仮の中間ノード電圧を計算する処
理であり，２乗モデル等の簡単なモデルにより縮約で削
除されるノードの電圧を計算するものである。
て，ＢＳＩＭモデル等の複雑なモデルの計算式を保持す
るものである。１０は仮の中間ノード電圧を計算する処
理であり，２乗モデル等の簡単なモデルにより縮約で削
除されるノードの電圧を計算するものである。
【００１７】１１は素子毎の効果もしくは特性等の縮約
後の回路の特性を求めるために必要なパラメータを計算
する処理であり，仮の中間ノード電圧に基づいてＢＳＩ
Ｍモデルのような複雑なモデルで素子のパラメータを計
算するものである。
後の回路の特性を求めるために必要なパラメータを計算
する処理であり，仮の中間ノード電圧に基づいてＢＳＩ
Ｍモデルのような複雑なモデルで素子のパラメータを計
算するものである。
【００１８】１２は縮約後の回路の特性を計算する処理
であり，仮の中間ノード電圧に基づいて求めたパラメー
タにより縮約した回路の特性を計算するものである。
であり，仮の中間ノード電圧に基づいて求めたパラメー
タにより縮約した回路の特性を計算するものである。
【００１９】
【作用】図１の本発明の基本構成の動作を説明する。回
路データ，入力信号データが入力部２より入力される。
回路縮約部３において，２乗モデルのような簡単なモデ
ルの計算式により縮約後に削除される中間ノードの電圧
を計算する。そして，複雑なモデルの計算式により各素
子毎の該効果，特性等のパラメータを仮の中間ノード電
圧，入力電圧に基づいて計算する。次に，縮約する前の
回路が並列回路，直列回路等に応じて縮約前の回路特性
が縮約後に正しく反映されるように，パラメータの平
均，加算値等で各素子のパラメータをまとめ，まとめた
パラメータと複雑なモデルの計算式により縮約後の回路
の特性を計算する。出力部４は縮約した回路の回路デー
タを出力する。
路データ，入力信号データが入力部２より入力される。
回路縮約部３において，２乗モデルのような簡単なモデ
ルの計算式により縮約後に削除される中間ノードの電圧
を計算する。そして，複雑なモデルの計算式により各素
子毎の該効果，特性等のパラメータを仮の中間ノード電
圧，入力電圧に基づいて計算する。次に，縮約する前の
回路が並列回路，直列回路等に応じて縮約前の回路特性
が縮約後に正しく反映されるように，パラメータの平
均，加算値等で各素子のパラメータをまとめ，まとめた
パラメータと複雑なモデルの計算式により縮約後の回路
の特性を計算する。出力部４は縮約した回路の回路デー
タを出力する。
【００２０】図２の回路例により本発明の基本構成を説
明する。図２は，二つのＭＯＳトランジスタの直列接続
回路を一つのＭＯＳトランジスタに縮約する場合を示
す。また，簡単なモデルの計算式の例として２乗モデ
ル，複雑なモデルの計算式の例としてＢＳＩＭモデルを
例として説明する。
明する。図２は，二つのＭＯＳトランジスタの直列接続
回路を一つのＭＯＳトランジスタに縮約する場合を示
す。また，簡単なモデルの計算式の例として２乗モデ
ル，複雑なモデルの計算式の例としてＢＳＩＭモデルを
例として説明する。
【００２１】図２ (a)， (b)において，４０，４１はそ
れぞれＭＯＳトランジスタ１，ＭＯＳトランジスタ２で
あって，直列接続されているものである。
れぞれＭＯＳトランジスタ１，ＭＯＳトランジスタ２で
あって，直列接続されているものである。
【００２２】４３は容量である。４５は素子ｘであっ
て，ＭＯＳトランジスタ１（４０）とＭＯＳトランジス
タ２（４１）を一つに縮約したものである。
て，ＭＯＳトランジスタ１（４０）とＭＯＳトランジス
タ２（４１）を一つに縮約したものである。
【００２３】ＢＳＩＭモデルにより，縮約した素子のソ
ースドレイン電流を求めるのに本発明を適用するものと
する。ＭＯＳトランジスタのＢＳＩＭモデルによるドレ
イン電流は以下の式で算出される。
ースドレイン電流を求めるのに本発明を適用するものと
する。ＭＯＳトランジスタのＢＳＩＭモデルによるドレ
イン電流は以下の式で算出される。
【００２４】以下において， ｖｇｓ：ゲートソース間電圧 ｖｔｈ；閾値電圧 ｖｄｓ；ソース・ドレイン間電圧 Ｉｄｓ：ドレイン電流 ｖｓｂ：ソース基板間電圧 ｘｕ０：垂直方向の電界のモビリティの変動係数 ｘｕ１：キャリアの速度飽和係数 ＣＯＸ：酸化膜に基づく定数 Ｗｅｆｆ：チャネルの幅 Ｌｅｆｆ：チャネルの長さ ｚｐｈｉ：フェルミレベル である。
【００２５】ｖｇｓ＞ｖｔｈの領域について考える。 ｖｄｓ＜ｖｄｓａｔの線形領域に対して， Ｉｄｓ＝〔（ｖｇｓ−ｖｔｈ）・ｖｄｓ−ｂｏｄｙ・ｖｄｓ2 ／２〕・β／（ １＋ｘｕ１・ｖｄｓ） ・・・・・・・・・・・(1) ｖｄｓ＞ｖｓａｔの飽和領域に対して， Ｉｄｓ＝β・（ｖｇｓ−ｖｔｈ）2 ／（２・ｂｏｄｙ・ａｒｇ）・・(2) ｘｕｌ，ｂｏｄｙ，ａｒｇは以下の補正係数である。
【００２６】ここに， β＝ｕｅｆｆ・ＣＯＸ・Ｗｅｆｆ／Ｌｅｆｆ ・・(3) ｕｅｆｆ＝ｕ０｛１＋ｘｕ０・（ｖｇｓ−ｖｔｈ）｝ ・・(4) ｘｕ０＝ｚｕ０−ｚｘ２ｕ０・ｖｓｂ） ・・(5) ここに，ｕ０はキリャアモビリティ，ｚｕｏはもとにな
る定数（電圧による変動のない基本の値），ｚｘ２ｕ０
はソース基板間電圧（ｖｓｂ）に対する電圧変動の補正
係数である。
る定数（電圧による変動のない基本の値），ｚｘ２ｕ０
はソース基板間電圧（ｖｓｂ）に対する電圧変動の補正
係数である。
【００２７】キャリアモビリティｕ０に対して， ｕ０(vds=0) ＝ＭＵＺ−ｚｘ２ｍｚ・ｖｓｂ ・・(6) （ＭＵＺは，ｖｄｓ＝０におけるソース基板間電圧によ
り変動しない基本のモビリティであり，ｚｘ２ｍｚはソ
ース基板間電圧ｖｓｂの変動に対する係数である）。
り変動しない基本のモビリティであり，ｚｘ２ｍｚはソ
ース基板間電圧ｖｓｂの変動に対する係数である）。
【００２８】 ｕ０(vds=VDDM)＝ｚｍｕｓ−ｚｘ２ｍｓ・ｖｓｂ ・・(7) （ＶＤＤＭは電源電圧であり，ｚｍｕｓはｖｄｓ＝ＶＤ
ＤＭ（電源電圧）におけるソース基板間電圧により変動
しない基本のモビリティであり，ｚｘ２ｍｓはソース基
板間電圧ｖｓｂの変動に対する係数である）。
ＤＭ（電源電圧）におけるソース基板間電圧により変動
しない基本のモビリティであり，ｚｘ２ｍｓはソース基
板間電圧ｖｓｂの変動に対する係数である）。
【００２９】 ｂｏｄｙ＝１＋ｇ・ｚｋ１／（２・（ｚｐｈｉ＋ｖｓｂ）1/2 ）・・(8) ここに， ｇ＝１−１／（１．７４４＋０．９３６４・（ｚｐｈｉ＋ｖｓｂ）） ・・・(9) ａｒｇ＝〔１＋ｖｃ＋（１＋２・ｖｃ）1/2 ／２ ・・・(10) ここに， ｖｃ＝ｘｕｌ・（ｖｇｓ−ｖｔｈ）／ｂｏｄｙ ・・・(11) 但し， ｘｕｌ＝ｚｕ１−ｚｘ２ｕｌ・ｖｓｂ＋ｚｘ３ｕｌ・（ｖｄｓ−ＶＤＤＭ） ・・・(12) （ｚｕ１は変動のない基本の値，ｚｘ２ｕ１，ｚｘ３ｕ
１は補正係数である）。
１は補正係数である）。
【００３０】以上のようなＢＳＩＭモデルにより縮約し
た素子の特性を求めるために，本発明では，まず，２乗
モデルを仮定し，中間ノードＡの電圧Ｖｎを計算する。
次に，その電圧Ｖｎ，電源電圧ＶＤＤＭ等に基づきＭＯ
Ｓトランジスタ１（４０）の（１＋ｘｕ１a ），ｕｅｆ
ｆa ，ｂｏｄｙa ，およびＭＯＳトランジスタ２（４
１）の（１＋ｘｕ１b ），ｕｅｆｆb ，ｂｏｄｙb 等の
効果もしくは特性等の縮約後の回路特性を求めるのに必
要なパラメータを縮約前のＭＯＳトランジスタについて
計算する。
た素子の特性を求めるために，本発明では，まず，２乗
モデルを仮定し，中間ノードＡの電圧Ｖｎを計算する。
次に，その電圧Ｖｎ，電源電圧ＶＤＤＭ等に基づきＭＯ
Ｓトランジスタ１（４０）の（１＋ｘｕ１a ），ｕｅｆ
ｆa ，ｂｏｄｙa ，およびＭＯＳトランジスタ２（４
１）の（１＋ｘｕ１b ），ｕｅｆｆb ，ｂｏｄｙb 等の
効果もしくは特性等の縮約後の回路特性を求めるのに必
要なパラメータを縮約前のＭＯＳトランジスタについて
計算する。
【００３１】一方，ＭＯＳトランジスタ１とＭＯＳトラ
ンジスタ２が直列接続の場合，次の(13)式が成立するよ
うに，従来と同様に縮約後のＭＯＳトランジスタのサイ
ズＬ T ，ＷT を計算する。
ンジスタ２が直列接続の場合，次の(13)式が成立するよ
うに，従来と同様に縮約後のＭＯＳトランジスタのサイ
ズＬ T ，ＷT を計算する。
【００３２】但し， ＬT ／ＷT ＝Ｌａ／Ｗａ＋Ｌｂ／Ｗｂ ・・・ (13) ＬT ；縮約後のＭＯＳトランジスタのチャネル長 ＷT ：縮約後のＭＯＳトランジスタのチャネル幅 Ｌａ：ＭＯＳトランジスタ１のチャネル長 Ｗa ：ＭＯＳトランジスタ１のチャネル幅 Ｌｂ：ＭＯＳトランジスタ２のチャネル長 Ｗｂ：ＭＯＳトランジスタ２のチャネル幅 次に，直列接続ＭＯＳトランジスタの縮約後のパラメー
タの平均を求める方法について説明する。
タの平均を求める方法について説明する。
【００３３】例えば，縮約前，縮約後のドレイン電流を
Ｉｄｓとする。任意のパラメータＡ（Ａａ，Ａｂ，
ＡT ）のみに着目する（他は０，１もしくは定数と扱
う）ドレイン電流Ｉｄｓは次のように表すことができ
る。
Ｉｄｓとする。任意のパラメータＡ（Ａａ，Ａｂ，
ＡT ）のみに着目する（他は０，１もしくは定数と扱
う）ドレイン電流Ｉｄｓは次のように表すことができ
る。
【００３４】 Ｉｄｓ＝ｆａ（Ｌａ，Ｗａ，Ａａ）（Ｖｎが含まれる）・・・・ Ｉｄｓ＝ｆｂ（Ｌｂ，Ｗｂ，Ａｂ）（Ｖｎが含まれる）・・・・’ Ｉｄｓ＝ｆT （ＬT ，ＷT ，ＡT ） ・・・・” この関係式から，Ａａ，Ａｂを定数とみて，ＡT を求め
ると（Ｉｄｓ，Ｖｎを消去し，ＡT をＬａ，Ｗａ，Ａ
ａ，Ｌｂ，Ｗｂ，Ａｂ，ＬT ，ＷT であらわす）， ＡT ＝ｇ（Ｌａ，Ｗａ，Ａａ，Ｌｂ，Ｗｂ，Ａｂ，ＬT ，ＷT ）・・ である。
ると（Ｉｄｓ，Ｖｎを消去し，ＡT をＬａ，Ｗａ，Ａ
ａ，Ｌｂ，Ｗｂ，Ａｂ，ＬT ，ＷT であらわす）， ＡT ＝ｇ（Ｌａ，Ｗａ，Ａａ，Ｌｂ，Ｗｂ，Ａｂ，ＬT ，ＷT ）・・ である。
【００３５】このとき，Ａａ，Ａｂは仮の中間ノード電
圧により計算する。一般的には，縮約前のパラメータＡ
を，式に従ってまとめ，ＡT と複雑なモデル計算式に
従って縮約後の回路特性を求める。
圧により計算する。一般的には，縮約前のパラメータＡ
を，式に従ってまとめ，ＡT と複雑なモデル計算式に
従って縮約後の回路特性を求める。
【００３６】例えば，ｘｕ１，ｕｅｆｆについて，注目
しているパラメータ以外のパラメータの影響を無視し
て，式を求めると， ＡT ・ＬT ／ＷT ＝Ａａ・Ｌａ／Ｗａ＋Ａｂ・Ｌｂ／Ｗｂ ・・・・(14) 即ち， ＡT ＝（Ａａ・Ｌａ／Ｗａ＋Ａｂ・Ｌｂ／Ｗｂ）ＷT ／ＬT ・・・・(15) と表すことができる。
しているパラメータ以外のパラメータの影響を無視し
て，式を求めると， ＡT ・ＬT ／ＷT ＝Ａａ・Ｌａ／Ｗａ＋Ａｂ・Ｌｂ／Ｗｂ ・・・・(14) 即ち， ＡT ＝（Ａａ・Ｌａ／Ｗａ＋Ａｂ・Ｌｂ／Ｗｂ）ＷT ／ＬT ・・・・(15) と表すことができる。
【００３７】ここで，Ａａ，Ａｂ，ＡT をそれぞれ代表
的にＡで表すと，Ａ＝１＋ｘｕ１・ｖｄｓ，Ａ＝１／ｕ
ｅｆｆである。そこで，例えば，ＢＳＩＭモデルのドレ
イン電流の算出式（上記(1) 式）を求める場合には，以
上の関係式（(15)式）を用いて， Ｉｄｓ＝〔（ｖｇｓ−ｖｔｈT ）・ｖｄｓ−ｂｏｄｙT ・ｖｄｓ2 ／２〕・β ／（１＋ｘｕ１T ・ｖｄｓ） ・・・(16) β＝ｕｅｆｆT ・ＣＯＸ・Ｗｅｆｆ／Ｌｅｆｆ ・・・(17) により計算する。
的にＡで表すと，Ａ＝１＋ｘｕ１・ｖｄｓ，Ａ＝１／ｕ
ｅｆｆである。そこで，例えば，ＢＳＩＭモデルのドレ
イン電流の算出式（上記(1) 式）を求める場合には，以
上の関係式（(15)式）を用いて， Ｉｄｓ＝〔（ｖｇｓ−ｖｔｈT ）・ｖｄｓ−ｂｏｄｙT ・ｖｄｓ2 ／２〕・β ／（１＋ｘｕ１T ・ｖｄｓ） ・・・(16) β＝ｕｅｆｆT ・ＣＯＸ・Ｗｅｆｆ／Ｌｅｆｆ ・・・(17) により計算する。
【００３８】他の効果，特性についても，中間ノード電
圧Ｖｎ，電源電圧ＶＤＤＭ等に応じてパラメータを求
め，パラメータをまとめて縮約後の特性を求める。例え
ばＢＳＩＭモデルにより求め，平均，加算等で縮約した
素子に各素子の諸特性が正しく反映されるように諸パラ
メータをまとめ，縮約後の回路の特性を求める（上記の
例は(15)式により平均を求めたが，特性によっては，単
純な加算等で良い場合がある）。
圧Ｖｎ，電源電圧ＶＤＤＭ等に応じてパラメータを求
め，パラメータをまとめて縮約後の特性を求める。例え
ばＢＳＩＭモデルにより求め，平均，加算等で縮約した
素子に各素子の諸特性が正しく反映されるように諸パラ
メータをまとめ，縮約後の回路の特性を求める（上記の
例は(15)式により平均を求めたが，特性によっては，単
純な加算等で良い場合がある）。
【００３９】本発明によれば，縮約前の中間ノードの電
圧に基づいて各素子のパラメータを求め，縮約後の特性
に反映させるようにしているので，複雑なモデルの計算
式により縮約前の特性を正しく反映した縮約後の回路特
性を得ることができる。
圧に基づいて各素子のパラメータを求め，縮約後の特性
に反映させるようにしているので，複雑なモデルの計算
式により縮約前の特性を正しく反映した縮約後の回路特
性を得ることができる。
【００４０】
【実施例】図３は本発明の装置構成の実施例である。図
３において，１５はＣＰＵである。
３において，１５はＣＰＵである。
【００４１】１６は記憶手段であって，入力信号デー
タ，回路データ，回路特性計算式，回路縮約のためのプ
ログラム，入出力制御のためのプログラム等を記憶する
ものである。
タ，回路データ，回路特性計算式，回路縮約のためのプ
ログラム，入出力制御のためのプログラム等を記憶する
ものである。
【００４２】１７は入力手段であって，マウス，キーボ
ード，磁気ディスク装置等の回路データ，入力信号デー
タ，回路計算式等を入力するものである。１８は出力手
段であって，ディスプレイ，プリンタ等の求められた回
路データを出力するもの，あるいは磁気ディスク装置等
の出力される回路データを記憶するものである。
ード，磁気ディスク装置等の回路データ，入力信号デー
タ，回路計算式等を入力するものである。１８は出力手
段であって，ディスプレイ，プリンタ等の求められた回
路データを出力するもの，あるいは磁気ディスク装置等
の出力される回路データを記憶するものである。
【００４３】記憶手段１６において，２２は入力信号デ
ータ記憶部であって，入力信号データを記憶するもので
ある。
ータ記憶部であって，入力信号データを記憶するもので
ある。
【００４４】２３は回路データ記憶部であって，回路デ
ータを記憶するものである。２４は回路縮約部であっ
て，回路データに基づいて回路を求め，複数の回路素子
を一つにまとめる回路縮約を行うものである。例えば，
ＭＯＳトランジスタの場合，チャネルの幅Ｗ，長さＬを
変更するものである（回路縮約部の詳細は後述する）。
ータを記憶するものである。２４は回路縮約部であっ
て，回路データに基づいて回路を求め，複数の回路素子
を一つにまとめる回路縮約を行うものである。例えば，
ＭＯＳトランジスタの場合，チャネルの幅Ｗ，長さＬを
変更するものである（回路縮約部の詳細は後述する）。
【００４５】２５’は回路縮約プログラムであって，縮
約後の回路の特性等を計算するものである。２６’は中
間ノード電圧保持部であって仮の中間ノード電圧を保持
するものである。
約後の回路の特性等を計算するものである。２６’は中
間ノード電圧保持部であって仮の中間ノード電圧を保持
するものである。
【００４６】２７’は各素子の計算結果保持部であっ
て，縮約前の素子毎に求められた効果，特性等のパラメ
ータを保持するものである。２８は出力部であって，縮
約した回路の特性等の回路データを保持し，出力するも
のである。
て，縮約前の素子毎に求められた効果，特性等のパラメ
ータを保持するものである。２８は出力部であって，縮
約した回路の特性等の回路データを保持し，出力するも
のである。
【００４７】３０は回路特性計算式保持部であって，簡
単なモデルの計算式，複雑なモデルの計算式等を保持す
るものである。３１は２乗モデル等の簡単なモデルの計
算式を保持する部分である。
単なモデルの計算式，複雑なモデルの計算式等を保持す
るものである。３１は２乗モデル等の簡単なモデルの計
算式を保持する部分である。
【００４８】３２はＢＳＩＭ等の複雑なモデルの計算式
を保持する部分である。３３は入出力制御部であって，
入力手段１７，出力手段１８の入出力制御を行うもので
ある。
を保持する部分である。３３は入出力制御部であって，
入力手段１７，出力手段１８の入出力制御を行うもので
ある。
【００４９】入力手段１７において，４０はマウスであ
る。４１はキーボードである。
る。４１はキーボードである。
【００５０】４２は磁気ディスク装置である（出力手段
でもある）。出力手段１８において，４２は磁気ディス
ク装置である。
でもある）。出力手段１８において，４２は磁気ディス
ク装置である。
【００５１】４３はディスプレイである。４４はプリン
タである。図４は本発明の実施例の装置構成の動作の関
係を表したブロック図である。
タである。図４は本発明の実施例の装置構成の動作の関
係を表したブロック図である。
【００５２】２０は回路シミュレーション装置である。
２１は入力部であって，入力された入力信号データ，回
路データ等のバッファである。
２１は入力部であって，入力された入力信号データ，回
路データ等のバッファである。
【００５３】２２は入力信号データ記憶部である。２３
は回路データ記憶部である。２４は回路縮約部である。
は回路データ記憶部である。２４は回路縮約部である。
【００５４】２５は仮の中間ノード電圧を計算する処理
であって，２乗モデル等の簡単なモデルにより縮約で削
除される中間ノードの電圧（仮の中間ノード電圧）を計
算するものである。
であって，２乗モデル等の簡単なモデルにより縮約で削
除される中間ノードの電圧（仮の中間ノード電圧）を計
算するものである。
【００５５】２６は素子毎の効果，特性等のパラメータ
を計算して求める処理であって，仮の中間ノード電圧に
基づいて素子の特性をＢＳＩＭモデル等の複雑なモデル
により計算するものである。
を計算して求める処理であって，仮の中間ノード電圧に
基づいて素子の特性をＢＳＩＭモデル等の複雑なモデル
により計算するものである。
【００５６】２７は縮約回路の特性を計算する処理であ
って，求められたパラメータ（平均等でまとめられたパ
ラメータ）により複雑なモデルの計算式により縮約後の
回路特性を計算するものである。
って，求められたパラメータ（平均等でまとめられたパ
ラメータ）により複雑なモデルの計算式により縮約後の
回路特性を計算するものである。
【００５７】２８は出力部であって，求められた回路デ
ータを保持し，出力するものである。３０は回路特性計
算式保持部である。
ータを保持し，出力するものである。３０は回路特性計
算式保持部である。
【００５８】３１は２乗モデル等の簡単なモデルの計算
式を保持する部分である。３２はＢＳＩＭ等の複雑なモ
デルの計算式を保持する部分である。３０’は入力信号
データ，回路データを表す。
式を保持する部分である。３２はＢＳＩＭ等の複雑なモ
デルの計算式を保持する部分である。３０’は入力信号
データ，回路データを表す。
【００５９】３１’は出力データであって，計算結果の
出力データを表す。図３，図４の構成の動作を説明す
る。入力信号データ，回路データ３０’が入力部２１よ
り回路シミュレーション装置２０に入力され，入力信号
は入力信号データ記憶部２２に記憶され，回路データは
回路データ記憶部２３に記憶される。
出力データを表す。図３，図４の構成の動作を説明す
る。入力信号データ，回路データ３０’が入力部２１よ
り回路シミュレーション装置２０に入力され，入力信号
は入力信号データ記憶部２２に記憶され，回路データは
回路データ記憶部２３に記憶される。
【００６０】回路縮約部２４は回路データに基づいて，
回路を生成し，縮約できる回路は回路縮約し，縮約後の
回路特性を求める。縮約後の回路特性を求めるる手順は
次のとおりである。
回路を生成し，縮約できる回路は回路縮約し，縮約後の
回路特性を求める。縮約後の回路特性を求めるる手順は
次のとおりである。
【００６１】仮の中間ノード電圧を計算する処理２５は
２乗モデル等の簡単なモデルにより縮約後に削除される
ノードの中間ノード電圧を計算する。次いで，その仮の
中間ノード電圧，入力電圧等に基づいてＢＳＩＭモデル
等の複雑なモデルにより削除前の各素子の素子毎の諸効
果，特性等のパラメータを計算する。そして，素子毎の
パラメータを計算する処理２６の計算結果により縮約す
る各素子のパラメータをまとめ，そのまとめられたパラ
メータにより複雑なモデルの縮約後の回路特性を計算す
る。縮約後の特性の計算における縮約後の各素子の特性
のまとめは，縮約する回路が並列回路，直列回路等に応
じて，縮約前の特性の平均，加算値等縮約後の回路が縮
約前の特性に正しく反映されるようにまとめる。
２乗モデル等の簡単なモデルにより縮約後に削除される
ノードの中間ノード電圧を計算する。次いで，その仮の
中間ノード電圧，入力電圧等に基づいてＢＳＩＭモデル
等の複雑なモデルにより削除前の各素子の素子毎の諸効
果，特性等のパラメータを計算する。そして，素子毎の
パラメータを計算する処理２６の計算結果により縮約す
る各素子のパラメータをまとめ，そのまとめられたパラ
メータにより複雑なモデルの縮約後の回路特性を計算す
る。縮約後の特性の計算における縮約後の各素子の特性
のまとめは，縮約する回路が並列回路，直列回路等に応
じて，縮約前の特性の平均，加算値等縮約後の回路が縮
約前の特性に正しく反映されるようにまとめる。
【００６２】出力部２８は縮約後の回路特性を求める処
理２７の計算結果を出力データ３１’として出力する。
図５は本発明の回路縮約部のフローチャートである。
理２７の計算結果を出力データ３１’として出力する。
図５は本発明の回路縮約部のフローチャートである。
【００６３】Ｓ１ 入力信号データ，回路データ，簡単
なモデルの計算式（２乗特性）により，縮約前の回路に
おける各素子の中間ノードの電圧を計算する。また，縮
約後の回路のゲート長ＬT ，ゲート幅ＷT 等を計算する
（(13)式に従う）。
なモデルの計算式（２乗特性）により，縮約前の回路に
おける各素子の中間ノードの電圧を計算する。また，縮
約後の回路のゲート長ＬT ，ゲート幅ＷT 等を計算する
（(13)式に従う）。
【００６４】Ｓ２ 求めた中間ノードの電圧，ゲートサ
イズ等を保持する。 Ｓ３ 複雑なモデルの計算式と仮の中間ノード電圧によ
り，縮約前のトランジスタ毎の諸効果，特性等のパラメ
ータを計算する（におけるＡａ，Ａｂを計算する）。 ，Ｓ４ 各素子のパラメータを保持する。
イズ等を保持する。 Ｓ３ 複雑なモデルの計算式と仮の中間ノード電圧によ
り，縮約前のトランジスタ毎の諸効果，特性等のパラメ
ータを計算する（におけるＡａ，Ａｂを計算する）。 ，Ｓ４ 各素子のパラメータを保持する。
【００６５】Ｓ５ 縮約後の素子のパラメータをまとめ
る。まとめ方は平均，加算等縮約前の回路の構成により
異なり，縮約前の特性が縮約後の特性に正しく反映され
るようにする。例えば，式を計算する。式より縮約
後のパラメータを計算する。
る。まとめ方は平均，加算等縮約前の回路の構成により
異なり，縮約前の特性が縮約後の特性に正しく反映され
るようにする。例えば，式を計算する。式より縮約
後のパラメータを計算する。
【００６６】Ｓ６ 各効果のまとめの結果により縮約後
の特性を計算する（例えば，(16)，(17)式を計算す
る）。
の特性を計算する（例えば，(16)，(17)式を計算す
る）。
【００６７】
【発明の効果】本発明によれば，回路縮約後の回路特性
を正確なモデルの計算式により求めることができる。そ
のため，縮約後に求められる回路特性の精度を大幅に向
上させることができる。
を正確なモデルの計算式により求めることができる。そ
のため，縮約後に求められる回路特性の精度を大幅に向
上させることができる。
【図１】本発明の基本構成を示す図である。
【図２】本発明の基本構成を説明するための回路例を示
す図である。
す図である。
【図３】本発明の装置構成実施例を示す図である。
【図４】本発明の実施例の装置構成のブロック図であ
る。
る。
【図５】本発明の回路縮約部のフローチャートを示す図
である。
である。
【図６】従来の回路シミュレーション装置を示す図であ
る。
る。
１：回路シミュレーション装置 ２：入力部 ３：回路縮約部 ４：出力部 ５：簡単なモデルの計算式保持部 ６：複雑なモデルの計算式保持部
Claims (3)
- 【請求項１】 複数の回路素子を一個の回路素子に縮約
して回路シミュレーョンを行う回路シミュレーション装
置において，回路縮約部と簡単なモデルの計算式保持部
と複雑なモデルの計算式保持部を備え，入力された回路
データにより生成される回路の各素子の中間ノードの電
圧を簡単なモデルの計算式により計算して求め，該中間
ノード電圧と複雑なモデルの計算式により縮約前の各素
子の効果もしくは特性等のパラメータを求め，該パラメ
ータに基づいて複雑なモデルの計算式により縮約後の回
路特性を求め，回路データとして出力することを特徴と
する回路シミュレーション装置。 - 【請求項２】 請求項１において，縮約する回路はＭＯ
Ｓトランジスタ回路であり，簡単なモデルの計算式によ
り縮約前の回路の中間ノード電圧を求め，該中間ノード
電圧と複雑なモデルの計算式による縮約前の回路の各Ｍ
ＯＳトランジスタの該パラメータを求め，該パラメータ
と複雑なモデルの計算式により縮約後の回路の特性を求
め，回路データとして出力することを特徴とする回路シ
ミュレーション装置。 - 【請求項３】 回路データ，入力信号に基づいて複数の
回路素子を一個の回路素子に縮約し，回路シミュレーシ
ョンを行う回路シミュレーション装置において，簡単な
モデルの計算式と複雑なモデルの計算式を保持し，入力
された回路データにより生成される回路の各素子の中間
ノードの電圧を簡単なモデルの計算式により計算して求
め，該中間ノード電圧と複雑なモデルの計算式により縮
約前の各素子の効果もしくは特性等のパラメータを求
め，該パラメータに基づいて縮約後の回路特性を求め，
回路データとして出力することを特徴とする回路シミュ
レーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6206900A JPH0877209A (ja) | 1994-08-31 | 1994-08-31 | 回路シミュレーション装置および回路シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6206900A JPH0877209A (ja) | 1994-08-31 | 1994-08-31 | 回路シミュレーション装置および回路シミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0877209A true JPH0877209A (ja) | 1996-03-22 |
Family
ID=16530930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6206900A Withdrawn JPH0877209A (ja) | 1994-08-31 | 1994-08-31 | 回路シミュレーション装置および回路シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0877209A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019073726A1 (ja) * | 2017-10-13 | 2019-04-18 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 |
-
1994
- 1994-08-31 JP JP6206900A patent/JPH0877209A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019073726A1 (ja) * | 2017-10-13 | 2019-04-18 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 |
| US11284033B2 (en) | 2017-10-13 | 2022-03-22 | Sony Semiconductor Solutions Corporation | Solid-state image sensor, method of driving solid-state image sensor, and electronic apparatus |
| US11659300B2 (en) | 2017-10-13 | 2023-05-23 | Sony Semiconductor Solutions Corporation | Solid-state image sensor, method of driving solid-state image sensor, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11537841B2 (en) | System and method for compact neural network modeling of transistors | |
| US7703050B2 (en) | Optimization for circuit design | |
| TWI444844B (zh) | 模擬參數校正技術 | |
| Yeh et al. | Automated physical modeling of nonlinear audio circuits for real-time audio effects—Part I: Theoretical development | |
| US20080109106A1 (en) | Automated migration of analog and mixed-signal vlsi design | |
| US5825673A (en) | Device, method, and software products for extracting circuit-simulation parameters | |
| CN101770536B (zh) | 将以电流模式运行的电子器件迁移到目标技术的方法 | |
| US20220114317A1 (en) | Systems, methods, and computer program products for transistor compact modeling using artificial neural networks | |
| US8594989B2 (en) | Compensating for variations in device characteristics in integrated circuit simulation | |
| JP5504506B2 (ja) | シミュレーション方法及びシミュレーション装置 | |
| JP4882747B2 (ja) | ばらつきシミュレーション・システム | |
| US8849643B2 (en) | Table-lookup-based models for yield analysis acceleration | |
| US7606693B2 (en) | Circuit simulation with decoupled self-heating analysis | |
| JP4966331B2 (ja) | 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体 | |
| JP2010108360A (ja) | シミュレーション方法、情報処理装置およびプログラム | |
| Wu et al. | Delay models and speed improvement techniques for RC tree interconnections among small-geometry CMOS inverters | |
| JPH0877209A (ja) | 回路シミュレーション装置および回路シミュレーション方法 | |
| JP2005259778A (ja) | 半導体装置の信頼性シミュレーション方法 | |
| US7552040B2 (en) | Method and system for modeling logical circuit blocks including transistor gate capacitance loading effects | |
| US20110257943A1 (en) | Node-based transient acceleration method for simulating circuits with latency | |
| US20100262409A1 (en) | Blended model interpolation | |
| US8418089B2 (en) | Computer readable non-transitory medium storing design aiding program, design aiding apparatus, and design aiding method for determining performance index of an integrated circuit in worst case operation conditions | |
| US8332199B1 (en) | Graphical user interface for viewing intermediate calculations from a device model | |
| Valiollahi et al. | A simple general-purpose IV model for all operating modes of deep submicron MOSFETs | |
| JP2003271692A (ja) | 半導体集積回路の回路シミュレーション装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |