WO2018198957A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- WO2018198957A1 WO2018198957A1 PCT/JP2018/016267 JP2018016267W WO2018198957A1 WO 2018198957 A1 WO2018198957 A1 WO 2018198957A1 JP 2018016267 W JP2018016267 W JP 2018016267W WO 2018198957 A1 WO2018198957 A1 WO 2018198957A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- terminal
- electrode
- switching element
- semiconductor device
- sealing resin
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 144
- 238000007789 sealing Methods 0.000 claims abstract description 87
- 229920005989 resin Polymers 0.000 claims abstract description 86
- 239000011347 resin Substances 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000011810 insulating material Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 description 17
- 230000001965 increasing effect Effects 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000005304 joining Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910018507 Al—Ni Inorganic materials 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 206010028980 Neoplasm Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 201000011510 cancer Diseases 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Definitions
- the present disclosure relates to a semiconductor device.
- Si switching elements and SiC switching elements are known as switching elements.
- SiC switching elements include, for example, SiC-MOSFETs (Metal-Oxide-Semiconductor Field Effect Transistor), SiC-Bipolar Transistors (Bipolar Transistor, etc.). including.
- One object of the present disclosure is to provide a more suitable semiconductor device.
- it is an object to provide a semiconductor device capable of achieving high withstand voltage and high response speed.
- a switching element having a first electrode, a second electrode, and a third electrode, and the second electrode in a state where a potential difference is applied between the first electrode and the third electrode.
- a switching element whose on / off is controlled between the first electrode and the third electrode by applying a driving voltage between the third electrode, a substrate having a front surface and a back surface and made of an insulating material, A surface conductive layer formed on the surface of the substrate, the surface conductive layer including a first electrode portion to which the first electrode of the switching element is bonded, and the first electrode portion through the first electrode portion.
- the first to third terminals are spaced apart from each other in a second direction that is perpendicular to both the thickness direction and the first direction, and the first terminal is the first terminal in the second direction.
- a semiconductor comprising: a base side portion located on the switching element side of three terminals; and a tip side portion located on a tip side exposed from the sealing resin of the first and third terminals in the first direction.
- a switching element having a first electrode, a second electrode, and a third electrode, wherein the second electrode is provided with a potential difference between the first electrode and the third electrode.
- a switching element whose on / off is controlled between the first electrode and the third electrode by applying a driving voltage between the third electrode, a substrate having a front surface and a back surface and made of an insulating material, A surface conductive layer formed on the surface of the substrate and including a first electrode portion to which the first electrode of the switching element is bonded; and the first electrode portion through the first electrode portion.
- the first to third terminals are spaced apart from each other in a second direction that is perpendicular to both the thickness direction and the first direction, and the first terminal is the first terminal in the second direction.
- the third terminal is located on the outermost side, and the distance between the first terminal and the third terminal in the second direction is greater than the distance between the third terminal and the second terminal in the second direction.
- a semiconductor device is also provided.
- a switching element having a first electrode, a second electrode, and a third electrode, wherein the second electrode is provided with a potential difference between the first electrode and the third electrode.
- a switching element in which on / off control is performed between the first electrode and the third electrode by applying a driving voltage between the third electrode and a first electrode in which the first electrode of the switching element is joined A first terminal including a portion, a second terminal electrically connected to the second electrode, a third terminal electrically connected to the third electrode, at least a part of the first electrode portion, and the first to third terminals.
- Sealing resin that covers the switching element in part and the first to third terminals are the same from the sealing resin along a first direction that is perpendicular to the thickness direction of the switching element. Protruding to the side The first to third terminals are separated from each other in a second direction perpendicular to both the thickness direction and the first direction, and the first terminal is The sealing resin is located on the outermost side among the first to third terminals, and the sealing resin is disposed between the first terminal and the third terminal in the second direction, and the first terminal and the third terminal in the first direction. A root side portion located on the switching element side of the third terminal, and a tip side portion located on the tip side exposed from the sealing resin of the first and third terminals in the first direction.
- a semiconductor device is provided.
- a switching element having a first electrode, a second electrode, and a third electrode, wherein the second electrode is provided with a potential difference between the first electrode and the third electrode.
- a switching element in which on / off control is performed between the first electrode and the third electrode by applying a driving voltage between the third electrode and a first electrode in which the first electrode of the switching element is joined A first terminal including a portion, a second terminal electrically connected to the second electrode, a third terminal electrically connected to the third electrode, a fourth terminal electrically connected to the third electrode, and the first electrode portion And at least a part of each of the first to fourth terminals and a sealing resin that covers the switching element, and each of the first to fourth terminals is perpendicular to the thickness direction of the switching element.
- the first to fourth terminals are spaced apart from each other in a second direction perpendicular to both the thickness direction and the first direction, In the second direction, the third terminal is located most centrally among the first to fourth terminals, and an inductance between the third electrode and the third terminal is the third electrode and the fourth terminal.
- a semiconductor device having a smaller inductance than that between the terminals is provided.
- FIG. 1 is a perspective view illustrating a semiconductor device according to a first embodiment of the present disclosure.
- FIG. 3 is a perspective view illustrating a main part of the semiconductor device according to the first embodiment of the present disclosure.
- 1 is a plan view showing a semiconductor device according to a first embodiment of the present disclosure.
- FIG. 3 is a plan view of a principal part showing the semiconductor device according to the first embodiment of the present disclosure.
- FIG. 3 is a bottom view illustrating the semiconductor device according to the first embodiment of the present disclosure.
- FIG. 3 is a right side view illustrating the semiconductor device according to the first embodiment of the present disclosure.
- FIG. 3 is a right side view of the main part showing the semiconductor device according to the first embodiment of the present disclosure.
- FIG. 1 is a front view illustrating a semiconductor device according to a first embodiment of the present disclosure.
- FIG. 5 is a cross-sectional view of a principal part taken along line IX-IX in FIG. 4.
- FIG. 5 is a cross-sectional view taken along line XX in FIG. 4.
- It is a top view showing a semiconductor device concerning a 2nd embodiment of this indication.
- It is a top view showing a semiconductor device concerning a 3rd embodiment of this indication.
- It is a top view showing a semiconductor device concerning a 4th embodiment of this indication.
- It is a top view showing a semiconductor device concerning a 5th embodiment of this indication.
- It is a top view showing a semiconductor device concerning a 6th embodiment of this indication.
- the semiconductor device A1 of this embodiment includes a substrate 1, a front surface conductive layer 2, a back surface conductive layer 3, a switching element 4, a drain terminal 51, a gate terminal 52, a source terminal 53, a source sense terminal 54, a gate wire 62, and a plurality of sources.
- a wire 63, a source sense wire 64, and a sealing resin 7 are provided.
- FIG. 1 is a perspective view showing the semiconductor device A1.
- FIG. 2 is a main part perspective view showing the semiconductor device A1.
- FIG. 3 is a plan view showing the semiconductor device A1.
- FIG. 4 is a main part plan view showing the semiconductor device A1.
- FIG. 5 is a bottom view showing the semiconductor device A1.
- FIG. 6 is a right side view showing the semiconductor device A1.
- FIG. 7 is a right side view of the main part showing the semiconductor device A1.
- FIG. 8 is a front view showing the semiconductor device A1.
- FIG. 9 is a cross-sectional view of a principal part taken along line IX-IX in FIG. 10 is a cross-sectional view taken along line XX of FIG.
- the sealing resin 7 is indicated by an imaginary line in FIG. 2, and the sealing resin 7 is omitted in FIGS. 4 and 7.
- the z direction is an example of the thickness direction
- the y direction is an example of the first direction
- the x direction is an example of the second direction
- the substrate 1 is a plate-like member made of an insulating material and supports the switching element 4. As shown in FIG. 4, in the present embodiment, the substrate 1 has a rectangular shape as viewed in the z direction.
- substrate 1 is not specifically limited, For example, it consists of ceramics, such as an alumina, aluminum nitride, silicon nitride, boron nitride, a graphite.
- the substrate 1 has a front surface 11 and a back surface 12. The front surface 11 and the back surface 12 are planes facing opposite sides in the z direction.
- the surface conductive layer 2 is formed on the surface 11 of the substrate 1 and is mainly for constituting a conduction path to the switching element 4.
- the material of the surface conductive layer 2 is not particularly limited, and may be formed of a metal such as Cu or an alloy thereof, and may have a plating layer such as Ni or Ag if necessary.
- the method for forming the surface conductive layer 2 is not particularly limited. For example, a metal plate member may be bonded to the surface 11 of the substrate 1.
- the surface conductive layer 2 has a drain electrode portion 21, a source electrode portion 23, and a plurality of isolated portions 25.
- the drain electrode portion 21 is a portion where the switching element 4 is mounted and the drain terminal 51 is joined, and is an example of a first electrode portion.
- the drain electrode portion 21 has a size that occupies a majority of the surface conductive layer 2. More specifically, the drain electrode portion 21 includes a portion that covers most of the upper portion of the substrate 1 in the y direction view, a portion that covers the right end portion of the lower portion of the substrate 1 in the y direction view, Have In the present embodiment, the drain electrode portion 21 has two notches 215. The two notches 215 are formed on both sides in the x direction of the drain electrode portion 21 and are recessed inward in the x direction from the edge of the drain electrode portion 21 in the x direction.
- the source electrode portion 23 is a portion that is electrically connected to a later-described source electrode 43 of the switching element 4 and to which the source terminal 53 is joined, and is an example of a third electrode portion.
- the source electrode part 23 is separated from the drain electrode part 21.
- the source electrode portion 23 is adjacent to the lower portion of the drain electrode portion 21 in the y direction diagram in the x direction, and in the present embodiment, has a substantially rectangular shape when viewed in the z direction.
- the plurality of notches 215 are separated from the drain electrode part 21 and the source electrode part 23, and are insulated from the drain electrode part 21, the source electrode part 23, and the switching element 4. That is, the plurality of notches 215 are portions that do not constitute a conduction path to the switching element 4.
- two isolated portions 25 are provided, but this is an example, and the number of isolated portions 25 is not particularly limited.
- the two isolated portions 25 are arranged so as to be individually accommodated in the two notched portions 215 of the drain electrode portion 21.
- the back surface conductive layer 3 is formed on the back surface 12 of the substrate 1.
- the back surface conductive layer 3 is insulated from the drain electrode portion 21 and the switching element 4.
- the back surface conductive layer 3 is formed in a size and shape that covers most of the back surface 12 of the substrate 1. That is, the back surface conductive layer 3 overlaps substantially the entire drain electrode portion 21 and the switching element 4 as viewed in the z direction.
- the switching element 4 is a switching element having Si or SiC as a base material, and is an element that realizes a switching function to be performed by the semiconductor device A1.
- Examples of the switching element 4 include SiC-MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor), SiC-Bipolar Transistor (Bipolar Transistor), and SiC-JFET (Junction Field Transistor Transistor TransTransistor).
- SiC-MOSFET Metal-Oxide-Semiconductor Field Effect Transistor
- SiC-Bipolar Transistor SiC-Bipolar Transistor
- SiC-JFET Joint Field Transistor Transistor Transistor Transistor
- the switching element 4 has a drain electrode 41 formed on the chip back surface side, a gate electrode 42 and a source electrode 43 formed on the chip surface side.
- the drain electrode 41 is an example of a first electrode.
- the drain electrode 41 is formed on the surface of the switching element 4 that faces the drain electrode portion 21.
- the gate electrode 42 is an example of a second electrode, and is formed on the surface of the switching element 4 opposite to the surface on which the drain electrode 41 is formed.
- the source electrode 43 is an example of a third electrode, and is formed on the same surface of the switching element 4 as the surface on which the gate electrode 42 is formed.
- the source electrode 43 is significantly larger than the gate electrode 42 and occupies most of one side of the switching element 4.
- a SiC-MOSFET having a large number of trench structures is formed on the surface of the semiconductor substrate below the source electrode 43, and the source electrode and gate electrode of each transistor element are connected in parallel to the source electrode 43 and gate electrode. Has a configuration.
- the drain electrode 41 and the source electrode 43 are turned on / off by applying a driving voltage to the gate electrode 42 and the source electrode 43 in a state where a potential difference is applied to the drain electrode 41 and the source electrode 43.
- the switching element 4 is mounted on the substrate 1 by bonding the drain electrode 41 of the switching element 4 to the drain electrode portion 21 of the surface conductive layer 2 with a bonding material 49.
- the bonding material 49 is a conductive bonding material formed using, for example, TiNiAg-based solder, SnAgCu-based solder, or baked Ag so that the drain electrode 41 of the switching element 4 and the drain electrode portion 21 of the surface conductive layer 2 are electrically connected. is there.
- the switching element 4 has a rectangular shape having four outer end edges 45.
- two outer end edges 45 are arranged along the x direction, and the other two outer end edges 45 are arranged along the y direction.
- the drain terminal 51, the gate terminal 52, the source terminal 53, and the source sense terminal 54 constitute a conduction path between the outside of the semiconductor device A1 and the switching element 4, and the semiconductor device A1 is formed on, for example, a circuit board (not shown). Used when implementing.
- the drain terminal 51, the gate terminal 52, the source terminal 53, and the source sense terminal 54 are formed by cutting, for example, a metal lead frame, and are made of a metal such as Cu.
- the drain terminal 51 is electrically connected to the drain electrode 41 of the switching element 4 through the drain electrode portion 21, and is an example of a first terminal. As shown in FIG. 1 to FIG. 4 and FIG. 7, the drain terminal 51 extends along the y direction, and has a joint portion 511, a bent portion 512, and a tip 513.
- the joint portion 511 is a portion joined to the drain electrode portion 21 and is a root portion of the drain terminal 51.
- the bonding method between the bonding portion 511 and the drain electrode portion 21 there are no particular limitations on the bonding method between the bonding portion 511 and the drain electrode portion 21, and various methods such as bonding using a conductive bonding material, ultrasonic bonding, and resistance welding may be appropriately employed. In this embodiment, a conductive bonding material is used.
- the bent portion 512 is a bent portion connected to the joint portion 511 and has a shape in which a portion between the bent portion 512 and the tip 513 is separated from the back surface conductive layer 3 in the z direction.
- the tip 513 is the tip of the drain terminal 51 located on the side opposite to the joint 511.
- the drain terminal 51 is disposed on the outermost side (right side in the figure) in the x direction when viewed in the z direction.
- the source terminal 53 is electrically connected to the source electrode 43 of the switching element 4 through the source electrode portion 23, and is an example of a third terminal. As shown in FIGS. 1 to 4, the source terminal 53 extends along the y direction, and has a joint portion 531, a bent portion 532, and a tip 533.
- the joint portion 531 is a portion joined to the source electrode portion 23 and is a base portion of the source terminal 53.
- the bonding method between the bonding portion 531 and the source electrode portion 23 and various methods such as bonding using a conductive bonding material, ultrasonic bonding, and resistance welding may be appropriately employed. In this embodiment, a conductive bonding material is used.
- the bent portion 532 is a bent portion connected to the joint portion 531, and has a shape that separates the portion between the bent portion 532 and the tip 533 from the back surface conductive layer 3 in the z direction.
- the tip 533 is the tip of the source terminal 53 located on the opposite side to the joint portion 531.
- the source terminal 53 is adjacent to the drain terminal 51 in the x direction when viewed in the z direction.
- the gate terminal 52 is electrically connected to the gate electrode 42 of the switching element 4 and is an example of a second terminal. As shown in FIGS. 1 to 4, the gate terminal 52 extends along the y direction, and has a joint portion 521, a bent portion 522, and a tip 523.
- the bonding portion 521 is a portion bonded to the surface 11 of the substrate 1 and is a base portion of the gate terminal 52.
- the joining method between the joining portion 521 and the surface 11 of the substrate 1 is not particularly limited, and for example, joining using various joining materials may be appropriately employed.
- the bent portion 522 is a bent portion connected to the joint portion 521, and has a shape that separates the portion between the bent portion 522 and the tip 523 from the back surface conductive layer 3 in the z direction.
- the tip 523 is the tip of the gate terminal 52 located on the opposite side to the joint 521.
- the gate terminal 52 is disposed on the opposite side in the x direction from the drain terminal 51 with respect to the source terminal 53 as viewed in the z direction.
- the source sense terminal 54 is electrically connected to the source electrode 43 of the switching element 4 and is an example of a fourth terminal. As shown in FIGS. 1 to 4, the source sense terminal 54 extends along the y direction, and has a joint portion 541, a bent portion 542, and a tip 543.
- the bonding portion 541 is a portion bonded to the surface 11 of the substrate 1 and is a root portion of the source sense terminal 54.
- the joining method between the joint portion 541 and the surface 11 of the substrate 1 is not particularly limited, and for example, joining using various joining materials may be appropriately employed.
- the bent portion 542 is a bent portion connected to the joint portion 541 and has a shape in which a portion between the bent portion 542 and the tip 543 is separated from the back surface conductive layer 3 in the z direction.
- the tip 543 is the tip of the source sense terminal 54 located on the side opposite to the joint portion 541.
- the source sense terminal 54 is arranged on the opposite side in the x direction from the drain terminal 51 with respect to the source terminal 53 in the z direction.
- the gate terminal 52 and the source terminal 53 are arranged in the x direction. It is arranged between. Note that the gate wire 62 and the source sense wire 64 can be interchanged with each other.
- the arrangement of the gate terminal 52 and the source sense terminal 54 in the x direction is not limited to the illustrated configuration, and the positions of the gate terminal 52 and the source sense terminal 54 are interchanged with each other in the illustrated configuration. It may be a configuration. This is the same in the following embodiments.
- the gate terminal 52, the source terminal 53, and the source sense terminal 54 do not necessarily have the bent portions 522, 532, and 542.
- a flat gate terminal 52, a source terminal 53, and a source sense terminal 54 that do not have a bent portion are arranged at positions spaced from the back surface conductive layer 3 in the z direction, and the gate terminal 52, source terminal 53, and The source sense terminal 54 may be configured to join the gate wire 62, the source wire 63, and the source sense wire 64, respectively.
- the manufacturing cost can be reduced while increasing the distances between the gate terminal 52, the source terminal 53 and the source sense terminal 54, and the back surface conductive layer 3.
- the distance d13 between the center line C1 of the drain terminal 51 and the center line C3 of the source terminal 53 in the x direction is the distance between the center line C3 of the source terminal 53 and the center line C4 of the source sense terminal 54. It is larger than d34.
- the distance d13 is greater than the distance d24 between the center line C2 of the gate terminal 52 and the center line C4 of the source sense terminal 54.
- the distance d24 and the distance d34 are substantially the same.
- the tip 513 of the drain terminal 51, the tip 523 of the gate terminal 52, the tip 533 of the source terminal 53, and the tip 543 of the source sense terminal 54 are substantially in the z-direction position. The same. Further, the positions in the z direction of the portions where the drain terminal 51, the gate terminal 52, the source terminal 53, and the source sense terminal 54 protrude from the sealing resin 7 are substantially the same.
- a virtual line obtained by extending the center line C3 of the source terminal 53 in the y direction intersects with the switching element 4.
- a virtual line obtained by extending the center line C ⁇ b> 1 of the drain terminal 51 in the y direction does not intersect the switching element 4.
- the gate wire 62 is bonded to the gate electrode 42 of the switching element 4 and the junction 521 of the gate terminal 52, and the gate electrode 42 and the gate terminal 52 of the switching element 4 are connected to each other. Conducted.
- the material or the like of the gate wire 62 is not particularly limited, and in the present embodiment, a wire made of Ai—Ni is used.
- the gate electrode 42 and the gate terminal 52 are electrically connected by the single gate wire 62. Further, the gate wire 62 is inclined with respect to both the x direction and the y direction when viewed in the z direction.
- each of the plurality of source wires 63 is joined to the source electrode 43 of the switching element 4 and the source electrode portion 23 of the surface conductive layer 2. 4, the source electrode 43, the source electrode portion 23, and the source terminal 53 are electrically connected.
- the material etc. of the source wire 63 are not specifically limited, In this embodiment, the wire which consists of Al is used.
- the wire diameter of the source wire 63 is larger than the wire diameter of the gate wire 62 and the wire diameter of the source sense wire 64.
- each of the plurality of source wires 63 is arranged along the y direction and spaced apart from each other in the x direction. In the present embodiment, four source wires 63 are provided.
- the source sense wire 64 is joined to the source electrode 43 of the switching element 4 and the junction 541 of the source sense terminal 54, and the source electrode 43 and the source terminal 53 of the switching element 4. And conducting.
- the material or the like of the source sense wire 64 is not particularly limited, and in this embodiment, a plurality of wires made of Al—Ni that are thicker than the wire used for connecting the gate electrode are used. Further, in the present embodiment, the source electrode 43 and the source terminal 53 are electrically connected by one source sense wire 64 having the same thickness as the wire of the gate electrode. Further, the source sense wire 64 is inclined with respect to both the x direction and the y direction when viewed in the z direction.
- Both the source terminal 53 and the source sense terminal 54 are electrically connected to the source electrode 43 of the switching element 4. Specifically, the source terminal 53 and the source sense terminal 54 are conducted only by a conduction path in which the source electrode unit 23, the plurality of source wires 63, the source electrode 43, and the source sense wire 64 are connected in series. That is, the source terminal 53 and the source sense terminal 54 are conducted only through a conduction path including the source electrode 43, and are not conducted through a conduction path not including the source electrode 43.
- the resistance and inductance between the source electrode 43 and the tip 533 of the source terminal 53 are the sum of the resistance and inductance of the plurality of source wires 63, the source electrode portion 23 and the source terminal 53.
- the resistance and inductance between the source electrode 43 and the tip 543 of the source sense terminal 54 are the sum of the resistance and inductance of the source sense wire 64 and the source sense terminal 54. Due to the configuration of the plurality of source wires 63 and source sense wires 64 described above, the resistance and inductance between the source electrode 43 and the tip 533 of the source terminal 53 are between the source electrode 43 and the tip 543 of the source sense terminal 54. Less than the resistance and inductance.
- the sealing resin 7 includes a part of the substrate 1, a part of the front surface conductive layer 2, a part of the back surface conductive layer 3, a part of the switching element 4, the drain terminal 51, a part of the gate terminal 52, and a part of the source terminal 53.
- Part of the source sense terminal 54, the gate wire 62, the plurality of source wires 63, and the source sense wire 64 are covered to protect them.
- the material of the sealing resin 7 is not particularly limited, and is made of, for example, a black epoxy resin, and a filler may be mixed as appropriate.
- the sealing resin 7 has a front surface 71, a back surface 72, an end surface 73, and a pair of side surfaces 74.
- the surface 71 is a surface facing the same side as the surface 11 of the substrate 1.
- the back surface 72 is a surface facing the same side as the back surface 12 of the substrate 1.
- the end surface 73 is a surface that connects the front surface 71 and the back surface 72 and faces the y direction.
- the pair of side surfaces 74 connect the front surface 71 and the back surface 72 and are surfaces facing the x direction and facing opposite sides.
- the entire one surface of the back surface conductive layer 3 is exposed from the back surface 72 of the sealing resin 7.
- One side of the back surface conductive layer 3 is flush with the back surface 72.
- the sealing resin 7 has two convex portions 75 in the present embodiment.
- the two convex portions 75 are portions that protrude in the y direction from the end surface 73 and have a rectangular parallelepiped shape in the illustrated example.
- the two convex portions 75 are arranged apart from each other in the x direction. 3, the drain terminal 51 protrudes from the right convex portion 75 in the drawing, and the gate terminal 52, the source terminal 53, and the source sense terminal 54 protrude from the left convex portion 75 in the drawing.
- the sealing resin 7 has a root side portion 7a and a tip side portion 7b.
- the root side portion 7a is a portion located between the drain terminal 51 and the source terminal 53 in the x direction and on the root side (the junction portion 511 and the junction portion 531 side) of the drain terminal 51 and the source terminal 53 in the y direction.
- the part located between the two convex parts 75 among the end surfaces 73 constitutes the root side part 7a.
- the distal end side portion 7 b is a portion located on the distal end side where the distal end 513 of the drain terminal 51 and the distal end 533 of the source terminal 53 exist between the drain terminal 51 and the source terminal 53 in the x direction.
- the portion located between the drain terminal 51 and the source terminal 53 among the tip portions of the two convex portions 75 in the y direction constitutes the tip side portion 7b. That is, the semiconductor device A1 has two tip side portions 7b.
- the sealing resin 7 has a side convex portion 78.
- the side convex portion 78 is a concave portion recessed from the surface 71 and the side surface 74, and in the illustrated example, is constituted by a rectangular parallelepiped-shaped concave portion. From the side convex part 78, the isolated part 25 of the surface conductive layer 2 is partially exposed.
- the side protrusion 78 has a bottom surface 781. As shown in FIG. 10, the bottom surface 781 is flush with the exposed surface of the isolated portion 25.
- the application of the semiconductor device A1 having such a configuration is not particularly limited, and includes, for example, a pulse generator provided with devices such as an experimental beam accelerator, a kicker, a medical cancer treatment device, an X-ray generator, and a plasma generator.
- a pulse generator provided with devices such as an experimental beam accelerator, a kicker, a medical cancer treatment device, an X-ray generator, and a plasma generator.
- a component such as a high voltage power supply and a relay circuit.
- the drain terminal 51 and the source terminal 53 are adjacent to each other as shown in FIG. Therefore, the conduction path between the drain terminal 51 and the drain electrode 41 and the conduction path between the source terminal 53 and the source electrode 43 are the conduction path between the gate terminal 52 and the gate electrode 42, the source sense terminal 54, and the source electrode 43. It is not necessary to have a shape that avoids the conduction path. This reduces the need to provide a bent portion or an extended portion in the conduction path between the drain terminal 51 and the drain electrode 41 and the conduction path between the source terminal 53 and the source electrode 43, and the inductance of these conduction paths. Can be reduced.
- the conduction path between the source terminal 53 and the source electrode 43 is conducted with the conduction path between the source sense terminal 54 and the source electrode 43.
- the source potential is applied to the source terminal 53 to apply the gate drive voltage
- the inductance in the conduction path between the source terminal 53 and the source electrode 43 is excessive, the electromotive force generated by this inductance is generated by the gate terminal 52 and the source terminal.
- the driving voltage applied between the two terminals 53 is canceled and lowered.
- a source sense terminal 54 for supplying a gate drive voltage and a source terminal 53 for turning on the switching element 4 and flowing current are prepared separately.
- the drive voltage can be more reliably applied without being affected by the inductance in the conduction path between the source terminal 53 and the source electrode 43.
- the switching element 4 is an SiC switching element
- the mutual conductance which is the slope of the drain current with respect to the driving voltage, tends to be smaller than that of, for example, the Si switching element. If the driving voltage does not reach a predetermined voltage, sufficient drain Current cannot be obtained. According to this embodiment, it is possible to quickly obtain a sufficient drain current with a current change of several hundreds A in a time of 1 ⁇ sec or less, and the response speed can be increased.
- the sealing resin 7 has a root side portion 7 a and a tip side portion 7 b.
- the creepage distance which is the connected distance, can be extended.
- the longer the creepage distance the higher the withstand voltage between the drain terminal 51 and the source terminal 53 can be increased. Therefore, according to the semiconductor device A1, a high withstand voltage and a high response speed can be achieved.
- the root side portion 7a and the tip side portion 7b can be reliably and easily provided between the drain terminal 51 and the source terminal 53.
- the distance d13 which is the x-direction distance between the center line C1 of the drain terminal 51 and the center line C3 of the source terminal 53, is the center line C3 of the source terminal 53 and the center line of the source sense terminal 54. It is larger than a distance d34 which is a distance in the x direction from C4 and a distance d24 which is a distance in the x direction between the center line C4 of the source sense terminal 54 and the center line C2 of the gate terminal 52.
- the creeping distance between the drain terminal 51 and the source terminal 53 can be extended, which is preferable for achieving a high withstand voltage.
- the source terminal 53 and the source sense terminal 54 are arranged next to each other. Thus, it is not necessary to secure a conduction path between the gate electrode 42 and the gate terminal 52 between the conduction path between the source electrode 43 and the source terminal 53 and the conduction path between the source electrode 43 and the source sense terminal 54. . Thereby, the inductance of these conduction paths can be reduced, which is preferable for increasing the response speed.
- the switching element 4 and the source terminal 53 can be prevented from being unfairly spaced from each other, and the resistance and the inductance between the source electrode 43 and the source terminal 53 can be reduced. it can.
- the use of the source sense terminal 54 enables high-speed switching, while the inductance between the source electrode 43 and the source terminal 53 can be reduced, and element breakdown can be suppressed.
- the virtual line obtained by extending the center line C1 of the drain terminal 51 in the y direction does not intersect the switching element 4. This means that the drain terminal 51 is sufficiently separated from the source terminal 53, which is preferable for increasing the withstand voltage.
- the virtual line obtained by extending the center line C4 of the source sense terminal 54 in the y direction does not intersect the switching element 4, but this is because the switching element 4 has a relatively small size in the z direction. Is the case.
- a virtual line obtained by extending the center line C ⁇ b> 4 of the source sense terminal 54 in the y direction may intersect with the switching element 4.
- the isolated portion 25 is exposed from the sealing resin 7 at the side convex portion 78, and the upper surface of the isolated portion 25 in the drawing is flush with the bottom surface 781.
- the isolated portion 25 partially covers the substrate 1 and can prevent the pressing force of the mold from directly acting on the substrate 1. This is preferable for suppressing breakage of the substrate 1 made of ceramics.
- the isolated portion 25 is separated from the portions constituting various conduction paths in the surface conductive layer 2 and is insulated. For this reason, it is possible to prevent the isolated portion 25 exposed to the appearance of the semiconductor device A1 from inducing an unintended short-circuit phenomenon or the like.
- FIG. 11 shows a semiconductor device according to the second embodiment of the present disclosure.
- the sealing resin 7 has one convex portion 75.
- the convex portion 75 is located between the drain terminal 51 and the source terminal 53 in the x direction. Further, the drain terminal 51, the gate terminal 52, the source terminal 53, and the source sense terminal 54 protrude from the end face 73. A portion of the end surface 73 positioned between the drain terminal 51 and the convex portion 75 and a portion of the end surface 73 positioned between the source terminal 53 and the convex portion 75 constitute two root side portions 7a. Yes. Further, the tip portion of the convex portion 75 in the y direction constitutes the tip side portion 7b.
- FIG. 12 illustrates a semiconductor device according to the third embodiment of the present disclosure.
- the sealing resin 7 has three convex portions 75.
- the three convex portions 75 are arranged apart from each other in the x direction.
- the drain terminal 51 protrudes from the convex portion 75 on the right side in the figure.
- a gate terminal 52, a source terminal 53, and a source sense terminal 54 protrude from the left convex portion 75 in the drawing.
- the central protrusion 75 is provided between the drain terminal 51 and the source terminal 53. None of the drain terminal 51, the gate terminal 52, the source terminal 53, and the source sense terminal 54 protrudes from the convex portion 75.
- a portion of the end surface 73 sandwiched between the adjacent convex portions 75 constitutes two root side portions 7a. Further, the portion located between the drain terminal 51 and the source terminal 53 among the tip portions in the y direction of the three convex portions 75 constitutes the three tip side portions 7b.
- FIG. 13 shows a semiconductor device according to the fourth embodiment of the present disclosure.
- the sealing resin 7 has one convex portion 75.
- the drain terminal 51 protrudes from the end face 73, and the gate terminal 52, the source terminal 53, and the source sense terminal 54 protrude from the convex portion 75.
- a portion of the end surface 73 located between the drain terminal 51 and the source terminal 53 constitutes the root side portion 7a.
- the portion of the convex portion 75 located between the drain terminal 51 and the source terminal 53 in the tip portion in the y direction forms the tip side portion 7b.
- FIG. 14 illustrates a semiconductor device according to the fifth embodiment of the present disclosure.
- the sealing resin 7 has two convex portions 75.
- the drain terminal 51 protrudes from the convex portion 75 on the right side in the figure.
- a gate terminal 52, a source terminal 53, and a source sense terminal 54 protrude from the left convex portion 75 in the drawing.
- the two convex portions 75 have slopes extending upward in the y direction view from respective y direction tip portions. These slopes are connected to each other.
- the portion where the slopes of the two convex portions 75 are connected constitutes the root side portion 7a.
- a portion located between the drain terminal 51 and the source terminal 53 among the tip portions in the y direction of the two convex portions 75 constitutes two tip side portions 7b.
- region which connects the base side part 7a and the front end side part 7b is not limited to the surface along ay direction, The surface inclined with respect to the y direction like this embodiment may be sufficient.
- FIG. 15 illustrates a semiconductor device according to the sixth embodiment of the present disclosure.
- the sealing resin 7 has the recess 76 and does not have the protrusion 75.
- the recess 76 is a portion that is recessed in the y direction from the end surface 73 between the drain terminal 51 and the source terminal 53.
- the bottom surface of the concave portion 76 constitutes the root side portion 7a
- the portion of the end surface 73 located between the drain terminal 51 and the source terminal 53 constitutes the two tip side portions 7b. Yes.
- FIG. 16 illustrates a semiconductor device according to the seventh embodiment of the present disclosure.
- the position of the tip 513 of the drain terminal 51 in the z direction, and the position of the tip 523 of the gate terminal 52, the tip 533 of the source terminal 53, and the tip 543 of the source sense terminal 54 in the z direction Are different from each other. Further, the positions of the tip 523 of the gate terminal 52, the tip 533 of the source terminal 53, and the tip 543 of the source sense terminal 54 in the z direction are the same. Further, the position in the z direction where the drain terminal 51 protrudes from 7 is different from the position in the z direction where the gate terminal 52, the source terminal 53 and the source sense terminal 54 protrude from the sealing resin 7. Yes.
- Such a configuration is realized, for example, by making the bending height of the bent portion 512 different from the bent heights of the bent portion 522, the bent portion 532, and the bent portion 542.
- the two convex portions 75 constituting the root side portion 7a and the tip side portion 7b are the same as those of the semiconductor device A1, but may be the configurations shown in the semiconductor devices A2 to A6. Good.
- the creepage distance between the drain terminal 51 and the source terminal 53 corresponds to the difference in the z direction between the location where the drain terminal 51 protrudes from the sealing resin 7 and the location where the source terminal 53 protrudes from the sealing resin 7. It gets longer as much as you do. This is preferable for increasing the withstand voltage of the semiconductor device A7. Further, when the semiconductor device A7 is mounted on a printed board, it is easier to secure a creeping distance between the drain terminal 51 and the source terminal 53 on the printed board.
- FIG. 17 shows a semiconductor device according to the eighth embodiment of the present disclosure.
- the surface conductive layer 2 has a gate electrode portion 22 and an auxiliary source electrode portion 24 in addition to the drain electrode portion 21, the source electrode portion 23, and the two isolated portions 25.
- the gate electrode portion 22 and the auxiliary source electrode portion 24 are made of the same material as the drain electrode portion 21, the source electrode portion 23, and the two isolated portions 25.
- the gate electrode unit 22 is the second electrode unit of the present disclosure
- the auxiliary source electrode unit 24 is the auxiliary third electrode unit of the present disclosure.
- the auxiliary source electrode part 24 is arranged away from the source electrode part 23 on the opposite side to the part where the joint part 511 is joined in the drain electrode part 21 in the x direction.
- the junction part 541 of the source sense terminal 54 is conductively joined to the auxiliary source electrode part 24.
- a source sense wire 64 is connected to the auxiliary source electrode portion 24. Thereby, the source electrode 43 and the source terminal 53 of the switching element 4 are electrically connected via the source sense wire 64 and the auxiliary source electrode part 24.
- the gate electrode portion 22 is arranged away from the auxiliary source electrode portion 24 on the opposite side to the source electrode portion 23 in the x direction.
- the junction 521 of the gate terminal 52 is conductively joined to the gate electrode portion 22.
- a gate wire 62 is connected to the gate electrode portion 22.
- FIG. 18 illustrates a semiconductor device according to the ninth embodiment of the present disclosure.
- the arrangement of the switching elements 4 is different from the above-described embodiment.
- the switching element 4 has all four outer end edges 45 inclined with respect to the x direction and the y direction.
- the four outer edges 45 are inclined by 45 ° with respect to the x direction and the y direction.
- the source electrode 43 occupies most of the switching element 4 as viewed in the z direction and has a substantially rectangular shape. Since the switching element 4 is arranged as described above, the diagonal line of the source electrode 43 is arranged along the x direction and the y direction. Thereby, the maximum dimension in the x direction of the source electrode 43 is enlarged as compared with the above-described embodiment. Correspondingly, the number of the plurality of source wires 63 connected to the source electrode 43 is increased to 6 in the illustrated example.
- the semiconductor device A9 has a configuration in which the surface conductive layer 2 has the gate electrode portion 22 and the auxiliary source electrode portion 24, but has a configuration similar to the semiconductor device A1 that does not have the gate electrode portion 22 and the auxiliary source electrode portion 24. It may be.
- FIG. 19 illustrates a semiconductor device according to the tenth embodiment of the present disclosure.
- the switching element 4 is arranged in the same manner as the semiconductor device A9 described above.
- the drain electrode portion 21 of the surface conductive layer 2 has a notch 211.
- the notch 211 is provided on the opposite side of the source electrode portion 23 with respect to the switching element 4 in the y direction, and is recessed downward in the y direction view.
- the notch 211 has a hypotenuse 212.
- the hypotenuse 212 is inclined with respect to both the x direction and the y direction, and is parallel to the outer edge 45 of the switching element 4. Further, the hypotenuse 212 and the outer edge 45 are adjacent to each other.
- the oblique side 212 of the drain electrode portion 21 of the surface conductive layer 2 when mounting the switching element 4 on the drain electrode portion 21, the oblique side 212 is used as a reference for the arrangement direction of the switching element 4. Can be used as
- FIG. 20 illustrates a semiconductor device according to an eleventh embodiment of the present disclosure.
- the switching element 4 is arranged in the same manner as the semiconductor devices A9 and A10 described above.
- the drain electrode portion 21 of the surface conductive layer 2 has a notch 211.
- the notch 211 is provided on the opposite side of the source electrode portion 23 with respect to the switching element 4 in the y direction, and is recessed downward in the y direction view.
- the notch 211 of the present embodiment is disposed on the opposite side of the notch 211 of the semiconductor device A10 across the center line C3 in the x direction.
- the notch 211 has a hypotenuse 212.
- the hypotenuse 212 is inclined with respect to both the x direction and the y direction, and is parallel to the outer edge 45 of the switching element 4. Further, the hypotenuse 212 and the outer edge 45 are adjacent to each other.
- the oblique side 212 of the drain electrode portion 21 of the surface conductive layer 2 when mounting the switching element 4 on the drain electrode portion 21, the oblique side 212 is used as a reference for the arrangement direction of the switching element 4. Can be used as
- the semiconductor device according to the present disclosure is not limited to the above-described embodiment.
- the specific configuration of each part of the semiconductor device according to the present disclosure can be modified in various ways.
- the wiring between the source electrode and the source terminal of each embodiment is shown only when it is connected via a wire and an electrode part, it is connected via a flat metal plate instead of the wire. You may do it.
- the source sense terminal may be eliminated and a terminal connected to another signal instead may be used, or a terminal connected to a signal other than the source sense may be further added.
- a switching element is arranged on an island formed integrally with the drain terminal, and each electrode and each terminal are connected to the wire. You may make it connect directly.
- a plurality of switching element chips may be connected in parallel, or a protection diode chip may be incorporated.
- a switching element having a first electrode, a second electrode, and a third electrode, wherein a driving voltage is applied between the second electrode and the third electrode in a state where a potential difference is applied between the first electrode and the third electrode.
- a switching element that is on / off controlled between the first electrode and the third electrode, A substrate having a front surface and a back surface and made of an insulating material; A surface conductive layer formed on the surface of the substrate, the surface conductive layer including a first electrode portion to which the first electrode of the switching element is bonded; A first terminal electrically connected to the first electrode through the first electrode portion; A second terminal electrically connected to the second electrode; A third terminal electrically connected to the third electrode; A sealing resin that covers at least a part of the surface conductive layer, a part of each of the first to third terminals, and the switching element; Each of the first to third terminals protrudes from the sealing resin along the first direction perpendicular to the thickness direction of the substrate to the same side, The first to third terminals are separated from each other in a second direction perpendicular to both the thickness direction and the first direction; The first terminal is located on the outermost side of the first to third terminals in the second direction, The sealing resin is Between the first terminal and the third terminal in the second direction,
- the sealing resin has at least one convex portion, and each of the at least one convex portion protrudes from the end surface to the distal end side of the first terminal in the first direction, The semiconductor device according to appendix 3, wherein the end surface is the base side portion, and the end surface on any one of the at least one convex portion is the tip side portion.
- the at least one convex portion of the sealing resin has a first convex portion and a second convex portion, The first terminal protrudes from the first convex portion; The semiconductor device according to appendix 4, wherein the third terminal protrudes from the second convex portion.
- the sealing resin has a recess that is recessed from the end face in the first direction, The semiconductor device according to appendix 3, wherein an innermost part of the recess is the base side part, and the end surface is the tip side part.
- [Appendix 13] The semiconductor device according to appendix 12, wherein a virtual line obtained by extending a center line in the second direction of the first terminal in the first direction does not intersect the switching element.
- the surface conductive layer has an isolated portion that is separated from the first electrode portion and is insulated from the first electrode portion, The semiconductor device according to any one of appendices 1 to 13, wherein the isolated portion is partially exposed from the sealing resin.
- the switching element is rectangular and has four outer edges, The semiconductor device according to any one of appendices 1 to 14, wherein each of the four outer end edges is disposed along the first direction or the second direction.
- the switching element is rectangular and has four outer edges, The semiconductor device according to any one of appendices 1 to 14, wherein each of the four outer end edges is inclined with respect to both the first direction and the second direction.
- the semiconductor device according to appendix 16 wherein the first electrode portion is formed with a notch portion having a hypotenuse parallel to the outer edge of the switching element.
- the semiconductor device according to any one of appendices 1 to 18, wherein the surface conductive layer includes a third electrode portion that is a third electrode portion that is separated from the first electrode portion and to which the third terminal is joined.
- the surface conductive layer is A second electrode part spaced from the first electrode part and having the second terminal joined thereto; 20.
- the semiconductor device according to appendix 19, comprising: an auxiliary third electrode portion that is an auxiliary third electrode portion that is separated from the first electrode portion and the third electrode portion and to which a fourth terminal is joined.
- a switching element having a first electrode, a second electrode, and a third electrode, wherein a driving voltage is applied between the second electrode and the third electrode in a state where a potential difference is applied between the first electrode and the third electrode.
- a switching element that is on / off controlled between the first electrode and the third electrode, A substrate having a front surface and a back surface and made of an insulating material; A surface conductive layer formed on the surface of the substrate and including a first electrode portion to which the first electrode of the switching element is joined; and A first terminal electrically connected to the first electrode through the first electrode portion; A second terminal electrically connected to the second electrode; A third terminal electrically connected to the third electrode; A sealing resin that covers at least a part of the surface conductive layer, a part of each of the first to third terminals, and the switching element; Each of the first to third terminals protrudes from the sealing resin along the first direction perpendicular to the thickness direction of the substrate to the same side, The first to third terminals are separated from each other in
- the apparatus further includes a fourth terminal that is electrically connected to the third electrode and disposed at a position farther from the first terminal than the third terminal, and the third terminal is adjacent to the first terminal.
- a semiconductor device according to 1. The semiconductor device according to any one of appendices 1 to 22, wherein the switching element is a SiC switching element.
- the first terminal is a drain terminal of the switching element, the second terminal is a gate terminal of the switching element, and the third terminal is a source terminal of the switching element.
- the semiconductor device according to appendix 24, wherein the portion where the source terminal is exposed from the sealing resin is disposed at substantially the center of the sealing resin as viewed in the first direction.
- Appendix 26 The semiconductor device according to any one of appendices 1 to 25, further comprising a back surface conductive layer formed on the back surface of the substrate and exposed from the sealing resin.
- Appendix 27 A switching element having a first electrode, a second electrode, and a third electrode, wherein a driving voltage is applied between the second electrode and the third electrode in a state where a potential difference is applied between the first electrode and the third electrode.
- a switching element that is on / off controlled between the first electrode and the third electrode, A first terminal including a first electrode portion to which the first electrode of the switching element is joined; A second terminal electrically connected to the second electrode; A third terminal electrically connected to the third electrode; A sealing resin that covers at least a part of the first electrode part, a part of each of the first to third terminals, and the switching element; Each of the first to third terminals protrudes on the same side from the sealing resin along a first direction perpendicular to the thickness direction of the switching element, The first to third terminals are separated from each other in a second direction perpendicular to both the thickness direction and the first direction; The first terminal is located on the outermost side of the first to third terminals in the second direction, The sealing resin is Between the first terminal and the third terminal in the second direction, a root side portion located on the switching element side of the first terminal and the third terminal in the first direction, And a tip side portion located on a tip side exposed from the sealing resin of the first and / or the third terminal in
- the first terminal is located on the outermost side of the first to third terminals in the second direction
- the third terminal is located on the most central side among the first to third terminals in the second direction, 28.
- a switching element having a first electrode, a second electrode, and a third electrode, wherein a driving voltage is applied between the second electrode and the third electrode in a state where a potential difference is applied between the first electrode and the third electrode.
- a switching element that is on / off controlled between the first electrode and the third electrode, A first terminal including a first electrode portion to which the first electrode of the switching element is joined; A second terminal electrically connected to the second electrode; A third terminal electrically connected to the third electrode; A fourth terminal electrically connected to the third electrode; A sealing resin that covers at least a part of the first electrode part and a part of each of the first to fourth terminals and the switching element; Each of the first to fourth terminals protrudes on the same side from the sealing resin along a first direction perpendicular to the thickness direction of the switching element, The first to fourth terminals are separated from each other in a second direction perpendicular to both the thickness direction and the first direction, In the second direction, the third terminal is located most centrally among the first to fourth terminals, A semiconductor device, wherein an inductance between the third electrode and the third terminal is smaller than an inductance between the third electrode and the fourth terminal.
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Inverter Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本開示の一側面により提供される半導体装置は、スイッチング素子と、基板と、表面導電層と、第1ないし第3端子と、封止樹脂と、を含む。前記第1ないし第3端子は各々、前記基板の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出している。前記第1ないし第3端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間している。前記第1端子は、前記第2方向において、前記第1ないし第3端子の中で最も外側に位置する。前記封止樹脂は、根元側部と、先端側部と、を有する。前記根元側部は、前記第2方向における前記第1端子と前記第3端子との間に、前記第1方向において前記第1端子および前記第3端子の前記スイッチング素子側に位置する。前記先端側部は、前記第1方向において前記第1および前記第3端子の前記封止樹脂から露出した先端側に位置する。
Description
本開示は、半導体装置に関する。
インバータ回路、コンバータ回路等の電子回路に用いられるスイッチングデバイスは、スイッチング素子を備える。スイッチング素子として、Siスイッチング素子や、SiCスイッチング素子が知られている。SiCスイッチング素子は、たとえば、SiC-MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)、SiC-バイポーラトランジスタ(Bipolar Transistor)、SiC-JFET(Junction Field Effect Transistor)、SiC-IGBT(Insulated Gate Bipolar Transistor)等を含む。
本開示は、より好適な半導体装置を提供することを課題の一つとする。たとえば、限定するものではないが、高耐電圧化と応答速度の高速化とを図ることが可能な半導体装置を提供することを課題の一つとする。
本開示の第1の側面によると、第1電極、第2電極および第3電極を有するスイッチング素子であって、前記第1電極および前記第3電極間に電位差を与えた状態で前記第2電極および前記第3電極間に駆動電圧を与えることによって、前記第1電極および前記第3電極間がオン/オフ制御されるスイッチング素子と、表面および裏面を有し、絶縁性材料からなる基板と、前記基板の前記表面に形成された表面導電層であって、前記スイッチング素子の前記第1電極が接合された第1電極部を含む表面導電層と、前記第1電極部を介して前記第1電極と導通する第1端子と、前記第2電極と導通する第2端子と、前記第3電極と導通する第3端子と、前記表面導電層の少なくとも一部、前記第1ないし第3端子の一部ずつおよび前記スイッチング素子を覆う封止樹脂と、を備え、前記第1ないし第3端子は各々、前記基板の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出しており、前記第1ないし第3端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間しており、前記第1端子は、前記第2方向において、前記第1ないし第3端子の中で最も外側に位置し、前記封止樹脂は、前記第2方向における前記第1端子と前記第3端子との間に、前記第1方向において前記第1端子および前記第3端子の前記スイッチング素子側に位置する根元側部と、前記第1方向において前記第1および前記第3端子の前記封止樹脂から露出した先端側に位置する先端側部と、を有する、半導体装置が提供される。
本開示の第2の側面によると、第1電極、第2電極および第3電極を有するスイッチング素子であって、前記第1電極および前記第3電極間に電位差を与えた状態で前記第2電極および前記第3電極間に駆動電圧を与えることによって、前記第1電極および前記第3電極間がオン/オフ制御されるスイッチング素子と、表面および裏面を有し、絶縁性材料からなる基板と、前記基板の前記表面に形成された表面導電層であって、且つ前記スイッチング素子の前記第1電極が接合された第1電極部を含む表面導電層と、前記第1電極部を介して前記第1電極と導通する第1端子と、前記第2電極と導通する第2端子と、前記第3電極と導通する第3端子と、前記表面導電層の少なくとも一部、前記第1ないし第3端子の一部ずつおよび前記スイッチング素子を覆う封止樹脂と、を備え、前記第1ないし第3端子は各々、前記基板の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出しており、前記第1ないし第3端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間しており、前記第1端子は、前記第2方向において、前記第1ないし第3端子の中で最も外側に位置し、前記第1端子と前記第3端子との前記第2方向における距離は、前記第3端子と前記第2端子との前記第2方向における距離よりも大である、半導体装置が提供される。
本開示の第3の側面によると、第1電極、第2電極および第3電極を有するスイッチング素子であって、前記第1電極および前記第3電極間に電位差を与えた状態で前記第2電極および前記第3電極間に駆動電圧を与えることによって、前記第1電極および前記第3電極間がオン/オフ制御されるスイッチング素子と、前記スイッチング素子の前記第1電極が接合された第1電極部を含む第1端子と、前記第2電極と導通する第2端子と、前記第3電極と導通する第3端子と、前記第1電極部の少なくとも一部、前記第1ないし第3端子の一部ずつおよび前記スイッチング素子を覆う封止樹脂と、を備え、前記第1ないし第3端子は各々、前記スイッチング素子の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出しており、前記第1ないし第3端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間しており、前記第1端子は、前記第2方向において、前記第1ないし第3端子の中で最も外側に位置し、前記封止樹脂は、前記第2方向における前記第1端子と前記第3端子との間に、前記第1方向において前記第1端子および前記第3端子の前記スイッチング素子側に位置する根元側部と、前記第1方向において前記第1およびまたは前記第3端子の前記封止樹脂から露出した先端側に位置する先端側部と、を有する、半導体装置が提供される。
本開示の第4の側面によると、第1電極、第2電極および第3電極を有するスイッチング素子であって、前記第1電極および前記第3電極間に電位差を与えた状態で前記第2電極および前記第3電極間に駆動電圧を与えることによって、前記第1電極および前記第3電極間がオン/オフ制御されるスイッチング素子と、前記スイッチング素子の前記第1電極が接合された第1電極部を含む第1端子と、前記第2電極と導通する第2端子と、前記第3電極と導通する第3端子と、前記第3電極と導通する第4端子と、前記第1電極部の少なくとも一部および前記第1ないし第4端子の一部ずつおよび前記スイッチング素子を覆う封止樹脂と、を備え、前記第1ないし第4端子は各々、前記スイッチング素子の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出しており、前記第1ないし第4端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間しており、前記第2方向において、前記第3端子は前記第1ないし第4端子の中で最も中央側に位置し、前記第3電極と前記第3端子との間のインダクタンスが前記第3電極と前記第4端子との間のインダクタンスよりも小さい、半導体装置が提供される。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
<第1実施形態>
図1~図10は、本開示の第1実施形態に係る半導体装置を示している。本実施形態の半導体装置A1は、基板1、表面導電層2、裏面導電層3、スイッチング素子4、ドレイン端子51、ゲート端子52、ソース端子53、ソースセンス端子54、ゲートワイヤ62、複数のソースワイヤ63、ソースセンスワイヤ64および封止樹脂7を備えている。
図1~図10は、本開示の第1実施形態に係る半導体装置を示している。本実施形態の半導体装置A1は、基板1、表面導電層2、裏面導電層3、スイッチング素子4、ドレイン端子51、ゲート端子52、ソース端子53、ソースセンス端子54、ゲートワイヤ62、複数のソースワイヤ63、ソースセンスワイヤ64および封止樹脂7を備えている。
図1は、半導体装置A1を示す斜視図である。図2は、半導体装置A1を示す要部斜視図である。図3は、半導体装置A1を示す平面図である。図4は、半導体装置A1を示す要部平面図である。図5は、半導体装置A1を示す底面図である。図6は、半導体装置A1を示す右側面図である。図7は、半導体装置A1を示す要部右側面図である。図8は、半導体装置A1を示す正面図である。図9は、図4のIX-IX線に沿う要部断面図である。図10は、図4のX-X線に沿う断面図である。なお、理解の便宜上、図2においては、封止樹脂7を想像線で示しており、図4および図7においては、封止樹脂7を省略している。また、これらの図において、z方向が厚さ方向の一例であり、y方向が第1方向の一例であり、x方向が第2方向の一例である。
基板1は、絶縁性材料からなる板状部材であり、スイッチング素子4を支持するものである。図4に示すように、本実施形態においては、基板1は、z方向視矩形状である。基板1の材質は特に限定されず、たとえばアルミナ、窒化アルミニウム、窒化ケイ素、窒化ホウ素、グラファイト等のセラミックスからなる。基板1は、表面11および裏面12を有する。表面11および裏面12は、z方向において互いに反対側を向く平面である。
表面導電層2は、基板1の表面11に形成されており、主にスイッチング素子4への導通経路を構成するためのものである。表面導電層2の材質は特に限定されず、Cu等の金属およびこれらの合金によって形成され、必要に応じNi,Ag等のめっき層を有する構成であってもよい。表面導電層2の形成手法は特に限定されず、たとえば、金属板部材を基板1の表面11に接合してもよい。
本実施形態においては、表面導電層2は、ドレイン電極部21、ソース電極部23および複数の孤立部25を有する。
ドレイン電極部21は、スイッチング素子4が実装され、且つドレイン端子51が接合された部位であり、第1電極部の一例である。本実施形態においては、ドレイン電極部21は、表面導電層2の過半を占める大きさとされている。より具体的には、ドレイン電極部21は、基板1のy方向図中上側部分のほとんどを覆う部分と、基板1のy方向図中下側部分のx方向図中右端部分を覆う部分と、を有する。また、本実施形態においては、ドレイン電極部21は、2つの切欠き部215を有する。2つの切欠き部215は、ドレイン電極部21のx方向両側に形成されており、x方向におけるドレイン電極部21の端縁からx方向内方に凹んでいる。
ソース電極部23は、スイッチング素子4の後述のソース電極43に導通し、ソース端子53が接合された部位であり、第3電極部の一例である。ソース電極部23は、ドレイン電極部21から離間している。ソース電極部23は、ドレイン電極部21のy方向図中下方側部分とx方向において隣り合っており、本実施形態においては、z方向視において略矩形状である。
複数の切欠き部215は、ドレイン電極部21およびソース電極部23から離間しており、ドレイン電極部21、ソース電極部23およびスイッチング素子4と絶縁されている。すなわち、複数の切欠き部215は、スイッチング素子4への導通経路を構成していない部位である。本実施形態においては、2つの孤立部25が設けられているが、これは一例であり孤立部25の個数は特に限定されない。2つの孤立部25は、ドレイン電極部21の2つの切欠き部215に各別に収容された配置とされている。
図5、図7および図9に示すように、裏面導電層3は、基板1の裏面12に形成されている。裏面導電層3は、ドレイン電極部21およびスイッチング素子4とは絶縁されている。本実施形態においては、裏面導電層3は、基板1の裏面12の大部分を覆う大きさおよび形状に形成されている。すなわち、裏面導電層3は、z方向視において、ドレイン電極部21の略全体およびスイッチング素子4と重なっている。
スイッチング素子4は、SiやSiCを母材とするスイッチング素子であり、半導体装置A1が果たすべきスイッチング機能を実現する素子である。スイッチング素子4としては、たとえば、SiC-MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)、SiC-バイポーラトランジスタ(Bipolar Transistor)、SiC-JFET(Junction Field Effect Transistor)、SiC-IGBT(Insulated Gate Bipolar Transistor)等が挙げられ、本実施形態においては、スイッチング素子4が高耐電圧化と応答速度の高速化に最も適しているトレンチ構造を有するSiC-MOSFETである場合を例に説明する。
図2、図4、図9および図10に示すように、スイッチング素子4は、チップ裏面側に形成されたドレイン電極41、チップ表面側に形成されたゲート電極42およびソース電極43を有する。ドレイン電極41は、第1電極の一例である。ドレイン電極41は、スイッチング素子4のうちドレイン電極部21と対向する面に形成されている。ゲート電極42は、第2電極の一例であり、スイッチング素子4のうちドレイン電極41が形成された面とは反対側の面に形成されている。ソース電極43は、第3電極の一例であり、スイッチング素子4のうちゲート電極42が形成された面と同じ面に形成されている。ソース電極43は、ゲート電極42よりも顕著に大であり、スイッチング素子4の片面の大部分を占めている。ソース電極43下方の半導体基板表面には、多数のトレンチ構造を有するSiC-MOSFETが形成されており、夫々のトランジスタ素子のソース電極およびゲート電極が、ソース電極43およびゲート電極42に並列接続される構成をしている。
スイッチング素子4は、ドレイン電極41およびソース電極43に電位差を与えた状態でゲート電極42およびソース電極43に駆動電圧を与えることによって、ドレイン電極41およびソース電極43がオン/オフ制御される。
スイッチング素子4の基板1への実装は、スイッチング素子4のドレイン電極41が表面導電層2のドレイン電極部21に接合材49によって接合されることによってなされている。接合材49は、スイッチング素子4のドレイン電極41と表面導電層2のドレイン電極部21とを導通させるべく、たとえばTiNiAg系はんだやSnAgCu系はんだ、焼成Agを用いて形成された導電性接合材である。
本実施形態においては、スイッチング素子4は、4つの外端縁45を有する矩形状である。本実施形態のスイッチング素子4は、2つの外端縁45がx方向に沿い、他の2つの外端縁45がy方向に沿う配置とされている。
ドレイン端子51、ゲート端子52、ソース端子53およびソースセンス端子54は、半導体装置A1の外部とスイッチング素子4との導通経路を構成するものであり、半導体装置A1をたとえば回路基板(図示略)に実装する際に用いられる。ドレイン端子51、ゲート端子52、ソース端子53およびソースセンス端子54は、たとえば金属製のリードフレームを切断することによって形成され、たとえばCu等の金属等からなる。
ドレイン端子51は、ドレイン電極部21を介してスイッチング素子4のドレイン電極41と導通しており、第1端子の一例である。図1~図4および図7に示すように、ドレイン端子51は、y方向に沿って延びており、接合部511、屈曲部512および先端513を有する。接合部511は、ドレイン電極部21に接合された部位であり、ドレイン端子51の根元部分である。接合部511とドレイン電極部21との接合手法は特に限定されず、導電性接合材を用いた接合、超音波接合、抵抗溶接等の種々の手法を適宜採用すればよい。本実施形態においては、導電性接合材が用いられている。屈曲部512は、接合部511に繋がった屈曲形状の部位であり、屈曲部512と先端513と間の部分をz方向において裏面導電層3から離間させる形状である。先端513は、接合部511とは反対側に位置するドレイン端子51の先端である。ドレイン端子51は、z方向視においてx方向における最も外側(図中右側)に配置されている。
ソース端子53は、ソース電極部23を介してスイッチング素子4のソース電極43と導通しており、第3端子の一例である。図1~図4に示すように、ソース端子53は、y方向に沿って延びており、接合部531、屈曲部532および先端533を有する。接合部531は、ソース電極部23に接合された部位であり、ソース端子53の根元部分である。接合部531とソース電極部23との接合手法は特に限定されず、導電性接合材を用いた接合、超音波接合、抵抗溶接等の種々の手法を適宜採用すればよい。本実施形態においては、導電性接合材が用いられている。屈曲部532は、接合部531に繋がった屈曲形状の部位であり、屈曲部532と先端533と間の部分をz方向において裏面導電層3から離間させる形状である。先端533は、接合部531とは反対側に位置するソース端子53の先端である。ソース端子53は、z方向視においてドレイン端子51とx方向において隣り合っている。
ゲート端子52は、スイッチング素子4のゲート電極42と導通しており、第2端子の一例である。図1~図4に示すように、ゲート端子52は、y方向に沿って延びており、接合部521、屈曲部522および先端523を有する。接合部521は、基板1の表面11に接合された部位であり、ゲート端子52の根元部分である。接合部521と基板1の表面11との接合手法は特に限定されず、例えば各種接合材を用いた接合を適宜採用すればよい。屈曲部522は、接合部521に繋がった屈曲形状の部位であり、屈曲部522と先端523と間の部分をz方向において裏面導電層3から離間させる形状である。先端523は、接合部521とは反対側に位置するゲート端子52の先端である。ゲート端子52は、z方向視においてソース端子53に対してドレイン端子51とはx方向における反対側に配置されている。
ソースセンス端子54は、スイッチング素子4のソース電極43と導通しており、第4端子の一例である。図1~図4に示すように、ソースセンス端子54は、y方向に沿って延びており、接合部541、屈曲部542および先端543を有する。接合部541は、基板1の表面11に接合された部位であり、ソースセンス端子54の根元部分である。接合部541と基板1の表面11との接合手法は特に限定されず、例えば各種接合材を用いた接合を適宜採用すればよい。屈曲部542は、接合部541に繋がった屈曲形状の部位であり、屈曲部542と先端543と間の部分をz方向において裏面導電層3から離間させる形状である。先端543は、接合部541とは反対側に位置するソースセンス端子54の先端である。ソースセンス端子54は、z方向視においてソース端子53に対してドレイン端子51とはx方向における反対側に配置されており、図示された例においては、x方向においてゲート端子52とソース端子53との間に配置されている。なお、ゲートワイヤ62とソースセンスワイヤ64とは、互いに入れ替えることが可能である。すなわち、ゲート端子52とソースセンス端子54とのx方向における配置は、図示された構成に限定されず、図示された構成に対して、ゲート端子52とソースセンス端子54との位置が互いに入れ替えられた構成であってもよい。この点は、以降の実施形態においても同様である。また、ゲート端子52、ソース端子53およびソースセンス端子54は、必ずしも屈曲部522,532,542を有していなくてもよい。たとえば、屈曲部分を有さない平坦な形状のゲート端子52、ソース端子53およびソースセンス端子54をz方向において裏面導電層3から離間した位置に配置し、これらのゲート端子52、ソース端子53およびソースセンス端子54に、ゲートワイヤ62、ソースワイヤ63およびソースセンスワイヤ64をそれぞれ接合する構成であってもよい。この場合、ゲート端子52、ソース端子53およびソースセンス端子54と裏面導電層3との距離を拡大しつつ、製造コストの低減を図ることができる。
図4に示すように、ドレイン端子51の中心線C1とソース端子53の中心線C3とのx方向における距離d13は、ソース端子53の中心線C3とソースセンス端子54の中心線C4との距離d34よりも大である。また、距離d13は、ゲート端子52の中心線C2とソースセンス端子54の中心線C4との距離d24よりも大である。本実施形態においては、距離d24と距離d34とは、ほぼ同じである。
図8に示すように、本実施形態においては、ドレイン端子51の先端513、ゲート端子52の先端523、ソース端子53の先端533およびソースセンス端子54の先端543は、z方向における位置が互いにほぼ同じである。また、ドレイン端子51、ゲート端子52、ソース端子53およびソースセンス端子54が封止樹脂7から突出する箇所のz方向における位置が互いにほぼ同じである。
図4に示すように、ソース端子53の中心線C3をy方向に延長させた仮想線は、スイッチング素子4と交差している。また、ドレイン端子51の中心線C1をy方向に延長させた仮想線は、スイッチング素子4と交差しない。
図2および図4に示すように、ゲートワイヤ62は、スイッチング素子4のゲート電極42とゲート端子52の接合部521とに接合されており、スイッチング素子4のゲート電極42とゲート端子52とを導通させている。ゲートワイヤ62の材質等は特に限定されず、本実施形態においては、Ai-Niからなるワイヤが用いられている。また、本実施形態においては、1本のゲートワイヤ62によってゲート電極42とゲート端子52とが導通している。また、ゲートワイヤ62は、z方向視において、x方向およびy方向のいずれに対しても傾斜している。
図2、図4、図7および図8示すように、複数のソースワイヤ63は、各々がスイッチング素子4のソース電極43と表面導電層2のソース電極部23とに接合されており、スイッチング素子4のソース電極43とソース電極部23およびソース端子53とを導通させている。ソースワイヤ63の材質等は特に限定されず、本実施形態においては、Alからなるワイヤが用いられている。また、ソースワイヤ63の線径は、ゲートワイヤ62の線径およびソースセンスワイヤ64の線径よりも大きい。本実施形態においては、複数のソースワイヤ63は、各々がy方向に沿っており、x方向において互いに離間して配置されている。本実施形態においては、4本のソースワイヤ63が設けられている。
図2および図4に示すように、ソースセンスワイヤ64は、スイッチング素子4のソース電極43とソースセンス端子54の接合部541とに接合されており、スイッチング素子4のソース電極43とソース端子53とを導通させている。ソースセンスワイヤ64の材質等は特に限定されず、本実施形態においては、Al-Niからなるワイヤで、ゲート電極の接続に用いられるワイヤよりも太いワイヤが複数用いられている。また、本実施形態においては、ゲート電極のワイヤと同様な太さの1本のソースセンスワイヤ64によってソース電極43とソース端子53とが導通している。また、ソースセンスワイヤ64は、z方向視において、x方向およびy方向のいずれに対しても傾斜している。
ソース端子53とソースセンス端子54とは、いずれもスイッチング素子4のソース電極43に導通している。具体的には、ソース端子53とソースセンス端子54とは、ソース電極部23、複数のソースワイヤ63、ソース電極43およびソースセンスワイヤ64が直列に接続された導通経路のみによって導通している。すなわち、ソース端子53とソースセンス端子54とは、ソース電極43を含む導通経路のみによって導通しており、ソース電極43を含まない導通経路によっては導通していない。
また、ソース電極43とソース端子53の先端533との間の抵抗およびインダクタンスは、複数のソースワイヤ63、ソース電極部23およびソース端子53の抵抗およびインダクタンスの合計となる。一方、ソース電極43とソースセンス端子54の先端543との間の抵抗およびインダクタンスは、ソースセンスワイヤ64およびソースセンス端子54の抵抗およびインダクタンスの合計となる。上述した複数のソースワイヤ63とソースセンスワイヤ64との構成から、ソース電極43とソース端子53の先端533との間の抵抗およびインダクタンスは、ソース電極43とソースセンス端子54の先端543との間の抵抗およびインダクタンスよりも小である。
封止樹脂7は、基板1の一部、表面導電層2の一部、裏面導電層3の一部、スイッチング素子4、ドレイン端子51の一部、ゲート端子52の一部、ソース端子53の一部、ソースセンス端子54の一部、ゲートワイヤ62、複数のソースワイヤ63およびソースセンスワイヤ64を覆っており、これらを保護するためのものである。封止樹脂7の材質は特に限定されず、たとえば黒色のエポキシ樹脂からなり、適宜フィラーが混入されていてもよい。
本実施形態においては、封止樹脂7は、表面71、裏面72、端面73、一対の側面74を有している。表面71は、基板1の表面11と同じ側を向く面である。裏面72は、基板1の裏面12と同じ側を向く面である。端面73は、表面71と裏面72とを繋いでおり、y方向を向く面である。一対の側面74は、表面71と裏面72とを繋いでおり、x方向を向く面であって、互いに反対側を向いている。
図5および図9に示すように、本実施形態においては、裏面導電層3の片面全体が封止樹脂7の裏面72から露出している。この裏面導電層3の片面は、裏面72と面一である。
また、図1、図3、図5、図6および図8に示すように、本実施形態においては、封止樹脂7は、2つの凸部75を有する。2つの凸部75は、端面73からy方向に突出した部位であり、図示された例においては、直方体形状である。2つの凸部75は、x方向に互いに離間して配置されている。図3における図中右方の凸部75からは、ドレイン端子51が突出しており、図中左方の凸部75からはゲート端子52、ソース端子53およびソースセンス端子54が突出している。
端面73に2つの凸部75が形成されていることにより、封止樹脂7は、根元側部7aと先端側部7bとを有する。根元側部7aは、x方向におけるドレイン端子51とソース端子53との間において、y方向においてドレイン端子51およびソース端子53の根元側(接合部511および接合部531側)に位置する部位である。本実施形態においては、端面73のうち2つの凸部75の間に位置する部分が、根元側部7aを構成している。先端側部7bは、x方向におけるドレイン端子51とソース端子53との間において、ドレイン端子51の先端513およびソース端子53の先端533が存在する先端側に位置する部位である。本実施形態においては、2つの凸部75のy方向先端部分のうちドレイン端子51とソース端子53との間に位置する部分が、先端側部7bを構成している。すなわち、半導体装置A1は2つの先端側部7bを有する。
また、本実施形態においては、封止樹脂7は、側方凸部78を有する。側方凸部78は、表面71および側面74から凹む凹部であり、図示された例においては、直方体形状の凹部によって構成されている。側方凸部78からは、表面導電層2の孤立部25が部分的に露出している。側方凸部78は、底面781を有する。図10に示すように、底面781は、孤立部25の露出した面と面一とされている。
このような構成の半導体装置A1の用途は特に限定されず、たとえば、実験用ビーム加速器、キッカー、医療用ガン治療装置、X線発生装置およびプラズマ発生器等の機器の備えられるパルス発生器をはじめとして、高電圧電源、リレー回路等の構成要素として用いられる。
本実施形態によれば、図4に示すように、ドレイン端子51とソース端子53とが隣り合っている。このため、ドレイン端子51とドレイン電極41との導通経路と、ソース端子53とソース電極43との導通経路は、ゲート端子52とゲート電極42との導通経路やソースセンス端子54とソース電極43との導通経路を避けるような形状とする必要がない。これにより、ドレイン端子51とドレイン電極41との導通経路と、ソース端子53とソース電極43との導通経路とに、屈曲部分や延長部分等を設ける必要性が低下し、これらの導通経路のインダクタンスを低下させることが可能である。特に、ソース端子53とソース電極43との導通経路は、ソースセンス端子54とソース電極43との導通経路と導通している。ゲート駆動電圧を与えるための基準電位をソース端子53に取る場合、ソース端子53とソース電極43との導通経路におけるインダクタンスが過大であると、このインダクタンスによって生じる起電力が、ゲート端子52およびソース端子53間に与えられる駆動電圧を相殺し低下させてしまう。本実施形態においては、ゲート駆動電圧を与えるためのソースセンス端子54と、スイッチング素子4をオンして電流を流すソース端子53が別々に用意されている。このため、ソース端子53とソース電極43との導通経路におけるインダクタンスの影響を受けることなく、駆動電圧をより確実に与えることが可能である。スイッチング素子4がSiCスイッチング素子である場合、駆動電圧に対するドレイン電流の傾きである相互コンダクタンスが、たとえばSiスイッチング素子と比べて小さい傾向があり、駆動電圧が所定の電圧に到達しないと、十分なドレイン電流が得られない。本実施形態によれば、1μsec以下の時間で数100Aの電流変化を伴うような十分なドレイン電流を速やかに得ることが可能であり、応答速度を高速化することができる。また、図1および図4に示すように、封止樹脂7には、根元側部7aおよび先端側部7bが形成されている。根元側部7aおよび先端側部7bを有することにより、封止樹脂7からドレイン端子51が突出する箇所と封止樹脂7からソース端子53が突出する箇所とを封止樹脂7の表面に沿って結んだ距離である沿面距離を延長させることができる。この沿面距離が長いほど、ドレイン端子51とソース端子53との耐電圧を高めることが可能である。したがって、半導体装置A1によれば、高耐電圧化と応答速度の高速化とを図ることができる。
端面73から突出する凸部75を設けることにより、ドレイン端子51とソース端子53との間に、根元側部7aと先端側部7bとを確実かつ容易に設けることが可能である。
また、図4に示すように、ドレイン端子51の中心線C1とソース端子53の中心線C3とのx方向距離である距離d13は、ソース端子53の中心線C3とソースセンス端子54の中心線C4とのx方向距離である距離d34およびソースセンス端子54の中心線C4とゲート端子52の中心線C2とのx方向距離である距離d24よりも大きい。これにより、ドレイン端子51とソース端子53との沿面距離を延長することが可能であり、高耐電圧化を図るのに好ましい。
ソース端子53とソースセンス端子54とが隣り合った配置とされている。これにより、ソース電極43とソース端子53との導通経路と、ソース電極43とソースセンス端子54との導通経路と、の間にゲート電極42とゲート端子52との導通経路を確保する必要がない。これにより、これらの導通経路のインダクタンスを低下させることが可能であり、応答速度の高速化に好ましい。
ソース端子53の中心線C3をy方向に延長した仮想線が、スイッチング素子4と交差している。これにより、スイッチング素子4とソース端子53とが、不当に遠ざけられた配置となることを回避可能であり、ソース電極43とソース端子53との間の低抵抗化および低インダクタンス化を図ることができる。ドレイン端子51、スイッチング素子4およびソース端子53で形成される電流経路のインダクタンスが大きいほど、スイッチングオフ時にこのインダクタンス部により大きな起電力が発生する。この起電力が過大であると、素子耐圧を超えて破壊に至るおそれがある。本実施形態では、ソースセンス端子54の使用によって高速スイッチングを可能とする一方で、ソース電極43とソース端子53との間のインダクタンスを低減可能であり、素子破壊を抑制することができる。
また、本実施形態においては、ドレイン端子51の中心線C1をy方向に延長した仮想線は、スイッチング素子4とは交差しない。これは、ドレイン端子51がソース端子53から十分に離されていることを意味し、高耐電圧化に好ましい。
なお、本実施形態においては、ソースセンス端子54の中心線C4をy方向に延長した仮想線がスイッチング素子4と交差していないが、これは、スイッチング素子4のz方向視寸法が比較的小さい場合である。スイッチング素子4の寸法等によっては、ソースセンス端子54の中心線C4をy方向に延長した仮想線がスイッチング素子4と交差する構成であってもよい。
図10に示すように、孤立部25は、側方凸部78において封止樹脂7から露出しており、孤立部25の図中上面が底面781と面一とされている。これにより、半導体装置A1の製造方法において、金型を用いて封止樹脂7を形成する際に、この金型を孤立部25に押し当てることが可能である。孤立部25は、基板1を部分的に覆っており、金型の押付力が基板1に直接作用することを回避することが可能である。これは、セラミックスからなる基板1の破損を抑制するのに好ましい。また、孤立部25は、表面導電層2のうち各種の導通経路を構成する部分とは離間しており絶縁されている。このため、半導体装置A1の外観に露出した孤立部25が、意図しないショート現象等を誘発することを防止することができる。
図11~図20は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
<第2実施形態>
図11は、本開示の第2実施形態に係る半導体装置を示している。
図11は、本開示の第2実施形態に係る半導体装置を示している。
本実施形態の半導体装置A2においては、封止樹脂7が1つの凸部75を有する。本実施形態においては、凸部75は、x方向におけるドレイン端子51とソース端子53との間に位置している。また、ドレイン端子51、ゲート端子52、ソース端子53およびソースセンス端子54は、端面73から突出している。端面73のうちドレイン端子51と凸部75との間に位置する部分、および端面73のうちソース端子53と凸部75との間に位置する部分が、2つの根元側部7aを構成している。また、凸部75のy方向先端部分が、先端側部7bを構成している。
このような実施形態によっても、半導体装置A2の高耐電圧化と応答速度の高速化とを図ることができる。
<第3実施形態>
図12は、本開示の第3実施形態に係る半導体装置を示している。
図12は、本開示の第3実施形態に係る半導体装置を示している。
本実施形態の半導体装置A3においては、封止樹脂7が3つの凸部75を有する。3つの凸部75は、x方向に互いに離間して配置されている。図中右方の凸部75からは、ドレイン端子51が突出している。図中左方の凸部75からは、ゲート端子52、ソース端子53およびソースセンス端子54が突出している。図中中央の凸部75は、ドレイン端子51とソース端子53との間に設けられている。この凸部75からは、ドレイン端子51、ゲート端子52、ソース端子53およびソースセンス端子54のいずれもが突出していない。
本実施形態においては、端面73のうち隣り合う凸部75に挟まれた部分が、2つの根元側部7aを構成している。また、3つの凸部75のy方向先端部分のうちドレイン端子51とソース端子53との間に位置する部分が、3つの先端側部7bを構成している。
このような実施形態によっても、半導体装置A3の高耐電圧化と応答速度の高速化とを図ることができる。
<第4実施形態>
図13は、本開示の第4実施形態に係る半導体装置を示している。
図13は、本開示の第4実施形態に係る半導体装置を示している。
本実施形態の半導体装置A4においては、封止樹脂7が1つの凸部75を有している。ドレイン端子51が、端面73から突出しており、ゲート端子52、ソース端子53およびソースセンス端子54が、凸部75から突出している。本実施形態においては、端面73のうちドレイン端子51とソース端子53との間に位置する部分が、根元側部7aを構成している。また、凸部75のy方向先端部分のうちドレイン端子51とソース端子53との間に位置する部分が、先端側部7bを構成している。
このような実施形態によっても、半導体装置A4の高耐電圧化と応答速度の高速化とを図ることができる。
<第5実施形態>
図14は、本開示の第5実施形態に係る半導体装置を示している。
図14は、本開示の第5実施形態に係る半導体装置を示している。
本実施形態の半導体装置A5においては、封止樹脂7が2つの凸部75を有している。図中右方の凸部75からは、ドレイン端子51が突出している。図中左方の凸部75からは、ゲート端子52、ソース端子53およびソースセンス端子54が突出している。2つの凸部75は、それぞれのy方向先端部分からy方向図中上方に延びる斜面を有している。また、これらの斜面は、互いに繋がっている。本実施形態においては、2つの凸部75の前記斜面が繋がる部分が根元側部7aを構成している。また、2つの凸部75のy方向先端部分のうちドレイン端子51とソース端子53との間に位置する部分が2つの先端側部7bを構成している。
このような実施形態によっても、半導体装置A5の高耐電圧化と応答速度の高速化とを図ることができる。また、根元側部7aと先端側部7bとを繋ぐ領域は、y方向に沿った面に限定されず、本実施形態のようにy方向に対して傾いた面であってもよい。
<第6実施形態>
図15は、本開示の第6実施形態に係る半導体装置を示している。
図15は、本開示の第6実施形態に係る半導体装置を示している。
本実施形態の半導体装置A6においては、封止樹脂7が凹部76を有しており、凸部75を有していない。凹部76は、ドレイン端子51およびソース端子53の間において端面73からy方向に凹む部位である。本実施形態においては、凹部76の底面が根元側部7aを構成しており、端面73のうちドレイン端子51とソース端子53との間に位置する部分が2つの先端側部7bを構成している。
このような実施形態によっても、半導体装置A6の高耐電圧化と応答速度の高速化とを図ることができる。
<第7実施形態>
図16は、本開示の第7実施形態に係る半導体装置を示している。
図16は、本開示の第7実施形態に係る半導体装置を示している。
本実施形態の半導体装置A7においては、ドレイン端子51の先端513のz方向における位置と、ゲート端子52の先端523、ソース端子53の先端533およびソースセンス端子54の先端543のz方向における位置とが、互いに異なっている。また、ゲート端子52の先端523、ソース端子53の先端533およびソースセンス端子54の先端543のz方向における位置は、互いに同じである。また、ドレイン端子51が7から突出する箇所のz方向における位置と、ゲート端子52、ソース端子53およびソースセンス端子54が封止樹脂7から突出する箇所のz方向における位置とは、互いに異なっている。このような構成は、たとえば、屈曲部512の屈曲高さを屈曲部522、屈曲部532および屈曲部542の屈曲高さと異ならせることによって実現される。なお、図示された例においては、根元側部7aおよび先端側部7bを構成する2つの凸部75は、半導体装置A1と同様であるが、半導体装置A2~A6に示す構成等であってもよい。
このような実施形態によっても、半導体装置A7の高耐電圧化と応答速度の高速化とを図ることができる。また、ドレイン端子51とソース端子53との沿面距離は、ドレイン端子51が封止樹脂7から突出する箇所とソース端子53が封止樹脂7から突出する箇所とが、z方向において異なることに相当する分だけ長くなる。これは、半導体装置A7の高耐電圧化に好ましい。また、半導体装置A7をプリント基板に実装した場合に、当該プリント基板上でのドレイン端子51とソース端子53との沿面距離の確保がより容易である。
<第8実施形態>
図17は、本開示の第8実施形態に係る半導体装置を示している。
図17は、本開示の第8実施形態に係る半導体装置を示している。
本実施形態の半導体装置A8においては、表面導電層2が、ドレイン電極部21、ソース電極部23および2つの孤立部25に加えて、ゲート電極部22および補助ソース電極部24を有する。ゲート電極部22および補助ソース電極部24は、ドレイン電極部21、ソース電極部23および2つの孤立部25と同様の材質からなる。ゲート電極部22は、本開示の第2電極部であり、補助ソース電極部24は、本開示の補助第3電極部である。
補助ソース電極部24は、ソース電極部23に対して、x方向においてドレイン電極部21のうち接合部511が接合された箇所とは反対側に離間して配置されている。本実施形態においては、補助ソース電極部24に、ソースセンス端子54の接合部541が導通接合されている。また、補助ソース電極部24には、ソースセンスワイヤ64が接続されている。これにより、スイッチング素子4のソース電極43とソース端子53とは、ソースセンスワイヤ64および補助ソース電極部24を介して導通している。
ゲート電極部22は、補助ソース電極部24に対して、x方向においてソース電極部23とは反対側に離間して配置されている。本実施形態においては、ゲート電極部22に、ゲート端子52の接合部521が導通接合されている。また、ゲート電極部22には、ゲートワイヤ62が接続されている。これにより、スイッチング素子4のゲート電極42とゲート端子52とは、ゲートワイヤ62およびゲート電極部22を介して導通している。
このような実施形態によっても、半導体装置A8の高耐電圧化と応答速度の高速化とを図ることができる。また、ゲート端子52がゲート電極部22に接合され、ソースセンス端子54が補助ソース電極部24に接合された構成であることにより、ゲート端子52およびソースセンス端子54の接合強度を高めることができるという利点がある。これにより、各端子と基板1との相対位置がより強く固定され、封止樹脂7の形成時に金型への各端子の位置固定をより確実に行うことができる。
<第9実施形態>
図18は、本開示の第9実施形態に係る半導体装置を示している。
図18は、本開示の第9実施形態に係る半導体装置を示している。
本実施形態の半導体装置A9においては、スイッチング素子4の配置が上述した実施形態と異なっている。本実施形態においては、スイッチング素子4は、4つの外端縁45のいずれもがx方向およびy方向に対して傾斜している。図示された例においては、4つの外端縁45は、x方向およびy方向に対して45°傾いている。
ソース電極43は、スイッチング素子4のz方向視における大部分を占めており、略矩形状である。スイッチング素子4が上述した配置であることにより、ソース電極43の対角線がx方向およびy方向に沿う配置となっている。これにより、上述した実施形態と比べてソース電極43のx方向における最大寸法が拡大している。これに対応して、ソース電極43に接続される複数のソースワイヤ63の本数が図示された例においては、6本に増加している。
このような実施形態によっても、半導体装置A9の高耐電圧化と応答速度の高速化とを図ることができる。また、複数のソースワイヤ63の本数を増加させることにより、ソース電極43とソース端子53との間の抵抗およびインダクタンスをより低減することが可能である。これは、半導体装置A9の応答速度の高速化に好ましい。なお、半導体装置A9は、表面導電層2がゲート電極部22および補助ソース電極部24を有する構成であるが、ゲート電極部22および補助ソース電極部24を有さない半導体装置A1に類似の構成であってもよい。
<第10実施形態>
図19は本開示の第10実施形態に係る半導体装置を示している。
図19は本開示の第10実施形態に係る半導体装置を示している。
本実施形態の半導体装置A10においては、スイッチング素子4が上述した半導体装置A9と同様の配置とされている。また、表面導電層2のドレイン電極部21は、切欠き部211を有する。切欠き部211は、y方向においてスイッチング素子4に対してソース電極部23とは反対側に設けられており、y方向図中下方に向けて凹んでいる。切欠き部211は、斜辺212を有する。斜辺212は、x方向およびy方向のいずれに対しても傾斜しており、スイッチング素子4の外端縁45と平行である。また、斜辺212と外端縁45とは、隣り合っている。
このような実施形態によっても、半導体装置A10の高耐電圧化と応答速度の高速化とを図ることができる。また、表面導電層2のドレイン電極部21の斜辺212を有する切欠き部211を設けることにより、ドレイン電極部21にスイッチング素子4を搭載する際に、斜辺212をスイッチング素子4の配置方向の基準として用いることができる。
<第11実施形態>
図20は本開示の第11実施形態に係る半導体装置を示している。
図20は本開示の第11実施形態に係る半導体装置を示している。
本実施形態の半導体装置A11においては、スイッチング素子4が上述した半導体装置A9,A10と同様の配置とされている。また、表面導電層2のドレイン電極部21は、切欠き部211を有する。切欠き部211は、y方向においてスイッチング素子4に対してソース電極部23とは反対側に設けられており、y方向図中下方に向けて凹んでいる。本実施形態の切欠き部211は、半導体装置A10の切欠き部211とは、x方向において中心線C3を挟んで反対側に配置されている。切欠き部211は、斜辺212を有する。斜辺212は、x方向およびy方向のいずれに対しても傾斜しており、スイッチング素子4の外端縁45と平行である。また、斜辺212と外端縁45とは、隣り合っている。
このような実施形態によっても、半導体装置A11の高耐電圧化と応答速度の高速化とを図ることができる。また、表面導電層2のドレイン電極部21の斜辺212を有する切欠き部211を設けることにより、ドレイン電極部21にスイッチング素子4を搭載する際に、斜辺212をスイッチング素子4の配置方向の基準として用いることができる。
本開示に係る半導体装置は、上述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。例えば、各実施形態のソース電極とソース端子との間の配線を、ワイヤと電極部を介して接続している場合のみを示しているが、ワイヤの代わりに平板状の金属板を介して接続していてもよい。また、ソースセンス端子を無くし代わりに他の信号に接続する端子としたり、ソースセンス以外の信号に接続された端子を更に追加しても構わない。また、絶縁基板上に表面導電層を形成し表面導電層をドレイン端子と接続する代わりに、ドレイン端子と一体形成されたアイランド上にスイッチング素子を配置するようにし、各電極と各端子とをワイヤで直接接続するようにしても構わない。また、1つのスイッチング素子チップのみを用いた実施形態のみを示しているが、複数のスイッチング素子チップを並列接続したり、保護ダイオードチップを内蔵するようにしてもよい。
本開示は、以下の付記にかかる実施形態を含みうる。
[付記1]
第1電極、第2電極および第3電極を有するスイッチング素子であって、前記第1電極および前記第3電極間に電位差を与えた状態で前記第2電極および前記第3電極間に駆動電圧を与えることによって、前記第1電極および前記第3電極間がオン/オフ制御されるスイッチング素子と、
表面および裏面を有し、絶縁性材料からなる基板と、
前記基板の前記表面に形成された表面導電層であって、前記スイッチング素子の前記第1電極が接合された第1電極部を含む表面導電層と、
前記第1電極部を介して前記第1電極と導通する第1端子と、
前記第2電極と導通する第2端子と、
前記第3電極と導通する第3端子と、
前記表面導電層の少なくとも一部、前記第1ないし第3端子の一部ずつおよび前記スイッチング素子を覆う封止樹脂と、を備え、
前記第1ないし第3端子は各々、前記基板の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出しており、
前記第1ないし第3端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間しており、
前記第1端子は、前記第2方向において、前記第1ないし第3端子の中で最も外側に位置し、
前記封止樹脂は、
前記第2方向における前記第1端子と前記第3端子との間に、前記第1方向において前記第1端子および前記第3端子の前記スイッチング素子側に位置する根元側部と、
前記第1方向において前記第1および前記第3端子の前記封止樹脂から露出した先端側に位置する先端側部と、を有する、半導体装置。
[付記2]
前記第1端子と前記第3端子との間の前記封止樹脂の沿面距離は、前記第1端子と前記第3端子との距離よりも長い、付記1に記載の半導体装置。
[付記3]
前記封止樹脂は、前記第1方向に対して直角である端面を有する、付記1または2に記載の半導体装置。
[付記4]
前記封止樹脂は、少なくとも1つの凸部を有し、前記少なくとも1つの凸部の各々は、前記第1方向において前記端面から前記第1端子の先端側に突出しており、
前記端面が前記根元側部であり、前記少なくとも1つの凸部のいずれか1つの先端側の端面が前記先端側部である、付記3に記載の半導体装置。
[付記5]
前記封止樹脂の前記少なくとも1つの凸部は、第1凸部および第2凸部を有しており、
前記第1凸部から前記第1端子が突出しており、
前記第2凸部から前記第3端子が突出している、付記4に記載の半導体装置。
[付記6]
前記封止樹脂には、前記端面から前記第1方向に凹む凹部が形成されており、
前記凹部の最奥部が前記根元側部であり、前記端面が前記先端側部である、付記3に記載の半導体装置。
[付記7]
前記第3電極と導通する第4端子を更に有するとともに、前記第3端子は前記第1端子と隣り合っており、
前記第1端子と前記第3端子との前記第2方向における距離は、前記第3端子と前記第2端子および前記第4端子のうち前記第3端子と隣り合うものとの前記第2方向における距離よりも大である、付記1ないし6のいずれかに記載の半導体装置。
[付記8]
前記第1端子と前記第3端子との前記第2方向における距離は、前記第2端子と前記第4端子との前記第2方向における距離よりも大である、付記7に記載の半導体装置。
[付記9]
前記第4端子は、前記第3端子と隣り合っている、付記7ないし8のいずれかに記載の半導体装置。
[付記10]
前記第3電極と前記第3端子の先端との間の抵抗およびインダクタンスは、それぞれ、前記第3電極と前記第4端子の先端との間の抵抗およびインダクタンスよりも小である、付記7ないし9のいずれかに記載の半導体装置。
[付記11]
前記第3端子と前記第4端子とは、前記第3電極を含む導通経路のみによって導通している、付記10に記載の半導体装置。
[付記12]
前記第3端子の前記第2方向における中心線を前記第1方向に延長させた仮想線は、前記スイッチング素子と交差する、付記1ないし11のいずれかに記載の半導体装置。
[付記13]
前記第1端子の前記第2方向における中心線を前記第1方向に延長させた仮想線は、前記スイッチング素子と交差しない、付記12に記載の半導体装置。
[付記14]
前記表面導電層は、前記第1電極部と離間する孤立部であって前記第1電極部と絶縁された孤立部を有しており、
前記孤立部は、前記封止樹脂から部分的に露出している、付記1ないし13のいずれかに記載の半導体装置。
[付記15]
前記スイッチング素子は、矩形状であり、4つの外端縁を有し、
前記4つの外端縁の各々は、前記第1方向または前記第2方向に沿って配置されている、付記1ないし14のいずれかに記載の半導体装置。
[付記16]
前記スイッチング素子は、矩形状であり、4つの外端縁を有し、
前記4つの外端縁の各々は、前記第1方向および前記第2方向のいずれに対しても傾斜している、付記1ないし14のいずれかに記載の半導体装置。
[付記17]
前記第1電極部には、前記スイッチング素子の前記外端縁に平行である斜辺を有する切欠き部が形成されている、付記16に記載の半導体装置。
[付記18]
前記第1端子と前記第3端子とは、前記厚さ方向において互いに異なる位置において前記封止樹脂から突出している、付記1ないし17のいずれかに記載の半導体装置。
[付記19]
前記表面導電層は、前記第1電極部から離間する第3電極部であって前記第3端子が接合された第3電極部を含む、付記1ないし18のいずれかに記載の半導体装置。
[付記20]
前記表面導電層は、
前記第1電極部から離間する第2電極部であって前記第2端子が接合された第2電極部と、
前記第1電極部及び前記第3電極部から離間する補助第3電極部であって第4端子が接合された補助第3電極部と、を含む、付記19に記載の半導体装置。
[付記21]
第1電極、第2電極および第3電極を有するスイッチング素子であって、前記第1電極および前記第3電極間に電位差を与えた状態で前記第2電極および前記第3電極間に駆動電圧を与えることによって、前記第1電極および前記第3電極間がオン/オフ制御されるスイッチング素子と、
表面および裏面を有し、絶縁性材料からなる基板と、
前記基板の前記表面に形成された表面導電層であって、且つ前記スイッチング素子の前記第1電極が接合された第1電極部を含む表面導電層と、
前記第1電極部を介して前記第1電極と導通する第1端子と、
前記第2電極と導通する第2端子と、
前記第3電極と導通する第3端子と、
前記表面導電層の少なくとも一部、前記第1ないし第3端子の一部ずつおよび前記スイッチング素子を覆う封止樹脂と、を備え、
前記第1ないし第3端子は各々、前記基板の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出しており、
前記第1ないし第3端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間しており、
前記第1端子は、前記第2方向において、前記第1ないし第3端子の中で最も外側に位置し、
前記第1端子と前記第3端子との前記第2方向における距離は、前記第3端子と前記第2端子との前記第2方向における距離よりも大である、半導体装置。
[付記22]
前記第3電極と導通し前記第3端子よりも前記第1端子から離れた位置に配置された第4端子を更に有するとともに、前記第3端子は前記第1端子と隣り合っている、付記21に記載の半導体装置。
[付記23]
前記スイッチング素子は、SiCスイッチング素子である、付記1ないし22のいずれかに記載の半導体装置。
[付記24]
前記第1端子は前記スイッチング素子のドレイン端子であり、前記第2端子は前記スイッチング素子のゲート端子であり、前記第3端子は前記スイッチング素子のソース端子である、付記1ないし23のいずれかに記載の半導体装置。
[付記25]
前記ソース端子が前記封止樹脂から露出する箇所は、前記第1方向視において前記封止樹脂の略中央に配置されている、付記24に記載の半導体装置。
[付記26]
前記基板の前記裏面に形成され、前記封止樹脂から露出する裏面導電層を更に備える、付記1ないし25のいずれかに記載の半導体装置。
[付記27]
第1電極、第2電極および第3電極を有するスイッチング素子であって、前記第1電極および前記第3電極間に電位差を与えた状態で前記第2電極および前記第3電極間に駆動電圧を与えることによって、前記第1電極および前記第3電極間がオン/オフ制御されるスイッチング素子と、
前記スイッチング素子の前記第1電極が接合された第1電極部を含む第1端子と、
前記第2電極と導通する第2端子と、
前記第3電極と導通する第3端子と、
前記第1電極部の少なくとも一部、前記第1ないし第3端子の一部ずつおよび前記スイッチング素子を覆う封止樹脂と、を備え、
前記第1ないし第3端子は各々、前記スイッチング素子の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出しており、
前記第1ないし第3端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間しており、
前記第1端子は、前記第2方向において、前記第1ないし第3端子の中で最も外側に位置し、
前記封止樹脂は、
前記第2方向における前記第1端子と前記第3端子との間に、前記第1方向において前記第1端子および前記第3端子の前記スイッチング素子側に位置する根元側部と、
前記第1方向において前記第1およびまたは前記第3端子の前記封止樹脂から露出した先端側に位置する先端側部と、を有する、半導体装置。
[付記28]
前記第1端子は、前記第2方向において、前記第1ないし第3端子の中で最も外側に位置し、
前記第3端子は、前記第2方向において、前記第1ないし第3端子の中で最も中央側に位置し、
前記第1端子と前記第3端子との前記第2方向における距離は、前記第3端子と前記第2端子の前記第2方向における距離よりも大である、付記27に記載の半導体装置。
[付記29]
第1電極、第2電極および第3電極を有するスイッチング素子であって、前記第1電極および前記第3電極間に電位差を与えた状態で前記第2電極および前記第3電極間に駆動電圧を与えることによって、前記第1電極および前記第3電極間がオン/オフ制御されるスイッチング素子と、
前記スイッチング素子の前記第1電極が接合された第1電極部を含む第1端子と、
前記第2電極と導通する第2端子と、
前記第3電極と導通する第3端子と、
前記第3電極と導通する第4端子と、
前記第1電極部の少なくとも一部および前記第1ないし第4端子の一部ずつおよび前記スイッチング素子を覆う封止樹脂と、を備え、
前記第1ないし第4端子は各々、前記スイッチング素子の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出しており、
前記第1ないし第4端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間しており、
前記第2方向において、前記第3端子は前記第1ないし第4端子の中で最も中央側に位置し、
前記第3電極と前記第3端子との間のインダクタンスが前記第3電極と前記第4端子との間のインダクタンスよりも小さい、半導体装置。
[付記1]
第1電極、第2電極および第3電極を有するスイッチング素子であって、前記第1電極および前記第3電極間に電位差を与えた状態で前記第2電極および前記第3電極間に駆動電圧を与えることによって、前記第1電極および前記第3電極間がオン/オフ制御されるスイッチング素子と、
表面および裏面を有し、絶縁性材料からなる基板と、
前記基板の前記表面に形成された表面導電層であって、前記スイッチング素子の前記第1電極が接合された第1電極部を含む表面導電層と、
前記第1電極部を介して前記第1電極と導通する第1端子と、
前記第2電極と導通する第2端子と、
前記第3電極と導通する第3端子と、
前記表面導電層の少なくとも一部、前記第1ないし第3端子の一部ずつおよび前記スイッチング素子を覆う封止樹脂と、を備え、
前記第1ないし第3端子は各々、前記基板の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出しており、
前記第1ないし第3端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間しており、
前記第1端子は、前記第2方向において、前記第1ないし第3端子の中で最も外側に位置し、
前記封止樹脂は、
前記第2方向における前記第1端子と前記第3端子との間に、前記第1方向において前記第1端子および前記第3端子の前記スイッチング素子側に位置する根元側部と、
前記第1方向において前記第1および前記第3端子の前記封止樹脂から露出した先端側に位置する先端側部と、を有する、半導体装置。
[付記2]
前記第1端子と前記第3端子との間の前記封止樹脂の沿面距離は、前記第1端子と前記第3端子との距離よりも長い、付記1に記載の半導体装置。
[付記3]
前記封止樹脂は、前記第1方向に対して直角である端面を有する、付記1または2に記載の半導体装置。
[付記4]
前記封止樹脂は、少なくとも1つの凸部を有し、前記少なくとも1つの凸部の各々は、前記第1方向において前記端面から前記第1端子の先端側に突出しており、
前記端面が前記根元側部であり、前記少なくとも1つの凸部のいずれか1つの先端側の端面が前記先端側部である、付記3に記載の半導体装置。
[付記5]
前記封止樹脂の前記少なくとも1つの凸部は、第1凸部および第2凸部を有しており、
前記第1凸部から前記第1端子が突出しており、
前記第2凸部から前記第3端子が突出している、付記4に記載の半導体装置。
[付記6]
前記封止樹脂には、前記端面から前記第1方向に凹む凹部が形成されており、
前記凹部の最奥部が前記根元側部であり、前記端面が前記先端側部である、付記3に記載の半導体装置。
[付記7]
前記第3電極と導通する第4端子を更に有するとともに、前記第3端子は前記第1端子と隣り合っており、
前記第1端子と前記第3端子との前記第2方向における距離は、前記第3端子と前記第2端子および前記第4端子のうち前記第3端子と隣り合うものとの前記第2方向における距離よりも大である、付記1ないし6のいずれかに記載の半導体装置。
[付記8]
前記第1端子と前記第3端子との前記第2方向における距離は、前記第2端子と前記第4端子との前記第2方向における距離よりも大である、付記7に記載の半導体装置。
[付記9]
前記第4端子は、前記第3端子と隣り合っている、付記7ないし8のいずれかに記載の半導体装置。
[付記10]
前記第3電極と前記第3端子の先端との間の抵抗およびインダクタンスは、それぞれ、前記第3電極と前記第4端子の先端との間の抵抗およびインダクタンスよりも小である、付記7ないし9のいずれかに記載の半導体装置。
[付記11]
前記第3端子と前記第4端子とは、前記第3電極を含む導通経路のみによって導通している、付記10に記載の半導体装置。
[付記12]
前記第3端子の前記第2方向における中心線を前記第1方向に延長させた仮想線は、前記スイッチング素子と交差する、付記1ないし11のいずれかに記載の半導体装置。
[付記13]
前記第1端子の前記第2方向における中心線を前記第1方向に延長させた仮想線は、前記スイッチング素子と交差しない、付記12に記載の半導体装置。
[付記14]
前記表面導電層は、前記第1電極部と離間する孤立部であって前記第1電極部と絶縁された孤立部を有しており、
前記孤立部は、前記封止樹脂から部分的に露出している、付記1ないし13のいずれかに記載の半導体装置。
[付記15]
前記スイッチング素子は、矩形状であり、4つの外端縁を有し、
前記4つの外端縁の各々は、前記第1方向または前記第2方向に沿って配置されている、付記1ないし14のいずれかに記載の半導体装置。
[付記16]
前記スイッチング素子は、矩形状であり、4つの外端縁を有し、
前記4つの外端縁の各々は、前記第1方向および前記第2方向のいずれに対しても傾斜している、付記1ないし14のいずれかに記載の半導体装置。
[付記17]
前記第1電極部には、前記スイッチング素子の前記外端縁に平行である斜辺を有する切欠き部が形成されている、付記16に記載の半導体装置。
[付記18]
前記第1端子と前記第3端子とは、前記厚さ方向において互いに異なる位置において前記封止樹脂から突出している、付記1ないし17のいずれかに記載の半導体装置。
[付記19]
前記表面導電層は、前記第1電極部から離間する第3電極部であって前記第3端子が接合された第3電極部を含む、付記1ないし18のいずれかに記載の半導体装置。
[付記20]
前記表面導電層は、
前記第1電極部から離間する第2電極部であって前記第2端子が接合された第2電極部と、
前記第1電極部及び前記第3電極部から離間する補助第3電極部であって第4端子が接合された補助第3電極部と、を含む、付記19に記載の半導体装置。
[付記21]
第1電極、第2電極および第3電極を有するスイッチング素子であって、前記第1電極および前記第3電極間に電位差を与えた状態で前記第2電極および前記第3電極間に駆動電圧を与えることによって、前記第1電極および前記第3電極間がオン/オフ制御されるスイッチング素子と、
表面および裏面を有し、絶縁性材料からなる基板と、
前記基板の前記表面に形成された表面導電層であって、且つ前記スイッチング素子の前記第1電極が接合された第1電極部を含む表面導電層と、
前記第1電極部を介して前記第1電極と導通する第1端子と、
前記第2電極と導通する第2端子と、
前記第3電極と導通する第3端子と、
前記表面導電層の少なくとも一部、前記第1ないし第3端子の一部ずつおよび前記スイッチング素子を覆う封止樹脂と、を備え、
前記第1ないし第3端子は各々、前記基板の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出しており、
前記第1ないし第3端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間しており、
前記第1端子は、前記第2方向において、前記第1ないし第3端子の中で最も外側に位置し、
前記第1端子と前記第3端子との前記第2方向における距離は、前記第3端子と前記第2端子との前記第2方向における距離よりも大である、半導体装置。
[付記22]
前記第3電極と導通し前記第3端子よりも前記第1端子から離れた位置に配置された第4端子を更に有するとともに、前記第3端子は前記第1端子と隣り合っている、付記21に記載の半導体装置。
[付記23]
前記スイッチング素子は、SiCスイッチング素子である、付記1ないし22のいずれかに記載の半導体装置。
[付記24]
前記第1端子は前記スイッチング素子のドレイン端子であり、前記第2端子は前記スイッチング素子のゲート端子であり、前記第3端子は前記スイッチング素子のソース端子である、付記1ないし23のいずれかに記載の半導体装置。
[付記25]
前記ソース端子が前記封止樹脂から露出する箇所は、前記第1方向視において前記封止樹脂の略中央に配置されている、付記24に記載の半導体装置。
[付記26]
前記基板の前記裏面に形成され、前記封止樹脂から露出する裏面導電層を更に備える、付記1ないし25のいずれかに記載の半導体装置。
[付記27]
第1電極、第2電極および第3電極を有するスイッチング素子であって、前記第1電極および前記第3電極間に電位差を与えた状態で前記第2電極および前記第3電極間に駆動電圧を与えることによって、前記第1電極および前記第3電極間がオン/オフ制御されるスイッチング素子と、
前記スイッチング素子の前記第1電極が接合された第1電極部を含む第1端子と、
前記第2電極と導通する第2端子と、
前記第3電極と導通する第3端子と、
前記第1電極部の少なくとも一部、前記第1ないし第3端子の一部ずつおよび前記スイッチング素子を覆う封止樹脂と、を備え、
前記第1ないし第3端子は各々、前記スイッチング素子の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出しており、
前記第1ないし第3端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間しており、
前記第1端子は、前記第2方向において、前記第1ないし第3端子の中で最も外側に位置し、
前記封止樹脂は、
前記第2方向における前記第1端子と前記第3端子との間に、前記第1方向において前記第1端子および前記第3端子の前記スイッチング素子側に位置する根元側部と、
前記第1方向において前記第1およびまたは前記第3端子の前記封止樹脂から露出した先端側に位置する先端側部と、を有する、半導体装置。
[付記28]
前記第1端子は、前記第2方向において、前記第1ないし第3端子の中で最も外側に位置し、
前記第3端子は、前記第2方向において、前記第1ないし第3端子の中で最も中央側に位置し、
前記第1端子と前記第3端子との前記第2方向における距離は、前記第3端子と前記第2端子の前記第2方向における距離よりも大である、付記27に記載の半導体装置。
[付記29]
第1電極、第2電極および第3電極を有するスイッチング素子であって、前記第1電極および前記第3電極間に電位差を与えた状態で前記第2電極および前記第3電極間に駆動電圧を与えることによって、前記第1電極および前記第3電極間がオン/オフ制御されるスイッチング素子と、
前記スイッチング素子の前記第1電極が接合された第1電極部を含む第1端子と、
前記第2電極と導通する第2端子と、
前記第3電極と導通する第3端子と、
前記第3電極と導通する第4端子と、
前記第1電極部の少なくとも一部および前記第1ないし第4端子の一部ずつおよび前記スイッチング素子を覆う封止樹脂と、を備え、
前記第1ないし第4端子は各々、前記スイッチング素子の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出しており、
前記第1ないし第4端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間しており、
前記第2方向において、前記第3端子は前記第1ないし第4端子の中で最も中央側に位置し、
前記第3電極と前記第3端子との間のインダクタンスが前記第3電極と前記第4端子との間のインダクタンスよりも小さい、半導体装置。
Claims (29)
- 第1電極、第2電極および第3電極を有するスイッチング素子であって、前記第1電極および前記第3電極間に電位差を与えた状態で前記第2電極および前記第3電極間に駆動電圧を与えることによって、前記第1電極および前記第3電極間がオン/オフ制御されるスイッチング素子と、
表面および裏面を有し、絶縁性材料からなる基板と、
前記基板の前記表面に形成された表面導電層であって、前記スイッチング素子の前記第1電極が接合された第1電極部を含む表面導電層と、
前記第1電極部を介して前記第1電極と導通する第1端子と、
前記第2電極と導通する第2端子と、
前記第3電極と導通する第3端子と、
前記表面導電層の少なくとも一部、前記第1ないし第3端子の一部ずつおよび前記スイッチング素子を覆う封止樹脂と、を備え、
前記第1ないし第3端子は各々、前記基板の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出しており、
前記第1ないし第3端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間しており、
前記第1端子は、前記第2方向において、前記第1ないし第3端子の中で最も外側に位置し、
前記封止樹脂は、
前記第2方向における前記第1端子と前記第3端子との間に、前記第1方向において前記第1端子および前記第3端子の前記スイッチング素子側に位置する根元側部と、
前記第1方向において前記第1および前記第3端子の前記封止樹脂から露出した先端側に位置する先端側部と、を有する、半導体装置。 - 前記第1端子と前記第3端子との間の前記封止樹脂の沿面距離は、前記第1端子と前記第3端子との距離よりも長い、請求項1に記載の半導体装置。
- 前記封止樹脂は、前記第1方向に対して直角である端面を有する、請求項1または2に記載の半導体装置。
- 前記封止樹脂は、少なくとも1つの凸部を有し、前記少なくとも1つの凸部の各々は、前記第1方向において前記端面から前記第1端子の先端側に突出しており、
前記端面が前記根元側部であり、前記少なくとも1つの凸部のいずれか1つの先端側の端面が前記先端側部である、請求項3に記載の半導体装置。 - 前記封止樹脂の前記少なくとも1つの凸部は、第1凸部および第2凸部を有しており、
前記第1凸部から前記第1端子が突出しており、
前記第2凸部から前記第3端子が突出している、請求項4に記載の半導体装置。 - 前記封止樹脂には、前記端面から前記第1方向に凹む凹部が形成されており、
前記凹部の最奥部が前記根元側部であり、前記端面が前記先端側部である、請求項3に記載の半導体装置。 - 前記第3電極と導通する第4端子を更に有するとともに、前記第3端子は前記第1端子と隣り合っており、
前記第1端子と前記第3端子との前記第2方向における距離は、前記第3端子と前記第2端子および前記第4端子のうち前記第3端子と隣り合うものとの前記第2方向における距離よりも大である、請求項1ないし6のいずれかに記載の半導体装置。 - 前記第1端子と前記第3端子との前記第2方向における距離は、前記第2端子と前記第4端子との前記第2方向における距離よりも大である、請求項7に記載の半導体装置。
- 前記第4端子は、前記第3端子と隣り合っている、請求項7ないし8のいずれかに記載の半導体装置。
- 前記第3電極と前記第3端子の先端との間の抵抗およびインダクタンスは、それぞれ、前記第3電極と前記第4端子の先端との間の抵抗およびインダクタンスよりも小である、請求項7ないし9のいずれかに記載の半導体装置。
- 前記第3端子と前記第4端子とは、前記第3電極を含む導通経路のみによって導通している、請求項10に記載の半導体装置。
- 前記第3端子の前記第2方向における中心線を前記第1方向に延長させた仮想線は、前記スイッチング素子と交差する、請求項1ないし11のいずれかに記載の半導体装置。
- 前記第1端子の前記第2方向における中心線を前記第1方向に延長させた仮想線は、前記スイッチング素子と交差しない、請求項12に記載の半導体装置。
- 前記表面導電層は、前記第1電極部と離間する孤立部であって前記第1電極部と絶縁された孤立部を有しており、
前記孤立部は、前記封止樹脂から部分的に露出している、請求項1ないし13のいずれかに記載の半導体装置。 - 前記スイッチング素子は、矩形状であり、4つの外端縁を有し、
前記4つの外端縁の各々は、前記第1方向または前記第2方向に沿って配置されている、請求項1ないし14のいずれかに記載の半導体装置。 - 前記スイッチング素子は、矩形状であり、4つの外端縁を有し、
前記4つの外端縁の各々は、前記第1方向および前記第2方向のいずれに対しても傾斜している、請求項1ないし14のいずれかに記載の半導体装置。 - 前記第1電極部には、前記スイッチング素子の前記外端縁に平行である斜辺を有する切欠き部が形成されている、請求項16に記載の半導体装置。
- 前記第1端子と前記第3端子とは、前記厚さ方向において互いに異なる位置において前記封止樹脂から突出している、請求項1ないし17のいずれかに記載の半導体装置。
- 前記表面導電層は、前記第1電極部から離間する第3電極部であって前記第3端子が接合された第3電極部を含む、請求項1ないし18のいずれかに記載の半導体装置。
- 前記表面導電層は、
前記第1電極部から離間する第2電極部であって前記第2端子が接合された第2電極部と、
前記第1電極部及び前記第3電極部から離間する補助第3電極部であって第4端子が接合された補助第3電極部と、を含む、請求項19に記載の半導体装置。 - 第1電極、第2電極および第3電極を有するスイッチング素子であって、前記第1電極および前記第3電極間に電位差を与えた状態で前記第2電極および前記第3電極間に駆動電圧を与えることによって、前記第1電極および前記第3電極間がオン/オフ制御されるスイッチング素子と、
表面および裏面を有し、絶縁性材料からなる基板と、
前記基板の前記表面に形成された表面導電層であって、且つ前記スイッチング素子の前記第1電極が接合された第1電極部を含む表面導電層と、
前記第1電極部を介して前記第1電極と導通する第1端子と、
前記第2電極と導通する第2端子と、
前記第3電極と導通する第3端子と、
前記表面導電層の少なくとも一部、前記第1ないし第3端子の一部ずつおよび前記スイッチング素子を覆う封止樹脂と、を備え、
前記第1ないし第3端子は各々、前記基板の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出しており、
前記第1ないし第3端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間しており、
前記第1端子は、前記第2方向において、前記第1ないし第3端子の中で最も外側に位置し、
前記第1端子と前記第3端子との前記第2方向における距離は、前記第3端子と前記第2端子との前記第2方向における距離よりも大である、半導体装置。 - 前記第3電極と導通し前記第3端子よりも前記第1端子から離れた位置に配置された第4端子を更に有するとともに、前記第3端子は前記第1端子と隣り合っている、請求項21に記載の半導体装置。
- 前記スイッチング素子は、SiCスイッチング素子である、請求項1ないし22のいずれかに記載の半導体装置。
- 前記第1端子は前記スイッチング素子のドレイン端子であり、前記第2端子は前記スイッチング素子のゲート端子であり、前記第3端子は前記スイッチング素子のソース端子である、請求項1ないし23のいずれかに記載の半導体装置。
- 前記ソース端子が前記封止樹脂から露出する箇所は、前記第1方向視において前記封止樹脂の略中央に配置されている、請求項24に記載の半導体装置。
- 前記基板の前記裏面に形成され、前記封止樹脂から露出する裏面導電層を更に備える、請求項1ないし25のいずれかに記載の半導体装置。
- 第1電極、第2電極および第3電極を有するスイッチング素子であって、前記第1電極および前記第3電極間に電位差を与えた状態で前記第2電極および前記第3電極間に駆動電圧を与えることによって、前記第1電極および前記第3電極間がオン/オフ制御されるスイッチング素子と、
前記スイッチング素子の前記第1電極が接合された第1電極部を含む第1端子と、
前記第2電極と導通する第2端子と、
前記第3電極と導通する第3端子と、
前記第1電極部の少なくとも一部、前記第1ないし第3端子の一部ずつおよび前記スイッチング素子を覆う封止樹脂と、を備え、
前記第1ないし第3端子は各々、前記スイッチング素子の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出しており、
前記第1ないし第3端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間しており、
前記第1端子は、前記第2方向において、前記第1ないし第3端子の中で最も外側に位置し、
前記封止樹脂は、
前記第2方向における前記第1端子と前記第3端子との間に、前記第1方向において前記第1端子および前記第3端子の前記スイッチング素子側に位置する根元側部と、
前記第1方向において前記第1およびまたは前記第3端子の前記封止樹脂から露出した先端側に位置する先端側部と、を有する、半導体装置。 - 前記第1端子は、前記第2方向において、前記第1ないし第3端子の中で最も外側に位置し、
前記第3端子は、前記第2方向において、前記第1ないし第3端子の中で最も中央側に位置し、
前記第1端子と前記第3端子との前記第2方向における距離は、前記第3端子と前記第2端子の前記第2方向における距離よりも大である、請求項27に記載の半導体装置。 - 第1電極、第2電極および第3電極を有するスイッチング素子であって、前記第1電極および前記第3電極間に電位差を与えた状態で前記第2電極および前記第3電極間に駆動電圧を与えることによって、前記第1電極および前記第3電極間がオン/オフ制御されるスイッチング素子と、
前記スイッチング素子の前記第1電極が接合された第1電極部を含む第1端子と、
前記第2電極と導通する第2端子と、
前記第3電極と導通する第3端子と、
前記第3電極と導通する第4端子と、
前記第1電極部の少なくとも一部および前記第1ないし第4端子の一部ずつおよび前記スイッチング素子を覆う封止樹脂と、を備え、
前記第1ないし第4端子は各々、前記スイッチング素子の厚さ方向と直角である第1方向に沿って前記封止樹脂から同じ側に突出しており、
前記第1ないし第4端子は、前記厚さ方向および前記第1方向のいずれにも直角である第2方向に互いに離間しており、
前記第2方向において、前記第3端子は前記第1ないし第4端子の中で最も中央側に位置し、
前記第3電極と前記第3端子との間のインダクタンスが前記第3電極と前記第4端子との間のインダクタンスよりも小さい、半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE112018002137.8T DE112018002137T5 (de) | 2017-04-24 | 2018-04-20 | Halbleiterbauteil |
CN201880026605.4A CN110537258B (zh) | 2017-04-24 | 2018-04-20 | 半导体装置 |
JP2019514455A JP7137558B2 (ja) | 2017-04-24 | 2018-04-20 | 半導体装置 |
US16/500,258 US11482479B2 (en) | 2017-04-24 | 2018-04-20 | Semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-085391 | 2017-04-24 | ||
JP2017085391 | 2017-04-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2018198957A1 true WO2018198957A1 (ja) | 2018-11-01 |
Family
ID=63918219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2018/016267 WO2018198957A1 (ja) | 2017-04-24 | 2018-04-20 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11482479B2 (ja) |
JP (1) | JP7137558B2 (ja) |
CN (1) | CN110537258B (ja) |
DE (1) | DE112018002137T5 (ja) |
WO (1) | WO2018198957A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210008243A (ko) * | 2019-07-12 | 2021-01-21 | 알파 앤드 오메가 세미컨덕터 (케이맨) 리미티드 | 고출력 밀도 충전 응용을 위한 초고속 과도 응답(str) ac/dc 컨버터 |
WO2022049999A1 (ja) * | 2020-09-01 | 2022-03-10 | 住友電気工業株式会社 | 半導体装置 |
WO2023026389A1 (ja) * | 2021-08-25 | 2023-03-02 | 株式会社オートネットワーク技術研究所 | 車載用の半導体スイッチ装置 |
WO2023026388A1 (ja) * | 2021-08-25 | 2023-03-02 | 株式会社オートネットワーク技術研究所 | 車載用の半導体スイッチ装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7299751B2 (ja) * | 2019-05-14 | 2023-06-28 | ローム株式会社 | 半導体装置 |
EP4303917A1 (en) * | 2022-07-06 | 2024-01-10 | Infineon Technologies Austria AG | A semiconductor package or a printed circuit board, both modified to one or more of reduce, inverse or utilize magnetic coupling caused by the load current of a semiconductor transistor |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897333A (ja) * | 1994-09-29 | 1996-04-12 | Tokin Corp | 半導体モールドパッケージ |
JP2001148392A (ja) * | 1999-05-27 | 2001-05-29 | Matsushita Electronics Industry Corp | 電子装置とその製造方法およびその製造装置 |
US20090045493A1 (en) * | 2005-09-27 | 2009-02-19 | Infineon Technologies Ag | Semiconductor component and method of producing |
JP2009278134A (ja) * | 2009-08-24 | 2009-11-26 | Hitachi Ltd | パワーモジュールおよびインバータ |
JP2015019115A (ja) * | 2014-10-28 | 2015-01-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20160293549A1 (en) * | 2015-03-31 | 2016-10-06 | Infineon Technologies Austria Ag | Compound Semiconductor Device Including a Sensing Lead |
JP2017005043A (ja) * | 2015-06-08 | 2017-01-05 | ローム株式会社 | パワーモジュール半導体装置およびその製造方法、およびインバータ装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102460694A (zh) * | 2009-06-19 | 2012-05-16 | 株式会社安川电机 | 电力变换装置 |
JP5714916B2 (ja) * | 2011-01-12 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5732884B2 (ja) * | 2011-02-09 | 2015-06-10 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置 |
JP6221542B2 (ja) * | 2013-09-16 | 2017-11-01 | 株式会社デンソー | 半導体装置 |
JP2015076257A (ja) | 2013-10-09 | 2015-04-20 | ウシオ電機株式会社 | 口金付きショートアーク型放電ランプ |
JP6125984B2 (ja) * | 2013-12-11 | 2017-05-10 | トヨタ自動車株式会社 | 半導体装置 |
-
2018
- 2018-04-20 US US16/500,258 patent/US11482479B2/en active Active
- 2018-04-20 DE DE112018002137.8T patent/DE112018002137T5/de active Pending
- 2018-04-20 JP JP2019514455A patent/JP7137558B2/ja active Active
- 2018-04-20 CN CN201880026605.4A patent/CN110537258B/zh active Active
- 2018-04-20 WO PCT/JP2018/016267 patent/WO2018198957A1/ja active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897333A (ja) * | 1994-09-29 | 1996-04-12 | Tokin Corp | 半導体モールドパッケージ |
JP2001148392A (ja) * | 1999-05-27 | 2001-05-29 | Matsushita Electronics Industry Corp | 電子装置とその製造方法およびその製造装置 |
US20090045493A1 (en) * | 2005-09-27 | 2009-02-19 | Infineon Technologies Ag | Semiconductor component and method of producing |
JP2009278134A (ja) * | 2009-08-24 | 2009-11-26 | Hitachi Ltd | パワーモジュールおよびインバータ |
JP2015019115A (ja) * | 2014-10-28 | 2015-01-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20160293549A1 (en) * | 2015-03-31 | 2016-10-06 | Infineon Technologies Austria Ag | Compound Semiconductor Device Including a Sensing Lead |
JP2017005043A (ja) * | 2015-06-08 | 2017-01-05 | ローム株式会社 | パワーモジュール半導体装置およびその製造方法、およびインバータ装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210008243A (ko) * | 2019-07-12 | 2021-01-21 | 알파 앤드 오메가 세미컨덕터 (케이맨) 리미티드 | 고출력 밀도 충전 응용을 위한 초고속 과도 응답(str) ac/dc 컨버터 |
KR102587044B1 (ko) * | 2019-07-12 | 2023-10-06 | 알파 앤드 오메가 세미컨덕터 (케이맨) 리미티드 | 고출력 밀도 충전 응용을 위한 초고속 과도 응답(str) ac/dc 컨버터 |
WO2022049999A1 (ja) * | 2020-09-01 | 2022-03-10 | 住友電気工業株式会社 | 半導体装置 |
WO2023026389A1 (ja) * | 2021-08-25 | 2023-03-02 | 株式会社オートネットワーク技術研究所 | 車載用の半導体スイッチ装置 |
WO2023026388A1 (ja) * | 2021-08-25 | 2023-03-02 | 株式会社オートネットワーク技術研究所 | 車載用の半導体スイッチ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7137558B2 (ja) | 2022-09-14 |
CN110537258A (zh) | 2019-12-03 |
JPWO2018198957A1 (ja) | 2020-03-12 |
US11482479B2 (en) | 2022-10-25 |
DE112018002137T5 (de) | 2020-01-16 |
US20200066620A1 (en) | 2020-02-27 |
CN110537258B (zh) | 2022-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018198957A1 (ja) | 半導体装置 | |
US7884455B2 (en) | Semiconductor device | |
US7821128B2 (en) | Power semiconductor device having lines within a housing | |
JP6083109B2 (ja) | 半導体装置 | |
US20070108575A1 (en) | Semiconductor package that includes stacked semiconductor die | |
JP6244272B2 (ja) | 半導体装置 | |
JP2002141463A (ja) | 半導体モジュール | |
JP4349364B2 (ja) | 半導体装置 | |
JP2023015278A (ja) | 半導体装置 | |
US11881444B2 (en) | Semiconductor device | |
JP2007027404A (ja) | 半導体装置 | |
US11538725B2 (en) | Semiconductor module arrangement | |
WO2022070741A1 (ja) | 半導体装置 | |
WO2021241304A1 (ja) | 半導体モジュールの実装構造 | |
US12002794B2 (en) | Semiconductor device | |
JP2021190556A (ja) | 半導体装置の実装構造 | |
US10211179B2 (en) | Semiconductor device | |
WO2022070768A1 (ja) | 半導体装置 | |
WO2023157604A1 (ja) | 半導体装置および半導体装置の実装構造体 | |
WO2023136074A1 (ja) | 半導体装置 | |
US20240170353A1 (en) | Semiconductor device and mounting structure for semiconductor element | |
WO2023021938A1 (ja) | 半導体装置 | |
EP2722885B1 (en) | Surface mountable power components | |
WO2022137811A1 (ja) | 半導体ユニット及び半導体装置 | |
WO2024116743A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 18792144 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2019514455 Country of ref document: JP Kind code of ref document: A |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 18792144 Country of ref document: EP Kind code of ref document: A1 |