JP6845135B2 - マスク一体型表面保護フィルム - Google Patents

マスク一体型表面保護フィルム Download PDF

Info

Publication number
JP6845135B2
JP6845135B2 JP2017528231A JP2017528231A JP6845135B2 JP 6845135 B2 JP6845135 B2 JP 6845135B2 JP 2017528231 A JP2017528231 A JP 2017528231A JP 2017528231 A JP2017528231 A JP 2017528231A JP 6845135 B2 JP6845135 B2 JP 6845135B2
Authority
JP
Japan
Prior art keywords
mask
material layer
mask material
ethylene
surface protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017528231A
Other languages
English (en)
Other versions
JPWO2017082211A1 (ja
Inventor
啓時 横井
啓時 横井
具朗 内山
具朗 内山
祥文 岡
祥文 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Publication of JPWO2017082211A1 publication Critical patent/JPWO2017082211A1/ja
Application granted granted Critical
Publication of JP6845135B2 publication Critical patent/JP6845135B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31058After-treatment of organic layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/30Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/38Removing material by boring or cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/06Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/30Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/302Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising aromatic vinyl (co)polymers, e.g. styrenic (co)polymers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/30Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/308Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising acrylic (co)polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02076Cleaning after the substrates have been singulated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/50Properties of the layers or laminate having particular mechanical properties
    • B32B2307/51Elastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、マスク一体型表面保護フィルムに関する。
最近の半導体チップの薄膜化・小チップ化への進化はめざましい。特に、メモリカードやスマートカードの様な半導体ICチップが内蔵されたICカードでは薄膜化が要求され、また、LED・LCD駆動用デバイスなどでは小チップ化が要求されている。今後これらの需要が増えるにつれ半導体チップの薄膜化・小チップ化のニーズはより一層高まるものと考えられる。
これらの半導体チップは、半導体ウェハをバックグラインド工程やエッチング工程等において所定厚みに薄膜化した後、ダイシング工程を経て個々のチップに分割することにより得られる。このダイシング工程においては、ダイシングブレードにより切断されるブレードダイシング方式が用いられてきた。ブレードダイシング方式では切断時にブレードによる切削抵抗が半導体ウェハに直接かかる。そのため、この切削抵抗によって半導体チップに微小な欠け(チッピング)が発生することがある。チッピングの発生は半導体チップの外観を損なうだけでなく、場合によっては抗折強度不足によるピックアップ時のチップ破損を招き、チップ上の回路パターンまで破損する可能性がある。また、ブレードによる物理的なダイシング工程では、チップ同士の間隔であるカーフ(スクライブライン、ストリートともいう)の幅を厚みのあるブレード幅よりも狭小化することができない。この結果、一枚のウェハから取ることができるチップの数(収率)は少なくなる。さらにウェハの加工時間が長いことも問題であった。
ブレードダイシング方式以外にも、ダイシング工程には様々な方式が利用されている。例えば、ウェハを薄膜化した後にダイシングを行う難しさに鑑みて、先に所定の厚み分だけウェハに溝を形成しておき、その後に研削加工を行って薄膜化とチップへの個片化を同時に行うDBG(先ダイシング)方式がある。この方式によれば、カーフ幅はブレードダイシング方式と同程度である。しかし、チップの抗折強度が向上するためチップの破損を抑えることができるというメリットがある。
また、ダイシングをレーザーで行うレーザーダイシング方式がある。レーザーダイシング方式によれば、カーフ幅を狭くでき、またダイシングをドライプロセスで実施できるメリットもある。しかし、レーザーによる切断時の昇華物でウェハ表面が汚れるという不都合があり、所定の液状保護材でウェハ表面を保護する前処理を要する場合がある。また、ドライプロセスといっても完全なドライプロセスを実現するには至っていない。さらに、レーザーダイシング方式はブレードダイシング方式よりも処理速度を高速化できる。しかし、1ラインずつ加工することには変わりはなく、極小チップの製造にはそれなりに時間がかかる。
また、ダイシングを水圧で行うウォータージェット方式などのウェットプロセスを用いる方式もある。この方式では、MEMSデバイスやCMOSセンサーなどの表面汚染を高度に抑えることが必要な材料において、問題が起きる可能性がある。またカーフ幅の狭小化には限度があり、得られるチップの収率も低くなる。
また、ウェハの厚み方向にレーザーで改質層を形成し、エキスパンドして分断し、個片化するステルスダイシング方式も知られている。この方式は、カーフ幅をゼロにでき、ドライで加工できるというメリットがある。しかしながら、改質層形成時の熱履歴によりチップ抗折強度が低下する傾向があり、また、エキスパンドして分断する際にシリコン屑が発生する場合がある。さらに、隣接チップとのぶつかりが抗折強度不足を引き起こす可能性がある。
さらにステルスダイシングと先ダイシングを併せた方式として、薄膜化の前に所定の厚み分だけ改質層を形成しておき、その後に裏面から研削加工を行って薄膜化とチップへの個片化を同時に行う狭スクライブ幅対応チップ個片化方式がある。この技術は、上記プロセスのデメリットを改善したものであり、ウェハ裏面研削加工中に応力でシリコンの改質層が劈開し個片化するため、カーフ幅がゼロでありチップ収率は高く、抗折強度も向上するというメリットがある。しかし、裏面研削加工中に個片化されるため、チップ端面が隣接チップとぶつかってチップコーナーが欠ける現象が見られる場合がある。
また、プラズマダイシング方式の技術が提案されている(例えば、特許文献1参照)。プラズマダイシング方式は、マスクで覆っていない箇所をプラズマで選択的にエッチングすることで、半導体ウェハを分割する方法である。このダイシング方式を用いると、選択的にチップの分断が可能であり、スクライブラインが曲がっていても問題なく分断できる。また、半導体ウェハのエッチングレートが非常に高いことから近年ではチップの分断に最適なプロセスの1つとされてきた。
特開2007−19385号公報
プラズマダイシング方式では、六フッ化硫黄(SF)や四フッ化炭素(CF)など、ウェハとの反応性が非常に高いフッ素系のガスをプラズマ発生用ガスとして用いている。そのため、その高いエッチングレートから、エッチングしない面に対してマスクによる保護が必須であり、事前にマスク形成が必要となる。
このマスク形成には、特許文献1にも記載があるように、ウェハの表面にレジストを塗布した後、ストリートに相当する部分をフォトリソグラフィプロセスで除去してマスクとする技術が一般的に用いられる。そのため、プラズマダイシングを行うためには、プラズマダイシング設備以外のフォトリソ工程・設備が必要で、チップコストが上昇するという問題がある。また、プラズマエッチング後にレジスト膜が残った状態であるため、レジスト除去のために大量の溶剤を用いる必要があり、レジストを除去できなかった場合には糊残りとなって不良チップが生じるおそれもあった。さらに、レジストによるマスキング工程を経るため、全体の処理プロセスが長くなるという不都合もあった。
本発明は、プラズマダイシング方式を用いた半導体チップの製造において、フォトリソグラフィプロセスによるマスク形成を不要とするマスク一体型の表面保護フィルムであって、半導体ウェハのパターン面に貼り合わせることにより、半導体ウェハの薄膜化工程(裏面研削工程)においては当該パターン面に良好に密着してパターン面を効果的に保護することができ、上記薄膜化工程後におけるマスク材層と基材フィルムとの剥離性も良好で、これによりマスク材層をウェハ表面に簡単に露出させることができ、SFプラズマによってウェハをチップへとより確実に、高精度にダイシングすることを可能とし、さらにプラズマダイシング後(ウェハの分割後)においてはOプラズマによってマスク材をより確実にかつ短時間で除去することができ、結果、不良チップの発生を高度に抑えることを可能とするマスク一体型表面保護フィルムを提供することを目的とする。
本発明の上記課題は以下の手段によって解決することができる。
[1]基材フィルムと、該基材フィルム上に設けられたマスク材層とを有するマスク一体型表面保護フィルムであって、
前記基材フィルムがポリスチレン樹脂であり、
前記マスク材層が、エチレン−酢酸ビニル共重合体樹脂、エチレン−アクリル酸メチル共重合体樹脂またはエチレン−アクリル酸ブチル共重合体樹脂であり、前記基材フィルムと前記マスク材層が共押出しで形成することができ、
前記マスク材層の厚みが50μm以下であることを特徴とする、マスク一体型表面保護フィルム。
[2]前記マスク材層の厚みが10μm以下であることを特徴とする[1]に記載のマスク一体型表面保護フィルム。
]前記基材フィルムが複層であって、該基材フィルムのうち前記マスク材層から最も離れて位置する層が高弾性率層であって、前記マスク材層に最も近い層が低弾性率層であり、前記マスク材層の厚みが10μm以下であることを特徴とする[1]に記載のマスク一体型表面保護フィルム。
]前記低弾性率層がエチレン−酢酸ビニル共重合体樹脂、エチレン−アクリル酸メチル共重合体樹脂またはエチレン−アクリル酸ブチル共重合体樹脂であることを特徴とする[]に記載のマスク一体型表面保護フィルム。
]前記低弾性率層を構成する、エチレン−酢酸ビニル共重合体樹脂、エチレン−アクリル酸メチル共重合体樹脂またはエチレン−アクリル酸ブチル共重合体樹脂のエチレン含有率が50〜80重量%であることを特徴とする[4]に記載のマスク一体型表面保護フィルム。
]前記マスク一体型表面保護フィルムがプラズマダイシング用であることを特徴とする、[1]〜[]のいずれか1項に記載のマスク一体型表面保護フィルム。
]下記工程(a)〜(d)を含む半導体チップの製造に用いられるマスク一体型表面保護フィルムであって、当該マスク一体型表面保護フィルムが、基材フィルムと、該基材フィルム上に設けられたマスク材層とを有し、
前記基材フィルムがポリスチレン樹脂であり、
前記マスク材層が、エチレン−酢酸ビニル共重合体樹脂、エチレン−アクリル酸メチル共重合体樹脂またはエチレン−アクリル酸ブチル共重合体樹脂であり、前記基材フィルムと前記マスク材層が共押出しで形成することができ、
前記マスク材層の厚みが50μm以下であることを特徴とする、マスク一体型表面保護フィルム:
(a)マスク一体型表面保護フィルムを半導体ウェハのパターン面側に貼り合せた状態で、該半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
(b)前記マスク一体型表面保護フィルムから前記基材フィルムを剥離してマスク材層を表面に露出させた後、該マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、又は、前記マスク一体型表面保護フィルムのうち半導体ウェハのストリートに相当する部分をレーザーで切断して半導体ウェハのストリートを開口した後、該マスク一体型表面保護フィルムから前記基材フィルムを剥離してマスク材層を表面に露出させる工程、
(c)SFプラズマにより半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、及び、
(d)Oプラズマにより前記マスク材層を除去するアッシング工程
[8]前記工程(a)のマスク一体型表面保護フィルムの半導体ウェハのパターン面側への貼り合せが、50℃〜100℃での加熱貼り合わせであることを特徴とする[7]に記載のマスク一体型表面保護フィルム。
9]前記マスク材層の厚みが10μm以下であることを特徴とする[]または[]に記載のマスク一体型表面保護フィルム。
10]前記基材フィルムが複層であって、該基材フィルムのうち前記マスク材層から最も離れて位置する層が高弾性率層であって、前記マスク材層に最も近い層が低弾性率層であり、前記マスク材層の厚みが10μm以下であることを特徴とする[]または[]に記載のマスク一体型表面保護フィルム。
11]前記低弾性率層がエチレン−酢酸ビニル共重合体(EVA)樹脂、エチレン−アクリル酸メチル共重合体(EMA)樹脂またはエチレン−アクリル酸ブチル共重合体(EBA)樹脂であることを特徴とする[10]に記載のマスク一体型表面保護フィルム。
12]前記低弾性率層を構成する、EVA樹脂、EMA樹脂またはEBA樹脂のエチレン含有率が50〜80重量%であることを特徴とする[11]に記載のマスク一体型表面保護フィルム。

本発明のマスク一体型表面保護フィルムは、プラズマダイシング方式を用いた半導体チップの製造において、フォトリソグラフィプロセスによるマスク形成を不要とする表面保護フィルムである。本発明のマスク一体型の表面保護フィルムは、半導体ウェハのパターン面に貼り合わせることにより、ウェハの薄膜化工程においては当該パターン面に良好に密着してパターン面を効果的に保護することができる。本発明のマスク一体型の表面保護フィルムは、上記薄膜化工程後におけるマスク材層と基材フィルムとの剥離性も良好で、これによりマスク材層をウェハ表面に簡単に露出させることができ、SFプラズマによってウェハをチップへとより確実に、高精度にダイシングすることを可能とする。さらにウェハ表面に露出させたマスク材層はOプラズマによって、より確実にかつ短時間で除去することができる。結果、本発明のマスク一体型の表面保護テープを用いて半導体ウェハを加工することにより、不良チップの発生を高度に抑えることが可能となる。
本発明の上記及び他の特徴及び利点は、適宜添付の図面を参照して、下記の記載からより明らかになるであろう。
図1は、本発明のマスク一体型表面保護フィルムを使用する第1実施形態において、半導体ウェハへの表面保護テープ貼合までの工程を説明する概略断面図である。同図において、分図1(a)は半導体ウェハを示し、分図1(b)は半導体ウェハにマスク一体型表面保護フィルムを貼合する様子を示し、分図1(c)はマスク一体型表面保護フィルムを貼合した半導体ウェハを示す。 図2は、本発明のマスク一体型表面保護フィルムを使用する第1実施形態において、半導体ウェハの薄膜化と固定までの工程を説明する概略断面図である。同図において、分図2(a)は半導体ウェハの薄膜化処理を示し、分図2(b)は薄膜化処理した半導体ウェハにウェハ固定テープを貼合する様子を示し、分図2(c)は半導体ウェハをリングフレームに固定した状態を示す。 図3は、本発明のマスク一体型表面保護フィルムを使用する第1実施形態におけるマスク形成までの工程を説明する概略断面図である。同図において、分図3(a)はマスク一体型表面保護フィルムからマスク材層を残して基材フィルムを引き剥がす様子を示し、分図3(b)はマスク一体型表面保護フィルムのマスク材層が剥き出しになった状態を示し、分図3(c)はレーザーでストリート部分に相当するマスク材層を切除する工程を示す。 図4は、本発明のマスク一体型表面保護フィルムを使用する第1実施形態におけるプラズマダイシングとプラズマアッシングの工程を説明する概略断面図である。同図において、分図4(a)はプラズマダイシングを行う様子を示し、分図4(b)はチップに個片化された状態を示し、分図4(c)はプラズマアッシングを行う様子を示す。 図5は、本発明のマスク一体型表面保護フィルムを使用する第1実施形態におけるチップをピックアップするまでの工程を説明する概略断面図である。同図において、分図5(a)はマスク材層が除去された状態を示し、分図5(b)はチップをピックアップする様子を示す。 図6は、本発明のマスク一体型表面保護フィルムを使用する第2実施形態におけるレーザーでストリート開口を行う前後の状態を説明する概略断面図である。同図において、分図6(a)は半導体ウェハの表裏両面をそれぞれマスク一体型表面保護フィルムとウェハ固定テープとで被覆し固定した状態を示し、分図6(b)はレーザーでストリート部分に相当するマスク材層及び基材フィルムを切除する工程を示し、分図6(c)はマスク一体型表面保護フィルムからマスク材層を残して基材フィルムを引き剥がす様子を示す。
本発明のマスク一体型表面保護フィルムは、半導体ウェハをプラズマダイシングして半導体チップを得る方法に好適に用いられる。以下に説明するように、本発明のマスク一体型表面保護フィルムを用いることにより、プラズマダイシング工程に先立つフォトリソグラフィプロセスが不要となり、半導体チップないし半導体製品の製造コストを大幅に抑えることができる。
本発明のマスク一体型表面保護フィルムは、基材フィルムと、該基材フィルム上に設けられたマスク材層とを有し、該マスク材層の厚みが50μm以下である。本発明のマスク一体型表面保護フィルムは、少なくとも下記工程(a)〜(d)を含む半導体チップの製造に用いられることが好ましい。
(a)本発明のマスク一体型表面保護フィルムを半導体ウェハのパターン面側に貼り合せた状態で、該半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
(b)前記マスク一体型表面保護フィルムから前記基材フィルムを剥離してマスク材層を表面に露出させた後、該マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、又は、前記マスク一体型表面保護フィルムのうち半導体ウェハのストリートに相当する部分をレーザーで切断して半導体ウェハのストリートを開口した後、該マスク一体型表面保護フィルムから前記基材フィルムを剥離してマスク材層を表面に露出させる工程、
(c)SFプラズマにより半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、及び、
(d)Oプラズマにより前記マスク材層を除去するアッシング工程。
本発明のマスク一体型表面保護フィルムが適用される上記半導体チップの製造方法は、上記工程(d)の後、下記工程(e)を含むことが好ましい。また下記工程(e)を含む場合、当該工程(e)の後、さらに下記工程(f)を含むことが好ましい。
(e)ウェハ固定テープから半導体チップをピックアップする工程
(f)ピックアップした半導体チップをダイボンディング工程に移行する工程
本発明のマスク一体型表面保護フィルムは、上述の通り基材フィルムと、この基材フィルム上に設けられたマスク材層とを有する。本明細書において、基材フィルムのみを「表面保護テープ」と呼ぶことがある。すなわち、本発明のマスク一体型表面保護フィルムは、表面保護テープ(基材フィルム層)上に、マスク材層が設けられた積層構造のフィルムである。
本発明のマスク一体型表面保護フィルムを用いた半導体チップの製造方法(以下、単に「本発明が適用される製造方法」という。)について、その好ましい実施形態を、図面を参照して以下に説明するが、本発明は、本発明で規定されること以外は下記実施形態に限定されるものではない。また、各図面に示される形態は、本発明の理解を容易にするための模式図であり、各部材のサイズ、厚み、ないしは相対的な大小関係等は説明の便宜上大小を変えている場合があり、実際の関係をそのまま示すものではない。また、本発明で規定する事項以外はこれらの図面に示された外形、形状に限定されるものでもない。
本発明が適用される製造方法の好ましい実施形態は、下記に示す第1および第2の実施形態に分類することができる。
なお、下記の実施形態に用いる装置及び材料等は、特に断りのない限り、従来から半導体ウェハの加工に用いられている通常の装置及び材料等を使用することができ、その使用条件も通常の使用方法の範囲内で目的に応じて適宜に設定、好適化することができる。また、各実施形態で共通する材質、構造、方法、効果などについては重複記載を省略する。
<第1実施形態[図1〜図5]>
本発明が適用される製造方法の第1の実施形態を図1〜図5を参照して説明する。
半導体ウェハ1は、その表面Sに半導体素子の回路などが形成されたパターン面2を有している(図1(a)参照)。このパターン面2には、基材フィルム3a上にマスク材層3bを設けたマスク一体型表面保護フィルム3を貼合し(図1(b)参照)、パターン面2が本発明のマスク一体型表面保護フィルム3で被覆された半導体ウェハ1を得る(図1(c)参照)。
次に、半導体ウェハ1の裏面Bをウェハ研削装置M1で研削し、半導体ウェハ1の厚みを薄くする(図2(a)参照)。その研削した裏面Bにはウェハ固定テープ4を貼り合わせて(図2(b)参照)、リングフレームFに支持固定する(図2(c)参照)。
半導体ウェハ1からマスク一体型表面保護フィルム3の基材フィルム3aを剥離するとともにそのマスク材層3bは半導体ウェハ1に残して(図3(a)参照)、マスク材層3bを剥き出しにする(図3(b)参照)。そして、表面Sの側からパターン面2に格子状等に適宜形成された複数のストリート(図示せず)に対してCOレーザーLを照射して、マスク材層3bのストリートに相当する部分を除去し、半導体ウェハのストリートを開口する(図3(c)参照)。
次に、表面S側からSFガスのプラズマP1による処理を行いストリート部分で剥き出しになった半導体ウェハ1をエッチングし(図4(a)参照)、個々のチップ7に分割して個片化する(図4(b)参照)。次いでOガスのプラズマP2によってアッシングを行い(図4(c)参照)、表面Sに残ったマスク材層3bを取り除く(図5(a)参照)。そして最後に個片化されたチップ7をピンM2により突き上げコレットM3により吸着してピックアップする(図5(b)参照)。
ここで、SFガスを用いた半導体ウェハのSiのエッチングプロセスはBOSCHプロセスとも呼ばれ、露出したSiと、SFをプラズマ化して生成したF原子とを反応させ、四フッ化ケイ素(SiF)として除去するものであり、リアクティブイオンエッチング(RIE)とも呼ばれる。一方、Oプラズマによる除去は、半導体製造プロセス中ではプラズマクリーナーとしても用いられる方法でアッシング(灰化)とも呼ばれ、対有機物除去の手法の一つである。半導体デバイス表面に残った有機物残渣をクリーニングするために行われる。
次に上記方法で用いた材料について説明する。なお、下記で説明する材料は、本発明のマスク一体型表面保護フィルムすべてに適用可能な材料であり、マスク一体型表面保護フィルムを上記方法に用いる場合に限定して適用される材料ではない。
半導体ウェハ1は、片面に半導体素子の回路などが形成されたパターン面2を有するシリコンウェハなどであり、パターン面2は、半導体素子の回路などが形成された面であって、平面視においてストリートを有する。
本発明のマスク一体型表面保護フィルム3は、基材フィルム3a上にマスク材層3bが設けられた構成を有し、パターン面2に形成された半導体素子を保護する機能を有する。即ち、後工程のウェハ薄膜化工程(裏面研削工程)ではパターン面2で半導体ウェハ1を支持してウェハの裏面が研削されるため、マスク一体型表面保護フィルム3はこの研削時の負荷に耐える必要がある。そのため、マスク一体型表面保護フィルム3は単なるレジスト膜等とは異なり、パターン面に形成される素子を被覆するだけの厚みがあって、その押圧抵抗は低く、また研削時のダストや研削水などの浸入が起こらないように素子を密着できるだけの密着性が高いものである。
特に、本発明のマスク一体型表面保護フィルム3は、マスク材層3bの厚さを50μm以下と薄膜化することにより、マスク材層の除去工程に要する時間を短縮し、製造におけるコストの削減、効率化を可能としている。このため、本発明のマスク一体型表面保護フィルム3では、ウェハの裏面研削工程における、パターン面の凹凸に対する本発明のマスク一体型表面保護フィルムの追従性の確保、シーページ防止及びダスト侵入防止に対しては、主に基材フィルム3aがその性能を担っている。
本発明のマスク一体型表面保護フィルム3に用いられる基材フィルム3aは、樹脂製フィルムからなり、上記の性能を満たすかぎり、特に限定されず、樹脂そのものが上記性能を示すものであっても、他の添加物を加えることにより、上記性能となるものであっても良い。また、基材フィルム3aは硬化性樹脂を製膜、硬化したものであっても、熱可塑性樹脂を製膜したものであっても良い。
基材フィルム3aが熱可塑性樹脂を製膜したものである場合、熱可塑性樹脂としては、ポリスチレン樹脂、ポリエチレンテレフタレート樹脂、ポリプロピレン樹脂が挙げられ、押出し法により基材フィルムを製造する際の押出し可能な温度という観点からポリスチレン樹脂が好ましい。
基材フィルム3aが硬化性樹脂を製膜、硬化したものである場合、硬化性樹脂としては、光硬化性樹脂、熱硬化性樹脂等が用いられ、光硬化性樹脂が好ましく用いられる。
光硬化性樹脂としては、紫外線硬化型のアクリル系樹脂が好ましく挙げられ、例えば、光重合性のウレタンアクリレート系オリゴマーを主剤とした樹脂組成物が好ましく用いられる。ウレタンアクリレート系オリゴマーの質量平均分子量(Mw)は、1000〜50000が好ましく、2000〜30000がより好ましい。上記のウレタンアクリレート系オリゴマーは一種単独で、または二以上を組み合わせて用いることができる。
ウレタンアクリレート系オリゴマーは、ポリエステル型またはポリエーテル型などのポリオール化合物と、多価イソシアナート化合物(例えば、2,4−トリレンジイソシアナート、2,6−トリレンジイソシアナート、1,3−キシリレンジイソシアナート、1,4−キシリレンジイソシアナート、ジフェニルメタン4,4−ジイソシアナートなど)とを反応させて得られる末端イソシアナートウレタンプレポリマーに、ヒドロキシル基を有するアクリレートあるいはメタクリレート(例えば、2−ヒドロキシエチルアクリレート、2−ヒドロキシエチルメタクリレート、2−ヒドロキシプロピルアクリレート、2−ヒドロキシプロピルメタクリレート、ポリエチレングリコールアクリレート、ポリエチレングリコールメタクリレートなど)を反応させて得られる。
上記のようなウレタンアクリレート系オリゴマーのみでの製膜が困難な場合には、通常は、光重合性のモノマーで希釈して製膜した後、これを硬化して基材フィルム3aを得ることが好ましい。
光重合性モノマーは、分子内に光重合性の二重結合を有するモノマーである。本発明では、イソボルニル(メタ)アクリレート、ジシクロペンテニル(メタ)アクリレート、フェニルヒドロキシプロピルアクリレート等の比較的嵩高い基を有する(メタ)アクリル酸エステル系化合物が好ましく用いられる。
光重合性モノマーは、ウレタンアクリレート系オリゴマー100質量部に対して、好ましくは5〜900質量部、さらに好ましくは10〜500質量部、特に好ましくは30〜200質量部の割合で配合される。
基材フィルム3aを、上記の光硬化性樹脂から形成する場合には、該光硬化性樹脂に光重合開始剤を配合することにより、光照射による重合硬化時間ならびに光照射量を低減することができる。
光重合開始剤の使用量は、光硬化性樹脂の合計100質量部に対して、好ましくは0.05〜15質量部、さらに好ましくは0.1〜10質量部、特に好ましくは0.5〜5質量部である。上記硬化性樹脂は、基材フィルム3aが上述の性能を示すよう、オリゴマーやモノマーを種々の組み合わせで配合することができる。具体的には、光硬化性樹脂の合計とは、ウレタンアクリレート系オリゴマー、光重合性モノマーの合計である。
また、上述の樹脂中に、炭酸カルシウム、シリカ、雲母などの無機フィラー、鉄、鉛等の金属フィラー、顔料や染料等の着色剤等の添加物が含有されていてもよい。
熱硬化性樹脂としては、例えば、ポリエステル樹脂、ポリエーテル樹脂等の比較的低分子量な樹脂に、硬化剤を配合したものが好ましく用いられる。好ましい質量平均分子量(Mw)としては1万〜10万である。上記好ましい範囲内とすることで、より好適な凝集力に調整することができる。具体的には、分子量が10万以下であると、適度な粘着性によりブロッキングの発生をより効果的に防止することができる。また、分子量が1万以上であると、架橋剤の配合量を増やすことなくフィルム化することで脆くないフィルムを作製することができ、クリーンルーム内での発塵の可能性をより低減することができる。
硬化剤としては、後述のマスク材層3bにおける硬化剤および含有量の記載を好ましく適用することができる。なかでもイソシアネート系硬化剤がより好ましい。
本発明では、基材フィルム3aが、単層の硬化アクリル樹脂フィルムであることが好ましい。ここで、硬化アクリル樹脂フィルムとは、硬化されたアクリル系樹脂からなるフィルムであり、紫外線硬化されたアクリル系樹脂からなるフィルムであることが好ましい。硬化アクリル樹脂フィルムの製造方法は特に限定されないが、アクリル系樹脂を硬化することでフィルム状とすることが好ましい。
基材フィルム3aが紫外線硬化されたアクリル系樹脂であると、マスク材層(好ましくはアクリル系マスク材層)と基材フィルム3aとの接着強度を、通常用いられる基材フィルムとの接着強度に比べて低くなるように制御できるため、基材フィルム3aを剥離する際に、マスク材層3bのみをウェハ上に容易に残すことができる。アクリル系マスク材層とは、後述の(メタ)アクリル系共重合体を含むマスク材や、エチレン−アクリル酸アルキルエステル共重合体等からなるマスク材層を意味する。
マスクを除去するアッシング工程時間を短縮する観点から、マスク材層3bの厚みは薄いことが好ましく、10μm以下であることが好ましい。なお、マスク材層3bの現実的な厚みは、5μm以上である。
基材フィルム3aが複層である場合、基材フィルムのうちマスク材層3bから最も離れて位置する層が高弾性率層であって、マスク材層3bに最も近い層が低弾性率層であることが好ましい。この場合も、上記と同様の観点から、マスク材層3bの厚みは薄いことが好ましく、10μm以下であることが好ましい。なお、マスク材層3bの現実的な厚みは、5μm以上である。
なお、基材フィルム3aが複層である場合、マスク一体型表面保護フィルム3は、高弾性率層、低弾性率層、マスク材層3bの順に積層されていることが好ましく、高弾性率層と低弾性率層との間に下記その他の層を有していてもよい。
上記高弾性率層は、ポリスチレン樹脂若しくはポリエチレンテレフレート(PET)樹脂が好ましい。
また、上記低弾性率層は、エチレン−酢酸ビニル共重合体樹脂またはエチレン−アクリル酸アルキルエステル共重合体樹脂が好ましく、エチレン−酢酸ビニル共重合体(EVA)樹脂、エチレン−アクリル酸メチル共重合体(EMA)樹脂またはエチレン−アクリル酸ブチル共重合体(EBA)樹脂がさらに好ましい。
低弾性率層に用いられるエチレン−酢酸ビニル共重合体樹脂およびエチレン−アクリル酸アルキルエステル共重合体樹脂のエチレン含有率は、50〜80重量%であることが好ましく、60〜75重量%であることがより好ましい。
なお、本明細書において「共重合体」とは、ランダム共重合体、交互共重合体、ブロック共重合体のいずれであってもよい。
基材フィルム3aが複層である場合、高弾性率層と低弾性率層との間に有していてもよい層は、特に限定されず、プラスチックやゴム等からなる層を選択することができる。これらの層は、例えばポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、ポリブテン−1、ポリ−4−メチルペンテン−1、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、アイオノマー等のα−オレフィンの単独重合体または共重合体、あるいはこれらの混合物、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド、ポリイミド、ポリカーボネート、ポリメチルメタクリレート、ポリウレタン、スチレン−エチレン−ブテン−もしくはペンテン系共重合体等の単体もしくは2種以上を混合させたもの、さらにこれらにこれら以外の樹脂や充填材、添加剤等が配合された樹脂組成物をその材質として挙げることができ、要求特性に応じて任意に選ぶことができる。低密度ポリエチレンとエチレン酢酸ビニル共重合体の積層体や、ポリプロピレンとポリエチレンテレフタレートの積層体、ポリエチレンテレフタレート、ポリエチレンナフタレートは好適な材質の一つである。
基材フィルム3aが硬化性樹脂から製膜される場合、キャスト法により製造できる。
例えば、液状の樹脂(硬化前の樹脂、樹脂の溶液等)を剥離フィルム上に薄膜状にキャストした後に、薄膜状の樹脂上にさらに剥離フィルムを貼り合わせ、これを所定の手段によりフィルム化し、両面の剥離フィルムを除去することで基材フィルム3aを製造できる。このような製法によれば、製膜時に樹脂にかかる応力が少なく、フィッシュアイの形成が少ない。また、膜厚の均一性も高く、厚み精度は通常2%以内になる。
また、基材フィルム3aが熱可塑性樹脂から製膜される場合、一般的な押出し法を用いて製造できる。基材フィルム3aを種々の樹脂を積層して得る場合には、共押出し法、ラミネート法などで製造される。この際、通常のラミネートフィルムの製法に於いて普通に行われている様に、樹脂と樹脂の間に接着層を設けても良い。
基材フィルム3aの総厚さは、強伸度特性、放射線透過性の観点から20〜280μmが好ましく、20〜225μmがより好ましく、20〜200μmがさらに好ましく、45〜200μmがさらに好ましく、75〜200μmが特に好ましく、80〜180μmが最も好ましい。
基材フィルム3aが高弾性率層と低弾性率層を有する複層である場合、高弾性率層の厚さは、20〜80μmが好ましく、25〜75μmがより好ましく、低弾性率層の厚さは、25〜200μmが好ましく、50〜150μmがより好ましい。
マスク材層3bは、パターン面2への貼着に際し半導体素子等を傷つけるものではなく、また、その除去の際に半導体素子等の破損や表面へのマスク材の残留を生じさせないものであり、かつプラズマダイシングに際しマスクとして機能する耐プラズマ性が必要である。
そのため、マスク材層3bは、こうした性質を有するものであれば特に制限されず、非硬化性のマスク材として熱可塑性樹脂を製膜したものを用いることができる。また、硬化性のマスク材として、硬化性樹脂を製膜、硬化したものや、放射線(好ましくは紫外線)硬化によりマスク材が三次元網状化を呈する紫外線硬化型や電子線のような電離性放射線硬化型等の放射線重合型のマスク材を用いることもできる。本発明においては、非硬化性のマスク材や、硬化性樹脂が好ましく用いられる。
なお、放射線とは紫外線のような光線や電子線のような電離性放射線を含む概念である。
マスク材層3bが熱可塑性樹脂を製膜したものである場合、熱可塑性樹脂としては、エチレン−酢酸ビニル共重合体樹脂またはエチレン−アクリル酸アルキルエステル共重合体樹脂が好ましく、エチレン−酢酸ビニル共重合体(EVA)樹脂、エチレン−アクリル酸メチル共重合体(EMA)樹脂またはエチレン−アクリル酸ブチル共重合体(EBA)樹脂がより好ましい。
マスク材層3bに用いられるエチレン−酢酸ビニル共重合体樹脂およびエチレン−アクリル酸アルキルエステル共重合体樹脂のエチレン含有率は、50〜80重量%であることが好ましく、60〜75重量%であることがより好ましい。
特に、基材フィルム3aが熱可塑性樹脂を製膜したものである場合に、マスク材層3bが熱可塑性樹脂を製膜したものであることが、共押出し法等により一度にマスク一体型表面保護フィルムを製造できる観点から好ましく、基材フィルム3aがポリスチレン樹脂であって、マスク材層3bがエチレン−酢酸ビニル共重合体(EVA)樹脂、エチレン−アクリル酸メチル共重合体(EMA)樹脂またはエチレン−アクリル酸ブチル共重合体(EBA)樹脂であるものがより好ましい。この場合、上記工程(a)におけるマスク一体型表面保護フィルムの半導体ウェハのパターン面側への貼り合わせ(貼合)は、50℃〜100℃での加熱貼り合わせであることが好ましい。
マスク材層3bが硬化性樹脂を製膜、硬化したものである場合、硬化性樹脂としては、(メタ)アクリル系共重合体及び硬化剤を含有するものが好ましい。
(メタ)アクリル系共重合体は、例えば、(メタ)アクリル酸およびまたは(メタ)アクリル酸エステルを重合体構成単位とする共重合体、或いは官能性単量体との共重合体、及びこれらの重合体の混合物等が挙げられる。これらの重合体の質量平均分子量は、10万〜50万程度が好ましい。
(メタ)アクリル系共重合体の全モノマー成分中、(メタ)アクリル酸エステル成分の割合は50モル%以上が好ましく、70モル%以上がより好ましく、80モル%以上がさらに好ましい。また、(メタ)アクリル系共重合体のモノマー成分中、(メタ)アクリル酸エステル成分の割合が100モル%でない場合、残部のモノマー成分は(メタ)アクリロイル基を重合性基として重合した形態で存在するモノマー成分((メタ)アクリル酸由来の構成成分等)であることが好ましい。また、(メタ)アクリル系共重合体の全モノマー成分中、硬化剤と反応する官能基(例えば、ヒドロキシ基)を有する(メタ)アクリル酸エステル成分およびまたは(メタ)アクリル酸成分の合計の割合は、5モル%以上が好ましく、10モル%以上がより好ましい。上限値は、35モル%以下であることが好ましく、25モル%以下であることがより好ましい。
上記(メタ)アクリル酸エステル成分は、(メタ)アクリル酸アルキルエステル(アルキル(メタ)アクリレートともいう)であることが好ましい。この(メタ)アクリル酸アルキルエステルを構成するアルキル基の炭素数は、1〜20が好ましく、1〜15がより好ましく、1〜12がさらに好ましい。
マスク材層3b中の(メタ)アクリル系共重合体の含有量(硬化剤と反応する前の状態に換算した含有量)は80質量%以上が好ましく、90質量%以上がより好ましく、95〜99.9質量%がさらに好ましい。
硬化剤は、(メタ)アクリル系共重合体が有する官能基と反応させて粘着力及び凝集力を調整するために用いられるものである。例えば、1,3−ビス(N,N−ジグリシジルアミノメチル)シクロヘキサン、1,3−ビス(N,N−ジグリシジルアミノメチル)トルエン、1,3−ビス(N,N−ジグリシジルアミノメチル)ベンゼン、N,N,N’,N’−テトラグリシジル−m−キシレンジアミンなどの分子中に2個以上のエポキシ基を有するエポキシ化合物(以下、「エポキシ系硬化剤」ともいう。)、2,4−トリレンジイソシアネート、2,6−トリレンジイソシアネート、1,3−キシリレンジイソシアネート、1,4−キシレンジイソシアネート、ジフェニルメタン−4,4’−ジイソシアネートなどの分子中に2個以上のイソシアネート基を有するイソシアネート化合物(以下、「イソシアネート系硬化剤」ともいう。)、テトラメチロール−トリ−β−アジリジニルプロピオネート、トリメチロール−トリ−β−アジリジニルプロピオネート、トリメチロールプロパン−トリ−β−アジリジニルプロピオネート、トリメチロールプロパン−トリ−β−(2−メチルアジリジン)プロピオネートなどの分子中に2個以上のアジリジニル基を有するアジリジン系化合物等が挙げられる。硬化剤の添加量は、所望の粘着力に応じて調整すればよく、(メタ)アクリル系共重合体100質量部に対して0.1〜5.0質量部が適当である。本発明のマスク一体型表面保護フィルムのマスク材層において、硬化剤は(メタ)アクリル系共重合体と反応した状態にある。
マスク材層3bの厚さは、50μm以下である。これにより、Oプラズマによるアッシング処理時間を短縮することができる。パターン面2に形成された素子等の保護能をより高め、またパターン面への密着性をより高める観点からは、マスク材層3bの厚さは、5〜30μmが好ましく、5〜10μmがより好ましい。なお、デバイスの種類にもよるが、パターン表面の凹凸は概ね数μm〜10μm程度であるため、マスク材層3bの厚さは、5〜10μmがより好ましい。
基材フィルム3aとマスク材層3bとの層間には、基材フィルム3aだけを引き剥がし易いように、密着性向上処理であるコロナ処理や、易接着プライマーコーティングなどは行わないことが好ましい。
また、同様の趣旨から、基材フィルム3aの平滑面に対してマスク材層3bを積層することが好ましく、基材フィルム3aの凹凸面(シボ面)に対してはマスク材層3bを積層しないことが好ましい。凹凸面に積層すると基材フィルム3aに対するマスク材層3bの密着性が高まるからである。また、基材フィルム3aとして、マスク材層3bとの間の剥離を容易にするセパレータを使用することも好ましい。
ウェハ固定テープ4は、半導体ウェハ1を保持し、プラズマダイシング工程にさらされても耐えうるプラズマ耐性が必要である。またピックアップ工程においては良好なピックアップ性や場合によってはエキスパンド性等も要求されるものである。また一般的にダイシングテープと称される従来のプラズマダイシング方式で利用される任意のダイシングテープを用いることができる。また、ピックアップ後のダイボンディング工程への移行を容易にするために、粘着剤層と基材フィルムとの間にダイボンディング用接着剤を積層したダイシンングダイボンディングテープを用いることもできる。
マスク材層3bを切断するレーザー照射には、紫外線または赤外線のレーザー光を照射するレーザー照射装置を用いることができる。このレーザー光照射装置は、半導体ウェハ1のストリートに沿って自在に移動可能なレーザー照射部が配設されており、マスク材層3bを除去するために適切に制御された出力のレーザーを照射できる。なかでもCOレーザーは数W〜数十Wの大出力を得ることが可能であり、本発明に好適に利用できる。
プラズマダイシングおよびプラズマアッシングを行うにはプラズマエッチング装置を用いることができる。プラズマエッチング装置は、半導体ウェハ1に対してドライエッチングを行い得る装置であって、真空チャンバ内に密閉処理空間をつくり、高周波側電極に半導体ウェハ1が載置され、その高周波側電極に対向して設けられたガス供給電極側からプラズマ発生用ガスが供給されるものである。高周波側電極に高周波電圧が印加されればガス供給電極と高周波側電極との間にプラズマが発生するため、このプラズマを利用する。発熱する高周波電極内には冷媒を循環させて、プラズマの熱による半導体ウェハ1の昇温を防止している。
上記半導体チップの製造方法(半導体ウェハの処理方法)によれば、パターン面を保護する表面保護テープ(基材フィルム)にプラズマダイシングにおけるマスク機能を持たせたことで、従来のプラズマダイシングプロセスで用いられていたレジストを設けるためのフォトリソ工程等が不要となる。特に表面保護テープを用いたため、マスクの形成に印刷や転写等の高度な位置合わせを要求される技術が不要であり、本発明のマスク一体型表面保護フィルムを簡単に半導体ウェハ表面に貼合でき、レーザー装置により簡単にマスクを形成できる。
また、マスク材層3bをOプラズマで除去できるため、プラズマダイシングを行う装置と同じ装置でマスク部分の除去ができる。加えてパターン面2側(表面S側)からプラズマダイシングを行うため、ピッキング作業前にチップの上下を反転させる必要がない。これらの理由から設備を簡易化でき、プロセスコストを大幅に抑えることができる。
<第2実施形態[図6]>
第1実施形態では、マスク一体型表面保護フィルム3の基材フィルム3aを剥がしてからCOレーザーでマスク材層3bを切断してストリート部分を開口していた。これに対し第2実施形態では、基材フィルム3aを付けたままCOレーザーでその基材フィルム3aとマスク材層3bの両層を切断してストリート部分を開口する点で第1実施形態と異なる。
即ち、半導体ウェハ1の表面S側にはマスク一体型表面保護フィルム3を貼合し、半導体ウェハ1の研削した裏面B側にはウェハ固定テープ4を貼合し、リングフレームFに支持固定した(図2(c)、図6(a)参照)後、表面S側から格子状等に適宜形成された複数のストリート(図示せず)に対してCOレーザーLを照射して、マスク一体型表面保護フィルム3を除去しストリート部分を開口する(図6(b)参照)。次に残ったマスク部分の基材フィルム3aを取り除いてマスク材層3bを剥き出しにする(図6(c))。そしてプラズマダイシング工程に移行する。
マスク部分に残った基材フィルム3aの除去は、別途準備した粘着テープを、除去すべき基材フィルム3aに貼り付け、その粘着テープとともに基材フィルム3aを除去する方法を採用すると簡単に基材フィルム3aを取り除くことができて好ましい。
上記実施形態は本発明の一例であり、こうした形態に限定されるものではなく、本発明の趣旨に反しない限度において、各プロセスにおける公知のプロセスの付加や削除、変更等を行い得るものである。
以下、実施例に基づき本発明をさらに詳細に説明するが、本発明はこれに限定されるものでない。
[実施例1] マスク一体型表面保護フィルムの作製、半導体チップの製造
<マスク一体型表面保護フィルムの作製>
ポリスチレン樹脂(商品名:XC−515、DIC株式会社製)とエチレン−ブチルアクリレートコポリマー(EBA)樹脂(商品名:LOTORYL 30BA02、アルケマ株式会社製、エチレン含有率:70重量%)からなるマスク一体型表面保護フィルム3を、それぞれの厚みがポリスチレン樹脂:EBA樹脂=90μm:10μm、フィルム総厚100μmとなるよう、押出法により製膜した。以後、ポリスチレン樹脂層を基材フィルム3a、EBA樹脂層をマスク材層3bとして用いる。
<半導体チップの製造>
ラミネータDR8500III(商品名:日東精機(株)社製)を用いて、スクライブライン付シリコンウェハ(直径8インチ)表面に上記で得られたマスク一体型表面保護フィルムを貼合した。貼合時の温度は80℃、貼合速度7mm/sec、貼合圧力は0.35MPaとした。
その後、DGP8760(商品名:ディスコ(株)社製)を用いて、上記マスク一体型表面保護フィルム3を貼り合わせた面とは反対の面(ウェハの裏面)を、ウェハの厚さが50μmになるまで研削した。研削後のウェハを、RAD−2700F(商品名:リンテック(株)社製)を用いて、ウェハの裏面側にダイシングテープを貼り合わせ、ウェハマウントを行った。その後、粘着テープをポリスチレン層に貼りつけ、基材フィルム3a(ポリスチレン層)のみ剥離を行うことで、ウェハ上にマスク材層3b(EBA層)のみを残した。
次にCOレーザーでスクライブライン上のマスク材を除去し、スクライブラインを開口した。
その後、プラズマ発生用ガスとしてSFガスを用い、シリコンウェハを15μm/分のエッチング速度でダイシングできるように条件を調整し、マスク材層側からプラズマ照射した。このプラズマダイシングによりウェハを切断して個々のチップに分割した。次いでプラズマ発生用ガスとしてOガスを用い、1.5μm/分のエッチング速度でマスク材を除去できるように条件を調整し、10分間のアッシングでマスク材を除去した。その後、ダイシングテープ側から紫外線を照射し(照射量200mJ/cm)、ダイシングテープの粘着力を低減させ、チップをピックアップした。
[実施例2] マスク一体型表面保護フィルムの作製、半導体チップの製造
<マスク一体型表面保護フィルムの作製>
ポリスチレン樹脂(商品名:XC−515、DIC株式会社製)とエチレン−酢酸ビニル共重合(EVA)樹脂(商品名:ウルトラセン635、東ソー株式会社製、エチレン含有率:75重量%)からなるマスク一体型表面保護フィルム3を、それぞれの厚みがポリスチレン樹脂:EVA樹脂=95μm:5μm、フィルム総厚100μmとなるよう、押出法により製膜した。以後、ポリスチレン樹脂層を基材フィルム3a、EVA樹脂層をマスク材層3bとして用いる。
<半導体チップの製造>
ラミネータDR8500III(商品名:日東精機(株)社製)を用いて、スクライブライン付シリコンウェハ(直径8インチ)表面に上記で得られたマスク一体型表面保護フィルム3を貼合した。貼合時の温度は80℃、貼合速度7mm/sec、貼合圧力は0.35MPaとした。
その後、DGP8760(商品名:ディスコ(株)社製)を用いて、上記マスク一体型表面保護フィルムを貼り合わせた面とは反対の面(ウェハの裏面)を、ウェハの厚さが50μmになるまで研削した。研削後のウェハを、RAD−2700F(商品名:リンテック(株)社製)を用いて、ウェハの裏面側にダイシングテープを貼り合わせ、ウェハマウントを行った。その後、粘着テープをポリスチレン樹脂層に貼りつけ、基材フィルム3a(ポリスチレン樹脂層)のみ剥離を行うことで、ウェハ上にマスク材層3b(EVA層)のみを残した。
その後、実施例1と同じ条件で、同様にして、スクライブラインを開口し、プラズマダイシング、アッシングを行い、チップをピックアップした。
[実施例3] マスク一体型表面保護フィルムの作製、半導体チップの製造
<マスク一体型表面保護フィルムの作製>
ポリスチレン樹脂(商品名:XC−515、DIC株式会社製)とエチレン−酢酸ビニル共重合(EVA)樹脂(商品名:ウルトラセン750、東ソー株式会社製、エチレン含有率:68重量%)からなるマスク一体型表面保護フィルム3を、それぞれの厚みがポリスチレン樹脂:EVA樹脂=80μm:20μm、フィルム総厚100μmとなるよう、押出法により製膜した。以後、ポリスチレン樹脂層を基材フィルム3a、EVA樹脂層をマスク材層3bとして用いる。
<半導体チップの製造>
ラミネータDR8500III(商品名:日東精機(株)社製)を用いて、スクライブライン付シリコンウェハ(直径8インチ)表面に上記で得られたマスク一体型表面保護フィルム3を貼合した。貼合時の温度は80℃、貼合速度7mm/sec、貼合圧力は0.35MPaとした。
その後、DGP8760(商品名:ディスコ(株)社製)を用いて、上記マスク一体型表面保護フィルムを貼り合わせた面とは反対の面(ウェハの裏面)を、ウェハの厚さが50μmになるまで研削した。研削後のウェハを、RAD−2700F(商品名:リンテック(株)社製)を用いて、ウェハの裏面側にダイシングテープを貼り合わせ、ウェハマウントを行った。その後、粘着テープをポリスチレン樹脂層に貼りつけ、基材フィルム3a(ポリスチレン樹脂層)のみ剥離を行うことで、ウェハ上にマスク材層3b(EVA層)のみを残した。
その後、Oプラズマの照射時間を10分から20分に代えた以外は実施例1と同様にして、スクライブラインを開口し、プラズマダイシング、アッシングを行い、チップをピックアップした。
参考] マスク一体型表面保護フィルムの作製、半導体チップの製造
<マスク一体型表面保護フィルムの作製>
ポリエステル樹脂組成物(質量平均分子量:1.5万、ガラス転移温度(Tg):40℃)100質量部に、硬化剤としてコロネートL(日本ポリウレタン工業株式会社製、イソシアネート系硬化剤)を10質量部配合し、熱硬化性組成物Aを得た。
上記熱硬化性組成物Aを、剥離フィルム上に塗工し、乾燥させた。乾燥後の熱硬化性組成物Aの上にさらに別の剥離フィルムを貼り合わせ、1週間養生して硬化させた後、両面の剥離フィルムから剥がすことで、フィルム状のキャストフィルムa(基材フィルム3a)を得た。キャストフィルムaの乾燥後の厚さは100μmであった。

アクリル酸を20mol%、ブチルアクリレートを70mol%、メチルアクリレート10mol%を混合し、溶液中で重合することによりアクリル系共重合体(質量平均分子量:40万、水酸基価:0mgKOH/g、酸価:48.8mgKOH/g、Tg:−23℃)を合成した。
このアクリル系共重合体の溶液に、該共重合体100質量部に対して、硬化剤としてTETRAD−X(三菱ガス化学株式会社製、エポキシ系硬化剤)を2.0質量部配合し、粘着剤組成物B(マスク材)を得た。
得られた粘着剤組成物Bを剥離ライナー上に塗工して形成したマスク材層3bを、上記キャストフィルムa(基材フィルム3a、厚さ100μm)のフィルムに貼り合せ、厚さ110μmのマスク一体型表面保護フィルム3を得た。
<半導体チップの製造>
ラミネータDR8500III(商品名:日東精機(株)社製)を用いて、スクライブライン付シリコンウェハ(直径8インチ)表面に上記で得られたマスク一体型表面保護フィルム3を貼合した。貼合時の温度は24℃、貼合速度7mm/sec、貼合圧力は0.35MPaとした。
その後、DGP8760(商品名:ディスコ(株)社製)を用いて、上記マスク一体型表面保護フィルムを貼り合わせた面とは反対の面(ウェハの裏面)を、ウェハの厚さが50μmになるまで研削した。研削後のウェハを、RAD−2700F(商品名:リンテック(株)社製)を用いて、ウェハの裏面側にダイシングテープを貼り合わせ、ウェハマウントを行った。その後、粘着テープをキャストフィルムaに貼りつけ、基材フィルム3a(キャストフィルムa)のみ剥離を行うことで、ウェハ上にマスク材層3bのみを残した。
次にCOレーザーでスクライブライン上のマスク材の除去を行い、スクライブラインの開口を行った。
その後、プラズマ発生用ガスとしてSFガスを用い、シリコンウェハを15μm/分のエッチング速度でダイシングできるように条件を調整し、マスク材層側からプラズマ照射した。このプラズマダイシングによりウェハを切断して個々のチップに分割した。次いでプラズマ発生用ガスとしてOガスを用い、1.5μm/分のエッチング速度でマスク材を除去できるように条件を調整し、10分間のアッシングでマスク材を除去した。その後、ダイシングテープ側から紫外線を照射し(照射量200mJ/cm)、ダイシングテープの粘着力を低減させ、チップをピックアップした。
参考] マスク一体型表面保護フィルムの作製、半導体チップの製造
<マスク一体型表面保護フィルムの作製>
ウレタンアクリレート系オリゴマー(商品名:CN973、アルケマ社製)100質量部に対して、イソボルニルアクリレート60質量部、フェニルヒドロキシプロピルアクリレート40質量部、光重合開始剤(商品名:イルガキュア184、チバ・ガイギー社製)4.0質量部を配合し、光硬化性樹脂組成物を得た。
得られた光硬化性樹脂組成物を、50μm厚のPETフィルム(商品名:ルミラー、東レ社製)の上に、厚みが100μmとなるように塗工して光硬化性樹脂層を形成した。その後、光硬化性樹脂層の上にさらに同じPETフィルムをラミネートし、その後、高圧水銀灯を用いて、光量300mJ/cmの条件で紫外線を照射することでフィルム化した。その後、両面のPETフィルムを剥離することで、厚み100μmのキャストフィルムb(基材フィルム3a)を得た。

アクリル酸を20mol%、ブチルアクリレートを70mol%、メチルアクリレート10mol%を混合し、溶液中で重合することによりアクリル系共重合体(質量平均分子量:40万、水酸基価:0mgKOH/g、酸価:48.8mgKOH/g、Tg:−23℃)を合成した。
このアクリル系共重合体の溶液に、該共重合体100質量部に対して、硬化剤としてTETRAD−X(三菱ガス化学株式会社製、エポキシ系硬化剤)を2.0質量部配合し、粘着剤組成物B(マスク材)を得た。
得られた粘着剤組成物Bを剥離ライナー上に塗工して形成したマスク材層3bを、上記キャストフィルムb(基材フィルム3a、厚さ100μm)のフィルムに貼り合せ、厚さ110μmのマスク一体型表面保護フィルム3を得た。
<半導体チップの製造>
ラミネータDR8500III(商品名:日東精機(株)社製)を用いて、スクライブライン付シリコンウェハ(直径8インチ)表面に上記で得られたマスク一体型表面保護フィルム3を貼合した。貼合時の温度は24℃、貼合速度7mm/sec、貼合圧力は0.35MPaとした。
その後、DGP8760(商品名:ディスコ(株)社製)を用いて、上記マスク一体型表面保護フィルムを貼り合わせた面とは反対の面(ウェハの裏面)を、ウェハの厚さが50μmになるまで研削した。研削後のウェハを、RAD−2700F(商品名:リンテック(株)社製)を用いて、ウェハの裏面側にダイシングテープを貼り合わせ、ウェハマウントを行った。その後、粘着テープをキャストフィルムaに貼りつけ、基材フィルム3a(キャストフィルムb)のみ剥離を行うことで、ウェハ上にマスク材層3bのみを残した。
その後、参考と同じ条件で、同様にして、スクライブラインを開口し、プラズマダイシング、アッシングを行い、チップをピックアップした。

参考] マスク一体型表面保護フィルムの作製、半導体チップの製造
厚み50μm厚のポリエチレンテレフタレート(PET)フィルム(商品名:G2C、帝人デュポンフィルム株式会社製)上に押出法にて厚みが145μmとなるようにエチレン−ブチルアクリレートコポリマー(EBA)樹脂(商品名:LOTORYL 30BA02、アルケマ株式会社製、エチレン含有率:70重量%)を積層し、総厚195μmの基材フィルム3aを得た。PETフィルムが高弾性率層であり、EBA樹脂層が低弾性率層である。

アクリル酸を20mol%、ブチルアクリレートを70mol%、メチルアクリレート10mol%を混合し、溶液中で重合することによりアクリル系共重合体(質量平均分子量:40万、水酸基価:0mgKOH/g、酸価:48.8mgKOH/g、Tg:−23℃)を合成した。
このアクリル系共重合体の溶液に、該共重合体100質量部に対して、硬化剤としてTETRAD−X(三菱ガス化学株式会社製、エポキシ系硬化剤)を2.0質量部配合し、粘着剤組成物B(マスク材)を得た。
得られた粘着剤組成物Bを剥離ライナー上に乾燥後の厚みが5μm厚となるように塗工して形成したマスク材層3bを、上記基材フィルム3aのEBA樹脂層側で貼り合せ、厚さ200μmのマスク一体型表面保護フィルム3を得た。
<半導体チップの製造>
ラミネータDR8500III(商品名:日東精機(株)社製)を用いて、スクライブライン付シリコンウェハ(直径8インチ)表面に上記で得られたマスク一体型表面保護フィルム3を貼合した。貼合時の温度は24℃、貼合速度7mm/sec、貼合圧力は0.35MPaとした。
その後、DGP8760(商品名:ディスコ(株)社製)を用いて、上記マスク一体型表面保護フィルムを貼り合わせた面とは反対の面(ウェハの裏面)を、ウェハの厚さが50μmになるまで研削した。研削後のウェハを、RAD−2700F(商品名:リンテック(株)社製)を用いて、ウェハの裏面側にダイシングテープを貼り合わせ、ウェハマウントを行った。その後、粘着テープを基材フィルムのPETフィルム上に貼りつけ、基材フィルム3a(PET+EBA)のみを剥離し、ウェハ上にマスク材層3bのみを残した。
次にCOレーザーでスクライブライン上のマスク材の除去を行い、スクライブラインの開口を行った。
その後、プラズマ発生用ガスとしてSFガスを用い、シリコンウェハを15μm/分のエッチング速度でダイシングできるように条件を調整し、マスク材層側からプラズマ照射した。このプラズマダイシングによりウェハを切断して個々のチップに分割した。次いでプラズマ発生用ガスとしてOガスを用い、1.5μm/分のエッチング速度でマスク材を除去できるように条件を調整し、10分間のアッシングでマスク材を除去した。その後、ダイシングテープ側から紫外線を照射し(照射量200mJ/cm)、ダイシングテープの粘着力を低減させ、チップをピックアップした。
[比較例1] 厚さ80μmのマスク材層を有するマスク一体型表面保護フィルムの作製、半導体チップの製造
<マスク一体型表面保護フィルムの作製>
実施例1において、それぞれの厚みをポリスチレン樹脂:EBA樹脂=80μm:80μm、フィルム総厚を160μmとした以外は実施例1と同様にして、ポリスチレン樹脂層(基材フィルム)とEBA樹脂層(マスク材層)が積層された、マスク一体型表面保護フィルムを得た。
<半導体チップの製造>
ラミネータDR8500III(商品名:日東精機(株)社製)を用いて、スクライブライン付シリコンウェハ(直径8インチ)表面に上記で得られたマスク一体型表面保護フィルムを貼合した。貼合時の温度は80℃、貼合速度7mm/sec、貼合圧力は0.35MPaとした。
その後、DGP8760(商品名:ディスコ(株)社製)を用いて、上記マスク一体型表面保護フィルムを貼り合わせた面とは反対の面(ウェハの裏面)を、ウェハの厚さが50μmになるまで研削した。研削後のウェハを、RAD−2700F(商品名:リンテック(株)社製)を用いて、ウェハの裏面側にダイシングテープを貼り合わせ、ウェハマウントを行った。その後、粘着テープをポリスチレン樹脂層に貼りつけ、基材フィルム(ポリスチレン樹脂層)のみ剥離を行うことで、ウェハ上にマスク材層(EBA層)のみを残した。
次にCOレーザーでスクライブライン上のマスク材を除去し、スクライブラインを開口した。
その後、プラズマ発生用ガスとしてSFガスを用い、シリコンウェハを15μm/分のエッチング速度でダイシングできるように条件を調整し、マスク材層側からプラズマ照射した。このプラズマダイシングによりウェハを切断して個々のチップに分割した。次いで、実施例1と同じ条件にて30分間のアッシングを行いマスク材を除去した。その後、ダイシングテープ側から紫外線を照射し(照射量200mJ/cm)、ダイシングテープの粘着力を低減させ、チップをピックアップした。
[比較例2] 厚さ70μmのマスク材層を有するマスク一体型表面保護フィルムの作製、半導体チップの製造
<マスク一体型表面保護フィルムの作製>
参考において、マスク材層の厚さを10μmから70μmに代えた以外は参考と同様にして、キャストフィルムa(基材フィルム、厚さ100μm)と粘着剤組成物Bからなるマスク材層(厚さ70μm)が積層された、マスク一体型表面保護フィルムを得た。

<半導体チップの製造>
ラミネータDR8500III(商品名:日東精機(株)社製)を用いて、スクライブライン付シリコンウェハ(直径8インチ)表面に上記で得られたマスク一体型表面保護フィルムを貼合した。貼合時の温度は24℃、貼合速度7mm/sec、貼合圧力は0.35MPaとした。
その後、DGP8760(商品名:ディスコ(株)社製)を用いて、上記マスク一体型表面保護フィルムを貼り合わせた面とは反対の面(ウェハの裏面)を、ウェハの厚さが50μmになるまで研削した。研削後のウェハを、RAD−2700F(商品名:リンテック(株)社製)を用いて、ウェハの裏面側にダイシングテープを貼り合わせ、ウェハマウントを行った。その後、粘着テープをキャストフィルムaに貼りつけ、基材フィルム3a(キャストフィルムa)のみ剥離を行うことで、ウェハ上にマスク材層3bのみを残した。
次にCOレーザーでスクライブライン上のマスク材を除去し、スクライブラインを開口した。
その後、プラズマ発生用ガスとしてSFガスを用い、シリコンウェハを15μm/分のエッチング速度でダイシングできるように条件を調整し、マスク材層側からプラズマ照射した。このプラズマダイシングによりウェハを切断して個々のチップに分割した。次いで、参考と同じ条件にて30分間のアッシングを行いマスク材を除去した。その後、ダイシングテープ側から紫外線を照射し(照射量200mJ/cm)、ダイシングテープの粘着力を低減させ、チップをピックアップした。

[比較例3] フォトリソグラフィプロセスによりマスク形成、表面保護テープの作製、半導体チップの製造
<マスク材付ウェハの作製>
レーザーを用いてチップサイズ10mm×10mm、スクライブライン幅70μmの8インチスクライブライン付シリコンウェハを作製した。作製したウェハ上にポジ型感光性材料を塗布し、厚み10μmのレジストマスク材を形成した。フォトマスクを用いてスクライブライン上のみに紫外線照射を行い、アルカリ性の現像液を用いてスクライブライン上のレジストマスク材を除去し、マスク材付ウェハを作製した。
<紫外線硬化型表面保護テープの作製>
メタクリル酸を20mol%、2−エチルヘキシルアクリレートを30mol%、2−ヒドロキシエチルアクリレートを10mol%、メチルアクリレート40mol%を混合し、溶液中で重合することにより質量平均分子量60万のポリマー溶液を得た。
当該ポリマー溶液に、該ポリマー100質量部に対して、紫外線反応性樹脂として6官能のウレタンアクリレートオリゴマー(新中村化学工業株式会社製)100質量部および3官能のウレタンアクリレートオリゴマー(新中村化学工業株式会社製)50質量部、硬化剤としてコロネートL(日本ポリウレタン工業株式会社製、イソシアネート系硬化剤)4.0質量部、光重合開始剤としてイルガキュア184(BASF社製)10質量部を配合し、粘着剤組成物を得た。
得られた粘着剤組成物を粘着剤層の厚みが30μmになるように透明な剥離ライナー上に塗工した。形成された粘着剤層を、厚さ100μmのLDPE(低密度ポリエチレン)フィルムのコロナ処理面に貼り合せ、厚さ130μmの紫外線硬化型表面保護テープを得た。
<半導体チップの製造>
ラミネータDR8500III(商品名:日東精機(株)社製)を用いて、上記で作製したマスク材付ウェハに前記紫外線硬化型表面保護テープを貼合した。
その後、DGP8760(商品名:ディスコ(株)社製)を用いて、上記紫外線硬化型表面保護テープを貼り合わせた面とは反対の面(ウェハの裏面)を、ウェハの厚さが50μmになるまで研削した。研削後のウェハを、RAD−2700F(商品名:リンテック(株)社製)を用いて、ウェハの裏面側にダイシングテープを貼り合わせ、ウェハマウントを行った。さらに、紫外線硬化型表面保護テープ面側から高圧水銀ランプを用いて500mJ/cmの紫外線を照射した後、紫外線硬化型表面保護テープの剥離を行った。
その後、参考と同じ条件でプラズマエッチングを行い、ウェハのチップ化及びマスク材の除去を行った。更に、参考と同じ条件でチップのピックアップを行った。

[試験例1] 基材フィルム(表面保護テープ)の剥離性評価
上記各実施例及び比較例の<半導体チップの製造>において、RAD−2700F(商品名:リンテック(株)社製)を用いたウェハからの基材フィルム(表面保護テープ)の剥離性を、下記基準により評価した。
−基材フィルム(表面保護テープ)の剥離性の評価基準−
○:基材フィルム(表面保護テープ)のみ剥離でき、マスク材層のみをウェハ上に残せた。
×:剥離できなかった。又は、マスク材層ごと剥離されてしまった。
[試験例2] プラズマによるマスク材層の除去性評価
上記各実施例及び比較例において、Oプラズマによるアッシングを行った際の、マスク材層の残留の有無を、レーザー顕微鏡により確認した。
−マスク材層の除去性評価−
○:マスク材層の残留が無い。
×:マスク材層の残留が有る。
[試験例3] スクライブライン上の糊残りの評価
上記各実施例及び比較例の<半導体チップの製造>において、基材フィルム(表面保護テープ)剥離後のウェハ表面を顕微鏡で観察し、スクライブライン上の糊残りの有無を調べた。
−スクライブライン上の糊残りの評価基準−
○:糊残りが無い。
×:糊残りが有る。
試験例1〜3の結果を下表に示す。
なお、表中の「−」は、評価ができなかったことを示す。
Figure 0006845135

上記表1に示されるように、実施例1〜3及び参考例1〜3は基材フィルム(表面保護テープ)が剥離可能であり、マスク材層のみをウェハ上に残すことができた。その後のSFによるエッチングではマスク材層が削られることはほとんどなく、次の工程のOによるエッチングにてマスク材層をすべて除去することができた。また、スクライブ面に糊残りも無かったため、チップにバリ等の発生が無くきれいにチップ化することができた。
一方、比較例1および2は、マスク材層のみをウェハ上に残すことはできたが、通常の条件と比較して3倍以上のOプラズマを照射しても、マスク材層がウェハ上に残留してしまう結果となった。これ以上のOプラズマ照射は、ダイシングテープへ影響を及ぼし、ピックアップ性への影響を与える可能性が高い。
比較例3は、レジスト剤と紫外線硬化型の粘着剤が紫外線により反応してしまうことで、表面保護テープを剥離した際にマスク材層についてもすべて剥離してしまった。そのため、その後のプラズマエッチング工程での評価自体ができなかった。
本発明をその実施態様とともに説明したが、我々は特に指定しない限り我々の発明を説明のどの細部においても限定しようとするものではなく、添付の請求の範囲に示した発明の精神と範囲に反することなく幅広く解釈されるべきであると考える。
本願は、2015年11月9日に日本国で特許出願された特願2015-219735に基づく優先権を主張するものであり、これはここに参照してその内容を本明細書の記載の一部として取り込む。
1 半導体ウェハ
2 パターン面
3 マスク一体型表面保護フィルム
3a 基材フィルム
3b マスク材層
4 ウェハ固定テープ
7 チップ
S 表面
B 裏面
M1 ウェハ研削装置
M2 ピン
M3 コレット
F リングフレーム
L COレーザー
P1 SFガスのプラズマ
P2 Oガスのプラズマ

Claims (12)

  1. 基材フィルムと、該基材フィルム上に設けられたマスク材層とを有するマスク一体型表面保護フィルムであって、
    前記基材フィルムがポリスチレン樹脂であり、
    前記マスク材層が、エチレン−酢酸ビニル共重合体樹脂、エチレン−アクリル酸メチル共重合体樹脂またはエチレン−アクリル酸ブチル共重合体樹脂であり、前記基材フィルムと前記マスク材層が共押出しで形成することができ、
    前記マスク材層の厚みが50μm以下であることを特徴とする、マスク一体型表面保護フィルム。
  2. 前記マスク材層の厚みが10μm以下であることを特徴とする請求項1に記載のマスク一体型表面保護フィルム。
  3. 前記基材フィルムが複層であって、該基材フィルムのうち前記マスク材層から最も離れて位置する層が高弾性率層であって、前記マスク材層に最も近い層が低弾性率層であり、前記マスク材層の厚みが10μm以下であることを特徴とする請求項1に記載のマスク一体型表面保護フィルム。
  4. 前記低弾性率層がエチレン−酢酸ビニル共重合体樹脂、エチレン−アクリル酸メチル共重合体樹脂またはエチレン−アクリル酸ブチル共重合体樹脂であることを特徴とする請求項に記載のマスク一体型表面保護フィルム。
  5. 前記低弾性率層を構成する、エチレン−酢酸ビニル共重合体樹脂、エチレン−アクリル酸メチル共重合体樹脂またはエチレン−アクリル酸ブチル共重合体樹脂のエチレン含有率が50〜80重量%であることを特徴とする請求項に記載のマスク一体型表面保護フィルム。
  6. 前記マスク一体型表面保護フィルムがプラズマダイシング用であることを特徴とする、請求項1〜のいずれか1項に記載のマスク一体型表面保護フィルム。
  7. 下記工程(a)〜(d)を含む半導体チップの製造に用いられるマスク一体型表面保護フィルムであって、当該マスク一体型表面保護フィルムが、基材フィルムと、該基材フィルム上に設けられたマスク材層とを有し、
    前記基材フィルムがポリスチレン樹脂であり、
    前記マスク材層が、エチレン−酢酸ビニル共重合体樹脂、エチレン−アクリル酸メチル共重合体樹脂またはエチレン−アクリル酸ブチル共重合体樹脂であり、前記基材フィルムと前記マスク材層が共押出しで形成することができ、
    前記マスク材層の厚みが50μm以下であることを特徴とする、マスク一体型表面保護フィルム:
    (a)マスク一体型表面保護フィルムを半導体ウェハのパターン面側に貼り合せた状態で、該半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
    (b)前記マスク一体型表面保護フィルムから前記基材フィルムを剥離してマスク材層を表面に露出させた後、該マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、又は、前記マスク一体型表面保護フィルムのうち半導体ウェハのストリートに相当する部分をレーザーで切断して半導体ウェハのストリートを開口した後、該マスク一体型表面保護フィルムから前記基材フィルムを剥離してマスク材層を表面に露出させる工程、
    (c)SFプラズマにより半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、及び、
    (d)Oプラズマにより前記マスク材層を除去するアッシング工程。
  8. 前記工程(a)のマスク一体型表面保護フィルムの半導体ウェハのパターン面側への貼り合せが、50℃〜100℃での加熱貼り合わせであることを特徴とする請求項に記載のマスク一体型表面保護フィルム。
  9. 前記マスク材層の厚みが10μm以下であることを特徴とする請求項7または8に記載のマスク一体型表面保護フィルム。
  10. 前記基材フィルムが複層であって、該基材フィルムのうち前記マスク材層から最も離れて位置する層が高弾性率層であって、前記マスク材層に最も近い層が低弾性率層であり、前記マスク材層の厚みが10μm以下であることを特徴とする請求項7または8に記載のマスク一体型表面保護フィルム。
  11. 前記低弾性率層がエチレン−酢酸ビニル共重合体樹脂、エチレン−アクリル酸メチル共重合体樹脂またはエチレン−アクリル酸ブチル共重合体樹脂であることを特徴とする請求項10に記載のマスク一体型表面保護フィルム。
  12. 前記低弾性率層を構成する、エチレン−酢酸ビニル共重合体樹脂、エチレン−アクリル酸メチル共重合体樹脂またはエチレン−アクリル酸ブチル共重合体樹脂のエチレン含有率が50〜80重量%であることを特徴とする請求項11に記載のマスク一体型表面保護フィルム。

JP2017528231A 2015-11-09 2016-11-07 マスク一体型表面保護フィルム Active JP6845135B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015219735 2015-11-09
JP2015219735 2015-11-09
PCT/JP2016/082984 WO2017082211A1 (ja) 2015-11-09 2016-11-07 マスク一体型表面保護フィルム

Publications (2)

Publication Number Publication Date
JPWO2017082211A1 JPWO2017082211A1 (ja) 2018-08-30
JP6845135B2 true JP6845135B2 (ja) 2021-03-17

Family

ID=58695368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017528231A Active JP6845135B2 (ja) 2015-11-09 2016-11-07 マスク一体型表面保護フィルム

Country Status (7)

Country Link
US (1) US10916439B2 (ja)
EP (1) EP3376527A4 (ja)
JP (1) JP6845135B2 (ja)
KR (1) KR102149775B1 (ja)
CN (1) CN107533964B (ja)
TW (1) TWI664078B (ja)
WO (1) WO2017082211A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170122185A (ko) * 2015-11-09 2017-11-03 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조방법 및 이것에 이용하는 마스크 일체형 표면 보호 테이프
JP6765949B2 (ja) * 2016-12-12 2020-10-07 株式会社ディスコ ウェーハの加工方法
JP6524558B2 (ja) * 2016-12-15 2019-06-05 パナソニックIpマネジメント株式会社 素子チップの製造方法
JP6582013B2 (ja) * 2017-03-31 2019-09-25 古河電気工業株式会社 剥離ライナー付マスク一体型表面保護テープ
JP6667489B2 (ja) * 2017-11-09 2020-03-18 古河電気工業株式会社 半導体チップの製造方法
TWI770371B (zh) * 2018-03-23 2022-07-11 日商琳得科股份有限公司 晶粒接合薄膜、切割晶粒接合片及半導體晶片的製造方法
JP7017648B2 (ja) * 2018-11-15 2022-02-08 東京応化工業株式会社 プラズマダイシング用保護膜形成剤、及び半導体チップの製造方法
US11784092B2 (en) * 2020-02-27 2023-10-10 Micron Technology, Inc. Disposing protective cover film and underfill layer over singulated integrated circuit dice for protection during integrated circuit processing
KR20230045661A (ko) 2021-09-27 2023-04-05 삼성전자주식회사 반도체 패키지의 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223511A (ja) * 1999-01-29 2000-08-11 Mitsumi Electric Co Ltd 印刷用マスク
JP4333649B2 (ja) 2005-07-11 2009-09-16 パナソニック株式会社 半導体チップの製造方法
US7875501B2 (en) * 2006-03-15 2011-01-25 Shin-Etsu Polymer Co., Ltd. Holding jig, semiconductor wafer grinding method, semiconductor wafer protecting structure and semiconductor wafer grinding method and semiconductor chip fabrication method using the structure
US20080039583A1 (en) * 2006-08-08 2008-02-14 I-Hwa Lee Adhesive composition
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) * 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP2009141024A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
CN102511077B (zh) * 2010-08-05 2015-07-29 古河电气工业株式会社 粘合薄膜以及半导体晶片加工用胶带
US9126285B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
EP2729448B1 (en) * 2011-07-06 2015-09-09 Gilead Sciences, Inc. Compounds for the treatment of hiv
JP5294358B2 (ja) * 2012-01-06 2013-09-18 古河電気工業株式会社 ウエハ加工用テープ及びこれを使用した半導体装置の製造方法
JP5367903B2 (ja) * 2012-03-19 2013-12-11 古河電気工業株式会社 半導体ウェハ表面保護用粘着テープ
ITNA20120019A1 (it) * 2012-04-26 2013-10-27 Bukshtynava Aksana Generatore solare ibrido composto da un collettore pvt (acronimo dell'inglese photovoltaic and thermal) a fluido, un accumulatore dal dielettrico solido o elettrolitico, un sistema di segnalazione a led, un controllo elettronico per la gestione dei l
CN202742785U (zh) * 2012-05-17 2013-02-20 江苏申凯包装有限公司 一种易揭杯盖膜
CN105008481B (zh) * 2013-03-11 2017-07-07 琳得科株式会社 粘合片以及经加工的设备相关部件的制造方法
JP6083529B2 (ja) * 2013-09-02 2017-02-22 パナソニックIpマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
CN203833944U (zh) * 2014-03-08 2014-09-17 郑州威瑞生物技术有限公司 一种一次性生物反应器

Also Published As

Publication number Publication date
US20180158691A1 (en) 2018-06-07
TWI664078B (zh) 2019-07-01
EP3376527A4 (en) 2019-05-08
KR20180020951A (ko) 2018-02-28
CN107533964A (zh) 2018-01-02
CN107533964B (zh) 2021-06-15
US10916439B2 (en) 2021-02-09
KR102149775B1 (ko) 2020-08-31
EP3376527A1 (en) 2018-09-19
JPWO2017082211A1 (ja) 2018-08-30
TW201728457A (zh) 2017-08-16
WO2017082211A1 (ja) 2017-05-18

Similar Documents

Publication Publication Date Title
JP6845135B2 (ja) マスク一体型表面保護フィルム
CN107210204B (zh) 半导体晶片的处理方法、半导体芯片和表面保护带
TWI618594B (zh) 半導體晶片之製造方法及用於其之遮罩一體型表面保護帶
TW201840408A (zh) 遮罩一體型表面保護帶及使用其之半導體晶片的製造方法
JP6845134B2 (ja) マスク一体型表面保護テープ
US11056388B2 (en) Mask-integrated surface protective tape
JP2019087681A (ja) 半導体チップの製造方法
TWI717654B (zh) 半導體晶片之製造方法
JP6928850B2 (ja) マスク一体型表面保護テープ
CN110226215B (zh) 带剥离衬垫的掩模一体型表面保护带
JP2019134091A (ja) マスク一体型表面保護テープおよびマスク一体型表面保護テープを用いる半導体チップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201113

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20201113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210225

R151 Written notification of patent or utility model registration

Ref document number: 6845135

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350