WO2018079033A1

WO2018079033A1 - 電圧変換装置、電圧変換回路の降圧制御方法、電圧変換回路の昇圧制御方法及びコンピュータプログラム

Info

Publication number: WO2018079033A1
Application number: PCT/JP2017/030228
Authority: WO
Inventors: 隆章佐野
Original assignee: 住友電気工業株式会社
Priority date: 2016-10-27
Filing date: 2017-08-24
Publication date: 2018-05-03

Abstract

電圧変換装置が備える制御部は、高圧側スイッチング素子をオンして第１インダクタ、第２インダクタ及びキャパシタによる共振電流を流す第１モードで動作させ、該第１モードにおける前記共振電流の変化周期のｎ（ｎは２以上の整数）周期目に、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させ、該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させる。

Description

電圧変換装置、電圧変換回路の降圧制御方法、電圧変換回路の昇圧制御方法及びコンピュータプログラム

　本発明は、電圧変換装置、電圧変換回路の降圧制御方法、電圧変換回路の昇圧制御方法及びコンピュータプログラムに関する。本出願は、２０１６年１０月２７日出願の日本出願第２０１６－２１０９２２号に基づく優先権を主張し、前記日本出願に記載された全ての記載事項を援用するものである。

　直流電圧を昇降圧するＤＣ－ＤＣコンバータ（以下、単にコンバータという）が車載機器や産業用機器の電源として広く用いられている。電源の小型化の要請に応えて容積が小さいインダクタ、キャパシタ等の受動部品を利用可能にするために、コンバータの動作周波数は引き上げられる傾向にある。一方で、動作周波数が高いほどインダクタに流れる電流をスイッチングするスイッチング素子のスイッチング損失及びスイッチングノイズが増大するという別の問題が顕著になる。

　これに対し、特許文献１には、入力電圧をスイッチングするトランジスタ（スイッチング素子）に直列接続された共振用リアクトル（インダクタ）と共振用コンデンサ（キャパシタ）とで構成された共振回路に流れる共振電流が０以下になる時点でトランジスタをオンからオフに切り替える降圧型のコンバータが開示されている。このようなゼロ電流スイッチングを行うことにより、インダクタに流れる電流をスイッチングするトランジスタのスイッチング損失が低減される。

　特許文献１に開示されたコンバータは、トランジスタのオン時点から、共振用リアクトルにゼロ以上の共振電流ｉが流れている時間Ｔｏ＝Ｔｎ・（１＋Ｚｎ・Ｉｏ／Ｖｉ）／２が経過した時点でトランジスタをオンからオフに切り替える構成が基本になっている。また、共振電流ｉが所定電流以下となった時点から、共振電流ｉが確実にゼロ以下になる所定時間後にトランジスタをオンからオフに切り替える構成等も開示されている。

特開２００２－５８２４０号公報

　本発明の一態様に係る電圧変換装置は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフして前記電圧変換回路に降圧変換させる制御部を備える電圧変換装置であって、前記制御部は、前記高圧側スイッチング素子をオンして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させ、該第１モードにおける前記共振電流の変化周期のｎ（ｎは２以上の整数）周期目に、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させ、該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させる。

　本発明の一態様に係る電圧変換装置は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記低圧側スイッチング素子をオン／オフして前記電圧変換回路に昇圧変換させる制御部を備える電圧変換装置であって、前記制御部は、前記低圧側スイッチング素子をオンして前記第２インダクタに電流を流す第１モードで動作させ、該第１モードでの動作後に前記低圧側スイッチング素子をオフして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電圧を発生させる第２モードで動作させ、該第２モードにおける前記共振電圧の変化周期のｎ（ｎは２以上の整数）周期目に、前記低圧側スイッチング素子をオンして前記第１モードへ移行させる。

　本発明の一態様に係る電圧変換回路の降圧制御方法は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させる制御方法であって、前記高圧側スイッチング素子をオンして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させ、該第１モードにおける前記共振電流の変化周期のｎ（ｎは２以上の整数）周期目に、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させ、該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させる。

　本発明の一態様に係る電圧変換回路の昇圧制御方法は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に昇圧変換させる制御方法であって、前記低圧側スイッチング素子をオンして前記第２インダクタに電流を流す第１モードで動作させ、該第１モードでの動作後に前記低圧側スイッチング素子をオフして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電圧を発生させる第２モードで動作させ、該第２モードにおける前記共振電圧の変化周期のｎ（ｎは２以上の整数）周期目に、前記低圧側スイッチング素子をオンして前記第１モードへ移行させる。

　本発明の一態様に係るコンピュータプログラムは、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させるためのコンピュータプログラムであって、前記制御部に、前記高圧側スイッチング素子をオンして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させるステップと、該第１モードにおける前記共振電流の変化周期のｎ（ｎは２以上の整数）周期目に、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させるステップと、該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させるステップとを実行させる。

　本発明の一態様に係るコンピュータプログラムは、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に昇圧変換させるためのコンピュータプログラムであって、前記制御部に、前記低圧側スイッチング素子をオンして前記第２インダクタに電流を流す第１モードで動作させるステップと、該第１モードでの動作後に前記低圧側スイッチング素子をオフして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電圧を発生させる第２モードで動作させるステップと、該第２モードにおける前記共振電圧の変化周期のｎ（ｎは２以上の整数）周期目に、前記低圧側スイッチング素子をオンして前記第１モードへ移行させるステップとを実行させる。

　なお、本願は、このような特徴的な処理部及びステップを夫々備える電圧変換装置、及び電圧変換回路の降圧制御方法として実現したり、かかる特徴的な処理部に対応するステップをコンピュータに実行させるためのコンピュータプログラムとして実現したりすることができるだけでなく、電圧変換装置の一部又は全部を半導体集積回路として実現したり、電圧変換装置を含むその他のシステムとして実現したりすることができる。

実施形態１に係る電圧変換装置の構成例を示すブロック図である。電圧変換回路の降圧動作時における各部の波形の一例を示すタイミングチャートである。電圧変換回路の降圧動作における状態Ｄ１の一例を示す説明図である。電圧変換回路の降圧動作における状態Ｄ２の一例を示す説明図である。電圧変換回路の降圧動作における状態Ｄ３の一例を示す説明図である。電圧変換回路の降圧動作における状態Ｄ４の一例を示す説明図である。電圧変換回路が状態Ｄ４を抜けてから状態Ｄ１，Ｄ２を経て状態Ｄ３に切り替わるまでの各部の波形を模式的に示すタイミングチャートである。電圧変換回路に降圧変換させるＣＰＵの処理手順を示すフローチャートである。ＳＷ素子をオンする間に１回だけ共振させる場合と３回共振させる場合とを比較して説明するための説明図である。ＳＷ素子をオンする間に１回だけ共振させる場合と３回共振させる場合とを比較して説明するための説明図である。電圧変換回路の昇圧動作時における各部の波形の一例を示すタイミングチャートである。電圧変換回路の昇圧動作における状態Ｕ１の一例を示す説明図である。電圧変換回路の昇圧動作における状態Ｕ２の一例を示す説明図である。電圧変換回路の昇圧動作における状態Ｕ３の一例を示す説明図である。電圧変換回路の昇圧動作における状態Ｕ４の一例を示す説明図である。電圧変換回路の昇圧動作における状態Ｕ５の一例を示す説明図である。電圧変換回路に昇圧変換させるＣＰＵの処理手順を示すフローチャートである。

［本発明が開示しようとする課題］
　しかしながら、特許文献１に開示されたコンバータは、共振電流ｉの共振周期の１周期目におけるゼロクロス点でトランジスタをオンからオフに切り替えるものであり、これによってトランジスタのスイッチング損失を低減できたとしても、スイッチングノイズを低減できるものではなかった。

　本発明は、斯かる事情に鑑みてなされたものであり、その目的とするところは、ＬＣ共振を用いて所謂ソフトスイッチングを行う場合、スイッチングノイズをも低減することが可能な電圧変換装置、電圧変換回路の降圧制御方法、電圧変換回路の昇圧制御方法及びコンピュータプログラムを提供することにある。

［本発明の効果］
　本願の開示によれば、ＬＣ共振を用いて所謂ソフトスイッチングを行う場合、スイッチングノイズをも低減することが可能となる。

［本発明の実施形態の説明］
　最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

（１）本発明の一態様に係る電圧変換装置は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフして前記電圧変換回路に降圧変換させる制御部を備える電圧変換装置であって、前記制御部は、前記高圧側スイッチング素子をオンして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させ、該第１モードにおける前記共振電流の変化周期のｎ（ｎは２以上の整数）周期目に、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させ、該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させる。

（７）本発明の一態様に係る電圧変換回路の降圧制御方法は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させる制御方法であって、前記高圧側スイッチング素子をオンして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させ、該第１モードにおける前記共振電流の変化周期のｎ（ｎは２以上の整数）周期目に、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させ、該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させる。

（９）本発明の一態様に係るコンピュータプログラムは、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させるためのコンピュータプログラムであって、前記制御部に、前記高圧側スイッチング素子をオンして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させるステップと、該第１モードにおける前記共振電流の変化周期のｎ（ｎは２以上の整数）周期目に、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させるステップと、該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させるステップとを実行させる。

　本態様にあっては、電圧変換回路にて、高圧側スイッチング素子と、第１インダクタと、両端にキャパシタが接続された低圧側スイッチング素子とがこの順序で接続されており、第１インダクタ及び低圧側スイッチング素子の接続点に第２インダクタの一端が接続されている。制御部が高圧側スイッチング素子をオン／オフすることにより、電圧変換回路の高圧側に入力された電圧が降圧されて低圧側に出力される。

　制御部は、電圧変換回路について、低圧側スイッチング素子をオフした状態で高圧側スイッチング素子をオンして第１インダクタ、第２インダクタ及びキャパシタによる共振電流を流す第１モードで動作させる。第１モードでは、共振電流が第１インダクタに流れて第１インダクタの電流が振動する間に、第２インダクタにエネルギーが蓄積される。制御部は、第１インダクタに流れる共振電流のｎ周期目に、高圧側スイッチング素子をオフして低圧側スイッチング素子又はキャパシタに第２インダクタの還流電流を流す第２モードで動作させる。その後、制御部は、第２モードにて高圧側スイッチング素子をオンして第１モードへ移行させる。この場合、同じ出力電流を得るための高圧側スイッチング素子のスイッチング周波数が１／ｎに低減されるため、スイッチングノイズが低減される。

（２）前記制御部は、前記ｎ周期目における前記第１インダクタの共振電流が所定の電流閾値より少ないか又は極小である場合、前記高圧側スイッチング素子をオフすることが好ましい。

　本態様にあっては、制御部は、第１モードにて高圧側スイッチング素子を介して第１インダクタに流れる共振電流が所定の電流閾値より少ない場合、又は共振電流が極小となる場合、高圧側スイッチング素子をオフする。これにより、高圧側スイッチング素子に流れる共振電流が比較的少ない時、又は共振電流が極小となるであろう時に高圧側スイッチング素子がオフするので、高圧側スイッチング素子がオフするときの電圧×電流で表されるスイッチング損失が低減される。

（３）前記制御部は、以下の式に基づいて前記共振電流が極小となるまでの時間を算出することが好ましい。
Ｔｍｉ＝（Ｌｒ１／Ｖｉ）
　　　　×｛Ｉｏ－Ｖｉ（１－Ｄ）Ｄ／（２Ｌｒ２ｆｓ）｝
　　　　＋（ｎ－１／４）Ｔｒ
　但し、
Ｔｍｉ：前記共振電流が極小となるまでの時間
Ｌｒ１：前記第１インダクタのインダクタンス
　Ｖｉ：前記電圧変換回路の入力電圧
　Ｉｏ：前記電圧変換回路の出力電流
　　Ｄ：前記高圧側スイッチング素子の目標のデューティ比
Ｌｒ２：前記第２インダクタのインダクタンス（Ｌｒ２＞＞Ｌｒ１）
　ｆｓ：前記高圧側スイッチング素子のスイッチング周波数
　Ｔｒ：２π√〔｛Ｌｒ１Ｌｒ２／（Ｌｒ１＋Ｌｒ２）｝Ｃｒ１〕
Ｃｒ１：前記キャパシタのキャパシタンス

　本態様にあっては、高圧側スイッチング素子をオンしてから上記共振電流が極小となるまでの時間が式に基づいて算出される。

（４）本発明の一態様に係る電圧変換装置は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記低圧側スイッチング素子をオン／オフして前記電圧変換回路に昇圧変換させる制御部を備える電圧変換装置であって、前記制御部は、前記低圧側スイッチング素子をオンして前記第２インダクタに電流を流す第１モードで動作させ、該第１モードでの動作後に前記低圧側スイッチング素子をオフして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電圧を発生させる第２モードで動作させ、該第２モードにおける前記共振電圧の変化周期のｎ（ｎは２以上の整数）周期目に、前記低圧側スイッチング素子をオンして前記第１モードへ移行させる。

（８）本発明の一態様に係る電圧変換回路の昇圧制御方法は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に昇圧変換させる制御方法であって、前記低圧側スイッチング素子をオンして前記第２インダクタに電流を流す第１モードで動作させ、該第１モードでの動作後に前記低圧側スイッチング素子をオフして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電圧を発生させる第２モードで動作させ、該第２モードにおける前記共振電圧の変化周期のｎ（ｎは２以上の整数）周期目に、前記低圧側スイッチング素子をオンして前記第１モードへ移行させる。

（１０）本発明の一態様に係るコンピュータプログラムは、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に昇圧変換させるためのコンピュータプログラムであって、前記制御部に、前記低圧側スイッチング素子をオンして前記第２インダクタに電流を流す第１モードで動作させるステップと、該第１モードでの動作後に前記低圧側スイッチング素子をオフして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電圧を発生させる第２モードで動作させるステップと、該第２モードにおける前記共振電圧の変化周期のｎ（ｎは２以上の整数）周期目に、前記低圧側スイッチング素子をオンして前記第１モードへ移行させるステップとを実行させる。

　本態様にあっては、電圧変換回路にて、高圧側スイッチング素子と、第１インダクタと、両端にキャパシタが接続された低圧側スイッチング素子とがこの順序で接続されており、第１インダクタ及び低圧側スイッチング素子の接続点に第２インダクタの一端が接続されている。制御部が低圧側スイッチング素子をオン／オフすることにより、電圧変換回路の低圧側に入力された電圧が昇圧されて高圧側に出力される。

　制御部は、電圧変換回路について、高圧側スイッチング素子をオフした状態で低圧側スイッチング素子をオンして第２インダクタに電流を流す第１モードで動作させる。これにより、第２インダクタにエネルギーが蓄積される。その後、制御部は、低圧側スイッチング素子をオフして第１インダクタ、第２インダクタ及びキャパシタによる共振電圧を発生させる第２モードで動作させる。第２モードでは、低圧側スイッチング素子に流れていた電流は、先ず低圧側スイッチング素子に並列に接続されたキャパシタを通じて流れるようになる。更にキャパシタの電圧が上昇し、且つ第１スイッチング素子が適宜導通することにより、第１インダクタ、第２インダクタ及びキャパシタによる共振電流が流れる。第２モードでは、共振によってキャパシタの電圧、即ち低圧側スイッチング素子の電圧が振動する。制御部は、第２モードにおけるキャパシタの共振電圧のｎ周期目に、低圧側スイッチング素子をオンして第１モードへ移行させる。

（５）前記制御部は、前記ｎ周期目における前記キャパシタの共振電圧が所定の電圧閾値より低いか又は極小である場合、前記低圧側スイッチング素子をオンすることが好ましい。

　本態様にあっては、制御部は、第２モードにて低圧側スイッチング素子に印加されるキャパシタの共振電圧が所定の電圧閾値より低い場合、又は共振電圧が極小となる場合、低圧側スイッチング素子をオンする。これにより、低圧側スイッチング素子に印加される共振電圧が比較的低い時、又は共振電圧が極小となるであろう時に低圧側スイッチング素子がオンするので、低圧側スイッチング素子がオンするときの電圧×電流で表されるスイッチング損失が低減される。

（６）前記制御部は、以下の式に基づいて前記共振電圧が極小となるまでの時間を算出することが好ましい。
Ｔｍｖ＝ｎＴｒ
　但し、
Ｔｍｖ：前記共振電圧が極小となるまでの時間
　Ｔｒ：２π√〔｛Ｌｒ１Ｌｒ２／（Ｌｒ１＋Ｌｒ２）｝Ｃｒ１〕
Ｌｒ１：前記第１インダクタのインダクタンス
Ｌｒ２：前記第２インダクタのインダクタンス（Ｌｒ２＞＞Ｌｒ１）
Ｃｒ１：前記キャパシタのキャパシタンス

　本態様にあっては、低圧側スイッチング素子をオフしてから上記共振電圧が極小となるまでの時間が式に基づいて算出される。

［本発明の実施形態の詳細］
　本発明の実施形態に係る電圧変換装置、電圧変換回路の降圧制御方法、電圧変換回路の昇圧制御方法及びコンピュータプログラムの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。

（実施形態１）
　図１は、実施形態１に係る電圧変換装置の構成例を示すブロック図である。電圧変換装置は、電圧変換回路１と、該電圧変換回路１による電圧の変換を制御する制御部５とを備える。電圧変換回路１は、高圧側の端子Ｈ，Ｇから供給された電圧を降圧して低圧側の端子Ｌ，Ｇから並列に出力する。端子Ｈ，Ｇ間にはキャパシタ４１が接続されており、例えばリチウムイオン電池等の比較的高圧のバッテリが外部に接続される。端子Ｌ，Ｇ間にはキャパシタ４２が接続されており、例えば鉛蓄電池等の比較的低圧のバッテリが外部に接続される。電圧変換装置は、端子Ｌ，Ｇから供給された電圧を昇圧して端子Ｈ，Ｇから並列に出力する昇圧動作が可能である。

　電圧変換回路１は、第１インダクタＬ１と、該第１インダクタＬ１を介して端子Ｈ，Ｇ間に直列に接続された高圧側スイッチング素子Ｑ１及び低圧側スイッチング素子Ｑ２（以下、高圧側及び低圧側スイッチング素子を単にＳＷ素子ともいう）と、第１インダクタＬ１及びＳＷ素子Ｑ２の接続点に一端が接続された第２インダクタＬ２（以下、第１及び第２インダクタを単にインダクタという）と、ＳＷ素子Ｑ２の両端に接続されたキャパシタＣ１とを有する。インダクタＬ２は、他端が端子Ｌに接続されている。ＳＷ素子Ｑ２をアノードが端子Ｇに接続されたダイオードに置き換えてもよい。

　ＳＷ素子Ｑ１は、ドレインが端子Ｈに接続されており、ゲートが制御部５に接続されている。ＳＷ素子Ｑ２は、ソースが端子Ｇに接続されており、ゲートが制御部５に接続されている。ここでのＳＷ素子は、Ｎチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）であるが、これに限定されるものではなく、例えばバイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等の他のスイッチング素子であってもよい。

　電圧変換回路１は、更に、ＳＷ素子Ｑ１及びインダクタＬ１の接続点にドレインが接続されたＳＷ素子Ｑ３と、出力電流を検出する電流センサＡ１とを有する。ＳＷ素子Ｑ３は、ソースが端子Ｇに接続されており、ゲートが制御部５に接続されている。電流センサＡ１の検出端子は、制御部５に接続されている。本実施形態１では、ＳＷ素子Ｑ３をアノードが端子Ｇに接続されたダイオードに置き換えてもよい。

　制御部５は、不図示のＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）を有し、例えば予めＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）に記憶された制御プログラムに従って各部の動作を制御すると共に、入出力、演算等の処理を行う。ＣＰＵによる各処理の手順を定めたコンピュータプログラムを、不図示の手段を用いて予めＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）にロードし、ロードされたコンピュータプログラムをＣＰＵで実行するようにしてもよいし、制御部５を専用のハードウェア回路で構成してもよい。

　制御部５は、ＳＷ素子Ｑ１を適時オン／オフする。制御部５は、また、キャパシタＣ１の電圧（即ち、ＳＷ素子Ｑ２のドレインの電圧）を検出し、これらの検出結果に基づいて、ＳＷ素子Ｑ２を適時オン／オフする。制御部５は、更に、電流センサＡ１の検出結果を取り込んで、後述する転流期間の長さの算出に用いる。

　図２は、電圧変換回路１の降圧動作時における各部の波形の一例を示すタイミングチャートである。図２に示す４つのタイミングチャートは、何れも同一の時間軸（ｔ）を横軸にしてあり、図の上段から順に、ＳＷ素子Ｑ１の電流、キャパシタＣ１の電圧、インダクタＬ２の電流及びＳＷ素子Ｑ２の電流の各波形を示す。特にＳＷ素子Ｑ１については、ゲートに印加される制御電圧を破線で示してある。本実施形態１では、端子Ｈから端子Ｌに向かう方向を、インダクタＬ１、インダクタＬ２及びＳＷ素子Ｑ１の電流の向きとする。また、インダクタＬ２の一端から端子Ｇに向かう方向をキャパシタＣ１の電流の向きとし、その逆方向をＳＷ素子Ｑ２の電流の向きとする。

　図中の状態Ｄ１及びＤ２は、ＳＷ素子Ｑ１がオンすることによってインダクタＬ１、インダクタＬ２及びキャパシタＣ１に共振電流が流れる期間に対応する。この期間中、ＳＷ素子Ｑ１の電流、キャパシタＣ１の電圧及びインダクタＬ２の電流は、例えば略３サイクルだけ振動する波形となる。状態Ｄ３は、ＳＷ素子Ｑ１がオフしてからＳＷ素子Ｑ２がオンするまでの期間に対応する。状態Ｄ４は、ＳＷ素子Ｑ２がオンする期間に対応する。

　以下では、図２に示す状態Ｄ１からＤ４における電圧変換回路１の降圧動作について状態毎に説明する。状態Ｄ１からＤ４までが、１つのスイッチング周期に相当する。なお、図３から図６までの説明図では、ＳＷ素子Ｑ３の図示を省略する。図３は、電圧変換回路１の降圧動作における状態Ｄ１の一例を示す説明図である。状態Ｄ１は第１モードに対応する。制御部５は、ＳＷ素子Ｑ２をオフした状態でＳＷ素子Ｑ１をオンすることにより、電圧変換回路１を、インダクタＬ１及びキャパシタＣ１に正弦波状の共振電流を流す第１モードで動作させる。第１モードでは、平均的には端子ＨからＳＷ素子Ｑ１及びインダクタＬ１を介して電流が流入し、インダクタＬ２を介して端子Ｌから電流が流出する。

　図３に示す状態Ｄ１では、正弦波状に上昇するキャパシタＣ１の電圧が端子Ｈ，Ｇ間の電圧より低い間、インダクタＬ１の電流が正弦波状に増加し続け、キャパシタＣ１の電圧が端子Ｈ，Ｇ間の電圧より高くなった後は、インダクタＬ１の電流が減少に転じる。この場合、インダクタＬ１の電圧は正弦波状に低下し続ける。状態Ｄ１の間、キャパシタＣ１の電圧は時間の経過と共に上昇し続ける。

　図４は、電圧変換回路１の降圧動作における状態Ｄ２の一例を示す説明図である。状態Ｄ２も第１モードに対応する。図３に示す状態Ｄ１でキャパシタＣ１に流れる共振電流の向きが逆転して、キャパシタＣ１の電圧が上昇から低下に転じた場合、電圧変換回路１が状態Ｄ２となる。状態Ｄ２では、当初キャパシタＣ１の放電電流がインダクタＬ２を介して端子Ｌ側に流れる。キャパシタＣ１の電圧が端子Ｈ，Ｇ間の電圧より高い間は、インダクタＬ１の電流が減少し続ける。

　インダクタＬ１の電流が減少して電流の向きが逆転した場合、キャパシタＣ１の放電電流の一部がインダクタＬ１及びＳＷ素子Ｑ１を介して端子Ｈに流れる（破線参照）。その後、インダクタＬ１の電流の向きが再び逆転し、更にキャパシタＣ１の電圧が下降から上昇に転じた場合、電圧変換回路１が状態Ｄ１となる。以後、電圧変換回路１は、状態Ｄ１及びＤ２の動作を繰り返す。

　図５は、電圧変換回路１の降圧動作における状態Ｄ３の一例を示す説明図である。状態Ｄ３は第２モードに対応する。図４に示す状態Ｄ２において、ＳＷ素子Ｑ１及びインダクタＬ１に流れる正弦波状の電流が所定の電流閾値より少ないか又は極小になった場合、制御部５がＳＷ素子Ｑ１をオフすることにより、電圧変換回路１が状態Ｄ３となる。これにより、ＳＷ素子Ｑ１の電流が比較的少ない間にＳＷ素子Ｑ１がオフするため、ＳＷ素子Ｑ１のスイッチング損失が低減される。状態Ｄ３では、当初、インダクタＬ２の還流電流がキャパシタＣ１に流れる。

　状態Ｄ２でインダクタＬ１の電流がゼロに近い電流になる前に制御部５がＳＷ素子Ｑ１をオフした場合、インダクタＬ１にサージ電圧が発生することがある。一方、本実施形態１ではＳＷ素子Ｑ１及びインダクタＬ１の接続点と端子Ｇとの間にＳＷ素子Ｑ３が接続されている。このため、ＳＷ素子Ｑ１がオフする前にインダクタＬ１に流れていた電流は、引き続きＳＷ素子Ｑ３の寄生ダイオードに流れてサージ電圧が抑制される。制御部５は、ＳＷ素子Ｑ１をオフしたときから適宜の時点までＳＷ素子Ｑ３を積極的にオンしてもよい。

　図６は、電圧変換回路１の降圧動作における状態Ｄ４の一例を示す説明図である。図５に示す状態Ｄ３において、キャパシタＣ１及びＳＷ素子Ｑ２の電圧が例えば所定の電圧閾値より低くなった後に、制御部５がＳＷ素子Ｑ２をオンすることにより、電圧変換回路１が状態Ｄ４となる。状態Ｄ４も第２モードに対応する。これにより、インダクタＬ２の還流電流が、オン抵抗の低いＳＷ素子Ｑ２に流れる。また、ＳＷ素子Ｑ２の電圧が比較的低い間にＳＷ素子Ｑ２がオンするため、ＳＷ素子Ｑ２のスイッチング損失が低減される。

　状態Ｄ４で端子Ｈ，Ｇからの入力電圧に対する端子Ｌ，Ｇへの出力電圧の降圧比に応じた適宜の時間が経過した場合、制御部５がＳＷ素子Ｑ２をオフした後にＳＷ素子Ｑ１をオンすることにより、電圧変換回路１が図３に示す状態Ｄ１となる。このようにして、状態Ｄ１からＤ４までの状態遷移が繰り返される。

　次に、上述の状態Ｄ１及びＤ２と、その前後における電圧変換回路１の動作について、より詳細に説明する。図７は、電圧変換回路１が状態Ｄ４を抜けてから状態Ｄ１，Ｄ２を経て状態Ｄ３に切り替わるまでの各部の波形を模式的に示すタイミングチャートである。ここでは、ＳＷ素子Ｑ１の電流が略２サイクルだけ振動する波形となる場合を例示する。図７に示す５つのタイミングチャートは、何れも同一の時間軸（ｔ）を横軸にしてあり、図の上段から順に、ＳＷ素子Ｑ１のオン期間、ＳＷ素子Ｑ１の実効的なオン期間、ＳＷ素子Ｑ１の電流、ＳＷ素子Ｑ２の電流（寄生ダイオードの電流を含む）、及びインダクタＬ２の電流を示す。縦軸のスケールは必ずしも同一ではない。特にＳＷ素子Ｑ１の電流については、出力電流Ｉｏが比較的大きい場合及び小さい場合の夫々を実線及び一点鎖線で示す。Ｉｏは電圧変換回路１の出力電流の平均値である。ΔＩは出力電流に含まれるリップル電流の振幅である。時刻ｔ１からｔ４までの時間がＳＷ素子Ｑ１のオン時間Ｔｍｉである。

　図７の横軸に示す時刻ｔ１からｔ４までの期間が、電圧変換回路１の状態Ｄ１及びＤ２に対応し、時刻ｔ４以降の期間が状態Ｄ３及びＤ４に対応する。状態Ｄ１からＤ２，Ｄ３，Ｄ４を経て次のスイッチング周期の状態Ｄ１に至るまでの期間が、現在のスイッチング周期に相当する。時刻ｔ１より前の時刻ｔ０からｔ１までの間は、１つ前のスイッチング周期の状態Ｄ４からＤ１に至るまでの過渡的な状態を表す。この間は、制御部５がＳＷ素子Ｑ２を既にオフしていてもよいし、時刻ｔ１の直前までオンし続けていてもよい。ＳＷ素子Ｑ２がオフされている場合、上述の図６でＳＷ素子Ｑ２のソースからドレインに流れていたインダクタＬ２の電流、即ち還流電流は、ＳＷ素子Ｑ２の寄生ダイオードに流れる。インダクタＬ２の電流は、時刻ｔ０からｔ１までの間、緩やかに減少する。

　上記の過渡的な状態におけるＳＷ素子Ｑ２の電圧の絶対値は、ＳＷ素子Ｑ２のオン電圧又は寄生ダイオードのオン電圧である。つまり、時刻ｔ０からｔ１までのＳＷ素子Ｑ２の電圧の絶対値は実質的に０Ｖとみなせるから、時刻ｔ１で制御部５がＳＷ素子Ｑ１をオンすることによって電圧変換回路１が状態Ｄ１に遷移した場合、ＳＷ素子Ｑ１及びインダクタＬ１には傾きがｄＩ／ｄｔ＝Ｖｉ／Ｌｒ１の電流が流れる。但し、Ｖｉは端子Ｈ，Ｇ間の入力電圧であり、Ｌｒ１はインダクタＬ１のインダクタンスである。

　ＳＷ素子Ｑ２に流れていたインダクタＬ２の還流電流が、時刻ｔ１でＳＷ素子Ｑ１及びインダクタＬ１に流れ始めた上記傾きの電流に漸次置き換わることにより、ＳＷ素子Ｑ２の電流は、時刻ｔ１からｔ２までの間、直線的に減少して時刻ｔ２でゼロとなる。この結果、時刻ｔ１からｔ２までの間、インダクタＬ２の電流は、時刻ｔ０からｔ１まで流れていた電流と同等の傾きで緩やかに減少する。時刻ｔ１からｔ２までの間は、インダクタＬ２の還流電流がＳＷ素子Ｑ２からＳＷ素子Ｑ１に転流する転流期間に相当し、インダクタＬ２の電流が依然として減少し続けるため、この間の時間Ｔｉは、電圧変換回路１の降圧比を決定付けるデューティ比に寄与しない。従って、ＳＷ素子Ｑ１の実効的なオン時間は、時刻ｔ２からｔ４までの時間Ｔｏｎとなる。

　上記の転流期間の後、時刻ｔ２からｔ４までの間、ＳＷ素子Ｑ１を介してインダクタＬ１及びキャパシタＣ１に正弦波状の共振電流が流れる。インダクタＬ１の電流、即ちＳＷ素子Ｑ１の電流は、実線で示す場合に２周期目の時刻ｔ４で極小となり、一点鎖線で示す場合に時刻ｔ４より前の時刻ｔａでゼロとなる。何れの場合も時刻ｔ４でＳＷ素子Ｑ１がオフされる。時刻ｔ２からｔ４までの間、インダクタＬ２にエネルギーが注入されてインダクタＬ２の電流がΔＩだけ増加する。その後、次のスイッチング周期の状態Ｄ１に至るまでの間に、インダクタＬ２の電流がΔＩだけ減少する。

　なお、図７では、時刻ｔ４以降もＳＷ素子Ｑ１をオンし続けたと仮定した場合のＳＷ素子Ｑ１の電流を破線で示してある。この場合、ＳＷ素子Ｑ１の電流が時刻ｔ２の時と同じ電流になる時刻をｔ３及びｔ５とすると、時刻ｔ２からｔ３まで及び時刻ｔ３からｔ５までの時間が共振周期Ｔｒに相当し、時刻ｔ２からｔ４までの時間、即ちＳＷ素子Ｑ１の実効的なオン時間Ｔｏｎが２Ｔｒ－Ｔｒ／４に相当する。共振周期Ｔｒは、以下の式（１）で表される。なお、時刻ｔ２からｔ５までの期間にＳＷ素子Ｑ１の電流をｎ周期だけ共振させる一般的な場合は、ＴｏｎがｎＴｒ－Ｔｒ／４に相当する。

Ｔｒ＝２π√〔｛Ｌｒ１Ｌｒ２／（Ｌｒ１＋Ｌｒ２）｝Ｃｒ１〕・・（１）
但し、
Ｌｒ１：インダクタＬ１のインダクタンス
Ｌｒ２：インダクタＬ２のインダクタンス
Ｃｒ１：キャパシタＣ１のキャパシタンス

　一点鎖線で示されるＳＷ素子Ｑ１の電流がゼロ以下となるのは時刻ｔａからｔｂまでの間であり、この間のどの時点でＳＷ素子Ｑ１をオフしてもＳＷ素子Ｑ１の損失は実質的にゼロとなる。よって、本実施形態１では、出力電流Ｉｏの大小に関わらず、ＳＷ素子Ｑ１に流れる共振電流が極小となる時刻ｔ４でＳＷ素子Ｑ１をオフする。

　上述したように、時刻ｔ１からｔ２までの間、ＳＷ素子Ｑ１には傾きがｄＩ／ｄｔ＝Ｖｉ／Ｌｒ１の電流が流れる。そして、時刻ｔ２におけるＳＷ素子Ｑ１の電流Ｉｔ２（一点鎖線で示される場合は「Ｉｔ２」より少ない「（Ｉｔ２）」であるが、以下では何れの場合も「Ｉｔ２」で表す）は、インダクタＬ２の電流と等しくなる。この時のインダクタＬ２の電流はＩｏ－ΔＩ／２であるから、以下の式（２）が成立する。

Ｉｔ２＝Ｉｏ－ΔＩ／２
　　　＝（Ｖｉ／Ｌｒ１）Ｔｉ・・・・・・・・・・・・・・・・・（２）
　　　但し、
　Ｉｏ：出力電流の平均値
　ΔＩ：電圧変換回路１の出力電流のリップル電流（ｐｅａｋ　ｔｏ　ｐｅａｋ）
　Ｖｉ：電圧変換回路１の入力電圧
Ｌｒ１：インダクタＬ１のインダクタンス
　Ｔｉ：時刻ｔ１からｔ２までの時間

　一方、インダクタＬ２のインダクタンスに対して、インダクタＬ１のインダクタンスが無視できる場合、上記の共振電流の影響を無視すれば、電圧変換回路１の入出力電圧は、以下の式（３）及び式（４）で近似される関係にある。

Ｖｉ－Ｖｏ＝Ｌｒ２ΔＩ／Ｔｏｎ・・・・・・・・・・・・・・・・（３）
Ｖｏ／Ｖｉ＝Ｄ・・・・・・・・・・・・・・・・・・・・・・・・（４）
但し、
　Ｖｉ：電圧変換回路１の入力電圧
　Ｖｏ：電圧変換回路１の出力電圧
Ｌｒ２：インダクタＬ２のインダクタンス
　ΔＩ：電圧変換回路１の出力電流のリップル電流
Ｔｏｎ：ＳＷ素子Ｑ１の実効的なオン時間
　　Ｄ：ＳＷ素子Ｑ１のスイッチングの実効的なデューティ比

　ここで、ＳＷ素子Ｑ１のスイッチング周波数ｆｓの逆数であるスイッチング周期にＤを乗じたものがＴｏｎであり、上述のとおりＴｏｎがｎＴｒ－Ｔｒ／４に相当するから、ｆｓは以下の式（５）で表される。更に、式（３）のＴｏｎは、ｆｓを用いて以下の式（６）で表される。

ｆｓ＝Ｄ／（ｎＴｒ－Ｔｒ／４）・・・・・・・・・・・・・・・・（５）
Ｔｏｎ＝Ｄ（１／ｆｓ）・・・・・・・・・・・・・・・・・・・・（６）
但し、
ｆｓ：ＳＷ素子Ｑ１のスイッチング周波数
　Ｄ：ＳＷ素子Ｑ１のスイッチングの実効的なデューティ比
Ｔｒ：共振周期
Ｔｏｎ：ＳＷ素子Ｑ１の実効的なオン時間

　式（３）に式（４）及び式（６）夫々を適用してＶｏ及びＴｏｎを消去することにより、以下の式（７）が得られる。

ΔＩ＝（Ｖｉ／Ｌｒ２）（１－Ｄ）Ｄ／ｆｓ・・・・・・・・・・・（７）

　次に、式（７）を式（２）に代入することにより、以下の式（８）が得られる。

Ｔｉ＝（Ｌｒ１／Ｖｉ）｛Ｉｏ－Ｖｉ（１－Ｄ）Ｄ／（２Ｌｒ２ｆｓ）｝・・・・・・・・（８）

　一方、ＳＷ素子Ｑ１をオンしてからＳＷ素子Ｑ１に流れる電流が極小となるまでの時間Ｔｍｉ、即ちＳＷ素子Ｑ１のオン時間は、ＴｉにＴｏｎを加算した時間であり、上述のとおりＴｏｎが一般的にはｎＴｒ－Ｔｒ／４に相当するから、Ｔｍｉは式（８）の右辺とＴｒとを用いて以下の式（９）で表される。このように、Ｔｉが算出されていれば、ＳＷ素子Ｑ１をオンすべき時間であるＴｍｉを極めて容易に算出することが可能となる。

Ｔｍｉ＝（Ｌｒ１／Ｖｉ）
　　　　×｛Ｉｏ－Ｖｉ（１－Ｄ）Ｄ／（２Ｌｒ２ｆｓ）｝
　　　　＋（ｎ－１／４）Ｔｒ・・・・・・・・・・・・・・・・・（９）

　Ｖｉが一定である場合、Ｉｏは電流センサＡ１で検出され、Ｌｒ２及びＴｒは定数であるから、実効的なデューティ比Ｄ、即ち目標のデューティ比を式（９）に代入し、式（５）で算出したｆｓを式（９）に代入することにより、Ｔｍｉが算出される。そして、ＳＷ素子Ｑ１のオフ時間Ｔｏｆｆを以下の式（１０）によって決定することができる。

Ｔｏｆｆ＝１／ｆｓ－Ｔｏｎ
　　　　＝１／ｆｓ－（ｎ－１／４）Ｔｒ・・・・・・・・・・・（１０）
　　　　但し、
ｆｓ：ＳＷ素子Ｑ１のスイッチング周波数
　Ｔｒ：共振周期

　以下では、上述した制御部５の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、不図示のＲＯＭに予め格納されている制御プログラムに従って、不図示のＣＰＵにより実行される。図８は、電圧変換回路１に降圧変換させるＣＰＵの処理手順を示すフローチャートである。図８に手順を示す処理は、電圧変換装置に降圧変換を開始させる場合に起動される。図中の計時は、不図示のタイマを用いて実行される。なお、共振周期Ｔｒ及び（ｎ－１／４）Ｔｒの値は、予め算出されているものとする。目標のデューティ比は、他の処理にて適時算出されている。

　図８の処理が起動された場合、ＣＰＵは、低圧側スイッチング素子Ｑ２をオフする（Ｓ１１）。次いで、ＣＰＵは、式（８）によってデューティ比に寄与しないオン時間Ｔｉを算出する（Ｓ１２）。この場合、電流センサＡ１で検出した出力電流Ｉｏと、目標のデューティ比（Ｄ）と、式（５）によって算出したスイッチング周波数ｆｓと、その他の既知の定数とが用いられる。

　その後、ＣＰＵは、式（９）によって、高圧側スイッチング素子Ｑ１をオンしてから高圧側スイッチング素子Ｑ１に流れる共振電流がｎ周期目に極小となるまでの時間Ｔｍｉ、即ちオン時間を算出する（Ｓ１３）。次いで、ＣＰＵは、高圧側スイッチング素子Ｑ１をオンして（Ｓ１４）、インダクタＬ１，Ｌ２とキャパシタＣ１とで共振させる。これにより、電圧変換回路１を第１モードで動作させる。この時、ＣＰＵは、高圧側スイッチング素子Ｑ１に係るオン時間の計時を開始する（Ｓ１５）。

　その後、ＣＰＵは、オン時間が経過したか否かを判定し（Ｓ１６）、経過しない場合（Ｓ１６：ＮＯ）、オン時間が経過するまで待機する。オン時間が経過した場合（Ｓ１６：ＹＥＳ）、ＣＰＵは、高圧側スイッチング素子Ｑ１をオフして（Ｓ１７）、電圧変換回路１を第２モードで動作させる。これにより、インダクタＬ２の還流電流をキャパシタＣ１又は低圧側スイッチング素子Ｑ２に流すようにさせる。

　次いで、ＣＰＵは、式（５）によって算出したスイッチング周波数ｆｓを式（１０）に代入してオフ時間Ｔｏｆｆを算出（Ｓ１８）。そして、ＣＰＵは、算出したオフ時間Ｔｏｆｆをカウントダウンすることにより、高圧側スイッチング素子Ｑ１のオフ時間の計時を開始する（Ｓ１９）。

　その後、ＣＰＵは、上記オフ時間が経過したか否かを判定し（Ｓ２０）、オフ時間が経過した場合（Ｓ２０：ＹＥＳ）、降圧変換を終了させるか否かを判定する（Ｓ２１）。降圧変換を終了させない場合（Ｓ２１：ＮＯ）、ＣＰＵは、電圧変換回路１を１つ後のスイッチング周期に移行させるためにステップＳ１１に処理を移す。一方、降圧変換を終了させる場合（Ｓ２１：ＹＥＳ）、ＣＰＵは、低圧側スイッチング素子Ｑ２をオフした（Ｓ２２）後に図８の処理を終了する。

　上記のステップ２０でオフ時間が経過しない場合（Ｓ２０：ＮＯ）、ＣＰＵは、低圧側スイッチング素子Ｑ２の電圧を検出し、検出した電圧が所定の電圧閾値より低いか否かを判定する（Ｓ２３）。検出した電圧が所定の電圧閾値より低くない場合（Ｓ２３：ＮＯ）、ＣＰＵは、ステップＳ２０に処理を移す。一方、検出した電圧が所定の電圧閾値より低い場合（Ｓ２３：ＹＥＳ）、ＣＰＵは、低圧側スイッチング素子Ｑ２をオンして（Ｓ２４）ステップＳ２０に処理を移す。ここでの電圧閾値は、正の値であってもよいし、ゼロ又はゼロ以下の負の値であってもよい。

　上述したフローチャートにあっては、低圧側スイッチング素子Ｑ２をオン／オフしたが、低圧側スイッチング素子Ｑ２が単なるダイオードである場合は、ステップＳ２３及びＳ２４をスキップすればよい。また、各ステップの実行順序は厳密なものではなく、例えばステップＳ１４とＳ１５の実行順序を逆にしてもよく、ステップＳ１２，Ｓ１３とＳ１４，Ｓ１５の実行順序を逆にしてもよい。

　次に、ＳＷ素子Ｑ１をオンする間にインダクタＬ１、インダクタＬ２及びキャパシタＣ１をｎ回共振させることにより、スイッチング周波数を低減する場合についてシミュレーションした結果を説明する。図９及び図１０は、ＳＷ素子Ｑ１をオンする間に１回だけ共振させる場合と３回共振させる場合とを比較して説明するための説明図である。図９及び図１０では、何れも同一の時間軸（ｔ）を横軸にしてある。

　図９及び図１０の上段には、ＳＷ素子Ｑ１をオンする間に１回だけ共振させる場合について、出力電流（太い実線）及びリップル電流（細い実線）の波形図と、キャパシタＣ１の電圧（太い実線）及びＳＷ素子Ｑ１の電流（細い実線）の波形図とを上下に分離して示してある。また、図９及び図１０の下段には、ＳＷ素子Ｑ１をオンする間に３回共振させる場合について、出力電流（太い実線）及びリップル電流（細い実線）の波形図と、キャパシタＣ１の電圧（太い実線）及びＳＷ素子Ｑ１の電流（細い実線）の波形図とを上下に分離して示してある。特にＳＷ素子Ｑ１については、ゲートに印加される制御電圧を破線で示してある。

　図９の上段に示すように、ＳＷ素子Ｑ１を３０４ｋＨｚでスイッチングし、１回のスイッチングで１回だけ共振させる場合、インダクタＬ２に流れるリップル電流は１．４５Ａｐｐ（ｐｅａｋ　ｔｏ　ｐｅａｋ）である。これに対し、図９の下段に示すように、ＳＷ素子Ｑ１を１／３の１０２ｋＨｚでスイッチングし、１回のスイッチングで３回共振させる場合、インダクタＬ２に流れるリップル電流は６．１５Ａｐｐとなる。つまり、１回のスイッチングにおける共振回数を３倍にしてスイッチング周波数を１／３にした場合、リップル電流の振幅は４倍強となるが、ＳＷ素子Ｑ１のスイッチングノイズのエネルギーは概ね１／３に低減されると想定される。

　同様に図１０の上段に示すように、ＳＷ素子Ｑ１を４３５ｋＨｚでスイッチングし、１回のスイッチングで１回だけ共振させる場合、インダクタＬ２に流れるリップル電流は０．９３Ａｐｐである。これに対し、図１０の下段に示すように、ＳＷ素子Ｑ１を１／３の１４２ｋＨｚでスイッチングし、１回のスイッチングで３回共振させる場合、インダクタＬ２に流れるリップル電流は２．９４Ａｐｐとなる。つまり、１回のスイッチングにおける共振回数を３倍にしてスイッチング周波数を１／３にした場合、リップル電流の振幅は３倍強となるが、ＳＷ素子Ｑ１のスイッチングノイズのエネルギーは概ね１／３に低減されると想定される。

　以上のように本実施形態１によれば、電圧変換回路１にて、ＳＷ素子Ｑ１と、インダクタＬ１と、両端にキャパシタＣ１が接続されたＳＷ素子Ｑ２とがこの順序で接続されており、インダクタＬ１及びＳＷ素子Ｑ２の接続点にインダクタＬ２の一端が接続されている。制御部５がＳＷ素子Ｑ１をオン／オフすることにより、電圧変換回路１の端子Ｈ，Ｇに入力された電圧が降圧されて端子Ｌ，Ｇに出力される。

　制御部５は、電圧変換回路１について、ＳＷ素子Ｑ２をオフした状態でＳＷ素子Ｑ１をオンしてインダクタＬ１、インダクタＬ２及びキャパシタＣ１による共振電流を流す第１モードで動作させる。第１モードでは、共振電流がインダクタＬ１に流れてインダクタＬ１の電流が振動する間に、インダクタＬ２にエネルギーが蓄積される。制御部５は、インダクタＬ１に流れる共振電流のｎ周期目に、ＳＷ素子Ｑ１をオフしてＳＷ素子Ｑ２又はキャパシタＣ１にインダクタＬ２の還流電流を流す第２モードで動作させる。その後、制御部５は、第２モードにてＳＷ素子Ｑ１をオンして第１モードへ移行させる。この場合、同じ出力電流を得るためのＳＷ素子Ｑ１のスイッチング周波数を１／ｎに低減することができるため、スイッチングノイズをも低減することが可能となる。

　また、本実施形態１によれば、制御部５は、第１モードにてＳＷ素子Ｑ１を介してインダクタＬ１に流れる共振電流が所定の電流閾値より少ない場合又は共振電流が極小となる場合、ＳＷ素子Ｑ１をオフする。これにより、ＳＷ素子Ｑ１に流れる共振電流が比較的少ない時、又は共振電流が極小となるであろう時にＳＷ素子Ｑ１がオフするので、ＳＷ素子Ｑ１がオフするときの電圧×電流で表されるスイッチング損失を低減することが可能となる。

　更に、本実施形態１によれば、ＳＷ素子Ｑ１をオンしてからＳＷ素子Ｑ１に流れる共振電流が極小となるまでの時間Ｔｍｉを式（８）に基づいて算出することが可能となる。

（実施形態２）
　実施形態１が、端子Ｈ，Ｇからの電圧を降圧して端子Ｌ，Ｇから出力する形態であるのに対し、実施形態２は、端子Ｌ，Ｇからの電圧を昇圧して端子Ｈ，Ｇから出力する形態である。実施形態２における電圧変換装置の構成は、実施形態１の場合と同様であるため、実施形態１に対応する箇所には同様の符号を付してその説明を省略する。なお、本実施形態２における第１モード及び第２モードは、実施形態１における第１モード及び第２モードとは異なるモードである。

　図１１は、電圧変換回路１の昇圧動作時における各部の波形の一例を示すタイミングチャートである。図１１に示す４つのタイミングチャートは、何れも同一の時間軸（ｔ）を横軸にしてあり、図の上段から順に、ＳＷ素子Ｑ１の電流、キャパシタＣ１の電圧、インダクタＬ２の電流及びＳＷ素子Ｑ２の電流の各波形を示す。特にＳＷ素子Ｑ２については、ゲートに印加される制御電圧を破線で示してある。本実施形態２では、端子Ｌから端子Ｈに向かう方向を、インダクタＬ１、インダクタＬ２及びＳＷ素子Ｑ１の電流の向きとする。ＳＷ素子Ｑ２の電流の向きは、実施形態１の場合とは逆であり、インダクタＬ２の一端から端子Ｇに向かう方向である。

　図中の状態Ｕ５及びＵ１は、ＳＷ素子Ｑ２がオンする期間に対応する。状態Ｕ２は、ＳＷ素子Ｑ２がオフしてからインダクタＬ１及びＳＷ素子Ｑ１に電流が流れ始めるまでの期間に対応する。状態Ｕ３及びＵ４は、インダクタＬ１、インダクタＬ２及びキャパシタＣ１に共振電流が流れる期間に対応する。この期間中、ＳＷ素子Ｑ１の電流、キャパシタＣ１の電圧及びインダクタＬ２の電流は、例えば略３サイクルだけ振動する波形となる。状態Ｕ５は、インダクタＬ２の還流電流がＳＷ素子Ｑ１からＳＷ素子Ｑ２に転流する転流期間に相当する。

　以下では、図１１に示す状態Ｕ１からＵ５における電圧変換回路１の昇圧動作について状態毎に説明する。状態Ｕ１からＵ５までが、１つのスイッチング周期に相当する。なお、図１２から図１６までの説明図では、ＳＷ素子Ｑ３の図示を省略する。図１２は、電圧変換回路１の昇圧動作における状態Ｕ１の一例を示す説明図である。状態Ｕ１は、第１モードに対応する。制御部５は、ＳＷ素子Ｑ１をオフした状態でＳＷ素子Ｑ２をオンすることにより、電圧変換回路１を、インダクタＬ２に電流を流す第１モードで動作させる。第１モードでは、端子ＬからインダクタＬ２及びＳＷ素子Ｑ２を介して電流が流入し、インダクタＬ２にエネルギーが蓄積される。

　図１３は、電圧変換回路１の昇圧動作における状態Ｕ２の一例を示す説明図である。状態Ｕ２は、第２モードに対応する。状態Ｕ１で端子Ｌ，Ｇからの入力電圧に対する端子Ｈ，Ｇへの出力電圧の昇圧比に応じた適宜の時間が経過した場合、制御部５がＳＷ素子Ｑ２をオフすることにより、電圧変換回路１が状態Ｕ２となって、インダクタＬ２及びキャパシタＣ１に正弦波状の共振電流が流れる。

　図１３に示す状態Ｕ２では、キャパシタＣ１の電圧が端子Ｌ，Ｇ間の電圧より低い間、インダクタＬ２の電流が増加し続け、キャパシタＣ１の電圧が端子Ｌ，Ｇ間の電圧より高くなった後は、インダクタＬ２の電流が減少に転じる。キャパシタＣ１の電圧は、端子Ｌ，Ｇ間の電圧を上回った後も、時間の経過と共に上昇し続ける。

　図１４は、電圧変換回路１の昇圧動作における状態Ｕ３の一例を示す説明図である。状態Ｕ３も第２モードに対応する。図１３に示す状態Ｕ２でキャパシタＣ１及びＳＷ素子Ｑ２の電圧が端子Ｈ，Ｇ間の電圧より高くなった場合、制御部５がＳＷ素子Ｑ１をオンすることにより、電圧変換回路１が状態Ｕ３となる。状態Ｕ３では、インダクタＬ１、Ｌ２及びキャパシタＣ１に正弦波状の共振電流が流れ、インダクタＬ１の共振電流がオン抵抗の低いＳＷ素子Ｑ１を介して端子Ｈ側に流れる。

　図１５は、電圧変換回路１の昇圧動作における状態Ｕ４の一例を示す説明図である。状態Ｕ４も、第２モードに対応する。キャパシタＣ１に流れる共振電流の向きが逆転して、キャパシタＣ１の電圧が上昇から低下に転じた場合、電圧変換回路１が状態Ｕ４となる。状態Ｕ４では、キャパシタＣ１の電圧が端子Ｈ，Ｇ間の電圧より高い間、インダクタＬ１及びＳＷ素子Ｑ１の電流が正弦波状に増加し続け、キャパシタＣ１の電圧が端子Ｈ，Ｇ間の電圧より低くなった後は、インダクタＬ１及びＳＷ素子Ｑ１の電流が減少に転じる。

　インダクタＬ１の電流が減少して電流の向きが逆転した場合、端子ＨからインダクタＬ１及びＳＷ素子Ｑ２を介して流れる電流がキャパシタＣ１に流入する（破線参照）。その後、インダクタＬ１の電流の向きが再び逆転し、更にキャパシタＣ１の電圧が下降から上昇に転じた場合、電圧変換回路１が状態Ｕ３となる。以後、電圧変換回路１は、状態Ｕ３及びＵ４の動作を繰り返す。

　図１６は、電圧変換回路１の昇圧動作における状態Ｕ５の一例を示す説明図である。図１５に示す状態Ｕ４において、キャパシタＣ１及びＳＷ素子Ｑ２の電圧が、所定の電圧閾値より低いか又は極小になった場合、制御部５がＳＷ素子Ｑ２をオンすることにより、電圧変換回路１が状態Ｕ５となる。状態Ｕ５は第１モードに対応する。これにより、インダクタＬ２の電流がオン抵抗の低いＳＷ素子Ｑ２に流れる。また、ＳＷ素子Ｑ２の電圧が比較的低い間にＳＷ素子Ｑ２がオンするため、ＳＷ素子Ｑ２のスイッチング損失が低減される。上記の所定の電圧閾値は、実施形態１における所定の電圧閾値と異なっていてもよい。

　なお、状態Ｕ４でキャパシタＣ１の電圧が十分に低下しない場合、制御部５がＳＷ素子Ｑ３をオンすることにより、インダクタＬ１を介してキャパシタＣ１の電荷をＳＷ素子Ｑ３へ流し、キャパシタＣ１の電圧を所定の電圧閾値より低くすることができる。

　その後、インダクタＬ１に流れる電流が例えば所定の電流閾値より少なくなった場合、制御部５がＳＷ素子Ｑ１をオフすることにより、電圧変換回路１が、図１２に示す状態Ｕ１となる。上記の所定の電流閾値は、実施形態１における所定の電流閾値と異なっていてもよい。このようにして、上述の状態Ｕ１からＵ５までの状態遷移が繰り返される。

　以下では、上述した制御部５の動作を、それを示すフローチャートを用いて説明する。図１７は、電圧変換回路１に昇圧変換させるＣＰＵの処理手順を示すフローチャートである。図１７に手順を示す処理は、電圧変換装置に昇圧変換を開始させる場合に起動される。

　図１７の処理が起動された場合、ＣＰＵは、高圧側スイッチング素子Ｑ１をオフする（Ｓ３０）。ここでＣＰＵは、低圧側スイッチング素子Ｑ２をオンする前に、先に低圧側スイッチング素子Ｑ２のオフ時間（Ｔｏｆｆ）を算出する。即ちＣＰＵは、低圧側スイッチング素子Ｑ２をオフしてからキャパシタＣ１の共振電圧がｎ周期目に極小となるまでの時間を算出する（Ｓ３１）。この場合の共振周期Ｔｒが実施形態１の式（１）で表されるため、オフ時間はｎＴｒとして算出される。

　その後、ＣＰＵは、先に算出したオフ時間（Ｔｏｆｆ）と、実施形態１の式（５）によって算出したスイッチング周波数ｆｓとを実施形態１の式（１０）の１行目に代入してオン時間（Ｔｏｎ）を算出し（Ｓ３２）、低圧側スイッチング素子Ｑ２をオンして（Ｓ３３）、電圧変換回路１を第１モードで動作させる。次いで、ＣＰＵは、算出したオン時間だけ待機した（Ｓ３４）後、低圧側スイッチング素子Ｑ２をオフして（Ｓ３５）電圧変換回路１を第２モードで動作させる。この時、ＣＰＵは、算出したオフ時間の計時を開始する（Ｓ３６）。なお、オン時間だけ待機するには、低圧側スイッチング素子Ｑ２をオンした時にオン時間の計時を開始し、オン時間が経過するまで計時し続ければよい。

　次いで、ＣＰＵは、キャパシタＣ１の電圧を検出して、検出した電圧が第２の電圧閾値より高いか否かを判定し（Ｓ３７）、高くない場合（Ｓ３７：ＮＯ）、第２の電圧閾値より高くなるまで待機する。第２の電圧閾値は、例えば端子Ｈの電圧に相当する。キャパシタＣ１の電圧が第２の電圧閾値より高い場合（Ｓ３７：ＹＥＳ）、ＣＰＵは、高圧側スイッチング素子Ｑ１をオンして（Ｓ３８）、インダクタＬ１，Ｌ１とキャパシタＣ１とで共振させる。ＣＰＵは、検出したキャパシタＣ１の電圧を第２の電圧閾値と比較するのに代えて、キャパシタＣ１の電圧が第２の電圧閾値となる時点を推定又は算出し、その時点まで待機してもよい。

　次いで、ＣＰＵは、ステップＳ３６で計時を開始したオフ時間が経過したか否かを判定し（Ｓ３９）、経過しない場合（Ｓ３９：ＮＯ）、オフ時間が経過するまで待機する。オフ時間が経過した場合（Ｓ３９：ＹＥＳ）、ＣＰＵは、低圧側スイッチング素子Ｑ２をオンする（Ｓ４０）。

　その後、ＣＰＵは、高圧側スイッチング素子Ｑ１に流れる電流を推定して、推定した電流が所定の電流閾値より少なくなるまで待機する（Ｓ４１）。次いで、ＣＰＵは、昇圧変換を終了させるか否かを判定し（Ｓ４２）、終了させない場合（Ｓ４２：ＮＯ）、電圧変換回路１を第１モードに移行させるために、ステップＳ３０に処理を移す。一方、昇圧変換を終了させる場合（Ｓ４２：ＹＥＳ）、ＣＰＵは、高圧側スイッチング素子Ｑ１及び低圧側スイッチング素子Ｑ２をオフした（Ｓ４３）後に図１７の処理を終了する。

　上述したフローチャートにあっては、各ステップの実行順序は厳密なものではなく、例えばステップＳ３５とＳ３６の実行順序を逆にしてもよい。

　以上のように本実施形態２によれば、電圧変換回路１にて、ＳＷ素子Ｑ１と、インダクタＬ１と、両端にキャパシタＣ１が接続されたＳＷ素子Ｑ２とがこの順序で接続されており、インダクタＬ１及びＳＷ素子Ｑ２の接続点にインダクタＬ２の一端が接続されている。制御部５がＳＷ素子Ｑ２をオン／オフすることにより、電圧変換回路１の端子Ｌ，Ｇに入力された電圧が昇圧されて端子Ｈ，Ｇに出力される。

　制御部５は、電圧変換回路１について、ＳＷ素子Ｑ１をオフした状態でＳＷ素子Ｑ２をオンしてインダクタＬ２に電流を流す第１モードで動作させる。これにより、インダクタＬ２にエネルギーが蓄積される。その後、制御部５は、ＳＷ素子Ｑ２をオフしてインダクタＬ１、インダクタＬ２及びキャパシタＣ１による共振電圧を発生させる第２モードで動作させる。第２モードでは、ＳＷ素子Ｑ２に流れていた電流は、先ずＳＷ素子Ｑ２に並列に接続されたキャパシタＣ１を通じて流れるようになる。更にキャパシタＣ１の電圧が上昇し、且つＳＷ素子Ｑ１が適宜導通することにより、インダクタＬ１、インダクタＬ２及びキャパシタＣ１による共振電流が流れる。第２モードでは、共振によってキャパシタＣ１の電圧、即ちＳＷ素子Ｑ２の電圧が振動する。制御部５は、第２モードにおけるキャパシタＣ１の共振電圧のｎ周期目に、ＳＷ素子Ｑ２をオンして第１モードへ移行させる。この場合、同じ出力電流を得るためのＳＷ素子Ｑ２のスイッチング周波数を１／ｎに低減することができるため、スイッチングノイズをも低減することが可能となる。

　また、本実施形態２によれば、制御部５は、第２モードにてＳＷ素子Ｑ２に印加されるキャパシタＣ１の共振電圧が所定の電圧閾値より低い場合、又は共振電圧が極小となる場合、ＳＷ素子Ｑ２をオンする。これにより、ＳＷ素子Ｑ２に印加される共振電圧が比較的低い時、又は共振電圧が極小となるであろう時にＳＷ素子Ｑ２がオンするので、ＳＷ素子Ｑ２がオンするときの電圧×電流で表されるスイッチング損失を低減することが可能となる。

　更に、本実施形態２によれば、ＳＷ素子Ｑ２をオフしてから上記共振電圧が極小となるまでの時間Ｔｍｖを、式（１）に基づいて算出されるＴｒをｎ倍して算出することが可能となる。

　１　電圧変換回路
　４１、４２　キャパシタ
　５　制御部
　Ｑ１　高圧側スイッチング素子（ＳＷ素子）
　Ｑ２　低圧側スイッチング素子（ＳＷ素子）
　Ｑ３　ＳＷ素子
　Ｌ１　第１インダクタ（インダクタ）
　Ｌ２　第２インダクタ（インダクタ）
　Ｃ１　キャパシタ
　Ａ１　電流センサ
　Ｈ、Ｌ、Ｇ　端子

Claims

　第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフして前記電圧変換回路に降圧変換させる制御部を備える電圧変換装置であって、
　前記制御部は、
　前記高圧側スイッチング素子をオンして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させ、
　該第１モードにおける前記共振電流の変化周期のｎ（ｎは２以上の整数）周期目に、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させ、
　該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させる電圧変換装置。
　前記制御部は、前記ｎ周期目における前記第１インダクタの共振電流が所定の電流閾値より少ないか又は極小である場合、前記高圧側スイッチング素子をオフする請求項１に記載の電圧変換装置。
　前記制御部は、以下の式に基づいて前記共振電流が極小となるまでの時間を算出する請求項２に記載の電圧変換装置。
Ｔｍｉ＝（Ｌｒ１／Ｖｉ）
　　　　×｛Ｉｏ－Ｖｉ（１－Ｄ）Ｄ／（２Ｌｒ２ｆｓ）｝
　　　　＋（ｎ－１／４）Ｔｒ
　但し、
Ｔｍｉ：前記共振電流が極小となるまでの時間
Ｌｒ１：前記第１インダクタのインダクタンス
　Ｖｉ：前記電圧変換回路の入力電圧
　Ｉｏ：前記電圧変換回路の出力電流
　　Ｄ：前記高圧側スイッチング素子の目標のデューティ比
Ｌｒ２：前記第２インダクタのインダクタンス（Ｌｒ２＞＞Ｌｒ１）
　ｆｓ：前記高圧側スイッチング素子のスイッチング周波数
　Ｔｒ：２π√〔｛Ｌｒ１Ｌｒ２／（Ｌｒ１＋Ｌｒ２）｝Ｃｒ１〕
Ｃｒ１：前記キャパシタのキャパシタンス
　第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記低圧側スイッチング素子をオン／オフして前記電圧変換回路に昇圧変換させる制御部を備える電圧変換装置であって、
　前記制御部は、
　前記低圧側スイッチング素子をオンして前記第２インダクタに電流を流す第１モードで動作させ、
　該第１モードでの動作後に前記低圧側スイッチング素子をオフして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電圧を発生させる第２モードで動作させ、
　該第２モードにおける前記共振電圧の変化周期のｎ（ｎは２以上の整数）周期目に、前記低圧側スイッチング素子をオンして前記第１モードへ移行させる電圧変換装置。
　前記制御部は、前記ｎ周期目における前記キャパシタの共振電圧が所定の電圧閾値より低いか又は極小である場合、前記低圧側スイッチング素子をオンする請求項４に記載の電圧変換装置。
　前記制御部は、以下の式に基づいて前記共振電圧が極小となるまでの時間を算出する請求項５に記載の電圧変換装置。
Ｔｍｖ＝ｎＴｒ
　但し、
Ｔｍｖ：前記共振電圧が極小となるまでの時間
　Ｔｒ：２π√〔｛Ｌｒ１Ｌｒ２／（Ｌｒ１＋Ｌｒ２）｝Ｃｒ１〕
Ｌｒ１：前記第１インダクタのインダクタンス
Ｌｒ２：前記第２インダクタのインダクタンス（Ｌｒ２＞＞Ｌｒ１）
Ｃｒ１：前記キャパシタのキャパシタンス
　第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させる制御方法であって、
　前記高圧側スイッチング素子をオンして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させ、
　該第１モードにおける前記共振電流の変化周期のｎ（ｎは２以上の整数）周期目に、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させ、
　該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させる電圧変換回路の降圧制御方法。
　第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に昇圧変換させる制御方法であって、
　前記低圧側スイッチング素子をオンして前記第２インダクタに電流を流す第１モードで動作させ、
　該第１モードでの動作後に前記低圧側スイッチング素子をオフして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電圧を発生させる第２モードで動作させ、
　該第２モードにおける前記共振電圧の変化周期のｎ（ｎは２以上の整数）周期目に、前記低圧側スイッチング素子をオンして前記第１モードへ移行させる電圧変換回路の昇圧制御方法。
　第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させるためのコンピュータプログラムであって、
　前記制御部に、
　前記高圧側スイッチング素子をオンして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させるステップと、
　該第１モードにおける前記共振電流の変化周期のｎ（ｎは２以上の整数）周期目に、前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させるステップと、
　該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させるステップと
　を実行させるコンピュータプログラム。
　第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に昇圧変換させるためのコンピュータプログラムであって、
　前記制御部に、
　前記低圧側スイッチング素子をオンして前記第２インダクタに電流を流す第１モードで動作させるステップと、
　該第１モードでの動作後に前記低圧側スイッチング素子をオフして前記第１インダクタ、前記第２インダクタ及び前記キャパシタによる共振電圧を発生させる第２モードで動作させるステップと、
　該第２モードにおける前記共振電圧の変化周期のｎ（ｎは２以上の整数）周期目に、前記低圧側スイッチング素子をオンして前記第１モードへ移行させるステップと
　を実行させるコンピュータプログラム。