JP2018133978A - 電圧変換装置、電圧変換回路の制御方法及びコンピュータプログラム - Google Patents
電圧変換装置、電圧変換回路の制御方法及びコンピュータプログラム Download PDFInfo
- Publication number
- JP2018133978A JP2018133978A JP2017028432A JP2017028432A JP2018133978A JP 2018133978 A JP2018133978 A JP 2018133978A JP 2017028432 A JP2017028432 A JP 2017028432A JP 2017028432 A JP2017028432 A JP 2017028432A JP 2018133978 A JP2018133978 A JP 2018133978A
- Authority
- JP
- Japan
- Prior art keywords
- time
- phase
- voltage
- inductor
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】所謂ソフトスイッチングを行う電圧変換回路が多相に接続された電圧変換装置で各相の共振周期が個別に変動した場合であっても、各電圧変換回路の損失を個別に低減しつつ、各相を合成する効果を維持することが可能な電圧変換装置、電圧変換回路の制御方法及びコンピュータプログラムを提供する。
【解決手段】制御部は、各相の電圧変換回路について、第1インダクタ及びキャパシタによる共振電流の共振周期の長さに応じた第1時間をオン時間の基準にして、スイッチング信号のオン時間に対する変換効率の関係を導出する導出部と、該導出部の導出結果に基づいて、各相のスイッチング信号のオン時間を決定するオン時間決定部と、該オン時間決定部で決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出する算出部と、該算出部で算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する周期決定部とを有する。
【選択図】図1
【解決手段】制御部は、各相の電圧変換回路について、第1インダクタ及びキャパシタによる共振電流の共振周期の長さに応じた第1時間をオン時間の基準にして、スイッチング信号のオン時間に対する変換効率の関係を導出する導出部と、該導出部の導出結果に基づいて、各相のスイッチング信号のオン時間を決定するオン時間決定部と、該オン時間決定部で決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出する算出部と、該算出部で算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する周期決定部とを有する。
【選択図】図1
Description
本発明は、直流電圧を電圧変換する電圧変換装置、電圧変換回路の制御方法及びコンピュータプログラムに関する。
直流電圧を昇降圧するDC−DCコンバータ(以下、単にコンバータという)が車載機器や産業用機器の電源として広く用いられている。電源の小型化の要請に応えて容積が小さいインダクタ、キャパシタ等の受動部品を利用可能にするために、コンバータの動作周波数は引き上げられる傾向にある。一方で、動作周波数が高いほどインダクタに流れる電流をスイッチングするスイッチング素子のスイッチング損失が増大するという別の問題が顕著になる。
これに対し、特許文献1には、入力電圧をスイッチングするトランジスタ(スイッチング素子)に直列接続された共振用リアクトル(インダクタ)と共振用コンデンサ(キャパシタ)とで構成された共振回路に流れる共振電流が0以下になる時点でトランジスタをオンからオフに切り替える降圧型のコンバータが開示されている。このようなゼロ電流スイッチングを行うことにより、インダクタに流れる電流をスイッチングするトランジスタのスイッチング損失が低減される。
また、特許文献2には、出力電圧の変化に応じて複数のコンバータの動作周波数を各相同一に変化させ、且つ各相の位相差を一定に保持するマルチフェーズコンバータが記載されている。このような複数のコンバータの出力電流を合成することにより、個々のコンバータのスイッチング周波数よりも実質的に高い周波数でスイッチングを行った場合と同等のリップル抑制効果が得られるため、出力電流を平滑化するキャパシタが小型化される。
一方、特許文献1に記載された技術では、共振用のリアクトル及びコンデンサ夫々のインダクタンス及びキャパシタンスについて、ばらつき、温度変化、計時変化等の変動要因があり、共振周期が設計値と乖離した場合に、電圧変換回路の変換効率が悪化する。特許文献2のマルチフェーズコンバータで上記の変換効率の悪化を防止するには、各相におけるスイッチング信号のオン時間を個別に最適化しなければならない。
しかしながら、マルチフェーズコンバータで各相におけるスイッチング信号のオン時間を最適化する場合、夫々のスイッチング周波数が不揃いとなり、多相にして出力電流を合成する効果が減殺されたり、マルチフェーズコンバータとするための制御が不能になったりする問題があった。
本発明は、斯かる事情に鑑みてなされたものであり、その目的とするところは、所謂ソフトスイッチングを行う電圧変換回路が多相に接続された電圧変換装置で各相の共振周期が個別に変動した場合であっても、各電圧変換回路の損失を個別に低減しつつ、各相を合成する効果を維持することが可能な電圧変換装置、電圧変換回路の制御方法及びコンピュータプログラムを提供することにある。
本発明の一態様に係る電圧変換装置は、第1インダクタと、該第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するm相(mは2以上の自然数)の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン/オフする制御部を備える電圧変換装置であって、前記制御部は、各相の電圧変換回路について、前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出する導出部と、該導出部の導出結果に基づいて、各相のスイッチング信号のオン時間を決定するオン時間決定部と、該オン時間決定部で決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出する算出部と、該算出部で算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する周期決定部とを有する。
本発明の一態様に係る電圧変換回路の制御方法は、第1インダクタと、該第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するm相(mは2以上の自然数)の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン/オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路を制御する方法であって、前記制御部は、各相の電圧変換回路について、前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出し、導出結果に基づいて、各相のスイッチング信号のオン時間を決定し、決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出し、算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する。
本発明の一態様に係るコンピュータプログラムは、第1インダクタと、該第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するm相(mは2以上の自然数)の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン/オフする制御部を備える電圧変換装置における前記制御部に前記電圧変換回路を制御させるためのコンピュータプログラムであって、前記制御部を、各相の電圧変換回路について、前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出する導出部、該導出部の導出結果に基づいて、各相のスイッチング信号のオン時間を決定するオン時間決定部、該オン時間決定部で決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出する算出部、及び該算出部で算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する周期決定部として機能させる。
なお、本願は、このような特徴的な処理部及びステップを夫々備える電圧変換装置、及び電圧変換回路の制御方法として実現したり、かかる特徴的な処理部に対応するステップをコンピュータに実行させるためのコンピュータプログラムとして実現したりすることができるだけでなく、電圧変換装置の一部又は全部を半導体集積回路として実現したり、電圧変換装置を含むその他のシステムとして実現したりすることができる。
上記によれば、所謂ソフトスイッチングを行う電圧変換回路が多相に接続された電圧変換装置で各相の共振周期が個別に変動した場合であっても、各電圧変換回路の損失を個別に低減しつつ、各相を合成する効果を維持することが可能となる。
[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
(1)本発明の一態様に係る電圧変換装置は、第1インダクタと、該第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するm相(mは2以上の自然数)の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン/オフする制御部を備える電圧変換装置であって、前記制御部は、各相の電圧変換回路について、前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出する導出部と、該導出部の導出結果に基づいて、各相のスイッチング信号のオン時間を決定するオン時間決定部と、該オン時間決定部で決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出する算出部と、該算出部で算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する周期決定部とを有する。
(6)本発明の一態様に係る電圧変換回路の制御方法は、第1インダクタと、該第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するm相(mは2以上の自然数)の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン/オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路を制御する方法であって、前記制御部は、各相の電圧変換回路について、前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出し、導出結果に基づいて、各相のスイッチング信号のオン時間を決定し、決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出し、算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する。
(7)本発明の一態様に係るコンピュータプログラムは、第1インダクタと、該第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するm相(mは2以上の自然数)の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン/オフする制御部を備える電圧変換装置における前記制御部に前記電圧変換回路を制御させるためのコンピュータプログラムであって、前記制御部を、各相の電圧変換回路について、前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出する導出部、該導出部の導出結果に基づいて、各相のスイッチング信号のオン時間を決定するオン時間決定部、該オン時間決定部で決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出する算出部、及び該算出部で算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する周期決定部として機能させる。
本態様にあっては、m個並列に接続された電圧変換回路の各相にて、高圧側スイッチング素子と、第1インダクタと、両端にキャパシタが接続された低圧側スイッチング素子とがこの順序で接続されており、第1インダクタ及び低圧側スイッチング素子の接続点に第2インダクタの一端が接続されている。制御部が各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン/オフすることにより、各電圧変換回路の高圧側に入力された電圧が降圧されて低圧側で合成される。
制御部は、各相の電圧変換回路について、第1インダクタ及びキャパシタによる共振電流の共振周期の長さに応じた第1時間を中心にスイッチング信号のオン時間を変化させてオン時間と変換効率との関係を各別に導出し、導出結果に基づいて本願の課題を解決すべく各相のスイッチング信号の実際的なオン時間を各別に決定する。この結果、各相の電圧変換回路の効率が個別に改善されると共に、決定されたオン時間と目標のデューティ比とに応じて各相のスイッチング周期が各別に定まる。続いて制御部は、各相のスイッチング周期について、例えば平均的な値を算出して各相に共通するスイッチング周期を決定する。これにより、最終的に各相のスイッチング周期が統一されるため、各相の電圧変換回路がバランス良く動作する。
(2)前記制御部は、前記スイッチング信号の周波数を変化させる場合、各相のスイッチング信号のオン期間の位相を、変化後の周波数を基準にして2π/mずつ順次異ならせる移相部を更に有することが好ましい。
本態様にあっては、例えば目標のデューティ比を変更したことに伴って各相のスイッチング信号に共通的な周波数を変化させる場合、順次生起する各相のスイッチング信号のオン期間について、相間の位相差を2π/mとする。これにより、スイッチング信号の周波数を変化させ始めてから1周期以内に、各相のスイッチング信号のオン期間が均等な位相差で順次生起することとなる。
(3)前記導出部は、前記第1時間及び該第1時間とは異なる第2時間だけ前記高圧側スイッチング素子をオンして前記変換効率を夫々算出し、前記オン時間決定部は、前記導出部の導出結果により、前記第2時間だけオンした方が変換効率が高い場合に、前記第2時間をオン時間に決定することが好ましい。
本態様にあっては、第1インダクタ及びキャパシタによる共振電流の共振周期の長さに応じた第1時間だけ高圧側スイッチング素子をオンした場合に、電圧変換回路の第1の変換効率を算出し、次に第1時間とは異なる第2時間だけ高圧側スイッチング素子をオンした場合に、電圧変換回路の第2の変換効率を算出する。そして、第1の変換効率よりも第2の変換効率の方が高いことが示される場合に、第2時間を、実際に高圧側スイッチング素子をオンすべきオン時間と決定する。これにより、高圧側スイッチング素子を計算上のオン時間だけオンした場合と比較して、電圧変換回路の実際の変換効率が高くなる。
(4)前記制御部は、前記高圧側スイッチング素子をオンしてから前記共振電流が極小となるまでの時間を推定して前記第1時間とする推定部を更に有することが好ましい。
本態様にあっては、高圧側スイッチング素子をオンした時点から共振電流が極小になるであろうと推定した時点までの時間を第1時間とするため、共振周期が理想的な周期である場合を中心にして、変換効率がより高くなるオン時間が探索される。
(5)前記推定部は、以下の式に基づいて前記第1時間を算出することが好ましい。
Tmi=(Lr1/Vi){Io−Vi(1−D)D/(2Lr2fs)}
+(3/4)Tr
但し、
Tmi:前記第1時間
Lr1:前記第1インダクタのインダクタンス
Vi:前記電圧変換回路の入力電圧
Io:前記電圧変換回路の出力電流
D:前記高圧側スイッチング素子の目標のデューティ比
Lr2:前記第2インダクタのインダクタンス(Lr2>>Lr1)
fs:前記高圧側スイッチング素子のスイッチング周波数
Tr:2π√(Lr1Cr1)
Cr1:前記キャパシタのキャパシタンス
Tmi=(Lr1/Vi){Io−Vi(1−D)D/(2Lr2fs)}
+(3/4)Tr
但し、
Tmi:前記第1時間
Lr1:前記第1インダクタのインダクタンス
Vi:前記電圧変換回路の入力電圧
Io:前記電圧変換回路の出力電流
D:前記高圧側スイッチング素子の目標のデューティ比
Lr2:前記第2インダクタのインダクタンス(Lr2>>Lr1)
fs:前記高圧側スイッチング素子のスイッチング周波数
Tr:2π√(Lr1Cr1)
Cr1:前記キャパシタのキャパシタンス
本態様にあっては、高圧側スイッチング素子をオンしてから上記共振電流が極小となるまでの時間が式に基づいて推定される。
[本発明の実施形態の詳細]
本発明の実施形態に係る電圧変換装置、スイッチング信号生成方法及びコンピュータプログラムの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
本発明の実施形態に係る電圧変換装置、スイッチング信号生成方法及びコンピュータプログラムの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
(実施形態)
図1は、実施形態に係る電圧変換装置の構成例を示すブロック図である。電圧変換装置は、直流電圧を降圧するm個(mは2以上の自然数)のコンバータ(電圧変換回路に相当)CV1,CV2・・CVmと、駆動回路DC1,DC2・・DCm夫々を用いてコンバータCV1,CV2・・CVmをPFM(Pulse Frequncy Modulation)制御する制御部1とを備える。コンバータCV1,CV2・・CVmは、高圧側の端子H,Gを介して外部から入力された電圧を降圧して低圧側の端子L,Gから出力する。端子H,G間には、例えばリチウムイオン電池等の比較的高圧のバッテリが外部に接続される。端子L,G間にはキャパシタCoutが接続されており、例えば鉛蓄電池等の比較的低圧のバッテリが外部に接続される。
図1は、実施形態に係る電圧変換装置の構成例を示すブロック図である。電圧変換装置は、直流電圧を降圧するm個(mは2以上の自然数)のコンバータ(電圧変換回路に相当)CV1,CV2・・CVmと、駆動回路DC1,DC2・・DCm夫々を用いてコンバータCV1,CV2・・CVmをPFM(Pulse Frequncy Modulation)制御する制御部1とを備える。コンバータCV1,CV2・・CVmは、高圧側の端子H,Gを介して外部から入力された電圧を降圧して低圧側の端子L,Gから出力する。端子H,G間には、例えばリチウムイオン電池等の比較的高圧のバッテリが外部に接続される。端子L,G間にはキャパシタCoutが接続されており、例えば鉛蓄電池等の比較的低圧のバッテリが外部に接続される。
電圧変換装置は、更に、コンバータCV1,CV2・・CVm夫々に入力される電流を検出する電流検出器A1a,A2a・・Amaと、コンバータCV1,CV2・・CVm夫々から出力される電流を検出する電流検出器A1b,A2b・・Ambとを備える。電流検出器A1a,A2a・・Ama及び電流検出器A1b,A2b・・Ambの検出結果は制御部1に与えられる。
コンバータCV1,CV2・・CVmは、夫々が互いに並列に接続された所謂多相コンバータである。一のコンバータCVk(kはm以下の自然数:以下同様)は、第1インダクタLkaと、該第1インダクタLkaを介して端子H,G間に直列に接続された高圧側スイッチング素子Ska及び低圧側スイッチング素子Skb(以下、高圧側及び低圧側スイッチング素子を単にSW素子ともいう)と、第1インダクタLka及びSW素子Skbの接続点に一端が接続された第2インダクタLkb(以下第1及び第2インダクタを単にインダクタという)と、SW素子Skbの両端に接続されたキャパシタCkとを有する。SW素子Skbをアノードが端子Gに接続されたダイオードに置き換えてもよい。
SW素子Skaは、ドレインが端子Hに接続されており、ゲートが駆動回路DCkに接続されている。SW素子Skbは、ソースが端子Gに接続されており、ゲートが駆動回路DCkに接続されている。ここでのSW素子Ska及びSkbは、Nチャネル型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であるが、これに限定されるものではなく、例えばバイポーラトランジスタ、IGBT(Insulated Gate Bipolar Transistor)等の他のスイッチング素子であってもよい。
一の駆動回路DCkは、制御部1から与えられた第k相のPFM信号に基づいて、SW素子Skaをオン/オフするためのスイッチング信号をSW素子Skaのゲートに印加する。駆動回路DCkは、また、制御部1から与えられた制御信号に基づいて、SW素子Skbをオン/オフするためのスイッチング信号をSW素子Skbのゲートに印加する。SW素子Skbのゲートに印加されるスイッチング信号のオン期間は、SW素子Skaのゲートに印加されるスイッチング信号のオン期間と重なりがないように、CPU11によって制御される。以下、制御部1から駆動回路DCkに与えられる第k相のPFM信号と、駆動回路DCkからSW素子Skaに与えられるスイッチング信号とを、特に区別せずに記載する。
制御部1は、SW素子Ska及びSkbの制御における中枢となるCPU(Central Processing Unit)11と、フラッシュメモリ、EPROM(Erasable Programmable Read Only Memory)等の不揮発性メモリを用いたROM12と、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)等の書き換え可能なメモリによって一時的な情報を記憶するRAM13と、時間を計時するタイマ14とを備える。CPU11、ROM12、RAM13及びタイマ14は、相互にバス接続されている。
制御部1は、更に、位相が2π/mずつ異なる第1相,第2相・・第m相のPFM信号及び上記制御信号を夫々発生して駆動回路DC1,DC2,・・DCmに与える発生器15と、電流検出器A1a,A2a・・Amaの検出結果をA/D変換するA/D変換器16と、電流検出器A1b,A2b・・Ambの検出結果をA/D変換するA/D変換器17とを備えており、これらは何れもCPU11とバス接続されている。A/D変換器16は、また、端子Hから入力される電圧をA/D変換する。A/D変換器17は、また、端子Lから出力される電圧と、キャパシタC1,C2・・Cmの電圧とをA/D変換する。端子Hから入力される電圧、キャパシタC1,C2・・Cmの電圧及び端子Lから出力される電圧の夫々は、例えば抵抗器を用いた分圧回路で分圧してからA/D変換器16及び17で変換されるようにしてもよい。
CPU11は、予めROM12に記憶された制御プログラムに従って各部の動作を制御すると共に、入出力、演算等の処理を行う。CPU11による各処理の手順を定めたコンピュータプログラムを、不図示の手段を用いて予めRAM13にロードし、ロードされたコンピュータプログラムをCPU11で実行するようにしてもよいし、制御部1を専用のハードウェア回路で構成してもよい。
発生器15は、例えば所謂アウトプットコンペア機能を有するm相分のタイマを含み、各タイマの夫々が、コンバータCV1,CV2・・CVmに対応する相番号を有する発生器15の一部として識別される。第k相のタイマは、第k相のPFM信号のための周期とオン時間とが設定されるものであるが、オン期間とオフ期間とが設定されるものであってもよい。各タイマは、周期の計時開始と同時にPFM信号のオン期間が開始し、設定されたオン時間が経過したときにオン期間が終了してオフ期間が開始する。そして、設定された周期が経過したときにオフ期間が終了して次のPFM信号のオン期間が開始する。この時に、必要に応じて内部割込が発生するように設定される。
発生器15は、また、上記制御信号を発生させるためのm相分の出力ポートを含み、各ポートの夫々が、コンバータCV1,CV2・・CVmに対応する相番号を有する発生器15の他の一部として識別される。第k相の出力ポートから出力される上記制御信号が駆動回路DCkに与えられ、駆動回路DCkがSW素子Skbを駆動する。なお、発生器15の機能をCPU11によるソフトウェア処理で代替することが可能である。
電流検出器A1a,A2a・・Ama及び電流検出器A1b,A2b・・Ambの夫々は、例えばシャント抵抗器及び差動増幅器を有する検出回路で構成されているが、カレントトランス等の他の手段で代替してもよい。コンバータCV1,CV2・・CVm夫々からの出力電流によってシャント抵抗器に生じた電圧降下は、差動増幅器で増幅されて出力電流に応じた検出電圧となり、A/D変換器16及び17でデジタル値に変換される。
上述の構成において、CPU11は、端子Lから出力される出力電圧をA/D変換したデジタル値を、目標の電圧値から減算した偏差に基づき、コンバータCV1,CV2・・CVmに対する操作量として目標のデューティ比を演算する電圧ループ制御を行う。本実施形態では、PFM信号のオン期間の長さが概ね一定であり、CPU11が目標のデューティ比に応じてPFM信号の周期の長さ又はオフ時間を変更することにより、PFM信号の周波数が変化する。PFM信号のオフ時間が概ね一定の場合は、CPU11が周期の長さ又はオン時間を変更することによってPFM信号の周波数を変化させてもよい。
上記の電圧ループ制御により、端子HからインダクタL1a,L2a・・Lma夫々に流れる電流は、駆動回路DC1,DC2・・DCmから2π/mの位相差でSW素子S1a,S2a,・・Smaに与えられるオン信号でスイッチングされる。SW素子S1a,S2a,・・Sma夫々のオフ期間にインダクタL1a,L2a・・Lmaに流れる電流は、SW素子S1b,S2b・・Smbに還流する。このようにして、インダクタL1a,L2a・・Lmaの一端から端子Lに対して2π/mの位相差で流れる電流が加算されることにより、コンバータCV1,CV2・・CVmが出力する電力が加算される。
一のコンバータCVkに着目した場合、CPU11は、SW素子Skaを適時オン/オフしたり、キャパシタCkの電圧(即ち、SW素子Skbのドレインの電圧)を検出したり、検出結果に基づいてSW素子Skbを適時オン/オフしたりする制御を行う。CPU11は、また、端子Hからの入力電圧、電流検出器Akbによる出力電流、及び目標のデューティ比に基づいて、後述する転流期間の長さ、SW素子Skaのオン時間及びスイッチング周期を算出する。CPU11は、更に、入力電圧及び電流検出器Akaの検出結果から入力電力を算出し、出力電圧及び電流検出器Akbの検出結果から出力電力を算出し、これらの算出結果に基づいてコンバータCVkの変換効率を算出する。
図2は、コンバータCVkの降圧動作時における各部の波形の一例を示すタイミングチャートである。図2に示す5つのタイミングチャートは、何れも同一の時間軸(t)を横軸にしてあり、図の上段から順に、SW素子Ska、インダクタLka、キャパシタCk、SW素子Skb及びインダクタLkbの電圧波形及び電流波形を示す。図中の太い実線は電圧を示し、細い実線は電流を示す。特にSW素子Ska及びSkbについては、ゲートに印加される制御電圧を破線で示してある。本実施形態では、端子Hから端子Lに向かう方向を、インダクタLka、インダクタLkb及びSW素子Skaの電流の向きとする。また、インダクタLkbの一端から端子Gに向かう方向をキャパシタCkの電流の向きとし、その逆方向をSW素子Skbの電流の向きとする。
以下では、図2に示す状態D1からD4におけるコンバータCVkの降圧動作について状態毎に説明する。状態D1からD4までが、1つのスイッチング周期に相当する。図3は、コンバータCVkの降圧動作における状態D1の一例を示す説明図である。状態D1は第1モードに対応する。制御部1は、SW素子Skbをオフした状態でSW素子Skaをオンすることにより、コンバータCVkを、インダクタLka及びキャパシタCkに正弦波状の共振電流を流す第1モードで動作させる。第1モードでは、端子HからSW素子Ska及びインダクタLkaを介して電流が流入し、インダクタLkb介して端子Lから電流が流出する。
図3に示す状態D1では、正弦波状に上昇するキャパシタCkの電圧が端子H,G間の電圧より低い間、インダクタLkaの電流が正弦波状に増加し続け、キャパシタCkの電圧が端子H,G間の電圧より高くなった後は、インダクタLkaの電流が減少に転じる。この間、インダクタLkaの電圧は正弦波状に低下し続ける。状態D1の間、キャパシタCkの電圧は時間の経過と共に上昇し続ける。
図4は、コンバータCVkの降圧動作における状態D2の一例を示す説明図である。状態D2も第1モードに対応する。図3に示す状態D1でキャパシタCkに流れる共振電流の向きが逆転して、キャパシタCkの電圧が上昇から低下に転じた場合、コンバータCVkが状態D2となる。状態D2では、キャパシタCkの放電電流がインダクタLkbを介して端子L側に流れる。キャパシタCkの電圧が端子H,G間の電圧より高い間は、インダクタLkaの電流が減少し続ける。
図5は、コンバータCVkの降圧動作における状態D3の一例を示す説明図である。状態D3は第2モードに対応する。図4に示す状態D2において、SW素子Ska及びインダクタLkaに流れる正弦波状の電流が極小になるか又は電流の向きが逆転して寄生ダイオードに電流が流れた場合、制御部1がSW素子Skaをオフすることにより、コンバータCVkが状態D3となる。これにより、SW素子Skaの電流が極小である時に、又はSW素子Skaの電圧が0Vに近い間にSW素子Skaがオフするため、SW素子Skaのスイッチング損失が低減される。状態D3では、当初、インダクタLkbの還流電流がキャパシタCkに流れる。
図6は、コンバータCVkの降圧動作における状態D4の一例を示す説明図である。図5に示す状態D3において、キャパシタCk及びSW素子Skbの電圧が所定の電圧閾値より低くなった後に、制御部1がSW素子Skbをオンすることにより、コンバータCVkが状態D4となる。状態D4も第2モードに対応する。これにより、インダクタLkbの還流電流が、オン抵抗の低いSW素子Skbに流れる。また、SW素子Skbの電圧が比較的低い間にSW素子Skbがオンするため、SW素子Skbのスイッチング損失が低減される。
状態D4で端子H,Gからの入力電圧に対する端子L,Gへの出力電圧の降圧比に応じた適宜の時間が経過した場合、制御部1がSW素子Skbをオフした後にSW素子Skaをオンすることにより、コンバータCVkが図3に示す状態D1となる。このようにして、状態D1からD4までの状態遷移が繰り返される。
次に、上述の状態D1及びD2と、その前後におけるコンバータCVkの動作について、より詳細に説明する。図7は、コンバータCVkが状態D4を抜けてから状態D1,D2を経て状態D3に切り替わるまでの各部の波形を模式的に示すタイミングチャートである。図7に示す5つのタイミングチャートは、何れも同一の時間軸(t)を横軸にしてあり、図の上段から順に、SW素子Skaのオン期間、SW素子Skaの実効的なオン期間、SW素子Skaの電流、SW素子Skbの電流(寄生ダイオードの電流を含む)、及びインダクタLkbの電流を示す。縦軸のスケールは必ずしも同一ではない。特にSW素子Skaの電流については、出力電流Ioが比較的大きい場合及び小さい場合の夫々を実線及び一点鎖線で示す。IoはコンバータCVkの出力電流の平均値である。ΔIは出力電流に含まれるリップル電流の振幅である。時刻t1からt3までの時間がSW素子Skaのオン時間Tmiである。
図7の横軸に示す時刻t1からt3までの期間が、コンバータCVkの状態D1及びD2に対応し、時刻t3以降の期間が状態D3及びD4に対応する。状態D1からD2,D3,D4を経て次のスイッチング周期の状態D1に至るまでの期間が、現在のスイッチング周期に相当する。時刻t1より前の時刻t0からt1までの間は、1つ前のスイッチング周期の状態D4からD1に至るまでの過渡的な状態を表す。この間は、制御部1がSW素子Skbを既にオフしていてもよいし、時刻t1の直前までオンし続けていてもよい。SW素子Skbがオフされている場合、上述の図6でSW素子Skbのソースからドレインに流れていたインダクタLkbの電流、即ち還流電流は、SW素子Skbの寄生ダイオードに流れる。インダクタLkbの電流は、時刻t0からt1までの間、緩やかに減少する。
上記の過渡的な状態におけるSW素子Skbの電圧の絶対値は、SW素子Skbのオン電圧又は寄生ダイオードのオン電圧である。つまり、時刻t0からt1までのSW素子Skbの電圧の絶対値は実質的に0Vとみなせるから、時刻t1で制御部1がSW素子SkaをオンすることによってコンバータCVkが状態D1に遷移した場合、SW素子Ska及びインダクタLkaには傾きがdI/dt=Vi/Lr1の電流が流れる。但し、Viは端子H,G間の入力電圧であり、Lr1はインダクタLkaのインダクタンスである。
SW素子Skbに流れていたインダクタLkbの還流電流が、時刻t1でSW素子Ska及びインダクタLkaに流れ始めた上記傾きの電流に漸次置き換わることにより、SW素子Skbの電流は、時刻t1からt2までの間、直線的に減少して時刻t2でゼロとなる。この結果、時刻t1からt2までの間、インダクタLkbの電流は、時刻t0からt1まで流れていた電流と同等の傾きで緩やかに減少する。時刻t1からt2までの間は、インダクタLkbの還流電流がSW素子SkbからSW素子Skaに転流する転流期間に相当し、インダクタLkbの電流が依然として減少し続けるため、この間の時間Tiは、コンバータCVkの降圧比を決定付けるデューティ比に寄与しない。従って、SW素子Skaの実効的なオン時間は、時刻t2からt3までの時間Tonとなる。
上記の転流期間の後、時刻t2からt3までの間、SW素子Skaを介してインダクタLka及びキャパシタCkに正弦波状の共振電流が流れる。インダクタLkaの電流、即ちSW素子Skaの電流は、実線で示す場合に時刻t3で極小となり、一点鎖線で示す場合に時刻t3より前の時刻taでゼロとなる。何れの場合も時刻t3でSW素子Skaがオフされる。SW素子Skaがオンである間、インダクタLkbにエネルギーが注入されてインダクタLkbの電流がΔIだけ増加する。その後、次のスイッチング周期の状態D1に至るまでの間に、インダクタLkbの電流がΔIだけ減少する。
なお、図7では、時刻t3以降もSW素子Skaをオンし続けたと仮定した場合のSW素子Skaの電流を破線で示してある。この場合、SW素子Skaの電流が時刻t2の時と同じ電流になる時刻をt4とすると、時刻t2からt4までの時間が共振周期Trに相当し、時刻t2からt3までの時間、即ちSW素子Skaの実効的なオン時間Tonが共振周期Trの3/4に相当する。共振周期Trは、以下の式(1)で表される。
Tr=2π√(Lr1Cr1)・・・・・・・・・・・・・・・・・・・・・・・(1)
但し、
Lr1:インダクタLkaのインダクタンス
Cr1:キャパシタCkのキャパシタンス
但し、
Lr1:インダクタLkaのインダクタンス
Cr1:キャパシタCkのキャパシタンス
一点鎖線で示されるSW素子Skaの電流がゼロ以下となるのは時刻taからtbまでの間であり、この間のどの時点でSW素子SkaをオフしてもSW素子Skaの損失は実質的にゼロとなる。よって、本実施形態では、出力電流Ioの大小に関わらず、SW素子Skaに流れる共振電流が極小となる時刻t3でSW素子Skaをオフする。
上述したように、時刻t1からt2までの間、SW素子Skaには傾きがdI/dt=Vi/Lr1の電流が流れる。そして、時刻t2におけるSW素子Skaの電流It2(一点鎖線で示される場合は「It2」より少ない「(It2)」であるが、以下では何れの場合も「It2」で表す)は、インダクタLkbの電流と等しくなる。この時のインダクタLkbの電流はIo−ΔI/2であるから、以下の式(2)が成立する。
It2=Io−ΔI/2
=(Vi/Lr1)Ti・・・・・・・・・・・・・・・・・・・・・・・(2)
但し、
Io:コンバータCVkの出力電流の平均値
ΔI:コンバータCVkの出力電流のリップル電流(peak to peak)
Vi:コンバータCVkの入力電圧
Lr1:インダクタLkaのインダクタンス
Ti:時刻t1からt2までの時間(転流期間の長さ)
=(Vi/Lr1)Ti・・・・・・・・・・・・・・・・・・・・・・・(2)
但し、
Io:コンバータCVkの出力電流の平均値
ΔI:コンバータCVkの出力電流のリップル電流(peak to peak)
Vi:コンバータCVkの入力電圧
Lr1:インダクタLkaのインダクタンス
Ti:時刻t1からt2までの時間(転流期間の長さ)
一方、インダクタLkbのインダクタンスに対して、インダクタLkaのインダクタンスが無視できる場合、上記の共振電流の影響を無視すれば、コンバータCVkの入出力電圧は、以下の式(3)及び式(4)で近似される関係にある。
Vi−Vo=Lr2ΔI/Ton・・・・・・・・・・・・・・・・・・・・・・(3)
Vo/Vi=D・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(4)
但し、
Vi:コンバータCVkの入力電圧
Vo:コンバータCVkの出力電圧
Lr2:インダクタLkbのインダクタンス
ΔI:コンバータCVkの出力電流のリップル電流
Ton:SW素子Skaの実効的なオン時間
D:SW素子Skaのスイッチングの実効的なデューティ比
Vo/Vi=D・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(4)
但し、
Vi:コンバータCVkの入力電圧
Vo:コンバータCVkの出力電圧
Lr2:インダクタLkbのインダクタンス
ΔI:コンバータCVkの出力電流のリップル電流
Ton:SW素子Skaの実効的なオン時間
D:SW素子Skaのスイッチングの実効的なデューティ比
ここで、SW素子Skaのスイッチング周波数fsの逆数であるスイッチング周期に実効的なデューティ比Dを乗じたものがTonであり、上述のとおりTonが(3/4)Trに相当するから、fsは以下の式(5)で表される。更に、式(3)のTonは、fsを用いて以下の式(6)で表される。
fs=D/{(3/4)Tr}・・・・・・・・・・・・・・・・・・・・・・・(5)
Ton=D(1/fs)・・・・・・・・・・・・・・・・・・・・・・・・・・(6)
但し、
fs:SW素子Skaのスイッチング周波数
D:SW素子Skaのスイッチングの実効的なデューティ比
Tr:共振周期
Ton:SW素子Skaの実効的なオン時間
Ton=D(1/fs)・・・・・・・・・・・・・・・・・・・・・・・・・・(6)
但し、
fs:SW素子Skaのスイッチング周波数
D:SW素子Skaのスイッチングの実効的なデューティ比
Tr:共振周期
Ton:SW素子Skaの実効的なオン時間
式(3)に式(4)及び式(6)夫々を適用してVo及びTonを消去することにより、以下の式(7)が得られる。
ΔI=(Vi/Lr2)(1−D)D/fs・・・・・・・・・・・・・・・・・(7)
次に、式(7)を式(2)に代入することにより、以下の式(8)が得られる。
Ti=(Lr1/Vi){Io−Vi(1−D)D/(2Lr2fs)}・・・・(8)
一方、SW素子SkaをオンしてからSW素子Skaに流れる電流が極小となるまでの時間、即ちSW素子Skaのオン時間Tmiは、TiにTonを加算した時間であり、上述のとおりTonがTrの3/4に相当するから、Tmiは式(8)の右辺と(3/4)Trとを用いて以下の式(9)で表される。このように、Tiが算出されていれば、SW素子Skaをオンすべき時間であるオン時間Tmiを極めて容易に算出することが可能となる。
Tmi=(Lr1/Vi){Io−Vi(1−D)D/(2Lr2fs)}
+(3/4)Tr・・・・・・・・・・・・・・・・・・・・・・・・・(9)
+(3/4)Tr・・・・・・・・・・・・・・・・・・・・・・・・・(9)
ViはA/D変換器16で検出され、Ioは電流検出器Akbで検出され、Lr2及びTrは定数であるから、実効的なデューティ比D、即ち目標のデューティ比を式(9)に代入し、式(5)で算出したfsを式(9)に代入することにより、オン時間Tmiが算出される。そして、SW素子Skaのスイッチング周期Tsは以下の式(10)によって決定することができる。
Ts=Ton/D・・・・・・・・・・・・・・・・・・・・・・・・・・・・(10)
但し、
Ts:SW素子Skaのスイッチング周期
Ton:SW素子Skaの実効的なオン時間
D:SW素子Skaのスイッチングの実効的なデューティ比
但し、
Ts:SW素子Skaのスイッチング周期
Ton:SW素子Skaの実効的なオン時間
D:SW素子Skaのスイッチングの実効的なデューティ比
上述のとおり、SW素子Skaの計算上のオン時間Tmiは式(9)によって算出されるが、インダクタLka、キャパシタCk等の回路素子の回路定数が自身の温度変化等に応じて変動するため、実際にSW素子Skaをオンすべきオン時間Pk_TonはTmiに対してずれが生じる。SW素子Skaをオンした時点から共振電流が極小になるであろうと推定した時点までの計算上のオン時間Tmiだけオンした場合であっても、共振周期が理想的な周期よりも短くなればオン時間Tmiが長すぎる結果となり、共振周期が理想的な周期よりも長くなればオン時間Tmiが短すぎる結果となる。
図7を用いて説明したように、共振周期が理想的な周期であり、且つSW素子Skaを計算上のオン時間Tmiだけオンした場合は、SW素子Skaの電圧が極小又は0Vに近い間にSW素子Skaがオフするため、SW素子Skaのスイッチング損失が極小となる。一方、共振周期が理想的な周期に対して変動しているにもかかわらず、SW素子Skaを計算上のオン時間Tmiだけオンした場合は、SW素子Skaのスイッチング損失が上記極小の値より大きくなる蓋然性が高い。換言すれば、一般的には、SW素子Skaのスイッチング損失が極小となるようなオン時間の値が、計算上のオン時間Tmiとは異なる値として存在する。
そこで本実施形態では、SW素子Skaをオンするオン時間(以下、単にオン時間という)が計算上のオン時間Tmi(共振周期の長さに応じた第1時間に相当)である場合と、Tmiよりも所定の微小時間の整数倍だけ長い時間(第2時間に相当)である場合とでコンバータCVkの変換効率を算出してオン時間に対する変換効率の関係を導出する。この場合、上記整数の値を正又は負の値にして絶対値を時系列的に増大させる都度、変換効率を算出して比較判定することが好ましい。微小時間は、例えば発生器15で生成されるPFM信号のオン期間の最小単位に等しくすればよい。判定結果により変換効率が低下することが示される場合は、上記整数の値の正負を反転させればよい。そして、判定結果により変換効率がより大きくなり、好ましくは極大となることが示されるオン時間を、実際にSW素子Skaをオンすべきオン時間Pk_Tonに決定する。
以下では、上述した制御部1の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ROM12に予め格納されている制御プログラムに従って、CPU11により実行される。図8は、コンバータCVkのSW素子Skaを実際にオンすべきオン時間Pk_Tonを算出するCPU11の処理手順を示すメインルーチンのフローチャートである。また、図9は、1周期分変換のサブルーチンに係るCPU11の処理手順を示すフローチャートであり、図10は、効率算出のサブルーチンに係るCPU11の処理手順を示すフローチャートである。
図9に示すサブルーチンでは、第k相のSW素子Skaが1スイッチング周期分だけオン/オフされる。図10に示すサブルーチンでは、第k相のコンバータCVkの変換効率が算出される。これらのサブルーチンが呼び出された場合、kの値が適時参照される。なお、図9及び10では、第k相に係る処理であることを明示していない。
図8に示すメインルーチンは、電圧変換装置に降圧変換させる場合に、コンバータCVk(k=1,2・・m)について適時起動される。但し、変換効率の算出ができるだけ正確に行われるようにするために、出力電流の変動が比較的少ないときに起動されることが好ましい。図中のnはカウンタであり、初期値を0としてRAM13に記憶される。図中のΔT及びNは正の固定値である。なお、目標のデューティ比は、不図示の他の処理にて適時算出されている。
図8のメインルーチンが起動された場合、CPU11は、入力電圧をA/D変換器16で変換して取り込む(S11:以下、A/D変換器16及び17による変換を省略して記載する)。CPU11は、更に、電流検出器Akbによる第k相の出力電流の検出結果を取り込み(S12)、式(9)によってオン時間Tmi、即ち第1時間を算出して(推定部に相当)後の参照のためにRAM13に記憶する(S13)。第1時間の算出では、入力電圧Viと、電流検出器Akbで検出した出力電流Ioと、目標のデューティ比(D)と、式(5)によって算出したスイッチング周波数fsと、式(1)によって算出した共振周期Trと、その他の既知の定数とが用いられる。
次いで、CPU11は、算出した第1時間をこの時点での第k相のスイッチング信号のオン時間Pk_Tonとし(S14)、第1時間を引数として(S15)1周期分変換に係るサブルーチンを呼び出して実行する(S16)。CPU11は、更に、効率算出に係るサブルーチンを呼び出して実行し(S17)、算出した第1の変換効率(以下、単に効率と言う)を後の参照のためにRAM13に記憶する(S18)。ステップS14から、後述するステップS23までが導出部に相当するが、導出部の実現方法がこれに限定されるものではない。例えば、第k相のスイッチング信号のオン時間の変化に対する変換効率の変化率を導出してもよい。
次いで、CPU11は、前回のサブルーチン呼び出し時の引数に所定の微小時間ΔTを加算した値を新たな引数とする(S21)。ステップS21の処理を繰り返し実行することは、引数の初期値である第1時間にΔTを整数倍した時間を加算して第2時間とする処理を、整数の値を1,2,3,・・と時系列的に変化させて実行することと等価である。CPU11は、算出した引数に基づいて1周期分変換に係るサブルーチンを呼び出して実行する(S22)。
CPU11は、更に、効率算出に係るサブルーチンを呼び出して実行し(S23)、サブルーチンで算出した第2の変換効率(以下、単に効率と言う)が、RAM13に記憶した効率より高いか否かを判定する(S24)。算出した効率が記憶した効率より高い場合(S24:YES)、CPU11は、算出した効率をRAM13に記憶して(S25)更新すると共に、この時点での引数を第k相のスイッチング信号のオン時間Pk_Tonとする(S26:オン時間決定部に相当)。その後、CPU11は、カウンタnを1だけインクリメントし(S27)、引数としてのオン時間に対してΔTを更に加算するために、ステップS21に処理を移す。
一方、算出した効率が記憶した効率より高くない場合(S24:NO)、CPU11は、微小時間ΔTが正であるか否かを判定し(S28)、正ではなく負である場合(S28:NO)、ΔTの符号を既に反転したものとして図8の処理を終了する。これに対し、ΔTが正である場合(S28:YES)、CPU11は、カウンタnがN(例えば3)以上であるか否かを判定する(S29)。これは、第1時間にΔTを時系列的に加算して第2時間を特定する処理をN回以上実行したか否かを判定するものである。
カウンタnがN以上である場合(S29:YES)、CPU11は、効率の極大点を検出したものとして図8の処理を終了する。一方、カウンタnがN以上ではない場合(S29:NO)、CPU11は、オン時間を増大させることで効率が低下するものとして、ΔTの符号を反転し(S30)、RAM13に記憶した第1時間を引数として(S31)ステップS21に処理を移す。これにより、オン時間を時系列的に減少させて効率の極大値を検出することができる。ステップS30でΔTの符号を反転させた後に、ステップS21の処理を繰り返し実行することは、第1時間からΔTの絶対値を整数倍した時間を減算して第2時間とする処理を、整数の値を1,2,3,・・と時系列的に変化させて実行することと等価である。
なお、上述のメインルーチンのフローチャートでは、スイッチング周期の1周期毎にオン時間に微小時間ΔTを加算したが、複数周期にわたって同じオン時間にして平均的な効率を算出し、算出した効率と記憶した効率とをステップS35で比較判定するようにしてもよい。この場合の複数周期は、例えばキャパシタCoutによるフィードバック系の遅れ時間を考慮して決定することが好ましい。
また、SW素子Skaのオン時間を計算上のオン時間Tmiとは異なる時間にするのは複数周期に1回に限定してもよい。更に、オン時間に加算する微小時間ΔTを一定の大きさにせず、例えばΔTの絶対値の初期値を比較的大きくしておき、時間の経過に応じてΔTの絶対値を小さくするようにしてもよい。
更に、上述のメインルーチンのフローチャートでは、初めに第1時間に対してΔTを加算し、後に第1時間に対してΔTを減算したが、この加算及び減算の順序を逆にしてもよい。
図9に移って、ここではSW素子Ska及びSkbの名称を省略せずに記載する。1周期分変換に係るサブルーチンが呼び出された場合、CPU11は、低圧側スイッチング素子Skbをオフした(S41)後に、高圧側スイッチング素子Skaをオンする(S42)。これにより、コンバータCVkが第1モードで動作し、インダクタLkaとキャパシタCkとで共振が生じる。
次いで、CPU11は、式(10)によって第k相のスイッチング周期Tsを算出し(S43)、第k相の発生器15に周期Tsを設定する(S44)と共に、第k相の発生器15に、引数として与えられたオン時間を設定する(S45)。その後、CPU11は、第k相の発生器15のステータスを読み出してオン時間が経過したか否かを判定し(S46)、オン時間が経過しない場合(S46:NO)、オン時間が経過するまで待機する。
なお、式(10)を用いてスイッチング周期Tsを算出する場合、実効的なオン時間Ton(即ち(3/4)Tr)が既知であることが必要である。ここでは、前述のTiがTonと比較して十分小さいことを考慮し、式(9)により算出されるオン時間Tmiに相当するオン時間、即ち引数として与えられたオン時間を、Tonに代えて式(10)に代入する。
オン時間が経過した場合(S46:YES)、CPU11は、高圧側スイッチング素子Skaをオフして(S47)、コンバータCVkを第2モードで動作させる。これにより、インダクタLkbの還流電流をキャパシタCk又は低圧側スイッチング素子Skbに流すようにさせる。
次いで、CPU11は、第k相の発生器15のステータスを読み出して1周期が経過したか否かを判定し(S48)、経過しない場合(S48:NO)、低圧側スイッチング素子Skbの電圧を検出し、検出した電圧が所定の電圧閾値より低いか否かを判定する(S49)。検出した電圧が所定の電圧閾値より低くない場合(S49:NO)、CPU11は、ステップS48に処理を移す。
一方、検出した電圧が所定の電圧閾値より低い場合(S49:YES)、CPU11は、低圧側スイッチング素子Skbをオンして(S50)ステップS48に処理を移す。ここでの電圧閾値は、正の値であってもよいし、ゼロ又はゼロ以下の負の値であってもよい。なお、低圧側スイッチング素子Skbが単なるダイオードである場合は、ステップS49及びS50をスキップすればよい。
図10に移って、効率算出に係るサブルーチンが呼び出された場合、CPU11は、入力電圧を取り込み(S51)、更に電流検出器Akaによる第k相の入力電流の検出結果を取り込んで(S52)入力電力を算出する(S53)。次いで、CPU11は、出力電圧を取り込み(S54)、更に電流検出器Akbによる第k相の出力電流の検出結果を取り込んで(S55)出力電力を算出する(S56)。その後、CPU11は、算出した出力電力を入力電力で除算してコンバータCVkの変換効率を算出し(S57)、呼び出されたルーチンにリターンする。
以上の図8〜10に示す処理により算出される第k相のスイッチング信号のオン時間Pk_Tonは、一般的にはコンバータCVkによって異なっている。一方、第k相のコンバータCVkの降圧比を目標のデューティ比(D)に応じた値にするために、第k相のスイッチング周期Pk_Tsは、目標のデューティ比(D)を用いて以下の式(11)により算出される。
Pk_Ts=Pk_Ton/D・・・・・・・・・・・・・・・・・・・・・・(11)
但し、
Pk_Ton:第k相のスイッチング信号のオン時間
但し、
Pk_Ton:第k相のスイッチング信号のオン時間
式(11)は、コンバータCVkによってスイッチング周期が異なることを意味する。この場合、各相のコンバータCV1,CV2・・CVmの出力電流に含まれるリップル電流が均等に分散されないため、多相コンバータに構成する効果が減殺される。そこで、本実施形態では、各相のスイッチング周期Pk_Ts(k=1,2・・m)の平均的なスイッチング周期Tavを以下の式(12)によって算出し、Tavを各相に共通のスイッチング周期とする。
Tav=(P1_Ts+P2_Ts+・・+Pm_Ts)/m・・・・・・・・(12)
制御部1は、各相に共通のスイッチング周期を算出した上で、各相のスイッチング信号のオン期間の位相を均等に分散させる。図11は、各相のスイッチング信号を例示するタイミングチャートである。図11に示す3つのタイミングチャートは、何れも同一の時間軸(t)を横軸にしてあり、図の上段から順に、第1相、第k相及び第m相のスイッチング信号を示す。第1相、第k相及び第m相夫々のスイッチング信号のオン時間をP1_Ton、Pk_Ton及びPm_Tonで表す。各相のスイッチング周期Tavは共通である。
第1相のスイッチング信号のオン期間の開始時点から次のスイッチング周期におけるオン期間の開始時点までの位相差が2πであるから、相番号が隣り合うスイッチング信号は、2π/mずつ位相が異なる。一方、各相のスイッチング信号の周期がTavで表されるから、隣り合う相番号のスイッチング信号についてオン期間の開始時点の時間差はTav/mとなる。即ち、第k相及び第m相夫々のスイッチング信号は、第1相のスイッチング信号に対して{Tav/m}(k−1)及び{Tav/m}(m−1)だけ遅れている。
次に、各相のスイッチング周期Tavが変化する場合における各相のスイッチング信号の相間の位相関係について説明する。ここでは、簡単のためにm=2とする。即ち、第1相及び第2相のスイッチング信号の位相差はπである。また、違いを明確にするために、各相のスイッチング信号の周波数を2倍に上昇させる場合と、1/2に低下させる場合とについて説明する。
図12は、第1相及び第2相のスイッチング信号の時間関係を例示するタイミングチャートである。図12では時間軸を横軸にしてあり、上段及び下段夫々における2つのタイミングチャートは、スイッチング信号の周波数を上昇及び低下させる場合に対応している。第1相及び第2相夫々のスイッチング信号における時系列的なオン期間をaj及びbj(jは整数)で表す。jが同一である場合、オン期間aj及びbjはPFM制御が行われる制御周期が対応している。
図中の横軸上の数字は、オン期間の開始時点からの相対的な時間を示す数値である。具体的には、図の上段にてスイッチング信号の周波数が上昇する前のスイッチング周期の長さが16であるのに対し、スイッチング信号の周波数が上昇した後のスイッチング周期の長さは8である。また、図の下段にてスイッチング信号の周波数が低下する前のスイッチング周期の長さが8であるのに対し、スイッチング信号の周波数が低下した後のスイッチング周期の長さは16である。
図12に一部を破線で示すとおり、従来、第1相のスイッチング信号と第2相のスイッチング信号とを対にして発生させる構成が一般的である。即ち、第1相のスイッチング信号のオン期間a2より後に周波数を上昇又は低下させる場合、第2相のスイッチング信号については、周波数を変化させる直前のスイッチング周期の終了後に、オン期間(b2)から始まるスイッチング周期を開始させる。このため、図12の上段に示すように、第1相のスイッチング信号のオン期間a3と、第2相のスイッチング信号のオン期間(b2)とに重なりが生じる場合があり、コンバータCV1及びCV2の出力電流の増加期間に重なりが生じて、リップル電流が増大するという問題があった。
そこで、本実施形態では、第1相のスイッチング信号のオン期間a2より後に周波数を上昇又は低下させる場合、第2相のスイッチング信号については、周波数を変化させる直前のスイッチング周期の終了前に、オン期間b2から始まるスイッチング周期を開始させる。即ち、変化後のスイッチング信号の周波数基準で、オン期間b2の位相をオン期間a2の位相よりも2π/m(ここではm=2であるから、位相差はπに等しい)だけ遅らせる。これにより、第2相のスイッチング信号のオン期間b2より後に第1相及び第2相のスイッチング信号が同一の周波数となり、且つπだけ異なる位相差となる。
次に、図12に示す場合を一般化して説明する。順次生起する全m相のスイッチング信号の周波数を変化させる場合、任意に選択した一の相のスイッチング信号から周波数を変化させ始めることが可能であるが、ここでは簡単のために第1相のスイッチング信号から順次周波数を変化させる。図13は、第1相及び第k相のスイッチング信号の信号幅、周期及び相間の時間差を文字変数で示す説明図であり、図14は、共通の周期を有する各相のスイッチング信号を発生させるCPU11の処理手順を示すフローチャートである。
図13に示す第1相及び第k相のスイッチング信号は、何れも同一の時間軸を横軸にしてある。図中の横軸上の数字がオン期間の開始時点からの相対的な時間を示す数値である点と、第1相及び第k相夫々のスイッチング信号における時系列的なオン期間をaj及びbjで表す点と、第1相のスイッチング信号のオン期間a2より後に周波数を上昇させる点とは、図12に示すタイミングチャートの上段の場合と同様である。図13では、スイッチング信号の周波数を上昇させる場合について図示してあるが、スイッチング信号の周波数を低下させる場合についても、信号幅、周期及び相間の時間差夫々を示す文字変数は同様である。
第1相及び第k相夫々のスイッチング信号のオン期間の長さ(即ちオン時間)をP1_Ton及びPk_Tonとし、各相の平均的なスイッチング周期をTavとする。第1相及び第k相夫々のスイッチング信号について、周波数を上昇させる前のオン時間をP1_Ton(n−1)及びPk_Ton(n−2),Pk_Ton(n−1)で表し、周波数を上昇させた後のオン時間をP1_Ton(n)及びPk_Ton(n)で表す。また、各相の平均的なスイッチング周期について、周波数を上昇させる前のスイッチング周期をTav(n−2),Tav(n−1)で表し、周波数を上昇させた後のスイッチング周期をTav(n)で表す。
例えば、Tav(n−1)は、式(12)により、P1_Ton(n−1),P2_Ton(n−1)・・Pm_Ts(n−1)の総和をmで除して算出される。同様に、Tav(n)は、P1_Ton(n),P2_Ton(n)・・Pm_Ts(n)の総和をmで除して算出される。周波数を変化させる前のオン期間a1とオン期間b1との時間差は、Tav(n−1)を更にmで除した相間の時間差を(k−1)回だけ累積した値となる。同様に周波数を変化させるときのオン期間a2とオン期間b2との時間差は、Tav(n)を更にmで除した相間の時間差を(k−1)回だけ累積した値となる。これにより、第k相のオン期間b2は従来例より早く生起するため、第k相のオン期間b1及びb2の時間差は、第1相のオン期間a1及びa2の時間差より「α」だけ短縮される。
以下では、上述した制御部1の動作を、図14に処理手順を示すフローチャートを用いて説明する。図14の処理は、図8から図10までの処理によって各相のスイッチング信号のオン時間Pk_Ton(n)(k=1,2・・m)が算出された後に、第1相のスイッチング信号のオン期間の立ち上がりで起動される。図14では、スイッチング周期を単に周期と表記する。なお、図14の処理では、低圧側スイッチング素子Skbがダイオードである場合を想定しており、低圧側スイッチング素子Skbに対する制御信号は発生しない。
図14の処理が起動された場合、CPU11は、kを1に初期化した(S61)後、式(11)により、第k相のオン時間Pk_Ton(n)を目標のデューティ比(D)で除して、第k相のスイッチング周期Pk_Tsを算出する(S62:算出部に相当)。その後、CPU11は、kを1だけインクリメントし(S63)、kがm+1であるか否かを判定する(S64)。kがm+1ではない場合(S64:NO)、CPU11は、ステップS62に処理を移す。
一方、kがm+1である場合(S64:YES)、即ち各相のスイッチング周期Pk_Tsを全て算出した場合、CPU11は、第1相から第m相までのスイッチング周期P1_Ts,P2_Ts・・Pm_Tsの和を算出して周期の総和とする(S65)。その後、CPU11は、式(12)により、周期の総和をmで除して周期の平均値Tav(n)を算出し(S66:周期決定部に相当)、更に周期の平均値Tav(n)をmで除して各相のスイッチング信号のオン期間の時間差(以下、単にオン期間の時間差という)を算出する(S67)。
次いで、CPU11は、再びkを1に初期化した(S68)後、第k相の発生器15に周期の平均値Tav(n)を設定する(S69)と共に、第k相の発生器15に第k相のオン時間Pk_Ton(n)を設定する(S70)。その後、CPU11は、kを1だけインクリメントし(S71)、kがm+1であるか否かを判定する(S72)。kがm+1である場合(S72:YES)、即ち各相の発生器15全てに周期とオン時間とを設定した場合、CPU11は、図14の処理を終了する。
一方、kがm+1ではない場合(S72:NO)、CPU11は、ステップS67で算出したオン期間の時間差をタイマ14に設定して、オン期間の時間差の計時を開始する(S73)。その後、CPU11は、計時を終了したか否かを判定し(S74)、終了しない場合(S74:NO)、計時を終了するまで待機する。計時を終了した場合(S74:YES)、CPU11は、ステップS69からS74までの処理を繰り返すために、ステップS69に処理を移す。
以上のように本実施形態によれば、m個並列に接続されたコンバータCV1,CV2・・CVmの各相にて、SW素子Skaと、インダクタLkaと、両端にキャパシタCkが接続されたSW素子Skbと(k=1,2・・m)がこの順序で接続されており、インダクタLka及びSW素子Skbの接続点にインダクタLkbの一端が接続されている。制御部1が各相のSW素子Skaを位相が異なるスイッチング信号でオン/オフすることにより、各コンバータCVkの高圧側に入力された電圧がPFM制御によって降圧されて低圧側で合成される。
制御部1は、各相のコンバータCVkについて、インダクタLka及びキャパシタCkによる共振電流の共振周期の長さに応じた計算上のオン時間Tmi(第1時間)を中心にスイッチング信号のオン時間を変化させてオン時間と変換効率との関係を各別に導出し、導出結果に基づいて本願の課題を解決すべく各相のスイッチング信号の実際的なオン時間Pk_Tonを各別に決定する。この結果、各相のコンバータCVkの効率が個別に改善されると共に、決定されたオン時間と目標のデューティ比(D)とに応じて各相のスイッチング周期Pk_Tsが各別に定まる。続いて制御部1は、各相のスイッチング周期Pk_Tsについて、例えば平均的な値を算出して各相に共通するスイッチング周期Tavを決定する。これにより、最終的に各相のスイッチング周期がTavに統一されるため、各相のコンバータCVkがバランス良く動作する。従って、所謂ソフトスイッチングを行うコンバータCV1,CV2・・CVmが多相に接続された電圧変換装置で各相の共振周期が個別に変動した場合であっても、各コンバータCVkの損失を個別に低減しつつ、各相を合成する効果を維持することが可能となる。
また、本実施形態によれば、例えば目標のデューティ比(D)を変更したことに伴って各相のスイッチング信号に共通的な周波数Tavを変化させる場合、順次生起する各相のスイッチング信号のオン期間について、相間の位相差を2π/mとする。従って、スイッチング信号の周波数を変化させ始めてから1周期以内に、各相のスイッチング信号のオン期間を均等な位相差2π/mで順次生起させることが可能となる。
更に、本実施形態によれば、インダクタLka及びキャパシタCkによる共振電流の共振周期の長さに応じた第1時間だけSW素子Skaをオンした場合に、コンバータCVkの第1の変換効率を算出し、次に第1時間とは異なる第2時間だけSW素子Skaをオンした場合に、コンバータCVkの第2の変換効率を算出する。そして、第1の変換効率よりも第2の変換効率の方が高いことが示される場合に、第2時間を、実際にSW素子Skaをオンすべきオン時間Pk_Tonと決定する。これにより、SW素子Skaを計算上のオン時間Tmiだけオンした場合と比較して、コンバータCVkの実際の変換効率を高めることが可能となる。
更に、本実施形態によれば、SW素子Skaをオンした時点から共振電流が極小になるであろうと推定した時点までの時間を第1時間とするため、共振周期が理想的な周期である場合を中心にして、変換効率がより高くなるオン時間Pk_Tonを探索することが可能となる。
更に、本実施形態によれば、SW素子Skaをオンしてから上記共振電流が極小となるまでの時間を式に基づいて推定することが可能となる。
1 制御部
11 CPU
12 ROM
13 RAM
14 タイマ
15 発生器
16、17 A/D変換器
A1a、A2a・・Ama、A1b、A2b・・Amb 電流検出器
CV1、CV2・・CVm コンバータ
S1a、S2b・・Sma、S1b、S2b・・Smb SW素子
L1a、L2a・・Lma、L1b、L2b・・Lmb インダクタ
C1、C2・・Cm キャパシタ
DC1、DC2・・DCm 駆動回路
Cout コンデンサ
H、L、G 端子
11 CPU
12 ROM
13 RAM
14 タイマ
15 発生器
16、17 A/D変換器
A1a、A2a・・Ama、A1b、A2b・・Amb 電流検出器
CV1、CV2・・CVm コンバータ
S1a、S2b・・Sma、S1b、S2b・・Smb SW素子
L1a、L2a・・Lma、L1b、L2b・・Lmb インダクタ
C1、C2・・Cm キャパシタ
DC1、DC2・・DCm 駆動回路
Cout コンデンサ
H、L、G 端子
Claims (7)
- 第1インダクタと、該第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するm相(mは2以上の自然数)の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン/オフする制御部を備える電圧変換装置であって、
前記制御部は、
各相の電圧変換回路について、前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出する導出部と、
該導出部の導出結果に基づいて、各相のスイッチング信号のオン時間を決定するオン時間決定部と、
該オン時間決定部で決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出する算出部と、
該算出部で算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する周期決定部と
を有する電圧変換装置。 - 前記制御部は、前記スイッチング信号の周波数を変化させる場合、各相のスイッチング信号のオン期間の位相を、変化後の周波数を基準にして2π/mずつ順次異ならせる移相部を更に有する請求項1に記載の電圧変換装置。
- 前記導出部は、前記第1時間及び該第1時間とは異なる第2時間だけ前記高圧側スイッチング素子をオンして前記変換効率を夫々算出し、
前記オン時間決定部は、前記導出部の導出結果により、前記第2時間だけオンした方が変換効率が高い場合に、前記第2時間をオン時間に決定する
請求項1又は2に記載の電圧変換装置。 - 前記制御部は、前記高圧側スイッチング素子をオンしてから前記共振電流が極小となるまでの時間を推定して前記第1時間とする推定部を更に有する請求項1から3の何れか1項に記載の電圧変換装置。
- 前記推定部は、以下の式に基づいて前記第1時間を算出する請求項4に記載の電圧変換装置。
Tmi=(Lr1/Vi){Io−Vi(1−D)D/(2Lr2fs)}
+(3/4)Tr
但し、
Tmi:前記第1時間
Lr1:前記第1インダクタのインダクタンス
Vi:前記電圧変換回路の入力電圧
Io:前記電圧変換回路の出力電流
D:前記高圧側スイッチング素子の目標のデューティ比
Lr2:前記第2インダクタのインダクタンス(Lr2>>Lr1)
fs:前記高圧側スイッチング素子のスイッチング周波数
Tr:2π√(Lr1Cr1)
Cr1:前記キャパシタのキャパシタンス - 第1インダクタと、該第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するm相(mは2以上の自然数)の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン/オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路を制御する方法であって、
前記制御部は、
各相の電圧変換回路について、前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出し、
導出結果に基づいて、各相のスイッチング信号のオン時間を決定し、
決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出し、
算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する電圧変換回路の制御方法。 - 第1インダクタと、該第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するm相(mは2以上の自然数)の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン/オフする制御部を備える電圧変換装置における前記制御部に前記電圧変換回路を制御させるためのコンピュータプログラムであって、
前記制御部を、
各相の電圧変換回路について、前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出する導出部、
該導出部の導出結果に基づいて、各相のスイッチング信号のオン時間を決定するオン時間決定部、
該オン時間決定部で決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出する算出部、及び
該算出部で算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する周期決定部
として機能させるコンピュータプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017028432A JP2018133978A (ja) | 2017-02-17 | 2017-02-17 | 電圧変換装置、電圧変換回路の制御方法及びコンピュータプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017028432A JP2018133978A (ja) | 2017-02-17 | 2017-02-17 | 電圧変換装置、電圧変換回路の制御方法及びコンピュータプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018133978A true JP2018133978A (ja) | 2018-08-23 |
Family
ID=63249007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017028432A Pending JP2018133978A (ja) | 2017-02-17 | 2017-02-17 | 電圧変換装置、電圧変換回路の制御方法及びコンピュータプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018133978A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024116450A1 (ja) * | 2022-12-01 | 2024-06-06 | パナソニックIpマネジメント株式会社 | 電力変換装置および制御方法 |
-
2017
- 2017-02-17 JP JP2017028432A patent/JP2018133978A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024116450A1 (ja) * | 2022-12-01 | 2024-06-06 | パナソニックIpマネジメント株式会社 | 電力変換装置および制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104242651B (zh) | 用于多相转换器的高级相数控制 | |
US8487600B2 (en) | Continuous-time digital controller for high-frequency DC-DC converters | |
JP5291627B2 (ja) | Pwm信号生成装置、及びこのpwm信号生成装置を備えたインバータ装置 | |
EP3320607B1 (en) | Systems and methods for reducing switch stress in switched mode power supplies | |
US9502976B2 (en) | Power supply circuit and control method for the same | |
JP5887500B2 (ja) | 集電箱 | |
US9130481B2 (en) | Power converting appartatus | |
US10116155B2 (en) | Battery charging circuit with high capacity, control circuit and associated control method | |
US9343986B2 (en) | Power converter with current feedback loop | |
JP2008040664A (ja) | インバータ装置及びこのインバータ装置のpwm制御方法 | |
EP3570421A1 (en) | Power conversion apparatus and control method for power conversion apparatus | |
JP6597544B2 (ja) | 信号発生回路及び電源装置 | |
JP2014030285A (ja) | 電力変換装置及び該電力変換装置を備えた充電装置、電力変換装置のスイッチング制御方法 | |
JP2003209976A (ja) | Pwmインバータ装置及びその電流検出方法 | |
JP6805201B2 (ja) | Dc/dcコンバータ、及びdc/dcコンバータの制御方法 | |
JP6858725B2 (ja) | Dc/dcコンバータ、及びdc/dcコンバータの制御方法 | |
JP2015228728A (ja) | 変換装置 | |
JP2018133978A (ja) | 電圧変換装置、電圧変換回路の制御方法及びコンピュータプログラム | |
JP2018074719A (ja) | 電圧変換装置、スイッチング信号生成方法及びコンピュータプログラム | |
WO2011158947A1 (ja) | 電力変換装置、電力変換制御装置、電力変換方法及びプログラム | |
JP2016082606A (ja) | 電源回路 | |
US20150028825A1 (en) | Control Circuit, Control Method, DC-DC Converter and Electronic Device | |
JP2011188638A (ja) | 電力変換回路の制御装置 | |
Lale et al. | Modeling and analysis of new adaptive dual current mode control | |
WO2018079033A1 (ja) | 電圧変換装置、電圧変換回路の降圧制御方法、電圧変換回路の昇圧制御方法及びコンピュータプログラム |