JP2018133978A - 電圧変換装置、電圧変換回路の制御方法及びコンピュータプログラム - Google Patents

Abstract

【課題】所謂ソフトスイッチングを行う電圧変換回路が多相に接続された電圧変換装置で各相の共振周期が個別に変動した場合であっても、各電圧変換回路の損失を個別に低減しつつ、各相を合成する効果を維持することが可能な電圧変換装置、電圧変換回路の制御方法及びコンピュータプログラムを提供する。
【解決手段】制御部は、各相の電圧変換回路について、第１インダクタ及びキャパシタによる共振電流の共振周期の長さに応じた第１時間をオン時間の基準にして、スイッチング信号のオン時間に対する変換効率の関係を導出する導出部と、該導出部の導出結果に基づいて、各相のスイッチング信号のオン時間を決定するオン時間決定部と、該オン時間決定部で決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出する算出部と、該算出部で算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する周期決定部とを有する。
【選択図】図１

Description

本発明は、直流電圧を電圧変換する電圧変換装置、電圧変換回路の制御方法及びコンピュータプログラムに関する。

直流電圧を昇降圧するＤＣ−ＤＣコンバータ（以下、単にコンバータという）が車載機器や産業用機器の電源として広く用いられている。電源の小型化の要請に応えて容積が小さいインダクタ、キャパシタ等の受動部品を利用可能にするために、コンバータの動作周波数は引き上げられる傾向にある。一方で、動作周波数が高いほどインダクタに流れる電流をスイッチングするスイッチング素子のスイッチング損失が増大するという別の問題が顕著になる。

これに対し、特許文献１には、入力電圧をスイッチングするトランジスタ（スイッチング素子）に直列接続された共振用リアクトル（インダクタ）と共振用コンデンサ（キャパシタ）とで構成された共振回路に流れる共振電流が０以下になる時点でトランジスタをオンからオフに切り替える降圧型のコンバータが開示されている。このようなゼロ電流スイッチングを行うことにより、インダクタに流れる電流をスイッチングするトランジスタのスイッチング損失が低減される。

また、特許文献２には、出力電圧の変化に応じて複数のコンバータの動作周波数を各相同一に変化させ、且つ各相の位相差を一定に保持するマルチフェーズコンバータが記載されている。このような複数のコンバータの出力電流を合成することにより、個々のコンバータのスイッチング周波数よりも実質的に高い周波数でスイッチングを行った場合と同等のリップル抑制効果が得られるため、出力電流を平滑化するキャパシタが小型化される。

一方、特許文献１に記載された技術では、共振用のリアクトル及びコンデンサ夫々のインダクタンス及びキャパシタンスについて、ばらつき、温度変化、計時変化等の変動要因があり、共振周期が設計値と乖離した場合に、電圧変換回路の変換効率が悪化する。特許文献２のマルチフェーズコンバータで上記の変換効率の悪化を防止するには、各相におけるスイッチング信号のオン時間を個別に最適化しなければならない。

特開２００２−５８２４０号公報 特開２０１２−１０４２０号公報

しかしながら、マルチフェーズコンバータで各相におけるスイッチング信号のオン時間を最適化する場合、夫々のスイッチング周波数が不揃いとなり、多相にして出力電流を合成する効果が減殺されたり、マルチフェーズコンバータとするための制御が不能になったりする問題があった。

本発明は、斯かる事情に鑑みてなされたものであり、その目的とするところは、所謂ソフトスイッチングを行う電圧変換回路が多相に接続された電圧変換装置で各相の共振周期が個別に変動した場合であっても、各電圧変換回路の損失を個別に低減しつつ、各相を合成する効果を維持することが可能な電圧変換装置、電圧変換回路の制御方法及びコンピュータプログラムを提供することにある。

本発明の一態様に係る電圧変換装置は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するｍ相（ｍは２以上の自然数）の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン／オフする制御部を備える電圧変換装置であって、前記制御部は、各相の電圧変換回路について、前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出する導出部と、該導出部の導出結果に基づいて、各相のスイッチング信号のオン時間を決定するオン時間決定部と、該オン時間決定部で決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出する算出部と、該算出部で算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する周期決定部とを有する。

本発明の一態様に係る電圧変換回路の制御方法は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するｍ相（ｍは２以上の自然数）の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路を制御する方法であって、前記制御部は、各相の電圧変換回路について、前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出し、導出結果に基づいて、各相のスイッチング信号のオン時間を決定し、決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出し、算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する。

本発明の一態様に係るコンピュータプログラムは、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するｍ相（ｍは２以上の自然数）の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン／オフする制御部を備える電圧変換装置における前記制御部に前記電圧変換回路を制御させるためのコンピュータプログラムであって、前記制御部を、各相の電圧変換回路について、前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出する導出部、該導出部の導出結果に基づいて、各相のスイッチング信号のオン時間を決定するオン時間決定部、該オン時間決定部で決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出する算出部、及び該算出部で算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する周期決定部として機能させる。

なお、本願は、このような特徴的な処理部及びステップを夫々備える電圧変換装置、及び電圧変換回路の制御方法として実現したり、かかる特徴的な処理部に対応するステップをコンピュータに実行させるためのコンピュータプログラムとして実現したりすることができるだけでなく、電圧変換装置の一部又は全部を半導体集積回路として実現したり、電圧変換装置を含むその他のシステムとして実現したりすることができる。

上記によれば、所謂ソフトスイッチングを行う電圧変換回路が多相に接続された電圧変換装置で各相の共振周期が個別に変動した場合であっても、各電圧変換回路の損失を個別に低減しつつ、各相を合成する効果を維持することが可能となる。

実施形態に係る電圧変換装置の構成例を示すブロック図である。 コンバータの降圧動作時における各部の波形の一例を示すタイミングチャートである。 コンバータの降圧動作における状態Ｄ１の一例を示す説明図である。 コンバータの降圧動作における状態Ｄ２の一例を示す説明図である。 コンバータの降圧動作における状態Ｄ３の一例を示す説明図である。 コンバータの降圧動作における状態Ｄ４の一例を示す説明図である。 コンバータが状態Ｄ４を抜けてから状態Ｄ１，Ｄ２を経て状態Ｄ３に切り替わるまでの各部の波形を模式的に示すタイミングチャートである。 コンバータのＳＷ素子を実際にオンすべきオン時間を算出するＣＰＵの処理手順を示すメインルーチンのフローチャートである。 １周期分変換のサブルーチンに係るＣＰＵの処理手順を示すフローチャートである。 効率算出のサブルーチンに係るＣＰＵの処理手順を示すフローチャートである。 各相のスイッチング信号を例示するタイミングチャートである。 第１相及び第２相のスイッチング信号の時間関係を例示するタイミングチャートである。 第１相及び第ｋ相のスイッチング信号の信号幅、周期及び相間の時間差を文字変数で示す説明図である。 共通の周期を有する各相のスイッチング信号を発生させるＣＰＵの処理手順を示すフローチャートである。

［本発明の実施形態の説明］
最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

（１）本発明の一態様に係る電圧変換装置は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するｍ相（ｍは２以上の自然数）の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン／オフする制御部を備える電圧変換装置であって、前記制御部は、各相の電圧変換回路について、前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出する導出部と、該導出部の導出結果に基づいて、各相のスイッチング信号のオン時間を決定するオン時間決定部と、該オン時間決定部で決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出する算出部と、該算出部で算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する周期決定部とを有する。

（６）本発明の一態様に係る電圧変換回路の制御方法は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するｍ相（ｍは２以上の自然数）の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路を制御する方法であって、前記制御部は、各相の電圧変換回路について、前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出し、導出結果に基づいて、各相のスイッチング信号のオン時間を決定し、決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出し、算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する。

（７）本発明の一態様に係るコンピュータプログラムは、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するｍ相（ｍは２以上の自然数）の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン／オフする制御部を備える電圧変換装置における前記制御部に前記電圧変換回路を制御させるためのコンピュータプログラムであって、前記制御部を、各相の電圧変換回路について、前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出する導出部、該導出部の導出結果に基づいて、各相のスイッチング信号のオン時間を決定するオン時間決定部、該オン時間決定部で決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出する算出部、及び該算出部で算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する周期決定部として機能させる。

本態様にあっては、ｍ個並列に接続された電圧変換回路の各相にて、高圧側スイッチング素子と、第１インダクタと、両端にキャパシタが接続された低圧側スイッチング素子とがこの順序で接続されており、第１インダクタ及び低圧側スイッチング素子の接続点に第２インダクタの一端が接続されている。制御部が各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン／オフすることにより、各電圧変換回路の高圧側に入力された電圧が降圧されて低圧側で合成される。

制御部は、各相の電圧変換回路について、第１インダクタ及びキャパシタによる共振電流の共振周期の長さに応じた第１時間を中心にスイッチング信号のオン時間を変化させてオン時間と変換効率との関係を各別に導出し、導出結果に基づいて本願の課題を解決すべく各相のスイッチング信号の実際的なオン時間を各別に決定する。この結果、各相の電圧変換回路の効率が個別に改善されると共に、決定されたオン時間と目標のデューティ比とに応じて各相のスイッチング周期が各別に定まる。続いて制御部は、各相のスイッチング周期について、例えば平均的な値を算出して各相に共通するスイッチング周期を決定する。これにより、最終的に各相のスイッチング周期が統一されるため、各相の電圧変換回路がバランス良く動作する。

（２）前記制御部は、前記スイッチング信号の周波数を変化させる場合、各相のスイッチング信号のオン期間の位相を、変化後の周波数を基準にして２π／ｍずつ順次異ならせる移相部を更に有することが好ましい。

本態様にあっては、例えば目標のデューティ比を変更したことに伴って各相のスイッチング信号に共通的な周波数を変化させる場合、順次生起する各相のスイッチング信号のオン期間について、相間の位相差を２π／ｍとする。これにより、スイッチング信号の周波数を変化させ始めてから１周期以内に、各相のスイッチング信号のオン期間が均等な位相差で順次生起することとなる。

（３）前記導出部は、前記第１時間及び該第１時間とは異なる第２時間だけ前記高圧側スイッチング素子をオンして前記変換効率を夫々算出し、前記オン時間決定部は、前記導出部の導出結果により、前記第２時間だけオンした方が変換効率が高い場合に、前記第２時間をオン時間に決定することが好ましい。

本態様にあっては、第１インダクタ及びキャパシタによる共振電流の共振周期の長さに応じた第１時間だけ高圧側スイッチング素子をオンした場合に、電圧変換回路の第１の変換効率を算出し、次に第１時間とは異なる第２時間だけ高圧側スイッチング素子をオンした場合に、電圧変換回路の第２の変換効率を算出する。そして、第１の変換効率よりも第２の変換効率の方が高いことが示される場合に、第２時間を、実際に高圧側スイッチング素子をオンすべきオン時間と決定する。これにより、高圧側スイッチング素子を計算上のオン時間だけオンした場合と比較して、電圧変換回路の実際の変換効率が高くなる。

（４）前記制御部は、前記高圧側スイッチング素子をオンしてから前記共振電流が極小となるまでの時間を推定して前記第１時間とする推定部を更に有することが好ましい。

本態様にあっては、高圧側スイッチング素子をオンした時点から共振電流が極小になるであろうと推定した時点までの時間を第１時間とするため、共振周期が理想的な周期である場合を中心にして、変換効率がより高くなるオン時間が探索される。

（５）前記推定部は、以下の式に基づいて前記第１時間を算出することが好ましい。
Ｔｍｉ＝（Ｌｒ１／Ｖｉ）｛Ｉｏ−Ｖｉ（１−Ｄ）Ｄ／（２Ｌｒ２ｆｓ）｝
＋（３／４）Ｔｒ
但し、
Ｔｍｉ：前記第１時間
Ｌｒ１：前記第１インダクタのインダクタンス
Ｖｉ：前記電圧変換回路の入力電圧
Ｉｏ：前記電圧変換回路の出力電流
Ｄ：前記高圧側スイッチング素子の目標のデューティ比
Ｌｒ２：前記第２インダクタのインダクタンス（Ｌｒ２＞＞Ｌｒ１）
ｆｓ：前記高圧側スイッチング素子のスイッチング周波数
Ｔｒ：２π√（Ｌｒ１Ｃｒ１）
Ｃｒ１：前記キャパシタのキャパシタンス

本態様にあっては、高圧側スイッチング素子をオンしてから上記共振電流が極小となるまでの時間が式に基づいて推定される。

［本発明の実施形態の詳細］
本発明の実施形態に係る電圧変換装置、スイッチング信号生成方法及びコンピュータプログラムの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。

（実施形態）
図１は、実施形態に係る電圧変換装置の構成例を示すブロック図である。電圧変換装置は、直流電圧を降圧するｍ個（ｍは２以上の自然数）のコンバータ（電圧変換回路に相当）ＣＶ１，ＣＶ２・・ＣＶｍと、駆動回路ＤＣ１，ＤＣ２・・ＤＣｍ夫々を用いてコンバータＣＶ１，ＣＶ２・・ＣＶｍをＰＦＭ（Ｐｕｌｓｅ Ｆｒｅｑｕｎｃｙ Ｍｏｄｕｌａｔｉｏｎ）制御する制御部１とを備える。コンバータＣＶ１，ＣＶ２・・ＣＶｍは、高圧側の端子Ｈ，Ｇを介して外部から入力された電圧を降圧して低圧側の端子Ｌ，Ｇから出力する。端子Ｈ，Ｇ間には、例えばリチウムイオン電池等の比較的高圧のバッテリが外部に接続される。端子Ｌ，Ｇ間にはキャパシタＣｏｕｔが接続されており、例えば鉛蓄電池等の比較的低圧のバッテリが外部に接続される。

電圧変換装置は、更に、コンバータＣＶ１，ＣＶ２・・ＣＶｍ夫々に入力される電流を検出する電流検出器Ａ１ａ，Ａ２ａ・・Ａｍａと、コンバータＣＶ１，ＣＶ２・・ＣＶｍ夫々から出力される電流を検出する電流検出器Ａ１ｂ，Ａ２ｂ・・Ａｍｂとを備える。電流検出器Ａ１ａ，Ａ２ａ・・Ａｍａ及び電流検出器Ａ１ｂ，Ａ２ｂ・・Ａｍｂの検出結果は制御部１に与えられる。

コンバータＣＶ１，ＣＶ２・・ＣＶｍは、夫々が互いに並列に接続された所謂多相コンバータである。一のコンバータＣＶｋ（ｋはｍ以下の自然数：以下同様）は、第１インダクタＬｋａと、該第１インダクタＬｋａを介して端子Ｈ，Ｇ間に直列に接続された高圧側スイッチング素子Ｓｋａ及び低圧側スイッチング素子Ｓｋｂ（以下、高圧側及び低圧側スイッチング素子を単にＳＷ素子ともいう）と、第１インダクタＬｋａ及びＳＷ素子Ｓｋｂの接続点に一端が接続された第２インダクタＬｋｂ（以下第１及び第２インダクタを単にインダクタという）と、ＳＷ素子Ｓｋｂの両端に接続されたキャパシタＣｋとを有する。ＳＷ素子Ｓｋｂをアノードが端子Ｇに接続されたダイオードに置き換えてもよい。

ＳＷ素子Ｓｋａは、ドレインが端子Ｈに接続されており、ゲートが駆動回路ＤＣｋに接続されている。ＳＷ素子Ｓｋｂは、ソースが端子Ｇに接続されており、ゲートが駆動回路ＤＣｋに接続されている。ここでのＳＷ素子Ｓｋａ及びＳｋｂは、Ｎチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であるが、これに限定されるものではなく、例えばバイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の他のスイッチング素子であってもよい。

一の駆動回路ＤＣｋは、制御部１から与えられた第ｋ相のＰＦＭ信号に基づいて、ＳＷ素子Ｓｋａをオン／オフするためのスイッチング信号をＳＷ素子Ｓｋａのゲートに印加する。駆動回路ＤＣｋは、また、制御部１から与えられた制御信号に基づいて、ＳＷ素子Ｓｋｂをオン／オフするためのスイッチング信号をＳＷ素子Ｓｋｂのゲートに印加する。ＳＷ素子Ｓｋｂのゲートに印加されるスイッチング信号のオン期間は、ＳＷ素子Ｓｋａのゲートに印加されるスイッチング信号のオン期間と重なりがないように、ＣＰＵ１１によって制御される。以下、制御部１から駆動回路ＤＣｋに与えられる第ｋ相のＰＦＭ信号と、駆動回路ＤＣｋからＳＷ素子Ｓｋａに与えられるスイッチング信号とを、特に区別せずに記載する。

制御部１は、ＳＷ素子Ｓｋａ及びＳｋｂの制御における中枢となるＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１１と、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の不揮発性メモリを用いたＲＯＭ１２と、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の書き換え可能なメモリによって一時的な情報を記憶するＲＡＭ１３と、時間を計時するタイマ１４とを備える。ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３及びタイマ１４は、相互にバス接続されている。

制御部１は、更に、位相が２π／ｍずつ異なる第１相，第２相・・第ｍ相のＰＦＭ信号及び上記制御信号を夫々発生して駆動回路ＤＣ１，ＤＣ２，・・ＤＣｍに与える発生器１５と、電流検出器Ａ１ａ，Ａ２ａ・・Ａｍａの検出結果をＡ／Ｄ変換するＡ／Ｄ変換器１６と、電流検出器Ａ１ｂ，Ａ２ｂ・・Ａｍｂの検出結果をＡ／Ｄ変換するＡ／Ｄ変換器１７とを備えており、これらは何れもＣＰＵ１１とバス接続されている。Ａ／Ｄ変換器１６は、また、端子Ｈから入力される電圧をＡ／Ｄ変換する。Ａ／Ｄ変換器１７は、また、端子Ｌから出力される電圧と、キャパシタＣ１，Ｃ２・・Ｃｍの電圧とをＡ／Ｄ変換する。端子Ｈから入力される電圧、キャパシタＣ１，Ｃ２・・Ｃｍの電圧及び端子Ｌから出力される電圧の夫々は、例えば抵抗器を用いた分圧回路で分圧してからＡ／Ｄ変換器１６及び１７で変換されるようにしてもよい。

ＣＰＵ１１は、予めＲＯＭ１２に記憶された制御プログラムに従って各部の動作を制御すると共に、入出力、演算等の処理を行う。ＣＰＵ１１による各処理の手順を定めたコンピュータプログラムを、不図示の手段を用いて予めＲＡＭ１３にロードし、ロードされたコンピュータプログラムをＣＰＵ１１で実行するようにしてもよいし、制御部１を専用のハードウェア回路で構成してもよい。

発生器１５は、例えば所謂アウトプットコンペア機能を有するｍ相分のタイマを含み、各タイマの夫々が、コンバータＣＶ１，ＣＶ２・・ＣＶｍに対応する相番号を有する発生器１５の一部として識別される。第ｋ相のタイマは、第ｋ相のＰＦＭ信号のための周期とオン時間とが設定されるものであるが、オン期間とオフ期間とが設定されるものであってもよい。各タイマは、周期の計時開始と同時にＰＦＭ信号のオン期間が開始し、設定されたオン時間が経過したときにオン期間が終了してオフ期間が開始する。そして、設定された周期が経過したときにオフ期間が終了して次のＰＦＭ信号のオン期間が開始する。この時に、必要に応じて内部割込が発生するように設定される。

発生器１５は、また、上記制御信号を発生させるためのｍ相分の出力ポートを含み、各ポートの夫々が、コンバータＣＶ１，ＣＶ２・・ＣＶｍに対応する相番号を有する発生器１５の他の一部として識別される。第ｋ相の出力ポートから出力される上記制御信号が駆動回路ＤＣｋに与えられ、駆動回路ＤＣｋがＳＷ素子Ｓｋｂを駆動する。なお、発生器１５の機能をＣＰＵ１１によるソフトウェア処理で代替することが可能である。

電流検出器Ａ１ａ，Ａ２ａ・・Ａｍａ及び電流検出器Ａ１ｂ，Ａ２ｂ・・Ａｍｂの夫々は、例えばシャント抵抗器及び差動増幅器を有する検出回路で構成されているが、カレントトランス等の他の手段で代替してもよい。コンバータＣＶ１，ＣＶ２・・ＣＶｍ夫々からの出力電流によってシャント抵抗器に生じた電圧降下は、差動増幅器で増幅されて出力電流に応じた検出電圧となり、Ａ／Ｄ変換器１６及び１７でデジタル値に変換される。

上述の構成において、ＣＰＵ１１は、端子Ｌから出力される出力電圧をＡ／Ｄ変換したデジタル値を、目標の電圧値から減算した偏差に基づき、コンバータＣＶ１，ＣＶ２・・ＣＶｍに対する操作量として目標のデューティ比を演算する電圧ループ制御を行う。本実施形態では、ＰＦＭ信号のオン期間の長さが概ね一定であり、ＣＰＵ１１が目標のデューティ比に応じてＰＦＭ信号の周期の長さ又はオフ時間を変更することにより、ＰＦＭ信号の周波数が変化する。ＰＦＭ信号のオフ時間が概ね一定の場合は、ＣＰＵ１１が周期の長さ又はオン時間を変更することによってＰＦＭ信号の周波数を変化させてもよい。

上記の電圧ループ制御により、端子ＨからインダクタＬ１ａ，Ｌ２ａ・・Ｌｍａ夫々に流れる電流は、駆動回路ＤＣ１，ＤＣ２・・ＤＣｍから２π／ｍの位相差でＳＷ素子Ｓ１ａ，Ｓ２ａ，・・Ｓｍａに与えられるオン信号でスイッチングされる。ＳＷ素子Ｓ１ａ，Ｓ２ａ，・・Ｓｍａ夫々のオフ期間にインダクタＬ１ａ，Ｌ２ａ・・Ｌｍａに流れる電流は、ＳＷ素子Ｓ１ｂ，Ｓ２ｂ・・Ｓｍｂに還流する。このようにして、インダクタＬ１ａ，Ｌ２ａ・・Ｌｍａの一端から端子Ｌに対して２π／ｍの位相差で流れる電流が加算されることにより、コンバータＣＶ１，ＣＶ２・・ＣＶｍが出力する電力が加算される。

一のコンバータＣＶｋに着目した場合、ＣＰＵ１１は、ＳＷ素子Ｓｋａを適時オン／オフしたり、キャパシタＣｋの電圧（即ち、ＳＷ素子Ｓｋｂのドレインの電圧）を検出したり、検出結果に基づいてＳＷ素子Ｓｋｂを適時オン／オフしたりする制御を行う。ＣＰＵ１１は、また、端子Ｈからの入力電圧、電流検出器Ａｋｂによる出力電流、及び目標のデューティ比に基づいて、後述する転流期間の長さ、ＳＷ素子Ｓｋａのオン時間及びスイッチング周期を算出する。ＣＰＵ１１は、更に、入力電圧及び電流検出器Ａｋａの検出結果から入力電力を算出し、出力電圧及び電流検出器Ａｋｂの検出結果から出力電力を算出し、これらの算出結果に基づいてコンバータＣＶｋの変換効率を算出する。

図２は、コンバータＣＶｋの降圧動作時における各部の波形の一例を示すタイミングチャートである。図２に示す５つのタイミングチャートは、何れも同一の時間軸（ｔ）を横軸にしてあり、図の上段から順に、ＳＷ素子Ｓｋａ、インダクタＬｋａ、キャパシタＣｋ、ＳＷ素子Ｓｋｂ及びインダクタＬｋｂの電圧波形及び電流波形を示す。図中の太い実線は電圧を示し、細い実線は電流を示す。特にＳＷ素子Ｓｋａ及びＳｋｂについては、ゲートに印加される制御電圧を破線で示してある。本実施形態では、端子Ｈから端子Ｌに向かう方向を、インダクタＬｋａ、インダクタＬｋｂ及びＳＷ素子Ｓｋａの電流の向きとする。また、インダクタＬｋｂの一端から端子Ｇに向かう方向をキャパシタＣｋの電流の向きとし、その逆方向をＳＷ素子Ｓｋｂの電流の向きとする。

以下では、図２に示す状態Ｄ１からＤ４におけるコンバータＣＶｋの降圧動作について状態毎に説明する。状態Ｄ１からＤ４までが、１つのスイッチング周期に相当する。図３は、コンバータＣＶｋの降圧動作における状態Ｄ１の一例を示す説明図である。状態Ｄ１は第１モードに対応する。制御部１は、ＳＷ素子Ｓｋｂをオフした状態でＳＷ素子Ｓｋａをオンすることにより、コンバータＣＶｋを、インダクタＬｋａ及びキャパシタＣｋに正弦波状の共振電流を流す第１モードで動作させる。第１モードでは、端子ＨからＳＷ素子Ｓｋａ及びインダクタＬｋａを介して電流が流入し、インダクタＬｋｂ介して端子Ｌから電流が流出する。

図３に示す状態Ｄ１では、正弦波状に上昇するキャパシタＣｋの電圧が端子Ｈ，Ｇ間の電圧より低い間、インダクタＬｋａの電流が正弦波状に増加し続け、キャパシタＣｋの電圧が端子Ｈ，Ｇ間の電圧より高くなった後は、インダクタＬｋａの電流が減少に転じる。この間、インダクタＬｋａの電圧は正弦波状に低下し続ける。状態Ｄ１の間、キャパシタＣｋの電圧は時間の経過と共に上昇し続ける。

図４は、コンバータＣＶｋの降圧動作における状態Ｄ２の一例を示す説明図である。状態Ｄ２も第１モードに対応する。図３に示す状態Ｄ１でキャパシタＣｋに流れる共振電流の向きが逆転して、キャパシタＣｋの電圧が上昇から低下に転じた場合、コンバータＣＶｋが状態Ｄ２となる。状態Ｄ２では、キャパシタＣｋの放電電流がインダクタＬｋｂを介して端子Ｌ側に流れる。キャパシタＣｋの電圧が端子Ｈ，Ｇ間の電圧より高い間は、インダクタＬｋａの電流が減少し続ける。

図５は、コンバータＣＶｋの降圧動作における状態Ｄ３の一例を示す説明図である。状態Ｄ３は第２モードに対応する。図４に示す状態Ｄ２において、ＳＷ素子Ｓｋａ及びインダクタＬｋａに流れる正弦波状の電流が極小になるか又は電流の向きが逆転して寄生ダイオードに電流が流れた場合、制御部１がＳＷ素子Ｓｋａをオフすることにより、コンバータＣＶｋが状態Ｄ３となる。これにより、ＳＷ素子Ｓｋａの電流が極小である時に、又はＳＷ素子Ｓｋａの電圧が０Ｖに近い間にＳＷ素子Ｓｋａがオフするため、ＳＷ素子Ｓｋａのスイッチング損失が低減される。状態Ｄ３では、当初、インダクタＬｋｂの還流電流がキャパシタＣｋに流れる。

図６は、コンバータＣＶｋの降圧動作における状態Ｄ４の一例を示す説明図である。図５に示す状態Ｄ３において、キャパシタＣｋ及びＳＷ素子Ｓｋｂの電圧が所定の電圧閾値より低くなった後に、制御部１がＳＷ素子Ｓｋｂをオンすることにより、コンバータＣＶｋが状態Ｄ４となる。状態Ｄ４も第２モードに対応する。これにより、インダクタＬｋｂの還流電流が、オン抵抗の低いＳＷ素子Ｓｋｂに流れる。また、ＳＷ素子Ｓｋｂの電圧が比較的低い間にＳＷ素子Ｓｋｂがオンするため、ＳＷ素子Ｓｋｂのスイッチング損失が低減される。

状態Ｄ４で端子Ｈ，Ｇからの入力電圧に対する端子Ｌ，Ｇへの出力電圧の降圧比に応じた適宜の時間が経過した場合、制御部１がＳＷ素子Ｓｋｂをオフした後にＳＷ素子Ｓｋａをオンすることにより、コンバータＣＶｋが図３に示す状態Ｄ１となる。このようにして、状態Ｄ１からＤ４までの状態遷移が繰り返される。

次に、上述の状態Ｄ１及びＤ２と、その前後におけるコンバータＣＶｋの動作について、より詳細に説明する。図７は、コンバータＣＶｋが状態Ｄ４を抜けてから状態Ｄ１，Ｄ２を経て状態Ｄ３に切り替わるまでの各部の波形を模式的に示すタイミングチャートである。図７に示す５つのタイミングチャートは、何れも同一の時間軸（ｔ）を横軸にしてあり、図の上段から順に、ＳＷ素子Ｓｋａのオン期間、ＳＷ素子Ｓｋａの実効的なオン期間、ＳＷ素子Ｓｋａの電流、ＳＷ素子Ｓｋｂの電流（寄生ダイオードの電流を含む）、及びインダクタＬｋｂの電流を示す。縦軸のスケールは必ずしも同一ではない。特にＳＷ素子Ｓｋａの電流については、出力電流Ｉｏが比較的大きい場合及び小さい場合の夫々を実線及び一点鎖線で示す。ＩｏはコンバータＣＶｋの出力電流の平均値である。ΔＩは出力電流に含まれるリップル電流の振幅である。時刻ｔ１からｔ３までの時間がＳＷ素子Ｓｋａのオン時間Ｔｍｉである。

図７の横軸に示す時刻ｔ１からｔ３までの期間が、コンバータＣＶｋの状態Ｄ１及びＤ２に対応し、時刻ｔ３以降の期間が状態Ｄ３及びＤ４に対応する。状態Ｄ１からＤ２，Ｄ３，Ｄ４を経て次のスイッチング周期の状態Ｄ１に至るまでの期間が、現在のスイッチング周期に相当する。時刻ｔ１より前の時刻ｔ０からｔ１までの間は、１つ前のスイッチング周期の状態Ｄ４からＤ１に至るまでの過渡的な状態を表す。この間は、制御部１がＳＷ素子Ｓｋｂを既にオフしていてもよいし、時刻ｔ１の直前までオンし続けていてもよい。ＳＷ素子Ｓｋｂがオフされている場合、上述の図６でＳＷ素子Ｓｋｂのソースからドレインに流れていたインダクタＬｋｂの電流、即ち還流電流は、ＳＷ素子Ｓｋｂの寄生ダイオードに流れる。インダクタＬｋｂの電流は、時刻ｔ０からｔ１までの間、緩やかに減少する。

上記の過渡的な状態におけるＳＷ素子Ｓｋｂの電圧の絶対値は、ＳＷ素子Ｓｋｂのオン電圧又は寄生ダイオードのオン電圧である。つまり、時刻ｔ０からｔ１までのＳＷ素子Ｓｋｂの電圧の絶対値は実質的に０Ｖとみなせるから、時刻ｔ１で制御部１がＳＷ素子ＳｋａをオンすることによってコンバータＣＶｋが状態Ｄ１に遷移した場合、ＳＷ素子Ｓｋａ及びインダクタＬｋａには傾きがｄＩ／ｄｔ＝Ｖｉ／Ｌｒ１の電流が流れる。但し、Ｖｉは端子Ｈ，Ｇ間の入力電圧であり、Ｌｒ１はインダクタＬｋａのインダクタンスである。

ＳＷ素子Ｓｋｂに流れていたインダクタＬｋｂの還流電流が、時刻ｔ１でＳＷ素子Ｓｋａ及びインダクタＬｋａに流れ始めた上記傾きの電流に漸次置き換わることにより、ＳＷ素子Ｓｋｂの電流は、時刻ｔ１からｔ２までの間、直線的に減少して時刻ｔ２でゼロとなる。この結果、時刻ｔ１からｔ２までの間、インダクタＬｋｂの電流は、時刻ｔ０からｔ１まで流れていた電流と同等の傾きで緩やかに減少する。時刻ｔ１からｔ２までの間は、インダクタＬｋｂの還流電流がＳＷ素子ＳｋｂからＳＷ素子Ｓｋａに転流する転流期間に相当し、インダクタＬｋｂの電流が依然として減少し続けるため、この間の時間Ｔｉは、コンバータＣＶｋの降圧比を決定付けるデューティ比に寄与しない。従って、ＳＷ素子Ｓｋａの実効的なオン時間は、時刻ｔ２からｔ３までの時間Ｔｏｎとなる。

上記の転流期間の後、時刻ｔ２からｔ３までの間、ＳＷ素子Ｓｋａを介してインダクタＬｋａ及びキャパシタＣｋに正弦波状の共振電流が流れる。インダクタＬｋａの電流、即ちＳＷ素子Ｓｋａの電流は、実線で示す場合に時刻ｔ３で極小となり、一点鎖線で示す場合に時刻ｔ３より前の時刻ｔａでゼロとなる。何れの場合も時刻ｔ３でＳＷ素子Ｓｋａがオフされる。ＳＷ素子Ｓｋａがオンである間、インダクタＬｋｂにエネルギーが注入されてインダクタＬｋｂの電流がΔＩだけ増加する。その後、次のスイッチング周期の状態Ｄ１に至るまでの間に、インダクタＬｋｂの電流がΔＩだけ減少する。

なお、図７では、時刻ｔ３以降もＳＷ素子Ｓｋａをオンし続けたと仮定した場合のＳＷ素子Ｓｋａの電流を破線で示してある。この場合、ＳＷ素子Ｓｋａの電流が時刻ｔ２の時と同じ電流になる時刻をｔ４とすると、時刻ｔ２からｔ４までの時間が共振周期Ｔｒに相当し、時刻ｔ２からｔ３までの時間、即ちＳＷ素子Ｓｋａの実効的なオン時間Ｔｏｎが共振周期Ｔｒの３／４に相当する。共振周期Ｔｒは、以下の式（１）で表される。

Ｔｒ＝２π√（Ｌｒ１Ｃｒ１）・・・・・・・・・・・・・・・・・・・・・・・（１）
但し、
Ｌｒ１：インダクタＬｋａのインダクタンス
Ｃｒ１：キャパシタＣｋのキャパシタンス

一点鎖線で示されるＳＷ素子Ｓｋａの電流がゼロ以下となるのは時刻ｔａからｔｂまでの間であり、この間のどの時点でＳＷ素子ＳｋａをオフしてもＳＷ素子Ｓｋａの損失は実質的にゼロとなる。よって、本実施形態では、出力電流Ｉｏの大小に関わらず、ＳＷ素子Ｓｋａに流れる共振電流が極小となる時刻ｔ３でＳＷ素子Ｓｋａをオフする。

上述したように、時刻ｔ１からｔ２までの間、ＳＷ素子Ｓｋａには傾きがｄＩ／ｄｔ＝Ｖｉ／Ｌｒ１の電流が流れる。そして、時刻ｔ２におけるＳＷ素子Ｓｋａの電流Ｉｔ２（一点鎖線で示される場合は「Ｉｔ２」より少ない「（Ｉｔ２）」であるが、以下では何れの場合も「Ｉｔ２」で表す）は、インダクタＬｋｂの電流と等しくなる。この時のインダクタＬｋｂの電流はＩｏ−ΔＩ／２であるから、以下の式（２）が成立する。

Ｉｔ２＝Ｉｏ−ΔＩ／２
＝（Ｖｉ／Ｌｒ１）Ｔｉ・・・・・・・・・・・・・・・・・・・・・・・（２）
但し、
Ｉｏ：コンバータＣＶｋの出力電流の平均値
ΔＩ：コンバータＣＶｋの出力電流のリップル電流（ｐｅａｋ ｔｏ ｐｅａｋ）
Ｖｉ：コンバータＣＶｋの入力電圧
Ｌｒ１：インダクタＬｋａのインダクタンス
Ｔｉ：時刻ｔ１からｔ２までの時間（転流期間の長さ）

一方、インダクタＬｋｂのインダクタンスに対して、インダクタＬｋａのインダクタンスが無視できる場合、上記の共振電流の影響を無視すれば、コンバータＣＶｋの入出力電圧は、以下の式（３）及び式（４）で近似される関係にある。

Ｖｉ−Ｖｏ＝Ｌｒ２ΔＩ／Ｔｏｎ・・・・・・・・・・・・・・・・・・・・・・（３）
Ｖｏ／Ｖｉ＝Ｄ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（４）
但し、
Ｖｉ：コンバータＣＶｋの入力電圧
Ｖｏ：コンバータＣＶｋの出力電圧
Ｌｒ２：インダクタＬｋｂのインダクタンス
ΔＩ：コンバータＣＶｋの出力電流のリップル電流
Ｔｏｎ：ＳＷ素子Ｓｋａの実効的なオン時間
Ｄ：ＳＷ素子Ｓｋａのスイッチングの実効的なデューティ比

ここで、ＳＷ素子Ｓｋａのスイッチング周波数ｆｓの逆数であるスイッチング周期に実効的なデューティ比Ｄを乗じたものがＴｏｎであり、上述のとおりＴｏｎが（３／４）Ｔｒに相当するから、ｆｓは以下の式（５）で表される。更に、式（３）のＴｏｎは、ｆｓを用いて以下の式（６）で表される。

ｆｓ＝Ｄ／｛（３／４）Ｔｒ｝・・・・・・・・・・・・・・・・・・・・・・・（５）
Ｔｏｎ＝Ｄ（１／ｆｓ）・・・・・・・・・・・・・・・・・・・・・・・・・・（６）
但し、
ｆｓ：ＳＷ素子Ｓｋａのスイッチング周波数
Ｄ：ＳＷ素子Ｓｋａのスイッチングの実効的なデューティ比
Ｔｒ：共振周期
Ｔｏｎ：ＳＷ素子Ｓｋａの実効的なオン時間

式（３）に式（４）及び式（６）夫々を適用してＶｏ及びＴｏｎを消去することにより、以下の式（７）が得られる。

ΔＩ＝（Ｖｉ／Ｌｒ２）（１−Ｄ）Ｄ／ｆｓ・・・・・・・・・・・・・・・・・（７）

次に、式（７）を式（２）に代入することにより、以下の式（８）が得られる。

Ｔｉ＝（Ｌｒ１／Ｖｉ）｛Ｉｏ−Ｖｉ（１−Ｄ）Ｄ／（２Ｌｒ２ｆｓ）｝・・・・（８）

一方、ＳＷ素子ＳｋａをオンしてからＳＷ素子Ｓｋａに流れる電流が極小となるまでの時間、即ちＳＷ素子Ｓｋａのオン時間Ｔｍｉは、ＴｉにＴｏｎを加算した時間であり、上述のとおりＴｏｎがＴｒの３／４に相当するから、Ｔｍｉは式（８）の右辺と（３／４）Ｔｒとを用いて以下の式（９）で表される。このように、Ｔｉが算出されていれば、ＳＷ素子Ｓｋａをオンすべき時間であるオン時間Ｔｍｉを極めて容易に算出することが可能となる。

Ｔｍｉ＝（Ｌｒ１／Ｖｉ）｛Ｉｏ−Ｖｉ（１−Ｄ）Ｄ／（２Ｌｒ２ｆｓ）｝
＋（３／４）Ｔｒ・・・・・・・・・・・・・・・・・・・・・・・・・（９）

ＶｉはＡ／Ｄ変換器１６で検出され、Ｉｏは電流検出器Ａｋｂで検出され、Ｌｒ２及びＴｒは定数であるから、実効的なデューティ比Ｄ、即ち目標のデューティ比を式（９）に代入し、式（５）で算出したｆｓを式（９）に代入することにより、オン時間Ｔｍｉが算出される。そして、ＳＷ素子Ｓｋａのスイッチング周期Ｔｓは以下の式（１０）によって決定することができる。

Ｔｓ＝Ｔｏｎ／Ｄ・・・・・・・・・・・・・・・・・・・・・・・・・・・・（１０）
但し、
Ｔｓ：ＳＷ素子Ｓｋａのスイッチング周期
Ｔｏｎ：ＳＷ素子Ｓｋａの実効的なオン時間
Ｄ：ＳＷ素子Ｓｋａのスイッチングの実効的なデューティ比

上述のとおり、ＳＷ素子Ｓｋａの計算上のオン時間Ｔｍｉは式（９）によって算出されるが、インダクタＬｋａ、キャパシタＣｋ等の回路素子の回路定数が自身の温度変化等に応じて変動するため、実際にＳＷ素子Ｓｋａをオンすべきオン時間Ｐｋ＿ＴｏｎはＴｍｉに対してずれが生じる。ＳＷ素子Ｓｋａをオンした時点から共振電流が極小になるであろうと推定した時点までの計算上のオン時間Ｔｍｉだけオンした場合であっても、共振周期が理想的な周期よりも短くなればオン時間Ｔｍｉが長すぎる結果となり、共振周期が理想的な周期よりも長くなればオン時間Ｔｍｉが短すぎる結果となる。

図７を用いて説明したように、共振周期が理想的な周期であり、且つＳＷ素子Ｓｋａを計算上のオン時間Ｔｍｉだけオンした場合は、ＳＷ素子Ｓｋａの電圧が極小又は０Ｖに近い間にＳＷ素子Ｓｋａがオフするため、ＳＷ素子Ｓｋａのスイッチング損失が極小となる。一方、共振周期が理想的な周期に対して変動しているにもかかわらず、ＳＷ素子Ｓｋａを計算上のオン時間Ｔｍｉだけオンした場合は、ＳＷ素子Ｓｋａのスイッチング損失が上記極小の値より大きくなる蓋然性が高い。換言すれば、一般的には、ＳＷ素子Ｓｋａのスイッチング損失が極小となるようなオン時間の値が、計算上のオン時間Ｔｍｉとは異なる値として存在する。

そこで本実施形態では、ＳＷ素子Ｓｋａをオンするオン時間（以下、単にオン時間という）が計算上のオン時間Ｔｍｉ（共振周期の長さに応じた第１時間に相当）である場合と、Ｔｍｉよりも所定の微小時間の整数倍だけ長い時間（第２時間に相当）である場合とでコンバータＣＶｋの変換効率を算出してオン時間に対する変換効率の関係を導出する。この場合、上記整数の値を正又は負の値にして絶対値を時系列的に増大させる都度、変換効率を算出して比較判定することが好ましい。微小時間は、例えば発生器１５で生成されるＰＦＭ信号のオン期間の最小単位に等しくすればよい。判定結果により変換効率が低下することが示される場合は、上記整数の値の正負を反転させればよい。そして、判定結果により変換効率がより大きくなり、好ましくは極大となることが示されるオン時間を、実際にＳＷ素子Ｓｋａをオンすべきオン時間Ｐｋ＿Ｔｏｎに決定する。

以下では、上述した制御部１の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ１２に予め格納されている制御プログラムに従って、ＣＰＵ１１により実行される。図８は、コンバータＣＶｋのＳＷ素子Ｓｋａを実際にオンすべきオン時間Ｐｋ＿Ｔｏｎを算出するＣＰＵ１１の処理手順を示すメインルーチンのフローチャートである。また、図９は、１周期分変換のサブルーチンに係るＣＰＵ１１の処理手順を示すフローチャートであり、図１０は、効率算出のサブルーチンに係るＣＰＵ１１の処理手順を示すフローチャートである。

図９に示すサブルーチンでは、第ｋ相のＳＷ素子Ｓｋａが１スイッチング周期分だけオン／オフされる。図１０に示すサブルーチンでは、第ｋ相のコンバータＣＶｋの変換効率が算出される。これらのサブルーチンが呼び出された場合、ｋの値が適時参照される。なお、図９及び１０では、第ｋ相に係る処理であることを明示していない。

図８に示すメインルーチンは、電圧変換装置に降圧変換させる場合に、コンバータＣＶｋ（ｋ＝１，２・・ｍ）について適時起動される。但し、変換効率の算出ができるだけ正確に行われるようにするために、出力電流の変動が比較的少ないときに起動されることが好ましい。図中のｎはカウンタであり、初期値を０としてＲＡＭ１３に記憶される。図中のΔＴ及びＮは正の固定値である。なお、目標のデューティ比は、不図示の他の処理にて適時算出されている。

図８のメインルーチンが起動された場合、ＣＰＵ１１は、入力電圧をＡ／Ｄ変換器１６で変換して取り込む（Ｓ１１：以下、Ａ／Ｄ変換器１６及び１７による変換を省略して記載する）。ＣＰＵ１１は、更に、電流検出器Ａｋｂによる第ｋ相の出力電流の検出結果を取り込み（Ｓ１２）、式（９）によってオン時間Ｔｍｉ、即ち第１時間を算出して（推定部に相当）後の参照のためにＲＡＭ１３に記憶する（Ｓ１３）。第１時間の算出では、入力電圧Ｖｉと、電流検出器Ａｋｂで検出した出力電流Ｉｏと、目標のデューティ比（Ｄ）と、式（５）によって算出したスイッチング周波数ｆｓと、式（１）によって算出した共振周期Ｔｒと、その他の既知の定数とが用いられる。

次いで、ＣＰＵ１１は、算出した第１時間をこの時点での第ｋ相のスイッチング信号のオン時間Ｐｋ＿Ｔｏｎとし（Ｓ１４）、第１時間を引数として（Ｓ１５）１周期分変換に係るサブルーチンを呼び出して実行する（Ｓ１６）。ＣＰＵ１１は、更に、効率算出に係るサブルーチンを呼び出して実行し（Ｓ１７）、算出した第１の変換効率（以下、単に効率と言う）を後の参照のためにＲＡＭ１３に記憶する（Ｓ１８）。ステップＳ１４から、後述するステップＳ２３までが導出部に相当するが、導出部の実現方法がこれに限定されるものではない。例えば、第ｋ相のスイッチング信号のオン時間の変化に対する変換効率の変化率を導出してもよい。

次いで、ＣＰＵ１１は、前回のサブルーチン呼び出し時の引数に所定の微小時間ΔＴを加算した値を新たな引数とする（Ｓ２１）。ステップＳ２１の処理を繰り返し実行することは、引数の初期値である第１時間にΔＴを整数倍した時間を加算して第２時間とする処理を、整数の値を１，２，３，・・と時系列的に変化させて実行することと等価である。ＣＰＵ１１は、算出した引数に基づいて１周期分変換に係るサブルーチンを呼び出して実行する（Ｓ２２）。

ＣＰＵ１１は、更に、効率算出に係るサブルーチンを呼び出して実行し（Ｓ２３）、サブルーチンで算出した第２の変換効率（以下、単に効率と言う）が、ＲＡＭ１３に記憶した効率より高いか否かを判定する（Ｓ２４）。算出した効率が記憶した効率より高い場合（Ｓ２４：ＹＥＳ）、ＣＰＵ１１は、算出した効率をＲＡＭ１３に記憶して（Ｓ２５）更新すると共に、この時点での引数を第ｋ相のスイッチング信号のオン時間Ｐｋ＿Ｔｏｎとする（Ｓ２６：オン時間決定部に相当）。その後、ＣＰＵ１１は、カウンタｎを１だけインクリメントし（Ｓ２７）、引数としてのオン時間に対してΔＴを更に加算するために、ステップＳ２１に処理を移す。

一方、算出した効率が記憶した効率より高くない場合（Ｓ２４：ＮＯ）、ＣＰＵ１１は、微小時間ΔＴが正であるか否かを判定し（Ｓ２８）、正ではなく負である場合（Ｓ２８：ＮＯ）、ΔＴの符号を既に反転したものとして図８の処理を終了する。これに対し、ΔＴが正である場合（Ｓ２８：ＹＥＳ）、ＣＰＵ１１は、カウンタｎがＮ（例えば３）以上であるか否かを判定する（Ｓ２９）。これは、第１時間にΔＴを時系列的に加算して第２時間を特定する処理をＮ回以上実行したか否かを判定するものである。

カウンタｎがＮ以上である場合（Ｓ２９：ＹＥＳ）、ＣＰＵ１１は、効率の極大点を検出したものとして図８の処理を終了する。一方、カウンタｎがＮ以上ではない場合（Ｓ２９：ＮＯ）、ＣＰＵ１１は、オン時間を増大させることで効率が低下するものとして、ΔＴの符号を反転し（Ｓ３０）、ＲＡＭ１３に記憶した第１時間を引数として（Ｓ３１）ステップＳ２１に処理を移す。これにより、オン時間を時系列的に減少させて効率の極大値を検出することができる。ステップＳ３０でΔＴの符号を反転させた後に、ステップＳ２１の処理を繰り返し実行することは、第１時間からΔＴの絶対値を整数倍した時間を減算して第２時間とする処理を、整数の値を１，２，３，・・と時系列的に変化させて実行することと等価である。

なお、上述のメインルーチンのフローチャートでは、スイッチング周期の１周期毎にオン時間に微小時間ΔＴを加算したが、複数周期にわたって同じオン時間にして平均的な効率を算出し、算出した効率と記憶した効率とをステップＳ３５で比較判定するようにしてもよい。この場合の複数周期は、例えばキャパシタＣｏｕｔによるフィードバック系の遅れ時間を考慮して決定することが好ましい。

また、ＳＷ素子Ｓｋａのオン時間を計算上のオン時間Ｔｍｉとは異なる時間にするのは複数周期に１回に限定してもよい。更に、オン時間に加算する微小時間ΔＴを一定の大きさにせず、例えばΔＴの絶対値の初期値を比較的大きくしておき、時間の経過に応じてΔＴの絶対値を小さくするようにしてもよい。

更に、上述のメインルーチンのフローチャートでは、初めに第１時間に対してΔＴを加算し、後に第１時間に対してΔＴを減算したが、この加算及び減算の順序を逆にしてもよい。

図９に移って、ここではＳＷ素子Ｓｋａ及びＳｋｂの名称を省略せずに記載する。１周期分変換に係るサブルーチンが呼び出された場合、ＣＰＵ１１は、低圧側スイッチング素子Ｓｋｂをオフした（Ｓ４１）後に、高圧側スイッチング素子Ｓｋａをオンする（Ｓ４２）。これにより、コンバータＣＶｋが第１モードで動作し、インダクタＬｋａとキャパシタＣｋとで共振が生じる。

次いで、ＣＰＵ１１は、式（１０）によって第ｋ相のスイッチング周期Ｔｓを算出し（Ｓ４３）、第ｋ相の発生器１５に周期Ｔｓを設定する（Ｓ４４）と共に、第ｋ相の発生器１５に、引数として与えられたオン時間を設定する（Ｓ４５）。その後、ＣＰＵ１１は、第ｋ相の発生器１５のステータスを読み出してオン時間が経過したか否かを判定し（Ｓ４６）、オン時間が経過しない場合（Ｓ４６：ＮＯ）、オン時間が経過するまで待機する。

なお、式（１０）を用いてスイッチング周期Ｔｓを算出する場合、実効的なオン時間Ｔｏｎ（即ち（３／４）Ｔｒ）が既知であることが必要である。ここでは、前述のＴｉがＴｏｎと比較して十分小さいことを考慮し、式（９）により算出されるオン時間Ｔｍｉに相当するオン時間、即ち引数として与えられたオン時間を、Ｔｏｎに代えて式（１０）に代入する。

オン時間が経過した場合（Ｓ４６：ＹＥＳ）、ＣＰＵ１１は、高圧側スイッチング素子Ｓｋａをオフして（Ｓ４７）、コンバータＣＶｋを第２モードで動作させる。これにより、インダクタＬｋｂの還流電流をキャパシタＣｋ又は低圧側スイッチング素子Ｓｋｂに流すようにさせる。

次いで、ＣＰＵ１１は、第ｋ相の発生器１５のステータスを読み出して１周期が経過したか否かを判定し（Ｓ４８）、経過しない場合（Ｓ４８：ＮＯ）、低圧側スイッチング素子Ｓｋｂの電圧を検出し、検出した電圧が所定の電圧閾値より低いか否かを判定する（Ｓ４９）。検出した電圧が所定の電圧閾値より低くない場合（Ｓ４９：ＮＯ）、ＣＰＵ１１は、ステップＳ４８に処理を移す。

一方、検出した電圧が所定の電圧閾値より低い場合（Ｓ４９：ＹＥＳ）、ＣＰＵ１１は、低圧側スイッチング素子Ｓｋｂをオンして（Ｓ５０）ステップＳ４８に処理を移す。ここでの電圧閾値は、正の値であってもよいし、ゼロ又はゼロ以下の負の値であってもよい。なお、低圧側スイッチング素子Ｓｋｂが単なるダイオードである場合は、ステップＳ４９及びＳ５０をスキップすればよい。

図１０に移って、効率算出に係るサブルーチンが呼び出された場合、ＣＰＵ１１は、入力電圧を取り込み（Ｓ５１）、更に電流検出器Ａｋａによる第ｋ相の入力電流の検出結果を取り込んで（Ｓ５２）入力電力を算出する（Ｓ５３）。次いで、ＣＰＵ１１は、出力電圧を取り込み（Ｓ５４）、更に電流検出器Ａｋｂによる第ｋ相の出力電流の検出結果を取り込んで（Ｓ５５）出力電力を算出する（Ｓ５６）。その後、ＣＰＵ１１は、算出した出力電力を入力電力で除算してコンバータＣＶｋの変換効率を算出し（Ｓ５７）、呼び出されたルーチンにリターンする。

以上の図８〜１０に示す処理により算出される第ｋ相のスイッチング信号のオン時間Ｐｋ＿Ｔｏｎは、一般的にはコンバータＣＶｋによって異なっている。一方、第ｋ相のコンバータＣＶｋの降圧比を目標のデューティ比（Ｄ）に応じた値にするために、第ｋ相のスイッチング周期Ｐｋ＿Ｔｓは、目標のデューティ比（Ｄ）を用いて以下の式（１１）により算出される。

Ｐｋ＿Ｔｓ＝Ｐｋ＿Ｔｏｎ／Ｄ・・・・・・・・・・・・・・・・・・・・・・（１１）
但し、
Ｐｋ＿Ｔｏｎ：第ｋ相のスイッチング信号のオン時間

式（１１）は、コンバータＣＶｋによってスイッチング周期が異なることを意味する。この場合、各相のコンバータＣＶ１，ＣＶ２・・ＣＶｍの出力電流に含まれるリップル電流が均等に分散されないため、多相コンバータに構成する効果が減殺される。そこで、本実施形態では、各相のスイッチング周期Ｐｋ＿Ｔｓ（ｋ＝１，２・・ｍ）の平均的なスイッチング周期Ｔａｖを以下の式（１２）によって算出し、Ｔａｖを各相に共通のスイッチング周期とする。

Ｔａｖ＝（Ｐ１＿Ｔｓ＋Ｐ２＿Ｔｓ＋・・＋Ｐｍ＿Ｔｓ）／ｍ・・・・・・・・（１２）

制御部１は、各相に共通のスイッチング周期を算出した上で、各相のスイッチング信号のオン期間の位相を均等に分散させる。図１１は、各相のスイッチング信号を例示するタイミングチャートである。図１１に示す３つのタイミングチャートは、何れも同一の時間軸（ｔ）を横軸にしてあり、図の上段から順に、第１相、第ｋ相及び第ｍ相のスイッチング信号を示す。第１相、第ｋ相及び第ｍ相夫々のスイッチング信号のオン時間をＰ１＿Ｔｏｎ、Ｐｋ＿Ｔｏｎ及びＰｍ＿Ｔｏｎで表す。各相のスイッチング周期Ｔａｖは共通である。

第１相のスイッチング信号のオン期間の開始時点から次のスイッチング周期におけるオン期間の開始時点までの位相差が２πであるから、相番号が隣り合うスイッチング信号は、２π／ｍずつ位相が異なる。一方、各相のスイッチング信号の周期がＴａｖで表されるから、隣り合う相番号のスイッチング信号についてオン期間の開始時点の時間差はＴａｖ／ｍとなる。即ち、第ｋ相及び第ｍ相夫々のスイッチング信号は、第１相のスイッチング信号に対して｛Ｔａｖ／ｍ｝（ｋ−１）及び｛Ｔａｖ／ｍ｝（ｍ−１）だけ遅れている。

次に、各相のスイッチング周期Ｔａｖが変化する場合における各相のスイッチング信号の相間の位相関係について説明する。ここでは、簡単のためにｍ＝２とする。即ち、第１相及び第２相のスイッチング信号の位相差はπである。また、違いを明確にするために、各相のスイッチング信号の周波数を２倍に上昇させる場合と、１／２に低下させる場合とについて説明する。

図１２は、第１相及び第２相のスイッチング信号の時間関係を例示するタイミングチャートである。図１２では時間軸を横軸にしてあり、上段及び下段夫々における２つのタイミングチャートは、スイッチング信号の周波数を上昇及び低下させる場合に対応している。第１相及び第２相夫々のスイッチング信号における時系列的なオン期間をａｊ及びｂｊ（ｊは整数）で表す。ｊが同一である場合、オン期間ａｊ及びｂｊはＰＦＭ制御が行われる制御周期が対応している。

図中の横軸上の数字は、オン期間の開始時点からの相対的な時間を示す数値である。具体的には、図の上段にてスイッチング信号の周波数が上昇する前のスイッチング周期の長さが１６であるのに対し、スイッチング信号の周波数が上昇した後のスイッチング周期の長さは８である。また、図の下段にてスイッチング信号の周波数が低下する前のスイッチング周期の長さが８であるのに対し、スイッチング信号の周波数が低下した後のスイッチング周期の長さは１６である。

図１２に一部を破線で示すとおり、従来、第１相のスイッチング信号と第２相のスイッチング信号とを対にして発生させる構成が一般的である。即ち、第１相のスイッチング信号のオン期間ａ２より後に周波数を上昇又は低下させる場合、第２相のスイッチング信号については、周波数を変化させる直前のスイッチング周期の終了後に、オン期間（ｂ２）から始まるスイッチング周期を開始させる。このため、図１２の上段に示すように、第１相のスイッチング信号のオン期間ａ３と、第２相のスイッチング信号のオン期間（ｂ２）とに重なりが生じる場合があり、コンバータＣＶ１及びＣＶ２の出力電流の増加期間に重なりが生じて、リップル電流が増大するという問題があった。

そこで、本実施形態では、第１相のスイッチング信号のオン期間ａ２より後に周波数を上昇又は低下させる場合、第２相のスイッチング信号については、周波数を変化させる直前のスイッチング周期の終了前に、オン期間ｂ２から始まるスイッチング周期を開始させる。即ち、変化後のスイッチング信号の周波数基準で、オン期間ｂ２の位相をオン期間ａ２の位相よりも２π／ｍ（ここではｍ＝２であるから、位相差はπに等しい）だけ遅らせる。これにより、第２相のスイッチング信号のオン期間ｂ２より後に第１相及び第２相のスイッチング信号が同一の周波数となり、且つπだけ異なる位相差となる。

次に、図１２に示す場合を一般化して説明する。順次生起する全ｍ相のスイッチング信号の周波数を変化させる場合、任意に選択した一の相のスイッチング信号から周波数を変化させ始めることが可能であるが、ここでは簡単のために第１相のスイッチング信号から順次周波数を変化させる。図１３は、第１相及び第ｋ相のスイッチング信号の信号幅、周期及び相間の時間差を文字変数で示す説明図であり、図１４は、共通の周期を有する各相のスイッチング信号を発生させるＣＰＵ１１の処理手順を示すフローチャートである。

図１３に示す第１相及び第ｋ相のスイッチング信号は、何れも同一の時間軸を横軸にしてある。図中の横軸上の数字がオン期間の開始時点からの相対的な時間を示す数値である点と、第１相及び第ｋ相夫々のスイッチング信号における時系列的なオン期間をａｊ及びｂｊで表す点と、第１相のスイッチング信号のオン期間ａ２より後に周波数を上昇させる点とは、図１２に示すタイミングチャートの上段の場合と同様である。図１３では、スイッチング信号の周波数を上昇させる場合について図示してあるが、スイッチング信号の周波数を低下させる場合についても、信号幅、周期及び相間の時間差夫々を示す文字変数は同様である。

第１相及び第ｋ相夫々のスイッチング信号のオン期間の長さ（即ちオン時間）をＰ１＿Ｔｏｎ及びＰｋ＿Ｔｏｎとし、各相の平均的なスイッチング周期をＴａｖとする。第１相及び第ｋ相夫々のスイッチング信号について、周波数を上昇させる前のオン時間をＰ１＿Ｔｏｎ（ｎ−１）及びＰｋ＿Ｔｏｎ（ｎ−２），Ｐｋ＿Ｔｏｎ（ｎ−１）で表し、周波数を上昇させた後のオン時間をＰ１＿Ｔｏｎ（ｎ）及びＰｋ＿Ｔｏｎ（ｎ）で表す。また、各相の平均的なスイッチング周期について、周波数を上昇させる前のスイッチング周期をＴａｖ（ｎ−２），Ｔａｖ（ｎ−１）で表し、周波数を上昇させた後のスイッチング周期をＴａｖ（ｎ）で表す。

例えば、Ｔａｖ（ｎ−１）は、式（１２）により、Ｐ１＿Ｔｏｎ（ｎ−１），Ｐ２＿Ｔｏｎ（ｎ−１）・・Ｐｍ＿Ｔｓ（ｎ−１）の総和をｍで除して算出される。同様に、Ｔａｖ（ｎ）は、Ｐ１＿Ｔｏｎ（ｎ），Ｐ２＿Ｔｏｎ（ｎ）・・Ｐｍ＿Ｔｓ（ｎ）の総和をｍで除して算出される。周波数を変化させる前のオン期間ａ１とオン期間ｂ１との時間差は、Ｔａｖ（ｎ−１）を更にｍで除した相間の時間差を（ｋ−１）回だけ累積した値となる。同様に周波数を変化させるときのオン期間ａ２とオン期間ｂ２との時間差は、Ｔａｖ（ｎ）を更にｍで除した相間の時間差を（ｋ−１）回だけ累積した値となる。これにより、第ｋ相のオン期間ｂ２は従来例より早く生起するため、第ｋ相のオン期間ｂ１及びｂ２の時間差は、第１相のオン期間ａ１及びａ２の時間差より「α」だけ短縮される。

以下では、上述した制御部１の動作を、図１４に処理手順を示すフローチャートを用いて説明する。図１４の処理は、図８から図１０までの処理によって各相のスイッチング信号のオン時間Ｐｋ＿Ｔｏｎ（ｎ）（ｋ＝１，２・・ｍ）が算出された後に、第１相のスイッチング信号のオン期間の立ち上がりで起動される。図１４では、スイッチング周期を単に周期と表記する。なお、図１４の処理では、低圧側スイッチング素子Ｓｋｂがダイオードである場合を想定しており、低圧側スイッチング素子Ｓｋｂに対する制御信号は発生しない。

図１４の処理が起動された場合、ＣＰＵ１１は、ｋを１に初期化した（Ｓ６１）後、式（１１）により、第ｋ相のオン時間Ｐｋ＿Ｔｏｎ（ｎ）を目標のデューティ比（Ｄ）で除して、第ｋ相のスイッチング周期Ｐｋ＿Ｔｓを算出する（Ｓ６２：算出部に相当）。その後、ＣＰＵ１１は、ｋを１だけインクリメントし（Ｓ６３）、ｋがｍ＋１であるか否かを判定する（Ｓ６４）。ｋがｍ＋１ではない場合（Ｓ６４：ＮＯ）、ＣＰＵ１１は、ステップＳ６２に処理を移す。

一方、ｋがｍ＋１である場合（Ｓ６４：ＹＥＳ）、即ち各相のスイッチング周期Ｐｋ＿Ｔｓを全て算出した場合、ＣＰＵ１１は、第１相から第ｍ相までのスイッチング周期Ｐ１＿Ｔｓ，Ｐ２＿Ｔｓ・・Ｐｍ＿Ｔｓの和を算出して周期の総和とする（Ｓ６５）。その後、ＣＰＵ１１は、式（１２）により、周期の総和をｍで除して周期の平均値Ｔａｖ（ｎ）を算出し（Ｓ６６：周期決定部に相当）、更に周期の平均値Ｔａｖ（ｎ）をｍで除して各相のスイッチング信号のオン期間の時間差（以下、単にオン期間の時間差という）を算出する（Ｓ６７）。

次いで、ＣＰＵ１１は、再びｋを１に初期化した（Ｓ６８）後、第ｋ相の発生器１５に周期の平均値Ｔａｖ（ｎ）を設定する（Ｓ６９）と共に、第ｋ相の発生器１５に第ｋ相のオン時間Ｐｋ＿Ｔｏｎ（ｎ）を設定する（Ｓ７０）。その後、ＣＰＵ１１は、ｋを１だけインクリメントし（Ｓ７１）、ｋがｍ＋１であるか否かを判定する（Ｓ７２）。ｋがｍ＋１である場合（Ｓ７２：ＹＥＳ）、即ち各相の発生器１５全てに周期とオン時間とを設定した場合、ＣＰＵ１１は、図１４の処理を終了する。

一方、ｋがｍ＋１ではない場合（Ｓ７２：ＮＯ）、ＣＰＵ１１は、ステップＳ６７で算出したオン期間の時間差をタイマ１４に設定して、オン期間の時間差の計時を開始する（Ｓ７３）。その後、ＣＰＵ１１は、計時を終了したか否かを判定し（Ｓ７４）、終了しない場合（Ｓ７４：ＮＯ）、計時を終了するまで待機する。計時を終了した場合（Ｓ７４：ＹＥＳ）、ＣＰＵ１１は、ステップＳ６９からＳ７４までの処理を繰り返すために、ステップＳ６９に処理を移す。

以上のように本実施形態によれば、ｍ個並列に接続されたコンバータＣＶ１，ＣＶ２・・ＣＶｍの各相にて、ＳＷ素子Ｓｋａと、インダクタＬｋａと、両端にキャパシタＣｋが接続されたＳＷ素子Ｓｋｂと（ｋ＝１，２・・ｍ）がこの順序で接続されており、インダクタＬｋａ及びＳＷ素子Ｓｋｂの接続点にインダクタＬｋｂの一端が接続されている。制御部１が各相のＳＷ素子Ｓｋａを位相が異なるスイッチング信号でオン／オフすることにより、各コンバータＣＶｋの高圧側に入力された電圧がＰＦＭ制御によって降圧されて低圧側で合成される。

制御部１は、各相のコンバータＣＶｋについて、インダクタＬｋａ及びキャパシタＣｋによる共振電流の共振周期の長さに応じた計算上のオン時間Ｔｍｉ（第１時間）を中心にスイッチング信号のオン時間を変化させてオン時間と変換効率との関係を各別に導出し、導出結果に基づいて本願の課題を解決すべく各相のスイッチング信号の実際的なオン時間Ｐｋ＿Ｔｏｎを各別に決定する。この結果、各相のコンバータＣＶｋの効率が個別に改善されると共に、決定されたオン時間と目標のデューティ比（Ｄ）とに応じて各相のスイッチング周期Ｐｋ＿Ｔｓが各別に定まる。続いて制御部１は、各相のスイッチング周期Ｐｋ＿Ｔｓについて、例えば平均的な値を算出して各相に共通するスイッチング周期Ｔａｖを決定する。これにより、最終的に各相のスイッチング周期がＴａｖに統一されるため、各相のコンバータＣＶｋがバランス良く動作する。従って、所謂ソフトスイッチングを行うコンバータＣＶ１，ＣＶ２・・ＣＶｍが多相に接続された電圧変換装置で各相の共振周期が個別に変動した場合であっても、各コンバータＣＶｋの損失を個別に低減しつつ、各相を合成する効果を維持することが可能となる。

また、本実施形態によれば、例えば目標のデューティ比（Ｄ）を変更したことに伴って各相のスイッチング信号に共通的な周波数Ｔａｖを変化させる場合、順次生起する各相のスイッチング信号のオン期間について、相間の位相差を２π／ｍとする。従って、スイッチング信号の周波数を変化させ始めてから１周期以内に、各相のスイッチング信号のオン期間を均等な位相差２π／ｍで順次生起させることが可能となる。

更に、本実施形態によれば、インダクタＬｋａ及びキャパシタＣｋによる共振電流の共振周期の長さに応じた第１時間だけＳＷ素子Ｓｋａをオンした場合に、コンバータＣＶｋの第１の変換効率を算出し、次に第１時間とは異なる第２時間だけＳＷ素子Ｓｋａをオンした場合に、コンバータＣＶｋの第２の変換効率を算出する。そして、第１の変換効率よりも第２の変換効率の方が高いことが示される場合に、第２時間を、実際にＳＷ素子Ｓｋａをオンすべきオン時間Ｐｋ＿Ｔｏｎと決定する。これにより、ＳＷ素子Ｓｋａを計算上のオン時間Ｔｍｉだけオンした場合と比較して、コンバータＣＶｋの実際の変換効率を高めることが可能となる。

更に、本実施形態によれば、ＳＷ素子Ｓｋａをオンした時点から共振電流が極小になるであろうと推定した時点までの時間を第１時間とするため、共振周期が理想的な周期である場合を中心にして、変換効率がより高くなるオン時間Ｐｋ＿Ｔｏｎを探索することが可能となる。

更に、本実施形態によれば、ＳＷ素子Ｓｋａをオンしてから上記共振電流が極小となるまでの時間を式に基づいて推定することが可能となる。

１ 制御部
１１ ＣＰＵ
１２ ＲＯＭ
１３ ＲＡＭ
１４ タイマ
１５ 発生器
１６、１７ Ａ／Ｄ変換器
Ａ１ａ、Ａ２ａ・・Ａｍａ、Ａ１ｂ、Ａ２ｂ・・Ａｍｂ 電流検出器
ＣＶ１、ＣＶ２・・ＣＶｍ コンバータ
Ｓ１ａ、Ｓ２ｂ・・Ｓｍａ、Ｓ１ｂ、Ｓ２ｂ・・Ｓｍｂ ＳＷ素子
Ｌ１ａ、Ｌ２ａ・・Ｌｍａ、Ｌ１ｂ、Ｌ２ｂ・・Ｌｍｂ インダクタ
Ｃ１、Ｃ２・・Ｃｍ キャパシタ
ＤＣ１、ＤＣ２・・ＤＣｍ 駆動回路
Ｃｏｕｔ コンデンサ
Ｈ、Ｌ、Ｇ 端子

Claims (7)

1. 第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するｍ相（ｍは２以上の自然数）の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン／オフする制御部を備える電圧変換装置であって、
   前記制御部は、
   各相の電圧変換回路について、前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出する導出部と、
   該導出部の導出結果に基づいて、各相のスイッチング信号のオン時間を決定するオン時間決定部と、
   該オン時間決定部で決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出する算出部と、
   該算出部で算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する周期決定部と
   を有する電圧変換装置。
2. 前記制御部は、前記スイッチング信号の周波数を変化させる場合、各相のスイッチング信号のオン期間の位相を、変化後の周波数を基準にして２π／ｍずつ順次異ならせる移相部を更に有する請求項１に記載の電圧変換装置。
3. 前記導出部は、前記第１時間及び該第１時間とは異なる第２時間だけ前記高圧側スイッチング素子をオンして前記変換効率を夫々算出し、
   前記オン時間決定部は、前記導出部の導出結果により、前記第２時間だけオンした方が変換効率が高い場合に、前記第２時間をオン時間に決定する
   請求項１又は２に記載の電圧変換装置。
4. 前記制御部は、前記高圧側スイッチング素子をオンしてから前記共振電流が極小となるまでの時間を推定して前記第１時間とする推定部を更に有する請求項１から３の何れか１項に記載の電圧変換装置。
5. 前記推定部は、以下の式に基づいて前記第１時間を算出する請求項４に記載の電圧変換装置。
   Ｔｍｉ＝（Ｌｒ１／Ｖｉ）｛Ｉｏ−Ｖｉ（１−Ｄ）Ｄ／（２Ｌｒ２ｆｓ）｝
   ＋（３／４）Ｔｒ
   但し、
   Ｔｍｉ：前記第１時間
   Ｌｒ１：前記第１インダクタのインダクタンス
   Ｖｉ：前記電圧変換回路の入力電圧
   Ｉｏ：前記電圧変換回路の出力電流
   Ｄ：前記高圧側スイッチング素子の目標のデューティ比
   Ｌｒ２：前記第２インダクタのインダクタンス（Ｌｒ２＞＞Ｌｒ１）
   ｆｓ：前記高圧側スイッチング素子のスイッチング周波数
   Ｔｒ：２π√（Ｌｒ１Ｃｒ１）
   Ｃｒ１：前記キャパシタのキャパシタンス
6. 第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するｍ相（ｍは２以上の自然数）の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路を制御する方法であって、
   前記制御部は、
   各相の電圧変換回路について、前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出し、
   導出結果に基づいて、各相のスイッチング信号のオン時間を決定し、
   決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出し、
   算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する電圧変換回路の制御方法。
7. 第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを夫々有するｍ相（ｍは２以上の自然数）の電圧変換回路、及び各相の高圧側スイッチング素子を位相が異なるスイッチング信号でオン／オフする制御部を備える電圧変換装置における前記制御部に前記電圧変換回路を制御させるためのコンピュータプログラムであって、
   前記制御部を、
   各相の電圧変換回路について、前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間をオン時間の基準にして、前記スイッチング信号のオン時間に対する変換効率の関係を導出する導出部、
   該導出部の導出結果に基づいて、各相のスイッチング信号のオン時間を決定するオン時間決定部、
   該オン時間決定部で決定したオン時間に基づいて、各相のスイッチング信号の周期を各別に算出する算出部、及び
   該算出部で算出した周期に基づいて、各相のスイッチング信号に共通する周期を決定する周期決定部
   として機能させるコンピュータプログラム。

Images