WO2018042585A1 - 半導体装置の測定方法 - Google Patents
半導体装置の測定方法 Download PDFInfo
- Publication number
- WO2018042585A1 WO2018042585A1 PCT/JP2016/075618 JP2016075618W WO2018042585A1 WO 2018042585 A1 WO2018042585 A1 WO 2018042585A1 JP 2016075618 W JP2016075618 W JP 2016075618W WO 2018042585 A1 WO2018042585 A1 WO 2018042585A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor device
- region
- conductivity type
- anode
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 163
- 238000000691 measurement method Methods 0.000 title abstract description 10
- 239000000523 sample Substances 0.000 claims abstract description 123
- 239000010410 layer Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000002344 surface layer Substances 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims description 45
- 239000002019 doping agent Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000012360 testing method Methods 0.000 abstract description 38
- 230000006378 damage Effects 0.000 abstract description 37
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 32
- 229910010271 silicon carbide Inorganic materials 0.000 description 31
- 238000005259 measurement Methods 0.000 description 24
- 230000000694 effects Effects 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 239000010936 titanium Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Definitions
- the technology disclosed in this specification relates to a method for measuring a semiconductor device.
- Patent Document 1 As described in Japanese Unexamined Patent Application Publication No. 2014-229651, spot breakage may occur due to crystal defects in SiC when a test is applied to apply a high voltage.
- the conventional semiconductor chip has a uniform structure in which the current flows.
- the spot destruction may occur near the probe needle for measurement.
- This spot breakage occurs due to thermal breakage when a positive feedback occurs such that a high leak current is generated starting from a crystal defect and heat is generated, and the leak current is increased by the heat generation.
- the present invention relates to a technique for suppressing the occurrence of spot breakage in the vicinity of a probe needle.
- a first aspect of the technology disclosed in the specification of the present application is a method for measuring a semiconductor device in which a voltage is applied to the semiconductor device using a probe needle, and the semiconductor device is a semiconductor substrate of a first conductivity type. And an epitaxial layer of a first conductivity type formed on the upper surface of the semiconductor substrate, and at least one second conductivity type formed partially on the surface layer of the epitaxial layer with a contour.
- a second conductivity type region a Schottky electrode formed over the upper surface of the epitaxial layer and the upper surface of the second conductivity type region; an anode electrode formed on the upper surface of the Schottky electrode; A cathode electrode formed on a lower surface, and the probe needle is in contact with the upper surface of the anode electrode in a range where the outline of at least one second conductivity type region is formed in a plan view.
- a second aspect of the technology disclosed in the specification of the present application is a method for measuring a semiconductor device in which a voltage is applied to the semiconductor device using a probe needle, and the semiconductor device is of the first conductivity type.
- a second Schottky electrode formed at least one and having a higher Schottky barrier to the epitaxial layer than the first Schottky electrode, an upper surface of the first Schottky electrode, and the second An anode electrode formed on the upper surface of the Schottky electrode, and a cathode electrode formed on the lower surface of the semiconductor substrate.
- one of said second Schottky electrode is formed, in contact with the upper surface of the anode electrode, applying a voltage.
- a first aspect of the technology disclosed in the specification of the present application is a method for measuring a semiconductor device in which a voltage is applied to the semiconductor device using a probe needle, and the semiconductor device is a semiconductor substrate of a first conductivity type. And an epitaxial layer of a first conductivity type formed on the upper surface of the semiconductor substrate, and at least one second conductivity type formed partially on the surface layer of the epitaxial layer with a contour.
- a second conductivity type region a Schottky electrode formed over the upper surface of the epitaxial layer and the upper surface of the second conductivity type region; an anode electrode formed on the upper surface of the Schottky electrode; A cathode electrode formed on a lower surface, and the probe needle is in contact with the upper surface of the anode electrode in a range where the outline of at least one second conductivity type region is formed in a plan view.
- a second aspect of the technology disclosed in the specification of the present application is a method for measuring a semiconductor device in which a voltage is applied to the semiconductor device using a probe needle, and the semiconductor device is of the first conductivity type.
- a second Schottky electrode formed at least one and having a higher Schottky barrier to the epitaxial layer than the first Schottky electrode, an upper surface of the first Schottky electrode, and the second An anode electrode formed on the upper surface of the Schottky electrode, and a cathode electrode formed on the lower surface of the semiconductor substrate.
- one of said second Schottky electrode is formed, in contact with the upper surface of the anode electrode, applying a voltage. According to such a configuration, it is possible to suppress the occurrence of spot breakage in the vicinity of the probe needle.
- FIG. 1 is a plan view schematically illustrating a partial structure of a semiconductor device according to an embodiment. It is sectional drawing which illustrates schematically the whole structure of the semiconductor device regarding embodiment. It is sectional drawing for demonstrating the arrangement
- FIG. 1 is a plan view schematically illustrating a structure of a semiconductor device according to an embodiment. It is a figure which illustrates the relationship between the magnitude
- FIG. 29 is a plan view of the structure illustrated in FIG. 28.
- the first conductivity type is n-type and the second conductivity type is p-type.
- FIG. 28 is a cross-sectional view illustrating the state of the semiconductor device when spot destruction occurs.
- FIG. 29 is a plan view of the structure illustrated in FIG.
- FIG. 30 is a diagram illustrating the state of the spot destruction 22.
- the semiconductor device includes an n + type silicon carbide semiconductor substrate 1, an n ⁇ type epitaxial layer 2 formed on the upper surface of n + type silicon carbide semiconductor substrate 1, and The Schottky electrode 11 formed on the upper surface of the epitaxial layer 2 and the anode electrode 12 formed on the upper surface of the Schottky electrode 11 are provided.
- the semiconductor device includes a p-type termination breakdown voltage holding layer 91 formed on the surface layer of the epitaxial layer 2 with the Schottky electrode 11 in plan view.
- the termination breakdown voltage holding layer 91 is joined to the Schottky electrode 11 in a part of the region.
- the semiconductor device includes a termination protective film 92 formed so as to cover Schottky electrode 11 and anode electrode 12, and cathode electrode 13 formed on the lower surface of silicon carbide semiconductor substrate 1.
- a plurality of probe needles 21 are in contact with the upper surface of the anode electrode 12 of the semiconductor device according to the present embodiment.
- a spot break 22 may occur near the probe needle 21 in some cases.
- FIG. 31, FIG. 32, and FIG. 33 are cross-sectional views for explaining the occurrence mechanism of spot destruction.
- a plurality of probe needles 21 are in contact with the upper surface of the anode electrode 12 of the semiconductor device. Then, a high voltage is applied through the probe needle 21.
- a high leakage current 24 is generated starting from the crystal defect 23.
- the size of the arrow indicating the leakage current 24 indicates the approximate amount of leakage current.
- the portion where the high leakage current is generated generates heat. Then, when a positive feedback that further leak current is generated at the location, thermal destruction, that is, spot destruction 22 occurs.
- FIG. 1 is a cross-sectional view schematically illustrating a partial structure of a semiconductor device according to the present embodiment, specifically, a Schottky barrier diode (SBD).
- FIG. 2 is a plan view schematically illustrating a partial structure of the semiconductor device according to the present embodiment.
- FIG. 1 corresponds to the AB cross-sectional view of FIG.
- FIG. 3 is a cross-sectional view schematically illustrating the entire structure of the semiconductor device according to this embodiment.
- An area X surrounded by a dotted line in FIG. 3, that is, an effective area corresponds to the range of the partial structure illustrated in FIG.
- the semiconductor device according to the present embodiment is formed on n + type silicon carbide semiconductor substrate 1, n ⁇ type epitaxial layer 2 formed on the upper surface of n + type silicon carbide semiconductor substrate 1, and on the upper surface of epitaxial layer 2.
- the Schottky electrode 11 and an anode electrode 12 formed on the upper surface of the Schottky electrode 11 are provided.
- the Schottky electrode 11 is made of, for example, Ti.
- a silicon carbide semiconductor device will be described, but the semiconductor device is not limited to a silicon carbide semiconductor device.
- the semiconductor device includes a p-type semiconductor layer formed while being entirely bonded to the Schottky electrode 11 in the inside including the surface of the epitaxial layer 2, that is, in a part of the surface layer of the epitaxial layer 2. That is, the anode p-type region 3 is provided.
- the anode p-type region 3 is a p-type region as a whole in the outline in plan view.
- the Schottky electrode 11 is formed so as to cover the upper surface of the epitaxial layer 2 and the upper surface of the anode p-type region 3.
- the anode p-type region 3 is formed below the anode electrode 12, but in FIG. 2, for convenience of explanation, the anode p-type region 3 is illustrated in a transmitting manner.
- a p-type termination withstand voltage holding layer formed on the surface layer of the epitaxial layer 2 with the anode p-type region 3 in plan view. 91 is provided.
- the termination breakdown voltage holding layer 91 is joined to the Schottky electrode 11 in a part of the region.
- the entire structure of the semiconductor device according to the present embodiment illustrated in FIG. 3 is formed on the bottom protective film 92 formed so as to cover the Schottky electrode 11 and the anode electrode 12 and the lower surface of the silicon carbide semiconductor substrate 1. And a cathode electrode 13.
- a plurality of probe needles 21 are in contact with the upper surface of the anode electrode 12 of the semiconductor device according to the present embodiment illustrated in FIG.
- the positions where the probe needles 21 are in contact with each other overlap with the region where the anode p-type region 3 is located in plan view, as illustrated in FIG.
- At least one anode p-type region 3 exists in a part of the Schottky junction, that is, a part of the lower surface of the Schottky electrode 11.
- the distance between adjacent anode p-type regions 3 is the width of a depletion layer extending from the anode p-type region 3 when a rated voltage in the direction opposite to the forward direction is applied. Greater than twice.
- 4, 5, and 6 are cross-sectional views for explaining the arrangement interval of the anode p-type region 3. 4, 5, and 6, the depletion layer 4 that is generated when a rated voltage in a direction opposite to the forward direction is applied is illustrated.
- the distance Y between the adjacent anode p-type regions 3 is the width of the depletion layer 4 extending from the anode p-type region 3 when a rated voltage in the direction opposite to the forward direction is applied. It is assumed that it is larger than twice W1.
- the distance between the anode p-type region 3 and the terminal breakdown voltage holding layer 91 is also twice the width W1 of the depletion layer 4 extending from the anode p-type region 3 when a rated voltage in the direction opposite to the forward direction is applied. Bigger than.
- the rated voltage is V
- the epitaxial concentration is Nd
- the width of the depletion layer 4 is W
- the distance between adjacent anode p-type regions 3 is d
- the dielectric constant of the semiconductor is ⁇
- the elementary quantity is q
- the depletion layer 4 extending in the in-plane direction of the semiconductor wafer reaches from the region where the anode p-type region 3 is formed, and the depletion in the region where the anode p-type region 3 is not formed.
- the width W3 of the layer 4 is wider than the width W2 of the depletion layer 4 in FIG.
- spot breakdown occurs due to thermal breakage due to leakage current. Therefore, spot breakdown can be suppressed with a structure that reduces the crystal defects that are the starting points of high leakage current and the leakage current in the vicinity thereof.
- a silicon carbide semiconductor when an electrode having a low Schottky barrier that is practical as a Schottky barrier diode, for example, an electrode made of Ti or the like having a barrier height of about 0.95 eV is used, the difference in the barrier height of the junction Due to the difference in the generation mechanism of the leakage current, the pn junction having a barrier height of about 2.5 eV has a lower leakage current than the Schottky junction.
- test for applying a high voltage refers to, for example, a test for applying a voltage of 50 V or more in the reverse direction.
- the probe needle 21 When performing measurement by applying a high voltage to the semiconductor device, the probe needle 21 is placed within a range where the anode p-type region 3 exists immediately below the anode electrode 12, as illustrated in FIGS. Make contact. That is, the probe needle 21 is brought into contact with the upper surface of the anode electrode 12 within a range where the outline of the anode p-type region 3 is formed in plan view. As a result, spot breakage hardly occurs in the vicinity of the probe needle 21.
- FIG. 7 is a cross-sectional view schematically illustrating the structure of the semiconductor device according to this embodiment.
- FIG. 8 is a plan view schematically illustrating the structure of the semiconductor device according to this embodiment.
- FIG. 7 corresponds to the AB cross-sectional view of FIG.
- the size of the anode p-type region 3 is preferably larger than the cross-sectional size of the probe needle 21.
- FIG. 9 which is a diagram illustrating the relationship between the size of the anode p-type region 3 and the cross-sectional size of the probe needle 21, for example, the size of the range in which the spot breakdown 22 occurs is 100 ⁇ m in diameter. If the size of the contact region between the probe needle 21 and the anode electrode 12 is 200 ⁇ m in diameter and the positional accuracy of the probe needle 21 is 50 ⁇ m, the size of the anode p-type region 3 may be 400 ⁇ m or more.
- the anode p-type region 3 has a higher on-voltage than the Schottky junction. For this reason, when a current flows in the forward direction, the on-resistance of the Schottky barrier diode is increased.
- the size of the anode p-type region 3 is small, and it is desirable that the anode p-type region 3 has a minimum size that can protect the probe needle 21.
- the probe needle 21 does not need to be in contact with the entire region where the anode p-type region 3 is located below the electrode, and is in contact with a part of the region where the anode p-type region 3 is located. Also good. However, as described above, since the anode p-type region 3 increases the on-resistance of the Schottky barrier diode, it is desirable that the number of the anode p-type regions 3 be small, and the minimum necessary to protect the probe needle 21. It is desirable to make the number of
- 10 and 11 are cross-sectional views for explaining the arrangement interval of the anode p-type region 3. 10 and 11, the depletion layer 4 generated when a rated voltage in the direction opposite to the forward direction is applied is illustrated.
- the distance Y between the adjacent anode p-type regions 3, and further the distance between the anode p-type region 3 and the termination breakdown voltage holding layer 91 may be adopted.
- the distance Y between adjacent anode p-type regions 3 is larger than twice the film thickness W4 of the epitaxial layer 2 immediately below the anode p-type region 3, when a rated voltage in the direction opposite to the forward direction is applied.
- the width W2 of the depletion layer is the same as that of the Schottky barrier diode that is not included in the anode p-type region 3 illustrated in FIG. An n-type region is partially formed.
- the region where the Schottky barrier diode is operated can be widened by disposing the gap between the anode p-type regions 3 wide, the influence of the increase in on-resistance is minimized and the present embodiment is implemented. The effect of form can be obtained.
- FIGS. 12 and 13 are cross-sectional views illustrating a state in which a test for applying a voltage is performed using the semiconductor device according to this embodiment.
- the anode p-type region 3 was formed when measuring a large current at a low voltage such as forward measurement.
- a measurement method in which the probe needle 25 is brought into contact may be used.
- a large current at a low voltage for example, a voltage of 0 V or more and 5 V or less is applied in the forward direction, and a current of 1 A or more, which is a measure of the current capacity of one probe, is applied. When flowing.
- probe needle 21 Since the amount of current that can be supplied to one probe needle 21 is determined in advance, a large number of probe needles 21 are required when measuring a large current. Except for initial failures such as short-circuit between the anode and cathode, spot breakdown does not occur when measuring a large current at a low voltage. An initial defective chip can be removed by screening.
- the probe needle 21 when measuring a large current at a low voltage, it is not necessary to bring the probe needle 21 into contact only above the portion where the anode p-type region 3 is formed. That is, as illustrated in FIG. 13, in addition to contacting the probe needle 21, the probe needle 25 can be contacted.
- the number of probe needles is set to be lower than the number of probe needles used when measuring a large current at a low voltage, as illustrated in FIG. Reduce the measurement.
- the number of anode p-type regions 3 for suppressing concentration of leakage current can be reduced.
- the on-resistance can be reduced.
- FIG. 14 is a cross-sectional view schematically illustrating the structure of the semiconductor device according to the present embodiment, specifically, the structure of a Schottky barrier diode (SBD).
- the configuration illustrated in FIG. 14 is a high barrier shot that is an electrode having a higher Schottky barrier than the Schottky electrode 11 as an alternative to the anode p-type region 3 in the configuration illustrated in the first embodiment.
- a key electrode 14 is provided.
- the high barrier Schottky electrode 14 is formed on the upper surface of the epitaxial layer 2.
- the high barrier Schottky electrode 14 may have a structure having a plurality of regions formed concentrically in a plan view. Further, the high barrier Schottky electrode 14 may have a structure composed of a single region formed concentrically in a plan view, that is, a structure having only a circular outline.
- the high barrier Schottky electrode 14 has a lower leakage current than the Schottky electrode 11. Therefore, spot destruction is suppressed.
- FIG. 15 is a cross-sectional view schematically illustrating the structure of the semiconductor device according to the present embodiment.
- titanium (Ti) having a barrier height of 0.95 eV against 4H—SiC can be cited.
- the material of the high barrier Schottky electrode 14 may be nickel (Ni) having a barrier height of 1.62 eV against 4H—SiC.
- the size of the high barrier Schottky electrode 14 is desirably larger than the cross-sectional size of the probe needle 21 as in the case of the first embodiment.
- FIGS. 16 and 17 are cross-sectional views illustrating a state in which a test for applying a voltage is performed using the semiconductor device of this embodiment.
- a high barrier Schottky electrode 14 is formed.
- a measurement method in which the probe needle 25 is brought into contact with the region other than the region that has been formed may be used.
- the number of probe needles is set to be less than the number of probe needles used when measuring a large current at a low voltage, as illustrated in FIG. Reduce the measurement.
- the number of high barrier Schottky electrodes 14 for suppressing concentration of leakage current can be reduced.
- the on-resistance can be reduced.
- FIG. 18 is a cross-sectional view schematically illustrating the structure of the semiconductor device according to the present embodiment, specifically, the structure of a Schottky barrier diode (SBD).
- FIG. 19 is a plan view schematically illustrating the structure of the semiconductor device according to this embodiment. 18 corresponds to a cross-sectional view taken along AB in FIG.
- the configuration illustrated in FIG. 18 includes a JBS region 5 as an alternative to the anode p-type region 3 in the configuration illustrated in the first embodiment.
- JBS region 5 is formed below the anode electrode 12, in FIG. 19, for the convenience of explanation, the JBS region 5 is illustrated in a transparent manner.
- the JBS region 5 is a p-type region formed in the surface layer of the epitaxial layer 2 while being joined to the Schottky electrode 11. As in the case illustrated in FIG. 6, the distance between adjacent JBS regions 5 is the width of the depletion layer extending from the JBS region 5 when a rated voltage in the direction opposite to the forward direction is applied. Smaller than twice.
- the JBS region 5 is composed of a plurality of p-type regions 6 formed concentrically in a plan view. That is, JBS region 5 has an n-type region surrounded by the p-type region in plan view. However, the JBS region 5 may have a structure composed of a single region formed concentrically in a plan view, that is, a structure having only a circular outline.
- the formation of the JBS region 5 reduces the Schottky junction area. Further, the depletion layer extending in the wafer in-plane direction from the p-type region 6 forming the JBS region 5 reduces the strength of the electric field applied to the Schottky junction in the JBS region 5. As a result, the leakage current is lowered. Therefore, spot destruction is suppressed in the JBS region 5.
- FIG. 20 is a cross-sectional view schematically illustrating the structure of the semiconductor device according to this embodiment.
- the size of the JBS region 5 is larger than the cross-sectional size of the probe needle 21.
- FIGS. 21 and 22 are cross-sectional views illustrating a state in which a test for applying a voltage is performed using the semiconductor device of this embodiment.
- the number of probe needles is set to be less than the number of probe needles used when measuring a large current at a low voltage, as illustrated in FIG. Reduce the measurement.
- the number of JBS regions 5 for suppressing the concentration of leak current can be reduced.
- the on-resistance can be reduced.
- FIG. 23 is a cross-sectional view schematically illustrating the structure of the semiconductor device according to the present embodiment, specifically, the structure of a Schottky barrier diode (SBD).
- FIG. 24 is a plan view schematically illustrating the structure of the semiconductor device according to this embodiment.
- FIG. 23 corresponds to the AB cross-sectional view of FIG.
- the JBS region 50 is formed at the Schottky junction.
- the JBS region 50 is partially formed on the surface layer of the epitaxial layer 2.
- p-type regions 60 that are in contact with the Schottky electrode 11 and n-type regions that are in contact with the Schottky electrode 11 are alternately formed in a cross-sectional view.
- the p-type region 60 of the JBS region 50 has a stripe shape.
- the formation width of the p-type region 60 forming the JBS region 50 is narrower than the formation width of the anode p-type region 3.
- the dopant concentration in the p-type region 60 is the same as the dopant concentration in the anode p-type region 3 or higher than the dopant concentration in the anode p-type region 3.
- the JBS region 50 and the anode p-type region 3 are formed below the anode electrode 12, but in FIG. 24, for convenience of explanation, the JBS region 50 and the anode p-type region 3 are shown in a transparent manner. ing.
- the pn junction has a lower leakage current than the Schottky junction. Therefore, the anode p-type region 3 having a pn junction has a lower leakage current than the JBS region 50 having both a Schottky junction and a pn junction. Therefore, spot breakdown is suppressed in the anode p-type region 3.
- FIG. 25 is a cross-sectional view schematically illustrating the structure of the semiconductor device according to this embodiment.
- the dopant concentration of the anode p-type region 3 needs to be the same as the dopant concentration of the p-type region 60 forming the JBS region 50 or lower than the dopant concentration of the p-type region 60 forming the JBS region 50.
- the range in which the anode p-type region 3 is formed is desirably larger than the probe needle 21 as in the first embodiment.
- FIG. 26 and FIG. 27 are cross-sectional views illustrating a state in which a test for applying a voltage is performed using the semiconductor device of this embodiment.
- the number of probe needles is set to be lower than the number of probe needles used when measuring a large current at a low voltage as illustrated in FIG. Reduce the measurement.
- the number of JBS regions 50 for suppressing concentration of leak current can be reduced.
- the on-resistance can be reduced.
- the replacement may be made across a plurality of embodiments.
- the configurations exemplified in different embodiments may be combined to produce the same effect.
- the probe needle 21 is positioned on the upper surface of the anode electrode 12 within a range where the outline of at least one second conductivity type region is formed in plan view.
- a voltage is applied in contact with.
- the second conductivity type region corresponds to, for example, the anode p-type region 3.
- the silicon carbide semiconductor device used for the measurement includes a silicon carbide semiconductor substrate 1 of the first conductivity type, an epitaxial layer 2 of the first conductivity type, and at least one anode p-type region 3 of the second conductivity type.
- Epitaxial layer 2 is formed on the upper surface of silicon carbide semiconductor substrate 1.
- the anode p-type region 3 is partially formed on the surface layer of the epitaxial layer 2 with a contour.
- Schottky electrode 11 is formed to cover the upper surface of epitaxial layer 2 and the upper surface of anode p-type region 3.
- the anode electrode 12 is formed on the upper surface of the Schottky electrode 11.
- Cathode electrode 13 is formed on the lower surface of silicon carbide semiconductor substrate 1.
- the probe needle 21 when performing a test for applying a high voltage, the probe needle 21 is brought into contact with a region where the anode p-type region 3 is located in plan view.
- the concentration of the leakage current around the probe needle 21 can be suppressed. Therefore, spot breakage caused by the concentration of leak current is suppressed from occurring around the probe needle 21, so that damage due to spot breakage does not easily reach the probe needle 21. As a result, the interruption of the test and the work of replacing the probe needle 21 can be reduced.
- the probe needle 21 when a voltage higher than the threshold value is applied to the silicon carbide semiconductor device, the probe needle 21 is formed of at least one anode p-type region 3 in plan view. The contact is made only with the upper surface of the anode electrode 12 within the range where the contour is formed. Further, when a voltage lower than the threshold value is applied to the silicon carbide semiconductor device, the probe needle 21 of the anode electrode 12 within a range where the outline of at least one anode p-type region 3 is formed in plan view. Further, the probe needle 25 is brought into contact with the upper surface of the anode electrode 12 in a range where the anode p-type region 3 is not formed in plan view.
- the upper surface of the anode electrode 12 in a range where the anode p-type region 3 is not formed is seen in plan view.
- the test can be performed with the probe needle 21 in contact, the number of locations where the anode p-type region 3 for suppressing the concentration of leak current can be reduced. As a result, the on-resistance of the silicon carbide semiconductor device can be reduced.
- the anode p-type region 3 is a region in which the entirety in the outline is the second conductivity type in plan view. According to such a configuration, it is difficult for the leak current to concentrate on the periphery of the probe needle 21 that is in contact with the portion where the anode p-type region 3 is formed. Therefore, spot breakage caused by the concentration of leak current is suppressed from occurring around the probe needle 21, so that damage due to spot breakage does not easily reach the probe needle 21. As a result, the interruption of the test and the work of replacing the probe needle 21 can be reduced.
- the silicon carbide semiconductor device includes at least one JBS region 50 of the second conductivity type.
- the JBS region 50 is partially formed on the surface layer of the epitaxial layer 2. Further, the JBS region 50 has a second conductivity type region in contact with the Schottky electrode 11 and a first conductivity type region in contact with the Schottky electrode 11.
- the formation width of the second conductivity type region in the JBS region 50 that is, the formation width of the p-type region 60 is smaller than the formation width of the anode p-type region 3.
- the dopant concentration in the JBS region 50 is higher than the dopant concentration in the anode p-type region 3.
- the second conductivity type region has the region of the first conductivity type surrounded by the region of the second conductivity type in plan view.
- the second conductivity type region corresponds to, for example, the JBS region 5.
- the leakage current is less likely to concentrate around the probe needle 21 that contacts the portion where the JBS region 5 is formed. Therefore, spot breakage caused by the concentration of leak current is suppressed from occurring around the probe needle 21, so that damage due to spot breakage does not easily reach the probe needle 21. As a result, the interruption of the test and the work of replacing the probe needle 21 can be reduced.
- the probe needle 21 is placed on the anode electrode 12 within a range where at least one second Schottky electrode is formed in plan view.
- a voltage is applied in contact with the top surface.
- the second Schottky electrode corresponds to, for example, the high barrier Schottky electrode 14.
- the silicon carbide semiconductor device used for the measurement includes a silicon carbide semiconductor substrate 1 of the first conductivity type, an epitaxial layer 2 of the first conductivity type, a first Schottky electrode, and a high barrier Schottky electrode 14. And an anode electrode 12 and a cathode electrode 13.
- the first Schottky electrode corresponds to, for example, the Schottky electrode 11.
- Epitaxial layer 2 of the first conductivity type is formed on the upper surface of silicon carbide semiconductor substrate 1.
- At least one Schottky electrode 11 is formed on the upper surface of the epitaxial layer 2.
- At least one high barrier Schottky electrode 14 is formed on the upper surface of the epitaxial layer 2.
- the high barrier Schottky electrode 14 has a higher Schottky barrier between the epitaxial layer 2 and the Schottky electrode 11.
- the anode electrode 12 is formed on the upper surface of the Schottky electrode 11 and the upper surface of the high barrier Schottky electrode 14.
- Cathode electrode 13 is formed on the lower surface of silicon carbide semiconductor substrate 1.
- the probe needle 21 is brought into contact with a region where the high barrier Schottky electrode 14 is located in a plan view. Since the pn junction can suppress the leakage current generated compared to the Schottky junction, the concentration of the leakage current around the probe needle 21 can be suppressed. Therefore, spot breakage caused by the concentration of leak current is suppressed from occurring around the probe needle 21, so that damage due to spot breakage does not easily reach the probe needle 21. As a result, the interruption of the test and the work of replacing the probe needle 21 can be reduced.
- the probe needle 21 when a voltage higher than the threshold value is applied to the silicon carbide semiconductor device, the probe needle 21 is at least one high barrier Schottky electrode 14 in plan view. Is in contact with only the upper surface of the anode electrode 12 within the range where the sapphire is formed.
- the probe needle 21 is viewed from above in an upper surface of the anode electrode 12 within a range where at least one high barrier Schottky electrode 14 is formed. Further, the probe needle 25 is brought into contact with the upper surface of the anode electrode 12 in a range where the high barrier Schottky electrode 14 is not formed in plan view.
- the upper surface of anode electrode 12 in a range where high barrier Schottky electrode 14 is not formed in plan view since the test can be performed by bringing the probe needle 21 into contact, the number of places where the high barrier Schottky electrode 14 for suppressing the concentration of the leakage current is formed can be reduced. As a result, the on-resistance of the silicon carbide semiconductor device can be reduced.
- each component in the embodiment described above is a conceptual unit, and one component is composed of a plurality of structures within the scope of the technique disclosed in this specification.
- one component corresponds to a part of a structure and a case where a plurality of components are provided in one structure are included.
- each component in the embodiment described above includes a structure having another structure or shape as long as the same function is exhibited.
- the material when a material name or the like is described without being particularly specified, the material contains other additives, for example, an alloy or the like unless a contradiction arises. Shall be included.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
半導体装置に高電圧を印加するテストの際に、プローブ針にダメージが及ぶことを防止するために、プローブ針の近傍でスポット破壊が発生することを抑制する技術に関する。半導体装置の測定方法は、半導体装置が、半導体基板(1)と、エピタキシャル層(2)と、エピタキシャル層の表層に、輪郭を有して部分的に形成される、少なくとも1つの第2の導電型の第2導電型領域(3)と、ショットキー電極(11)と、アノード電極(12)と、カソード電極(13)とを備える。プローブ針(21)を、平面視で少なくとも1つの第2導電型領域の輪郭が形成される範囲内の、アノード電極の上面に接触させて、電圧を印加する。
Description
本願明細書に開示される技術は、半導体装置の測定方法に関するものである。
炭化珪素(SiC)を用いたショットキーバリアダイオード(Schottky barrier diode、すなわち、SBD)、または、炭化珪素(SiC)を用いたjunction barrier controlled schottky diode(JBS)に、たとえば、特許文献1(特開2014-229651号公報)に記載されるように、高電圧を印加するテストを行うと、SiC中の結晶欠陥のためにスポット破壊が生じる場合がある。
従来の半導体チップでは、電流が流れる領域が均一な構造となっており、特に、測定用のプローブ針の近くで上記のスポット破壊が生じる場合がある。
測定用のプローブ針の近くでスポット破壊が生じた場合、破壊時のダメージがプローブ針に及んでしまうため、テストを中断してプローブ針を交換する必要があった。
上記のように、従来のSiC-SBD、または、SiC-JBSでは、高電圧を印加するテストを行うと、SiC中の結晶欠陥のためにスポット破壊が生じる場合がある。
このスポット破壊は、結晶欠陥を起点に高リーク電流が発生して発熱し、さらに、当該発熱によってリーク電流が増加するといった正帰還が働いた場合に熱破壊によって発生する。
この熱破壊がプローブ針の近傍で発生した場合は、電極が融解飛散してプローブ針に付着する、または、プローブ針自身が熱により変形するといった、プローブ針へのダメージが発生する。
このようなダメージが残存した状態で測定を継続すると、たとえば、電極コンタクト痕が大きくなり組み立て不具合を起こす、または、電極下部の半導体装置表面を傷付けて機能不全となる、といった測定不具合が発生する。
したがって、プローブ針の近傍でスポット破壊が生じた場合、テストを中断してプローブ針を交換する必要があった。特に、結晶欠陥が多数内在する半導体材料、たとえば、炭化珪素(SiC)を用いた半導体装置のテストでは、スポット破壊が多数発生することによって、テスト中断頻度、および、プローブ針の交換頻度が高くなる。そのため、処理能力が低下するという問題がある。
本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、半導体装置に高電圧を印加するテストの際に、プローブ針にダメージが及ぶことを防止するために、プローブ針の近傍でスポット破壊が発生することを抑制する技術に関するものである。
本願明細書に開示される技術の第1の態様は、半導体装置に対しプローブ針を用いて電圧を印加する、半導体装置の測定方法であり、前記半導体装置は、第1の導電型の半導体基板と、前記半導体基板の上面に形成される、第1の導電型のエピタキシャル層と、前記エピタキシャル層の表層に、輪郭を有して部分的に形成される、少なくとも1つの第2の導電型の第2導電型領域と、前記エピタキシャル層の上面および前記第2導電型領域の上面を覆って形成されるショットキー電極と、前記ショットキー電極の上面に形成されるアノード電極と、前記半導体基板の下面に形成されるカソード電極とを備え、前記プローブ針を、平面視で少なくとも1つの前記第2導電型領域の前記輪郭が形成される範囲内の、前記アノード電極の上面に接触させて、電圧を印加する。
また、本願明細書に開示される技術の第2の態様は、半導体装置に対しプローブ針を用いて電圧を印加する、半導体装置の測定方法であり、前記半導体装置は、第1の導電型の半導体基板と、前記半導体基板の上面に形成される、第1の導電型のエピタキシャル層と、前記エピタキシャル層の上面に少なくとも1つ形成される第1のショットキー電極と、前記エピタキシャル層の上面に少なくとも1つ形成され、かつ、前記第1のショットキー電極よりも前記エピタキシャル層との間のショットキー障壁が高い第2のショットキー電極と、前記第1のショットキー電極の上面および前記第2のショットキー電極の上面に形成されるアノード電極と、前記半導体基板の下面に形成されるカソード電極とを備え、前記プローブ針を、平面視で少なくとも1つの前記第2のショットキー電極が形成される範囲内の、前記アノード電極の上面に接触させて、電圧を印加する。
本願明細書に開示される技術の第1の態様は、半導体装置に対しプローブ針を用いて電圧を印加する、半導体装置の測定方法であり、前記半導体装置は、第1の導電型の半導体基板と、前記半導体基板の上面に形成される、第1の導電型のエピタキシャル層と、前記エピタキシャル層の表層に、輪郭を有して部分的に形成される、少なくとも1つの第2の導電型の第2導電型領域と、前記エピタキシャル層の上面および前記第2導電型領域の上面を覆って形成されるショットキー電極と、前記ショットキー電極の上面に形成されるアノード電極と、前記半導体基板の下面に形成されるカソード電極とを備え、前記プローブ針を、平面視で少なくとも1つの前記第2導電型領域の前記輪郭が形成される範囲内の、前記アノード電極の上面に接触させて、電圧を印加するものである。このような構成によれば、プローブ針の近傍でスポット破壊が発生することを抑制することができる。
また、本願明細書に開示される技術の第2の態様は、半導体装置に対しプローブ針を用いて電圧を印加する、半導体装置の測定方法であり、前記半導体装置は、第1の導電型の半導体基板と、前記半導体基板の上面に形成される、第1の導電型のエピタキシャル層と、前記エピタキシャル層の上面に少なくとも1つ形成される第1のショットキー電極と、前記エピタキシャル層の上面に少なくとも1つ形成され、かつ、前記第1のショットキー電極よりも前記エピタキシャル層との間のショットキー障壁が高い第2のショットキー電極と、前記第1のショットキー電極の上面および前記第2のショットキー電極の上面に形成されるアノード電極と、前記半導体基板の下面に形成されるカソード電極とを備え、前記プローブ針を、平面視で少なくとも1つの前記第2のショットキー電極が形成される範囲内の、前記アノード電極の上面に接触させて、電圧を印加する。このような構成によれば、プローブ針の近傍でスポット破壊が発生することを抑制することができる。
本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
以下、添付される図面を参照しながら実施の形態について説明する。
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
また、以下に記載される説明において、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
また、以下に記載される説明において、「第1の」、または、「第2の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
<第1の実施の形態>
以下、本実施の形態に関する半導体装置の測定方法について説明する。説明の便宜上、まず、スポット破壊と、その発生メカニズムについて説明する。
以下、本実施の形態に関する半導体装置の測定方法について説明する。説明の便宜上、まず、スポット破壊と、その発生メカニズムについて説明する。
なお、以下の説明においては、第1の導電型がn型であり、第2の導電型がp型であるとする。
図28は、スポット破壊が生じた場合の半導体装置の様子を例示する断面図である。また、図29は、図28に例示される構造の平面図である。また、図30は、スポット破壊22の様子を例示する図である。
図28に例示されるように、本実施の形態に関する半導体装置は、n+型の炭化珪素半導体基板1と、n+型の炭化珪素半導体基板1の上面に形成されたn-型のエピタキシャル層2と、エピタキシャル層2の上面に形成されたショットキー電極11と、ショットキー電極11の上面に形成されたアノード電極12とを備える。
また、本実施の形態に関する半導体装置は、エピタキシャル層2の表層において、平面視でショットキー電極11を挟んで形成される、p型の終端耐圧保持層91を備える。終端耐圧保持層91は、一部の領域でショットキー電極11と接合する。
また、本実施の形態に関する半導体装置は、ショットキー電極11およびアノード電極12を覆って形成された終端保護膜92と、炭化珪素半導体基板1の下面に形成されたカソード電極13とを備える。
また、本実施の形態に関する半導体装置のアノード電極12の上面には、複数のプローブ針21が接触する。
上記のような構造である半導体装置の結晶欠陥23に起因して、プローブ針21の近くでスポット破壊22が生じる場合がある。
測定用のプローブ針21の近くでスポット破壊22が生じた場合、破壊時のダメージがプローブ針21に及んでしまうため、テストを中断してプローブ針を交換する必要があった。
ここで、スポット破壊の発生メカニズムについて説明する。
図31、図32、および、図33は、スポット破壊の発生メカニズムを説明するための断面図である。
まず、図31に例示されるように、半導体装置に結晶欠陥23が存在する場合を想定する。このような半導体装置に対し、高電圧を印加するテストを行う。
具体的には、図32に例示されるように、半導体装置のアノード電極12の上面に、複数のプローブ針21が接触する。そして、当該プローブ針21を介して高電圧が印加される。
そうすると、図32に例示されるように、結晶欠陥23を起点として高いリーク電流24が発生する。ここで、リーク電流24を示す矢印の大きさは、リーク電流量のおおよその大きさを示すものとする。
図33に例示されるように、高リーク電流が発生した箇所が発熱する。そして、当該箇所にさらにリーク電流が発生するという正帰還が働いた場合に、熱破壊、すなわち、スポット破壊22が生じる。
<半導体装置の構成について>
図1は、本実施の形態に関する半導体装置、具体的には、ショットキーバリアダイオード(SBD)の部分的な構造を概略的に例示する断面図である。また、図2は、本実施の形態に関する半導体装置の部分的な構造を概略的に例示する平面図である。図1は、図2のAB断面図に相当する。
図1は、本実施の形態に関する半導体装置、具体的には、ショットキーバリアダイオード(SBD)の部分的な構造を概略的に例示する断面図である。また、図2は、本実施の形態に関する半導体装置の部分的な構造を概略的に例示する平面図である。図1は、図2のAB断面図に相当する。
また、図3は、本実施の形態に関する半導体装置の全体構造を概略的に例示する断面図である。図3における点線で囲まれた領域X、すなわち、有効領域が、図1に例示された部分的な構造の範囲に対応する。
なお、構成を理解しやすくする観点から、図1、図2、および、図3においては、一部の構成要素が省略、または、簡略化されて示される場合がある。
本実施の形態に関する半導体装置は、n+型の炭化珪素半導体基板1と、n+型の炭化珪素半導体基板1の上面に形成されたn-型のエピタキシャル層2と、エピタキシャル層2の上面に形成されたショットキー電極11と、ショットキー電極11の上面に形成されたアノード電極12とを備える。ここで、ショットキー電極11は、たとえば、Tiなどで構成される。なお、以下では、炭化珪素半導体装置である場合が説明されるが、半導体装置は、炭化珪素半導体装置に限られるものではない。
また、本実施の形態に関する半導体装置は、エピタキシャル層2の表面を含む内部、すなわち、エピタキシャル層2の表層の一部において、ショットキー電極11と全面接合しつつ形成されたp型の半導体層、すなわち、アノードp型領域3を備える。アノードp型領域3は、平面視における輪郭内の全体がp型の領域である。
なお、ショットキー電極11は、エピタキシャル層2の上面およびアノードp型領域3の上面を覆って形成される。
ここで、アノードp型領域3は、アノード電極12よりも下層に形成されるが、図2においては、説明の便宜上、透過する態様でアノードp型領域3が図示されている。
また、図3に例示される本実施の形態に関する半導体装置の全体構造においては、エピタキシャル層2の表層において、平面視でアノードp型領域3を挟んで形成される、p型の終端耐圧保持層91が備えられる。終端耐圧保持層91は、一部の領域でショットキー電極11と接合する。
また、図3に例示される本実施の形態に関する半導体装置の全体構造は、ショットキー電極11およびアノード電極12を覆って形成された終端保護膜92と、炭化珪素半導体基板1の下面に形成されたカソード電極13とを備える。
また、図3に例示される本実施の形態に関する半導体装置のアノード電極12の上面には、複数のプローブ針21が接触する。
ここで、それぞれのプローブ針21が接触する位置は、図3に例示されるように、平面視において、アノードp型領域3が位置する領域と重なる位置である。
アノードp型領域3は、ショットキー接合部の一部、すなわち、ショットキー電極11の下面の一部において、少なくとも1つ存在する。複数のアノードp型領域3が存在する場合、隣り合うアノードp型領域3の間の距離は、順方向とは逆方向の定格電圧を印加した際にアノードp型領域3から延びる空乏層幅の2倍よりも大きい。
図4、図5、および、図6は、アノードp型領域3の配置間隔を説明するための断面図である。図4、図5、および、図6においては、順方向とは逆方向の定格電圧が印加された際に生じる空乏層4が図示される。
図4に例示されるように、隣り合うアノードp型領域3同士の間の距離Yは、順方向とは逆方向の定格電圧を印加した際にアノードp型領域3から延びる空乏層4の幅W1の2倍よりも大きいものとする。
なお、アノードp型領域3と終端耐圧保持層91との間の距離も、順方向とは逆方向の定格電圧を印加した際にアノードp型領域3から延びる空乏層4の幅W1の2倍よりも大きい。
そうすることによって、図5のp型領域が設けられていない場合の構造と同様の空乏層4の幅W2となる領域Zが、図4に例示されるように形成される。
具体的には、定格電圧をVとし、エピタキシャル濃度をNdとし、空乏層4の幅をWとし、隣り合うアノードp型領域3の間の距離をdとし、半導体の誘電率をεとし、電機素量をqとした場合に、以下の関係となる。
ここで、隣り合うアノードp型領域3の間の距離が、従来のJBSと同様に短く設定された場合、すなわち、図6に例示される構造である場合、JFET抵抗の増加によってオン抵抗が増加する。
これは、順方向とは逆方向の定格電圧が印加された場合に、アノードp型領域3から半導体ウエハの面内方向に延びる空乏層4の影響が、アノードp型領域3が形成されない領域における空乏層4の幅にも及んでしまうためである。
すなわち、アノードp型領域3が形成されない領域においても、アノードp型領域3が形成された領域から半導体ウエハの面内方向に延びる空乏層4が達し、アノードp型領域3が形成されない領域における空乏層4の幅W3が、図5における空乏層4の幅W2よりも広いものとなってしまう。
上記のように、スポット破壊はリーク電流による熱破壊によって発生する。そのため、高リーク電流の起点となる結晶欠陥、および、その近傍のリーク電流を低減させる構造であれば、スポット破壊を抑制することができる。
炭化珪素半導体において、ショットキーバリアダイオードとして実用性のあるショットキー障壁の低い電極、たとえば、障壁高さが0.95eV程度となるTiなどからなる電極を用いた場合、接合の障壁高さの差、および、リーク電流の発生機構の違いによって、障壁高さが2.5eV程度であるpn接合は、ショットキー接合に比べてリーク電流が低くなる。
したがって、図1に例示されるように、n型のショットキーバリアダイオードのショットキー接合部に、アノードp型領域3を導入した場合、ショットキー接合部と比べてアノードp型領域3によるpn接合の方がリーク電流が低くなる。その結果、アノードp型領域3内におけるスポット破壊が抑制される。
<半導体装置のテスト動作について>
次に、本実施の形態に関する半導体装置にプローブ針を用いて高電圧を印加するテストを行う場合について述べる。ここで、高電圧を印加するテストとは、たとえば、逆方向に50V以上の電圧を印加するテストをいう。
次に、本実施の形態に関する半導体装置にプローブ針を用いて高電圧を印加するテストを行う場合について述べる。ここで、高電圧を印加するテストとは、たとえば、逆方向に50V以上の電圧を印加するテストをいう。
半導体装置を高電圧を印加する測定を行う場合に、図7、および、図8に例示されるように、プローブ針21を、アノード電極12の直下にアノードp型領域3が存在する範囲内に接触させる。すなわち、プローブ針21を、平面視でアノードp型領域3の輪郭が形成される範囲内の、アノード電極12の上面に接触させる。その結果、スポット破壊がプローブ針21の近傍で発生しにくくなる。
なお、図7は、本実施の形態に関する半導体装置の構造を概略的に例示する断面図である。また、図8は、本実施の形態に関する半導体装置の構造を概略的に例示する平面図である。図7は、図8のAB断面図に相当する。
したがって、スポット破壊のダメージがプローブ針21に及ぶことを抑制することができる。その結果、テストの中断、および、プローブ針21の交換を不要とすることができる。
アノードp型領域3の大きさは、プローブ針21の断面大きさよりも大きいことが望ましい。アノードp型領域3の大きさと、プローブ針21の断面大きさとの関係を例示する図である図9に例示されるように、たとえば、スポット破壊22が生じる範囲の大きさが直径100μmであり、プローブ針21とアノード電極12との接触領域の大きさが直径200μmであり、プローブ針21の位置精度が50μmであれば、アノードp型領域3の大きさは400μm以上であればよい。
アノードp型領域3は、ショットキー接合部に比べてオン電圧が高い。そのため、順方向に電流を流す際には、ショットキーバリアダイオードのオン抵抗を増大させる。
したがって、アノードp型領域3の大きさは小さい方が望ましく、プローブ針21を保護することができる必要最小限の大きさにすることが望ましい。
また、測定の際プローブ針21は、電極下部にアノードp型領域3が位置する領域すべてに接触する必要はなく、アノードp型領域3が位置する領域のうちの一部の領域で接触してもよい。ただし、上記のように、アノードp型領域3はショットキーバリアダイオードのオン抵抗を増大させるため、アノードp型領域3の個数は少ない方が望ましく、プローブ針21を保護することができる必要最小限の個数にすることが望ましい。
図10、および、図11は、アノードp型領域3の配置間隔を説明するための断面図である。図10、および、図11においては、順方向とは逆方向の定格電圧が印加された際に生じる空乏層4が図示される。
本実施の形態に関する半導体装置は、図10に例示されるように、隣り合うアノードp型領域3の間の距離Y、さらには、アノードp型領域3と終端耐圧保持層91との間の距離Yが、アノードp型領域3直下のエピタキシャル層2の膜厚W4の2倍よりも大きい構造としてもよい。
隣り合うアノードp型領域3の間の距離Yが、アノードp型領域3直下のエピタキシャル層2の膜厚W4の2倍よりも大きい場合、順方向とは逆方向の定格電圧を印加した際に、アノードp型領域3からウエハ面内方向に延びる空乏層の影響を受けずに、図11に例示される、アノードp型領域3が備えないショットキーバリアダイオードと同じ空乏層の幅W2となるn型の領域が部分的に形成される。
アノードp型領域3同士の間の間隔を広く配置することによって、ショットキーバリアダイオードの動作をする領域を広くすることができるため、オン抵抗の増加の影響は最低限に抑えつつ、本実施の形態の効果を得ることができる。
図12、および、図13は、本実施の形態における半導体装置を用いて、電圧を印加するテストを行う様子を例示する断面図である。
本実施の形態における半導体装置を用いた測定方法としては、図13に例示されるように、順方向測定のような低電圧で大電流を測定する際に、アノードp型領域3が形成された領域以外にもプローブ針25を接触させる測定方法であってもよい。ここで、低電圧で大電流を測定する場合とは、たとえば、順方向に0V以上、かつ、5V以下の電圧が印加され、かつ、プローブ1本の電流容量の目安である1A以上の電流が流れる場合をいう。
1本のプローブ針21に対して流せる電流量はあらかじめ決まっているので、大電流を測定する際には多数のプローブ針21が必要である。アノードとカソードとが短絡するなどの初期不良を除けば、低電圧で大電流を測定する場合にはスポット破壊が発生しない。なお、初期不良のチップは、スクリーニングによって取り除くことが可能である。
したがって、低電圧で大電流を測定する場合には、アノードp型領域3が形成される箇所の上方のみにプローブ針21を接触させる必要はない。すなわち、図13に例示されるように、プローブ針21を接触させる他に、プローブ針25を接触させることができる。
一方で、スポット破壊が発生し得る高電圧を印加する測定においては、図12に例示されるように、低電圧で大電流を測定する際に使用するプローブ針の本数よりもプローブ針の本数を減らして測定を行う。
上記のようにすることで、リーク電流の集中を抑制するためのアノードp型領域3の個数を減らすことができる。その結果、オン抵抗を低減することができる。
<第2の実施の形態>
本実施の形態に関する半導体装置の測定方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
本実施の形態に関する半導体装置の測定方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<半導体装置の構成について>
図14は、本実施の形態に関する半導体装置、具体的には、ショットキーバリアダイオード(SBD)の構造を概略的に例示する断面図である。図14に例示される構成は、第1の実施の形態において例示された構成のうち、アノードp型領域3の代替として、ショットキー電極11よりもショットキー障壁が高い電極である、高障壁ショットキー電極14を備える。高障壁ショットキー電極14は、エピタキシャル層2の上面に形成される。なお、高障壁ショットキー電極14は、平面視において、同心円状に形成された複数の領域を有する構造であってもよい。また、高障壁ショットキー電極14は、平面視において、同心円状に形成された単一の領域からなる構造、すなわち、円形の輪郭のみの構造であってもよい。
図14は、本実施の形態に関する半導体装置、具体的には、ショットキーバリアダイオード(SBD)の構造を概略的に例示する断面図である。図14に例示される構成は、第1の実施の形態において例示された構成のうち、アノードp型領域3の代替として、ショットキー電極11よりもショットキー障壁が高い電極である、高障壁ショットキー電極14を備える。高障壁ショットキー電極14は、エピタキシャル層2の上面に形成される。なお、高障壁ショットキー電極14は、平面視において、同心円状に形成された複数の領域を有する構造であってもよい。また、高障壁ショットキー電極14は、平面視において、同心円状に形成された単一の領域からなる構造、すなわち、円形の輪郭のみの構造であってもよい。
上記の構成において、高障壁ショットキー電極14は、ショットキー電極11と比べて生じるリーク電流が低い。そのため、スポット破壊が抑制される。
したがって、半導体装置に高電圧を印加する測定を行う場合に、図15に例示されるように、プローブ針21を、アノード電極12の直下に高障壁ショットキー電極14が存在する位置に接触させる。その結果、スポット破壊がプローブ針21の近傍で発生しにくくなる。ここで、図15は、本実施の形態に関する半導体装置の構造を概略的に例示する断面図である。
したがって、スポット破壊のダメージがプローブ針21に及ぶことを抑制することができる。その結果、テストの中断、および、プローブ針21の交換を不要とすることができる。
ショットキー電極11の材料としては、4H-SiCに対する障壁高さが0.95eVであるチタン(Ti)が挙げられる。また、高障壁ショットキー電極14の材料としては、4H-SiCに対する障壁高さが1.62eVであるニッケル(Ni)が挙げられる。
また、高障壁ショットキー電極14の大きさは、第1の実施の形態における場合と同様に、プローブ針21の断面大きさよりも大きいことが望ましい。
図16、および、図17は、本実施の形態における半導体装置を用いて、電圧を印加するテストを行う様子を例示する断面図である。
本実施の形態に関する半導体装置を用いた測定方法としては、図17に例示されるように、順方向測定のような低電圧で大電流を測定する際には、高障壁ショットキー電極14が形成された領域以外にもプローブ針25を接触させる測定方法であってもよい。
一方で、スポット破壊が発生し得る高電圧を印加する測定においては、図16に例示されるように、低電圧で大電流を測定する際に使用するプローブ針の本数よりもプローブ針の本数を減らして測定を行う。
上記のようにすることで、リーク電流の集中を抑制するための高障壁ショットキー電極14の個数を減らすことができる。その結果、オン抵抗を低減することができる。
<第3の実施の形態>
本実施の形態に関する半導体装置の測定方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
本実施の形態に関する半導体装置の測定方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<半導体装置の構成について>
図18は、本実施の形態に関する半導体装置、具体的には、ショットキーバリアダイオード(SBD)の構造を概略的に例示する断面図である。また、図19は、本実施の形態に関する半導体装置の構造を概略的に例示する平面図である。図18は、図19のAB断面図に相当する。
図18は、本実施の形態に関する半導体装置、具体的には、ショットキーバリアダイオード(SBD)の構造を概略的に例示する断面図である。また、図19は、本実施の形態に関する半導体装置の構造を概略的に例示する平面図である。図18は、図19のAB断面図に相当する。
図18に例示される構成は、第1の実施の形態において例示された構成のうち、アノードp型領域3の代替として、JBS領域5を備える。
ここで、JBS領域5は、アノード電極12よりも下層に形成されるが、図19においては、説明の便宜上、透過する態様でJBS領域5が図示されている。
JBS領域5とは、エピタキシャル層2の表層において、ショットキー電極11と接合しつつ形成されたp型領域である。そして、図6に例示される場合と同様に、隣り合うJBS領域5同士の間の距離は、順方向とは逆方向の定格電圧が印加された際にJBS領域5から延びる空乏層の幅の2倍よりも小さい。
JBS領域5は、平面視において、同心円状に形成された複数のp型領域6からなる。すなわち、JBS領域5は、平面視において、p型領域に囲まれるn型の領域を有する。ただし、JBS領域5は、平面視において、同心円状に形成された単一の領域からなる構造、すなわち、円形の輪郭のみの構造であってもよい。JBS領域5が形成されることによって、ショットキー接合面積が小さくなる。また、JBS領域5を成すp型領域6からウエハ面内方向に延びる空乏層によって、JBS領域5内のショットキー接合に加わる電界の強度が低減される。これらによって、リーク電流が低くなる。したがって、JBS領域5内ではスポット破壊が抑制される。
半導体装置を高電圧を印加する測定を行う場合に、図20に例示されるように、プローブ針21を、アノード電極12の直下にJBS領域5が存在する位置に接触させる。その結果、スポット破壊がプローブ針21の近傍で発生しにくくなる。なお、図20は、本実施の形態に関する半導体装置の構造を概略的に例示する断面図である。
したがって、スポット破壊のダメージがプローブ針21に及ぶことを抑制することができる。その結果、テストの中断、および、プローブ針21の交換を不要とすることができる。
また、JBS領域5の大きさは、プローブ針21の断面大きさよりも大きいことが望ましい。
図21、および、図22は、本実施の形態における半導体装置を用いて、電圧を印加するテストを行う様子を例示する断面図である。
本実施の形態における半導体装置を用いた測定方法としては、図22に例示されるように、順方向測定のような低電圧で大電流を測定する際に、JBS領域5が形成された領域以外にもプローブ針25を接触させる測定方法であってもよい。
一方で、スポット破壊が発生し得る高電圧を印加する測定においては、図21に例示されるように、低電圧で大電流を測定する際に使用するプローブ針の本数よりもプローブ針の本数を減らして測定を行う。
上記のようにすることで、リーク電流の集中を抑制するためのJBS領域5の個数を減らすことができる。その結果、オン抵抗を低減することができる。
<第4の実施の形態>
本実施の形態に関する半導体装置の測定方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
本実施の形態に関する半導体装置の測定方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<半導体装置の構成について>
図23は、本実施の形態に関する半導体装置、具体的には、ショットキーバリアダイオード(SBD)の構造を概略的に例示する断面図である。また、図24は、本実施の形態に関する半導体装置の構造を概略的に例示する平面図である。図23は、図24のAB断面図に相当する。
図23は、本実施の形態に関する半導体装置、具体的には、ショットキーバリアダイオード(SBD)の構造を概略的に例示する断面図である。また、図24は、本実施の形態に関する半導体装置の構造を概略的に例示する平面図である。図23は、図24のAB断面図に相当する。
図23に例示される構成は、第1の実施の形態において例示された構成に加え、ショットキー接合部にJBS領域50が形成される。
JBS領域50は、エピタキシャル層2の表層に部分的に形成される。また、JBS領域50は、ショットキー電極11と接触するp型領域60と、ショットキー電極11と接触するn型の領域とが、断面視において交互に形成される。図24に例示される場合では、JBS領域50のp型領域60は、ストライプ形状である。
ここで、JBS領域50を成すp型領域60の形成幅は、アノードp型領域3の形成幅よりも狭い。また、p型領域60のドーパント濃度は、アノードp型領域3のドーパント濃度と同じ、または、アノードp型領域3のドーパント濃度よりも高い。
なお、JBS領域50およびアノードp型領域3は、アノード電極12よりも下層に形成されるが、図24においては、説明の便宜上、透過する態様でJBS領域50およびアノードp型領域3が図示されている。
前述の通り、pn接合は、ショットキー接合と比べてリーク電流が低くなる。したがって、pn接合を有するアノードp型領域3は、ショットキー接合とpn接合との両方を有するJBS領域50と比べてリーク電流が低くなる。したがって、アノードp型領域3ではスポット破壊が抑制される。
半導体装置を高電圧を印加する測定を行う場合に、図25に例示されるように、プローブ針21を、アノード電極12の直下にアノードp型領域3が存在する位置に接触させる。その結果、スポット破壊がプローブ針21の近傍で発生しにくくなる。なお、図25は、本実施の形態に関する半導体装置の構造を概略的に例示する断面図である。
したがって、スポット破壊のダメージがプローブ針21に及ぶことを抑制することができる。その結果、テストの中断、および、プローブ針21の交換を不要とすることができる。
ただし、アノードp型領域3のドーパント濃度が高くなると、pn接合部の電界強度が高くなり、アノードp型領域3内のリーク電流が増加する。そのため、アノードp型領域3のドーパント濃度は、JBS領域50を成すp型領域60のドーパント濃度と同じ、または、JBS領域50を成すp型領域60のドーパント濃度よりも低くする必要がある。
また、アノードp型領域3が形成される範囲は、第1の実施の形態と同様、プローブ針21よりも大きいことが望ましい。
図26、および、図27は、本実施の形態における半導体装置を用いて、電圧を印加するテストを行う様子を例示する断面図である。
本実施の形態における半導体装置を用いた測定方法としては、図27に例示されるように、順方向測定のような低電圧で大電流を測定する際に、JBS領域50が形成された領域以外にもプローブ針25を接触させる測定方法であってもよい。
一方で、スポット破壊が発生し得る高電圧を印加する測定においては、図26に例示されるように、低電圧で大電流を測定する際に使用するプローブ針の本数よりもプローブ針の本数を減らして測定を行う。
上記のようにすることで、リーク電流の集中を抑制するためのJBS領域50の個数を減らすことができる。その結果、オン抵抗を低減することができる。
<以上に記載された実施の形態によって生じる効果について>
次に、以上に記載された実施の形態によって生じる効果を例示する。なお、以下の説明においては、以上に記載された実施の形態に例示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例示される他の具体的な構成と置き換えられてもよい。
次に、以上に記載された実施の形態によって生じる効果を例示する。なお、以下の説明においては、以上に記載された実施の形態に例示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例示される他の具体的な構成と置き換えられてもよい。
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
以上に記載された実施の形態によれば、半導体装置の測定方法において、プローブ針21を、平面視で少なくとも1つの第2導電型領域の輪郭が形成される範囲内の、アノード電極12の上面に接触させて、電圧を印加する。ここで、第2導電型領域は、たとえば、アノードp型領域3に対応するものである。また、測定に用いられる炭化珪素半導体装置は、第1の導電型の炭化珪素半導体基板1と、第1の導電型のエピタキシャル層2と、少なくとも1つの第2の導電型のアノードp型領域3と、ショットキー電極11と、アノード電極12と、カソード電極13とを備える。エピタキシャル層2は、炭化珪素半導体基板1の上面に形成される。アノードp型領域3は、エピタキシャル層2の表層に、輪郭を有して部分的に形成される。ショットキー電極11は、エピタキシャル層2の上面およびアノードp型領域3の上面を覆って形成される。アノード電極12は、ショットキー電極11の上面に形成される。カソード電極13は、炭化珪素半導体基板1の下面に形成される。
このような構成によれば、プローブ針の近傍でスポット破壊が発生することを抑制することができる。具体的には、高電圧を印加するテストを行う際に、プローブ針21を、平面視においてアノードp型領域3が位置する領域に接触させる。ここで、pn接合は、ショットキー接合に比べて発生するリーク電流を抑えることができるため、プローブ針21の周辺において、リーク電流が集中することを抑制することができる。したがって、リーク電流の集中に起因するスポット破壊がプローブ針21の周辺で生じることが抑制されるため、スポット破壊のダメージがプローブ針21に及びにくくなる。その結果として、テストの中断、および、プローブ針21を交換する作業を少なくすることができる。
なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、これらの構成のみで、以上に記載された効果を生じさせることができる。
しかしながら、本願明細書に例示される他の構成のうちの少なくとも1つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。
また、以上に記載された実施の形態によれば、炭化珪素半導体装置に対ししきい値よりも高い電圧を印加する場合、プローブ針21を、平面視で、少なくとも1つのアノードp型領域3の輪郭が形成される範囲内の、アノード電極12の上面にのみ接触させる。また、炭化珪素半導体装置に対ししきい値よりも低い電圧を印加する場合、プローブ針21を、平面視で、少なくとも1つのアノードp型領域3の輪郭が形成される範囲内のアノード電極12の上面に接触させ、さらに、プローブ針25を、平面視で、アノードp型領域3が形成されない範囲のアノード電極12の上面に接触させる。このような構成によれば、たとえば、炭化珪素半導体装置に対ししきい値よりも低い電圧を印加する場合には、平面視で、アノードp型領域3が形成されない範囲のアノード電極12の上面にもプローブ針21を接触させてテストを行うことができるため、リーク電流の集中を抑制するためのアノードp型領域3を形成する箇所を減らすことができる。その結果、炭化珪素半導体装置のオン抵抗を低減することができる。
また、以上に記載された実施の形態によれば、アノードp型領域3は、平面視において、輪郭内の全体が第2の導電型である領域である。このような構成によれば、アノードp型領域3が形成される箇所に対応して接触するプローブ針21の周辺にはリーク電流が集中しにくくなる。したがって、リーク電流の集中に起因するスポット破壊がプローブ針21の周辺で生じることが抑制されるため、スポット破壊のダメージがプローブ針21に及びにくくなる。その結果として、テストの中断、および、プローブ針21を交換する作業を少なくすることができる。
また、以上に記載された実施の形態によれば、炭化珪素半導体装置は、少なくとも1つの第2の導電型のJBS領域50を備える。JBS領域50は、エピタキシャル層2の表層に部分的に形成される。また、JBS領域50は、ショットキー電極11と接触する第2の導電型である領域と、ショットキー電極11と接触する第1の導電型である領域とを有する。そして、JBS領域50における第2の導電型である領域、すなわち、p型領域60の形成幅は、アノードp型領域3の形成幅よりも小さい。また、JBS領域50のドーパント濃度は、アノードp型領域3のドーパント濃度よりも高い。このような構成によれば、アノードp型領域3が形成される箇所に対応して接触するプローブ針21の周辺にはリーク電流が集中しにくくなる。したがって、リーク電流の集中に起因するスポット破壊がプローブ針21の周辺で生じることが抑制されるため、スポット破壊のダメージがプローブ針21に及びにくくなる。その結果として、テストの中断、および、プローブ針21を交換する作業を少なくすることができる。
また、以上に記載された実施の形態によれば、第2導電型領域は、平面視において、第2の導電型である領域に囲まれる第1の導電型である領域を有する。ここで、第2導電型領域は、たとえば、JBS領域5に対応するものである。このような構成によれば、JBS領域5が形成される箇所に対応して接触するプローブ針21の周辺にはリーク電流が集中しにくくなる。したがって、リーク電流の集中に起因するスポット破壊がプローブ針21の周辺で生じることが抑制されるため、スポット破壊のダメージがプローブ針21に及びにくくなる。その結果として、テストの中断、および、プローブ針21を交換する作業を少なくすることができる。
また、以上に記載された実施の形態によれば、半導体装置の測定方法において、プローブ針21を、平面視で少なくとも1つの第2のショットキー電極が形成される範囲内の、アノード電極12の上面に接触させて、電圧を印加する。ここで、第2のショットキー電極は、たとえば、高障壁ショットキー電極14に対応するものである。また、測定に用いられる炭化珪素半導体装置は、第1の導電型の炭化珪素半導体基板1と、第1の導電型のエピタキシャル層2と、第1のショットキー電極と、高障壁ショットキー電極14と、アノード電極12と、カソード電極13とを備える。ここで、第1のショットキー電極は、たとえば、ショットキー電極11に対応するものである。第1の導電型のエピタキシャル層2は、炭化珪素半導体基板1の上面に形成される。ショットキー電極11は、エピタキシャル層2の上面に少なくとも1つ形成される。高障壁ショットキー電極14は、エピタキシャル層2の上面に少なくとも1つ形成される。また、高障壁ショットキー電極14は、ショットキー電極11よりもエピタキシャル層2との間のショットキー障壁が高い。アノード電極12は、ショットキー電極11の上面および高障壁ショットキー電極14の上面に形成される。カソード電極13は、炭化珪素半導体基板1の下面に形成される。
このような構成によれば、プローブ針の近傍でスポット破壊が発生することを抑制することができる。具体的には、高電圧を印加するテストを行う際に、プローブ針21を、平面視において高障壁ショットキー電極14が位置する領域に接触させる。pn接合は、ショットキー接合に比べて発生するリーク電流を抑えることができるため、プローブ針21の周辺において、リーク電流が集中することを抑制することができる。したがって、リーク電流の集中に起因するスポット破壊がプローブ針21の周辺で生じることが抑制されるため、スポット破壊のダメージがプローブ針21に及びにくくなる。その結果として、テストの中断、および、プローブ針21を交換する作業を少なくすることができる。
なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、これらの構成のみで、以上に記載された効果を生じさせることができる。
しかしながら、本願明細書に例示される他の構成のうちの少なくとも1つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。
また、特に制限がない限り、それぞれの処理が行われる順序は変更することができる。
また、以上に記載された実施の形態によれば、炭化珪素半導体装置に対ししきい値よりも高い電圧を印加する場合、プローブ針21を、平面視で、少なくとも1つの高障壁ショットキー電極14が形成される範囲内の、アノード電極12の上面にのみ接触させる。また、炭化珪素半導体装置に対ししきい値よりも低い電圧を印加する場合、プローブ針21を、平面視で、少なくとも1つの高障壁ショットキー電極14が形成される範囲内のアノード電極12の上面に接触させ、さらに、プローブ針25を、平面視で、高障壁ショットキー電極14が形成されない範囲のアノード電極12の上面に接触させる。このような構成によれば、たとえば、炭化珪素半導体装置に対ししきい値よりも低い電圧を印加する場合には、平面視で、高障壁ショットキー電極14が形成されない範囲のアノード電極12の上面にもプローブ針21を接触させてテストを行うことができるため、リーク電流の集中を抑制するための高障壁ショットキー電極14を形成する箇所を減らすことができる。その結果、炭化珪素半導体装置のオン抵抗を低減することができる。
<以上に記載された実施の形態における変形例について>
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本願明細書に記載されたものに限られることはないものとする。
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本願明細書に記載されたものに限られることはないものとする。
したがって、例示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの実施の形態における少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
また、矛盾が生じない限り、以上に記載された実施の形態において「1つ」備えられるものとして記載された構成要素は、「1つ以上」備えられていてもよいものとする。
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、1つの構成要素が複数の構造物から成る場合と、1つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が1つの構造物に備えられる場合とを含むものとする。
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
1 炭化珪素半導体基板、2 エピタキシャル層、3 アノードp型領域、4 空乏層、5,50 JBS領域、6,60 p型領域、11 ショットキー電極、12 アノード電極、13 カソード電極、14 高障壁ショットキー電極、21,25 プローブ針、22 スポット破壊、23 結晶欠陥、24 リーク電流、91 終端耐圧保持層、92 終端保護膜、W1,W2,W3 幅、W4 膜厚、X,Z 領域、Y 距離。
Claims (7)
- 半導体装置に対しプローブ針(21、25)を用いて電圧を印加する、半導体装置の測定方法であり、
前記半導体装置は、
第1の導電型の半導体基板(1)と、
前記半導体基板(1)の上面に形成される、第1の導電型のエピタキシャル層(2)と、
前記エピタキシャル層(2)の表層に、輪郭を有して部分的に形成される、少なくとも1つの第2の導電型の第2導電型領域(3、5)と、
前記エピタキシャル層(2)の上面および前記第2導電型領域(3、5)の上面を覆って形成されるショットキー電極(11)と、
前記ショットキー電極(11)の上面に形成されるアノード電極(12)と、
前記半導体基板(1)の下面に形成されるカソード電極(13)とを備え、
前記プローブ針(21)を、平面視で少なくとも1つの前記第2導電型領域(3、5)の前記輪郭が形成される範囲内の、前記アノード電極(12)の上面に接触させて、電圧を印加する、
半導体装置の測定方法。 - 前記半導体装置に対ししきい値よりも高い電圧を印加する場合、前記プローブ針(21)を、平面視で、少なくとも1つの前記第2導電型領域(3、5)の前記輪郭が形成される範囲内の、前記アノード電極(12)の上面にのみ接触させ、
前記半導体装置に対ししきい値よりも低い電圧を印加する場合、前記プローブ針(21、25)を、平面視で、少なくとも1つの前記第2導電型領域(3、5)の前記輪郭が形成される範囲内の前記アノード電極(12)の上面に加え、平面視で、前記第2導電型領域(3、5)が形成されない範囲の前記アノード電極(12)の上面にも接触させる、
請求項1に記載の半導体装置の測定方法。 - 前記第2導電型領域(3)は、平面視において、前記輪郭内の全体が第2の導電型である領域である、
請求項1または請求項2に記載の半導体装置の測定方法。 - 前記半導体装置は、さらに、
前記エピタキシャル層(2)の表層に部分的に形成され、かつ、前記ショットキー電極(11)と接触する第2の導電型である領域と前記ショットキー電極(11)と接触する第1の導電型である領域とを有する、少なくとも1つの第2の導電型のJBS領域(50)を備え、
前記JBS領域(50)における第2の導電型である領域の形成幅は、前記第2導電型領域(3)の形成幅よりも小さく、
前記JBS領域(50)のドーパント濃度は、前記第2導電型領域(3)のドーパント濃度よりも高い、
請求項3に記載の半導体装置の測定方法。 - 前記第2導電型領域(5)は、平面視において、第2の導電型である領域に囲まれる第1の導電型である領域を有する、
請求項1または請求項2に記載の半導体装置の測定方法。 - 半導体装置に対しプローブ針(21、25)を用いて電圧を印加する、半導体装置の測定方法であり、
前記半導体装置は、
第1の導電型の半導体基板(1)と、
前記半導体基板(1)の上面に形成される、第1の導電型のエピタキシャル層(2)と、
前記エピタキシャル層(2)の上面に少なくとも1つ形成される第1のショットキー電極(11)と、
前記エピタキシャル層(2)の上面に少なくとも1つ形成され、かつ、前記第1のショットキー電極(11)よりも前記エピタキシャル層(2)との間のショットキー障壁が高い第2のショットキー電極(14)と、
前記第1のショットキー電極(11)の上面および前記第2のショットキー電極(14)の上面に形成されるアノード電極(12)と、
前記半導体基板(1)の下面に形成されるカソード電極(13)とを備え、
前記プローブ針(21)を、平面視で少なくとも1つの前記第2のショットキー電極(14)が形成される範囲内の、前記アノード電極(12)の上面に接触させて、電圧を印加する、
半導体装置の測定方法。 - 前記半導体装置に対ししきい値よりも高い電圧を印加する場合、前記プローブ針(21)を、平面視で、少なくとも1つの前記第2のショットキー電極(14)が形成される範囲内の、前記アノード電極(12)の上面にのみ接触させ、
前記半導体装置に対ししきい値よりも低い電圧を印加する場合、前記プローブ針(21、25)を、平面視で、少なくとも1つの前記第2のショットキー電極(14)が形成される範囲内の前記アノード電極(12)の上面に加え、平面視で、前記第2のショットキー電極(14)が形成されない範囲の前記アノード電極(12)の上面にも接触させる、
請求項6に記載の半導体装置の測定方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/315,205 US11125803B2 (en) | 2016-09-01 | 2016-09-01 | Method of measuring semiconductor device by applying voltage to the semiconductor device using probe needle |
CN201680088683.8A CN109643667B (zh) | 2016-09-01 | 2016-09-01 | 半导体装置的测定方法 |
DE112016007192.2T DE112016007192T5 (de) | 2016-09-01 | 2016-09-01 | Verfahren zum vermessen einer halbleitervorrichtung |
PCT/JP2016/075618 WO2018042585A1 (ja) | 2016-09-01 | 2016-09-01 | 半導体装置の測定方法 |
JP2018536609A JP6526343B2 (ja) | 2016-09-01 | 2016-09-01 | 半導体装置の測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/075618 WO2018042585A1 (ja) | 2016-09-01 | 2016-09-01 | 半導体装置の測定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2018042585A1 true WO2018042585A1 (ja) | 2018-03-08 |
Family
ID=61300397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2016/075618 WO2018042585A1 (ja) | 2016-09-01 | 2016-09-01 | 半導体装置の測定方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11125803B2 (ja) |
JP (1) | JP6526343B2 (ja) |
CN (1) | CN109643667B (ja) |
DE (1) | DE112016007192T5 (ja) |
WO (1) | WO2018042585A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110873636A (zh) * | 2020-01-19 | 2020-03-10 | 常州纵慧芯光半导体科技有限公司 | 一种激光发射模组的控温测试治具 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011060939A (ja) * | 2009-09-09 | 2011-03-24 | Toshiba Corp | 半導体装置の製造方法 |
JP2012069567A (ja) * | 2010-09-21 | 2012-04-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2013118213A (ja) * | 2011-12-01 | 2013-06-13 | Showa Denko Kk | 炭化珪素半導体装置及びその製造方法 |
JP2014238332A (ja) * | 2013-06-07 | 2014-12-18 | 三菱電機株式会社 | 半導体装置の検査方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000306967A (ja) * | 1999-04-19 | 2000-11-02 | Sony Corp | 半導体装置の製造方法。 |
JP3708057B2 (ja) * | 2001-07-17 | 2005-10-19 | 株式会社東芝 | 高耐圧半導体装置 |
JP2005191227A (ja) * | 2003-12-25 | 2005-07-14 | Sanyo Electric Co Ltd | 半導体装置 |
JP2008251772A (ja) * | 2007-03-30 | 2008-10-16 | Toshiba Corp | 半導体装置 |
JP2009016733A (ja) * | 2007-07-09 | 2009-01-22 | Sharp Corp | 半導体装置の品質評価方法および製造方法 |
EP2244297B1 (en) * | 2008-02-12 | 2015-07-01 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device |
JP4535151B2 (ja) * | 2008-03-19 | 2010-09-01 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP2009267032A (ja) * | 2008-04-24 | 2009-11-12 | Toyota Motor Corp | 半導体装置とその製造方法 |
JP2010003841A (ja) | 2008-06-19 | 2010-01-07 | Toyota Motor Corp | 縦型のショットキーダイオード |
CN102237288B (zh) * | 2010-04-28 | 2013-02-06 | 中国科学院微电子研究所 | 一种检测氮化镓基场效应晶体管表面钝化效果的方法 |
JP5644536B2 (ja) | 2011-01-21 | 2014-12-24 | 三菱電機株式会社 | 電力用半導体装置 |
JPWO2012157679A1 (ja) * | 2011-05-18 | 2014-07-31 | ローム株式会社 | 半導体装置およびその製造方法 |
JP6063629B2 (ja) * | 2012-03-12 | 2017-01-18 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP5858952B2 (ja) | 2013-05-20 | 2016-02-10 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
2016
- 2016-09-01 JP JP2018536609A patent/JP6526343B2/ja active Active
- 2016-09-01 WO PCT/JP2016/075618 patent/WO2018042585A1/ja active Application Filing
- 2016-09-01 CN CN201680088683.8A patent/CN109643667B/zh active Active
- 2016-09-01 US US16/315,205 patent/US11125803B2/en active Active
- 2016-09-01 DE DE112016007192.2T patent/DE112016007192T5/de active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011060939A (ja) * | 2009-09-09 | 2011-03-24 | Toshiba Corp | 半導体装置の製造方法 |
JP2012069567A (ja) * | 2010-09-21 | 2012-04-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2013118213A (ja) * | 2011-12-01 | 2013-06-13 | Showa Denko Kk | 炭化珪素半導体装置及びその製造方法 |
JP2014238332A (ja) * | 2013-06-07 | 2014-12-18 | 三菱電機株式会社 | 半導体装置の検査方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109643667B (zh) | 2023-08-25 |
JP6526343B2 (ja) | 2019-06-05 |
US20190310306A1 (en) | 2019-10-10 |
CN109643667A (zh) | 2019-04-16 |
JPWO2018042585A1 (ja) | 2018-11-29 |
DE112016007192T5 (de) | 2019-05-09 |
US11125803B2 (en) | 2021-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107534054B (zh) | 半导体装置以及半导体装置的制造方法 | |
JP5543786B2 (ja) | 半導体装置及びその製造方法 | |
JP6995725B2 (ja) | 半導体装置 | |
KR20100122437A (ko) | 반도체장치 | |
JP2012231019A (ja) | 炭化珪素ダイオード | |
JP5655705B2 (ja) | 半導体装置 | |
JP2010016103A (ja) | 半導体装置 | |
JP5827020B2 (ja) | 高耐圧半導体装置 | |
JP2012069567A (ja) | 半導体装置およびその製造方法 | |
WO2016194419A1 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2018042585A1 (ja) | 半導体装置の測定方法 | |
US20220367642A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP2021019156A (ja) | 炭化珪素半導体装置 | |
JP7257912B2 (ja) | 半導体装置 | |
JP2022176696A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2022176695A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2017212317A (ja) | 通電検査装置、および、通電検査方法 | |
JP2012023229A (ja) | 半導体素子の特性測定方法および半導体装置の製造方法 | |
JP3879697B2 (ja) | 半導体装置 | |
JP7224247B2 (ja) | 半導体装置 | |
US20220359314A1 (en) | Semiconductor device with termination structure and field-free region | |
JP2023136028A (ja) | 半導体装置 | |
CN117747674A (zh) | 半导体装置 | |
JP2016162898A (ja) | 半導体装置 | |
JP2024034977A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WWE | Wipo information: entry into national phase |
Ref document number: 2018536609 Country of ref document: JP |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 16915146 Country of ref document: EP Kind code of ref document: A1 |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 16915146 Country of ref document: EP Kind code of ref document: A1 |