WO2017150435A1 - 配線基板の製造方法および配線基板 - Google Patents

配線基板の製造方法および配線基板 Download PDF

Info

Publication number
WO2017150435A1
WO2017150435A1 PCT/JP2017/007438 JP2017007438W WO2017150435A1 WO 2017150435 A1 WO2017150435 A1 WO 2017150435A1 JP 2017007438 W JP2017007438 W JP 2017007438W WO 2017150435 A1 WO2017150435 A1 WO 2017150435A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
insulating layer
layer
protective layer
desmear
Prior art date
Application number
PCT/JP2017/007438
Other languages
English (en)
French (fr)
Inventor
智行 羽生
真一 遠藤
Original Assignee
ウシオ電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウシオ電機株式会社 filed Critical ウシオ電機株式会社
Priority to CN201780014239.6A priority Critical patent/CN108781516A/zh
Priority to US16/080,564 priority patent/US10905012B2/en
Priority to KR1020187028103A priority patent/KR102125931B1/ko
Publication of WO2017150435A1 publication Critical patent/WO2017150435A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Definitions

  • the present invention relates to a method for manufacturing a wiring board in which an insulating layer and a conductive layer are laminated, and a wiring board manufactured by the manufacturing method.
  • a multilayer wiring board In recent years, multilayer wiring structures have been studied for printed wiring boards.
  • an insulating layer is formed between a plurality of conductive layers, and fine through holes called via holes are formed in the insulating layer in order to establish conduction between the conductive layers.
  • a conductive layer is laminated in the via hole by plating or the like.
  • the via hole can be formed by, for example, laser processing.
  • a residue called smear is generated at the bottom of the via hole. If the smear remains, the connection state between the conductive layer and the plating layer is deteriorated, which affects the performance of the entire substrate. Therefore, conventionally, desmear treatment for removing smear by plasma treatment or chemical treatment has been performed.
  • Patent Document 1 Japanese Patent Laid-Open No. 2011-171528
  • a hydroxyl group can be formed on the surface of the insulating layer in order to effectively bond the coupling agent for firmly bonding the plating layer to the insulating layer to the insulating layer.
  • the point of embedding various particles is disclosed.
  • a protective layer is attached to the surface of the insulating layer so that particles embedded in the surface portion of the insulating layer are not removed, a via hole is formed with the protective layer attached, and a desmear treatment with a chemical solution (wet desmear treatment) or plasma is used. After performing the desmear process (plasma desmear process), the protective layer is removed.
  • a slight gap is formed between the insulating layer and the protective layer.
  • the chemical solution may enter between the insulating layer and the protective layer, and an undesirable surface roughness of the insulating layer may occur around the via hole.
  • the protective layer is peeled off from the surface of the insulating layer, and the entire surface of the insulating layer is roughened.
  • the end portion of the protective layer is floated when the protective layer is exposed to plasma, and the insulating layer where the protective layer is floated may be etched and roughened by the plasma. Then, this invention makes it a subject to perform a desmear process appropriately, without roughening the surface of an insulating layer.
  • an embodiment of a method of manufacturing a wiring board according to the present invention includes an insulating layer stacked on a conductive layer, a protective layer formed on the insulating layer, the protective layer and the protective layer A light irradiation step of irradiating ultraviolet rays in an atmosphere containing oxygen with respect to a wiring board material in which a through-hole penetrating the insulating layer is formed, and the wiring board material in which the protective layer is peeled off from the wiring board material
  • a plating step of forming a plating layer made of a conductive material on the surface including the bottom of the through hole is included.
  • the desmear process by ultraviolet rays since the desmear process by ultraviolet rays is performed, it is possible to remove smear in the through hole (via hole) while appropriately protecting the surface of the insulating layer without causing the protective layer to float or peel off. Accordingly, the surface of the insulating layer can be prevented from being roughened, and a wiring board capable of forming a fine wiring pattern can be manufactured. Furthermore, by performing desmear treatment with ultraviolet rays, it is possible to appropriately perform desmear treatment while maintaining the shape of the via hole, and thus it is possible to manufacture a high-density (highly integrated) fine wiring substrate.
  • the wiring board manufacturing method may further include a peeling step of peeling the protective layer from the wiring board material after the light irradiation step.
  • a peeling step of peeling the protective layer from the wiring board material after the light irradiation step since the protective layer is kept attached during the light irradiation step and the protective layer is peeled after the light irradiation step, the surface of the insulating layer can be reliably prevented from being roughened.
  • the insulating material is laminated on the conductive layer, and the wiring board material having the protective layer formed on the insulating layer is irradiated with laser light.
  • the method may further include a penetrating step of forming the through hole penetrating the protective layer and the insulating layer.
  • the via hole can be reduced in diameter and tapered. Therefore, by performing the light irradiation process after this penetration process, it is possible to perform the desmear process while maintaining the shape of the via hole having a reduced diameter and a reduced taper.
  • mode of the wiring board which concerns on this invention is manufactured by the manufacturing method of one of said wiring boards. Thereby, the wiring board can be a high-density (highly integrated) fine wiring board.
  • the desmear process can be appropriately performed without roughening the surface of the insulating layer and maintaining the shape of the via hole, a high-density (highly integrated) fine wiring substrate can be manufactured. Can do.
  • FIG. 1A is a diagram illustrating a method of manufacturing a wiring board according to the first embodiment.
  • FIG. 1B is a diagram illustrating a method of manufacturing the wiring board according to the first embodiment.
  • FIG. 1C is a diagram illustrating a method of manufacturing the wiring board according to the first embodiment.
  • FIG. 1D is a diagram illustrating the method for manufacturing the wiring board according to the first embodiment.
  • FIG. 2A is a diagram illustrating a method of manufacturing a wiring board after desmear processing.
  • FIG. 2B is a diagram illustrating a method of manufacturing a wiring board after desmear processing.
  • FIG. 2C is a diagram illustrating a method for manufacturing a wiring board after desmear processing.
  • FIG. 1A is a diagram illustrating a method of manufacturing a wiring board after desmear processing.
  • FIG. 2B is a diagram illustrating a method of manufacturing a wiring board after desmear processing.
  • FIG. 2C is a diagram illustrating a method for manufacturing
  • FIG. 2D is a diagram illustrating a method for manufacturing a wiring board after desmear processing.
  • FIG. 2E is a diagram showing a method of manufacturing a wiring board after desmear processing.
  • FIG. 3A is a diagram illustrating a problem of wet desmear processing.
  • FIG. 3B is a diagram illustrating a problem of wet desmear processing.
  • FIG. 3C is a diagram illustrating a problem of wet desmear processing.
  • FIG. 4A is a diagram for explaining a problem of the plasma desmear process.
  • FIG. 4B is a diagram for explaining a problem of the plasma desmear process.
  • the wiring substrate to be manufactured is a multilayer wiring substrate in which a conductive layer (wiring layer) and an insulating layer are stacked on a core substrate.
  • the core substrate is made of, for example, glass epoxy resin.
  • a material constituting the conductive layer (wiring layer) for example, copper, nickel, gold, zinc, or the like can be used.
  • the insulating layer is made of, for example, a resin containing a granular filler made of an inorganic substance.
  • a resin for example, an epoxy resin, a bismaleimide triazine resin, a polyimide resin, a polyester resin, or the like can be used.
  • a material which comprises a granular filler a silica, an alumina, mica, a silicate, barium sulfate, magnesium hydroxide, a titanium oxide etc. can be used, for example.
  • a wiring board material in which a conductive layer 11 and an insulating layer 12 are laminated is formed.
  • a method of forming the insulating layer 12 on the conductive layer 11 a method of curing the insulating layer forming material after applying an insulating layer forming material containing a particulate filler in a liquid thermosetting resin.
  • a method of bonding an insulating sheet containing a granular filler by thermocompression bonding or the like can be used.
  • a protective layer 13 used to protect the insulating layer 12 in the process of forming the insulating layer 12 on the conductive layer 11 is formed on the surface of the insulating layer 12.
  • the protective layer 13 can be composed of, for example, a PET film.
  • the insulating layer 12 is processed by irradiating the protective layer 13 with a laser L, thereby forming a via hole (through hole) 12a having a depth reaching the conductive layer 11.
  • a laser processing method a method using a CO 2 laser, a method using a UV laser, or the like can be used. In this way, by forming the via hole 12a penetrating the insulating layer 12 via the protective layer 13, the via hole 12a having a better shape than the case where the via hole 12a is formed after the protective layer 13 is peeled from the insulating layer 12 is formed. can get.
  • the shape of the via hole 12a is good means that the taper angle of the inner wall surface (side wall) of the via hole 12a is small and the via hole 12a has a shape close to a cylindrical shape.
  • the via hole 12a is formed by laser processing, the laser beam is condensed and applied to the wiring board material.
  • the protective layer 13 is compared with the case where the via hole 12a is formed in the wiring board material from which the protective layer 13 has been peeled off. The focal length can be increased by the thickness of the. Therefore, when the via hole 12a is formed in the wiring board material with the protective layer 13 attached, a good via hole 12a having a small taper angle can be obtained.
  • the via hole 12a When the via hole 12a is formed, the sidewall of the via hole 12a in the insulating layer 12, the peripheral region of the via hole 12a on the surface of the protective layer 13, and the bottom of the via hole 12a, that is, the portion exposed by the via hole 12a in the conductive layer 11 are insulated. A smear (residue) S caused by the material constituting the layer 12 is generated. Therefore, as shown in FIG. 1C, a process of removing smear S (desmear process) is performed.
  • the desmear process a so-called photo desmear process is used in which the smear S is removed by irradiating the portion to be processed with ultraviolet rays (UV).
  • UV ultraviolet rays
  • a light irradiation process for irradiating the processing target portion of the wiring board material with the above-described ultraviolet rays, and a physical vibration in the wiring board material after the light irradiation process.
  • the desmear process is performed with the protective layer 13 attached to the insulating layer 12.
  • the photodesmear treatment can be performed in an atmosphere containing oxygen such as air.
  • the ultraviolet light source various lamps that emit ultraviolet light (vacuum ultraviolet light) having a wavelength of 220 nm or less, preferably 190 nm or less can be used.
  • a xenon excimer lamp peak wavelength: 172 nm
  • a low-pressure mercury lamp 185 nm emission line
  • a xenon excimer lamp is suitable, for example.
  • the reason why the wavelength is set to 220 nm or less is that when the wavelength of ultraviolet rays exceeds 220 nm, it is difficult to decompose and remove smears caused by organic substances such as resins.
  • Smear caused by organic substances is decomposed by the energy of ultraviolet rays and the ozone and active oxygen generated by the irradiation of ultraviolet rays by irradiating ultraviolet rays having a wavelength of 220 nm or less in the photodesmear treatment.
  • smears caused by inorganic substances specifically silica and alumina, become brittle when irradiated with ultraviolet rays.
  • the illuminance of ultraviolet rays, the irradiation time of ultraviolet rays, and the like can be appropriately set in consideration of the residual state of the smear S.
  • a physical vibration process (not shown) that applies a physical vibration to the wiring board material is performed.
  • the physical vibration processing can be performed by, for example, ultrasonic vibration processing.
  • the frequency of ultrasonic waves in the ultrasonic vibration treatment is preferably 20 kHz or more and 70 kHz or less, for example. This is because if the frequency of the ultrasonic wave exceeds 70 kHz, it is difficult to break off smears caused by inorganic substances and remove them from the wiring board material.
  • a liquid such as water and a gas such as air can be used as the ultrasonic vibration medium.
  • the vibration medium for example, the wiring board material is immersed in the water, and in this state, the water is subjected to ultrasonic vibration treatment to perform ultrasonic vibration processing.
  • the processing time of the ultrasonic vibration processing is, for example, 10 seconds to 600 seconds.
  • ultrasonic vibration treatment can be performed by spraying compressed air on the wiring board material while ultrasonically vibrating the compressed air.
  • the pressure of compressed air is 0.2 Mpa or more, for example.
  • the processing time for ultrasonic vibration processing using compressed air is, for example, 5 to 60 seconds.
  • the photo desmear process and the physical vibration process may be performed once in the above order, but it is preferable to alternately perform the photo desmear process and the physical vibration process.
  • the number of repetitions of the photo desmear process and the physical vibration process is appropriately set in consideration of the irradiation time of ultraviolet rays in each photo desmear process, and is, for example, 1 to 5 times.
  • the process gas containing oxygen is irradiated with ultraviolet rays to generate ozone and active oxygen, and the smear S caused by the organic substance is decomposed and gasified by the ozone and active oxygen. .
  • the smear S caused by the organic substance is removed.
  • the smear S caused by the inorganic substance is exposed by removing the smear S caused by the organic substance, and further becomes brittle when irradiated with ultraviolet rays.
  • the smear S caused by the exposed inorganic substance and the remaining part of the smear S caused by the organic substance are destroyed and removed by the mechanical action due to the vibration. .
  • a slight gap is generated between smears due to the shrinkage of smears S caused by inorganic substances and the difference in thermal expansion that occurs when each smear S is irradiated with ultraviolet rays.
  • the substrate is separated from the wiring board material by a physical vibration treatment. As a result, the smear S caused by the inorganic substance and the smear S caused by the organic substance are completely removed from the wiring board material.
  • the light irradiation process and the physical vibration process may be performed on the wiring board material, so that it is not necessary to use a chemical that requires a waste liquid process.
  • the protective layer 13 is peeled from the upper surface of the insulating layer 12 as shown in FIG. 1D.
  • a seed layer 14 of about 50 nm serving as a base for the plating layer is formed on the upper surface of the insulating layer 12 and the inner surface of the via hole 12a.
  • a method for forming the seed layer 14 for example, sputtering (SP) using Ti (titanium) can be used.
  • a resist pattern R is formed on the seed layer 14.
  • a method for forming the resist pattern R for example, a method of forming a pattern by exposure and development after applying a resist on the seed layer 14 can be used.
  • a plating layer 15 is formed on the seed layer 14 from the via hole 12a to the opening of the resist pattern R by, for example, electrolytic plating.
  • the plating layer 15 for example, a layer made of Cu (copper) or the like (about 20 ⁇ m to 50 ⁇ m) can be used.
  • the plated layer 15 formed in this manner is an upper wiring layer of the conductive layer 11, and is connected to the conductive layer 11 at the bottom of the via hole 12a.
  • the resist pattern R is removed, and then the seed layer 14 is removed (flash etching) using the plating layer 15 as a mask, as shown in FIG. 2E. Thereafter, an insulating layer is laminated on the plating layer 15 (not shown).
  • the step shown in FIG. 1B corresponds to the penetrating step for forming the through hole
  • the step shown in FIG. 1C irradiates ultraviolet rays in an atmosphere containing oxygen. It corresponds to the light irradiation process.
  • the process shown in FIG. 2C corresponds to a plating process for forming a plating layer made of a conductive material.
  • the insulating layer 12 is laminated on the conductive layer 11, the protective layer 13 is formed on the insulating layer 12, and a through hole (via hole) that penetrates the protective layer 13 and the insulating layer 12.
  • Photodesmear treatment is performed on the wiring board material on which 12a is formed. That is, by desiring the via hole 12a by irradiating the wiring board material with ultraviolet rays using the protective layer 13 as a mask. Then, after removing the smear S by the photodesmear treatment, the protective layer 13 is peeled off from the insulating layer 12 to form the plating layer 15.
  • the surface of the insulating layer 12 can be protected by the protective layer 13, and the surface of the insulating layer 12 can be prevented from being roughened. Further, since the photo desmear process using ultraviolet rays is performed as the desmear process, it is possible to appropriately remove the smear while maintaining the shape of the via hole 12a.
  • desmear treatment desmear treatment (wet desmear treatment) with a chemical such as a potassium permanganate solution or plasma desmear treatment (plasma desmear treatment) has been performed.
  • a chemical such as a potassium permanganate solution or plasma desmear treatment (plasma desmear treatment)
  • plasma desmear treatment plasma desmear treatment
  • the insulating layer 112 is laminated on the conductive layer 111
  • the protective layer 113 is formed on the insulating layer 112
  • the wiring substrate material 100 in which the via hole 112a penetrating the protective layer 113 and the insulating layer 112 is formed.
  • the case where each desmear process is performed is demonstrated.
  • the wiring board material 100 is immersed in a chemical solution such as a potassium permanganate solution, the inside of the via hole 112a is damaged by the chemical solution, and the shape of the via hole 112a is destroyed. Further, in the case of this wet desmear process, as shown in FIG. 3B, the solution enters from a slight gap formed between the insulating layer 112 and the protective layer 113, so that the insulating layer 112 is formed around the via hole 112a. The surface of will be rough.
  • a chemical solution such as a potassium permanganate solution
  • the protective layer 113 is peeled off from the insulating layer 112, and wet desmear treatment is performed in a state where the protective layer 113 is peeled off from the insulating layer 112, so that the entire surface of the insulating layer 112 is shown in FIG. 3C. There is also a risk that will be rough.
  • FIG. 4A when the wiring board material 100 is exposed to the plasma P, the protective layer 113 is exposed to the plasma P, so that the end of the protective layer 113 is lifted as shown in FIG. 4B. End up. Then, the insulating layer 112 where the protective layer 113 is lifted is etched by the plasma P, and the shape of the via hole 112a is destroyed.
  • the photo desmear process is performed as the desmear process, the inner wall surface of the via hole and the periphery of the opening of the via hole are not eroded, and the via shape can be maintained.
  • the protective layer 13 does not float or peel off, so that the protective layer 13 can be appropriately attached on the insulating layer 12 until the photodesmear process is completed. Therefore, roughening of the surface of the insulating layer 12 can be reliably suppressed.
  • the protective layer 13 and the insulating layer 12 are formed by irradiating the wiring board material in which the insulating layer 12 is laminated on the conductive layer 11 and the protective layer 13 is formed on the insulating layer 12 with laser light.
  • a through hole (via hole) 12 a penetrating the layer 12 is formed.
  • the wet desmear treatment uses a chemical solution such as a potassium permanganate solution, when trying to desmear a small-diameter via, the chemical solution is unlikely to penetrate into the via and there is a possibility that the smear cannot be removed appropriately.
  • plasma desmear treatment uses plasma with high directivity, when desmearing a via having a small taper, it is difficult to remove the smear on the sidewall.
  • the photo desmear process which irradiates an ultraviolet-ray in the atmosphere of the process gas containing oxygen is performed.
  • active species such as ozone and oxygen radicals can be generated and penetrated into the via hole. Therefore, even in a via hole with a reduced diameter and a reduced taper, smear can be appropriately removed while maintaining the via shape. Therefore, a highly reliable high-density (highly integrated) fine wiring substrate can be manufactured.
  • the physical vibration process is performed after the photodesmear process has been described, but the physical vibration process is not essential.
  • the insulating layer is an insulating layer having no filler, the physical vibration treatment can be omitted.
  • the method of forming the via hole 12a is not limited to laser processing, and for example, drill processing may be used. The method for forming the via hole 12a can be appropriately selected according to the opening diameter of the via hole 12a.
  • ⁇ Wiring board material> a 25 ⁇ m epoxy resin was vacuum-laminated on both sides of a prepreg core material made of glass epoxy resin and copper, and a laminate prepared by high pressure pressing and baking was prepared. Blind vias were formed in a lattice shape at a pitch of 500 ⁇ m by applying laser processing to the laminate having a protective layer made of PET film on the surface with a via processing machine (CO 2 laser or UV laser). The via opening diameter was set to ⁇ 50 ⁇ m. In this way, a wiring board material was obtained. ⁇ Example> The wiring board material was subjected to a photodesmear treatment using ultraviolet light having a wavelength of 172 nm with the protective layer (PET) attached.
  • PET protective layer
  • the via opening diameter D top (Diameter ⁇ 3 ⁇ ) [ ⁇ m] before and after the desmear treatment, the via bottom diameter D btm (Diameter ⁇ 3 ⁇ ) [ ⁇ m], and the via periphery of the substrate The surface roughness Ra [nm] of each part was measured.
  • the results are shown in Table 1.
  • the surface roughness Ra of the peripheral portion of the via is an arithmetic average roughness measured in accordance with JIS B0601.
  • the opening diameter of the via before desmear processing (Before) is D top B
  • the diameter of the via bottom before desmear processing (Before) is D btm B
  • Table 1 shows changes in the via opening diameter D top and the via bottom diameter D btm before and after the desmear treatment as a diameter ratio (after treatment / before treatment).
  • the taper angle TA [°] of the via hole before and after the desmear treatment and the ratio thereof were measured.
  • the results are shown in Table 2.
  • the taper angle TA is a value calculated in accordance with JIS B0612.
  • the taper angle of the via hole before desmear treatment (Before) is TAB
  • the taper angle of the via hole after desmear treatment (After) is TAA
  • the ratio thereof is TAA / TAB.
  • the via diameter and the surface roughness before the desmear treatment are almost equal values in all examples. From the diameter ratios shown in Table 1, it can be seen that in the photodesmear process of the example and the comparative example 1, the diameter increases on the via opening side and the via bottom side after the desmear process, but the expansion amount is small. Further, the via opening diameter D top and the via bottom diameter D btm are enlarged at the same ratio, and the taper angle TAA after desmear processing from the taper angle TAB before desmear processing of the via holes shown in Table 2 is increased. The TAA / TAB value representing the change is also small, and it can be said that the via shape has expanded to a similar shape. That is, it can be said that the via shape is maintained well.
  • the diameter greatly increases on the via opening side and the via bottom side after the desmear process. Also, from the enlargement ratio of the via bottom diameter D btm than the diameter ratio of Table 1, larger in the expansion ratio of the via opening diameter D top, the value of TAA / TAB Table 2 is large, the taper of the via shape after desmearing It can be seen that the angle has increased. That is, the via shape is not maintained. In the wet desmear process of Comparative Example 3, the via diameter after the desmear process is the largest in all examples, and the taper angle of the via shape is also large. That is, the via shape is not maintained.
  • the protective layer is not peeled off during the desmear process in the photo desmear process of the example, and the desmear process is performed with the protective layer protecting the substrate surface.
  • the surface roughness of the peripheral portion of the via can be maintained.
  • the surface of the insulating layer is slightly rough because the surface of the insulating layer is not protected by the protective layer.
  • the surface roughness is small and can be said to be moderate roughness.
  • the surface roughness of the via peripheral portion is very large as compared with the photodesmear process.
  • the protective layer may float around the via during desmear processing, or all may be peeled off. Thus, it can be said that not only the periphery of the via but also the entire substrate surface may be greatly damaged.
  • the roughening of the surface of the insulating layer can be surely suppressed without peeling off the protective layer in the photo desmear treatment of the example. Further, it was confirmed that the photodesmear treatment can suppress the roughening of the substrate surface without receiving the protective action by the protective layer, as compared with the wet desmear treatment or the plasma desmear treatment. That is, in the photo desmear process of the example, it was confirmed that the roughening was suppressed even in the via hole not receiving the protective action of the protective layer, and the via shape could be maintained.
  • an insulating layer is laminated on a conductive layer, and the wiring board material in which the protective layer is formed on the insulating layer is irradiated with laser light to penetrate the protective layer and the insulating layer.
  • the via hole By forming the via hole, it is possible to reduce the diameter and taper of the via hole.
  • the shape and surface roughness of the via hole with a reduced diameter and a reduced taper can be achieved by performing a photodesmear treatment that irradiates ultraviolet rays in an atmosphere containing oxygen on the wiring board material on which the via hole is formed.
  • the desmear process can be appropriately performed while maintaining the above. Therefore, miniaturization and high density (high integration) of the wiring board can be realized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

絶縁層表面を粗化することなく適切にデスミア処理を行う配線基板の製造方法が開示される。 配線基板の製造工程は、導電層(11)の上に絶縁層(12)が積層され、該絶縁層(12)の上に保護層(13)が形成され、絶縁層(12)および保護層(13)を貫通する貫通孔(ビアホール)(12a)が形成された配線基板材料に対して、酸素を含んだ雰囲気中で紫外線を照射する光照射工程と、上記配線基板材料から保護層(13)が剥離された配線基板材料に対して、貫通孔(12a)の底を含む表面に、導電材料からなるめっき層(14)を形成するめっき工程と、を含む。

Description

配線基板の製造方法および配線基板
 本発明は、絶縁層と導電層とが積層されてなる配線基板の製造方法、およびその製造方法によって製造された配線基板に関する。
 近年、プリント配線基板に対して多層配線構造の検討が行われている。多層配線基板では、複数の導電層の間に絶縁層が形成されており、導電層間の導通をとるために、絶縁層にはビアホールとよばれる微細な貫通孔が形成される。ビアホール内には、めっき処理などにより導電層が積層される。
 ビアホールは、例えばレーザ加工により形成することができるが、ビアホールを形成すると、ビアホールの底にスミアと呼ばれる残渣が発生する。このスミアが残存していると導電層とめっき層との間の接続状態が悪くなり、基板全体の性能に影響を及ぼすこととなる。そこで、従来は、プラズマ処理や薬液処理によりスミアを除去するデスミア処理がなされていた。
 特許文献1(特開2011-171528号公報)には、めっき層を絶縁層に強固に結合させるためのカップリング剤を絶縁層に有効に結合させるために、絶縁層表面部に水酸基を形成可能な粒子を埋め込む点が開示されている。ここでは、絶縁層表面部に埋め込んだ粒子が除去されないように、絶縁層表面に保護層を取り付け、当該保護層を取り付けたままビアホールを形成し、薬液によるデスミア処理(ウェットデスミア処理)もしくはプラズマによるデスミア処理(プラズマデスミア処理)を行った後、保護層を除去している。
特開2011-171528号公報
 近年、半導体素子は小型化傾向にあり、配線基板も微細化が求められている。しかしながら、絶縁層の表面が荒れていると、その上に形成する配線パターン、特に、L/S(ライン/スペース)=10/10μm以下の微細配線パターンが立たなくなり、配線基板を微細化することができない。
 上記特許文献1(特開2011-171528号公報)に記載の技術では、絶縁層表面に保護層を付したままデスミア処理を行うとしているが、デスミア処理としてウェットデスミア処理やプラズマデスミア処理を採用しているため、適切に絶縁層表面の粗化を抑制することができない。
 絶縁層と保護層との間には、僅かに隙間が形成される。そのため、ウェットデスミア処理の場合、薬液が絶縁層と保護層との間に侵入し、ビアホールの周辺において不所望な絶縁層表面の荒れが生じる場合がある。また、場合によっては保護層が絶縁層表面から剥離し、絶縁層の表面全体が荒れてしまう。プラズマデスミア処理の場合には、保護層がプラズマに曝されることで保護層の端部が浮いてしまい、保護層が浮いた部分の絶縁層がプラズマによりエッチングされて荒れてしまう場合がある。
 そこで、本発明は、絶縁層表面を粗化することなく適切にデスミア処理を行うことを課題とする。
 上記課題を解決するために、本発明に係る配線基板の製造方法の一態様は、導電層の上に絶縁層が積層され、該絶縁層の上に保護層が形成され、前記保護層および前記絶縁層を貫通する貫通孔が形成された配線基板材料に対して、酸素を含んだ雰囲気中で紫外線を照射する光照射工程と、前記配線基板材料から前記保護層が剥離された前記配線基板材料に対して、前記貫通孔の底を含む表面に、導電材料からなるめっき層を形成するめっき工程と、を含む。
 このように、紫外線によるデスミア処理を行うので、保護層の浮きや剥離を生じさせることがなく、適切に絶縁層表面を保護しつつ、貫通孔(ビアホール)のスミアを除去することができる。したがって、絶縁層表面の粗化を抑制することができ、微細配線パターンの形成が可能な配線基板を作製することができる。さらに、紫外線によるデスミア処理を行うことで、ビアホールの形状を維持したまま適切にデスミア処理を行うことができるので、高密度(高集積)な微細配線基板の作製も可能となる。
 また、上記の配線基板の製造方法において、前記光照射工程の後に、前記配線基板材料から前記保護層を剥離する剥離工程をさらに含んでいてもよい。このように、光照射工程中は保護層を付したままとし、光照射工程の後に保護層を剥離するので、確実に絶縁層表面の粗化を抑制することができる。
 さらに、上記の配線基板の製造方法において、前記導電層の上に前記絶縁層が積層され、該絶縁層の上に前記保護層が形成された前記配線基板材料に対してレーザ光を照射することにより、前記保護層および前記絶縁層を貫通する前記貫通孔を形成する貫通工程をさらに含んでいてもよい。このように、保護層を付したまま配線基板材料に対してビアホールを形成することで、ビアホールの小径化および小テーパー化を実現することができる。したがって、この貫通工程の後に光照射工程を行うことで、小径化および小テーパー化されたビアホールの形状を維持したままデスミア処理を行うことができる。
 また、本発明に係る配線基板の一態様は、上記のいずれかの配線基板の製造方法により製造される。これにより、当該配線基板は、高密度(高集積)な微細配線基板とすることができる。
 本発明によれば、絶縁層表面を粗化することなく、また、ビアホールの形状を維持したまま適切にデスミア処理を行うことができるので、高密度(高集積)な微細配線基板を製造することができる。
 上記した本発明の目的、態様及び効果並びに上記されなかった本発明の目的、態様及び効果は、当業者であれば添付図面及び請求の範囲の記載を参照することにより下記の発明を実施するための形態(発明の詳細な説明)から理解できるであろう。
図1Aは、第一の実施形態の配線基板の製造方法を示す図である。 図1Bは、第一の実施形態の配線基板の製造方法を示す図である。 図1Cは、第一の実施形態の配線基板の製造方法を示す図である。 図1Dは、第一の実施形態の配線基板の製造方法を示す図である。 図2Aは、デスミア処理後の配線基板の製造方法を示す図である。 図2Bは、デスミア処理後の配線基板の製造方法を示す図である。 図2Cは、デスミア処理後の配線基板の製造方法を示す図である。 図2Dは、デスミア処理後の配線基板の製造方法を示す図である。 図2Eは、デスミア処理後の配線基板の製造方法を示す図である。 図3Aは、ウェットデスミア処理の問題点を説明する図である。 図3Bは、ウェットデスミア処理の問題点を説明する図である。 図3Cは、ウェットデスミア処理の問題点を説明する図である。 図4Aは、プラズマデスミア処理の問題点を説明する図である。 図4Bは、プラズマデスミア処理の問題点を説明する図である。
 以下、本発明の実施の形態を図面に基づいて説明する。
 図1A~図1Dは、本実施形態の配線基板の製造方法を示す図である。本実施形態において、製造対象の配線基板は、コア基板上に導電層(配線層)と絶縁層とを積層してなる多層配線基板である。コア基板は、例えばガラスエポキシ樹脂などによって構成されている。導電層(配線層)を構成する材料としては、例えば、銅、ニッケル、金、亜鉛などを用いることができる。
 絶縁層は、例えば無機物質よりなる粒状フィラーが含有された樹脂などによって構成されている。このような樹脂としては、例えば、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、ポリエステル樹脂などを用いることができる。また、粒状フィラーを構成する材料としては、例えば、シリカ、アルミナ、マイカ、珪酸塩、硫酸バリウム、水酸化マグネシウム、酸化チタンなどを用いることができる。
 多層配線基板を製造する場合、先ず、図1Aに示すように、導電層11と絶縁層12とが積層されてなる配線基板材料を形成する。導電層11の上に絶縁層12を形成する方法としては、液状の熱硬化性樹脂中に粒状フィラーが含有されてなる絶縁層形成材料を塗布した後、当該絶縁層形成材料を硬化処理する方法や、粒状フィラーが含有された絶縁シートを熱圧着等によって貼り合わせる方法などを利用することができる。絶縁層12の表面には、導電層11の上に絶縁層12を形成する過程で絶縁層12を保護するために用いられる保護層13が形成されている。保護層13は、例えばPETフィルムなどにより構成することができる。
 次に、図1Bに示すように、絶縁層12を、保護層13の上からレーザLを照射して加工することにより、導電層11に到達する深さのビアホール(貫通孔)12aを形成する。レーザ加工の方法としては、CO2レーザを用いる方法や、UVレーザを用いる方法などを利用することができる。このように、保護層13を介して絶縁層12を貫通するビアホール12aを形成することで、保護層13を絶縁層12から剥離してからビアホール12aを形成する場合よりも形の良いビアホール12aが得られる。
 ここで、ビアホール12aの形が良いとは、ビアホール12aの内壁面(サイドウォール)のテーパー角が小さく、ビアホール12aが円柱形状に近い形状を有することをいう。レーザ加工によりビアホール12aを形成する場合、レーザ光を集光させて配線基板材料に照射する。本実施形態のように、保護層13を付したまま配線基板材料にビアホール12aを形成する場合、保護層13が剥離された配線基板材料にビアホール12aを形成する場合と比較して、保護層13の厚みの分だけ焦点距離を長くすることができる。そのため、保護層13を付したまま配線基板材料にビアホール12aを形成すると、テーパー角の小さい形の良いビアホール12aが得られる。
 ビアホール12aを形成すると、絶縁層12におけるビアホール12aのサイドウォール、保護層13の表面におけるビアホール12aの周辺領域、およびビアホール12aの底部、即ち導電層11におけるビアホール12aによって露出した部分などには、絶縁層12を構成する材料に起因するスミア(残渣)Sが生じる。
 そこで、図1Cに示すように、スミアSを除去する処理(デスミア処理)を行う。本実施形態では、デスミア処理として、被処理部分に対して紫外線(UV)を照射することでスミアSを除去する、所謂フォトデスミア処理を用いる。より具体的には、デスミア処理では、配線基板材料の被処理部分に対して上記の紫外線を照射する光照射処理(フォトデスミア処理)と、この光照射処理の後、配線基板材料に物理的振動を与える物理的振動処理とを行う。なお、本実施形態では、保護層13を絶縁層12に取り付けたままデスミア処理を行う。
 ここで、フォトデスミア処理について詳細に説明する。
 フォトデスミア処理は、例えば大気などの酸素を含む雰囲気下において行うことができる。紫外線光源としては、波長220nm以下、好ましくは190nm以下の紫外線(真空紫外線)を出射する種々のランプを利用できる。例えば、紫外線光源としては、キセノンガスを封入したキセノンエキシマランプ(ピーク波長172nm)、低圧水銀ランプ(185nm輝線)などを用いることができる。なかでも、デスミア処理に用いる紫外線光源としては、例えばキセノンエキシマランプが好適である。ここで、波長220nm以下としたのは、紫外線の波長が220nmを超える場合には、樹脂などの有機物質に起因するスミアを分解除去することが困難となるためである。
 有機物質に起因するスミアは、フォトデスミア処理において、波長220nm以下の紫外線を照射することにより、紫外線のエネルギーおよび紫外線の照射に伴って生ずるオゾンや活性酸素によって分解される。また、無機物質に起因するスミア、具体的にはシリカやアルミナは、紫外線が照射されることによって脆いものとなる。なお、紫外線の照度や紫外線の照射時間などは、スミアSの残留状態などを考慮して適宜設定することができる。
 次に、フォトデスミア処理(光照射処理)で残ったスミアSを除去するために、配線基板材料に物理的振動を与える不図示の物理的振動処理が行われる。物理的振動処理は、例えば超音波振動処理によって行うことができる。超音波振動処理における超音波の周波数は、例えば20kHz以上70kHz以下であることが好ましい。超音波の周波数が70kHzを超えると、無機物質に起因するスミアを破壊して配線基板材料から離脱させることが困難となるためである。
 このような超音波振動処理においては、超音波の振動媒体として、水などの液体および空気などの気体を用いることができる。
 具体的に説明すると、振動媒体として例えば水等を用いる場合には、配線基板材料を、当該水中に浸漬し、この状態で、当該水を超音波振動させることにより、超音波振動処理を行うことができる。超音波の振動媒体として液体を用いる場合には、超音波振動処理の処理時間は、例えば10秒間~600秒間である。
 また、振動媒体として空気を用いる場合には、圧縮空気を超音波振動させながら配線基板材料に吹きつけることにより、超音波振動処理を行うことができる。ここで、圧縮空気の圧力は、例えば0.2MPa以上であることが好ましい。また、圧縮空気による超音波振動処理の処理時間は、例えば5秒間~60秒間である。
 フォトデスミア処理および物理的振動処理は、上記の順でそれぞれ1回ずつ行ってもよいが、フォトデスミア処理および物理的振動処理を交互に繰り返して行うことが好ましい。ここで、フォトデスミア処理および物理的振動処理の繰り返し回数は、各フォトデスミア処理における紫外線の照射時間などを考慮して適宜設定されるが、例えば1回~5回である。
 このように、フォトデスミア処理において、酸素を含む処理気体に紫外線を照射することにより、オゾンや活性酸素が生じ、有機物質に起因するスミアSは、オゾンや活性酸素によって分解されてガス化される。その結果、有機物質に起因するスミアSは、その大部分が除去される。このとき、無機物質に起因するスミアSは、有機物質に起因するスミアSの除去により露出し、さらに、紫外線が照射されることによって脆いものとなる。そして、その状態のスミアSに物理的振動処理を施すことにより、露出した無機物質に起因するスミアSや有機物質に起因するスミアSの残部は、振動による機械的作用によって破壊され、除去される。或いは、無機物質に起因するスミアSの収縮や、各スミアSに紫外線を照射したときに発生する熱膨張の差などによって、スミア間にわずかな隙間が生じ、無機物質に起因するスミアSは、物理的振動処理を施すことにより配線基板材料から離脱する。その結果、配線基板材料から無機物質に起因するスミアSと、有機物質に起因するスミアSとが完全に除去される。
  また、本実施形態におけるデスミア処理によれば、配線基板材料に対して光照射処理および物理的振動処理を行えばよいので、廃液処理が必要となる薬品を用いなくてよい。
 フォトデスミア処理が完了すると、図1Dに示すように、絶縁層12の上面から保護層13を剥離する。
 保護層13を剥離した後は、図2Aに示すように、絶縁層12の上面およびビアホール12aの内面に、めっき層の下地となる50nm程度のシード層14を形成する。シード層14の形成方法としては、例えばTi(チタン)を用いたスパッタリング(SP)を用いることができる。次に、図2Bに示すように、シード層14の上にレジストパターンRを形成する。レジストパターンRの形成方法としては、例えば、シード層14の上にレジストを塗布した後、露光・現像によってパターンを形成する方法を用いることができる。
 次に、図2Cに示すように、シード層14の上に、例えば電解めっきにより、ビアホール12a内からレジストパターンRの開口部にかけてめっき層15を形成する。めっき層15としては、例えば、Cu(銅)などからなる層(20μm~50μm程度)を用いることができる。このようにして形成されるめっき層15は、導電層11の上層の配線層となるものであり、ビアホール12aの底で導電層11に接続される。その後、図2Dに示すように、レジストパターンRを除去し、次いで、図2Eに示すように、めっき層15をマスクにしてシード層14を除去(フラッシュエッチング)する。その後は、めっき層15の上から絶縁層がラミネートされる(不図示)。
 なお、図1A~図1Dに示す各工程のうち、図1Bに示す工程が、貫通孔を形成する貫通工程に対応し、図1Cに示す工程が、酸素を含んだ雰囲気中で紫外線を照射する光照射工程に対応している。また、図2Cに示す工程が、導電材料からなるめっき層を形成するめっき工程に対応している。
 このように、本実施形態では、導電層11の上に絶縁層12が積層され、該絶縁層12の上に保護層13が形成され、保護層13および絶縁層12を貫通する貫通孔(ビアホール)12aが形成された配線基板材料に対して、フォトデスミア処理を行う。つまり、保護層13をマスクにして配線基板材料に対して紫外線を照射することで、ビアホール12a内をデスミア処理する。そして、フォトデスミア処理によってスミアSを除去した後、絶縁層12の上から保護層13を剥離し、めっき層15を形成する。
 したがって、フォトデスミア処理中は保護層13によって絶縁層12表面を保護し、絶縁層12表面の粗化を抑制することができる。また、デスミア処理として紫外線を用いたフォトデスミア処理を行うので、ビアホール12aの形状を維持したまま適切にスミアを除去することができる。
 従来、デスミア処理としては、過マンガン酸カリウム溶液などの薬液によるデスミア処理(ウェットデスミア処理)や、プラズマによるデスミア処理(プラズマデスミア処理)が行われていた。しかしながら、これら従来のデスミア処理においては、ビアホールの形状を維持したままデスミア処理を行うことができない。
 図3A~図3Cは、ウェットデスミア処理の説明図であり、図4Aおよび図4Bは、プラズマデスミア処理の説明図である。ここでは、導電層111の上に絶縁層112が積層され、絶縁層112の上に保護層113が形成され、保護層113および絶縁層112を貫通するビアホール112aが形成された配線基板材料100に対して、それぞれデスミア処理を行った場合について説明する。
 図3Aに示すように、配線基板材料100を過マンガン酸カリウム溶液などの薬液に浸した場合、ビアホール112a内が薬液によって荒らされ、ビアホール112aの形状が崩れてしまう。また、このウェットデスミア処理の場合、図3Bに示すように、絶縁層112と保護層113との間に形成された僅かな隙間から上記溶液が侵入することで、ビアホール112aの周辺において絶縁層112の表面が荒れてしまう。場合によっては、保護層113が絶縁層112から剥がれてしまい、保護層113が絶縁層112から剥離された状態でウェットデスミア処理がなされることで、図3Cに示すように絶縁層112の表面全体が荒れてしまう虞もある。
 また、図4Aに示すように、配線基板材料100をプラズマPに曝した場合、保護層113がプラズマPに曝されることで、図4Bに示すように、保護層113の端部が浮いてしまう。すると、保護層113が浮いた部分の絶縁層112がプラズマPによりエッチングされ、ビアホール112aの形状が崩れてしまう。
 これに対して、本実施形態では、デスミア処理としてフォトデスミア処理を行うため、ビアホールの内壁面やビアホールの開口部周辺が侵食されることがなく、ビア形状を維持することができる。また、フォトデスミア処理の場合、保護層13の浮きや剥離が生じないため、フォトデスミア処理が終了するまで、絶縁層12上に保護層13を適切に取り付けておくことができる。そのため、絶縁層12表面の粗化を確実に抑制することができる。
 近年、半導体素子は小型化傾向にあり、配線基板も微細化が求められている。ところが、絶縁層表面が荒れていると、絶縁層の上に、例えばL/S(ライン/スペース)=10/10μm以下の微細配線パターンが立たなくなり、配線基板を微細化することができない。これに対して本実施形態では、上述したように絶縁層12の表面が粗化することを抑制し、絶縁層12表面を平滑に保つことができる。したがって、平滑に保たれた絶縁層12表面に配線パターンを形成することができる。そのため、絶縁層12上に微細配線パターンを立たせることができ、微細配線基板を適切に作製することができる。
 さらに、配線基板は更なる高密度化(高集積化)の要望に伴い、配線パターンの細線化だけでなく、ビアホールの小径化も望まれており、特に小テーパー化、即ち円柱形状に近いビアホールが望まれている。本実施形態では、導電層11の上に絶縁層12が積層され、絶縁層12の上に保護層13が形成された配線基板材料に対してレーザ光を照射することにより、保護層13および絶縁層12を貫通する貫通孔(ビアホール)12aを形成する。このように、保護層13を介してレーザ加工によりビアホール12aを形成するので、ビア形状の小径化および小テーパー化を実現することができる。
 ところで、ウェットデスミア処理は、過マンガン酸カリウム溶液などの薬液を用いるため、小径ビアをデスミア処理しようとした場合、薬液がビア内に浸透しにくく、適切にスミアが除去できない虞がある。また、プラズマデスミア処理は、指向性の高いプラズマを用いるため、小テーパー化されたビアをデスミア処理しようとした場合、サイドウォールのスミアが除去しにくい。
 これに対して、本実施形態では、酸素を含む処理気体の雰囲気中で紫外線を照射するフォトデスミア処理を行う。このフォトデスミア処理では、オゾンや酸素ラジカル等の活性種を発生させ、ビアホール内に侵入させることができる。そのため、小径化および小テーパー化されたビアホールであっても、ビア形状を維持したまま適切にスミアを除去することができる。したがって、信頼性の高い高密度(高集積)な微細配線基板の作製が可能となる。
 なお、上記実施形態においては、フォトデスミア処理の後に物理的振動処理を行う場合について説明したが、物理的振動処理は必須ではない。例えば絶縁層がフィラーを有さない絶縁層である場合などには物理的振動処理を省略することができる。
 また、ビアホール12aを形成する方法は、レーザ加工に限定されるものではなく、例えばドリル加工などを用いてもよい。ビアホール12aを形成する方法は、ビアホール12aの開口径などに応じて適宜選択可能である。
(実施例)
 次に、本発明の効果を確認するために行った実施例について説明する。
<配線基板材料>
 先ず、ガラスエポキシ樹脂と銅からなるプリプレグのコア材に、25μmのエポキシ樹脂を両面真空ラミネートし、高圧プレスとベーキングにより作成した積層体を用意した。表面にPETフィルムによる保護層が設けられた積層体に、ビア加工機(CO2レーザもしくはUVレーザ)によってレーザ加工を施すことにより、ブラインドビアを、500μmピッチで格子状に作成した。ビア開口径は、φ50μmとした。このようにして、配線基板材料を得た。
<実施例>
 上記配線基板材料に対し、保護層(PET)を取り付けたまま、波長172nmの紫外線を用いたフォトデスミア処理を施した。
<比較例1>
 上記配線基板材料に対し、保護層(PET)を剥離した後、波長172nmの紫外線を用いたフォトデスミア処理を施した。
<比較例2>
 上記配線基板材料に対し、保護層(PET)を取り付けたまま、プラズマを利用したプラズマデスミア処理を施した。
<比較例3>
 上記配線基板材料に対し、保護層(PET)を取り付けたまま、過マンガン酸液を利用したウェットデスミア処理を施した。
 上記の実施例、比較例1~3について、デスミア処理前後のビアの開口径Dtop(Diameter±3σ)[μm]、ビア底の径Dbtm(Diameter±3σ)[μm]、基板のビア周辺部の表面粗さRa[nm]をそれぞれ測定した。その結果を表1に示す。ここで、ビア周辺部の表面粗さRaは、JIS B0601に準拠して測定された算術平均粗さである。なお、表1においては、デスミア処理前(Before)のビアの開口径をDtopB、デスミア処理前(Before)のビア底の径をDbtmB、デスミア処理後(After)のビアの開口径をDtopA、デスミア処理後(After)のビア底の径をDbtmAとしている。また、表1には、ビアの開口径Dtopおよびビア底の径Dbtmのデスミア処理前後の変化を直径比(処理後/処理前)として示した。
 さらに、上記の実施例、比較例1~3について、デスミア処理前後のビアホールのテーパー角度TA[°]およびこれらの比率をそれぞれ測定した。その結果を表2に示す。ここで、テーパー角TAは、JIS B0612に準拠して算出した値である。なお、表2においては、デスミア処理前(Before)のビアホールのテーパー角度をTAB、デスミア処理後(After)のビアホールのテーパー角度をTAA、これらの比率をTAA/TABとしている。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
 表1に示すように、デスミア処理前のビア径および表面粗さは、全ての例においてほぼ同等の値である。
 表1に示した直径比より、実施例、比較例1のフォトデスミア処理では、デスミア処理後にビア開口側とビア底側とで径が広がっているが、その拡大量は小さいことがわかる。また、ビア開口径Dtopとビア底径Dbtmとは、それぞれ同程度の比率で拡大しており、表2に示したビアホールのデスミア処理前のテーパー角TABからデスミア処理後のテーパー角TAAの変化を表したTAA/TABの値も小さく、ビア形状が相似形に拡大しているといえる。すなわち、ビア形状を良好に維持しているといえる。
 比較例2のプラズマデスミア処理では、デスミア処理後にビア開口側とビア底側とで大きく径が広がっている。また、表1の直径比よりビア底径Dbtmの拡大比率よりも、ビア開口径Dtopの拡大比率の方が大きく、表2のTAA/TABの値も大きく、デスミア処理後にビア形状のテーパー角度が大きくなっていることがわかる。すなわち、ビア形状は維持されていない。
 比較例3のウェットデスミア処理では、デスミア処理後のビア径は、全ての例の中で最も大きく拡大しており、ビア形状のテーパー角度も大きくなっている。すなわち、ビア形状は維持されていない。
 また、デスミア処理後の基板のビア周辺部の表面粗さについては、実施例のフォトデスミア処理では、デスミア処理中に保護層が剥がれることもなく、保護層によって基板表面を保護したままデスミア処理を行うことができたために、ビア周辺部の表面粗さを維持することができている。
 比較例1のフォトデスミア処理では、絶縁層表面が保護層の保護作用を受けていないため、若干表面が荒れている。ただし、表面の荒れ方は小さく、適度な荒れといえる。これに対して、比較例2のプラズマデスミア処理および比較例3のウェットデスミア処理では、フォトデスミア処理と比較してビア周辺部の表面の荒れ方が非常に大きい。つまり、プラズマデスミア処理やウェットデスミア処理では、絶縁層表面に保護層を取り付けてデスミア処理を行っても、デスミア処理中に保護層がビア周辺部で浮いてしまったり、或いは全て剥離されてしまったりして、ビア周辺のみならず、基板表面全体が大きく荒らされてしまう虞があるといえる。
 このように、実施例のフォトデスミア処理では、保護層が剥がれることなく、絶縁層表面の粗化を確実に抑制できることが確認できた。また、フォトデスミア処理は、ウェットデスミア処理やプラズマデスミア処理と比較して、保護層による保護作用を受けなくても基板表面の粗化を抑制できることが確認できた。つまり、実施例のフォトデスミア処理では、保護層の保護作用を受けないビアホール内についても粗化が抑制され、ビア形状を維持できることが確認できた。
 以上説明したように、導電層の上に絶縁層が積層され、該絶縁層の上に保護層が形成された配線基板材料に対してレーザ光を照射して、保護層および絶縁層を貫通するビアホールを形成することで、ビアホールの小径化および小テーパー化を実現することができる。また、上記のビアホールが形成された配線基板材料に対して、酸素を含んだ雰囲気中で紫外線を照射するフォトデスミア処理を行うことで、小径化および小テーパー化されたビアホールの形状および表面粗さを維持しつつ、適切にデスミア処理を行うことができる。したがって、配線基板の微細化および高密度化(高集積化)を実現することができる。
 なお、上記において特定の実施形態が説明されているが、当該実施形態は単なる例示であり、本発明の範囲を限定する意図はない。本明細書に記載された装置及び方法は上記した以外の形態において具現化することができる。また、本発明の範囲から離れることなく、上記した実施形態に対して適宜、省略、置換及び変更をなすこともできる。かかる省略、置換及び変更をなした形態は、請求の範囲に記載されたもの及びこれらの均等物の範疇に含まれ、本発明の技術的範囲に属する。
 11…導電層、12…絶縁層、12a…ビアホール、13…保護層、14…シード層、15…めっき層、L…レーザ、R…レジストパターン、S…スミア

Claims (4)

  1.  導電層の上に絶縁層が積層され、該絶縁層の上に保護層が形成され、前記保護層および前記絶縁層を貫通する貫通孔が形成された配線基板材料に対して、酸素を含んだ雰囲気中で紫外線を照射する光照射工程と、
     前記配線基板材料から前記保護層が剥離された前記配線基板材料に対して、前記貫通孔の底を含む表面に、導電材料からなるめっき層を形成するめっき工程と、を含むことを特徴とする配線基板の製造方法。
  2.  前記光照射工程の後に、前記配線基板材料から前記保護層を剥離する剥離工程をさらに含むことを特徴とする請求項1に記載の配線基板の製造方法。
  3.  前記導電層の上に前記絶縁層が積層され、該絶縁層の上に前記保護層が形成された前記配線基板材料に対してレーザ光を照射することにより、前記保護層および前記絶縁層を貫通する前記貫通孔を形成する貫通工程をさらに含むことを特徴とする請求項1または2に記載の配線基板の製造方法。
  4.  前記請求項1から3のいずれか1項に記載の配線基板の製造方法により製造された配線基板。
PCT/JP2017/007438 2016-03-03 2017-02-27 配線基板の製造方法および配線基板 WO2017150435A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201780014239.6A CN108781516A (zh) 2016-03-03 2017-02-27 布线基板的制造方法及布线基板
US16/080,564 US10905012B2 (en) 2016-03-03 2017-02-27 Method for producing wiring board, and wiring board
KR1020187028103A KR102125931B1 (ko) 2016-03-03 2017-02-27 배선 기판의 제조 방법 및 배선 기판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016041522A JP6672895B2 (ja) 2016-03-03 2016-03-03 配線基板の製造方法
JP2016-041522 2016-03-03

Publications (1)

Publication Number Publication Date
WO2017150435A1 true WO2017150435A1 (ja) 2017-09-08

Family

ID=59742991

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/007438 WO2017150435A1 (ja) 2016-03-03 2017-02-27 配線基板の製造方法および配線基板

Country Status (5)

Country Link
US (1) US10905012B2 (ja)
JP (1) JP6672895B2 (ja)
KR (1) KR102125931B1 (ja)
CN (1) CN108781516A (ja)
WO (1) WO2017150435A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7447801B2 (ja) * 2018-12-20 2024-03-12 株式会社レゾナック 配線基板及びその製造方法
JPWO2020241645A1 (ja) 2019-05-31 2020-12-03

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344144A (ja) * 2001-03-14 2002-11-29 Toppan Printing Co Ltd 多層配線板の製造方法および多層配線板および表面保護用フィルム
JP2004055618A (ja) * 2002-07-16 2004-02-19 Kanegafuchi Chem Ind Co Ltd 多層プリント配線板の製造方法
WO2015093216A1 (ja) * 2013-12-18 2015-06-25 ウシオ電機株式会社 アッシング装置およびアッシング方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08180757A (ja) * 1994-12-21 1996-07-12 Nitto Denko Corp 接点部の形成方法
JP2000294921A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd プリンス基板及びその製造方法
JP5407161B2 (ja) * 2008-03-31 2014-02-05 富士通株式会社 多層回路基板の製造方法
JP5322531B2 (ja) * 2008-05-27 2013-10-23 新光電気工業株式会社 配線基板の製造方法
CN101668388A (zh) * 2008-09-05 2010-03-10 欣兴电子股份有限公司 解决激光通孔双边对位精度偏移的通孔线路板的制造方法
CN101808477A (zh) * 2009-02-17 2010-08-18 欣兴电子股份有限公司 线路板的制作方法
US20110171528A1 (en) * 2010-01-12 2011-07-14 Oladeji Isaiah O Solid state electrolytes having high lithium ion conduction
JP2011171528A (ja) * 2010-02-19 2011-09-01 Fujitsu Ltd 多層配線基板の製造方法
FR2989618A1 (fr) * 2012-04-24 2013-10-25 Skf Aerospace France Dispositif de renfort destine a ameliorer le comportement d'au moins une partie d'une piece composite
KR101748054B1 (ko) 2012-12-27 2017-06-15 우시오덴키 가부시키가이샤 디스미어 처리 방법 및 디스미어 처리 장치
JP2015086267A (ja) * 2013-10-29 2015-05-07 Jx日鉱日石エネルギー株式会社 インデン系共重合体、水素化インデン系共重合体、熱可塑性樹脂組成物、及びインデン系共重合体の製造方法
US9342966B2 (en) * 2014-09-29 2016-05-17 International Business Machines Corporation Determining a restricted apparatus with respect to a location
JP6160656B2 (ja) 2015-06-18 2017-07-12 ウシオ電機株式会社 配線基板の製造方法、配線基板及び配線基板製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344144A (ja) * 2001-03-14 2002-11-29 Toppan Printing Co Ltd 多層配線板の製造方法および多層配線板および表面保護用フィルム
JP2004055618A (ja) * 2002-07-16 2004-02-19 Kanegafuchi Chem Ind Co Ltd 多層プリント配線板の製造方法
WO2015093216A1 (ja) * 2013-12-18 2015-06-25 ウシオ電機株式会社 アッシング装置およびアッシング方法

Also Published As

Publication number Publication date
CN108781516A (zh) 2018-11-09
US20200113061A1 (en) 2020-04-09
US10905012B2 (en) 2021-01-26
JP2017157758A (ja) 2017-09-07
JP6672895B2 (ja) 2020-03-25
KR102125931B1 (ko) 2020-06-23
KR20180117679A (ko) 2018-10-29

Similar Documents

Publication Publication Date Title
US7488428B2 (en) Method for forming stacked via-holes in printed circuit boards
JP5526746B2 (ja) 多層基板の製造方法及び支持基板
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
JP2006041459A (ja) Bgaパッケージ基板及びその製作方法
KR102009255B1 (ko) 배선 기판의 제조 방법, 배선 기판 및 배선 기판 제조 장치
JP2009260370A (ja) 陽極酸化による微細回路パターン付きパッケージ基板の製造方法
JP6778667B2 (ja) 印刷配線板およびその製造方法
WO2017150435A1 (ja) 配線基板の製造方法および配線基板
JP6115009B2 (ja) 積層基板の製造方法および積層基板構造
JP2007027476A (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP2007150171A (ja) 配線基板の製造方法
JP5298740B2 (ja) 多層回路基板の製造方法
JP5874720B2 (ja) 配線基板材料のデスミア処理方法、配線基板材料の製造方法および複合絶縁層形成材料
TWI651025B (zh) 配線基板的製造方法及配線基板製造裝置
JP2008205070A (ja) プリント配線基板及びその製造方法
JP6422837B2 (ja) 配線基板の製造方法、配線基板及び配線基板製造装置
JP2017092498A (ja) 配線基板の製造方法、配線基板及び配線基板製造装置
JP6531556B2 (ja) 配線基板の製造方法、および配線基板
JP2017157634A (ja) 配線基板の製造方法および配線基板
JP2016021483A (ja) 多層プリント配線板およびその製造方法
JP2013254760A (ja) 高密度微細配線プリント基板の製造方法
JP2015060994A (ja) 多層プリント配線板の製造方法
JP2007281089A (ja) ビルドアップ多層配線板の製造方法

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20187028103

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17759901

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17759901

Country of ref document: EP

Kind code of ref document: A1