WO2016136042A1 - 表示装置、表示装置の製造方法、及び、電子機器 - Google Patents

表示装置、表示装置の製造方法、及び、電子機器 Download PDF

Info

Publication number
WO2016136042A1
WO2016136042A1 PCT/JP2015/081429 JP2015081429W WO2016136042A1 WO 2016136042 A1 WO2016136042 A1 WO 2016136042A1 JP 2015081429 W JP2015081429 W JP 2015081429W WO 2016136042 A1 WO2016136042 A1 WO 2016136042A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
display device
layer
color filter
adjustment layer
Prior art date
Application number
PCT/JP2015/081429
Other languages
English (en)
French (fr)
Inventor
卓 坂入
兼作 前田
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to CN201580076335.4A priority Critical patent/CN107251648B/zh
Priority to US15/551,737 priority patent/US10566403B2/en
Publication of WO2016136042A1 publication Critical patent/WO2016136042A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Definitions

  • the present disclosure relates to a display device, a display device manufacturing method, and an electronic device, and more particularly, to a flat display device, a manufacturing method thereof, and an electronic device having the display device.
  • a second substrate such as a glass substrate is bonded and sealed to the first substrate on which the light emitting part is formed. It will take the structure.
  • a gap material is provided in the periphery of the display region where the pixels including the light emitting portion are arranged, A sufficient substrate interval is ensured (see, for example, Patent Document 1).
  • a gap material is contained by applying a sealing material in which a gap material is dispersed in a resin made of a photocurable epoxy resin material to the periphery of the display region. It has a structure in which the sealing material to be given a role of a spacer.
  • the sealing material since a process for providing a spacer occurs, the number of processes increases, and the distance between the substrates is determined by the size of the spacer itself, so that it is difficult to adjust the distance between the substrates.
  • an object of the present disclosure is to provide a display device including a spacer that can easily adjust a substrate interval without generating a step for providing the spacer, and an electronic apparatus having the display device.
  • a display device of the present disclosure includes a display device having the above configuration.
  • a manufacturing method of the display device of the present disclosure for achieving the above object
  • a display device comprising: a substrate interval setting unit that is provided in at least a peripheral portion of a display area where pixels are formed on a first substrate, and sets a substrate interval between the first substrate and the second substrate.
  • the second adjustment layer is laminated on the first adjustment layer with the same material as that of the color filter, thereby forming a substrate interval setting portion including at least two layers.
  • the substrate interval setting portion can be formed of the same material as the color filter in the color filter forming step, thereby functioning as a spacer.
  • a process for providing the substrate interval setting unit is not necessary.
  • the fluidity of the material of the second adjustment layer itself causes the gap between the concave portion and the convex portion of the first adjustment layer.
  • the film thickness difference occurs. Therefore, by adjusting the pattern density of the first adjustment layer, the film thickness of the second adjustment layer, and thus the total height of the substrate interval setting unit can be adjusted. As a result, it becomes easy to adjust the substrate interval between the first substrate and the second substrate, which is determined by the height of the substrate interval setting unit.
  • the substrate interval setting portion can be formed from the same material as the color filter in the color filter forming step, a step for providing the substrate interval setting portion is not necessary.
  • the height of the substrate interval setting unit can be adjusted by adjusting the pattern density of the first adjustment layer, it is easy to adjust the substrate interval between the first substrate and the second substrate.
  • FIG. 1 is a system configuration diagram illustrating an outline of a basic configuration of an active matrix organic EL display device which is a premise of the present disclosure.
  • FIG. 2 is a circuit diagram showing a circuit configuration of a unit pixel (pixel circuit) of 2Tr2C.
  • FIG. 3 is a cross-sectional view showing a sealing structure of a display panel according to a conventional example.
  • FIG. 4 is a cross-sectional view illustrating the sealing structure of the display panel according to the first embodiment of the present disclosure.
  • FIG. 5 is a diagram showing the relationship of the total film thickness at the time of stacking the spacers with respect to the pattern density of the first layer (color resist immediately before including the base).
  • 6A, 6B, 6C, and 6D are cross-sectional views showing specific examples of the laminated structure of the spacers when the first layer and the second layer are both made of a color resist material.
  • 7A, 7B, and 7C are cross-sectional views illustrating specific examples of the spacer stack structure when a material other than the color resist material is used as the first layer.
  • 8A is a perspective view showing a laminated structure when the first layer is patterned in an island shape
  • FIG. 8B is a cross-sectional view showing a case where the relative height of the color resist is one.
  • 8C is a cross-sectional view showing a case where the relative height of the color resist is two.
  • FIG. 9 is a plan pattern diagram (part 1) showing a specific example of the layout of the pattern of the first layer in the stacked structure of the spacers.
  • FIG. 10 is a plan pattern diagram (part 2) illustrating a specific example of the layout of the first layer pattern in the stacked structure of the spacers.
  • FIG. 11 is a plan pattern diagram (part 3) showing a specific example of the layout of the pattern of the first layer in the laminated structure of the spacers.
  • FIG. 12 is a plan pattern diagram (part 4) showing a specific example of the layout of the pattern of the first layer in the laminated structure of the spacers.
  • FIG. 13 is a plan pattern diagram (part 5) showing a specific example of the layout of the first layer pattern in the stacked structure of the spacers.
  • FIG. 10 is a plan pattern diagram (part 2) illustrating a specific example of the layout of the first layer pattern in the stacked structure of the spacers.
  • FIG. 11 is a plan pattern diagram (part 3) showing
  • FIG. 14 is a cross-sectional view illustrating a sealing structure of a display panel according to the second embodiment of the present disclosure.
  • 15A and 15B are external views of a single-lens reflex digital still camera with interchangeable lenses.
  • FIG. 15A shows a front view thereof
  • FIG. 15B shows a rear view thereof.
  • FIG. 16 is an external view of a head mounted display.
  • the display device is a color display device in which unit pixels including a plurality of sub-pixels having different emission colors are arranged in a matrix.
  • one pixel includes three sub-pixels including a red light-emitting subpixel that emits red light, a green light-emitting subpixel that emits green light, and a blue light-emitting subpixel that emits blue light, or four or more subpixels. Consists of sub-pixels.
  • the light emitting functional layer of one subpixel can be configured to emit white light.
  • the light emitting functional layer of one sub-pixel has a structure in which a red light emitting functional layer that emits red light, a green light emitting functional layer that emits green light, and a blue light emitting functional layer that emits blue light are stacked. can do.
  • a display device in which the light emitting functional layer of one subpixel is formed of a white light emitting functional layer a configuration including a color filter is provided, and each color subpixel has a light emitting unit (light emitting element) that emits white light, a color filter, It can be set as the structure which consists of these.
  • a red light emitting functional layer that emits red for example, a green light emitting functional layer that emits green, and a blue light emitting functional layer that emits blue. It can be set as the structure which consists of. Even in such a color display device, a color filter can be used for the purpose of preventing reflection of external light at the light emitting element and the wiring electrode between the elements and improving the color purity.
  • the substrate interval setting unit as a spacer that sets the substrate interval between the first substrate and the second substrate is the first It may be provided at least in the peripheral area of the display area of the substrate. That is, the configuration in which the substrate interval setting unit is provided in the display area is not excluded. Further, as the material of the second adjustment layer made of the same material as that of the color filter, any color filter material of a color filter made of a plurality of colors may be used.
  • the first adjustment layer is formed of the same material as the color filter in the color filter forming step. It can be configured. In this case, the first adjustment layer is formed using a filter material having a different color from the material of the second adjustment layer.
  • the first adjustment layer can be configured to be patterned with a metal material.
  • the first adjustment layer can be configured by a metal wiring pattern.
  • the first adjustment layer can be configured to be patterned with an oxide film.
  • the first substrate can be configured by a semiconductor substrate.
  • the first substrate includes a pad portion that is formed on the surface side (back surface side) opposite to the surface (front surface) on which the pixels are formed and for electrical connection with the outside. be able to.
  • the display device includes organic electroluminescence (Electro (Luminescence: EL) in which a plurality of sub-pixels are self-luminous elements. It can be set as the structure of the organic electroluminescence display which has the light emission part (light emitting element) which consists of an element. That is, in the organic EL display device, each of the organic EL elements constitutes a subpixel.
  • organic electroluminescence Electro (Luminescence: EL) in which a plurality of sub-pixels are self-luminous elements. It can be set as the structure of the organic electroluminescence display which has the light emission part (light emitting element) which consists of an element. That is, in the organic EL display device, each of the organic EL elements constitutes a subpixel.
  • the organic EL display device can be used as a monitor device constituting, for example, a personal computer, a video camera, or a digital still camera, a television receiver, a mobile phone, a PDA (Personal Digital Assistant, a portable information terminal), a game It can be used as a monitor device incorporated in equipment.
  • the present invention can be applied to an electronic view finder (Electronic View Finder: EVF) and a head mounted display (HMD) called a head mounted display.
  • EVF Electronic View Finder
  • HMD head mounted display
  • other examples include a backlight device for a liquid crystal display device and a lighting device including a planar light source device.
  • an organic layer that is a light emitting functional layer includes a light emitting layer (for example, a light emitting layer made of an organic light emitting material).
  • this organic layer is, for example, a stacked structure of a hole transport layer, a light emitting layer, and an electron transport layer, a stacked structure of a hole transport layer and a light emitting layer that also serves as an electron transport layer, or a hole injection layer.
  • a stacked structure of a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer is, for example, a stacked structure of a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer.
  • the organic layer may have a two-stage tandem structure in which a first tandem unit, a connection layer, and a second tandem unit are laminated. Further, it may have a tandem structure of three or more stages in which three or more tandem units are stacked. In these cases, an organic layer that emits white light as a whole can be obtained by changing the luminescent color of each tandem unit to red, green, and blue.
  • a physical vapor deposition method such as a vacuum deposition method
  • a printing method such as a screen printing method or an ink jet printing method
  • the laser transfer method and various coating methods include separating the organic layer on the laser absorption layer by irradiating the structure with laser light and transferring the organic layer.
  • the organic layer can be obtained by depositing a material that has passed through an opening provided in the metal mask. You may form in the whole surface, without patterning.
  • FIG. 1 is a system configuration diagram illustrating an outline of a basic configuration of an active matrix organic EL display device which is a premise of the present disclosure.
  • An active matrix display device is a display device that drives a light emitting portion (light emitting element) by an active element provided in the same pixel as the light emitting portion, for example, an insulated gate field effect transistor.
  • an insulated gate field effect transistor typically, a thin film transistor (TFT) can be used.
  • the case of an active matrix type organic EL display device in which the light emitting section (light emitting element) of a unit pixel (pixel circuit) is composed of an organic EL element will be described as an example.
  • the organic EL element is a current-driven electro-optical element whose emission luminance changes according to the value of current flowing through the device.
  • unit pixel / pixel circuit may be simply referred to as “pixel”.
  • an active matrix organic EL display device 10 which is a premise of the present disclosure includes a pixel array unit 30 in which a plurality of unit pixels 20 are two-dimensionally arranged in a matrix (two-dimensional matrix), A driving unit (peripheral circuit) that drives the pixel 20 is disposed in the peripheral region.
  • the driving unit includes, for example, a writing scanning unit 40, a power supply scanning unit 50, a signal output unit 60, and the like, and drives each pixel 20 of the pixel array unit 30.
  • the write scanning unit 40, the power supply scanning unit 50, and the signal output unit 60 are mounted on the same substrate as the pixel array unit 30, that is, on the display panel 70 as peripheral circuits of the pixel array unit 30. ing. However, it is also possible to adopt a configuration in which some or all of the write scanning unit 40, the power supply scanning unit 50, and the signal output unit 60 are provided outside the display panel 70. Further, although the writing scanning unit 40 and the power supply scanning unit 50 are each arranged on one side of the pixel array unit 30, it is also possible to adopt a configuration arranged on both sides of the pixel array unit 30.
  • a transparent insulating substrate such as a glass substrate can be used, or a semiconductor substrate such as a silicon substrate can be used.
  • one pixel (unit pixel / pixel) that is a unit for forming a color image is composed of a plurality of sub-pixels (sub-pixels). At this time, each of the sub-pixels corresponds to the pixel 20 in FIG. More specifically, in a display device that supports color display, one pixel includes, for example, a subpixel that emits red (Red: R) light, a subpixel that emits green (Green: G) light, and a blue pixel. (Blue: B) It is composed of three sub-pixels of sub-pixels that emit light.
  • one pixel is not limited to a combination of RGB three primary color subpixels, and one pixel may be configured by adding one or more color subpixels to the three primary color subpixels. Is possible. More specifically, for example, one pixel is formed by adding a sub-pixel that emits white (W) light to improve luminance, or at least emits complementary color light to expand the color reproduction range. It is also possible to configure one pixel by adding one subpixel.
  • W white
  • the pixel array unit 30 supplies power to the scanning lines 31 (31 1 to 31 m ) along the row direction (pixel arrangement direction / horizontal direction of pixels in the pixel row) with respect to the arrangement of the pixels 20 in m rows and n columns.
  • a line 32 (32 1 to 32 m ) is wired for each pixel row.
  • signal lines 33 (33 1 to 33 n ) are wired for each pixel column along the column direction (the pixel array direction / vertical direction) with respect to the array of pixels 20 in m rows and n columns. Yes.
  • the scanning lines 31 1 to 31 m are connected to the output ends of the corresponding rows of the writing scanning unit 40, respectively.
  • the power supply lines 32 1 to 32 m are connected to the output ends of the corresponding rows of the power supply scanning unit 50, respectively.
  • the signal lines 33 1 to 33 n are connected to the output ends of the corresponding columns of the signal output unit 60, respectively.
  • the write scanning unit 40 is configured by a shift register circuit or the like.
  • the writing scanning unit 40 writes the writing scanning signal WS (WS 1 to WS m ) to the scanning lines 31 (31 1 to 31 m ) when writing the signal voltage of the video signal to each pixel 20 of the pixel array unit 30. Is sequentially supplied, so that each pixel 20 of the pixel array unit 30 is sequentially scanned row by row, so-called line sequential scanning is performed.
  • the power supply scanning unit 50 is configured by a shift register circuit or the like, similar to the writing scanning unit 40.
  • the power supply scanning unit 50 can switch between the first power supply voltage V ccp and the second power supply voltage V ini that is lower than the first power supply voltage V ccp in synchronization with the line sequential scanning performed by the writing scanning unit 40.
  • the power supply voltage DS (DS 1 to DS m ) is supplied to the power supply line 32 (32 1 to 32 m ).
  • light emission / non-light emission (quenching) of the pixel 20 is controlled by switching the power supply voltage DS to V ccp / V ini .
  • the signal output unit 60 is supplied from a signal supply source (not shown), and a signal voltage V sig and a reference voltage V of a video signal corresponding to luminance information (hereinafter sometimes simply referred to as “signal voltage”). ofs is selectively output.
  • the reference voltage V ofs is a voltage serving as a reference for the signal voltage V sig of the video signal (for example, a voltage corresponding to the black level of the video signal), and is used in threshold correction processing described later.
  • the signal voltage V sig / reference voltage V ofs output from the signal output unit 60 scans each pixel 20 of the pixel array unit 30 by the write scanning circuit 40 via the signal line 33 (33 1 to 33 n ). Are written in units of pixel rows selected by. That is, the signal output unit 60 adopts a line sequential writing driving form in which the signal voltage V sig is written in units of rows (lines).
  • FIG. 2 is a circuit diagram showing an example of a specific circuit configuration of the unit pixel (pixel circuit) 20.
  • the light-emitting portion of the pixel 20 includes an organic EL element 21 which is an example of a current-driven electro-optical element whose light emission luminance changes according to a current value flowing through the device.
  • the pixel 20 includes an organic EL element 21 and a drive circuit that drives the organic EL element 21 by causing a current to flow through the organic EL element 21.
  • the organic EL element 21 has a cathode electrode connected to a common power supply line 34 that is wired in common to all the pixels 20.
  • a driving circuit for driving the organic EL element 21 includes a driving transistor 22, a writing transistor 23, a holding capacitor 24, and an auxiliary capacitor 25, that is, a 2Tr2C having two transistors (Tr) and two capacitors (C). It has a circuit configuration.
  • N-channel thin film transistors (TFTs) are used as the drive transistor 22 and the write transistor 23.
  • TFTs N-channel thin film transistors
  • the combination of the conductivity types of the drive transistor 22 and the write transistor 23 shown here is merely an example, and is not limited to these combinations.
  • the drive transistor 22 has one electrode (source / drain electrode) connected to the power supply line 32 (32 1 to 32 m ) and the other electrode (source / drain electrode) connected to the anode electrode of the organic EL element 21. ing.
  • the write transistor 23 has one electrode (source / drain electrode) connected to the signal line 33 (33 1 to 33 n ) and the other electrode (source / drain electrode) connected to the gate electrode of the drive transistor 22. .
  • the gate electrode of the writing transistor 23 is connected to the scanning line 31 (31 1 to 31 m ).
  • one electrode refers to a metal wiring electrically connected to one source / drain region, and the other electrode is electrically connected to the other source / drain region.
  • the metal wiring is electrically connected to the other source / drain region.
  • the holding capacitor 24 has one electrode connected to the gate electrode of the drive transistor 22 and the other electrode connected to the other electrode of the drive transistor 22 and the anode electrode of the organic EL element 21.
  • the auxiliary capacitor 25 has one electrode connected to the anode electrode of the organic EL element 21 and the other electrode connected to the cathode electrode of the organic EL element 21, that is, connected in parallel to the organic EL element 21. Yes.
  • the write transistor 23 becomes conductive in response to the write scan signal WS that is applied to the gate electrode from the write scanning unit 40 through the scanning line 31 and in which the high voltage state becomes the active state.
  • the write transistor 23 samples the signal voltage V sig or the reference voltage V ofs of the video signal corresponding to the luminance information supplied from the signal output unit 60 through the signal line 33 at different timings, and writes the sampled voltage in the pixel 20.
  • the signal voltage V sig or the reference voltage V ofs written by the write transistor 23 is held in the holding capacitor 24.
  • the drive transistor 22 When the power supply voltage DS of the power supply line 32 (32 1 to 32 m ) is at the first power supply voltage V ccp , the drive transistor 22 has one electrode as a drain electrode and the other electrode as a source electrode in a saturation region. Operate. As a result, the drive transistor 22 is supplied with current from the power supply line 32 and drives the organic EL element 21 to emit light by current drive. More specifically, the drive transistor 22 operates in the saturation region, thereby supplying the organic EL element 21 with a drive current having a current value corresponding to the voltage value of the signal voltage V sig held in the storage capacitor 24. The organic EL element 21 is caused to emit light by current driving.
  • the drive transistor 22 when the power supply voltage DS is switched from the first power supply voltage V ccp to the second power supply voltage V ini , the drive transistor 22 operates as a switching transistor with one electrode serving as a source electrode and the other electrode serving as a drain electrode. As a result, the drive transistor 22 stops supplying the drive current to the organic EL element 21 and puts the organic EL element 21 into a non-light emitting state. That is, the drive transistor 22 also has a function as a transistor that controls light emission / non-light emission of the organic EL element 21.
  • a period during which the organic EL element 21 is in a non-light emitting state (non-light emitting period) is provided, and the ratio (duty) of the light emitting period and the non-light emitting period of the organic EL element 21 can be controlled.
  • This duty control can reduce the afterimage blur caused by the light emission of the pixels over one display frame period, so that the quality of moving images can be particularly improved.
  • the first power supply voltage V ccp is a driving current for driving the organic EL element 21 to emit light.
  • the power supply voltage is supplied to the driving transistor 22.
  • the second power supply voltage V ini is a power supply voltage for applying a reverse bias to the organic EL element 21.
  • the second power supply voltage V ini is a voltage lower than the reference voltage V ofs , for example, a voltage lower than V ofs ⁇ V th when the threshold voltage of the driving transistor 22 is V th , preferably V ofs ⁇ V th. Is set to a sufficiently lower voltage.
  • Each pixel 20 of the pixel array unit 30 has a function of correcting a variation in driving current caused by a variation in characteristics of the driving transistor 22.
  • the characteristics of the driving transistor 22 for example, the threshold voltage V th of the driving transistor 22 and the mobility ⁇ of the semiconductor thin film constituting the channel of the driving transistor 22 (hereinafter simply referred to as “mobility ⁇ of the driving transistor 22”) are described. ).
  • correction of variation in drive current due to variation in threshold voltage V th is performed by initializing the gate voltage V g of the drive transistor 22 to the reference voltage V ofs .
  • the drive transistor 22 is directed toward the potential obtained by subtracting the threshold voltage V th of the drive transistor 22 from the initialization voltage with reference to the initialization voltage (reference voltage V ofs ) of the gate voltage V g of the drive transistor 22.
  • the operation of changing the source voltage V s of is performed. As this operation proceeds, the gate-source voltage V gs of the drive transistor 22 eventually converges to the threshold voltage V th of the drive transistor 22. A voltage corresponding to the threshold voltage V th is held in the holding capacitor 24.
  • the drain-source current I flowing in the driving transistor 22 when the driving transistor 22 is driven by the signal voltage V sig of the video signal Since the voltage corresponding to the threshold voltage V th is held in the holding capacitor 24, the drain-source current I flowing in the driving transistor 22 when the driving transistor 22 is driven by the signal voltage V sig of the video signal. The dependence of ds on the threshold voltage V th can be suppressed.
  • the write transistor 23 is in a conductive state and the signal voltage V sig of the video signal is written.
  • the current flows through the storage capacitor 24 through the driving transistor 22.
  • it is performed by applying negative feedback to the storage capacitor 24 with a feedback amount (correction amount) corresponding to the current I ds flowing through the drive transistor 22.
  • the mobility of the drain-source current I ds flowing through the drive transistor 22 is increased.
  • the dependence on ⁇ can be suppressed.
  • the white light emission method is a method comprising a combination of a white organic EL element in which the light emission functional layer of one subpixel is a white light emission functional layer and a color filter.
  • the light emitting functional layer includes a light emitting layer made of an organic light emitting material.
  • the light emitting functional layer includes, for example, a stacked structure of a hole transport layer, a light emitting layer, and an electron transport layer, a stacked structure of a hole transport layer and a light emitting layer that also serves as an electron transport layer, and hole injection.
  • a layered structure including a layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer can be used.
  • the light emitting functional layer (organic layer) has a two-stage tandem structure in which a first tandem unit, a connection layer, and a second tandem unit are laminated. May be. Furthermore, the light emitting functional layer may have a three or more tandem structure in which three or more tandem units are stacked. In these cases, a white light emitting functional layer that emits white as a whole can be obtained by changing the luminescent color of each tandem unit to red, green, and blue, and a white organic EL element having a tandem structure is obtained.
  • the RGB mask coating method is a method of coating red, green, and blue organic EL materials by vapor deposition using a mask.
  • the light emitting functional layer of one subpixel is composed of a red light emitting functional layer that emits red light, a green light emitting functional layer that emits green light, and a blue light emitting functional layer that emits blue light.
  • Display panel sealing structure In an organic EL display device for color display, after forming an organic EL element and a protective film, a color filter is formed by a bonding method or an on-chip method. Then, in any method of bonding or on-chip, from the viewpoint of protecting the organic EL element, a second substrate such as a glass substrate is bonded and sealed to the first substrate on which the organic EL element is formed. A structure is taken (sealing structure of the display panel 70).
  • FIG. 3 is a cross-sectional view showing a sealing structure of a display panel according to a conventional example.
  • FIG. 3 illustrates a configuration of one pixel (unit pixel) including, for example, three sub-pixels of red, green, and blue for simplification of the drawing.
  • the first substrate 71 is made of a semiconductor substrate such as a silicon substrate
  • the second substrate 72 is made of a glass substrate such as borosilicate glass.
  • a circuit portion 73 such as a pixel including an organic EL element, its drive circuit, and wiring is formed.
  • alignment marks 74A and 74B used for relative positioning of the substrates 71 and 72 are provided on the opposing surfaces of the first substrate 71 and the second substrate 72, respectively.
  • color filters 80R, 80G, and 80B are provided between the first substrate 71 and the second substrate 72 so as to correspond to the three sub-pixels 20R, 20G, and 20B of red, green, and blue. ing.
  • the display area in which the pixels are arranged is sealed by providing a spacer 75 on the periphery thereof.
  • the spacer 75 serves to secure an appropriate substrate interval so that the substrates 71 and 72 do not come into contact with each other when the first substrate 71 and the second substrate 72 are bonded together.
  • the sealed space by the spacer 75 is filled with resin by a known method.
  • the spacer 75 is formed by applying a sealing material in which a gap material is dispersed in a resin made of a photocurable epoxy resin material to the periphery of the display region. Will be formed. Therefore, in the sealing structure according to the conventional example, the number of processes increases because a process for providing the spacer 75 occurs, and the size of the spacer 75 itself is between the first substrate 71 and the second substrate 72. Since the substrate interval is determined, it is difficult to adjust the substrate interval.
  • the first pattern is a flow in which a color resist is formed directly on the protective film of the organic EL element or on the planarizing film, and then a second substrate 72 made of, for example, a glass substrate is bonded to perform sealing.
  • a first substrate 71 which is a backplane substrate in which a black matrix and a color resist are formed on the second substrate 72 side and an organic EL element and a protective film are formed is bonded to the second substrate 72. It is a flow.
  • the technique of the present disclosure can be applied to any of the first pattern and the second pattern related to the flow from the formation of the color resist to the panel assembly.
  • the case where the second pattern is applied will be described as an example of the flow from the formation of the color resist to the panel assembly.
  • FIG. 4 is a cross-sectional view showing the sealing structure of the display panel according to the first embodiment of the present disclosure.
  • the first substrate 71 is made of a semiconductor substrate, for example, a silicon substrate, and includes a pixel including an organic EL element on the first surface side (surface side), This is a backplane substrate on which a circuit unit 73 such as a drive circuit and wiring is formed.
  • the first substrate 71 is not limited to a semiconductor substrate such as a silicon substrate, and may be configured of a transparent insulating substrate such as a glass substrate.
  • the second substrate 72 is a transparent substrate, for example, a glass substrate such as borosilicate glass, and is a counter substrate (or a sealing substrate) disposed to face the first substrate 71. Since the second substrate 72 is made of a glass substrate, light can be extracted through the second substrate 72. Thus, the light extraction method of the organic EL display device is a top emission method in which light is extracted from the second substrate 72 side.
  • the color filters 80R, 80G, and 80B corresponding to the three red, green, and blue sub-pixels 20R, 20G, and 20B including the organic EL elements.
  • an appropriate substrate interval between the first substrate 71 and the second substrate 72 is provided at least in the peripheral portion (peripheral region) of the display region where the pixels (subpixels 20R, 20G, and 20B) are arranged.
  • a spacer 76 to be set (secured) is provided as a substrate interval setting portion.
  • the spacer 76 has a function of securing an appropriate substrate interval and sealing a space between the first substrate 71 and the second substrate 72.
  • the sealed space by the spacer 76 is filled with resin by a known method.
  • the first substrate 71 has a shape in which one end protrudes from the second substrate 72, that is, a shape in which one end is larger than the second substrate 72 in plan view.
  • a pad portion 77 for electrical connection with the outside is formed on the surface side (surface side) where the circuit portion 73 is formed at one end portion of the first substrate 71.
  • a flexible printed circuit board (not shown) is pressure-bonded to the pad portion 77.
  • the spacer 76 interposed between the first substrate 71 and the second substrate 72 is the same material as the color filter 80 in the process of forming the color filter 80 (80R, 80G, 80B). That is, they are formed of the same color resist material.
  • the second pattern described above is applied as a flow from the formation of the color resist to the panel assembly, in parallel with the formation of the black matrix or the color resist on the second substrate 72 side.
  • a spacer 76 is formed.
  • the black matrix is formed to prevent RGB color mixing.
  • the color filters 80R, 80G, and 80B are formed to a thickness of about 2 [ ⁇ m].
  • the gap between the lower surface of the color filters 80R, 80G, and 80B and the surface of the first substrate 71, specifically, the protective film 78 of the organic EL element is about 0.9 [ ⁇ m].
  • the spacer 76 is formed with a thickness (height) of about 3.6 [ ⁇ m]. After bonding the first substrate 71 and the second substrate 72, the spacer 76 is compressed to a thickness of about 3.6 [ ⁇ m] to about 2.7 [ ⁇ m].
  • the color resist is formed on the first substrate 71 using a photosensitive resist corresponding to each of green, red, and blue.
  • the color resist is a photosensitive resist corresponding to each of green, red, and blue on the second substrate 71. It is formed using.
  • a color resist is applied, exposed and developed, patterned into a predetermined shape, and then the resist is cured by baking or the like. This process is repeated for green, red, and blue, and color filters 80R, 80G, and 80B are formed at locations corresponding to the pixels (subpixels 20R, 20G, and 20B) in the panel.
  • the spacer 76 is formed by laminating a color resist in the peripheral region of the display region by the same method. Is formed as a substrate interval setting portion.
  • the film thickness of the color resist formed later changes due to the influence of the color resist formed first (first layer).
  • pattern refers to a pattern in which the first color resist forms irregularities in an arbitrary shape with respect to the surface direction, and the relative height of the irregularities is controlled, or where a pillar is formed.
  • Pattern formation refers to patterning a color resist to form an arbitrary shape.
  • the pitch of the cross-sectional shape of the convex portion (rib) of the color resist formed immediately before is 6 [ ⁇ m]
  • the film thickness is 2 [ ⁇ m].
  • the color resist to be formed has a pitch of 6 [ ⁇ m] and a film thickness of 2 [ ⁇ m].
  • a film thickness of 2 [ ⁇ m] or more is formed between the convex portions (recessed portions) of the immediately preceding color resist.
  • the film thickness is 2 [ ⁇ m] or less.
  • the “pattern density” refers to a ratio of an area occupied by a region (for example, a convex portion) where the color resist is actually formed with respect to the area of the color resist formation region.
  • the film thickness difference between the concave portion of the color resist just before this and the convex portion covered with the color resist is that the coating amount of the color resist is fixed, but the color resist itself is fluid and flat. Occurs to try to be.
  • the total film thickness of the spacers 76 changes due to the pattern density by patterning the color resist immediately before including the base. In other words, the total film thickness (height) of the spacers 76 can be adjusted by patterning the color resist immediately before including the base and adjusting the pattern density.
  • FIG. 5 is a diagram showing the relationship of the total film thickness when the spacers 76 are stacked with respect to the pattern density of the first layer (color resist formed first).
  • FIG. 5 shows the ratio of the thickness of the first layer (color resist formed first) to the thickness of the second layer (color resist formed later) (thickness ratio of the first layer and the second layer).
  • the case of 1: 1 is indicated by a solid line
  • the case of 1.2: 1 is indicated by a broken line
  • the case of 0.8: 1 is indicated by a one-dot chain line.
  • the film thickness ratio of the first adjustment layer to the first adjustment layer and the second adjustment layer to the second layer is 1: 1, the total density when the pattern density of the first layer is 100 [%] Whereas the film thickness is 2 [ ⁇ m], the total film thickness when the pattern density is 50 [%] is 1.5 [ ⁇ m].
  • the first layer is patterned, and the pattern density is adjusted, so that the total of the spacers 76 is obtained.
  • the film thickness can be adjusted.
  • the case of a two-layer stacked structure has been described as an example, but the same applies to a stacked structure of three or more layers.
  • the first layer is patterned, the second layer and the third layer are sequentially stacked thereon, the first layer is patterned, and the second layer is also formed thereon. It is possible to adopt a configuration in which a pattern is formed and a third layer is laminated thereon.
  • Color resists are green, red, and blue, but four types of resists can be used when a transparent coating film is applied to the base.
  • the spacers 76 can be formed at an arbitrary height.
  • FIG. 6A is an example of a two-layer structure in which a green color resist 762 is formed on an interlayer film 761 and a red color resist 763 is stacked thereon. Since the color resist itself has fluidity, the red color resist 763 fills a region where the green color resist 762 does not exist.
  • FIG. 6B is an example of a three-layer structure in which a blue color resist 764 is stacked on the red color resist 763 of the example of FIG. 6A.
  • a green color resist 762 is patterned on the interlayer film 761, and a red color resist 763 is patterned on a region where the green color resist 762 does not exist, and a blue color resist is formed thereon.
  • This is an example of a three-layer structure in which 764 are stacked.
  • the red color resist 763 is patterned on the area where the green color resist 762 does not exist, so that the third blue color resist 764 becomes the red color of the second layer. Since the region where the resist 763 does not exist is filled, the film thickness of the spacer 76 can be made thinner than in the example of FIG. 6B.
  • a green color resist 762 is patterned on the interlayer film 761, and a red color resist 763 is patterned on a region where the green color resist 762 exists, and a blue color resist is formed thereon.
  • This is an example of a three-layer structure in which 764 are stacked.
  • the red color resist 763 is patterned on the area where the green color resist 762 exists, so that the third blue color resist 764 becomes the green color of the first layer. Since the region where neither the resist 762 nor the red color resist 763 of the second layer exists is filled, the film thickness of the spacer 76 can be made thinner than in the example of FIG. 6C.
  • FIG. 6A, FIG. 6B, FIG. 6C, and FIG. 6D are specific examples in which both the first layer and the second layer are made of a color resist material, but a material other than the color resist material is used as the first layer. It is also possible to adopt a configuration to be used.
  • FIG. 7A, 7B, and 7C show specific examples of the laminated structure of the spacer 76 in the case where a material other than the color resist material is used as the first layer.
  • a material other than the color resist material is used as the first layer.
  • a two-layer stacked structure will be described as an example, but the present invention can be similarly applied to a stacked structure of three or more layers.
  • the example of FIG. 7A is an example in which the first layer is made of a metal material and the second layer is made of a color resist material.
  • an Al (aluminum) wiring pattern 765 formed (wired) on the interlayer film 761 is used as the first layer, and a green color resist 762 is stacked on the first Al wiring pattern 765 2. It has a layered structure.
  • the wiring material that is, the first-layer metal material, W (tungsten), Ti (titanium), TiN (titanium nitride), or the like can be used in addition to Al.
  • FIG. 7B is an example in which the first layer is made of an oxide film and the second layer is made of a color resist material.
  • an interlayer film (interlayer insulating film) 761 made of an oxide film is used as a first layer, the first interlayer film 761 is patterned, and a green color resist 762 is laminated thereon. It has a laminated structure.
  • the material of the interlayer film 761 include materials used as insulating materials such as SiO, SiN, and SiOC.
  • the first interlayer film 761 is patterned by lithography and shaped by DET processing.
  • FIG. 7C is an example in which the first layer is made of an oxide film and the second layer is made of a color resist material, as in the example of FIG. 7B.
  • the example in FIG. 7B is an example in which the first interlayer film 761 is patterned
  • the example in FIG. 7C is an example in which the first interlayer film 761 is formed on the Al wiring pattern 765.
  • Al wiring and the like under the first interlayer film 761 are patterned, and the Al wiring pattern 765 forms irregularities under the first interlayer film 761.
  • the interlayer film 761 can be formed according to the unevenness of the underlying layer without patterning the interlayer film 761, as in the case of patterning the interlayer film 761. Concavities and convexities are formed at 761. This case is also included in the concept that the first interlayer film 761 is patterned.
  • the first layer has been described by taking as an example the case of forming a pattern in an uneven stripe shape, but is not limited to the stripe shape.
  • the pattern is formed in an island shape.
  • the first-layer green color resist 762 can be patterned in a rectangular island shape, for example.
  • FIG. 8A illustrates a configuration in which two green color resists 762 are formed in a rectangular island shape on the interlayer film 761 for easy understanding.
  • the heights of the two color resists 762 are set to the same height h 1 as shown in FIG. 8B, that is, the relative height is set to one (height h 1 ).
  • the structure to do can be taken.
  • FIG. 8C it is possible to adopt a configuration in which the relative height is set to two or more, such as the height h 1 and the height h 2 .
  • 8B and 8C correspond to the example of FIG. 7C.
  • the height of the plurality of island-shaped color resists 762 can be controlled to an arbitrary height by, for example, polishing by CMP (Chemical Mechanical Polishing) after forming the SiO film. When complete flattening is not performed, the height of the unevenness is determined by the pattern density (Al wiring pattern 765 in the case of FIG. 8C).
  • FIGS. 9 to 13 are plan pattern diagrams (No. 1 to No. 5) showing specific examples of the layout of the first layer pattern in the laminated structure of the spacers.
  • the peripheral portion of the display region where the spacer 76 of the second substrate 72 (or the first substrate 71) shown in FIG. 4 is formed is a pillar forming portion.
  • a first layer pattern (convex portion) is formed in the pillar forming portion.
  • the pattern composed of the convex portions of the first layer is shown by shading and the concave portions are shown by white.
  • the pattern of the first layer is arranged in the X direction and the Y direction, for example, with a square formation region S surrounded by a broken line in FIGS. 9 to 13 as a unit.
  • the layout shown in FIG. 9A is a pattern in which rib-shaped convex portions T extending in the Y direction and having a width of about 1 ⁇ 2 of the formation region S are arranged at the pitch of the formation region S in the X direction.
  • the layout shown in FIG. 9B is about 1 ⁇ 4 the size of the formation region S, and the projection T having a square planar shape located at the upper left corner of the formation region S has a pitch of the formation region S in the X and Y directions.
  • the pattern is arranged in.
  • the layout shown in FIG. 9C is about 1 ⁇ 4 the size of the formation region S, and the projections T having a square shape in the center of the formation region S are arranged at the pitch of the formation region S in the X and Y directions. Pattern.
  • FIG. 10A In the layout shown in FIG. 10A, three convex portions T having a square shape of about 1/9 of the formation region S are arranged diagonally in the formation region S, and the three convex portions T 1 , T 2 and T 3 as a unit, the pattern is arranged in the X direction and the Y direction at the pitch of the formation region S.
  • the layout shown in FIG. 10B has a width of about one third of the formation region S, the rib-like convex portion T 1 having the length of the formation region S, and the same width as the convex portion T 1.
  • the pattern is arranged at the pitch of the formation regions S in the X direction and the Y direction with the convex portion T 2 having a length shorter than T 1 as a unit.
  • FIG. 10B has a width of about one third of the formation region S, the rib-like convex portion T 1 having the length of the formation region S, and the same width as the convex portion T 1.
  • the pattern is arranged at the
  • two convex portions T 1 and T 2 having a width of about 1/3 of the formation region S are arranged obliquely in the formation region S, and the two convex portions T 1 ,
  • the pattern is arranged at the pitch of the formation regions S in the X and Y directions with T 2 as a unit.
  • FIG. 10A, FIG. 10B, and FIG. 10C can also have a layout in which the relationship between the convex portion and the concave portion is interchanged.
  • FIG. 11A In the layout shown in FIG. 11A, three convex portions T 1 , T 2 , T 3 having a rectangular planar shape are arranged in the formation region S at positions corresponding to the vertices of the triangle, and the three convex portions T 1. , T 2 , T 3 as a unit, the pattern is arranged at the pitch of the formation region S in the X direction and the Y direction.
  • the layout shown in FIG. 11B has a convex portion T 1 having a square shape of a quarter size of the formation region S and a convex portion T 2 having a square shape of about a half size of the formation region S.
  • the pattern is arranged in the formation region S, and is arranged at the pitch of the formation region S in the X direction and the Y direction with the two convex portions T 1 and T 2 as a unit.
  • FIG. 11A, FIG. 11B, and FIG. 11C can also have a layout in which the relationship between the convex portion and the concave portion is interchanged.
  • the layout shown in FIG. 12A has three triangular convex portions T obtained by dividing a hexagonal basic shape U into six equal parts, and a basic shape U including the three convex portions T. It is a pattern arranged adjacently.
  • FIG. 12B six triangular convex portions T obtained by equally dividing a hexagonal basic shape U into six planes, and a basic shape U including the six convex portions T in the lateral direction. The pattern is arranged every two.
  • 13A, 13B, and 13C are patterns in which the basic shape V having a triangular plane shape is delta-arranged, and the shape of the convex portion T formed in the basic shape V is three pattern examples. Are different. In the layouts shown in FIGS. 13A, 13B, and 13C, a layout in which the relationship between the convex portion and the concave portion is interchanged is also possible.
  • the spacer 76 that sets an appropriate substrate distance between the first substrate 71 and the second substrate 72 is used in the process of forming the color filter 80. Therefore, the process for forming the spacers 76 is not necessary. Thereby, compared with the prior art described in Patent Document 1, the number of steps for manufacturing the display panel can be reduced.
  • the second color resist itself has fluidity and is flat. Therefore, a difference in film thickness occurs between the concave portion and the convex portion of the first layer. Therefore, by adjusting the pattern density of the first layer, the film thickness of the second layer, and thus the total height of the spacer 76 can be adjusted. As a result, it becomes easy to adjust the substrate interval between the first substrate 71 and the second substrate 72, which is determined by the height of the spacer 76.
  • the pixel size / pitch is very small compared to a direct view type such as a medium / large display. Therefore, in a small display of about 1 inch or less, a viewing angle characteristic for maintaining an appropriate color and luminance is regarded as important. Therefore, the display panel sealing structure according to the present embodiment in which the adjustment of the substrate interval between the first substrate 71 and the second substrate 72 is easy can easily obtain an appropriate viewing angle characteristic by adjusting the substrate interval. Therefore, it is particularly useful for a small display of about 1 inch or less.
  • the second embodiment also has a display panel sealing structure similar to that of the first embodiment. That is, at least the first layer is patterned with respect to the spacer 76, and is formed of the same material as that of the color filter 80 in the formation process of the color filter 80, so that the process for forming the spacer 76 is not required and the distance between the substrates is reduced.
  • the configuration is easy to adjust.
  • a transparent insulating substrate such as a glass substrate as well as a semiconductor substrate such as a silicon substrate can be used as the first substrate 71.
  • a semiconductor substrate such as a silicon substrate is used as the first substrate 71.
  • FIG. 14 is a cross-sectional view showing a sealing structure of a display panel according to the second embodiment of the present disclosure.
  • the first substrate 71 is made of a semiconductor substrate, for example, a silicon substrate, and a circuit portion 73 such as a pixel including an organic EL element, its driving circuit, wiring, etc. is formed on the first surface side (front surface side).
  • a backplane substrate On the second surface side (back surface side) of the first substrate 71, a pad portion 77 for electrical connection with the outside is formed. That is, since the first substrate 71 is made of a semiconductor substrate, a back-surface through electrode structure is employed in which the front-side circuit portion 73 and the back-side pad portion 77 are electrically connected through the substrate. Yes.
  • a flexible printed circuit board (not shown) is bonded to the pad portion 77.
  • the pad portion 77 is provided on the back surface side of the first substrate 71 that is a backplane substrate, as is clear from the comparison with FIG. 4, it is more than the display panel according to the first embodiment.
  • the chip size (planar substrate size / panel size) can be reduced.
  • the yield (theoretical yield) can be improved.
  • the backplane substrate it is possible to adopt a stacked structure in which a semiconductor substrate is further stacked on the first substrate 71.
  • the backplane substrate has a stacked structure, and a part or all of the circuit of the circuit unit 73 mounted on the first substrate 71 is mounted on the semiconductor substrate to be stacked, so that the size of the planar shape of the first substrate 71 is increased. As a result, the size of the planar shape of the entire backplane substrate can be further reduced.
  • the display device of the present disclosure described above is a display unit (display device) of an electronic device in any field that displays a video signal input to the electronic device or a video signal generated in the electronic device as an image or video.
  • a display unit such as a television set, a digital still camera, a notebook personal computer, a mobile terminal device such as a mobile phone, a video camera, a head mounted display (head mounted display), and the like.
  • the following effects can be obtained by using the display device of the present disclosure as the display unit in electronic devices of various fields.
  • the adjustment of the substrate interval is easy, it is possible to appropriately set the substrate interval that affects the viewing angle characteristics, and to maintain the appropriate color and brightness. It can contribute to improvement.
  • the display device of the present disclosure also includes a module-shaped one with a sealed configuration.
  • a display module formed by attaching a facing portion such as transparent glass to the pixel array portion is applicable.
  • the display module may be provided with a circuit unit for inputting / outputting signals from the outside to the pixel array unit, a flexible printed circuit (FPC), and the like.
  • FPC flexible printed circuit
  • a digital still camera and a head mounted display will be exemplified as specific examples of the electronic apparatus using the display device of the present disclosure.
  • the specific example illustrated here is only an example, and is not limited thereto.
  • 15A and 15B are external views of a single-lens reflex digital still camera with interchangeable lenses.
  • FIG. 15A shows a front view thereof
  • FIG. 15B shows a rear view thereof.
  • the interchangeable-lens single-lens reflex digital still camera has, for example, an interchangeable photographic lens unit (interchangeable lens) 112 on the front right side of the camera body (camera body) 111, and a photographer holds on the front left side.
  • the grip part 113 is provided.
  • a monitor 114 is provided at the approximate center of the back of the camera body 111.
  • a viewfinder (eyepiece window) 115 is provided above the monitor 114. The photographer can determine the composition by viewing the viewfinder 115 and visually recognizing the light image of the subject guided from the photographing lens unit 112.
  • the display device of the present disclosure can be used as the viewfinder 115. That is, the interchangeable lens single-lens reflex digital still camera according to this example is manufactured by using the display device of the present disclosure as the viewfinder 115 thereof.
  • FIG. 16 is an external view of a head mounted display.
  • the head-mounted display has, for example, ear hooks 212 for wearing on the user's head on both sides of the glasses-shaped display unit 211.
  • the display device of the present disclosure can be used as the display unit 211. That is, the head mounted display according to the present example is manufactured by using the display device of the present disclosure as the display unit 211.
  • this indication can also take the following structures.
  • a first substrate on which a pixel including a light emitting portion is formed A second substrate disposed opposite the first substrate; A color filter provided between the first substrate and the second substrate; A substrate interval setting unit that is provided at least in the periphery of the display area where the pixels are formed on the first substrate and sets the substrate interval between the first substrate and the second substrate;
  • the board interval setting section A first adjustment layer formed in a predetermined pattern on the first substrate; and Consisting of at least two layers of the second adjustment layer laminated on the first adjustment layer with the same material as the color filter in the formation process of the color filter, Display device.
  • the first adjustment layer is patterned with the same material as the color filter in the color filter forming step.
  • the display device according to [1] above. [3]
  • the first adjustment layer is patterned with a metal material.
  • the display device according to [1] above. [4] The first adjustment layer is made of a metal wiring pattern.
  • the first adjustment layer is patterned with an oxide film.
  • the display device according to [1] above. [6]
  • the first substrate is made of a semiconductor substrate.
  • the display device according to any one of [1] to [5] above.
  • the first substrate has a pad portion that is formed on the surface side opposite to the surface on which the pixels are formed and is used for electrical connection with the outside.
  • the display device according to the above [6].
  • the second adjustment layer is laminated on the first adjustment layer with the same material as the color filter to form a substrate interval setting unit composed of at least two layers. Manufacturing method of display device.
  • the board interval setting section A first adjustment layer formed in a predetermined pattern on the first substrate; and Consisting of at least two layers of the second adjustment layer laminated on the first adjustment layer with the same material as the color filter in the formation process of the color filter,
  • An electronic device having a display device.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本開示の表示装置は、発光部を含む画素が形成された第１の基板と、第１の基板と対向配置された第２の基板と、第１の基板と第２の基板との間に設けられたカラーフィルタと、第１の基板の、画素が形成されて成る表示領域の少なくとも周辺部に設けられ、第１の基板と第２の基板との間の基板間隔を設定する基板間隔設定部と、を備える。基板間隔設定部は、第１の基板上に所定のパターンにて形成される第１の調整層、及び、カラーフィルタの形成工程にてカラーフィルタと同じ材料で第１の調整層上に積層される第２の調整層の少なくとも２層から成る。

Description

表示装置、表示装置の製造方法、及び、電子機器
　本開示は、表示装置、表示装置の製造方法、及び、電子機器に関し、特に、平面型表示装置、その製造方法、及び、当該表示装置を有する電子機器に関する。
　平面型（フラットパネル型）表示装置では、発光部（発光素子）の保護の観点から、発光部が形成された第１の基板に対して、ガラス基板等の第２の基板を貼り合わせて密封構造をとることになる。この貼り合わせを行う際に、第１の基板と第２の基板とが当接しないようにするために、発光部を含む画素が配置されて成る表示領域の周辺部にギャップ材を設け、適正な基板間隔を確保するようにしている（例えば、特許文献１参照）。
特開２００９－１６３９７５号公報
　上述した特許文献１に記載の従来技術では、光硬化性のエポキシ樹脂材料から成る樹脂中にギャップ材が分散されたシール材を、表示領域の周辺部に塗布するすることにより、ギャップ材を含有するシール材にスペーサの役割を持たせた構造となっている。しかしながら、当該従来技術では、スペーサを設けるための工程が発生するため工程数が増加し、また、スペーサ自体のサイズで基板間隔が決まることになることから基板間隔の調整が難しい。
　そこで、本開示は、スペーサを設けるための工程を発生させることなく、基板間隔の調整が容易なスペーサを備える表示装置及び当該表示装置を有する電子機器を提供することを目的とする。
　上記の目的を達成するための本開示の表示装置は、
　発光部を含む画素が形成された第１の基板と、
　第１の基板と対向配置された第２の基板と、
　第１の基板と第２の基板との間に設けられたカラーフィルタと、
　第１の基板の、画素が形成されて成る表示領域の少なくとも周辺部に設けられ、第１の基板と第２の基板との間の基板間隔を設定する基板間隔設定部と、を備え、
　基板間隔設定部は、
　第１の基板上に所定のパターンにて形成される第１の調整層、及び、
　カラーフィルタの形成工程にてカラーフィルタと同じ材料で第１の調整層上に積層される第２の調整層の少なくとも２層から成る。また、上記の目的を達成するための本開示の電子機器は、上記の構成を備える表示装置を有する。
　また、上記の目的を達成するための本開示の表示装置の製造方法は、
　発光部を含む画素が形成された第１の基板と、
　第１の基板と対向配置された第２の基板と、
　第１の基板と第２の基板との間に設けられたカラーフィルタと、
　第１の基板の、画素が形成されて成る表示領域の少なくとも周辺部に設けられ、第１の基板と第２の基板との間の基板間隔を設定する基板間隔設定部と、を備える表示装置の製造に当たって、
　第１の基板上に所定のパターンにて第１の調整層を形成し、
　しかる後、カラーフィルタの形成工程にてカラーフィルタと同じ材料で第１の調整層上に第２の調整層を積層し、少なくとも２層から成る基板間隔設定部を形成する。
　上記の構成の表示装置、その製造方法、あるいは、当該表示装置を有する電子機器において、基板間隔設定部をカラーフィルタの形成工程にてカラーフィルタと同じ材料で形成できることで、スペーサとしての機能を持つ基板間隔設定部を設けるための工程が不要となる。また、パターン形成された第１の調整層の上に第２の調整層を積層することで、第２の調整層の材料自体の流動性によって第１の調整層の凹部と凸部との間に膜厚差が生じる。従って、第１の調整層のパターン密度を調整することで、第２の調整層の膜厚、ひいては、基板間隔設定部のトータルの高さを調整できる。その結果、基板間隔設定部の高さで決まる、第１の基板と第２の基板との間の基板間隔の調整が容易になる。
　本開示によれば、カラーフィルタの形成工程にてカラーフィルタと同じ材料で基板間隔設定部を形成できるため、基板間隔設定部を設けるための工程が不要となる。しかも、第１の調整層のパターン密度を調整することで、基板間隔設定部の高さを調整できるため、第１の基板と第２の基板との間の基板間隔の調整が容易である。
　尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
図１は、本開示の前提となるアクティブマトリクス型有機ＥＬ表示装置の基本的な構成の概略を示すシステム構成図である。 図２は、２Ｔｒ２Ｃの単位画素（画素回路）の回路構成を示す回路図である。 図３は、従来例に係る表示パネルの密封構造を示す断面図である。 図４は、本開示の第１実施形態に係る表示パネルの密封構造を示す断面図である。 図５は、１層目（下地を含む直前のカラーレジスト）のパターン密度に対するスペーサの積層時のトータルの膜厚の関係を示す図である。 図６Ａ、図６Ｂ、図６Ｃ、及び、図６Ｄは、１層目及び２層目が共にカラーレジスト材料から成る場合のスペーサの積層構造の具体例を示す断面図である。 図７Ａ、図７Ｂ、及び、図７Ｃは、１層目としてカラーレジスト材料以外の材料を用いる場合のスペーサの積層構造の具体例を示す断面図である。 図８Ａは、１層目が島状にパターン形成された場合の積層構造を示す斜視図であり、図８Ｂは、カラーレジストの相対的な高さが１つの場合を示す断面図であり、図８Ｃは、カラーレジストの相対的な高さが２つの場合を示す断面図である。 図９は、スペーサの積層構造における１層目のパターンのレイアウトの具体例を示す平面パターン図（その１）である。 図１０は、スペーサの積層構造における１層目のパターンのレイアウトの具体例を示す平面パターン図（その２）である。 図１１は、スペーサの積層構造における１層目のパターンのレイアウトの具体例を示す平面パターン図（その３）である。 図１２は、スペーサの積層構造における１層目のパターンのレイアウトの具体例を示す平面パターン図（その４）である。 図１３は、スペーサの積層構造における１層目のパターンのレイアウトの具体例を示す平面パターン図（その５）である。 図１４は、本開示の第２実施形態に係る表示パネルの密封構造を示す断面図である。 図１５は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図１５Ａにその正面図を示し、図１５Ｂにその背面図を示す。 図１６は、ヘッドマウントディスプレイの外観図である。
　以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の表示装置、表示装置の製造方法、及び、電子機器、全般に関する説明
２．本開示の前提となる表示装置
　２－１．システム構成
　２－２．画素回路
　２－３．カラー表示方式
　２－４．表示パネルの密封構造
３．第１実施形態
　３－１．カラーレジストの形成方法
　３－２．スペーサの積層構造
４．第２実施形態
５．電子機器
＜本開示の表示装置、表示装置の製造方法、及び、電子機器、全般に関する説明＞
　本開示の表示装置は、発光色が異なる複数の副画素から成る単位画素が行列状に配置されて成るカラー表示装置である。カラー表示装置において、１つの画素は、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の３つの副画素、あるいは、４つ以上の副画素から構成される。
　カラー表示装置にあっては、１つの副画素の発光機能層について、白色光を発光する構成とすることができる。また、１つの副画素の発光機能層について、赤色光を発光する赤色発光機能層、緑色光を発光する緑色発光機能層、及び、青色光を発光する青色発光機能層が積層されて成る構成とすることができる。１つの副画素の発光機能層が白色発光機能層から成る表示装置にあっては、カラーフィルタを備える構成とし、各色の副画素を、白色光を発光する発光部（発光素子）とカラーフィルタとの組合せから成る構成とすることができる。
　また、カラー表示装置にあっては、１つの副画素の発光機能層について、例えば、赤色を発光する赤色発光機能層、緑色を発光する緑色発光機能層、及び、青色を発光する青色発光機能層から成る構成とすることができる。このようなカラー表示装置にあっても、発光素子及び素子間の配線電極における外光反射の防止や色純度の向上を目的として、カラーフィルタを用いる構成とすることができる。
　本開示の表示装置、表示装置の製造方法、及び、電子機器にあっては、第１の基板と第２の基板との基板間隔を設定するスペーサとしての基板間隔設定部については、第１の基板の表示領域の少なくとも周辺領域に設けられていればよい。すなわち、表示領域内に基板間隔設定部が設けられる構成を排除するものではない。また、カラーフィルタと同じ材料から成る第２の調整層の材料としては、複数色から成るカラーフィルタのいずれの色のフィルタ材料を用いてもよい。基板間隔設定部の層数については、第１の調整層及び第２の調整層の最低限２層から成る積層構造であればよく、第２の調整層の上に、第２の調整層の材料とは異なる他の色のフィルタ材料を用いて更に層を積層する多層構造とすることも可能である。
　上述した好ましい構成を含む本開示の表示装置、表示装置の製造方法、及び、電子機器にあっては、第１の調整層について、カラーフィルタの形成工程にてカラーフィルタと同じ材料で形成される構成とすることができる。この場合、第１の調整層は、第２の調整層の材料と異なる色のフィルタ材料を用いて形成されることになる。
　あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の製造方法、及び、電子機器にあっては、第１の調整層について、金属材料でパターン形成される構成とすることができる。また、第１の調整層について、金属の配線パターンから成る構成とすることができる。
　あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の製造方法、及び、電子機器にあっては、第１の調整層について、酸化膜でパターン形成される構成とすることができる。
　上述した好ましい構成を含む本開示の表示装置、表示装置の製造方法、及び、電子機器にあっては、第１の基板について、半導体基板から成る構成とすることができる。また、第１の基板について、画素が形成される面（表面）と反対側の面側（裏面側）に形成された、外部との電気的な接続を行うためのパッド部を有する構成とすることができる。
　上述した好ましい構成を含む本開示の表示装置、表示装置の製造方法、及び、電子機器にあっては、表示装置を、複数の副画素が自発光素子である有機エレクトロルミネッセンス（Electro Luminescence：ＥＬ）素子から成る発光部（発光素子）を有する有機ＥＬ表示装置の構成とすることができる。すなわち、有機ＥＬ表示装置にあっては、有機ＥＬ素子のそれぞれによって副画素が構成される。
　有機ＥＬ表示装置は、例えば、パーソナルコンピュータやビデオカメラ、デジタルスチルカメラを構成するモニター装置として使用することができるし、テレビジョン受像機や携帯電話機、ＰＤＡ（Personal Digital Assistant，携帯情報端末）、ゲーム機器に組み込まれたモニター装置として使用することができる。あるいは又、電子ビューファインダー（Electronic View Finder：ＥＶＦ）や、ヘッドマウントディスプレイと称される頭部装着型ディスプレイ（Head Mounted Display：ＨＭＤ）に適用することができる。あるいは又、その他、液晶表示装置用のバックライト装置や面状光源装置を含む照明装置を挙げることができる。
　有機ＥＬ素子において、発光機能層である有機層は、発光層（例えば、有機発光材料から成る発光層）を備えている。この有機層は、具体的には、例えば、正孔輸送層と発光層と電子輸送層との積層構造、正孔輸送層と電子輸送層を兼ねた発光層との積層構造、正孔注入層と正孔輸送層と発光層と電子輸送層と電子注入層との積層構造等から構成することができる。また、これらの積層構造等をタンデムユニットとする場合、有機層は、第１のタンデムユニット、接続層、及び、第２のタンデムユニットが積層された２段のタンデム構造を有していてもよく、更には、３つ以上のタンデムユニットが積層された３段以上のタンデム構造を有していてもよい。これらの場合、発光色を赤色、緑色、青色と各タンデムユニットで変えることで、全体として白色を発光する有機層を得ることができる。
　有機層の形成方法として、真空蒸着法等の物理的気相成長法（ＰＶＤ法）；スクリーン印刷法やインクジェット印刷法といった印刷法；転写用基板上に形成されたレーザ吸収層と有機層の積層構造に対してレーザ光を照射することでレーザ吸収層上の有機層を分離して、有機層を転写するといったレーザ転写法、各種の塗布法を例示することができる。有機層を真空蒸着法に基づき形成する場合、例えば、所謂メタルマスクを用い、当該メタルマスクに設けられた開口を通過した材料を堆積させることによって有機層を得ることができるし、有機層を、パターニングすること無く、全面に形成してもよい。
＜本開示の前提となる表示装置＞
［システム構成］
　図１は、本開示の前提となるアクティブマトリクス型有機ＥＬ表示装置の基本的な構成の概略を示すシステム構成図である。
　アクティブマトリクス型表示装置は、発光部（発光素子）の駆動を、当該発光部と同じ画素内に設ける能動素子、例えば絶縁ゲート型電界効果トランジスタによって行う表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を用いることができる。
　ここでは、一例として、単位画素（画素回路）の発光部（発光素子）が有機ＥＬ素子から成るアクティブマトリクス方式の有機ＥＬ表示装置の場合を例に挙げて説明するものとする。有機ＥＬ素子は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である。以下では、「単位画素／画素回路」を単に「画素」と記述する場合もある。
　図１に示すように、本開示の前提となるアクティブマトリクス型有機ＥＬ表示装置１０は、複数の単位画素２０が行列状（２次元マトリクス状）に２次元配置されて成る画素アレイ部３０と、その周辺領域に配置されて画素２０を駆動する駆動部（周辺回路）とを有する構成となっている。駆動部は、例えば、書込み走査部４０、電源供給走査部５０、及び、信号出力部６０等から成り、画素アレイ部３０の各画素２０を駆動する。
　本例では、書込み走査部４０、電源供給走査部５０、及び、信号出力部６０は、画素アレイ部３０の周辺回路として当該画素アレイ部３０と同じ基板上、即ち、表示パネル７０上に搭載されている。但し、書込み走査部４０、電源供給走査部５０、及び、信号出力部６０のいくつか、あるいは全部を表示パネル７０の外部に設ける構成を採ることも可能である。また、書込み走査部４０及び電源供給走査部５０をそれぞれ、画素アレイ部３０の一方側に配置する構成としているが、画素アレイ部３０を挟んで両側に配置する構成を採ることも可能である。表示パネル７０の基板としては、ガラス基板等の透明絶縁性基板を用いることもできるし、シリコン基板等の半導体基板を用いることもできる。
　カラー表示対応の有機ＥＬ表示装置１０では、カラー画像を形成する際の単位となる１つの画素（単位画素／ピクセル）は複数の色の副画素（サブピクセル）から構成される。このとき、副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ：Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ：Ｇ）光を発光する副画素、及び、青色（Ｂｌｕｅ：Ｂ）光を発光する副画素の３つの副画素から構成される。
　但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
　画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向／水平方向）に沿って走査線３１（３１1～３１m）と電源供給線３２（３２1～３２m）とが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向／垂直方向）に沿って信号線３３（３３1～３３n）が画素列毎に配線されている。
　走査線３１1～３１mは、書込み走査部４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２1～３２mは、電源供給走査部５０の対応する行の出力端にそれぞれ接続されている。信号線３３1～３３nは、信号出力部６０の対応する列の出力端にそれぞれ接続されている。
　書込み走査部４０は、シフトレジスタ回路等によって構成されている。この書込み走査部４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧の書込みに際して、走査線３１（３１1～３１m）に対して書込み走査信号ＷＳ（ＷＳ1～ＷＳm）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査する、所謂、線順次走査を行う。
　電源供給走査部５０は、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。この電源供給走査部５０は、書込み走査部４０による線順次走査に同期して、第１電源電圧Ｖccpと当該第１電源電圧Ｖccpよりも低い第２電源電圧Ｖiniとで切り替わることが可能な電源電圧ＤＳ（ＤＳ1～ＤＳm）を電源供給線３２（３２1～３２m）に供給する。後述するように、電源電圧ＤＳのＶccp／Ｖiniの切替えによって、画素２０の発光／非発光（消光）の制御が行われる。
　信号出力部６０は、信号供給源（図示せず）から供給される、輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述する閾値補正処理の際に用いられる。
　信号出力部６０から出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３３（３３1～３３n）を介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力部６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
［画素回路］
　図２は、単位画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子の一例である有機ＥＬ素子２１から成る。
　図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源線３４にカソード電極が接続されている。
　有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５、即ち、２つのトランジスタ（Ｔｒ）と２つの容量素子（Ｃ）を有する、２Ｔｒ２Ｃの回路構成となっている。ここでは、駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型の薄膜トランジスタ（ＴＦＴ）を用いている。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
　駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が電源供給線３２（３２1～３２m）に接続され、他方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続されている。書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３1～３３n）に接続され、他方の電極（ソース／ドレイン電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１1～３１m）に接続されている。
　駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、一方のソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、他方のソース／ドレイン領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
　保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が有機ＥＬ素子２１のカソード電極にそれぞれ接続されている、即ち、有機ＥＬ素子２１に対して並列に接続されている。
　上記の構成において、書込みトランジスタ２３は、書込み走査部４０から走査線３１を通してゲート電極に印加される、高電圧の状態がアクティブ状態となる書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力部６０から異なるタイミングで供給される、輝度情報に応じた映像信号の信号電圧Ｖsig又は基準電圧Ｖofsをサンプリングし、画素２０内に書き込む。書込みトランジスタ２３によって書き込まれた信号電圧Ｖsig又は基準電圧Ｖofsは保持容量２４に保持される。
　駆動トランジスタ２２は、電源供給線３２（３２1～３２m）の電源電圧ＤＳが第１電源電圧Ｖccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
　駆動トランジスタ２２は更に、電源電圧ＤＳが第１電源電圧Ｖccpから第２電源電圧Ｖiniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
　この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に、動画の画品位をより優れたものとすることができる。
　電源供給走査部５０から電源供給線３２を通して選択的に供給される第１，第２電源電圧Ｖccp，Ｖiniのうち、第１電源電圧Ｖccpは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電圧である。また、第２電源電圧Ｖiniは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電圧である。この第２電源電圧Ｖiniは、基準電圧Ｖofsよりも低い電圧、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofs－Ｖthよりも低い電圧、好ましくは、Ｖofs－Ｖthよりも十分に低い電圧に設定される。
　画素アレイ部３０の各画素２０は、駆動トランジスタ２２の特性のばらつきに起因する駆動電流のばらつきを補正する機能を有している。駆動トランジスタ２２の特性としては、例えば、駆動トランジスタ２２の閾値電圧Ｖthや、駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度μ（以下、単に「駆動トランジスタ２２の移動度μ」と記述する）を例示することができる。
　閾値電圧Ｖthのばらつきに起因する駆動電流のばらつきの補正（以下、「閾値補正」と記述する）は、駆動トランジスタ２２のゲート電圧Ｖgを基準電圧Ｖofsに初期化することによって行われる。具体的には、駆動トランジスタ２２のゲート電圧Ｖgの初期化電圧（基準電圧Ｖofs）を基準として当該初期化電圧から駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて、駆動トランジスタ２２のソース電圧Ｖsを変化させる動作が行われる。この動作が進むと、やがて、駆動トランジスタ２２のゲート－ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。そして、保持容量２４に閾値電圧Ｖthに相当する電圧が保持されていることで、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、駆動トランジスタ２２に流れるドレイン－ソース間電流Ｉdsの閾値電圧Ｖthに対する依存性を抑えることができる。
　一方、移動度μのばらつきに起因する駆動電流のばらつきの補正（以下、「移動度補正」と記述する）は、書込みトランジスタ２３が導通状態となり、映像信号の信号電圧Ｖsigを書き込んでいる状態で、駆動トランジスタ２２を介した電流を保持容量２４に流すことによって行われる。換言すれば、駆動トランジスタ２２に流れる電流Ｉdsに応じた帰還量（補正量）で保持容量２４に負帰還をかけることによって行われる。上記の閾値補正により、映像信号を書き込んだときには既にドレイン－ソース間電流Ｉdsの閾値電圧Ｖthに対する依存性が打ち消されており、当該ドレイン－ソース間電流Ｉdsは、駆動トランジスタ２２の移動度μに依存したものとなっている。従って、駆動トランジスタ２２に流れる電流Ｉdsに応じた帰還量で駆動トランジスタ２２のドレイン－ソース間電圧Ｖdsに負帰還をかけることで、駆動トランジスタ２２に流れるドレイン－ソース間電流Ｉdsの移動度μに対する依存性を抑えることができる。
［カラー表示方式］
　ところで、上述した有機ＥＬ表示装置１０には、カラー表示を実現する方式（カラー表示方式）として、白色発光方式とＲ（赤色）Ｇ（緑色）Ｂ（青色）マスク塗り分け方式とがある。
　白色発光方式は、１つの副画素の発光機能層が白色発光機能層から成る白色有機ＥＬ素子とカラーフィルタとの組合せから成る方式である。発光機能層（有機層）は、有機発光材料から成る発光層を備えている。この発光機能層は、具体的には、例えば、正孔輸送層と発光層と電子輸送層との積層構造、正孔輸送層と電子輸送層を兼ねた発光層との積層構造、正孔注入層と正孔輸送層と発光層と電子輸送層と電子注入層との積層構造等から構成することができる。
　これらの積層構造等をタンデムユニットとする場合、発光機能層（有機層）は、第１のタンデムユニット、接続層、及び、第２のタンデムユニットが積層された２段のタンデム構造を有していてもよい。更には、発光機能層は、３つ以上のタンデムユニットが積層された３段以上のタンデム構造を有していてもよい。これらの場合、発光色を赤色、緑色、青色と各タンデムユニットで変えることで、全体として白色を発光する白色発光機能層を得ることができ、タンデム構造の白色有機ＥＬ素子となる。
　ＲＧＢマスク塗り分け方式は、赤色、緑色、及び、青色の有機ＥＬ材料を、マスクを利用して蒸着で塗り分ける方式である。ＲＧＢマスク塗り分け方式の場合、１つの副画素の発光機能層が、赤色を発光する赤色発光機能層、緑色を発光する緑色発光機能層、及び、青色を発光する青色発光機能層から成る。このＲＧＢマスク塗り分け方式を採る有機ＥＬ表示装置にあっても、有機ＥＬ素子及び素子間の配線電極における外光反射の防止や色純度の向上を図るために、カラーフィルタを用いる構成を採る場合がある。
［表示パネルの密封構造］
　カラー表示の有機ＥＬ表示装置では、有機ＥＬ素子及び保護膜を形成した後に、貼り合わせ手法もしくはオンチップ手法によってカラーフィルタを形成する。そして、貼り合わせ、オンチップのいずれの手法でも、有機ＥＬ素子の保護の観点から、有機ＥＬ素子が形成された第１の基板に対して、ガラス基板等の第２の基板を貼り合わせて密封構造をとることになる（表示パネル７０の密封構造）。
　図３は、従来例に係る表示パネルの密封構造を示す断面図である。図３には、図面の簡略化のために、例えば赤色、緑色、及び、青色の３つの副画素から成る１つの画素（単位画素）の構成を図示している。
　図３に示す従来例に係る表示パネルの密封構造において、第１の基板７１は、例えばシリコン基板等の半導体基板から成り、第２の基板７２は、例えばホウケイ酸ガラス等のガラス基板から成る。第１の基板７１の第１面側（表面側）には、有機ＥＬ素子を含む画素、その駆動回路、配線等の回路部７３が形成されている。また、第１の基板７１及び第２の基板７２の各対向面側には、両基板７１，７２の相対的な位置決めに用いるアライメントマーク７４Ａ，７４Ｂが設けられている。
　また、第１の基板７１と第２の基板７２との間には、赤色、緑色、及び、青色の３つの副画素２０Ｒ，２０Ｇ，２０Ｂに対応してカラーフィルタ８０Ｒ，８０Ｇ，８０Ｂが設けられている。そして、画素が配置されて成る表示領域は、その周辺部にスペーサ７５が配されることによって密封されている。スペーサ７５は、第１の基板７１と第２の基板７２とを貼り合わせる際に、両基板７１，７２が当接しないように適正な基板間隔を確保する作用をなす。このスペーサ７５による密封空間内には、周知の手法によって樹脂が充填されている。
　上記の構成の従来例に係る表示パネルの密封構造において、スペーサ７５は、光硬化性のエポキシ樹脂材料から成る樹脂中にギャップ材が分散されたシール材を表示領域の周辺部に塗布することによって形成されることになる。従って、従来例に係る密封構造では、スペーサ７５を設けるための工程が発生するため工程数が増加し、また、スペーサ７５自体のサイズで第１の基板７１と第２の基板７２との間の基板間隔が決まることになるため当該基板間隔の調整が難しい。
＜第１実施形態＞
　本開示の技術を実現する第１実施形態は、スペーサ７５を設けるための工程が不要で、しかも、第１の基板７１と第２の基板７２との間の基板間隔の調整が容易なスペーサ７５を提供するためになされたものである。
　ところで、カラー表示の有機ＥＬ表示装置において、カラーレジストの形成からパネル組立てまでのフローとして２つのパターンが挙げられる。第１のパターンは、有機ＥＬ素子の保護膜上に直接もしくは平坦化膜の上にカラーレジストを形成した後に、例えばガラス基板から成る第２の基板７２を貼り合わせて封止を行うフローである。第２のパターンは、第２の基板７２側にブラックマトリクス、カラーレジストを形成し、有機ＥＬ素子及び保護膜を形成したバックプレーン基板である第１の基板７１を第２の基板７２に貼り合わせるフローである。
　本開示の技術は、カラーレジストの形成からパネル組立てまでのフローに関しての、上記の第１のパターン及び第２のパターンのいずれのパターンにも適用可能である。以下に説明する第１実施形態では、カラーレジストの形成からパネル組立てまでのフローとして、第２のパターンを適用する場合を例に挙げて説明するものとする。
　図４は、本開示の第１実施形態に係る表示パネルの密封構造を示す断面図である。図４に示す第１実施形態に係る表示パネルの密封構造において、第１の基板７１は、半導体基板、例えばシリコン基板から成り、第１面側（表面側）に有機ＥＬ素子を含む画素、その駆動回路、配線等の回路部７３が形成されたバックプレーン基板である。但し、第１の基板７１としては、シリコン基板等の半導体基板に限られるものではなく、ガラス基板等の透明絶縁性基板から成る構成とすることもできる。
　第２の基板７２は、透明絶縁性基板、例えばホウケイ酸ガラス等のガラス基板から成り、第１の基板７１と対向配置される対向基板（あるいは、封止基板）である。第２の基板７２がガラス基板から成ることで、第２の基板７２を透して光を取り出すことができる。これにより、本有機ＥＬ表示装置の光の取り出し方式は、第２の基板７２側から光を取り出すトップエミッション方式となっている。
　第１の基板７１と第２の基板７２との間には、有機ＥＬ素子を含む赤色、緑色、及び、青色の３つの副画素２０Ｒ，２０Ｇ，２０Ｂに対応してカラーフィルタ８０Ｒ，８０Ｇ，８０Ｂが設けられている。また、画素（副画素２０Ｒ，２０Ｇ，２０Ｂ）が配置されて成る表示領域の少なくとも周辺部（周辺領域）には、第１の基板７１と第２の基板７２との間の適正な基板間隔を設定する（確保する）スペーサ７６が基板間隔設定部として設けられている。スペーサ７６は、適正な基板間隔を確保するとともに、第１の基板７１と第２の基板７２との間の空間を密封する機能を有する。このスペーサ７６による密封空間内には、周知の手法によって樹脂が充填されている。
　第１の基板７１は、一端部が第２の基板７２よりも突出した形状、即ち、平面視で第２の基板７２よりも一端部が大きい形状となっている。この第１の基板７１の一端部の、回路部７３が形成された面側（表面側）には、外部との電気的な接続を行うためのパッド部７７が形成されている。このパッド部７７には、例えばフレキシブルプリント基板（図示せず）が圧着される。
　表示領域の周辺部において、第１の基板７１と第２の基板７２との間に介在するスペーサ７６は、カラーフィルタ８０（８０Ｒ，８０Ｇ，８０Ｂ）の形成工程にて、カラーフィルタ８０と同じ材料、即ち同じカラーレジスト材料で形成される。本例では、カラーレジストの形成からパネル組立てまでのフローとして、先述した第２のパターンを適用していることから、第２の基板７２側にブラックマトリクスやカラーレジストを形成する際に並行してスペーサ７６が形成されることになる。ブラックマトリクスは、ＲＧＢの混色防止のために形成される。
　一例として、カラーフィルタ８０Ｒ，８０Ｇ，８０Ｂは、約２［μｍ］程度の厚さに形成される。これにより、カラーフィルタ８０Ｒ，８０Ｇ，８０Ｂの下面と、第１の基板７１の表面、具体的には有機ＥＬ素子の保護膜７８との間のギャップは約０．９［μｍ］程度となる。一方、スペーサ７６は約３．６［μｍ］程度の厚さ（高さ）に形成される。そして、第１の基板７１と第２の基板７２とを貼り合わせた後は、スペーサ７６は約３．６［μｍ］から約２．７［μｍ］程度の厚さまで圧縮される。
［カラーレジストの形成方法］
　カラーレジストは、第１の基板７１上に、緑、赤、青のそれぞれに対応した感光性レジストを用いて形成される。カラーレジストの形成からパネル組立てまでのフローとして、先述した第１のパターンを適用する場合には、カラーレジストは、第２の基板７１上に、緑、赤、青のそれぞれに対応した感光性レジストを用いて形成される。
　通常は、カラーレジストを塗布・感光して現像処理を行い、所定の形状にパターニングした後に、更に、ベーク等でレジストを硬化させる。この処理を緑、赤、青で繰り返して行い、パネル内の画素（副画素２０Ｒ，２０Ｇ，２０Ｂ）に対応した箇所にカラーフィルタ８０Ｒ，８０Ｇ，８０Ｂを形成していく。本実施形態では、例えば、カラーフィルタ８０Ｇ、カラーフィルタ８０Ｒ、及び、カラーフィルタ８０Ｂの順番でカラーフィルタを形成する工程において、同様の手法で表示領域の周辺領域にカラーレジストを積層することによってスペーサ７６を基板間隔設定部として形成する。
　カラーレジストを形成する際、先に形成した（１層目の）カラーレジストの影響で、後に形成する（２層目の）カラーレジストの膜厚が変化する。このことについて、カラーレジストをパターン形成する場合を例に挙げて具体的には説明する。ここで、「パターン」とは、面方向に対して１層目のカラーレジストが任意の形状で凹凸を形成し、凹凸の相対的な高さがコントロールされたものや、ピラーを形成する箇所に対し、Ｘ方向、Ｙ方向又はＸＹ両方向に周期的に凹凸を形成したものを言う。また、「パターン形成」とは、カラーレジストをパターニングして任意の形状に形成することを言う。
　カラーレジストを例えば凹凸のストライプ状にパターン形成する場合、例えば、直前に形成したカラーレジストの凸部（リブ）の断面形状のピッチが６［μｍ］、膜厚が２［μｍ］とし、その後に形成するカラーレジストが同様にピッチが６［μｍ］、膜厚が２［μｍ］だったとする。この場合、カラーレジストの凸部のパターン密度の影響で、直前のカラーレジストの凸部間（凹部）では２［μｍ］強の膜厚になるが、カラーレジストが被った箇所、即ち凸部では２［μｍ］以下の膜厚になる。ここで、「パターン密度」とは、カラーレジストの形成領域の面積に対する、実際にカラーレジストをパターン形成する領域（例えば、凸部）が占める面積の割合を言う。
　この直前のカラーレジストの凹部とカラーレジストが被った凸部との間での膜厚差は、カラーレジストの塗布量は一定量に決まっているものの、カラーレジスト自体が流動性を持ち、平坦になろうとするために発生する。表示領域の周辺部へのスペーサ７６の形成においても、下地を含む直前のカラーレジストをパターン形成することにより、そのパターン密度の影響で、スペーサ７６のトータルの膜厚が変化することになる。換言すれば、下地を含む直前のカラーレジストをパターン形成し、そのパターン密度を調整することで、スペーサ７６のトータルの膜厚（高さ）を調整することができる。
　図５は、１層目（先に形成するカラーレジスト）のパターン密度に対するスペーサ７６の積層時のトータルの膜厚の関係を示す図である。図５には、１層目（先に形成するカラーレジスト）の膜厚と２層目（後に形成するカラーレジスト）の膜厚との比（１層目と２層目の膜厚比）が１：１の場合を実線で示し、１．２：１の場合を破線で示し、０．８：１の場合を一点鎖線で示している。例えば、第１の調整層である１層目と第２の調整層である２層目の膜厚比が１：１の場合、１層目のパターン密度が１００［％］のときのトータルの膜厚が２［μｍ］であるのに対して、パターン密度が５０［％］のときのトータルの膜厚が１．５［μｍ］となる。
　このように、カラーフィルタ８０Ｒ，８０Ｇ，８０Ｂの形成工程において、同じカラーレジスト材料でスペーサ７６を形成する際に、１層目をパターン形成し、そのパターン密度を調整することにより、スペーサ７６のトータルの膜厚を調整することができる。ここでは、理解を容易にするために、２層の積層構造の場合を例に挙げて説明したが、３層以上の積層構造であっても同様である。例えば、３層の積層構造の場合、１層目をパターン形成し、その上に２層目、３層目を順に積層する構成や、１層目をパターン形成し、その上に２層目もパターン形成し、その上に３層目を積層する構成を採ることができる。
　カラーレジストは緑、赤、青を用いるが、下地に透明なコート膜を付ける場合、４種類のレジストを用いることができる。これらのレジストを複数種類組み合わせ、且つ、下地のコート膜を含めてパターンの粗密（パターン密度）を調整し、重ね合わせることで、任意の高さにスペーサ７６を形成することが可能になる。
［スペーサの積層構造］
　図６Ａ、図６Ｂ、図６Ｃ、及び、図６Ｄに、１層目及び２層目が共にカラーレジスト材料から成る場合のスペーサ７６の積層構造の具体例を示す。図６Ａの例は、層間膜７６１上に緑のカラーレジスト７６２をパターン形成し、その上に赤のカラーレジスト７６３を積層した２層の積層構造の例である。カラーレジスト自体が流動性を持つことから、緑のカラーレジスト７６２が存在していない領域を赤のカラーレジスト７６３が埋めることになる。図６Ｂの例は、図６Ａの例の赤のカラーレジスト７６３の上に、青のカラーレジスト７６４を積層した３層の積層構造の例である。
　図６Ｃの例は、層間膜７６１上に緑のカラーレジスト７６２をパターン形成するとともに、緑のカラーレジスト７６２が存在しない領域上に赤のカラーレジスト７６３をパターン形成し、その上に青のカラーレジスト７６４を積層した３層の積層構造の例である。図６Ｃの例の場合には、緑のカラーレジスト７６２が存在しない領域上に赤のカラーレジスト７６３をパターン形成することで、３層目の青のカラーレジスト７６４が、２層目の赤のカラーレジスト７６３が存在していない領域を埋めることになるため、図６Ｂの例の場合よりもスペーサ７６の膜厚を薄くすることができる。
　図６Ｄの例は、層間膜７６１上に緑のカラーレジスト７６２をパターン形成するとともに、緑のカラーレジスト７６２が存在する領域上に赤のカラーレジスト７６３をパターン形成し、その上に青のカラーレジスト７６４を積層した３層の積層構造の例である。図６Ｄの例の場合には、緑のカラーレジスト７６２が存在する領域上に赤のカラーレジスト７６３をパターン形成することで、３層目の青のカラーレジスト７６４が、１層目の緑のカラーレジスト７６２及び２層目の赤のカラーレジスト７６３が共に存在していない領域を埋めることになるため、図６Ｃの例の場合よりもスペーサ７６の膜厚を更に薄くすることができる。
　図６Ａ、図６Ｂ、図６Ｃ、及び、図６Ｄの例は、１層目及び２層目が共にカラーレジスト材料から成る場合の具体例であるが、１層目としてカラーレジスト材料以外の材料を用いる構成を採ることも可能である。
　図７Ａ、図７Ｂ、及び、図７Ｃに、１層目としてカラーレジスト材料以外の材料を用いる場合のスペーサ７６の積層構造の具体例を示す。ここでは、理解を容易にするために、２層の積層構造を例に挙げて説明するが、３層以上の積層構造に対しても同様に適用することができる。
　図７Ａの例は、１層目が金属材料から成り、２層目がカラーレジスト材料から成る例である。具体的には、層間膜７６１上に形成（配線）されたＡｌ（アルミニウム）配線パターン７６５を１層目として用い、この１層目のＡｌ配線パターン７６５上に緑のカラーレジスト７６２を積層した２層の積層構造となっている。配線材料、即ち１層目の金属材料としては、Ａｌの他、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等を用いることができる。
　図７Ｂの例は、１層目が酸化膜から成り、２層目がカラーレジスト材料から成る例である。具体的には、酸化膜から成る層間膜（層間絶縁膜）７６１を１層目として用い、この１層目の層間膜７６１をパターン形成し、その上に緑のカラーレジスト７６２を積層した２層の積層構造となっている。層間膜７６１の材料としては、ＳｉＯ，ＳｉＮ，ＳｉＯＣ等の絶縁材料として使用するものを例示することができる。１層目の層間膜７６１については、リソグラフィでパターニングし、ＤＥＴ加工で形状を作るようにする。
　図７Ｃの例は、図７Ｂの例と同様に、１層目が酸化膜から成り、２層目がカラーレジスト材料から成る例である。図７Ｂの例は、１層目の層間膜７６１をパターン形成する例であるの対して、図７Ｃの例は、１層目の層間膜７６１をＡｌ配線パターン７６５上に成膜する例である。具体的には、１層目の層間膜７６１の下のＡｌ配線等がパターニングされており、このＡｌ配線パターン７６５によって１層目の層間膜７６１の下に凹凸が形成される。従って、Ａｌ配線パターン７６５の上に層間膜７６１を成膜することにより、層間膜７６１をパターン形成しなくても、層間膜７６１をパターン形成した場合と同様に、下地の凹凸に応じて層間膜７６１に凹凸が形成される。この場合も、１層目の層間膜７６１がパターン形成されている概念に含まれるものとする。本例では、Ａｌ配線パターン７６５の他に、コンフォーマルなＳｉＯ成膜や、形状が変化するＨＤＰ（高密度プラズマ）成膜のような場合もある。
　図６及び図７の例では、１層目について、例えば凹凸のストライプ状にパターン形成する場合を例に挙げて説明したが、ストライプ状に限られるものではない。ストライプ状の他に島状にパターン形成する、具体的には、図８Ａに示すように、１層目の緑のカラーレジスト７６２を例えば矩形の島状にパターン形成することも可能である。図８Ａには、理解を容易にするために、層間膜７６１上に緑のカラーレジスト７６２が矩形の島状に２つパターン形成された構成を例示している。
　図８Ａの例において、２つのカラーレジスト７６２の高さを、図８Ｂに示すように、同じ高さｈ1に設定する、即ち、相対的な高さを１つ（高さｈ1）に設定する構成を採ることができる。あるいは又、図８Ｃに示すように、高さｈ1と高さｈ2という具合に、相対的な高さを２つ以上に設定する構成を採ることもできる。図８Ｂ及び図８Ｃは、図７Ｃの例に対応している。島状の複数のカラーレジスト７６２の高さについては、例えば、ＳｉＯ成膜後、ＣＭＰ（化学的機械研磨）で研磨することにより、任意の高さにコントロールすることは可能である。完全な平坦化を行わない場合、凹凸の高さはパターン密度（図８Ｃの場合、Ａｌ配線パターン７６５）で決まる。
［パターンのレイアウト］
　続いて、１層目のパターンのレイアウトについて、図９乃至図１３を用いて説明する。図９乃至図１３は、スペーサの積層構造における１層目のパターンのレイアウトの具体例を示す平面パターン図（その１乃至その５）である。
　図９乃至図１３において、図４に示す第２の基板７２（又は、第１の基板７１）のスペーサ７６を形成する表示領域の周辺部がピラー形成部分となる。このピラー形成部分に、１層目のパターン（凸部）が形成されることになる。図９乃至図１３には、理解を容易にするために、１層目の凸部から成るパターンを網掛けで図示し、凹部を白抜きで図示している。１層目のパターンは、図９乃至図１３に破線で囲った例えば四角形の形成領域Ｓを単位としてＸ方向及びＹ方向に配列されることになる。
　図９Ａに示すレイアウトは、Ｙ方向に延びる、形成領域Ｓの１／２程度の幅のリブ状の凸部Ｔが、Ｘ方向に形成領域Ｓのピッチで配列されたパターンとなっている。図９Ｂに示すレイアウトは、形成領域Ｓの１／４程度のサイズで、形成領域Ｓの左上の角部に位置する平面形状が正方形の凸部ＴがＸ方向及びＹ方向に形成領域Ｓのピッチで配列されたパターンとなっている。図９Ｃに示すレイアウトは、形成領域Ｓの１／４程度のサイズで、形成領域Ｓの中心に位置する平面形状が正方形の凸部ＴがＸ方向及びＹ方向に形成領域Ｓのピッチで配列されたパターンとなっている。
　図９Ａ、図９Ｂ、及び、図９Ｃに示すレイアウトにおいて、凸部（網掛け部分、以下同様）と凹部（白抜き部分、以下同様）との関係が入れ替わったレイアウトとすることも可能である。
　図１０Ａに示すレイアウトは、形成領域Ｓの１／９程度のサイズの平面形状が正方形の凸部Ｔが、形成領域Ｓ内に斜めに３個配置され、この３個の凸部Ｔ1，Ｔ2，Ｔ3を単位としてＸ方向及びＹ方向に形成領域Ｓのピッチで配列されたパターンとなっている。図１０Ｂに示すレイアウトは、形成領域Ｓの１／３程度の幅で、形成領域Ｓのサイズの長さのリブ状の凸部Ｔ1と、凸部Ｔ1と同程度の幅で、凸部Ｔ1よりも長さが短い凸部Ｔ2とを単位として、Ｘ方向及びＹ方向に形成領域Ｓのピッチで配列されたパターンとなっている。図１０Ｃに示すレイアウトは、形成領域Ｓの１／３程度の幅の２つの凸部Ｔ1，Ｔ2が形成領域Ｓ内に間隔をあけて斜めに配置され、この２つの凸部Ｔ1，Ｔ2を単位としてＸ方向及びＹ方向に形成領域Ｓのピッチで配列されたパターンとなっている。
　図１０Ａ、図１０Ｂ、及び、図１０Ｃに示すレイアウトにおいても、凸部と凹部との関係が入れ替わったレイアウトとすることも可能である。
　図１１Ａに示すレイアウトは、平面形状が長方形の３個の凸部Ｔ1，Ｔ2，Ｔ3が形成領域Ｓ内に三角形の頂点に対応する位置に配置され、この３個の凸部Ｔ1，Ｔ2，Ｔ3を単位としてＸ方向及びＹ方向に形成領域Ｓのピッチで配列されたパターンとなっている。図１１Ｂに示すレイアウトは、形成領域Ｓの１／４のサイズの平面形状が正方形の凸部Ｔ1と、形成領域Ｓの１／２程度のサイズの平面形状が正方形の凸部Ｔ2とが形成領域Ｓ内に配置され、この２個の凸部Ｔ1，Ｔ2を単位としてＸ方向及びＹ方向に形成領域Ｓのピッチで配列されたパターンとなっている。
　図１１Ａ、図１１Ｂ、及び、図１１Ｃに示すレイアウトにおいても、凸部と凹部との関係が入れ替わったレイアウトとすることも可能である。
　図１２Ａに示すレイアウトは、平面形状が六角形の基本形状Ｕを６等分して得られる、飛び飛びの３個の三角形の凸部Ｔと、この３個の凸部Ｔを含む基本形状Ｕが隣接して配列されたパターンとなっている。図１２Ｂに示すレイアウトは、平面形状が６角形の基本形状Ｕを６等分して得られる６個の三角形の凸部Ｔと、この６個の凸部Ｔを含む基本形状Ｕがさ方向において２個おきに配列されたパターンとなっている。
　図１２Ａ及び図１２Ｂに示すレイアウトにおいても、凸部と凹部との関係が入れ替わったレイアウトとすることも可能である。
　図１３Ａ、図１３Ｂ、及び、図１３Ｃは、平面形状が三角形の基本形状Ｖがデルタ配置されたパターンとなっており、基本形状Ｖ内に形成される凸部Ｔの形状が、３つのパターン例間において異なっている。図１３Ａ、図１３Ｂ、及び、図１３Ｃに示すレイアウトにおいても、凸部と凹部との関係が入れ替わったレイアウトとすることも可能である。
　上述した第１実施形態に係る表示パネルの密封構造によれば、第１の基板７１と第２の基板７２との間の適正な基板間隔を設定するスペーサ７６を、カラーフィルタ８０の形成工程にてカラーフィルタ８０と同じ材料で形成するため、スペーサ７６を形成するための工程が不要となる。これにより、特許文献１に記載の従来技術と比較して、表示パネル製造の工程数を削減できる。
　また、パターン形成された１層目（第１の調整層）の上に２層目（第２の調整層）を積層することで、２層目のカラーレジスト自体が流動性を持ち、平坦になろうとするため、１層目の凹部と凸部との間に膜厚差が生じる。従って、１層目のパターン密度を調整することで、２層目の膜厚、ひいては、スペーサ７６のトータルの高さを調整できる。その結果、スペーサ７６の高さで決まる、第１の基板７１と第２の基板７２との間の基板間隔の調整が容易となる。
　電子ビューファインダ（ＥＶＦ）やヘッドマウントディスプレイに用いられるような１インチ程度もしくはそれ以下の小型ディスプレイの場合、中・大型ディスプレイのような直視型に比べて、画素サイズ・ピッチが非常に小さい。そのため、１インチ程度もしくはそれ以下の小型ディスプレイでは、適正な色や輝度を維持するための視野角特性が重要視される。従って、第１の基板７１と第２の基板７２との間の基板間隔の調整が容易な本実施形態に係る表示パネルの密封構造は、基板間隔の調整によって適正な視野角特性を容易に得ることができるため、特に、１インチ程度もしくはそれ以下の小型ディスプレイに有用なものとなる。
＜第２実施形態＞
　第２実施形態でも、第１実施形態と同様の表示パネルの密封構造となっている。すなわち、スペーサ７６に関して、少なくとも１層目をパターン形成し、カラーフィルタ８０の形成工程にてカラーフィルタ８０と同じ材料で形成することで、スペーサ７６を形成するための工程を不要とし、基板間隔の調整が容易な構成となっている。但し、第１実施形態では、第１の基板７１として、シリコン基板等の半導体基板の他、ガラス基板等の透明絶縁性基板を用いることができるようになっている。これに対して、第２実施形態では、第１の基板７１として、シリコン基板等の半導体基板を用いることを前提としている。
　図１４は、本開示の第２実施形態に係る表示パネルの密封構造を示す断面図である。図１４において、第１の基板７１は、半導体基板、例えばシリコン基板から成り、第１面側（表面側）に有機ＥＬ素子を含む画素、その駆動回路、配線等の回路部７３が形成されたバックプレーン基板である。この第１の基板７１の第２面側（裏面側）には、外部との電気的な接続を行うためのパッド部７７が形成されている。すなわち、第１の基板７１が半導体基板から成ることで、表面側の回路部７３と裏面側のパッド部７７との間を、基板を貫通して電気的に接続する裏面貫通電極構造を採っている。パッド部７７には、例えばフレキシブルプリント基板（図示せず）が圧着される。
　このように、バックプレーン基板である第１の基板７１の裏面側にパッド部７７を設ける構成を採ることで、図４との対比から明らかなように、第１実施形態に係る表示パネルよりもチップサイズ（平面形状の基板サイズ／パネルサイズ）を小型化できる。これにより、理収（理論的収率）の向上を図ることができる。また、バックプレーン基板に関して、第１の基板７１に対して更に半導体基板を積層する積層構造を採ることも可能である。バックプレーン基板を積層構造とし、第１の基板７１に搭載されている回路部７３の回路の一部又は全部を、積層する半導体基板に搭載することで、第１の基板７１の平面形状のサイズ、ひいてはバックプレーン基板全体の平面形状のサイズを更に小型化できる。
＜電子機器＞
　以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることができる。一例として、例えば、テレビジョンセット、デジタルスチルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラ、ヘッドマウントディスプレイ（頭部装着型ディスプレイ）等の表示部として用いることができる。
　このように、あらゆる分野の電子機器において、その表示部として本開示の表示装置を用いることにより、次のような効果を得ることができる。すなわち、本開示の技術によれば、基板間隔の調整が容易であることにより、視野角特性に影響する基板間隔を適正に設定し、適正な色や輝度を維持することができるため、表示品位の向上に寄与することができる。
　本開示の表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やフレキシブルプリントサーキット（ＦＰＣ）などが設けられていてもよい。以下に、本開示の表示装置を用いる電子機器の具体例として、デジタルスチルカメラ及びヘッドマウントディスプレイを例示する。但し、ここで例示する具体例は一例に過ぎず、これに限られるものではない。
（具体例１）
　図１５は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図１５Ａにその正面図を示し、図１５Ｂにその背面図を示す。レンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、例えば、カメラ本体部（カメラボディ）１１１の正面右側に交換式の撮影レンズユニット（交換レンズ）１１２を有し、正面左側に撮影者が把持するためのグリップ部１１３を有している。
　そして、カメラ本体部１１１の背面略中央にはモニタ１１４が設けられている。モニタ１１４の上部には、ビューファインダ（接眼窓）１１５が設けられている。撮影者は、ビューファインダ１１５を覗くことによって、撮影レンズユニット１１２から導かれた被写体の光像を視認して構図決定を行うことが可能である。
　上記の構成のレンズ交換式一眼レフレックスタイプのデジタルスチルカメラにおいて、そのビューファインダ１１５として本開示の表示装置を用いることができる。すなわち、本例に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、そのビューファインダ１１５として本開示の表示装置を用いることによって作製される。
（具体例２）
　図１６は、ヘッドマウントディスプレイの外観図である。ヘッドマウントディスプレイは、例えば、眼鏡形の表示部２１１の両側に、使用者の頭部に装着するための耳掛け部２１２を有している。このヘッドマウントディスプレイにおいて、その表示部２１１として本開示の表示装置を用いることができる。すなわち、本例に係るヘッドマウントディスプレイは、その表示部２１１として本開示の表示装置を用いることによって作製される。
　尚、本開示は以下のような構成をとることもできる。
［１］発光部を含む画素が形成された第１の基板と、
　第１の基板と対向配置された第２の基板と、
　第１の基板と第２の基板との間に設けられたカラーフィルタと、
　第１の基板の、画素が形成されて成る表示領域の少なくとも周辺部に設けられ、第１の基板と第２の基板との間の基板間隔を設定する基板間隔設定部と、を備え、
　基板間隔設定部は、
　第１の基板上に所定のパターンにて形成される第１の調整層、及び、
　カラーフィルタの形成工程にてカラーフィルタと同じ材料で第１の調整層上に積層される第２の調整層の少なくとも２層から成る、
　表示装置。
［２］第１の調整層は、カラーフィルタの形成工程にてカラーフィルタと同じ材料でパターン形成される、
　上記［１］に記載の表示装置。
［３］第１の調整層は、金属材料でパターン形成される、
　上記［１］に記載の表示装置。
［４］第１の調整層は、金属の配線パターンから成る、
　上記［３］に記載の表示装置。
［５］第１の調整層は、酸化膜でパターン形成される、
　上記［１］に記載の表示装置。
［６］第１の基板は、半導体基板から成る、
　上記［１］から上記［５］のいずれかに記載の表示装置。
［７］第１の基板は、画素が形成される面と反対側の面側に形成された、外部との電気的な接続を行うためのパッド部を有する、
　上記［６］に記載の表示装置。
［８］発光部を含む画素が形成された第１の基板と、
　第１の基板と対向配置された第２の基板と、
　第１の基板と第２の基板との間に設けられたカラーフィルタと、
　第１の基板の、画素が形成されて成る表示領域の少なくとも周辺部に設けられ、第１の基板と第２の基板との間の基板間隔を設定する基板間隔設定部と、を備える表示装置の製造に当たって、
　第１の基板上に所定のパターンにて第１の調整層を形成し、
　しかる後、カラーフィルタの形成工程にてカラーフィルタと同じ材料で第１の調整層上に第２の調整層を積層し、少なくとも２層から成る基板間隔設定部を形成する、
　表示装置の製造方法。
［９］発光部を含む画素が形成された第１の基板と、
　第１の基板と対向配置された第２の基板と、
　第１の基板と第２の基板との間に設けられたカラーフィルタと、
　第１の基板の、画素が形成されて成る表示領域の少なくとも周辺部に設けられ、第１の基板と第２の基板との間の基板間隔を設定する基板間隔設定部と、を備え、
　基板間隔設定部は、
　第１の基板上に所定のパターンにて形成される第１の調整層、及び、
　カラーフィルタの形成工程にてカラーフィルタと同じ材料で第１の調整層上に積層される第２の調整層の少なくとも２層から成る、
　表示装置を有する電子機器。
　１０・・・有機ＥＬ表示装置、２０（２０Ｒ，２０Ｇ，２０Ｂ）・・・単位画素（画素／画素回路）、２１・・・有機ＥＬ素子、２２・・・駆動トランジスタ、２３・・・書込みトランジスタ、２４・・・保持容量、２５・・・補助容量、３０・・・画素アレイ部、３１（３１1～３１m）・・・走査線、３２（３２1～３２m）・・・電源供給線、３３（３３1～３３n）・・・信号線、３４・・・共通電源線、４０・・・書込み走査部、５０・・・電源供給走査部、６０・・・信号出力部、７０・・・表示パネル、７１・・・第１の基板、７２・・・第２の基板、７３・・・回路部、７５，７６・・・スペーサ、７７・・・パッド部、７８・・・保護膜、８０（８０Ｒ，８０Ｇ，８０Ｂ）・・・カラーフィルタ

Claims (9)

  1. 　発光部を含む画素が形成された第１の基板と、
    　第１の基板と対向配置された第２の基板と、
    　第１の基板と第２の基板との間に設けられたカラーフィルタと、
    　第１の基板の、画素が形成されて成る表示領域の少なくとも周辺部に設けられ、第１の基板と第２の基板との間の基板間隔を設定する基板間隔設定部と、を備え、
    　基板間隔設定部は、
    　第１の基板上に所定のパターンにて形成される第１の調整層、及び、
    　カラーフィルタの形成工程にてカラーフィルタと同じ材料で第１の調整層上に積層される第２の調整層の少なくとも２層から成る、
    　表示装置。
  2. 　第１の調整層は、カラーフィルタの形成工程にてカラーフィルタと同じ材料でパターン形成される、
    　請求項１に記載の表示装置。
  3. 　第１の調整層は、金属材料でパターン形成される、
    　請求項１に記載の表示装置。
  4. 　第１の調整層は、金属の配線パターンから成る、
    　請求項３に記載の表示装置。
  5. 　第１の調整層は、酸化膜でパターン形成される、
    　請求項１に記載の表示装置。
  6. 　第１の基板は、半導体基板から成る、
    　請求項１に記載の表示装置。
  7. 　第１の基板は、画素が形成される面と反対側の面側に形成された、外部との電気的な接続を行うためのパッド部を有する、
    　請求項６に記載の表示装置。
  8. 　発光部を含む画素が形成された第１の基板と、
    　第１の基板と対向配置された第２の基板と、
    　第１の基板と第２の基板との間に設けられたカラーフィルタと、
    　第１の基板の、画素が形成されて成る表示領域の少なくとも周辺部に設けられ、第１の基板と第２の基板との間の基板間隔を設定する基板間隔設定部と、を備える表示装置の製造に当たって、
    　第１の基板上に所定のパターンにて第１の調整層を形成し、
    　しかる後、カラーフィルタの形成工程にてカラーフィルタと同じ材料で第１の調整層上に第２の調整層を積層し、少なくとも２層から成る基板間隔設定部を形成する、
    　表示装置の製造方法。
  9. 　発光部を含む画素が形成された第１の基板と、
    　第１の基板と対向配置された第２の基板と、
    　第１の基板と第２の基板との間に設けられたカラーフィルタと、
    　第１の基板の、画素が形成されて成る表示領域の少なくとも周辺部に設けられ、第１の基板と第２の基板との間の基板間隔を設定する基板間隔設定部と、を備え、
    　基板間隔設定部は、
    　第１の基板上に所定のパターンにて形成される第１の調整層、及び、
    　カラーフィルタの形成工程にてカラーフィルタと同じ材料で第１の調整層上に積層される第２の調整層の少なくとも２層から成る、
    　表示装置を有する電子機器。
PCT/JP2015/081429 2015-02-24 2015-11-09 表示装置、表示装置の製造方法、及び、電子機器 WO2016136042A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201580076335.4A CN107251648B (zh) 2015-02-24 2015-11-09 显示装置、用于制造显示装置的方法和电子设备
US15/551,737 US10566403B2 (en) 2015-02-24 2015-11-09 Display device, manufacturing method for display device, and electronic device with substrate spacer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015034036A JP2016157566A (ja) 2015-02-24 2015-02-24 表示装置、表示装置の製造方法、及び、電子機器
JP2015-034036 2015-02-24

Publications (1)

Publication Number Publication Date
WO2016136042A1 true WO2016136042A1 (ja) 2016-09-01

Family

ID=56788171

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/081429 WO2016136042A1 (ja) 2015-02-24 2015-11-09 表示装置、表示装置の製造方法、及び、電子機器

Country Status (4)

Country Link
US (1) US10566403B2 (ja)
JP (1) JP2016157566A (ja)
CN (1) CN107251648B (ja)
WO (1) WO2016136042A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018124471A (ja) * 2017-02-02 2018-08-09 株式会社半導体エネルギー研究所 表示装置および表示装置の駆動方法
WO2020071026A1 (ja) * 2018-10-02 2020-04-09 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
JP7378923B2 (ja) 2018-10-31 2023-11-14 キヤノン株式会社 半導体装置、モジュール、カメラおよび機器
JP2020155280A (ja) * 2019-03-19 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
KR20200117093A (ko) * 2019-04-02 2020-10-14 삼성디스플레이 주식회사 표시 장치
US11957023B2 (en) 2019-08-23 2024-04-09 Boe Technology Group Co., Ltd. Light-emitting diode display panel, manufacturing method thereof, and display device
WO2021035403A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 发光二极管显示面板及其制作方法、显示装置
JP2023528698A (ja) 2020-03-27 2023-07-06 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法、表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255850A (ja) * 2002-03-05 2003-09-10 Pioneer Electronic Corp 表示パネル基板及び表示装置
JP2008165108A (ja) * 2007-01-04 2008-07-17 Fuji Electric Holdings Co Ltd リブ機能を併せ持つカラーフィルタ基板、リブ機能を併せ持つ色変換フィルタ基板、および、これらを用いたカラー有機ｅｌ素子、並びに、これらの製造方法
JP2009210926A (ja) * 2008-03-05 2009-09-17 Dainippon Printing Co Ltd 横電界液晶駆動方式用カラーフィルタ
JP2012159757A (ja) * 2011-02-02 2012-08-23 Dainippon Printing Co Ltd カラーフィルタ、液晶表示装置およびカラーフィルタの製造方法
JP2014178616A (ja) * 2013-03-15 2014-09-25 Rohm Co Ltd 画像表示装置および画像表示装置の取付構造
US20150041772A1 (en) * 2013-08-08 2015-02-12 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10162952A (ja) * 1996-11-27 1998-06-19 Sharp Corp 薄膜ｅｌパネル及びその製造方法
US7194085B2 (en) * 2000-03-22 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Electronic device
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
KR101001963B1 (ko) * 2003-05-15 2010-12-17 삼성전자주식회사 액정표시장치
JP2008288012A (ja) * 2007-05-17 2008-11-27 Seiko Epson Corp エレクトロルミネッセンス装置とその製造方法
JP2009163975A (ja) * 2008-01-07 2009-07-23 Seiko Epson Corp 有機エレクトロルミネッセンス装置およびその製造方法
KR102080008B1 (ko) * 2013-07-12 2020-02-24 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102134842B1 (ko) * 2013-07-12 2020-07-17 삼성디스플레이 주식회사 유기발광 디스플레이 장치
US10739882B2 (en) * 2014-08-06 2020-08-11 Apple Inc. Electronic device display with array of discrete light-emitting diodes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255850A (ja) * 2002-03-05 2003-09-10 Pioneer Electronic Corp 表示パネル基板及び表示装置
JP2008165108A (ja) * 2007-01-04 2008-07-17 Fuji Electric Holdings Co Ltd リブ機能を併せ持つカラーフィルタ基板、リブ機能を併せ持つ色変換フィルタ基板、および、これらを用いたカラー有機ｅｌ素子、並びに、これらの製造方法
JP2009210926A (ja) * 2008-03-05 2009-09-17 Dainippon Printing Co Ltd 横電界液晶駆動方式用カラーフィルタ
JP2012159757A (ja) * 2011-02-02 2012-08-23 Dainippon Printing Co Ltd カラーフィルタ、液晶表示装置およびカラーフィルタの製造方法
JP2014178616A (ja) * 2013-03-15 2014-09-25 Rohm Co Ltd 画像表示装置および画像表示装置の取付構造
US20150041772A1 (en) * 2013-08-08 2015-02-12 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
JP2016157566A (ja) 2016-09-01
US10566403B2 (en) 2020-02-18
CN107251648A (zh) 2017-10-13
CN107251648B (zh) 2020-08-14
US20180040681A1 (en) 2018-02-08

Similar Documents

Publication Publication Date Title
WO2016136042A1 (ja) 表示装置、表示装置の製造方法、及び、電子機器
US11005064B2 (en) Transparent display substrate and driving method thereof and transparent display device
WO2016158074A1 (ja) 表示装置、表示装置の製造方法、及び、電子機器
US11075253B2 (en) Organic light-emitting display device
US8987760B2 (en) Organic EL display device and electronic apparatus
US9219087B2 (en) Display, display drive method, method of manufacturing display, and electronic apparatus
US10840319B2 (en) Display device, method of manufacturing display device, and electronic apparatus
KR102510569B1 (ko) 유기 발광 표시 장치
US10854694B2 (en) Organic light emitting display device
WO2016125347A1 (ja) 表示装置及び電子機器
JP7276131B2 (ja) 表示装置、表示装置の製造方法、及び、電子機器
US20220406862A1 (en) Large area display and method for making same
CN109994513B (zh) 显示装置及制造该显示装置的方法
WO2019142582A1 (ja) 表示装置及び電子機器
JP2023052370A (ja) 表示装置及び電子機器
US20220181396A1 (en) Electroluminescence Display Apparatus
WO2018216432A1 (ja) 表示装置及び電子機器
US11889713B2 (en) Display device and electronic apparatus including seal part outside recess
WO2021176894A1 (ja) 表示装置及び表示装置の製造方法、並びに、電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15883332

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15551737

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15883332

Country of ref document: EP

Kind code of ref document: A1