JP2023052370A - 表示装置及び電子機器 - Google Patents
表示装置及び電子機器 Download PDFInfo
- Publication number
- JP2023052370A JP2023052370A JP2023003414A JP2023003414A JP2023052370A JP 2023052370 A JP2023052370 A JP 2023052370A JP 2023003414 A JP2023003414 A JP 2023003414A JP 2023003414 A JP2023003414 A JP 2023003414A JP 2023052370 A JP2023052370 A JP 2023052370A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- anode electrode
- region
- insulating layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims description 38
- 230000000694 effects Effects 0.000 claims description 36
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 239000007769 metal material Substances 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 239000003086 colorant Substances 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 162
- 238000005401 electroluminescence Methods 0.000 description 73
- 238000004519 manufacturing process Methods 0.000 description 34
- 238000012545 processing Methods 0.000 description 27
- 238000013461 design Methods 0.000 description 21
- 239000010408 film Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 238000005070 sampling Methods 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000011514 reflex Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 210000000887 face Anatomy 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910001151 AlNi Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001194 electroluminescence spectrum Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 210000003128 head Anatomy 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
- H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
- H05B33/24—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers of metallic reflective layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
- H10K50/813—Anodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/85—Arrangements for extracting light from the devices
- H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/85—Arrangements for extracting light from the devices
- H10K50/856—Arrangements for extracting light from the devices comprising reflective means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
- H10K59/80515—Anodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/875—Arrangements for extracting light from the devices
- H10K59/878—Arrangements for extracting light from the devices comprising reflective means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
- H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/875—Arrangements for extracting light from the devices
- H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本開示は、表示装置及び電子機器に関する。
近年の表示装置は、平面型(フラットパネル型)の表示装置が主流である。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子を、画素の発光部(発光素子)として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス(EL:Electro Luminescence)を利用し、有機薄膜に電界をかけると発光する現象を用いた有機EL素子が知られている。
画素の発光部として有機EL素子を用いた有機EL表示装置は、画素領域のトランジスタ素子、容量素子及び配線などの下地構造が平坦化され、配線やコンタクト形成時のレジストパターンのフォーカスズレによる寸法変動を抑制した構造となっている。但し、有機EL素子のアノード電極まで平坦化された構造の場合、有機EL表示装置と組み合わされて用いられるレンズの光軸設計に対しては、画素領域の端部での光取込み量が弱いため、視野角特性が低下する。
この視野角特性を改善するための一例として、有機EL素子のアノード電極を基板面に対して傾斜させる技術が、例えば特許文献1(米国特許出願公開第2016/0226013号明細書)に開示されている。特許文献1には、有機EL素子のアノード電極の下層の配線構造を工夫することにより、アノード電極の電極面を基板面に対して傾斜させる技術が開示されている。
上記の特許文献1に記載の従来技術では、有機EL素子のアノード電極の下層の平坦化層において、画素の各々について、特定の構造物などを形成することによって平坦化層の表面を傾斜させ、その傾斜面上にアノード電極を形成することによって電極面を基板面に対して傾斜させている。このように、従来技術では、画素毎に、特定の構造物などを形成して平坦化層の表面を傾斜させてアノード電極の傾斜角度を設定するようにしている。従って、アノード電極の基板面に対する傾斜角度について、画素毎に任意の傾斜角度を自由に設定することが難しい。
本開示は、アノード電極の基板面に対する傾斜角度について、画素毎に任意の傾斜角度を自由に設定することが可能な表示装置及び表示装置の製造方法、並びに、電子機器を提供することを目的とする。
上記の目的を達成するための本開示の表示装置は、
発光部を含む画素が基板上に配置されて成る画素領域を有し、
画素領域内には、発光部のアノード電極が、基板面に対して傾斜した画素を含む領域が設けられており、
アノード電極の電極面は、下地絶縁層の表面形状に応じた傾斜角度を有する。
発光部を含む画素が基板上に配置されて成る画素領域を有し、
画素領域内には、発光部のアノード電極が、基板面に対して傾斜した画素を含む領域が設けられており、
アノード電極の電極面は、下地絶縁層の表面形状に応じた傾斜角度を有する。
また、上記の目的を達成するための本開示の表示装置の製造方法は、
発光部を含む画素が基板上に配置されて成る画素領域を有する表示装置の製造に当たって、
画素領域内に、発光部のアノード電極が、基板面に対して傾斜した画素を含む領域を設け、
下地絶縁層の表面形状に応じた傾斜角度にてアノード電極の電極面を形成する。
発光部を含む画素が基板上に配置されて成る画素領域を有する表示装置の製造に当たって、
画素領域内に、発光部のアノード電極が、基板面に対して傾斜した画素を含む領域を設け、
下地絶縁層の表面形状に応じた傾斜角度にてアノード電極の電極面を形成する。
また、上記の目的を達成するための本開示の電子機器は、上記の構成の表示装置を有する。
以下、本開示の技術を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
1.本開示の表示装置及びその製造方法、並びに、電子機器、全般に関する説明
2.本開示の表示装置
2-1.システム構成
2-2.画素回路
2-3.基本的な画素構造
2-4.視野角特性について
3.実施形態の説明
3-1.実施例1(下地絶縁層の表面形状が階段形状の場合の例)
3-2.実施例2(実施例1の変形例:アノード電極の傾斜角度が非対称な例)
3-3.実施例3(実施例1の変形例:アノード電極の電極面が階段形状の場合の例)
3-4.実施例4(実施例1の変形例:アノード電極がリフレクタ効果を有する例)
3-5.実施例5(実施例1の変形例:キャビティー構造に対応する例)
3-6.実施例6(実施例1の変形例:下地絶縁層の階段形状の加工の他の例)
3-7.実施例7(実施例1の変形例:アノード電極の傾斜角度についての設計例)
3-8.実施例8(有機EL表示装置の製造方法の例)
4.変形例
5.本開示の電子機器
5-1.具体例1(デジタルスチルカメラの例)
5-2.具体例2(ヘッドマウントディスプレイの例)
6.本開示がとることができる構成
1.本開示の表示装置及びその製造方法、並びに、電子機器、全般に関する説明
2.本開示の表示装置
2-1.システム構成
2-2.画素回路
2-3.基本的な画素構造
2-4.視野角特性について
3.実施形態の説明
3-1.実施例1(下地絶縁層の表面形状が階段形状の場合の例)
3-2.実施例2(実施例1の変形例:アノード電極の傾斜角度が非対称な例)
3-3.実施例3(実施例1の変形例:アノード電極の電極面が階段形状の場合の例)
3-4.実施例4(実施例1の変形例:アノード電極がリフレクタ効果を有する例)
3-5.実施例5(実施例1の変形例:キャビティー構造に対応する例)
3-6.実施例6(実施例1の変形例:下地絶縁層の階段形状の加工の他の例)
3-7.実施例7(実施例1の変形例:アノード電極の傾斜角度についての設計例)
3-8.実施例8(有機EL表示装置の製造方法の例)
4.変形例
5.本開示の電子機器
5-1.具体例1(デジタルスチルカメラの例)
5-2.具体例2(ヘッドマウントディスプレイの例)
6.本開示がとることができる構成
<本開示の表示装置及びその製造方法、並びに、電子機器、全般に関する説明>
本開示の表示装置及びその製造方法、並びに、電子機器にあっては、下地絶縁層の表面形状について、階段形状とすることができる。そして、アノード電極について、下地絶縁層の階段形状の上に形成される構成とすることができる。アノード電極の電極面の傾斜角度については、下地絶縁層の階段形状の階段の深さ、段数、及び、ステップ幅によって決まる構成とすることができる。
本開示の表示装置及びその製造方法、並びに、電子機器にあっては、下地絶縁層の表面形状について、階段形状とすることができる。そして、アノード電極について、下地絶縁層の階段形状の上に形成される構成とすることができる。アノード電極の電極面の傾斜角度については、下地絶縁層の階段形状の階段の深さ、段数、及び、ステップ幅によって決まる構成とすることができる。
上述した好ましい構成を含む本開示の表示装置及びその製造方法、並びに、電子機器にあっては、下地絶縁層の階段形状について、メタル材料で埋め込まれて平滑化された構成とすることができる。そして、アノード電極について、下地絶縁層の平滑化された上に形成される構成とすることができる。
また、上述した好ましい構成を含む本開示の表示装置及びその製造方法、並びに、電子機器にあっては、アノード電極の電極面の傾斜角度について、平面視での電極中心に関して第1の方向及び第2の方向で対称である構成とすることができる。
あるいは、上述した好ましい構成を含む本開示の表示装置及びその製造方法、並びに、電子機器にあっては、アノード電極の電極面の傾斜角度について、平面視での電極中心に関して第1の方向で非対称であり、非対称の一方の電極面側が非発光部側となっている構成とすることができる。このとき、アノード電極について、非発光部側の電極面のメタル材料の有無による反射効果の有無の選択が可能な構造を有する構成とすることができる。
また、上述した好ましい構成を含む本開示の表示装置及びその製造方法、並びに、電子機器にあっては、アノード電極について、下地絶縁層の階段形状の上に直接形成され、電極面が階段形状を有する、あるいは、リフレクタ効果を有する電極面形状を有する構成とすることができる。
また、上述した好ましい構成を含む本開示の表示装置及びその製造方法、並びに、電子機器にあっては、カラー画像を形成する単位となる1画素が複数色の副画素から成り、発光部のカソード電極-アノード電極間での光の共振効果を利用するキャビティー構造を有する場合、下地絶縁層のアノード電極の形成面に、複数色の副画素毎に段差が設けられている構成とすることができる。このとき、複数色の副画素が、赤色、緑色及び青色の3原色の副画素から成り、赤色の副画素のアノード電極の形成面を基準に、他の副画素のアノ
ード電極の形成面を決定する構成とすることができる。
ード電極の形成面を決定する構成とすることができる。
また、上述した好ましい構成を含む本開示の表示装置及びその製造方法、並びに、電子機器にあっては、下地絶縁層の階段形状の各階段に対して、側面をテーパー形状とする加工が施されている、あるいは、角部を削る処理が施されている構成とすることができる。また、発光部について、有機EL素子から成る構成とすることができる。
<本開示の表示装置>
本開示の表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス型表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、MOS(Metal Oxide Semiconductor)トランジスタやTFT(Thin Film Transistor;薄膜トランジスタ)を例示することができる。
本開示の表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス型表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、MOS(Metal Oxide Semiconductor)トランジスタやTFT(Thin Film Transistor;薄膜トランジスタ)を例示することができる。
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である例えば有機EL素子を、画素回路の発光部(発光素子)として用いるアクティブマトリクス型有機EL表示装置を例に挙げて説明するものとする。以下では、「画素回路」を単に「画素」と記述する場合がある。
[システム構成]
図1は、本開示の表示装置の一例であるアクティブマトリクス型有機EL表示装置の構成の概略を示すシステム構成図である。図1に示すように、有機EL表示装置10は、有機EL素子を含む複数の画素20が行列状に2次元配置されて成る画素アレイ部30、及び、当該画素アレイ部30の周辺に配置される周辺回路(周辺駆動部)を有する構成となっている。以下、画素アレイ部30の領域を、画素領域と記述する場合がある。
図1は、本開示の表示装置の一例であるアクティブマトリクス型有機EL表示装置の構成の概略を示すシステム構成図である。図1に示すように、有機EL表示装置10は、有機EL素子を含む複数の画素20が行列状に2次元配置されて成る画素アレイ部30、及び、当該画素アレイ部30の周辺に配置される周辺回路(周辺駆動部)を有する構成となっている。以下、画素アレイ部30の領域を、画素領域と記述する場合がある。
画素領域の周辺回路は、例えば、画素アレイ部30と同じ表示パネル70上に搭載された書込み走査部40、駆動走査部50、及び、信号出力部60等から成り、画素アレイ部30の各画素20を駆動する。尚、書込み走査部40、駆動走査部50、及び、信号出力部60のいくつか、あるいは全部を表示パネル70外に設ける構成を採ることも可能である。
表示パネル70の基板としては、ガラス基板等の絶縁性透明基板を用いることもできるし、シリコン基板等の半導体基板を用いることもできる。表示パネル70の基板として、シリコン基板等の半導体基板を用いた有機EL表示装置は、所謂、マイクロディスプレイ(小型ディスプレイ)と呼称され、デジタルスチルカメラの電子ビューファインダや、ヘッドマウントディスプレイの表示部等として用いて好適なものである。
有機EL表示装置10については、モノクロ(白黒)表示対応の構成とすることもできるし、カラー表示対応の構成とすることもできる。有機EL表示装置10がカラー表示対応の場合は、カラー画像を形成する単位となる1つの画素(単位画素/ピクセル)は複数の副画素(サブピクセル)から構成される。このとき、副画素の各々が図1の画素20に相当することになる。より具体的には、カラー表示対応の表示装置では、1つの画素は、例えば、赤色(Red;R)光を発光する副画素、緑色(Green;G)光を発光する副画素、青色(Blue;B)光を発光する副画素の3つの副画素から構成される。
但し、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素に更に1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色(White;W)光を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色
光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。
光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。
画素アレイ部30には、m行n列の画素20の配列に対して、第1の方向(行方向/水平方向)に沿って走査線31(311~31m)と駆動線32(321~32m)とが画素行毎に配線されている。更に、m行n列の画素20の配列に対して、第2の方向(列方向/垂直方向)に沿って信号線33(331~33n)が画素列毎に配線されている。
走査線311~31mは、書込み走査部40の対応する行の出力端にそれぞれ接続されている。駆動線321~32mは、駆動走査部50の対応する行の出力端にそれぞれ接続されている。信号線331~33nは、信号出力部60の対応する列の出力端にそれぞれ接続されている。
書込み走査部40は、シフトレジスタ回路等によって構成されている。この書込み走査部40は、画素アレイ部30の各画素20への映像信号の信号電圧の書込みに際して、走査線31(311~31m)に対して書込み走査信号WS(WS1~WSm)を順次供給することによって画素アレイ部30の各画素20を行単位で順番に走査する、所謂、線順次走査を行う。
駆動走査部50は、書込み走査部40と同様に、シフトレジスタ回路等によって構成されている。この駆動走査部50は、書込み走査部40による線順次走査に同期して、駆動線32(321~32m)に対して発光制御信号DS(DS1~DSm)を供給することによって画素20の発光/非発光(消光)の制御を行う。
信号出力部60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigと基準電圧Vofsとを選択的に出力する。ここで、基準電圧Vofsは、映像信号の信号電圧Vsigの基準となる電圧(例えば、映像信号の黒レベルに相当する電圧)に相当する電圧、あるいは、その近傍の電圧である。基準電圧Vofsは、補正動作を行う際に、初期化電圧として用いられる。
信号出力部60から択一的に出力される信号電圧Vsig/基準電圧Vofsは、信号線33(331~33n)を介して画素アレイ部30の各画素20に対して、書込み走査部40による線順次走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力部60は、信号電圧Vsigを画素行(ライン)単位で書き込む線順次書込みの駆動形態を採っている。
[画素回路]
図2は、アクティブマトリクス型有機EL表示装置10における画素(画素回路)の回路構成の一例を示す回路図である。画素20の発光部は、有機EL素子21から成る。有機EL素子21は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子の一例である。
図2は、アクティブマトリクス型有機EL表示装置10における画素(画素回路)の回路構成の一例を示す回路図である。画素20の発光部は、有機EL素子21から成る。有機EL素子21は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子の一例である。
図2に示すように、画素20は、有機EL素子21と、有機EL素子21に電流を流すことによって当該有機EL素子21を駆動する駆動回路(画素駆動回路)とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線された共通電源線34にカソード電極が接続されている。図中、Celは、有機EL素子21の等価容量である。
有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、サンプリングトランジスタ23、発光制御トランジスタ24、保持容量25、及び、補助容量26を有する構
成となっている。ここでは、有機EL素子21及びその駆動回路を、ガラスのような絶縁体上ではなく、シリコンのような半導体上に形成することを想定し、駆動トランジスタ22として、Pチャネル型のトランジスタを用いる構成を採っている。
成となっている。ここでは、有機EL素子21及びその駆動回路を、ガラスのような絶縁体上ではなく、シリコンのような半導体上に形成することを想定し、駆動トランジスタ22として、Pチャネル型のトランジスタを用いる構成を採っている。
また、本例では、サンプリングトランジスタ23及び発光制御トランジスタ24についても、駆動トランジスタ22と同様に、Pチャネル型のトランジスタを用いる構成を採っている。従って、駆動トランジスタ22、サンプリングトランジスタ23、及び、発光制御トランジスタ24は、ソース/ゲート/ドレインの3端子ではなく、ソース/ゲート/ドレイン/バックゲートの4端子となっている。バックゲートには電源電圧Vddが印加される。
但し、サンプリングトランジスタ23及び発光制御トランジスタ24については、スイッチ素子として機能するスイッチングトランジスタであることから、Pチャネル型のトランジスタに限られるものではない。従って、サンプリングトランジスタ23及び発光制御トランジスタ24は、Nチャネル型のトランジスタでも、Pチャネル型とNチャネル型が混在した構成のものでもよい。
上記の構成の画素20において、サンプリングトランジスタ23は、信号出力部60から信号線33を通して供給される映像信号の信号電圧Vsigをサンプリングすることによって保持容量25に書き込む。発光制御トランジスタ24は、電源電圧Vddのノードと駆動トランジスタ22のソース電極との間に接続され、発光制御信号DSによる駆動の下に、有機EL素子21の発光/非発光を制御する。
保持容量25は、駆動トランジスタ22のゲート電極とソース電極との間に接続されている。この保持容量25は、サンプリングトランジスタ23によるサンプリングによって書き込まれた映像信号の信号電圧Vsigを保持する。駆動トランジスタ22は、保持容量25の保持電圧に応じた駆動電流を有機EL素子21に流すことによって有機EL素子21を駆動する。
補助容量26は、駆動トランジスタ22のソース電極と、固定電位のノード、例えば、電源電圧Vddのノードとの間に接続されている。この補助容量26は、映像信号の信号電圧Vsigを書き込んだときに駆動トランジスタ22のソース電位が変動するのを抑制するとともに、駆動トランジスタ22のゲート-ソース間電圧Vgsを、駆動トランジスタ22の閾値電圧Vthにする作用を為す。
[基本的な画素構造]
ここで、画素20の基本的な画素構造について、図3の断面図を用いて説明する。ここで例示する画素構造を含む表示パネル70は、例えば、白色光を発光する白色有機EL素子とカラーフィルタとの組み合わせによって、R(赤色)G(緑色)B(青色)のいずれかの色光がパネル上面(基板101と反対側の面)側から出射される、上面発光型(所謂、トップエミッション型)の表示パネルである。
ここで、画素20の基本的な画素構造について、図3の断面図を用いて説明する。ここで例示する画素構造を含む表示パネル70は、例えば、白色光を発光する白色有機EL素子とカラーフィルタとの組み合わせによって、R(赤色)G(緑色)B(青色)のいずれかの色光がパネル上面(基板101と反対側の面)側から出射される、上面発光型(所謂、トップエミッション型)の表示パネルである。
表示パネル70を構成する基板101上の領域は、複数の画素20がマトリクス状に配置されて成る有効画素領域(表示領域)と、有効画素領域の周辺(外縁側/外周側)に位置する周辺領域とから成る。有効画素領域内には、駆動トランジスタ22、サンプリングトランジスタ23、発光制御トランジスタ24、保持容量25、及び、補助容量26から成る画素駆動回路が設けられる。周辺領域内には、書込み走査部40、駆動走査部50、及び、信号出力部60等から成る周辺回路が設けられる。そして、これらの回路を含む回路層102が基板101上に形成されている。
表示パネル70は、回路層102上に、例えば、無機絶縁層103、下地絶縁層104、アノード電極105、有機絶縁層106、有機EL層107、カソード電極108、有機保護層109、充填剤層(接着層)110、及び、ブラックマトリクス層111がこの順に積層された積層構造を有している。尚、ブラックマトリクス層111と同じ層には、カラーフィルタ112が画素単位で設けられている。また、この積層構造上には封止用基板113が貼り合わされており、当該封止用基板113によって積層構造が封止されるようになっている。
上記の画素構造において、アノード電極105、有機EL層107及びカソード電極108は、前述した白色有機EL素子を構成する積層構造となっている。アノード電極105は、有効画素領域内においては各色の画素20毎に設けられている。カソード電極108は、透明電極から成り、有効画素領域内において各画素20に共通の電極として設けられている。
有機EL層107は、アノード電極105の側から順に、正孔注入層1071、正孔輸送層1072、発光層1073、電子輸送層1074、及び、電子注入層1075を積層した積層構造を有している。これらの層のうち、発光層1073以外の層については必要に応じて設ければよい。
正孔注入層1071は、正孔注入効率を高めるとともに、リークを防止するために設けられる。正孔輸送層1072は、発光層1073への正孔輸送効率を高めるためのものである。発光層1073は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。電子輸送層1074は、発光層1073への電子輸送効率を高めるためのものである。電子注入層1075は、電子注入効率を高めるためのものである。
上述したように、有機EL表示装置10は、基板101上に形成された回路部(画素駆動回路や周辺回路)を覆う状態で下地絶縁層104が設けられ、この下地絶縁層104上に有機EL素子21が形成された構成となっている。そして、有機EL素子21の下に、下部電極としてアノード電極105が画素単位で設けられ、有機EL素子21の上に、上部電極としてカソード電極108が全画素共通に設けられ、アノード電極105まで平坦化された画素構造となっている。
[視野角特性について]
ところで、例えば、表示パネル70の基板101としてシリコン基板等の半導体基板を用いるマイクロディスプレイの場合、図4に示すように、有機EL表示装置10は、レンズ(レンズ群)80との組み合わせで用いられる。この場合、有機EL表示装置10は、レンズ80に対して発散光源となる。そして、有機EL表示装置10の画素領域の周縁部(端部)の光量については、レンズ80の光軸設計によって、斜めに入射する光が主な光成分としてレンズ80に取り込まれる。このとき、上述した通常の画素構造、即ち、有機EL素子21のアノード電極105まで平坦化された画素構造の有機EL表示装置10では、有機EL素子21から斜めに発光する光が弱くなるため、画素領域の周縁部の視野角特性が画素領域の中央部の視野角特性よりも悪くなる(低下する)。
ところで、例えば、表示パネル70の基板101としてシリコン基板等の半導体基板を用いるマイクロディスプレイの場合、図4に示すように、有機EL表示装置10は、レンズ(レンズ群)80との組み合わせで用いられる。この場合、有機EL表示装置10は、レンズ80に対して発散光源となる。そして、有機EL表示装置10の画素領域の周縁部(端部)の光量については、レンズ80の光軸設計によって、斜めに入射する光が主な光成分としてレンズ80に取り込まれる。このとき、上述した通常の画素構造、即ち、有機EL素子21のアノード電極105まで平坦化された画素構造の有機EL表示装置10では、有機EL素子21から斜めに発光する光が弱くなるため、画素領域の周縁部の視野角特性が画素領域の中央部の視野角特性よりも悪くなる(低下する)。
<実施形態の説明>
そこで、本実施形態では、視野角特性の改善を目的として、画素領域(画素アレイ部30の領域)内に、有機EL素子21のアノード電極105の電極面が、基板面(基板101の表面)に対して傾斜した画素構造を有する画素20を含む領域を設ける。そして、アノード電極105の電極面を基板面に対して傾斜させるに当たって、アノード電極105を、下地絶縁層104の表面形状上に形成し、当該表面形状に応じた傾斜角度にてアノード電極105の電極面を形成する。
そこで、本実施形態では、視野角特性の改善を目的として、画素領域(画素アレイ部30の領域)内に、有機EL素子21のアノード電極105の電極面が、基板面(基板101の表面)に対して傾斜した画素構造を有する画素20を含む領域を設ける。そして、アノード電極105の電極面を基板面に対して傾斜させるに当たって、アノード電極105を、下地絶縁層104の表面形状上に形成し、当該表面形状に応じた傾斜角度にてアノード電極105の電極面を形成する。
ここで、下地絶縁層104の表面形状については、下地絶縁層104を形成する段階で、容易に、任意の形状に形成することができる。そして、下地絶縁層104の表面形状上にアノード電極105を形成することで、アノード電極105の電極面の傾斜角度は、下地絶縁層104の表面形状に応じた角度に設定される。これにより、アノード電極105の基板面に対する傾斜角度について、画素毎に、下地絶縁層104の表面形状に応じて、任意の傾斜角度にて自由に設定できるため、高い視野角特性を確保することができる。特に、レンズ80との組み合わせで用いられるマイクロディスプレイにあっては、レンズ80の光取込み光軸に合わせた設計を行うことが可能となるため、高い視野角特性を確保することができる。
以下に、下地絶縁層104の表面形状に応じた傾斜角度を有するアノード電極105を形成する具体的な実施例について説明する。
[実施例1]
実施例1は、下地絶縁層104の表面形状が階段形状の場合の例である。実施例1に係る表示パネル70の要部の断面図を図5に示す。ここでは、便宜上、画素領域(有効画素領域)が、中央部分の領域A、領域Aに隣接する領域B、及び、周縁部側の領域Cの3つの領域に区分した場合を例示している。
実施例1は、下地絶縁層104の表面形状が階段形状の場合の例である。実施例1に係る表示パネル70の要部の断面図を図5に示す。ここでは、便宜上、画素領域(有効画素領域)が、中央部分の領域A、領域Aに隣接する領域B、及び、周縁部側の領域Cの3つの領域に区分した場合を例示している。
画素領域の中央部分の領域Aでは、下地絶縁層104は、その表面形状が平坦形状となるように形成されている。これにより、領域Aにおいて、平坦形状の下地絶縁層104上に形成されるアノード電極105の電極面は、基板面に対して平行な平坦面となっている。領域B及び領域Cでは、下地絶縁層104は、その表面形状が階段形状になるように形成されている。これにより、領域B及び領域Cにおいて、階段形状の下地絶縁層104上に形成されるアノード電極105の電極面は、基板面に対して傾斜した傾斜面となっている。
下地絶縁層104の階段形状の角部については、コンタクト部114を形成する過程でメタル材料、例えばタングステン(W)を埋め込むことによって平滑化される。従って、角部が平滑化された下地絶縁層104の階段形状の上にアノード電極105を形成することで、アノード電極105の電極面が平滑な傾斜面を持つことになる。
ここで、下地絶縁層104の階段形状について、領域Bと領域Cとの間で、階段形状の傾斜角度及びステップ幅を変えることで、領域Bにおけるアノード電極105の傾斜角度と、領域Cにおけるアノード電極105の傾斜角度とを異ならせている。具体的には、領域Bにおける階段形状の傾斜角度を20度、ステップ幅を0.275μmに設定し、領域Cにおける階段形状の傾斜角度を30度、ステップ幅を0.173μmに設定している。尚、上記の数値は一例であって、これらの数値に限定されるものでない。
上記の例では、下地絶縁層104の階段形状の傾斜角度及びステップ幅を設定することで、領域Bにおけるアノード電極105の傾斜角度よりも、領域Cにおけるアノード電極105の傾斜角度が大きくなる。すなわち、画素領域全体において、アノード電極105の電極面について、中央部の領域Aでは傾斜のない平坦面であるのに対して、画素領域の周縁部に向かうに従って、アノード電極105の電極面の傾斜角度が、本例では領域単位で大きくなる。
下地絶縁層104の階段形状の傾斜角度については、階段の深さ(高さ)d、段数、及び、ステップ幅wなどを変えることで、任意の角度を設定することができる。以下に、階段形状の傾斜角度の設定の具体例を挙げる。ここでは、アノード電極105が矩形であっ
て、下地絶縁層104の階段形状、即ちアノード電極105の傾斜角度が、平面視での電極中心に関して上下左右の各方向で対称な場合を例示する。ここで、図1の画素配列との関係において、左右方向とは第1の方向(行方向)を言い、上下方向とは第2の方向(列方向)を言う。
て、下地絶縁層104の階段形状、即ちアノード電極105の傾斜角度が、平面視での電極中心に関して上下左右の各方向で対称な場合を例示する。ここで、図1の画素配列との関係において、左右方向とは第1の方向(行方向)を言い、上下方向とは第2の方向(列方向)を言う。
・第1具体例
図6Aは、第1具体例に係る階段形状の角度設定を示す平面図であり、図6Bは、図6AのA-A線に沿った矢視断面図である。第1具体例は、階段の深さdを0.05μm、段数を2段、ステップ幅wを0.572μmに設定した例である。この設定例では、下地絶縁層104の階段形状の傾斜角度を5度程度の角度に設定することができる。
図6Aは、第1具体例に係る階段形状の角度設定を示す平面図であり、図6Bは、図6AのA-A線に沿った矢視断面図である。第1具体例は、階段の深さdを0.05μm、段数を2段、ステップ幅wを0.572μmに設定した例である。この設定例では、下地絶縁層104の階段形状の傾斜角度を5度程度の角度に設定することができる。
・第2具体例
図7Aは、第2具体例に係る階段形状の角度設定を示す平面図であり、図7Bは、図7AのB-B線に沿った矢視断面図である。第2具体例は、階段の深さdを0.05μm、段数を3段、ステップ幅wを0.284μmに設定した例である。この設定例では、下地絶縁層104の階段形状の傾斜角度を10度程度の角度に設定することができる。
図7Aは、第2具体例に係る階段形状の角度設定を示す平面図であり、図7Bは、図7AのB-B線に沿った矢視断面図である。第2具体例は、階段の深さdを0.05μm、段数を3段、ステップ幅wを0.284μmに設定した例である。この設定例では、下地絶縁層104の階段形状の傾斜角度を10度程度の角度に設定することができる。
・第3具体例
図8Aは、第3具体例に係る階段形状の角度設定を示す平面図であり、図8Bは、図8AのC-C線に沿った矢視断面図である。第3具体例は、階段の深さdを0.10μm、段数を3段、ステップ幅wを0.275μmに設定した例である。この設定例では、下地絶縁層104の階段形状の傾斜角度を20度程度の角度に設定することができる。
図8Aは、第3具体例に係る階段形状の角度設定を示す平面図であり、図8Bは、図8AのC-C線に沿った矢視断面図である。第3具体例は、階段の深さdを0.10μm、段数を3段、ステップ幅wを0.275μmに設定した例である。この設定例では、下地絶縁層104の階段形状の傾斜角度を20度程度の角度に設定することができる。
・第4具体例
図9Aは、第4具体例に係る階段形状の角度設定を示す平面図であり、図9Bは、図9AのD-D線に沿った矢視断面図である。第4具体例は、階段の深さdを0.10μm、段数を3段、ステップ幅wを0.173μmに設定した例である。この設定例では、下地絶縁層104の階段形状の傾斜角度を30度程度の角度に設定することができる。
図9Aは、第4具体例に係る階段形状の角度設定を示す平面図であり、図9Bは、図9AのD-D線に沿った矢視断面図である。第4具体例は、階段の深さdを0.10μm、段数を3段、ステップ幅wを0.173μmに設定した例である。この設定例では、下地絶縁層104の階段形状の傾斜角度を30度程度の角度に設定することができる。
上述した第1具体例乃至第4具体例のいずれの場合にも、下地絶縁層104の階段形状において、各階段の側面は、基板面(基板101の表面)に対して垂直な構造となっている。ここで、「垂直」とは、厳密に垂直の場合の他、実質的に垂直の場合をも含み、設計上あるいは製造上生ずる種々のばらつきの存在は許容される。また、各具体例における階段の深さd、段数、ステップ幅w、及び、傾斜角度についての各数値は一例であって、これらの数値に限定されるものでない。
実施例1によれば、画素領域全体において、アノード電極105の電極面について、中央部の領域Aでは傾斜のない平坦面であるのに対して、画素領域の周縁部に向かうに従って、アノード電極105の電極面の傾斜角度が大きくなる(本例では、領域単位で大きくなる)設定となっている。
上述したように、画素領域の任意の領域毎に、傾斜角度やステップ幅、あるいは、階段の位置や段数が異なる設計値の設定の下に、アノード電極105の下地絶縁層104の加工を行うことで、容易に、表面形状が階段形状の下地絶縁層104を画素単位で成膜できる。これにより、下地絶縁層104の上には、当該下地絶縁層の表面形状に応じた傾斜角度を有するアノード電極105を画素単位で形成することができる。そして、下地絶縁層104の表面形状の画素単位での形成が容易であることから、アノード電極105について、画素単位で異なる傾斜角度の設計を自由に行うことができる。
[実施例2]
実施例2は、実施例1の変形例であり、アノード電極105の傾斜角度が、平面視での電極中心に関して左右方向(第1の方向/行方向))で非対称な例である。アノード電極105の傾斜角度が、平面視での電極中心に関して非対称な構造は、下地絶縁層104の階段形状における階段の深さd、段数、及び、ステップ幅wを、平面視での電極中心に関して上下左右方向で変えることによって実現できる。以下に、実施例2の具体例について説明する。
実施例2は、実施例1の変形例であり、アノード電極105の傾斜角度が、平面視での電極中心に関して左右方向(第1の方向/行方向))で非対称な例である。アノード電極105の傾斜角度が、平面視での電極中心に関して非対称な構造は、下地絶縁層104の階段形状における階段の深さd、段数、及び、ステップ幅wを、平面視での電極中心に関して上下左右方向で変えることによって実現できる。以下に、実施例2の具体例について説明する。
・第1具体例
実施例2の第1具体例に係るアノード電極105の構造(以下、「アノード電極構造」と略記する場合がある)の断面図を図10に示す。ここでは、アノード電極105の傾斜角度が、平面視での電極中心に関して左右方向(第1の方向/行方向)で非対称な構造の場合を例示している。
実施例2の第1具体例に係るアノード電極105の構造(以下、「アノード電極構造」と略記する場合がある)の断面図を図10に示す。ここでは、アノード電極105の傾斜角度が、平面視での電極中心に関して左右方向(第1の方向/行方向)で非対称な構造の場合を例示している。
第1具体例では、下地絶縁層104の階段形状における階段のステップ幅wを、平面視での電極中心に関して左右方向で変えることで、アノード電極105の傾斜角度が、平面視での電極中心に関して左右方向で非対称な構造を実現している。具体的には、図の右側の階段のステップ幅w1を、図の左側の階段のステップ幅w2よりも広く(w1>w2)設定することで、アノード電極105の右側の電極部分の傾斜角度が、左側の電極部分よりもなだらかな構造となっている。この有機EL素子21の構造において、アノード電極105の図の右側を有機EL層107の発光部側とし、図の左側を有機EL層107の非発光部側とする。後述する具体例においても同様である。
第1具体例に係るアノード電極構造において、下地絶縁層104の階段部分及びコンタクト部114には、メタル材料、例えばタングステン(W)が埋め込まれている。また、アノード電極105の裏面にはメタル膜115が形成されている。このメタル膜115は、アノード電極105の図の右側(発光部側)、及び、図の左側(非発光部側)の双方に設けられている。メタル膜115の存在により、有機EL層107の非発光部側のメタル膜115での光反射による集光効果を得ることができる。また、メタル膜115のメタル材料によって集光効果の調整が可能となる。メタル膜115については、アルミニウム(Al)、アルミ系合金(AlCu,AlNi)、タングステン(W)、ITO(Indium Tin Oxide)、チタン(Ti)、チタン酸化膜(TiO)等を選択的に積層することによって形成することができる。
・第2具体例
実施例2の第2具体例に係るアノード電極構造の断面図を図11に示す。第2具体例に係るアノード電極構造の場合も、第1具体例に係るアノード電極構造の場合と同様に、アノード電極105の傾斜角度が、平面視での電極中心に関して左右方向で非対称な構造となっている。
実施例2の第2具体例に係るアノード電極構造の断面図を図11に示す。第2具体例に係るアノード電極構造の場合も、第1具体例に係るアノード電極構造の場合と同様に、アノード電極105の傾斜角度が、平面視での電極中心に関して左右方向で非対称な構造となっている。
但し、第1具体例に係るアノード電極構造では、有機EL層107の発光部側、及び、非発光部側の双方に、メタル膜115が形成されているのに対し、第2具体例に係るアノード電極構造は、有機EL層107の非発光部側には、アノード電極105が存在せず、従って、メタル膜115も存在しない画素構造となっている。
第2具体例に係るアノード電極構造では、有機EL層107の非発光部側において、下地絶縁層104の階段形状の階段を埋め込んだタングステン部分の界面での光反射の効果が得られるものの、メタル膜115が形成されている第1具体例の場合よりも、光反射による集光効果は低くなる。
・第3具体例
実施例2の第3具体例に係るアノード電極構造の断面図を図12に示す。第3具体例に係るアノード電極構造の場合も、第1具体例に係るアノード電極構造の場合と同様に、アノード電極105の傾斜角度が、平面視での電極中心に関して左右方向で非対称な構造となっている。
実施例2の第3具体例に係るアノード電極構造の断面図を図12に示す。第3具体例に係るアノード電極構造の場合も、第1具体例に係るアノード電極構造の場合と同様に、アノード電極105の傾斜角度が、平面視での電極中心に関して左右方向で非対称な構造となっている。
第3具体例に係るアノード電極構造は、第2具体例に係るアノード電極構造と同様に、有機EL層107の非発光部側には、アノード電極105が存在せず、従って、メタル膜115も存在しない画素構造となっている。しかも、下地絶縁層104の階段部分が存在せず、タングステンも埋め込まれていない。従って、第3具体例に係るアノード電極構造の場合、第2具体例の場合よりも、光反射による集光効果は低くなる。
[実施例3]
実施例3は、実施例1の変形例であり、アノード電極105の電極面の形状が階段形状の場合の例である。すなわち、実施例3では、下地絶縁層104の階段形状の階段部分をメタル材料(例えば、タングステン)によって埋め込まず、その埋め込みによる平滑化を利用せず、アノード電極105の電極面の形状を、下地絶縁層104の階段形状としている。アノード電極105の電極面が階段形状の画素構造は、光学的散乱効果を大きくできる利点がある。
実施例3は、実施例1の変形例であり、アノード電極105の電極面の形状が階段形状の場合の例である。すなわち、実施例3では、下地絶縁層104の階段形状の階段部分をメタル材料(例えば、タングステン)によって埋め込まず、その埋め込みによる平滑化を利用せず、アノード電極105の電極面の形状を、下地絶縁層104の階段形状としている。アノード電極105の電極面が階段形状の画素構造は、光学的散乱効果を大きくできる利点がある。
アノード電極105の電極面が階段形状の画素構造は、アノード電極105の傾斜角度が、平面視での電極中心に関して対称な画素構造にも適用できるし、非対称な画素構造にも適用できる。以下に、実施例3の具体例について説明する。
・第1具体例
実施例3の第1具体例に係るアノード電極構造の断面図を図13に示す。第1具体例に係るアノード電極構造は、アノード電極105の傾斜角度が、平面視での電極中心に関して非対称な画素構造である。そして、下地絶縁層104の階段形状の階段部分のメタル材料による埋め込みがなく、アノード電極105の発光部側、及び、非発光部側の双方に、メタル膜115が形成された画素構造となっている。
実施例3の第1具体例に係るアノード電極構造の断面図を図13に示す。第1具体例に係るアノード電極構造は、アノード電極105の傾斜角度が、平面視での電極中心に関して非対称な画素構造である。そして、下地絶縁層104の階段形状の階段部分のメタル材料による埋め込みがなく、アノード電極105の発光部側、及び、非発光部側の双方に、メタル膜115が形成された画素構造となっている。
また、第1具体例に係るアノード電極構造は、非発光部側において、アノード電極105と有機EL層107との間に、下地絶縁層104の一部が介在する画素構造となっている。この第1具体例に係るアノード電極構造によれば、メタル膜115の存在により、非発光部側のメタル膜115での光反射による集光効果を得ることができる。また、メタル膜115のメタル材料によって集光効果の調整が可能となる。
・第2具体例
実施例3の第2具体例に係るアノード電極構造の断面図を図14に示す。第2具体例に係るアノード電極構造は、非発光部側には、アノード電極105が存在せず、従って、メタル膜115も存在しない画素構造となっている。この第2具体例に係るアノード電極構造は、意図的に散乱光を発生させることができる画素構造となっている。
実施例3の第2具体例に係るアノード電極構造の断面図を図14に示す。第2具体例に係るアノード電極構造は、非発光部側には、アノード電極105が存在せず、従って、メタル膜115も存在しない画素構造となっている。この第2具体例に係るアノード電極構造は、意図的に散乱光を発生させることができる画素構造となっている。
・第3具体例
実施例3の第3具体例に係るアノード電極構造の断面図を図15に示す。第3具体例に係るアノード電極構造は、第1具体例に係るアノード電極構造と同様に、アノード電極105の傾斜角度が、平面視での電極中心に関して非対称な画素構造である。そして、下地絶縁層104の階段形状の階段部分のメタル材料による埋め込みがなく、アノード電極105の発光部側、及び、非発光部側の双方に、メタル膜115が形成された画素構造となっている。
実施例3の第3具体例に係るアノード電極構造の断面図を図15に示す。第3具体例に係るアノード電極構造は、第1具体例に係るアノード電極構造と同様に、アノード電極105の傾斜角度が、平面視での電極中心に関して非対称な画素構造である。そして、下地絶縁層104の階段形状の階段部分のメタル材料による埋め込みがなく、アノード電極105の発光部側、及び、非発光部側の双方に、メタル膜115が形成された画素構造となっている。
但し、第3具体例に係るアノード電極構造は、非発光部側において、アノード電極105と有機EL層107との間に、下地絶縁層104の一部が介在しない点で、第1具体例に係るアノード電極構造と相違している。この第3具体例に係るアノード電極構造によれば、意図的に散乱光を発生させることができるとともに、メタル膜115での光反射による集光効果を得ることができる。
・第4具体例
実施例3の第4具体例に係るアノード電極構造の断面図を図16に示す。第4具体例に係るアノード電極構造は、アノード電極105の傾斜角度が、平面視での電極中心に関して対称な画素構造である。そして、第4具体例に係るアノード電極構造は、基本的に、第3具体例に係るアノード電極構造と同様の画素構造となっている。従って、第4具体例に係るアノード電極構造によれば、第3具体例に係るアノード電極構造と同様に、意図的に散乱効果及び集光効果を得ることができる。
実施例3の第4具体例に係るアノード電極構造の断面図を図16に示す。第4具体例に係るアノード電極構造は、アノード電極105の傾斜角度が、平面視での電極中心に関して対称な画素構造である。そして、第4具体例に係るアノード電極構造は、基本的に、第3具体例に係るアノード電極構造と同様の画素構造となっている。従って、第4具体例に係るアノード電極構造によれば、第3具体例に係るアノード電極構造と同様に、意図的に散乱効果及び集光効果を得ることができる。
[実施例4]
実施例4は、実施例1の変形例であり、アノード電極105の電極面がリフレクタ効果を有する例である。実施例4に係るアノード電極構造の断面図を図17に示す。
実施例4は、実施例1の変形例であり、アノード電極105の電極面がリフレクタ効果を有する例である。実施例4に係るアノード電極構造の断面図を図17に示す。
実施例4に係るアノード電極構造は、アノード電極105の電極面がリフレクタ効果を有する構造、例えば、平面視での電極中心に関して全方向で断面が湾曲した、所謂お椀形の形状を有する画素構造となっている。リフレクタ効果を有する電極面形状については、下地絶縁層104の階段形状の階段の深さ(高さ)、段数、及び、ステップ幅などを調整することによって形成することができる。
実施例4に係るアノード電極構造によれば、アノード電極105の電極面がリフレクタ効果を有することで、集光効果を高めることができる。
[実施例5]
実施例5は、実施例1の変形例であり、カソード電極-アノード電極間での光の共振効果を利用するキャビティー(共振器)構造に対応する例である。実施例5に係るアノード電極構造の断面図を図18に示す。
実施例5は、実施例1の変形例であり、カソード電極-アノード電極間での光の共振効果を利用するキャビティー(共振器)構造に対応する例である。実施例5に係るアノード電極構造の断面図を図18に示す。
カラー画像を形成する単位となる1画素が複数色の副画素から成るカラー表示対応の有機EL表示装置10では、色純度向上及び高コントラスト化を図るためにキャビティー構造が採られる場合がある。キャビティー構造では、複数色、例えばR(赤色)G(緑色)B(青色)の3原色の光の波長がそれぞれ異なることから、各色のELスペクトルピーク波長にカソード電極-アノード電極間の光路長を合致させ、各色から最も強い光を取り出すように有機EL層107の膜厚を変えるようにしている。
キャビティー構造に対応するために、実施例5に係るアノード電極構造は、下地絶縁層104の階段形状に応じた傾斜角度にてアノード電極105の電極面を形成することに加えて、下地絶縁層104のアノード電極105を形成する面(以下、「アノード形成面」と記述する)に、各色の画素(サブピクセル)毎に段差を設けた構造となっている。具体的には、RGBの各波長の関係はR>G>Bの関係にあることから、最も波長の長いR画素のアノード形成面を基準として、G画素のアノード形成面を深さd1だけ深く形成し、B画素のアノード形成面を深さd2だけ深く形成することで、各色の画素毎にアノード形成面に段差を形成している。
このように、各色の画素毎にアノード形成面に段差を形成した、実施例5に係るアノード電極構造によれば、色純度向上及び高コントラスト化を目的とした、カソード電極-ア
ノード電極間での光の共振効果を利用するキャビティー構造にも対応することができる。アノード形成面に対する各色の画素毎の段差の形成は、次の2ステップで実現できる。
ノード電極間での光の共振効果を利用するキャビティー構造にも対応することができる。アノード形成面に対する各色の画素毎の段差の形成は、次の2ステップで実現できる。
・ステップ1
先ず、図19Aに示すように、レジスト116にG画素に対応した開口部117Gをパターニングし、ドライエッチングによって、R画素のアノード形成面を基準として、深さd1だけG画素のアノード形成面を削る。削る深さd1については、ドライエッチング量によって調整することができる。G画素のアノード形成面については、下地絶縁層104の階段形状の加工の前でも後でも形成可能である。
先ず、図19Aに示すように、レジスト116にG画素に対応した開口部117Gをパターニングし、ドライエッチングによって、R画素のアノード形成面を基準として、深さd1だけG画素のアノード形成面を削る。削る深さd1については、ドライエッチング量によって調整することができる。G画素のアノード形成面については、下地絶縁層104の階段形状の加工の前でも後でも形成可能である。
・ステップ2
次に、図19Bに示すように、レジスト116にB画素に対応した開口部117Bをパターニングし、ドライエッチングによって、R画素のアノード形成面を基準として、深さd2だけB画素のアノード形成面を削る。削る深さd2については、ドライエッチング量によって調整することができる。B画素のアノード形成面については、下地絶縁層104の階段形状の加工の前でも後でも形成可能である。
次に、図19Bに示すように、レジスト116にB画素に対応した開口部117Bをパターニングし、ドライエッチングによって、R画素のアノード形成面を基準として、深さd2だけB画素のアノード形成面を削る。削る深さd2については、ドライエッチング量によって調整することができる。B画素のアノード形成面については、下地絶縁層104の階段形状の加工の前でも後でも形成可能である。
下地絶縁層104に階段形状を形成しない領域(即ち、図5の領域A)については、ステップ1及びステップ2で同時に形成することができる。この場合の領域Aの掘り込み量は、下地絶縁層104に階段形状を形成する領域(即ち、図5の領域B及び領域C)と同じ量、即ち、深さd1及び深さd2となる。また、ステップ1及びステップ2と別工程にて領域Aの加工を行うようにすることで、領域Aの掘り込み量を調整することができる。
[実施例6]
実施例6は、実施例1の変形例であり、アノード電極105の下地絶縁層104の階段形状の加工の他の例である。
実施例6は、実施例1の変形例であり、アノード電極105の下地絶縁層104の階段形状の加工の他の例である。
実施例1では、下地絶縁層104の階段形状を示す図6の第1具体例乃至図9の第4具体例のいずれの場合にも、階段形状の各階段の側面を、基板面に対して垂直に形成した加工例となっている。これに対し、実施例6では、下地絶縁層104の階段形状について他の加工手法を採っている。以下に、実施例5に係る下地絶縁層104の階段形状の他の加工例1及び加工例2について説明する。
・他の加工例1
実施例5に係る下地絶縁層104の階段形状の他の加工例1を図20Aに示す。他の加工例1では、表面形状が階段形状の下地絶縁層104を加工する際に、周知のドライエッチングの技術によって、各階段の側面(加工面)をテーパー形状とした加工例である。この他の加工例1によれば、下地絶縁層104の階段形状に対して、加工直後に、傾斜した面を持たせることができる、換言すれば、側面のテーパー角に応じた傾斜面とすることができる。これによって、下地絶縁層104の表面形状を、予め傾斜面を有する階段形状とすることができる。
実施例5に係る下地絶縁層104の階段形状の他の加工例1を図20Aに示す。他の加工例1では、表面形状が階段形状の下地絶縁層104を加工する際に、周知のドライエッチングの技術によって、各階段の側面(加工面)をテーパー形状とした加工例である。この他の加工例1によれば、下地絶縁層104の階段形状に対して、加工直後に、傾斜した面を持たせることができる、換言すれば、側面のテーパー角に応じた傾斜面とすることができる。これによって、下地絶縁層104の表面形状を、予め傾斜面を有する階段形状とすることができる。
・他の加工例2
実施例5に係る下地絶縁層104の階段形状の他の加工例2を図20Bに示す。他の加工例2では、表面形状が階段形状の下地絶縁層104を加工する際に、階段の側面を基板面に対して垂直に加工し、形成された角部を有する加工形状に対して、逆スパッタリング処理などの角部を削る処理を加える加工例である。この他の加工例2によれば、下地絶縁層104の表面形状(階段形状)について、アノード電極105の被膜性を向上させる形状とすることができる。
実施例5に係る下地絶縁層104の階段形状の他の加工例2を図20Bに示す。他の加工例2では、表面形状が階段形状の下地絶縁層104を加工する際に、階段の側面を基板面に対して垂直に加工し、形成された角部を有する加工形状に対して、逆スパッタリング処理などの角部を削る処理を加える加工例である。この他の加工例2によれば、下地絶縁層104の表面形状(階段形状)について、アノード電極105の被膜性を向上させる形状とすることができる。
[実施例7]
実施例7は、実施例1の変形例であり、アノード電極105の傾斜角度についての設計例である。アノード電極105の傾斜角度については、画素毎(サブピクセル毎)に任意に設定することができる。以下に、アノード電極105の傾斜角度の設計の具体例について説明する。
実施例7は、実施例1の変形例であり、アノード電極105の傾斜角度についての設計例である。アノード電極105の傾斜角度については、画素毎(サブピクセル毎)に任意に設定することができる。以下に、アノード電極105の傾斜角度の設計の具体例について説明する。
・第1具体例
第1具体例に係る傾斜角度の設計についての電極平面図を図21Aに示し、図21AのE-E線に沿った電極断面図を図21Bに示す。第1具体例に係る傾斜角度の設計は、実施例1に示した下地絶縁層104の階段形状(図5参照)に対応している。すなわち、画素領域の中央部分の領域Aでは、アノード電極105の電極面は、基板面に対して平行な面、即ち傾斜なしの面となっている。
第1具体例に係る傾斜角度の設計についての電極平面図を図21Aに示し、図21AのE-E線に沿った電極断面図を図21Bに示す。第1具体例に係る傾斜角度の設計は、実施例1に示した下地絶縁層104の階段形状(図5参照)に対応している。すなわち、画素領域の中央部分の領域Aでは、アノード電極105の電極面は、基板面に対して平行な面、即ち傾斜なしの面となっている。
また、領域B及び領域Cでは、アノード電極105の電極面は、画素領域の左右方向(第1の方向/行方向)において外側を向く傾斜面であって、領域Bでは、例えば10~20度程度の傾斜面、領域Cでは、例えば20~30度程度の傾斜面となっている。領域A、領域B及び領域Cの各領域を画定する画素の行数や列数については任意に設定することができる。
領域A、領域B及び領域Cの各領域の設定については、同心円状であることが好ましいが、同心円状であることに限定されるものではない。後述する具体例においても同様である。
以下に説明する第2具体例乃至第4具体例に係るアノード電極105の傾斜角度の設計については、レンズの光軸設計に合わせた設計となる。ここで言うレンズとは、マイクロディスプレイとの組み合わせで用いられる、図4に示すレンズ(レンズ群)80のことである。
・第2具体例
第2具体例に係る傾斜角度の設計についての電極平面図を図22Aに示し、図22AのF-F線に沿った電極断面図を図22Bに示す。第2具体例では、アノード電極105の電極面について、画素領域の中央部分では傾斜なしで、周縁部に向かうに従って、画素領域の左右方向において外側を向く傾斜面の角度が、レンズの光軸設計に合わせて細かく領域単位で段階的に大きくなる設計となっている。すなわち、第2具体例に係る傾斜角度の設計は、アノード電極105の電極面が外向きで、領域単位で多段傾斜した構成の設計となっている。
第2具体例に係る傾斜角度の設計についての電極平面図を図22Aに示し、図22AのF-F線に沿った電極断面図を図22Bに示す。第2具体例では、アノード電極105の電極面について、画素領域の中央部分では傾斜なしで、周縁部に向かうに従って、画素領域の左右方向において外側を向く傾斜面の角度が、レンズの光軸設計に合わせて細かく領域単位で段階的に大きくなる設計となっている。すなわち、第2具体例に係る傾斜角度の設計は、アノード電極105の電極面が外向きで、領域単位で多段傾斜した構成の設計となっている。
・第3具体例
第3具体例に係る傾斜角度の設計についての電極平面図を図23Aに示し、図23AのG-G線に沿った電極断面図を図23Bに示す。第3具体例では、アノード電極105の電極面について、画素領域の中央部分では傾斜なしで、周縁部に向かうに従って、画素領域の左右方向において内側を向く傾斜面の角度が、レンズの光軸設計に合わせて細かく(例えば、領域単位で)段階的に大きくなる設計となっている。すなわち、第3具体例に係る傾斜角度の設計は、アノード電極105の電極面が内向きで、領域単位で多段傾斜した構成の設計となっている。
第3具体例に係る傾斜角度の設計についての電極平面図を図23Aに示し、図23AのG-G線に沿った電極断面図を図23Bに示す。第3具体例では、アノード電極105の電極面について、画素領域の中央部分では傾斜なしで、周縁部に向かうに従って、画素領域の左右方向において内側を向く傾斜面の角度が、レンズの光軸設計に合わせて細かく(例えば、領域単位で)段階的に大きくなる設計となっている。すなわち、第3具体例に係る傾斜角度の設計は、アノード電極105の電極面が内向きで、領域単位で多段傾斜した構成の設計となっている。
・第4具体例
第4具体例に係る傾斜角度の設計についての電極平面図を図24Aに示し、図24AのH-H線に沿った電極断面図を図24Bに示す。第4具体例では、画素領域の左右方向の一方側のアノード電極105の電極面を傾斜なしとし、他方側のアノード電極105の電
極面を最大傾斜角度とする。そして、画素領域の一方側から他方側に向かうに従って、外側を向く傾斜面の角度が、レンズの光軸設計に合わせて細かく(例えば、画素列単位又は複数の画素列単位で)連続的に大きくなる設計となっている。
第4具体例に係る傾斜角度の設計についての電極平面図を図24Aに示し、図24AのH-H線に沿った電極断面図を図24Bに示す。第4具体例では、画素領域の左右方向の一方側のアノード電極105の電極面を傾斜なしとし、他方側のアノード電極105の電
極面を最大傾斜角度とする。そして、画素領域の一方側から他方側に向かうに従って、外側を向く傾斜面の角度が、レンズの光軸設計に合わせて細かく(例えば、画素列単位又は複数の画素列単位で)連続的に大きくなる設計となっている。
すなわち、第4具体例に係る傾斜角度の設計は、アノード電極105の電極面が外向きで、画素領域の左右方向において一方向に細かく連続的に傾斜した構成の設計となっている。尚、第4具体例に係る傾斜角度の設計では、アノード電極105の電極面の向きを外向きとしているが、内向きであってもよい。
[実施例8]
実施例8は、本実施形態に係る有機EL表示装置10の製造方法の例である。本実施形態に係る製造方法では、有機EL素子21を含む画素20が基板101上に配置されて成る画素領域(画素アレイ部30)を有する有機EL表示装置10の製造に当たって、画素領域内に、有機EL素子21のアノード電極105が、基板面に対して傾斜した画素を含む領域を設ける。そして、下地絶縁層104の表面形状に応じた傾斜角度にてアノード電極105の電極面を形成する。
実施例8は、本実施形態に係る有機EL表示装置10の製造方法の例である。本実施形態に係る製造方法では、有機EL素子21を含む画素20が基板101上に配置されて成る画素領域(画素アレイ部30)を有する有機EL表示装置10の製造に当たって、画素領域内に、有機EL素子21のアノード電極105が、基板面に対して傾斜した画素を含む領域を設ける。そして、下地絶縁層104の表面形状に応じた傾斜角度にてアノード電極105の電極面を形成する。
以下に、本実施形態に係る有機EL表示装置10の要部の製造工程、特に、下地絶縁層104及びアノード電極105を形成する工程について、図25、図26及び図27の工程図を用いて説明する。以下では、画素20の回路素子が形成され、その上に下地絶縁層104が積層され、当該下地絶縁層104の上面が平坦化された以降の工程について説明する。また、ここでは、下地絶縁層104の階段形状として、図5に示す3段の場合を例に挙げて説明する。
平坦化された下地絶縁層104に、画素領域の内外で予め設計された上下左右の階段のレイアウト位置及び階段幅の設計値のリソグラフィー用マスク118を用い、階段形状の1段目に対応した開口パターン118Aを通して、1段目の加工段差をドライエッチング工程にて形成する(工程1)。次いで、1段目の加工段差に対して、階段形状の2段目に対応して設計された開口パターン118Bを通して、2段目の加工段差をドライエッチング工程にて形成する(工程2)。更に、2段目の加工段差に対して、階段形状の3段目に対応して設計された開口パターン118Cを通して、3段目の加工段差をドライエッチング工程にて形成する(工程3)。
上記の例では、階段形状について、1段目→2段目→3段目の順に段差を加工するとしたが、この順番に限られるものではなく、3段目→2段目→1段目の順に段差を加工するようにしてもよい。また、各階段の深さ(高さ)については、ドライエッチング工程で削る量によって調整することができる。尚、階段形状の段数が4段以上の場合には、上述した加工段差の形成工程を、階段の設計値に応じて繰り返すことになる。
階段形状を形成した後、種々の工程を経て、メタル材料、例えばタングステン(W)を埋め込んでコンタクト部114を形成する(工程4)。タングステン(W)を埋め込むことによって下地絶縁層104の階段形状が平滑化され、次いで、例えばCMP(Chemical Mechanical Polishing:化学的機械研磨)による仕上げが行われる。その後、下地絶縁層104の平滑化された階段形状の上にアノード電極105が形成され、その上に有機EL層107が形成される(工程5)。そして、全体的に絶縁膜119が形成され、次いで、当該絶縁膜119に対してアノード電極105の上に開口部119Aが形成される(工程6)。
以上説明した工程1乃至工程6を含む各処理工程を経ることにより、例えば図5に示す表面形状が階段形状の下地絶縁層104、及び、当該下地絶縁層104の表面形状に応じ
た傾斜角度のアノード電極105を有するアノード電極構造を作製することができる。そして、アノード電極105の基板面に対する傾斜角度について、画素毎に、下地絶縁層104の表面形状に応じて、任意の傾斜角度にて自由に設定できるため、高い視野角特性を確保することができる。特に、図28に示すように、レンズ80との組み合わせで用いられるマイクロディスプレイにあっては、レンズ80の光取込み光軸に合わせた設計を行うことが可能となるため、高い視野角特性を確保することができる。
た傾斜角度のアノード電極105を有するアノード電極構造を作製することができる。そして、アノード電極105の基板面に対する傾斜角度について、画素毎に、下地絶縁層104の表面形状に応じて、任意の傾斜角度にて自由に設定できるため、高い視野角特性を確保することができる。特に、図28に示すように、レンズ80との組み合わせで用いられるマイクロディスプレイにあっては、レンズ80の光取込み光軸に合わせた設計を行うことが可能となるため、高い視野角特性を確保することができる。
<本開示の電子機器>
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示する、あらゆる分野の電子機器の表示部(表示装置)として用いることができる。電子機器としては、テレビジョンセット、ノート型パーソナルコンピュータ、デジタルスチルカメラ、携帯電話機等の携帯端末装置、ヘッドマウントディスプレイ等を例示することができる。但し、これらに限られるものではない。
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示する、あらゆる分野の電子機器の表示部(表示装置)として用いることができる。電子機器としては、テレビジョンセット、ノート型パーソナルコンピュータ、デジタルスチルカメラ、携帯電話機等の携帯端末装置、ヘッドマウントディスプレイ等を例示することができる。但し、これらに限られるものではない。
このように、あらゆる分野の電子機器において、その表示部として本開示の表示装置を用いることにより、以下のような効果を得ることができる。すなわち、本開示の表示装置によれば、高い視野角特性を確保することができる。従って、本開示の表示装置を用いることにより、電子機器の表示部について、高い視野角特性を確保できる。特に、本開示の表示装置が、レンズとの組み合わせで用いられるマイクロディスプレイの場合には、レンズの光取込み光軸に合わせた設計を行うことが可能となるため、高い視野角特性を確保できる。
本開示の表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やフレキシブルプリントサーキット(FPC)などが設けられていてもよい。以下に、本開示の表示装置を用いる電子機器の具体例として、デジタルスチルカメラ及びヘッドマウントディスプレイを例示する。但し、ここで例示する具体例は一例に過ぎず、これらに限られるものではない。
(具体例1)
図29は、本開示の電子機器の具体例1に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図29Aにその正面図を示し、図29Bにその背面図を示す。
図29は、本開示の電子機器の具体例1に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図29Aにその正面図を示し、図29Bにその背面図を示す。
本具体例1に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、例えば、カメラ本体部(カメラボディ)211の正面右側に交換式の撮影レンズユニット(交換レンズ)212を有し、正面左側に撮影者が把持するためのグリップ部213を有している。
そして、カメラ本体部211の背面略中央にはモニタ214が設けられている。モニタ214の上部には、電子ビューファインダ(接眼窓)215が設けられている。撮影者は、電子ビューファインダ215を覗くことによって、撮影レンズユニット212から導かれた被写体の光像を視認して構図決定を行うことが可能である。
上記の構成のレンズ交換式一眼レフレックスタイプのデジタルスチルカメラにおいて、その電子ビューファインダ215として本開示の表示装置を用いることができる。すなわち、本具体例1に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、その電子ビューファインダ215として本開示の表示装置を用いることによって作製され
る。
る。
[具体例2]
図30は、本開示の電子機器の具体例2に係るヘッドマウントディスプレイの一例を示す外観図である。
図30は、本開示の電子機器の具体例2に係るヘッドマウントディスプレイの一例を示す外観図である。
本具体例2に係るヘッドマウントディスプレイ300は、本体部301、アーム部302及び鏡筒303を有する透過式ヘッドマウントディスプレイ構成となっている。本体部301は、アーム部302及び眼鏡310と接続されている。具体的には、本体部301の長辺方向の端部はアーム部302に取り付けられている。また、本体部301の側面の一方側は、接続部材(図示せず)を介して眼鏡310に連結されている。尚、本体部301は、直接的に人体の頭部に装着されてもよい。
本体部301は、ヘッドマウントディスプレイ300の動作を制御するための制御基板や表示部を内蔵している。アーム部302は、本体部301と鏡筒303とを連結させることで、本体部301に対して鏡筒303を支える。具体的には、アーム部302は、本体部301の端部及び鏡筒303の端部と結合されることで、本体部301に対して鏡筒303を固定する。また、アーム部302は、本体部301から鏡筒303に提供される画像に係るデータを通信するための信号線を内蔵している。
鏡筒303は、本体部301からアーム部302を経由して提供される画像光を、眼鏡310のレンズ311を透して、ヘッドマウントディスプレイ300を装着するユーザの目に向かって投射する。
上記の構成のヘッドマウントディスプレイ300において、本体部301に内蔵される表示部として、本開示の表示装置を用いることができる。すなわち、本具体例2に係るヘッドマウントディスプレイ300は、その表示部として、本開示の表示装置を用いることによって作製される。
<本開示がとることができる構成>
尚、本開示は、以下のような構成をとることもできる。
尚、本開示は、以下のような構成をとることもできる。
≪A.表示装置≫
[A-1]発光部を含む画素が基板上に配置されて成る画素領域を有し、
画素領域内には、発光部のアノード電極が、基板面に対して傾斜した画素を含む領域が設けられており、
アノード電極の電極面は、下地絶縁層の表面形状に応じた傾斜角度を有する、
表示装置。
[A-2]下地絶縁層の表面形状が階段形状であり、
アノード電極は、下地絶縁層の階段形状の上に形成されている、
上記[A-1]に記載の表示装置。
[A-3]アノード電極の電極面の傾斜角度は、下地絶縁層の階段形状の階段の深さ、段数、及び、ステップ幅によって決まる、
上記[A-2]に記載の表示装置。
[A-4]下地絶縁層の階段形状は、メタル材料で埋め込まれて平滑化されており、
アノード電極は、下地絶縁層の平滑化された上に形成されている、
上記[A-2]に記載の表示装置。
[A-5]アノード電極の電極面の傾斜角度は、平面視での電極中心に関して第1の方向及び第2の方向で対称である、
上記[A-4]に記載の表示装置。
[A-6]アノード電極の電極面の傾斜角度は、平面視での電極中心に関して第1の方向で非対称であり、非対称の一方の電極面側が非発光部側となっている、
上記[A-4]に記載の表示装置。
[A-7]アノード電極は、非発光部側の電極面のメタル材料の有無による反射効果の有無の選択が可能な構造を有する、
上記[A-6]に記載の表示装置。
[A-8]アノード電極は、下地絶縁層の階段形状の上に直接形成され、電極面が階段形状を有する、
上記[A-2]に記載の表示装置。
[A-9]アノード電極は、リフレクタ効果を有する電極面形状を有する、
上記[A-2]に記載の表示装置。
[A-10]カラー画像を形成する単位となる1画素が複数色の副画素から成り、発光部のカソード電極-アノード電極間での光の共振効果を利用するキャビティー構造を有する場合、
下地絶縁層のアノード電極の形成面に、複数色の副画素毎に段差が設けられている、
上記[A-1]に記載の表示装置。
[A-11]複数色の副画素は、赤色、緑色及び青色の3原色の副画素から成り、
赤色の副画素のアノード電極の形成面を基準に、他の副画素のアノード電極の形成面を決定する、
上記[A-10]に記載の表示装置。
[A-12]下地絶縁層の階段形状の各階段に対して、側面をテーパー形状とする加工が施されている、
上記[A-2]に記載の表示装置。
[A-13]下地絶縁層の階段形状の各階段に対して、角部を削る処理が施されている、
上記[A-2]に記載の表示装置。
[A-14]発光部は、有機EL素子から成る、
上記[A-1]乃至上記[A-13]のいずれかに記載の表示装置。
[A-1]発光部を含む画素が基板上に配置されて成る画素領域を有し、
画素領域内には、発光部のアノード電極が、基板面に対して傾斜した画素を含む領域が設けられており、
アノード電極の電極面は、下地絶縁層の表面形状に応じた傾斜角度を有する、
表示装置。
[A-2]下地絶縁層の表面形状が階段形状であり、
アノード電極は、下地絶縁層の階段形状の上に形成されている、
上記[A-1]に記載の表示装置。
[A-3]アノード電極の電極面の傾斜角度は、下地絶縁層の階段形状の階段の深さ、段数、及び、ステップ幅によって決まる、
上記[A-2]に記載の表示装置。
[A-4]下地絶縁層の階段形状は、メタル材料で埋め込まれて平滑化されており、
アノード電極は、下地絶縁層の平滑化された上に形成されている、
上記[A-2]に記載の表示装置。
[A-5]アノード電極の電極面の傾斜角度は、平面視での電極中心に関して第1の方向及び第2の方向で対称である、
上記[A-4]に記載の表示装置。
[A-6]アノード電極の電極面の傾斜角度は、平面視での電極中心に関して第1の方向で非対称であり、非対称の一方の電極面側が非発光部側となっている、
上記[A-4]に記載の表示装置。
[A-7]アノード電極は、非発光部側の電極面のメタル材料の有無による反射効果の有無の選択が可能な構造を有する、
上記[A-6]に記載の表示装置。
[A-8]アノード電極は、下地絶縁層の階段形状の上に直接形成され、電極面が階段形状を有する、
上記[A-2]に記載の表示装置。
[A-9]アノード電極は、リフレクタ効果を有する電極面形状を有する、
上記[A-2]に記載の表示装置。
[A-10]カラー画像を形成する単位となる1画素が複数色の副画素から成り、発光部のカソード電極-アノード電極間での光の共振効果を利用するキャビティー構造を有する場合、
下地絶縁層のアノード電極の形成面に、複数色の副画素毎に段差が設けられている、
上記[A-1]に記載の表示装置。
[A-11]複数色の副画素は、赤色、緑色及び青色の3原色の副画素から成り、
赤色の副画素のアノード電極の形成面を基準に、他の副画素のアノード電極の形成面を決定する、
上記[A-10]に記載の表示装置。
[A-12]下地絶縁層の階段形状の各階段に対して、側面をテーパー形状とする加工が施されている、
上記[A-2]に記載の表示装置。
[A-13]下地絶縁層の階段形状の各階段に対して、角部を削る処理が施されている、
上記[A-2]に記載の表示装置。
[A-14]発光部は、有機EL素子から成る、
上記[A-1]乃至上記[A-13]のいずれかに記載の表示装置。
≪B.表示装置の製造方法≫
[B-1]発光部を含む画素が基板上に配置されて成る画素領域を有する表示装置の製造に当たって、
画素領域内に、発光部のアノード電極が、基板面に対して傾斜した画素を含む領域を設け、
下地絶縁層の表面形状に応じた傾斜角度にてアノード電極の電極面を形成する、
表示装置の製造方法。
[B-2]下地絶縁層の表面形状が階段形状であり、
アノード電極は、下地絶縁層の階段形状の上に形成されている、
上記[B-1]に記載の表示装置の製造方法。
[B-3]アノード電極の電極面の傾斜角度は、下地絶縁層の階段形状の階段の深さ、段数、及び、ステップ幅によって決まる、
上記[B-2]に記載の表示装置の製造方法。
[B-4]下地絶縁層の階段形状は、メタル材料で埋め込まれて平滑化されており、
アノード電極は、下地絶縁層の平滑化された上に形成されている、
上記[B-2]に記載の表示装置の製造方法。
[B-5]アノード電極の電極面の傾斜角度は、平面視での電極中心に関して第1の方向及び第2の方向で対称である、
上記[B-4]に記載の表示装置の製造方法。
[B-6]アノード電極の電極面の傾斜角度は、平面視での電極中心に関して第1の方向で非対称であり、非対称の一方の電極面側が非発光部側となっている、
上記[B-4]に記載の表示装置の製造方法。
[B-7]アノード電極は、非発光部側の電極面のメタル材料の有無による反射効果の有無の選択が可能な構造を有する、
上記[B-6]に記載の表示装置の製造方法。
[B-8]アノード電極は、下地絶縁層の階段形状の上に直接形成され、電極面が階段形状を有する、
上記[B-2]に記載の表示装置の製造方法。
[B-9]アノード電極は、リフレクタ効果を有する電極面形状を有する、
上記[B-2]に記載の表示装置の製造方法。
[B-10]カラー画像を形成する単位となる1画素が複数色の副画素から成り、発光部のカソード電極-アノード電極間での光の共振効果を利用するキャビティー構造を有する場合、
下地絶縁層のアノード電極の形成面に、複数色の副画素毎に段差が設けられている、
上記[B-1]に記載の表示装置の製造方法。
[B-11]複数色の副画素は、赤色、緑色及び青色の3原色の副画素から成り、
赤色の副画素のアノード電極の形成面を基準に、他の副画素のアノード電極の形成面を決定する、
上記[B-10]に記載の表示装置の製造方法。
[B-12]下地絶縁層の階段形状の各階段に対して、側面をテーパー形状とする加工が施されている、
上記[B-2]に記載の表示装置の製造方法。
[B-13]下地絶縁層の階段形状の各階段に対して、角部を削る処理が施されている、
上記[B-2]に記載の表示装置の製造方法。
[B-14]発光部は、有機EL素子から成る、
上記[B-1]乃至上記[B-13]のいずれかに記載の表示装置の製造方法。
[B-1]発光部を含む画素が基板上に配置されて成る画素領域を有する表示装置の製造に当たって、
画素領域内に、発光部のアノード電極が、基板面に対して傾斜した画素を含む領域を設け、
下地絶縁層の表面形状に応じた傾斜角度にてアノード電極の電極面を形成する、
表示装置の製造方法。
[B-2]下地絶縁層の表面形状が階段形状であり、
アノード電極は、下地絶縁層の階段形状の上に形成されている、
上記[B-1]に記載の表示装置の製造方法。
[B-3]アノード電極の電極面の傾斜角度は、下地絶縁層の階段形状の階段の深さ、段数、及び、ステップ幅によって決まる、
上記[B-2]に記載の表示装置の製造方法。
[B-4]下地絶縁層の階段形状は、メタル材料で埋め込まれて平滑化されており、
アノード電極は、下地絶縁層の平滑化された上に形成されている、
上記[B-2]に記載の表示装置の製造方法。
[B-5]アノード電極の電極面の傾斜角度は、平面視での電極中心に関して第1の方向及び第2の方向で対称である、
上記[B-4]に記載の表示装置の製造方法。
[B-6]アノード電極の電極面の傾斜角度は、平面視での電極中心に関して第1の方向で非対称であり、非対称の一方の電極面側が非発光部側となっている、
上記[B-4]に記載の表示装置の製造方法。
[B-7]アノード電極は、非発光部側の電極面のメタル材料の有無による反射効果の有無の選択が可能な構造を有する、
上記[B-6]に記載の表示装置の製造方法。
[B-8]アノード電極は、下地絶縁層の階段形状の上に直接形成され、電極面が階段形状を有する、
上記[B-2]に記載の表示装置の製造方法。
[B-9]アノード電極は、リフレクタ効果を有する電極面形状を有する、
上記[B-2]に記載の表示装置の製造方法。
[B-10]カラー画像を形成する単位となる1画素が複数色の副画素から成り、発光部のカソード電極-アノード電極間での光の共振効果を利用するキャビティー構造を有する場合、
下地絶縁層のアノード電極の形成面に、複数色の副画素毎に段差が設けられている、
上記[B-1]に記載の表示装置の製造方法。
[B-11]複数色の副画素は、赤色、緑色及び青色の3原色の副画素から成り、
赤色の副画素のアノード電極の形成面を基準に、他の副画素のアノード電極の形成面を決定する、
上記[B-10]に記載の表示装置の製造方法。
[B-12]下地絶縁層の階段形状の各階段に対して、側面をテーパー形状とする加工が施されている、
上記[B-2]に記載の表示装置の製造方法。
[B-13]下地絶縁層の階段形状の各階段に対して、角部を削る処理が施されている、
上記[B-2]に記載の表示装置の製造方法。
[B-14]発光部は、有機EL素子から成る、
上記[B-1]乃至上記[B-13]のいずれかに記載の表示装置の製造方法。
≪C.電子機器≫
[C-1]発光部を含む画素が基板上に配置されて成る画素領域を有し、
画素領域内には、発光部のアノード電極が、基板面に対して傾斜した画素を含む領域が設けられており、
アノード電極の電極面は、下地絶縁層の表面形状に応じた傾斜角度を有する、
表示装置を有する電子機器。
[C-2]下地絶縁層の表面形状が階段形状であり、
アノード電極は、下地絶縁層の階段形状の上に形成されている、
上記[C-1]に記載の電子機器。
[C-3]アノード電極の電極面の傾斜角度は、下地絶縁層の階段形状の階段の深さ、段数、及び、ステップ幅によって決まる、
上記[C-2]に記載の電子機器。
[C-4]下地絶縁層の階段形状は、メタル材料で埋め込まれて平滑化されており、
アノード電極は、下地絶縁層の平滑化された上に形成されている、
上記[C-2]に記載の電子機器。
[C-5]アノード電極の電極面の傾斜角度は、平面視での電極中心に関して第1の方向及び第2の方向で対称である、
上記[C-4]に記載の電子機器。
[C-6]アノード電極の電極面の傾斜角度は、平面視での電極中心に関して第1の方向で非対称であり、非対称の一方の電極面側が非発光部側となっている、
上記[C-4]に記載の電子機器。
[C-7]アノード電極は、非発光部側の電極面のメタル材料の有無による反射効果の有無の選択が可能な構造を有する、
上記[C-6]に記載の電子機器。
[C-8]アノード電極は、下地絶縁層の階段形状の上に直接形成され、電極面が階段形
状を有する、
上記[C-2]に記載の電子機器。
[C-9]アノード電極は、リフレクタ効果を有する電極面形状を有する、
上記[C-2]に記載の電子機器。
[C-10]カラー画像を形成する単位となる1画素が複数色の副画素から成り、発光部のカソード電極-アノード電極間での光の共振効果を利用するキャビティー構造を有する場合、
下地絶縁層のアノード電極の形成面に、複数色の副画素毎に段差が設けられている、
上記[C-1]に記載の電子機器。
[C-11]複数色の副画素は、赤色、緑色及び青色の3原色の副画素から成り、
赤色の副画素のアノード電極の形成面を基準に、他の副画素のアノード電極の形成面を決定する、
上記[C-10]に記載の電子機器。
[C-12]下地絶縁層の階段形状の各階段に対して、側面をテーパー形状とする加工が施されている、
上記[C-2]に記載の電子機器。
[C-13]下地絶縁層の階段形状の各階段に対して、角部を削る処理が施されている、
上記[C-2]に記載の電子機器。
[C-14]発光部は、有機EL素子から成る、
上記[C-1]乃至上記[C-13]のいずれかに記載の電子機器。
[C-1]発光部を含む画素が基板上に配置されて成る画素領域を有し、
画素領域内には、発光部のアノード電極が、基板面に対して傾斜した画素を含む領域が設けられており、
アノード電極の電極面は、下地絶縁層の表面形状に応じた傾斜角度を有する、
表示装置を有する電子機器。
[C-2]下地絶縁層の表面形状が階段形状であり、
アノード電極は、下地絶縁層の階段形状の上に形成されている、
上記[C-1]に記載の電子機器。
[C-3]アノード電極の電極面の傾斜角度は、下地絶縁層の階段形状の階段の深さ、段数、及び、ステップ幅によって決まる、
上記[C-2]に記載の電子機器。
[C-4]下地絶縁層の階段形状は、メタル材料で埋め込まれて平滑化されており、
アノード電極は、下地絶縁層の平滑化された上に形成されている、
上記[C-2]に記載の電子機器。
[C-5]アノード電極の電極面の傾斜角度は、平面視での電極中心に関して第1の方向及び第2の方向で対称である、
上記[C-4]に記載の電子機器。
[C-6]アノード電極の電極面の傾斜角度は、平面視での電極中心に関して第1の方向で非対称であり、非対称の一方の電極面側が非発光部側となっている、
上記[C-4]に記載の電子機器。
[C-7]アノード電極は、非発光部側の電極面のメタル材料の有無による反射効果の有無の選択が可能な構造を有する、
上記[C-6]に記載の電子機器。
[C-8]アノード電極は、下地絶縁層の階段形状の上に直接形成され、電極面が階段形
状を有する、
上記[C-2]に記載の電子機器。
[C-9]アノード電極は、リフレクタ効果を有する電極面形状を有する、
上記[C-2]に記載の電子機器。
[C-10]カラー画像を形成する単位となる1画素が複数色の副画素から成り、発光部のカソード電極-アノード電極間での光の共振効果を利用するキャビティー構造を有する場合、
下地絶縁層のアノード電極の形成面に、複数色の副画素毎に段差が設けられている、
上記[C-1]に記載の電子機器。
[C-11]複数色の副画素は、赤色、緑色及び青色の3原色の副画素から成り、
赤色の副画素のアノード電極の形成面を基準に、他の副画素のアノード電極の形成面を決定する、
上記[C-10]に記載の電子機器。
[C-12]下地絶縁層の階段形状の各階段に対して、側面をテーパー形状とする加工が施されている、
上記[C-2]に記載の電子機器。
[C-13]下地絶縁層の階段形状の各階段に対して、角部を削る処理が施されている、
上記[C-2]に記載の電子機器。
[C-14]発光部は、有機EL素子から成る、
上記[C-1]乃至上記[C-13]のいずれかに記載の電子機器。
10・・・有機EL表示装置、20・・・画素(画素回路)、21・・・有機EL素子、22・・・駆動トランジスタ、23・・・サンプリングトランジスタ、24・・・発光制御トランジスタ、25・・・保持容量、26・・・補助容量、30・・・画素アレイ部、40・・・書込み走査部、50・・・駆動走査部、60・・・信号出力部、70・・・表示パネル、80・・・レンズ(レンズ群)、101・・・基板、102・・・回路層、103・・・無機絶縁層、104・・・下地絶縁層、105・・・アノード電極、106・・・有機絶縁層、107・・・有機EL層、108・・・カソード電極
Claims (15)
- 下地絶縁層の上に形成されるアノード電極を備える発光部を含む画素が基板上に配置されて構成される画素領域を有し、
前記画素領域は、前記アノード電極が基板面に対して平行な前記画素を含む領域である第1の領域と前記アノード電極が基板面に対して傾斜した前記画素を含む領域である第2の領域とを備え、
前記第2の領域の画素は、前記下地絶縁層の表面が階段形状に構成され、前記アノード電極が前記下地絶縁層の前記階段形状の上に形成されるとともに前記階段形状における階段の深さ、段数及びステップ幅によって決まる角度に傾斜する、
表示装置。 - 前記第1の領域は、前記画素領域の中央部に配置され、
前記第2の領域は、前記画素領域の周辺部に配置される、
請求項1に記載の表示装置。 - 前記第2の領域の画素は、前記アノード電極が前記画素領域の中心からの距離に応じた角度に傾斜する、
請求項2に記載の表示装置。 - 前記第2の領域の画素の下地絶縁層は、前記階段形状がメタル材料で埋め込まれて平滑化されており、
前記第2の領域の画素のアノード電極は、前記下地絶縁層の平滑化された上に形成されている、
請求項1に記載の表示装置。 - 前記第2の領域の画素のアノード電極は、電極面の傾斜角度が平面視での電極中心に関して第1の方向及び第2の方向で対称である、
請求項4に記載の表示装置。 - 前記第2の領域の画素のアノード電極は、電極面の傾斜角度が平面視での電極中心に関して第1の方向で非対称であり、非対称の一方の電極面側が非発光部側となっている、
請求項4に記載の表示装置。 - 前記第2の領域の画素のアノード電極は、非発光部側の電極面のメタル材料の有無による反射効果の有無の選択が可能な構造を有する、
請求項4に記載の表示装置。 - 前記第2の領域の画素のアノード電極は、下地絶縁層の階段形状の上に直接形成され、電極面が階段形状を有する、
請求項1に記載の表示装置。 - 前記第2の領域の画素のアノード電極は、リフレクタ効果を有する電極面形状を有する、
請求項1に記載の表示装置。 - カラー画像を形成する単位となる1画素が複数色の副画素から成り、発光部のカソード電極-アノード電極間での光の共振効果を利用するキャビティー構造を有する場合、
下地絶縁層のアノード電極の形成面に、複数色の副画素毎に段差が設けられている、
請求項1に記載の表示装置。 - 複数色の副画素は、赤色、緑色及び青色の3原色の副画素から成り、
赤色の副画素のアノード電極の形成面を基準に、他の副画素のアノード電極の形成面を決定する、
請求項10に記載の表示装置。 - 前記第2の領域の画素の下地絶縁層は、階段形状の各階段に対して側面をテーパー形状とする加工が施されている、
請求項1に記載の表示装置。 - 前記第2の領域の画素の下地絶縁層は、階段形状の各階段に対して角部を削る処理が施されている、
請求項1に記載の表示装置。 - 発光部は、有機EL素子から成る、
請求項1に記載の表示装置。 - 下地絶縁層の上に形成されるアノード電極を備える発光部を含む画素が基板上に配置されて構成される画素領域を有し、
前記画素領域は、前記アノード電極が基板面に対して平行な前記画素を含む領域である第1の領域と前記アノード電極が基板面に対して傾斜した前記画素を含む領域である第2の領域とを備え、
前記第2の領域の画素は、前記下地絶縁層の表面が階段形状に構成され、前記アノード電極が前記下地絶縁層の前記階段形状の上に形成されるとともに前記階段形状における階段の深さ、段数及びステップ幅によって決まる角度に傾斜する、
表示装置を有する電子機器。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018066954 | 2018-03-30 | ||
JP2018066954 | 2018-03-30 | ||
PCT/JP2019/010849 WO2019188416A1 (ja) | 2018-03-30 | 2019-03-15 | 表示装置及び表示装置の製造方法、並びに、電子機器 |
JP2020510654A JP7212036B2 (ja) | 2018-03-30 | 2019-03-15 | 表示装置及び表示装置の製造方法、並びに、電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020510654A Division JP7212036B2 (ja) | 2018-03-30 | 2019-03-15 | 表示装置及び表示装置の製造方法、並びに、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023052370A true JP2023052370A (ja) | 2023-04-11 |
JP7390502B2 JP7390502B2 (ja) | 2023-12-01 |
Family
ID=68058821
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020510654A Active JP7212036B2 (ja) | 2018-03-30 | 2019-03-15 | 表示装置及び表示装置の製造方法、並びに、電子機器 |
JP2023003414A Active JP7390502B2 (ja) | 2018-03-30 | 2023-01-12 | 表示装置及び電子機器 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020510654A Active JP7212036B2 (ja) | 2018-03-30 | 2019-03-15 | 表示装置及び表示装置の製造方法、並びに、電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11424427B2 (ja) |
JP (2) | JP7212036B2 (ja) |
CN (1) | CN111903192A (ja) |
DE (1) | DE112019001693T5 (ja) |
WO (1) | WO2019188416A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021149424A1 (ja) * | 2020-01-24 | 2021-07-29 | ソニーセミコンダクタソリューションズ株式会社 | 光学補償素子および光学補償素子の製造方法、並びに、液晶表示装置および電子機器 |
JPWO2023181142A1 (ja) * | 2022-03-23 | 2023-09-28 | ||
JP2024077313A (ja) * | 2022-11-28 | 2024-06-07 | キヤノン株式会社 | 有機デバイスおよびそれを用いた表示装置 |
Family Cites Families (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4702516B2 (ja) * | 2003-05-07 | 2011-06-15 | エルジー エレクトロニクス インコーポレイティド | 有機el素子及びその製造方法 |
JP3915810B2 (ja) * | 2004-02-26 | 2007-05-16 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置、その製造方法、及び電子機器 |
JP4645064B2 (ja) * | 2004-05-19 | 2011-03-09 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
US7554260B2 (en) * | 2004-07-09 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device provided with a conductive film connection between a wiring component and a metal electrode film |
JP4645587B2 (ja) * | 2006-02-03 | 2011-03-09 | ソニー株式会社 | 表示素子および表示装置 |
JP4407839B2 (ja) | 2007-01-26 | 2010-02-03 | セイコーエプソン株式会社 | 発光装置および電子機器 |
KR100959107B1 (ko) * | 2008-08-28 | 2010-05-25 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
KR100952831B1 (ko) * | 2009-01-12 | 2010-04-15 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시 장치 |
JP2011009017A (ja) * | 2009-06-24 | 2011-01-13 | Panasonic Corp | 有機elディスプレイパネル |
KR20110132816A (ko) * | 2010-06-03 | 2011-12-09 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
JP2012003925A (ja) * | 2010-06-16 | 2012-01-05 | Sony Corp | 表示装置 |
WO2012025954A1 (ja) * | 2010-08-25 | 2012-03-01 | パナソニック株式会社 | 有機発光素子とその製造方法、および有機表示パネルと有機表示装置 |
US9722006B2 (en) * | 2012-02-21 | 2017-08-01 | Joled Inc. | Organic light-emitting device and method for producing same |
JPWO2013187074A1 (ja) * | 2012-06-15 | 2016-02-04 | 株式会社Joled | 発光素子の製造方法、発光素子および表示パネル |
JP2014022091A (ja) * | 2012-07-13 | 2014-02-03 | Seiko Epson Corp | 有機el装置、有機el装置の製造方法、及び電子機器 |
KR101988217B1 (ko) * | 2013-01-04 | 2019-06-12 | 엘지디스플레이 주식회사 | 유기 발광 다이오드 마이크로-캐비티 구조 및 그 제조 방법 |
US9224980B2 (en) * | 2013-03-28 | 2015-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
TWI612689B (zh) * | 2013-04-15 | 2018-01-21 | 半導體能源研究所股份有限公司 | 發光裝置 |
KR102078356B1 (ko) * | 2013-05-16 | 2020-04-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR102067376B1 (ko) * | 2013-05-21 | 2020-01-17 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
KR102114398B1 (ko) * | 2013-07-01 | 2020-05-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
JP2015050011A (ja) * | 2013-08-30 | 2015-03-16 | 株式会社ジャパンディスプレイ | エレクトロルミネセンス装置およびその製造方法 |
JP6151136B2 (ja) * | 2013-09-05 | 2017-06-21 | 株式会社ジャパンディスプレイ | 有機エレクトロルミネセンス表示装置 |
JP6284346B2 (ja) * | 2013-11-25 | 2018-02-28 | 株式会社ジャパンディスプレイ | 有機el表示装置 |
JP2015138612A (ja) * | 2014-01-21 | 2015-07-30 | 株式会社ジャパンディスプレイ | 有機エレクトロルミネセンス表示装置 |
JP6160499B2 (ja) * | 2014-02-06 | 2017-07-12 | ソニー株式会社 | 表示装置および表示装置の製造方法、並びに電子機器 |
KR20150096547A (ko) * | 2014-02-14 | 2015-08-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 패널 및 이의 제조 방법 |
CN103943787B (zh) * | 2014-03-28 | 2016-08-24 | 京东方科技集团股份有限公司 | 一种oled显示器及其制备方法 |
CN104103673B (zh) * | 2014-07-09 | 2017-06-20 | 京东方科技集团股份有限公司 | 一种oled显示器及其制备方法 |
KR102341032B1 (ko) * | 2014-09-19 | 2021-12-21 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
WO2016060089A1 (ja) | 2014-10-16 | 2016-04-21 | シャープ株式会社 | 発光素子、表示パネル、表示装置、電子機器、発光素子の製造方法 |
CN104362257B (zh) * | 2014-10-22 | 2017-10-17 | 京东方科技集团股份有限公司 | 一种顶发射oled器件及其制作方法、显示设备 |
CN107006096B (zh) | 2014-11-27 | 2019-03-01 | 夏普株式会社 | 发光元件、显示面板、显示装置、发光元件的制造方法 |
KR20160066650A (ko) * | 2014-12-02 | 2016-06-13 | 삼성디스플레이 주식회사 | 표시 장치의 제조 방법 및 표시 장치 |
CN104465708B (zh) * | 2014-12-24 | 2017-10-17 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示装置 |
US20160226013A1 (en) * | 2015-01-29 | 2016-08-04 | Apple Inc. | Organic Light-Emitting Diode Displays with Tilted and Curved Pixels |
CN104716164A (zh) * | 2015-03-27 | 2015-06-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、有机发光显示装置 |
CN104952884B (zh) * | 2015-05-13 | 2019-11-26 | 深圳市华星光电技术有限公司 | Amoled背板结构及其制作方法 |
WO2017043529A1 (ja) * | 2015-09-08 | 2017-03-16 | シャープ株式会社 | 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、照明装置および表示装置 |
JP6552100B2 (ja) | 2015-09-24 | 2019-07-31 | シャープ株式会社 | 有機エレクトロルミネッセンス装置 |
KR20170052455A (ko) * | 2015-10-30 | 2017-05-12 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
CN108353473B (zh) * | 2015-11-16 | 2020-03-10 | 夏普株式会社 | 有机电致发光装置、有机电致发光装置的制造方法、照明装置和显示装置 |
CN105226080B (zh) * | 2015-11-18 | 2018-09-25 | 上海天马有机发光显示技术有限公司 | 一种显示装置及其制造方法 |
KR101739771B1 (ko) * | 2015-11-30 | 2017-05-26 | 엘지디스플레이 주식회사 | 유기발광 표시장치 및 그 제조방법 |
KR102464901B1 (ko) * | 2016-03-29 | 2022-11-09 | 삼성디스플레이 주식회사 | 플렉서블 표시 장치 |
CN105810719B (zh) * | 2016-05-27 | 2019-08-06 | 京东方科技集团股份有限公司 | 一种像素单元及其制备方法、阵列基板和显示装置 |
KR102603595B1 (ko) * | 2016-08-31 | 2023-11-20 | 엘지디스플레이 주식회사 | 마이크로 캐비티 구조를 갖는 디스플레이 장치 및 그의 제조 방법 |
KR102387859B1 (ko) * | 2016-09-30 | 2022-04-15 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR102631905B1 (ko) * | 2017-01-05 | 2024-02-01 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20180087908A (ko) * | 2017-01-25 | 2018-08-03 | 삼성디스플레이 주식회사 | 표시 장치 |
CN106941113B (zh) * | 2017-05-15 | 2020-04-21 | 京东方科技集团股份有限公司 | 一种oled显示面板及其制备方法、显示装置 |
KR102383928B1 (ko) * | 2017-08-31 | 2022-04-06 | 엘지디스플레이 주식회사 | 전계발광 표시장치 |
CN109427859B (zh) * | 2017-08-31 | 2023-10-27 | 乐金显示有限公司 | 有机发光显示装置 |
US10903282B2 (en) * | 2017-09-29 | 2021-01-26 | Lg Display Co., Ltd. | Organic light emitting display device |
US11417854B2 (en) * | 2017-10-20 | 2022-08-16 | Pioneer Corporation | Light-emitting device and light-emitting module |
KR102539570B1 (ko) * | 2017-12-08 | 2023-06-01 | 엘지디스플레이 주식회사 | 유기발광표시장치 |
KR102095910B1 (ko) * | 2017-12-13 | 2020-04-01 | 엘지디스플레이 주식회사 | 곡면형 표시장치와 그의 제조방법 |
KR102504436B1 (ko) * | 2017-12-18 | 2023-03-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102476117B1 (ko) * | 2017-12-22 | 2022-12-08 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
KR102456120B1 (ko) * | 2018-07-31 | 2022-10-17 | 엘지디스플레이 주식회사 | 표시장치 |
KR20200096367A (ko) * | 2019-02-01 | 2020-08-12 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
-
2019
- 2019-03-15 US US16/975,014 patent/US11424427B2/en active Active
- 2019-03-15 JP JP2020510654A patent/JP7212036B2/ja active Active
- 2019-03-15 DE DE112019001693.8T patent/DE112019001693T5/de active Pending
- 2019-03-15 WO PCT/JP2019/010849 patent/WO2019188416A1/ja active Application Filing
- 2019-03-15 CN CN201980021598.3A patent/CN111903192A/zh active Pending
-
2023
- 2023-01-12 JP JP2023003414A patent/JP7390502B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2019188416A1 (ja) | 2019-10-03 |
US20200395570A1 (en) | 2020-12-17 |
JP7212036B2 (ja) | 2023-01-24 |
JP7390502B2 (ja) | 2023-12-01 |
CN111903192A (zh) | 2020-11-06 |
JPWO2019188416A1 (ja) | 2021-05-13 |
US11424427B2 (en) | 2022-08-23 |
DE112019001693T5 (de) | 2020-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7390502B2 (ja) | 表示装置及び電子機器 | |
WO2016158074A1 (ja) | 表示装置、表示装置の製造方法、及び、電子機器 | |
US10090364B2 (en) | Organic EL device, method of manufacturing organic EL device, and electronic apparatus | |
US11903285B2 (en) | Display device and electronic device with peripheral connection to cathode electrode | |
JP7276131B2 (ja) | 表示装置、表示装置の製造方法、及び、電子機器 | |
JP6311732B2 (ja) | 電気光学装置及び電子機器 | |
US8736526B2 (en) | Display unit with organic light emitting devices | |
JP2016207452A (ja) | 表示装置の製造方法、表示装置、及び、電子機器 | |
JP2018107143A (ja) | 電気光学装置及び電子機器 | |
CN112056006B (zh) | 显示设备及其制造方法以及电子设备 | |
JP2019114484A (ja) | 表示素子、及び電子機器 | |
JP6721083B2 (ja) | 電気光学装置及び電子機器 | |
JP7050772B2 (ja) | 表示装置及び電子機器 | |
CN112289943A (zh) | 发光装置和电子设备 | |
JP6201442B2 (ja) | 電気光学装置、電気光学装置の製造方法、電子機器 | |
JP6933231B2 (ja) | 発光装置、発光装置の製造方法、および電子機器 | |
US20230247864A1 (en) | Display device and electronic device | |
WO2023095662A1 (ja) | 表示装置およびその製造方法、ならびに電子機器 | |
KR20210057741A (ko) | 표시 장치 및 전자 기기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7390502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |