WO2015019931A1 - 固体撮像装置および撮像装置 - Google Patents

固体撮像装置および撮像装置 Download PDF

Info

Publication number
WO2015019931A1
WO2015019931A1 PCT/JP2014/070182 JP2014070182W WO2015019931A1 WO 2015019931 A1 WO2015019931 A1 WO 2015019931A1 JP 2014070182 W JP2014070182 W JP 2014070182W WO 2015019931 A1 WO2015019931 A1 WO 2015019931A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
pixel
photoelectric conversion
imaging device
semiconductor layer
Prior art date
Application number
PCT/JP2014/070182
Other languages
English (en)
French (fr)
Inventor
青木　潤
Original Assignee
オリンパス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリンパス株式会社 filed Critical オリンパス株式会社
Publication of WO2015019931A1 publication Critical patent/WO2015019931A1/ja
Priority to US15/000,788 priority Critical patent/US9954023B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Definitions

  • the present invention relates to a solid-state imaging device and an imaging device including a plurality of pixels and in which a first substrate on which circuit elements constituting the pixels are arranged and a second substrate are electrically connected by a connection portion.
  • CCD Charge Coupled Device
  • amplification type solid-state imaging device guides the signal charge generated and accumulated by the photoelectric conversion unit of the pixel to which light is incident to the amplification unit provided in the pixel, and outputs the signal amplified by the amplification unit from the pixel.
  • amplification type solid-state imaging device a plurality of such pixels are arranged in a two-dimensional matrix.
  • Examples of the amplification type solid-state imaging device include a CMOS type solid-state imaging device using a complementary metal oxide semiconductor (CMOS) transistor, and the like.
  • CMOS complementary metal oxide semiconductor
  • a general CMOS-type solid-state imaging device adopts a method of sequentially reading out signal charges generated by photoelectric conversion units of respective pixels arranged in a two-dimensional matrix for each row.
  • the timing of exposure in the photoelectric conversion unit of each pixel is determined by the start and end of readout of the signal charge, so the timing of exposure differs for each row. For this reason, when an object with a fast movement is imaged using such a CMOS type solid-state imaging device, the object is distorted in the imaged image.
  • CMOS solid-state imaging devices having a global shutter function In order to eliminate the distortion of the subject, a simultaneous imaging function (global shutter function) has been proposed which realizes the coincidence of accumulation of signal charges.
  • applications of CMOS solid-state imaging devices having a global shutter function are increasing.
  • CMOS solid-state imaging device having a global shutter function it is usually necessary to have a light-shielded memory unit in order to store the signal charge generated by the photoelectric conversion unit until reading is performed.
  • the signal charges generated by each photoelectric conversion unit are simultaneously transferred to each memory unit in all pixels and temporarily stored, and then the signal charges are generated. Are sequentially converted into pixel signals at a predetermined read timing and read out.
  • the photoelectric conversion unit and the memory unit must be formed on the same plane of the same substrate, and an increase in chip area can not be avoided. Furthermore, during the waiting period until the signal charge stored in the memory unit is read, the signal quality is degraded due to noise caused by light and noise caused by leakage current (dark current) generated in the memory unit. There is a problem of
  • a first substrate on which a photoelectric conversion unit is formed, and a second substrate on which a memory unit for storing signal charges (electrical signals) generated by the photoelectric conversion unit are formed.
  • a method of preventing an increase in chip area and reducing noise with a solid-state imaging device bonded together is disclosed (see, for example, Patent Document 1).
  • FIG. 8 shows an example of a process of manufacturing a solid-state imaging device in which two substrates are bonded to each other.
  • FIG. 8 shows cross sections of two substrates are schematically shown.
  • the process shown in FIG. 8 will be described.
  • the first substrate 90 and the second substrate 91 are prepared, and both are attached to each other.
  • the first substrate 90 includes a first semiconductor layer 910 in which the photoelectric conversion portion 911 is formed, and a first interlayer film 920 in which the first wiring layer 921 is formed.
  • the second substrate 91 has a second semiconductor layer 930 in which a memory portion (not shown) for storing the electric signal generated by the photoelectric conversion portion 911 is formed, and a second wiring layer 941 is formed. And an interlayer film 940.
  • the first substrate 90 and the second substrate 91 are bonded to each other with the first interlayer film 920 and the second interlayer film 940 facing each other. In a state where the first substrate 90 and the second substrate 91 are bonded to each other, the first wiring layer 921 and the second wiring layer 941 are connected by the connection portion 950.
  • the photoelectric conversion portion 911 is formed on the surface side of the first semiconductor layer 910 (the side on which the first interlayer film 920 is formed).
  • the surface (surface exposed to the outside) opposite to the surface in contact with the first interlayer film 920 is the back surface of the first semiconductor layer 910.
  • the rear surface of the first semiconductor layer 910 is polished so that light is incident on the photoelectric conversion portion 911. Since the first interlayer film 920 is very thin, polishing of the back surface of the first semiconductor layer 910 is generally performed after two substrates are bonded. After polishing, much light incident from the back surface side of the first semiconductor layer 910 is absorbed by the first semiconductor layer 910 and lost, but since the first semiconductor layer 910 is thin, part of the light is The light passes through the first semiconductor layer 910 and is incident on the first interlayer film 920. When light transmitted through the first semiconductor layer 910 is incident on a memory portion formed in the second semiconductor layer 930 of the second substrate 91, noise is mixed in the signal. In order to prevent this, the first wiring layer 921 and the second wiring layer 941 are disposed to block the light transmitted through the first semiconductor layer 910.
  • the operation confirmation is a confirmation as to whether the solid-state imaging device operates according to the control signal when the control signal is supplied from the outside.
  • the characteristic check is a check as to whether the signal generated by the solid-state imaging device has linearity with respect to the amount of incident light. In a state in which light is incident on the photoelectric conversion portion 911, operation check and property check of the first substrate 90 and the second substrate 91 are performed.
  • the first semiconductor layer 910 of the first substrate 90 is thick, a sufficient amount of light is incident when light is incident from the back surface side of the first semiconductor layer 910 as shown in FIG. 9A. Light does not reach the photoelectric conversion portion 911. Further, as shown in FIG. 9B, when light is incident from the surface side (first interlayer film 920) of the first semiconductor layer 910, the light is blocked by the first wiring layer 921. Light does not reach the photoelectric conversion portion 911. As described above, since a sufficient amount of light does not reach the photoelectric conversion portion 911, the operation check and the characteristic check of the first substrate 90 and the second substrate 91 can not be sufficiently performed.
  • the present invention has been made in view of the above problems, and is a solid-state imaging device capable of increasing the light reaching the photoelectric conversion unit when at least one of operation check and characteristic check of the first substrate is performed. And providing an imaging device.
  • a first substrate and a second substrate on which circuit elements constituting a pixel including a first pixel and a second pixel are disposed are connected And the first substrate is a single layer disposed between the first semiconductor layer, the first semiconductor layer, and the second substrate. And a plurality of first wiring layers.
  • the second substrate has a second semiconductor layer, and one or more second wiring layers disposed between the second semiconductor layer and the first substrate.
  • the first pixel is formed in the first semiconductor layer, and has a first photoelectric conversion unit that converts light into a first electric signal.
  • the second pixel includes a second photoelectric conversion unit which is formed in the first semiconductor layer and converts light into a second electric signal.
  • any one of the first wiring layer including one or more first photoelectric conversion parts is provided at all positions on the first photoelectric conversion parts. Overlap.
  • the second photoelectric conversion unit is formed of one or more layers of the first wiring layer at any position on the second photoelectric conversion unit. It does not overlap either.
  • the first substrate has a light shielding film that shields light incident on the second photoelectric conversion unit. It is also good.
  • the first semiconductor layer may be disposed between the light shielding film and the first wiring layer of one or more layers.
  • the first substrate performs control to output only a pixel signal based on the second electrical signal to the outside.
  • One controller may be provided.
  • the first substrate or the second substrate externally outputs only a pixel signal based on the first electrical signal. You may provide the 2nd control part which performs control to output.
  • the second pixel may be disposed at an end of a pixel region in which the pixel is disposed.
  • the second pixels may be arranged at a plurality of locations inside a pixel region in which the pixels are arranged.
  • the imaging device may include the solid-state imaging device according to the first aspect.
  • the second photoelectric conversion unit does not overlap any one or more of the first wiring layers at any position on the second photoelectric conversion unit.
  • the light reaching the photoelectric conversion portion can be increased when at least one of the operation check and the characteristic check of the first substrate is performed.
  • FIG. 1 is a cross-sectional view of a solid-state imaging device according to a first embodiment of the present invention. It is a top view which shows the positional relationship of the photoelectric conversion part and wiring layer which the solid-state imaging device by the 1st Embodiment of this invention has. It is sectional drawing of the solid-state imaging device by the 2nd Embodiment of this invention. It is a top view which shows the pixel area in a 2nd embodiment of the present invention.
  • FIG. 7 is a cross-sectional view showing the manufacturing process of the solid-state imaging device. It is sectional drawing of the 1st board
  • FIG. 1 shows the configuration of a digital camera as an example of an imaging device to which the solid-state imaging device according to the present embodiment is applied.
  • the imaging device according to an aspect of the present invention may be any electronic device having an imaging function, and may be a digital video camera, an endoscope, or the like in addition to a digital camera.
  • the digital camera 10 illustrated in FIG. 1 includes a lens unit 1, a lens control device 2, a solid-state imaging device 3, a drive circuit 4, a memory 5, a signal processing circuit 6, a recording device 7, a control device 8, and a display device 9.
  • the lens unit 1 includes a zoom lens and a focus lens, and forms light from a subject on a light receiving surface of the solid-state imaging device 3 as a subject image.
  • the lens control device 2 controls the zoom, focus, aperture and the like of the lens unit 1.
  • the light taken in through the lens unit 1 is imaged on the light receiving surface of the solid-state imaging device 3.
  • the solid-state imaging device 3 converts an object image formed on the light receiving surface into an image signal and outputs the image signal.
  • a plurality of pixels are two-dimensionally arranged in the row direction and the column direction on the light receiving surface of the solid-state imaging device 3.
  • the drive circuit 4 drives the solid-state imaging device 3 and controls its operation.
  • the memory 5 temporarily stores image data.
  • the signal processing circuit 6 performs predetermined processing on the image signal output from the solid-state imaging device 3.
  • the processing performed by the signal processing circuit 6 includes amplification of an image signal, various corrections of image data, compression of image data, and the like.
  • the recording device 7 is configured by a semiconductor memory or the like for recording or reading image data, and is incorporated in the digital camera 10 in a detachable state.
  • the display device 9 performs display of a moving image (live view image), display of a still image, display of a moving image or a still image recorded in the recording device 7, display of the state of the digital camera 10, and the like.
  • the control device 8 controls the entire digital camera 10.
  • the operation of the control device 8 is defined in a program stored in a ROM incorporated in the digital camera 10.
  • the control device 8 reads this program and performs various controls in accordance with the contents defined by the program.
  • FIG. 2 shows the configuration of the solid-state imaging device 3.
  • the solid-state imaging device illustrated in FIG. 2 includes a pixel unit 200 (pixel array), a vertical scanning circuit 300, a column processing circuit 350, a horizontal scanning circuit 400, an output unit 410, and a control unit 500.
  • the arrangement position of each circuit element shown in FIG. 2 does not necessarily coincide with the actual arrangement position.
  • the pixel unit 200 has pixels 100 arranged in a two-dimensional matrix and a current source 130 provided for each column.
  • an area formed of all pixels included in the solid-state imaging device 3 is used as a readout target area of pixel signals. It is also good. It is desirable that the read target area include at least all the pixels of the effective pixel area. Further, the read target area may include an optical black pixel (a pixel that is always shielded from light) disposed outside the effective pixel area. The pixel signal read out from the optical black pixel is used, for example, for correction of a dark current component.
  • the vertical scanning circuit 300 performs drive control of the pixel unit 200 in units of rows.
  • the vertical scanning circuit 300 is configured by unit circuits 301-1, 301-2, ..., 301-n (n is the number of rows) of the same number as the number of rows.
  • the signal line 110 is connected to the pixel 100, and supplies the control signal output from the unit circuit 301-i to the pixel 100.
  • each signal line 110 corresponding to each row is represented by one line in FIG. 2, each signal line 110 includes a plurality of signal lines.
  • the signal of the pixel 100 in the row selected by the control signal is output to the vertical signal line 120 provided for each column.
  • the current source 130 is connected to the vertical signal line 120, and constitutes an amplification transistor in the pixel 100 and a source follower circuit.
  • the column processing circuit 350 performs signal processing such as noise suppression on the pixel signal output to the vertical signal line 120.
  • the horizontal scanning circuit 400 outputs the pixel signals of the pixels 100 for one row, which are output to the vertical signal line 120 and processed by the column processing circuit 350, to the output unit 410 in time series in the order of horizontal alignment.
  • the output unit 410 amplifies the pixel signal output from the horizontal scanning circuit 400 and outputs the amplified signal as an image signal to the outside of the solid-state imaging device 3.
  • the control unit 500 generates a control signal and outputs the control signal to the vertical scanning circuit 300 and the horizontal scanning circuit 400 to control the vertical scanning circuit 300 and the horizontal scanning circuit 400.
  • FIG. 3 schematically shows the cross-sectional structure of the solid-state imaging device 3.
  • the solid-state imaging device 3 includes two substrates (a first substrate 20 and a second substrate 21) on which circuit elements (photoelectric conversion units, transistors, capacitors, etc.) constituting the pixel 100 are disposed. overlapping.
  • the circuit elements constituting the pixel 100 are dispersedly arranged on the first substrate 20 and the second substrate 21.
  • the first substrate 20 and the second substrate 21 are electrically connected such that electrical signals can be transmitted and received between the two substrates when the pixel 100 is driven.
  • the vertical scanning circuit 300 other than the pixel 100, the column processing circuit 350, the horizontal scanning circuit 400, the output unit 410, and the control unit 500 may be disposed on either the first substrate 20 or the second substrate 21.
  • the circuit elements constituting each of the vertical scanning circuit 300, the column processing circuit 350, the horizontal scanning circuit 400, the output unit 410, and the control unit 500 are dispersively arranged on the first substrate 20 and the second substrate 21. It may be
  • the first substrate 20 is located between the first semiconductor layer 210 and the second substrate 21 and the first semiconductor layer 210 in which the first photoelectric conversion portion 211 and the second photoelectric conversion portion 212 are formed. And a first interlayer film 220 on which one or more first wiring layers 221 are formed.
  • the second substrate 21 includes a second semiconductor layer 230 in which a memory unit (not shown) for storing the electric signal generated by the first photoelectric conversion unit 211 and the second photoelectric conversion unit 212 is formed. And a second interlayer film 240 formed with one or more second wiring layers 241 disposed between the second semiconductor layer 230 and the first substrate 20.
  • the first substrate 20 and the second substrate 21 are bonded together in a state in which the first interlayer film 220 and the second interlayer film 240 face each other.
  • the first wiring layer 221 and the second wiring layer 241 are connected by the connection portion 250.
  • the connection portion 250 is made of a material having a higher conductivity than the semiconductor material forming the first semiconductor layer 210, for example, a metal material such as aluminum (Al) or copper (Cu).
  • the first semiconductor layer 210 is made of a semiconductor material such as silicon (Si).
  • the first semiconductor layer 210 is thinner than the second semiconductor layer 230 because the first semiconductor layer 210 is polished when the solid-state imaging device 3 is manufactured.
  • the thickness of the first semiconductor layer 210 is, for example, 3 ⁇ m.
  • the surface (surface exposed to the outside) opposite to the surface in contact with the first interlayer film 220 is the back surface of the first semiconductor layer 210.
  • the first photoelectric conversion unit 211 is formed in the first semiconductor layer 210, and converts light into a first electric signal.
  • the second photoelectric conversion unit 212 is formed in the first semiconductor layer 210, and converts light into a second electric signal.
  • the first photoelectric conversion unit 211 and the second photoelectric conversion unit 212 are formed of a semiconductor material having an impurity concentration different from that of the semiconductor material forming the first semiconductor layer 210.
  • the pixel 100 includes the first pixel 100 a in which the first photoelectric conversion unit 211 is formed, and the second pixel 100 b in which the second photoelectric conversion unit 212 is formed.
  • the pattern of the first wiring layer 221 is different between the first pixel 100 a and the second pixel 100 b. How to arrange the first pixel 100 a and the second pixel 100 b in the pixel unit 200 is not particularly defined in this embodiment.
  • the first interlayer film 220 is formed on the surface of the first semiconductor layer 210, and is disposed between the first semiconductor layer 210 and the second substrate 21.
  • the first interlayer film 220 is made of an insulating material such as silicon dioxide (SiO 2 ).
  • the thickness of the first interlayer film 220 is, for example, 10 ⁇ m.
  • the first wiring layer 221 is formed on the first interlayer film 220, and transmits signals such as electrical signals generated by the first photoelectric conversion unit 211 and the second photoelectric conversion unit 212.
  • the first wiring layer 221 is a material having a higher light reflectance (a lower light transmittance) than the semiconductor material forming the first semiconductor layer 210 and a higher conductivity than the semiconductor material, for example, It is comprised by metal materials, such as aluminum (Al) and copper (Cu). In the example shown in FIG. 3, three first wiring layers 221 are formed.
  • the three first wiring layers 221 are respectively separated in the direction perpendicular to the main surface (the surface having a relatively large surface area than the side surface) of the first substrate 20.
  • the first wiring layer 221 is connected to the connection portion 250, and the signal transmitted through the first wiring layer 221 is transferred to the second substrate 21 through the connection portion 250.
  • a first wiring layer 221 is disposed between 210 and the second substrate 21.
  • the second semiconductor layer 230 is made of a semiconductor material such as silicon (Si).
  • the thickness of the second semiconductor layer 230 is, for example, 300 to 500 ⁇ m.
  • the surface opposite to the surface in contact with the second interlayer film 240 (the surface exposed to the outside) is the back surface of the second semiconductor layer 230.
  • the second interlayer film 240 is formed on the surface of the second semiconductor layer 230, and is disposed between the second semiconductor layer 230 and the first substrate 20.
  • the second interlayer film 240 is made of an insulating material such as silicon dioxide (SiO 2 ).
  • the thickness of the second interlayer film 240 is, for example, 10 ⁇ m.
  • the second wiring layer 241 is formed on the second interlayer film 240, and transmits signals such as electrical signals generated by the first photoelectric conversion unit 211 and the second photoelectric conversion unit 212.
  • the second wiring layer 241 is a material having higher light reflectance (lower light transmittance) than the semiconductor material forming the second semiconductor layer 230 and higher conductivity than the semiconductor material, for example, It is comprised by metal materials, such as aluminum (Al) and copper (Cu). In the example shown in FIG. 3, three second wiring layers 241 are formed.
  • the three second wiring layers 241 are separated in the direction perpendicular to the main surface of the second substrate 21.
  • the second wiring layer 241 is connected to the connection portion 250, and transmits the signal input from the first substrate 20 via the connection portion 250 in the second substrate 21. Further, it is also possible to transfer the signal transmitted in the second substrate 21 to the first substrate 20 through the connection portion 250.
  • the above materials and thicknesses are an example. Therefore, the material and thickness of the semiconductor layer and the interlayer film constituting each of the first substrate 20 and the second substrate 21 may be appropriately determined. Further, although three first wiring layers 221 and two second wiring layers 241 are formed in the example of the present embodiment, the number of layers of the first wiring layers 221 and the second wiring layers 241 is arbitrary. The number of layers of the first wiring layer 221 and the number of layers of the second wiring layer 241 may not be the same.
  • the first wiring layer 221 is patterned so that, for example, an opening is formed at the position where the second photoelectric conversion portion 212 is formed. Therefore, when the operation check and the characteristic check of the first substrate 20 are performed, part of the light incident from the surface side (the first interlayer film 220) of the first semiconductor layer 210 is the first wiring layer 221. The light is incident on the second photoelectric conversion portion 212 without being reflected. Therefore, when the operation check and the characteristic check of the first substrate 20 are performed, the light reaching the photoelectric conversion portion can be increased.
  • the solid-state imaging device 3 when the solid-state imaging device 3 operates in a state where the first substrate 20 and the second substrate 21 are bonded to each other, the first photoelectric conversion portion among the light incident on the back surface of the first semiconductor layer 210 Light incident on the first pixel 100 a including the light source 211 and transmitted through the first semiconductor layer 210 is reflected by the first wiring layer 221. Therefore, light transmitted through the first semiconductor layer 210 does not enter the memory portion formed in the second semiconductor layer 230. Therefore, it is possible to reduce the noise generated by the incidence of light on the memory unit during the operation of the solid-state imaging device 3 and to maintain the quality of the pixel signal.
  • FIG. 4 illustrates the positional relationship between the first photoelectric conversion unit 211 and the second photoelectric conversion unit 212 and the first wiring layer 221.
  • the first wiring layer 221 is composed of three first wiring layers 221a, 221b, and 221c.
  • the first photoelectric conversion unit 211 overlaps any one of the first wiring layers 221a, 221b, and 221c at all positions on the first photoelectric conversion unit 211. .
  • the first photoelectric conversion unit 211 and the first wiring layers 221a and 221b do not overlap at the position of the point P1 on the first photoelectric conversion unit 211
  • the first photoelectric conversion unit 211 and the first It overlaps with the wiring layer 221c.
  • the first photoelectric conversion unit 211 and the first wiring layer 221b do not overlap at the position of the point P2 on the first photoelectric conversion unit 211
  • the first photoelectric conversion unit 211 and the first wiring layer 221a and 221c overlap.
  • the first photoelectric conversion unit 211 and the first wiring layer 221a do not overlap at the position of the point P3 on the first photoelectric conversion unit 211, the first photoelectric conversion unit 211 and the first wiring layer 221b and 221c overlap. Therefore, light that has entered the first photoelectric conversion unit 211 from the back surface side of the first semiconductor layer 210 and transmitted through the first photoelectric conversion unit 211 is one of the first wiring layers 221a, 221b, and 221c. It is reflected. Therefore, the memory portion provided in the second semiconductor layer 230 can be shielded from light.
  • the second photoelectric conversion portion 212 is formed of the first wiring layers 221a, 221b, and 221c at any position on the second photoelectric conversion portion 212. It does not overlap either. For example, at the position of point P4 on the second photoelectric conversion unit 212, the second photoelectric conversion unit 212 and the first wiring layers 221a, 221b, and 221c do not overlap. For this reason, a part of light incident from the surface side (the first interlayer film 220) of the first semiconductor layer 210 is not reflected by any of the first wiring layers 221a, 221b and 221c, and the second photoelectric conversion is performed. The light is incident on the part 212. Therefore, the operation check and the characteristic check of the first substrate 20 can be performed based on the pixel signal based on the electric signal generated by the second photoelectric conversion unit 212.
  • the second photoelectric conversion unit 212 overlaps with any of the first wiring layers 221a, 221b, and 221c at all positions on the second photoelectric conversion unit 212.
  • the second photoelectric conversion unit 212 may overlap with any one of the first wiring layers 221a, 221b, and 221c at a position in a region of only part of the second photoelectric conversion unit 212.
  • the area of the region constituted by the point not overlapping any of the first wiring layers 221a, 221b, 221c is the second For example, it is desirable that it is 50% or more of the whole area of the photoelectric conversion part 212.
  • the control unit 500 When the operation check and the characteristic check of the first substrate 20 are performed, only the pixel signal based on the electric signal generated by the second photoelectric conversion unit 212 is read out.
  • the control unit 500 when the control unit 500 is disposed on the first substrate 20, when operation check and characteristic check of the first substrate 20 are performed, the control unit 500 (first control unit) generates a second photoelectric Control is performed to read out only the pixel signal based on the electrical signal generated by the conversion unit 212.
  • the control unit 500 includes a first control circuit disposed on the first substrate 20 and a second control circuit disposed on the second substrate 21, the first control circuit (first The control unit of (1) performs the above control.
  • the circuit disposed on the first substrate 20 reads the pixel signal according to the control signal from the control unit 500. I do.
  • control unit 500 controls the vertical scanning circuit 300 and the horizontal scanning circuit 400 so that only the pixel signal based on the electrical signal generated by the first photoelectric conversion unit 211 is read out.
  • the solid-state imaging device 3 When the solid-state imaging device 3 operates, a part of the light incident on the back surface of the first semiconductor layer 210 and transmitted through the first semiconductor layer 210 is reflected by the first wiring layer 221 and the first photoelectric conversion portion 211 And the second photoelectric conversion portion 212.
  • the pattern of the first wiring layer 221 differs between the position where the first photoelectric conversion unit 211 is disposed and the position where the second photoelectric conversion unit 212 is disposed. Therefore, even when uniform light is incident, the amount of light reflected by the first wiring layer 221 and incident on the first photoelectric conversion portion 211 and the amount of light reflected by the first wiring layer 221 are not equal to each other.
  • the electrical signals generated between the first photoelectric conversion unit 211 and the second photoelectric conversion unit 212 may be different.
  • the pixel signal based on the electrical signal generated by the first photoelectric conversion unit 211 is read out. Since no pixel signal is read out from the second pixel 100b, for example, the pixel signal of the second pixel 100b may be interpolated using the pixel signal read out from the first pixel 100a.
  • the second photoelectric conversion unit 212 includes either one or more of the first wiring layers 221. Since the light does not overlap, the light reaching the photoelectric conversion portion can be increased when at least one of the operation check and the characteristic check of the first substrate 20 is performed.
  • FIG. 5 schematically shows the cross-sectional structure of the solid-state imaging device 3a according to the present embodiment.
  • the solid-state imaging device 3a according to the present embodiment has a structure in which the first substrate 20a and the second substrate 21 overlap.
  • the second substrate 21 is the same as the second substrate 21 in the first embodiment.
  • the first substrate 20 a includes the first semiconductor layer 210, the first interlayer film 220, and the insulating film 260 in which the light shielding film 261 is formed.
  • the first substrate 20 a differs from the first substrate 20 in the first embodiment in that an insulating film 260 is formed on the back surface of the first semiconductor layer 210.
  • the insulating film 260 is made of an insulating material such as silicon dioxide (SiO 2 ).
  • a light shielding film 261 that shields light incident on the second photoelectric conversion portion 212 is formed.
  • the first semiconductor layer 210 is disposed between the light shielding film 261 and the first interlayer film 220 and the first wiring layer 221.
  • the light shielding film 261 is formed at a position corresponding to the second photoelectric conversion unit 212.
  • the light shielding film 261 is made of a material having higher light reflectance (lower light transmittance) than the semiconductor material forming the first semiconductor layer 210, for example, a metal material such as tungsten (W).
  • the second pixel 100 b having the second photoelectric conversion unit 212 is used as a light-shielded optical black pixel.
  • 6A to 6D show a pixel region Sp occupied by the pixel unit 200 in which the pixel 100 is disposed.
  • 6A to 6D show a state in which the pixel area Sp is viewed in plan in a direction perpendicular to the main surface of the first substrate 20a.
  • the pixel area Sp has a first pixel area Sp1 configured of the first pixel 100a and a second pixel area Sp2 configured of the second pixel 100b.
  • the second pixel region Sp2 is disposed at the end of the pixel region Sp. That is, the second pixel 100b is disposed at the end of the pixel region Sp.
  • the second pixel region Sp2 is disposed at the left end of the pixel region Sp.
  • the second pixel region Sp2 may be disposed at the right end of the pixel region Sp.
  • the second pixel region Sp2 is disposed at the lower end of the pixel region Sp.
  • the second pixel region Sp2 may be disposed at the upper end of the pixel region Sp.
  • the second pixel region Sp2 is disposed at the lower left corner of the pixel region Sp.
  • the second pixel region Sp2 may be disposed at the upper left corner, the upper right corner, or the lower right corner of the pixel region Sp.
  • the second pixel area Sp2 is disposed at the lower end of the pixel area Sp and excluding the lower left corner and the lower right corner.
  • the second pixel region Sp2 may be disposed at the upper end of the pixel region Sp and excluding the upper left corner and the upper right corner.
  • the second pixel area Sp2 may be disposed at the left end of the pixel area Sp and excluding the upper left corner and the lower left corner.
  • the second pixel region Sp2 may be disposed at the right end of the pixel region Sp and excluding the upper right corner and the lower right corner.
  • control unit 500 When operation check and characteristic check of the first substrate 20 a are performed, as in the first embodiment, only the pixel signal based on the electric signal generated by the second photoelectric conversion unit 212 is read out. Control relating to this readout is performed by the control unit 500.
  • the control unit 500 When the control unit 500 is disposed on the first substrate 20a, the control unit 500 (first control unit) performs the above control.
  • the control unit 500 includes a first control circuit disposed on the first substrate 20 a and a second control circuit disposed on the second substrate 21, the first control circuit (first The control unit of (1) performs the above control.
  • the circuit disposed on the first substrate 20a reads the pixel signal according to the control signal from the control unit 500. I do.
  • the control unit 500 controls the vertical scanning circuit 300 and the horizontal scanning circuit 400 so that only the pixel signal based on the electrical signal generated by the first photoelectric conversion unit 211 is read out.
  • the control unit 500 controls the vertical scanning circuit 300 and the horizontal scanning circuit 400 so that only the pixel signal based on the electrical signal generated by the second photoelectric conversion unit 212 is read out.
  • the control unit 500 performs control to switch between two types of modes during operation of the solid-state imaging device 3.
  • One of the two types of modes is a mode in which only a pixel signal based on the electrical signal generated by the first photoelectric conversion unit 211 is output to the outside.
  • the other of the two types of modes is a mode in which only a pixel signal based on the electrical signal generated by the second photoelectric conversion unit 212 is output to the outside.
  • the second pixel 100b can be used as an optical black pixel.
  • the control unit 500 performs control to switch between the first mode and the second mode, based on the electrical signals generated by each of the first photoelectric conversion unit 211 and the second photoelectric conversion unit 212. Only pixel signals can be read out independently.
  • the configuration of the solid-state imaging device according to the present embodiment is the same as the configuration of the solid-state imaging device 3 according to the first embodiment.
  • FIG. 7 shows a pixel area Sp occupied by the pixel unit 200 in which the pixel 100 is disposed.
  • FIG. 7 shows the pixel region Sp in plan view in a direction perpendicular to the main surface of the first substrate 20.
  • a plurality of second pixel regions Sp2 each including the second pixel 100b is included in the pixel region Sp.
  • the plurality of second pixel regions Sp2 are dispersively arranged inside the pixel region Sp. That is, the second pixels 100b are disposed at a plurality of locations inside the pixel region Sp.
  • an area other than the second pixel area Sp2 is an area formed of the first pixel 100a.
  • control unit 500 When operation check and characteristic check of the first substrate 20 are performed, as in the first embodiment, only the pixel signal based on the electric signal generated by the second photoelectric conversion unit 212 is read out. Control relating to this readout is performed by the control unit 500.
  • the control unit 500 When the control unit 500 is disposed on the first substrate 20, the control unit 500 (first control unit) performs the above control.
  • the control unit 500 includes a first control circuit disposed on the first substrate 20 and a second control circuit disposed on the second substrate 21, the first control circuit (first The control unit of (1) performs the above control.
  • the circuit disposed on the first substrate 20 reads the pixel signal according to the control signal from the control unit 500. I do.
  • the control unit 500 controls the vertical scanning circuit 300 and the horizontal scanning circuit 400 so that only the pixel signal based on the electrical signal generated by the first photoelectric conversion unit 211 is read out. Since no pixel signal is read out from the second pixel 100b, for example, the pixel signal of the second pixel 100b is interpolated using the pixel signal read out from the first pixel 100a.
  • the operation check and the characteristic check of the first substrate 20 are performed, the second photoelectric conversion of the second pixel 100b distributed and disposed in the entire pixel region is performed. A pixel signal based on the electrical signal generated by the unit 212 is read out. Therefore, operation check and characteristic check can be performed over the entire pixel area.
  • the second photoelectric conversion unit does not overlap any one or more of the first wiring layers at any position on the second photoelectric conversion unit. Therefore, the light reaching the photoelectric conversion portion can be increased when at least one of the operation check and the characteristic check of the first substrate is performed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　この固体撮像装置は、第1の基板と第2の基板とが電気的に接続されている固体撮像装置であって、前記第1の基板は、第1の半導体層と、1層または複数層の第1の配線層とを有する。前記第2の基板は、第2の半導体層と、1層または複数層の第2の配線層とを有する。前記第1の基板を平面的に見た場合に、第1の光電変換部上の全ての位置において、前記第1の光電変換部が1層または複数層の前記第1の配線層のいずれかと重なる。前記第1の基板を平面的に見た場合に、第2の光電変換部上のいずれかの位置において、前記第2の光電変換部が1層または複数層の前記第1の配線層のいずれとも重ならない。

Description

固体撮像装置および撮像装置
　本発明は、複数の画素を備え、前記画素を構成する回路要素が配置された第1の基板と第2の基板とが接続部によって電気的に接続されている固体撮像装置および撮像装置に関する。
　本願は、２０１３年８月８日に日本国に出願された特願２０１３－１６５５１１号に基づき優先権を主張し、その内容をここに援用する。
　近年、ビデオカメラや電子スチルカメラなどが広く一般に普及している。これらのカメラには、CCD（Charge Coupled Device）型や増幅型の固体撮像装置が使用されている。増幅型の固体撮像装置は、光が入射する画素の光電変換部が生成・蓄積した信号電荷を、画素に設けられた増幅部に導き、増幅部が増幅した信号を画素から出力する。増幅型の固体撮像装置では、このような画素が二次元マトリクス状に複数配置されている。増幅型の固体撮像装置には、例えばCMOS（Complementary Metal Oxide Semiconductor）トランジスタを用いたCMOS型固体撮像装置等がある。
　従来、一般的なCMOS型固体撮像装置は、二次元マトリクス状に配列された各画素の光電変換部が生成した信号電荷を行毎に順次読み出す方式を採用している。この方式では、各画素の光電変換部における露光のタイミングは、信号電荷の読み出しの開始と終了によって決まるため、行毎に露光のタイミングが異なる。このため、このようなCMOS型固体撮像装置を用いて動きの速い被写体を撮像すると、撮像した画像内で被写体が歪んでしまう。
　この被写体の歪みを無くすために、信号電荷の蓄積の同時性を実現する同時撮像機能（グローバルシャッタ機能）が提案されている。また、グローバルシャッタ機能を有するCMOS型固体撮像装置の用途が多くなりつつある。グローバルシャッタ機能を有するCMOS型固体撮像装置では、通常、光電変換部が生成した信号電荷を、読み出しが行われるまで蓄えておくために、遮光されたメモリ部を有することが必要となる。このような従来のCMOS型固体撮像装置は、全画素を同時に露光した後、各光電変換部が生成した信号電荷を全画素で同時に各メモリ部に転送して一旦蓄積しておき、この信号電荷を所定の読み出しタイミングで順次画素信号に変換して読み出している。
　ただし、従来のグローバルシャッタ機能を有するCMOS型固体撮像装置では、光電変換部とメモリ部とを同一基板の同一平面上に作りこまねばならず、チップ面積の増大が避けられない。さらに、メモリ部に蓄積された信号電荷を読み出すまでの待機期間中に、光に起因するノイズや、メモリ部で発生するリーク電流（暗電流）に起因するノイズにより信号の品質が劣化してしまうという問題がある。
　この問題を解決するために、光電変換部が形成された第1の基板と、光電変換部で生成された信号電荷（電気信号）を蓄積するメモリ部とが形成された第2の基板とを貼り合わせた固体撮像装置により、チップ面積の増大を防ぐと共にノイズを低減する方法が開示されている（例えば特許文献１参照）。
日本国特開２０１２－７９８６１号公報
　図8は、2枚の基板を貼り合わせた固体撮像装置を製造する工程の一例を示している。図8では、2枚の基板の断面が模式的に示されている。以下、図8に示す工程を説明する。
　まず、第1の基板90と第2の基板91とが用意され、両者が貼り合わされる。第1の基板90は、光電変換部911が形成された第1の半導体層910と、第1の配線層921が形成された第1の層間膜920とを有する。第2の基板91は、光電変換部911で生成された電気信号を蓄積するメモリ部（図示せず）が形成された第2の半導体層930と、第2の配線層941が形成された第2の層間膜940とを有する。第1の層間膜920と第2の層間膜940とが向かい合った状態で第1の基板90と第2の基板91とが貼り合わされる。第1の基板90と第2の基板91とが貼り合わされた状態では、第1の配線層921と第2の配線層941とは接続部950によって接続されている。
　第1の基板90の第1の半導体層910において、光電変換部911は第1の半導体層910の表面側（第1の層間膜920が形成されている側）に形成されている。第1の層間膜920と接する表面とは反対側の表面（外部に露出している表面）が第1の半導体層910の裏面である。
　貼り合わせが行われた後、光電変換部911に光が入射するように第1の半導体層910の裏面が研磨される。第1の層間膜920が非常に薄いため、一般的に、第1の半導体層910の裏面の研磨は、2枚の基板が貼り合わされた後に行われる。研磨後は、第1の半導体層910の裏面側から入射した多くの光は第1の半導体層910で吸収等されて失われるが、第1の半導体層910が薄いため、一部の光は第1の半導体層910を透過して第1の層間膜920に入射する。第1の半導体層910を透過した光が、第2の基板91の第2の半導体層930に形成されているメモリ部に入射すると信号にノイズが混入する。これを防ぐため、第1の半導体層910を透過した光を遮光するように第1の配線層921および第2の配線層941が配置されている。
　第1の基板90と第2の基板91とが貼り合わされる前に、個々の基板に対して動作確認および特性確認が行われる。動作確認とは、外部から制御信号が供給されたときに固体撮像装置が制御信号に従って動作するかどうかの確認である。特性確認とは、入射した光の光量に対して固体撮像装置で生成される信号が線形性を有するかどうかの確認である。光電変換部911に光が入射している状態で第1の基板90および第2の基板91の動作確認および特性確認が行われる。
　貼り合わせが行われる前は、第1の基板90の第1の半導体層910が厚いため、図9Aに示すように第1の半導体層910の裏面側から光が入射した場合、十分な量の光が光電変換部911に到達しない。また、図9Bに示すように第1の半導体層910の表面側（第1の層間膜920）から光が入射した場合、光が第1の配線層921によって遮光されるため、十分な量の光が光電変換部911に到達しない。上記のように十分な量の光が光電変換部911に到達しないため、第1の基板90および第2の基板91の動作確認および特性確認を十分に行うことができない。
　本発明は、上述した課題に鑑みてなされたものであって、第1の基板の動作確認および特性確認の少なくとも一方を行う際に光電変換部に到達する光を増加させることができる固体撮像装置および撮像装置を提供することを目的とする。
　本発明の第一の態様によれば、固体撮像装置は、第1の画素および第2の画素を含む画素を構成する回路要素が配置された第1の基板と第2の基板とが接続部によって電気的に接続されている固体撮像装置であって、前記第1の基板は、第1の半導体層と、前記第1の半導体層と前記第2の基板との間に配置された1層または複数層の第1の配線層と、を有する。前記第2の基板は、第2の半導体層と、前記第2の半導体層と前記第1の基板との間に配置された1層または複数層の第2の配線層と、を有する。前記第1の画素は、前記第1の半導体層に形成され、光を第1の電気信号に変換する第1の光電変換部を有する。前記第2の画素は、前記第1の半導体層に形成され、光を第2の電気信号に変換する第2の光電変換部を有する。前記第1の基板を平面的に見た場合に、前記第1の光電変換部上の全ての位置において、前記第1の光電変換部が1層または複数層の前記第1の配線層のいずれかと重なる。前記第1の基板を平面的に見た場合に、前記第2の光電変換部上のいずれかの位置において、前記第2の光電変換部が1層または複数層の前記第1の配線層のいずれとも重ならない。
　本発明の第二の態様によれば、前記第一の態様に係る固体撮像装置において、前記第1の基板は、前記第2の光電変換部に入射する光を遮光する遮光膜を有してもよい。前記遮光膜と1層または複数層の前記第1の配線層との間に前記第1の半導体層が配置されてもよい。
　本発明の第三の態様によれば、前記第一の態様に係る固体撮像装置において、前記第1の基板は、前記第2の電気信号に基づく画素信号のみを外部に出力する制御を行う第1の制御部を備えてもよい。
　本発明の第四の態様によれば、前記第三の態様に係る固体撮像装置において、前記第1の基板または前記第2の基板は、前記第1の電気信号に基づく画素信号のみを外部に出力する制御を行う第2の制御部を備えてもよい。
　本発明の第五の態様によれば、前記第一の態様に係る固体撮像装置において、前記第2の画素は、前記画素が配置された画素領域の端部に配置されてもよい。
　本発明の第六の態様によれば、前記第一の態様に係る固体撮像装置において、前記第2の画素は、前記画素が配置された画素領域の内部の複数箇所に配置されてもよい。
　本発明の第七の態様によれば、撮像装置は、前記第一の態様に係る固体撮像装置を備えてもよい。
　上記各態様に係る固体撮像装置によれば、第2の光電変換部上のいずれかの位置において、第2の光電変換部が1層または複数層の第1の配線層のいずれとも重ならないので、第1の基板の動作確認および特性確認の少なくとも一方を行う際に光電変換部に到達する光を増加させることができる。
本発明の第1の実施形態による固体撮像装置を適用した撮像装置の構成を示すブロック図である。 本発明の第1の実施形態による固体撮像装置の構成を示すブロック図である。 本発明の第1の実施形態による固体撮像装置の断面図である。 本発明の第1の実施形態による固体撮像装置が有する光電変換部と配線層の位置関係を示す平面図である。 本発明の第2の実施形態による固体撮像装置の断面図である。 本発明の第2の実施形態における画素領域を示す平面図である。 本発明の第2の実施形態における画素領域を示す平面図である。 本発明の第2の実施形態における画素領域を示す平面図である。 本発明の第2の実施形態における画素領域を示す平面図である。 本発明の第3の実施形態における画素領域を示す平面図である。 固体撮像装置の製造工程を示す断面図である。 2枚の基板を貼り合わせる前の第1の基板の断面図である。 2枚の基板を貼り合わせる前の第1の基板の断面図である。
　以下、図面を参照し、本発明の実施形態を説明する。
　（第1の実施形態）
　まず、本発明の第1の実施形態を説明する。図１は、本実施形態による固体撮像装置を適用した撮像装置の一例としてデジタルカメラの構成を示している。本発明の一態様に係る撮像装置は、撮像機能を有する電子機器であればよく、デジタルカメラのほか、デジタルビデオカメラ、内視鏡等であってもよい。図1に示すデジタルカメラ10は、レンズ部1、レンズ制御装置2、固体撮像装置3、駆動回路4、メモリ5、信号処理回路6、記録装置7、制御装置8、および表示装置9を備える。
　レンズ部1はズームレンズやフォーカスレンズを備えており、被写体からの光を固体撮像装置3の受光面に被写体像として結像する。レンズ制御装置2は、レンズ部1のズーム、フォーカス、絞りなどを制御する。レンズ部1を介して取り込まれた光は固体撮像装置3の受光面で結像される。固体撮像装置3は、受光面に結像された被写体像を画像信号に変換して出力する。固体撮像装置3の受光面には、複数の画素が行方向および列方向に2次元的に配列されている。
　駆動回路4は、固体撮像装置3を駆動し、その動作を制御する。メモリ5は、画像データを一時的に記憶する。信号処理回路6は、固体撮像装置3から出力された画像信号に対して、予め定められた処理を行う。信号処理回路6によって行われる処理には、画像信号の増幅、画像データの各種の補正、画像データの圧縮などがある。
　記録装置7は、画像データの記録または読み出しを行うための半導体メモリなどによって構成されており、着脱可能な状態でデジタルカメラ10に内蔵される。表示装置9は、動画像（ライブビュー画像）の表示、静止画像の表示、記録装置7に記録された動画像や静止画像の表示、デジタルカメラ10の状態の表示などを行う。
　制御装置8は、デジタルカメラ10全体の制御を行う。制御装置8の動作は、デジタルカメラ10が内蔵するROMに格納されているプログラムに規定されている。制御装置8は、このプログラムを読み出して、プログラムが規定する内容に従って、各種の制御を行う。
　図2は、固体撮像装置3の構成を示している。図2に示す固体撮像装置は、画素部200（画素アレイ）、垂直走査回路300、列処理回路350、水平走査回路400、出力部410、および制御部500を備えている。図2に示す各回路要素の配置位置は実際の配置位置と必ずしも一致するわけではない。
　画素部200は、2次元の行列状に配列された画素100と、列毎に設けられた電流源130とを有する。本実施形態では、固体撮像装置3が有する全画素から構成される領域を画素信号の読み出し対象領域とするが、固体撮像装置3が有する全画素から構成される領域の一部を読み出し対象領域としてもよい。読み出し対象領域は、少なくとも有効画素領域の全画素を含むことが望ましい。また、読み出し対象領域は、有効画素領域の外側に配置されているオプティカルブラック画素（常時遮光されている画素）を含んでもよい。オプティカルブラック画素から読み出した画素信号は、例えば暗電流成分の補正に使用される。
　垂直走査回路300は行単位で画素部200の駆動制御を行う。この駆動制御を行うために、垂直走査回路300は、行数と同じ数の単位回路301-1，301-2，・・・，301-n（nは行数）で構成されている。
　各単位回路301-i（i=1，2，・・・，n）は、1行分の画素100を制御するための制御信号を、行毎に設けられている信号線110へ出力する。信号線110は画素100に接続されており、単位回路301-iから出力された制御信号を画素100に供給する。図2では、各行に対応する各信号線110が1本の線で表現されているが、各信号線110は複数の信号線を含む。制御信号により選択された行の画素100の信号は、列毎に設けられている垂直信号線120へ出力される。
　電流源130は垂直信号線120に接続されており、画素100内の増幅トランジスタとソースフォロア回路を構成する。列処理回路350は、垂直信号線120に出力された画素信号に対してノイズ抑圧などの信号処理を行う。水平走査回路400は、垂直信号線120に出力されて列処理回路350によって処理された1行分の画素100の画素信号を水平方向の並びの順で時系列に出力部410へ出力する。出力部410は、水平走査回路400から出力された画素信号を増幅し、画像信号として固体撮像装置3の外部へ出力する。制御部500は制御信号を生成して垂直走査回路300および水平走査回路400へ出力し、垂直走査回路300および水平走査回路400を制御する。
　図3は固体撮像装置3の断面構造を模式的に示している。固体撮像装置3は、画素100を構成する回路要素（光電変換部、トランジスタ、容量等）が配置された2枚の基板（第1の基板20、第2の基板21）を有し、それらが重なっている。画素100を構成する回路要素は第1の基板20と第2の基板21に分散して配置されている。第1の基板20と第2の基板21とは、画素100の駆動時に2枚の基板間で電気信号を授受可能なように電気的に接続されている。
　画素100以外の垂直走査回路300、列処理回路350、水平走査回路400、出力部410、制御部500に関しては、それぞれ第1の基板20と第2の基板21のどちらに配置されていてもよい。また、垂直走査回路300、列処理回路350、水平走査回路400、出力部410、制御部500のそれぞれを構成する回路要素が第1の基板20と第2の基板21とに分散して配置されていてもよい。
　第1の基板20は、第1の光電変換部211および第2の光電変換部212が形成された第1の半導体層210と、第1の半導体層210と第2の基板21との間に配置された1層または複数層の第1の配線層221が形成された第1の層間膜220とを有する。第2の基板21は、第1の光電変換部211および第2の光電変換部212で生成された電気信号を蓄積するメモリ部（図示せず）が形成された第2の半導体層230と、第2の半導体層230と第1の基板20との間に配置された1層または複数層の第2の配線層241が形成された第2の層間膜240とを有する。
　第1の層間膜220と第2の層間膜240とが向かい合った状態で第1の基板20と第2の基板21とが貼り合わされている。第1の基板20と第2の基板21とが貼り合わされた状態では、第1の配線層221と第2の配線層241とは接続部250によって接続されている。接続部250は、第1の半導体層210を構成する半導体材料よりも導電率が高い材料、例えばアルミニウム（Al）や銅（Cu）等の金属材料で構成されている。
　第1の半導体層210は珪素（Si）等の半導体材料で構成されている。固体撮像装置3の製造時に第1の半導体層210が研磨されるので、第1の半導体層210は第2の半導体層230よりも薄い。第1の半導体層210の厚さは、例えば3μmである。第1の半導体層210において、第1の層間膜220と接する表面とは反対側の表面（外部に露出している表面）が第1の半導体層210の裏面である。
　第1の光電変換部211は、第1の半導体層210に形成され、光を第1の電気信号に変換する。第2の光電変換部212は、第1の半導体層210に形成され、光を第2の電気信号に変換する。第1の光電変換部211および第2の光電変換部212は、第1の半導体層210を構成する半導体材料とは不純物濃度が異なる半導体材料で構成されている。本実施形態では、画素100は、第1の光電変換部211が形成された第1の画素100aと、第2の光電変換部212が形成された第2の画素100bとで構成されている。第1の画素100aと、第2の画素100bとでは、第1の配線層221のパターンが異なる。第1の画素100aおよび第2の画素100bを画素部200内でどのように配置するのかについては、本実施形態では特に規定しない。
　第1の層間膜220は第1の半導体層210の表面上に形成されており、第1の半導体層210と第2の基板21との間に配置されている。第1の層間膜220は二酸化珪素（SiO2）等の絶縁材料で構成されている。第1の層間膜220の厚さは、例えば10μmである。
　第1の配線層221は、第1の層間膜220に形成され、第1の光電変換部211および第2の光電変換部212で生成された電気信号等の信号を伝送する。第1の配線層221は、第1の半導体層210を構成する半導体材料よりも光の反射率が高く（光の透過率が低く）、かつ、その半導体材料よりも導電率が高い材料、例えばアルミニウム（Al）や銅（Cu）等の金属材料で構成されている。図3に示す例では、3層の第1の配線層221が形成されている。
　第1の層間膜220において、3層の第1の配線層221はそれぞれ、第1の基板20の主面（側面よりも相対的に表面積が大きい表面）に垂直な方向に離間している。第1の配線層221は接続部250に接続されており、第1の配線層221を伝送した信号が接続部250を介して第2の基板21に転送される。また、第2の基板21内で伝送した信号を、接続部250を介して第1の配線層221に転送することも可能である。第1の層間膜220と第2の層間膜240とが向かい合った状態で第1の基板20と第2の基板21とが貼り合わされているため、第1の基板20において、第1の半導体層210と第2の基板21との間に第1の配線層221が配置されている。
　第2の半導体層230は珪素（Si）等の半導体材料で構成されている。第2の半導体層230の厚さは、例えば300～500μmである。第2の半導体層230において、第2の層間膜240と接する表面とは反対側の表面（外部に露出している表面）が第2の半導体層230の裏面である。
　第2の層間膜240は第2の半導体層230の表面上に形成されており、第2の半導体層230と第1の基板20との間に配置されている。第2の層間膜240は二酸化珪素（SiO2）等の絶縁材料で構成されている。第2の層間膜240の厚さは、例えば10μmである。
　第2の配線層241は、第2の層間膜240に形成され、第1の光電変換部211および第2の光電変換部212で生成された電気信号等の信号を伝送する。第2の配線層241は、第2の半導体層230を構成する半導体材料よりも光の反射率が高く（光の透過率が低く）、かつ、その半導体材料よりも導電率が高い材料、例えばアルミニウム（Al）や銅（Cu）等の金属材料で構成されている。図3に示す例では、3層の第2の配線層241が形成されている。
　第2の層間膜240において、3層の第2の配線層241はそれぞれ、第2の基板21の主面に垂直な方向に離間している。第2の配線層241は接続部250に接続されており、第1の基板20から接続部250を介して入力された信号を第2の基板21内で伝送する。また、第2の基板21内で伝送した信号を、接続部250を介して第1の基板20に転送することも可能である。
　上記の材料や厚さは一例である。したがって、第1の基板20および第2の基板21のそれぞれを構成する半導体層や層間膜の材料や厚さは適宜決定されてよい。また、本実施形態の例では第1の配線層221および第2の配線層241が3層ずつ形成されているが、第1の配線層221および第2の配線層241の層数は任意であり、第1の配線層221の層数と第2の配線層241の層数とが一致していなくてもよい。
　第1の基板20と第2の基板21とが貼り合わされる前に、個々の基板に対して動作確認および特性確認が行われる。第1の配線層221は、第2の光電変換部212が形成されている位置で例えば開口部が形成されるようにパターンニングされている。このため、第1の基板20の動作確認および特性確認が行われるとき、第1の半導体層210の表面側（第1の層間膜220）から入射した光の一部は第1の配線層221で反射されずに第2の光電変換部212に入射する。したがって、第1の基板20の動作確認および特性確認を行う際に光電変換部に到達する光を増加させることができる。
　一方、第1の基板20と第2の基板21とが貼り合わされた状態で固体撮像装置3が動作するとき、第1の半導体層210の裏面に入射した光のうち、第1の光電変換部211を含む第1の画素100aに入射して第1の半導体層210を透過した光は第1の配線層221で反射される。このため、第1の半導体層210を透過した光は、第2の半導体層230に形成されているメモリ部に入射しない。したがって、固体撮像装置3の動作時に、メモリ部に光が入射することにより発生するノイズを低減し、画素信号の品質を保つことができる。
　図4は、第1の光電変換部211および第2の光電変換部212と第1の配線層221との位置関係を示している。図4では、第1の基板20の主面に垂直な方向に第1の基板20を平面的に見た状態が示されている。第1の配線層221は、3層の第1の配線層221a，221b，221cで構成されている。
　第1の基板20を平面的に見た場合に、第1の光電変換部211上の全ての位置において、第1の光電変換部211が第1の配線層221a，221b，221cのいずれかと重なる。例えば、第1の光電変換部211上の点P1の位置では、第1の光電変換部211と第1の配線層221a，221bとは重ならないが、第1の光電変換部211と第1の配線層221cとが重なる。また、第1の光電変換部211上の点P2の位置では、第1の光電変換部211と第1の配線層221bとは重ならないが、第1の光電変換部211と第1の配線層221a，221cとが重なる。また、第1の光電変換部211上の点P3の位置では、第1の光電変換部211と第1の配線層221aとは重ならないが、第1の光電変換部211と第1の配線層221b，221cとが重なる。このため、第1の半導体層210の裏面側から第1の光電変換部211に入射して第1の光電変換部211を透過した光は第1の配線層221a，221b，221cのいずれかで反射される。したがって、第2の半導体層230に配置されているメモリ部を遮光することができる。
　また、第1の基板20を平面的に見た場合に、第2の光電変換部212上のいずれかの位置において、第2の光電変換部212が第1の配線層221a，221b，221cのいずれとも重ならない。例えば、第2の光電変換部212上の点P4の位置では、第2の光電変換部212と第1の配線層221a，221b，221cとは重ならない。このため、第1の半導体層210の表面側（第1の層間膜220）から入射した光の一部は第1の配線層221a，221b，221cのいずれでも反射されずに第2の光電変換部212に入射する。したがって、第2の光電変換部212で生成された電気信号に基づく画素信号に基づいて第1の基板20の動作確認および特性確認を行うことができる。
　第1の基板20を平面的に見た場合に、第2の光電変換部212上の全ての位置において、第2の光電変換部212が第1の配線層221a，221b，221cのいずれとも重ならなくてもよいし、第2の光電変換部212上の一部のみの領域内の位置において第2の光電変換部212が第1の配線層221a，221b，221cのいずれかと重なってもよい。第1の基板20を平面的に見た場合に、第2の光電変換部212において、第1の配線層221a，221b，221cのいずれとも重ならない点から構成される領域の面積が、第2の光電変換部212の全体の面積の例えば50％以上であることが望ましい。
　第1の基板20の動作確認および特性確認が行われるとき、第2の光電変換部212で生成された電気信号に基づく画素信号のみが読み出される。例えば、制御部500が第1の基板20に配置されている場合、第1の基板20の動作確認および特性確認が行われるとき、制御部500（第1の制御部）は、第2の光電変換部212で生成された電気信号に基づく画素信号のみを読み出す制御を行う。制御部500が、第1の基板20に配置された第1の制御回路と、第2の基板21に配置された第2の制御回路とを有する場合には、第1の制御回路（第1の制御部）が上記の制御を行う。
　垂直走査回路300および水平走査回路400についても、回路の全体が第1の基板20に配置されている場合と、回路が第1の基板と第2の基板とに分散して配置されている場合とがある。いずれの場合であっても、第1の基板20の動作確認および特性確認が行われるとき、第1の基板20に配置されている回路が、制御部500からの制御信号に従って、画素信号の読み出しを行う。
　また、第1の基板20と第2の基板21とが貼り合わされた後、撮像が行われるとき、第1の光電変換部211で生成された電気信号に基づく画素信号のみが読み出される。このとき、制御部500（第2の制御部）は、第1の光電変換部211で生成された電気信号に基づく画素信号のみを読み出すように垂直走査回路300および水平走査回路400を制御する。
　固体撮像装置3の動作時に第1の半導体層210の裏面に入射して第1の半導体層210を透過した光の一部が第1の配線層221で反射されて第1の光電変換部211および第2の光電変換部212に入射することがある。第1の光電変換部211が配置されている位置と、第2の光電変換部212が配置されている位置とでは、上記のように第1の配線層221のパターンが異なる。このため、均一な光が入射する場合でも、第1の配線層221で反射されて第1の光電変換部211に入射する光の量と、第1の配線層221で反射されて第2の光電変換部212に入射する光の量との違いにより、第1の光電変換部211と第2の光電変換部212とで、生成される電気信号が異なることがある。これを考慮して、本実施形態では撮像が行われるとき、第1の光電変換部211で生成された電気信号に基づく画素信号のみが読み出される。第2の画素100bからは画素信号が読み出されないので、例えば第1の画素100aから読み出された画素信号を用いて第2の画素100bの画素信号を補間してもよい。
　上述したように、本実施形態によれば、第2の光電変換部212上のいずれかの位置において、第2の光電変換部212が1層または複数層の第1の配線層221のいずれとも重ならないので、第1の基板20の動作確認および特性確認の少なくとも一方を行う際に光電変換部に到達する光を増加させることができる。
　（第2の実施形態）
　次に、本発明の第2の実施形態を説明する。図5は、本実施形態による固体撮像装置3aの断面構造を模式的に示している。図5において、図3に示した構成と同一の構成には同一の符号が付与されている。本実施形態による固体撮像装置3aは、第1の基板20aと第2の基板21とが重なった構造を有する。第2の基板21は、第1の実施形態における第2の基板21と同一である。
　第1の基板20aは、第1の半導体層210と、第1の層間膜220と、遮光膜261が形成された絶縁膜260とを有する。第1の基板20aにおいて、第1の実施形態における第1の基板20と異なる点は、第1の半導体層210の裏面上に絶縁膜260が形成されていることである。
　絶縁膜260は二酸化珪素（SiO2）等の絶縁材料で構成されている。絶縁膜260には、第2の光電変換部212に入射する光を遮光する遮光膜261が形成されている。遮光膜261と第1の層間膜220および第1の配線層221との間に第1の半導体層210が配置されている。絶縁膜260において、遮光膜261は、第2の光電変換部212に対応する位置に形成されている。遮光膜261は、第1の半導体層210を構成する半導体材料よりも光の反射率が高い（光の透過率が低い）材料、例えばタングステン（W）等の金属材料で構成されている。本実施形態では第2の光電変換部212を有する第2の画素100bが、遮光されたオプティカルブラック画素として用いられる。
　図6A～6Dは、画素100が配置された画素部200が占める画素領域Spを示している。図6A～6Dでは、第1の基板20aの主面に垂直な方向に画素領域Spを平面的に見た状態が示されている。画素領域Spは、第1の画素100aから構成される第1の画素領域Sp1と、第2の画素100bから構成される第2の画素領域Sp2とを有する。図6A～6Dのいずれにおいても、第2の画素領域Sp2は画素領域Spの端部に配置されている。すなわち、第2の画素100bは画素領域Spの端部に配置されている。
　より具体的には、図6Aでは、第2の画素領域Sp2は画素領域Spの左端に配置されている。第2の画素領域Sp2は画素領域Spの右端に配置されてもよい。図6Bでは、第2の画素領域Sp2は画素領域Spの下端に配置されている。第2の画素領域Sp2は画素領域Spの上端に配置されてもよい。
　図6Cでは、第2の画素領域Sp2は画素領域Spの左下隅に配置されている。第2の画素領域Sp2は画素領域Spの左上隅、右上隅、または右下隅に配置されてもよい。図6Dでは、第2の画素領域Sp2は、画素領域Spの下端であって左下隅と右下隅を除く部分に配置されている。第2の画素領域Sp2は、画素領域Spの上端であって左上隅と右上隅を除く部分に配置されてもよい。第2の画素領域Sp2は、画素領域Spの左端であって左上隅と左下隅を除く部分に配置されてもよい。第2の画素領域Sp2は、画素領域Spの右端であって右上隅と右下隅を除く部分に配置されてもよい。
　第1の基板20aの動作確認および特性確認が行われるとき、第1の実施形態と同様に、第2の光電変換部212で生成された電気信号に基づく画素信号のみが読み出される。この読み出しに係る制御は、制御部500によって行われる。制御部500が第1の基板20aに配置されている場合、制御部500（第1の制御部）が上記の制御を行う。制御部500が、第1の基板20aに配置された第1の制御回路と、第2の基板21に配置された第2の制御回路とを有する場合には、第1の制御回路（第1の制御部）が上記の制御を行う。
　垂直走査回路300および水平走査回路400についても、回路の全体が第1の基板20aに配置されている場合と、回路が第1の基板と第2の基板とに分散して配置されている場合とがある。いずれの場合であっても、第1の基板20aの動作確認および特性確認が行われるとき、第1の基板20aに配置されている回路が、制御部500からの制御信号に従って、画素信号の読み出しを行う。
　また、第1の基板20aと第2の基板21とが貼り合わされた後、撮像が行われるとき、第1の光電変換部211で生成された電気信号に基づく画素信号のみが読み出される。このとき、制御部500（第2の制御部）は、第1の光電変換部211で生成された電気信号に基づく画素信号のみを読み出すように垂直走査回路300および水平走査回路400を制御する。さらに、撮像の直前または直後において、オプティカルブラック画素から補正用の画素信号を取得するとき、第2の光電変換部212で生成された電気信号に基づく画素信号のみが読み出される。このとき、制御部500は、第2の光電変換部212で生成された電気信号に基づく画素信号のみを読み出すように垂直走査回路300および水平走査回路400を制御する。
　したがって、第1の基板20aと第2の基板21とが貼り合わされた後、固体撮像装置3の動作時に制御部500は、2種類のモードを切り替える制御を行う。2種類のモードの一方は、第1の光電変換部211で生成された電気信号に基づく画素信号のみを外部に出力するモードである。2種類のモードの他方は、第2の光電変換部212で生成された電気信号に基づく画素信号のみを外部に出力するモードである。
　上述したように、本実施形態によれば、第2の画素100bをオプティカルブラック画素として用いることができる。また、制御部500が第1のモードと第2のモードとを切り替える制御を行うことによって、第1の光電変換部211と第2の光電変換部212とのそれぞれで生成された電気信号に基づく画素信号のみを独立に読み出すことができる。
　（第3の実施形態）
　次に、本発明の第3の実施形態を説明する。本実施形態による固体撮像装置の構成は、第1の実施形態による固体撮像装置3の構成と同様である。
　図7は、画素100が配置された画素部200が占める画素領域Spを示している。図7では、第1の基板20の主面に垂直な方向に画素領域Spを平面的に見た状態が示されている。画素領域Spの内部には、第2の画素100bから構成される第2の画素領域Sp2が複数含まれている。複数の第2の画素領域Sp2は、画素領域Spの内部に分散的に配置されている。すなわち、第2の画素100bは画素領域Spの内部の複数箇所に配置されている。画素領域Spにおいて第2の画素領域Sp2以外の領域が、第1の画素100aから構成される領域である。
　第1の基板20の動作確認および特性確認が行われるとき、第1の実施形態と同様に、第2の光電変換部212で生成された電気信号に基づく画素信号のみが読み出される。この読み出しに係る制御は、制御部500によって行われる。制御部500が第1の基板20に配置されている場合、制御部500（第1の制御部）が上記の制御を行う。制御部500が、第1の基板20に配置された第1の制御回路と、第2の基板21に配置された第2の制御回路とを有する場合には、第1の制御回路（第1の制御部）が上記の制御を行う。
　垂直走査回路300および水平走査回路400についても、回路の全体が第1の基板20に配置されている場合と、回路が第1の基板と第2の基板とに分散して配置されている場合とがある。いずれの場合であっても、第1の基板20の動作確認および特性確認が行われるとき、第1の基板20に配置されている回路が、制御部500からの制御信号に従って、画素信号の読み出しを行う。
　また、第1の基板20と第2の基板21とが貼り合わされた後、撮像が行われるとき、第1の光電変換部211で生成された電気信号に基づく画素信号のみが読み出される。このとき、制御部500（第2の制御部）は、第1の光電変換部211で生成された電気信号に基づく画素信号のみを読み出すように垂直走査回路300および水平走査回路400を制御する。第2の画素100bからは画素信号が読み出されないので、例えば第1の画素100aから読み出された画素信号を用いて第2の画素100bの画素信号が補間される。
　上述したように、本実施形態によれば、第1の基板20の動作確認および特性確認が行われるとき、画素領域の全体に分散して配置された第2の画素100bの第2の光電変換部212で生成された電気信号に基づく画素信号が読み出される。このため、画素領域の全体にわたって動作確認および特性確認を行うことができる。
　以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。
　上記各実施形態に係る固体撮像装置によれば、第2の光電変換部上のいずれかの位置において、第2の光電変換部が1層または複数層の第1の配線層のいずれとも重ならないので、第1の基板の動作確認および特性確認の少なくとも一方を行う際に光電変換部に到達する光を増加させることができる。
　1　レンズ部
　2　レンズ制御装置
　3，3a　固体撮像装置
　4　駆動回路
　5　メモリ
　6　信号処理回路
　7　記録装置
　8　制御装置
　9　表示装置
　10　デジタルカメラ（撮像装置）
　20，20a，90　第1の基板
　21，91　第2の基板
　100　画素
　100a　第1の画素
　100b　第2の画素
　130　電流源
　200　画素部
　210，910　第1の半導体層
　211　第1の光電変換部
　212　第2の光電変換部
　220，920　第1の層間膜
　221，221a，221b，221c，921　第1の配線層
　230，930　第2の半導体層
　240，940　第2の層間膜
　241，941　第2の配線層
　250，950　接続部
　260　絶縁膜
　261　遮光膜
　300　垂直走査回路
　350　列処理回路
　400　水平走査回路
　410　出力部
　500　制御部
　911　光電変換部

Claims (7)

  1. 　第1の画素および第2の画素を含む画素を構成する回路要素が配置された第1の基板と第2の基板とが接続部によって電気的に接続されている固体撮像装置であって、
    　前記第1の基板は、
    　　第1の半導体層と、
    　　前記第1の半導体層と前記第2の基板との間に配置された1層または複数層の第1の配線層と、
    　を有し、
    　前記第2の基板は、
    　　第2の半導体層と、
    　　前記第2の半導体層と前記第1の基板との間に配置された1層または複数層の第2の配線層と、
    　を有し、
    　前記第1の画素は、前記第1の半導体層に形成され、光を第1の電気信号に変換する第1の光電変換部を有し、
    　前記第2の画素は、前記第1の半導体層に形成され、光を第2の電気信号に変換する第2の光電変換部を有し、
    　前記第1の基板を平面的に見た場合に、前記第1の光電変換部上の全ての位置において、前記第1の光電変換部が1層または複数層の前記第1の配線層のいずれかと重なり、
    　前記第1の基板を平面的に見た場合に、前記第2の光電変換部上のいずれかの位置において、前記第2の光電変換部が1層または複数層の前記第1の配線層のいずれとも重ならない
    　固体撮像装置。
  2. 　前記第1の基板は、前記第2の光電変換部に入射する光を遮光する遮光膜を有し、
    　前記遮光膜と1層または複数層の前記第1の配線層との間に前記第1の半導体層が配置されている
    　請求項１に記載の固体撮像装置。
  3. 　前記第1の基板は、前記第2の電気信号に基づく画素信号のみを外部に出力する制御を行う第1の制御部を備える
    　請求項１に記載の固体撮像装置。
  4. 　前記第1の基板または前記第2の基板は、前記第1の電気信号に基づく画素信号のみを外部に出力する制御を行う第2の制御部を備える
    　請求項３に記載の固体撮像装置。
  5. 　前記第2の画素は、前記画素が配置された画素領域の端部に配置されている
    　請求項１に記載の固体撮像装置。
  6. 　前記第2の画素は、前記画素が配置された画素領域の内部の複数箇所に配置されている
    　請求項１に記載の固体撮像装置。
  7. 　請求項１に記載の固体撮像装置を備える撮像装置。
PCT/JP2014/070182 2013-08-08 2014-07-31 固体撮像装置および撮像装置 WO2015019931A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/000,788 US9954023B2 (en) 2013-08-08 2016-01-19 Solid-state imaging device and imaging apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-165511 2013-08-08
JP2013165511A JP6184240B2 (ja) 2013-08-08 2013-08-08 固体撮像装置および撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/000,788 Continuation US9954023B2 (en) 2013-08-08 2016-01-19 Solid-state imaging device and imaging apparatus

Publications (1)

Publication Number Publication Date
WO2015019931A1 true WO2015019931A1 (ja) 2015-02-12

Family

ID=52461267

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/070182 WO2015019931A1 (ja) 2013-08-08 2014-07-31 固体撮像装置および撮像装置

Country Status (3)

Country Link
US (1) US9954023B2 (ja)
JP (1) JP6184240B2 (ja)
WO (1) WO2015019931A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10665629B2 (en) 2016-02-24 2020-05-26 Sony Corporation Imaging device for reducing luminace unevenness

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437633B2 (en) * 2014-11-06 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Depth sensing pixel, composite pixel image sensor and method of making the composite pixel image sensor
JP2017011002A (ja) * 2015-06-18 2017-01-12 ソニー株式会社 撮像素子、電子機器
CN108886043B (zh) * 2016-04-25 2023-06-30 奥林巴斯株式会社 摄像元件、内窥镜以及内窥镜***
JP7333296B2 (ja) 2020-10-08 2023-08-24 本田技研工業株式会社 ディスクブレーキ組立体用治具

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290000A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 固体撮像装置
JP2010245506A (ja) * 2009-03-19 2010-10-28 Sony Corp 半導体装置とその製造方法、及び電子機器
JP2010267680A (ja) * 2009-05-12 2010-11-25 Canon Inc 固体撮像装置
JP2012079861A (ja) * 2010-09-30 2012-04-19 Canon Inc 固体撮像装置
JP2012084693A (ja) * 2010-10-12 2012-04-26 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2012204402A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 固体撮像装置及びその製造方法
JP2013055159A (ja) * 2011-09-01 2013-03-21 Canon Inc 固体撮像装置
JP2013077678A (ja) * 2011-09-30 2013-04-25 Sony Corp 撮像素子、電子機器、並びに、製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290000A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 固体撮像装置
JP2010245506A (ja) * 2009-03-19 2010-10-28 Sony Corp 半導体装置とその製造方法、及び電子機器
JP2010267680A (ja) * 2009-05-12 2010-11-25 Canon Inc 固体撮像装置
JP2012079861A (ja) * 2010-09-30 2012-04-19 Canon Inc 固体撮像装置
JP2012084693A (ja) * 2010-10-12 2012-04-26 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2012204402A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 固体撮像装置及びその製造方法
JP2013055159A (ja) * 2011-09-01 2013-03-21 Canon Inc 固体撮像装置
JP2013077678A (ja) * 2011-09-30 2013-04-25 Sony Corp 撮像素子、電子機器、並びに、製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10665629B2 (en) 2016-02-24 2020-05-26 Sony Corporation Imaging device for reducing luminace unevenness

Also Published As

Publication number Publication date
JP2015035492A (ja) 2015-02-19
US20160133664A1 (en) 2016-05-12
US9954023B2 (en) 2018-04-24
JP6184240B2 (ja) 2017-08-23

Similar Documents

Publication Publication Date Title
JP6369233B2 (ja) 固体撮像素子及びその信号処理方法、並びに電子機器
JP6045156B2 (ja) 固体撮像装置
JP5820620B2 (ja) 固体撮像装置、撮像装置、および信号読み出し方法
US20130092820A1 (en) Solid-state imaging device and imaging device
US9807330B2 (en) Solid-state imaging device and imaging apparatus
US9954023B2 (en) Solid-state imaging device and imaging apparatus
JP2017183658A (ja) 固体撮像素子、撮像装置、および電子機器
JP2012248953A (ja) 固体撮像装置、撮像装置、および信号読み出し方法
KR102651181B1 (ko) 촬상 소자 및 촬상 장치
KR101661764B1 (ko) 고체 촬상 장치, 그 제조 방법, 및 전자기기
WO2013051451A1 (ja) 固体撮像素子および電子機器
JP2012104537A (ja) 固体撮像装置とその製造方法、及び電子機器
WO2014196255A1 (ja) 半導体装置、固体撮像装置、および撮像装置
JP2012049431A (ja) 固体撮像装置および電子機器
JP2013009294A (ja) 固体撮像装置、撮像装置、および信号読み出し方法
JP2014154643A (ja) 積層型固体撮像装置および撮像装置
JP5791982B2 (ja) 固体撮像装置、撮像装置、および信号読み出し方法
US9277151B2 (en) Solid-state image sensor with an effective pixel area, and image pickup apparatus
JP2023181484A (ja) 撮像素子
JP5814634B2 (ja) 補正処理装置、撮像装置および補正処理方法
TW202116060A (zh) 固體攝像元件及電子機器
JP5893372B2 (ja) 固体撮像装置、撮像装置、および信号読み出し方法
CN114127941A (zh) 固态图像传感器
JP2013168720A (ja) 固体撮像装置および撮像装置
WO2022080467A1 (ja) 撮像素子、及び、撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14834778

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14834778

Country of ref document: EP

Kind code of ref document: A1