WO2014162627A1 - 半導体プロセス用キャリア - Google Patents

半導体プロセス用キャリア Download PDF

Info

Publication number
WO2014162627A1
WO2014162627A1 PCT/JP2013/079477 JP2013079477W WO2014162627A1 WO 2014162627 A1 WO2014162627 A1 WO 2014162627A1 JP 2013079477 W JP2013079477 W JP 2013079477W WO 2014162627 A1 WO2014162627 A1 WO 2014162627A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
semiconductor
semiconductor process
carrier
small
Prior art date
Application number
PCT/JP2013/079477
Other languages
English (en)
French (fr)
Inventor
太郎 板谷
石井　裕之
佳之 天野
恒幸 林
Original Assignee
独立行政法人産業技術総合研究所
Ｃａｒｒｉｅｒ Ｉｎｔｅｇｒａｔｉｏｎ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 独立行政法人産業技術総合研究所, Ｃａｒｒｉｅｒ Ｉｎｔｅｇｒａｔｉｏｎ株式会社 filed Critical 独立行政法人産業技術総合研究所
Priority to US14/781,757 priority Critical patent/US20160042988A1/en
Priority to EP13880950.4A priority patent/EP2983199B1/en
Publication of WO2014162627A1 publication Critical patent/WO2014162627A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25J—MANIPULATORS; CHAMBERS PROVIDED WITH MANIPULATION DEVICES
    • B25J15/00—Gripping heads and other end effectors
    • B25J15/0014—Gripping heads and other end effectors having fork, comb or plate shaped means for engaging the lower surface on a object to be transported
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting

Definitions

  • the present invention relates to a semiconductor process carrier for performing various processes of a small-diameter or atypical semiconductor substrate (small substrate) in a semiconductor manufacturing apparatus corresponding to a large-diameter silicon substrate.
  • a means capable of performing a process on a small-diameter semiconductor substrate or an odd-shaped substrate without replacing or modifying the transport system or processing system of the semiconductor manufacturing apparatus is economical. And versatility are strongly demanded.
  • a pocket shape such as counterbore processing has been formed on a substrate that is suitable for the transport system of process equipment, and a small-diameter semiconductor substrate has been mounted in it to adapt to the equipment transport system (for example, JP-A-10-79418: Patent Document 1).
  • various devices such as a variety of temporary fixing agents, adhesive materials, and simple affixing to an adaptive substrate with wax or the like have been made.
  • Patent Document 1 relates to transport of a substrate for exposure or a photomask, and corresponds to a situation where the substrate is transported in a state of being “mounted” on a transport adapter.
  • a general semiconductor manufacturing apparatus in order to realize the positional accuracy, it is difficult to apply to a general semiconductor manufacturing apparatus because “it is provided with a regulating member that regulates the periphery of the substrate”. This is because in a general semiconductor manufacturing apparatus, a semiconductor substrate is transported, processed, or processed using vacuum chucking or an electrostatic chuck. This is because, when the direction and the top and bottom are reversed, the installed semiconductor substrate may drop or it may be necessary to withstand high temperatures.
  • Patent Document 2 is a patent relating to a device sealing method using a polyimide film, and Japanese Patent Laid-Open No. 9-162247.
  • Patent Document 3 is a patent regarding a mounting method using a polyimide tape
  • Patent Laid-Open No. 2002-134567 is a patent regarding a polyimide base film used for mounting, and Japanese Patent Laid-Open No. 2003-34736.
  • Patent Publication is a patent related to a TAB tape using a polyimide film, and Japanese Patent Application Laid-Open No.
  • Patent Document 6 is a patent related to a method of mounting a chip on a polyimide tape.
  • No. 2006-518930 Patent Document 7) discloses a polyimide film and electrical conductivity. Is a patent on the method of electrostatic chucking by installing the composite substrate in the device, and is intended for general transport, process and processing in semiconductor manufacturing equipment, which is the problem to be solved by the present invention There is no.
  • JP-A-10-79418 Japanese Patent Laid-Open No. 5-114618 JP-A-9-162247 JP 2002-134567 A JP 2003-34736 A JP 2004-7160 A JP 2006-518930 A
  • the present invention is to perform a process such as transporting and processing a small-diameter or odd-shaped semiconductor substrate (small substrate) with a semiconductor manufacturing apparatus corresponding to a large-diameter silicon substrate without modification.
  • An object of the present invention is to provide a semiconductor process carrier that can be used in a general semiconductor manufacturing process by enabling high temperature processes such as SiC and GaN, which have been attracting attention in recent years and are expected as semiconductor materials. .
  • the present invention provides a processing that enables a transfer base portion made of a semiconductor substrate to hold a small substrate having a smaller diameter than that of the transfer base portion or different from the transfer base portion.
  • the semiconductor process carrier configured as described above, an opening is formed in the transfer base, and a polyimide film is attached to the bottom so as to cover the opening.
  • the carrier for semiconductor processing has a structure in which electrostatic chucking is performed at a predetermined position in a semiconductor manufacturing apparatus together with the small substrate held by applying a high voltage of 1 kV or more through the polyimide film. To do.
  • the opening is formed by an air spindle type grinding method or an ultrasonic processing method.
  • the polyimide film has a thickness of 50 microns or less.
  • the small substrate is detachably inserted and accommodated on the opposite side of the opening to the side where the polyimide film is mounted, and is conveyed or rotated in the semiconductor manufacturing apparatus. It has the structure which consists of the board
  • the present invention further includes a semiconductor configured by processing a transfer base portion made of a semiconductor substrate so as to hold a small substrate having a smaller diameter than the transfer base portion or a different type of substrate from the transfer base portion.
  • the substrate insertion portion that is processed so as to be able to hold the small substrate so that the small substrate is detachably inserted and accommodated, and is not dropped by conveyance or rotation in the semiconductor manufacturing apparatus.
  • the structure including the substrate insertion portion and the substrate housing portion is formed by an air spindle type grinding method or an ultrasonic processing method.
  • the structure including the substrate insertion portion and the substrate housing portion includes an attachment / detachment portion structure that partially covers a space formed by the structure and allows the small substrate to be attached / detached obliquely from above.
  • the structure including the substrate insertion portion and the substrate housing portion and the transfer base portion are formed by bonding using surface activation bonding by plasma irradiation.
  • the structure including the substrate insertion portion and the substrate housing portion is made of silicon.
  • the structure including the transfer base portion, the substrate insertion portion, and the substrate housing portion is made of a compound semiconductor material different from silicon.
  • the present invention is characterized in that the semiconductor process carrier is provided with holes for vacuum-fixing or cooling the small substrate. The processing that can hold the small substrate is realized by a semiconductor process.
  • the semiconductor process carrier By using the semiconductor process carrier according to the present invention, it becomes possible to apply a process such as a transfer system or processing for a small substrate to a large-diameter silicon substrate or a semiconductor manufacturing apparatus compatible with a high-temperature semiconductor process without modification. No special modification of semiconductor manufacturing equipment is required.
  • vacuum chucks and electrostatic chucks for the transport base part that constitutes the present invention enable even a small substrate to be fixed by suction or covering. Can be prevented from falling or misaligned, and a high temperature process is also possible. By taking advantage of these advantages, it becomes easy to apply semiconductor manufacturing equipment that supports large-diameter silicon substrates and semiconductor manufacturing equipment that supports high temperatures to processes using small substrates without modification, thereby reducing production costs.
  • the semiconductor process carrier according to the present invention is composed of a silicon substrate based on a large-diameter silicon wafer such as 6, 8 inches, etc., which has been proven as an object of a semiconductor manufacturing apparatus, ceramic material, metal material, and general glass can be used. Compared to the case of using materials other than silicon and semiconductors at the beginning, physical constants such as elastic modulus, specific gravity, and thermal expansion coefficient are almost the same as those of silicon, and therefore troubles in the transport system and processing system are unlikely to occur. Further, since the reflection condition of the silicon surface can be used as it is, there is an advantage that it is easy to detect a marker serving as a positioning reference on the semiconductor process carrier.
  • the structure equipped with a hole for vacuum suction fixation allows the small substrate to be fixed to the transfer arm during transfer, and also to be fixed to the stage during processing and processing, so it can be prevented from falling off or falling. Further, it is possible to prevent a decrease in accuracy during exposure. And, by setting the marker position as a positioning reference to a highly accurate position (X, Y ⁇ 200 ⁇ m, ⁇ ⁇ 1 degree) with respect to the notch or orientation flat of the base substrate, batch processing by automatic alignment becomes possible. Process throughput is greatly increased.
  • the polyimide film in the configuration in which the polyimide film is mounted on the transport base portion, the polyimide film can be almost regarded as an insulator, so that the small substrate can be directly adsorbed and fixed by the electrostatic force of the electrostatic chuck.
  • the following numerical values have been confirmed in experiments by the distance between the silicon and the electrostatic chuck when 1.0 kV is applied. It is 90 [gf / cm 2 ] at 50 ⁇ m, 12.6 [gf / cm 2 ] at 100 ⁇ m, 4.4 [gf / cm 2 ] at 200 ⁇ m, and 2.7 [gf / cm 2 ] at 300 ⁇ m.
  • an apparatus that requires a He cooling function such as an etching apparatus is empirically required to have a force of 15 [gf / cm 2 ] or more. Is necessary, it is effective to set the thickness of the polyimide film to 50 ⁇ m or less.
  • the semiconductor process carrier according to the present invention can be bonded to the transport base portion using the substrate insertion portion and the substrate housing portion as a base by bonding using surface activated bonding by plasma irradiation. Therefore, a mechanism for fixing / detaching the small substrate can be provided.
  • the semiconductor substrate is placed concentrically on a disk-shaped rotating body, and the ion implantation apparatus for implanting ions while rotating or the ion implantation apparatus for implanting ions while moving the wafer up and down. Can also be used without modification.
  • a carrier having a fixing method that has heat resistance and can withstand centrifugal force is effective.
  • a carrier that has been counterbored by grinding is used in a high-temperature process step, there is a problem that the silicon carrier breaks due to residual strain.
  • a silicon carrier using polyimide has only heat resistance up to about 500 ° C. Therefore, for example, a structure obtained by punching a C-shaped structure on a silicon substrate is joined by the technique to manufacture a semiconductor process carrier according to the present invention (see FIG. 5), and a heating cycle test (at a heating temperature of 1000 ° C.).
  • FIG. 1 is a sectional view for explaining a first embodiment of a carrier for semiconductor processing according to the present invention.
  • FIG. 2 is an explanatory cross-sectional view illustrating a state in which a sample is mounted and adsorbed on the first embodiment of the carrier for semiconductor processing according to the present invention.
  • FIG. 3 is a plan view of the first embodiment of the carrier for semiconductor processing according to the present invention.
  • FIG. 4 relates to a semiconductor process carrier according to a second embodiment of the present invention, and relates to a structure that allows a small substrate to be prevented from dropping due to conveyance or rotation in a manufacturing apparatus, and that allows the small substrate to be attached and detached.
  • FIG. 5 relates to the third embodiment of the carrier for semiconductor processing according to the present invention, so that the small substrate does not fall due to conveyance or rotation in the manufacturing apparatus, and the small substrate is mounted and detached and used at a high temperature.
  • the possible structures are shown, (a) is a plan view, (b) is a cross-sectional view at position B showing the form of the substrate insertion part, and (c) is a cross-sectional view at position C showing the form of the substrate housing part.
  • FIG. 5 relates to the third embodiment of the carrier for semiconductor processing according to the present invention, so that the small substrate does not fall due to conveyance or rotation in the manufacturing apparatus, and the small substrate is mounted and detached and used at a high temperature.
  • the possible structures are shown, (a) is a plan view, (b) is a cross-sectional view at position B showing the form of the substrate insertion part, and (c) is a cross-sectional view at position C showing the form of the substrate housing part.
  • FIG. 6 relates to a fourth embodiment of the carrier for semiconductor processing according to the present invention, so that the small substrate does not fall due to conveyance or rotation in the manufacturing apparatus, and the small substrate is mounted and detached and used at a high temperature.
  • A is a plan view
  • (b) is a cross-sectional view at position B showing the form of the substrate insertion part
  • (c) is a cross-sectional view at position C showing the form of the substrate housing part
  • (d) ) Is a longitudinal sectional view at position A for explaining the movement of the opening / closing piece.
  • FIG. 7 is an explanatory view showing an experimental result regarding processing of a space formed inside an opening or a structure in a semiconductor process carrier according to the present invention, and (a) shows a polishing stage accuracy in a stage parallelism of a polishing apparatus.
  • B a photograph of a blueprint that changes to a drawing
  • C a photo of a prototype
  • D a parallelism measurement result
  • e a photo of a blueprint that changes to a drawing
  • f a photo of a prototype
  • FIG. 2 is a view showing a surface that is subjected to counterboring for the purpose of reducing the surface roughness in silicon grinding by precision polishing, the processing shape is counterboring, and the roughness is 0.183 ⁇ m.
  • FIG. 2 is a view showing a surface that is subjected to counterboring for the purpose of reducing the surface roughness in silicon grinding by precision polishing, the processing shape is counterboring, and the roughness is 0.183 ⁇ m.
  • FIG. 8 is an example of processing a space formed inside an opening or a structure in a semiconductor processing carrier according to the present invention, wherein (a) is a one-side contact, (b) is a two-side contact, (c) and ( d) is an explanatory view showing an example of three-side contact.
  • FIG. 9 shows still another embodiment of the carrier for semiconductor processing according to the present invention.
  • the mechanism for holding a small substrate is an insulator, electrode, insulator, charge storage layer realized by a semiconductor process, It is explanatory drawing provided after laminating
  • the present invention has a chemical resistance, a heat resistance, an abrasion resistance, and a low outgas in cleaning, the polyimide film 2 having excellent characteristics for semiconductor processes and a semiconductor manufacturing corresponding to a large-diameter silicon substrate It is comprised from the base part 1 for conveyance processed about large diameter silicon substrates, such as 6-8 inches utilized by an apparatus.
  • the semiconductor process carrier according to the present invention has a predetermined shape in which a small substrate (for example, a sapphire substrate 4 described later) is accommodated on an insulating polyimide film 2 with a thickness of 50 ⁇ m or less as shown in FIG.
  • the transfer base portion 1 made of a silicon substrate, which is a frame body in which the opening portion 10 is formed, is placed and configured.
  • the polyimide film 2 and the transport base 1 are bonded to each other by being heated to 300 to 400 ° C.
  • the adhesive has thermosetting, melt-adhesive, or thermoplastic properties, and is bonded by an adhesive portion 3 made of a heat-resistant adhesive such as an epoxy or solvent-soluble polyimide material.
  • the polyimide film 2 is formed with holes 5 for vacuum suction fixing a small substrate at a predetermined position in the semiconductor manufacturing apparatus or cooling in the semiconductor manufacturing apparatus.
  • the transfer base 1 is preferably a standard silicon wafer having a diameter of 6 to 12 inches, for example, from the viewpoint of versatility.
  • the small substrate refers to one having a smaller diameter than the transfer base unit 1 or a different type (for example, rectangular shape) different from the wafer shape of the transfer base unit 1.
  • Examples of the small substrate include a GaN substrate, a SiC substrate, a GaAs substrate and the like in addition to the sapphire substrate 4 exemplified in the present embodiment.
  • the sapphire substrate 4 exemplified as a small substrate is accommodated in an opening 10 having a predetermined shape formed in the transport base 1.
  • the opening 10 formed in the transport base 1 includes a first fulcrum 11 that supports an orientation flat surface formed along the crystal orientation of the sapphire substrate 4, and the first fulcrum 11.
  • a second fulcrum 12 that supports the sapphire substrate 4 from a position that is perpendicular to the first fulcrum 11 is provided.
  • sucked on a stage may be formed in the position of an orientation flat or a notch on the conveyance base part 1.
  • the transport base portion 1 when the sapphire substrate 4 is accommodated in the opening 10 of the transport base portion 1, the transport base portion 1 is made of silicon even if the sapphire substrate 4 is included. Since it consists of a substrate, it is attracted to the electrostatic chuck stage 6 by applying an electric field to the electrostatic chuck stage 6 as an electric field generator in the semiconductor manufacturing apparatus.
  • the electric field applied for the electrostatic chuck may be 1 kV, for example.
  • the adsorption to the electrostatic chuck stage 6 is maintained by the remaining electrostatic force. Further, after performing a predetermined process in the semiconductor manufacturing apparatus, it is possible to peel off the electrostatic chuck stage 6 by applying a reverse electric field to cancel the remaining electrostatic force.
  • the polyimide usually refers to an aromatic polyimide in which aromatic compounds are directly linked by an imide bond, and since the aromatic has a conjugated structure through the imide bond, it has a rigid and strong molecular structure and an imide bond. Since it has a strong intermolecular force, it has the highest level of thermal, mechanical, and chemical properties in a polymer, and is therefore suitable for use as a member constituting the present invention.
  • a Kapton (registered trademark) -based polyimide film manufactured by DuPont is obtained by polycondensation of an aromatic tetrabasic acid and an aromatic diamine and has the following characteristics. Suitable for use as a member. 1) The mechanical properties at room temperature hardly change even in the high temperature region.
  • PPS polyphenylene sulfide
  • PAR polyarylate
  • PSF polysulfone
  • PES polyethersulfone
  • LCP liquid crystal polyester
  • a heat-resistant plastic having a short-term heat resistance of 200 ° C. or higher and a long-term heat resistance of 150 ° C. or higher can be used as a member constituting the present invention.
  • the processing of the opening 10 of the transport base 1 is achieved by an air spindle method, an ultrasonic method, and other various methods.
  • flatness and dimensional accuracy are required for processing and processes by a semiconductor manufacturing apparatus, but there is a powerful air spindle method for realizing them, and as shown in FIG.
  • the dimensional accuracy is 10 microns or less, and the surface roughness is 0.2 microns or less.
  • ultrasonic processing is also a powerful method depending on the application.
  • MEMS micromachine system
  • an etching method called the Bosch method that realizes a high aspect ratio of a cross section perpendicular to the substrate is used. Dimensional accuracy is shape dependent.
  • the present invention has a small substrate (not shown) on the side opposite to the side where the polyimide film 2 of the opening 10 is mounted.
  • the structure 7 including the substrate insertion portion 7b and the substrate housing portion 7c is, for example, made of a material made of silicon and combined with two members of the cover portion 71 and the spacer portion 72 while being processed into a predetermined shape, as shown in FIG. It is formed in such a substantially C shape in plan view.
  • a substrate insertion portion 7b serving as a detachable insertion port for a small substrate and a substrate accommodating portion 7c for accommodating the small substrate in the structure 7.
  • it can be formed by an air spindle type grinding method or an ultrasonic processing method which is a method of forming the conveyance base portion 1 in the first embodiment.
  • a space formed by the structure 7 is partially covered by the cover portion 71, and the spacer portion 72 is processed so that the small substrate can be attached and detached from obliquely upward (
  • the structure 7 can also be composed of sapphire, GaN, SiC, GaAs, or the like, which is a compound semiconductor material different from silicon. Further, a slice or the like can be bonded onto the transfer base unit 1 through surface activation bonding by plasma irradiation of the silicon surface. Specifically, the structure 7 and the transport base 1 are subjected to surface activation treatment by plasma irradiation, and then bonded by being pressurized or heated to be brought into close contact with each other. And the structure 7 is the 1st fulcrum which supports the orientation flat surface formed along the crystal orientation of a small board
  • the present invention has a transfer base portion 1a made of a large-diameter silicon substrate, and a small substrate (not shown) that is formed on the transfer base portion 1a.
  • a semiconductor process carrier comprising: a substrate insertion portion 7b which is inserted and accommodated and is not dropped by conveyance or rotation in a semiconductor manufacturing apparatus; and a substantially C-shaped structure body 7 in plan view comprising a substrate accommodation portion 7c. is there.
  • a difference from the configuration of the semiconductor process carrier in the first embodiment and the second embodiment is that the polyimide film 2 is not required, and the transfer base portion 1a is provided with the opening 10. It is the point which is constituted without.
  • the semiconductor process carrier according to the third embodiment since the polyimide film 2 is not required, the small substrate is fixed by vacuum suction at a predetermined position in the semiconductor manufacturing apparatus or cooled in the semiconductor manufacturing apparatus. Are formed in the transport base 1a.
  • the joining method to the base part 1 is realizable by the same method as 2nd Embodiment.
  • the structure 7 can be made of sapphire, GaN, SiC, GaAs, or the like, which is a compound semiconductor material different from silicon, in addition to silicon.
  • Fourth Embodiment Also, as shown in FIG.
  • the present invention can be opened and closed via an elastic member such as a metal spring 8 instead of the substantially C-shaped structure 7 in plan view in the third embodiment.
  • This is a semiconductor process carrier constituted by the ring-shaped structure 7a.
  • the structure 7 can be made of sapphire, GaN, SiC, GaAs, or the like, which is a compound semiconductor material different from silicon, in addition to silicon.
  • the opening / closing piece 7a1 that enables the structure 7a to be opened and closed can be made of plastic.
  • a plurality of types of semiconductor process carriers from the first embodiment to the fourth embodiment are realized, so that transport in a semiconductor manufacturing apparatus such as exposure, ion implantation, etching, deposition, bonding, etc. It is possible to flexibly meet the requirements of the processes that are performed together. 1) Although the acceleration and rotation at the time of conveyance are small, the exposure apparatus is finally required to have severe positional accuracy.
  • the semiconductor process carrier of the second embodiment is effective.
  • an ion implantation apparatus is provided with a mechanism capable of various rotations during ion implantation in order to achieve in-plane uniformity. Furthermore, acceleration and centrifugal force are often applied in the process. Therefore, not only is the small substrate placed on the opening, but the structure in which the small substrate is covered and fixed by the structure is promising.
  • the carrier was shown to be effective.
  • the electrostatic chuck is usually used for holding the silicon carrier in the etching apparatus, it is necessary that the carrier itself can cope with the electrostatic chuck. In addition, the holding state needs to be maintained in processing and processes. Therefore, it is understood that the structure in which the small substrate is electrostatically chucked via the polyimide film is effective, and the semiconductor process carriers of the first and second embodiments are effective.
  • Thin film deposition devices such as CVD and sputtering need to withstand the transport system and the temperature at the time of deposition, and the high temperature resistance characteristics of the polyimide film are alive. Therefore, it is understood that both the semiconductor process carriers of the first embodiment and the fourth embodiment are effective.
  • Example 1 ⁇ Process 1> In manufacturing the transfer base portion, holes were drilled by the air spindle method. At this time, at least two fulcrums on the punched surface so that the reference of the base substrate (notch or orientation flat) and the reference of the mounted wafer (orientation flat) can achieve X, Y ⁇ 200 ⁇ m and ⁇ ⁇ 1 degree in positional accuracy. Is processed.
  • the two fulcrum points are a fulcrum point of the orientation flat surface and a fulcrum point orthogonal to the orientation flat surface (see FIG. 3).
  • ⁇ Process 2> In processing the polyimide film, laser processing was performed.
  • ⁇ Process 3> In adjusting the adhesive solution, a solvent-soluble polyimide solution was added and diluted, and mixed with a rotating and rotating mixer to adjust the concentration of the polyimide adhesive solution.
  • ⁇ Process 4> When applying the adhesive by spin coating (entire surface coating), a double-sided tape used in the polishing process is applied to a SEMI standard 6-inch silicon substrate, and a thermal release sheet is pasted thereon, as described above. The transport base portion for transport thus prepared was washed and pasted.
  • Solvent-soluble polyimide for adhesion was applied with a spin coater. After coating, it was heated and dried using a hot plate, and finally dried at high temperature. The solvent is volatilized by heating.
  • Example 2 ⁇ Process 1> In manufacturing the transfer base portion, holes were drilled by the air spindle method. ⁇ Process 2> In processing the polyimide film, laser processing was performed.
  • ⁇ Process 3> In adjusting the adhesive solution, a solvent-soluble polyimide solution was added and diluted, and mixed with a rotating and rotating mixer to adjust the concentration of the polyimide adhesive solution.
  • ⁇ Process 4> The adhesive was applied (partially stretched) by screen printing.
  • the peel strength measured by peeling the polyimide film in the direction of 180 degrees with a tensile tester was 250 gf / cm or more.
  • the carrier for semiconductor processing according to this example was evaluated using an exposure apparatus (Nikon NSR2205i12D) using a mercury lamp i-line (365 nm) as a light source. Specifically, a small substrate that is formed by spin-coating a positive photoresist (GXR602 manufactured by AZ) on a 3 inch silicon substrate is installed on the entire surface, and is adsorbed and fixed by an electrostatic chuck in an exposure apparatus, and then an exposure stage. With the vacuum chucked above, the pattern was baked by exposure under the condition of an exposure amount of 80 mJ / cm 2 . Thereafter, paddle development was performed with an aqueous 2.38% tetramethylammonium hydroxide solution.
  • the intended resist pattern was formed, and the adhesive strength to the 3-inch silicon substrate was maintained without erosion of the temporary fixing agent by the developer. Further, as a result of measuring the flatness of the surface of the small substrate after the adsorption, a flatness within 5 ⁇ m was obtained, and it was found that flatness equivalent to that of normal wafer conveyance was realized. In verification of the lithography process, it was confirmed that patterns having a line width and a space width of 1.0 ⁇ m and 1.2 ⁇ m were formed satisfactorily.
  • Example 3 Particularly for the production of a heat-resistant silicon carrier, see FIGS. 5 and 6 ⁇ Process 1> In manufacturing the structure including the substrate insertion portion and the substrate housing portion, holes were formed by an air spindle method, and the silicon substrate was cut into a C shape.
  • the two fulcrum points are a fulcrum point of the orientation flat surface and a fulcrum point orthogonal to the orientation flat surface (for example, see FIG. 3).
  • suction holes were formed in the transfer base substrate.
  • the surface should be free from dust of 1 ⁇ m or more.
  • ⁇ Process 3> In ionizing the silicon surface, the silicon substrate of the transfer base and the surface of the structure, particularly the substrate housing portion, were activated with ions.
  • ⁇ Process 4> The transfer base substrate and the substrate housing portion were heated and pressurized, and further plasma bonding was performed. At this time, the alignment accuracy can be increased by creating a dedicated jig.
  • ⁇ Process 5> Further, as ionization of the silicon surface, the surfaces of the structure, particularly the substrate housing portion and the substrate insertion portion, were activated with ions.
  • ⁇ Process 6> The substrate housing portion and the substrate insertion portion were heated and pressurized, and further plasma bonding was performed.
  • the alignment accuracy can be increased by creating a dedicated jig.
  • the heat-resistant carrier or the like is composed of a conductor (silicon, compound wafer), it does not attract a small substrate from the semiconductor device (electrostatic chuck). In other words, if there is a conductor, the electric field does not reach the small substrate above it, so it cannot be attracted.
  • a method of attaching a thin film material having a heat resistant temperature not lower than polyimide and not more than 50 ⁇ m and not a conductor (silicon, compound wafer) between a semiconductor device (electrostatic chuck) and a small substrate is conceivable, the glass is broken. Therefore, it cannot be used. Therefore, as shown in FIG.
  • the present invention has a structure in which a charge storage layer 103 including a dielectric material 106 and wiring layers 104 and 105 are stacked on a silicon substrate serving as a transfer base 101.
  • the semiconductor processing carrier formed by bonding 108 is also included in the range.
  • a charge storage layer 103 is laminated on a silicon substrate as the transfer base 101 via an insulating layer 102 such as SiO 2 , and the charge storage layer 103 includes external terminals of V + and V ⁇ .
  • Wiring layers 104 and 105 are provided, and a structure body 108 including a substrate insertion portion and a substrate housing portion is bonded onto the charge storage layer 103.
  • the small substrate 107 is attracted to the wiring layers 104 and 105 via the thin dielectric 106. Even after the external voltage is cut off, the adsorptive power is maintained by the accumulated charges in the charge accumulation layer 103. Since the silicon carrier and the inside of the semiconductor manufacturing apparatus can be adsorbed by the electrostatic chuck stage, as a result, the small substrate is adsorbed to the semiconductor device.
  • the process of a compound semiconductor substrate using a small-diameter semiconductor substrate is realized by the semiconductor process carrier according to the present invention, so that no line modification is required. Furthermore, the change of the substrate dimension can be dealt with by changing the semiconductor process carrier according to the present invention.
  • line remodeling a large expense of tens of millions of yen to 100 million yen and a period of three months or more from ordering to delivery / operation check is usually required as a device remodeling period. Therefore, the use of the semiconductor process carrier according to the present invention leads to a manufacturing period and a significant cost reduction.
  • the present invention can be applied not only to semiconductor parts but also to the extent that does not affect the processed members when processing mounted parts, machine parts, and the like.
  • the transfer base portion made of a semiconductor substrate constituting the present invention can be constituted based on a large-diameter silicon substrate, or based on a compound semiconductor substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

　小径の半導体基板（小基板）のプロセスを、大口径シリコン基板に対応する半導体製造装置を用いて行う時に、寸法の違いを解消するアダプタープレート上に小基板を吸着固定することにより、垂直方向や反転方向になっても小基板が落ちないアダプタを提供する。　小基板を大口径シリコン基板に対応した半導体製造装置に適用するため、大口径シリコン基板からなる搬送ベース部（１）に開口部（１０）を穴加工により施し、その裏面にポリイミドフィルム（２）を接着して張り付けて、小基板に対する真空チャックと静電チャックを可能とし、さらに、開口部（１０）を部分的に覆って小基板を挿入し、収容する基板挿入部（７ｂ）及び基板収容部（７ｃ）からなる構造体（７）を備える構造にすることで、搬送とプロセスを可能とする。

Description

半導体プロセス用キャリア
　本発明は、小口径又は異型の半導体基板（小基板）の各種プロセスを、大口径シリコン基板に対応する半導体製造装置において行うための半導体プロセス用キャリアに関する。
　半導体デバイス及び回路の製造において、微細化を始めとする生産技術の高度化は、主としてシリコンデバイスに対して行われてきた。シリコンデバイスの生産技術の高度化は、基板サイズの拡大と加工寸法の微細化が一体として推進され、技術の高度化と製造コストの低減が同時に進んできた。
　シリコン以外の化合物半導体の産業規模は２０００年まで、シリコンデバイスに対して１％以下に留まっていたが、２０１０年を越えるとＧａＮ系材料を用いたＬＥＤ産業の成長や、ＳｉＣ系材料を用いたパワーデバイスの実用化、ＧａＡｓ系材料を用いたスマートフォンに代表される無線デバイス市場が拡大することにより、シリコンデバイスに対して１％を越え、今後はその割合が拡大することが予想されている。これらの化合物半導体デバイス用半導体基板の寸法は今後、６インチ化や８インチ化が視野に入るようになるものの、通常４インチ以下であり、このため小口径基板に対応出来る高度な生産技術が必要とされている。また、マイクロマシンシステムやナノマシンシステムでは、旧世代の６インチ以下の小口径のウエハに対応する製造装置が多用されている。さらに３次元実装等の後工程における長方形の半導体基板のような異型ウエハやチップに対応できるセンサ技術も必要とされている。
　しかし現状、基板寸法を変更する度に、装置の搬送系や加工系の交換または改造を必要とし、しかも１台の半導体製造装置の改造では留まらず、全ての製造工程装置の搬送系と加工系を改造する必要があり、改造コストは大きな負担となる。
　このような状況を鑑み、半導体製造装置の搬送系や加工系の交換または改造をすること無く、小口径の半導体基板、あるいは異型の基板に対してプロセスを行うことが可能な手段が、経済面においても、汎用性においても、強く求められている。
　現在までに、プロセス装置の搬送系に適応している基板にザグリ加工等のポケット形状を形成して、その中に小口径半導体基板を搭載して装置搬送系に適応させる工夫がなされている（例えば、特開平１０−７９４１８号公報：特許文献１）。その他、多種仮固定剤、粘着材、簡易的にワックス等で適応基板上へ貼り付けるなどの工夫もなされている。
　特許文献１に提案されている発明は、露光用の基板またはフォトマスクの搬送に関するものであり、また基板が搬送用アダプタの上に「載置」された状態で搬送される状況に対応するものであり、また位置精度を実現するために、「基板の周囲を規制する規制部材を備える」ことが要件とされていることから、一般の半導体製造装置に適用することが困難である。なぜなら、一般の半導体製造装置においては、半導体基板に対して、真空吸着や静電チャックを用いて搬送やプロセス、加工を行うが、「周囲を規制する」ことでは、その途中で、基板が垂直方向や上下が反転する場合に、設置した半導体基板が落下することになり、あるいは高温に耐えることも必要な場合があるからである。
　ポリイミドフィルムを用いた半導体製造と搬送に関する特許に関しては、特開平５−１１４６１８号公報（特許文献２）は、ポリイミド製フィルムを用いたデバイス封止法に関する特許であり、特開平９−１６２２４７号公報（特許文献３）は、ポリイミドテープを用いた実装手法に関する特許であり、特開２００２−１３４５６７号公報（特許文献４）は、実装に用いるポリイミドベースフィルムに関する特許であり、特開２００３−３４７３６号公報（特許文献５）は、ポリイミドフィルムを用いたＴＡＢテープに関する特許であり、特開２００４−７１６０号公報（特許文献６）は、チップをポリイミドテープ上に実装する手法に関する特許であり、特開２００６−５１８９３０号公報（特許文献７）は、ポリイミドフィルムと導電性膜の複合基板を装置内に設置して静電チャックをする手法に関する特許であり、本発明が解決しようとする課題であるところの半導体製造装置における一般的な搬送やプロセス、加工を対象とするものは無い。
特開平１０−７９４１８号公報 特開平５−１１４６１８号公報 特開平９−１６２２４７号公報 特開２００２−１３４５６７号公報 特開２００３−３４７３６号公報 特開２００４−７１６０号公報 特開２００６−５１８９３０号公報
　本発明は、これらのことに鑑み、小口径または異型の半導体基板（小基板）を搬送して加工するなどのプロセスを、大口径シリコン基板に対応した半導体製造装置で、改造無しに行うことを可能とし、あるいは近年注目を浴び、半導体材料として期待されているＳｉＣやＧａＮ等の高温プロセスを可能として、一般的な半導体製造プロセスに用いることができる半導体プロセス用キャリアを提供することを目的としている。
　上記目的を達成するため、本発明は、半導体基板からなる搬送用ベース部に、この搬送用ベース部よりも小口径の、又は前記搬送用ベース部と異型の小基板を保持可能とする加工を施して構成される半導体プロセス用キャリアにおいて、前記搬送用ベース部に開口部が形成され、この開口部を覆うようにして底面にポリイミドフィルムが装着されている、ことを特徴とする。
　上記半導体プロセス用キャリアにおいて、前記ポリイミドフィルムを介して１ｋＶ以上の高電圧がかけられることにより、保持した前記小基板とともに半導体製造装置内の所定位置に静電チャックされる構造を有することを特徴とする。
　上記開口部は、エアスピンドル方式の研削法又は超音波加工法により形成されることを特徴とする。
　上記ポリイミドフィルムは、その厚さが５０ミクロン以下であることを特徴とする。
　また、上記半導体プロセス用キャリアにおいて、開口部の前記ポリイミドフィルムが装着されている側と反対側に、前記小基板を着脱可能に挿入して収容し、前記半導体製造装置内での搬送又は回転によって落下させない基板挿入部及び基板収容部からなる構造体を有することを特徴とする。
　本発明はさらに、半導体基板からなる搬送用ベース部に、この搬送用ベース部よりも小口径の、又は前記搬送用ベース部と異型の小基板を保持可能とする加工を施して構成される半導体プロセス用キャリアにおいて、前記小基板を保持可能とする加工が施されることにより、前記小基板を着脱可能に挿入して収容し、前記半導体製造装置内での搬送又は回転によって落下させない基板挿入部及び基板収容部からなる構造体を備えることを特徴とする。
　上記基板挿入部及び基板収容部からなる構造体は、エアスピンドル方式の研削法、または、超音波加工法により形成されることを特徴とする。
　上記基板挿入部及び基板収容部からなる構造体は、この構造体により形成される空間を部分的に覆って、前記小基板を斜め上方から着脱可能とする着脱部構造を含んでいることを特徴とする。
　ここで、上記基板挿入部及び基板収容部からなる構造体と搬送用ベース部は、プラズマ照射による表面活性化接合を用いて接合することにより形成されることを特徴とする。
　また、上記基板挿入部及び基板収容部からなる構造体がシリコンからなることを特徴とする。または、上記搬送用ベース部及び基板挿入、基板収容部からなる構造体がシリコンとは異なる化合物半導体材料からなることも特徴とする。
　そして、本発明は、上記半導体プロセス用キャリアにおいて、小基板を真空吸着固定又は冷却するための孔が形成されていることを特徴とする。前記小基板を保持可能とする加工は、半導体プロセスにより実現される。
　本発明に係る半導体プロセス用キャリアを用いることにより、小基板に対する搬送系や加工などのプロセスを、大口径のシリコン基板あるいは高温半導体プロセスに対応した半導体製造装置において改造無しに適用することが可能となり、半導体製造装置の特殊改造が不要となる。また、搬送系と加工系のプロセスにおいて、本発明を構成する搬送用ベース部に対する真空チャックや静電チャックによって、小基板に対しても吸着固定また覆いによる固定が可能となることから、搬送中の落下や位置ずれを防止することができ、高温プロセスも可能になる。これらの利点を活かすことにより、大口径シリコン基板に対応する半導体製造装置や高温に対応する半導体製造装置を、改造無しに小基板を用いたプロセスに適用することが容易になり、生産コストの削減と生産効率の向上をもたらすことができる。
　本発明に係る半導体プロセス用キャリアは、半導体製造装置の対象として実績のある６，８インチ等の大口径シリコンウエハをベースとしたシリコン基板で構成すれば、セラミック材料や金属材料、一般のガラスを初めとするシリコンや半導体以外の材料を用いる場合に比べ、弾性率や比重、熱膨張係数等の物理定数がシリコンとほとんど変わらず、したがって搬送系や加工系でのトラブルが発生しにくい。さらに、シリコン表面の反射条件をそのまま使用できる為、半導体プロセス用キャリア上の位置決めの基準となるマーカーの検出が容易であるなどの利点がある。更に、不純物を含んでいないので汚染の問題も発生しない利点がある。加えて、真空吸着固定のための孔を具備する構成により、小基板が搬送アームと搬送時に固定され、また、プロセスや加工する際にステージと固定できるため、脱落・落下を防止することができ、露光時等の精度低下も防止することができる。そして、位置決めの基準となるマーカー位置をベース基板のノッチやオリフラに対して、高精度位置（Ｘ，Ｙ＜±２００μｍ、Θ＜１度）にすることで、自動アライメントによるバッチ処理が可能となり、プロセスのスループットが大幅に上げられる。
　本発明において、搬送用ベース部にポリイミドフィルムを装着した構成では、ポリイミドフィルムをほとんど絶縁体と見なせる為、小基板を静電チャックの静電気力で直接吸着固定させる事ができる。吸着力は、１．０ｋＶ印加時、シリコンと静電チャックの距離により、次の様な数値が実験で確かめられている。５０μｍで９０［ｇｆ／ｃｍ２］、１００μｍで１２．６［ｇｆ／ｃｍ２］、２００μｍで４．４［ｇｆ／ｃｍ２］、３００μｍで２．７［ｇｆ／ｃｍ２］である。吸着力は、エッチング装置の様にＨｅ冷却機能を必要とする装置において、経験的に１５［ｇｆ／ｃｍ２］以上の力が必要と言われているので、安定的な固着力を保持することが必要な場合には、ポリイミドフィルムの厚さを、５０μｍ以下にすることが有効である。
　本発明に係る半導体プロセス用キャリアは、プラズマ照射による表面活性化接合を用いて接合することで、基板挿入部及び基板収容部からなる構造体を、ベースとした搬送用ベース部に接合することができるため、小基板を固定／着脱する機構を具備することができる。この構造体を具備する構成により、半導体基板を円盤状の回転体に同心円状に置き、回転しながらイオンを注入するイオン注入装置やウエハを上下に動かしながらイオンを注入するイオン注入装置に対しても、改造無しで使用することが可能となる。この回転では、当該半導体基板に遠心力（３００ｍｍ未満の場合は、ｒ＝５０ｃｍ、１２００ｒｐｍで回転、３００ｍｍの場合は、ｒ＝７５０ｍｍ、７５０ｒｐｍで回転等）が加わり、これに耐えられる固定方法が必要となる。また、ＳｉＣを用いたパワートランジスター製造では、６００℃等の高温でイオン注入する工程も有ることから、耐熱性を有し且つ遠心力に耐えられる固定方法を持ったキャリアが有効となる。
　ここで、研削でざぐり加工を施したキャリアを高温プロセス工程に使用すると残留歪の為、シリコンキャリアが割れる問題が発生する。また、ポリイミドを使用したシリコンキャリアでは、５００℃程度までの耐熱性しかない。そこで、例えば、シリコン基板上にＣ形にくり抜き加工した構造体を、当該技術で接合して本発明に係る半導体プロセス用キャリア（図５参照）を製作し、加熱サイクル試験（加熱温度１０００℃で１時間保持）を１１回行っても、赤外線像による接合部（白色領域）の面積と分布に変化が起きないことを確認した。また、可視光によるキャリア部の干渉縞の本数も約２０本（凹凸は約６μｍ程度）で変化しないことから、加熱温度１０００℃におけるサイクル試験に起因する反りや割れが発生しないことが確認された。これらの結果から、本発明に係る半導体プロセス用キャリアの一例として実験したシリコンキャリアが、アニールプロセスに十分耐えることが確認された。
　図１は本発明に係る半導体プロセス用キャリアの第１実施形態について説明する断面図である。
　図２は本発明に係る半導体プロセス用キャリアの第１実施形態に、試料が搭載され、吸着している状態を断面で説明する断面説明図である。
　図３は本発明に係る半導体プロセス用キャリアの第１実施形態についての平面図である。
　図４は本発明に係る半導体プロセス用キャリアの第２実施形態に関し、小基板が製造装置内の搬送あるいは回転等によって落下しないように、また、小基板の装着及び脱着を可能にする構造体ついて示し、（ａ）は平面図、（ｂ）は基板挿入部の形態を示すＢ位置における断面図、（ｃ）は基板収容部の形態を示すＣ位置における断面図である。
　図５は本発明に係る半導体プロセス用キャリアの第３実施形態に関し、小基板が製造装置内の搬送あるいは回転等によって落下しないように、また、小基板の装着及び脱着にし、且つ、高温で使用可能な構造体ついて示し、（ａ）は平面図、（ｂ）は基板挿入部の形態を示すＢ位置における断面図、（ｃ）は基板収容部の形態を示すＣ位置における断面図である。
　図６は本発明に係る半導体プロセス用キャリアの第４実施形態に関し、小基板が製造装置内の搬送あるいは回転等によって落下しないように、また、小基板の装着及び脱着にし、且つ、高温で使用可能な構造体ついて示し、（ａ）は平面図、（ｂ）は基板挿入部の形態を示すＢ位置における断面図、（ｃ）は基板収容部の形態を示すＣ位置における断面図、（ｄ）は開閉片部の動きを説明するＡ位置における縦断面図である。
　図７は本発明に係る半導体プロセス用キャリアにおける開口部又は構造体内側に形成される空間の加工に関する実験結果を示す説明図であって、（ａ）は研磨装置のステージ平行度における研磨ステージ精度、（ｂ）図面に変わる設計図の写真、（ｃ）は試作品の写真、（ｄ）平行度測定結果、（ｅ）図面に変わる設計図の写真、（ｆ）試作品の写真、（ｇ）精密研磨によるシリコン研削において表面粗さの低減を図る目的でザグリ加工を実施したもので加工形状はザグリ加工、粗さは０．１８３μｍのものを示す図である。
　図８は本発明に係る半導体プロセス用キャリアにおける開口部又は構造体内側に形成される空間の加工例であって、（ａ）は一辺接触、（ｂ）は二辺接触、（ｃ）および（ｄ）は三辺接触の例について示す説明図である。
　図９は本発明に係る半導体プロセス用キャリアにおける更に他の形態であって、小基板を保持可能とするための機構が、半導体プロセスで実現された絶縁体、電極、絶縁体、電荷蓄積層、絶縁体の順に積層された上で具備される説明する説明図であり、配線層に含まれる外部端子（Ｖ＋，Ｖ−）に外部から電圧を加え、小基板を双極方式で静電チャックし、電荷蓄積層に電荷を蓄積し外部電圧が無くなっても吸着を保持されることを示す図である。
　以下、本発明のいくつかの実施形態を図に基づいて説明する。以下に説明する実施形態は、本発明の例示に過ぎず、本発明は特許請求の範囲に記載された事項を逸脱することがなければ、種々の設計変更を行うことが可能である。
　第１実施形態
　本発明は、洗浄における耐薬品性、耐熱性、耐摩耗性、アウトガスの少ないことから、半導体プロセス用として優れた特性を有するポリイミドフィルム２と、大口径シリコン基板に対応した半導体製造装置で利用される６，８インチ等の大口径シリコン基板について加工した搬送用ベース部１とから構成される。大口径シリコン基板を搬送用ベース部１として用いることから、後述する小基板として例示されるサファイア基板４を備える構成であっても、半導体製造装置の搬送システムとプロセス、加工システムにおいて大口径シリコン基板と認識され、搬送用ベース部１とともに小基板が吸着または静電チャックで固定されることから、小基板について落下させることなく搬送とプロセス、加工を行うことが可能となる。
　本発明に係る半導体プロセス用キャリアは、例えば、図１に示すように、５０μｍ以下の厚みで絶縁体のポリイミドフィルム２上に、小基板（例えば、後述するサファイア基板４）が収容される所定形状の開口部１０を形成した枠体であるシリコン基板からなる搬送用ベース部１が載置されて構成されている。ポリイミドフィルム２と搬送用ベース部１とは、３００~４００℃に加熱されることで接着される。接着剤としては、熱硬化型または溶融接着型または熱可塑型の性質を有しており、例えばエポキシまたは溶剤可溶性のポリイミド材等をはじめとする耐熱性を有する接着剤からなる接着部３により接着されている。ポリイミドフィルム２には、小基板を半導体製造装置内の所定位置に真空吸着固定したり、または半導体製造装置内で冷却したりするための孔５が形成されている。
　搬送用ベース部１は、例えば、径が６~１２インチサイズの規格品のシリコンウエハであることが、汎用性の観点から好ましい。小基板は、搬送用ベース部１よりも小口径又は、搬送用ベース部１のウエハ形状とは異なる異型（例えば、矩形状）の構成のものをいう。小基板には、本実施形態で例示するサファイア基板４のほか、ＧａＮ基板、ＳｉＣ基板、ＧａＡｓ基板等が例示される。
　そして、図２及び図３に示すように、小基板として例示するサファイア基板４は、搬送用ベース部１に形成された所定形状の開口部１０に収容される。特に、図３に示すように、搬送用ベース部１に形成された開口部１０は、サファイア基板４の結晶方位に沿って形成されているオリエンテーションフラット面を支持する第１支点１１及び、この第１支点１１に対して直角となる位置からサファイア基板４を支持する第２支点１２を有している。また、サファイア基板４を第２支点１２が支持する方向と１８０度逆の方向から、サファイア基板４に対して点で支持する第３支点１３を有することが、アラインメント機構の確実性から好ましい。なお、図３に示すように、搬送用ベース部１上には、ステージ上に吸着される位置の基準となる搬送用ベース部１の基準点１４がオリフラまたはノッチの位置に形成されることが、均一な表面処理の観点から好ましい。
　そして、図２に示すように、本発明では、搬送用ベース部１の開口部１０に、サファイア基板４が収容されると、サファイア基板４が含まれていても、搬送用ベース部１はシリコン基板からなるので、半導体製造装置内の電界発生部としての静電チャックステージ６へ、電界を印加することで静電チャックにより吸着される。
　静電チャックのために印加する電界は、例えば、１ｋＶとすればよい。本発明では、電界の遮断後にも、残留する静電気力により、静電チャックステージ６への吸着が維持される。また、半導体製造装置で所定のプロセスを行った後には、逆電界を印加することで、残留する静電気力を相殺することにより、静電チャックステージ６から剥離することができる。
　ここで、ポリイミドは通常、芳香族化合物が直接イミド結合で連結された芳香族ポリイミドを指し、芳香族がイミド結合を介して共役構造を持つため、剛直で強固な分子構造を持ち、且つイミド結合が強い分子間力を持つために、高分子中で最高レベルの高い熱的、機械的、化学的性質を持つことから、本発明を構成する部材として用いるのに適している。例えば、デュポン社製のカプトン（登録商標）系ポリイミドフィルムは、芳香族四塩基酸と芳香族ジアミンとの縮重合によって得られ、下記のような特徴を有していることから、本発明を構成する部材として用いるのに適している。
　１）常温での機械特性が高温領域においてもほとんど変わらない。
　２）融点がなく、５００℃以上でなければ炭化をはじめず、非延焼性である。
　３）ほとんど全ての有機溶剤に溶けず、高温においても高い耐化学薬品性を有する。
　４）高い絶縁破壊電圧、小さな誘電損失などの優れた電気特性を、広い温度範囲おいて有する。
　一方、ユーピレックス（登録商標）系ポリイミドフィルムは宇部興産（株）の製品であり、カプトン系とは異なる芳香族四塩基酸二無水物が原料として用いられているが、カプトン系と同様な優れた機械的特性、電気絶縁性、耐薬品性、耐熱性を有している。また、同様の原料からなるＵ−ワニスは、基材に塗布し、高温で焼きつけることにより溶媒が除去されるとともに、イミド化反応が進み、フィルムと類似の特性を有するポリイミド被膜となるため、ポリイミド薄膜の形成が容易である。これらのことから、フィルムとワニス共に、本発明を構成する部材として用いるのに適している。
　その他、高い耐熱特性を示すスーパーエンプラとも呼ばれている耐熱性プラスチックの代表的なものとして、ポリフェニレンサルファイド（ＰＰＳ）、ポリアリレート（ＰＡＲ）、ポリサルフォン（ＰＳＦ）、ポリエーテルサルフォン（ＰＥＳ）、ポリエーテルイミド（ＰＥＩ）、ポリアミドイミド（ＰＡＩ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、液晶ポリエステル（ＬＣＰ）を挙げることができ、本発明を構成する部材として用いることが可能である。一般的には短期的耐熱性が２００℃以上、長期的耐熱性が１５０℃以上の耐熱性プラスチックが本発明を構成する部材として用いることができる。
　ここで、搬送用ベース部１の開口部１０の加工は、エアスピンドル法、超音波法、その他の各種方法により達成される。例えば、半導体製造装置による加工、プロセスの為に、平坦度、寸法精度が要請されるが、それらを実現する有力なエアスピンドル法があり、図７に示すように、この方法による高さ方向の寸法精度は１０ミクロン以下であり、表面粗さは０．２ミクロン以下である。また、精度が落ちるが、超音波による加工も用途によっては有力な方式である。
　他方、マイクロマシンシステム（ＭＥＭＳ）の製造において、基板に垂直な断面の高いアスペクト比を実現するＢｏｓｃｈ法と呼ばれるエッチング方法が使われているものの、この方法は、エッチング速度は速いが、深さ方向の寸法精度に関しては形状依存性がある。一般に、形状に応じて５００ミクロンのエッチング深さに対して３０ミクロン程度のばらつきがあることから、エッチング法に加えて、上記エアスピンドル法または超音波加工法を用いることにより、スループットをあげながら、寸法精度を確保することができる。
　図８において、エアスピンドル法による開口部１０加工の例とし、一辺接触によって位置精度を保証する構造、二辺接触によって位置精度を保証する構造、および複雑な形状の加工例等を示している。
　第２実施形態
　また、本発明は、図４に示すように、第１実施形態の構成に加え、開口部１０のポリイミドフィルム２が装着されている側と反対側に、小基板（図示省略）を着脱可能に挿入して収容し、半導体製造装置内での搬送又は回転によって落下させない基板挿入部７ｂ及び基板収容部７ｃからなる構造体７を有する半導体プロセス用キャリアである。
　基板挿入部７ｂ及び基板収容部７ｃからなる構造体７は、例えば、シリコンからなる材料から、カバー部７１及びスペーサ部７２の２部材を所定形状に加工しつつ組み合わせ、図４（ａ）に示すような平面視略Ｃ字状に形成される。具体的には、小基板の着脱可能な挿入口となる基板挿入部７ｂや、小基板を構造体７内部に収容する基板収容部７ｃを有する平面視略Ｃ字状の構造を形成するには、第１実施形態において搬送ベース部１を形成した手法であるエアスピンドル方式の研削法、または、超音波加工法により形成することができる。さらに、基板挿入部７ｂにおいて、構造体７により形成される空間をカバー部７１によって部分的に覆うとともに、スペーサ部７２を加工して小基板を斜め上方から着脱可能とするような着脱部構造（例えば、図４（ｂ）参照）を含ませて構成することがプロセスの確実の観点から好ましい。なお、構造体７は、シリコンとは異なる化合物半導体材料であるサファイア、ＧａＮ、ＳｉＣ、ＧａＡｓ等から構成することもできる。
　また、搬送ベース部１上へは、シリコン表面のプラズマ照射による表面活性化接合を通じて、切片等を接合することができる。具体的には、構造体７と搬送ベース部１に対してプラズマ照射による表面活性化処理を行い、その後に加圧または加熱して密着させることにより接合する。
　そして、構造体７は、第１実施形態における搬送ベース部１の開口部１０と同様に、小基板の結晶方位に沿って形成されているオリエンテーションフラット面を支持する第１支点及び、この第１支点に対して直角となる位置から支持する第２支点を有する構成とすることが好ましい。また、第２支点が支持する方向と１８０度逆の方向から点で支持する第３支点を有することが、アラインメント機構の確実性からさらに好ましい。構造体７上に、装置内プロセスが行われるステージに吸着される位置の基準となる目印が形成されることが、均一な表面処理の観点から好ましい。
　第３実施形態
　また、本発明は、図５に示すように、大口径シリコン基板からなる搬送用ベース部１ａと、この搬送ベース部１ａ上に形成され、小基板（図示省略）を着脱可能に挿入して収容し、半導体製造装置内での搬送又は回転によって落下させない基板挿入部７ｂ及び基板収容部７ｃからなる平面視略Ｃ字状の構造体７と、から構成される半導体プロセス用キャリアである。
　第３実施形態において、第１実施形態及び第２実施形態における半導体プロセス用キャリアの構成と異なる点は、ポリイミドフィルム２を不要としたことであり、搬送用ベース部１ａを開口部１０を設けることなく構成している点である。第３実施形態に係る半導体プロセス用キャリアは、ポリイミドフィルム２を不要としたことにより、小基板を半導体製造装置内の所定位置に真空吸着固定したり、または半導体製造装置内で冷却したりするための孔５を搬送用ベース部１ａに形成している。なお、小基板を着脱可能に挿入して収容し、半導体製造装置内での搬送又は回転によって落下させない基板挿入部７ｂ及び基板収容部７ｃからなる構造体７の構造を形成する方法、及び搬送用ベース部１への接合方法は、第２実施形態と同じ方法で実現することができる。また、第２実施形態と同様に、構造体７上に、収容する小基板の位置精度を確保するための第１支点~第３支点を設けることが好ましい。本実施形態においても、構造体７は、シリコンのほか、シリコンとは異なる化合物半導体材料であるサファイア、ＧａＮ、ＳｉＣ、ＧａＡｓ等から構成することができる。
　第４実施形態
　また、本発明は、図６に示すように、第３実施形態における平面視略Ｃ字状の構造体７に代えて、金属バネ８等の弾性部材を備えて介して開閉可能にしたリング状の構造体７ａにより構成される半導体プロセス用キャリアである。これにより、半導体製造装置内での搬送又は回転が、任意方向にされるといった特殊なプロセスが行われる場合でも、開閉可能にしたリング状の構造体７ａにより、半導体プロセス用キャリアに収納した小基板を落下させないようにすることができる。
　なお、小基板を着脱可能に挿入して収容し、半導体製造装置内での搬送又は回転によって落下させない基板挿入部及び基板収容部からなる構造体７ａと開閉片部７ａ１の構造を形成する方法、及び搬送用ベース部１への接合方法は、第２実施形態又は第２実施形態と同じ方法で実現することができる。また、第２実施形態、第３実施形態と同様に、構造体７上に、収容する小基板の位置精度を確保するための第１支点~第３支点を設けることが好ましい。本実施形態においても、構造体７は、シリコンのほか、シリコンとは異なる化合物半導体材料であるサファイア、ＧａＮ、ＳｉＣ、ＧａＡｓ等から構成することができる。特に、構造体７ａの開閉可能にする開閉片部７ａ１は、プラスチックで構成することも可能である。
　本発明では、上述のように第１実施形態~第４実施形態までの複数種の半導体プロセス用キャリアを実現したことにより、露光、イオン注入、エッチング、デポ、接合等といった半導体製造装置での搬送とともにされるプロセスから求められる要件に柔軟に対応することができる。
　１）露光装置は、搬送時の加速度や回転は小さいが、最終的にシビアな位置精度が求められる。したがって、半導体プロセス用キャリアの位置の基準となるマークに対して、開口部の位置精度及び、その中での小基板の固定方法に位置精度が達成できる必要があり、開口部を有する第１実施形態、第２実施形態の半導体プロセス用キャリアが有効であることが理解される。
　２）イオン注入装置は、一般に面内均一性を達成するために、イオン注入時に種々の回転ができる機構が備えられている。さらに、そのプロセスにおいて加速度及び遠心力が加わること場合が多い。したがって、小基板が開口部に載置されるだけでなく、構造体により小基板を覆い、固定する構造が有力であり、第２実施形態、第３実施形態及び第４実施形態の半導体プロセス用キャリアが有効であることが示された。
　３）エッチング装置は、シリコンキャリアの保持に通常静電チャックが用いられるので、キャリア自体が静電チャックに対応できることが必要である。その上で、加工、プロセスにおいても、保持状態が維持される必要がある。したがって、ポリイミドフィルムを介して小基板を静電チャックする構造が有力であり、第１実施形態、第２実施形態の半導体プロセス用キャリアが有効であることが理解される。
　４）ＣＶＤ、スパッタ等の薄膜デポ装置は、搬送系と、デポ時の温度に堪えることが必要であり、ポリイミドフィルムの耐高温特性が生きる。したがって、第１実施形態及び第４実施形態の半導体プロセス用キャリアはいずれも有効であることが理解される。
　５）高温アニール等の高温の炉は、ＳｉＣにおいては、不純物の導入に、イオン注入の後に高温アニールが伴う。ＧａＮにおいては、高温の結晶成長プロセスがある。シリコンにおいても、不純物の拡散や酸化膜の形成、結晶成長等に高温の炉を用いる。これらの高温プロセスに堪えるには、搬送系も含めて、高温において癒着や剥離の無い材料と構造体の形成が必要である。したがって、第３実施形態、第４実施形態の半導体プロセス用キャリアが有効であることが理解される。
　また、半導体製造のためのプロセスでは、製造過程の要所で寸法測定のための電子顕微鏡による観察や、光学顕微鏡による観察測定、あるいはＸ線蛍光分析などの計測分析装置を配し、品質の維持と不具合の早期発見体制が採用されている。これらの計測装置において、搬送のための静電チャックと小基板の位置精度の確保が必要となるが、第１実施形態、第２実施形態の半導体プロセス用キャリアは、これに対して有効であることが理解される。
　以下、いくつか実施例をあげて本発明を詳しく説明する。試料の種類と大きさ、ポリイミドフィルムの種類と厚さ、接着剤の種類と接着方法は多種多様なため、本発明はこれらの実施例のみに限定されるものではない。
　実施例１
　＜プロセス１＞
　搬送ベース部の作製するにあたり、エアスピンドル法による穴加工を施した。このとき、ベース基板の基準（ノッチ又はオリフラ）と搭載ウエハの基準（オリフラ）が位置精度でＸ，Ｙ＜±２００μｍ、Θ＜１度を実現できるように、刳り貫き面に、少なくとも二つの支点を加工する。二つの支点とは、オリフラ面の支点とこのオリフラ面に直行する支点である（図３参照）。
　＜プロセス２＞
　ポリイミドフィルムの加工にあたり、レーザ加工を施した。
　＜プロセス３＞
　接着剤溶液の調整にあたり、溶剤可溶性のポリイミド溶液を入れて希釈して、自転公転ミキサーで混合しポリイミド接着溶液の濃度調整を行った。
　＜プロセス４＞
　接着剤のスピンコート法による塗布（全面張り）にあたり、ＳＥＭＩ規格の６インチシリコン基板上に、研磨プロセスで用いる両面テープをはりつけ、その上に熱剥離シートを貼り付け、その上に、上述のようにして作製した搬送用搬送ベース部を洗浄して貼り付けた。スピンコーターで接着用の溶媒可溶ポリイミドを塗布した。塗布後、ホットプレートを用いて加熱乾燥し、最後に高温乾燥させた。溶媒は、加熱により揮発する。
　＜プロセス５＞
　大気雰囲気中で加熱加圧によりプレスした。
　＜プロセス６＞
　本実施例に係る半導体プロセス用キャリアについて、ガスエッチング装置で評価したところ、小基板に対して問題なくエッチングプロセスを行うことができた。
　実施例２
　＜プロセス１＞
　搬送ベース部の作製するにあたり、エアスピンドル法による穴加工を施した。
　＜プロセス２＞
　ポリイミドフィルムの加工にあたり、レーザ加工を施した。
　＜プロセス３＞
　接着剤溶液の調整にあたり、溶剤可溶性のポリイミド溶液を入れて希釈して、自転公転ミキサーで混合しポリイミド接着溶液の濃度調整を行った。
　＜プロセス４＞
　接着剤のスクリーン印刷法による塗布（部分張り）を施した。
　＜プロセス５＞
　真空中または大気雰囲気中での加熱加圧によりプレスした。ポリイミドフィルムとベース部の接着強度に関して、引張試験機にて１８０度方向へポリイミドフィルムを引き剥がすことにより測定したピール強度は２５０ｇｆ／ｃｍ以上であった。
　＜プロセス６＞
　本実施例に係る半導体プロセス用キャリアについて、水銀ランプのｉ線（３６５ｎｍ）を光源とした露光装置（ニコン製ＮＳＲ２２０５ｉ１２Ｄ）用いて評価した。具体的には、３インチシリコン基板にポジ型フォトレジスト（ＡＺ社製ＧＸＲ６０２）を全面にスピンコートして構成した小基板を設置し、露光装置内で、静電チャックで吸着固定し、露光ステージ上で真空チャックをした状態で、露光量８０ｍＪ／ｃｍ２の条件で露光し、パターンを焼き付けた。その後２．３８％濃度の水酸化テトラメチルアンモニウム水溶液にてパドル現像を行った。その結果、目的のレジストパターンが形成され、しかも現像液による仮固定剤への侵食も無く、３インチシリコン基板への接着強度は保たれていた。
　また、吸着後の小基板の表面のフラットネスを測定した結果、５μｍ内のフラットネスが得られていることから、通常のウエハの搬送と同等の平坦度が実現されていることが判明した。リソグラフィープロセスの検証では、ライン幅とスペース幅が、１．０μｍと１．２μｍのパターンが良好に形成されていることが確認された。また、Ｌパターンの検証では、０．６μｍ、０．５μｍ、０．４μｍ、０．３μｍ、０．２μｍのパターンの形成を行い０．３μｍまでパターンが良好に形成されていることが確認された。これらの結果から、シリコンキャリアを用いずに、通常のＳＥＭＩ規格の８インチシリコン基板を用いた場合と同等の結果であり、本発明を用いた露光プロセスが有効である事がわかった。
　実施例３：特に耐熱シリコンキャリアの製作であり、図５、図６を参照のこと
　＜プロセス１＞
　基板挿入部及び基板収容部からなる構造体の作製にあたり、エアスピンドル法による穴加工を施し、シリコン基板をＣ型に切り抜いた。このとき、ベース基板の基準（ノッチ又はオリフラ）と搭載ウエハの基準（オリフラ）が位置精度でＸ，Ｙ＜±２００μｍ、Θ＜１度を実現できるように、刳り貫き面に、少なくとも二つの支点を加工する。二つの支点とは、オリフラ面の支点とこのオリフラ面に直行する支点である（例えば、図３参照）。また、搬送用ベース基板には、吸着用孔を形成した。
　＜プロセス２＞
　構造体を搬送用ベース部へ接合する為に、搬送用ベース部のシリコン基板、基板挿入部及び基板収容部からなる構造体の表面を洗浄し、研削時のパークル等を洗浄した。なお、表面に１μｍ以上のダストがないようにする。
　＜プロセス３＞
　シリコン表面のイオン化にあたり、搬送用ベース部のシリコン基板と構造体の特に基板収容部の表面をイオンで活性化させた。
　＜プロセス４＞
　搬送用ベース基板と基板収容部を加熱加圧し、さらに、プラズマ接合を行った。このとき、専用冶具を作成することで、アライメント精度を上げることができる。
　＜プロセス５＞
　さらに、シリコン表面のイオン化として、構造体の特に基板収容部及び基板挿入部の表面をイオンで活性化させた。
　＜プロセス６＞
　基板収容部及び基板挿入部を加熱加圧し、さらに、プラズマ接合を行った。このとき、専用冶具を作成することで、アライメント精度を上げることができる。
　ここで、耐熱キャリア等は、導体（シリコン、化合物ウエハ）で構成している為、半導体装置（静電チャック）から小基板を吸着でない。つまり、導体があるとその上の小基板に電界が届かない為、吸着できない。半導体装置（静電チャック）と小基板の間に、導体（シリコン、化合物ウエハ）ではなく、ポリイミド以上の耐熱温度を持ち且つ５０μｍ以下の薄膜材を貼る方法も考えられるが、ガラス等は割れてしまう為、使用できない。
　したがって、本発明は、図９に示すように、搬送用ベース部１０１としてのシリコン基板上に誘電体材料１０６を含んでなる電荷蓄積層１０３や配線層１０４，１０５を積層した上に、構造体１０８を接合して構成する半導体プロセス用キャリアも、その範囲に含まれるものである。具体的には、搬送用ベース部１０１としてのシリコン基板上に、ＳｉＯ２等の絶縁層１０２を介して電荷蓄積層１０３を積層し、この電荷蓄積層１０３にＶ＋及びＶ−の外部端子を含む配線層１０４，１０５を設け、さらに電荷蓄積層１０３上に基板挿入部及び基板収容部からなる構造体１０８を接合して構成するのである。これにより、Ｖ＋及びＶ−の外部端子を含む配線層１０４，１０５に電圧を加えることで、小基板１０７が薄い誘電体１０６を介して、配線層１０４，１０５に吸着される。外部からの電圧が遮断された後も、電荷蓄積層１０３の蓄積電荷によって吸着力は維持される。シリコンキャアと半導体製造装置内は、静電チャックステージで吸着できるので、結果的に小基板が半導体装置に吸着される構造となる。
　大口径シリコン基板用の半導体製造装置において、小径半導体基板を用いる化合物半導体基板のプロセスを、本発明に係る半導体プロセス用キャリアで実現することにより、ラインの改造が不要と成る。さらに、基板寸法の変更も、本発明に係る半導体プロセス用キャリアを変更することで対応することができる。ラインの改造の場合は、数千万円から１億円以上の大きな費用と、装置の改造期間として、発注から納品・動作確認まで３ヶ月以上の期間が、通常必要となる。したがって、本発明に係る半導体プロセス用キャリアを用いることにより、製造期間と大幅な費用削減に繋がる。
　また、本発明は、半導体部品に関してのみならず、実装部品や機械部品等の加工に際しても加工部材に影響のない範囲で適用することも可能である。
　以上、本発明のいくつかの実施形態を説明したが、上述の実施形態は、本発明の例示に過ぎず、本発明は特許請求の範囲に記載された事項を逸脱することがなければ、種々の設計変更を行うことが可能である。例えば、本発明を構成する半導体基板からなる搬送用ベース部には、大口径シリコン基板をベースにして構成するほか、化合物半導体基板等をベースに構成することができる。
　１・・・搬送用ベース部
　１０・・開口部
　１１・・第１支点
　１２・・第２支点
　１３・・第３支点
　１４・・基準点
　１ａ・・搬送用ベース部
　２・・・ポリイミドフィルム
　３・・・接着部
　４・・・サファイア基板（小基板）
　５・・・孔
　６・・・静電チャックステージ
　７・・・構造体
　７ｂ・・基板挿入部
　７ｃ・・基板収容部
　７１・・カバー部
　７２・・スペーサ部
　７ａ・・構造体
　７ａ１・開閉片部
　８・・・金属バネ
　１０１・搬送用ベース部
　１０２・絶縁層
　１０３・電荷蓄積層
　１０４・配線層（Ｖ＋）
　１０５・配線層（Ｖ−）
　１０６・誘電体材料
　１０７・小基板
　１０８・構造体

Claims (13)

  1. 　半導体基板からなる搬送用ベース部に、この搬送用ベース部よりも小口径の、又は前記搬送用ベース部と異型の小基板を保持可能とする加工を施して構成される半導体プロセス用キャリアにおいて、
    　前記搬送用ベース部に開口部が形成され、この開口部を覆うようにして底面にポリイミドフィルムが装着されている、
    　ことを特徴とする半導体プロセス用キャリア。
  2. 　前記ポリイミドフィルムを介して１ｋＶ以上の高電圧がかけられることにより、保持した前記小基板とともに半導体製造装置内の所定位置に静電チャックされる構造を有する、
    　ことを特徴とする請求項１に記載の半導体プロセス用キャリア。
  3. 　前記開口部は、エアスピンドル方式の研削法又は超音波加工法により形成される、
    　ことを特徴とする請求項１又は請求項２に記載の半導体プロセス用キャリア。
  4. 　前記ポリイミドフィルムの厚さが５０ミクロン以下である、
    　ことを特徴とする請求項１~請求項３の何れか１項に記載の半導体プロセス用キャリア。
  5. 　前記開口部の前記ポリイミドフィルムが装着されている側と反対側に、前記小基板を着脱可能に挿入して収容し、前記半導体製造装置内での搬送又は回転によって落下させない基板挿入部及び基板収容部からなる構造体を有する、
    　ことを特徴とする請求項１~請求項４の何れか１項に記載の半導体プロセス用キャリア。
  6. 　半導体基板からなる搬送用ベース部に、この搬送用ベース部よりも小口径の、又は前記搬送用ベース部と異型の小基板を保持可能とする加工を施して構成される半導体プロセス用キャリアにおいて、
    　前記小基板を保持可能とする加工が施されることにより、前記小基板を着脱可能に挿入して収容し、前記半導体製造装置内での搬送又は回転によって落下させない基板挿入部及び基板収容部からなる構造体を備える、
    　ことを特徴とする半導体プロセス用キャリア。
  7. 　前記基板挿入部及び基板収容部からなる構造体は、エアスピンドル方式の研削法、または、超音波加工法により形成される、
    　ことを特徴とする請求項５又は請求項６に記載の半導体プロセス用キャリア。
  8. 　前記基板挿入部及び基板収容部からなる構造体は、この構造体により形成される空間を部分的に覆って、前記小基板を斜め上方から着脱可能とする着脱部構造を含んでいる、
    　ことを特徴とする請求項５~請求項７の何れか１項に記載の半導体プロセス用キャリア。
  9. 　前記基板挿入部及び基板収容部からなる構造体と前記搬送用ベース部は、プラズマ照射による表面活性化接合を用いて接合することにより形成されることを特徴とする請求項５~請求項８の何れか１項に記載の半導体プロセス用キャリア。
  10. 　前記基板挿入部及び基板収容部からなる構造体がシリコンからなる、
    　ことを特徴とする請求項５~請求項９の何れか１項に記載の半導体プロセス用キャリア。
  11. 　前記搬送用ベース部及び基板挿入部、基板収容部からなる構造体がシリコンとは異なる化合物半導体材料からなる、
    　ことを特徴とする請求項５~請求項９の何れか１項に記載の半導体プロセス用キャリア。
  12. 　前記小基板を真空吸着固定又は冷却するための孔が形成されている、
    　ことを特徴とする請求項１~請求項１１の何れか１項に記載の半導体プロセス用キャリア。
  13. 　前記小基板を保持可能とする加工は、半導体プロセスにより実現される、
    　ことを特徴とする請求項６~請求項１２の何れか１項に記載の半導体プロセス用キャリア。
PCT/JP2013/079477 2013-04-02 2013-10-24 半導体プロセス用キャリア WO2014162627A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/781,757 US20160042988A1 (en) 2013-04-02 2013-10-24 Semiconductor process carrier
EP13880950.4A EP2983199B1 (en) 2013-04-02 2013-10-24 Carrier for semiconductor process

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-076752 2013-04-02
JP2013076752A JP5621142B2 (ja) 2013-04-02 2013-04-02 半導体プロセス用キャリア

Publications (1)

Publication Number Publication Date
WO2014162627A1 true WO2014162627A1 (ja) 2014-10-09

Family

ID=51657948

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/079477 WO2014162627A1 (ja) 2013-04-02 2013-10-24 半導体プロセス用キャリア

Country Status (5)

Country Link
US (1) US20160042988A1 (ja)
EP (1) EP2983199B1 (ja)
JP (1) JP5621142B2 (ja)
TW (1) TW201440160A (ja)
WO (1) WO2014162627A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5959069B2 (ja) * 2014-07-14 2016-08-02 国立研究開発法人産業技術総合研究所 半導体プロセス用キャリア
JP6594286B2 (ja) * 2016-11-14 2019-10-23 三菱電機株式会社 ＳｉＣ半導体装置の製造方法
CN109129533B (zh) * 2018-10-12 2021-09-21 重庆大学 一种面向在轨捕获的自适应静电吸附式末端执行器
TWI774590B (zh) * 2021-10-22 2022-08-11 環球晶圓股份有限公司 晶圓治具、晶圓結構及晶圓的加工方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373452U (ja) * 1989-11-20 1991-07-24
JPH05114618A (ja) 1991-06-26 1993-05-07 Toshiba Chem Corp 半導体装置の製造方法
JPH09162247A (ja) 1995-12-13 1997-06-20 Matsushita Electron Corp 半導体装置およびその製造方法
JPH1079418A (ja) 1996-09-04 1998-03-24 Nikon Corp 基板搬送用アダプタ
JP2000009665A (ja) * 1998-06-19 2000-01-14 Rigaku Industrial Co 蛍光ｘ線分析用試料ホルダ
JP2002134567A (ja) 2000-10-19 2002-05-10 Advanced Display Inc チップキャリアフィルムおよびその製造方法ならびにこのチップキャリアフィルムを使用した液晶表示装置
JP2003034736A (ja) 2001-07-24 2003-02-07 Sumitomo Rubber Ind Ltd ゴム組成物およびそれを用いたタイヤ
JP2003142563A (ja) * 2001-11-06 2003-05-16 Shin Etsu Handotai Co Ltd 表面検査用補助治具及びそれを用いた同点測定方法
JP2004007160A (ja) 2002-05-31 2004-01-08 Nikon Corp シェーディング補正装置
JP2006024697A (ja) * 2004-07-07 2006-01-26 Olympus Corp ハンドリングツール及びこのツールを用いた部品搬送装置並びに方法
JP2006518930A (ja) 2003-01-13 2006-08-17 ウナクシス・バルツァース・アクティエンゲゼルシャフト 基板処理設備

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2573050B2 (ja) * 1989-03-15 1997-01-16 三洋電機株式会社 磁気記録再生装置の信号検出方法
JP3257741B2 (ja) * 1994-03-03 2002-02-18 東京エレクトロン株式会社 プラズマエッチング装置及び方法
US6228685B1 (en) * 1994-07-07 2001-05-08 Tessera, Inc. Framed sheet processing
KR0174773B1 (ko) * 1995-03-31 1999-04-01 모리시다 요이치 반도체장치의 검사방법
EP1006562A3 (en) * 1998-12-01 2005-01-19 Greene, Tweed Of Delaware, Inc. Two-piece clamp ring for holding semiconductor wafer or other workpiece
FR2875054B1 (fr) * 2004-09-08 2006-12-01 Cit Alcatel Support de substrats minces
TW200735254A (en) * 2006-03-03 2007-09-16 Ngk Insulators Ltd Electrostatic chuck and producing method thereof
JP4790458B2 (ja) * 2006-03-22 2011-10-12 東京エレクトロン株式会社 プラズマ処理装置
JP2008091353A (ja) * 2006-09-07 2008-04-17 Ngk Insulators Ltd 静電チャック
EP2306505A4 (en) * 2008-07-08 2011-09-14 Creative Tech Corp BIPOLAR ELECTROSTATIC CHUCK
JP2010073884A (ja) * 2008-09-18 2010-04-02 Fujitsu Microelectronics Ltd 半導体ウェーハ用治具及び半導体装置の製造方法
WO2011017226A2 (en) * 2009-08-07 2011-02-10 Applied Materials, Inc. Compound lift pin tip with temperature compensated attachment feature
JP5395633B2 (ja) * 2009-11-17 2014-01-22 東京エレクトロン株式会社 基板処理装置の基板載置台
JP2011187758A (ja) * 2010-03-10 2011-09-22 Tokyo Electron Ltd 温度制御システム、温度制御方法、プラズマ処理装置及びコンピュータ記憶媒体
EP2671249A4 (en) * 2011-02-01 2015-10-07 Henkel IP & Holding GmbH FILLING FILM APPLIED TO A PRE-CUTTING WAFER
JP5875775B2 (ja) * 2011-03-30 2016-03-02 東京エレクトロン株式会社 基板除去方法及び記憶媒体
JP5923245B2 (ja) * 2011-03-30 2016-05-24 東京エレクトロン株式会社 基板除去方法及び記憶媒体
US20130003249A1 (en) * 2011-06-30 2013-01-03 Wonhaeng Lee Electrostatic chucks, substrate treating apparatuses including the same, and substrate treating methods
US9349643B2 (en) * 2013-04-01 2016-05-24 Brewer Science Inc. Apparatus and method for thin wafer transfer
JP5959069B2 (ja) * 2014-07-14 2016-08-02 国立研究開発法人産業技術総合研究所 半導体プロセス用キャリア
US10249526B2 (en) * 2016-03-04 2019-04-02 Applied Materials, Inc. Substrate support assembly for high temperature processes

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373452U (ja) * 1989-11-20 1991-07-24
JPH05114618A (ja) 1991-06-26 1993-05-07 Toshiba Chem Corp 半導体装置の製造方法
JPH09162247A (ja) 1995-12-13 1997-06-20 Matsushita Electron Corp 半導体装置およびその製造方法
JPH1079418A (ja) 1996-09-04 1998-03-24 Nikon Corp 基板搬送用アダプタ
JP2000009665A (ja) * 1998-06-19 2000-01-14 Rigaku Industrial Co 蛍光ｘ線分析用試料ホルダ
JP2002134567A (ja) 2000-10-19 2002-05-10 Advanced Display Inc チップキャリアフィルムおよびその製造方法ならびにこのチップキャリアフィルムを使用した液晶表示装置
JP2003034736A (ja) 2001-07-24 2003-02-07 Sumitomo Rubber Ind Ltd ゴム組成物およびそれを用いたタイヤ
JP2003142563A (ja) * 2001-11-06 2003-05-16 Shin Etsu Handotai Co Ltd 表面検査用補助治具及びそれを用いた同点測定方法
JP2004007160A (ja) 2002-05-31 2004-01-08 Nikon Corp シェーディング補正装置
JP2006518930A (ja) 2003-01-13 2006-08-17 ウナクシス・バルツァース・アクティエンゲゼルシャフト 基板処理設備
JP2006024697A (ja) * 2004-07-07 2006-01-26 Olympus Corp ハンドリングツール及びこのツールを用いた部品搬送装置並びに方法

Also Published As

Publication number Publication date
US20160042988A1 (en) 2016-02-11
EP2983199B1 (en) 2021-03-03
JP2014203878A (ja) 2014-10-27
TW201440160A (zh) 2014-10-16
JP5621142B2 (ja) 2014-11-05
EP2983199A4 (en) 2017-02-08
EP2983199A1 (en) 2016-02-10

Similar Documents

Publication Publication Date Title
TWI309062B (ja)
JP5621142B2 (ja) 半導体プロセス用キャリア
US7655316B2 (en) Cleaning of a substrate support
TWI600110B (zh) 用於較小晶圓及晶圓片之晶圓載具
US20080068580A1 (en) Substrate-retaining unit
TWI818942B (zh) 接合裝置及接合方法
JP2012112776A (ja) チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置
JP5959069B2 (ja) 半導体プロセス用キャリア
JP2020092123A (ja) 容器、処理装置、異物除去方法、および物品の製造方法
US9815091B2 (en) Roll to roll wafer backside particle and contamination removal
JP2004103799A (ja) 基板保持装置、デバイス製造装置及びデバイス製造方法
JP5549185B2 (ja) 半導体デバイスの製造方法および基板貼り合せ装置
JP5707793B2 (ja) 基板貼り合せ装置、基板貼り合せ方法および積層半導体装置製造方法
TW201939659A (zh) 基板處理裝置及基板處理方法
JP5560729B2 (ja) 吸着検出方法、積層半導体製造方法、吸着装置および積層半導体製造装置
JP7469937B2 (ja) スタンプツール保持装置および素子アレイの製造方法
JP5593748B2 (ja) 位置合わせ装置、基板貼り合わせ装置および基板貼り合わせ方法
JP2019129165A (ja) 接合装置および接合方法
JP4539981B2 (ja) 基板保持装置
US8776363B2 (en) Method for supporting semiconductor wafer and wafer supporting assembly
JP5560590B2 (ja) 基板貼り合わせ装置
JP5440106B2 (ja) 基板貼り合せ装置および積層半導体装置の製造方法
CN110556331A (zh) 一种复合材料及使用该材料的静电卡盘的制造方法
CN112864072A (zh) 衬底的加工方法
JP2020136623A (ja) 静電チャック

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13880950

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14781757

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2013880950

Country of ref document: EP