WO2014069094A1 - 半導体装置の製造方法、イオンビームエッチング装置及び制御装置 - Google Patents

半導体装置の製造方法、イオンビームエッチング装置及び制御装置 Download PDF

Info

Publication number
WO2014069094A1
WO2014069094A1 PCT/JP2013/073597 JP2013073597W WO2014069094A1 WO 2014069094 A1 WO2014069094 A1 WO 2014069094A1 JP 2013073597 W JP2013073597 W JP 2013073597W WO 2014069094 A1 WO2014069094 A1 WO 2014069094A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
ion beam
plasma generation
generation chamber
semiconductor device
Prior art date
Application number
PCT/JP2013/073597
Other languages
English (en)
French (fr)
Inventor
吉三 小平
行人 中川
資三 栗田
Original Assignee
キヤノンアネルバ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノンアネルバ株式会社 filed Critical キヤノンアネルバ株式会社
Priority to KR1020167025795A priority Critical patent/KR101742556B1/ko
Priority to JP2014544366A priority patent/JP6138143B2/ja
Priority to US14/440,110 priority patent/US9734989B2/en
Priority to KR1020157008472A priority patent/KR101661638B1/ko
Publication of WO2014069094A1 publication Critical patent/WO2014069094A1/ja
Priority to US15/648,584 priority patent/US10026591B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32321—Discharge generated by other radiation
    • H01J37/32339—Discharge generated by other radiation using electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Definitions

  • the present invention relates to a method of manufacturing a semiconductor device, an ion beam etching apparatus used for the method, and a control device.
  • Metal-insulator film (oxide film) -semiconductor field effect transistor Metal-insulator (oxide) -semiconductor field effect transistor: MISFET or MOSFET
  • CMOS Complementary metal-oxide-semiconductor circuits to which MOSFETs are applied are widely used as devices constituting many LSIs because they consume less power, can be easily miniaturized and highly integrated, and can operate at high speed. It is done.
  • a thermal oxide film (SiO 2 ) of silicon or a film (SiON) obtained by nitriding silicon oxide in heat or plasma has been widely used as a gate insulating film of MOSFET.
  • an n-type polysilicon layer doped with phosphorus (P) or arsenic (As) and a p-type polysilicon layer doped with boron (B) have been widely used as gate electrodes.
  • the high dielectric film material is, for example, a compound of hafnium series, etc., among which hafnium oxide (HfO 2 ) is a promising material in that deterioration of electron mobility and hole mobility can be suppressed while having high dielectric constant. .
  • hafnium oxide HfO 2
  • characteristic deterioration such as carrier mobility deterioration is caused by performing a high temperature treatment process such as activation annealing treatment of source and drain.
  • the gate insulating film and gate electrode are formed after high-temperature processing.
  • the transistor structure formed by the former manufacturing method is referred to as a gate first structure
  • the transistor structure formed by the latter manufacturing method is referred to as a gate last structure.
  • Patent Document 1 discloses a CMOS circuit in which an n-channel MOSFET has a gate-first structure and a p-channel MOSFET has a gate-last structure.
  • CMOS circuit first, both an n-channel MOSFET and a p-channel MOSFET are formed in a gate-first structure, then only the p-channel MOSFET is removed to deposit a conductive layer newly to form a MOSFET in a gate-last structure. doing.
  • WF work Function
  • a stopper film for chemical mechanical polishing is formed, and the p-channel of the gate first structure formed previously is formed.
  • the gate electrode of the MOSFET and the CMP stopper film on the gate electrode are removed to form an opening, and the opening is filled with titanium nitride and aluminum. After that, the excess titanium nitride and aluminum film up to the CMP stopper film are polished and removed in a CMP process.
  • CMOS circuit of Patent Document 1 by forming silicon nitride films (stress liner films) of tensile stress and compressive stress on the source and drain, stress of the channel region of the transistor is modulated, and carrier mobility is I am improving.
  • Patent Document 2 after the surface of a hard substrate such as SiC is planarized by CMP treatment, the surface of the substrate is subjected to gas cluster irradiation of argon and gas cluster irradiation of nitrogen to remove polishing flaws after CMP treatment and to make the surface flat. Methods are disclosed.
  • a difference in polishing amount is likely to occur in the substrate surface.
  • the amount of polishing is small at the central portion in the substrate plane, and the amount of polishing is large at the outer peripheral portion in the substrate surface. That is, the film thickness in the substrate surface after polishing tends to be thicker at the center and thinner at the periphery.
  • the difference in polishing amount in such a CMP process degrades the yield of manufactured semiconductor devices.
  • minute polishing flaws in the substrate surface generated by CMP processing are planarized by gas cluster ion beam etching, but in such a method, the central portion of the substrate generated by CMP processing and It is not possible to eliminate the difference in polishing amount with the peripheral portion.
  • the present invention has been made to solve the above-described problems, and the film thickness distribution in the substrate surface generated by CMP in the manufacturing process of the semiconductor device can be simply corrected, and a semiconductor device uniform in the substrate surface can be obtained. Intended to be provided.
  • the present invention is a method of manufacturing a semiconductor device, CMP step of polishing a substrate by chemical mechanical polishing; And IBE performing an ion beam etching process on the polished substrate.
  • the ion beam etching process in the IBE step is a semiconductor device characterized in that an etching rate is different between a central portion and an outer peripheral portion in the substrate surface.
  • the present invention provides a plasma generation chamber, A processing chamber for processing substrates, A grid provided between the processing chamber and the plasma generation chamber for extracting ions from the plasma generation chamber and forming an ion beam; A gas introduction unit for introducing a discharge gas into the plasma generation chamber; An exhaust means for exhausting the processing chamber; A substrate holder for mounting a substrate provided in the processing chamber, the ion beam etching apparatus comprising: An ion beam etching apparatus is characterized in that the ion passing holes of the grid have different opening densities at a position facing the central portion in the substrate surface and a position facing the outer peripheral portion in the substrate surface.
  • the present invention relates to a control device used for an ion beam etching apparatus,
  • the measurement result of film thickness distribution in the substrate surface is input, On the basis of the measurement result, an outer coil provided on the outer periphery of the ceiling part which is outside the plasma generation chamber and faces the grid of the plasma generation chamber, and an inner coil provided on the inner periphery of the ceiling part It is a control device characterized by controlling a current value.
  • the present invention by performing ion beam etching processing with distribution of etching rate after the CMP process, it becomes possible to simply correct the film thickness distribution in the substrate surface generated by the CMP. Therefore, according to the present invention, it is possible to manufacture a semiconductor device that is uniform within the substrate surface, and it is possible to improve the manufacturing yield of semiconductor devices.
  • FIG. 1 shows a schematic view of an ion beam etching (IBE) apparatus according to the present embodiment.
  • the IBE apparatus includes a processing chamber 101 and an ion beam generator 100 provided to irradiate an ion beam into the processing chamber 101.
  • the ion beam generator 100 and the processing chamber 101 are connected, and the ion beam generated from the ion beam generator 100 is introduced into the processing chamber 101.
  • a substrate holder 110 capable of holding a substrate 111 is provided in the processing chamber 101 so that the ion beam emitted from the ion beam generator 100 is incident, and the substrate 111 is electrostatically attracted (ESC: ESC ) Mounted on the electrode 112. Further, an exhaust unit 103 is installed in the processing chamber 101.
  • a neutralizer (not shown) is provided in the processing chamber 101, and the neutralizer can electrically neutralize the ion beam introduced from the ion beam generator 100. Accordingly, the substrate 111 can be irradiated with the electrically neutralized ion beam, and charge-up of the substrate 111 can be prevented.
  • the substrate holder 110 can be optionally tilted relative to the ion beam. Further, the substrate holder 110 has a structure capable of rotating (rotating) the substrate 111 in the in-plane direction.
  • the ion beam generator 100 includes a plasma generation chamber 102.
  • the plasma generation chamber 102 as a discharge chamber has a bell jar 104 as a member having a hollow portion and an opening, and the internal space 102 a which is the hollow portion is a discharge space in which a plasma discharge is generated.
  • the processing chamber 101 and the plasma generation chamber 102 are connected by attaching a bell jar 104 made of, for example, quartz to the processing chamber 101 made of, for example, stainless steel. That is, the bell jar 104 is provided in the processing chamber 101 so that the opening formed in the processing chamber 101 and the opening of the bell jar 104 (opening 102 b of the plasma generation chamber 102) overlap.
  • the internal space 102a communicates with the outside through the opening 102b, and the ions generated in the internal space 102a are extracted from the opening 102b.
  • a gas introduction unit 105 is provided in the plasma generation chamber 102, and the etching gas is introduced into the internal space in the plasma generation chamber 102 by the gas introduction unit 105.
  • an RF antenna 108 connected to the matching unit 107 for generating a radio frequency (RF) field is arranged around the plasma generation chamber 102 so as to generate a plasma discharge in the internal space.
  • An electromagnetic coil 106 is provided on the ceiling of the bell jar 104 (opposite the grid 109).
  • the discharge gas can be generated in the plasma generation chamber 102 by introducing a discharge gas from the gas introduction unit 105 and applying a high frequency to the RF antenna 108.
  • a permanent magnet 118 is further provided on the outer periphery of the RF antenna 108.
  • the processing chamber 101 and the plasma generation chamber 102 are connected, but the ion beam generator 100 is provided at the boundary between the processing chamber 101 and the plasma generation chamber 102.
  • the grid 109 is further provided as an extraction means for extracting ions from the plasma generated in the inner space 102a.
  • a DC voltage is applied to the grid 109, ions in the plasma generation chamber 102 are extracted as a beam, and the extracted ion beam is irradiated to the substrate 111 to process the substrate 111.
  • the grid 109 is attached to the device by a fastening member (not shown) in FIG. 1, and the electrodes are connected by a connecting portion (not shown).
  • the grid 109 is provided in an opening 102 b formed on the ion emission side of the plasma generation chamber 102.
  • the grid 109 includes at least three electrodes, and each electrode has a large number of ion passage holes for passing ions generated in the inner space 102a.
  • At least three electrodes which are components of these grids 109 are formed in the opening 102b from the inner space 102a toward the outside of the opening 102b, that is, along the traveling direction of the ion beam extracted from the grid 109.
  • each of the at least three electrodes is a plate-like electrode, and among the at least three electrodes, the electrode closest to the inner space 102a functions as a member that divides the discharge space in the opening 102b, and the ion of each electrode
  • the surfaces on which the passage holes are formed face each other.
  • a grid refers to an electrode assembly including a plurality of electrodes, a fixing member for fixing and connecting each of the plurality of electrodes, an insulating material between the electrodes, and the like.
  • the grid 109 is a connection portion between the plasma generation chamber 102 and the processing chamber 101.
  • the first electrode 115 plasma side grid
  • the second electrode 116 the third electrode 117 (substrate side grid) is provided.
  • Each of the ion passage holes formed in the first electrode 115, each of the ion passage holes formed in the second electrode 116, and each of the ion passage holes formed in the third electrode 117 are opposed to each other.
  • the electrode 115, the second electrode 116, and the third electrode 117 are arranged in a direction P from the plasma generation chamber 102 toward the processing chamber 101.
  • the ion passage holes at each point of the first electrode 115 to the third electrode 117 are equal in diameter, and the respective ion passage holes are disposed in an overlapping manner.
  • the electrodes are connected by a fixing member 120 and fixed to the processing apparatus.
  • the first electrode 115 and the second electrode 116 are connected to a power supply (not shown), and the potential of each electrode can be controlled.
  • the third electrode 117 is grounded.
  • a power supply may be connected to the third electrode 117 to control the potential.
  • the first electrode 115 is provided on the inner space 102 a side (most on the plasma generation chamber 102 side) at the opening 102 b of the plasma generation chamber 102 and also functions as a member that divides the inner space 102 a at the opening 102 b.
  • the second electrode 116 is provided outside the internal space 102 a (on the processing chamber 101 side than the first electrode 115) along the arrangement direction P from the first electrode 115 to the third electrode 117 than the first electrode 115. ing.
  • the third electrode 117 is an electrode provided outside the internal space 102 a along the arrangement direction P from the first electrode 115 with respect to the second electrode 116, and among the electrodes as components of the grid 109, It is an electrode provided on the outermost side of the plasma generation chamber 102 along the arrangement direction P, that is, an electrode provided on the treatment chamber 101 side.
  • the electromagnetic coil 106 provided outside the plasma generation chamber 102 and at the ceiling of the bell jar 104 comprises an annular inner coil 106a attached to the inner peripheral portion and an annular outer coil 106b attached to the outer peripheral portion. It consists of The inner coil 106a and the outer coil 106b are each connected to a power supply (not shown), and are configured to be able to control the current value flowing to each coil independently of each other.
  • the ceiling of the bell jar 104 refers to a portion of the bell jar 104 constituting the plasma generation chamber 102 facing the grid 109.
  • a process related to the manufacture of a semiconductor device having a field effect transistor (FET) of a gate last structure will be described with reference to FIG.
  • FET field effect transistor
  • Such a process is applied to, for example, a process of manufacturing a p-channel MOSFET of a CMOS circuit disclosed in Patent Document 1.
  • 201 is an n-type well
  • 202 is a p-type source and p-type drain fabricated by introducing conductive impurities into the substrate at both sides of the gate electrode
  • 203 is a refractory metal consisting of a NiSi film.
  • a silicide film 204 is a stress liner film made of SiN for applying a predetermined stress to the substrate, 205 is an insulating film made of SiO 2 or the like, and 206 is a CMP stopper film made of SiN.
  • Reference numerals 207, 208 and 209 denote sidewall insulating films, and 207 is SiN, 208 is SiO 2 , and 209 is SiN.
  • the gate insulating film 210 is formed on the inner wall of the trench 200 and the CMP stopper film 206.
  • the gate insulating film 210 is preferably formed of an insulating material having a dielectric constant greater than at least 8.0.
  • a diffusion preventing film 211 made of TiN and a conductive film 212 made of aluminum (Al) are formed on the gate insulating film 210. These films are formed by sputtering or the like.
  • the conductive film 212 copper (Cu), tungsten (W) or the like can be preferably used in addition to Al.
  • the conductive film 211, the diffusion preventing film 211 and the gate insulating film 201 formed on the CMP stopper film 206 are removed by a CMP process, and the trench is made conductive.
  • a gate electrode consisting of the film 212 was formed.
  • the polishing rate is generally faster in the outer peripheral portion than in the central portion in the substrate surface, and a difference in film thickness occurs after polishing in the central portion and the outer peripheral portion in the substrate surface.
  • the gate insulating film 210 having a film thickness distribution remains on the CMP stopper film 206. This is considered to be due to the particle diameter of the slurry used for CMP, pressurization per unit area at each point in the substrate surface, operation of the polishing pad, and the like.
  • the film thickness distribution in the substrate surface affects the gate threshold voltage (Vt) of the gate electrode, which causes the variation of the element characteristics of the FET.
  • the present invention corrects the film thickness distribution in the substrate surface generated in such a CMP step, particularly the film thickness distribution generated in the diameter direction of the substrate by the IBE step, and in the process of manufacturing the FET shown in FIG.
  • the gate insulating film 210 is exposed in the CMP process or polished until immediately before the exposure, and then the gate insulating film 210 is etched in the IBE process.
  • this IBE step by changing the etching rate in the in-plane direction of the substrate, etching can be performed while correcting the film thickness distribution of the gate insulating film 210, and the film thickness distribution can be eliminated.
  • “correcting the film thickness distribution” means that the film thickness distribution of the substrate is eliminated after the IBE process. Therefore, if the film thickness distribution is eliminated, it is not necessary to remove all the films having the film thickness distribution by the IBE step, but all the films having the film thickness distribution are removed, and further the lower film It does not matter if it removes it.
  • the gate insulating film 210 in the IBE step, it is sufficient to eliminate at least the film thickness distribution of the gate insulating film 210 in the IBE step, and the gate is uniform even if the gate insulating film 210 is left by the IBE step.
  • the insulating film 210 may be completely removed, or a part or all of the CMP stopper film 206 may be removed.
  • the IBE device is provided on the outer periphery of an outer coil 106b provided outside the plasma generation chamber 102 and on the outer periphery of the ceiling facing the grid 109 of the plasma generation chamber 102, and on the inner periphery of the ceiling
  • An inner coil 106a is provided, and the current value can be independently controlled. By controlling the current value of each of these two coils, it is possible to adjust the in-plane distribution of the plasma density in the plasma generation chamber 102.
  • the plasma density in the plasma generation chamber 102 is changed, the amount of ion beam extracted from the grid 109 also changes according to the plasma density at each point. That is, when the plasma density is high, the amount of ion beam extracted is large, and when the plasma density is low, the amount of ion beam extracted is small.
  • the plasma density distribution is increased at a position facing the central portion in the surface of the substrate 111 in the plasma generation chamber 102, and the plasma density distribution is detected at a position facing the outer peripheral portion in the surface of the substrate 111 in the plasma generation chamber 102.
  • the etching rate by the ion beam at the central portion in the surface of the substrate 111 is made larger than that at the outer peripheral portion in the surface of the substrate 111, and the film thickness distribution in the surface of the substrate 111 generated in the CMP step is corrected to perform etching.
  • the current flowing through the inner coil 106a and the outer coil 106b is made the same.
  • the current value of the outer coil 106b is increased relative to the inner coil 106a in order to increase the etching rate at the central portion.
  • FIG. 4 shows a change in etching rate at each point of the substrate 111 when the current supplied to the inner coil 106a and the outer coil 106b is changed.
  • SiO 2 was used as an etching target.
  • the vertical axis in FIG. 4 represents the etching rate, and the horizontal axis represents the distance in the radial direction from the central portion of the substrate 111 with the central portion as 0.
  • the numerical values shown in the lines connecting the plots indicate the values of the current flowed to the inner coil 106a and the outer coil 106b, the left side of the numerical value indicates the current flowed to the inner coil 106a, and the right side of the numerical value indicates the current flowed to the outer coil 106b. ing. As can be seen from FIG.
  • the other conditions at this time are as follows. Ar gas was used as the etching gas, and the flow rate of Ar gas flowed into the plasma generation chamber 2 was set to 20 sccm.
  • the voltage applied to the first electrode 115 was set to 200 V, and the current flowing to the first electrode 115 was set to 400 mA.
  • the ion beam extracted from the grid 109 was set to be incident perpendicularly to the sample surface. Electrons were emitted from the neutralizer toward the substrate 111 simultaneously with the ion beam irradiation. The neutralizer generates a plasma at the hollow cathode type cathode and draws electrons by the potential difference with the anode.
  • the direction of the current supplied to the inner coil 106a and the outer coil 106b will be described with reference to FIG.
  • the inner coil 106 a forms a magnetic field in the direction opposite to the direction from the plasma generation chamber 102 to the substrate 111 at the center of the plasma generation chamber 102, and the outer coil in the same direction as the direction from the plasma generation chamber 102 to the substrate 111 Form.
  • the permanent magnet 118 is provided so that the plasma generation chamber 102 side becomes an N pole.
  • a plasma density distribution is formed in the plasma generation chamber 102, an ion beam is extracted, and the substrate 111 is irradiated.
  • the film thickness distribution in the surface of the substrate 111 can be corrected by etching the film on the substrate 111 after the CMP step to a thickness of several nm to several tens of nm by this IBE step, and as a result, the substrate 111 It is possible to reduce the variation of Vt of the formed FET.
  • the film thickness distribution in the substrate surface after the CMP process is corrected by adjusting the plasma density in the plasma generation chamber 102.
  • the film thickness distribution in the substrate surface is corrected by making the aperture density of the ion passage holes in the grid 109 different in the surface of the grid.
  • the opening density of the ion passage holes of the grid 109 is large at the position facing the central portion of the substrate 111 and small at the position facing the outer peripheral portion in the surface of the substrate 111, thereby the central portion and outer periphery in the surface of the substrate 111
  • the etching rate of the part can be made different.
  • the ion passage hole of the grid 109 refers to the ion passage hole of the grid 109 which is an electrode assembly including the first electrode 115, the second electrode 116 and the third electrode 117.
  • the ion passage holes of the first electrode 115 and the second electrode 116 are formed at the same position and at the same position, and the ion passage holes of the third electrode 117 are formed at the same position.
  • the electrode is small.
  • the ion passage holes of the grid 109 are substantially defined by the ion passage holes of the third electrode 117.
  • the ion passage holes of the second electrode 116 and the third electrode 117 are formed at the same position and the same diameter, and the ion passage holes of the first electrode 115 are formed at the same position, but the diameter is different from that of the other electrodes.
  • the ion passage holes of the grid 109 are substantially defined by the ion passage holes of the first electrode 115.
  • the aperture density of the ion passage holes refers to the ratio of the area of the ion passage holes to the electrode portion at each point of the grid 109.
  • the following is an example of an example in which the opening density of the ion passage holes is larger at the central portion than at the periphery.
  • the first is the case where the diameter of the ion passage holes is equal at the central portion and the outer peripheral portion, and the number of ion passage holes per unit area at the central portion and the outer peripheral portion is larger in the central portion.
  • the second is the case where the number of ion passing holes per unit area is equal in the central portion and the outer peripheral portion, and in the central portion and the outer peripheral portion, the diameter of the ion passing holes is larger in the central portion.
  • the third is the case where both of these conditions are provided. Since the ion passage holes are usually circular, the size of the area is indicated by the diameter, but the ion passage holes are not limited to the circle in the present invention.
  • the film thickness distribution in the substrate surface after the CMP process has a certain reproducibility, it is possible to adjust the ion passage holes of the grid 109 so as to correct the film thickness distribution as in the present embodiment.
  • FIG. 6 shows the first electrode 115 and the ion passage holes formed in the first electrode 115. Similar ion passage holes are formed in the second electrode 116 and the third electrode 117, and the first electrode 115 to the third electrode 117 are assembled so that the ion passage holes at each point overlap.
  • the number of ion passage holes 115a is different between the central portion and the outer peripheral portion. Specifically, although the diameter of the ion passage holes 115a is the same, the interval at which the ion passage holes 115a are formed is 1.5 times the central portion in the outer peripheral portion.
  • the opening density of the ion passage holes may be changed stepwise from the central portion to the outer peripheral portion of the grid 109 without being limited to the form shown in FIG.
  • the film thickness distribution in the plane of the substrate 111 is corrected by changing the opening density of the ion passage holes in the grid 109 in the plane of the grid.
  • the aperture density of the ion passage holes in the grid 109 is made different in the plane of the grid 109 as in the second embodiment, but in addition, a mechanism for changing the aperture density of the ion passage holes in the grid 109 is provided. It is a summary.
  • FIG. 7 is a view for explaining the IBE apparatus according to the present embodiment, and the periphery of the plasma generation chamber 102 is enlarged and illustrated to explain the gist of the present embodiment, and is similar to the configuration described in the above embodiment. Some of the items are omitted.
  • the fixing member 123 connects the first electrode 115 and the second electrode 116 and fixes the inner wall of the processing chamber 101.
  • the support member 121 supports the third electrode 117 independently from the first electrode 115 and the second electrode 116.
  • the rotation drive unit 122 is a device for rotating the third electrode 117 in a plane, and is provided on the support member 121.
  • a mechanism for rotating the third electrode 117 for example, a saw groove is formed on the outer edge of the third electrode 117, and it engages with the gear of the rotational drive unit 122, and the gear is driven by the motor of the rotational drive unit 122 It is configured to be rotatable.
  • the positional deviation of the ion passage holes between the first electrode 115 and the second electrode 116 is not large at the central portion but becomes larger toward the outer peripheral portion. That is, the opening density of the ion passage holes of the grid 109 is lowered toward the outer peripheral portion. Therefore, the ion beam extracted from the grid 109 also has a larger number of positions facing the central portion in the surface of the substrate 111 than the position facing the outer peripheral portion in the surface of the substrate 111, and the center is larger than the peripheral portion in the surface of the substrate 111 The etching rate is increased in parts.
  • the third electrode 117 by rotating the third electrode 117 according to a desired process, it is possible to appropriately change the ratio of the etching rate between the outer peripheral portion and the central portion in the surface of the substrate 111. Moreover, more uniform processing becomes possible by control based on the film thickness measurement result after the CMP process described later.
  • the third electrode 117 is desirable as the electrode to be rotated from the viewpoint of film thickness distribution in the surface of the substrate 111 after the IBE step and ion beam characteristics, but the substrate can also be rotated by rotating the first electrode 115 and the second electrode 116. It is possible to correct the film thickness distribution in the 111 plane.
  • the gist of the present invention is to correct the film thickness distribution in the surface of the substrate 111 present after the CMP process by the IBE process, but the IBE has different etching rates depending on the target substance.
  • the SiO 2 The film made of a Si-based compound such as the gate insulating film 210 and the CMP stopper film 206 made of SiN has a larger etching rate than the diffusion preventing film 211 made of a Ti-based compound such as TiN.
  • the diffusion preventing film 211 in the trench (200 in FIG. 3A) may protrude beyond the gate insulating film 210 and the CMP stopper film 206 after the IBE process.
  • a conductive protrusion forms a cap film made of, for example, SiN thereafter and forms a contact plug to the high melting point metal silicide film, the positional deviation of the contact plug formation point occurs. This can cause problems such as contact with adjacent contact plugs.
  • FIG. 8 shows the relationship between the ion beam incident angle and the etching rate in the IBE process of each material.
  • the incident angle when the ion beam is incident in the vertical direction to the material to be etched is 0 degree.
  • SiO 2 is about 145 ⁇ / min at an incident angle of 45 °
  • TiN is about 60 ⁇ / min.
  • SiO 2 which is the gate insulating film 210 is easily scraped.
  • the IBE step in addition to the film thickness distribution within the surface of the substrate 111 generated in the CMP step, it is desirable to make the ion beam incident on the substrate 111 with a certain degree of inclination to correct the surface roughness.
  • the angle is 45 degrees or more which is preferable for planarization, the difference between the etching rates of SiO 2 and TiN also becomes large.
  • the inert gas is introduced into the plasma generation chamber 102 and discharged to extract ions of the inert gas.
  • a chlorine (Cl 2 ) -containing gas is introduced into the plasma generation chamber 102 in addition to the inert gas.
  • SiO 2 and TiN for who TiN is higher reactivity with Cl 2 gas, an ion beam containing chlorine ions using a mixed gas of an inert gas and Cl 2 gas by irradiating the substrate 111 The etching rate of TiN can be improved, and the protrusion of the diffusion preventing film 211 in the trench can be prevented.
  • the IBE step may be performed using a mixed gas of Ar and O 2 or a mixed gas of Ar and N 2 .
  • a control device 301 for operating the IBE device according to the present invention includes a main control unit (not shown) and a storage device (not shown), and stores control programs for executing various substrate processing processes according to the present invention.
  • the control program is implemented as a mask ROM.
  • the control program can be installed in a storage device configured by a hard disk drive (HDD) or the like via an external recording medium or a network.
  • HDD hard disk drive
  • the main control unit of the controller 301 includes power supplies 302 and 303 connected to the inner coil 106a and the outer coil 106b, a power supply 304 for applying discharge power, and a power supply 305 connected to the first electrode 115 and the second electrode 116. And 306, the substrate holder 110, the exhaust means, the drive mechanisms 307, 308, and 309 of the gas introduction system, the gate valve 310, and the like.
  • the hard mask 213 is inserted under the CMP stopper film 206 as shown in FIG. 10 (a).
  • the diffusion preventing film made of TiN formed in the trench The etching rate by the ion beam is largely different between 211 and the gate insulating film 210 made of Si compound outside the substrate, specifically SiO 2, and the CMP stopper film 206 made of SiN, and the diffusion preventing film 211 protrudes after the IBE step. There is a fear.
  • the hard mask 213 made of a material having a smaller etching rate than the Ti-based compound is provided in the lower layer of the CMP stopper film 206.
  • the hard mask 213 is made of, for example, Al 2 O 3 or a carbon film, and a material whose etching rate at the time of ion beam irradiation is smaller than that of the Ti-based compound is used.
  • the diffusion preventing film 211 made of TiN left in the trench is selectively etched.
  • FIG. 10B the protrusion beyond the gate insulating film 210 and the insulating film 205 in the adjacent trenches is prevented. Therefore, even when the cap film 214 made of SiN is formed, as shown in FIG. 10C, a flat surface is obtained without the diffusion preventing film 211 protruding, and between the adjacent contact plugs described above. Problems such as contact are avoided.
  • the hard mask 213 is preferably made of an insulating material in order to obtain insulation between contact plugs, but it is made of a conductive film such as a carbon film, and is removed during or after film thickness distribution correction in the IBE process. You may do so.
  • the IBE step may be performed using a mixed gas of Ar and O 2 or a mixed gas of Ar and N 2 .
  • the present embodiment is characterized in that the film thickness distribution in the substrate surface is measured after the CMP process, and the strength of the film thickness distribution correction in the subsequent IBE process is adjusted. That is, in the present embodiment, the film thickness distribution of the gate insulating film 210 is measured after the CMP process in the first embodiment, the third embodiment or the fourth embodiment, and the IBE is measured according to the measurement result. It is characterized by controlling a process.
  • the film thickness measurement after the CMP process is performed by using the optical measurement apparatus shown in FIG. 11 for the film thickness of the gate insulating film 210.
  • the film thickness measurement apparatus is configured of a detection optical system 400, an optical system moving unit 500, a stage unit 600, and a film thickness measurement processing unit (not shown).
  • the stage unit 600 includes a rotary stage 601 on which the substrate 604 is mounted, a photoelectric sensor 602 for detecting the passage of a specific position of the rotary stage 601, and a drive motor 603 for rotating the rotary stage 601.
  • the detection optical system 400 for detecting the spectral waveform of the surface of the substrate 604 after the CMP process includes an objective lens 401, a half mirror 402, an imaging lens 403, a relay lens 404, a spatial filter 405, a field stop 406, an illumination light source 407, and a spectroscope 408. It consists of
  • the illumination light source 407 is a white illumination light source such as a xenon lamp or a halogen lamp, and irradiates white illumination light onto the substrate 604 through the half mirror 402 and the objective lens 401. Reflected light from the substrate 604 is guided to the spectroscope 408 through the objective lens 401, the half mirror 402, the imaging lens 403, the relay lens 404, the spatial filter 405, and the field stop 406.
  • a white illumination light source such as a xenon lamp or a halogen lamp
  • the spectral waveform separated by the spectroscope 408 is input as an electrical signal to a film thickness measurement processing unit (not shown), and the film thickness is calculated to obtain the film thickness distribution in the surface of the substrate 604.
  • the optical system moving unit 500 includes an optical system moving guide 501 and a drive motor 502, and detects the spectral waveform of the entire surface of the substrate 604 by moving the detection optical system 400 in the radial direction of the rotary stage 601.
  • the frequency / phase analysis processing unit in the film thickness measurement processing unit converts the horizontal axis of the waveform corrected spectral waveform into the reciprocal of the wavelength, and performs frequency / phase analysis of the spectral waveform.
  • the film thickness is calculated based on the analysis result.
  • the film thickness distribution in the substrate surface after the CMP process is determined by the film thickness measurement apparatus described above, the measurement result is input to the control device 301 of FIG. 9, and the IBE process is controlled according to the measurement result. It becomes possible to correct the film thickness distribution in the substrate surface accurately.
  • Examples of parameters in the IBE step of performing control according to the measurement result include the following embodiments.
  • the voltage applied to each electrode constituting the grid 109 may be controlled.
  • the film thickness distribution in the substrate surface after the CMP process is a case where the film thickness in the central portion in the substrate surface is thicker than the outer peripheral portion.
  • the present invention is not limited to this, and is applicable to the case where the film thickness at the central portion in the substrate plane is thinner than the outer peripheral portion.
  • the pad pressure at the central portion may be increased and polishing may be performed, or the entire substrate may be polished after only the central portion is polished in advance.
  • the IBE process is performed so that the etching rate at the outer peripheral portion in the surface of the substrate 111 is higher than the central portion in the surface of the substrate 111.
  • this can be achieved by setting the plasma density in the plasma generation chamber 102 at a position facing the outer peripheral portion in the surface of the substrate 111 to be larger than the position facing the central portion in the surface of the substrate 111. It is.
  • the opening density of the ion passage holes of the grid 109 at a position facing the outer peripheral portion in the surface of the substrate 111 can be achieved by making the opening density of the ion passage holes larger than the position facing the central portion in the surface is there.
  • the embodiment of the present invention has been described by taking the case where the film thickness distribution is generated in the gate insulating film by the CMP process in the manufacture of the FET of the gate last structure as an example, but the present invention is limited to the embodiment However, as long as the film thickness distribution is generated by the CMP process, the present invention is preferably applied to any semiconductor device manufacturing method.
  • ion beam generator 101 processing chamber 102: plasma generation chamber 102a: internal space of plasma generation chamber 102b: opening of plasma generation chamber 103: exhaust means 104: bell jar 105: gas introduction part 106: electromagnetic coil 106a: inner coil 106b: outer coil 107: matching device 108: RF antenna 109: grid 110: substrate holder 111: substrate 112: ESC electrode 115: first electrode 115a: ion passage hole 116: second electrode 117: third electrode 118: permanent magnet 120: Fixing member 121: Support member 122: Rotational drive unit 123: Fixing member 200: Trench 201: n-type well 202: p-type source region or p-type drain region 203: refractory metal silicide film 204: stress liner film 205: Insulating film 206: CM Stopper film 207: SiN film 208: SiO 2 film 209: SiN film 210: gate insulating film 211: a diffusion preventing film 212: conductive

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma Technology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

　ＣＭＰ工程後の基板面内には膜厚分布が存在する。この膜厚分布は例えばメタルゲートのゲートしきい値電圧のばらつきとなり、素子特性のばらつきの原因となる。本発明はこのＣＭＰ工程後の膜厚分布を簡便に改善することを目的とする。　ＣＭＰ工程後にイオンビームエッチング方法を用いて、基板１１１面内の膜厚分布を補正する。具体的にはイオンビームエッチングを行う際のプラズマ発生室１０２内でのプラズマ密度を基板１１１面内の中心部に対向する位置と外周部に対向する位置とで異ならせることで、基板面１１１内の中心部と外周部のエッチングレートを異ならせる。

Description

半導体装置の製造方法、イオンビームエッチング装置及び制御装置
　本発明は、半導体装置の製造方法とこれに用いるイオンビームエッチング装置及び制御装置に関する。
　金属－絶縁膜（酸化膜）－半導体電界効果トランジスタ（Ｍｅｔａｌ－ｉｎｓｕｌａｔｏｒ（ｏｘｉｄｅ）－ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｆｉｅｌｄ　ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒ：ＭＩＳＦＥＴ或いはＭＯＳＦＥＴ）は、半導体装置の基本的な素子である。ＭＯＳＦＥＴを応用したＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路は、消費電力が少なく、また微細化や高集積化が容易で高速動作が可能であることから、多くのＬＳＩを構成するデバイスとして広く用いられている。
　従来、ＭＯＳＦＥＴのゲート絶縁膜にはシリコンの熱酸化膜（ＳｉＯ2）或いは酸化シリコンを熱やプラズマ中で窒化した膜（ＳｉＯＮ）が広く用いられてきた。また、ゲート電極としては、燐（Ｐ）或いは砒素（Ａｓ）をドープしたｎ型ポリシリコン層及びホウ素（Ｂ）をドープしたｐ型ポリシリコン層がそれぞれ広く用いられてきた。
　しかし、スケーリング則に従って、ゲート絶縁膜の薄膜化やゲート長の縮小化を行う場合には、ＳｉＯ2膜或いはＳｉＯＮ膜の薄膜化に伴ったゲートリーク電流の増大や信頼性の低下が生じる。また、ゲート電極に形成された空乏層によるゲート容量の低下などが生じるため、ゲート絶縁膜に高誘電率を持つ絶縁材料（高誘電体膜）を用いる方法及びゲート電極に金属材料を用いる方法が提案されている。
　高誘電体膜材料としては例えばハフニウム系の化合物などがあり、中でも酸化ハフニウム（ＨｆＯ2）は高い誘電率を持ちながら、電子移動度及びホール移動度の劣化が抑制できる点で有望な材料である。しかしながら、ソース及びドレインの活性化アニール処理などの高温処理工程を行うことによってキャリア移動度劣化などの特性劣化が生じる問題がある。
　そこで、ゲート絶縁膜及びゲート電極形成後に上記したソース及びドレインの高温処理工程を施す従来の製造方法に対して、高温処理を行った後にゲート絶縁膜及びゲート電極を形成する製造方法が提案されている。ここで、前者の製造方法で形成されたトランジスタ構成をゲートファースト構造、後者の製造方法で形成されたトランジスタ構成をゲートラスト構造と称する。
　例えば特許文献１には、ｎチャネルＭＯＳＦＥＴをゲートファースト構造とし、ｐチャネルＭＯＳＦＥＴをゲートラスト構造としたＣＭＯＳ回路が開示されている。係るＣＭＯＳ回路は、先ず、ｎチャネルＭＯＳＦＥＴ及びｐチャネルＭＯＳＦＥＴの両方をゲートファースト構造で形成した後、ｐチャネルＭＯＳＦＥＴのみゲート電極を除去して新たに導電層を堆積させてゲートラスト構造のＭＯＳＦＥＴを形成している。係る工程においては、それぞれのゲート電極材料を選択することにより、ｎチャネルＭＯＳＦＥＴ、ｐチャネルＭＯＳＦＥＴのそれぞれに適切な仕事関数（Ｗｏｒｋ　Ｆｕｎｃｔｉｏｎ：ＷＦ）のゲート電極を形成することができる。
　特許文献１に開示されたＣＭＯＳ回路のゲートラスト構造のｐチャネルＭＯＳＦＥＴのゲート電極を形成するにあたり、先ず化学的機械研磨（ＣＭＰ）に対するストッパ膜を形成し、先に形成したゲートファースト構造のｐチャネルＭＯＳＦＥＴのゲート電極と該ゲート電極上のＣＭＰストッパ膜を除去して開口部を形成し、該開口部に窒化チタンとアルミニウムを充填する。その後、上記ＣＭＰストッパ膜まで余剰な窒化チタンとアルミニウム膜をＣＭＰ工程で研磨して除去している。
　また、特許文献１のＣＭＯＳ回路では、引張応力や圧縮応力のシリコン窒化膜（ストレスライナー膜）をソース及びドレイン上に形成することにより、トランジスタのチャネル領域の応力を変調し、キャリアの移動度を向上させている。
　特許文献２には、ＳｉＣ等の硬い基板表面をＣＭＰ処理により平坦化した後、基板表面にアルゴンのガスクラスター照射と窒素のガスクラスター照射を施すことにより、ＣＭＰ処理後の研磨キズを取り除いて平坦化する方法が開示されている。
特開２０１２－４４５５号公報 特開２０１１－２４６７６１号公報
　特許文献１に開示された発明における、上記ＣＭＰ工程においては、基板面内において研磨量の差が生じ易い。一般には基板面内の中心部では研磨量が小さく、基板面内の外周部では研磨量が大きくなる。即ち研磨後の基板面内の膜厚は、中心が厚く、周辺が薄くなる傾向にある。このようなＣＭＰ工程における研磨量の差は、製造された半導体装置の歩留まりを悪化させる。
　特許文献２に開示された発明においては、ＣＭＰ処理により生じた基板面内の微小な研磨キズをガスクラスターイオンビームエッチングにより平坦化しているが、係る方法では、ＣＭＰ処理により生じた基板中心部と周辺部との研磨量の差を解消するには至らない。
　本発明は上述した課題を解決するために成されたものであり、半導体装置の製造工程においてＣＭＰにより生じた基板面内の膜厚分布を簡便に補正し、基板面内において均一な半導体装置を提供することを目的とする。
　上述した課題を解決するために本発明は、半導体装置の製造方法であって、
　基板を化学的機械研磨により研磨するＣＭＰ工程と、
　研磨された前記基板に対してイオンビームエッチング処理を行うＩＢＥ工程と、を有し、
　前記ＩＢＥ工程における前記イオンビームエッチング処理は、前記基板面内の中心部と外周部とでエッチングレートが異なることを特徴とする半導体装置である。
　さらに本発明は、プラズマ発生室と、
　基板を処理する処理室と、
　前記処理室と前記プラズマ発生室との間に設けられ、前記プラズマ発生室からイオンを引き出しイオンビームを形成するためのグリッドと、
　前記プラズマ発生室に放電用ガスを導入するためのガス導入部と、
　前記処理室内を排気するための排気手段と、
　前記処理室内に設けられた基板を載置するための基板ホルダと、を備えたイオンビームエッチング装置であって、
　前記グリッドのイオン通過孔は、前記基板面内の中心部に対向する位置と、前記基板面内の外周部に対向する位置とで開口密度が異なることを特徴とするイオンビームエッチング装置である。
　さらに本発明は、イオンビームエッチング装置に用いられる制御装置であって、
　基板面内の膜厚分布の測定結果が入力され、
　該測定結果に基づき、プラズマ発生室の外部であり前記プラズマ発生室のグリッドと対向する天井部の外周に設けられた外側コイルと、前記天井部の内周に設けられた内側コイルとの各々の電流値を制御することを特徴とする制御装置である。
　本発明によれば、ＣＭＰ工程の後にエッチングレートに分布を設けたイオンビームエッチング処理を行うことによって、ＣＭＰにより生じた基板面内の膜厚分布を簡便に補正することが可能となる。よって、本発明によれば、基板面内で均一な半導体装置を製造することが可能となり、半導体装置の製造歩留まりを向上させることができる。
本発明のイオンビームエッチング装置の構成を模式的に示す断面図である。 図１のイオンビームエッチング装置におけるプラズマ発生室近傍の構成を模式的に示す断面図である。 本発明の第１の実施形態によるゲートラスト構造の電界効果トランジスタの製造プロセスの一部を説明するための断面模式図である。 本発明のイオンビームエッチング装置において、プラズマ発生室に設けられた外側コイルと内側コイルの電流値を変化させた場合の、基板面内の位置によるエッチングレートの違いを示す図である。 本発明のイオンビームエッチング装置のプラズマ発生室に設けられた電磁コイルに流す電流の向き及び永久磁石の磁極を示す断面模式図である。 本発明の第２の実施形態においてグリッドに用いる電極の平面模式図である。 本発明の第３の実施形態におけるイオンビームエッチング装置のグリッドの構成を示す断面模式図である。 本発明の第４の実施形態におけるイオンビーム入射角とエッチングレートとの関係を示す図である。 本発明に用いられる制御装置の説明図である。 本発明の第５の実施形態によるゲートラスト構造の電界効果トランジスタの製造プロセスの一部を説明するための断面模式図である。 本発明に用いられる膜厚測定装置の構成を示す断面模式図である。
　以下、図面を参照して、本発明の実施の形態を説明するが、本発明は本実施形態に限定されるものではない。尚、以下で説明する図面で、同機能を有するものは同一符号を付け、その繰り返しの説明は省略することもある。
　（第１の実施形態）
　図１に本実施形態に係るイオンビームエッチング（ＩＢＥ）装置の概略図を示す。ＩＢＥ装置は、処理室１０１と、該処理室１０１内にイオンビームを照射するように設けられたイオンビーム発生装置１００とを備える。イオンビーム発生装置１００と処理室１０１とは連結されており、イオンビーム発生装置１００から発生されたイオンビームは処理室１０１内に導入される。
　処理室１０１内には、基板１１１を保持可能な基板ホルダ１１０がイオンビーム発生装置１００から照射されたイオンビームが入射されるように設けられており、基板１１１が静電吸着（Ｅｌｅｃｔｒｏｓｔａｔｉｃ　ｃｈｕｃｋ：ＥＳＣ）電極１１２上に載置される。また、処理室１０１には排気手段１０３が設置されている。処理室１０１内にはニュートラライザ（不図示）が設けられており、該ニュートラライザによりイオンビーム発生装置１００から導入されたイオンビームを電気的に中和することができる。よって、電気的に中和されたイオンビームを基板１１１に照射することができ、該基板１１１のチャージアップが防止される。基板ホルダ１１０は、イオンビームに対して任意に傾斜することができる。また、基板ホルダ１１０は、基板１１１をその面内方向に回転（自転）できる構造となっている。
　イオンビーム発生装置１００は、プラズマ発生室１０２を備えている。放電チャンバとしての該プラズマ発生室１０２は、中空部及び開口を有する部材としてのベルジャ１０４を有しており、該中空部である内部空間１０２ａが、プラズマ放電が生成される放電空間となる。本実施形態では、図１に示すように、例えば石英からなるベルジャ１０４を、例えばステンレス等からなる処理室１０１に取り付けることにより、処理室１０１とプラズマ発生室１０２とが連結されている。即ち、処理室１０１に形成された開口とベルジャ１０４の開口（プラズマ発生室１０２の開口１０２ｂ）とが重なるようにベルジャ１０４を処理室１０１に設けている。
　上記内部空間１０２ａは開口１０２ｂを介して外部と連通しており、内部空間１０２ａて生成されたイオンは開口１０２ｂから引き出される。また、プラズマ発生室１０２には、ガス導入部１０５が設けられており、該ガス導入部１０５によりプラズマ発生室１０２内の内部空間にエッチングガスが導入される。また、整合器１０７に接続され、高周波（ＲＦ）場を生成するためのＲＦアンテナ１０８が、内部空間にプラズマ放電を生成するようにプラズマ発生室１０２の周囲に配置されている。ベルジャ１０４の天井部（グリッド１０９の対向側）には電磁コイル１０６が設けられている。このような構成において、ガス導入部１０５から放電用ガスを導入し、ＲＦアンテナ１０８に高周波を印加することでプラズマ発生室１０２内に放電用ガスのプラズマを発生させることができる。ＲＦアンテナ１０８の外周には永久磁石１１８がさらに設けられている。
　本実施形態では、図１に示すように、処理室１０１とプラズマ発生室１０２とを連結しているが、イオンビーム発生装置１００は、処理室１０１とプラズマ発生室１０２との境界に設けられた、内部空間１０２ａにて発生したプラズマからイオンを引き出すための引き出し手段としてのグリッド１０９をさらに備えている。本実施形態では、該グリッド１０９に直流電圧を印加し、プラズマ発生室１０２内のイオンをビームとして引き出し、引き出されたイオンビームを基板１１１に照射することで基板１１１の処理が行われる。尚、グリッド１０９は図１においては不図示の締結部材により装置に取り付けられ、不図示の連結部により各電極が連結されている。
　グリッド１０９は、プラズマ発生室１０２のイオン放出側に形成された開口１０２ｂに設けられる。グリッド１０９は少なくとも３つの電極を備え、各電極は内部空間１０２ａにて発生したイオンを通過させるためのイオン通過孔を多数有する。これらグリッド１０９の構成要素である少なくとも３つの電極は、開口１０２ｂにおいて、内部空間１０２ａから開口１０２ｂの外側に向かって、即ち、グリッド１０９から引き出されたイオンビームの進行方向に沿って、内部空間１０２ａからのイオンがイオン通過孔を通過してプラズマ発生室１０２の外部へと放出されるように、互いに離間して配列されている。即ち、上記少なくとも３つの電極のそれぞれは板状の電極であり、これら少なくとも３つの電極のうち、最も内部空間１０２ａ側の電極が開口１０２ｂにおける放電空間を区画する部材として機能し、各電極のイオン通過孔が形成された面が対向している。
　本発明においてグリッドとは、複数の電極及び該複数の電極の各々を固定し連結する固定部材、電極間の絶縁材等を備えた電極アセンブリを言う。
　本実施形態では、グリッド１０９は、プラズマ発生室１０２と処理室１０１との連結部分であるこれら２つの境界において、プラズマ発生室１０２の側から、第１電極１１５（プラズマ側グリッド）、第２電極１１６、第３電極１１７（基板側グリッド）を備えている。第１電極１１５に形成されたイオン通過孔の各々、第２電極１１６に形成されたイオン通過孔の各々、及び第３電極１１７に形成されたイオン通過孔の各々が対向するように、第１電極１１５、第２電極１１６、及び第３電極１１７はプラズマ発生室１０２から処理室１０１に向かう方向Ｐに配列されている。通常、第１電極１１５～第３電極１１７の各点におけるイオン通過孔は直径が等しく、それぞれのイオン通過孔が重なって配置される。各電極は固定部材１２０により連結され、処理装置に固定される。
　本実施形態においては第１電極１１５、第２電極１１６は不図示の電源に接続され、各電極の電位を制御可能である。第３電極１１７は接地されている。第３電極１１７に電源を接続して、電位を制御してもよい。
　第１電極１１５は、プラズマ発生室１０２の開口１０２ｂにおいて最も内部空間１０２ａ側（最もプラズマ発生室１０２側）に設けられており、開口１０２ｂにおいて、内部空間１０２ａを区画する部材としても機能する。第２電極１１６は、第１電極１１５よりも第１電極１１５から第３電極１１７への配列方向Ｐに沿った、内部空間１０２ａの外側（第１電極１１５よりも処理室１０１側）に設けられている。第３電極１１７は、第２電極１１６よりも第１電極１１５から上記配列方向Ｐに沿った、内部空間１０２ａの外側に設けられた電極であって、グリッド１０９の構成要素としての電極のうち、上記配列方向Ｐに沿ったプラズマ発生室１０２の最も外側に設けられた電極、即ち、最も処理室１０１側に設けられた電極である。
　図２において上述したイオンビーム発生装置１００におけるプラズマ発生室１０２近傍についてより詳細に説明する。
　プラズマ発生室１０２の外部であって、ベルジャ１０４の天井部に設けられた電磁コイル１０６は、内周部分に取り付けられた環状の内側コイル１０６ａと、外周部分に取り付けられた環状の外側コイル１０６ｂとから構成される。内側コイル１０６ａ及び外側コイル１０６ｂはそれぞれ不図示の電源に接続され、各々のコイルに流す電流値を相互に独立して制御可能に構成される。尚、ベルジャ１０４の天井部とは、プラズマ発生室１０２を構成するベルジャ１０４においてグリッド１０９と対向する部分を言う。
　本発明の半導体装置の製造方法の一例として、図３を用いてゲートラスト構造の電界効果トランジスタ（ＦＥＴ）を有する半導体装置の製造に係るプロセスを説明する。係るプロセスは、例えば、特許文献１に開示されたＣＭＯＳ回路のｐチャネルＭＯＳＦＥＴの製造プロセスに適用される。図３（ａ）において２０１はｎ型ウェル、２０２はゲート電極の両側部における基板中に導電性不純物を導入して作製されたｐ型ソース及びｐ型ドレイン、２０３はＮｉＳｉ膜からなる高融点金属シリサイド膜、２０４は基板に所定の応力を印加するためのＳｉＮからなるストレスライナー膜、２０５はＳｉＯ2などからなる絶縁膜、２０６はＳｉＮからなるＣＭＰストッパ膜である。２０７、２０８、２０９はサイドウォール絶縁膜であり、２０７はＳｉＮ、２０８はＳｉＯ2、２０９はＳｉＮから構成されている。
　次に図３（ｂ）に示されるように、トレンチ２００の内壁及びＣＭＰストッパ膜２０６上にゲート絶縁膜２１０が形成される。ゲート絶縁膜２１０は比誘電率が少なくとも８．０より大きな誘電率を持つ絶縁材料により形成されることが好ましい。次いで、ゲート絶縁膜２１０の上にＴｉＮからなる拡散防止膜２１１、アルミニウム（Ａｌ）からなる導電膜２１２が形成される。これらの膜はスパッタリング法などで形成される。導電膜２１２としては、Ａｌの他に銅（Ｃｕ）やタングステン（Ｗ）などを好ましく用いることができる。
　その後、従来は、図３（ｃ）に示されるように、ＣＭＰストッパ膜２０６上に形成された導電膜２１１と拡散防止膜２１１とゲート絶縁膜２０１とをＣＭＰ工程によって除去し、トレンチ内に導電膜２１２からなるゲート電極が形成されていた。
　このＣＭＰ工程において、一般に基板面内の中心部よりも外周部の方が研磨速度が速く、基板面内の中心部と外周部において研磨後に膜厚に差が生じてしまう。具体的には、ＣＭＰストッパ膜２０６上に膜厚分布を有するゲート絶縁膜２１０が残留する。これはＣＭＰに用いるスラリの粒径、基板面内の各点における単位面積当たりの加圧及び研磨パッドの動作等によるものと考えられる。この基板面内の膜厚分布はゲート電極のゲートしきい値電圧（Ｖｔ）に影響し、ＦＥＴの素子特性のばらつきの原因となる。
　本発明はこのようなＣＭＰ工程において生じる基板面内の膜厚分布、特に基板の直径方向に生じる膜厚分布をＩＢＥ工程によって補正するものであり、図３に示したＦＥＴの製造プロセスにおいては、ＣＭＰ工程によってゲート絶縁膜２１０が露出する、或いは露出直前まで研磨を行い、その後、ＩＢＥ工程によってゲート絶縁膜２１０をエッチングする。このＩＢＥ工程において、基板面内方向においてエッチングレートを異ならせることによって、ゲート絶縁膜２１０の膜厚分布を補正しながらエッチングを行い、膜厚分布を解消することができる。本発明において、「膜厚分布を補正する」とは、ＩＢＥ工程後に基板の膜厚分布が解消していることを意味する。よって、膜厚分布が解消されれば、ＩＢＥ工程によって膜厚分布を有する膜を全て除去しなくてもよいが、膜厚分布を有する膜を全て除去し、さらに必要に応じてその下層の膜まで除去しても構わない。
　従って、図３のＦＥＴの製造プロセスにおいては、ＩＢＥ工程において、少なくともゲート絶縁膜２１０の膜厚分布を解消すれば良く、ＩＢＥ工程によって、膜厚の均一なゲート絶縁膜２１０を残しても、ゲート絶縁膜２１０を全て除去してもよく、さらにはＣＭＰストッパ膜２０６の一部或いは全部を除去しても構わない。
　本発明に係るＩＢＥ装置は、プラズマ発生室１０２の外部であり前記プラズマ発生室１０２のグリッド１０９と対向する天井部の外周に設けられた外側コイル１０６ｂと、前記天井部の内周に設けられた内側コイル１０６ａとを備え、各々独立して電流値を制御可能である。この２つのコイルの各々の電流値を制御することで、プラズマ発生室１０２内のプラズマ密度の面内分布を調整することが可能となる。プラズマ発生室１０２内のプラズマ密度を変化させると、各点におけるプラズマ密度に応じてグリッド１０９から引き出されるイオンビーム量も変化する。即ち、プラズマ密度が高い点では引き出されるイオンビーム量も大きくなり、プラズマ密度が低い点では引き出されるイオンビーム量も小さくなる。
　本発明では、プラズマ発生室１０２内において基板１１１面内の中心部に対向する位置ではプラズマ密度分布を高くし、プラズマ発生室１０２内において基板１１１面内の外周部に対向する位置ではプラズマ密度分布を低くする。これにより基板１１１面内の中心部のイオンビームによるエッチングレートを基板１１１面内の外周部よりも大きくし、ＣＭＰ工程で生じた基板１１１面内の膜厚分布を補正してエッチングを行う。
　通常、プラズマ発生室１０２内において基板１１１面内方向で均一なプラズマ密度分布を得るためには、内側コイル１０６ａと外側コイル１０６ｂに流す電流を同一とする。これに対し、本実施形態では中央部のエッチングレートを大きくするために、外側コイル１０６ｂの電流値を内側コイル１０６ａに対して大きくする。
　図４に、内側コイル１０６ａと外側コイル１０６ｂに流す電流を変化させた時の、基板１１１の各点におけるエッチングレートの変化を示す。エッチング対象としてＳｉＯ2を用いた。図４の縦軸はエッチングレートを、横軸は基板１１１面内の中心部を０として、該中心部から半径方向の距離を示す。また、各プロットを結ぶ線に示す数値は内側コイル１０６ａ及び外側コイル１０６ｂに流す電流値を示しており、数値の左側が内側コイル１０６ａに流す電流、数値の右側が外側コイル１０６ｂに流す電流を示している。図４から分かるように、内側コイル１０６ａと外側コイル１０６ｂに流す電流値が等しい場合（５０／５０）、基板１１１中心部と基板１１１外周部におけるエッチングレートはほぼ等しいが、外側コイル１０６ｂに流す電流を増加させた場合（５０／６０）には、基板１１１中心部におけるエッチングレートが上昇していく。
　尚、この時の他の条件としては以下の通りである。エッチングガスとしてＡｒガスを用い、プラズマ発生室２内に流すＡｒガスの流量を２０ｓｃｃｍとした。第１電極１１５に印加する電圧は２００Ｖ、第１電極１１５に流れる電流は４００ｍＡになるように設定した。グリッド１０９から引き出されたイオンビームは、試料表面に対して垂直に入射するように設定した。イオンビームの照射と同時にニュートラライザから基板１１１に向けて電子を放出した。ニュートラライザは、ホローカソード型の陰極でプラズマを生成し、陽極との電位差により電子を引き出した。
　内側コイル１０６ａ及び外側コイル１０６ｂに流す電流の向きについて図５を用いて説明する。内側コイル１０６ａはプラズマ発生室１０２の中心において、プラズマ発生室１０２から基板１１１に向かう方向と反対方向の磁場を形成し、外側コイルはプラズマ発生室１０２から基板１１１に向かう方向と同方向の磁場を形成する。また永久磁石１１８はプラズマ発生室１０２側がＮ極となるように設けられている。
　プラズマ発生室１０２内で放電を開始した後に、上述したようにプラズマ発生室１０２内にプラズマ密度分布を形成してイオンビームを引き出し、基板１１１に照射する。このＩＢＥ工程により、ＣＭＰ工程後の基板１１１上の膜を数ｎｍ～数十ｎｍの厚さでエッチングすることで、基板１１１面内における膜厚分布を補正することができ、その結果、基板１１１に形成されたＦＥＴのＶｔのばらつきを低減することができる。
　（第２の実施形態）
　第１の実施形態では、ＣＭＰ工程後の基板面内の膜厚分布をプラズマ発生室１０２内のプラズマ密度を調整することで補正した。これに対して本実施形態では、グリッド１０９におけるイオン通過孔の開口密度をグリッドの面内で異ならせることで基板面内の膜厚分布の補正を行う。
　グリッド１０９に形成されるイオン通過孔は、その数が多いほど、もしくはイオン通過孔の直径が大きいほど、多くのイオンビームが引き出される。従って、グリッド１０９のイオン通過孔の開口密度を、基板１１１中心部と対向する位置においては大きく、基板１１１面内の外周部に対向する位置では小さくすることで基板１１１面内の中心部と外周部のエッチングレートを異ならせることができる。
　尚、本発明においてグリッド１０９のイオン通過孔とは、第１電極１１５、第２電極１１６及び第３電極１１７を含む電極アセンブリであるグリッド１０９のイオン通過孔を言う。例えば、第１電極１１５と第２電極１１６のイオン通過孔が同じ直径で同じ位置に形成されており、第３電極１１７のイオン通過孔が同じ位置に形成されているが、その直径が他の電極に対して小さい場合を考える。この時グリッド１０９のイオン通過孔は実質的に第３電極１１７のイオン通過孔により規定される。反対に第２電極１１６と第３電極１１７のイオン通過孔が同じ直径で同じ位置に形成されており、第１電極１１５のイオン通過孔が同じ位置に形成されているが直径が他の電極に対して小さい場合は、グリッド１０９のイオン通過孔は実質的に第１電極１１５のイオン通過孔により規定される。
　イオン通過孔の開口密度とは、グリッド１０９の各点における、電極部分に対するイオン通過孔の面積の割合を言う。イオン通過孔の開口密度が周辺に比べて中心部の方が大きい例としては以下の態様がある。１つ目は、中心部と外周部でイオン通過孔の直径が等しく、中心部と外周部では単位面積当たりのイオン通過孔の数が中心部の方が多い場合である。２つ目は中心部と外周部では単位面積当たりのイオン通過孔の数が等しく、中心部と外周部ではイオン通過孔の直径が中心部の方が大きい場合である。３つ目はこれらの両方の条件を備える場合である。尚、イオン通過孔は通常、円形であるため、面積の大小は直径の大小で示されるが、本発明においてイオン通過孔は円形には限定されない。
　ＣＭＰ工程後の基板面内の膜厚分布は一定の再現性があるため、本実施形態のようにグリッド１０９のイオン通過孔を該膜厚分布を補正するように調整することが可能である。
　図６に本実施形態のグリッド１０９の構成例を示す。図６は第１電極１１５及び第１電極１１５に形成されたイオン通過孔を示す。第２電極１１６及び第３電極１１７にも同様のイオン通過孔が形成され、各点におけるイオン通過孔が重なるように第１電極１１５～第３電極１１７が組み立てられる。図６に示す第１電極１１５は中心部と外周部でイオン通過孔１１５ａの数が異なる。具体的には、イオン通過孔１１５ａの直径は同じであるが、イオン通過孔１１５ａが形成されている間隔が外周部では中心部の１．５倍となっている。
　このような図６に示す形態に限らず、例えばグリッド１０９の中心部から外周部にかけて段階的にイオン通過孔の開口密度を変化させていってもよい。
　（第３の実施形態）
　上述した第２の実施形態では、グリッド１０９におけるイオン通過孔の開口密度をグリッドの面内で変化させることで基板１１１面内の膜厚分布の補正を行った。本実施形態も第２実施形態と同様にグリッド１０９におけるイオン通過孔の開口密度をグリッド１０９の面内で異ならせるが、加えてグリッド１０９におけるイオン通過孔の開口密度を変化させる機構を備えることを要旨とする。
　図７は本実施形態に係るＩＢＥ装置を説明するための図であり、本実施形態の要旨を説明するためにプラズマ発生室１０２周辺を拡大して図示し、上記実施形態で述べた構成と同様のものは一部記載を省略している。
　固定部材１２３は第１電極１１５と第２電極１１６を連結し、処理室１０１の内壁に固定している。支持部材１２１は第３電極１１７を、第１電極１１５と第２電極１１６から独立して支持している。回転駆動部１２２は第３電極１１７を面内で回転させるための装置であり、支持部材１２１上に設けられる。第３電極１１７を回転させるための機構としては、例えば第３電極１１７の外縁に鋸溝が形成されており、回転駆動部１２２のギアと嵌合し、該ギアが回転駆動部１２２のモータによって回転可能に構成される。
　第３電極１１７を面内において周方向に回転させると、第１電極１１５と第２電極１１６とのイオン通過孔の位置ずれは、中心部においては大きくないが、外周部に行くほど大きくなる。即ち外周部に行くほど、グリッド１０９のイオン通過孔の開口密度が低下する。従ってグリッド１０９から引き出されるイオンビームも、基板１１１面内の外周部に対向する位置よりも基板１１１面内の中心部に対向する位置の方が多くなり、基板１１１面内の外周部よりも中心部でエッチングレートが大きくなる。
　本実施形態によれば、所望のプロセスに応じて第３電極１１７を回転させることで、基板１１１面内の外周部と中心部とのエッチングレートの割合を適宜変更することが可能となる。また後述するＣＭＰ工程後の膜厚測定結果を受けての制御によって、より均一な加工が可能となる。尚、回転させる電極としては、ＩＢＥ工程後の基板１１１面内の膜厚分布及びイオンビーム特性の観点から第３電極１１７が望ましいが、第１電極１１５及び第２電極１１６を回転させることでも基板１１１面内の膜厚分布の補正を行うことが可能である。
　（第４の実施形態）
　本発明の要旨はＣＭＰ工程後に存在する基板１１１面内の膜厚分布をＩＢＥ工程により補正することであるが、ＩＢＥは対象とする物質によってエッチングレートが異なる。上述したとおり、図３に示したＦＥＴの製造プロセスにおいては、ＣＭＰ工程によりゲート絶縁膜２１０が露出するまで加工した後にＩＢＥ工程を行ってゲート絶縁膜２１０をエッチングするが、この時、ＳｉＯ2からなるゲート絶縁膜２１０やＳｉＮからなるＣＭＰストッパ膜２０６といった構成材料がＳｉ系化合物からなる膜は、ＴｉＮなどのＴｉ系化合物からなる拡散防止膜２１１よりもエッチングレートが大きい。そのため、ＩＢＥ工程後にトレンチ（図３（ａ）中の２００）内の拡散防止膜２１１がゲート絶縁膜２１０やＣＭＰストッパ膜２０６よりも突出する恐れがある。このような導電性の突起部は、その後に例えばＳｉＮからなるキャップ膜を成膜し、高融点金属シリサイド膜へのコンタクトプラグを形成する際に、コンタクトプラグ形成ポイントの位置ズレが生じた際の隣接するコンタクトプラグとの接触等の問題を引き起こす可能性がある。
　図８に各物質のＩＢＥ工程におけるイオンビーム入射角とエッチングレートの関係を示す。なお、被エッチング材に垂直方向にイオンビームが入射した際の入射角度を０度としている。例えば入射角４５度においてＳｉＯ2は約１４５Å／ｍｉｎであるのに対してＴｉＮは約６０Å／ｍｉｎである。
　このためＩＢＥ工程を行う際に、ゲート絶縁膜２１０であるＳｉＯ2が削れやすい。特にＩＢＥ工程においては、ＣＭＰ工程で生じた基板１１１面内の膜厚分布以外にも、面粗さを補正するためにある程度の傾きをもって基板１１１にイオンビームを入射させることが望ましい。しかし、図８によると、平坦化のために好ましい４５度以上の角度になると、ＳｉＯ2とＴｉＮのエッチングレートの差も大きくなってしまう。
　本実施形態ではこのようなゲート絶縁膜２１０とＴｉ系金属のエッチングレートの差を低減し、ＣＭＰ工程により生じた基板１１１面内の膜厚分布を補正するにあたっての自由度を向上させることを目的とする。
　上述した実施形態のいずれも、プラズマ発生室１０２内には不活性ガスを導入して放電させ、不活性ガスのイオンを引き出していた。これに対して本実施形態ではプラズマ発生室１０２内に、不活性ガスに加えて塩素（Ｃｌ2）含有ガスを導入する。ＳｉＯ2とＴｉＮでは、ＴｉＮの方がＣｌ2ガスとの反応性が高いため、不活性ガスとＣｌ2ガスとの混合ガスを用いて塩素イオンを含んだイオンビームを基板１１１に照射することで、ＴｉＮのエッチングレートを向上させることができ、トレンチ内での拡散防止膜２１１の突出を防止することができる。
　ＴｉＮからなる拡散防止膜２１１を設けない場合や該拡散防止膜２１１にＳｉＯ2に対して選択的にエッチング可能な材料を用いる場合は、ＳｉＯ2と導電膜２１２とのエッチング選択性を得るためにＡｒとＯ2の混合ガス、もしくはＡｒとＮ2の混合ガスを用いてＩＢＥ工程を行ってもよい。
　次に、本発明に係る実施形態を実行するために用いられる制御装置について図９を用いて説明する。
　本発明に係るＩＢＥ装置を動作させるための制御装置３０１は主制御部（不図示）及び記憶装置（不図示）を備え、本発明に係る種々の基板処理プロセスを実行する制御プログラムが格納されている。例えば、制御プログラムは、マスクＲＯＭとして実装される。或いは、ハードディスクドライブ（ＨＤＤ）などにより構成される記憶装置に、外部の記録媒体やネットワークを介して制御プログラムをインストールすることも可能である。
　制御装置３０１の主制御部は、内側コイル１０６ａや外側コイル１０６ｂに接続された電源３０２，３０３、放電用電力を印加する電源３０４、第１電極１１５や第２電極１１６に接続された電源３０５，３０６や、基板ホルダ１１０、排気手段、ガス導入系の駆動機構３０７，３０８，３０９、及びゲートバルブ３１０等とそれぞれ電気的に接続されている。このように本発明に係るＩＢＥ装置の各要素と接続することでＩＢＥ装置の動作を管理し、制御できるように構成されている。
　（第５の実施形態）
　本実施形態について図１０を用いて説明する。本実施形態では、図３に示したＦＥＴの製造プロセスにおいて、図１０（ａ）に示すようにＣＭＰストッパ膜２０６の下にハードマスク２１３が挿入されている。
　第４の実施形態で述べたように、ＣＭＰ工程後のＩＢＥ工程で基板１１１面内におけるゲート絶縁膜２１０の膜厚分布を補正する際に、トレンチ内に形成されているＴｉＮからなる拡散防止膜２１１とその外部のＳｉ系化合物、具体的にはＳｉＯ2からなるゲート絶縁膜２１０やＳｉＮからなるＣＭＰストッパ膜２０６とではイオンビームによるエッチングレートが大きく異なり、ＩＢＥ工程後に拡散防止膜２１１が突出する恐れがある。
　そこで、本実施形態では、ＣＭＰストッパ膜２０６の下層にＴｉ系化合物よりもエッチングレートが小さい材料からなるハードマスク２１３を設けておく。ハードマスク２１３は例えばＡｌ2Ｏ3やカーボン膜などから構成され、イオンビームを照射した際のエッチングレートがＴｉ系化合物よりも小さい材料が用いられる。
　本実施形態では、ハードマスク２１３を設けることにより、ＩＢＥ工程においてＣＭＰストッパ膜２０６が除去されてハードマスク２１３が露出すると、トレンチ内に残されたＴｉＮからなる拡散防止膜２１１が選択的にエッチングされ、図１０（ｂ）に示すように、隣接するトレンチ内のゲート絶縁膜２１０や絶縁膜２０５よりも突出するのが防止される。よって、ＳｉＮからなるキャップ膜２１４を成膜した際にも、図１０（ｃ）に示すように拡散防止膜２１１が突出せずに平坦な表面が得られ、上記した隣接するコンタクトプラグ間での接触等の問題が回避される。
　ハードマスク２１３は、コンタクトプラグ間の絶縁を採るために絶縁材で構成されることが望ましいが、炭素膜などの導電性膜で構成し、ＩＢＥ工程による膜厚分布補正の際もしくは補正後に除去するようにしてもよい。
　さらにゲート絶縁膜２１０と導電膜２１２とのエッチング選択性を得るためにＡｒとＯ2の混合ガス、もしくはＡｒとＮ2の混合ガスを用いてＩＢＥ工程を行ってもよい。
　（第６の実施形態）
　本実施形態では、ＣＭＰ工程後に基板面内の膜厚分布を測定し、その後のＩＢＥ工程における膜厚分布補正の強度を調整することを特徴とする。即ち、本実施形態は、第１の実施形態、第３の実施形態もしくは第４の実施形態において、ＣＭＰ工程後にゲート絶縁膜２１０の膜厚分布の測定を行い、その測定結果に応じて、ＩＢＥ工程を制御することを特徴とする。
　ＣＭＰ工程後の膜厚測定は、ゲート絶縁膜２１０の膜厚を、図１１に示す光学式計測装置を用いることで行う。膜厚計測装置は検出光学系４００、光学系移動部５００、ステージ部６００、膜厚計測処理部（不図示）で構成される。
　ステージ部６００は基板６０４を載置する回転ステージ６０１、回転ステ－ジ６０１の特定位置の通過を検出する光電センサ６０２、回転ステージ６０１を回転する駆動モータ６０３から構成される。ＣＭＰ工程後の基板６０４表面の分光波形を検出する検出光学系４００は対物レンズ４０１、ハーフミラー４０２、結像レンズ４０３、リレーレンズ４０４、空間フィルタ４０５、視野絞り４０６、照明光源４０７、分光器４０８から構成される。
　照明光源４０７はキセノンランプ又はハロゲンランプ等の白色照明光源で白色照明光をハーフミラー４０２、対物レンズ４０１を介して基板６０４に照射する。基板６０４からの反射光は対物レンズ４０１、ハーフミラー４０２、結像レンズ４０３、リレーレンズ４０４、空間フィルタ４０５、視野絞り４０６、を介して分光器４０８に導かれる。
　分光器４０８で分光された分光波形は電気信号として不図示の膜厚計測処理部に入力され、膜厚を算出して基板６０４面内の膜厚分布を求める。光学系移動部５００は光学系移動ガイド５０１、駆動モータ５０２で構成され、検出光学系４００を回転ステージ６０１の半径方向に移動することによって基板６０４全面の分光波形を検出する。膜厚計測処理部における周波数・位相解析処理部では波形補正された分光波形の横軸を波長の逆数に変換し、分光波形の周波数・位相解析を行う。その解析結果に基づいて膜厚算出を行う。
　上述した膜厚計測装置により、ＣＭＰ工程後の基板面内の膜厚分布を求め、該測定結果を図９の制御装置３０１に入力し、該測定結果に応じてＩＢＥ工程を制御することでより精度良く基板面内の膜厚分布を補正することが可能となる。
　該測定結果に応じて制御を行うＩＢＥ工程におけるパラメータとしては以下の態様が挙げられる。
　第１の実施形態においては外側コイル１０６ｂ及び内側コイル１０６ａに流す電流値、第３の実施形態においては第３電極１１７の電極板面内の回転量、第４の実施形態においてはＣｌ2ガスの導入量である。また各実施形態においてグリッド１０９を構成する各電極に印加する電圧を制御してもよい。
　以上、上述した実施形態では全てＣＭＰ工程後の基板面内の膜厚分布は、基板面内の中心部の膜厚が外周部より厚い場合であった。本発明はこれに限らず、基板面内の中心部の膜厚が外周部より薄い場合にも適用可能である。例えばＣＭＰ工程において中心部のパッド圧力を高くして研磨した場合や、予め中心部のみを研磨した後に基板全体を研磨した場合などである。
　このような場合は基板１１１面内の外周部におけるエッチングレートが、基板１１１面内の中心部よりも高くなるようにＩＢＥ工程を行う。上述した第１実施形態においては基板１１１面内の外周部に対向する位置における、プラズマ発生室１０２内のプラズマ密度を、基板１１１面内の中心部に対向する位置よりも大きくすることで達成可能である。また、第２実施形態では基板１１１面内の外周部に対向する位置のグリッド１０９のイオン通過孔の開口密度を、基板１１１面内の中心部に対向する位置よりも大きくすることで達成可能である。
　以上、ゲートラスト構造のＦＥＴの製造において、ＣＭＰ工程によってゲート絶縁膜に膜厚分布が生じる場合を例に挙げて本発明の実施形態を説明したが、本発明は係る実施形態に限定されるものではなく、ＣＭＰ工程によって膜厚分布が生じる場合であれば、いかなる半導体装置の製造方法にも好ましく適用される。
　１０１：イオンビーム発生装置
　１０１：処理室
　１０２：プラズマ発生室
　１０２ａ：プラズマ発生室の内部空間
　１０２ｂ：プラズマ発生室の開口
　１０３：排気手段
　１０４：ベルジャ
　１０５：ガス導入部
　１０６：電磁コイル
　１０６ａ：内側コイル
　１０６ｂ：外側コイル
　１０７：整合器
　１０８：ＲＦアンテナ
　１０９：グリッド
　１１０：基板ホルダ
　１１１：基板
　１１２：ＥＳＣ電極
　１１５：第１電極
　１１５ａ：イオン通過孔
　１１６：第２電極
　１１７：第３電極
　１１８：永久磁石
　１２０：固定部材
　１２１：支持部材
　１２２：回転駆動部
　１２３：固定部材
　２００：トレンチ
　２０１：ｎ型ウェル
　２０２：ｐ型ソース領域又はｐ型ドレイン領域
　２０３：高融点金属シリサイド膜
　２０４：ストレスライナー膜
　２０５：絶縁膜
　２０６：ＣＭＰストッパ膜
　２０７：ＳｉＮ膜
　２０８：ＳｉＯ2膜
　２０９：ＳｉＮ膜
　２１０：ゲート絶縁膜
　２１１：拡散防止膜
　２１２：導電膜
　２１３：ハードマスク
　２１４：キャップ膜
　３０１：制御装置
　３０２：外側コイル接続電源
　３０３：内側コイル接続電源
　３０４：放電用電源
　３０５：第１電極接続電源
　３０６：第２電極接続電源
　３０７：基板ホルダ駆動機構
　３０８：排気手段
　３０９：ガス導入系
　３１０：ゲートバルブ
　４００：検出光学系
　４０１：対物レンズ
　４０２：ハーフミラー
　４０３：結像レンズ
　４０４：リレーレンズ
　４０５：空間フィルタ
　４０６：視野絞り
　４０７：照明光源
　４０８：分光器
　５００：光学系移動部
　５０１：光学系移動ガイド
　５０２：駆動モータ
　６００：ステージ部
　６０１：回転ステージ
　６０２：光電センサ
　６０３：駆動モータ
　６０４：基板

Claims (20)

  1. 　半導体装置の製造方法であって、
    　基板を化学的機械研磨により研磨するＣＭＰ工程と、
    　研磨された前記基板に対してイオンビームエッチング処理を行うＩＢＥ工程と、を有し、
    　前記ＩＢＥ工程における前記イオンビームエッチング処理は、前記基板面内の中心部と外周部とでエッチングレートが異なることを特徴とする半導体装置の製造方法。
  2. 　前記イオンビームのイオンが引き出されるプラズマ発生室内のプラズマ密度が、前記プラズマ発生室内において前記基板面内の中心部に対向する位置よりも、外周部に対向する位置において小さいことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記プラズマ発生室はイオンビームが引き出される側と対向する側に複数の環状の電磁コイルを備え、前記複数の電磁コイルは各々が独立して電流を制御可能であり、前記複数の電磁コイルの電流を制御することで前記プラズマ発生室内のプラズマ密度を、前記基板面内の中心部に対向する位置よりも、外周部に対向する位置において小さくすることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 　前記ＣＭＰ工程と前記ＩＢＥ工程との間に、前記基板の膜厚分布を測定する測定工程を有し、
    　前記ＩＢＥ工程において、前記複数の電磁コイルに流れる電流値を、前記測定工程において求めた測定結果に応じて制御することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 　前記基板に対して照射されるイオンビームを引き出すためのグリッドに形成された複数のイオン通過孔の単位面積当たりの開口密度が、前記基板面内の中心部に対向する位置よりも、外周部に対向する位置において小さいことを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 　前記イオン通過孔の単位面積当たりの個数が、前記基板面内の中心部に対向する位置よりも、外周部に対向する位置において少ないことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 　前記グリッドは複数の電極板から構成され、前記複数の電極板に互いに重なり合う複数のイオン通過孔が設けられており、
    　前記複数の電極板の少なくとも１枚が、他の電極板とイオン通過孔が対向する位置から該電極板の面内方向に回転した位置に在り、重なり合ったイオン通過孔の単位面積当たりの開口密度が、前記基板面内の中心部に対向する位置よりも、外周部に対向する位置において小さいことを特徴とする請求項５に記載の半導体装置の製造方法。
  8. 　前記ＣＭＰ工程と前記ＩＢＥ工程との間に、前記基板の膜厚分布を測定する測定工程を有し、
    　前記測定結果に応じて前記回転駆動部による前記電極板の回転量を制御することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 　回転させる電極板は、前記複数の電極板のうち、最も前記基板側に近い電極であることを特徴とする請求項７に記載の半導体装置の製造方法。
  10. 　前記イオンビームのイオンが引き出されるプラズマ発生室内のプラズマ密度が、前記プラズマ発生室内において、前記基板面内の中心部に対向する位置よりも外周部に対向する位置において大きいことを特徴とする請求項１に記載の半導体装置の製造方法。
  11. 　前記プラズマ発生室はイオンビームが引き出される側と対向する側に複数の環状の電磁コイルを備え、前記複数の電磁コイルは各々が独立して電流を制御可能であり、前記複数の電磁コイルの電流を制御することで、前記プラズマ発生室内のプラズマ密度を、前記基板面内の中心部に対向する位置よりも外周部に対向する位置において大きくすることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 　前記研磨工程と前記ＩＢＥ工程との間に、前記基板の膜厚分布を測定する測定工程を有し、
    　前記ＩＢＥ工程において、前記複数の電磁コイルに流れる電流値を、前記測定工程において求めた測定結果に応じて制御することを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 　前記基板に対して照射されるイオンビームを引き出すためのグリッドに形成されたイオン通過孔の単位面積当たりの開口密度が、前記基板面内の中心部に対向する位置よりも、外周部に対向する位置において大きいことを特徴とする請求項１に記載の半導体装置の製造方法。
  14. 　前記ＩＢＥ工程においてエッチングされる膜が、シリコン系化合物からなる膜とチタン系化合物からなる膜であり、
    　前記ＩＢＥ工程において用いられる放電用ガスは不活性ガスと塩素含有ガスの混合ガスであることを特徴とする請求項１乃至１３のいずれか１項に記載の半導体装置の製造方法。
  15. 　前記ＩＢＥ工程においてエッチングされる膜が、シリコン系化合物からなる膜とチタン系化合物からなる膜とであり、
    　前記シリコン系化合物からなる膜の下層に、前記チタン系化合物よりもエッチングレートの小さい材料からなるハードマスクが形成されていることを特徴とする請求項１乃至１３のいずれか１項に記載の半導体装置の製造方法。
  16. 　プラズマ発生室と、
    　基板を処理する処理室と、
    　前記処理室と前記プラズマ発生室との間に設けられ、前記プラズマ発生室からイオンを引き出しイオンビームを形成するためのグリッドと、
    　前記プラズマ発生室に放電用ガスを導入するためのガス導入部と、
    　前記処理室内を排気するための排気手段と、
    　前記処理室内に設けられた基板を載置するための基板ホルダと、を備えたイオンビームエッチング装置であって、
    　前記グリッドのイオン通過孔は、前記基板面内の中心部に対向する位置と、前記基板面内の外周部に対向する位置とで開口密度が異なることを特徴とするイオンビームエッチング装置。
  17. 　前記グリッドのイオン通過孔は、前記基板面内の中心部に対向する位置の開口密度が、前記基板面内の外周部に対向する位置の開口密度よりも大きいことを特徴とする請求項１６に記載のイオンビームエッチング装置。
  18. 　前記グリッドのイオン通過孔は、前記基板面内の中心部に対向する位置の開口密度が、前記基板面内の外周部に対向する位置の開口密度よりも小さいことを特徴とする請求項１６に記載のイオンビームエッチング装置。
  19. 　前記プラズマ発生室の外部であって、前記プラズマ発生室の前記グリッドと対向する天井部に設けられた電磁コイルと、
    　前記基板の処理が行われる前の面内膜厚分布の測定結果が入力される制御部と、を備え、
    　前記電磁コイルは前記天井部の外周に設けられた外側コイルと、前記天井部の内周に設けられた内側コイルとを有し、前記外側コイル及び前記内側コイルは互いに独立して電流値が制御可能であり、
    　前記制御部は、前記制御部に入力された前記測定結果に応じて前記外側コイル及び前記内側コイルに流す電流を制御することを特徴とする請求項１６に記載のイオンビームエッチング装置。
  20. 　イオンビームエッチング装置に用いられる制御装置であって、
    　基板の面内膜厚分布の測定結果が入力され、
    　該測定結果に基づき、プラズマ発生室の外部であり前記プラズマ発生室のグリッドと対向する天井部の外周に設けられた外側コイルと、前記天井部の内周に設けられた内側コイルとの各々の電流値を制御することを特徴とする制御装置。
PCT/JP2013/073597 2012-11-02 2013-09-03 半導体装置の製造方法、イオンビームエッチング装置及び制御装置 WO2014069094A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020167025795A KR101742556B1 (ko) 2012-11-02 2013-09-03 반도체 장치의 제조 방법, 이온빔 에칭 장치 및 제어 장치
JP2014544366A JP6138143B2 (ja) 2012-11-02 2013-09-03 半導体装置の製造方法
US14/440,110 US9734989B2 (en) 2012-11-02 2013-09-03 Method for manufacturing semiconductor device, ion beam etching device, and control device
KR1020157008472A KR101661638B1 (ko) 2012-11-02 2013-09-03 반도체 장치의 제조 방법, 이온빔 에칭 장치 및 제어 장치
US15/648,584 US10026591B2 (en) 2012-11-02 2017-07-13 Method for manufacturing semiconductor device, ion beam etching device, and control device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012242602 2012-11-02
JP2012-242602 2012-11-02
JP2012266577 2012-12-05
JP2012-266577 2012-12-05

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/440,110 A-371-Of-International US9734989B2 (en) 2012-11-02 2013-09-03 Method for manufacturing semiconductor device, ion beam etching device, and control device
US15/648,584 Continuation US10026591B2 (en) 2012-11-02 2017-07-13 Method for manufacturing semiconductor device, ion beam etching device, and control device

Publications (1)

Publication Number Publication Date
WO2014069094A1 true WO2014069094A1 (ja) 2014-05-08

Family

ID=50627013

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/073597 WO2014069094A1 (ja) 2012-11-02 2013-09-03 半導体装置の製造方法、イオンビームエッチング装置及び制御装置

Country Status (5)

Country Link
US (2) US9734989B2 (ja)
JP (2) JP6138143B2 (ja)
KR (2) KR101661638B1 (ja)
TW (1) TWI506693B (ja)
WO (1) WO2014069094A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017037887A (ja) * 2015-08-07 2017-02-16 株式会社日立国際電気 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置
KR20170072870A (ko) * 2014-10-15 2017-06-27 도쿄엘렉트론가부시키가이샤 다층막을 에칭하는 방법
JP2017143244A (ja) * 2015-12-01 2017-08-17 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 基板におけるイオンビームの入射角の制御
JP2017220642A (ja) * 2016-06-10 2017-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP2021502674A (ja) * 2017-11-10 2021-01-28 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 異方性パターンエッチングおよび処理のための方法および装置
JP2021064742A (ja) * 2019-10-16 2021-04-22 株式会社ディスコ 被加工物の加工方法及び加工装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106415927B (zh) * 2014-05-12 2020-08-21 三星电子株式会社 传输装置中的信号辐射装置
US9934941B2 (en) * 2014-09-30 2018-04-03 Toshiba Memory Corporation Etching apparatus and etching method
US9722076B2 (en) 2015-08-29 2017-08-01 Taiwan Semiconductor Manufacturning Co., Ltd. Method for manufacturing semiconductor device with contamination improvement
US10541118B2 (en) * 2016-03-21 2020-01-21 Board Of Trustees Of Michigan State University Methods and apparatus for microwave plasma assisted chemical vapor deposition reactors
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
DE102017210450A1 (de) 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
KR102455231B1 (ko) * 2017-10-23 2022-10-18 삼성전자주식회사 픽셀화된 플라즈마를 생성하는 할로우 캐소드, 반도체 소자의 제조장치 및 그의 제조방법
CN108695150B (zh) * 2018-05-22 2020-11-27 朝阳微电子科技股份有限公司 一种半导体晶圆批量刻蚀方法
GB2582242A (en) * 2018-11-30 2020-09-23 Oxford Instruments Nanotechnology Tools Ltd Charged particle beam source, surface processing apparatus and surface processing method
US20200176232A1 (en) * 2018-12-04 2020-06-04 Nanya Technology Corporation Etching device and operating method thereof
TWI736300B (zh) * 2020-06-01 2021-08-11 國立陽明交通大學 射頻積體電路及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08129982A (ja) * 1994-10-31 1996-05-21 Hitachi Ltd イオン源
JP2002359213A (ja) * 2001-06-01 2002-12-13 Hitachi Ltd 半導体装置の製造方法および化学的機械研磨装置
JP2005116865A (ja) * 2003-10-09 2005-04-28 Canon Inc イオンミリング装置およびイオンミリング方法
WO2010090127A1 (ja) * 2009-02-06 2010-08-12 キヤノンアネルバ株式会社 プラズマ処理装置、プラズマ処理方法、および被処理基板を備える素子の製造方法
JP2012004455A (ja) * 2010-06-18 2012-01-05 Sony Corp 半導体装置の製造方法及び半導体装置
WO2012073449A1 (ja) * 2010-11-30 2012-06-07 キヤノンアネルバ株式会社 プラズマ処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982490A (ja) 1995-09-12 1997-03-28 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
US6341574B1 (en) * 1999-11-15 2002-01-29 Lam Research Corporation Plasma processing systems
JP2002158211A (ja) * 2000-11-20 2002-05-31 Shimadzu Corp イオンビームエッチング装置
JP2002216653A (ja) * 2001-01-23 2002-08-02 Hitachi Ltd イオンビーム分布制御方法およびイオンビーム処理装置
JP4073204B2 (ja) 2001-11-19 2008-04-09 株式会社荏原製作所 エッチング方法
KR100653073B1 (ko) * 2005-09-28 2006-12-01 삼성전자주식회사 기판처리장치와 기판처리방법
KR101147387B1 (ko) 2005-10-27 2012-05-22 매그나칩 반도체 유한회사 반도체 소자의 제조방법
JP5332882B2 (ja) 2009-04-30 2013-11-06 豊田合成株式会社 半導体発光素子
JP2011138825A (ja) * 2009-12-25 2011-07-14 Nitta Haas Inc 半導体デバイスの製造方法
WO2011115131A1 (ja) * 2010-03-16 2011-09-22 旭硝子株式会社 Ｅｕｖリソグラフィ光学部材用基材およびその製造方法
JP5236687B2 (ja) 2010-05-26 2013-07-17 兵庫県 表面処理方法及び表面処理装置
JP2012009804A (ja) * 2010-05-28 2012-01-12 Toshiba Corp 半導体装置及びその製造方法
US8193094B2 (en) 2010-06-21 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Post CMP planarization by cluster ION beam etch

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08129982A (ja) * 1994-10-31 1996-05-21 Hitachi Ltd イオン源
JP2002359213A (ja) * 2001-06-01 2002-12-13 Hitachi Ltd 半導体装置の製造方法および化学的機械研磨装置
JP2005116865A (ja) * 2003-10-09 2005-04-28 Canon Inc イオンミリング装置およびイオンミリング方法
WO2010090127A1 (ja) * 2009-02-06 2010-08-12 キヤノンアネルバ株式会社 プラズマ処理装置、プラズマ処理方法、および被処理基板を備える素子の製造方法
JP2012004455A (ja) * 2010-06-18 2012-01-05 Sony Corp 半導体装置の製造方法及び半導体装置
WO2012073449A1 (ja) * 2010-11-30 2012-06-07 キヤノンアネルバ株式会社 プラズマ処理装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170072870A (ko) * 2014-10-15 2017-06-27 도쿄엘렉트론가부시키가이샤 다층막을 에칭하는 방법
KR102375658B1 (ko) * 2014-10-15 2022-03-16 도쿄엘렉트론가부시키가이샤 다층막을 에칭하는 방법
JP2017037887A (ja) * 2015-08-07 2017-02-16 株式会社日立国際電気 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置
JP2017143244A (ja) * 2015-12-01 2017-08-17 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 基板におけるイオンビームの入射角の制御
JP2017220642A (ja) * 2016-06-10 2017-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP2021502674A (ja) * 2017-11-10 2021-01-28 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 異方性パターンエッチングおよび処理のための方法および装置
JP7254791B2 (ja) 2017-11-10 2023-04-10 ラム リサーチ コーポレーション 異方性パターンエッチングおよび処理のための方法および装置
JP2021064742A (ja) * 2019-10-16 2021-04-22 株式会社ディスコ 被加工物の加工方法及び加工装置
JP7383339B2 (ja) 2019-10-16 2023-11-20 株式会社ディスコ 被加工物の加工方法及び加工装置

Also Published As

Publication number Publication date
US20170316918A1 (en) 2017-11-02
KR101661638B1 (ko) 2016-09-30
TWI506693B (zh) 2015-11-01
TW201436031A (zh) 2014-09-16
JPWO2014069094A1 (ja) 2016-09-08
US20150318185A1 (en) 2015-11-05
KR20160113326A (ko) 2016-09-28
KR20150053777A (ko) 2015-05-18
KR101742556B1 (ko) 2017-06-01
JP6371884B2 (ja) 2018-08-08
JP2017135414A (ja) 2017-08-03
JP6138143B2 (ja) 2017-05-31
US9734989B2 (en) 2017-08-15
US10026591B2 (en) 2018-07-17

Similar Documents

Publication Publication Date Title
JP6371884B2 (ja) 記録媒体
US9564360B2 (en) Substrate processing method and method of manufacturing semiconductor device
US20180269119A1 (en) Surface modification control for etch metric enhancement
EP2942806A1 (en) Etching method
KR20190019225A (ko) 동적 마그네트론 제어에 의한 물리 기상 증착(pvd) 플라즈마 에너지 제어
KR20170042315A (ko) 기판 처리 방법
WO2013086232A1 (en) Method for forming a semiconductor device
US7858155B2 (en) Plasma processing method and plasma processing apparatus
US10388532B2 (en) Methods and devices using PVD ruthenium
US10008564B2 (en) Method of corner rounding and trimming of nanowires by microwave plasma
KR101240818B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP5174319B2 (ja) エッチング処理装置およびエッチング処理方法
US10580658B2 (en) Method for preferential oxidation of silicon in substrates containing silicon and germanium
US9728417B2 (en) Method for processing base body to be processed
JPH059742A (ja) プラズマ処理装置及び装置構成方法
JP3076641B2 (ja) ドライエッチング装置及びドライエッチング方法
KR20130009535A (ko) 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법
CN102938372A (zh) 鳍形半导体结构的制造方法
JP2010054456A (ja) 質量分析法、質量分析用試料の作製方法および作製装置
US20060255011A1 (en) Method of forming contact openings
JP2003077891A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13851355

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20157008472

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2014544366

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14440110

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 13851355

Country of ref document: EP

Kind code of ref document: A1