WO2014041769A1 - 発光ダイオード素子および発光ダイオード装置 - Google Patents
発光ダイオード素子および発光ダイオード装置 Download PDFInfo
- Publication number
- WO2014041769A1 WO2014041769A1 PCT/JP2013/005265 JP2013005265W WO2014041769A1 WO 2014041769 A1 WO2014041769 A1 WO 2014041769A1 JP 2013005265 W JP2013005265 W JP 2013005265W WO 2014041769 A1 WO2014041769 A1 WO 2014041769A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- emitting diode
- semiconductor layer
- region
- electrode
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 260
- 239000000758 substrate Substances 0.000 claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 239000012780 transparent material Substances 0.000 claims description 2
- 230000035515 penetration Effects 0.000 claims 1
- 230000002441 reversible effect Effects 0.000 abstract description 7
- 230000000149 penetrating effect Effects 0.000 abstract description 5
- 230000004048 modification Effects 0.000 description 54
- 238000012986 modification Methods 0.000 description 54
- 229910002601 GaN Inorganic materials 0.000 description 40
- 238000010586 diagram Methods 0.000 description 17
- 239000004020 conductor Substances 0.000 description 16
- 238000000605 extraction Methods 0.000 description 14
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 230000020169 heat generation Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- -1 gallium nitride compound Chemical class 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- MHYQBXJRURFKIN-UHFFFAOYSA-N C1(C=CC=C1)[Mg] Chemical compound C1(C=CC=C1)[Mg] MHYQBXJRURFKIN-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
Definitions
- the present application relates to a light emitting diode element, and relates to a high output light emitting diode element.
- a nitride semiconductor containing nitrogen (N) as a group V element is considered promising as a material for a short wavelength light emitting device because of its band gap.
- GaN-based semiconductors gallium nitride compound semiconductors
- LED blue light-emitting diode
- GaN-based semiconductors GaN-based semiconductors
- the light-emitting diode element currently sold as a product is manufactured by epitaxially growing a GaN-based semiconductor layer such as GaN, InGaN, or AlGaN on a c-plane substrate, and the light-emitting diode element (LED chip) is mounted on a submount.
- the planar size of the light-emitting diode element (planar size of the substrate main surface: hereinafter simply referred to as “chip size”) varies depending on the application of the light-emitting diode element, but a typical chip size is, for example, 300 ⁇ m ⁇ 300 ⁇ m. Or 1 mm ⁇ 1 mm.
- Electrode arrangements for light emitting diode elements.
- One is a “double-sided electrode type” in which a p-type electrode and an n-type electrode are formed on the front and back surfaces of a light-emitting diode element, respectively.
- the other is a “surface electrode type” in which both the p-type electrode and the n-type electrode are formed on the surface side of the light emitting diode element.
- Patent Document 3 discloses the following light-emitting diode element.
- the light emitting diode disclosed in Patent Document 3 has an n-type conductive layer 2 made of a gallium nitride compound having a main surface and a back surface, and the main surface is an m-plane, and a first surface on the main surface of the n-type conductive layer 2.
- a semiconductor multilayer structure 21 including a p-type conductive layer 4 and an active layer 3 positioned between the n-type conductive layer 2 and the p-type conductive layer 4, and the p-type conductive layer 4.
- the p-type electrode 5 provided, the second region 2 b on the main surface of the n-type conductive layer 2, the conductor portion 9 in contact with the inner wall of the through hole 8, and the second surface 2 on the main surface of the n-type conductive layer 2.
- Patent Document 4 discloses a semiconductor film including an n-type semiconductor layer, an active layer, and a p-type semiconductor layer, and a part of the p-type semiconductor layer, the active layer, and the n-type semiconductor layer are removed from the surface of the p-type semiconductor layer.
- a semiconductor light emitting device is disclosed that includes an n-electrode formed on the exposed surface of an exposed n-type semiconductor layer and a p-electrode formed on the surface of the p-type semiconductor layer.
- the current induction portion is provided on the n-type semiconductor layer or in the n-type semiconductor layer and above the p-electrode and has a conductivity higher than that of the n-type semiconductor layer.
- One non-limiting exemplary embodiment of the present application provides a high-power light-emitting diode element and a light-emitting diode device in which heat generation is suppressed.
- a light-emitting diode device includes a first semiconductor layer of a first conductivity type having a main surface and a back surface, and a second region located in the first region of the main surface of the first semiconductor layer.
- a conductive second semiconductor layer; an active layer located between the first semiconductor layer and the second semiconductor layer; and a side of the second semiconductor layer opposite to the side where the active layer is located A first electrode provided on a side surface, a second electrode provided in a second region of the main surface of the first semiconductor layer, and the back surface of the first semiconductor layer, A third region located between the first electrode and the second electrode when viewed from the direction perpendicular to the back surface, and at least a part of the second electrode adjacent to the third region A fourth region overlapping with the third region, and a fifth region adjacent to the third region and overlapping a part of the first electrode
- the first semiconductor layer is not covered with the conductive layer on the back surface of the first semiconductor layer when viewed from a direction perpendicular to the back surface.
- a high-power light-emitting diode element and a light-emitting diode device in which heat generation is suppressed can be realized.
- (A) is sectional drawing which shows the light emitting diode apparatus by which the light emitting diode element of the double-sided electrode type was mounted
- (b) is a perspective view of the light emitting diode element.
- (A) is sectional drawing of the light emitting diode apparatus by which the surface electrode type light emitting diode element was mounted
- (b) is the top view which looked at the light emitting diode element from the main surface.
- (A) is sectional drawing of the light emitting diode device of Embodiment 1
- (b) and (c) are the top view which looked at the light emitting diode element of Embodiment 1 from the back surface, and the top view which looked from the main surface. .
- FIG. 6 is a diagram showing the energy at the bottom of the conduction band in the active layer along the cross section of ⁇ A ′.
- the light emitting diode element of Embodiment 1 it is the result which calculated
- (A) is a figure which shows the electric current dependence of external quantum efficiency
- (b) is a figure which shows the electric current dependence of optical output
- (c) is a figure which shows the electric current dependence of a voltage.
- FIG. 6 is a diagram in which the results shown in FIG. 5 are arranged with respect to the thickness of the conductive layer, (a) shows the thickness dependence of external quantum efficiency, and (b) shows the thickness dependence of light output.
- (c) is a figure which shows the thickness dependence of a voltage.
- the length of the overlapping portion of the conductive layer and the p-type electrode is changed from 0 ⁇ m to 300 ⁇ m as viewed from the vertical direction of the back surface of the n-type semiconductor layer while the thickness of the conductive layer is fixed.
- (A) is a diagram showing the current dependency of the external quantum efficiency
- (b) is a diagram showing the current dependency of the light output
- FIG. 4 is a diagram showing current dependency of voltage.
- (A) is a diagram showing the dependence of the external quantum efficiency on the overlap length
- (b) is a diagram showing the dependence of the optical output on the overlap length
- (c) is a diagram showing the voltage overlap. It is the figure which showed length dependence.
- (D) is the figure which showed the ratio (a5 / (a5 + a6)) dependence of the overlap length of external quantum efficiency
- (e) is the figure which showed the ratio dependence of the overlap length of optical output. It is.
- (A) is sectional drawing of the light emitting diode apparatus by the modification of Embodiment 1 and 2, (b) and (c) was seen from the top view and main surface which looked at the light emitting diode element by a modification from the back surface It is a top view.
- (A) is sectional drawing of the light emitting diode apparatus by the other modification of Embodiment 1 and 2, (b) and (c) is the top view and main part which looked at the light emitting diode element by another modification from the back surface It is the top view seen from the surface.
- FIG. 10 is a cross-sectional view of a light emitting diode device according to another modification of the first and second embodiments.
- FIG. 6 is a plan view of a light emitting diode element according to another modification of Embodiments 1 and 2 as viewed from the back side.
- FIG. 6 is a plan view of a light emitting diode element according to another modification of the first and second embodiments when viewed from the main surface.
- FIG. 10 is a cross-sectional view of a light emitting diode device according to another modification of the first and second embodiments.
- FIG. 6 is a plan view of a light emitting diode element according to another modification of Embodiments 1 and 2 as viewed from the back side.
- FIG. 6 is a plan view of a light emitting diode element according to another modification of the first and second embodiments when viewed from the main surface.
- FIG. 10 is a cross-sectional view of a light emitting diode device according to another modification of the first and second embodiments.
- FIG. 6 is a plan view of a light emitting diode element according to another modification of Embodiments 1 and 2 as viewed from the back side.
- FIG. 6 is a plan view of a light emitting diode element according to another modification of the first and second embodiments when viewed from the main surface. It is sectional drawing of the light emitting diode apparatus of Embodiment 2.
- FIG. 2 is a
- FIG. 1A is a cross-sectional view showing a light emitting device 120 in which a double-sided electrode type light emitting diode element 114 is mounted on a mounting substrate 112, and FIG. 1B is a perspective view of the light emitting diode element 114.
- the light emitting device 120 includes, for example, an n-type semiconductor layer 102 composed of GaN, an active layer 103 composed of InGaN and GaN quantum wells, and a p composed of GaN on an n-type substrate 101 composed of GaN.
- a type semiconductor layer 104 is stacked.
- a p-type electrode 105 is formed on the p-type semiconductor layer 104, and an n-type electrode 117 is formed on the back surface of the n-type substrate 101.
- the n-type electrode 117 is formed in a partial region on the back surface of the n-type substrate 101 so as not to shield the light.
- the p-type electrode 105 is disposed face down so as to be positioned on the mounting substrate 112 side.
- a bonding pad 122 is provided on the back surface of the n-type substrate 101, and the bonding pad 122 is electrically connected to the mounting substrate 112 by a wire 123.
- FIG. 2A is a cross-sectional view showing the light emitting device 121 in which the surface electrode type light emitting diode element 115 is mounted on the mounting substrate 112, and FIG. 2B is a light emitting diode element viewed from the mounting substrate 112 side.
- 115 is a plan view of FIG.
- the light emitting device 121 includes an n-type semiconductor layer 102 composed of GaN, an active layer 103 composed of InGaN and GaN quantum wells, and GaN on the main surface of a substrate 101 composed of an n-type GaN semiconductor or SiC.
- the p-type semiconductor layer 104 is provided with a stacked structure.
- a p-type electrode 105 is formed on the p-type semiconductor layer 104, and the p-type semiconductor layer 104, the active layer 103, and the n-type semiconductor layer 102 are partially removed to expose the n-type semiconductor layer 102.
- An electrode 106 is formed.
- the p-type electrode 105 is formed on the p-type semiconductor layer 104.
- light generated in the active layer 103 is extracted from the back surface of the substrate 101. For this reason, when mounting this type of light emitting diode element, it is mounted face-down so that the p-type electrode 105 and the n-type electrode 106 are located on the mounting substrate 112 side.
- the inventors of the present application examined the case where the conventional light emitting diode device includes a high output type light emitting diode element.
- the light-emitting diode element is a high-power type
- the light-emitting diode element generates heat due to a large current flowing and becomes high temperature.
- the double-sided electrode type light-emitting diode element 114 the element generates heat during high output operation and reaches a temperature close to 400K. For this reason, it has been found that the bonding wire 123 connecting the n-type electrode 117 and the mounting substrate may be disconnected due to heat.
- the current concentrates around the n-type electrode 106 and generates heat during high current operation, so that the light emission efficiency may be lowered.
- the active layer portion far from the n-type electrode 106 is difficult to be biased, a sufficient current does not flow, and a sufficient light emission intensity may not be obtained. It was. For this reason, in the light-emitting device 121, the efficiency of the light radiate
- the double-sided electrode type has a uniform current density and is easy to input large power.
- the surface electrode type is mounted with bumps, so it is reliable in mounting.
- the current density is not uniform and the efficiency is deteriorated when large power is turned on, or the light extraction is deteriorated and the efficiency is deteriorated.
- the impurity concentration of the n-type conductive layer cannot be increased in order to prevent deterioration in crystal quality. Therefore, in the nonpolar plane-grown nitride semiconductor, the impurity concentration of the n-type conductive layer is low, resistance is likely to increase, and heat is likely to be generated.
- One embodiment of the present invention is as follows.
- a light-emitting diode device includes a first semiconductor layer of a first conductivity type having a main surface and a back surface, and a second region located in the first region of the main surface of the first semiconductor layer.
- a conductive second semiconductor layer; an active layer located between the first semiconductor layer and the second semiconductor layer; and a side of the second semiconductor layer opposite to the side where the active layer is located A first electrode provided on a side surface, a second electrode provided in a second region of the main surface of the first semiconductor layer, and the back surface of the first semiconductor layer, A third region located between the first electrode and the second electrode when viewed from the direction perpendicular to the back surface, and at least a part of the second electrode adjacent to the third region A fourth region overlapping with the third region, and a fifth region adjacent to the third region and overlapping a part of the first electrode
- the first semiconductor layer is not covered with the conductive layer on the back surface of the first semiconductor layer when viewed from a direction perpendicular to the back surface.
- the conductive layer is made of metal, and when the width of the fifth region is a5 and the width of the sixth region is a6, the following relational expression may be satisfied.
- the conductive layer is made of a conductive transparent material.
- the width of the fifth region is a5 and the width of the sixth region is a6, the following relational expression may be satisfied.
- the thickness of the first semiconductor layer of the first conductivity type may be 20 ⁇ m or less.
- the maximum thickness of the conductive layer may be 4 ⁇ m or more and 100 ⁇ m or less.
- the first semiconductor layer may have a concavo-convex structure provided in the sixth region on the back surface.
- the conductive layer may have a concavo-convex structure provided on a surface opposite to the side on which the first semiconductor layer is located.
- the first semiconductor layer may include a first conductive type epitaxial growth layer located on the active layer side and a first conductive type semiconductor substrate located on the conductive layer side.
- the average value of the total thickness of the semiconductor substrate and the conductive layer in the third, fourth, and fifth regions may be larger than the average value of the thickness of the semiconductor substrate in the sixth region. Good.
- the minimum value of the total thickness of the semiconductor substrate and the conductive layer in the third, fourth, and fifth regions may be larger than the minimum value of the thickness of the semiconductor substrate in the sixth region. Good.
- the fourth region and the second electrode may coincide with each other when viewed from the back surface of the first semiconductor layer.
- the first semiconductor layer, the second semiconductor layer, and the active layer may be made of a GaN nonpolar semiconductor or a GaN antipolar semiconductor.
- the first conductivity type may be an n-type.
- a light-emitting diode device includes a mounting substrate having a mounting surface, the first terminal and the second terminal provided on the mounting surface, and the light-emitting diode element according to any one of the above.
- the first electrode and the second electrode include a light emitting diode element disposed so as to correspond to the first terminal and the second terminal.
- the n-type is the first conductivity type and the p-type is the second conductivity type.
- the first conductivity type may be p-type and the second conductivity type may be n-type.
- FIG. 3A is a sectional view showing Embodiment 1 of the light emitting diode device according to the present invention.
- the light emitting diode device 20 of the present embodiment is configured by mounting a light emitting diode element (chip) 14 face down on a mounting substrate 12.
- a light emitting diode element (chip) 14 face down on a mounting substrate 12.
- Any of the n-type semiconductor layer and the p-type semiconductor layer may be formed first, but in this example, an example in which the n-type semiconductor layer is formed first and an electrode is provided on the p-type semiconductor layer side is given. explain.
- the light emitting diode element 14 includes an n-type semiconductor layer (first semiconductor layer) 2 made of n-type GaN and a semiconductor multilayer structure 21.
- the n-type semiconductor layer 2 has a main surface (front surface) 2f and a back surface 2b.
- the surface on which the semiconductor multilayer structure is formed is referred to as a main surface, and the opposite surface is referred to as a back surface.
- the surface where the semiconductor multilayer structure 21 is located is referred to as a main surface 2f.
- the back surface 2b is positioned upward in the drawing, but the back surface 2b and the main surface 2f are positioned in the vertical direction in the drawing, It does not mean the vertical position in the light emitting diode device.
- the n-type semiconductor layer 2 composed of GaN is formed by, for example, epitaxial growth on an n-type GaN substrate and removing the n-type GaN substrate.
- the n-type semiconductor layer 2 may include a grown n-type semiconductor layer and a part of the n-type GaN substrate.
- the light generated in the semiconductor laminated structure 21 is extracted from the back surface 2b of the n-type semiconductor layer 2.
- the light extraction efficiency can be improved by making the n-type semiconductor layer 2 as thin as possible and reducing the absorption loss due to the n-type semiconductor layer 2.
- the thickness of the n-type semiconductor layer 2 is not less than 1 ⁇ m and not more than 30 ⁇ m. If the thickness is 2 ⁇ m to 15 ⁇ m, the light extraction efficiency can be further improved, and if the thickness is 2 ⁇ m to 5 ⁇ m, the light extraction efficiency can be further improved.
- the n-type semiconductor layer 2 when the n-type semiconductor layer 2 is thin, current concentration occurs around the n-type electrode as described above, and the light emission efficiency due to heat generation may be reduced.
- This problem becomes significant when the thickness of the n-type semiconductor layer 2 is 20 ⁇ m or less, but can be solved by providing the light-emitting diode device 20 with the conductive layer 9 described in detail below. That is, the light-emitting diode device 20 generates heat due to current concentration while reducing the absorption loss by reducing the thickness of the n-type semiconductor layer 2 particularly when the thickness of the n-type semiconductor layer 2 is 20 ⁇ m or less. Therefore, the light extraction efficiency can be improved.
- the main surface 2f of the n-type semiconductor layer 2 includes a first region a1 and a second region a2.
- the main surface 2f is provided with a recess 2r, and the second region a2 is located at the bottom of the recess 2r. That is, the main surface 2f includes the bottom surface when the recess 2r is provided.
- the first region a1 and the second region a2 do not overlap. These regions are defined to specify the semiconductor structure and electrode positions described below, and do not mean that the main surface 2f is provided with a boundary line between these regions. However, the outer shape of the semiconductor layer and the electrode is located at the boundary between these regions.
- the semiconductor multilayer structure 21 includes an active layer 3 and a p-type semiconductor layer (second semiconductor layer) 4.
- the p-type semiconductor layer 4 is made of GaN, and is located in the first region a1 on the main surface 2f of the n-type semiconductor layer 2.
- the active layer 3 is located between the n-type semiconductor layer 2 and the p-type semiconductor layer 4.
- the semiconductor multilayer structure 21 may include another semiconductor layer between the n-type semiconductor layer 2 and the active layer 3 or between the active layer 3 and the p-type semiconductor layer 4.
- the active layer 3 has a quantum well structure composed of, for example, a stack of InGaN and GaN.
- the n-type semiconductor layer 2, the active layer 3, and the p-type semiconductor layer 4 are all epitaxial growth layers.
- the active layer 3 is composed of a GaN-based semiconductor and has a nonpolar plane or a semipolar plane, a light-emitting diode element and a light-emitting diode device with high efficiency and high output can be realized.
- FIG. 3C is a plan view of the light emitting diode element 14 viewed from the main surface 2f side. A cross section taken along the line A-A 'shown in FIG. 3C is shown in FIG.
- a p-type electrode (first electrode) is formed on the surface 4f of the p-type semiconductor layer 4 opposite to the side where the active layer 3 is located, that is, on the p-type semiconductor layer 4.
- the p-type electrode 5 is located in the first region a1 in the main surface 2f of the n-type semiconductor layer 2.
- An n-type electrode (second electrode) 6 is provided in the second region a2 of the main surface 2f of the n-type semiconductor layer 2.
- the p-type electrode 5 is composed of, for example, a Ni / Au layer
- the n-type electrode 6 is composed of, for example, a Ti / Al layer.
- the configuration of the p-type electrode 5 and the n-type electrode 6 is not limited to these.
- FIG. 3B is a plan view of the light emitting diode element 14 as viewed from the back surface 2b side. A cross section taken along the line A-A 'shown in FIG. 3B is shown in FIG.
- a conductive layer 9 is provided on the back surface 2 b of the n-type semiconductor layer 2.
- the conductive layer 9 is made of, for example, a semiconductor containing n-type GaN, SiC, or Si. More specifically, the conductive layer 9 may be constituted by an n-type GaN substrate for growing the n-type semiconductor layer 2 and forming the semiconductor multilayer structure 21.
- the conductive layer 9 has conductivity, and more specifically, has a resistance value that is the same as or lower than that of the n-type semiconductor layer 2.
- the conductive layer 9 may have a resistance in a direction parallel to the back surface 2 b equivalent to that of the n-type semiconductor layer 2.
- the conductive layer 9 is provided in the n-type semiconductor layer 2 so as to cover the third region a3, the fourth region a4, and the fifth region a5 on the back surface 2b of the n-type semiconductor layer 2.
- the third region a ⁇ b> 3 is located between the p-type electrode 5 and the n-type electrode 6 when viewed from the direction (y direction) perpendicular to the back surface 2 b of the n-type semiconductor layer 2. That is, the third region a3 is the n-type semiconductor layer 2 positioned between the p-type electrode 5 and the n-type electrode 6 when viewed from the direction (y direction) perpendicular to the back surface 2b of the n-type semiconductor layer 2. Is in contact with the portion 2e.
- the fourth region a4 is adjacent to the third region a3 and overlaps at least a part of the n-type electrode 6 when viewed from the direction (y direction) perpendicular to the back surface 2b.
- the fifth region a5 is adjacent to the third region a3 and overlaps a part of the electrode of the p-type electrode 5 when viewed from the direction (y direction) perpendicular to the back surface 2b.
- these regions are also defined in order to specify the position of the conductive layer 9 on the back surface 2b, and do not mean that a boundary between these regions is formed on the back surface 2b.
- the third region a3 is sandwiched between the fourth region a4 and the fifth region a5, and the third region a3, the fourth region The region a4 and the fifth region a5 are continuous.
- the n-type semiconductor layer 2 and the conductive layer 9 are electrically connected.
- the n-type semiconductor layer 2 has a sixth region a6 on the back surface 2b that is not covered with the conductive layer 9 and overlaps part of the p-type electrode 5 when viewed from the direction perpendicular to the back surface 2b.
- the region overlapping the p-type electrode 5 in the back surface 2 b is the fifth region a 5 covered with the conductive layer 9 and the fifth region a 5 not covered with the conductive layer 9. 6 regions a6.
- the n-type semiconductor layer 2 has a fourth region between the main surface 2f and the back surface 2b, in particular, the second region a2 of the main surface 2f and the back surface 2b.
- a through electrode penetrating between the regions a4 is not provided.
- the maximum thickness of the conductive layer 9 is 1 ⁇ m or more and 100 ⁇ m or less.
- the conductive layer 9 may overlap substantially the entire n-type electrode 6. That is, the fourth region a4 may substantially coincide with the second region a2 when viewed from the direction perpendicular to the back surface 2b of the n-type semiconductor layer 2.
- the conductive layer 9 may overlap the p-type electrode 5 with a width of less than half. Specifically, it is larger than 0 ⁇ m and perpendicular to the p-type electrode 5 in the direction perpendicular to the boundary between the third region a3 and the fifth region a5 (the ⁇ x direction in FIG. 3B). You may overlap by length shorter than 1/2 of the width
- the length that the conductive layer 9 overlaps the p-type electrode 5 is 1 ⁇ m or more and 300 ⁇ m or less. It may be. Thereby, more than half of the n-type semiconductor layer 2 is exposed without being covered with the conductive layer 9.
- the light emitting diode element 14 having the above-described structure is mounted on the mounting substrate 12 face down. Specifically, the light emitting diode element 14 is arranged so that the terminals 13 a and 13 b provided on the mounting substrate 12 face the p-type electrode 5 and the n-type electrode 6, respectively.
- the terminal 13a and the p-type electrode 5 are joined by the bump 10 and are electrically connected.
- the terminal 13b and the n-type electrode 6 are also joined by the bump 10 and are electrically connected.
- the conductive layer is in contact with the portion 2e between the p-type electrode 5 and the n-type electrode 6 provided on the main surface 2f side of the n-type semiconductor layer 2. Since the layer 9 is provided, the cross section of the path of the current flowing between the active layer 3 and the n-type electrode 6 can be increased. Therefore, the current density around the n-type electrode 6 is increased to suppress heat generation, and the resistance of the n-type semiconductor layer 2 due to heat is suppressed from increasing. In addition, a decrease in light emission efficiency accompanying an increase in the temperature of the active layer 3 is suppressed. Thereby, a large current of the active layer 3 can be injected, and the light-emitting diode element 14 and the light-emitting diode device 20 having high efficiency and high output are realized.
- the conductive layer 9 even if the n-type semiconductor layer 2 is thinned, the cross section of the path through which current flows between the active layer 3 and the n-type electrode 6 can be increased. Can do. Therefore, by reducing the thickness of the n-type semiconductor layer 2, the probability that the light generated in the active layer 3 is absorbed by the n-type semiconductor layer can be reduced, and the light extraction efficiency can be improved.
- n-type electrode 6 and the p-type electrode 5 are provided on the main surface 2f and these electrodes and the mounting substrate are connected by bumps, there is a concern that the wires may be disconnected when mounting by wire bonding. Therefore, it is possible to improve the mounting reliability.
- the semiconductor multilayer structure 21 includes the active layer 3 and the p-type semiconductor layer 4.
- a certain overflow stopper layer may be inserted between the active layer 3 and the p-type semiconductor layer 4.
- the overflow stopper layer is made of, for example, an AlGaN layer.
- a reflective electrode made of, for example, silver may be provided on the surface of the p-type electrode 5 so that more light can be extracted from the back surface of the n-type semiconductor layer 2. In the present embodiment, these can be incorporated into the configuration as necessary.
- an n-type GaN substrate whose main surface is a c-plane is prepared.
- semiconductor layers are sequentially formed on a substrate by MOCVD (Metal Organic Chemical Vapor Deposition).
- a GaN layer having a thickness of 2 to 15 ⁇ m is formed as an n-type semiconductor layer 2 on the n-type GaN substrate.
- the GaN layer is formed by supplying TMG (Ga (CH 3 ) 3 ), TMA (Al (CH 3 ) 3 ) and NH 3 to the n-type substrate 1 composed of GaN at 1100 ° C., for example. accumulate.
- an Al u Ga v In w N layer (u ⁇ 0, v ⁇ 0, w ⁇ 0) may be formed as the n-type semiconductor layer 2.
- another substrate instead of the n-type GaN substrate, another substrate may be used.
- the active layer 3 is formed on the n-type semiconductor layer 2.
- the active layer 3 has, for example, a 81 nm thick GaInN / GaN multiple quantum well (MQW) structure in which 9 nm thick Ga 0.9 In 0.1 N well layers and 9 nm thick GaN barrier layers are alternately stacked. Yes.
- MQW multiple quantum well
- the growth temperature may be lowered to 800 ° C. in order to incorporate In.
- a p-type semiconductor layer 4 composed of GaN having a thickness of 70 nm is formed.
- the p-type semiconductor layer 4 may have a p-GaN contact layer (not shown) on the surface.
- a p-AlGaN layer may be formed instead of the GaN layer.
- chlorine-based dry etching is performed to remove a part of the p-type semiconductor layer 4 and the active layer 3 to form a recess 2r. 2 region a2 is exposed.
- an n-type electrode 6 composed of, for example, a 10 nm thick Ti layer and a 100 nm thick Al layer is formed in the second region a 2 of the n type semiconductor layer 2.
- a p-type electrode 5 composed of, for example, a 7 nm thick Ni layer and a 70 nm thick Au layer is formed.
- heat treatment is performed at a temperature of about 50 ° C. to 650 ° C. for about 5 minutes to 20 minutes. By this heat treatment, the contact resistance between the semiconductor layer and the electrode can be reduced.
- the n-type GaN substrate is removed by etching or laser processing while leaving a part of the n-type GaN substrate to be the conductive layer 9.
- the light emitting diode element 14 is completed.
- the light emitting diode element 14 can be mounted on the mounting substrate 12 by a known method to complete the light emitting diode device 20.
- the formation of each conductive layer and electrode layer in the above-described manufacturing method can be performed by a known manufacturing technique, and is an example.
- the structure of the light emitting diode element which is an example used for the simulation will be described.
- the structure of the light-emitting diode element is as shown in FIGS.
- the length of the p-type electrode 5 in the x-axis direction is 400 ⁇ m
- the length of the n-type electrode 6 in the x-direction is 60 ⁇ m.
- the gap between the p-type electrode 5 and the n-type electrode 6 (the length in the x direction of the third region a3) is 40 ⁇ m.
- the length of the light emitting diode element in the z-axis direction is 1 mm.
- the n-type semiconductor layer 2 and the conductive layer 9 are each composed of GaN, and the impurity concentration is 2 ⁇ 10 18 cm ⁇ 3 .
- the n-type semiconductor layer 2 has a thickness of 5 ⁇ m, and the conductive layer 9 has a thickness of 30 ⁇ m.
- the conductive layer 9 completely overlaps the n-type electrode 6 (the length of the fourth region a4 in the x direction is 60 ⁇ m) and overlaps the p-type electrode 5 by 100 ⁇ m in the x direction (the x of the fifth region a5) The direction length is 100 ⁇ m).
- the light emitting diode element of the comparative example has the same structure as the example of this embodiment except that the conductive layer 9 is not provided.
- FIG. 4A is a diagram showing the current dependency of the external quantum efficiency (EQE)
- FIG. 4B is a diagram showing the current dependency of the optical output
- FIG. 4C is the maximum active layer temperature
- FIG. 4D is a diagram showing the current dependency of the voltage
- FIG. 4 (e) is a diagram showing the energy at the bottom of the conduction band in the active layer along the section AA ′ in FIGS. 3 (b) and 3 (c), and the horizontal axis represents the third region. A value obtained by taking a width in the negative direction of the x-axis from the boundary between a3 and the fifth region a5 is shown.
- the efficiency and light output decrease as the current increases. Maintains high efficiency and light output.
- the current density in the n-type electrode and the surrounding n-type semiconductor layer increases, the temperature of the region increases due to Joule heat, and the carrier mobility decreases. This is because the resistance is increased. An increase in the chip temperature causes a decrease in internal quantum efficiency in the active layer. Further, when the resistance of the n-type conductive layer is increased, a larger voltage is required to flow the same current, so that the input power is increased and converted into heat, thereby accelerating the temperature increase.
- FIG. 4C shows that a temperature difference of about 100 K occurs when a current of 1.5 A is passed.
- FIG. 4 (e) means that the larger the energy value, the more bias is applied to the active layer and the amount of light emission increases.
- the presence of the conductive layer 9 reduces the resistance between the n-type electrode 6 and the p-type electrode 5 and makes it easier to apply a voltage to the active layer 3. That is, in this embodiment, by providing the conductive layer 9 at a specific position of the n-type semiconductor layer 2, the current flowing in the n-type semiconductor layer in the conventional structure can be dispersed in the conductive layer 9. For this reason, the current density in the n-type semiconductor layer 2 is reduced, heat generation is suppressed, and the increase in resistance of the n-type semiconductor layer 2 is suppressed. Therefore, even if a larger current is passed, the reduction in efficiency and light output is suppressed. Further, as shown in FIG. 4D, since the element resistance is low, the drive voltage can be lowered.
- the portion 2e between the n-type electrode 6 and the p-type electrode 5 and the n-type semiconductor layer 2 formed on the back side of the active layer 3 adjacent thereto are electrically conductive. Since the average thickness of the combined layers 9 can be increased, a large current can be passed through the light emitting diode element. On the other hand, it is possible to reduce the average thickness of the n-type semiconductor layer 2 formed on the back side of the remaining active layer 3 and improve light extraction.
- FIG. 5 shows a simulation result when the thickness of the conductive layer 9 is changed to 5 ⁇ m, 10 ⁇ m, 20 ⁇ m, 30 ⁇ m, and 50 ⁇ m while the length of the conductive layer 9 is fixed.
- 5A shows the current dependency of the external quantum efficiency (EQE)
- FIG. 5B shows the current dependency of the optical output
- FIG. 5C shows the current dependency of the voltage.
- the efficiency and light output in a large current region are significantly higher and the element resistance is lower than the conventional structure having no conventional conductive layer. It can be seen that good characteristics can be obtained with a low driving voltage. In particular, even when the thickness of the conductive layer 9 is 5 ⁇ m, these characteristics are greatly improved.
- FIG. 6 is a diagram showing the light emission characteristics when the result shown in FIG. 5 is taken and the thickness of the conductive layer 9 is taken on the horizontal axis and the current is 1A.
- 6A shows the thickness dependence of the external quantum efficiency (EQE)
- FIG. 6B shows the thickness dependence of the optical output
- FIG. 6C shows the thickness dependence of the voltage. . From FIG. 6, it can be seen that the presence of the conductive layer 9 improves the characteristics abruptly. From these figures, it can be seen that if the thickness of the conductive layer 9 is about 4 ⁇ m, the effect of improving the characteristics can be obtained remarkably. The effect of improving the characteristics is saturated when the thickness is about 20 ⁇ m.
- the thickness of the conductive layer 9 is limited to 100 ⁇ m or less. Good.
- the thickness of the conductive layer 9 may be not less than 5 ⁇ m and not more than 30 ⁇ m from the viewpoint of sufficiently improving the above-described characteristics of the light-emitting diode element and suppressing an increase in manufacturing cost.
- FIG. 7 shows a simulation result when the length of the overlapping portion of the conductive layer 9 and the p-type electrode 5 is changed from 0 ⁇ m to 300 ⁇ m while the thickness of the conductive layer 9 is fixed.
- FIG. 7A shows the current dependency of the external quantum efficiency EQE
- FIG. 7B shows the current dependency of the optical output
- FIG. 7C shows the current dependency of the voltage. It can be seen that the overlapping portion of the conductive layer 9 and the p-type electrode 5 is also about 50 ⁇ m, so that the external quantum efficiency and the optical output at a large current are greatly improved, and the voltage rise can be suppressed.
- FIG. 8 further simulates the length of overlap between the conductive layer 9 and the p-type electrode 5 (the length of a5) and emits light when operating at a current of 1A.
- FIG. 8A to 8C the horizontal axis is indicated by the overlap length (length of a5).
- FIG. 8 (d) and FIG. 8 (e) for the sake of generalization, the overlap length ratio (a5 / (a5 + a6)) is described.
- 8A and 8D show the dependence of the external quantum efficiency (EQE) on the overlapping length
- FIGS. 8B and 8E show the dependence of the optical output on the overlapping length.
- FIG. 8C shows the voltage overlap length dependence.
- Table 1 shows the overlap length (a5 length), the overlap length ratio (a5 / (a5 + a6)), the series resistance of the light emitting element, the operating voltage at 1A, the external quantum efficiency (EQE), the light Indicates the numerical value of the output.
- the conductive layer 9 is larger than 0 ⁇ m and overlaps the p-type conductive layer 5 without depending on the material of the conductive layer 9, so that a conventional conductive layer is not provided.
- the efficiency and light output in a critically large current region are improved, the device resistance is small, the driving voltage is lowered, and good characteristics can be obtained.
- the overlap length increases, the external quantum efficiency and light output reach their maximum values and decrease over time. This is because when the conductive layer 9 is a transparent conductive material such as GaN or ITO, light extraction is reduced by light absorption by the conductive layer 9.
- the conductive layer 9 is a material such as a metal that shields light, the external quantum efficiency and the light output are more rapidly decreased. From these results, it can be seen that if the overlap of the conductive layer 9 with the p-type electrode 5 is at least greater than 0 ⁇ m, the light emission characteristics are improved.
- the conductive layer 9 is a transparent conductive material, If it is in the range, a light emitting diode element having high external quantum efficiency and high light output can be realized.
- the conductive layer 9 is a metal material, If it is in the range, a light emitting diode element having high external quantum efficiency and high light output can be realized.
- FIG. 15 is an explanatory diagram showing the configuration of the light-emitting diode device 20 ′ of the second embodiment.
- symbol is attached
- the light emitting diode device 20 ′ of the present embodiment has the same configuration as the light emitting diode device 20 of the first embodiment except for the light emitting diode element.
- the light emitting diode element 14 ′ of the present embodiment has the same configuration as the light emitting diode element 14 except for the conductive layer.
- the conductive layer 9 ′ of this embodiment is made of, for example, a transparent conductive material such as ITO (Indium Tin Oxide) or the like, or a metal such as gold, silver, copper, titanium, nickel, or aluminum that is generally used for manufacturing a semiconductor device. Or a conductive material containing solder, indium, silver or the like.
- a transparent conductive material such as ITO (Indium Tin Oxide) or the like
- a metal such as gold, silver, copper, titanium, nickel, or aluminum that is generally used for manufacturing a semiconductor device.
- a conductive material containing solder, indium, silver or the like solder, indium, silver or the like.
- the light emitting diode element 14 ′ can be manufactured in the same manner as the light emitting diode element 14 of the first embodiment.
- the manufacturing process up to the formation of the p-type electrode 5 and the n-type electrode 6 is performed in the same manner as the light-emitting diode element 14 of the first embodiment.
- the unfinished light emitting diode element 14 ′ is mounted on the mounting substrate 12 with the main surface 2 f having the p-type electrode 5 and the n-type electrode 6 facing down and the n-type GaN substrate facing up. Subsequently, the n-type GaN substrate is removed using, for example, laser lift-off processing.
- a conductive layer 9 ′ made of metal, a conductive material, or a transparent conductive material is formed so as to cover the third region 3a, the fourth region a4, and the fifth region a5 of the n-type semiconductor layer 2.
- the conductive layer 9 ′ can be formed by an appropriate method depending on the material used. When ITO is used, the conductive layer 9 'can be formed by sol-gel method, sheet lamination, sputtering, or the like. When a conductive material mixed with solder, indium, silver, or the like is used, the conductive layer 9 can be formed by heating and softening and disposing at a desired position. Further, when forming the conductive layer 9 ′ composed of metal, a method such as sputtering or vapor deposition can be used.
- the thickness of the conductive layer 9 ′ may be selected appropriately depending on the material used, and may be set so that the resistivity is less than 0.01 ⁇ ⁇ cm. When ITO is used, it can be set to the same level as when the conductive layer 9 is formed of a GaN layer. In the case of using a metal, the thickness of the conductive layer 9 ′ may be about two orders of magnitude smaller than that of the GaN layer. Thereby, the light emitting diode device 20 'is completed.
- the substrate on which the n-type semiconductor layer 2 and the stacked structure 21 are formed is removed.
- the n-type semiconductor layer 2 and the laminated structure 21 can be formed on an inexpensive sapphire substrate, and the conductive layer 9 ′ can be formed using an inexpensive conductive material.
- a high-power light emitting diode element capable of flowing a large current can be manufactured at low cost.
- the conductive layer 9 ′ when a transparent conductive material is used as the conductive layer 9 ′, light can be extracted also from the region on the back surface covered with the conductive layer 9 ′. For this reason, the light extraction efficiency to the outside can be further improved.
- FIG. 9A is a cross-sectional view showing a light emitting diode element 24 and a light emitting diode device 30 which are modifications of the first embodiment and the second embodiment.
- FIG. 9B is a plan view of the light emitting diode element 24 as viewed from the back surface 2b side of the n-type semiconductor layer 2.
- FIG. 9C is a plan view of the light emitting diode element 24 as viewed from the main surface 2 f side of the n-type semiconductor layer 2.
- the same components as those in the first and second embodiments are denoted by the same reference numerals, and the description thereof is omitted.
- the light emitting diode device 30 of the present modification has the same configuration as the light emitting diode devices 20 and 20 'of the first or second embodiment except for the light emitting diode element.
- the uneven structure 2j is provided in the sixth region a6 on the back surface 2b of the n-type semiconductor layer 2, and the side of the conductive layer 29 opposite to the side where the n-type semiconductor layer 2 is located.
- the configuration is the same as that of the light-emitting diode elements 14 and 14 'of the first or second embodiment except that the uneven structure 9a is provided on the surface 9b.
- the conductive layer 29 of this example has the same configuration as the conductive layers 9 and 9 ′ of the first or second embodiment except that the uneven structure 9 a is provided.
- the steps in the concavo-convex structures 2j and 9a are 1 ⁇ m or less or 5 ⁇ m or less, which is smaller than the thickness of the conductive layer 29 and the n-type semiconductor layer 2.
- the uneven structures 2j and 9a are formed in the sixth region a6 of the back surface 2b of the n-type semiconductor layer 2 and the surface 9b of the conductive layer 29 by an etching method or the like. Only one of the concavo-convex structure 2j and the concavo-convex structure 9a may be provided.
- a desired shape suitable for light extraction such as a hemisphere convex on the light emitting side, a substantially triangular pyramid, or a substantially hexagonal pyramid, can be selected.
- the light extraction efficiency can be increased by the concavo-convex structure.
- FIG. 10A is a cross-sectional view showing a light emitting diode element 34 and a light emitting diode device 40 which are other modifications of the first embodiment and the second embodiment.
- FIG. 10B is a plan view of the light emitting diode element 34 as viewed from the back surface 2b side of the n-type semiconductor layer 2.
- FIG. 10C is a plan view of the light emitting diode element 34 viewed from the main surface 2 f side of the n-type semiconductor layer 2.
- the same components as those in the first and second embodiments are denoted by the same reference numerals, and the description thereof is omitted.
- the light emitting diode device 40 of the present modification has the same configuration as the light emitting diode devices 20 and 20 'of the first or second embodiment except for the light emitting diode element.
- the light emitting diode element 34 of this modification has the same configuration as the light emitting diode elements 14 and 14 ′ of the first or second embodiment except for the n-type semiconductor layer.
- the n-type semiconductor layer 32 of the present embodiment includes a first conductivity type epitaxial growth layer 2 i and a first conductivity type semiconductor substrate 1.
- the n-type semiconductor layer 32 is obtained by leaving a part of the n-type substrate 1 when the n-type substrate 1 is removed from the back surface 2b by etching or laser processing in the manufacturing process of the light emitting diode element 34. Since the n-type substrate 1 remains, the strength of the entire n-type semiconductor layer 32 can be maintained even if the epitaxial growth layer 2i is thinned. Therefore, there are advantages that the epitaxial growth layer 2i can be made thin and the growth time can be shortened, and that the strength of the chip and wafer during the manufacture of the light emitting diode device 20 can be maintained and handled easily.
- the conductive layer 39 may be composed of a semiconductor containing n-type GaN, SiC, or Si as described in the first embodiment, or transparent conductive as described in the second embodiment. May be made of a conductive material, a metal, a conductive material, or the like.
- the conductive layer 39 may be composed of the n-type substrate 1.
- the n-type substrate 1 and the conductive layer 39 of the n-type semiconductor layer 32 are integrally formed by etching or laser processing.
- the third region a3, the fourth region a4, and the fifth region a5 are the actual boundary surfaces. Instead of existing above, it exists on a virtual surface obtained by extending the area of the back surface other than these areas.
- the total of the n-type substrate 1 and the conductive layer 39 of the n-type semiconductor layer 32 integrally formed in the third region a3, the fourth region a4, and the fifth region a5. Is larger than the thickness t2 of the n-type substrate 1 in the sixth region a6.
- the uneven structures 2 j and 9 a may be provided in the conductive layer 39 and the n-type semiconductor layer 32.
- a portion having a small thickness is generated in the conductive layer 39 and the n-type semiconductor layer 32 by the concavo-convex structures 2j and 9a.
- the minimum value t1 ′ of the total thickness of the conductive layer 39 and the n-type substrate 1 integrally formed in the third region a3, the fourth region a4, and the fifth region a5 is the sixth region a6. It is larger than the minimum value t2 ′ of the thickness of the n-type substrate 1.
- the average value of the total thickness of the conductive layer 39 and the n-type substrate 1 in the third region a3, the fourth region a4, and the fifth region a5 is the thickness of the n-type substrate 1 in the sixth region a6. It may be larger than the average value.
- FIG. 11A is a cross-sectional view showing a light-emitting diode element 44 and a light-emitting diode device 50, which are still another modification of the first and second embodiments.
- FIG. 11B is a plan view of the light emitting diode element 44 as viewed from the back surface 2b side of the n-type semiconductor layer 42.
- FIG. 11C is a plan view of the light emitting diode element 44 as viewed from the main surface 2 f side of the n-type semiconductor layer 42.
- the same components as those in the first and second embodiments are denoted by the same reference numerals, and the description thereof is omitted.
- the light emitting diode device 50 of this modification has the same configuration as that of the light emitting diode device 20, 20 ', 30 or 40 of the first or second embodiment or the above-described modification except for the light emitting diode element.
- the light emitting diode element 44 of the present modification has the same configuration as that of the light emitting diode elements 14, 14 ', 24, or 34 of the first or second embodiment or the above-described modification except for the conductive layer.
- the n-type semiconductor layer 42 of this modification has the same configuration as the n-type semiconductor layers 2 and 32 of the first and second embodiments or any of the modifications described above.
- the conductive layer 49 of this modification has a different shape from the conductive layers 9 and 9 ′ of the first and second embodiments.
- the surface 9b located on the side opposite to the side where the n-type semiconductor layer 42 is located is constituted by a convex curved surface.
- the conductive layer 49 may be made of the same material as that of the conductive layers 9, 9 ′, 29, and 39 of the first and second embodiments or any of the modifications described above.
- the conductive layer 49 is made of a transparent conductive material, the amount of light extracted from the conductive layer 49 can be increased by the convex curved surface.
- the conductive layer 49 is made of an opaque material, there is an advantage that light emitted from the light emitting diode element 44 to the outside hardly affects the radiation pattern.
- the conductive layer 49 has a convex curved surface, but may have a surface 9b having another shape such as a convex triangular pyramid surface or a convex hexagonal pyramid surface.
- FIG. 12A is a cross-sectional view showing a light-emitting diode element 54 and a light-emitting diode device 60, which are still another modification of the first and second embodiments.
- 12B is a plan view of the light emitting diode element 54 as viewed from the back surface 2b side of the n-type semiconductor layer 52.
- FIG. 12C is a plan view of the light emitting diode element 54 as viewed from the main surface 2 f side of the n-type semiconductor layer 52.
- FIG. 13A is a cross-sectional view showing a light-emitting diode element 64 and a light-emitting diode device 70 which are another modification example.
- FIG. 13B is a plan view of the light emitting diode element 64 as viewed from the back surface 2b side of the n-type semiconductor layer 62.
- FIG. 13C is a plan view of the light emitting diode element 64 as viewed from the main surface 2 f side of the n-type semiconductor layer 62.
- the same reference numerals are given to the same components as those in the first and second embodiments or any of the modifications, and the description thereof is omitted.
- the light-emitting diode devices 60 and 70 of the present modification have the same configuration as the light-emitting diode devices 20, 20 ′, 30, 40, and 50 of the first and second embodiments or any of the above-described modifications, except for the light-emitting diode element. .
- the light-emitting diode elements 54 and 64 according to the present modification are the light-emitting diode elements 14, 14 ′, 24, 34, and 44 according to the first and second embodiments or any of the modifications described above except for the shapes of the n-type electrode and the p-type electrode. It is the same composition as.
- the n-type semiconductor layers 52 and 62 and the conductive layers 59 and 69 of the present modification have the same configurations as those of the first and second embodiments or any of the above-described modifications.
- the light-emitting diode element 54 shown in FIGS. 12A to 12C includes four n-type electrodes 56 having a circular shape when viewed from the main surface 2f.
- the p-type electrode 55 surrounds the n-type electrode 56 with a predetermined gap from the periphery of the n-type electrode 56 and covers the entire main surface 2f.
- a fourth region a4 having the same shape as the n-type electrode 56 is disposed at a position overlapping each n-type electrode 56.
- the third region a3 located between the p-type electrode 55 and the n-type electrode 56 has a ring shape surrounding the fourth region a4, and is arranged outside the fourth region a4.
- the fifth region a5 that overlaps a part of the p-type electrode 55 has a ring shape that surrounds the third region a3, and is disposed outside the third region a3.
- the conductive layer 59 is located in the fourth region a4, the third region a3, and the fifth region a5. As shown in FIG.
- the boundary between the third region a3 and the fifth region a5 is a circle, and is indicated by an arrow in a direction perpendicular to the tangent to the circle, that is, in the radial direction of the circle.
- the width of the fifth region a5 is defined.
- the light-emitting diode element 64 shown in FIGS. 13A to 13C includes two n-type electrodes 66 including a portion having a stripe shape when viewed from the main surface 2f.
- the p-type electrode 65 surrounds the n-type electrode 66 with a predetermined gap from the periphery of the n-type electrode 66 and covers almost the entire main surface 2f.
- the conductive layer 69 formed on the back surface 2b of the n-type semiconductor layer 62 is also a fourth region a4 disposed at a position overlapping the n-type electrode 66 when viewed from the back surface 2b, and a third region surrounding the fourth region a4. It is formed so as to cover the fifth region a5 surrounding the a3 and the third region a3.
- n-type electrodes 56 and 66 can be provided and distributed on the main surface 2f. For this reason, even when the chip area is increased, a large current can be made to flow uniformly over the entire chip.
- the shape, number, and arrangement position of the n-type electrodes 56 and 66 are not limited to these modified examples, and various changes can be made.
- FIG. 14A is a cross-sectional view showing a light-emitting diode element 74 and a light-emitting diode device 80, which are still another modified example of the first and second embodiments.
- 14B is a plan view of the light emitting diode element 74 as viewed from the back surface 2b side of the n-type semiconductor layer 72.
- FIG. 14C is a plan view of the light emitting diode element 74 as viewed from the main surface 2f side of the n-type semiconductor layer 72.
- the light emitting diode device 80 of the present modification has the same configuration as that of the light emitting diode device 20, 20 ', 30, 40, or 50 of the first or second embodiment or any of the above-described modifications, except for the light emitting diode element 74.
- the light emitting diode element 74 of this modification has the same configuration as the light emitting diode element of the first and second embodiments or any of the modifications described above, except for the shape of the conductive layer.
- the n-type semiconductor layer 72, the n-type electrode 76, and the p-type electrode 75 in the present modification are the same as the n-type semiconductor layer, the n-type electrode, and the p-type electrode in the first and second embodiments or any of the modifications described above. It has a configuration.
- the conductive layer 79 of this modification does not completely overlap with the n-type electrode 76 when viewed from the back surface 2b, and the seventh region a7 has a conductive layer in the region overlapping with the n-type electrode 76 of the back surface 2b. 79 is not located. Even if such a conductive layer 79 is provided, the conductive layer 79 completely forms the third region a3 located in the portion 2e of the n-type semiconductor layer 72 located between the n-type electrode 76 and the p-type electrode 75.
- the n-type semiconductor layer 72 covers a region where the n-type electrode 76 is formed and a portion of the region where the p-type electrode 75 is formed.
- the cross section of the path of the current flowing between the active layer 3 and the n-type electrode 76 can be increased, and the effects described in the first embodiment can be obtained.
- the conductive layer 79 is made of an opaque material, the light generated in the active layer 3 and repeatedly reflected in the n-type semiconductor layer 72 is reflected on the back surface of the n-type semiconductor layer 72. In 2b, it can radiate
- the present invention has been described as the first and second embodiments and other embodiments including various modifications. However, the present invention may be implemented by combining two or more of these embodiments and modifications as appropriate. Good.
- the GaN-based semiconductor is described as an example of the semiconductor.
- the semiconductor device can also be suitably used for a light-emitting diode element and a light-emitting diode device configured by a semiconductor other than the GaN-based semiconductor.
- the light emitting diode element radiate
- the conductivity type of each semiconductor layer may be reverse. That is, the n-type semiconductor layer may be positioned on the mounting substrate side and light may be emitted from the p-type semiconductor layer.
- the light-emitting diode element and the light-emitting diode device disclosed in the present application by providing the conductive layer, the current density of the n-type semiconductor layer around the n-type electrode can be reduced. And an increase in resistance of the n-type conductive layer due to heat can be suppressed, and a large current can be passed through the element. In addition, it is possible to suppress a decrease in light emission efficiency accompanying an increase in the temperature of the active layer.
- the conductive layer can increase the cross section of the path through which current flows between the active layer and the n-type electrode. For this reason, by reducing the thickness of the n-type semiconductor layer, it is possible to reduce the probability that light generated in the active layer is absorbed by the n-type conductive layer, and to improve the light extraction efficiency.
- an n-type electrode and a p-type electrode are provided on the main surface, and these electrodes and the mounting substrate are connected by bumps, so there is no fear of wire disconnection occurring when mounting by wire bonding, Mounting reliability can be improved.
- the light-emitting diode element and the light-emitting diode device disclosed in the present application are suitably used as a light source for a display device, a lighting device, an LCD backlight, a flash lamp, and a car headlamp.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
発光ダイオード素子は、主面および裏面を有する第1導電型の第1の半導体層2と、第1の半導体層の主面における第1の領域に位置する、第2導電型の第2の半導体層4と、第1の半導体層2と第2の半導体層4との間に位置する活性層3と、第2の半導体層4の、活性層3が位置する側と反対側の面に設けられた第1の電極5と、第1の半導体層の主面における第2の領域に設けられた第2の電極6と、第1の半導体層2の裏面において、裏面に垂直な方向から見て、第1の電極と第2の電極との間に位置する第3の領域a3と、第3の領域a3に隣接し、第2の電極の少なくとも一部と重なる第4の領域a4と、第3の領域a3に隣接し、第1の電極の一部と重なる第5の領域a5とを覆う導電層とを備え、第1の半導体層2は、第1の半導体層2の裏面において、裏面に垂直な方向から見て、導電層に覆われておらず、第1の電極の他の部分と重なる第6の領域を有し、第1導電型の第1の半導体層2には、主面および裏面の間を貫通する貫通電極が設けられていない。
Description
本願は、発光ダイオード素子に関し、高出力な発光ダイオード素子に関する。
V族元素として窒素(N)を含む窒化物半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。そのなかでも、窒化ガリウム系化合物半導体(GaN系半導体)の研究は盛んに行われ、青色発光ダイオード(LED)素子、緑色発光ダイオード素子、GaN系半導体を用いた半導体レーザが実用化されている(たとえば、特許文献1、2参照)。
現在、製品として販売されている発光ダイオード素子は、c面基板上にGaN、InGaN、AlGaNなどのGaN系半導体層をエピタキシャル成長して作製され、発光ダイオード素子(LEDチップ)はサブマウント上に実装される。発光ダイオード素子の平面サイズ(基板主面の平面的なサイズ:以下、単に「チップサイズ」と称する)は、発光ダイオード素子の用途に応じて異なるが、典型的なチップサイズは、たとえば300μm×300μm、あるいは1mm×1mmである。
発光ダイオード素子の電極の配置には、大きく分けて2つのタイプがある。一つは、p型電極およびn型電極を、それぞれ、発光ダイオード素子の表面および裏面に形成する「両面電極タイプ」である。もう一つは、p型電極およびn型電極の両方を、発光ダイオード素子の表面側に形成する「表面電極タイプ」である。
特許文献3は、以下のような発光ダイオード素子を開示している。特許文献3に開示された発光ダイオードは、主面および裏面を有し、主面がm面である窒化ガリウム系化合物からなるn型導電層2と、n型導電層2の主面における第1の領域2aに設けられ、p型導電層4、および、n型導電層2とp型導電層4との間に位置する活性層3を含む半導体積層構造21と、p型導電層4上に設けられたp型電極5と、n型導電層2の主面における第2の領域2bに設けられ、スルーホール8の内壁と接する導電体部9と、n型導電層2の主面における第2の領域2bに設けられ、導電体部9と接するn型表面電極6とを備える。
特許文献4は、n型半導体層、活性層およびp型半導体層を含む半導体膜と、p型半導体層の表面からp型半導体層、活性層およびn型半導体層の一部を除去することにより表出したn型半導体層の表出面に形成されたn電極と、p型半導体層の表面に形成されたp電極と、を含む半導体発光素子を開示している。特許文献4によれば、n型半導体層上またはn型半導体層内であってp電極の上方に設けられ且つn型半導体層の導電率よりも高い導電率を有する電流誘導部を有する。
従来の発光装置では、発熱の抑制が求められていた。
本願の限定的ではない、例示的なある一態様は、発熱が抑制された高出力の発光ダイオード素子および発光ダイオード装置を提供する。
本発明の一態様による発光ダイオード素子は、主面および裏面を有する第1導電型の第1の半導体層と、前記第1の半導体層の前記主面における第1の領域に位置する、第2導電型の第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に位置する活性層と、前記第2の半導体層の、前記活性層が位置する側と反対側の面に設けられた第1の電極と、前記第1の半導体層の前記主面における第2の領域に設けられた第2の電極と、前記第1の半導体層の前記裏面において、前記裏面に垂直な方向から見て、前記第1の電極と前記第2の電極との間に位置する第3の領域と、前記第3の領域に隣接し、前記第2の電極の少なくとも一部と重なる第4の領域と、前記第3の領域に隣接し、前記第1の電極の一部と重なる第5の領域とを覆う導電層とを備え、前記第1の半導体層は、前記第1の半導体層の前記裏面において、前記裏面に垂直な方向から見て、前記導電層に覆われておらず、前記第1の電極の他の部分と重なる第6の領域を有し、第1導電型の第1の半導体層には、前記主面および前記裏面の間を貫通する貫通電極が設けられていない。
本願の一態様によれば、発熱が抑制された高出力の発光ダイオード素子および発光ダイオード装置が実現し得る。
まず、両面電極タイプおよび表面電極タイプの基本構成について説明する。
図1(a)は、両面電極タイプの発光ダイオード素子114が実装基板112に実装された発光装置120を示す断面図であり、図1(b)は、発光ダイオード素子114の斜視図である。発光装置120は、たとえば、GaNによって構成されるn型基板101上に、GaNによって構成されるn型半導体層102、InGaNおよびGaNの量子井戸によって構成される活性層103、GaNによって構成されるp型半導体層104が積層された構造を備える。p型半導体層104上にはp型電極105が形成され、n型基板101の裏面にn型電極117が形成されている。この例では、活性層103から出た光がn型基板101の裏面から取り出されるため、n型電極117は、光を遮蔽しないようにn型基板101の裏面の一部領域に形成される。両面電極タイプの発光ダイオード素子を実装する場合、図1(a)に示すように、p型電極105が実装基板112側に位置するようにフェースダウンで配置する。n型基板101の裏面にはボンディングパッド122が設けられ、ボンディングパッド122は、ワイヤ123によって実装基板112と電気的に接続される。
図2(a)は、表面電極タイプの発光ダイオード素子115が実装基板112に実装された発光装置121を示す断面図であり、図2(b)は、実装基板112側から見た発光ダイオード素子115の平面図である。発光装置121は、n型GaN半導体あるいはSiCによって構成される基板101の主面上に、GaNによって構成されるn型半導体層102、InGaNおよびGaNの量子井戸によって構成される活性層103、GaNによって構成されるp型半導体層104が積層された構造を備える。p型半導体層104上にはp型電極105が形成され、p型半導体層104、活性層103、およびn型半導体層102の一部が除去されて露出したn型半導体層102上にn型電極106が形成されている。p型電極105は、p型半導体層104上に形成されている。この例では、活性層103で発生した光は基板101の裏面から取り出される。このため、このタイプの発光ダイオード素子を実装する場合、p型電極105およびn型電極106が実装基板112側に位置するように、フェースダウンで実装する。
本願発明者らは、従来の上記発光ダイオード装置が高出力タイプの発光ダイオード素子を備える場合について検討した。発光ダイオード素子が高出力タイプである場合、大電流が流れることによって発光ダイオード素子が発熱し、高温になる。たとえば、両面電極タイプの発光ダイオード素子114の場合、高出力動作時に素子が発熱し、400K近い温度になる。このため、熱により、n型電極117と実装基板を接続しているボンディングワイヤ123が外れる場合があることが分かった。
表面電極タイプの発光ダイオード素子115の場合、高電流動作時に、n型電極106周辺に電流が集中し、発熱するため、発光効率が低下することがあることが分かった。また、n型半導体層の抵抗により、n型電極106よりも遠い位置の活性層部分にはバイアスがかかりにくく、十分な電流が流れず、十分な発光強度を得られない場合があることが分かった。このため、発光装置121において、入力する電力に対する外部へ出射する光の効率が悪くなる。このような課題は、表面電極タイプの発光ダイオード素子115において、導電性の低い基板を用いたときや、n型半導体層の厚さを20μm以下に薄膜化したときに顕著に生じることが分かった。
このように、両面電極タイプでは、電流密度が均一で大電力を投入しやすい構造であるが、実装での信頼性上の課題があり、表面電極タイプは、バンプで実装するので実装での信頼性は良いが、電流密度が不均一で大電力投入時に効率が悪くなる、もしくは、光取り出しが悪くなり効率が悪くなるという課題がある。また、非極性面成長の窒化物半導体の場合は、結晶品質の低下を防ぐために、n型導電層の不純物濃度があげられない。よって非極性面成長の窒化物半導体では、n型導電層の不純物濃度が低く、抵抗があがりやすく、発熱しやすい。
本願発明者らはこのような課題に鑑み、新規な構造を有する発光ダイオード素子および発光ダイオード装置を想到した。本発明の一態様は以下の通りである。
本発明の一態様による発光ダイオード素子は、主面および裏面を有する第1導電型の第1の半導体層と、前記第1の半導体層の前記主面における第1の領域に位置する、第2導電型の第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に位置する活性層と、前記第2の半導体層の、前記活性層が位置する側と反対側の面に設けられた第1の電極と、前記第1の半導体層の前記主面における第2の領域に設けられた第2の電極と、前記第1の半導体層の前記裏面において、前記裏面に垂直な方向から見て、前記第1の電極と前記第2の電極との間に位置する第3の領域と、前記第3の領域に隣接し、前記第2の電極の少なくとも一部と重なる第4の領域と、前記第3の領域に隣接し、前記第1の電極の一部と重なる第5の領域とを覆う導電層とを備え、前記第1の半導体層は、前記第1の半導体層の前記裏面において、前記裏面に垂直な方向から見て、前記導電層に覆われておらず、前記第1の電極の他の部分と重なる第6の領域を有し、第1導電型の第1の半導体層には、前記主面および前記裏面の間を貫通する貫通電極が設けられていない。
前記第1導電型の第1の半導体層の厚さは、20μm以下であってもよい。
前記導電層の最大厚さは4μm以上100μm以下であってもよい。
前記第1の半導体層は、前記裏面における前記第6の領域に設けられた凹凸構造を有していてもよい。
前記導電層は、前記第1の半導体層が位置する側と反対側の面に設けられた凹凸構造を有していてもよい。
前記第1の半導体層は、前記活性層側に位置している、第1導電型のエピタキシャル成長層と、前記導電層側に位置する第1導電型の半導体基板とを含んでいてもよい。
前記第3、第4および第5の領域における前記半導体基板と前記導電層との合計の厚さの平均値は、前記第6の領域における前記半導体基板の厚さの平均値よりも大きくてもよい。
前記第3、第4および第5の領域における前記半導体基板と前記導電層との合計の厚さの最小値は、前記第6の領域における前記半導体基板の厚さの最小値よりも大きくてもよい。
前記第1の半導体層の前記裏面から見て、前記第4の領域と前記第2の電極とは一致していてもよい。
前記第1の半導体層、前記第2の半導体層および前記活性層はGaN系非極性半導体またはGaN系反極性半導体によって構成されていてもよい。
前記第1導電型はn型であってもよい。
本発明の一態様による発光ダイオード装置は、実装面を有し、前記実装面に設けられた第1の端子及び第2の端子を有する実装基板と、上記いずれかに記載の発光ダイオード素子であって、前記第1の電極及び第2の電極が前記第1の端子および前記第2の端子に対応するように配置された発光ダイオード素子とを備える。
以下、図面を参照しながら本発明の発光ダイオード素子および発光ダイオード装置の実施形態を詳細に説明する。以下の実施形態では、n型が第1導電型であり、p型が第2導電型である。しかし、第1導電型がp型であり、第2導電型がn型であってもよい。
(実施形態1)
図3(a)は、本発明による発光ダイオード装置の実施形態1を示す断面図である。図3(a)に示すように、本実施形態の発光ダイオード装置20は、実装基板12の上に発光ダイオード素子(チップ)14がフェースダウンで実装され、構成されている。n型半導体層とp型半導体層は、何れが先に作製されてもよいが、この例では、n型半導体層が先に作製され、p型半導体層側に電極が設けられる例を挙げて説明する。
図3(a)は、本発明による発光ダイオード装置の実施形態1を示す断面図である。図3(a)に示すように、本実施形態の発光ダイオード装置20は、実装基板12の上に発光ダイオード素子(チップ)14がフェースダウンで実装され、構成されている。n型半導体層とp型半導体層は、何れが先に作製されてもよいが、この例では、n型半導体層が先に作製され、p型半導体層側に電極が設けられる例を挙げて説明する。
発光ダイオード素子14は、n型のGaNによって構成されるn型半導体層(第1の半導体層)2と、半導体積層構造21とを備える。n型半導体層2は、主面(おもて面)2fおよび裏面2bを有する。一般に、半導体分野では、半導体基板の一対の面のうち、半導体積層構造が形成される側の面を主面といい、反対側の面を裏面という。このため、本願明細書でも、半導体積層構造21が位置する側の面を主面2fと呼ぶ。上述したように、発光ダイオード素子(チップ)14がフェースダウンで実装されるため、裏面2bが図において上に位置するが、裏面2bおよび主面2fは、図における上下方向の位置や、実際の発光ダイオード装置における上下の位置を意味していない。
GaNによって構成されるn型半導体層2は、たとえば、n型GaN基板に、エピタキシャル成長を用いて形成され、n型GaN基板を除去することにより形成される。後述するように、n型半導体層2は、成長したn型半導体層とn型GaN基板の一部とを含んでいてもよい。
半導体積層構造21で発生した光は、n型半導体層2の裏面2bから取り出される。n型半導体層2をできるだけ薄くし、n型半導体層2による吸収損失を低減することにより、光取り出し効率を向上させることができる。たとえば、n型半導体層2の厚さは、1μm以上30μm以下である。厚さが2μmから15μmであれば、光取り出し効率をより向上させることができ、厚さが2μmから5μmであれば、光取り出し効率をさらに向上させることができる。
一方、n型半導体層2が薄いと、上述したようにn型電極周辺における電流集中が生じ、発熱による発光効率が低下し得る。この課題は、n型半導体層2の厚さが20μm以下において顕著となるが、発光ダイオード装置20が以下において詳述する導電層9を備えることによって解決し得る。つまり、発光ダイオード装置20は、特に、n型半導体層2の厚さが20μm以下である場合に、n型半導体層2の厚さを小さくして吸収損失を低減しつつ、電流集中による発熱を抑制することができ、光取り出し効率の向上を図ることができる。
図3(a)に示すように、n型半導体層2の主面2fは第1の領域a1および第2の領域a2を含む。主面2fには凹部2rが設けられており、凹部2rの底に第2の領域a2が位置している。すなわち、主面2fは、凹部2rが設けられた場合の底面を含む。第1の領域a1と第2の領域a2とは重なっていない。これらの領域は、以下で説明する半導体構造や、電極の位置を特定するために規定されており、主面2fにこれらの領域の境界線等が設けられていることを意味してはいない。しかし、半導体層や電極の外形がこれらの領域の境界に位置している。
半導体積層構造21は、活性層3とp型半導体層(第2の半導体層)4とを含む。p型半導体層4はGaNによって構成され、n型半導体層2の主面2fにおける第1の領域a1に位置している。また、活性層3は、n型半導体層2とp型半導体層4との間に位置している。半導体積層構造21は、n型半導体層2と活性層3との間、あるいは、活性層3とp型半導体層4との間に他の半導体層を含んでいてもよい。
活性層3は、たとえば、InGaNおよびGaNの積層から構成される量子井戸構造を有する。n型半導体層2、活性層3、p型半導体層4は、いずれもエピタキシャル成長層であり、たとえば、c面、m面、a面、+r面、-r面、(11-22)面、(11-2-2)面、(10-11)面、(10-1-1)面、(20-21)面、(20-2-1)面を有する。これらの面から10°程度以内でオフセットした面を有していてもよい。上述した結晶面の中でも、活性層3がGaN系の半導体によって構成され、非極性面あるいは半極性面を有する場合、高効率で高出力な発光ダイオード素子および発光ダイオード装置を実現し得る。
図3(c)は、発光ダイオード素子14を主面2f側から見た平面図である。図3(c)において示すA-A’における断面が図3(a)に示されている。図3(a)および(c)に示すように、p型半導体層4の活性層3が位置する側と反対側の面4f、つまりp型半導体層4上にp型電極(第1の電極)5が設けられている。p型電極5は、n型半導体層2の主面2fにおける第1の領域a1内に位置している。また、n型半導体層2の主面2fの第2の領域a2には、n型電極(第2の電極)6が設けられている。本実施形態において、p型電極5はたとえばNi/Au層によって構成され、n型電極6はたとえばTi/Al層によって構成される。ただし、p型電極5およびn型電極6の構成はこれらに限定されない。
図3(b)は、発光ダイオード素子14を裏面2b側から見た平面図である。図3(b)において示すA-A’における断面が図3(a)に示されている。図3(a)および(b)に示すように、n型半導体層2の裏面2bには、導電層9が設けられている。導電層9は、たとえば、n型のGaNやSiCやSiを含む半導体によって構成される。より具体的には、導電層9はn型半導体層2の成長および半導体積層構造21を形成するためのn型GaN基板によって構成されていてもよい。導電層9は導電性を有しており、より具体的には、n型半導体層2と同程度あるいはこれより低い抵抗値を有している。導電層9は、裏面2bと平行な方向の抵抗が、n型半導体層2の抵抗と同等であってもよい。
導電層9は、n型半導体層2の裏面2bにおける、第3の領域a3、第4の領域a4および第5の領域a5を覆ってn型半導体層2に設けられている。ここで、第3の領域a3は、n型半導体層2の裏面2bに垂直な方向(y方向)から見て、p型電極5と、n型電極6との間に位置する。すなわち、第3の領域a3は、n型半導体層2の裏面2bに垂直な方向(y方向)から見て、p型電極5と、n型電極6との間に位置するn型半導体層2の部分2eに接している。第4の領域a4は、裏面2bに垂直な方向(y方向)から見て、第3の領域a3に隣接し、n型電極6の少なくとも一部と重なっている。第5の領域a5は、裏面2bに垂直な方向(y方向)から見て、第3の領域a3に隣接し、p型電極5の電極の一部と重なっている。これらの領域も上述したように、裏面2bにおける導電層9の位置を特定するために規定されており、裏面2bにこれらの領域の境界が形成されていることを意味しない。
図3(a)および(b)に示すように、裏面2bにおいて、第3の領域a3は第4の領域a4および第5の領域a5に挟まれており、第3の領域a3、第4の領域a4および第5の領域a5は連続している。n型半導体層2と導電層9とは電気的に導通している。n型半導体層2は、裏面2bにおいて、裏面2bに垂直な方向から見て、導電層9に覆われておらず、p型電極5の一部と重なる第6の領域a6を有する。つまり、裏面2bに垂直な方向から見て、裏面2bのうち、p型電極5と重なる領域には、導電層9に覆われた第5の領域a5と、導電層9に覆われていない第6の領域a6とが含まれる。
なお、図3(a)および(b)に示すように、n型半導体層2には、主面2fおよび裏面2bの間、特に、主面2fの第2の領域a2および裏面2bの第4の領域a4の間を貫通する貫通電極は設けられていない。
導電層9の最大厚さは1μm以上100μm以下である。n型半導体層2の裏面2bに垂直な方向から見て、導電層9は、n型電極6のほぼ全体と重なっていてもよい。つまり、第4の領域a4は、n型半導体層2の裏面2bに垂直な方向から見て、第2の領域a2とほぼ一致していてもよい。
一方、n型半導体層2の裏面2bに垂直な方向から見て、導電層9は、p型電極5と半分以下の幅で重なっていてもよい。具体的には第3の領域a3と第5の領域a5との境界に対して垂直な方向(図3(b)において-x方向)に、0μmより大きく、かつ、p型電極5の垂直な方向における幅の1/2よりも短い長さで重なっていてもよい。たとえば、発光ダイオード素子14のサイズが、n型半導体層2の裏面2bに垂直な方向からみて、1mm×1mm程度である場合、導電層9がp型電極5と重なる長さは1μm以上300μm以下であってもよい。これにより、n型半導体層2の半分以上が、導電層9に覆われず露出する。
図3(a)に示すように、上述の構造を備えた発光ダイオード素子14は、フェースダウンで実装基板12に実装される。具体的には、実装基板12に設けられた端子13aおよび13bとp型電極5およびn型電極6とがそれぞれ対向するように発光ダイオード素子14が配置される。端子13aとp型電極5とはバンプ10によって接合され、電気的に接続される。同様に、端子13bとn型電極6ともバンプ10によって接合され、電気的に接続される。
本実施形態の発光ダイオード素子14および発光ダイオード装置20によれば、n型半導体層2の主面2f側に設けられたp型電極5とn型電極6との間の部分2eに接して導電層9が設けられているため、活性層3とn型電極6との間を流れる電流の経路の断面を大きくすることができる。よって、n型電極6周辺の電流密度が高くなって発熱するのが抑制され、熱によるn型半導体層2の抵抗が増大するのが抑制される。また、活性層3の温度の上昇にともなう発光効率の低下が抑制される。これにより、活性層3の大電流を注入することが可能となり、高効率、高出力の発光ダイオード素子14および発光ダイオード装置20が実現する。
また、本実施形態によれば、導電層9を設けることによって、n型半導体層2を薄くしても、活性層3とn型電極6との間に電流が流れる経路の断面を大きくすることができる。このため、n型半導体層2を薄くすることによって、活性層3で生成した光がn型半導体層で吸収される確率を小さくし、光取り出し効率を向上させることができる。
また、主面2fにn型電極6およびp型電極5を設け、これらの電極と実装基板とをバンプで接続させているので、ワイヤボンディングで実装する場合に発生していたワイヤ外れの心配がなく、実装上の信頼性を高めることが可能となる。
しがたって、本実施形態によれば、表面電極構造を採用することにより、実装上の高い信頼性を確保し、かつ、従来技術によれば、表面電極構造では困難であった大電流の投入および良好な光取り出しを実現することができる。
なお、本実施形態では、半導体積層構造21は活性層3とp型半導体層4とを含んでいたが、キャリアの活性層3からのあふれ出し(オーバーフロー)を防いで発光効率を向上させる効果のあるオーバーフローストッパー層を活性層3とp型半導体層4との間に挿入してもよい。オーバーフローストッパー層は、たとえばAlGaN層によって構成される。また、より多くの光がn型半導体層2の裏面から取り出せるように、p型電極5の表面にたとえば銀によって構成される反射電極を設けてもよい。本実施形態ではこれらを必要に応じて構成に取り込むことができる。
以下、図3(a)から(c)を参照しながら、本実施形態の発光ダイオード素子の製造方法の一例を説明する。
まず、主面がc面であるn型GaN基板を用意する。本実施形態では、基板の上に、MOCVD(Metal Organic Chemical Vapor Deposition)法により半導体層を順次形成していく。n型GaN基板上に、n型半導体層2として厚さ2~15μmのGaN層を形成する。具体的には、GaNによって構成されるn型基板1に、たとえば1100℃でTMG(Ga(CH3)3)、TMA(Al(CH3)3)およびNH3を供給することによってGaN層を堆積する。このとき、n型半導体層2として、GaN層ではなく、AluGavInwN層(u≧0、v≧0、w≧0)を形成してもよい。またn型GaN基板ではなく、他の基板を用いてもよい。
次に、n型半導体層2の上に、活性層3を形成する。活性層3は、たとえば厚さ9nmのGa0.9In0.1N井戸層と厚さ9nmのGaNバリア層とが交互に積層された厚さ81nmのGaInN/GaN多重量子井戸(MQW)構造を有している。Ga0.9In0.1N井戸層を形成する際には、Inの取り込みを行うために、成長温度を800℃に下げてもよい。
活性層3の上に、TMG、TMA、NH3およびp型不純物としてCp2Mg(シクロペンタジエニルマグネシウム)を供給することにより、厚さ70nmのGaNによって構成されるp型半導体層4を形成する。p型半導体層4は、表面に不図示のp-GaNコンタクト層を有していてもよい。p型半導体層4としては、GaN層ではなくたとえばp-AlGaN層を形成してもよい。
上記のMOCVD法によるエピタキシャル成長工程が終了した後、塩素系ドライエッチングを行うことにより、p型半導体層4および活性層3の一部を除去して凹部2rを形成し、n型半導体層2における第2の領域a2を露出させる。
次いで、n型半導体層2の第2の領域a2に、たとえば厚さ10nmのTi層と厚さ100nmのAl層によって構成されるn型電極6を形成する。一方、第1の領域a1内のp型半導体層4上に、たとえば厚さ7nmのNi層と厚さ70nmのAu層によって構成されるp型電極5を形成する。
その後、必要に応じて50℃から650℃程度の温度で5分から20分程度の熱処理を行う。この熱処理により、半導体層と電極との間のコンタクト抵抗を低減することができる。
次に、導電層9となる一部のn型GaN基板を残して、n型GaN基板をエッチング法やレーザ加工で除去する。
これにより発光ダイオード素子14が完成する。発光ダイオード素子14は公知の方法によって実装基板12に実装し、発光ダイオード装置20を完成させることができる。上述の製造方法における各導電層および電極層の形成は、公知の製造技術によって実行することができ、また、一例である。
以下、本実施形態の発光ダイオード素子の特性をシミュレーションによって計算した結果を、従来構造の発光ダイオード素子の特性とともに示す。
シミュレーションに使用した実施例である発光ダイオード素子の構造を説明する。発光ダイオード素子の構造は図3(a)から(c)に示す通りである。p型電極5のx軸方向の長さは400μmであり、n型電極6のx方向の長さは60μmである。また、p型電極5とn型電極6との間隙(第3の領域a3のx方向の長さ)は、40μmである。発光ダイオード素子のz軸方向の長さは1mmである。計算した値を2倍にすることによって、1mm×1mmの素子の特性として以下の図に示した。
n型半導体層2および導電層9はそれぞれGaNによって構成され、不純物濃度は2×1018cm-3である。n型半導体層2の厚さは5μmであり、導電層9の厚さは30μmである。
導電層9はn型電極6と完全に重なっており(第4の領域a4のx方向の長さが60μm)p型電極5とはx方向に100μm重なっている(第5の領域a5のx方向の長さが100μm)。
比較例の発光ダイオード素子は導電層9を有していない点を除いて、本実施形態の実施例と同じ構造を有している。
図4(a)は外部量子効率(EQE)の電流依存性を示す図であり、図4(b)は光出力の電流依存性を示す図であり、図4(c)は最大活性層温度の電流依存性を示す図であり、図4(d)は電圧の電流依存性を示す図である。図4(e)は図3(b)および(c)のA-A’の断面に沿った活性層内の伝導帯の底のエネルギーを示した図であり、横軸は、第3の領域a3と第5の領域a5との境界からx軸の負の方向に幅を取った値を示している。
図4(a)および図4(b)からわかるように、従来の構造では、電流が大きくなるにしたがって、効率および光出力が低下しているが、実施例によれば、大電流域においても高い効率と光出力を維持している。これは、従来の構造では、電流が大きくなるにしたがって、n型電極とその周辺のn型半導体層における電流密度が上昇し、ジュール熱によりその領域の温度が上がって、キャリアの移動度が低下し、高抵抗化するからである。チップ温度の上昇は、活性層内の内部量子効率の低下を引き起こす。また、n型導電層が高抵抗化すると、同じ電流を流すためにより大きい電圧を必要とするので、投入電力が上昇し、それが熱に変換されるので、温度上昇を加速する。図4(c)は、1.5Aの電流を流す場合、100K程度の温度の差が生じることを示している。
図4(e)は、エネルギーの値が大きいほど、活性層にバイアスがかかり、発光量が増えることを意味している。本実施例では、導電層9を有することにより、n型電極6とp型電極5の間の抵抗が小さなり、活性層3に電圧を印加しやすくなることが分かる。つまり、本実施例では、n型半導体層2の特定の位置に導電層9を設けることによって、従来構造ではn型半導体層内に流れていた電流を、導電層9に分散させることができる。このため、n型半導体層2内の電流密度が低下し、発熱が抑制され、n型半導体層2が高抵抗化することが抑制される。よって、より大電流を流しても効率および光出力の低下が抑制される。また、図4(d)に示されるように、素子抵抗が低いため、駆動電圧を低くすることができる。
また、導電層9に覆われていないn型半導体層2に接する活性層3からの光の多くは、n型半導体層2の裏面2bから取り出されるので、半導体層内での吸収が少なく、光取り出効率が高い。
つまり、本実施例の発光ダイオード素子によれば、n型電極6とp型電極5との間の部分2eおよびこれに隣接する活性層3の裏面側に形成されるn型半導体層2と導電層9を合わせた平均厚さを大きくできるため、発光ダイオード素子に大電流を流すことができる。一方、残りの活性層3の裏面側に形成されるn型半導体層2の平均厚さを小さくし、光取り出しを向上させることが可能となる。
図5は、導電層9の長さを固定したまま、導電層9の厚さを5μm、10μm、20μm、30μm、50μmと変化させたときのシミュレーション結果を示す。図5(a)は外部量子効率(EQE)の電流依存性を示し、図5(b)は光出力の電流依存性を示し、図5(c)は電圧の電流依存性を示す。
図5より、本実施例によれば、導電層9を設けることによって、従来の導電層を有しない従来の構造よりも、大電流領域での効率および光出力が大幅に高く、素子抵抗が小さく、駆動電圧が低い、良好な特性が得られることがわかる。特に、導電層9の厚さが5μmであっても、これらの特性が大きく向上している。
図6は、図5に示す結果を、横軸に導電層9の厚さをとり、電流1Aで動作するときの発光特性を示した図である。図6(a)は外部量子効率(EQE)の厚さ依存性を示し、図6(b)は光出力の厚さ依存性を示し、図6(c)は電圧の厚さ依存性を示す。図6より、導電層9が存在することにより急激に特性が向上することが分かる。これらの図から、導電層9の厚さは4μm程度あれば、特性向上の効果が顕著に得られることが分かる。また、特性向上の効果は、厚さが20μm程度で飽和してくるが、導電層9が厚くなっても本実施形態の発光ダイオード素子において、特に特性上の問題は生じない。このため、導電層9の厚さに特に上限はない。しかし、導電層9の形成に実用上時間を要する、あるいは、厚い導電層9の形成が難しくなる等の製造工程上の課題を考慮した場合、導電層の厚さを100μm以下に制限してもよい。発光ダイオード素子の上述した特性の向上が十分に得られ、かつ、製造コストの上昇を抑制するという観点から導電層9の厚さは、5μm以上30μm以下であってもよい。
図7は、導電層9の厚さを固定したまま、導電層9とp型電極5との重なる部分の長さを0μmから300μmまで変化させたときのシミュレーション結果である。図7(a)は外部量子効率EQEの電流依存性を示し、図7(b)は光出力の電流依存性を示し、図7(c)は電圧の電流依存性を示す。導電層9とp型電極5との重なる部分も50μm程度で、大電流時における外部量子効率および光出力が大きく向上し、また、電圧の上昇も抑制できることが分かる。
図8は、図7で示した結果に加えて、さらに細かく導電層9とp型電極5との重なりの長さ(a5の長さ)についてシミュレーションを行い、電流1Aで動作するときの発光特性を示した図である。図8(a)から(c)では、横軸を重なりの長さ(a5の長さ)で記載している。図8(d)および図8(e)では、より一般化するために、重なりの長さの割合(a5/(a5+a6))で記載している。また、図8(a)および図8(d)は外部量子効率(EQE)の重なり長さ依存性を示し、図8(b)および図8(e)は光出力の重なり長さ依存性を示し、図8(c)は電圧の重なり長さ依存性を示している。
図8(a)、(b)、(d)および(e)では、3種類の異なる材料を導電層9に用いた場合の計算結果を重ねて示している。計算において、GaNの吸収係数は1.2cm-1、ITOの吸収係数は2000cm-1、金属は光を完全遮蔽するとして、計算している。導電層に透明電極および金属を用いる形態は以下の第2の実施形態において詳述する。
以下の表1は、重なりの長さ(a5の長さ)、重なりの長さの割合(a5/(a5+a6))、発光素子の直列抵抗、1Aにおける動作電圧、外部量子効率(EQE)、光出力の数値を示す。
図8および表1より、本発明の構成を用いると、導電層9の材料によらず、導電層9が0μmよりも大きくp型導電層5と重なることによって、従来の導電層を設けない構造と比較して、臨界的に大電流領域での効率および光出力が向上し、素子抵抗が小さく、駆動電圧が低くなり、良好な特性が得られることがわかる。しかしながら重なり長さが長くなるにつれ、外部量子効率および光出力は最大値となり、やがて減少する。これは、導電層9がGaNあるいはITOなどの透明導電性材料の場合においては、導電層9による光吸収によって光取り出しが減少するためである。また、導電層9が金属などの光を遮蔽する材料の場合、より急激に外部量子効率および光出力は低下する。これらの結果から、導電層9のp型電極5との重なりは少なくとも0μmより大きければ、発光特性が改善されることがわかる。
(実施形態2)
本発明による発光ダイオード装置の実施形態2を説明する。本実施形態の発光ダイオード装置は、導電層が透明導電性材料または導電材料で構成されている点で実施形態1と異なる。図15は、実施の形態2の発光ダイオード装置20’の構成を示す説明図である。なお、実施形態1の発光ダイオード装置20と同一の構成については、同一の符号を付してその説明を省略する。本実施形態の発光ダイオード装置20’は、発光ダイオード素子以外は、実施形態1の発光ダイオード装置20と同じ構成である。本実施形態の発光ダイオード素子14’は、導電層以外は発光ダイオード素子14と同じ構成である。
本発明による発光ダイオード装置の実施形態2を説明する。本実施形態の発光ダイオード装置は、導電層が透明導電性材料または導電材料で構成されている点で実施形態1と異なる。図15は、実施の形態2の発光ダイオード装置20’の構成を示す説明図である。なお、実施形態1の発光ダイオード装置20と同一の構成については、同一の符号を付してその説明を省略する。本実施形態の発光ダイオード装置20’は、発光ダイオード素子以外は、実施形態1の発光ダイオード装置20と同じ構成である。本実施形態の発光ダイオード素子14’は、導電層以外は発光ダイオード素子14と同じ構成である。
本実施形態の導電層9’は、たとえば、ITO(Indium Tin Oxide)等などの透明導電性材料や、半導体装置の製造に一般に用いられる、金、銀、銅、チタン、ニッケル、アルミニウム等の金属や、はんだ、インジウム、銀などを含んだ導電性材料などによって構成される。
発光ダイオード素子14’は、実施形態1の発光ダイオード素子14と同様に製造することができる。p型電極5およびn型電極6の形成までの製造工程を実施形態1の発光ダイオード素子14と同様に行う。
次に、p型電極5およびn型電極6のある主面2fを下にし、n型GaN基板を上にして、未完成の発光ダイオード素子14’を実装基板12に実装する。続いて、たとえば、レーザリフトオフ加工を用いて、n型GaN基板を除去する。
その後、n型半導体層2の第3の領域3a、第4の領域a4および第5の領域a5を覆うように、金属、導電性材料または透明導電性材料によって構成される導電層9’を形成する。導電層9’は、用いる材料に応じた適切な方法によって形成することができる。ITOを用いる場合、ゾル・ゲル法、シートの張り合わせ、スパッタリングなどによって導電層9’を形成することができる。半田やインジウム、銀などを混ぜた導電材料を用いる場合、加熱して軟化させて、所望の位置に配置することによって導電層9を形成することができる。また、金属によって構成される導電層9’を形成する場合、スパッタリングや蒸着などの方法を用いることができる。
導電層9’の厚さは、用いる材料に応じて適切な値を選択してもよく、抵抗率が0.01Ω・cmより小さくなるように設定すればよい。ITOを用いる場合、GaN層で導電層9を形成する場合と同程度に設定することができる。金属を用いる場合、導電層9’の厚さは、GaN層よりも二桁ほど小さい値でよい。これにより、発光ダイオード装置20’が完成する。
本実施形態によれば、n型半導体層2および積層構造21を形成する基板は、除去される。このため、たとえば、安価なサファイア基板上に、n型半導体層2および積層構造21を形成し、安価な導電材料を用いて導電層9’を形成することができる。このため、大電流を流すことのできる高出力発光ダイオード素子を低コストで製造することができる。
また、導電層9’として透明導電材料を用いる場合、導電層9’で覆われた裏面の領域からも光を取り出すことができる。このため外部への光の取り出し効率をさらに向上させることができる。
(その他の実施形態)
以下、本発明による発光ダイオード素子および発光ダイオード装置のその他の実施形態を説明する。
以下、本発明による発光ダイオード素子および発光ダイオード装置のその他の実施形態を説明する。
図9(a)は、実施形態1および実施形態2の変形例である発光ダイオード素子24および発光ダイオード装置30を示す断面図である。図9(b)は、発光ダイオード素子24をn型半導体層2の裏面2b側から見た平面図である。図9(c)は、発光ダイオード素子24をn型半導体層2の主面2f側から見た平面図である。これらの図において、実施形態1、2と同じ構成要素には、同じ参照符号を付して説明を省略する。
本変形例の発光ダイオード装置30は、発光ダイオード素子以外は、実施形態1または実施形態2の発光ダイオード装置20、20’と同じ構成である。本変形例の発光ダイオード素子24は、n型半導体層2の裏面2bにおける第6の領域a6に凹凸構造2jが設けられており、導電層29のn型半導体層2が位置する側と反対側の面9bに凹凸構造9aが設けられている点以外は、実施形態1または実施形態2の発光ダイオード素子14、14’と同じ構成である。本実施例の導電層29は、凹凸構造9aが設けられている点を除き、実施形態1または実施形態2の導電層9、9’と同じ構成である。
凹凸構造2j、9aにおける段差は1μm以下または5μm以下であり、導電層29およびn型半導体層2の厚さよりも小さい。凹凸構造2j、9aは、エッチング法等によって、n型半導体層2の裏面2bの第6の領域a6および導電層29の面9bに形成する。凹凸構造2jおよび凹凸構造9aの一方のみを設けてもよい。凹凸構造の単位構造は、光が出射する側に凸の半球、略三角錐、略六角錐など、光の取り出しに適した所望の形状を選択し得る。
本変形例の発光ダイオード素子24および発光ダイオード装置30によれば、凹凸構造によって光取り出しの効率を高めることができる。
図10(a)は、実施形態1および実施形態2の他の変形例である発光ダイオード素子34および発光ダイオード装置40を示す断面図である。図10(b)は、発光ダイオード素子34をn型半導体層2の裏面2b側から見た平面図である。図10(c)は、発光ダイオード素子34をn型半導体層2の主面2f側から見た平面図である。これらの図において、実施形態1、2と同じ構成要素には、同じ参照符号を付して説明を省略する。
本変形例の発光ダイオード装置40は、発光ダイオード素子以外は、実施形態1または実施形態2の発光ダイオード装置20、20’と同じ構成である。本変形例の発光ダイオード素子34は、n型半導体層以外は、実施形態1または実施形態2の発光ダイオード素子14、14’と同じ構成である。本実施例のn型半導体層32は、第1導電型のエピタキシャル成長層2iおよび第1導電型の半導体基板1を含む。
n型半導体層32は、発光ダイオード素子34の製造工程において、裏面2bからn型基板1をエッチング法やレーザ加工で除去する際に、n型基板1の一部を残すことによって得られる。n型基板1を残すため、エピタキシャル成長層2iを薄くしてもn型半導体層32全体の強度を保つことができる。よって、エピタキシャル成長層2iを薄くし、成長時間を短縮することができるという利点や、発光ダイオード装置20の製造途中におけるチップやウエハの強度を保ち取り扱いやすいなどの利点がある。
本変形例において、導電層39は、実施形態1で説明したように、n型のGaNやSiCやSiを含む半導体から構成されていてもよいし、実施形態2で説明したように、透明導電性材料、金属、導電性材料などで構成されていてもよい。導電層39をn型基板1で構成してもよい。この場合、n型半導体層32のn型基板1と導電層39とは、エッチングやレーザ加工によって一体的に形成される。このように、n型半導体層32の裏面2b側と導電層39とが一体に形成されている場合、第3の領域a3、第4の領域a4および第5の領域a5は、実際の境界面上に存在するのでなく、これらの領域以外の裏面の領域を延長した仮想的な面上に存在することになる。
図10(a)に示すように、第3の領域a3、第4の領域a4、第5の領域a5において一体的に形成されるn型半導体層32のn型基板1および導電層39の合計の厚さt1は、第6の領域a6におけるn型基板1の厚さt2よりも大きい。これにより、実施形態1で説明したように、活性層3とn型電極6との間を流れる電流の経路の断面を大きくすることができ、実施形態1で説明した効果を得ることができる。
また、本変形例において、さらに、図9を参照して説明したように凹凸構造2j、9aを導電層39およびn型半導体層32に設けてもよい。この場合、凹凸構造2j、9aによって厚さの小さい部分が導電層39およびn型半導体層32に生じる。第3の領域a3、第4の領域a4、第5の領域a5において一体的に形成される導電層39およびn型基板1の合計の厚さの最小値t1’は、第6の領域a6におけるn型基板1の厚さの最小値t2’よりも大きい。また、第3の領域a3、第4の領域a4、第5の領域a5における導電層39およびn型基板1の合計の厚さの平均値を、第6の領域a6におけるn型基板1の厚さの平均値よりも大きくしてもよい。これにより、実施形態1で説明したように、活性層3とn型電極6との間を流れる電流の経路の断面を大きくすることができ、実施形態1で説明した効果を得ることができる。裏面に凹凸構造が設けられた従来の発光ダイオード素子は、導電層39に対応する構成要素を備えておらず、基板が均一な厚さで残されている。このため、上述した厚さの関係を満たしていない。また、全体に厚く基板が残されるため、基板における光の吸収が課題となる。
図11(a)は、実施形態1および実施形態2のさらに他の変形例である発光ダイオード素子44および発光ダイオード装置50を示す断面図である。図11(b)は、発光ダイオード素子44をn型半導体層42の裏面2b側から見た平面図である。図11(c)は、発光ダイオード素子44をn型半導体層42の主面2f側から見た平面図である。これらの図において、実施形態1、2と同じ構成要素には、同じ参照符号を付し説明を省略する。本変形例の発光ダイオード装置50は、発光ダイオード素子以外は、実施形態1、2または上述した変形例の発光ダイオード装置20、20’、30または40と同じ構成である。本変形例の発光ダイオード素子44は、導電層以外は、実施形態1、2または上述した変形例の発光ダイオード素子14、14’、24または34と同じ構成である。本変形例のn型半導体層42は、実施形態1、2または前述した何れかの変形例のn型半導体層2、32と同じ構成である。
本変形例の導電層49は、実施形態1および実施形態2の導電層9、9’と異なる形状を有する。具体的には、導電層49は、n型半導体層42が位置する側と反対側に位置する面9bが凸状曲面によって構成されている。導電層49は、実施形態1、2または前述した何れかの変形例の導電層9、9’、29、39と同じ材料によって構成されていてもよい。導電層49が透明導電材料によって構成される場合には、凸状曲面によって、導電層49からの光取り出し量を増大させることができる。また、不透明な材料で導電層49が構成される場合、発光ダイオード素子44から外部へ出射した光が放射パターンに影響しにくいという利点がある。
本変形例では導電層49は凸状曲面を有しているが、凸状三角錐面、凸状六角錐面等の他の形状の面9bを有していてもよい。
図12Aは、実施形態1および実施形態2のさらに他の変形例である発光ダイオード素子54および発光ダイオード装置60を示す断面図である。図12Bは、発光ダイオード素子54をn型半導体層52の裏面2b側から見た平面図である。図12Cは、発光ダイオード素子54をn型半導体層52の主面2f側から見た平面図である。図13Aは、同様に他の変形例である発光ダイオード素子64および発光ダイオード装置70を示す断面図である。図13Bは、発光ダイオード素子64をn型半導体層62の裏面2b側から見た平面図である。図13Cは、発光ダイオード素子64をn型半導体層62の主面2f側から見た平面図である。これらの図において、実施形態1、2または何れかの変形例と同じ構成要素には、同じ参照符号を付し、説明を省略している。
本変形例の発光ダイオード装置60、70は、発光ダイオード素子以外は、実施形態1、2または前述した何れかの変形例の発光ダイオード装置20、20’、30、40または50と同じ構成である。本変形例の発光ダイオード素子54、64は、n型電極およびp型電極の形状以外、実施形態1、2または前述した何れかの変形例の発光ダイオード素子14、14’、24、34または44と同じ構成である。本変形例のn型半導体層52、62および導電層59、69は、実施形態1、2または前述した何れかの変形例のn型半導体層および導電層と同様の構成を有する。
図12Aから図12Cに示す発光ダイオード素子54は、主面2fから見て円形形状を有するn型電極56を4つ備える。また、p型電極55は、n型電極56の周囲から所定の間隙を隔ててn型電極56を囲み、主面2fの全体を覆っている。
図12Bに示すように、n型半導体層52の裏面2bにおいて、各n型電極56と重なる位置においてn型電極56と等しい形状の第4の領域a4が配置される。p型電極55とn型電極56との間に位置する第3の領域a3は、第4の領域a4を囲むリング形状を有し、第4の領域a4の外側に配置される。p型電極55の一部と重なる第5の領域a5は、第3の領域a3を囲むリング状を有し、第3の領域a3の外側に配置される。導電層59は第4の領域a4第3の領域a3および第5の領域a5を位置している。図12Bに示すように、この場合、第3の領域a3と第5の領域a5との境界は円であり、円の接線に対して垂直な方向、つまり円の半径方向に、矢印で示すように第5の領域a5の幅が規定される。発光ダイオード素子54の活性層3で生成した光は裏面2bの導電層9の周囲の領域から外部へ出射する。
図13Aから図13Cに示す発光ダイオード素子64は、主面2fから見てストライプ形状を有する部分を含むn型電極66を2つ備える。また、p型電極65は、n型電極66の周囲から所定の間隙を隔ててn型電極66を囲み、主面2fのほぼ全体を覆っている。
n型半導体層62の裏面2bに形成される導電層69も、裏面2bから見てn型電極66と重なる位置に配置される第4の領域a4、第4の領域a4を囲む第3の領域a3および第3の領域a3を囲む第5の領域a5を覆うように形成されている。
これらの変形例の発光ダイオード素子および発光ダイオード装置によれば、n型電極56、66を複数有し、主面2fに分散して配置することができる。このためチップ面積が増大した場合でも、チップ全体に均一にかつ大電流を流すことが可能となる。n型電極56、66の形状、数、配置位置はこれらの変形例に限られず、種々の変更が可能である。
図14Aは、実施形態1および実施形態2のさらに他の変形例である発光ダイオード素子74および発光ダイオード装置80を示す断面図である。図14Bは、発光ダイオード素子74をn型半導体層72の裏面2b側から見た平面図である。図14Cは、発光ダイオード素子74をn型半導体層72の主面2f側から見た平面図である。これらの図において、実施形態1、2または前述した何れかの変形例と同じ構成要素には、同じ参照符号を付している。
本変形例の発光ダイオード装置80は、発光ダイオード素子74以外は、実施形態1、2または前述した何れかの変形例の発光ダイオード装置20、20’、30、40または50と同じ構成である。本変形例の発光ダイオード素子74は、導電層の形状以外、実施形態1、2または前述した何れかの変形例の発光ダイオード素子と同じ構成である。本変形例のn型半導体層72、n型電極76およびp型電極75は、実施形態1、2または前述した何れかの変形例のn型半導体層、n型電極およびp型電極と同様の構成を有する。
本変形例の導電層79は、裏面2bから見て、n型電極76と完全には重なっておらず、裏面2bのn型電極76と重なる領域のうち、第7の領域a7には導電層79が位置していない。このような導電層79を設けても、導電層79は、n型電極76とp型電極75との間に位置するn型半導体層72の部分2eに位置する第3の領域a3を完全に覆い、n型半導体層72のn型電極76が形成された領域およびp型電極75が形成された領域の一部をそれぞれ覆っている。このため、活性層3とn型電極76との間を流れる電流の経路の断面を大きくすることができ、実施形態1で説明した効果を得ることができる。また、本変形例によれば、導電層79が不透明材料によって構成される場合でも、活性層3で発生し、n型半導体層72内で反射を繰り返した光を、n型半導体層72の裏面2bにおいて、導電層79を挟んで第6の領域a6と反対に位置する第7の領域a7から出射させることができる。よって、裏面2bから出射する光がより均一になる。
以上、本発明を実施形態1、2、および、種々の変形例を含むその他の実施形態として説明したが、本発明は、これらの実施形態や変形例を適宜2つ以上組合せて実施してもよい。また、上記実施形態では、半導体としてGaN系半導体を例に挙げて説明したが、GaN系半導体以外の半導体によって構成される発光ダイオード素子および発光ダイオード装置にも好適に用いられ得る。また、上記実施形態において、発光ダイオード素子は、n型半導体層から光を出射しているが、各半導体層の導電型が逆であってよい。つまり、n型半導体層が実装基板側に位置し、p型半導体層から光を出射してもよい。
以上説明したように、本願に開示された発光ダイオード素子および発光ダイオード装置によれば、導電層を設けることによって、n型電極周辺のn型半導体層の電流密度を低下させることができるため、発熱を抑制し、熱によるn型導電層の抵抗の増加を抑制することができ、素子に大電流を流すことが可能となる。また、活性層の温度の上昇にともなう発光効率の低下が抑制できる。
また、導電層により活性層とn型電極との間に電流が流れる経路の断面を大きくすることができる。このため、n型半導体層を薄くすることによって、活性層で生成した光がn型導電層で吸収される確率を小さくし、光取り出し効率を向上させることができる。また、主面に、n型電極とp型電極を設け、これらの電極と実装基板とをバンプで接続させているので、ワイヤボンディングで実装する場合に発生していたワイヤ外れの心配がなく、実装上の信頼性を向上させることができる。
上述したように、本発明の実施の形態では、n型半導体層の不純物濃度が低い非極性面成長の場合も、導電層を設けることにより、発熱を抑制し、出力を向上させることができる。
本願に開示された発光ダイオード素子および発光ダイオード装置は、表示装置、照明装置、LCDバックライト、フラッシュランプ、車のヘッドランプの光源として好適に用いられる。
1 n型基板
2、32、42、52、62、72 n型半導体層
a1 第1の領域
a2 第2の領域
a3 第3の領域
a4 第4の領域
a5 第5の領域
a6 第6の領域
a7 第7の領域
2b 裏面
2f 主面
2e 部分
2i エピタキシャル成長層
2j、9a 凹凸構造
2r 凹部
3 活性層
4 p型導電層
5、55、65、75 p型電極
6、56、66、76 n型電極
9、9’、29、39、49、59、79 導電層
9b 面
9b 凹凸構造
10 バンプ
11 バンプ
12 実装基板
14、14’、24、34、44、54、64、74 発光ダイオード素子
20、20’、30、40、50、60、70、80 発光ダイオード装置
21 半導体積層構造
22 ボンディングパッド
23 ワイヤ
2、32、42、52、62、72 n型半導体層
a1 第1の領域
a2 第2の領域
a3 第3の領域
a4 第4の領域
a5 第5の領域
a6 第6の領域
a7 第7の領域
2b 裏面
2f 主面
2e 部分
2i エピタキシャル成長層
2j、9a 凹凸構造
2r 凹部
3 活性層
4 p型導電層
5、55、65、75 p型電極
6、56、66、76 n型電極
9、9’、29、39、49、59、79 導電層
9b 面
9b 凹凸構造
10 バンプ
11 バンプ
12 実装基板
14、14’、24、34、44、54、64、74 発光ダイオード素子
20、20’、30、40、50、60、70、80 発光ダイオード装置
21 半導体積層構造
22 ボンディングパッド
23 ワイヤ
Claims (14)
- 主面および裏面を有する第1導電型の第1の半導体層と、
前記第1の半導体層の前記主面における第1の領域に位置する、第2導電型の第2の半導体層と、
前記第1の半導体層と前記第2の半導体層との間に位置する活性層と、
前記第2の半導体層の、前記活性層が位置する側と反対側の面に設けられた第1の電極と、
前記第1の半導体層の前記主面における第2の領域に設けられた第2の電極と、
前記第1の半導体層の前記裏面において、前記裏面に垂直な方向から見て、前記第1の電極と前記第2の電極との間に位置する第3の領域と、前記第3の領域に隣接し、前記第2の電極の少なくとも一部と重なる第4の領域と、前記第3の領域に隣接し、前記第1の電極の一部と重なる第5の領域とを覆う導電層と、
を備え、
前記第1の半導体層は、前記第1の半導体層の前記裏面において、前記裏面に垂直な方向から見て、前記導電層に覆われておらず、前記第1の電極の他の部分と重なる第6の領域を有し、
前記第1導電型の第1の半導体層には、前記主面および前記裏面の間を貫通する貫通電極が設けられていない、発光ダイオード素子。 - 前記第1導電型の第1の半導体層の厚さは、20μm以下である、請求項1に記載の発光ダイオード素子。
- 前記導電層の最大厚さは4μm以上100μm以下である、請求項1に記載の発光ダイオード素子。
- 前記第1の半導体層は、前記裏面における前記第6の領域に設けられた凹凸構造を有する請求項1に記載の発光ダイオード素子。
- 前記導電層は、前記第1の半導体層が位置する側と反対側の面に設けられた凹凸構造を有する請求項1に記載の発光ダイオード素子。
- 前記第1の半導体層は、前記活性層側に位置している第1導電型のエピタキシャル成長層と、
前記導電層側に位置する第1導電型の半導体基板とを含む請求項1に記載の発光ダイオード素子。 - 前記第3、第4および第5の領域における前記半導体基板と前記導電層との合計の厚さの平均値は、前記第6の領域における前記半導体基板の厚さの平均値よりも大きい、請求項8に記載の発光ダイオード素子。
- 前記第3、第4および第5の領域における前記半導体基板と前記導電層との合計の厚さの最小値は、前記第6の領域における前記半導体基板の厚さの最小値よりも大きい、請求項8に記載の発光ダイオード素子。
- 前記第1の半導体層の前記裏面から見て、前記第4の領域と前記第2の電極とは一致する請求項1に記載の発光ダイオード素子。
- 前記第1の半導体層、前記第2の半導体層および前記活性層はGaN系非極性半導体またはGaN系半極性半導体によって構成されている請求項1に記載の発光ダイオード素子。
- 前記第1導電型はn型である請求項1に記載の発光ダイオード素子。
- 実装面を有し、前記実装面に設けられた第1の端子および第2の端子を有する実装基板と、
請求項1に記載の発光ダイオード素子であって、前記第1の電極および第2の電極が前記第1の端子および前記第2の端子に対応するように配置された発光ダイオード素子と、
を備える発光ダイオード装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014501110A JP5518273B1 (ja) | 2012-09-14 | 2013-09-05 | 発光ダイオード素子および発光ダイオード装置 |
US14/146,076 US9130141B2 (en) | 2012-09-14 | 2014-01-02 | Light-emitting diode element and light-emitting diode device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012-203067 | 2012-09-14 | ||
JP2012203067 | 2012-09-14 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US14/146,076 Continuation US9130141B2 (en) | 2012-09-14 | 2014-01-02 | Light-emitting diode element and light-emitting diode device |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2014041769A1 true WO2014041769A1 (ja) | 2014-03-20 |
Family
ID=50277911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2013/005265 WO2014041769A1 (ja) | 2012-09-14 | 2013-09-05 | 発光ダイオード素子および発光ダイオード装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9130141B2 (ja) |
JP (1) | JP5518273B1 (ja) |
WO (1) | WO2014041769A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016143622A (ja) * | 2015-02-04 | 2016-08-08 | 株式会社タムラ製作所 | Led照明装置、投光器及びヘッドライト |
CN110534636A (zh) * | 2018-05-24 | 2019-12-03 | 斯坦雷电气株式会社 | 具有多个导电接合层元件的半导体发光装置及其制造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102342556B1 (ko) * | 2015-07-31 | 2021-12-23 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
US10170455B2 (en) | 2015-09-04 | 2019-01-01 | PlayNitride Inc. | Light emitting device with buffer pads |
TWI552385B (zh) * | 2015-09-04 | 2016-10-01 | 錼創科技股份有限公司 | 發光元件 |
US11469138B2 (en) * | 2018-05-04 | 2022-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via for coupling attached component upper electrode to substrate |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339646A (ja) * | 2005-05-31 | 2006-12-14 | Samsung Electro Mech Co Ltd | 白色発光素子およびその製造方法 |
WO2011010436A1 (ja) * | 2009-07-22 | 2011-01-27 | パナソニック株式会社 | 発光ダイオード |
JP2012124330A (ja) * | 2010-12-08 | 2012-06-28 | Stanley Electric Co Ltd | 半導体発光素子 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5416992A (en) | 1977-07-07 | 1979-02-07 | Mitsubishi Electric Corp | Light emitting diode |
JPS5565483A (en) | 1978-11-13 | 1980-05-16 | Nec Corp | Manufacture of semiconductor light emitting element |
JPS62262471A (ja) | 1986-05-08 | 1987-11-14 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2001308462A (ja) | 2000-04-21 | 2001-11-02 | Matsushita Electric Ind Co Ltd | 窒化物半導体素子の製造方法 |
JP2003332697A (ja) | 2002-05-09 | 2003-11-21 | Sony Corp | 窒化物半導体素子及びその製造方法 |
US7560294B2 (en) | 2004-06-07 | 2009-07-14 | Toyoda Gosei Co., Ltd. | Light emitting element and method of making same |
KR100706944B1 (ko) | 2005-10-17 | 2007-04-12 | 삼성전기주식회사 | 질화물계 반도체 발광소자 |
DE112011101156T5 (de) * | 2010-04-01 | 2013-01-24 | Panasonic Corporation | Leuchtdiodenelement und Leuchtdiodenvorrichtung |
JP2012124429A (ja) | 2010-12-10 | 2012-06-28 | Rohm Co Ltd | 発光素子、発光素子ユニット、発光素子パッケージおよび発光素子の製造方法 |
-
2013
- 2013-09-05 JP JP2014501110A patent/JP5518273B1/ja not_active Expired - Fee Related
- 2013-09-05 WO PCT/JP2013/005265 patent/WO2014041769A1/ja active Application Filing
-
2014
- 2014-01-02 US US14/146,076 patent/US9130141B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006339646A (ja) * | 2005-05-31 | 2006-12-14 | Samsung Electro Mech Co Ltd | 白色発光素子およびその製造方法 |
WO2011010436A1 (ja) * | 2009-07-22 | 2011-01-27 | パナソニック株式会社 | 発光ダイオード |
JP2012124330A (ja) * | 2010-12-08 | 2012-06-28 | Stanley Electric Co Ltd | 半導体発光素子 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016143622A (ja) * | 2015-02-04 | 2016-08-08 | 株式会社タムラ製作所 | Led照明装置、投光器及びヘッドライト |
CN110534636A (zh) * | 2018-05-24 | 2019-12-03 | 斯坦雷电气株式会社 | 具有多个导电接合层元件的半导体发光装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US9130141B2 (en) | 2015-09-08 |
JPWO2014041769A1 (ja) | 2016-08-12 |
US20140110747A1 (en) | 2014-04-24 |
JP5518273B1 (ja) | 2014-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9768367B2 (en) | Light emitting device | |
US8823046B2 (en) | Light emitting diode with a current concentrating structure | |
JP4899825B2 (ja) | 半導体発光素子、発光装置 | |
KR101978968B1 (ko) | 반도체 발광소자 및 발광장치 | |
JP6074317B2 (ja) | 半導体発光装置および光源ユニット | |
KR101276053B1 (ko) | 반도체 발광소자 및 발광장치 | |
CN110676367B (zh) | 发光二极管 | |
JP5518273B1 (ja) | 発光ダイオード素子および発光ダイオード装置 | |
US10236414B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
JP5992174B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
US9293657B2 (en) | Semiconductor light emitting device | |
KR101763072B1 (ko) | 광 추출 효율 및 전류 주입 효율 개선을 위한 led 소자 | |
US20130015465A1 (en) | Nitride semiconductor light-emitting device | |
JP2007287757A (ja) | 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法 | |
US9337396B2 (en) | Semiconductor light emitting device | |
JP2013102061A (ja) | 半導体発光素子 | |
TW201828496A (zh) | 發光二極體元件 | |
US9590009B2 (en) | Semiconductor light emitting element | |
KR20220110670A (ko) | 발광 다이오드 | |
JP5455852B2 (ja) | 化合物系半導体発光素子およびその製造方法 | |
US9299901B2 (en) | Semiconductor light emitting device | |
CN109638130B (zh) | 发光装置 | |
JP5865870B2 (ja) | 半導体発光素子 | |
JP2012227289A (ja) | 半導体発光装置 | |
JP7227476B2 (ja) | 発光装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENP | Entry into the national phase |
Ref document number: 2014501110 Country of ref document: JP Kind code of ref document: A |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 13837479 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 13837479 Country of ref document: EP Kind code of ref document: A1 |