WO2013111294A1 - 半導体装置およびそれを用いた電力変換装置 - Google Patents

半導体装置およびそれを用いた電力変換装置 Download PDF

Info

Publication number
WO2013111294A1
WO2013111294A1 PCT/JP2012/051606 JP2012051606W WO2013111294A1 WO 2013111294 A1 WO2013111294 A1 WO 2013111294A1 JP 2012051606 W JP2012051606 W JP 2012051606W WO 2013111294 A1 WO2013111294 A1 WO 2013111294A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductivity type
semiconductor device
region
semiconductor substrate
switch
Prior art date
Application number
PCT/JP2012/051606
Other languages
English (en)
French (fr)
Inventor
貴之 橋本
昌弘 増永
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to EP12866421.6A priority Critical patent/EP2808899A4/en
Priority to PCT/JP2012/051606 priority patent/WO2013111294A1/ja
Priority to CN201280068033.9A priority patent/CN104067394A/zh
Priority to US14/374,428 priority patent/US20150162429A1/en
Publication of WO2013111294A1 publication Critical patent/WO2013111294A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a semiconductor device and a power conversion device using the same.
  • the present invention relates to a power conversion device used for a low power device such as an air conditioner or a microwave oven and a high power device such as an inverter of a railway or a steel mill, and a semiconductor device used for the power conversion device.
  • FIG. 13 is a circuit diagram showing a power converter (inverter).
  • the inverter 500 variably controls the rotation speed of the motor 950 to realize energy saving.
  • the inverter 500 variably controls the rotational speed of the motor 950, and the electric energy supplied from the power source 960 is changed to AC at a desired frequency by using IGBTs (Insulated Gate Bipolar Transistors) 700u1 to 700w2 which are a kind of power semiconductor.
  • Change to The inverter 500 has a U-phase switching leg, a V-phase switching leg, and a W-phase switching leg connected between the positive power supply terminal 900 and the negative power supply terminal 901.
  • the U-phase switching leg outputs a U-phase 910 u signal to the motor 950.
  • the V-phase switching leg outputs a V-phase 910v signal to the motor 950.
  • the W-phase switching leg outputs a W-phase 910 w signal to the motor 950.
  • the U-phase switching leg includes an upper arm IGBT 700u1 and a flywheel diode 600u1, and a lower arm IGBT 700u2 and a flywheel diode 600u2.
  • the collector terminal of the IGBT 700u1 is connected to the power supply terminal 900 on the plus side.
  • the emitter terminal of the IGBT 700u1 is connected to the collector terminal of the IGBT 700u2.
  • the emitter terminal of the IGBT 700u2 is connected to the negative power supply terminal 901.
  • a flywheel diode 600u1 is connected in parallel to the IGBT 700u1 in the reverse direction.
  • a flywheel diode 600u2 is connected in parallel to the IGBT 700u2 in the reverse direction.
  • the output of the gate circuit 800u1 is connected to the gate terminal of the IGBT 700u1.
  • the output of the gate circuit 800u2 is connected to the gate terminal of the IGBT 700u2.
  • U-phase 910u is output from a node where the emitter terminal of IGBT 700u1 and the collector terminal of IGBT 700u2 are connected.
  • the V-phase switching leg includes an upper arm IGBT 700v1 and a flywheel diode 600v1, and a lower arm IGBT 700v2 and a flywheel diode 600v2.
  • the collector terminal of the IGBT 700v1 is connected to the power terminal 900 on the plus side.
  • the emitter terminal of the IGBT 700v1 is connected to the collector terminal of the IGBT 700v2.
  • the emitter terminal of the IGBT 700v2 is connected to the negative power supply terminal 901.
  • a flywheel diode 600v1 is connected in parallel to the IGBT 700v1 in the reverse direction.
  • a flywheel diode 600v2 is connected in parallel to the IGBT 700v2 in the reverse direction.
  • the output of the gate circuit 800v1 is connected to the gate terminal of the IGBT 700v1.
  • the output of the gate circuit 800v2 is connected to the gate terminal of the IGBT 700v2.
  • V-phase 910v is output from a node where the emitter terminal of IGBT 700v1 and the collector terminal of IGBT 700v2 are connected.
  • the W-phase switching leg includes an upper arm IGBT 700w1 and a flywheel diode 600w1, and a lower arm IGBT 700w2 and a flywheel diode 600w2.
  • the collector terminal of the IGBT 700w1 is connected to the power terminal 900 on the plus side.
  • the emitter terminal of the IGBT 700w1 is connected to the collector terminal of the IGBT 700w2.
  • the emitter terminal of the IGBT 700 w 2 is connected to the negative power supply terminal 901.
  • a flywheel diode 600w1 is connected in parallel to the IGBT 700w1 in the reverse direction.
  • a flywheel diode 600w2 is connected in parallel to the IGBT 700w2 in the reverse direction.
  • the output of the gate circuit 800w1 is connected to the gate terminal of the IGBT 700w1.
  • the output of the gate circuit 800w2 is connected to the gate terminal of the IGBT 700w2.
  • the W phase 910w is output from the node where the emitter terminal of the IGBT 700w1 and the collector terminal of the IGBT 700w2 are connected.
  • IGBT700 when the IGBTs 700u1, 700u2, 700v1, 700v2, 700w1, and 700w2 are not particularly distinguished, they are simply referred to as IGBT700.
  • flywheel diodes 600u1, 600u2, 600v1, 600v2, 600w1, and 600w2 are not particularly distinguished, they are simply referred to as the flywheel diode 600.
  • the motor 950 is a three-phase motor, and includes U-phase 910u, V-phase 910v, and W-phase 910w input terminals.
  • the gate circuit 800u1 turns on the IGBT 700u1 in the state where the gate circuit 800u2 turns off the IGBT 700u2
  • the U-phase switching leg flows from the IGBT 700u1 to the U phase 910u of the motor 950, and when the gate circuit 800u1 turns off the IGBT 700u1.
  • the gate circuit 800u1 applies a PWM (Pulse Width Modulation) signal to the gate terminal of the IGBT 700u1, a positive current corresponding to the duty of the PWM signal flows to the U-phase 910u.
  • PWM Pulse Width Modulation
  • the U-phase switching leg flows when a negative current flows from the U phase 910u of the motor 950 to the IGBT 700u2, and when the gate circuit 800u2 turns off the IGBT 700u2. No current flows through phase 910u.
  • the gate circuit 800u2 applies a PWM signal to the gate terminal of the IGBT 700u2, a negative current corresponding to the duty of the PWM signal flows to the U-phase 910u.
  • the V-phase switching leg can be controlled in the same manner as the U-phase switching leg, and a current can be passed through the V-phase 910v.
  • the W-phase switching leg can be controlled in the same manner as the U-phase switching leg, and a current can be passed through the W-phase 910w.
  • the flywheel diode 600u1 when the upper arm IGBT 700u1 is turned off, the flywheel diode 600u1 commutates the current flowing through the IGBT 700u1 to the flywheel diode 600u2 connected in parallel to the lower arm IGBT 700u2. As a result, the flywheel diodes 600u1 and 600u2 release the electromagnetic energy stored in the coil (not shown) of the motor 950.
  • the flywheel diode 600u2 of the lower arm is turned off, and electric power is supplied to the motor 950 through the IGBT 700u1 of the upper arm.
  • the IGBTs 700u1 and 700u2 and the flywheel diodes 600u1 and 600u2 cause conduction loss in the conduction state, and switching loss occurs during switching.
  • Non-Patent Documents 1 and 2 describe a method of injecting holes by pulses from the anode electrode 1 side (hereinafter referred to as pulse hole injection) for the purpose of reducing conduction loss of the flywheel diode 600.
  • FIGS. 14A to 14C are diagrams showing the configuration and operation of a diode in a comparative example.
  • a diode 10Z which is a semiconductor device of a comparative example includes a semiconductor substrate which is an n-type drift layer 11, a p-type region 12, an n-type region 13, switches 14 and 14i, a high-concentration n-type region 15, and a control unit. 40i. “n ⁇ ” shown in the n-type drift layer 11 indicates that the impurity concentration in the semiconductor is low.
  • the diode 10 ⁇ / b> Z allows a forward current to flow when a voltage is applied in the direction from the anode electrode 1 to the cathode electrode 2.
  • the n-type drift layer 11 is a semiconductor substrate of the diode 10Z.
  • a configuration in which a p-type region 12 and an n-type region 13 which are anode regions are adjacent to each other is provided.
  • the p-type region 12 is connected to the anode electrode 1 through the switch 14i.
  • the n-type region 13 is connected to the anode electrode 1 via the switch 14.
  • a high-concentration n-type region 15 that is a cathode region is provided on the back surface (second surface) of the semiconductor substrate.
  • the high concentration n-type region 15 is connected to the cathode electrode 2.
  • the control unit 40 i is connected to the anode electrode 1 and the cathode electrode 2. Further, the P switch terminal of the control unit 40 i is connected to the control terminal of the switch 14 i, and the N switch terminal of the control unit 40 i is connected to the control terminal of the switch 14.
  • the controller 40i detects the conduction / non-conduction state of the diode 10Z by comparing the voltage of the anode electrode 1 with the voltage of the cathode electrode 2.
  • the conductive state of the diode 10 ⁇ / b> Z means that the voltage of the anode electrode 1 is higher than the voltage of the cathode electrode 2.
  • the non-conducting state of the diode 10Z means that the voltage of the anode electrode 1 is equal to or lower than the voltage of the cathode electrode 2.
  • the control unit 40i detects the conduction state of the diode 10Z, the control unit 40i outputs complementary high-frequency pulses to the P switch terminal and the N switch terminal, and repeats ON / OFF of the switches 14 and 14i in a complementary manner.
  • the control unit 40i When the non-conducting state of the diode 10Z is detected, the control unit 40i outputs a signal for turning on the switch 14 to the P switch terminal. At this time, the output of the N switch terminal does not matter on / off.
  • FIG. 14B is a diagram showing the timing and operation of the conductive state (ON) and the non-conductive state (OFF) of the diode 10Z.
  • the upper “Diode Status” indicates the conductive state and non-conductive state of the diode 10Z.
  • white “ON” indicates the conductive state of the diode 10Z
  • gray “OFF” indicates the non-conductive state of the diode 10Z.
  • P Switch in the center indicates an on state and an off state of the switch 14i.
  • white “ON” indicates an on state of the switch 14 i
  • gray indicates an off state of the switch 14 i.
  • This “P Switch” indicates the signal of the P switch terminal output from the control unit 40 i to the switch 14 i at the same time.
  • the lower “N Switch” indicates the on state and the off state of the switch 14.
  • white indicates the ON state of the switch 14
  • gray indicates the OFF state of the switch 14
  • the diagonal cross pattern “OFF or ON” indicates that the switch 14 is ON / OFF independent. Is shown.
  • This “N Switch” indicates the signal of the N switch terminal that the control unit 40 i outputs to the switch 14 at the same time.
  • the horizontal axis represents time t common to “Diode Status”, “P Switch”, and “N Switch”.
  • the control unit 40i In the conductive state of the diode 10Z, the control unit 40i outputs a high-frequency pulse to the P switch terminal, and outputs a complementary pulse obtained by inverting the pulse to the N switch terminal. On / off is repeated in a complementary manner. In the conductive state of the diode 10Z, the switches 14 and 14i are repeatedly turned on and off in a complementary manner. The controller 40i outputs a signal for turning on the switch 14i to the P switch terminal when the diode 10Z is in a non-conducting state. In the non-conduction state of the diode 10Z, the switch 14i is turned on. At this time, the signal to be output to the N switch terminal does not matter on / off.
  • FIG. 14C shows the timing when the two switches 14 and 14i on the anode electrode 1 side are complementarily turned on / off and the forward voltage between the anode electrode 1 and the cathode electrode 2 in the conductive state of the diode 10Z. It is a figure which shows the relationship with descent
  • P Switch ON indicates that the switch 14 i in the p-type region 12 is on and the switch 14 in the n-type region 13 is off.
  • P Switch ON holes are injected from the p-type region 12 into the n-type drift layer 11 (semiconductor substrate). At this time, the forward voltage drop VF of the diode 10Z is about 0.8 V, which is the pn junction diffusion voltage.
  • N Switch ON indicates that the switch 14 i in the n-type region 13 is on and the switch 14 in the p-type region 12 is off.
  • the n-type drift layer 11 maintains a low resistance value due to the remaining holes.
  • the forward voltage drop VF of the diode 10Z is reduced to about 0.2V.
  • the period from the transition to “P Switch ON” again is 1 to 10 ⁇ sec. That is, the switches 14 and 14i are turned on / off by a pulse having a frequency of 1 GHz to 100 MHz.
  • the diode 10Z of the comparative example has a time-averaged forward voltage drop VF of 0.4V, which is significantly larger than the conventional pin (p-intrinsic-n). Diode forward voltage drop VF of 0.8V. Reduced.
  • Non-Patent Documents 1 and 2 describe that the frequency of a pulse for turning on and off the switches 14 and 14i of the diode 10Z is about 1 MHz.
  • Non-Patent Documents 1 and 2 require two switches, the switch 14 in the n-type region 13 and the switch 14 i in the p-type region 12. With the addition of these switches 14 and 14i, the mounting area and cost of the semiconductor device and the power conversion device using the same increase. In addition, since the techniques described in Non-Patent Documents 1 and 2 need to control two switches, the control circuit may be complicated.
  • an object of the present invention is to suppress conduction loss and recovery loss of a semiconductor device.
  • the semiconductor device of the present invention is configured as follows. That is, a semiconductor device according to claim 1 of the present invention is provided on a first conductivity type semiconductor substrate, an anode region provided on a first surface of the semiconductor substrate, and a second surface of the semiconductor substrate.
  • a semiconductor device comprising a first conductivity type cathode region and an anode electrode, wherein the first surface comprises a configuration in which a first conductivity type anode region and a second conductivity type anode region are adjacent to each other, The second conductivity type anode region is connected to the anode electrode, and the first conductivity type anode region is connected to the anode electrode through a switch.
  • Other means will be described in the embodiment for carrying out the invention.
  • conduction loss and recovery loss of a semiconductor device can be suppressed.
  • FIG. 1 is a diagram showing a cross section and a configuration of a diode according to the first embodiment.
  • the diode 10 which is the semiconductor device of the present embodiment includes a semiconductor substrate which is an n-type drift layer 11, a p-type region 12, an n-type region 13, a switch 14, a high concentration n-type region 15, and a control unit 40. It has. “n ⁇ ” in the n-type drift layer 11 indicates that the impurity concentration in the semiconductor is low.
  • the diode 10 allows a forward current to flow when a voltage is applied in the direction from the anode electrode 1 to the cathode electrode 2.
  • the n-type drift layer 11 is a semiconductor substrate of the diode 10.
  • a configuration in which the p-type region 12 and the n-type region 13 are adjacent to each other is provided on the surface (first surface) of the semiconductor substrate.
  • a configuration in which the p-type region 12 and the n-type region 13 are adjacent to each other is an “anode region”.
  • the p-type region 12 is connected to the anode electrode 1.
  • the n-type region 13 is connected to the anode electrode 1 via the switch 14.
  • a high-concentration n-type region 15 that is a cathode region is provided on the back surface (second surface) of the semiconductor substrate.
  • the high concentration n-type region 15 is connected to the cathode electrode 2.
  • the first conductivity type is n-type
  • the second conductivity type is p-type.
  • the control unit 40 is connected to the anode electrode 1 and the cathode electrode 2. Further, the output terminal of the control unit 40 is connected to the control terminal of the switch 14. The control unit 40 compares the voltage of the anode electrode 1 and the voltage of the cathode electrode 2 to detect whether the diode 10 is in a conductive state or a non-conductive state.
  • the conduction state of the diode 10 means that the voltage of the anode electrode 1 is higher than the voltage of the cathode electrode 2.
  • the non-conducting state of the diode 10 means that the voltage of the anode electrode 1 is equal to or lower than the voltage of the cathode electrode 2.
  • control unit 40 When the control unit 40 detects the conduction state of the diode 10, the control unit 40 outputs a high-frequency pulse to the control terminal of the switch 14, and repeats on / off of the switch 14. When the non-conducting state of the diode 10 is detected, the control unit 40 outputs a signal for turning on the switch 14 to the control terminal of the switch 14. That is, the control unit 40 performs control so that the switch 14 is repeatedly turned on and off during a period in which a forward voltage is applied to the diode 10. The control unit 40 performs control so that the switch 14 is turned on during a period in which a reverse voltage is applied to the diode 10.
  • the diode 10 of the present embodiment has the p-type region 12 connected to the anode electrode 1 without passing through the switch 14i.
  • the diode 10 can reduce the forward voltage drop VF in the same way as the non-patent documents 1 and 2 by repeatedly turning on and off the switch 14 in the conductive state.
  • the diode 10 of this embodiment uses only one switch 14. Thereby, compared with the diode 10Z of the nonpatent literature 1 and 2 using the two switches 14 and 14i, the diode 10 of this embodiment can reduce a mounting area and cost.
  • FIGS. 2A and 2B are diagrams showing the operation (1) of the diode in the first embodiment.
  • the operation of the diode 10 will be described with reference to FIG.
  • FIG. 2A shows the conductive / non-conductive state of the diode 10 and the on / off state of the switch 14.
  • the horizontal axis indicates a common time t.
  • the upper “Diode Status” indicates the conductive state and non-conductive state of the diode 10. In “Diode Status”, white “ON” indicates a conductive state of the diode 10, and gray “OFF” indicates a non-conductive state of the diode 10.
  • the lower “Switch” indicates the on state and the off state of the switch 14.
  • FIG. 2B shows the ON / OFF state of the switch 14 on the anode electrode 1 side and the waveform of the forward voltage drop VF between the anode electrode 1 and the cathode electrode 2.
  • the vertical axis in FIG. 2B indicates the voltage value of the forward voltage drop VF.
  • the horizontal axis of FIG.2 (b) has shown time. Ideally, as indicated by the dotted line Vi, it is desirable that the forward voltage drop VF decreases immediately after the switch 14 on the anode electrode 1 side is turned on, and then gradually increases.
  • the diode 10 may increase rapidly after the forward voltage drop VF is once reduced immediately after the switch 14 on the anode electrode 1 side is turned on, as indicated by the solid line Vr. I understood.
  • FIGS. 3A and 3B are diagrams showing the operation (2) of the diode in the first embodiment.
  • FIG. 3A shows the internal state of the diode 10 when the switch 14 is off.
  • holes 100 are injected from the p-type region 12 into the n-type drift layer 11 (semiconductor substrate).
  • the conductivity of the n-type drift layer 11 is modulated by the hole 100 injection, and the resistance value is reduced.
  • FIG. 3B shows the internal state of the diode 10 immediately after the switch 14 is turned on.
  • the hole 100 is discharged from the n-type drift layer 11 to the anode electrode 1 via the p-type region 12.
  • the resistance value is sharply increased.
  • a sharp increase in the forward voltage drop VF occurs due to the switch 14 being turned on.
  • Vr becomes 0.8V or less.
  • the diode 10 of this embodiment is operated by inputting a high-frequency pulse to the switch 14 so that Vr is always 0.8 V or less during the ON period of the switch 14, thereby causing the forward voltage drop of the diode 10. VF can be reduced. Further, in the second to fourth embodiments described later, it is described that this steep increase is suppressed.
  • the diode 10 In the conductive state, the diode 10 is operated by inputting a high-frequency pulse to the switch 14 so that Vr is always 0.8 V or less during the ON period of the switch 14. Thereby, the forward voltage drop VF of the diode 10 can be reduced.
  • the diode 10 uses only one switch 14. Thereby, the diode 10 can reduce a mounting area and cost compared with the technique of the nonpatent literature 1 and 2 which uses the two switches 14 and 14i.
  • FIG. 4 is a diagram showing a cross section and a configuration of the diode according to the second embodiment.
  • the diode 10A in the second embodiment is different from the diode 10 in the first embodiment (FIG. 1) in that the n-type hole barrier layer 16 is formed at the interface between the p-type region 12 and the n-type drift layer 11. Is provided.
  • the impurity concentration of the hole barrier layer 16 is higher than that of the n-type drift layer 11.
  • the diode 10A of the second embodiment is configured in the same manner as the diode 10 (FIG. 1) of the first embodiment except for the above.
  • the hole barrier layer 16 prevents holes from being discharged to the anode electrode 1 through the p-type region 12 immediately after the switch 14 is turned on. Accordingly, the forward voltage drop VF of the diode 10A does not increase steeply as indicated by the solid line Vr in FIG. 2B, but approaches an ideal waveform as indicated by the dotted line Vi in FIG. Thereby, the diode 10A of the second embodiment can reduce the forward voltage drop VF and reduce the conduction loss.
  • the impurity concentration of the hole barrier layer 16 when the impurity concentration of the hole barrier layer 16 is high, problems such as “decrease in breakdown voltage” and “decrease in hole injection amount from the p-type region 12 to the n-type drift layer 11 (semiconductor substrate)” occur.
  • the thickness of the hole barrier layer 16 is 0.2 ⁇ m to 2.0 ⁇ m.
  • the diode 10A can reduce the forward voltage drop VF and reduce the conduction loss.
  • a positive voltage is applied to the cathode electrode 2, that is, a positive voltage is applied to the cathode electrode 2.
  • a negative voltage is applied to the switch 14
  • a high voltage is applied to the switch 14. Therefore, it is necessary to use a switch 14 having a high breakdown voltage.
  • the diode 10B according to the present embodiment is a solution to this problem.
  • FIGS. 5A and 5B are diagrams showing the configuration and operation of the diode in the third embodiment.
  • FIG. 5A is a cross-sectional view of the diode 10B.
  • the n-type region 13 and the p-type region 12 are separated by the n-type drift layer 11 (semiconductor substrate) and are close to each other.
  • a configuration is provided.
  • the diode 10B in the third embodiment is configured such that the thickness of the n-type region 13 is smaller than the thickness of the p-type region 12. Has been.
  • the diode 10B in the third embodiment is configured in the same manner as the diode 10 (FIG. 1) of the first embodiment except for the above.
  • the switch 14 is not required to have a withstand voltage, and a switch with a low withstand voltage can be used. Since the withstand voltage of the switch 14 becomes unquestioned, the on / off of the switch 14 is unquestioned in the non-conducting state of the diode 10B. That is, immediately before the diode 10B transitions to the non-conducting state, the on / off of the switch 14 is not questioned. Furthermore, since the diode 10B does not apply a high voltage to the switch 14, the conduction loss of the switch 14 can be reduced.
  • the diode 10 (FIG. 1) of the first embodiment needs to be turned off. Therefore, holes are injected from the p-type region 12 into the n-type drift layer 11 (semiconductor substrate) immediately before the diode 10 (FIG. 1) transitions to the non-conductive state, and the recovery loss of the diode 10 (FIG. 1) increases. There was a fear.
  • FIG. 5B is a diagram illustrating the operation of the control unit 40 of the diode 10B.
  • the upper “Diode Status” indicates the conductive state and non-conductive state of the diode 10B.
  • white “ON” indicates a conductive state of the diode 10B
  • gray “OFF” indicates a non-conductive state of the diode 10B.
  • the lower “Switch” indicates the on state and the off state of the switch 14.
  • white “ON” indicates that the switch 14 is on
  • gray “OFF” indicates that the switch 14 is off
  • a diagonal cross pattern “OFF or ON” indicates that the switch 14 is on. It shows that it is in an unquestioned state.
  • the “Switch” indicates a signal output from the control unit 40 to the switch 14 at the same time.
  • the horizontal axis of FIG.5 (b) has shown common time.
  • the lowermost part shows “Switch” in the conductive state (ON) of the diode 10B, with the time axis expanded.
  • the diode 10B of the third embodiment turns on the switch 14 immediately before the transition to the non-conduction state.
  • the switch 14 shorts the n-type region 13 to the anode electrode 1.
  • the diode 10B can suppress hole injection from the p-type region 12 to the n-type drift layer 11 (semiconductor substrate) and reduce recovery loss.
  • the diode 10B can suppress hole injection from the p-type region 12 to the n-type drift layer 11 (semiconductor substrate) and reduce recovery loss.
  • FIG. 6 is a diagram showing a cross section and a configuration of the diode in the fourth embodiment.
  • the diode 10C of the fourth embodiment is provided with a p-type region 18 at the interface between the n-type region 13 and the n-type drift layer 11.
  • the diode 10C of the present embodiment has no problem with the withstand voltage of the switch 14 as compared with the diode 10 (FIG. 1) of the first embodiment.
  • the conduction loss of the switch 14 is reduced.
  • the diode 10C of the fourth embodiment turns on the switch 14 immediately before transitioning to the non-conduction state.
  • the diode 10 ⁇ / b> C can suppress hole injection from the p-type region 12 to the n-type drift layer 11 (semiconductor substrate) and reduce recovery loss.
  • the diode 10C turns on the switch 14 immediately before transitioning to the non-conducting state. As a result, the diode 10C can suppress hole injection from the p-type region 12 to the n-type drift layer 11 (semiconductor substrate) and reduce recovery loss.
  • FIG. 7 is a diagram showing a cross section and a configuration of a diode in the fifth and sixth embodiments.
  • FIG. 7A is a diagram showing a cross section and a configuration of a diode 10D according to the fifth embodiment.
  • the diode 10D of the fifth embodiment uses a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) 17a for the switch.
  • the source of the MOSFET 17 a is connected to the anode electrode 1.
  • the drain of the MOSFET 17 a is connected to the n-type region 13.
  • the MOSFET 17a includes a parasitic diode in the direction from the source to the drain.
  • the diode 10D of the fifth embodiment can cope with a case where a high voltage is applied to the anode electrode 1 and the n-type region 13, that is, a case where a high breakdown voltage is required.
  • the conduction loss can be reduced by turning on and off the MOSFET 17a with a high-frequency pulse.
  • the MOSFET 17a can cope with a case where a high voltage is applied to the anode electrode 1 and the n-type region 13, that is, a case where a high breakdown voltage is required.
  • the diode 10D can reduce the conduction loss by turning on and off the MOSFET 17a with a high-frequency pulse.
  • FIG. 7B is a diagram showing a cross section and a configuration of the diode 10E according to the sixth embodiment.
  • the diode 10E of the sixth embodiment has the source and drain of the MOSFET 17b connected in reverse.
  • the drain of the MOSFET 17 b is connected to the anode electrode 1.
  • the drain of the MOSFET 17 b is connected to the n-type region 13.
  • the MOSFET 17a includes a parasitic diode in the direction from the source to the drain.
  • the drain of the MOSFET 17b can be connected to the anode electrode 1, and the source of the MOSFET 17b can be connected to the n-type region 13.
  • the diode 10E of the sixth embodiment can reduce conduction loss by turning on and off the MOSFET 17b with a high-frequency pulse in the conduction state. Further, the diode 10E can suppress the hole injection from the anode electrode 1 to the n-type drift layer 11 (semiconductor substrate) and reduce the recovery loss by turning on the MOSFET 17b immediately before the transition to the non-conduction state. it can.
  • the diode 10E can reduce the conduction loss by turning on and off the MOSFET 17b with a high-frequency pulse.
  • the diode 10E suppresses hole injection from the anode electrode 1 to the n-type drift layer 11 (semiconductor substrate) and reduces recovery loss by turning on the MOSFET 17b immediately before the transition to the non-conducting state. Can do.
  • FIG. 8 is a cross-sectional view of the diode in the seventh embodiment.
  • the diode 10F according to the seventh embodiment includes a MOS gate 22 including a second gate electrode 19 and a second gate insulating film 20 in addition to the diode 10 (FIG. 1) of the first embodiment, and an anode electrode. 21 and an insulating layer 23.
  • the surface of the semiconductor substrate of the diode 10F reaches the semiconductor substrate through the hole barrier layer 16, the p-type region 12 provided outside the hole barrier layer 16, and the hole barrier layer 16 and the p-type region 12.
  • MOS gate 22 provided in the trench, n-type region 13 provided on the surface of p-type region 12 and in contact with MOS gate 22, anode electrode 21 in contact with p-type region 12 and n-type region 13, p An insulating layer 23 that electrically insulates the region other than the region adjacent to the mold region 12 and the n-type region 13 is provided.
  • the second gate electrode 19 of the MOS gate 22 is insulated from the semiconductor substrate, the p-type region 12 and the n-type region 13 by the second gate insulating film 20.
  • the diode 10F further includes a control unit 40 that repeatedly outputs an on signal and an off signal to the second gate electrode 19 during a period in which the forward voltage is applied.
  • the MOSFET 17a in the fifth embodiment described above is built in the same semiconductor substrate as the diode 10F.
  • the control unit 40 applies a voltage higher than that of the anode electrode 21 to the second gate electrode 19
  • the interface between the p-type region 12 and the second gate insulating film 20 is inverted to n-type, and the anode electrode 21.
  • the n-type drift layer 11 are short-circuited.
  • the control unit 40 applies a voltage equal to or lower than that of the anode electrode 21 to the second gate electrode 19
  • the n-type inversion layer disappears, and the anode electrode 21
  • the n-type drift layer 11 is connected via the mold region 12.
  • the diode 10F of the seventh embodiment can reduce conduction loss by turning on and off the MOSFET 17a with a high frequency pulse in the conduction state. Furthermore, the diode 10F suppresses the injection of holes from the anode electrode 21 to the n-type drift layer 11 (semiconductor substrate) and reduces the recovery loss by turning on the MOSFET 17a immediately before the transition to the non-conducting state. Can do. Further, in the diode 10F of the seventh embodiment, the MOSFET 17a is built in the same substrate as the diode 10F. As a result, the diode 10F does not require the external switch 14 and can be miniaturized.
  • the seventh embodiment described above has the following effect (N) in addition to the effect of the fifth embodiment.
  • the MOSFET 17a is built in the same substrate as the diode 10F. As a result, the diode 10F does not require the external switch 14 and can be miniaturized.
  • the n-type region 13 and the p-type region 12 are provided adjacent to the anode electrode 1 side of the diodes 10 to 10F, and the p-type region 12 is the anode electrode 1.
  • the n-type region 13 is connected to the anode electrode 1 through the switch 14.
  • the diodes 10 to 10F reduce the forward voltage drop VF by turning on and off the switch 14 with a high-frequency pulse.
  • the diodes 10 to 10F reduce the recovery loss by turning on the switch 14 immediately before recovery.
  • the present invention is applied to a switching device.
  • FIGS. 9A and 9B are diagrams showing the structure and operation of the switching device according to the eighth embodiment.
  • FIG. 9A is a diagram showing a cross section and a structure of the switching device 30 in the eighth embodiment.
  • the switching device 30 semiconductor device
  • the switching device 30 semiconductor device
  • the switching device 30 semiconductor device
  • the switching device 30 semiconductor device
  • the switching device 30 semiconductor device
  • the switching device 30 semiconductor device
  • the switching device 30 semiconductor device
  • the switching device 30 that is an IGBT includes a p-type channel region 31 that is a first conductivity type and an n-type source region 32 that is a second conductivity type on the surface (first surface) of a semiconductor substrate.
  • An emitter electrode 33, a MOS gate 37 provided with a gate electrode 34 and a gate insulating film 35, and an insulating layer 38 are provided.
  • the switching device 30 includes a p-type region 12 that is the first conductivity type, an n-type region 13 that is the second conductivity type, and a hole barrier layer 16 that is the first conductivity type on the back surface (second surface) of the semiconductor substrate.
  • the input signal to the gate electrode 34 is the same as the input signal 4 to the control unit 40G.
  • the switching device 30 switches between a conductive state and a non-conductive state according to an input signal to the gate electrode 34 when a voltage is applied between the emitter electrode 33 and the collector electrode 3.
  • the switching device 30 includes a p-type channel region 31, a MOS gate 37 provided in a trench reaching the semiconductor substrate through the p-type channel region 31, and a p-type channel region on the surface (first surface) of the semiconductor substrate.
  • N-type source region 32 provided on the surface of 31 and in contact with MOS gate 37, emitter electrode 33 in contact with p-type channel region 31 and n-type source region 32, p-type channel region 31 and n-type source region 32
  • an insulating layer 38 that electrically insulates portions other than adjacent portions.
  • the control unit 40G controls the switch 14 to be repeatedly turned on and off during a period in which a current flows from the emitter electrode 33 toward the collector electrode 3.
  • the input signal 4 is input to the control unit 40G and also to the gate electrode 34.
  • the gate electrode 34 of the MOS gate 37 is insulated from the semiconductor substrate, the p-type region 12 and the n-type region 13 by a gate insulating film 35.
  • the back surface (second surface) of the semiconductor substrate of the switching device 30 is configured similarly to the surface of the diode 10A (FIG. 4) of the second embodiment. That is, a configuration in which the p-type region 12 and the n-type region 13 are adjacent to each other is provided on the back surface of the semiconductor substrate.
  • An n-type hole barrier layer 16 is provided at the interface between the p-type region 12 and the n-type drift layer 11. The impurity concentration of the hole barrier layer 16 is higher than that of the n-type drift layer 11.
  • the p-type region 12 is connected to the collector electrode 3.
  • the n-type region 13 is connected to the collector electrode 3 via the switch 14.
  • the control terminal of this switch 14 is connected to the output terminal of the control unit 40G.
  • the anode electrode 1 In order to prevent a high voltage from being applied to the switch 14 on the side, it is necessary to take measures such as pinching off the n-type region 13 by the p-type region 12.
  • the switch 14 on the collector electrode 3 side of the switching device 30 is not applied with a high voltage even when it is off. Thereby, the withstand voltage of the switch 14 becomes unquestioned. That is, in the non-conduction state of the switching device 30, the switch 14 may be either on or off.
  • the switching device 30 has no restriction on the on / off of the switch 14 immediately before transitioning to the non-conducting state.
  • the switch 14 on the collector electrode 3 side is turned on, so that the p-type region 12 (collector) on the back surface is transferred to the n-type drift layer 11 (semiconductor substrate). Since hole injection is suppressed, turn-off loss is reduced.
  • FIG. 9B is a diagram showing ON / OFF timing of the switch 14 on the collector electrode 3 side in the eighth embodiment.
  • the upper part “Switching Device” indicates the conduction state and the non-conduction state of the switching device 30.
  • white “ON” indicates a conductive state of the switching device 30, and gray “OFF” indicates a non-conductive state of the switching device 30.
  • the lower “Collector Side Switch” indicates the on state and the off state of the collector electrode 3 side switch 14.
  • white “ON” indicates the ON state of the collector electrode 3 side switch 14
  • gray “OFF” indicates the OFF state of the collector electrode 3 side switch 14
  • the diagonal cross pattern “OFF” “OR ON” indicates that the collector electrode 3 side switch 14 is not turned on or off.
  • “Collector Side Switch” indicates a signal output from the control unit 40G to the collector electrode 3 side switch 14 at the same time.
  • the lowermost part shows the “Collector Side Switch” in the conductive state of the switching device 30 with the time axis expanded.
  • the control unit 40 turns the collector electrode 3 side switch 14 on and off with a high frequency pulse.
  • the ON state of the switch 14 on the collector electrode 3 side holes are not injected into the n-type drift layer 11 (semiconductor substrate) or hole injection is suppressed.
  • the OFF state of the switch 14 on the collector electrode 3 side holes are injected into the n-type drift layer 11 (semiconductor substrate).
  • the switch 14 on the collector electrode 3 side does not matter whether it is on or off.
  • the switching device 30 turns on the switch 14 on the collector electrode 3 side immediately before transitioning to the non-conducting state. Thereby, the switching device 30 can suppress the hole injection into the n-type drift layer 11 (semiconductor substrate) and reduce the turn-off loss.
  • FIG. 10 is a diagram illustrating the relationship between the on-voltage of the switching device and the turn-off loss.
  • the horizontal axis of FIG. 10 shows the on-voltage Vce (sat) of the switching device 30.
  • the on-voltage Vce is also a saturation voltage between the collector and the emitter.
  • the vertical axis in FIG. 10 indicates the turn-off loss Eoff [mJ] of the switching device 30.
  • a curve 300 indicates a relationship between an on-voltage and a turn-off loss when holes are injected into the P layer from the back surface of the IGBT when the switching device 30 that is, for example, an IGBT is manufactured.
  • a point 200 indicates a relationship between the on-voltage and the turn-off loss in the switching device 30 (FIG.
  • the on-voltage Vce decreases, but the turn-off loss Eoff. Will increase.
  • an arrow 302 when the IGBT is manufactured, if the hole injection from the back surface of the IGBT is suppressed (for example, the impurity concentration of the p-type emitter is reduced), the on-voltage Vce increases, but the turn-off is performed. Loss Eoff decreases. That is, the on-voltage Vce of the IGBT and the turn-off loss Eoff have a trade-off relationship using the impurity concentration of the p-type emitter as a parameter.
  • the switch 14 is repeatedly turned on and off with a high-frequency pulse in the conductive state.
  • the switching device 30 injects holes into the n-type drift layer 11 (semiconductor substrate).
  • the ON voltage Vce can be made smaller than the diffusion voltage (about 0.8 V) which is the limit of the IGBT.
  • the switching device 30 suppresses hole injection into the n-type drift layer 11 (semiconductor substrate) by turning on the collector electrode 3 side switch 14 immediately before turning off (transitioning to a non-conducting state), and turn-off loss. Eoff can be reduced.
  • the switching device 30 suppresses hole injection into the n-type drift layer 11 (semiconductor substrate) by turning on the collector electrode 3 side switch 14 immediately before turning off (transitioning to a non-conducting state).
  • the turn-off loss Eoff can be reduced.
  • FIGS. 11A and 11B are views showing the cross section and the configuration of the switching device in the ninth and tenth embodiments.
  • FIG. 11A is a diagram showing a cross section and a configuration of a switching device 30H according to the ninth embodiment.
  • the switching device 30H of the ninth embodiment uses a MOSFET 17a as the switch 14 on the collector electrode 3 side in the switching device 30 (FIG. 9) of the eighth embodiment.
  • the source of the MOSFET 17 a is connected to the collector electrode 3.
  • the drain of the MOSFET 17 a is connected to the n-type region 13.
  • the control unit 40G turns on and off the MOSFET 17a with a high-frequency pulse. Thereby, the ON voltage of the switching device 30H can be reduced. Furthermore, the turn-off loss of the switching device 30H can be reduced by turning on the MOSFET 17a immediately before the switching device 30H is turned off.
  • FIG. 11B is a diagram showing a cross section and a configuration of the switching device 30I in the tenth embodiment.
  • the switching device 30I of the tenth embodiment has the source and drain of the MOSFET 17b connected in reverse.
  • the connection direction of the MOSFET 17b is not questioned.
  • the switching device 30I of the tenth embodiment can reduce the on-voltage of the switching device 30I by turning on and off the MOSFET 17b with a high-frequency pulse in the conductive state.
  • the turn-off loss of the switching device 30I can be reduced by turning on the MOSFET 17b immediately before the switching device 30I transitions to the non-conduction state.
  • T The turn-off loss of the switching device 30I can be reduced by turning on the MOSFET 17b immediately before the switching device 30I is turned off.
  • FIG. 12 is a cross-sectional view of the switching device according to the eleventh embodiment.
  • the switching device 30J of the present embodiment incorporates a collector electrode 36 side switch (MOSFET) in the same semiconductor substrate as the switching device 30J. ing.
  • the switching device 30J is provided on the surface (first surface) of the semiconductor substrate in a p-type channel region 31 and a trench that penetrates the p-type channel region 31 and reaches the semiconductor substrate.
  • a gate electrode 34 that is insulated from the p-type channel region 31; an n-type source region 32 that is an emitter region of the first conductivity type provided on the surface of the p-type channel region 31 and in contact with the gate insulating film 35; An emitter electrode 33 in contact with the p-type channel region 31 and the n-type source region 32 is provided.
  • the switching device 30J is provided on the back surface (second surface) of the semiconductor substrate in the p-type region 12 that is the second channel region of the second conductivity type and the second trench that penetrates the p-type region 12 and reaches the semiconductor substrate.
  • a second gate electrode 19 that is insulated from the semiconductor substrate and the p-type region 12 by the second gate insulating film 20, and a part of the surface of the p-type region 12 in contact with the second gate insulating film 20.
  • An n-type region 13 that is a collector region of the first conductivity type, and a collector electrode 36 in contact with the p-type region 12 and the n-type region 13 are provided.
  • an n-type hole barrier layer 16 is provided at the interface between the p-type region 12 and the semiconductor substrate. The impurity concentration of the hole barrier layer 16 is higher than the impurity concentration of the n-type drift layer 11 of the semiconductor substrate.
  • the switching device 30J further controls a control unit 40G (non-control unit) that repeatedly outputs an on signal and an off signal to the second gate electrode 19 during a period in which a current flows from the emitter electrode 33 to the collector electrode 36. (Shown).
  • the gate electrode 34 on the semiconductor substrate surface (emitter side) plays a role of turning on and off the collector current.
  • the second gate electrode 19 on the back surface of the semiconductor substrate (on the collector electrode 3 side) plays a role of controlling the amount of holes injected into the n-type drift layer 11 (semiconductor substrate).
  • the switching device 30J of the eleventh embodiment incorporates a collector electrode 36 side switch (MOSFET) in a semiconductor substrate. As a result, the external switch 14 is not required, and the semiconductor device and the power conversion device (inverter) using the semiconductor device can be miniaturized.
  • MOSFET collector electrode 36 side switch
  • the control unit 40G In the conductive state of the switching device 30J, the control unit 40G (not shown) outputs a high-frequency pulse to the second gate electrode 19 to turn on and off the collector electrode 36 side switch (MOSFET). Thereby, the switching device 30J can reduce an on-voltage.
  • the control unit 40G Immediately before the switching device 30J transitions to the non-conductive state, the control unit 40G (not shown) applies a voltage to the second gate electrode 19 to turn on the collector electrode 36 side switch (MOSFET). Thereby, switching device 30J can reduce turn-off loss.
  • the control unit 40G In the conductive state of the switching device 30J, the control unit 40G (not shown) outputs a high-frequency pulse to the second gate electrode 19 to turn on and off the collector electrode 36 side switch (MOSFET). ing. Thereby, the switching device 30J can reduce an on-voltage.
  • the control unit 40G (not shown) applies a voltage to the second gate electrode 19 to turn on the collector electrode 36 side switch (MOSFET). Thereby, switching device 30J can reduce turn-off loss.
  • the inverter 500 that is the power conversion device shown in FIG. 13 may use the switching devices 30 to 30J of the eighth to eleventh embodiments for the IGBT 700. As a result, the loss of the IGBT 700 in the inverter 500 is reduced, and the loss and the size of the inverter 500 can be reduced.
  • the inverter 500 that is the power conversion device shown in FIG. 13 may use the diodes 10 to 10F of the first to seventh embodiments as the flywheel diode 600. Thereby, the loss of the flywheel diode 600 in the inverter 500 is reduced, and the loss and the size of the inverter 500 can be reduced.
  • the configuration of the inverter 500 in FIG. 13 is an example.
  • an upper arm in which a diode is connected in reverse parallel to a switching element and a lower arm in which a diode is connected in reverse parallel to a switching element are connected in series.
  • the switching legs may be power converters (inverters) coupled in the same number as the number of AC output phases.
  • a converter that converts alternating current to direct current may use the switching devices 30 to 30J of the eighth to eleventh embodiments. Good.
  • a converter that converts alternating current into direct current may use the diodes 10 to 10F of the first to seventh embodiments.
  • the switch 14 of the first to seventh embodiments is an n-type channel MOSFET.
  • the present invention is not limited to this, and the switch 14 may be a p-type channel MOSFET.
  • the first conductivity type is n-type and the second conductivity type is p-type.
  • the present invention is not limited to this, and the semiconductor device may have the first conductivity type as p-type and the second conductivity type as n-type.
  • the diode 10 ⁇ / b> B (FIG. 5) of the third embodiment is configured such that the thickness of the n-type region 13 is thinner than the thickness of the p-type region 12.
  • the present invention is not limited to this, and in addition to the configuration of the third embodiment, the width of the n-type region 13 may be narrower than the width of the p-type region 12.
  • Anode electrode 2 Cathode electrode 3
  • Collector electrode 10 to 10F Diode (semiconductor device) 11 n-type drift layer (semiconductor substrate) 12 p-type region (second conductivity type anode region, second conductivity type channel region, second conductivity type collector region) 13 n-type region (first conductivity type anode region, first conductivity type collector region) 14, 14i switch 15 high-concentration n-type region (first conductivity type cathode region) 16 hole barrier layer (first conductivity type hole barrier layer) 17 MOSFET 18 p-type region 19 second gate electrode 20 second gate insulating film 21 anode electrodes 30 to 30J switching device (semiconductor device) 31 p-type channel region (second conductivity type channel region) 32 n-type source region (first conductivity type emitter region) 33 Emitter electrode 34 Gate electrode 35 Gate insulating film 36
  • Collector electrode 100 Hall 500 Inverter (power converter) 600 Flywheel diode 700 IGBT 800 Gate circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半導体装置（１０）の導通損失とリカバリ損失とを抑制するため、半導体装置（１０）は、半導体基板であるｎ型ドリフト層（１１）と、半導体基板の表面に設けられたアノード領域であるｐ型領域（１２）およびｎ型領域（１３）と、半導体基板の裏面に設けられたカソード領域である高濃度ｎ型領域（１５）と、アノード電極（１）とを設けた。この半導体基板の表面には、ｐ型領域（１２）とｎ型領域（１３）とが隣接した構成を備え、ｐ型領域（１２）はアノード電極（１）に接続され、ｎ型領域（１３）は、スイッチ（１４）を介してアノード電極（１）に接続される。このスイッチ（１４）の制御端子には、制御部（４０）が接続されている。半導体装置（１０）が導通状態に於いて、制御部（４０）は、スイッチ（１４）の制御端子に高周波数のパルスを出力し、スイッチ（１４）をオン・オフさせる。

Description

半導体装置およびそれを用いた電力変換装置
　本発明は、半導体装置、および、それを用いた電力変換装置に関するものである。本発明は特に、エアコンや電子レンジなどの小電力機器と、鉄道や製鉄所のインバータなどの大電力機器とに用いられる電力変換装置と、当該電力変換装置に用いられる半導体装置に関するものである。
　近年、省エネルギーの電力変換装置や新エネルギーの電力変換装置には、多くのインバータやコンバータが使われている。しかし、低炭素社会を実現するには、それら電力変換装置の格段の普及が不可欠である。
　図１３は、電力変換装置（インバータ）を示す回路図である。
　インバータ５００は、モータ９５０の回転速度を可変制御し、省エネルギーを実現するものである。
　インバータ５００は、モータ９５０の回転速度を可変制御するため、電源９６０から供給される電気エネルギーを、パワー半導体の一種であるＩＧＢＴ（Insulated Gate Bipolar Transistor）７００ｕ１～７００ｗ２を使って、所望の周波数の交流に変える。インバータ５００は、プラス側の電源端子９００とマイナス側の電源端子９０１との間に接続されたＵ相スイッチングレッグ、Ｖ相スイッチングレッグ、および、Ｗ相スイッチングレッグを有している。Ｕ相スイッチングレッグは、モータ９５０にＵ相９１０ｕの信号を出力する。Ｖ相スイッチングレッグは、モータ９５０にＶ相９１０ｖの信号を出力する。Ｗ相スイッチングレッグは、モータ９５０にＷ相９１０ｗの信号を出力する。
　Ｕ相スイッチングレッグは、上アームのＩＧＢＴ７００ｕ１およびフライホイールダイオード６００ｕ１と、下アームのＩＧＢＴ７００ｕ２およびフライホイールダイオード６００ｕ２と、を備えている。ＩＧＢＴ７００ｕ１のコレクタ端子は、プラス側の電源端子９００に接続されている。ＩＧＢＴ７００ｕ１のエミッタ端子は、ＩＧＢＴ７００ｕ２のコレクタ端子に接続されている。ＩＧＢＴ７００ｕ２のエミッタ端子は、マイナス側の電源端子９０１に接続されている。ＩＧＢＴ７００ｕ１には、フライホイールダイオード６００ｕ１が逆方向に並列接続されている。ＩＧＢＴ７００ｕ２には、フライホイールダイオード６００ｕ２が逆方向に並列接続されている。
　ＩＧＢＴ７００ｕ１のゲート端子には、ゲート回路８００ｕ１の出力が接続されている。ＩＧＢＴ７００ｕ２のゲート端子には、ゲート回路８００ｕ２の出力が接続されている。
　ＩＧＢＴ７００ｕ１のエミッタ端子とＩＧＢＴ７００ｕ２のコレクタ端子とが接続されているノードから、Ｕ相９１０ｕが出力されている。
　Ｖ相スイッチングレッグは、Ｕ相スイッチングレッグと同様に、上アームのＩＧＢＴ７００ｖ１およびフライホイールダイオード６００ｖ１と、下アームのＩＧＢＴ７００ｖ２およびフライホイールダイオード６００ｖ２と、を備えている。
　ＩＧＢＴ７００ｖ１のコレクタ端子は、プラス側の電源端子９００に接続されている。ＩＧＢＴ７００ｖ１のエミッタ端子は、ＩＧＢＴ７００ｖ２のコレクタ端子に接続されている。ＩＧＢＴ７００ｖ２のエミッタ端子は、マイナス側の電源端子９０１に接続されている。ＩＧＢＴ７００ｖ１には、フライホイールダイオード６００ｖ１が逆方向に並列接続されている。ＩＧＢＴ７００ｖ２には、フライホイールダイオード６００ｖ２が逆方向に並列接続されている。
　ＩＧＢＴ７００ｖ１のゲート端子には、ゲート回路８００ｖ１の出力が接続されている。ＩＧＢＴ７００ｖ２のゲート端子には、ゲート回路８００ｖ２の出力が接続されている。
　ＩＧＢＴ７００ｖ１のエミッタ端子とＩＧＢＴ７００ｖ２のコレクタ端子とが接続されているノードから、Ｖ相９１０ｖが出力されている。
　Ｗ相スイッチングレッグは、Ｕ相スイッチングレッグと同様に、上アームのＩＧＢＴ７００ｗ１およびフライホイールダイオード６００ｗ１と、下アームのＩＧＢＴ７００ｗ２およびフライホイールダイオード６００ｗ２と、を備えている。
　ＩＧＢＴ７００ｗ１のコレクタ端子は、プラス側の電源端子９００に接続されている。ＩＧＢＴ７００ｗ１のエミッタ端子は、ＩＧＢＴ７００ｗ２のコレクタ端子に接続されている。ＩＧＢＴ７００ｗ２のエミッタ端子は、マイナス側の電源端子９０１に接続されている。ＩＧＢＴ７００ｗ１には、フライホイールダイオード６００ｗ１が逆方向に並列接続されている。ＩＧＢＴ７００ｗ２には、フライホイールダイオード６００ｗ２が逆方向に並列接続されている。
　ＩＧＢＴ７００ｗ１のゲート端子には、ゲート回路８００ｗ１の出力が接続されている。ＩＧＢＴ７００ｗ２のゲート端子には、ゲート回路８００ｗ２の出力が接続されている。
　ＩＧＢＴ７００ｗ１のエミッタ端子とＩＧＢＴ７００ｗ２のコレクタ端子とが接続されているノードから、Ｗ相９１０ｗが出力されている。
　以下ＩＧＢＴ７００ｕ１，７００ｕ２，７００ｖ１，７００ｖ２，７００ｗ１，７００ｗ２を特に区別しないときには、単にＩＧＢＴ７００と記載する。フライホイールダイオード６００ｕ１，６００ｕ２，６００ｖ１，６００ｖ２，６００ｗ１，６００ｗ２を特に区別しないときには、単にフライホイールダイオード６００と記載する。
　モータ９５０は、３相モータであり、Ｕ相９１０ｕ、Ｖ相９１０ｖ、および、Ｗ相９１０ｗの入力端子を備えている。
　Ｕ相スイッチングレッグは、ゲート回路８００ｕ２がＩＧＢＴ７００ｕ２をオフした状態に於いて、ゲート回路８００ｕ１がＩＧＢＴ７００ｕ１をオンすると、ＩＧＢＴ７００ｕ１からモータ９５０のＵ相９１０ｕに正電流が流れ、ゲート回路８００ｕ１がＩＧＢＴ７００ｕ１をオフすると、Ｕ相９１０ｕには電流が流れなくなる。
　Ｕ相スイッチングレッグは、例えば、ゲート回路８００ｕ１がＰＷＭ（Pulse Width Modulation）信号をＩＧＢＴ７００ｕ１のゲート端子に印加すると、そのＰＷＭ信号のデューティに応じた正電流がＵ相９１０ｕに流れる。
　Ｕ相スイッチングレッグは、ゲート回路８００ｕ１がＩＧＢＴ７００ｕ１をオフした状態で、ゲート回路８００ｕ２がＩＧＢＴ７００ｕ２をオンすると、モータ９５０のＵ相９１０ｕからＩＧＢＴ７００ｕ２に負電流が流れ、ゲート回路８００ｕ２がＩＧＢＴ７００ｕ２をオフすると、Ｕ相９１０ｕには電流が流れなくなる。Ｕ相スイッチングレッグは、同様に、ゲート回路８００ｕ２がＰＷＭ信号をＩＧＢＴ７００ｕ２のゲート端子に印加すると、そのＰＷＭ信号のデューティに応じた負電流がＵ相９１０ｕに流れる。このような制御を繰り返すことにより、所望の周波数の交流電流をモータ９５０に流すことができる。
　Ｖ相スイッチングレッグも、Ｕ相スイッチングレッグと同様に制御して、Ｖ相９１０ｖに電流を流すことができる。Ｗ相スイッチングレッグも、Ｕ相スイッチングレッグと同様に制御して、Ｗ相９１０ｗに電流を流すことができる。
　フライホイールダイオード６００ｕ１は、例えば上アームのＩＧＢＴ７００ｕ１がオフした場合、そのＩＧＢＴ７００ｕ１に流れていた電流を、下アームのＩＧＢＴ７００ｕ２に逆方向に並列接続されたフライホイールダイオード６００ｕ２に転流する。これにより、フライホイールダイオード６００ｕ１，６００ｕ２は、モータ９５０のコイル（不図示）に蓄えられていた電磁エネルギーを放出する。
　そののち、再び上アームのＩＧＢＴ７００ｕ１をオンすると、下アームのフライホイールダイオード６００ｕ２が非導通状態となり、上アームのＩＧＢＴ７００ｕ１を介してモータ９５０に電力が供給される。ＩＧＢＴ７００ｕ１，７００ｕ２およびフライホイールダイオード６００ｕ１，６００ｕ２は、導通状態に於いて導通損失が発生し、スイッチングの際にスイッチング損失が発生する。
　ＩＧＢＴ７００ｖ１，７００ｖ２およびフライホイールダイオード６００ｖ１，６００ｖ２も同様である。ＩＧＢＴ７００ｗ１，７００ｗ２およびフライホイールダイオード６００ｗ１，６００ｗ２も同様である。
　したがって、インバータ５００を小形化・高効率化するには、ＩＧＢＴ７００の導通損失およびスイッチング損失を低減させることが必要であり、フライホイールダイオード６００の導通損失およびスイッチング損失を低減させることも必要である。
　非特許文献１，２には、フライホイールダイオード６００の導通損失を低減する目的で、アノード電極１側からパルスによってホールを注入する方法（以下、パルスホール注入）が記載されている。
　図１４（ａ）～（ｃ）は、比較例に於けるダイオードの構成と動作を示す図である。以下、図１４を用いて、パルスホール注入によってダイオード１０Ｚの導通損失が低減する理由を説明する。
　図１４（ａ）は、比較例に於けるダイオードの構成を示す図である。
　比較例の半導体装置であるダイオード１０Ｚは、ｎ型ドリフト層１１である半導体基板と、ｐ型領域１２と、ｎ型領域１３と、スイッチ１４，１４ｉと、高濃度ｎ型領域１５と、制御部４０ｉを備えている。ｎ型ドリフト層１１に示されている「ｎ－」は、半導体中の不純物濃度が低いことを示している。
　ダイオード１０Ｚは、アノード電極１からカソード電極２の方向に電圧が印加されたとき、順方向電流を流すものである。
　ｎ型ドリフト層１１は、ダイオード１０Ｚの半導体基板である。
　半導体基板の表面（第１表面）には、アノード領域であるｐ型領域１２とｎ型領域１３とが隣接した構成が設けられている。ｐ型領域１２は、スイッチ１４ｉを介してアノード電極１に接続されている。ｎ型領域１３は、スイッチ１４を介してアノード電極１に接続されている。
　半導体基板の裏面（第２表面）には、カソード領域である高濃度ｎ型領域１５が設けられている。高濃度ｎ型領域１５は、カソード電極２に接続されている。
　制御部４０ｉは、アノード電極１とカソード電極２とに接続されている。更に制御部４０ｉのＰスイッチ端子は、スイッチ１４ｉの制御端子に接続され、制御部４０ｉのＮスイッチ端子は、スイッチ１４の制御端子に接続されている。制御部４０ｉは、アノード電極１の電圧とカソード電極２の電圧とを比較することによって、ダイオード１０Ｚの導通状態／非導通状態を検知する。ここで、ダイオード１０Ｚの導通状態とは、アノード電極１の電圧がカソード電極２の電圧よりも高いことをいう。ダイオード１０Ｚの非導通状態とは、アノード電極１の電圧がカソード電極２の電圧以下であることをいう。
　制御部４０ｉは、ダイオード１０Ｚの導通状態を検知すると、Ｐスイッチ端子とＮスイッチ端子に相補的な高周波数のパルスを出力して、当該スイッチ１４，１４ｉのオン・オフを相補的に繰り返させる。制御部４０ｉは、ダイオード１０Ｚの非導通状態を検知すると、Ｐスイッチ端子に、スイッチ１４をオンさせる信号を出力する。このとき、Ｎスイッチ端子の出力はオン・オフ不問である。
　図１４（ｂ）は、ダイオード１０Ｚの導通状態（オン）と非導通状態（オフ）のタイミングと動作とを示す図である。
　上部の「Diode Status」は、ダイオード１０Ｚの導通状態と非導通状態とを示している。「Diode Status」に於いて、白色「ON」はダイオード１０Ｚの導通状態を示し、灰色「OFF」は、ダイオード１０Ｚの非導通状態を示している。
　中央部の「P Switch」は、スイッチ１４ｉのオン状態とオフ状態とを示している。「P Switch」に於いて、白色「ON」は、スイッチ１４ｉのオン状態を示し、灰色は、スイッチ１４ｉのオフ状態を示している。この「P Switch」は同時に、制御部４０ｉがスイッチ１４ｉに出力するＰスイッチ端子の信号を示している。
　下部の「N Switch」は、スイッチ１４のオン状態とオフ状態とを示している。「N Switch」に於いて、白色は、スイッチ１４のオン状態を示し、灰色は、スイッチ１４のオフ状態を示し、斜めクロス模様「OFF or ON」は、スイッチ１４がオン・オフ不問であることを示している。この「N Switch」は同時に、制御部４０ｉがスイッチ１４に出力するＮスイッチ端子の信号を示している。横軸は、「Diode Status」、「P Switch」、および、「N Switch」に共通する時間ｔを示している。
　制御部４０ｉは、ダイオード１０Ｚの導通状態に於いて、Ｐスイッチ端子には高周波数のパルスを出力し、Ｎスイッチ端子には当該パルスを反転した相補的なパルスを出力し、スイッチ１４，１４ｉのオン・オフを相補的に繰り返させる。ダイオード１０Ｚの導通状態に於いて、当該スイッチ１４，１４ｉは、相補的にオン・オフを繰り返す。
　制御部４０ｉは、ダイオード１０Ｚの非導通状態に於いて、Ｐスイッチ端子にはスイッチ１４ｉをオンさせる信号を出力する。ダイオード１０Ｚの非導通状態に於いて、スイッチ１４ｉはオンする。このとき、Ｎスイッチ端子に出力する信号は、オン・オフ不問である。
　図１４（ｃ）は、ダイオード１０Ｚの導通状態に於いて、アノード電極１側の２つのスイッチ１４，１４ｉが相補的にオン・オフするタイミングと、アノード電極１とカソード電極２間の順方向電圧降下ＶＦ（Forward Voltage Drop）との関係を示す図である。
　「P Switch ON」は、ｐ型領域１２のスイッチ１４ｉがオン、ｎ型領域１３のスイッチ１４がオフの状態を示している。「P Switch ON」に於いて、ｐ型領域１２からｎ型ドリフト層１１（半導体基板）にホールが注入される。このとき、ダイオード１０Ｚの順方向電圧降下ＶＦはｐｎ接合の拡散電圧である０．８Ｖ程度となる。
　「N Switch ON」は、ｎ型領域１３のスイッチ１４ｉがオン、ｐ型領域１２のスイッチ１４がオフの状態を示している。「P Switch ON」から「N Switch ON」に切り替わると、ｎ型ドリフト層１１（半導体基板）は、残留するホールにより低い抵抗値が維持される。このとき、アノード電流の経路にはｐｎ接合がないので、ダイオード１０Ｚの順方向電圧降下ＶＦは、０．２Ｖ程度まで低減される。「P Switch ON」に遷移して「N Switch ON」に切り替わったのち、再び「P Switch ON」に遷移するまでの周期は、１～１０μ秒である。すなわち、スイッチ１４，１４ｉは、１ＧＨｚ～１００ＭＨｚの周波数のパルスでオン・オフされる。
　比較例のダイオード１０Ｚは、時間平均した順方向電圧降下ＶＦが０．４Ｖとなり、従来のｐｉｎ（p-intrinsic-n）.ダイオードの順方向電圧降下ＶＦの０．８Ｖと比較して、大幅に低減される。
　図１４（ｃ）の「N Switch ON」に於いて、順方向電圧降下ＶＦは、徐々に増加している。その理由は、ｐ型領域１２のスイッチ１４ｉがオンしている期間にｎ型ドリフト層１１（半導体基板）に注入されたホールは、高濃度ｎ型領域１５を経由してカソード電極２に抜けるためである。ｎ型ドリフト層１１（半導体基板）のホールが減少すると、当該ｎ型ドリフト層１１の抵抗は増加する。
　「N Switch ON」であるｎ型領域１３のスイッチ１４のオン期間が長いと、ｎ型ドリフト層１１の抵抗が徐々に増加し、ダイオード１０Ｚの順方向電圧降下ＶＦは、ｐｎ接合の拡散電圧を超える虞がある。したがって、制御部４０ｉは、ダイオード１０Ｚの導通期間に於いて、ｎ型領域１３のスイッチ１４とｐ型領域１２のスイッチ１４ｉとに、それぞれ２つの相補的な高周波数のパルスを出力し、相補的にオン・オフ（スイッチング）させる必要がある。
　非特許文献１，２に、ダイオード１０Ｚのスイッチ１４，１４ｉをオン・オフさせるパルスの周波数は、１ＭＨｚ程度であると記載されている。
Y. Matsumoto et al.,"Challenge to the Barrier of Conduction Loss in PiN Diode toward VF<300 mV with Pulsed Carrier＋ Injection Concept",Proc.IEEE ISPSD'10, June 2010.,pp.119-122, Y. Matsumoto et al.,"Ultra Low Loss Trench Gate PCI-PiN Diode with VF<350 mV", Proc. IEEE ISPSD’11, May 2011.,pp.84-87
　非特許文献１，２に記載の技術は、ｎ型領域１３のスイッチ１４とｐ型領域１２のスイッチ１４ｉの２個が必要である。これらのスイッチ１４，１４ｉの付加に伴い、半導体装置および、それを用いた電力変換装置の実装面積とコストとが増加する。また、非特許文献１，２に記載の技術は、２つのスイッチを制御する必要があるので、制御回路が複雑になる虞がある。
　そこで、本発明は、半導体装置の導通損失とリカバリ損失とを抑制することを目的とする。
　前記した課題を解決するため、本発明の半導体装置は、以下のように構成した。
　すなわち、本発明の請求項１に記載の半導体装置は、第１導電型の半導体基板と、前記半導体基板の第１表面に設けられたアノード領域と、前記半導体基板の第２表面に設けられた第１導電型のカソード領域と、アノード電極と、を備えた半導体装置であって、前記第１表面には、第１導電型アノード領域と第２導電型アノード領域とが隣接した構成を備え、前記第２導電型アノード領域は、前記アノード電極に接続され、前記第１導電型アノード領域は、スイッチを介して前記アノード電極に接続される、ことを特徴とする半導体装置である。
　その他の手段については、発明を実施するための形態のなかで説明する。
　本発明によれば、半導体装置の導通損失とリカバリ損失とを抑制することができる。
第１の実施形態に於けるダイオードの断面と構成とを示す図である。 第１の実施形態に於けるダイオードの動作（１）を示す図である。 第１の実施形態に於けるダイオードの動作（２）を示す図である。 第２の実施形態に於けるダイオードの断面と構成とを示す図である。 第３の実施形態に於けるダイオードの構成と動作とを示す図である。 第４の実施形態に於けるダイオードの断面と構成とを示す図である。 第５、第６の実施形態に於けるダイオードの断面と構成とを示す図である。 第７の実施形態に於けるダイオードの断面図である。 第８の実施形態に於けるスイッチングデバイスの構造と動作を示す図である。 スイッチングデバイスのオン電圧とターンオフ損失との関係を示す図である。 第９、第１０の実施形態に於けるスイッチングデバイスの断面と構成とを示す図である。 第１１の実施形態に於けるスイッチングデバイスの断面図である。 電力変換装置（インバータ）を示す回路図である。 比較例に於けるダイオードの構成と動作を示す図である。
　以降、本発明を実施するための形態を、各図を参照して詳細に説明する。
（第１の実施形態の構成）
　図１は、第１の実施形態に於けるダイオードの断面と構成とを示す図である。
　本実施形態の半導体装置であるダイオード１０は、ｎ型ドリフト層１１である半導体基板と、ｐ型領域１２と、ｎ型領域１３と、スイッチ１４と、高濃度ｎ型領域１５と、制御部４０を備えている。ｎ型ドリフト層１１の「ｎ－」は、半導体中の不純物濃度が低いことを示している。
　ダイオード１０は、アノード電極１からカソード電極２の方向に電圧が印加されたとき、順方向電流を流すものである。
　ｎ型ドリフト層１１は、ダイオード１０の半導体基板である。
　半導体基板の表面（第１表面）には、ｐ型領域１２とｎ型領域１３とが隣接した構成が設けられている。ｐ型領域１２とｎ型領域１３とが隣接した構成は、「アノード領域」である。ｐ型領域１２は、アノード電極１に接続されている。ｎ型領域１３は、スイッチ１４を介してアノード電極１に接続されている。
　半導体基板の裏面（第２表面）には、カソード領域である高濃度ｎ型領域１５が設けられている。高濃度ｎ型領域１５は、カソード電極２に接続されている。なお、本実施形態では、第１導電型をｎ型とし、第２導電型をｐ型とする。
　制御部４０は、アノード電極１とカソード電極２とに接続されている。更に制御部４０の出力端子は、スイッチ１４の制御端子に接続されている。制御部４０は、アノード電極１の電圧とカソード電極２の電圧とを比較することによって、ダイオード１０が導通状態／非導通状態のいずれかを検知する。ダイオード１０の導通状態とは、アノード電極１の電圧がカソード電極２の電圧よりも高いことをいう。ダイオード１０の非導通状態とは、アノード電極１の電圧がカソード電極２の電圧以下であることをいう。
　制御部４０は、ダイオード１０の導通状態を検知すると、スイッチ１４の制御端子に高周波数のパルスを出力して、当該スイッチ１４のオン・オフを繰り返させる。制御部４０は、ダイオード１０の非導通状態を検知すると、スイッチ１４の制御端子に、当該スイッチ１４をオンさせる信号を出力する。
　すなわち、制御部４０は、当該ダイオード１０に順方向電圧が印加されている期間に、スイッチ１４がオン・オフを繰り返すように制御する。制御部４０は、当該ダイオード１０に逆方向電圧が印加されている期間に、スイッチ１４をオンするように制御する。
　本実施形態のダイオード１０は、前述した非特許文献１，２に記載のダイオード１０Ｚとは異なり、ｐ型領域１２がスイッチ１４ｉを介さずにアノード電極１に接続されている。ダイオード１０は、導通状態の際に、スイッチ１４のオン・オフを繰り返すことで、前記した非特許文献１，２と同様に、順方向電圧降下ＶＦを低減することができる。
　更に、本実施形態のダイオード１０は、１個のスイッチ１４のみを用いている。これにより、２個のスイッチ１４，１４ｉを用いる非特許文献１，２に記載のダイオード１０Ｚと比較して、本実施形態のダイオード１０は、実装面積とコストとを低減することができる。
（第１の実施形態の動作）
　図２（ａ），（ｂ）は、第１の実施形態に於けるダイオードの動作（１）を示す図である。以下、図１を適宜参照してダイオード１０の動作を説明する。
　図２（ａ）は、ダイオード１０の導通状態／非導通状態と、スイッチ１４のオン・オフ状態とを示している。横軸は共通する時間ｔを示している。
　上部の「Diode Status」は、ダイオード１０の導通状態と非導通状態とを示している。「Diode Status」に於いて、白色「ON」は、ダイオード１０の導通状態を示し、灰色「OFF」は、ダイオード１０の非導通状態を示している。
　下部の「Switch」は、スイッチ１４のオン状態とオフ状態とを示している。「Switch」に於いて、白色「ON」は、スイッチ１４のオン状態を示し、灰色「OFF」は、スイッチ１４のオフ状態を示している。
　ダイオード１０の導通状態に於いて、スイッチ１４は、高周波数のパルスによってオン・オフを繰り返す。ダイオード１０は、非導通状態に遷移する直前には、スイッチ１４をオフしている。ダイオード１０の非導通状態に於いて、スイッチ１４は、オフ状態である。
　図２（ｂ）は、アノード電極１側のスイッチ１４のオン状態／オフ状態と、アノード電極１とカソード電極２間の順方向電圧降下ＶＦの波形とを示している。図２（ｂ）の縦軸は、順方向電圧降下ＶＦの電圧値を示している。図２（ｂ）の横軸は、時間を示している。
　理想的には、点線Ｖｉのように、アノード電極１側のスイッチ１４がオンした直後、順方向電圧降下ＶＦが減少し、その後、徐々に増加することが望ましい、しかし、第１の実施形態のダイオード１０は、本願の発明者らの実験によれば、実線Ｖｒのように、アノード電極１側のスイッチ１４がオンした直後、順方向電圧降下ＶＦが一旦低減したのち、急峻に増加することが分かった。
　図３（ａ），（ｂ）は、第１の実施形態に於けるダイオードの動作（２）を示す図である。
　図３（ａ）は、スイッチ１４がオフしているときのダイオード１０の内部状態を示している。
　このとき、ｐ型領域１２からｎ型ドリフト層１１（半導体基板）にホール１００が注入される。ｎ型ドリフト層１１は、ホール１００の注入により伝導度が変調し、抵抗値が減少する。
　図３（ｂ）は、スイッチ１４がオンした直後のダイオード１０の内部状態を示している。
　スイッチ１４がオンすると瞬時に、ホール１００は、ｎ型ドリフト層１１からｐ型領域１２を経由してアノード電極１に吐き出される。ｎ型ドリフト層１１は、ホール１００が減少するので、抵抗値が急峻に増加する。これにより、図２（ｂ）に示すように、スイッチ１４のオンによる、順方向電圧降下ＶＦの急峻な増加が発生する。
　スイッチ１４がオンした直後に、Ｖｒは０．８Ｖ以下となる。したがって、本実施形態のダイオード１０は、スイッチ１４のオン期間にＶｒが常に０．８Ｖ以下となるよう、スイッチ１４に高周波数のパルスを入力して動作させることにより、ダイオード１０の順方向電圧降下ＶＦを低減することができる。
　更に、後記する第２～第４の実施形態では、この急峻な増加を抑止すること記載している。
（第１の実施形態の効果）
　以上説明した第１の実施形態では、次の（Ａ），（Ｂ）のような効果がある。
（Ａ）　ダイオード１０は、導通状態に於いて、スイッチ１４のオン期間にＶｒが常に０．８Ｖ以下となるよう、スイッチ１４に高周波数のパルスを入力して動作させている。これにより、ダイオード１０の順方向電圧降下ＶＦを低減することができる。
（Ｂ）　ダイオード１０は、１個のスイッチ１４のみを用いている。これにより、ダイオード１０は、２個のスイッチ１４，１４ｉを用いる非特許文献１，２に記載の技術と比較し、実装面積とコストとを低減することができる。
（第２の実施形態の構成）
　図４は、第２の実施形態に於けるダイオードの断面と構成とを示す図である。
　第２の実施形態に於けるダイオード１０Ａは、第１の実施形態のダイオード１０（図１）とは異なり、ｐ型領域１２とｎ型ドリフト層１１との界面に、ｎ型のホールバリア層１６が設けられている。ホールバリア層１６の不純物濃度は、ｎ型ドリフト層１１より高く構成されている。第２の実施形態のダイオード１０Ａは、前記以外は、第１の実施形態のダイオード１０（図１）と同様に構成されている。
（第２の実施形態の動作）
　図４に基づき、図２を適宜参照して、ダイオード１０Ａの動作を説明する。
　ホールバリア層１６は、スイッチ１４がオンした直後に、ホールがｐ型領域１２を通ってアノード電極１に排出されることを抑制する。これにより、ダイオード１０Ａの順方向電圧降下ＶＦは、図２（ｂ）の実線Ｖｒのように急峻には増加せず、図２（ｂ）の点線Ｖｉのような理想的な波形に近づく。
　これにより、第２実施形態のダイオード１０Ａは、順方向電圧降下ＶＦを低減し、かつ、導通損失を低減することができる。
　ダイオード１０Ａは、ホールバリア層１６の不純物濃度が高いと、「耐圧の低下」、「ｐ型領域１２からｎ型ドリフト層１１（半導体基板）へのホール注入量の低下」という問題が発生する。一方、ホールバリア層１６は、不純物濃度が低すぎると、ホールバリアの機能（＝ホールの排出の抑制）を果たさなくなる。つまり、ホールバリア層１６の不純物濃度には最適な範囲がある。本願の発明者らの実験によれば、ホールバリア層１６の不純物濃度ピーク値の最適範囲は、１×１０１６ｃｍ－３から１×１０１８ｃｍ－３である。
　また、ホールバリア層１６の厚みにも最適範囲が存在する。ダイオード１０Ａは、ホールバリア層１６の厚みが大きすぎると、「耐圧の低下」、「ｐ型領域１２からｎ型ドリフト層１１（半導体基板）へのホール注入量の低下」という問題が発生する。一方、ホールバリア層１６は、厚みが小さすぎると、ホールバリアの機能（＝ホールの排出の抑制）を果たさなくなる。本願の発明者らの実験によれば、ホールバリア層１６の厚みの最適範囲は、０．２μｍから２．０μｍである。
（第２の実施形態の効果）
　以上説明した第２の実施形態では、次の（Ｃ）のような効果がある。
（Ｃ）　ダイオード１０Ａは、順方向電圧降下ＶＦを低減し、かつ、導通損失を低減することができる。
（第３の実施形態の構成）
　第１の実施形態のダイオード１０（図１）や、第２の実施形態のダイオード１０Ａ（図４）では、逆方向の電圧が印加された状態、すなわちカソード電極２にプラス電圧が、アノード電極１にマイナス電圧が印加された状態では、スイッチ１４に高電圧が印加される。よって、スイッチ１４は、高耐圧のものを使用する必要がある。この課題に対処したものが、本実施形態のダイオード１０Ｂである。
　図５（ａ），（ｂ）は、第３の実施形態に於けるダイオードの構成と動作とを示す図である。
　図５（ａ）は、ダイオード１０Ｂの断面図である。
　第３の実施形態に於けるダイオード１０Ｂの表面（第１表面）には、ｎ型領域１３とｐ型領域１２とがｎ型ドリフト層１１（半導体基板）で区切られ、かつ、近接している構成が設けられている。
　第３の実施形態に於けるダイオード１０Ｂは、第１の実施形態のダイオード１０（図１）とは異なり、ｐ型領域１２の厚みと比較してｎ型領域１３の厚みが薄くなるように構成されている。
　第３の実施形態に於けるダイオード１０Ｂは、前記以外は、第１の実施形態のダイオード１０（図１）と同様に構成されている。
　第３の実施形態に於けるダイオード１０Ｂは、非導通状態に於いて、隣り合うｐ型領域１２から伸びる空乏層が接触（＝ピンチオフ）し、ｎ型領域１３には高電圧が印加されなくなる。これにより、スイッチ１４は、耐圧が不問となり、低耐圧のものを使用することができる。
　スイッチ１４の耐圧が不問となったことにより、ダイオード１０Ｂの非導通状態に於いて、スイッチ１４のオン・オフは不問である。すなわち、ダイオード１０Ｂが非導通状態に遷移する直前に於いて、スイッチ１４のオン・オフは不問である。
　更に、ダイオード１０Ｂは、スイッチ１４に高電圧が印加されなくなるので、スイッチ１４の導通損失を低減することができる。
（第３の実施形態の動作）
　第１の実施形態のダイオード１０（図１）は、非導通状態に於いて、スイッチ１４に高電圧が印加されるので、当該スイッチ１４をオフする必要があった。そのため、ダイオード１０（図１）が非導通状態に遷移する直前には、ｐ型領域１２からｎ型ドリフト層１１（半導体基板）にホールが注入され、ダイオード１０（図１）のリカバリ損失が増加する虞があった。
　図５（ｂ）は、ダイオード１０Ｂの制御部４０の動作を示す図である。
　上部の「Diode Status」は、ダイオード１０Ｂの導通状態と非導通状態とを示している。「Diode Status」に於いて、白色「ON」は、ダイオード１０Ｂの導通状態を示し、灰色「OFF」は、ダイオード１０Ｂの非導通状態を示している。
　下部の「Switch」は、スイッチ１４のオン状態とオフ状態とを示している。「Switch」に於いて、白色「ON」は、スイッチ１４のオン状態を示し、灰色「OFF」は、スイッチ１４のオフ状態を示し、斜めクロス模様「OFF or ON」は、スイッチ１４がオン・オフ不問の状態であることを示している。当該「Switch」は同時に、制御部４０がスイッチ１４に出力する信号を示している。図５（ｂ）の横軸は、共通する時間を示している。
　最下部は、ダイオード１０Ｂの導通状態（ＯＮ）に於ける「Switch」を、時間軸拡大して示している。
　第３の実施形態のダイオード１０Ｂは、第１の実施形態のダイオード１０（図２（ａ））とは異なり、非導通状態に遷移する直前に、スイッチ１４をオンしている。スイッチ１４は、ｎ型領域１３をアノード電極１に短絡している。これにより、ダイオード１０Ｂは、ｐ型領域１２からｎ型ドリフト層１１（半導体基板）へのホール注入を抑制し、リカバリ損失を低減することができる。
（第３の実施形態の効果）
　以上説明した第３の実施形態では、次の（Ｄ）～（Ｆ）のような効果がある。
（Ｄ）　ダイオード１０Ｂは、非導通状態に於いて、隣り合うｐ型領域１２から伸びる空乏層が接触（＝ピンチオフ）し、ｎ型領域１３には高電圧が印加されなくなる。これにより、スイッチ１４は、耐圧が不問となり、低耐圧のものを使用することができる。
（Ｅ）　ダイオード１０Ｂは、スイッチ１４に高電圧が印加されなくなるので、スイッチ１４の導通損失を低減することができる。
（Ｆ）　ダイオード１０Ｂは、ｐ型領域１２からｎ型ドリフト層１１（半導体基板）へのホール注入を抑制し、リカバリ損失を低減することができる。
（第４の実施形態の構成）
　図６は、第４の実施形態に於けるダイオードの断面と構成とを示す図である。
　第４の実施形態のダイオード１０Ｃは、第１の実施形態のダイオード１０（図１）とは異なり、ｎ型領域１３とｎ型ドリフト層１１の界面に、ｐ型領域１８を設けている。
　このような構造にすることで、本実施形態のダイオード１０Ｃは、非導通状態に於いて、ｐ型領域１８の空乏層が接触（＝ピンチオフ）し、ｎ型領域１３に電圧が印加されなくなる。これにより、スイッチ１４の耐圧は不問となる。
　本実施形態のダイオード１０Ｃは、第１の実施形態のダイオード１０（図１）と比較して、スイッチ１４の耐圧が不問となるので、スイッチ１４に低耐圧のものを使用することができ、かつ、スイッチ１４の導通損失が低減する。
　更に、第４の実施形態のダイオード１０Ｃは、非導通状態に遷移する直前に、スイッチ１４をオンしている。これにより、ダイオード１０Ｃは、ｐ型領域１２からｎ型ドリフト層１１（半導体基板）へのホール注入を抑制し、リカバリ損失を低減することができる。
（第４の実施形態の効果）
　以上説明した第４の実施形態では、次の（Ｇ）～（Ｉ）のような効果がある。
（Ｇ）　ダイオード１０Ｃは、非導通状態に於いて、ｐ型領域１８の空乏層が接触（＝ピンチオフ）し、ｎ型領域１３に電圧が印加されなくなる。これにより、スイッチ１４の耐圧は不問となる。
（Ｈ）　ダイオード１０Ｃは、第１の実施形態のダイオード１０（図１）と比較して、スイッチ１４の耐圧が不問となるので、スイッチ１４に低耐圧のものを使用することができ、かつ、スイッチ１４の導通損失が低減する。
（Ｉ）　ダイオード１０Ｃは、非導通状態に遷移する直前に、スイッチ１４をオンしている。これによりダイオード１０Ｃは、ｐ型領域１２からｎ型ドリフト層１１（半導体基板）へのホール注入を抑制し、リカバリ損失を低減することができる。
（第５の実施形態の構成）
　図７は、第５、第６の実施形態に於けるダイオードの断面と構成とを示す図である。
　図７（ａ）は、第５の実施形態に於けるダイオード１０Ｄの断面と構成とを示す図である。
　第５の実施形態のダイオード１０Ｄは、第２の実施形態のダイオード１０Ａ（図４）とは異なり、スイッチ１４にＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）１７ａを用いている。ＭＯＳＦＥＴ１７ａのソースは、アノード電極１に接続されている。ＭＯＳＦＥＴ１７ａのドレインは、ｎ型領域１３に接続されている。ＭＯＳＦＥＴ１７ａは、ソースからドレインの方向に寄生ダイオードを備えている。これにより、第５の実施形態のダイオード１０Ｄは、アノード電極１とｎ型領域１３とに高電圧が印加される場合、すなわち、高耐圧が求められる場合にも対応することができる。
　第５の実施形態のダイオード１０Ｄは、導通状態に於いて、ＭＯＳＦＥＴ１７ａを高周波数のパルスでオン・オフすることにより、導通損失を低減することができる。
（第５の実施形態の効果）
　以上説明した第５の実施形態では、次の（Ｊ），（Ｋ）のような効果がある。
（Ｊ）　ＭＯＳＦＥＴ１７ａは、アノード電極１とｎ型領域１３とに高電圧が印加される場合、すなわち、高耐圧が求められる場合にも対応することができる。
（Ｋ）　ダイオード１０Ｄは、導通状態に於いて、ＭＯＳＦＥＴ１７ａを高周波数のパルスでオン・オフすることにより、導通損失を低減することができる。
（第６の実施形態の構成）
　図７（ｂ）は、第６の実施形態に於けるダイオード１０Ｅの断面と構成とを示す図である。
　第６の実施形態のダイオード１０Ｅが、第５の実施形態のダイオード１０Ｄ（図７（ａ））とは異なり、ＭＯＳＦＥＴ１７ｂのソースとドレインとが逆に接続されている。ＭＯＳＦＥＴ１７ｂのドレインは、アノード電極１に接続されている。ＭＯＳＦＥＴ１７ｂのドレインは、ｎ型領域１３に接続されている。ＭＯＳＦＥＴ１７ａは、ソースからドレインの方向に寄生ダイオードを備えている。
　第３の実施形態で述べたように、ｐ型領域１２の厚みとｎ型領域１３の厚みを最適化することで、ＭＯＳＦＥＴ１７ｂの耐圧が不問となる。この場合、本実施形態のダイオード１０Ｅのように、ＭＯＳＦＥＴ１７ｂのドレインをアノード電極１に接続し、ＭＯＳＦＥＴ１７ｂのソースをｎ型領域１３に接続することができる。
　第６の実施形態のダイオード１０Ｅは、導通状態に於いて、ＭＯＳＦＥＴ１７ｂを高周波数のパルスでオン・オフすることにより、導通損失を低減することができる。
　更に、ダイオード１０Ｅは、非導通状態に遷移する直前に、ＭＯＳＦＥＴ１７ｂをオンすることで、アノード電極１からｎ型ドリフト層１１（半導体基板）へのホール注入を抑制し、リカバリ損失を低減することができる。
（第６の実施形態の効果）
　以上説明した第６の実施形態では、次の（Ｌ），（Ｍ）のような効果がある。
（Ｌ）　ダイオード１０Ｅは、導通状態に於いて、ＭＯＳＦＥＴ１７ｂを高周波数のパルスでオン・オフすることにより、導通損失を低減することができる。
（Ｍ）　ダイオード１０Ｅは、非導通状態に遷移する直前に、ＭＯＳＦＥＴ１７ｂをオンすることで、アノード電極１からｎ型ドリフト層１１（半導体基板）へのホール注入を抑制し、リカバリ損失を低減することができる。
（第７の実施形態の構成）
　図８は、第７の実施形態に於けるダイオードの断面図である。
　第７実施形態に於けるダイオード１０Ｆは、第１の実施形態のダイオード１０（図１）に加えて更に、第２ゲート電極１９および第２ゲート絶縁膜２０を備えたＭＯＳゲート２２と、アノード電極２１と、絶縁層２３とを備えている。
　ダイオード１０Ｆの半導体基板の表面には、ホールバリア層１６と、当該ホールバリア層１６の外側に設けられたｐ型領域１２と、ホールバリア層１６およびｐ型領域１２を貫通して半導体基板に達するトレンチに設けられたＭＯＳゲート２２と、ｐ型領域１２の表面かつＭＯＳゲート２２に接する部位に設けられたｎ型領域１３と、ｐ型領域１２およびｎ型領域１３に接するアノード電極２１と、ｐ型領域１２およびｎ型領域１３が隣接する部位以外を電気的に絶縁する絶縁層２３とが設けられている。
　このＭＯＳゲート２２の第２ゲート電極１９は、第２ゲート絶縁膜２０によって、半導体基板、ｐ型領域１２、ｎ型領域１３から絶縁されている。
　ダイオード１０Ｆは更に、順方向電圧が印加されている期間に、第２ゲート電極１９に対してオン信号とオフ信号とを繰り返し出力する制御部４０を設けている。
　これにより、前記した第５の実施形態に於けるＭＯＳＦＥＴ１７ａが、ダイオード１０Ｆと同じ半導体基板に内蔵された構成が実現できる。図示しない制御部４０が、第２ゲート電極１９に、アノード電極２１よりも高い電圧を印加することで、ｐ型領域１２と第２ゲート絶縁膜２０の界面がｎ型に反転し、アノード電極２１とｎ型ドリフト層１１が短絡される。図示しない制御部４０が、第２ゲート電極１９に、アノード電極２１と等しい電圧、または、アノード電極２１よりも低い電圧を印加することで、ｎ型反転層が消失し、アノード電極２１は、ｐ型領域１２を介してｎ型ドリフト層１１に接続される。
　第７の実施形態のダイオード１０Ｆは、導通状態に於いて、ＭＯＳＦＥＴ１７ａを高周波数のパルスでオン・オフすることで、導通損失を低減することができる。
　更に、ダイオード１０Ｆは、非導通状態に遷移する直前に、ＭＯＳＦＥＴ１７ａをオンすることで、アノード電極２１からｎ型ドリフト層１１（半導体基板）へのホールの注入を抑制し、リカバリ損失を低減することができる。
　更に、第７の実施形態のダイオード１０Ｆは、ＭＯＳＦＥＴ１７ａがダイオード１０Ｆと同じ基板に内蔵されている。これにより、ダイオード１０Ｆは、外付けのスイッチ１４が不要となり、小形化することができる。
（第７の実施形態の効果）
　以上説明した第７の実施形態では、第５の実施形態の効果に加えて更に、次の（Ｎ）のような効果がある。
（Ｎ）　ダイオード１０Ｆは、ＭＯＳＦＥＴ１７ａがダイオード１０Ｆと同じ基板に内蔵されている。これにより、ダイオード１０Ｆは、外付けのスイッチ１４が不要となり、小形化することができる。
（第８の実施形態の構成）
　第１の実施形態から第７の実施形態で述べたように、ダイオード１０～１０Ｆのアノード電極１側にｎ型領域１３とｐ型領域１２を隣接して設け、ｐ型領域１２はアノード電極１と短絡し、ｎ型領域１３はスイッチ１４を介してアノード電極１に接続している。ダイオード１０～１０Ｆは、導通状態に於いて、スイッチ１４を高周波数のパルスでオン・オフすることにより、順方向電圧降下ＶＦを低減している。ダイオード１０～１０Ｆは、リカバリする直前にスイッチ１４をオンすることで、リカバリ損失を低減する。
　第８の実施形態は、本発明をスイッチングデバイスに適用したものである。
　図９（ａ），（ｂ）は、第８の実施形態に於けるスイッチングデバイスの構造と動作を示す図である。
　図９（ａ）は、第８の実施形態に於けるスイッチングデバイス３０の断面と構造とを示す図である。
　例えば、ＩＧＢＴであるスイッチングデバイス３０（半導体装置）は、半導体基板の表面（第１表面）に、第１導電型であるｐ型チャネル領域３１と、第２導電型であるｎ型ソース領域３２と、エミッタ電極３３と、ゲート電極３４およびゲート絶縁膜３５を備えたＭＯＳゲート３７と、絶縁層３８とを設けている。スイッチングデバイス３０は、半導体基板の裏面（第２表面）に、第１導電型であるｐ型領域１２と、第２導電型であるｎ型領域１３と、第１導電型であるホールバリア層１６と、スイッチ１４と、制御部４０Ｇとを設けている。ゲート電極３４への入力信号は、制御部４０Ｇへの入力信号４と同一である。スイッチングデバイス３０は、エミッタ電極３３とコレクタ電極３との間に電圧が印加されたとき、ゲート電極３４への入力信号によって、導通状態と非導通状態とを切り替えるものである。
　スイッチングデバイス３０は、半導体基板の表面（第１表面）に、ｐ型チャネル領域３１と、ｐ型チャネル領域３１を貫通して半導体基板に達するトレンチに設けられたＭＯＳゲート３７と、ｐ型チャネル領域３１の表面かつＭＯＳゲート３７に接する部位に設けられたｎ型ソース領域３２と、ｐ型チャネル領域３１およびｎ型ソース領域３２に接するエミッタ電極３３と、ｐ型チャネル領域３１およびｎ型ソース領域３２が隣接する部位以外を電気的に絶縁する絶縁層３８とが設けられている。
　制御部４０Ｇは、エミッタ電極３３からコレクタ電極３に向けて電流が流れている期間に、スイッチ１４がオン・オフを繰り返すように制御するものである。入力信号４は、制御部４０Ｇに入力されていると共に、ゲート電極３４にも入力される。
　このＭＯＳゲート３７のゲート電極３４は、ゲート絶縁膜３５によって、半導体基板、ｐ型領域１２、および、ｎ型領域１３から絶縁されている。
　スイッチングデバイス３０の半導体基板の裏面（第２表面）は、第２の実施形態のダイオード１０Ａ（図４）の表面と同様に構成されている。すなわち、この半導体基板の裏面には、ｐ型領域１２とｎ型領域１３とが隣接した構成が設けられている。ｐ型領域１２とｎ型ドリフト層１１との界面に、ｎ型のホールバリア層１６が設けられている。このホールバリア層１６の不純物濃度は、ｎ型ドリフト層１１より高い。
　ｐ型領域１２は、コレクタ電極３に接続されている。ｎ型領域１３は、スイッチ１４を介してコレクタ電極３に接続されている。このスイッチ１４の制御端子には、制御部４０Ｇの出力端子が接続されている。
（第８の実施形態の動作）
　ゲート電極３４にプラス電圧を印加することで、ｐ型チャネル領域３１とゲート絶縁膜３５との界面にｎ型反転層が形成され、スイッチングデバイス３０は導通状態となる。制御部４０Ｇには、ゲート電極３４と共通する入力信号４が入力され、スイッチングデバイス３０の導通状態を検出する。
　制御部４０Ｇは、プラス電圧の入力信号４が入力された際には、コレクタ電極３側のスイッチ１４を、高周波数のパルスでオン・オフさせる。これにより、前記した第１の実施形態から第７の実施形態に於けるダイオード１０～１０Ｆと同様のメカニズムによって、スイッチングデバイス３０のオン電圧を低減することができる。
　第３の実施形態と第４の実施形態で述べたように、ダイオード１０Ｂ，１０Ｃの非導通状態、すなわち、ダイオード１０Ｂ，１０Ｃに逆方向の電圧が印加されている状態に於いて、アノード電極１側のスイッチ１４に、高電圧が印加されないようにするには、ｐ型領域１２によってｎ型領域１３をピンチオフするなどの対策が必要であった。
　一方、スイッチングデバイス３０のコレクタ電極３側のスイッチ１４は、オフ時も高電圧が印加されない。これにより、スイッチ１４の耐圧は不問となる。すなわち、スイッチングデバイス３０の非導通状態に於いて、スイッチ１４はオンとオフのどちらでもよい。そのため、スイッチングデバイス３０は、非導通状態に遷移する直前に於いて、スイッチ１４のオン・オフの制約はない。スイッチングデバイス３０がターンオフ（非導通状態に遷移）する直前に、コレクタ電極３側のスイッチ１４をオンすることで、裏面のｐ型領域１２（コレクタ）からｎ型ドリフト層１１（半導体基板）へのホール注入が抑制されるので、ターンオフ損失が低減される。
　図９（ｂ）は、第８の実施形態に於けるコレクタ電極３側のスイッチ１４のＯＮ／ＯＦＦタイミングを示す図である。
　上部の「Switching Device」は、スイッチングデバイス３０の導通状態と非導通状態とを示している。「Switching Device」に於いて、白色「ON」は、スイッチングデバイス３０の導通状態を示し、灰色「OFF」は、スイッチングデバイス３０の非導通状態を示している。
　下部の「Collector Side Switch」は、コレクタ電極３側スイッチ１４のオン状態とオフ状態とを示している。「Collector Side Switch」に於いて、白色「ON」は、コレクタ電極３側スイッチ１４のオン状態を示し、灰色「OFF」は、コレクタ電極３側スイッチ１４のオフ状態を示し、斜めクロス模様「OFF or ON」は、コレクタ電極３側スイッチ１４がオン・オフ不問であることを示している。「Collector Side Switch」は、同時に、制御部４０Ｇがコレクタ電極３側スイッチ１４に出力する信号を示している。最下部は、スイッチングデバイス３０の導通状態に於ける「Collector Side Switch」を、時間軸拡大して示している。
　スイッチングデバイス３０の導通状態に於いて、制御部４０は、コレクタ電極３側スイッチ１４を高周波数のパルスでオン・オフさせる。
　コレクタ電極３側のスイッチ１４のオン状態に於いて、ｎ型ドリフト層１１（半導体基板）へホール注入されないか、または、ホール注入が抑制される。
　コレクタ電極３側のスイッチ１４のオフ状態に於いて、ｎ型ドリフト層１１（半導体基板）へホールが注入される。なお、スイッチングデバイス３０の非導通状態に於いて、コレクタ電極３側のスイッチ１４は、オン・オフ不問である。
　スイッチングデバイス３０は、非導通状態に遷移する直前に、コレクタ電極３側のスイッチ１４をオンする。これにより、スイッチングデバイス３０は、ｎ型ドリフト層１１（半導体基板）へのホール注入を抑制し、ターンオフ損失を低減することができる。
　図１０は、スイッチングデバイスのオン電圧とターンオフ損失との関係を示す図である。図１０の横軸は、スイッチングデバイス３０のオン電圧Ｖｃｅ（ｓａｔ）を示しているこのオン電圧Ｖｃｅは、コレクタ?エミッタ間の飽和電圧（Saturation Voltage）でもある。図１０の縦軸は、スイッチングデバイス３０のターンオフ損失Ｅｏｆｆ［ｍＪ］を示している。
　曲線３００は、例えばＩＧＢＴであるスイッチングデバイス３０の製造の際に、当該ＩＧＢＴ裏面からＰ層にホールを注入したときの、オン電圧とターンオフ損失との関係を示している。点２００は、第８の実施形態のスイッチングデバイス３０（図９）に於ける、オン電圧とターンオフ損失との関係を示している。
　矢印３０１に示すように、ＩＧＢＴの製造の際、当該ＩＧＢＴの裏面からのホール注入を促進すると（例えば、ｐ型エミッタの不純物濃度を増加させるなど）、オン電圧Ｖｃｅは低下するが、ターンオフ損失Ｅｏｆｆは増加する。
　また、矢印３０２に示すように、ＩＧＢＴの製造の際、当該ＩＧＢＴの裏面からのホール注入を抑制すると（例えば、ｐ型エミッタの不純物濃度を低減させるなど）、オン電圧Ｖｃｅは増加するが、ターンオフ損失Ｅｏｆｆは低下する。つまり、ＩＧＢＴのオン電圧Ｖｃｅとターンオフ損失Ｅｏｆｆとは、ｐ型エミッタの不純物濃度をパラメータとするトレードオフの関係を有している。
　第８の実施形態のスイッチングデバイス３０（図９）は、導通状態に於いて、スイッチ１４を高周波数のパルスで繰り返しオン・オフさせている。この高周波数のパルスにより、スイッチングデバイス３０は、ｎ型ドリフト層１１（半導体基板）にホールを注入している。これにより、オン電圧Ｖｃｅを、ＩＧＢＴの限界である拡散電圧（０．８Ｖ程度）より小さくすることができる。
　更に、スイッチングデバイス３０は、ターンオフ（非導通状態に遷移）する直前に、コレクタ電極３側スイッチ１４をオンすることで、ｎ型ドリフト層１１（半導体基板）へのホール注入を抑制し、ターンオフ損失Ｅｏｆｆを低減することができる。
（第８の実施形態の効果）
　以上説明した第８の実施形態では、次の（Ｏ），（Ｐ）のような効果がある。
（Ｏ）　スイッチングデバイス３０が導通状態に於いて、高周波数のパルスによって、ｎ型ドリフト層１１（半導体基板）にホールを注入している。これにより、オン電圧Ｖｃｅを、ＩＧＢＴの限界である拡散電圧（０．８Ｖ程度）より小さくすることができる。
（Ｐ）　更に、スイッチングデバイス３０は、ターンオフ（非導通状態に遷移）する直前に、コレクタ電極３側スイッチ１４をオンすることで、ｎ型ドリフト層１１（半導体基板）へのホール注入を抑制し、ターンオフ損失Ｅｏｆｆを低減することができる。
（第９の実施形態の構成）
　図１１（ａ），（ｂ）は、第９、第１０の実施形態に於けるスイッチングデバイスの断面と構成とを示す図である。
　図１１（ａ）は、第９の実施形態に於けるスイッチングデバイス３０Ｈの断面と構成とを示す図である。
　第９の実施形態のスイッチングデバイス３０Ｈは、第８の実施形態のスイッチングデバイス３０（図９）に於けるコレクタ電極３側のスイッチ１４として、ＭＯＳＦＥＴ１７ａを用いている。ＭＯＳＦＥＴ１７ａのソースは、コレクタ電極３に接続されている。ＭＯＳＦＥＴ１７ａのドレインは、ｎ型領域１３に接続されている。
　スイッチングデバイス３０Ｈが導通状態に於いて、制御部４０Ｇは、ＭＯＳＦＥＴ１７ａを高周波数のパルスでオン・オフしている。これにより、スイッチングデバイス３０Ｈのオン電圧を低減することができる。
　更に、スイッチングデバイス３０Ｈがターンオフする直前に、ＭＯＳＦＥＴ１７ａをオンすることで、スイッチングデバイス３０Ｈのターンオフ損失を低減することができる。
（第９の実施形態の効果）
　以上説明した第９の実施形態では、次の（Ｑ），（Ｒ）のような効果がある。
（Ｑ）　スイッチングデバイス３０Ｈが導通状態に於いて、制御部４０Ｇは、ＭＯＳＦＥＴ１７ａを高周波数のパルスでオン・オフしている。これにより、スイッチングデバイス３０Ｈのオン電圧を低減することができる。
（Ｒ）　スイッチングデバイス３０Ｈがターンオフする直前に、ＭＯＳＦＥＴ１７ａをオンすることで、スイッチングデバイス３０Ｈのターンオフ損失を低減することができる。
（第１０の実施形態の構成）
　図１１（ｂ）は、第１０の実施形態に於けるスイッチングデバイス３０Ｉの断面と構成とを示す図である。
　第１０の実施形態のスイッチングデバイス３０Ｉは、第９の実施形態のスイッチングデバイス３０Ｈ（図１１（ａ））とは異なり、ＭＯＳＦＥＴ１７ｂのソースとドレインとが逆に接続されている。
　第９の実施形態で述べたように、スイッチングデバイス３０Ｉのコレクタ電極３側のスイッチは、耐圧が不問なので、ＭＯＳＦＥＴ１７ｂの接続の向きは不問となる。
　第１０の実施形態のスイッチングデバイス３０Ｉは、導通状態に於いて、ＭＯＳＦＥＴ１７ｂを高周波数のパルスでオン・オフすることで、当該スイッチングデバイス３０Ｉのオン電圧を低減することができる。
　スイッチングデバイス３０Ｉが非導通状態に遷移する直前に、ＭＯＳＦＥＴ１７ｂをオンすることで、スイッチングデバイス３０Ｉのターンオフ損失を低減することができる。
（第１０の実施形態の効果）
　以上説明した第１０の実施形態では、次の（Ｓ），（Ｔ）のような効果がある。
（Ｓ）　スイッチングデバイス３０Ｉは、導通状態に於いて、ＭＯＳＦＥＴ１７ｂを高周波数のパルスでオン・オフしている。これにより、スイッチングデバイス３０Ｉのオン電圧を低減することができる。
（Ｔ）　スイッチングデバイス３０Ｉがターンオフする直前に、ＭＯＳＦＥＴ１７ｂをオンすることで、スイッチングデバイス３０Ｉのターンオフ損失を低減できる。
（第１１の実施形態の構成）
　図１２は、第１１の実施形態に於けるスイッチングデバイスの断面図である。
　本実施形態のスイッチングデバイス３０Ｊは、第９の実施形態のスイッチングデバイス３０Ｈ（図１１（ａ））とは異なり、コレクタ電極３６側スイッチ（ＭＯＳＦＥＴ）を、当該スイッチングデバイス３０Ｊと同じ半導体基板に内蔵している。
　スイッチングデバイス３０Ｊは、半導体基板の表面（第１表面）に、ｐ型チャネル領域３１と、このｐ型チャネル領域３１を貫通し、半導体基板に達するトレンチに設けられ、ゲート絶縁膜３５によって半導体基板およびｐ型チャネル領域３１と絶縁されているゲート電極３４と、ｐ型チャネル領域３１の表面かつゲート絶縁膜３５に接する部位に設けられた第１導電型のエミッタ領域であるｎ型ソース領域３２と、ｐ型チャネル領域３１およびｎ型ソース領域３２に接するエミッタ電極３３とを設けている。
　スイッチングデバイス３０Ｊは、半導体基板の裏面（第２表面）に、第２導電型の第２チャネル領域であるｐ型領域１２と、ｐ型領域１２を貫通して半導体基板に達する第２トレンチに設けられ、第２ゲート絶縁膜２０によって半導体基板およびｐ型領域１２と絶縁されている第２ゲート電極１９と、ｐ型領域１２の表面の一部に第２ゲート絶縁膜２０に接して設けられた第１導電型のコレクタ領域であるｎ型領域１３と、ｐ型領域１２およびｎ型領域１３に接するコレクタ電極３６とを設けている。
　スイッチングデバイス３０Ｊは、ｐ型領域１２と半導体基板との界面にｎ型のホールバリア層１６を設けている。ホールバリア層１６の不純物濃度は、半導体基板のｎ型ドリフト層１１の不純物濃度よりも高い。
　スイッチングデバイス３０Ｊは更に、エミッタ電極３３からコレクタ電極３６に向けて電流が流れている期間に、第２ゲート電極１９に対してオン信号とオフ信号とを繰り返し出力して制御する制御部４０Ｇ（不図示）を備えている。
　半導体基板表面（エミッタ側）のゲート電極３４は、コレクタ電流をオン・オフする役割を担っている。半導体基板裏面（コレクタ電極３側）の第２ゲート電極１９は、ｎ型ドリフト層１１（半導体基板）へのホールの注入量を制御する役割を担っている。
　第１１の実施形態のスイッチングデバイス３０Ｊは、コレクタ電極３６側スイッチ（ＭＯＳＦＥＴ）を、半導体基板に内蔵している。これにより、外付けのスイッチ１４が不要となり、半導体装置、および、当該半導体装置を用いた電力変換装置（インバータ）を小形化することができる。
　スイッチングデバイス３０Ｊの導通状態に於いて、制御部４０Ｇ（不図示）は、第２ゲート電極１９に高周波数のパルスを出力して、コレクタ電極３６側スイッチ（ＭＯＳＦＥＴ）をオン・オフしている。これにより、スイッチングデバイス３０Ｊは、オン電圧を低減することができる。
　スイッチングデバイス３０Ｊが非導通状態に遷移する直前に、図示しない制御部４０Ｇは、第２ゲート電極１９に電圧を印加して、コレクタ電極３６側スイッチ（ＭＯＳＦＥＴ）をオンしている。これにより、スイッチングデバイス３０Ｊは、ターンオフ損失を低減できる。
（第１１の実施形態の効果）
　以上説明した第１１の実施形態では、次の（Ｕ）～（Ｗ）のような効果がある。
（Ｕ）　コレクタ電極３６側スイッチ（ＭＯＳＦＥＴ）を、半導体基板に内蔵することで、外付けのスイッチが不要となり、半導体装置および、当該半導体装置を用いた電力変換装置を小形化することができる。
（Ｖ）　スイッチングデバイス３０Ｊの導通状態に於いて、制御部４０Ｇ（不図示）は、第２ゲート電極１９に高周波数のパルスを出力して、コレクタ電極３６側スイッチ（ＭＯＳＦＥＴ）をオン・オフしている。これにより、スイッチングデバイス３０Ｊは、オン電圧を低減することができる。
（Ｗ）　スイッチングデバイス３０Ｊが非導通状態に遷移する直前に、図示しない制御部４０Ｇは、第２ゲート電極１９に電圧を印加して、コレクタ電極３６側スイッチ（ＭＯＳＦＥＴ）をオンしている。これにより、スイッチングデバイス３０Ｊは、ターンオフ損失を低減できる。
（変形例）
　本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能である。この利用形態や変形例としては、例えば、次の（ａ）～（ｈ）のようなものがある。
（ａ）　図１３に示す電力変換装置であるインバータ５００は、ＩＧＢＴ７００に、第８～１１の実施形態のスイッチングデバイス３０～３０Ｊを用いてもよい。これにより、インバータ５００に於けるＩＧＢＴ７００の損失が低減され、インバータ５００の低損失化、小形化が可能となる。
（ｂ）　図１３に示す電力変換装置であるインバータ５００は、フライホイールダイオード６００に、第１～７の実施形態のダイオード１０～１０Ｆを用いてもよい。これにより、インバータ５００に於けるフライホイールダイオード６００の損失が低減され、インバータ５００の低損失化、小形化が可能となる。
（ｃ）　図１３のインバータ５００の構成は一例であって、例えば、スイッチング素子にダイオードが逆並列接続された上アームと、スイッチング素子にダイオードが逆並列接続された下アームとが直列に接続されているスイッチングレッグが、交流出力の相数と同数だけ結合された電力変換装置（インバータ）であってもよい。
（ｄ）　直流を交流に変換する電力変換装置（インバータ）に限られず、交流を直流に変換するコンバータ（電力変換装置）が、第８～１１の実施形態のスイッチングデバイス３０～３０Ｊを用いてもよい。
（ｅ）　更に、交流を直流に変換するコンバータ（電力変換装置）が、第１～７の実施形態のダイオード１０～１０Ｆを用いてもよい。
（ｆ）　第１～第７の実施形態のスイッチ１４は、ｎ型チャネルＭＯＳＦＥＴである。しかし、これに限られず、スイッチ１４は、ｐ型チャネルのＭＯＳＦＥＴであってもよい。
（ｇ）　第１～第１１の実施形態では、第１導電型をｎ型とし、第２導電型をｐ型としている。しかし、これに限られず、半導体装置は、第１導電型をｐ型とし、第２導電型をｎ型としてもよい。
（ｈ）　第３の実施形態のダイオード１０Ｂ（図５）は、ｐ型領域１２の厚みと比較してｎ型領域１３の厚みが薄くなるように構成されている。しかし、これに限られず、第３の実施形態の構成に加えて、ｐ型領域１２の幅と比較してｎ型領域１３の幅が狭くなるように構成してもよい。これにより、非導通状態に於いて、隣り合うｐ型領域１２から伸びる空乏層が接触しやすくなり、ｎ型領域１３には高電圧が印加されなくなる。したがって、スイッチ１４は、更に低耐圧のものを使用することができる。
１　アノード電極
２　カソード電極
３　コレクタ電極
１０～１０Ｆ　ダイオード（半導体装置）
１１　ｎ型ドリフト層（半導体基板）
１２　ｐ型領域（第２導電型アノード領域、第２導電型のチャネル領域、第２導電型コレクタ領域）
１３　ｎ型領域（第１導電型アノード領域、第１導電型コレクタ領域）
１４，１４ｉ　スイッチ
１５　高濃度ｎ型領域（第１導電型のカソード領域）
１６　ホールバリア層（第１導電型ホールバリア層）
１７　ＭＯＳＦＥＴ
１８　ｐ型領域
１９　第２ゲート電極
２０　第２ゲート絶縁膜
２１　アノード電極
３０～３０Ｊ　スイッチングデバイス（半導体装置）
３１　ｐ型チャネル領域（第２導電型のチャネル領域）
３２　ｎ型ソース領域（第１導電型のエミッタ領域）
３３　エミッタ電極
３４　ゲート電極
３５　ゲート絶縁膜
３６　コレクタ電極
１００　ホール
５００　インバータ（電力変換装置）
６００　フライホイールダイオード
７００　ＩＧＢＴ
８００　ゲート回路
９００　プラス側の電源端子
９０１　マイナス側の電源端子
９１０ｕ　Ｕ相
９１０ｖ　Ｖ相
９１０ｗ　Ｗ相
９５０　モータ
９６０　電源

Claims (21)

  1. 　第１導電型の半導体基板と、
    　前記半導体基板の第１表面に設けられたアノード領域と、
    　前記半導体基板の第２表面に設けられた第１導電型のカソード領域と、
    　アノード電極と、
    　を備えた半導体装置であって、
    　前記第１表面には、第１導電型アノード領域と第２導電型アノード領域とが隣接した構成を備え、
    　前記第２導電型アノード領域は、前記アノード電極に接続され、
    　前記第１導電型アノード領域は、スイッチを介して前記アノード電極に接続される、
    　ことを特徴とする半導体装置。
  2. 　前記第２導電型アノード領域と前記半導体基板との界面に、第１導電型ホールバリア層を設け、
    　前記第１導電型ホールバリア層の不純物濃度は、前記半導体基板の不純物濃度よりも高い、
    　ことを特徴とする請求の範囲第１項に記載の半導体装置。
  3. 　第１導電型の半導体基板と、
    　前記半導体基板の第１表面に設けられたアノード領域と、
    　前記半導体基板の第２表面に設けられた第１導電型のカソード領域と、
    　アノード電極と、
    　を備えた半導体装置であって、
    　前記第１表面には、第１導電型アノード領域と第２導電型アノード領域とが当該半導体基板の第１導電体で区切られ、かつ、近接している構成が設けられ、
    　前記第１導電型アノード領域は、前記第２導電型アノード領域より薄く、かつ、スイッチを介して前記アノード電極に接続され、
    　前記第２導電型アノード領域は、前記アノード電極に接続される、
    　ことを特徴とする半導体装置。
  4. 　前記第１導電型アノード領域と前記半導体基板の界面に、第２導電型層を設けた、
    　ことを特徴とする請求の範囲第１項に記載の半導体装置。
  5. 　請求の範囲第１項に記載の半導体装置は更に、
    　当該半導体装置に順方向電圧が印加されている期間に、前記スイッチがオン・オフを繰り返すように制御する制御部を備えた、
    　ことを特徴とする半導体装置。
  6. 　前記制御部は、当該半導体装置に逆方向電圧が印加されている期間に、前記スイッチをオンするように制御する、
    　ことを特徴とする請求の範囲第５項に記載の半導体装置。
  7. 　前記スイッチは、ＭＯＳＦＥＴである、
    　ことを特徴とする請求の範囲第１項に記載の半導体装置。
  8. 　第１導電型の半導体基板を備えた半導体装置であって、
    　前記半導体基板の第１表面には、
    　第２導電型のチャネル領域と、
    　前記チャネル領域を貫通して前記半導体基板に達するトレンチに設けられ、ゲート絶縁膜によって前記半導体基板および前記チャネル領域と絶縁されているゲート電極と、
    　前記チャネル領域の表面かつ前記ゲート絶縁膜に接する部位に設けられた第１導電型のアノード領域と、
    　前記チャネル領域および前記アノード領域に接するアノード電極と、
    　を備えたことを特徴とする半導体装置。
  9. 　請求の範囲第８項に記載の半導体装置は更に、
    　当該半導体装置に順方向電圧が印加されている期間に、前記ゲート電極に対してオン信号とオフ信号とを繰り返し出力する制御部を備えた、
    　ことを特徴とする半導体装置。
  10. 　請求の範囲第８項に記載の半導体装置は更に、
    　当該半導体装置に逆方向電圧が印加されている期間に、前記ゲート電極に対してオン信号を出力する制御部を備えた、
    　ことを特徴とする半導体装置。
  11. 　第１導電型の半導体基板を備えた半導体装置であって、
    　前記半導体基板の第１表面には、
    　第２導電型のチャネル領域と、
    　前記チャネル領域を貫通して前記半導体基板に達するトレンチに設けられ、ゲート絶縁膜によって前記半導体基板および前記チャネル領域と絶縁されているゲート電極と、
    　前記チャネル領域の表面かつ前記ゲート絶縁膜に接する部位に設けられた第１導電型のエミッタ領域と、
    　前記チャネル領域および当該エミッタ領域に接するエミッタ電極と、を備え、
    　前記半導体基板の第２表面には、
    　第１導電型コレクタ領域と第２導電型コレクタ領域とが隣接した構成を備え、
    　前記第２導電型コレクタ領域は、コレクタ電極に接続され、
    　前記第１導電型コレクタ領域は、スイッチを介して前記コレクタ電極に接続される、
    　ことを特徴とする半導体装置。
  12. 　前記第２導電型コレクタ領域と前記半導体基板との界面に、第１導電型ホールバリア層を設け、前記第１導電型ホールバリア層の不純物濃度は、前記半導体基板の不純物濃度より高い、
    　ことを特徴とする請求の範囲第１１項に記載の半導体装置。
  13. 　請求の範囲第１１項に記載の半導体装置は更に、
    　前記半導体装置の前記エミッタ電極から前記コレクタ電極に向けて電流が流れている期間に、前記スイッチがオン・オフを繰り返すように制御する制御部を備えた、
    　ことを特徴とする半導体装置。
  14. 　前記制御部は、前記半導体装置の前記エミッタ電極から前記コレクタ電極に向けて電流が流れていない期間に、前記スイッチをオンするように制御する、
    　ことを特徴とする請求の範囲第１３項に記載の半導体装置。
  15. 　前記スイッチがＭＯＳＦＥＴである、
    　ことを特徴とする請求の範囲第１１項に記載の半導体装置。
  16. 　第１導電型の半導体基板を備えた半導体装置であって、
    　前記半導体基板の第１表面には、
    　第２導電型のチャネル領域と、
    　前記チャネル領域を貫通し、前記半導体基板に達するトレンチに設けられ、ゲート絶縁膜によって前記半導体基板および前記チャネル領域と絶縁されているゲート電極と、
    　前記チャネル領域の表面かつ前記ゲート絶縁膜に接する部位に設けられた第１導電型のエミッタ領域と、
    　前記チャネル領域および前記エミッタ領域に接するエミッタ電極と、を備え、
    　前記半導体基板の第２表面には、
    　第２導電型の第２チャネル領域と、
    　前記第２チャネル領域を貫通し、前記半導体基板に達する第２トレンチに設けられ、第２ゲート絶縁膜によって前記半導体基板および前記第２チャネル領域と絶縁されている第２ゲート電極と、
    　前記第２チャネル領域の表面の一部に前記第２ゲート絶縁膜に接して設けられた第１導電型のコレクタ領域と、
    　前記第２チャネル領域および前記コレクタ領域に接するコレクタ電極と、
    　を備えたことを特徴とする半導体装置。
  17. 　前記第２チャネル領域と前記半導体基板との界面に、第１導電型ホールバリア層を設け、
    　前記第１導電型ホールバリア層の不純物濃度は、前記半導体基板の不純物濃度よりも高い、
    　ことを特徴とする請求の範囲第１６項に記載の半導体装置。
  18. 　請求の範囲第１６項に記載の半導体装置は更に、
    　前記半導体装置の前記エミッタ電極から前記コレクタ電極に向けて電流が流れている期間に、前記第２ゲート電極に対してオン信号とオフ信号とを繰り返し出力して制御する制御部を備えた、
    　ことを特徴とする半導体装置。
  19. 　前記制御部は、当該半導体装置の前記エミッタ電極から前記コレクタ電極に向けて電流が流れていない期間に、前記第２ゲート電極に対してオン信号を出力する、
    　ことを特徴とする請求の範囲第１８項に記載の半導体装置。
  20. 　一対の直流端子に印加された直流電圧を交流に変換し、交流の相数と同数の交流端子に出力する電力変換装置であって、
    　当該電力変換装置は、
    　前記一対の直流端子間に接続された、前記交流の相数と同数の電力変換単位を備え、
    　前記電力変換単位はそれぞれ、スイッチング素子と逆極性のダイオードとの並列回路を２個直列接続し、当該並列回路同士の接続ノードから前記交流端子に交流電力を出力し、
    　前記ダイオードは、請求の範囲第１項ないし請求の範囲第１０項のいずれか１項に記載の半導体装置である、
    　ことを特徴とする電力変換装置。
  21. 　一対の直流端子に印加された直流電圧を交流に変換し、交流の相数と同数の交流端子に出力する電力変換装置であって、
    　当該電力変換装置は、
    　前記一対の直流端子間に接続された、前記交流の相数と同数の電力変換単位を備え、
    　前記電力変換単位はそれぞれ、スイッチング素子と逆極性のダイオードとの並列回路を２個直列接続し、当該並列回路同士の接続ノードから前記交流端子に交流電力を出力し、
    　前記スイッチング素子は、請求の範囲第１１項ないし請求の範囲第１９項のいずれか１項に記載の半導体装置である、
    　ことを特徴とする電力変換装置。
PCT/JP2012/051606 2012-01-26 2012-01-26 半導体装置およびそれを用いた電力変換装置 WO2013111294A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP12866421.6A EP2808899A4 (en) 2012-01-26 2012-01-26 SEMICONDUCTOR COMPONENT AND VOLTAGE CONVERSION DEVICE THEREFOR
PCT/JP2012/051606 WO2013111294A1 (ja) 2012-01-26 2012-01-26 半導体装置およびそれを用いた電力変換装置
CN201280068033.9A CN104067394A (zh) 2012-01-26 2012-01-26 半导体装置以及使用了该半导体装置的电力变换装置
US14/374,428 US20150162429A1 (en) 2012-01-26 2012-01-26 Semiconductor Device and Power Conversion Device Using the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/051606 WO2013111294A1 (ja) 2012-01-26 2012-01-26 半導体装置およびそれを用いた電力変換装置

Publications (1)

Publication Number Publication Date
WO2013111294A1 true WO2013111294A1 (ja) 2013-08-01

Family

ID=48873063

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/051606 WO2013111294A1 (ja) 2012-01-26 2012-01-26 半導体装置およびそれを用いた電力変換装置

Country Status (4)

Country Link
US (1) US20150162429A1 (ja)
EP (1) EP2808899A4 (ja)
CN (1) CN104067394A (ja)
WO (1) WO2013111294A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162897A (ja) * 2015-03-02 2016-09-05 株式会社豊田中央研究所 ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7352437B2 (ja) * 2019-10-25 2023-09-28 株式会社東芝 半導体装置
JP2022073525A (ja) 2020-11-02 2022-05-17 株式会社東芝 半導体装置及び半導体モジュール
JP7444027B2 (ja) * 2020-11-06 2024-03-06 三菱電機株式会社 半導体装置
CN112687749A (zh) * 2020-12-14 2021-04-20 株洲中车时代半导体有限公司 快恢复二极管及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163469A (ja) * 1996-11-29 1998-06-19 Toshiba Corp ダイオードおよびその駆動方法
JP2006019528A (ja) * 2004-07-01 2006-01-19 Fuji Electric Holdings Co Ltd 半導体装置
JP2007258363A (ja) * 2006-03-22 2007-10-04 Denso Corp 半導体装置
JP2010225816A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体装置
JP2011096852A (ja) * 2009-10-29 2011-05-12 Toyota Motor Corp 給電装置
JP2011146555A (ja) * 2010-01-15 2011-07-28 Toyota Central R&D Labs Inc 半導体素子の駆動方法及びその半導体素子を備えた電力変換装置
JP2012009522A (ja) * 2010-06-23 2012-01-12 Mitsubishi Electric Corp 電力用半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880513A (en) * 1996-04-18 1999-03-09 Harris Corporation Asymmetric snubber resistor
JP4198251B2 (ja) * 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
DE10048857A1 (de) * 2000-10-02 2002-04-11 Dieter Silber Halbleiterbauelement mit gesteuertem Emitterwirkungsgrad
JP4929304B2 (ja) * 2009-03-13 2012-05-09 株式会社東芝 半導体装置
JP5557581B2 (ja) * 2010-04-08 2014-07-23 株式会社日立製作所 半導体装置および電力変換装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163469A (ja) * 1996-11-29 1998-06-19 Toshiba Corp ダイオードおよびその駆動方法
JP2006019528A (ja) * 2004-07-01 2006-01-19 Fuji Electric Holdings Co Ltd 半導体装置
JP2007258363A (ja) * 2006-03-22 2007-10-04 Denso Corp 半導体装置
JP2010225816A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体装置
JP2011096852A (ja) * 2009-10-29 2011-05-12 Toyota Motor Corp 給電装置
JP2011146555A (ja) * 2010-01-15 2011-07-28 Toyota Central R&D Labs Inc 半導体素子の駆動方法及びその半導体素子を備えた電力変換装置
JP2012009522A (ja) * 2010-06-23 2012-01-12 Mitsubishi Electric Corp 電力用半導体装置

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
MATUMOTO, Y. ET AL.: "Challenge to the barrier of conduction loss in PiN diode toward VF<300 mV with pulsed carrier injection concept", POWER SEMICONDUCTOR DEVICES & IC'S (ISPSD), 2010 22ND INTERNATIONAL SYMPOSIUM ON, 6 June 2010 (2010-06-06), pages 119 - 122, XP031729091 *
See also references of EP2808899A4
TSUDA, M. ET AL.: "Ultra low loss trench gate PCI-PiN diode with VF<350mV", POWER SEMICONDUCTOR DEVICES AND ICS (ISPSD), 2011 IEEE 23RD INTERNATIONAL SYMPOSIUM ON, 23 May 2011 (2011-05-23), pages 84 - 87, XP031933169 *
Y. MATSUMOTO ET AL.: "Challenge to the Barrier of Conduction Loss in PiN Diode toward VF 300 mV with pulsed Carrier + Injection Concept", PROC. IEEE ISPSD, vol. 10, June 2010 (2010-06-01), pages 119 - 122, XP031729091
Y. MATSUMOTO ET AL.: "Ultra Low Loss Trench Gate PCI-PiN Diode with VF 350 mV", PROC. IEEE ISPSD, vol. 11, May 2011 (2011-05-01), pages 84 - 87, XP031933169, DOI: doi:10.1109/ISPSD.2011.5890796

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162897A (ja) * 2015-03-02 2016-09-05 株式会社豊田中央研究所 ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ

Also Published As

Publication number Publication date
CN104067394A (zh) 2014-09-24
EP2808899A1 (en) 2014-12-03
US20150162429A1 (en) 2015-06-11
EP2808899A4 (en) 2015-12-30

Similar Documents

Publication Publication Date Title
US9595602B2 (en) Switching device for power conversion and power conversion device
US8299737B2 (en) Motor driving circuit
US10651719B2 (en) Method and control device for controlling a commutation process of a load current between switching modules
JP4644730B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP6227677B2 (ja) 半導体素子の駆動装置およびそれを用いた電力変換装置
JP5171776B2 (ja) 半導体装置、及びそれを用いた電力変換装置
CN110678988B (zh) 半导体装置
US11296212B2 (en) Semiconductor device and power conversion device
KR101613442B1 (ko) 절연 게이트형 바이폴라 트랜지스터
WO2013111294A1 (ja) 半導体装置およびそれを用いた電力変換装置
US8653606B2 (en) Semiconductor device and power conversion device using same
US10224425B2 (en) Electric power converter
WO2019167543A1 (ja) 半導体装置および電力変換装置
JP2017147468A (ja) 電力変換用スイッチング素子
WO2014128953A1 (ja) 半導体装置および半導体回路の駆動装置並びに電力変換装置
US9306047B2 (en) Semiconductor device and electric power converter in which same is used
JPWO2013111294A1 (ja) 半導体装置およびそれを用いた電力変換装置
JP6338145B2 (ja) 半導体装置及びそれを用いた電力変換装置
WO2014128950A1 (ja) 半導体装置および半導体回路の駆動装置ならびに電力変換装置
JP2013098336A (ja) ゲート駆動回路
JP2011151905A (ja) 双方向スイッチのゲート駆動装置
US20230246095A1 (en) Semiconductor device and three-phase inverter comprising the same
JP5423450B2 (ja) 双方向スイッチのゲート駆動装置
JP5625363B2 (ja) 双方向スイッチのゲート駆動装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12866421

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013555055

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2012866421

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14374428

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE