WO2013076752A1 - Ｄｃ／ｄｃコンバータ - Google Patents

Ｄｃ／ｄｃコンバータ Download PDF

Info

Publication number
WO2013076752A1
WO2013076752A1 PCT/JP2011/006469 JP2011006469W WO2013076752A1 WO 2013076752 A1 WO2013076752 A1 WO 2013076752A1 JP 2011006469 W JP2011006469 W JP 2011006469W WO 2013076752 A1 WO2013076752 A1 WO 2013076752A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
voltage
transformer
converter
rectangular wave
Prior art date
Application number
PCT/JP2011/006469
Other languages
English (en)
French (fr)
Inventor
大澤　孝
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2011/006469 priority Critical patent/WO2013076752A1/ja
Priority to JP2013539076A priority patent/JP5507017B2/ja
Publication of WO2013076752A1 publication Critical patent/WO2013076752A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/342—Active non-dissipative snubbers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • This invention relates to the DC / DC converter which provided the snubber circuit in the rectification
  • a DC / DC converter is used for charging a power battery mounted on the electric vehicle and generating a power source for a low-voltage electrical component from the power battery, and the DC / DC converter is rectified.
  • a snubber circuit is used for the circuit.
  • the DC / DC converter is required to be miniaturized and highly efficient due to being mounted on a vehicle, and further to have high reliability, and the configuration of the snubber circuit also affects the high efficiency and high reliability.
  • a conventional example related to the snubber circuit is shown below.
  • a low-loss converter stores surge energy generated in rectifying diodes (D1 to D4) in a snubber capacitor (Cs) via a charging snubber diode (Ds).
  • the charge stored in the capacitor (Cs) is discharged to the output side via the snubber resistor (Rs) (the reference numerals in parentheses refer to those in Patent Document 1).
  • the DC-DC converter circuit according to Patent Document 2 stores the surge energy generated in the rectifying diodes (D1 to D4) in the capacitor (Cs) of the regenerative snubber circuit (SN), and switches on the primary side At the timing when the elements (S1, S2) are turned off (that is, the falling of the rectangular wave generated in the secondary winding), the charge stored in the capacitor (Cs) is output to the output side via the switch element (S3). It is the structure which discharges
  • the DC / DC converter according to Patent Document 3 stores the surge energy generated in the rectifier diodes (6 to 9) in the capacitor (30) of the series CD snubber circuit (31) via the diode (29).
  • the charge stored in the capacitor (30) is discharged to the output terminal via the DC chopper circuit (36) (the reference numerals in parentheses refer to those in Patent Document 3).
  • FIG. 1 International Publication No. WO2010 / 067629 Pamphlet ( Figure 1) Japanese Patent Publication No. 6-85632 (Fig. 1)
  • FIG. 13 is a waveform diagram of each part of the low-loss converter according to Patent Document 1 described above.
  • FIG. 13 (a) is one end of the primary winding of the transformer (13), which is a terminal voltage connected to the connection point of the switching elements (Q1, Q2)
  • FIG. 13 (b) is a diagram of the transformer (13).
  • FIG. 13 (c) is the terminal voltage of the rectifying diodes (D1, D4)
  • FIG. d) shows the terminal voltage of the rectifying diodes (D2, D3)
  • FIG. 13 (e) shows the terminal voltage of the snubber capacitor (Cs).
  • VS is the upper potential of the rectangular wave generated in the secondary winding of the transformer (13).
  • Patent Document 1 since the electric charge stored in the snubber capacitor (Cs) is discharged by the snubber resistance (Rs), the discharge amount is determined by the resistance value of the snubber resistance (Rs). Therefore, when the resistance value of the snubber resistor (Rs) is large, there is a fear that the electric charge stored in the snubber capacitor (Cs) cannot be sufficiently discharged. In this case, the voltage of the snubber capacitor (Cs) becomes high, and the surge energy is sufficiently increased. (See the broken line of the Cs voltage in FIG. 13 (e)), and an excessive voltage is applied to the diodes (D1 to D4) (see FIG. 13 (c)). ), (D)). In order not to destroy the diodes (D1 to D4) against the overvoltage, it is necessary to select the diodes (D1 to D4) having a high withstand voltage rating.
  • the resistance value of the snubber resistor (Rs) is small, the charge stored in the snubber capacitor (Cs) can be discharged, but there is a risk of overdischarge.
  • the voltage of the snubber capacitor (Cs) is low. (See the solid line of the Cs voltage in FIG. 13 (e)). Then, at the rising timing of the rectangular wave generated in the secondary winding, the charging current flows inrushingly into the snubber capacitor (Cs) where the voltage is lowered, so that the inrush current flowing in the primary winding increases. There is a concern that the primary side component may deteriorate due to the energization of the inrush current.
  • Patent Document 1 since the stored charge is consumed by the snubber resistance (Rs) when the surge energy is discharged to the output side, the above-described Patent Document 1 requires a mechanism for releasing the heat generated by the snubber resistance (Rs). In addition, since the efficiency deteriorates, it is not suitable for a small-sized and high-efficiency DC / DC converter. Further, in Patent Document 1, the surge voltage increases as the voltage of the snubber capacitor (Cs) increases, and the inrush current on the primary side increases as the voltage of the snubber capacitor (Cs) decreases. There is no description about this.
  • FIG. 14 to FIG. 16 are waveform diagrams of each part of the DC-DC converter circuit according to Patent Document 2, and the reference numerals used in the drawings are those of Patent Document 2.
  • 14A shows a control signal (G1) for turning on / off the switch element (S1)
  • FIG. 14B shows a control signal (G2) for turning on / off the switch element (S2).
  • each (c) is a control signal (G3) for turning on / off the regenerative switch element (S3)
  • each (d) is a terminal voltage of the diode (D1, D4)
  • each ( e) shows the terminal voltage of the diodes (D2, D3)
  • each (f) shows the terminal voltage of the capacitor (Cs).
  • the timing at which surge energy is discharged to the output side is the time when the voltage applied to the primary winding of the transformer (T) is turned off (that is, the rectangular wave generated in the secondary winding).
  • the switch element (S3) is turned on at the fall) to discharge the electric charge stored in the capacitor (Cs), and is synchronized with the fall of the rectangular wave output to the secondary winding of the transformer (T).
  • the discharge amount of the charge stored in the capacitor (Cs) is determined by the ON time of the switch element (S3).
  • FIG. 14 is a waveform diagram when the ON time of the switch element (S3) is appropriate.
  • FIG. 15 is a waveform diagram when the ON time of the switch element (S3) is short.
  • the ON time of the switch element (S3) is short, there is a fear that the electric charge stored in the capacitor (Cs) cannot be sufficiently discharged.
  • the voltage of the capacitor (Cs) becomes high (Cs in FIG. 15 (f)).
  • the surge energy cannot be sufficiently absorbed, and the voltage of the surge portion becomes high, and an excessive voltage is applied to the diodes (D1 to D4) (FIG. 15 (d), ( e)).
  • FIG. 16 is a waveform diagram when the ON time of the switch element (S3) is long.
  • the ON time of the switch element (S3) When the ON time of the switch element (S3) is long, the charge stored in the capacitor (Cs) can be discharged, but conversely, there is a risk of overdischarge.
  • the voltage of the capacitor (Cs) becomes low ( (See the solid line of the Cs voltage in FIG. 16 (f)).
  • the charging current flows inrushly into the capacitor (Cs) whose voltage has dropped, so the inrush current flowing in the primary winding increases ( FIG. 16 (d), (e)).
  • the primary side component may deteriorate due to the energization of the inrush current.
  • Patent Document 2 relates to an increase in surge voltage due to an increase in the voltage of the capacitor (Cs) and an increase in inrush current on the primary side due to a decrease in the voltage of the capacitor (Cs). There is no.
  • the concept of charge discharge in Patent Document 2 is that the timing of turning on the switch element (S3) is performed on the falling side of the applied voltage, and is different from that performed on the rising side of the present invention. The idea is completely different.
  • FIG. 17 is a waveform diagram of each part of the DC / DC conversion apparatus according to Patent Document 3, and the reference numerals used in FIG. FIG. 17A shows the terminal voltage of the capacitor (30) of the series CD snubber circuit (31) when the inductance of the smoothing reactor (33) of the DC chopper circuit (36) is large, and FIG. 33) shows the terminal voltage of the capacitor (30) when the inductance of (33) is small.
  • the MOSFET (agreeing with the switching element) (32) of the DC chopper circuit (36) is operated in synchronization with the rectangular wave output to the secondary winding of the transformer (26). For this reason, the discharge time of the electric charge stored in the capacitor (30) is determined by the inductance of the smoothing reactor (agreeing with the coil) (33). Therefore, when the inductance of the smoothing reactor (33) is large, the current flowing through the smoothing reactor (33) is small and the burden on the MOSFET (32) is small, but there is a concern that the charge of the capacitor (30) cannot be sufficiently discharged. At this time, as shown in FIG.
  • the surge energy cannot be sufficiently absorbed, the voltage of the surge portion becomes high, and an excessive voltage is applied to the rectifying diodes (6 to 9). Become. In order not to destroy the rectifying diodes (6 to 9) against the overvoltage, it is necessary to select the diodes (6 to 9) having a high withstand voltage rating.
  • the smoothing reactor (33) when the inductance of the smoothing reactor (33) is small, it is possible to sufficiently discharge the electric charge of the capacitor (30) (FIG. 17B), but the smoothing reactor (33) includes a diode (29). And a rectangular wave voltage generated in the secondary winding via the MOSFET (32) is applied to the smoothing reactor (15) of the main circuit that outputs a direct current. It will flow. Therefore, not only the smoothing reactor (33) but also the diode (29) and the MOSFET (32) must be selected to have a large current capacity comparable to that of the main circuit that outputs a direct current. there were.
  • the present invention has been made to solve the above-described problems, and while appropriately suppressing the surge voltage while maintaining the terminal voltage of the snubber capacitor appropriately, prevents overvoltage application to the rectifier diode, and The purpose is to reduce the inrush current to the primary side.
  • the DC / DC converter of the present invention includes a capacitor in which a charging diode and a discharging switching element are connected in parallel to a connection end of a rectifier diode and a smoothing coil, a primary side switching element, and a discharging switching.
  • a control unit for operating the element, and the control unit starts to conduct the discharge switching element in synchronization with the rising of the substantially rectangular wave applied to the primary winding of the transformer, and conducts for a predetermined period. It is something to be made.
  • the surge voltage is suppressed by absorbing and releasing the surge energy by conducting the discharge switching element in synchronization with the rising of the rectangular wave applied to the primary winding of the transformer. Can do. Further, when the rectangular wave is not generated in the secondary winding, the discharging switching element is made non-conductive, and the terminal voltage of the capacitor can be maintained at the higher voltage of the rectangular wave generated in the secondary winding. . By maintaining the capacitor terminal voltage at an appropriate voltage, it is possible to use a capacitor with a sufficiently large capacity against surge energy, so that the surge voltage can be suppressed and a rectifier diode with an appropriate withstand voltage rating can be used.
  • the efficiency of the DC / DC converter is improved.
  • the inrush current on the primary side can be reduced even if a capacitor having a large capacity is used, the deterioration of the primary side switching element is prevented and the reliability is improved.
  • FIG. 4 is a waveform diagram of each part of the DC / DC converter according to Embodiment 1.
  • FIG. It is a wave form diagram of each part of the DC / DC converter which concerns on Embodiment 1, and shows the case where the width
  • FIG. 6 is a detailed circuit diagram around a pulse transformer according to a second embodiment.
  • FIG. 10 is a circuit diagram showing a modification around the pulse transformer of the second embodiment. It is a circuit diagram which shows the structure of the DC / DC converter which concerns on Embodiment 3 of this invention.
  • FIG. 6 is a detailed circuit diagram around a photocoupler according to a third embodiment.
  • FIG. 10 is a circuit diagram showing a modification around the auxiliary power supply according to the third embodiment.
  • FIG. 10 is a circuit diagram showing a modification around the pulse transformer according to the third embodiment.
  • FIG. 10 is a circuit diagram showing a modification around the pulse transformer according to the third embodiment.
  • FIG. 10 is a waveform diagram of each part of the DC-DC converter circuit according to Patent Document 2, and shows a case where the ON time of the regenerative switch element is appropriate.
  • FIG. 6 is a waveform diagram of each part of the DC-DC converter circuit according to Patent Document 2, and shows a case where the ON time of the regeneration switch element is short.
  • FIG. 6 is a waveform diagram of each part of the DC-DC converter circuit according to Patent Document 2, and shows a case where the ON time of the regenerative switch element is long. It is a wave form diagram of each part of the DC / DC converter concerning patent documents 3.
  • FIG. A DC / DC converter 1 shown in FIG. 1 mainly includes a transformer 2 having a primary winding and a secondary winding, a bridge portion 3 provided on the primary side of the transformer 2, and a secondary side of the transformer 2.
  • the rectifying unit 4 provided, the snubber unit 5 provided on the output side of the rectifying unit 4, the control unit 6 that operates each switching element of the bridge unit 3 and the snubber unit 5, and the snubber based on the drive signal of the control unit 6
  • a drive unit 7 for driving the discharge switching element FET (field effect transistor) 5 of the unit 5.
  • the bridge unit 3 includes four switching elements (primary side switching elements) FET1 to FET4. Each of the switching elements FET1 to FET4 performs an ON / OFF operation according to the drive signal of the control unit 6 to generate a substantially rectangular wave, and applies the substantially rectangular wave to the primary winding of the transformer 2.
  • the rectifying unit 4 in the illustrated example is a full-wave rectifying circuit including four rectifying diodes D1 to D4, and rectifies a substantially rectangular wave generated in the secondary winding of the transformer 2.
  • the current rectified by the rectifying unit 4 is output after being smoothed by a smoothing circuit including a smoothing coil L1 and a smoothing capacitor C1.
  • the snubber unit 5 includes a snubber capacitor C2, a charging diode D5 for charging the snubber capacitor C2, and a switching element FET5 for discharging the snubber capacitor C2.
  • a snubber capacitor C2 is connected to a connecting end of the rectifying unit 4 and the smoothing coil L1 through a charging diode D5 and a discharging switching element FET5 in parallel.
  • the anode and cathode of the charging diode D5 are connected in the forward direction with respect to the current flowing through the rectifier diodes D1 to D4.
  • the discharge switching element FET 5 has a source terminal connected to the connection end of the rectifying unit 4, a drain terminal connected to the snubber capacitor C 2, and a gate terminal connected to the drive unit 7.
  • the discharge switching element FET5 is turned on / off according to the drive signal of the control unit 6 via the drive unit 7, and discharges the electric charge stored in the snubber capacitor C2 to the smoothing coil L1 when turned on (conductive).
  • the control unit 6 outputs a drive signal for turning on / off each of the switching elements FET1 to FET4 of the bridge unit 3 and a drive signal for turning on / off the discharge switching element FET5 of the snubber unit 5.
  • a control example of the control unit 6 will be described with reference to FIG.
  • FIG. 2 is a waveform diagram of each part of the DC / DC converter 1.
  • FIG. 2A shows the voltage V1 applied to one end of the primary winding of the transformer 2, and
  • FIG. 2 shows the voltage V2 applied to the other end. Shown in 2 (b).
  • 2 (c) shows a drive signal applied to the gate terminal of the discharge switching element FET5
  • FIG. 2 (d) shows the terminal voltage of the rectifier diodes D1 and D4
  • FIG. 2 (e) shows the rectifier diodes D2 and D3.
  • FIG. 2F shows the terminal voltage of the snubber capacitor C2.
  • the control unit 6 performs switching operation of the switching elements FET1, FET4 and the switching elements FET2, FET3 alternately so that a 50% duty rectangular wave (voltage V1, V2) is always applied to both terminals of the primary winding of the transformer 2. Apply. By shifting the phases of the rectangular waves applied to these terminals, the width (Duty) of the substantially rectangular wave applied when the voltages at both terminals of the primary winding are different (phase shift PWM ( (Pulse Width Modulation) control).
  • PWM Pulse Width Modulation
  • FIG. 2D shows the surge voltage with a broken line.
  • surge energy is absorbed by charging the snubber capacitor C2 via the charging diode D5, and the surge voltage applied to the rectifier diodes D1 to D4 is suppressed.
  • the output voltage suppressed by the snubber capacitor C2 is approximately a voltage corresponding to the voltage applied to the primary winding.
  • the control unit 6 starts conduction of the discharge switching element FET5 in synchronization with the rising timing of the rectangular wave voltage.
  • T is conducted for a predetermined period. Due to the conduction of the discharge switching element FET5, the electric charge (surge energy) stored in the snubber capacitor C2 is discharged to the smoothing coil L1 side.
  • the predetermined period T during which the discharge switching element FET5 is conducted will be described later.
  • the secondary winding output of the transformer 2 having an ideal circuit configuration in which no surge voltage is generated is similar to a rectangular waveform applied to the primary winding. If the voltage of the DC / DC converter 1 is a voltage corresponding to the upper voltage VS (shown in FIG. 2) of the rectangular wave generated in the secondary winding of the transformer 2, the rise of the rectangular secondary output voltage In FIG. 3, until the upper voltage VS is reached, no current flows into the snubber capacitor C2, and no excessive current (inrush current) flows on the primary side. Therefore, there is no burden on the primary side components.
  • the surge energy is temporarily stored in the snubber capacitor C2, and then output through the discharging switching element FET5 and is output to the DC output side through the smoothing coil L1, so that the surge energy is supplied to the snubber capacitor C2.
  • the efficiency as the DC / DC converter 1 can be improved.
  • the ON start timing of the discharge switching element FET5 does not have to be the same as the rising timing of the substantially rectangular wave generated on the secondary side of the transformer 2, and the processing delay of the control unit 6, and the discharge switching element FET5 There may be a delay due to a response delay.
  • the control unit 6 drives the secondary-side discharge switching element FET5 with reference to the timing for driving the primary-side switching elements FET1 to FET4. It is expressed as “synchronized with a rectangular wave applied to the next winding”.
  • the MOSFET drive timing is based on the timing of the rectangular wave generated in the secondary winding of the transformer. "Synchronize”.
  • the predetermined period T during which the discharging switching element FET5 is conducted will be described.
  • the snubber capacitor C2 When the discharge of the snubber capacitor C2 storing the surge energy as an electric charge is continued when the generation of the surge voltage continues or before discharging the electric charge equivalent to the stored surge energy, the snubber capacitor C2 is caused by the surge energy. A part of the electric charge is stored, and the voltage of the snubber capacitor C2 is maintained at a voltage higher than the upper voltage VS of the rectangular wave generated in the secondary winding. In the state where the voltage of the snubber capacitor C2 is increased, only the surge energy exceeding the voltage can be absorbed by the snubber capacitor C2, so that the voltage (peak voltage) generated by the surge energy is increased.
  • the withstand voltage of the rectifier diodes D1 to D4 is exceeded, and there is a concern that the rectifier diodes D1 to D4 may be destroyed by overvoltage. Therefore, in order not to destroy the rectifier diodes D1 to D4 against the overvoltage, it is necessary to select a rectifier diode D1 to D4 having a high withstand voltage rating.
  • the period T for conducting the discharge switching element FET5 is set to be longer than the period during which the surge voltage is generated at the shortest, and to an arbitrary length until the applied voltage on the primary side is stopped at the longest. Set.
  • the surge voltage generated in the secondary winding of the transformer 2 is generated when a rectangular wave voltage is applied to the primary side, and the generation period is substantially uniform. Therefore, the control by the control unit 6 may naturally be control that appropriately adjusts the length of the period T during which the discharging switching element FET5 is conducted depending on the state of the DC / DC converter 1, but it is not so. A sufficient surge voltage suppressing effect can be obtained even in the control for turning on the discharge switching element FET5 for a predetermined period T every time.
  • the ON time of the discharge switching element FET5 is set to the predetermined value in order to reduce the width of the rectangular wave applied to the primary winding of the transformer 2. It is necessary to make it shorter than the period T. Therefore, the control unit 6 compares the width of the rectangular wave applied to the primary winding of the transformer 2 with a predetermined period T based on the drive signals of the switching elements FET1 to FET4, and responds to the shorter time. Then, the discharge switching element FET5 is turned ON. Specific examples of this are shown in FIGS.
  • FIG. 3 is a waveform diagram in the case where the width of the rectangular wave applied to the primary winding of the transformer 2 is longer than a predetermined period T in which the discharging switching element FET5 is conducted.
  • FIG. It is a wave form diagram in case the width
  • Each of (a) to (d) in FIG. 3 and FIG. 4 shows a drive signal of the switching elements FET1 to FET4, and the primary winding of the transformer 2 when the switching elements FET1 to FET4 are driven ON / OFF according to the drive signals.
  • the voltages V1 and V2 applied to are shown in (e) and (f) of FIG. 3 and FIG.
  • Each (g) of FIG. 3 and FIG. 4 shows a predetermined time period T to ON the discharge switching element FET 5, the (h) is ON period to drive the actual discharge switching element FET 5 t ON and the period t
  • phase shift PWM control of the switching elements FET1 to FET4 When the control unit 6 performs phase shift PWM control of the switching elements FET1 to FET4, voltages V1 and V2 shifted by a phase difference ⁇ are applied to the positive and negative terminals of the primary winding of the transformer 2. .
  • the voltages V1 and V2 are in the same phase, no current flows through the primary winding, and during the opposite phase, current flows, so that a rectangular wave voltage is applied to the primary winding.
  • the predetermined period T shown in FIG. 3G is shorter than the period of the phase difference ⁇ shown in FIG. 3F (the width of the rectangular wave applied to the primary winding of the transformer 2).
  • the control unit 6 outputs a drive signal equal to the predetermined period T as a period (t ON ) for turning on the discharge switching element FET 5 (FIG. 3 (h)).
  • the duty for turning on the discharging switching element FET5 at this time is [t on / t].
  • the control unit 6 since the period of the phase difference ⁇ shown in FIG. 4F is shorter than the predetermined period T shown in FIG. 4G, the control unit 6 turns on the discharge switching element FET5.
  • a drive signal equal to the period of the phase difference ⁇ is output as the period (FIG. 4 (h)).
  • a forward type DC / DC converter 1 in which rectangular waves having substantially the same waveforms on the positive and negative sides are applied to the primary winding of the transformer 2, the phase as described with reference to FIGS.
  • the shift PWM control DC / DC converter 1 may be used, and the width of the rectangular wave (Duty) applied to the primary winding as described in Patent Document 2 in which the switching element on the primary side is a half-bridge type. ) May be used to obtain an arbitrary output voltage on the secondary side, and a general PWM control DC / DC converter may be used.
  • any type of DC / DC converter 1 a surge voltage is generated in the secondary winding of the transformer 2 at the rising timing of the voltage. Therefore, the configuration of the first embodiment that suppresses the surge voltage is effective. .
  • the DC / DC converter 1 includes the plurality of primary-side switching elements FET1 to FET4 that generate a substantially rectangular wave from the power supply voltage input from the DC power supply 8, and the switching element FET1.
  • a substantially rectangular wave generated by the FET 4 is applied to the primary winding to generate a substantially rectangular wave having a predetermined transformation ratio in the secondary winding, and a substantially rectangular wave generated in the secondary winding of the transformer 2
  • the rectifying unit 4 for rectification, the smoothing coil L1 for smoothing the output current of the rectifying diodes D1 to D4, and the connecting end of the rectifying unit 4 and the smoothing coil L1 are connected in parallel with the charging diode D5 and the discharging switching element FET5.
  • the discharge switching element FET 5 to initiate conduction in synchronization with the rise of the substantially square wave applied to the primary winding of the transformer 2, and the structure to conduct a predetermined period of time T. For this reason, the discharge switching element FET5 is turned ON for a predetermined period T, and while suppressing the surge voltage, the surge energy is discharged to the smoothing coil L1 side, and a substantially rectangular wave voltage is generated in the secondary winding. If not, the discharging switching element FET5 can be turned off to maintain the terminal voltage of the snubber capacitor C2 at the higher voltage VS of the rectangular wave voltage generated in the secondary winding.
  • a capacitor having a sufficiently large capacity against the surge energy can be used as the snubber capacitor C2, and applied to the rectifier diodes D1 to D4.
  • the surge voltage can be suppressed, and diodes with appropriate withstand voltage ratings can be set as the rectifier diodes D1 to D4.
  • no special feedback control is required for maintaining the terminal voltage of the snubber capacitor C2 at an appropriate voltage VS, so that the small DC / DC converter 1 can be realized with a simple configuration.
  • the loss with respect to the current flowing into and out of the snubber capacitor C2 is reduced, and the efficiency of the DC / DC converter 1 is improved.
  • the switching elements FET1 to FET4 are prevented from deteriorating and the reliability is improved.
  • control unit 6 sets the discharge switching element FET5 to the shorter one of the width of the substantially rectangular wave applied to the primary winding of the transformer 2 and the predetermined period T. It was configured to conduct. For this reason, it is possible to ensure an appropriate ON time of the discharge switching element FET5, and to realize the DC / DC converter 1 having good characteristics.
  • the DC / DC converter 1 can achieve downsizing, high efficiency, and high reliability, an in-vehicle device (for example, a charger for an electric vehicle) that requires small size and high efficiency. This is suitable for the DC / DC converter.
  • FIG. FIG. 5 is a circuit diagram showing a configuration of the DC / DC converter 1 according to the second embodiment.
  • a transformer hereinafter referred to as a pulse transformer, which is a general name of a transformer whose use is limited to signal transmission
  • FIG. 6 shows a detailed circuit diagram around the pulse transformer 7a. 5 and FIG. 6, the same or corresponding parts as those in FIG.
  • the control unit 6 includes an amplifier 6a that amplifies the drive signal of the discharge switching element FET5, and the amplifier 6a and one end of the primary winding of the pulse transformer 7a are connected to each other.
  • the secondary side of the pulse transformer 7a is connected to the gate terminal of the discharging switching element FET5 via a resistor R0 connected in parallel to the secondary winding.
  • the discharging switching element FET5 is ON / OFF driven by a substantially rectangular wave driving signal from the pulse transformer 7a. Thereby, it is possible to drive the discharge switching element FET 5 having a simple configuration and having an operating potential different from that of the control unit 6.
  • the maximum duty of the rectangular wave applied to the pulse transformer 7a is an AC signal of 50% or less.
  • the voltage applied to the primary side becomes a rectangular wave when approaching the maximum output.
  • the substantially rectangular wave output to the secondary side at this time is rectified by the rectifying unit 4, a substantially direct current with almost no break is generated.
  • a drive signal for turning on the discharge switching element FET5 for a long time is issued, the magnetic flux remaining in the core of the pulse transformer 7a cannot be discharged, and the pulse transformer 7a may be demagnetized.
  • a predetermined period T during which the discharge switching element FET5 is turned on at the rising timing of the rectified rectangular wave In consideration of the subsequent period during which the discharge switching element FET5 is turned off, it is desirable to set the ON width to 50% or less of the period t (the duty of the rectangular wave that turns on the discharge switching element FET5 is preferably 50% or less).
  • FIG. 7 is a detailed circuit diagram around the pulse transformer 7 a and is a modification of the snubber unit 5.
  • the charging diode D5 constituting the snubber unit 5 is substituted with a parasitic diode of the discharging switching element FET5.
  • This modification is not limited to the second embodiment, and can be applied to any DC / DC converter 1 that uses an FET as a switching element for discharge.
  • the DC / DC converter 1 uses the pulse transformer 7a to supply the driving signal to the discharging switching element FET5. realizable. Therefore, the DC / DC converter 1 having a good characteristic with a simple configuration can be realized.
  • the DC / DC converter 1 is configured to use the parasitic diode of the discharging switching element FET5 as the charging diode D5, an independent charging diode can be omitted and simplified.
  • the DC / DC converter 1 having good characteristics can be realized with a simple configuration.
  • FIG. 8 is a circuit diagram showing a configuration of the DC / DC converter 1.
  • a photocoupler 7b is used as the drive unit 7 that drives the discharge switching element FET5.
  • FIG. 9 shows a detailed circuit diagram around the photocoupler 7b. 8 and 9, the same or corresponding parts as those in FIG. 1 are denoted by the same reference numerals and description thereof is omitted.
  • the rectifier unit 4 of the first and second embodiments is a full-wave rectifier circuit using four rectifier diodes D1 to D4. However, in the third embodiment, two rectifier diodes D2 and D4 are used.
  • the structural example which uses the double wave rectifier circuit which uses is shown.
  • the voltage applied to the rectifying diodes D1 to D4 is ideally a rectangular wave generated in the secondary winding of the transformer 2. This is a voltage corresponding to the upper potential (VS shown in FIG. 2 and the like). Therefore, the rectifier diodes D1 to D4 are suitable for a high voltage rectifier circuit with a small margin in withstand voltage ratings.
  • transformer 2 since two diodes (rectifier diodes D1 and D4 or rectifier diodes D2 and D3) are energized during rectification, loss due to a forward voltage drop of the rectifier diode increases. Therefore, it is suitable for relatively small current output. Since the transformer 2 has only one secondary winding, the structure of the transformer 2 is simple and small, so that the number of turns of the secondary winding is large (for high voltage and small current). ) For transformers.
  • the voltage applied to the rectifying diodes D2 and D4 is ideally higher than the rectangular wave generated in the secondary winding of the transformer 2. This is twice the voltage corresponding to the potential (VS shown in FIG. 2 and the like). Therefore, it is suitable for a low-voltage rectifier circuit with a sufficient withstand voltage rating of the rectifier diodes D2 and D4. Further, since there is one diode (rectifier diode D2 or rectifier diode D4) energized during rectification, there is little loss due to the forward voltage drop of the rectifier diode. Therefore, it is suitable for relatively large current output.
  • the transformer 2 requires a pair of secondary windings, and the intermediate tap 9 is required. The transformer 2 has a slightly complicated structure, and the size of the transformer 2 is small. Suitable for transformers (for low voltage and large current).
  • the auxiliary power supply 10 can be generated. It can.
  • the diodes D6 and D7 are rectifier diodes for the auxiliary power supply 10. Since the current required by the auxiliary power supply 10 is small, diodes D6 and D7 having a small capacity are used. By adding this auxiliary power supply 10, a voltage and current amplifying unit can be provided, and the drive signal transmitted by the photocoupler 7 b can be amplified to a sufficient voltage or current for operating the discharge switching element FET 5. .
  • the control unit 6 includes an amplifier 6a that amplifies the drive signal of the discharge switching element FET5, and the amplifier 6a is connected to the light emitting diode of the photocoupler 7b.
  • the phototransistor of the photocoupler 7b has one end connected to the auxiliary power supply 10 and the other end connected to a connection point between the gate resistor R1 and the gate terminal of the discharge switching element FET5.
  • the discharging switching element FET5 is ON / OFF driven by a substantially rectangular wave driving signal from the photocoupler 7b. Thereby, it is possible to drive the discharge switching element FET 5 having a simple configuration and having an operating potential different from that of the control unit 6.
  • FIG. 10 is a circuit diagram showing a modification of the auxiliary power supply 10.
  • a constant voltage circuit 10a is added to the auxiliary power supply 10, and the reference terminal of the constant voltage circuit 10a is connected to the source terminal of the discharging switching element FET5.
  • a signal having a constant voltage can be supplied to the gate terminal of the discharge switching element FET5, and the discharge switching element FET5 can be driven with higher accuracy.
  • the DC / DC converter 1 uses the photocoupler 7b to supply the driving signal to the discharging switching element FET5. Therefore, the snubber unit 5 having a simple configuration is provided. realizable. Therefore, the DC / DC converter 1 having a good characteristic with a simple configuration can be realized.
  • the auxiliary power source 10 for the photocoupler 7b can be easily generated, and the snubber unit 5 can be configured simply.
  • FIG. 11 is a circuit diagram showing a detailed configuration around the pulse transformer 7 a of the DC / DC converter 1. 11 that are the same as or equivalent to those in FIG. 6 are given the same reference numerals, and descriptions thereof are omitted.
  • an intermediate tap 9 is provided in the transformer 2 (not shown) to generate an auxiliary power source 10 on the high potential side, and the auxiliary power source 10 and the amplifier 5a are used to amplify the output of the pulse transformer 7a.
  • a drive signal for the discharge switching element FET5 is used.
  • the amplifier 5a can be used, so that a small-capacity (small) pulse transformer 7a can be used.
  • FIG. 12 is a circuit diagram showing a modification of FIG. 11, which is configured by adding resistors R2 and R3.
  • a resistor R2 is provided in the discharge path in order to limit the inrush current flowing into the discharge switching element FET5.
  • a resistor R3 is provided in the charging path.
  • One or both of the resistors R2 and R3 may be provided in the discharge path and the charge path of the DC / DC converter 1 shown in the first to third embodiments.
  • the configuration in which the FET is used as the switching element for discharge has been described.
  • the present invention is not limited to this, and an IGBT (insulated gate bipolar transistor) or the like is used.
  • Other semiconductor switches can also be used.
  • the parasitic diode may be substituted for the charging diode D5.
  • a charging diode D5 may be provided separately.
  • the DC / DC converter according to the present invention has been reduced in size, increased in efficiency, and improved in reliability, and thus is suitable for use in a vehicle-mounted device that requires small size and high efficiency.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

　整流ダイオードＤ１～Ｄ４に印加されるサージエネルギを吸収する充電用ダイオードＤ５とスナバコンデンサＣ２を備えるＤＣ／ＤＣコンバータ１において、制御部６は、１次巻線に印加する矩形波の立ち上がりタイミングに同期して、トランス２の２次巻線に電圧が発生しているときに放電用スイッチング素子ＦＥＴ５を所定の期間ＯＮして、充電用ダイオードＤ５を介してスナバコンデンサＣ２に吸収したサージエネルギを放出する。また、２次巻線に電圧が発生していないときは放電用スイッチング素子ＦＥＴ５をＯＦＦして、スナバコンデンサＣ２の端子電圧を２次巻線に発生する矩形波電圧の上位電圧に維持する。

Description

ＤＣ／ＤＣコンバータ
　この発明は、トランス２次側の整流部にスナバ回路を設けたＤＣ／ＤＣコンバータに関する。
　地球の温暖化を促す二酸化炭素の排出量を削減する風潮の中で、二酸化炭素排出量の少なさが受け入れられて、電気自動車の需要が増加し、普及が加速している。当電気自動車に搭載される動力用バッテリの充電、および当動力用バッテリから低電圧の電装品用の電源を生成する機器にはＤＣ／ＤＣコンバータが使用されており、当ＤＣ／ＤＣコンバータの整流回路にはスナバ回路が使用されている。
　ＤＣ／ＤＣコンバータは、当然のことながら、車載であるが故の小形化および高効率化、さらには高信頼性が要望され、スナバ回路の構成も高効率化および高信頼性に影響するためにいろいろと検討されている。下記に、スナバ回路に関する従来例を示す。
　例えば、特許文献１に係る低損失コンバータは、整流用のダイオード（Ｄ１～Ｄ４）に発生するサージエネルギを、充電用のスナバダイオード（Ｄｓ）を介してスナバコンデンサ（Ｃｓ）に貯えて、当スナバコンデンサ（Ｃｓ）に貯えた電荷をスナバ抵抗（Ｒｓ）を介して出力側へ排出する構成である（括弧内の符号は特許文献１のものを援用）。
　また例えば、特許文献２に係るＤＣ－ＤＣコンバータ回路は、整流用のダイオード（Ｄ１～Ｄ４）に発生するサージエネルギを回生スナバ回路（ＳＮ）のコンデンサ（Ｃｓ）に貯えて、１次側のスイッチ素子（Ｓ１，Ｓ２）がＯＦＦする（即ち、２次巻線に発生する矩形波の立ち下がり）タイミングで、当コンデンサ（Ｃｓ）に貯えた電荷を、スイッチ素子（Ｓ３）を介して出力側へ排出する構成である（括弧内の符号は特許文献２のものを援用）。
　また例えば、特許文献３に係るＤＣ／ＤＣ変換装置は、整流ダイオード（６～９）に発生するサージエネルギを、ダイオード（２９）を介して直列ＣＤスナバ回路（３１）のコンデンサ（３０）に貯えて、当コンデンサ（３０）に貯えた電荷を、直流チョッパ回路（３６）を介して出力端子に放電する構成である（括弧内の符号は特許文献３のものを援用）。
特開２００８－７９４０３号公報（図１） 国際公開第ＷＯ２０１０／０６７６２９号パンフレット（図１） 特公平６－８５６３２号公報（図１）
　図１３は、上記特許文献１に係る低損失コンバータ各部の波形図であり、図中に記す符号は特許文献１のものを援用する。図１３（ａ）はトランス（１３）の１次巻線の一方端部であって、スイッチング素子（Ｑ１，Ｑ２）の接続点に接続した端子電圧、図１３（ｂ）はトランス（１３）の１次巻線の他方端部であって、スイッチング素子（Ｑ３，Ｑ４）の接続点に接続した端子電圧、図１３（ｃ）は整流用のダイオード（Ｄ１，Ｄ４）の端子電圧、図１３（ｄ）は整流用のダイオード（Ｄ２，Ｄ３）の端子電圧、図１３（ｅ）はスナバコンデンサ（Ｃｓ）の端子電圧を示す。また、ＶＳは、トランス（１３）の２次巻線に発生する矩形波の上位電位である。
　上記特許文献１では、スナバコンデンサ（Ｃｓ）に貯えた電荷をスナバ抵抗（Ｒｓ）によって放出するため、当スナバ抵抗（Ｒｓ）の抵抗値によって放出量が定まる。
　従って、スナバ抵抗（Ｒｓ）の抵抗値が大きいときには、スナバコンデンサ（Ｃｓ）に貯えた電荷を充分に放電できない危惧があり、このときはスナバコンデンサ（Ｃｓ）の電圧が高くなり、サージエネルギを充分に吸収できずに当サージ部の電圧が高くなり（図１３（ｅ）のＣｓ電圧の破線を参照）、ダイオード（Ｄ１～Ｄ４）に過度の電圧が印加されることとなる（図１３（ｃ），（ｄ））。
　当過電圧に対してダイオード（Ｄ１～Ｄ４）を破壊させないためには、当ダイオード（Ｄ１～Ｄ４）に耐電圧定格の高いものを選定する必要があった。
　他方、スナバ抵抗（Ｒｓ）の抵抗値が小さいときには、スナバコンデンサ（Ｃｓ）に貯えた電荷を放電できるが、逆に過放電になる危惧があり、このときはスナバコンデンサ（Ｃｓ）の電圧が低くなる（図１３（ｅ）のＣｓ電圧の実線を参照）。そして、２次巻線に発生する矩形波の立ち上がりタイミングにおいて、当電圧が低下したスナバコンデンサ（Ｃｓ）に対して突入的に充電電流を流し込むため、１次巻線に流す突入電流が増加する。
　この突入電流を通電するために１次側の部品が劣化する危惧があった。
　なお、上記特許文献１は、サージエネルギを出力側に排出するときに、貯えた電荷がスナバ抵抗（Ｒｓ）によって消耗されるため、当スナバ抵抗（Ｒｓ）の発熱を放出する機構が必要となり、かつ、効率も悪化するので、小形および高効率のＤＣ／ＤＣコンバータには不向きである。
　また、上記特許文献１には、スナバコンデンサ（Ｃｓ）の電圧が上昇することでサージ電圧が高まること、および当スナバコンデンサ（Ｃｓ）の電圧が低下することによって１次側の突入電流が増加することに関する記載はない。
　図１４～図１６は、上記特許文献２に係るＤＣ－ＤＣコンバータ回路各部の波形図であり、図中に記す符号は特許文献２のものを援用する。図１４（ａ）はスイッチ素子（Ｓ１）をＯＮ／ＯＦＦする制御信号（Ｇ１）、図１４（ｂ）はスイッチ素子（Ｓ２）をＯＮ／ＯＦＦする制御信号（Ｇ２）を示す。また、図１４～図１６において、各（ｃ）は回生用のスイッチ素子（Ｓ３）をＯＮ／ＯＦＦする制御信号（Ｇ３）、各（ｄ）はダイオード（Ｄ１，Ｄ４）の端子電圧、各（ｅ）はダイオード（Ｄ２，Ｄ３）の端子電圧、各（ｆ）はコンデンサ（Ｃｓ）の端子電圧を示す。
　上記特許文献２では、サージエネルギを出力側に排出するタイミングが、トランス（Ｔ）の１次巻線に印加された電圧がＯＦＦになったとき（即ち、２次巻線に発生する矩形波の立ち下がり）に、スイッチ素子（Ｓ３）をＯＮしてコンデンサ（Ｃｓ）が貯えた電荷を排出する構成であり、トランス（Ｔ）の２次巻線に出力される矩形波の立ち下がりに同期した制御信号（Ｇ３）によりスイッチ素子（Ｓ３）を動作させるために、当スイッチ素子（Ｓ３）のＯＮ時間によって、コンデンサ（Ｃｓ）に貯えた電荷の放出量が定まる。図１４は、スイッチ素子（Ｓ３）のＯＮ時間が適切なときの波形図である。
　一方、図１５は、スイッチ素子（Ｓ３）のＯＮ時間が短いときの波形図である。当スイッチ素子（Ｓ３）のＯＮ時間が短いときには、コンデンサ（Ｃｓ）に貯えた電荷を充分に放電できない危惧があり、このときはコンデンサ（Ｃｓ）の電圧が高くなり（図１５（ｆ）のＣｓ電圧の実線を参照）、サージエネルギを充分に吸収できずに当サージ部の電圧が高くなり、ダイオード（Ｄ１～Ｄ４）に過度の電圧が印加されることとなる（図１５（ｄ），（ｅ））。
　当過電圧に対してダイオード（Ｄ１～Ｄ４）の破壊させないためには、当ダイオード（Ｄ１～Ｄ４）に耐電圧定格の高いものを選定する必要があった。
　他方、図１６は、スイッチ素子（Ｓ３）のＯＮ時間が長いときの波形図である。当スイッチ素子（Ｓ３）のＯＮ時間が長いときには、コンデンサ（Ｃｓ）に貯えた電荷の放電はできるが、逆に過放電になる危惧があり、このときはコンデンサ（Ｃｓ）の電圧は低くなる（図１６（ｆ）のＣｓ電圧の実線を参照）。そして、２次巻線に発生する矩形波の立ち上がりタイミングにおいては、当電圧が低下したコンデンサ（Ｃｓ）に対して突入的に充電電流を流し込むため、１次巻線に流す突入電流が増加する（図１６（ｄ），（ｅ））。
　この突入電流を通電するために１次側の部品が劣化する危惧があった。
　上記危惧を回避すべく、電荷を適切に排出し、コンデンサ（Ｃｓ）の端子電圧を適切な電圧に維持するスイッチ素子（Ｓ３）の操作には、相応のフィードバック制御が必要である。そして、当フィードバック制御を設けるために、ＤＣ／ＤＣコンバータの構成が複雑になる。
　なお、上記特許文献２には、コンデンサ（Ｃｓ）の電圧が上昇することでサージ電圧が高まること、当コンデンサ（Ｃｓ）の電圧が低下することによって１次側の突入電流が増加することに関する記載はない。
　また、上記特許文献２における電荷排出の考え方は、スイッチ素子（Ｓ３）をＯＮするタイミングを印加電圧の立ち下がり側で行うものであり、本発明の立ち上がり側で行うものとは異なり、基本的な発想がまったく異なる。
　図１７は、上記特許文献３に係るＤＣ／ＤＣ変換装置各部の波形図であり、図中に記す符号は特許文献３のものを援用する。図１７（ａ）は直流チョッパ回路（３６）の平滑リアクトル（３３）のインダクタンスが大きいときの、直列ＣＤスナバ回路（３１）のコンデンサ（３０）の端子電圧、図１７（Ｂ）は平滑リアクトル（３３）のインダクタンスが小さいときのコンデンサ（３０）の端子電圧を示す。
　上記特許文献３では、変圧器（２６）の２次巻線に出力される矩形波に同期して、直流チョッパ回路（３６）のＭＯＳＦＥＴ（スイッチング素子と同意）（３２）を動作させる構成であるために、平滑リアクトル（コイルと同意）（３３）のインダクタンスによって、コンデンサ（３０）に貯えた電荷の放電時間が定まる。
　従って、平滑リアクトル（３３）のインダクタンスが大きいときには、当平滑リアクトル（３３）に流れる電流は小さく、ＭＯＳＦＥＴ（３２）に対する負担が少ないが、コンデンサ（３０）の電荷が充分に放電できない危惧があり、このときは図１７（ａ）に示すように、サージエネルギを充分に吸収できずに当サージ部の電圧が高くなり、整流用のダイオード（６～９）に過度の電圧が印加されることとなる。
　当過電圧に対して整流用のダイオード（６～９）を破壊させないためには、当ダイオード（６～９）に耐電圧定格の高いものを選定する必要があった。
　他方、平滑リアクトル（３３）のインダクタンスが小さいときには、コンデンサ（３０）の電荷を充分に放電することは可能であるが（図１７（ｂ））、当平滑リアクトル（３３）にはダイオード（２９）とＭＯＳＦＥＴ（３２）を介して２次巻線に発生した矩形波の電圧が印加されているため、直流電流を出力する主回路の平滑リアクトル（１５）と相応、場合によってはそれ以上の電流が流れることとなる。従って、当平滑リアクトル（３３）もさることながら、ダイオード（２９）およびＭＯＳＦＥＴ（３２）にも、直流電流を出力する主回路と同程度の大電流容量のものを選定せざるを得ないことがあった。
　換言すれば、平滑リアクトル（３３）の値の設定にあたり、インダクタンスが大きければ、整流用のダイオード（６～９）の耐電圧に大きな余裕が必要となり、逆にインダクタンスが小さければ、大電流容量のダイオード（２９）、ＭＯＳＦＥＴ（３２）および平滑リアクトル（３３）が必要となる。
　上記平滑リアクトル（３３）のインダクタンスを、一方では大電流が流れない大きな値、他方では電荷を適度に放出する小さな値と、相反する要求をともに満たす値に設定することは容易ではない。その上、現実には個々の定数のばらつきを考慮する必要もあるので、ダイオード（２９）、ＭＯＳＦＥＴ（３２）および平滑リアクトル（３３）の許容電流定格と、整流用のダイオード（６～９）の定電圧定格のそれぞれに相応の余裕を持った、大容量のものを選定さえざるを得ず、簡素なＤＣ／ＤＣコンバータには不向きであった。
　なお、上記特許文献３もコンデンサ（３０）の電圧を適切な電圧に維持することを課題としているが、当コンデンサ（３０）に貯えた電荷を、直流チョッパ回路（３６）によって放電する構成であり、平滑リアクトル（３３）を使用せずにサージエネルギを回生する本発明とは基本的な発想がまったく異なる。
　この発明は、上記のような課題を解決するためになされたもので、サージ電圧を抑制しつつスナバコンデンサの端子電圧を適切に維持して、整流ダイオードへの過電圧印加を防止すると共に、トランスの１次側への突入電流を軽減することを目的とする。
　この発明のＤＣ／ＤＣコンバータは、整流ダイオードと平滑用コイルの接続端に、充電用のダイオードと放電用のスイッチング素子を並列に介して接続したコンデンサと、１次側スイッチング素子と放電用のスイッチング素子とを操作する制御部とを備え、制御部は、放電用のスイッチング素子を、トランスの１次巻線に印加される略矩形波の立ち上がりに同期して導通を開始させ、所定の期間導通させるものである。
　この発明によれば、トランスの１次巻線に印加される矩形波の立ち上がりに同期して放電用のスイッチング素子を導通することにより、サージエネルギの吸収と放出を行ってサージ電圧を抑制することができる。また、２次巻線に矩形波が発生していないときは放電用のスイッチング素子を非導通にして、コンデンサの端子電圧を２次巻線に発生する矩形波の上位電圧に維持することができる。コンデンサの端子電圧を適切な電圧に維持することで、サージエネルギに対して充分に大きな容量のコンデンサを使用することができるので、サージ電圧を抑制でき、耐電圧定格の適切な整流ダイオードを使用できる、また、コンデンサに出入りするエネルギの損失を低減できるので、ＤＣ／ＤＣコンバータの効率が向上する。さらに、大きな容量のコンデンサを使用しても１次側の突入電流を軽減することができるので、１次側スイッチング素子の劣化を防ぎ、信頼性が向上する。
この発明の実施の形態１に係るＤＣ／ＤＣコンバータの構成を示す回路図である。 実施の形態１に係るＤＣ／ＤＣコンバータ各部の波形図である。 実施の形態１に係るＤＣ／ＤＣコンバータ各部の波形図であり、トランス１次巻線に印加する矩形波の幅が、放電用スイッチング素子を導通する所定の期間より長い場合を示す。 実施の形態１に係るＤＣ／ＤＣコンバータ各部の波形図であり、トランス１次巻線に印加する矩形波の幅が、放電用スイッチング素子を導通する所定の期間より短い場合を示す。 この発明の実施の形態２に係るＤＣ／ＤＣコンバータの構成を示す回路図である。 実施の形態２のパルストランス周辺の詳細な回路図である。 実施の形態２のパルストランス周辺の変形例を示す回路図である。 この発明の実施の形態３に係るＤＣ／ＤＣコンバータの構成を示す回路図である。 実施の形態３のフォトカプラ周辺の詳細な回路図である。 実施の形態３の補助電源周辺の変形例を示す回路図である。 実施の形態３のパルストランス周辺の変形例を示す回路図である。 実施の形態３のパルストランス周辺の変形例を示す回路図である。 特許文献１に係る低損失コンバータ各部の波形図である。 特許文献２に係るＤＣ－ＤＣコンバータ回路各部の波形図であり、回生用スイッチ素子のＯＮ時間が適切な場合を示す。 特許文献２に係るＤＣ－ＤＣコンバータ回路各部の波形図であり、回生用スイッチ素子のＯＮ時間が短い場合を示す。 特許文献２に係るＤＣ－ＤＣコンバータ回路各部の波形図であり、回生用スイッチ素子のＯＮ時間が長い場合を示す。 特許文献３に係るＤＣ／ＤＣ変換装置各部の波形図である。
　以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
　図１に示すＤＣ／ＤＣコンバータ１は、主に、１次巻線と２次巻線を有するトランス２と、トランス２の１次側に設けたブリッジ部３と、トランス２の２次側に設けた整流部４と、整流部４の出力側に設けたスナバ部５と、ブリッジ部３とスナバ部５の各スイッチング素子を操作する制御部６と、制御部６の駆動信号に基づいてスナバ部５の放電用スイッチング素子ＦＥＴ（電界効果トランジスタ）５を駆動する駆動部７とを備える。
　ブリッジ部３は、４個のスイッチング素子（１次側スイッチング素子）ＦＥＴ１～ＦＥＴ４から構成される。各スイッチング素子ＦＥＴ１～ＦＥＴ４は制御部６の駆動信号に従ってＯＮ／ＯＦＦ動作して略矩形波を生成し、略矩形波をトランス２の１次巻線に印加する。図示例の整流部４は、４個の整流ダイオードＤ１～Ｄ４から構成される全波整流回路であり、トランス２の２次巻線に発生する略矩形波を整流する。整流部４で整流された電流は、平滑用コイルＬ１および平滑コンデンサＣ１からなる平滑回路で平滑化されて出力される。
　スナバ部５は、スナバコンデンサＣ２と、このスナバコンデンサＣ２の充電用のダイオードＤ５と、このスナバコンデンサＣ２の放電用のスイッチング素子ＦＥＴ５とから構成される。整流部４と平滑用コイルＬ１の接続端に、充電用ダイオードＤ５と放電用スイッチング素子ＦＥＴ５とを並列に介してスナバコンデンサＣ２が接続されている。また、この充電用ダイオードＤ５のアノードとカソードは、整流ダイオードＤ１～Ｄ４が流す電流に対して順方向に接続されている。また、放電用スイッチング素子ＦＥＴ５は、ソース端子が整流部４の接続端に、ドレイン端子がスナバコンデンサＣ２にそれぞれ接続され、ゲート端子が駆動部７に接続されている。放電用スイッチング素子ＦＥＴ５は、駆動部７を介した制御部６の駆動信号に従ってＯＮ／ＯＦＦ動作し、ＯＮ（導通）時にスナバコンデンサＣ２の貯えた電荷を平滑用コイルＬ１へ放出する。
　制御部６は、ブリッジ部３のスイッチング素子ＦＥＴ１～ＦＥＴ４それぞれをＯＮ／ＯＦＦ操作する駆動信号と、スナバ部５の放電用スイッチング素子ＦＥＴ５をＯＮ／ＯＦＦ操作する駆動信号とを出力する。制御部６の制御例を、図２を用いて説明する。
　図２はＤＣ／ＤＣコンバータ１各部の波形図であり、トランス２の１次巻線の一端側に印加される電圧Ｖ１を図２（ａ）に、他端側に印加される電圧Ｖ２を図２（ｂ）に示す。また、図２（ｃ）は、放電用スイッチング素子ＦＥＴ５のゲート端子に印加される駆動信号、図２（ｄ）は整流ダイオードＤ１，Ｄ４の端子電圧、図２（ｅ）は整流ダイオードＤ２，Ｄ３の端子電圧、図２（ｆ）はスナバコンデンサＣ２の端子電圧を示す。
　制御部６は、スイッチング素子ＦＥＴ１，ＦＥＴ４とスイッチング素子ＦＥＴ２，ＦＥＴ３を交互にスイッチング操作して、トランス２の１次巻線の両端子それぞれに常時５０％Ｄｕｔｙの矩形波（電圧Ｖ１，Ｖ２）を印加する。これら両端子に印加する矩形波の位相をずらすことによって、１次巻線の両端子電圧が異なるときに印加される実質的な矩形状波の幅（Ｄｕｔｙ）を変化させる（位相シフト式ＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）制御）。
　トランス２の１次巻線に矩形波状の電圧Ｖ１，Ｖ２の矩形波を印加したときに、当矩形波の電圧の立ち上がりタイミングで２次巻線にはサージ電圧が発生する。図２（ｄ）にサージ電圧を破線で示す。このとき、サージエネルギを充電用ダイオードＤ５を介してスナバコンデンサＣ２に充電することで吸収し、整流ダイオードＤ１～Ｄ４に印加されるサージ電圧を抑制する。スナバコンデンサＣ２によって抑制された出力電圧は、概ね１次巻線に印加された電圧に対応した電圧となる。
　従って、整流ダイオードＤ１～Ｄ４に印加される電圧を抑制して、最高電圧を的確に把握できるため、充分な余裕を見込んだ耐電圧定格の高いダイオードを使用する必要がなく、適切な耐電圧のダイオードを使用することができる。
　また、制御部６は、トランス２の１次巻線に矩形波状の電圧Ｖ１，Ｖ２を印加したときに、当矩形波状の電圧の立ち上がりタイミングに同期して放電用スイッチング素子ＦＥＴ５の導通を開始させて、所定の期間Ｔ導通させる。放電用スイッチング素子ＦＥＴ５の導通により、スナバコンデンサＣ２に貯えた電荷（サージエネルギ）を平滑用コイルＬ１側へ放電する。
　放電用スイッチング素子ＦＥＴ５を導通させる所定の期間Ｔについては後述する。
　なお、サージ電圧の発生しない理想的な回路構成のトランス２の２次巻線出力は、１次巻線に印加する矩形状の波形と相似する。ＤＣ／ＤＣコンバータ１の電圧がトランス２の２次巻線に発生する当矩形状波の上位電圧ＶＳ（図２に示す）に対応する電圧であれば、矩形状の２次側出力電圧の立ち上がりにおいて、当上位電圧ＶＳに達するまでは、スナバコンデンサＣ２に電流が流入することはなく、１次側に過剰な電流（突入電流）が流れることもない。そのため、１次側の構成部品に対して負担にならない。
　従って、大きな容量のスナバコンデンサＣ２を使用しても、当スナバコンデンサＣ２に大きな突入電流が流れ込むことはなく、１次側の負担となることもない。そのため、サージエネルギを充分に吸収できる大きな容量のコンデンサを、スナバコンデンサＣ２に使用することができる。
　また、サージエネルギは、一時的にスナバコンデンサＣ２に貯えられた後、放電用スイッチング素子ＦＥＴ５を介して出力され、平滑用コイルＬ１を介して直流出力側に出力されるため、スナバコンデンサＣ２への充放電に関しては大きな損失が発生しない。よって、ＤＣ／ＤＣコンバータ１としての効率を向上することができる。
　なお、トランス２の２次巻線に発生する矩形波の立ち上がりタイミングにおいては、放電用スイッチング素子ＦＥＴ５がＯＮしていなくても、充電用ダイオードＤ５が導通することでサージエネルギを吸収できる。そのため、放電用スイッチング素子ＦＥＴ５のＯＮ開始のタイミングは、トランス２の２次側に発生する略矩形波の立ち上がりタイミングと同時である必要はなく、制御部６の処理遅れ、および放電用スイッチング素子ＦＥＴ５の応答遅れ等による遅延があっても構わない。
　ところで、ＤＣ／ＤＣコンバータ１において、トランス２の１次側に矩形波状の電圧が印加されるタイミングと、２次側に矩形波状の電圧が出力されるタイミングとは同意である。ただし、本実施の形態１では、制御部６が、１次側のスイッチング素子ＦＥＴ１～ＦＥＴ４を駆動するタイミングを基準にして、２次側の放電用スイッチング素子ＦＥＴ５を駆動しているので、「１次巻線に印加する矩形波に同期する」と表現する。
　これに対して、先立って説明した上記特許文献２においては、ＭＯＳＦＥＴの駆動タイミングをトランスの２次巻線に発生する矩形波のタイミングを基準にしているため、「２次巻線の矩形波に同期する」と表現する。
　ここで、放電用スイッチング素子ＦＥＴ５を導通させる所定の期間Ｔについて説明する。
　サージエネルギを電荷として貯えたスナバコンデンサＣ２の放電が、サージ電圧の発生が続いているとき、あるいは、当貯えたサージエネルギ相当の電荷を放出する前に終了した場合、スナバコンデンサＣ２はサージエネルギによる電荷の一部を貯えた状態となり、スナバコンデンサＣ２の電圧は２次巻線に発生する矩形状波の上位電圧ＶＳより高い電圧に維持される。
　このスナバコンデンサＣ２の電圧が上昇した状態においては、当電圧を超えるサージエネルギしかスナバコンデンサＣ２に吸収することができないため、サージエネルギによって発生する電圧（ピーク電圧）が上昇することとなる。すると、整流ダイオードＤ１～Ｄ４の耐電圧を超え、整流ダイオードＤ１～Ｄ４を過電圧破壊に至らしめる危惧がある。そこで、当過電圧に対して整流ダイオードＤ１～Ｄ４を破壊させないために、整流ダイオードＤ１～Ｄ４に耐電圧定格の高いものを選定する必要が生じる。
　逆に、スナバコンデンサＣ２の電荷を放電する時間が１次側の印加電圧が停止した後にまで延伸した場合、このときには平滑用コイルＬ１にフライホイール電流が流れているため、整流ダイオードＤ１，Ｄ２と平滑用コイルＬ１の接続端の電圧は約０Ｖに下降している。そのため、スナバコンデンサＣ２の電荷は、当約０Ｖの電位に対して急速に放電され、上記矩形波の上位電圧ＶＳに維持することができずにスナバコンデンサＣ２の電圧は急速に低下する。
　この低下した電圧のスナバコンデンサＣ２へは、２次巻線に発生する矩形波状の電圧の立ち上がりタイミングにおいて充電電流が流入する。このとき１次側にも相応の電流が流入し、瞬間的な過電流（突入電流）が流れる。従って、１次側の通電部品（スイッチング素子ＦＥＴ１～ＦＥＴ４）にストレスを与えることなり、劣化を促進するために、ＤＣ／ＤＣコンバータ１の信頼性を低下させる危惧と、急峻な電流の通電によって発生するノイズの増加が危惧される。
　以上のことから、放電用スイッチング素子ＦＥＴ５を導通させる期間Ｔは、最短でもサージ電圧が発生している期間より長くし、最長でも１次側の印加電圧が停止するときまでの任意の長さに設定する。
　放電用スイッチング素子ＦＥＴ５を過不足のない適切な期間導通させることで、スナバコンデンサＣ２に貯えた電荷を放電でき、当導通期間終了後、放電用スイッチング素子ＦＥＴ５を非導通にすれば、２次巻線の電圧が出力されないときには、スナバコンデンサＣ２の端子電圧を２次側に発生する矩形状波の上位電圧ＶＳに維持することができ、サージ電圧を抑制しながら、突入電流も抑制できる。
　また、トランス２の２次巻線に発生するサージ電圧は、１次側に矩形波状の電圧が印加されたときに発生し、その発生期間は概ね一様である。従って、制御部６による制御は、当然のことながら放電用スイッチング素子ＦＥＴ５を導通させる期間Ｔの長さをＤＣ／ＤＣコンバータ１の状態によって適宜調整する制御であっても構わないが、そうではなく、毎回、所定の期間Ｔ、放電用スイッチング素子ＦＥＴ５をＯＮする制御でも、充分なサージ電圧抑制効果が得られる。
　なお、ＤＣ／ＤＣコンバータ１の出力電圧あるいは出力電流を低くするときは、トランス２の１次巻線に印加する矩形波の幅を狭くするため、放電用スイッチング素子ＦＥＴ５のＯＮ時間を上記所定の期間Ｔより短くすることが必要となる。そこで、制御部６は、スイッチング素子ＦＥＴ１～ＦＥＴ４の駆動信号に基づいて、トランス２の１次巻線に印加する矩形波の幅と所定の期間Ｔを比較して、短い方の時間に対応して、放電用スイッチング素子ＦＥＴ５をＯＮする。この具体例を図３および図４に示す。
　図３は、トランス２の１次巻線に印加する矩形波の幅が、放電用スイッチング素子ＦＥＴ５を導通する所定の期間Ｔより長い場合の波形図、反対に、図４はトランス２の１次巻線に印加する矩形波の幅が、放電用スイッチング素子ＦＥＴ５を導通する所定の期間Ｔより短い場合の波形図である。図３および図４の各（ａ）～（ｄ）はスイッチング素子ＦＥＴ１～ＦＥＴ４の駆動信号を示し、その駆動信号に従ってスイッチング素子ＦＥＴ１～ＦＥＴ４がＯＮ／ＯＦＦ駆動したときのトランス２の１次巻線に印加される電圧Ｖ１，Ｖ２を図３および図４の各（ｅ），（ｆ）に示す。また、図３および図４の各（ｇ）は放電用スイッチング素子ＦＥＴ５をＯＮする所定の期間Ｔを示し、各（ｈ）は実際に放電用スイッチング素子ＦＥＴ５を駆動するＯＮ期間ｔＯＮと周期ｔを示す。
　制御部６が、スイッチング素子ＦＥＴ１～ＦＥＴ４を位相シフト式ＰＷＭ制御することにより、トランス２の１次巻線の正極側と負極側の端子に位相差θだけずれた電圧Ｖ１，Ｖ２が印加される。電圧Ｖ１，Ｖ２が同位相の期間は１次巻線に電流が流れず、逆位相の期間は電流が流れることにより、１次巻線に矩形波状の電圧が印加される。
　図３の場合、図３（ｆ）に示す位相差θの期間（トランス２の１次巻線に印加する矩形波の幅）より、図３（ｇ）に示す所定の期間Ｔの方が短いので、制御部６は放電用スイッチング素子ＦＥＴ５をＯＮする期間（ｔＯＮ）として当所定の期間Ｔに等しい駆動信号を出力する（図３（ｈ））。なお、このときの放電用スイッチング素子ＦＥＴ５をＯＮするＤｕｔｙは〔ｔｏｎ／ｔ〕である。
　一方、図４の場合、図４（ｇ）に示す所定の期間Ｔより、図４（ｆ）に示す位相差θの期間の方が短いので、制御部６は放電用スイッチング素子ＦＥＴ５をＯＮする期間として当位相差θの期間に等しい駆動信号を出力する（図４（ｈ））。
　これにより、より適切な放電用スイッチング素子ＦＥＴ５のＯＮ時間を確保でき、良好な特性のＤＣ／ＤＣコンバータ１を実現できる。
　ちなみに、トランス２の１次巻線に正極性側と負極性側の波形が略同等の矩形波を印加するフォワード式のＤＣ／ＤＣコンバータ１としては、図２～図４で説明したような位相シフト式ＰＷＭ制御のＤＣ／ＤＣコンバータ１でもよいし、１次側のスイッチング素子をハーフブリッジ式にした上記特許文献２に記載されたような、１次巻線に印加する矩形波の幅（Ｄｕｔｙ）を変化させることによって２次側に任意の出力電圧を得る、一般的なＰＷＭ制御のＤＣ／ＤＣコンバータでもよい。いずれの方式のＤＣ／ＤＣコンバータ１においても、トランス２の２次巻線には電圧の立ち上がりタイミングにおいてサージ電圧が発生するので、当サージ電圧を抑制する本実施の形態１の構成が有効である。
　ところで、図１のＤＣ／ＤＣコンバータ１では、４個の整流ダイオードＤ１～Ｄ４を使用した全波整流ブリッジ式の整流部４にて、トランス２の２次巻線に発生する略矩形波を全波整流する構成にしたが、この他にも、例えばトランス２の２次巻線に中間タップを設け、整流部４を２個の両波整流ダイオードで構成して両波整流する構成にしてもよい。
　整流部４を全波整流回路にすれば、トランス２の２次巻線の構成を簡素にでき、一方、整流部４を両波整流回路にすれば整流ダイオード数が減り、構成を簡素にできる。なお、両波整流の整流部４の具体例は下記実施の形態３で説明する。
　以上より、実施の形態１によれば、ＤＣ／ＤＣコンバータ１は、直流電源８から入力される電源電圧から略矩形波を生成する複数の１次側のスイッチング素子ＦＥＴ１～ＦＥＴ４と、スイッチング素子ＦＥＴ１～ＦＥＴ４によって生成した略矩形波を１次巻線に印加し、２次巻線に所定変圧比の略矩形波を発生させるトランス２と、トランス２の２次巻線に発生した略矩形波を整流する整流部４と、整流ダイオードＤ１～Ｄ４の出力電流を平滑する平滑用コイルＬ１と、整流部４と平滑用コイルＬ１の接続端に、充電用ダイオードＤ５と放電用スイッチング素子ＦＥＴ５を並列に介して接続したスナバコンデンサＣ２と、スイッチング素子ＦＥＴ１～ＦＥＴ４と放電用スイッチング素子ＦＥＴ５とを操作する制御部６とを備え、制御部６は、放電用スイッチング素子ＦＥＴ５を、トランス２の１次巻線に印加される略矩形波の立ち上がりに同期して導通を開始させ、所定の期間Ｔ導通させる構成にした。このため、放電用スイッチング素子ＦＥＴ５を所定の期間ＴだけＯＮして、サージ電圧を抑制しながら、サージエネルギを平滑用コイルＬ１側へ排出し、２次巻線に略矩形波の電圧が発生していないときは放電用スイッチング素子ＦＥＴ５をＯＦＦして、スナバコンデンサＣ２の端子電圧を２次巻線に発生する矩形波電圧の上位電圧ＶＳに維持することができる。スナバコンデンサＣ２の端子電圧を適切な電圧ＶＳに維持することで、サージエネルギに対して充分に大きな容量のコンデンサをスナバコンデンサＣ２として使用することが可能になり、整流ダイオードＤ１～Ｄ４に印加されるサージ電圧を抑制でき、適切な耐電圧定格のダイオードを整流ダイオードＤ１～Ｄ４に設定することができる。また、スナバコンデンサＣ２の端子電圧を適切な電圧ＶＳに維持することに関しても、特段のフィードバック制御を必要としないため、簡素な構成で小形のＤＣ／ＤＣコンバータ１を実現できる。さらに、スナバコンデンサＣ２に出入りする電流に対する損失が少なくなり、ＤＣ／ＤＣコンバータ１の効率が向上する。その上、スナバコンデンサＣ２への突入電流、つまりは１次側に流通する突入電流が軽減することで、各スイッチング素子ＦＥＴ１～ＦＥＴ４の劣化を防ぎ、信頼性が向上する。
　また、実施の形態１によれば、制御部６は、放電用スイッチング素子ＦＥＴ５を、トランス２の１次巻線に印加される略矩形波の幅と所定の期間Ｔの何れか短い方の期間導通させるように構成した。このため、適切な放電用スイッチング素子ＦＥＴ５のＯＮ時間を確保でき、良好な特性のＤＣ／ＤＣコンバータ１を実現できる。
　さらに、実施の形態１に係るＤＣ／ＤＣコンバータ１は、小形化、高効率化および高信頼性を実現可能なため、小形および高効率を要求される車載用機器（例えば、電気自動車の充電器）のＤＣ／ＤＣコンバータに好適である。
実施の形態２．
　図５は、本実施の形態２に係るＤＣ／ＤＣコンバータ１の構成を示す回路図である。本実施の形態２では、放電用スイッチング素子ＦＥＴ５を駆動する駆動部７としてトランス（以下、用途を信号伝達用に限定したトランスの一般的な名称であるパルストランスと称す）７ａを使用する。また、図６に、パルストランス７ａ周辺の詳細な回路図を示す。なお、図５および図６において図１と同一または相当の部分については同一の符号を付し説明を省略する。
　制御部６は、放電用スイッチング素子ＦＥＴ５の駆動信号を増幅する増幅器６ａを有し、この増幅器６ａとパルストランス７ａの１次巻線の一端部とが接続されている。パルストランス７ａの２次側は、２次巻線に並列接続された抵抗Ｒ０を介して放電用スイッチング素子ＦＥＴ５のゲート端子に接続されている。放電用スイッチング素子ＦＥＴ５は、パルストランス７ａからの略矩形波状の駆動信号によりＯＮ／ＯＦＦ駆動する。これにより、簡易な構成で、制御部６とは動作電位が異なる放電用スイッチング素子ＦＥＴ５を駆動できる。
　なお、パルストランス７ａが偏磁して、駆動信号の波形が異常になることを避けるために、パルストランス７ａに印加する矩形波の最大Ｄｕｔｙを５０％以下の交流信号にする。
　例えば、上記実施の形態１で説明したような一般的なＰＷＭ制御および位相シフト式ＰＷＭ制御を行うＤＣ／ＤＣコンバータ１においては、最大出力に近づけば１次側に印加される電圧は矩形波に近くなり、このときの２次側に出力される略矩形波を整流部４にて整流すると、ほとんど切れ目のない略直流が生成される。このとき放電用スイッチング素子ＦＥＴ５を長時間ＯＮする駆動信号を発すると、パルストランス７ａのコアに残留する磁束を排出することができなくなり、パルストランス７ａが偏磁する場合がある。このＤＣ／ＤＣコンバータ１の最大出力状態においても、パルストランス７ａの動作を好適に維持するためには、整流された矩形波の立ち上がりタイミングで放電用スイッチング素子ＦＥＴ５をＯＮさせる所定の期間Ｔを、その後の放電用スイッチング素子ＦＥＴ５をＯＦＦする期間を考慮して、周期ｔの５０％以下のＯＮ幅にすることが望ましい（放電用スイッチング素子ＦＥＴ５をＯＮさせる矩形波のＤｕｔｙは５０％以下が望ましい）。
　ちなみに、放電用スイッチング素子ＦＥＴ５をＯＮさせる矩形波のＤｕｔｙが５０％を超えると上記コアの偏磁により、放電用スイッチング素子ＦＥＴ５に印加するパルストランス７ａの２次側の電圧が低下し、放電用スイッチング素子ＦＥＴ５が欲する信号電圧レベルを確保できないために、好適なスイッチング動作が得られない場合がある。
　次に変形例を説明する。
　図７は、パルストランス７ａ周辺の詳細な回路図であり、スナバ部５の変形例である。この変形例では、スナバ部５を構成する充電用ダイオードＤ５を、放電用スイッチング素子ＦＥＴ５の寄生ダイオードで代用している。
　なお、この変形例は実施の形態２に限定されるものではなく、放電用スイッチング素子としてＦＥＴを使用したＤＣ／ＤＣコンバータ１であれば適用可能である。
　以上より、実施の形態２によれば、ＤＣ／ＤＣコンバータ１は、パルストランス７ａを使用して、放電用スイッチング素子ＦＥＴ５に駆動信号を供給する構成にしたので、簡易な構成のスナバ部５を実現できる。よって、簡素な構成で良好な特性のＤＣ／ＤＣコンバータ１を実現できる。
　また、実施の形態２によれば、ＤＣ／ＤＣコンバータ１は、充電用ダイオードＤ５として、放電用スイッチング素子ＦＥＴ５の寄生ダイオードを使用する構成にしたので、独立した充電用のダイオードを省略でき、簡素な構成で良好な特性のＤＣ／ＤＣコンバータ１を実現できる。
実施の形態３．
　図８は、ＤＣ／ＤＣコンバータ１の構成を示す回路図である。本実施の形態３では、放電用スイッチング素子ＦＥＴ５を駆動する駆動部７としてフォトカプラ７ｂを使用する。また、図９に、フォトカプラ７ｂ周辺の詳細な回路図を示す。なお、図８および図９において図１と同一または相当の部分については、同一の符号を付し説明を省略する。
　なお、上記実施の形態１，２の整流部４は、４個の整流ダイオードＤ１～Ｄ４を使用した全波整流回路であったが、本実施の形態３には２個の整流ダイオードＤ２，Ｄ４を使用した両波整流回路を使用する構成例を示す。
　図１および図５に示すような全波整流回路構成の整流部４においては、整流ダイオードＤ１～Ｄ４に印加される電圧が、理想的にはトランス２の２次巻線に発生する矩形波の上位電位（図２等に示すＶＳ）に対応する電圧である。そのため、整流ダイオードＤ１～Ｄ４の耐電圧定格に余裕の少ない高電圧整流回路向きである。
　また、整流時には通電するダイオードが２個（整流ダイオードＤ１，Ｄ４または整流ダイオードＤ２，Ｄ３）介在するため、整流ダイオードの順方向電圧降下による損失が大きくなる。そのため、比較的に小電流出力向きである。
　そして、トランス２の２次巻線が１個であるため、トランス２の構成が簡素で、小形である点においても、２次巻線の巻回数が多い高電圧用（高電圧・小電流用）のトランス向きである。
　他方、図８に示すような両波整流回路構成の整流部４においては、整流ダイオードＤ２，Ｄ４に印加される電圧が、理想的にはトランス２の２次巻線に発生する矩形波の上位電位（図２等に示すＶＳ）に対応する電圧の２倍となる。そのため、整流ダイオードＤ２，Ｄ４の耐電圧定格に余裕のある低電圧整流回路向きである。
　また、整流時に通電するダイオードが１個（整流ダイオードＤ２または整流ダイオードＤ４）であるため、整流ダイオードの順方向電圧降下による損失が少ない。そのため、比較的に大電流出力向きである。
　そして、トランス２の２次巻線は２個１対で中間タップ９が必要となり、トランス２の構成が若干複雑で、大型になる点においても、２次巻線の巻回数が少ない低電圧用（低電圧・大電流用）のトランス向きである。
　なお、中間タップ９を設けた２次巻線と、２個の整流ダイオードＤ２，Ｄ４を使用する回路構成に、さらに２個のダイオードＤ６，Ｄ７を追加すれば、補助電源１０を生成することができる。なお、このダイオードＤ６，Ｄ７は補助電源１０用の整流ダイオードであり、補助電源１０が必要とする電流が少ないためダイオードＤ６，Ｄ７には相応の小容量のものを使用する。
　この補助電源１０を追加することにより、電圧および電流増幅部を設けることができ、フォトカプラ７ｂによって伝達した駆動信号を、放電用スイッチング素子ＦＥＴ５を動作させる充分な電圧または電流に増幅することができる。
　制御部６は、放電用スイッチング素子ＦＥＴ５の駆動信号を増幅する増幅器６ａを有し、この増幅器６ａとフォトカプラ７ｂの発光ダイオードとが接続されている。フォトカプラ７ｂのフォトトランジスタは、一端側が補助電源１０に接続され、他端側がゲート用の抵抗Ｒ１と放電用スイッチング素子ＦＥＴ５のゲート端子との接続点に接続されている。放電用スイッチング素子ＦＥＴ５は、フォトカプラ７ｂからの略矩形波状の駆動信号によりＯＮ／ＯＦＦ駆動する。これにより、簡易な構成で、制御部６とは動作電位が異なる放電用スイッチング素子ＦＥＴ５を駆動できる。
　次に変形例を説明する。
　図１０は、補助電源１０の変形例を示す回路図である。この変形例では、補助電源１０に定電圧回路１０ａを追加し、この定電圧回路１０ａの基準端子を放電用スイッチング素子ＦＥＴ５のソース端子に接続する。これにより、放電用スイッチング素子ＦＥＴ５のゲート端子に一定の電圧の信号を供給することができ、放電用スイッチング素子ＦＥＴ５をより高精度に駆動できる。
　以上より、実施の形態３によれば、ＤＣ／ＤＣコンバータ１は、フォトカプラ７ｂを使用して、放電用スイッチング素子ＦＥＴ５に駆動信号を供給する構成にしたので、簡易な構成のスナバ部５を実現できる。よって、簡素な構成で良好な特性のＤＣ／ＤＣコンバータ１を実現できる。特に、中間タップ９を備えるトランス２を使用する構成において、フォトカプラ７ｂ用の補助電源１０を容易に生成でき、スナバ部５を簡素に構成できる。
　なお、上記実施の形態３で説明した中間タップ９付きのトランス２と補助電源１０とを、上記実施の形態２で説明したパルストランス７ａを使用するＤＣ／ＤＣコンバータ１に適用してもよい。以下、図１１および図１２を用いて説明する。
　図１１は、ＤＣ／ＤＣコンバータ１のパルストランス７ａ周辺の詳細な構成を示す回路図である。なお、図１１において図６と同一または相当の部分については同一の符号を付し説明を省略する。この変形例では、不図示のトランス２に中間タップ９を設けてその高電位側に補助電源１０を生成し、当補助電源１０と増幅器５ａを使用して、パルストランス７ａの出力を増幅し、放電用スイッチング素子ＦＥＴ５の駆動信号とする。
　以上のように、絶縁された補助電源１０を使用すれば、増幅器５ａの使用ができるため、小容量（小形）のパルストランス７ａが使用できる。
　図１２は、図１１の変形例を示す回路図であり、抵抗Ｒ２，Ｒ３を追加した構成である。この変形例では、放電用スイッチング素子ＦＥＴ５に流入する突入電流を制限するために、放電経路に抵抗Ｒ２を設ける。また、スナバコンデンサＣ２に流入する突入電流を制限するために、充電経路に抵抗Ｒ３を設ける。
　これにより、過大な電流の流入によるスナバコンデンサＣ２および放電用スイッチング素子ＦＥＴ５の劣化を抑制でき、ＤＣ／ＤＣコンバータ１の信頼性を向上できる。
　なお、抵抗Ｒ２，Ｒ３の一方または両方を、上記実施の形態１～３に示すＤＣ／ＤＣコンバータ１の放電経路および充電経路に設けてもよい。
　また、上記実施の形態１～３では、放電用のスイッチング素子（ＦＥＴ５）としてＦＥＴを使用する構成を説明したが、これに限定されるものではなく、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）のような他の半導体スイッチを使用することもできる。なお、上述したように放電用のスイッチング素子にＦＥＴを使用した場合には、その寄生ダイオードを充電用ダイオードＤ５に代用してもよい。放電用のスイッチング素子にＩＧＢＴを使用した場合には充電用ダイオードＤ５を別途配設すればよい。
　上記以外にも、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
　以上のように、この発明に係るＤＣ／ＤＣコンバータは、小形化、高効率化および信頼性向上を図ったので、小形および高効率を要求される車載用機器などに用いるのに適している。
　１　ＤＣ／ＤＣコンバータ、２　トランス、３　ブリッジ部、４　整流部、５　スナバ部、５ａ　増幅器、６　制御部、６ａ　増幅器、７　駆動部、７ａ　パルストランス、８　直流電源、９　中間タップ、１０　補助電源、Ｃ１　平滑コンデンサ、Ｃ２　スナバコンデンサ、Ｄ１～Ｄ４　整流ダイオード、Ｄ５　充電用ダイオード、Ｄ６，Ｄ７　ダイオード、ＦＥＴ１～ＦＥＴ４　（１次側）スイッチング素子、ＦＥＴ５　放電用スイッチング素子、Ｌ１　平滑用コイル、Ｒ０～Ｒ３　抵抗。

Claims (8)

  1. 　入力された電源電圧から略矩形波を生成する複数の１次側スイッチング素子と、
    　前記１次側スイッチング素子によって生成した前記略矩形波を１次巻線に印加し、２次巻線に所定変圧比の略矩形波を発生させるトランスと、
    　前記トランスの２次巻線に発生した略矩形波を全波あるいは両波整流する整流ダイオードと、
    　前記整流ダイオードの出力電流を平滑する平滑用コイルとを備えるＤＣ／ＤＣコンバータであって、
    　前記整流ダイオードと前記平滑用コイルの接続端に、充電用のダイオードと放電用のスイッチング素子を並列に介して接続したコンデンサと、
    　前記１次側スイッチング素子と前記放電用のスイッチング素子とを操作する制御部とを備え、
    　前記制御部は、前記放電用のスイッチング素子を、前記トランスの１次巻線に印加される略矩形波の立ち上がりに同期して導通を開始させ、所定の期間導通させることを特徴とするＤＣ／ＤＣコンバータ。
  2. 　前記制御部は、前記放電用のスイッチング素子を、前記トランスの１次巻線に印加される略矩形波の幅と前記所定の期間のいずれか短い方の期間導通させることを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
  3. 　前記放電用のスイッチング素子には、前記トランスとは異なるトランスを使用して駆動信号を供給することを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
  4. 　前記放電用のスイッチング素子には、フォトカプラを使用して駆動信号を供給することを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
  5. 　前記充電用のダイオードとして、前記放電用のスイッチング素子の寄生ダイオードを使用することを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
  6. 　前記コンデンサに電荷を充電する経路に抵抗を備えることを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
  7. 　前記コンデンサに充電した電荷を放電する経路に抵抗を備えることを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
  8. 　車載用の機器に使用されることを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
PCT/JP2011/006469 2011-11-21 2011-11-21 Ｄｃ／ｄｃコンバータ WO2013076752A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2011/006469 WO2013076752A1 (ja) 2011-11-21 2011-11-21 Ｄｃ／ｄｃコンバータ
JP2013539076A JP5507017B2 (ja) 2011-11-21 2011-11-21 Ｄｃ／ｄｃコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/006469 WO2013076752A1 (ja) 2011-11-21 2011-11-21 Ｄｃ／ｄｃコンバータ

Publications (1)

Publication Number Publication Date
WO2013076752A1 true WO2013076752A1 (ja) 2013-05-30

Family

ID=48469244

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/006469 WO2013076752A1 (ja) 2011-11-21 2011-11-21 Ｄｃ／ｄｃコンバータ

Country Status (2)

Country Link
JP (1) JP5507017B2 (ja)
WO (1) WO2013076752A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015070716A (ja) * 2013-09-30 2015-04-13 三菱電機株式会社 Ｄｃ／ｄｃコンバータ
JP2015126549A (ja) * 2013-12-25 2015-07-06 サンケン電気株式会社 スイッチング電源装置
JP2017169256A (ja) * 2016-03-14 2017-09-21 京都電機器株式会社 Ｄｃ−ｄｃコンバータ装置
WO2018110440A1 (ja) * 2016-12-12 2018-06-21 パナソニックＩｐマネジメント株式会社 スナバ回路及びそれを用いた電力変換システム
JP2019135899A (ja) * 2018-02-05 2019-08-15 Fdk株式会社 電力変換装置及びスナバ回路
US20220294345A1 (en) * 2021-03-10 2022-09-15 Panasonic Intellectual Property Management Co., Ltd. Dc-dc converter and vehicle

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01177870A (ja) * 1988-01-06 1989-07-14 Fuji Electric Co Ltd Ｄｃ／ｄｃ変換装置
JPH04236165A (ja) * 1991-01-11 1992-08-25 Fuji Electric Co Ltd ロスレス・スイッチングスナバ回路
WO2010067629A1 (ja) * 2008-12-12 2010-06-17 株式会社三社電機製作所 Ｄｃ－ｄｃコンバータ回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01177870A (ja) * 1988-01-06 1989-07-14 Fuji Electric Co Ltd Ｄｃ／ｄｃ変換装置
JPH04236165A (ja) * 1991-01-11 1992-08-25 Fuji Electric Co Ltd ロスレス・スイッチングスナバ回路
WO2010067629A1 (ja) * 2008-12-12 2010-06-17 株式会社三社電機製作所 Ｄｃ－ｄｃコンバータ回路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015070716A (ja) * 2013-09-30 2015-04-13 三菱電機株式会社 Ｄｃ／ｄｃコンバータ
JP2015126549A (ja) * 2013-12-25 2015-07-06 サンケン電気株式会社 スイッチング電源装置
JP2017169256A (ja) * 2016-03-14 2017-09-21 京都電機器株式会社 Ｄｃ−ｄｃコンバータ装置
WO2018110440A1 (ja) * 2016-12-12 2018-06-21 パナソニックＩｐマネジメント株式会社 スナバ回路及びそれを用いた電力変換システム
JPWO2018110440A1 (ja) * 2016-12-12 2019-10-24 パナソニックＩｐマネジメント株式会社 スナバ回路及びそれを用いた電力変換システム
US10673320B2 (en) 2016-12-12 2020-06-02 Panasonic Intellectual Property Management Co., Ltd. Snubber circuit and power conversion system including same
JP2019135899A (ja) * 2018-02-05 2019-08-15 Fdk株式会社 電力変換装置及びスナバ回路
JP7053291B2 (ja) 2018-02-05 2022-04-12 Fdk株式会社 電力変換装置
US20220294345A1 (en) * 2021-03-10 2022-09-15 Panasonic Intellectual Property Management Co., Ltd. Dc-dc converter and vehicle
US11936297B2 (en) * 2021-03-10 2024-03-19 Panasonic Intellectual Property Management Co., Ltd. DC-DC converter including first and second coils magnetically coupled such that current flows through second coil in forward direction of diode by mutual induction as current flowing through first coil from intermediate terminal to output terminal increases and vehicle

Also Published As

Publication number Publication date
JPWO2013076752A1 (ja) 2015-04-02
JP5507017B2 (ja) 2014-05-28

Similar Documents

Publication Publication Date Title
US7768807B2 (en) Bidirectional no load control with overshoot protection
EP2730017B1 (en) Isolated boost flyback power converter
JP4401418B2 (ja) 双方向ｄｃ／ｄｃコンバータおよびパワーコンディショナ
US7746670B2 (en) Dual-transformer type of DC-to-DC converter
JP5035978B2 (ja) 車両用ｄｃｄｃコンバータ装置
JP5507017B2 (ja) Ｄｃ／ｄｃコンバータ
KR102098223B1 (ko) 다중 출력 직류/직류 컨버터 및 다중 출력 직류/직류 컨버터를 포함하는 전원 장치
JP5396251B2 (ja) 直流―直流双方向コンバータ回路
JP5855133B2 (ja) 充電装置
EP2533408B1 (en) Power supply arrangement for single ended class D amplifier
US9467059B2 (en) Activation apparatus and method for activating a direct voltage converter
WO2012168983A1 (ja) 充電装置
JP2002165448A (ja) 双方向ｄｃ−ｄｃコンバータ
JP6840032B2 (ja) 絶縁型スイッチング電源
JP6742145B2 (ja) 双方向ｄｃ−ｄｃコンバータ、これを用いた電源システム及び当該電源システムを用いた自動車
Taraborrelli et al. Bidirectional dual active bridge converter using a tap changer for extended voltage ranges
JP2012239341A (ja) スイッチング電源装置
WO2018123552A1 (ja) スナバ回路、及びそれを用いた電力変換システム
JP2011091898A (ja) バッテリ充電器
JP5831275B2 (ja) 電力変換装置及びその駆動方法
JP6502088B2 (ja) 電源システム、車両及び電圧制御方法
KR20220094661A (ko) 인덕터 전류 감지 기반 절연형 dc-dc 컨버터
WO2019117240A1 (ja) 絶縁型スイッチング電源
JP6668056B2 (ja) 電力変換装置、これを用いた電源システム及び自動車
WO2017122579A1 (ja) 位相シフト方式フルブリッジ型電源回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11876146

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013539076

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11876146

Country of ref document: EP

Kind code of ref document: A1