JP6840032B2

JP6840032B2 - 絶縁型スイッチング電源

Info

Publication number: JP6840032B2
Application number: JP2017100677A
Authority: JP
Inventors: 羽田　正二; 正二羽田
Original assignee: NTN Corp
Current assignee: NTN Corp
Priority date: 2017-05-22
Filing date: 2017-05-22
Publication date: 2021-03-10
Anticipated expiration: 2037-05-22
Also published as: KR20180127903A; JP2018196306A; KR102482820B1; WO2018216401A1

Description

本発明は、絶縁型スイッチング電源に関する。

トランスを用いて入力側と出力側を絶縁する絶縁型スイッチング電源が知られている。入力が交流電圧の場合は、一般的には、ＡＣ／ＤＣ変換回路の後にＤＣ／ＤＣコンバータが配置されている（特許文献１〜５）。入力が直流電圧の場合は、直接ＤＣ／ＤＣコンバータに入力される。ＤＣ／ＤＣコンバータの代表的方式として、フライバック方式とフォワード方式がある。

特開平７−３１１５０号公報特開平８−３３１８６０号公報特開２００２−１０６３２号公報特開２００５−２１８２２４号公報特開２００７−３７２９７号公報

絶縁型スイッチング電源のフライバック方式では、スイッチング素子のオン期間にはトランスに磁気エネルギーが蓄積され、オフ期間にはそのエネルギーが放出される構成である。またフォワード方式では、スイッチング素子のオン期間に外付けチョークコイルに磁気エネルギーが蓄積され、オフ期間にはそのエネルギーが放出される構成である。これらの方式では、二次側の電力変換効率が十分とはいえなかった。

また絶縁型スイッチング電源では、スイッチング素子がオフした瞬間にトランスの一次側に発生する逆起電力及びサージ電圧に耐え得る高耐圧のスイッチング素子及びスナバ回路が必要であった。特にフォワード方式では、磁気リセットのためにもスナバ回路が必要であった。スナバ回路は、その処理容量が大きいほど電力損失も大きくなるという問題がある。

以上の問題点に鑑み本発明は、絶縁型スイッチング電源において、二次側の電力変換効率を向上させるとともに、一次側のスイッチング素子の耐圧及びスナバ回路の処理容量を低減させることを目的とする。

上記の目的を達成するべく、本発明は、以下の構成を提供する。なお、括弧内の符号は後述する図面中の符号であり、参考のために付するものである。

本発明の絶縁型スイッチング電源の一態様は、
（ａ）入力電圧が印加される第１入力端（1）及び第２入力端（2）と、
（ｂ）正極出力端（p）及び負極出力端（n）と、
（ｃ）一次コイル（N1）と二次コイル（N2）を具備し一次コイルの一端が前記第１入力端（1）に接続されたトランス（T）と、
（ｄ）前記一次コイル（N1）の他端と前記第２入力端（2）の間の電流路を導通又は遮断するように制御信号（Vg）によりオンオフ制御されるスイッチング素子（Q）と、
（ｅ）前記二次コイル（N2）の一端と前記負極出力端（n）の間に接続されたサブコンデンサ（C1）と、
（ｆ）前記負極出力端（n）に一端が接続されたチョークコイル（L）と、
（ｇ）前記二次コイル（N2）の他端と前記正極出力端（p）の間に接続され、該二次コイルから該正極出力端（p）へ流れる電流を導通させる第１整流要素（D1）と、
（ｈ）前記チョークコイル（L）の他端と前記二次コイル（N2）の他端の間に接続され、該チョークコイル（L）から該二次コイル（N2）へ流れる電流を導通させる第２整流要素（D2）と、
（ｉ）前記チョークコイル（L）の他端と前記二次コイル（N2）の一端の間に接続され、該チョークコイル（L）から前記サブコンデンサ（C1）又は該二次コイル（N2）へ流れる電流を導通させる第３整流要素（D3）と、
（ｊ）前記正極出力端（p）と前記負極出力端（n）の間に接続された平滑コンデンサ（C2）と、を有することを特徴とする。

本発明により、絶縁型スイッチング電源において、電力変換効率を向上させることができる。

図１は、本発明の絶縁型スイッチング電源の実施形態の回路構成例を概略的に示した図である。図２は、図１に示した回路構成のオン期間の電流の流れを概略的に示す図である。図３は、図１に示した回路構成の二次側におけるオン期間の電位関係を模式的に示した図である。図４は、図１に示した回路構成のオフ期間の電流の流れを概略的に示す図である。図５は、図１に示した回路構成の二次側におけるオフ期間の電位関係を模式的に示した図である。

以下、実施例を示した図面を参照しつつ、本発明による絶縁型スイッチング電源の実施形態について説明する。

（１）回路構成
図１は、本発明の絶縁型スイッチング電源（以下「スイッチング電源」と称する）の実施形態の回路構成の一例を概略的に示した図である。なお、以下では、直流電圧が入力されるＤＣ／ＤＣコンバータの場合を実施例として本発明を説明する。しかしながら、本発明のスイッチング電源は、電圧が一定の直流以外に、電圧が変動する矩形波又は交流等のどのような波形の電圧が入力されても同様に機能し、直流電圧を出力することができる電力変換装置である。

本発明のスイッチング電源は、入力側と出力側を電気的に絶縁する絶縁型である。このためにトランスＴを設けている。トランスＴは、基本的に１つの一次コイルＮ１と１つの二次コイルＮ２を具備する。

各コイルの巻き始端を黒丸で示している。本明細書でコイルについて「一端」と「他端」という場合は、「巻き始端」と「巻き終端」の組合せを意味する場合と、「巻き終端」と「巻き始端」の組合せを意味する場合のいずれも含むものとする。トランスＴは、一次コイルとＮ１と二次コイルＮ２の極性が、従来のフライバック方式と同じである。

入力電圧は、第１入力端１と第２入力端２の間に印加される。トランスＴの一次コイルＮ１の一端（本例では巻き始端）は、第１入力端１に接続されている。ここでは、第２入力端２が入力側基準電位端である。

トランスＴの二次側には、直流電圧が出力される正極出力端ｐと負極出力端ｎが設けられている。ここでは、負極出力端ｎが二次側基準電位端である。正極出力端ｐと負極出力端ｎの間に接続された負荷（図示せず）に出力電圧が印加され、出力電流が流れる。

トランスＴの一次コイルＮ１の他端（本例では巻き終端）には、スイッチング素子Ｑの一端が接続されている。スイッチング素子Ｑの他端は、第２入力端２に接続されている。スイッチング素子Ｑは制御端を具備し、制御端は、一次コイルＮ１の他端と第２入力端２の間の電流路を導通又は遮断するようにオンオフ制御される。

スイッチング素子Ｑの制御端は、制御信号Ｖｇにより制御される。制御信号Ｖｇは、例えば所定の周波数及びデューティ比のパルス波形をもつＰＷＭ信号である。図示の例では、スイッチング素子Ｑがｎチャネル形ＭＯＳＦＥＴ（以下「ＦＥＴＱ」と称する）であり、一端がドレイン、他端がソース、制御端がゲートである。この場合、制御信号Ｖｇは電圧信号である。

なお、ＦＥＴ以外のスイッチング素子として、例えばＩＧＢＴ又はバイポーラトランジスタを用いることもできる。

トランスＴの二次コイルＮ２の一端（本例では巻き始端）と負極出力端ｎの間には、１つのコンデンサ（以下「サブコンデンサと称する」）Ｃ１が接続されている。また、正極出力端ｐと負極出力端ｎの間には、平滑コンデンサＣ２が接続されている。

トランスＴの二次コイルＮ２の他端と正極出力端ｐの間には、第１整流要素Ｄ１が接続されている。第１整流要素Ｄ１は、順バイアスのとき二次コイルＮ２から正極出力端ｐへ流れる電流を導通させ、逆バイアスのときこの電流を遮断する向きに接続されている。第１整流要素Ｄ１が例えばダイオードである場合、ダイオードＤ１のアノードが二次コイルＮ２の他端に、カソードが正極出力端ｐに接続される。

トランスＴの二次側の回路は、チョークコイルＬを有する。チョークコイルＬの一端は、負極出力端ｎに接続されている。

そして、チョークコイルＬの他端とトランスＴの二次コイルＮ２の他端の間には、第２整流要素Ｄ２が接続されている。第２整流要素Ｄ２は、順バイアスのときチョークコイルＬの他端から二次コイルＮ２の他端へ流れる電流を導通させ、逆バイアスのときこの電流を遮断する向きに接続されている。第２整流要素Ｄ２が例えばダイオードである場合、ダイオードＤ２のアノードがチョークコイルＬの他端に、カソードが二次コイルＮ２の他端に接続される。

そして、チョークコイルＬの他端とトランスＴの二次コイルＮ２の一端の間には、第３整流要素Ｄ３が接続されている。第３整流要素Ｄ３は、順バイアスのときチョークコイルＬの他端から二次コイルＮ２の一端又はサブコンデンサＣ１へ流れる電流を導通させ、逆バイアスのときこの電流を遮断する向きに接続されている。第３整流要素Ｄ３が例えばダイオードである場合、ダイオードＤ３のアノードがチョークコイルＬの他端に、カソードが二次コイルＮ２の一端に接続される。

ダイオードＤ１、Ｄ２、Ｄ３は、順方向電圧降下が小さくかつ高速動作を行うものが好適である。なお、ダイオード以外の整流要素の例としては、同等の整流機能を有する他の素子又は回路を用いることができる。

図示しないが、制御信号Ｖｇを発生する制御部を有することが好ましい。一例として、制御部は、入力電圧及び出力電圧を検出し、検出した入力電圧と出力電圧に基づいて、制御信号Ｖｇのデューティ比を決定し、それに基づいて制御信号Ｖｇを生成する。制御部の主要部として、ＰＷＭＩＣを用いることができる。

（２）動作説明
図２〜図５を参照して、図１に示した回路構成の動作を説明する。なお、本回路の始動時及び停止時の過渡的動作は例外とし、本回路が定常状態にある場合の動作について説明する。

（２−１）オン期間における一次側及び二次側の動作の詳細
図２は、図１に示した回路構成におけるオン期間の電流の流れ（矢印付き点線）を概略的に示している。

［オン期間：一次側］
トランス一次側では、オン期間に制御信号Ｖｇがオンになると、ＦＥＴＱがオンとなり電流路が導通する。トランスＴの一次コイルＮ１には、入力電圧による入力電流ｉ1が以下の経路で流れる。
・入力電流ｉ1：第１入力端１→トランス一次コイルＮ１→ＦＥＴＱ→第２入力端２

［オン期間：二次側］
図２では、説明の便宜上、トランスＴの二次コイルＮ２の他端をａ点とし、二次コイルＮ２の一端をｂ点とする。さらに、チョークコイルＬの他端をｄ点とし、正極出力端ｐをｃ点とし、負極出力端ｎをｅ点とする。

図３は、オン期間におけるトランス二次側のａ点〜ｅ点の電位関係を模式的に示した図である。図３も参照しつつ、オン期間のトランス二次側の動作を説明する。定常状態では、サブコンデンサＣ１及び平滑コンデンサＣ２は、リップル的な変動を除いてほぼ一定の両端電圧Ｖc1、Ｖc2でそれぞれ充電されている。

一次コイルＮ１に入力電流ｉ1が流れることにより、二次コイルＮ２に起電力Ｖn2が生じる（本明細書における「起電力」及び「逆起電力」は電圧の意味で用いる）。図３の電位関係図に示すように、起電力Ｖn2は、ｂ点側が高電位、ａ点側が低電位の向きである。ダイオードＤ１は、ａ点電位とｃ点電位の関係により逆バイアスとなるため電流は流れない。負荷に対しては、平滑コンデンサＣ２からの放電電流が供給される。

起電力Ｖn2によりｂ点電位がサブコンデンサＣ１の一端の電位を超えると、電流ｉ2が以下の経路で流れる。
・電流ｉ2：トランス二次コイルｂ点→サブコンデンサＣ１→チョークコイルＬ→ダイオードＤ２→トランス二次コイルａ点

チョークコイルＬに電流ｉ2が流れることによりチョークコイルＬ２に起電力Ｖ_Ｌが生じ、ｄ点電位は負極出力端ｎのｅ点より低電位となる。ダイオードＤ２が導通するので、トランス二次コイルａ点は、ｄ点電位と同電位となる。ダイオードＤ３は、ｂ点電位とｄ点電位の関係により逆バイアスとなるため電流は流れない。

オン期間に二次側に流れる電流ｉ2は、サブコンデンサＣ１を充電する向きに流れる。これにより、サブコンデンサＣ１に電気エネルギーが蓄積される。加えて、この電流ｉ2がチョークコイルＬを励磁することにより、チョークコイルＬに磁気エネルギーが蓄積される。

通常のフォワード方式では、オン期間に外付けチョークコイルに磁気エネルギーが蓄積され、通常のフライバック方式では、オン期間にトランスに磁気エネルギーが蓄積される。これに対し、本回路では、オン期間にサブコンデンサＣ１に電気エネルギーが蓄積されるとともに、チョークコイルＬに磁気エネルギーが蓄積される。これにより、本回路では、電力変換効率を向上させることができる。

本回路では、オン期間にトランスＴに磁気エネルギーが蓄積される度合いが少ないので、磁気リセットのためのスナバ回路の処理容量を低減できる。

（２−２）オフ期間における一次側及び二次側の動作の詳細
図４は、図１の回路構成におけるオフ期間の電流の流れ（矢印付き点線）を概略的に示す図である。

［オフ期間：一次側］
トランス一次側では、制御信号Ｖｇがオフになると、ＦＥＴＱもオフとなりスイッチが開く。トランスＴの一次コイルＮ１の電流路は遮断され、電流が零となる。これによりトランスＴの一次コイルＮ１及び二次コイルＮ２にそれぞれ逆起電力が生じる。

［オフ期間：二次側］
図５は、オフ期間におけるトランス二次側のａ点〜ｅ点の電位関係を模式的に示した図である。図５も参照しつつ、オフ期間の二次側の動作を説明する。

トランスＴの二次コイルＮ２に生じる逆起電力Ｖn2は、図５の電位関係図に示すように、ｂ点側が低電位、ａ点側が高電位の向きである。ａ点電位が平滑コンデンサＣ２の一端（正極出力端ｐ）の電位であるｃ点電位を超えると、ダイオードＤ１が順バイアスとなり、電流ｉ21が以下の経路で流れる。
・電流ｉ21：トランス二次コイルａ点→ダイオードＤ１→負荷（又は平滑コンデンサＣ２）→サブコンデンサＣ１→トランス二次コイルｂ点

さらに、チョークコイルＬはオン期間の電流を維持するように逆起電力Ｖ_Ｌが発生する。この逆起電力Ｖ_Ｌは、ｄ点が高電位、ｅ点が低電位の向きである。この逆起電力Ｖ_Ｌが、サブコンデンサＣ１の一端電位を超えるとダイオードＤ３が導通し、電流ｉ22及びｉ23が以下の経路で流れる。
・電流ｉ22：チョークコイルＬ→ダイオードＤ３→サブコンデンサＣ１
・電流ｉ23：チョークコイルＬ→ダイオードＤ３→トランス二次コイル→ダイオードＤ１→負荷（又は平滑コンデンサＣ２）

ダイオードＤ２は、ａ点電位とｄ点電位の関係により逆バイアスとなるため電流は流れない。

オフ期間の電流ｉ21は、オン期間にサブコンデンサＣ１に蓄積された電気エネルギーを放出する放電電流であり、負荷へ供給されるか又は平滑コンデンサＣ２を充電する。一方、オフ期間の電流ｉ22及び電流ｉ23は、オン期間にチョークコイルＬに蓄積された磁気エネルギーを放出するものである。電流ｉ22はサブコンデンサＣ１を充電する向きに流れ、サブコンデンサＣ１が放電により失う電気エネルギーを補う。また、電流ｉ23は、電流ｉ21とともに負荷へ供給されるか又は平滑コンデンサＣ２を充電する。このように、オン期間にチョークコイルＬに蓄積された磁気エネルギーは、オフ期間に電気エネルギーに変換される。

オフ期間にトランスＴの二次コイルＮ２に生じる逆起電力Ｖn2は、オン期間にサブコンデンサＣ１に充電された電圧ＶC1により抑圧される。すなわち、逆起電力Ｖn2は、サブコンデンサＣ１が無い場合に二次コイルＮ２に生じる逆起電力に比べて電圧ＶC1の分だけ小さくなる。この結果、ＦＥＴＱがオフした瞬間にトランスＴの一次コイルＮ１に生じる逆起電力（サージ電圧も含む）も小さくなるため、一次側のＦＥＴＱに要求される耐圧を低減することができる。また、サージ電圧を抑制するためのスナバ回路の処理容量も低減することができる。

（２−３）動作及び効果のまとめ
本発明のスイッチング電源は、オン期間には、トランス二次側においてサブコンデンサに電気エネルギーを蓄積するとともに、チョークコイルに磁気エネルギーを蓄積するように機能する。さらに、オフ期間には、サブコンデンサから電気エネルギーを放出して負荷に供給するとともに、チョークコイルの磁気エネルギーによりサブコンデンサの電気エネルギーを補充するように機能する。これにより二次側の電力変換効率が向上する。

二次側のチョークコイルは、オン期間もオフ期間もサブコンデンサの充電に寄与することになるので、フォワード方式の外付けチョークコイルに比べてチョークコイルの利用効率が向上する。

サブコンデンサの両端電圧によって、スイッチング素子がオフした瞬間に一次コイルに生じる逆起電力やサージ電圧が抑制されることから、スイッチング素子の耐圧を低減することができる。加えて、過電圧抑制用のスナバ回路の処理容量も低減できるので、電力損失が低減される。

１第１入力端
２第２入力端（入力側基準端）
ｐ正極出力端
ｎ負極出力端（出力側基準電位）
Ｔトランス
Ｎ１一次コイル
Ｎ２二次コイル
Ｑスイッチング素子（ＦＥＴ）
Ｄ１、Ｄ２、Ｄ３整流要素（ダイオード）
Ｃ１サブコンデンサ
Ｃ２平滑コンデンサ
Ｌチョークコイル

Claims

（ａ）入力電圧が印加される第１入力端（1）及び第２入力端（2）と、
（ｂ）正極出力端（p）及び負極出力端（n）と、
（ｃ）一次コイル（N1）と二次コイル（N2）を具備し一次コイルの一端が前記第１入力端（1）に接続されたトランス（T）と、
（ｄ）前記一次コイル（N1）の他端と前記第２入力端（2）の間の電流路を導通又は遮断するように制御信号（Vg）によりオンオフ制御されるスイッチング素子（Q）と、
（ｅ）前記二次コイル（N2）の一端と前記負極出力端（n）の間に接続されたサブコンデンサ（C1）と、
（ｆ）前記負極出力端（n）に一端が接続されたチョークコイル（L）と、
（ｇ）前記二次コイル（N2）の他端と前記正極出力端（p）の間に接続され、該二次コイルから該正極出力端（p）へ流れる電流を導通させる第１整流要素（D1）と、
（ｈ）前記チョークコイル（L）の他端と前記二次コイル（N2）の他端の間に接続され、該チョークコイル（L）から該二次コイル（N2）へ流れる電流を導通させる第２整流要素（D2）と、
（ｉ）前記チョークコイル（L）の他端と前記二次コイル（N2）の一端の間に接続され、該チョークコイル（L）から前記サブコンデンサ（C1）又は該二次コイル（N2）へ流れる電流を導通させる第３整流要素（D3）と、
（ｊ）前記正極出力端（p）と前記負極出力端（n）の間に接続された平滑コンデンサ（C2）と、を有することを特徴とする
絶縁型スイッチング電源。