WO2012164794A1 - スルーモード付き低雑音増幅器 - Google Patents

スルーモード付き低雑音増幅器 Download PDF

Info

Publication number
WO2012164794A1
WO2012164794A1 PCT/JP2012/001635 JP2012001635W WO2012164794A1 WO 2012164794 A1 WO2012164794 A1 WO 2012164794A1 JP 2012001635 W JP2012001635 W JP 2012001635W WO 2012164794 A1 WO2012164794 A1 WO 2012164794A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
transistor
mode
withstand voltage
noise amplifier
Prior art date
Application number
PCT/JP2012/001635
Other languages
English (en)
French (fr)
Inventor
野崎　雄介
廣行 小浜
勝 福泉
岡本　直樹
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2012552592A priority Critical patent/JP5879547B2/ja
Publication of WO2012164794A1 publication Critical patent/WO2012164794A1/ja
Priority to US13/758,420 priority patent/US8648656B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/15—Indexing scheme relating to amplifiers the supply or bias voltage or current at the drain side of a FET being continuously controlled by a controlling signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/27—A biasing circuit node being switched in an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Definitions

  • a low noise amplifier is arranged at the first stage of a receiver in a wireless communication device (for example, a mobile phone).
  • a wireless communication device for example, a mobile phone.
  • the wireless communication device and the base station are far away (in the case of a weak signal)
  • the low noise amplifier is required to have low noise and high gain characteristics.
  • the wireless communication device and the base station are close (in the case of a large signal)
  • the low noise amplifier is required to have low distortion characteristics and low gain characteristics.
  • the intensity of the received signal varies greatly depending on the distance between the base station and the mobile station, so that a wide dynamic range is required for the receiver.
  • a gain control function is essential for the low-noise amplifier in the reception front end.
  • the miniaturized process In recent years, low power consumption, miniaturization, and cost reduction of wireless communication devices have progressed, and a low-noise amplifier often uses a miniaturized process.
  • the miniaturized process When the miniaturized process is used, there are advantages that the gain of the transistor alone is high and noise is low, but there is a disadvantage that the withstand voltage characteristic of the transistor is lowered.
  • the miniaturized process In order to prevent a transistor from having a voltage higher than the breakdown voltage between the drain and gate, between the gate and source, and between the drain and source (hereinafter referred to as the breakdown voltage between terminals), the miniaturized process has a breakdown voltage characteristic. In some cases, a high transistor is separately prepared. However, when a plurality of types of transistors having different breakdown voltages are prepared, the cost of the manufacturing process and the lead time increase.
  • the transistor 51 when operating in an amplifier mode that requires low noise characteristics and high gain characteristics, the transistor 51 has a gain. It is considered to use a low-breakdown-voltage transistor with high noise and low noise.
  • a voltage of 0 V is applied to the gate of the high-frequency switch 60.
  • the voltage difference applied between the gate and source of the high-frequency switch 60 becomes equal to the power supply voltage, so that a transistor having a terminal breakdown voltage lower than the power supply voltage cannot be used. Therefore, a transistor having a terminal breakdown voltage equal to or higher than the power supply voltage is used. That is, the transistor 51 and the high-frequency switch 60 require a plurality of types of transistors having different inter-terminal breakdown voltages, which increases the manufacturing process cost and lead time.
  • a low noise amplifier with a through mode is a low noise amplifier with a through mode having an amplifier mode for amplifying an input signal and a through mode for passing the input signal.
  • a noise amplifier having a gate connected to an input terminal, a source grounded transistor, a cascode connection to the source grounded transistor, a drain connected to an output terminal, and a gate of the gate grounded transistor
  • a bias circuit connected, a load impedance element connected to a drain of the grounded gate transistor, a switching transistor connected between the load impedance element and a power source, a gate of the switching transistor, and a mode signal are input.
  • the level shifter is equal to or greater than a difference between the power supply voltage and the lowest withstand voltage among the first withstand voltage, the second withstand voltage, and the third withstand voltage, and the power supply voltage and the switching transistor are turned on. And a voltage that is equal to or less than a difference between the gate-source voltage and the voltage that turns off the switching transistor in the through mode, and is configured to output the first breakdown voltage and the second voltage.
  • the transistor may be configured such that at least one of the breakdown voltage and the third breakdown voltage is equal to or lower than the power supply voltage.
  • a low-noise amplifier with a through mode can be configured with only a transistor having an inter-terminal withstand voltage lower than the power supply voltage.
  • the bias circuit is equal to or greater than a difference between the power supply voltage and the lowest withstand voltage among the first withstand voltage, the second withstand voltage, and the third withstand voltage, and the first withstand voltage, the second withstand voltage, And a voltage that is equal to or lower than the lowest withstand voltage among the third withstand voltages, and at least one of the first withstand voltage, the second withstand voltage, and the third withstand voltage is a power supply voltage.
  • You may comprise with the following transistors. According to this configuration, it is possible to prevent a voltage higher than the withstand voltage between the terminals of the common source transistor and the common gate transistor from being applied.
  • a noise amplifier can be constructed.
  • the bias circuit is configured to output a voltage equal to or lower than the lowest withstand voltage among the first withstand voltage, the second withstand voltage, and the third withstand voltage in the through mode, and the first circuit ,
  • the second breakdown voltage, and the third breakdown voltage may be formed of a transistor having a power supply voltage or less. According to this configuration, it is possible to prevent a voltage higher than the withstand voltage between the terminals of the common source transistor and the common gate transistor from being applied.
  • a noise amplifier can be constructed.
  • the load impedance element may be a resonance circuit including an inductor and a capacitor connected in parallel to each other. According to this configuration, a high gain can be obtained at a specific frequency by using a resonance circuit configured by parallel connection of an inductor and a capacitor.
  • a switch parallel impedance element may be connected between the drain and source of the switching transistor. According to this configuration, good pass characteristics can be obtained by adjusting the output impedance in the through mode.
  • a source impedance element may be connected between the source of the common source transistor and the ground. According to this configuration, the distortion characteristic can be improved by changing the source voltage with respect to the input signal.
  • the source impedance element may be an inductor. According to this configuration, the return loss of the input can be reduced by using the inductor.
  • the through-pass circuit may include a transistor switch that outputs a signal input from the drain or source from the source or drain, and is turned off in the amplifier mode and turned on in the through mode by the mode signal input to the gate. According to this configuration, good pass characteristics can be obtained in the through mode.
  • the through-pass circuit may be configured by connecting the transistor switches in a plurality of stages in series. According to this configuration, it is possible to increase the isolation of the through-pass circuit in the amplifier mode and to prevent a voltage exceeding the inter-terminal breakdown voltage from being applied to each terminal of the transistor switch.
  • a cascode transistor composed of one or more grounded gate transistors connected in cascode between the grounded source transistor and the grounded gate transistor may be provided, and a cascode bias circuit connected to the gate of each cascode transistor.
  • a low-noise amplifier with a through mode can be configured with only a transistor having a terminal breakdown voltage lower than the power supply voltage even when the power supply voltage is twice or more the lowest breakdown voltage among the terminal breakdown voltages of the transistors.
  • a low noise amplifier with through mode is a low noise amplifier with through mode having an amplifier mode for amplifying an input signal and a through mode for allowing the input signal to pass therethrough.
  • a grounded emitter transistor having a base connected to the input terminal, a cascode connected to the grounded emitter transistor, a grounded base transistor having a collector connected to the output terminal, and a bias circuit connected to the base of the grounded base transistor
  • a load impedance element connected to a collector of the grounded base transistor, a switching transistor connected between the load impedance element and a power source, a mode control terminal to which the base of the switching transistor and a mode signal are input Connected between And a through-pass circuit that is connected between the input terminal and the output terminal, and is turned off when the switching transistor is turned on and turned off when the switching transistor is turned on according to the mode signal.
  • a first breakdown voltage that is a collector-base breakdown voltage, a second breakdown voltage that is a base-emitter breakdown voltage, and a collector-emitter breakdown voltage of each of the grounded emitter transistor, the grounded base transistor, and the switching transistor. At least one of the third breakdown voltage is equal to or lower than the voltage of the power supply (hereinafter referred to as power supply voltage).
  • the bias circuit is equal to or greater than a difference between the power supply voltage and the lowest withstand voltage among the first withstand voltage, the second withstand voltage, and the third withstand voltage, and the first withstand voltage, the second withstand voltage, And a voltage that is equal to or lower than the lowest withstand voltage among the third withstand voltages, and at least one of the first withstand voltage, the second withstand voltage, and the third withstand voltage is a power supply voltage.
  • You may comprise with the following transistors. According to this configuration, it is possible to prevent a voltage higher than the withstand voltage between the terminals of the common source transistor and the common gate transistor from being applied.
  • a noise amplifier can be constructed.
  • the bias circuit is configured to output a voltage equal to or lower than the lowest withstand voltage among the first withstand voltage, the second withstand voltage, and the third withstand voltage in the through mode, and the first circuit ,
  • the second breakdown voltage, and the third breakdown voltage may be formed of a transistor having a power supply voltage or less. According to this configuration, it is possible to prevent a voltage higher than the withstand voltage between the terminals of the common source transistor and the common gate transistor from being applied.
  • a noise amplifier can be constructed.
  • the emitter impedance element may be an inductor. According to this configuration, the return loss of the input can be reduced by using the inductor.
  • a low noise amplifier can be constructed.
  • FIG. 4B is a circuit diagram showing an example of a through-pass circuit in the low-noise amplifier with through mode according to the first exemplary embodiment of the present invention.
  • FIG. 5 is a circuit diagram showing an example of the configuration of the low-noise amplifier with through mode according to the second embodiment of the present invention.
  • FIG. 6 is a circuit diagram showing an example of the configuration of the low-noise amplifier with through mode according to the third embodiment of the present invention.
  • FIG. 7 is a circuit diagram showing a configuration of a conventional low noise amplifier with through mode.
  • FIG. 8 is a circuit diagram showing a configuration of a low noise amplifier with through mode to which a DC / DC converter is added.
  • a transistor is used.
  • transistor either a field effect transistor or a bipolar transistor may be used.
  • a configuration using a MOSFET among field effect transistors is illustrated.
  • a MISFET, MESFET, or the like may be used as the field effect transistor.
  • an N-channel MOSFET and a P-channel MOSFET may be replaced with each other.
  • a terminal name and another terminal name are connected by “-” and expressed as “between gate and source”.
  • source grounded transistor means a transistor constituting a so-called source grounded circuit.
  • the source of this transistor may be directly grounded or may be grounded via an impedance element (including a resistance element).
  • Grounded transistor means a transistor constituting a so-called grounded gate circuit. The gate of this transistor may be directly grounded or may be grounded via an impedance element (including a resistance element).
  • All the transistors constituting the low-noise amplifier with through mode shown in FIG. 1 are transistors whose inter-terminal breakdown voltage is lower than the power supply voltage (for example, 3.3 V) (for example, transistors whose inter-terminal breakdown voltage is 2.8 V).
  • the bias circuit 105 determines the voltage of the output terminal 204 by the primary side transistor 202 and the secondary side transistor 203 that constitute the current mirror circuit that turns back the current from the current source 201, and the mirrored current.
  • a switching transistor 207 connected between the power supply VDD and the resistor 205 and having a gate connected to the control terminal 206, a gate of the primary side transistor 202 and a gate of the secondary side transistor 203 of the mirror circuit
  • the switching transistor 209 connected between the ground and the control terminal 208 connected to the gate; the switching transistor 210 connected between the output terminal 204 and the bias power supply 212; and the gate of the switching transistor 210 and the control terminal 208 Connected between A converter 211, and is composed of.
  • a control signal for example, 2.5 V
  • the through-pass circuit 110 is turned on.
  • the gate of the common source transistor 102 of the cascode amplifier circuit is turned off because the DC voltage is dropped to the ground.
  • bias circuit in FIG. 2 and the circuit shown by the level shifter in FIG. 3 are merely examples, and the transistors used in the circuit are configured only by transistors whose inter-terminal breakdown voltage is equal to or lower than the power supply voltage. Any other circuit may be used as long as it can receive a control signal in a range in which a voltage exceeding 1 is not applied and output a desired voltage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

　各端子間の耐圧が電源電圧よりも低いトランジスタのみを用いて、各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができるスルーモード付き低雑音増幅器を提供する。スルーモード付き低雑音増幅器は、ソース接地トランジスタ(102)とゲート接地トランジスタ(104)とがカスコード接続され、ゲート接地トランジスタ(104)のドレインと電源との間に負荷インピーダンス素子(106)とスイッチングトランジスタ(107)とが直列接続され、入力端子(101)と出力端子(103)との間にスルーパス回路(110)が接続されて構成されている。バイアス回路(105)によりゲート接地トランジスタ(104)のゲート電圧を調整し、レベルシフタ(109)によりモード制御端子(108)の電圧を変換しスイッチングトランジスタ(107)のゲート電圧を制御することで、各端子間の耐圧が電源電圧以下のトランジスタのみを用いた場合において、各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができる。

Description

スルーモード付き低雑音増幅器
　本発明は、電源電圧よりも耐圧の低いトランジスタのみを用いて構成された、スルーモード付き低雑音増幅器に関するものである。
　無線通信機器（例えば、携帯電話）における受信機の初段には、低雑音増幅器が配置される。無線通信機器と基地局が遠い場合（微弱信号の場合）、低雑音増幅器には、低雑音性および高利得特性が要求される。また、無線通信機器と基地局が近い場合（大信号の場合）、低雑音増幅器には、低歪み特性および低利得特性が要求される。特に移動体通信においては、基地局と移動局との距離応じて受信信号の強度が大きく変化するため、受信機には広いダイナミックレンジが必要となる。その結果、受信フロントエンド部の低雑音増幅器には利得制御機能が必須である。
　従来例１（例えば、特許文献１を参照）として、外部から入力された高周波信号を高利得で増幅する第一の増幅器（アンプモード）と、外部からの入力された高周波信号を低利得で通過させる第二の増幅器（スルーモード）とを備えた高周波可変利得増幅器が知られている。
　従来例１における高周波可変利得増幅器を、図７を参照して説明する。
　図７において、第一の増幅器（アンプモード）は、トランジスタ５１とトランジスタ５０のカスコード接続とインピーダンス素子６と負荷インピーダンス素子５からなるカスコード増幅器である。また、第二の増幅器（スルーモード）は、高周波スイッチ６２とインピーダンス素子９の直列接続からなるスルーパス増幅器である。
この高周波可変利得増幅器を第一の増幅器（アンプモード）として機能させる場合、高周波スイッチ６０をオン、高周波スイッチ６２をオフにする。受信信号は、入力端子Ｐ１０より入力され、トランジスタ５１のベースに入り、トランジスタ５０を通過し、インピーダンス素子７およびインピーダンス素子８を通過し出力端子Ｐ１２から出力される。この場合の増幅率は、インピーダンス素子６とインピーダンス素子５で決定される。
　一方、この高周波可変利得増幅器を第二の増幅器（スルーモード）として機能させる場合には、高周波スイッチ６０をオフ、高周波スイッチ６２をオンにする。受信信号は、入力端子Ｐ１０より高周波スイッチ６２のソース側に入力され、その後、高周波スイッチ６２のドレイン側から出力され、インピーダンス素子９を通過する。このとき負荷インピーダンス素子５と出力インピーダンス素子７間の信号経路は高周波スイッチ６０により切断された状態となるため、インピーダンス素子９を通過した高周波信号はインピーダンス素子７の方向へ漏洩することなく、インピーダンス素子８を通過し出力端子Ｐ１２に出力される。
特開２００７－１５８９７５号公報
　近年、無線通信機器の低消費電力化、小型化、低価格化が進んでおり、低雑音増幅器も微細化されたプロセスが使用されるケースが多い。微細化されたプロセスを用いると、トランジスタ単体の利得が高く、雑音が低いという長所がある反面、トランジスタの耐圧特性が低下するという短所がある。トランジスタにドレイン－ゲート間、ゲート－ソース間、ドレイン－ソース間の耐圧（以降、端子間耐圧という表現を用いる）以上の電圧がかかる事を防ぐため、微細化されたプロセスには、耐圧特性が高いトランジスタが別途用意される場合もあるが、耐圧が違うトランジスタを複数種類用意する場合は、製造工程のコスト並びにリードタイムが増加する。
　従来例１（例えば、特許文献１を参照）に微細化されたプロセスで適用する場合について考えると、低雑音特性および高利得特性が必要とされるアンプモードで動作させる場合、トランジスタ５１は、利得が高くて雑音が低い、低耐圧のトランジスタを使用すると考えられる。また、高周波スイッチ６０をオンするためには、一般的に高周波スイッチ６０のゲートに０Ｖの電圧が印加されると考えられる。この場合、高周波スイッチ６０のゲート－ソース間にかかる電圧差が、電源電圧と等しくなるため、電源電圧よりも端子間耐圧が低いトランジスタは使用できない。よって、電源電圧と同等もしくはそれ以上の端子間耐圧をもつトランジスタが使用される。すなわち、トランジスタ５１と高周波スイッチ６０では、端子間耐圧が違う複数種類のトランジスタが必要となるため、製造工程のコスト並びにリードタイムが増加してしまうという問題がある。
　この問題を解決する方法として、ＤＣ／ＤＣコンバータまたはレギュレータなどを用いて、電源電圧よりも端子間耐圧が低いトランジスタのみを使用する方法がある。
この方法を図８を用いて説明する。なお、図７にて説明した部材に対応する部材には同一符号を付して説明は省略する。
図８に示すように、電源と負荷インピーダンス素子５の間にＤＣ／ＤＣコンバータ７０を挿入する。ＤＣ／ＤＣコンバータ７０により電源電圧をトランジスタの端子間耐圧以下に変換することで、各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができる。しかし、この方法の場合は、第一の増幅器（アンプモード）の負荷側にＤＣ／ＤＣコンバータ７０がぶら下がった形となるため、負荷側に、ＤＣ／ＤＣコンバータ７０に起因する容量成分などが追加され、その影響により高周波特性が劣化してしまう。その結果、ＤＣ／ＤＣコンバータ使用前と同等の特性を確保するために、電流を増加する等の対策が必要となり、消費電力が増加してしまう。また、ＤＣ／ＤＣコンバータを追加で必要とするため面積が増大し、小型化も実現できない。
　本発明は、上記従来の問題点を解決するもので、トランジスタの端子間耐圧が、電源電圧以下のトランジスタのみを用いて回路を構成しつつ、トランジスタの各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができるスルーモード付き低雑音増幅器を提供することを目的とする。
　上記課題を解決するために、本発明のある形態に係るスルーモード付き低雑音増幅器は、入力された信号を増幅するアンプモードと入力された信号を通過させるスルーモードとを備えたスルーモード付き低雑音増幅器であって、ゲートが入力端子に接続されたソース接地トランジスタと、前記ソース接地トランジスタにカスコード接続されるとともに、ドレインが出力端子に接続されたゲート接地トランジスタと、前記ゲート接地トランジスタのゲートに接続されたバイアス回路と、前記ゲート接地トランジスタのドレインに接続された負荷インピーダンス素子と、前記負荷インピーダンス素子と電源との間に接続されたスイッチングトランジスタと、前記スイッチングトランジスタのゲートとモード信号が入力されるモード制御端子との間に接続されたレベルシフタと、前記入力端子と前記出力端子との間に接続され、前記モード信号に応じて、前記スイッチングトランジスタがオンする場合にオフし且つ前記スイッチングトランジスタがオンする場合にオフするスルーパス回路と、を備え、前記ソース接地トランジスタ、前記ゲート接地トランジスタ、および前記スイッチングトランジスタのそれぞれのドレイン－ゲート間耐圧である第１の耐圧、ゲート－ソース間耐圧である第２の耐圧、およびドレイン－ソース間耐圧である第３の耐圧の少なくとも１つが前記電源の電圧（以下、電源電圧）以下である。
　この構成によれば、端子間耐圧が電源電圧より低いトランジスタのみで、各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができるスルーモード付き低雑音増幅器が構成できる。
　前記レベルシフタは、アンプモード時に、前記電源電圧と、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧との差分以上且つ前記電源電圧と前記スイッチングトランジスタがオンするゲート－ソース間電圧との差分以下である電圧を出力し且つスルーモード時に前記スイッチングトランジスタがオフするような電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが前記電源電圧以下であるトランジスタで構成されてもよい。この構成によれば、前記スイッチングトランジスタの各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができ、端子間耐圧が電源電圧より低いトランジスタのみでスルーモード付き低雑音増幅器が構成できる。
　前記バイアス回路は、前記電源電圧と、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧との差分以上且つ前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが電源電圧以下であるトランジスタで構成されてもよい。この構成によれば、前記ソース接地トランジスタおよび前記ゲート接地トランジスタの各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができ、端子間耐圧が電源電圧より低いトランジスタのみでスルーモード付き低雑音増幅器が構成できる。
　前記バイアス回路は、スルーモード時に、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが電源電圧以下であるトランジスタで構成されてもよい。この構成によれば、前記ソース接地トランジスタおよび前記ゲート接地トランジスタの各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができ、端子間耐圧が電源電圧より低いトランジスタのみでスルーモード付き低雑音増幅器が構成できる。
　前記負荷インピーダンス素子は、互いに並列に接続されたインダクタとコンデンサとによって構成される共振回路であってもよい。この構成によれば、インダクタとコンデンサの並列接続により構成される共振回路を用いることで、特定の周波数で高い利得を得ることができる。
　前記スイッチングトランジスタのドレインとソースとの間にスイッチ並列インピーダンス素子が接続されていてもよい。この構成によれば、スルーモード時の出力インピーダンスを調整することにより、良好な通過特性を得ることができる。
　前記スイッチ並列インピーダンス素子は、抵抗であってもよい。この構成によれば、抵抗を用いることで、小面積で出力インピーダンスを調整することができる。
　前記ソース接地トランジスタのソースとグランドとの間にソースインピーダンス素子が接続されていてもよい。この構成によれば、入力信号に対してソース電圧が変動することにより、歪特性を改善することができる。
　前記ソースインピーダンス素子は、インダンクタであってもよい。この構成によれば、インダクタを用いることで、入力のリターンロスを小さくすることができる。
　前記スルーパス回路は、ドレインまたはソースから入力された信号をソースまたはドレインから出力し、ゲートへ入力される前記モード信号によりアンプモード時にオフするとともにスルーモード時にオンするトランジスタスイッチを備えてもよい。この構成によれば、スルーモード時に良好な通過特性を得ることができる。
　前記スルーパス回路は、前記トランジスタスイッチを複数段直列接続して構成されてもよい。この構成によれば、アンプモード時にスルーパス回路のアイソレーションを高めるとともに、トランジスタスイッチの各端子に端子間耐圧以上の電圧がかかる事を防ぐことができる。
　前記ソース接地トランジスタと前記ゲート接地トランジスタとの間にカスコード接続された１以上のゲート接地トランジスタからなるカスコードトランジスタとそれぞれのカスコードトランジスタのゲートに接続されたカスコードバイアス回路とを備えてもよい。この構成によれば、電源電圧がトランジスタの端子間耐圧のうち最も低い耐圧の２倍以上の場合においても端子間耐圧が電源電圧より低いトランジスタのみでスルーモード付き低雑音増幅器が構成できる。
　また、本発明の他の形態に係るスルーモード付き低雑音増幅器は、入力された信号を増幅するアンプモードと入力された信号を通過させるスルーモードとを備えたスルーモード付き低雑音増幅器であって、ベースが入力端子に接続されたエミッタ接地トランジスタと、前記エミッタ接地トランジスタにカスコード接続されるとともに、コレクタが出力端子に接続されたベース接地トランジスタと、前記ベース接地トランジスタのベースに接続されたバイアス回路と、前記ベース接地トランジスタのコレクタに接続された負荷インピーダンス素子と、前記負荷インピーダンス素子と電源との間に接続されたスイッチングトランジスタと、前記スイッチングトランジスタのベースとモード信号が入力されるモード制御端子との間に接続されたレベルシフタと、前記入力端子と前記出力端子との間に接続され、前記モード信号に応じて、前記スイッチングトランジスタがオンする場合にオフし且つ前記スイッチングトランジスタがオンする場合にオフするスルーパス回路と、を備え、前記エミッタ接地トランジスタ、前記ベース接地トランジスタ、および前記スイッチングトランジスタのそれぞれのコレクタ－ベース間耐圧である第１の耐圧、ベース－エミッタ間耐圧である第２の耐圧、およびコレクタ－エミッタ間耐圧である第３の耐圧の少なくとも１つが前記電源の電圧（以下、電源電圧）以下である。
　この構成によれば、端子間耐圧が電源電圧より低いトランジスタのみで、各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができるスルーモード付き低雑音増幅器が構成できる。
　前記レベルシフタは、アンプモード時に、前記電源電圧と、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧との差分以上且つ前記電源電圧と前記スイッチングトランジスタがオンするベース－エミッタ間電圧との差分以下である電圧を出力し且つスルーモード時に前記スイッチングトランジスタがオフするような電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが前記電源電圧以下であるトランジスタで構成されてもよい。この構成によれば、前記スイッチングトランジスタの各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができ、端子間耐圧が電源電圧より低いトランジスタのみでスルーモード付き低雑音増幅器が構成できる。
　前記バイアス回路は、前記電源電圧と、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧との差分以上且つ前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが電源電圧以下であるトランジスタで構成されてもよい。この構成によれば、前記ソース接地トランジスタおよび前記ゲート接地トランジスタの各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができ、端子間耐圧が電源電圧より低いトランジスタのみでスルーモード付き低雑音増幅器が構成できる。
　前記バイアス回路は、スルーモード時に、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが電源電圧以下であるトランジスタで構成されてもよい。この構成によれば、前記ソース接地トランジスタおよび前記ゲート接地トランジスタの各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができ、端子間耐圧が電源電圧より低いトランジスタのみでスルーモード付き低雑音増幅器が構成できる。
　前記負荷インピーダンス素子は、互いに並列に接続されたインダクタとコンデンサとによって構成される共振回路であってもよい。この構成によれば、インダクタとコンデンサの並列接続により構成される共振回路を用いることで、特定の周波数で高い利得を得ることができる。
　前記スイッチングトランジスタのコレクタとエミッタとの間にスイッチ並列インピーダンス素子が接続されてもよい。この構成によれば、スルーモード時の出力インピーダンスを調整することにより、良好な通過特性を得ることができる。
　前記スイッチ並列インピーダンス素子は、抵抗であってもよい。この構成によれば、抵抗を用いることで、小面積で出力インピーダンスを調整することができる。
　前記エミッタ接地トランジスタのエミッタとグランドとの間にエミッタインピーダンス素子が接続されてもよい。この構成によれば、入力信号に対してエミッタ電圧が変動することにより、歪特性を改善することができる。
　前記エミッタインピーダンス素子は、インダンクタであってもよい。この構成によれば、インダクタを用いることで、入力のリターンロスを小さくすることができる。
　前記スルーパス回路は、コレクタまたはエミッタから入力された信号をエミッタまたはコレクタから出力し、ベースへ入力される前記モード信号によりアンプモード時にオフするとともにスルーモード時にオンするトランジスタスイッチを備えてもよい。この構成によれば、スルーモード時に良好な通過特性を得ることができる。
　前記スルーパス回路は、前記トランジスタスイッチを複数段直列接続して構成されてもよい。この構成によれば、アンプモード時にスルーパス回路のアイソレーションを高めるとともに、トランジスタスイッチの各端子に端子間耐圧以上の電圧がかかる事を防ぐことができる。
　前記エミッタ接地トランジスタと前記ベース接地トランジスタとの間にカスコード接続された１以上のベース接地トランジスタからなるカスコードトランジスタとそれぞれのカスコードトランジスタのベースに接続されたカスコードバイアス回路とを備えてもよい。この構成によれば、電源電圧がトランジスタの端子間耐圧のうち最も低い耐圧の２倍以上の場合においても端子間耐圧が電源電圧より低いトランジスタのみでスルーモード付き低雑音増幅器が構成できる。
　本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
　以上に説明したように、本発明によれば、端子間耐圧が電源電圧よりも低いトランジスタのみを用いて、トランジスタの各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができるスルーモード付き低雑音増幅器が構成できる。
図１は本発明の実施の形態１のスルーモード付き低雑音増幅器の構成の一例を示す回路図である。 図２は本発明の実施の形態１のスルーモード付き低雑音増幅器におけるバイアス回路の一例を示す回路図である。 図３は本発明の実施の形態１のスルーモード付き低雑音増幅器におけるレベルシフタの一例を示す回路図である。 図４Ａは本発明の実施の形態１のスルーモード付き低雑音増幅器におけるスルーパス回路の一例を示す回路図である。 図４Ｂは本発明の実施の形態１のスルーモード付き低雑音増幅器におけるスルーパス回路の一例を示す回路図である。 図５は本発明の実施の形態２のスルーモード付き低雑音増幅器の構成の一例を示す回路図である。 図６は本発明の実施の形態３のスルーモード付き低雑音増幅器の構成の一例を示す回路図である。 図７は従来のスルーモード付き低雑音増幅器の構成を示す回路図である。 図８はＤＣ／ＤＣコンバータを付加したスルーモード付き低雑音増幅器の構成を示す回路図である。
　以下、本発明の実施の形態を、図面を参照しながら具体的に説明する。
　（実施の形態１）
　図１は本発明の実施の形態を説明するためのスルーモード付き低雑音増幅器の構成を示す図である。
　［構成］
　本発明の実施の形態のスルーモード付き低雑音増幅器においてはトランジスタが用いられる。この「トランジスタ」として、電界効果トランジスタとバイポーラトランジスタとのいずれを用いてもよい。本実施の形態１及び後述する実施の形態２及び３では、電界効果トランジスタのうち、ＭＯＳＦＥＴを用いる構成を例示する。もちろん、電界効果トランジスタとして、ＭＩＳＦＥＴ、ＭＥＳＦＥＴ等を用いてもよい。また、以下の構成例において、Ｎチャンネル型ＭＯＳＦＥＴとＰチャンネル型ＭＯＳＦＥＴとを相互に置換して構成してもよい。また、本明細書及び請求の範囲において、トランジスタの各端子間を、便宜上、ある端子名と他の端子名とを「－」で結んで、「ゲート－ソース間」の如く表現する。
　図１において、ソース接地トランジスタ１０２は、ゲートが入力端子１０１に接続され、ソースがグランドに接続されており、アンプモード時の初段増幅器として機能する。ゲート接地トランジスタ１０４は、ソース接地トランジスタ１０２にカスコード接続されるとともに、そのドレインは出力端子１０３に接続されており、アンプモード時の次段増幅器として機能する。バイアス回路１０５は、ゲート接地トランジスタ１０４のゲート電圧を決定する。負荷インピーダンス素子１０６は、ゲート接地トランジスタ１０４のドレインに接続されている。スイッチングトランジスタ１０７は、負荷インピーダンス素子１０６と電源ＶＤＤとの間に接続されている。レベルシフタ１０９はモード制御端子１０８とスイッチングトランジスタ１０７のゲートとの間に接続され、制御端子１０８から入力されるモード信号（アンプモード及びスルーモードのいずれかを示す信号）に応じて、スイッチングトランジスタ１０７のゲート電圧を切り替える。入力端子１０１と出力端子１０３の間に、スルーモード時に入力信号が通過するスルーパス回路１１０が接続されている。
　ここで、「ソース接地トランジスタ」とは、いわゆるソース接地回路を構成するトランジスタを意味する。このトランジスタのソースは直接接地されてもよく、インピーダンス素子（抵抗素子を含む）を介して接地されてもよい。「ゲート接地トランジスタ」とは、いわゆるゲート接地回路を構成するトランジスタを意味する。このトランジスタのゲートは直接接地されてもよく、インピーダンス素子（抵抗素子を含む）を介して接地されてもよい。
　図１に示すスルーモード付き低雑音増幅器を構成するトランジスタは全て、電源電圧（例えば３．３Ｖ）よりも端子間耐圧が低いトランジスタ（例えば、端子間耐圧が２．８Ｖのトランジスタ）である。
　図２はバイアス回路１０５の回路構成の一例を示している。
　図２に示すように、バイアス回路１０５は、電流源２０１からの電流を折り返すカレントミラー回路を構成する１次側トランジスタ２０２と２次側トランジスタ２０３と、ミラーした電流により出力端子２０４の電圧を決定する抵抗２０５と、電源ＶＤＤと抵抗２０５との間に接続され、ゲートが制御端子２０６に接続されたスイッチングトランジスタ２０７と、ミラー回路の１次側トランジスタ２０２のゲートおよび２次側トランジスタ２０３のゲートとグランドとの間に接続され、制御端子２０８がゲートに接続されたスイッチングトランジスタ２０９と、出力端子２０４とバイアス電源２１２との間に接続されたスイッチングトランジスタ２１０と、スイッチングトランジスタ２１０のゲートと制御端子２０８との間に接続されたインバータ２１１と、により構成されている。
　図３はレベルシフタ１０９の回路構成の一例を示している。
　図３に示すように、レベルシフタ１０９は、電流源３０１と、電流源３０１からの電流を折り返すカレントミラー回路を構成する１次側トランジスタ３０２と２次側トランジスタ３０３により構成されたカレントミラー回路と、２次側トランジスタ３０３のドレインと出力端子３０４との間に接続され、ゲートがバイアス電源３０６に接続されたゲート接地トランジスタ３０５と、ゲート接地トランジスタ３０５と電源ＶＤＤとの間に接続された抵抗３０７と、１次側トランジスタ３０２のゲートおよび２次側トランジスタ３０３のゲートとグランドとの間に接続され、ゲートが制御端子３０８に接続されたスイッチングトランジスタ３０９と、２次側トランジスタ３０３のドレインとバイアス電源３１２との間に接続されたスイッチングトランジスタ３１０と、スイッチングトランジスタ３１０のゲートと制御端子３０８との間に接続されたインバータ３１１と、により構成される。
　図４Ａおよび図４Ｂはスルーパス回路１１０の回路構成の一例を示している。
　図４Ａに示すように、スルーパス回路１１０は、ここでは、入力端子４０１にドレインまたはソースが接続され、ゲートが抵抗４０２を介して制御端子４０３に接続され、ソースまたはドレインがコンデンサ４１０を介して出力端子４１１と接続されたトランジスタスイッチ４０４により構成される。図４Ａに示したものは、スイッチの役割を果たすトランジスタが１段（トランジスタスイッチ４０４）である。
　図４Ｂに、スイッチの役割を果たすトランジスタが４段である構成例を示す。図４Ｂにおいて、スルーパス回路１１０は、ここでは、入力端子４０１にドレインまたはソースが接続され、ゲートが抵抗４０２を介して制御端子４０３に接続されたトランジスタスイッチ４０４と、ドレインまたはソースがトランジスタスイッチ４０４のソースまたはドレインと接続され、ゲートが抵抗４０５を介して制御端子４０３に接続されたトランジスタスイッチ４０６と、ドレインまたはソースがトランジスタスイッチ４０６のソースまたはドレインと接続され、ゲートが抵抗４０７を介して制御端子４０３に接続されたトランジスタスイッチ４０８と、ドレインまたはソースがトランジスタスイッチ４０８のソースまたはドレインと接続され、ゲートが抵抗４０９を介して制御端子４０３と接続され、ソースまたはドレインがコンデンサ４１０を介して出力端子４１１と接続されたトランジスタスイッチ４１２と、により構成される。
　図４Ａの構成例は、信号が通過するトランジスタスイッチが１つであるので、信号通過時の通過ロスは少ないが、信号遮断時のアイソレーション特性が悪くなる。また、大信号が入力された場合、信号振幅が全て入力端子４０１側のトランジスタ４０４の端子にかかるため、端子間耐圧以上の大信号は入力できない。図４Ｂの構成例は、トランジスタスイッチが４つ接続されているので、信号通過時の通過ロスは大きくなるが、信号遮断時のアイソレーション特性は良い。また、入力された信号振幅が各トランジスタスイッチに分散するので、端子間耐圧以上の大信号を入力することが可能である。本実施の形態では、端子間耐圧が低いトランジスタを用いるので、端子間耐圧以上の大信号の入力が可能である、図４Ｂに示す４段構成のものを使用するが、トランジスタスイッチの段数は何段でも良い。
　［動作］
本実施の形態のスルーパス付き低雑音増幅器は、カスコード増幅回路（１０１～１０９）により信号を増幅するアンプモードと、スルーパス回路１１０により信号をそのまま通過させるスルーモードの２つの動作モードを持つ。
まずはアンプモード時の動作について説明する。
　図１に示すスルーパス付き低雑音増幅器において、アンプモード時には、スルーパス回路１１０の制御端子４０３にトランジスタスイッチ４０４，４０６，４０８，４１２がオフとなるような制御信号（例えば０Ｖ）がモード信号として入力され、スルーパス回路１１０がオフ状態となる。また、ソース接地トランジスタ１０２は、ゲートにＤＣバイアス（例えば０．６Ｖ）とＡＣ信号が入力される。ゲート接地トランジスタ１０４はバイアス回路１０５によりバイアス電圧が与えられ、ゲート接地トランジスタとして動作する。入力端子１０１に、ＡＣ信号として高周波信号が入力されると、入力された信号はソース接地トランジスタ１０２のゲートに入力され、ソース接地トランジスタ１０２とゲート接地トランジスタ１０４と負荷インピーダンス素子１０６からなるカスコード増幅回路により増幅され、出力端子１０３から出力される。本実施の形態では負荷インピーダンス素子１０６としてインダクタとコンデンサを並列に接続した共振回路を用いることにより、特定の周波数で高い利得を得ることができるようになっている。なお本実施の形態では負荷インピーダンス素子１０６をインダクタとコンデンサの並列回路としたが、インダクタとコンデンサの並列回路の代わりに、インダクタまたは抵抗を用いても良い。
　図２に示すバイアス回路において、アンプモード時には制御端子２０６からスイッチングトランジスタ２０７がオンするような制御信号（例えば１．２Ｖ）が入力される。この信号は、スイッチングトランジスタ２０７の端子間耐圧を超えない値となっている。また制御端子２０８から、スイッチングトランジスタ２０９をオフし且つインバータ２１１を介してスイッチングトランジスタ２１０をオフするような制御信号（例えば０Ｖ）が入力される。これによりカレントミラー回路は電流源２０１からの信号をミラーし、ミラーされた電流が抵抗２０５に流れることで出力電圧（電源電圧－ミラーされた電流×抵抗２０５の抵抗値）が出力端子２０４から出力される。この出力電圧は、ゲート接地トランジスタ１０４のゲートに与えられるのでゲート接地トランジスタ１０４およびソース接地トランジスタ１０２の各端子間に端子間耐圧以上の電圧がかかる事を防ぐために所定の範囲内に入らなければならない。ここでいう所定の範囲内とは、電源電圧をＶＤＤ、トランジスタの端子間耐圧のうち最も低いものをＶａｍｒ、ゲート接地トランジスタ１０４のゲート－ソース間電圧をＶｇｓ２とすると、ゲート接地トランジスタ１０４のソース電圧Ｖｓ２が、（ＶＤＤ－Ｖａｍｒ）≦Ｖｓ２≦Ｖａｍｒとなるような範囲である。そのためゲート接地トランジスタ１０４のゲート電圧、つまりバイアス回路の出力電圧Ｖｃａｓがとるべき範囲は（ＶＤＤ－Ｖａｍｒ＋Ｖｇｓ２）≦Ｖｃａｓ≦（Ｖａｍｒ＋Ｖｇｓ２）となる。ただし、図２で示した回路構成例の場合はこの条件に加えて、カレントミラー回路の２次側トランジスタ２０３の各端子間に端子間耐圧以上の電圧がかかる事を防ぐことを考慮しなければいけないので、Ｖｃａｓの範囲は（ＶＤＤ－Ｖａｍｒ＋Ｖｇｓ２）≦Ｖｃａｓ≦Ｖａｍｒとなる。この条件を満たすようにバイアス回路の出力を決定することにより（例えば２．２Ｖ）、ソース接地トランジスタ１０２およびゲート接地トランジスタ１０４の各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができる。
　図３に示すレベルシフタにおいて、アンプモード時には制御端子３０８から、スイッチングトランジスタ３０９がオフし且つインバータ３１１を介してスイッチングトランジスタ３１０がオフするような制御信号（例えば０Ｖ）がモード信号として入力される。これによりカレントミラー回路は電流源３０１からの信号をミラーする。スイッチングトランジスタ３０５のゲートには、オンになるような電圧（例えば１．６Ｖ）がバイアス電源３０６により印加されているため、ミラーされた電流が抵抗３０７に流れることで出力電圧（電源電圧－ミラーされた電流×抵抗３０７の抵抗値）が出力端子３０４から出力される。この出力電圧はスイッチングトランジスタ１０７のゲートに与えられるので、スイッチングトランジスタ１０７の各端子間に端子間耐圧以上の電圧がかかる事を防ぐために所定の範囲内に入らなければならない。ここでいう所定の範囲内とは、スイッチングトランジスタ１０７がオン状態になりつつ、各端子間の電圧が端子間耐圧以上にならないような範囲である。スイッチングトランジスタ１０７がオンする最小のゲート－ソース間の電圧差の絶対値をＶｇｓｏｎとすると、レベルシフタの出力電圧Ｖｇｌがとるべき範囲は、（ＶＤＤ－Ｖａｍｒ）≦Ｖｌｓ≦（ＶＤＤ－Ｖｇｓｏｎ）となる。この条件を満たすようにスイッチングトランジスタ１０７のゲートに電圧を与えることにより（例えば１．２Ｖ）、スイッチングトランジスタ１０７の各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができる。
　次にスルーモード時の動作について説明する。
　図１に示すスルーモード付き低雑音増幅器において、スルーモード時には、スルーパス回路１１０の制御端子４０３にトランジスタスイッチ４０４，４０６，４０８，４１２がオンとなるような制御信号（例えば２．５Ｖ）がモード信号として入力され、スルーパス回路１１０がオン状態となる。また、カスコード増幅回路のソース接地トランジスタ１０２のゲートはＤＣ電圧がグランドに落とされるためオフ状態となる。入力端子１０１に高周波信号が入力されると、入力された信号は、スルーパス回路１１０を通過し、そのまま出力端子１０３から出力される。
　図２に示すバイアス回路において、スルーモード時には制御端子２０６からスイッチングトランジスタ２０７がオフするような制御信号（例えば３．３Ｖ）が入力される。また制御端子２０８から、スイッチングトランジスタ２０９がオンし且つインバータ２１１を介してスイッチングトランジスタ２１０がオンするような制御信号（２．５Ｖ）が入力される。これにより出力端子２０４には、バイアス電源２１２の電圧が与えられる。このとき、各端子間に端子間耐圧以上の電圧がかかる事を防ぐためのバイアス回路の出力電圧の範囲は、所定の範囲内でなければならない。ここでいう所定の範囲内とは、トランジスタの端子間耐圧のうち最も低いものをＶａｍｒとすると、ゲート接地トランジスタ１０４のゲート電圧、つまりバイアス回路の出力電圧ＶｃａｓがＶｃａｓ≦Ｖａｍｒとなるような範囲である。従って、バイアス電源２１２の電圧はその範囲内でなければならない（例えば２．２Ｖ）また、このときカレントミラー回路の１次側トランジスタおよび２次側トランジスタのゲート電圧がグランド電位となるためカレントミラー回路はオフ状態となりバイアス電源２１２からカレントミラー回路側に電流が出力されることはない。
　図３に示すレベルシフタにおいて、スルーモード時には制御端子３０８から、スイッチングトランジスタ３０９をオンし且つインバータ３１１を介してスイッチングトランジスタ３１０をオンするような制御信号（例えば２．５Ｖ）がモード信号として入力される。これによりゲート接地トランジスタ３０５のソースには、ゲート－ソース間電圧が閾値以下となるようなバイアス電源３１２の電圧（例えば２．５Ｖ）が与えられオフ状態となる。そのため制御出力端子３０４からは電源電圧ＶＤＤが出力される（例えば３．３Ｖ）。また、このときカレントミラー回路の１次側トランジスタおよび２次側トランジスタのゲート電圧がグランド電位となるためカレントミラー回路はオフ状態となりバイアス電源３１０からカレントミラー回路側に電流が出力されることはない。
　なお、図２のバイアス回路、及び、図３のレベルシフタで示した回路は一例であり、回路内で使用されるトランジスタは端子間耐圧が電源電圧以下のトランジスタのみで構成され、トランジスタの端子間耐圧を超える電圧がかからない範囲の制御信号を受けて、所望の電圧を出力できる回路であれば、他の回路でも良い。
　以上で明らかなように、この実施の形態１によれば、モード制御端子１０８の電圧をレベルシフタにより変換し且つバイアス回路１０５によりゲート接地トランジスタ１０４のゲート電圧を調整することにより、端子間耐圧が電源電圧以下のトランジスタのみを用いて回路を構成しても、各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができる。その結果、端子間耐圧が電源電圧以下のトランジスタしか使用しないため、製造工程のコスト並びにリードタイムが少なくてすむ。
　（実施の形態２）
　実施の形態１よりも、さらに良好な高周波特性を得ることができる回路を、図面を参照しながら具体的に説明する。なお、図１にて説明した部材に対応する部材には同一符号を付して説明は省略する。
　図５は本実施の形態のスルーモード付き低雑音増幅器の構成を示す回路図である。実施の形態１で説明した図１の構成と比較すると、図５の構成では、ソース接地トランジスタ１０２のソースとグランドとの間にソースインピーダンス素子５０１が挿入されている。また、スイッチングトランジスタ１０７のドレインとソースとの間にスイッチ並列インピーダンス素子５０２が並列に接続されている。
　ソース接地トランジスタ１０２のソースとグランドとの間にソースインピーダンス素子５０１を挿入することにより、ソース接地トランジスタ１０２のソース電圧が変動するので、歪特性が改善される。
　また、スイッチングトランジスタ１０７のドレインとソースとの間にスイッチ並列インピーダンス素子５０２を並列接続することにより、スルーモード時の入出力リターンロスを調整することができ、ひいては、良好な通過特性を得ることができる。
　本実施の形態では、ソースインピーダンス素子５０１としてインダクタを用いることで歪改善効果とともに、入力のリターンロスを改善することができる。
　また、スイッチ並列インピーダンス素子５０２として抵抗を用いることで比較的小さな面積で出力インピーダンスを調整でき、スルーモード時の入出力のリターンロスを改善する。
　なお本実施の形態では、ソースインピーダンス素子５０１としてインダクタを用いたが、インダクタの代わりに、抵抗を用いても良い。
　また、スイッチ並列インピーダンス素子５０２として抵抗を用いたが、抵抗の代わりにインダクタまたはコンデンサを用いても良い。
　（実施の形態３）
　本実施の形態のスルーモード付き低雑音増幅器は、電源電圧がトランジスタの各端子間の端子間耐圧の２倍以上である場合に有効である。本実施の形態の回路構成を図６に示す。図１にて説明した部材に対応する部材には同一符号を付して説明は省略する。
　図６において、ソース接地トランジスタ１０２とゲート接地トランジスタ１０４との間に、さらにカスコードトランジスタ６０１を接続し、ゲート電圧を、各端子間に端子間耐圧以上の電圧がかかる事を防ぐようにカスコードバイアス回路６０２により調整する。カスコードトランジスタ６０１は、ソース接地トランジスタ１０２にカスコード接続されたゲート接地トランジスタである。図６では一例としてカスコードが２段（ゲート接地トランジスタ１０４及びカスコードトランジスタ６０１）の構成を表しているが、トランジスタの端子間耐圧や電源電圧に応じて、必要に応じてカスコードの段数を増加させてもよい。
　これにより、各ゲート接地トランジスタの各端子間電圧を端子間耐圧内に抑えることができるので、電源電圧がトランジスタの端子間耐圧のうち最も低い耐圧の２倍以上であっても、端子間耐圧が電源電圧以下のトランジスタのみを用いてスルーモード付き低雑音増幅器を構成することができる。
　（実施の形態４）
本発明の実施の形態４は、上記実施の形態１～実施の形態３において、ＭＯＳＦＥＴをバイポーラトランジスタで置換したものである。この置換の仕方は周知であるので、その説明を省略する。
　上記説明から、当業者にとっては、本発明の多くの改良や他の実施の形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
　本発明のスルーモード付き低雑音増幅回路は、端子間耐圧が電源電圧以下のトランジスタのみで構成することができるため、製造上のコストとリードタイムを削減することができる。そのため低価格化が必要とされる通信機器に使用されるスルーモード付き低雑音増幅器に実施して有効である。
１　　　　バイアス回路
２　　　　バイアス回路
３　　　　インピーダンス素子
４　　　　インピーダンス素子
５　　　　インピーダンス素子
６　　　　インピーダンス素子
７　　　　インピーダンス素子
８　　　　インピーダンス素子
９　　　　インピーダンス素子
５０　　　トランジスタ
５１　　　トランジスタ
６０　　　高周波スイッチ
６２　　　高周波スイッチ
７０　　　ＤＣ／ＤＣコンバータ
Ｐ１０　　入力端子
Ｐ１１　　エミッタ端子
Ｐ１２　　出力端子
Ｐ１３　　電圧制御端子
Ｐ１４　　電圧制御端子
１０１　　入力端子
　１０２　　ソース接地トランジスタ
　１０３　　出力端子
　１０４　　ゲート接地トランジスタ
　１０５　　バイアス回路
　１０６　　負荷インピーダンス素子
１０７　　スイッチングトランジスタ
１０８　　モード制御端子
　１０９　　レベルシフタ
　１１０　　スルーパス回路
　２０１　　電流源
　２０２　　１次側トランジスタ
　２０３　　２次側トランジスタ
　２０４　　出力端子
　２０５　　抵抗
　２０６　　制御端子
　２０７　　スイッチングトランジスタ
２０８　　制御端子
２０９　　スイッチングトランジスタ
２１０　　スイッチングトランジスタ
２１１　　インバータ
２１２　　バイアス電源
３０１　　電流源
３０２　　１次側トランジスタ
３０３　　２次側トランジスタ
３０４　　出力端子
３０５　　ゲート接地トランジスタ
３０６　　バイアス電源
３０７　　抵抗
３０８　　制御端子
３０９　　スイッチングトランジスタ
３１０　　スイッチングトランジスタ
３１１　　インバータ
３１２　　バイアス電源
４０１　　入力端子
４０２　　抵抗
４０３　　制御端子
４０４　　トランジスタスイッチ
４０５　　抵抗
４０６　　トランジスタスイッチ
４０７　　抵抗
４０８　　トランジスタスイッチ
４０９　　抵抗
４１０　　コンデンサ
４１１　　出力端子
４１２　　トランジスタスイッチ
５０１　　ソースインピーダンス素子
５０２　　スイッチ並列インピーダンス素子
６０１　　カスコードトランジスタ
６０２　　カスコードバイアス回路

Claims (24)

  1. 　入力された信号を増幅するアンプモードと入力された信号を通過させるスルーモードとを備えたスルーモード付き低雑音増幅器であって、
    　ゲートが入力端子に接続されたソース接地トランジスタと、
    前記ソース接地トランジスタにカスコード接続されるとともに、ドレインが出力端子に接続されたゲート接地トランジスタと、
    前記ゲート接地トランジスタのゲートに接続されたバイアス回路と、
    前記ゲート接地トランジスタのドレインに接続された負荷インピーダンス素子と、
    前記負荷インピーダンス素子と電源との間に接続されたスイッチングトランジスタと、
    前記スイッチングトランジスタのゲートとモード信号が入力されるモード制御端子との間に接続されたレベルシフタと、
    前記入力端子と前記出力端子との間に接続され、前記モード信号に応じて、前記スイッチングトランジスタがオンする場合にオフし且つ前記スイッチングトランジスタがオンする場合にオフするスルーパス回路と、を備え、
    前記ソース接地トランジスタ、前記ゲート接地トランジスタ、および前記スイッチングトランジスタのそれぞれのドレイン－ゲート間耐圧である第１の耐圧、ゲート－ソース間耐圧である第２の耐圧、およびドレイン－ソース間耐圧である第３の耐圧の少なくとも１つが前記電源の電圧（以下、電源電圧）以下である、スルーモード付き低雑音増幅器。
  2. 　前記レベルシフタは、アンプモード時に、前記電源電圧と、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧との差分以上且つ前記電源電圧と前記スイッチングトランジスタがオンするゲート－ソース間電圧との差分以下である電圧を出力し且つスルーモード時に前記スイッチングトランジスタがオフするような電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが前記電源電圧以下であるトランジスタで構成されている、請求項１記載のスルーモード付き低雑音増幅器。
  3. 　前記バイアス回路は、前記電源電圧と、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧との差分以上且つ前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが電源電圧以下であるトランジスタで構成されている、請求項１記載のスルーモード付き低雑音増幅器。
  4. 　前記バイアス回路は、スルーモード時に、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが電源電圧以下であるトランジスタで構成されている、請求項１記載のスルーモード付き低雑音増幅器。
  5. 　前記負荷インピーダンス素子は、互いに並列に接続されたインダクタとコンデンサとによって構成される共振回路である、請求項１記載のスルーモード付き低雑音増幅器。
  6. 　前記スイッチングトランジスタのドレインとソースとの間にスイッチ並列インピーダンス素子が接続されている、請求項１記載のスルーモード付き低雑音増幅器。
  7. 　前記スイッチ並列インピーダンス素子は、抵抗である、請求項１記載のスルーモード付き低雑音増幅器。
  8. 　前記ソース接地トランジスタのソースとグランドとの間にソースインピーダンス素子が接続されている、請求項１記載のスルーモード付き低雑音増幅器。
  9. 　前記ソースインピーダンス素子は、インダンクタである、請求項１記載のスルーモード付き低雑音増幅器。
  10. 　前記スルーパス回路は、ドレインまたはソースから入力された信号をソースまたはドレインから出力し、ゲートへ入力される前記モード信号によりアンプモード時にオフするとともにスルーモード時にオンするトランジスタスイッチを備えている、請求項１記載のスルーモード付き低雑音増幅器。
  11. 　前記スルーパス回路は、前記トランジスタスイッチを複数段直列接続して構成されている、請求項１記載のスルーモード付き低雑音増幅器。
  12. 　前記ソース接地トランジスタと前記ゲート接地トランジスタとの間にカスコード接続された１以上のゲート接地トランジスタからなるカスコードトランジスタとそれぞれのカスコードトランジスタのゲートに接続されたカスコードバイアス回路とを備える、請求項１記載のスルーモード付き低雑音増幅器。
  13. 　入力された信号を増幅するアンプモードと入力された信号を通過させるスルーモードとを備えたスルーモード付き低雑音増幅器であって、
    　ベースが入力端子に接続されたエミッタ接地トランジスタと、
    前記エミッタ接地トランジスタにカスコード接続されるとともに、コレクタが出力端子に接続されたベース接地トランジスタと、
    前記ベース接地トランジスタのベースに接続されたバイアス回路と、
    前記ベース接地トランジスタのコレクタに接続された負荷インピーダンス素子と、
    前記負荷インピーダンス素子と電源との間に接続されたスイッチングトランジスタと、
    前記スイッチングトランジスタのベースとモード信号が入力されるモード制御端子との間に接続されたレベルシフタと、
    前記入力端子と前記出力端子との間に接続され、前記モード信号に応じて、前記スイッチングトランジスタがオンする場合にオフし且つ前記スイッチングトランジスタがオンする場合にオフするスルーパス回路と、を備え、
    前記エミッタ接地トランジスタ、前記ベース接地トランジスタ、および前記スイッチングトランジスタのそれぞれのコレクタ－ベース間耐圧である第１の耐圧、ベース－エミッタ間耐圧である第２の耐圧、およびコレクタ－エミッタ間耐圧である第３の耐圧の少なくとも１つが前記電源の電圧（以下、電源電圧）以下である、スルーモード付き低雑音増幅器。
  14. 　前記レベルシフタは、アンプモード時に、前記電源電圧と、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧との差分以上且つ前記電源電圧と前記スイッチングトランジスタがオンするベース－エミッタ間電圧との差分以下である電圧を出力し且つスルーモード時に前記スイッチングトランジスタがオフするような電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが前記電源電圧以下であるトランジスタで構成されている、請求項１３記載のスルーモード付き低雑音増幅器。
  15. 　前記バイアス回路は、前記電源電圧と、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧との差分以上且つ前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが電源電圧以下であるトランジスタで構成されている、請求項１３記載のスルーモード付き低雑音増幅器。
  16. 　前記バイアス回路は、スルーモード時に、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第１の耐圧、前記第２の耐圧、および前記第３の耐圧の少なくとも１つが電源電圧以下であるトランジスタで構成されている、請求項１３記載のスルーモード付き低雑音増幅器。
  17. 　前記負荷インピーダンス素子は、互いに並列に接続されたインダクタとコンデンサとによって構成される共振回路である、請求項１３記載のスルーモード付き低雑音増幅器。
  18. 　前記スイッチングトランジスタのコレクタとエミッタとの間にスイッチ並列インピーダンス素子が接続されている、請求項１３記載のスルーモード付き低雑音増幅器。
  19. 　前記スイッチ並列インピーダンス素子は、抵抗である、請求項１３記載のスルーモード付き低雑音増幅器。
  20. 　前記エミッタ接地トランジスタのエミッタとグランドとの間にエミッタインピーダンス素子が接続されている、請求項１３記載のスルーモード付き低雑音増幅器。
  21. 　前記エミッタインピーダンス素子は、インダンクタである、請求項１３記載のスルーモード付き低雑音増幅器。
  22. 　前記スルーパス回路は、コレクタまたはエミッタから入力された信号をエミッタまたはコレクタから出力し、ベースへ入力される前記モード信号によりアンプモード時にオフするとともにスルーモード時にオンするトランジスタスイッチを備えている、請求項１３記載のスルーモード付き低雑音増幅器。
  23. 　前記スルーパス回路は、前記トランジスタスイッチを複数段直列接続して構成されている、請求項１３記載のスルーモード付き低雑音増幅器。
  24. 　前記エミッタ接地トランジスタと前記ベース接地トランジスタとの間にカスコード接続された１以上のベース接地トランジスタからなるカスコードトランジスタとそれぞれのカスコードトランジスタのベースに接続されたカスコードバイアス回路とを備える、請求項１３記載のスルーモード付き低雑音増幅器。
PCT/JP2012/001635 2011-06-01 2012-03-09 スルーモード付き低雑音増幅器 WO2012164794A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012552592A JP5879547B2 (ja) 2011-06-01 2012-03-09 スルーモード付き低雑音増幅器
US13/758,420 US8648656B2 (en) 2011-06-01 2013-02-04 Low-noise amplifier with through-mode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011123723 2011-06-01
JP2011-123723 2011-06-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/758,420 Continuation US8648656B2 (en) 2011-06-01 2013-02-04 Low-noise amplifier with through-mode

Publications (1)

Publication Number Publication Date
WO2012164794A1 true WO2012164794A1 (ja) 2012-12-06

Family

ID=47258672

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/001635 WO2012164794A1 (ja) 2011-06-01 2012-03-09 スルーモード付き低雑音増幅器

Country Status (3)

Country Link
US (1) US8648656B2 (ja)
JP (1) JP5879547B2 (ja)
WO (1) WO2012164794A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018050129A (ja) * 2016-09-20 2018-03-29 株式会社東芝 受信回路、無線通信モジュール、無線通信装置
JP7384318B1 (ja) 2022-11-10 2023-11-21 三菱電機株式会社 電力増幅器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928415B2 (en) * 2012-11-16 2015-01-06 Qualcomm Incorporated Adjustable gain for multi-stacked amplifiers
JP6410007B2 (ja) * 2013-12-16 2018-10-24 株式会社村田製作所 カスコード増幅器
US9666927B1 (en) 2014-04-07 2017-05-30 The United States Of America As Represented By The Secretary Of The Air Force Compact folded Y-junction waveguide
TW201642583A (zh) * 2015-05-19 2016-12-01 穩懋半導體股份有限公司 功率放大器
TW201642582A (zh) * 2015-05-19 2016-12-01 穩懋半導體股份有限公司 低雜訊放大器
JP6845461B2 (ja) * 2016-07-28 2021-03-17 株式会社村田製作所 増幅回路
KR102509586B1 (ko) 2016-08-17 2023-03-14 매그나칩 반도체 유한회사 바이어스 전류 생성회로 및 이를 이용한 오티피 메모리 소자 읽기 방법
JP6623133B2 (ja) 2016-09-05 2019-12-18 株式会社東芝 高周波半導体増幅回路
KR102388175B1 (ko) * 2016-11-11 2022-04-19 하마마츠 포토닉스 가부시키가이샤 광 검출 장치
US10256811B2 (en) * 2016-11-22 2019-04-09 Electronics And Telecommunications Research Institute Cascode switch circuit including level shifter
US10797656B2 (en) * 2018-08-06 2020-10-06 Analong Devices Global Unlimited Company Breakdown protection circuit for power amplifier
US11303252B2 (en) 2019-09-25 2022-04-12 Analog Devices International Unlimited Company Breakdown protection circuit for power amplifier
CN110611486A (zh) * 2019-10-21 2019-12-24 河北新华北集成电路有限公司 控制电路和低噪声放大器
CN110868165B (zh) * 2019-11-29 2023-07-11 山东大学 多适应性可切换片上低噪声放大器及工作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251176A (ja) * 2000-03-07 2001-09-14 Matsushita Electric Ind Co Ltd レベルシフト回路
JP2002343874A (ja) * 2001-05-17 2002-11-29 Nippon Telegr & Teleph Corp <Ntt> シリーズレギュレータ回路
JP2007158975A (ja) * 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd 高周波可変利得増幅器および通信機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175274B1 (en) * 1999-07-26 2001-01-16 Nokia Mobile Phones Limited Switched gain low noise amplifier
US6509799B1 (en) * 2000-11-09 2003-01-21 Intel Corporation Electrically tuned integrated amplifier for wireless communications
JP4095398B2 (ja) * 2002-09-30 2008-06-04 株式会社東芝 増幅器及びこれを用いた無線通信装置
JP2007135097A (ja) * 2005-11-11 2007-05-31 Renesas Technology Corp 高出力増幅器
JP2008103889A (ja) * 2006-10-18 2008-05-01 Niigata Seimitsu Kk 低雑音増幅器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251176A (ja) * 2000-03-07 2001-09-14 Matsushita Electric Ind Co Ltd レベルシフト回路
JP2002343874A (ja) * 2001-05-17 2002-11-29 Nippon Telegr & Teleph Corp <Ntt> シリーズレギュレータ回路
JP2007158975A (ja) * 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd 高周波可変利得増幅器および通信機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018050129A (ja) * 2016-09-20 2018-03-29 株式会社東芝 受信回路、無線通信モジュール、無線通信装置
JP7384318B1 (ja) 2022-11-10 2023-11-21 三菱電機株式会社 電力増幅器
WO2024100830A1 (ja) * 2022-11-10 2024-05-16 三菱電機株式会社 電力増幅器

Also Published As

Publication number Publication date
JP5879547B2 (ja) 2016-03-08
US8648656B2 (en) 2014-02-11
JPWO2012164794A1 (ja) 2014-07-31
US20130141168A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
JP5879547B2 (ja) スルーモード付き低雑音増幅器
US7420423B2 (en) Active balun device
CN101764580B (zh) 用于控制放大器的操作的自适应偏置电路及功率放大***
US7701289B2 (en) Variable gain amplifier including series-coupled cascode amplifiers
US7521996B2 (en) Differential amplifier and radio system with a differential amplifier
US8779860B2 (en) Power amplifier
JP4008451B2 (ja) カスコード接続増幅回路及びそれを用いた通信装置
US7560990B2 (en) Low noise amplifier and low noise amplifying method
JP5979160B2 (ja) 増幅器
US9166530B2 (en) Low noise amplifier and receiver
US9184716B2 (en) Low noise amplifier and receiver
US8279004B2 (en) System for driver amplifier
JP2006279963A (ja) 可変利得モードを持つ低雑音増幅器及び差動増幅器
US10637418B2 (en) Stacked power amplifiers using core devices
US7528656B2 (en) Push-pull amplifier and method for low noise amplification
TWI508433B (zh) 應用於無線接收器的放大器與相關方法
US7724039B2 (en) Conversion circuit for converting differential signal into signal-phase signal
JP4814133B2 (ja) 高周波増幅器
US6759903B2 (en) Amplifier
KR101503974B1 (ko) 증폭회로 및 무선통신장치
WO2008047693A1 (fr) Amplificateur à faible bruit
JP2007235525A (ja) 可変利得増幅回路および半導体集積回路および出力電力調整回路および出力電力調整方法および送信機および受信機および送受信機
CN102055421A (zh) 具有增益控制的差动转单端放大器
JP6336775B2 (ja) 利得可変型増幅器
US20230055295A1 (en) Low-noise amplifier (lna) with high power supply rejection ratio (psrr)

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2012552592

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12792374

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12792374

Country of ref document: EP

Kind code of ref document: A1