JP6845461B2 - 増幅回路 - Google Patents

増幅回路 Download PDF

Info

Publication number
JP6845461B2
JP6845461B2 JP2016148985A JP2016148985A JP6845461B2 JP 6845461 B2 JP6845461 B2 JP 6845461B2 JP 2016148985 A JP2016148985 A JP 2016148985A JP 2016148985 A JP2016148985 A JP 2016148985A JP 6845461 B2 JP6845461 B2 JP 6845461B2
Authority
JP
Japan
Prior art keywords
current
voltage
resistance value
circuit
channel mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016148985A
Other languages
English (en)
Other versions
JP2018019291A (ja
Inventor
慎 田部井
慎 田部井
大介 渡邊
大介 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016148985A priority Critical patent/JP6845461B2/ja
Priority to KR1020170051029A priority patent/KR101907416B1/ko
Priority to CN201710432728.5A priority patent/CN107666294B/zh
Priority to US15/639,397 priority patent/US9948255B2/en
Publication of JP2018019291A publication Critical patent/JP2018019291A/ja
Priority to US15/914,674 priority patent/US10374561B2/en
Application granted granted Critical
Publication of JP6845461B2 publication Critical patent/JP6845461B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/301—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a coil
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/492—A coil being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/531—Indexing scheme relating to amplifiers the temperature difference between different chips being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45284—Sensing the temperature dependence by a temperature dependant sensor, e.g. a resistor, a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

本発明は、増幅回路に関する。
無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）や携帯電話等の無線通信システムにおいては、信号を増幅するための増幅回路が用いられている。例えば、特許文献１には、無線通信システムの受信機において用いられるＬＮＡ（低雑音増幅器）が開示されている。
特表２００８−５１２９２６号公報
増幅回路においては、温度によらずゲインを一定にすることが望ましい場合がある。特許文献１には、インダクタと並列に設けられた誘導負荷を調整する構成が開示されているものの、温度によらずゲインを一定にする構成については開示されていない。
本発明はこのような事情に鑑みてなされたものであり、増幅回路のゲインを温度に応じて調整可能とすることを目的とする。
本発明の一側面に係る増幅回路は、入力信号を増幅して増幅信号を出力する増幅回路であって、出力端子から増幅信号を出力する増幅素子と、一端に電源電圧が供給され、他端が増幅素子の出力端子と接続されるインダクタと、インダクタと並列に接続される可変抵抗器と、温度に応じて可変抵抗器の抵抗値を調整する抵抗値調整回路と、を備える。
本発明によれば、増幅回路のゲインを温度に応じて調整することが可能となる。
本発明の一実施形態である増幅回路１００の構成を示す図である。 増幅回路１００の一例である増幅回路１００Ａの構成を示す図である。 増幅回路１００の一例である増幅回路１００Ｂの構成を示す図である。 増幅回路１００Ｂの動作のシミュレーション結果を示す図である。 増幅回路１００Ｂの動作のシミュレーション結果を示す図である。 増幅回路１００の一例である増幅回路１００Ｃの構成を示す図である。 増幅回路１００Ｃの動作のシミュレーション結果を示す図である。 増幅回路１００Ｃの動作のシミュレーション結果を示す図である。 増幅回路１００Ｃの動作のシミュレーション結果を示す図である。 増幅回路１００の一例である増幅回路１００Ｄの構成を示す図である。
以下、図面を参照して本発明の一実施形態について説明する。図１は、本発明の一実施形態である増幅回路１００の構成を示す図である。増幅回路１００は、入力信号Ｐｉｎを増幅し、増幅信号Ｐｏｕｔを出力する。増幅回路１００は、例えば、無線通信システムの受信機においても用いられるＬＮＡである。図１に示すように、増幅回路１００は、ＮチャネルＭＯＳＦＥＴ（Ｎ１，Ｎ２）、ＰチャネルＦＥＴ（Ｐ１）、抵抗器Ｒ１、キャパシタＣ１、インダクタＬ１，Ｌ２、整合回路（ＭＮ）１１０，１１１、及び抵抗値調整回路１２０を備える。
ＮチャネルＭＯＳＦＥＴ（Ｎ１，Ｎ２）は、カスコード接続された増幅器を構成している。
ＮチャネルＭＯＳＦＥＴ（Ｎ１）のソースは、インダクタＬ１の一端に接続され、インダクタＬ１の他端は接地される。ＮチャネルＭＯＳＦＥＴ（Ｎ１）のゲートには、整合回路１１０を通じて入力信号Ｐｉｎが供給される。また、ＮチャネルＭＯＳＦＥＴ（Ｎ１）のゲートには、抵抗器Ｒ１を通じてバイアス電圧ＢＩＡＳ１が供給される。
ＮチャネルＭＯＳＦＥＴ（Ｎ２）のソースは、ＮチャネルＭＯＳＦＥＴ（Ｎ１）のドレインに接続されている。インダクタＬ２の一端には、電源電圧Ｖｄｄが供給され、インダクタＬ２の他端は、ＮチャネルＭＯＳＦＥＴ（Ｎ２）のドレインに接続されている。ＮチャネルＭＯＳＦＥＴ（Ｎ２）のゲートには、バイアス電圧ＢＩＡＳ２が供給される。また、ＮチャネルＭＯＳＦＥＴ（Ｎ２）のゲートは、キャパシタＣ１の一端に接続され、キャパシタＣ１の他端は接地される。
このようにカスコード接続された増幅器において、ＮチャネルＭＯＳＦＥＴ（Ｎ２）（増幅素子）のドレイン（出力端子）から、整合回路１１１を通じて、増幅信号Ｐｏｕｔが出力される。なお、図１では、カスコード接続された増幅器を示したが、増幅器の構成はこれに限られない。例えば、１つのＭＯＳＦＥＴにより構成される増幅器であってもよい。また、増幅器に用いられる増幅素子は、バイポーラトランジスタであってもよく、また、カスコード接続の段数が３段以上であってもよい。
ＰチャネルＭＯＳＦＥＴ（Ｐ１）（第１ＦＥＴ）は、インダクタ（Ｌ２）と並列接続されている。具体的には、ＰチャネルＭＯＳＦＥＴ（Ｐ１）のソースは、インダクタＬ２の一端に接続され、ＰチャネルＭＯＳＦＥＴ（Ｐ１）のドレインは、インダクタＬ２の他端に接続されている。ＰチャネルＭＯＳＦＥＴ（Ｐ１）のゲートは、抵抗値調整回路１２０に接続される。ＰチャネルＭＯＳＦＥＴ（Ｐ１）は、ゲート電圧Ｖｇ１に応じた抵抗値を有する可変抵抗器として機能する。具体的には、ＰチャネルＭＯＳＦＥＴ（Ｐ１）では、ゲート電圧Ｖｇ１の下降に伴って、ゲート・ソース間電圧が大きくなり、抵抗値が小さくなる。なお、可変抵抗器の構成はこれに限られない。例えば、可変抵抗器として、ＮチャネルＭＯＳＦＥＴを用いてもよいし、複数のＭＯＳＦＥＴを直列又は並列に接続した構成であってもよい。なお、ＮチャネルＭＯＳＦＥＴの場合は、ゲート電圧の上昇に伴って、ゲート・ソース間電圧が大きくなり、抵抗値が小さくなる。また、ＭＯＳＦＥＴ以外の可変抵抗器を用いてもよい。
抵抗値調整回路１２０は、温度に応じてＰチャネルＭＯＳＦＥＴ（Ｐ１）の抵抗値を調整する。ＰチャネルＭＯＳＦＥＴ（Ｐ１）が設けられていない場合、一般的にＭＯＳＦＥＴの相互コンダクタンスｇｍは温度の上昇に伴って低下するため、増幅回路１００のゲインは、温度の上昇に伴って低下する。そこで、抵抗値調整回路１２０は、例えば、このゲイン低下を抑制するために、温度の上昇に伴ってゲート電圧Ｖｇ１を上昇させる。ＰチャネルＭＯＳＦＥＴ（Ｐ１）では、ゲート電圧Ｖｇ１が上昇すると、ゲート・ソース間電圧が小さくなる。これにより、電源電圧ＶｄｄからＰチャネルＭＯＳＦＥＴ（Ｐ１）に流れる電流が減少し、この電流による損失が小さくなることによって、増幅回路１００のゲインが大きくなる。また、抵抗値調整回路１２０は、温度の低下に伴ってゲート電圧Ｖｇ１を下降させる。ＰチャネルＭＯＳＦＥＴ（Ｐ１）では、ゲート電圧Ｖｇ１が下降すると、ゲート・ソース間電圧が大きくなる。これにより、電源電圧ＶｄｄからＰチャネルＭＯＳＦＥＴ（Ｐ１）に流れる電流が増大し、この電流による損失が大きくなることによって、増幅回路１００のゲインが小さくなる。
このように、増幅回路１００では、抵抗値調整回路１２０が、温度に応じて、ゲート電圧Ｖｇ１を制御してＰチャネルＭＯＳＦＥＴ（Ｐ１）の抵抗値を調整することにより、増幅回路１００のゲインを温度に応じて調整することができる。
また、増幅回路１００においてＰチャネルＭＯＳＦＥＴ（Ｐ１）の抵抗値を小さくすることによってゲインを低減させた場合、ＮチャネルＭＯＳＦＥＴ（Ｎ２）の出力端子の電圧振幅自体が小さくなるため、歪み特性に関して有利である。
さらに、増幅回路１００においてＰチャネルＭＯＳＦＥＴ（Ｐ１）の抵抗値を変化させることでゲインを調整した場合、入力信号Ｐｉｎの入力インピーダンスや、ＮチャネルＭＯＳＦＥＴ（Ｎ１，Ｎ２）の動作電流は変化させる必要がないため、雑音指数（Ｎｏｉｓｅ Ｆｉｇｕｒｅ）への影響は小さい。また、バイアス電圧ＢＩＡＳ１を変化させて増幅回路１００のゲインを一定に制御する場合、高温時にＮチャネルＭＯＳＦＥＴ（Ｎ１）に多くの電流を流す必要がある。これに対して、増幅回路１００では、ＰチャネルＭＯＳＦＥＴ（Ｐ１）の抵抗値を変化させることでゲインが調整されるため、高温時の増幅回路１００の電流の増加を抑制することができる。
図２は、増幅回路１００の一例である増幅回路１００Ａの構成を示す図である。図２には、抵抗値調整回路１２０の一例である抵抗値調整回路１２０Aが示されている。抵抗値調整回路１２０Aは、ＰチャネルＭＯＳＦＥＴ（Ｐ２）、ダイオードＤ１、及び電流源２００を備える。
ＰチャネルＭＯＳＦＥＴ（Ｐ２）（第２ＦＥＴ）のソースには、電源電圧Ｖｄｄが供給され、ＰチャネルＭＯＳＦＥＴ（Ｐ２）のゲートとドレインは接続されている。このように、ＰチャネルＭＯＳＦＥＴ（Ｐ２）はダイオード接続されている。ダイオードＤ１（第１電圧生成回路）は、アノードがＰチャネルＭＯＳＦＥＴ（Ｐ２）のドレインに接続され、カソードが電流源２００の入力端子に接続される。電流源２００（第１電流生成回路）は、定電流又は可変電流（第１電流）を生成する電流源である。
抵抗値調整回路１２０Ａでは、電流源２００により生成される電流がＰチャネルＭＯＳＦＥＴ（Ｐ２）を流れる。まず、ダイオードＤ１を無視して考えると、ＰチャネルＭＯＳＦＥＴ（Ｐ１，Ｐ２）はカレントミラー接続されている。したがって、電源電圧ＶｄｄやＰチャネルＭＯＳＦＥＴの閾値電圧の影響を受けることなく、ＰチャネルＭＯＳＦＥＴ（Ｐ１）の抵抗値を調整することができる。
増幅回路１００Ａでは、抵抗値調整回路１２０ＡのダイオードＤ１のカソードの電圧（第１電圧）が、ＰチャネルＭＯＳＦＥＴ（Ｐ１）のゲート電圧Ｖｇ１となる。ここで、ダイオードＤ１のカソードの電圧は、ＰチャネルＭＯＳＦＥＴ（Ｐ２）のゲート電圧からダイオードＤ１の順方向電圧だけ低い電圧である。ＰチャネルＭＯＳＦＥＴ（Ｐ２）は、温度の上昇に伴って閾値電圧が小さくなる特性を有している（例えば、−１ｍｖ／℃）。また、ダイオードＤ１は、温度の上昇に伴って順方向電圧が小さくなる特性を有している（例えば、−２ｍＶ／℃）。したがって、抵抗値調整回路１２０Ａは、温度の上昇に伴って、ＰチャネルＭＯＳＦＥＴ（Ｐ１）のゲート電圧Ｖｇ１を上昇させる（例えば、３ｍＶ／℃）。ＰチャネルＭＯＳＦＥＴ（Ｐ１）は、ダイオードＤ１の順方向電圧の温度変化分、ＰチャネルＭＯＳＦＥＴ（Ｐ１）の閾値電圧の温度変化よりも大きくゲート電圧Ｖｇ１が上昇することで抵抗値が大きくなり、増幅回路１００Ａのゲインが大きくなる。したがって、増幅回路１００Ａでは、温度の上昇に伴うゲインの低下を抑制することができる。
なお、抵抗値調整回路１２０Ａは、ＰチャネルＭＯＳＦＥＴ及びダイオードを、それぞれ１つずつ備えているが、それぞれの個数は、これに限られない。例えば、ＰチャネルＭＯＳＦＥＴ（Ｐ１）のゲート電圧Ｖｇ１の調整範囲に応じて、ＰチャネルＭＯＳＦＥＴ及びダイオードのそれぞれについて、直列接続される素子の個数を適宜調整してもよい。
また、抵抗値調整回路１２０Ａは、電流源２００により生成される電流を温度に応じて調整することで、ＰチャネルＭＯＳＦＥＴ（Ｐ１）の抵抗値を調整してもよい。以降に示す他の実施形態においても同様である。
図３は、増幅回路１００の一例である増幅回路１００Ｂの構成を示す図である。図３には、抵抗値調整回路１２０の一例である抵抗値調整回路１２０Ｂが示されている。なお、図２に示した抵抗値調整回路１２０Ａと同一の要素には、同一の符号を付して詳細な説明を省略する。抵抗値調整回路１２０Ｂは、ＰチャネルＭＯＳＦＥＴ（Ｐ２）、ダイオードＤ１、電流源２００，３１０〜３１２、オペアンプ３００、及び抵抗器Ｒ３１，Ｒ３２を備える。
オペアンプ３００（第２電圧生成回路）の非反転入力端子は、ダイオードＤ１のカソードに接続されている。オペアンプ３００の出力端子は、抵抗器Ｒ３１を通じてオペアンプ３００の反転入力端子に接続されている。オペアンプ３００の出力端子は、抵抗器Ｒ３２，Ｒ３を通じてＰチャネルＭＯＳＦＥＴ（Ｐ１）のゲートに接続されている。オペアンプ３００の反転入力端子は、電流源３１０の入力端子に接続されている。
電流源３１０（第２電流生成回路）は、温度に応じて電流量が変化する電流Ｉｐｔａｔ（第２電流）を生成する。電流Ｉｐｔａｔは、例えば、温度に正比例する電流とすることができる。なお、電流源３１０の温度特性はこれに限られない。
電流源３１１は、定電流である電流Ｉ３１を生成する。電流源３１１の出力端子は、電流源３１０の入力端子に接続されている。
電流源３１２は、定電流である電流Ｉ３２を生成する。電流源３１２の入力端子は、抵抗器Ｒ３２と抵抗器Ｒ３との間に接続されている。
抵抗値調整回路１２０Ｂの動作について説明する。ここで、オペアンプ３００の非反転入力端子に供給される電圧をＶｒｅｆ、オペアンプ３００の出力端子の電圧（第２電圧）をＶ３１、抵抗器Ｒ３１，Ｒ３２の抵抗値をそれぞれＲ３１，Ｒ３２とする。
オペアンプ３００のイマジナリショートにより、オペアンプ３００の反転入力端子の電圧は、Ｖｒｅｆとなる。また、抵抗器Ｒ３１を流れる電流の電流量は、Ｉｐｔａｔ−Ｉ３１となる。したがって、Ｖ３１＝Ｖｒｅｆ＋（Ｉｐｔａｔ−Ｉ３１）×Ｒ３１となる。そして、電流Ｉ３２及び抵抗器Ｒ３２による電圧降下により、Ｖｇ１＝Ｖ３１−Ｉ３２×Ｒ３２＝Ｖｒｅｆ＋（Ｉｐｔａｔ−Ｉ３１）×Ｒ３１−Ｉ３２×Ｒ３２となる。
抵抗値調整回路１２０Ｂでは、ＰチャネルＭＯＳＦＥＴ（Ｐ２）及びダイオードＤ１の温度特性によって、電圧Ｖｒｅｆも温度に応じて変化する。また、抵抗値調整回路１２０Ｂでは、温度に応じて電流Ｉｐｔａｔの電流量が変化する。したがって、抵抗値調整回路１２０Ｂは、温度に応じてＰチャネルＭＯＳＦＥＴ（Ｐ１）のゲート電圧Ｖｇ１を調整することにより、ＰチャネルＭＯＳＦＥＴ（Ｐ１）の抵抗値を調整することができる。抵抗値調整回路１２０Ｂでは、温度に応じて変化する電流Ｉｐｔａｔと抵抗器Ｒ３１でゲート電圧Ｖｇ１の温度変化を調整できるため、図２に示した抵抗値調整回路１２０Ａよりも抵抗値調整の自由度を向上させることができる。
なお、抵抗値調整回路１２０Ｂにおいて、ＰチャネルＭＯＳＦＥＴ（Ｐ２）又はダイオードＤ１を設けない構成としてもよい。また、抵抗値調整回路１２０Ｂにおいて、電圧Ｖ３１をゲート電圧Ｖｇ１とする場合は、抵抗器Ｒ３２及び電流源３１２を設けない構成としてもよい。
図４Ａ及び図４Ｂは、増幅回路１００Ｂの動作のシミュレーション結果を示す図である。
図４Ａでは、横軸が温度（℃）、縦軸左側が電圧（Ｖ）、縦軸右側が電流（μＡ）である。図４Ａには、電源電圧Ｖｄｄ、オペアンプ３００の非反転入力端子に印加される電圧Ｖｒｅｆ、温度に応じて電流量が変化する電流Ｉｐｔａｔ、及びＰチャネルＭＯＳＦＥＴ（Ｐ１）のゲート電圧Ｖｇ１が示されている。図４Ａに示すように、電源電圧Ｖｄｄは約１．８Ｖで一定である。電圧Ｖｒｅｆは、ＰチャネルＭＯＳＦＥＴ（Ｐ２）及びダイオードＤ１の温度特性により、一定の傾きによって電圧を調整している。
図４Ｂでは、横軸が温度（℃）、縦軸が増幅回路１００Ｂのゲイン（ｄＢ）である。増幅回路１００Ｂにおいて、ＰチャネルＭＯＳＦＥＴ（Ｐ１）が存在しない場合（抵抗値調整なし）、温度の上昇に伴ってゲインが低下してしまう。増幅回路１００Ｂでは、図４Ａに示したように、温度の上昇に伴ってゲート電圧Ｖｇ１が上昇する。これにより、図４Ｂに示すように、増幅回路１００Ｂでは、温度の上昇に伴うゲインの低下が抑制され、温度によらずゲインをほぼ一定とすることができる。
図５は、増幅回路１００の一例である増幅回路１００Ｃの構成を示す図である。図５には、抵抗値調整回路１２０の一例である抵抗値調整回路１２０Ｃが示されている。なお、図３に示した抵抗値調整回路１２０Ｂと同一の要素には、同一の符号を付して詳細な説明を省略する。抵抗値調整回路１２０Ｃは、ＰチャネルＭＯＳＦＥＴ（Ｐ２，Ｐ５１，Ｐ５２）、ＮチャネルＭＯＳＦＥＴ（Ｎ５１〜Ｎ５４）、ダイオードＤ１、電流源３１０，５０１，５０２、オペアンプ３００、及び抵抗器Ｒ３１を備える。なお、ＰチャネルＭＯＳＦＥＴ（Ｐ５１，５２）、ＮチャネルＭＯＳＦＥＴ（Ｎ５１〜Ｎ５４）、及び電流源３１０，５００，５０１は第２電流生成回路を構成する。
電流源５００は、定電流である電流Ｉ５１を生成する。また、電流源５０１は、定電流である電流Ｉｒｅｆを生成する。
ＰチャネルＭＯＳＦＥＴ（Ｐ５１）は、ダイオード接続され、ドレインが電流源３１０の入力端子に接続されている。したがって、ＰチャネルＭＯＳＦＥＴ（Ｐ５１）には、電流Ｉｐｔａｔが流れる。
ＰチャネルＭＯＳＦＥＴ（Ｐ５２）は、ＰチャネルＭＯＳＦＥＴ（Ｐ５１）とカレントミラー接続されている。ＰチャネルＭＯＳＦＥＴ（Ｐ５１，Ｐ５２）のサイズ比を１：Ｍ１とすると、ＰチャネルＭＯＳＦＥＴ（Ｐ５２）に流れる電流Ｉｐｔａｔ２は、Ｉｐｔａｔ２＝Ｉｐｔａｔ１×Ｍ１となる。
ＮチャネルＭＯＳＦＥＴ（Ｎ５１）は、ダイオード接続され、ドレインが電流源５００の出力端子に接続されている。したがって、ＮチャネルＭＯＳＦＥＴ（Ｎ５１）には、電流Ｉ５１が流れる。
ＮチャネルＭＯＳＦＥＴ（Ｎ５２）は、ＮチャネルＭＯＳＦＥＴ（Ｎ５１）とカレントミラー接続されている。また、ＮチャネルＭＯＳＦＥＴ（Ｎ５２）のドレインは、ＰチャネルＭＯＳＦＥＴ（Ｐ５２）のドレインに接続されている。ＮチャネルＭＯＳＦＥＴ（Ｎ５１，Ｎ５２）のサイズ比を１：Ｍ２とすると、ＮチャネルＭＯＳＦＥＴ（Ｎ５２）に流れる電流Ｉ５２は、Ｉ５１×Ｍ２を上限として、Ｉ５２＝Ｉｐｔａｔ２となる。
ＮチャネルＭＯＳＦＥＴ（Ｎ５３）は、ダイオード接続されている。また、ＮチャネルＭＯＳＦＥＴ（Ｎ５３）のドレインは、ＰチャネルＭＯＳＦＥＴ（Ｐ５２）のドレインと接続されている。したがって、ＮチャネルＭＯＳＦＥＴ（Ｎ５３）を流れる電流Ｉ５３は、Ｉ５１×Ｍ２＞Ｉｐｔａｔ×Ｍ１の場合、Ｉ５３≒０Ａとなる。また、Ｉ５１×Ｍ２≦Ｉｐｔａｔ×Ｍ１の場合、Ｉ５３＝Ｉｐｔａｔ２−Ｉ５２となる。
ＮチャネルＭＯＳＦＥＴ（Ｎ５４）は、ＮチャネルＭＯＳＦＥＴ（Ｎ５３）とカレントミラー接続されている。ＮチャネルＭＯＳＦＥＴ（Ｎ５３，Ｎ５４）のサイズ比を１：Ｍ３とすると、ＮチャネルＭＯＳＦＥＴ（Ｐ５４）に流れる電流Ｉ５４は、Ｉ５１×Ｍ２≦Ｉｐｔａｔ×Ｍ１の場合、Ｉ５４＝Ｉ５３×Ｍ３＝（Ｉｐｔａｔ２−Ｉ５２）×Ｍ３となる。
ＮチャネルＭＯＳＦＥＴ（Ｎ５４）のドレインと、電流源５０１の入力端子とは、オペアンプ３００の反転入力端子に接続されている。したがって、オペアンプ３００の出力端子から抵抗器Ｒ３１を通じてＮチャネルＭＯＳＦＥＴ（Ｎ５４）及び電流源５０１に流れる電流Ｉｔｃ（第２電流）は、Ｉｔｃ＝Ｉ５４＋Ｉｒｅｆ＝（Ｉｐｔａｔ２−Ｉ５２）×Ｍ３＋Ｉｒｅｆとなる。この電流Ｉｔｃによって、ＰチャネルＭＯＳＦＥＴ（Ｐ１）のゲート電圧Ｖｇ１は、Ｖｒｅｆ＋Ｉｔｃ×Ｒ３１に調整される。
図６Ａ〜図６Ｃは、増幅回路１００Ｃの動作のシミュレーション結果を示す図である。図６Ａ〜図６Ｃを参照して、増幅回路１００Ｃにおけるゲインの調整動作について説明する。
図６Ａでは、横軸が温度（℃）、縦軸左側が電圧（Ｖ）、縦軸右側が電流（μＡ）である。図６Ａには、温度に応じて電流量が変化する電流Ｉｐｔａｔ２、ＮチャネルＭＯＳＦＥＴ（Ｎ５２）を流れる電流Ｉ５２、及び抵抗器Ｒ３１を流れる電流Ｉｔｃが示されている。電流Ｉｐｔａｔ２は、温度の上昇に伴って増加する。そして、電流Ｉ５２は、温度の上昇に伴って電流Ｉｐｔａｔ２と同様に変化するが、上限値（Ｉ５２×Ｍ２）に到達すると一定となる。図６Ａに示すシミュレーションでは、約２５℃で電流Ｉ５２が一定となっている。電流Ｉｔｃは、Ｉｔｃ＝（Ｉｐｔａｔ２−Ｉ５２）×Ｍ３＋Ｉｒｅｆであるから、約２５℃未満（第１温度区間）では、Ｉｔｃ＝Ｉｒｅｆ（約２．０μＡ）となる。そして、約２５℃以上（第２温度区間）になると、電流Ｉｔｃは、温度の上昇に伴って増加する。
図６Ｂでは、横軸が温度（℃）、縦軸が電圧（Ｖ）である。図６Ｂには、電源電圧Ｖｄｄ、オペアンプ３００の非反転入力端子に印加される電圧Ｖｒｅｆ、及びＰチャネルＭＯＳＦＥＴ（Ｐ１）のゲート電圧Ｖｇ１が示されている。図６Ｂに示すように、電源電圧Ｖｄｄは約１．８Ｖで一定である。電圧Ｖｒｅｆは、ＰチャネルＭＯＳＦＥＴ（Ｐ２）及びダイオードＤ１の温度特性により、
図６Ｃでは、横軸が温度（℃）、縦軸が増幅回路１００Ｃのゲイン（ｄＢ）である。図６Ｂに示したように、ゲート電圧Ｖｇ１の傾きが約２５℃で変化する。これにより、図６Ｂに示すように、増幅回路１００Ｃでは、約２５℃でゲインを変化させることができる。
なお、図５に示す抵抗値調整回路１２０Ｃでは、電流Ｉｔｃの最低量（例えば、約２．０μＡ）を調整するために電流源５０１が設けられているが、電流源５０１は設けられていなくてもよい。
図７は、増幅回路１００の一例である増幅回路１００Ｄの構成を示す図である。図７には、抵抗値調整回路１２０の一例である抵抗値調整回路１２０Ｄが示されている。なお、図３に示した抵抗値調整回路１２０Ｂと同一の要素には、同一の符号を付して詳細な説明を省略する。抵抗値調整回路１２０Ｄは、ＰチャネルＭＯＳＦＥＴ（Ｐ２）、ダイオードＤ１、電流源７００，７０１、オペアンプ７１０，７１１、及び抵抗器Ｒ７１〜Ｒ７８を備える。
電流源７００は、定電流又は可変電流を生成する電流源である。電流源７００の入力端子には、ダイオード接続されたＰチャネルＭＯＳＦＥＴ（Ｐ２）が接続されている。
電流源７０１は、定電流又は可変電流を生成する電流源である。電流源７０１の出力端子は、ダイオードＤ１のアノードに接続されている。ダイオードＤ１のカソードは接地されている。
オペアンプ７１０の非反転入力端子は、抵抗器Ｒ７１を通じてＰチャネルＭＯＳＦＥＴ（Ｐ２）のゲートに接続されている。抵抗器Ｒ７２の一端はオペアンプ７１０の非反転入力端子と抵抗器Ｒ７１との間に接続され、抵抗器７２の他端は接地されている。オペアンプ７１０の出力端子は、抵抗器Ｒ７３を通じてオペアンプ７１０の反転入力端子に接続されている。オペアンプ７１０の出力端子は、抵抗器Ｒ３を通じてＰチャネルＭＯＳＦＥＴ（Ｐ１）のゲートに接続されている。オペアンプ７１０の反転入力端子は、抵抗器Ｒ７４を通じてオペアンプ７１１の出力端子に接続されている。ＰチャネルＭＯＳＦＥＴ（Ｐ２）のゲート電圧Ｖｇ２は、電源電圧ＶｄｄやＰチャネルＭＯＳＦＥＴの閾値電圧の変動に応じて変化する。ゲート電圧Ｖｇ２の変化に伴い、ＰチャネルＭＯＳＦＥＴ（Ｐ１）のゲート電圧Ｖｇ１は、電源電圧ＶｄｄやＰチャネルＭＯＳＦＥＴの変動の影響をキャンセルするように変化する。
オペアンプ７１１の非反転入力端子は、抵抗器Ｒ７５を通じてダイオードＤ１のアノードに接続されている。抵抗器Ｒ７６の一端はオペアンプ７１１の非反転入力端子と抵抗器Ｒ７５との間に接続され、抵抗器Ｒ７６の他端は接地されている。オペアンプ７１１の出力端子は、抵抗器Ｒ７７を通じてオペアンプ７１１の反転入力端子に接続されている。抵抗器Ｒ７８の一端にはオフセット電圧Ｖｏｓが供給され、抵抗器Ｒ７８の他端はオペアンプ７１１の反転入力端子に接続されている。ダイオードＤ１のアノードの電圧Ｖｆ１は、ダイオードＤ１の温度特性により変化する。したがって、オペアンプ７１１から出力される電圧Ｖｔｅｍｐも温度に応じて変化する。なお、温度に応じた電圧Ｖｔｅｍｐの変化は、オペアンプ７１１でのゲインに応じたものとなる。
このような構成により、増幅回路１００Ｄでは、増幅回路１００Ｂと同様に、電源電圧ＶｄｄやＰチャネルＭＯＳＦＥＴの閾値電圧の変動の影響が抑制するとともに、温度に応じて増幅回路１００Ｄのゲインを調整することができる。
以上、本発明の例示的な実施形態について説明した。本実施形態によれば、抵抗値調整回路１２０が温度に応じて可変抵抗器の抵抗値を調整することにより、増幅回路１００のゲインを温度に応じて調整することができる。例えば、図４Ｂに示したように、増幅回路１００のゲインを、温度によらずほぼ一定とすることができる。
また、本実施形態によれば、ＭＯＳＦＥＴにより可変抵抗器を実現することができる。
さらに、本実施形態によれば、ＰチャネルＭＯＳＦＥＴ（Ｐ２）のゲート電圧に応じて変化する電圧（例えば、図３に示すＶｒｅｆ）を生成し、当該電圧に基づいて、ＰチャネルＭＯＳＦＥＴ（Ｐ１）のゲート電圧Ｖｇ１を調整することができる。これにより、電源電圧ＶｄｄやＰチャネルＭＯＳＦＥＴの閾値電圧の変動を受けることなく、ＰチャネルＭＯＳＦＥＴ（Ｐ１）の抵抗値を調整することができる。
また、本実施形態によれば、ＰチャネルＭＯＳＦＥＴ（Ｐ２）のゲート電圧に応じて変化する電圧（例えば、図３に示すＶｒｅｆ）をダイオードにより実現することができる。
また、本実施形態によれば、温度に応じて変化する電流（例えば、図３に示すＩｐｔａｔ）に基づいて、ＰチャネルＭＯＳＦＥＴ（Ｐ１）のゲート電圧Ｖｇ１を調整することができる。これにより、例えばダイオードＤ１のみで調整する場合と比較して、ＰチャネルＭＯＳＦＥＴ（Ｐ１）のゲート電圧を調整する際の自由度を比較的高くすることが可能となる。
また、本実施形態によれば、例えば図６Ａに示したように、電流変化率が温度によって異なる電流Ｉｔｃを生成し、この電流Ｉｔｃに基づいて、ＰチャネルＭＯＳＦＥＴ（Ｐ１）のゲート電圧を調整することができる。これにより、例えば図６Ｃに示すように、温度によって増幅回路のゲインを変化させることが可能となる。
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１００ 増幅回路
１１０，１１１ 整合回路
１２０ 抵抗値調整回路
２００，３１０〜３１２，５００，５０１，７００，７０１ 電流源
３００，７１０，７１１ オペアンプ
Ｎ１，Ｎ２，Ｎ５１〜Ｎ５４ ＮチャネルＭＯＳＦＥＴ
Ｐ１，Ｐ２，Ｐ５１，Ｐ５２ ＰチャネルＭＯＳＦＥＴ
Ｒ１，Ｒ３１，Ｒ３２，Ｒ７１〜Ｒ７８ 抵抗器
Ｃ１ キャパシタ
Ｌ１，Ｌ２ インダクタ
Ｄ１ ダイオード

Claims (5)

  1. 入力信号を増幅して増幅信号を出力する増幅回路であって、
    出力端子から前記増幅信号を出力する増幅素子と、
    一端に電源電圧が供給され、他端が前記増幅素子の前記出力端子と接続されるインダクタと、
    前記インダクタと並列に接続される可変抵抗器と、
    前記可変抵抗器における電流による損失が小さくなるよう温度の上昇に伴って前記可変抵抗器の抵抗値を増大させ、前記可変抵抗器における電流による損失が大きくなるよう温度の低下に伴って前記可変抵抗器の抵抗値を減少させるように、温度に応じて前記可変抵抗器の抵抗値を調整する抵抗値調整回路と、
    を備える増幅回路。
  2. 請求項１に記載の増幅回路であって、
    前記可変抵抗器は、第１ＦＥＴを含み、
    前記抵抗値調整回路は、温度の上昇に伴って前記第１ＦＥＴのゲート電圧を上昇させ、温度の低下に伴って前記第１ＦＥＴのゲート電圧を下降させる、
    増幅回路。
  3. 請求項２に記載の増幅回路であって、
    前記抵抗値調整回路は、
    第１電流を生成する第１電流生成回路と、
    ダイオード接続され、前記第１電流を流す第２ＦＥＴと、
    前記第２ＦＥＴのゲート電圧に応じて変化する第１電圧を生成する第１電圧生成回路と、
    を含み、
    前記第１電圧生成回路は、前記第２ＦＥＴと接続されたダイオードを有し、
    前記抵抗値調整回路は、前記第１電圧に基づいて、前記第１ＦＥＴのゲート電圧を調整する、
    増幅回路。
  4. 請求項３に記載の増幅回路であって、
    前記第１電圧生成回路は、
    温度に応じて変化する第２電流を生成する第２電流生成回路と、
    前記第２電流に応じて変化する第２電圧を生成する第２電圧生成回路と、
    を含み、
    前記第２電圧生成回路は、非反転入力端子が前記ダイオードに接続され、反転入力端子が前記第２電流生成回路に接続され、出力端子が前記可変抵抗器に接続された、オペアンプを有し、
    前記抵抗値調整回路は、前記第２電圧に基づいて、前記第１ＦＥＴのゲート電圧を調整する、
    増幅回路。
  5. 請求項４に記載の増幅回路であって、
    前記第２電流は、温度に対する電流変化率が、第１温度区間において一定であり、第２温度区間において温度の上昇に伴って増加する、
    増幅回路。


JP2016148985A 2016-07-28 2016-07-28 増幅回路 Active JP6845461B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016148985A JP6845461B2 (ja) 2016-07-28 2016-07-28 増幅回路
KR1020170051029A KR101907416B1 (ko) 2016-07-28 2017-04-20 증폭 회로
CN201710432728.5A CN107666294B (zh) 2016-07-28 2017-06-09 放大电路
US15/639,397 US9948255B2 (en) 2016-07-28 2017-06-30 Amplification circuit
US15/914,674 US10374561B2 (en) 2016-07-28 2018-03-07 Amplification circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016148985A JP6845461B2 (ja) 2016-07-28 2016-07-28 増幅回路

Publications (2)

Publication Number Publication Date
JP2018019291A JP2018019291A (ja) 2018-02-01
JP6845461B2 true JP6845461B2 (ja) 2021-03-17

Family

ID=61011713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016148985A Active JP6845461B2 (ja) 2016-07-28 2016-07-28 増幅回路

Country Status (4)

Country Link
US (2) US9948255B2 (ja)
JP (1) JP6845461B2 (ja)
KR (1) KR101907416B1 (ja)
CN (1) CN107666294B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109546845A (zh) * 2018-12-29 2019-03-29 华羿微电子股份有限公司 基于mosfet和固定电阻串并联的电子负载电路
CN111490739B (zh) * 2019-01-25 2023-09-26 杭州海康威视数字技术股份有限公司 一种放大音频信号的装置以及设备
WO2021235125A1 (ja) * 2020-05-21 2021-11-25 株式会社村田製作所 増幅装置
EP3930184A1 (en) * 2020-06-26 2021-12-29 NXP USA, Inc. Amplifier circuit with temperature compensation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3411123B2 (ja) * 1995-03-22 2003-05-26 シンクレイヤ株式会社 高周波増幅器用温度補償回路
JP2000036564A (ja) * 1998-07-21 2000-02-02 Oki Electric Ind Co Ltd 可変抵抗器及び可変利得回路
JP3841652B2 (ja) * 2001-03-14 2006-11-01 富士通株式会社 増幅回路
US6424222B1 (en) * 2001-03-29 2002-07-23 Gct Semiconductor, Inc. Variable gain low noise amplifier for a wireless terminal
US7271674B1 (en) * 2003-08-15 2007-09-18 Dsp Group Inc. Automatic level control for radio frequency amplifiers
KR20070052782A (ko) 2004-09-10 2007-05-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 증폭 방법, 증폭기 및 증폭 회로
JP2006319436A (ja) * 2005-05-10 2006-11-24 Alps Electric Co Ltd 利得制御回路
KR100705326B1 (ko) * 2006-05-25 2007-04-10 삼성전자주식회사 피드백형 가변이득 증폭기 및 그 제어방법
US7696826B2 (en) 2006-12-04 2010-04-13 Skyworks Solutions, Inc. Temperature compensation of collector-voltage control RF amplifiers
JP2012099915A (ja) 2010-10-29 2012-05-24 Asahi Kasei Electronics Co Ltd 広帯域増幅器
WO2012164794A1 (ja) * 2011-06-01 2012-12-06 パナソニック株式会社 スルーモード付き低雑音増幅器
CN104779920B (zh) * 2015-05-08 2017-06-09 宜确半导体（苏州）有限公司 基于闭环功率控制的共源共栅射频功率放大器

Also Published As

Publication number Publication date
JP2018019291A (ja) 2018-02-01
US9948255B2 (en) 2018-04-17
US20180198429A1 (en) 2018-07-12
CN107666294A (zh) 2018-02-06
CN107666294B (zh) 2021-11-30
US10374561B2 (en) 2019-08-06
US20180034426A1 (en) 2018-02-01
KR20180013689A (ko) 2018-02-07
KR101907416B1 (ko) 2018-10-12

Similar Documents

Publication Publication Date Title
CN107786173B (zh) 功率放大电路
US8970300B2 (en) Apparatus and method for transimpedance amplifiers with wide input current ranges
US10256778B2 (en) Power amplifier module
JP6845461B2 (ja) 増幅回路
US6734736B2 (en) Low power variable gain amplifier
CN107852137B (zh) 用于自适应放大器偏置的放大器电路和方法
US10476454B2 (en) Power amplifier module
CN108141182B (zh) 具有共源共栅级和dc偏置调节器的多级放大器
US11038469B2 (en) Power amplification module
CN110808714B (zh) 一种实现多频段切换和抗饱和的射频功率放大器
US10637401B2 (en) Current output circuit
JP6288607B2 (ja) 電力増幅モジュール
US7378908B2 (en) Variable gain differential amplifier, and variable degeneration impedance control device and method for use in the same
US9927469B2 (en) Log-linear power detector
US7456692B2 (en) Gain variable amplifier
US6724251B1 (en) Apparatus and method for employing gain dependent biasing to reduce offset and noise in a current conveyor type amplifier
US11183979B2 (en) Gain-control stage for a variable gain amplifier
US11962274B2 (en) Amplifier device
JP7306218B2 (ja) 利得可変差動増幅回路
KR20240094236A (ko) 서보 루프 바이어싱을 제공하는 rf 전력 증폭기
JP2011013739A (ja) 定電圧電源回路
JP2021043487A (ja) 電源回路及び無線通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210209

R150 Certificate of patent or registration of utility model

Ref document number: 6845461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150