JPWO2012164794A1 - スルーモード付き低雑音増幅器 - Google Patents
スルーモード付き低雑音増幅器 Download PDFInfo
- Publication number
- JPWO2012164794A1 JPWO2012164794A1 JP2012552592A JP2012552592A JPWO2012164794A1 JP WO2012164794 A1 JPWO2012164794 A1 JP WO2012164794A1 JP 2012552592 A JP2012552592 A JP 2012552592A JP 2012552592 A JP2012552592 A JP 2012552592A JP WO2012164794 A1 JPWO2012164794 A1 JP WO2012164794A1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- mode
- noise amplifier
- withstand voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015556 catabolic process Effects 0.000 claims abstract description 101
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/15—Indexing scheme relating to amplifiers the supply or bias voltage or current at the drain side of a FET being continuously controlled by a controlling signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/27—A biasing circuit node being switched in an amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
この高周波可変利得増幅器を第一の増幅器(アンプモード)として機能させる場合、高周波スイッチ60をオン、高周波スイッチ62をオフにする。受信信号は、入力端子P10より入力され、トランジスタ51のベースに入り、トランジスタ50を通過し、インピーダンス素子7およびインピーダンス素子8を通過し出力端子P12から出力される。この場合の増幅率は、インピーダンス素子6とインピーダンス素子5で決定される。
この方法を図8を用いて説明する。なお、図7にて説明した部材に対応する部材には同一符号を付して説明は省略する。
図8に示すように、電源と負荷インピーダンス素子5の間にDC/DCコンバータ70を挿入する。DC/DCコンバータ70により電源電圧をトランジスタの端子間耐圧以下に変換することで、各端子間に端子間耐圧以上の電圧がかかる事を防ぐことができる。しかし、この方法の場合は、第一の増幅器(アンプモード)の負荷側にDC/DCコンバータ70がぶら下がった形となるため、負荷側に、DC/DCコンバータ70に起因する容量成分などが追加され、その影響により高周波特性が劣化してしまう。その結果、DC/DCコンバータ使用前と同等の特性を確保するために、電流を増加する等の対策が必要となり、消費電力が増加してしまう。また、DC/DCコンバータを追加で必要とするため面積が増大し、小型化も実現できない。
図1は本発明の実施の形態を説明するためのスルーモード付き低雑音増幅器の構成を示す図である。
本発明の実施の形態のスルーモード付き低雑音増幅器においてはトランジスタが用いられる。この「トランジスタ」として、電界効果トランジスタとバイポーラトランジスタとのいずれを用いてもよい。本実施の形態1及び後述する実施の形態2及び3では、電界効果トランジスタのうち、MOSFETを用いる構成を例示する。もちろん、電界効果トランジスタとして、MISFET、MESFET等を用いてもよい。また、以下の構成例において、Nチャンネル型MOSFETとPチャンネル型MOSFETとを相互に置換して構成してもよい。また、本明細書及び請求の範囲において、トランジスタの各端子間を、便宜上、ある端子名と他の端子名とを「−」で結んで、「ゲート−ソース間」の如く表現する。
本実施の形態のスルーパス付き低雑音増幅器は、カスコード増幅回路(101〜109)により信号を増幅するアンプモードと、スルーパス回路110により信号をそのまま通過させるスルーモードの2つの動作モードを持つ。
まずはアンプモード時の動作について説明する。
実施の形態1よりも、さらに良好な高周波特性を得ることができる回路を、図面を参照しながら具体的に説明する。なお、図1にて説明した部材に対応する部材には同一符号を付して説明は省略する。
本実施の形態のスルーモード付き低雑音増幅器は、電源電圧がトランジスタの各端子間の端子間耐圧の2倍以上である場合に有効である。本実施の形態の回路構成を図6に示す。図1にて説明した部材に対応する部材には同一符号を付して説明は省略する。
本発明の実施の形態4は、上記実施の形態1〜実施の形態3において、MOSFETをバイポーラトランジスタで置換したものである。この置換の仕方は周知であるので、その説明を省略する。
2 バイアス回路
3 インピーダンス素子
4 インピーダンス素子
5 インピーダンス素子
6 インピーダンス素子
7 インピーダンス素子
8 インピーダンス素子
9 インピーダンス素子
50 トランジスタ
51 トランジスタ
60 高周波スイッチ
62 高周波スイッチ
70 DC/DCコンバータ
P10 入力端子
P11 エミッタ端子
P12 出力端子
P13 電圧制御端子
P14 電圧制御端子
101 入力端子
102 ソース接地トランジスタ
103 出力端子
104 ゲート接地トランジスタ
105 バイアス回路
106 負荷インピーダンス素子
107 スイッチングトランジスタ
108 モード制御端子
109 レベルシフタ
110 スルーパス回路
201 電流源
202 1次側トランジスタ
203 2次側トランジスタ
204 出力端子
205 抵抗
206 制御端子
207 スイッチングトランジスタ
208 制御端子
209 スイッチングトランジスタ
210 スイッチングトランジスタ
211 インバータ
212 バイアス電源
301 電流源
302 1次側トランジスタ
303 2次側トランジスタ
304 出力端子
305 ゲート接地トランジスタ
306 バイアス電源
307 抵抗
308 制御端子
309 スイッチングトランジスタ
310 スイッチングトランジスタ
311 インバータ
312 バイアス電源
401 入力端子
402 抵抗
403 制御端子
404 トランジスタスイッチ
405 抵抗
406 トランジスタスイッチ
407 抵抗
408 トランジスタスイッチ
409 抵抗
410 コンデンサ
411 出力端子
412 トランジスタスイッチ
501 ソースインピーダンス素子
502 スイッチ並列インピーダンス素子
601 カスコードトランジスタ
602 カスコードバイアス回路
Claims (24)
- 入力された信号を増幅するアンプモードと入力された信号を通過させるスルーモードとを備えたスルーモード付き低雑音増幅器であって、
ゲートが入力端子に接続されたソース接地トランジスタと、
前記ソース接地トランジスタにカスコード接続されるとともに、ドレインが出力端子に接続されたゲート接地トランジスタと、
前記ゲート接地トランジスタのゲートに接続されたバイアス回路と、
前記ゲート接地トランジスタのドレインに接続された負荷インピーダンス素子と、
前記負荷インピーダンス素子と電源との間に接続されたスイッチングトランジスタと、
前記スイッチングトランジスタのゲートとモード信号が入力されるモード制御端子との間に接続されたレベルシフタと、
前記入力端子と前記出力端子との間に接続され、前記モード信号に応じて、前記スイッチングトランジスタがオンする場合にオフし且つ前記スイッチングトランジスタがオンする場合にオフするスルーパス回路と、を備え、
前記ソース接地トランジスタ、前記ゲート接地トランジスタ、および前記スイッチングトランジスタのそれぞれのドレイン−ゲート間耐圧である第1の耐圧、ゲート−ソース間耐圧である第2の耐圧、およびドレイン−ソース間耐圧である第3の耐圧の少なくとも1つが前記電源の電圧(以下、電源電圧)以下である、スルーモード付き低雑音増幅器。 - 前記レベルシフタは、アンプモード時に、前記電源電圧と、前記第1の耐圧、前記第2の耐圧、および前記第3の耐圧のうち最も低い耐圧との差分以上且つ前記電源電圧と前記スイッチングトランジスタがオンするゲート−ソース間電圧との差分以下である電圧を出力し且つスルーモード時に前記スイッチングトランジスタがオフするような電圧を出力するよう構成されており、且つ、前記第1の耐圧、前記第2の耐圧、および前記第3の耐圧の少なくとも1つが前記電源電圧以下であるトランジスタで構成されている、請求項1記載のスルーモード付き低雑音増幅器。
- 前記バイアス回路は、前記電源電圧と、前記第1の耐圧、前記第2の耐圧、および前記第3の耐圧のうち最も低い耐圧との差分以上且つ前記第1の耐圧、前記第2の耐圧、および前記第3の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第1の耐圧、前記第2の耐圧、および前記第3の耐圧の少なくとも1つが電源電圧以下であるトランジスタで構成されている、請求項1記載のスルーモード付き低雑音増幅器。
- 前記バイアス回路は、スルーモード時に、前記第1の耐圧、前記第2の耐圧、および前記第3の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第1の耐圧、前記第2の耐圧、および前記第3の耐圧の少なくとも1つが電源電圧以下であるトランジスタで構成されている、請求項1記載のスルーモード付き低雑音増幅器。
- 前記負荷インピーダンス素子は、互いに並列に接続されたインダクタとコンデンサとによって構成される共振回路である、請求項1記載のスルーモード付き低雑音増幅器。
- 前記スイッチングトランジスタのドレインとソースとの間にスイッチ並列インピーダンス素子が接続されている、請求項1記載のスルーモード付き低雑音増幅器。
- 前記スイッチ並列インピーダンス素子は、抵抗である、請求項1記載のスルーモード付き低雑音増幅器。
- 前記ソース接地トランジスタのソースとグランドとの間にソースインピーダンス素子が接続されている、請求項1記載のスルーモード付き低雑音増幅器。
- 前記ソースインピーダンス素子は、インダンクタである、請求項1記載のスルーモード付き低雑音増幅器。
- 前記スルーパス回路は、ドレインまたはソースから入力された信号をソースまたはドレインから出力し、ゲートへ入力される前記モード信号によりアンプモード時にオフするとともにスルーモード時にオンするトランジスタスイッチを備えている、請求項1記載のスルーモード付き低雑音増幅器。
- 前記スルーパス回路は、前記トランジスタスイッチを複数段直列接続して構成されている、請求項1記載のスルーモード付き低雑音増幅器。
- 前記ソース接地トランジスタと前記ゲート接地トランジスタとの間にカスコード接続された1以上のゲート接地トランジスタからなるカスコードトランジスタとそれぞれのカスコードトランジスタのゲートに接続されたカスコードバイアス回路とを備える、請求項1記載のスルーモード付き低雑音増幅器。
- 入力された信号を増幅するアンプモードと入力された信号を通過させるスルーモードとを備えたスルーモード付き低雑音増幅器であって、
ベースが入力端子に接続されたエミッタ接地トランジスタと、
前記エミッタ接地トランジスタにカスコード接続されるとともに、コレクタが出力端子に接続されたベース接地トランジスタと、
前記ベース接地トランジスタのベースに接続されたバイアス回路と、
前記ベース接地トランジスタのコレクタに接続された負荷インピーダンス素子と、
前記負荷インピーダンス素子と電源との間に接続されたスイッチングトランジスタと、
前記スイッチングトランジスタのベースとモード信号が入力されるモード制御端子との間に接続されたレベルシフタと、
前記入力端子と前記出力端子との間に接続され、前記モード信号に応じて、前記スイッチングトランジスタがオンする場合にオフし且つ前記スイッチングトランジスタがオンする場合にオフするスルーパス回路と、を備え、
前記エミッタ接地トランジスタ、前記ベース接地トランジスタ、および前記スイッチングトランジスタのそれぞれのコレクタ−ベース間耐圧である第1の耐圧、ベース−エミッタ間耐圧である第2の耐圧、およびコレクタ−エミッタ間耐圧である第3の耐圧の少なくとも1つが前記電源の電圧(以下、電源電圧)以下である、スルーモード付き低雑音増幅器。 - 前記レベルシフタは、アンプモード時に、前記電源電圧と、前記第1の耐圧、前記第2の耐圧、および前記第3の耐圧のうち最も低い耐圧との差分以上且つ前記電源電圧と前記スイッチングトランジスタがオンするベース−エミッタ間電圧との差分以下である電圧を出力し且つスルーモード時に前記スイッチングトランジスタがオフするような電圧を出力するよう構成されており、且つ、前記第1の耐圧、前記第2の耐圧、および前記第3の耐圧の少なくとも1つが前記電源電圧以下であるトランジスタで構成されている、請求項13記載のスルーモード付き低雑音増幅器。
- 前記バイアス回路は、前記電源電圧と、前記第1の耐圧、前記第2の耐圧、および前記第3の耐圧のうち最も低い耐圧との差分以上且つ前記第1の耐圧、前記第2の耐圧、および前記第3の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第1の耐圧、前記第2の耐圧、および前記第3の耐圧の少なくとも1つが電源電圧以下であるトランジスタで構成されている、請求項13記載のスルーモード付き低雑音増幅器。
- 前記バイアス回路は、スルーモード時に、前記第1の耐圧、前記第2の耐圧、および前記第3の耐圧のうち最も低い耐圧以下である電圧を出力するよう構成されており、且つ、前記第1の耐圧、前記第2の耐圧、および前記第3の耐圧の少なくとも1つが電源電圧以下であるトランジスタで構成されている、請求項13記載のスルーモード付き低雑音増幅器。
- 前記負荷インピーダンス素子は、互いに並列に接続されたインダクタとコンデンサとによって構成される共振回路である、請求項13記載のスルーモード付き低雑音増幅器。
- 前記スイッチングトランジスタのコレクタとエミッタとの間にスイッチ並列インピーダンス素子が接続されている、請求項13記載のスルーモード付き低雑音増幅器。
- 前記スイッチ並列インピーダンス素子は、抵抗である、請求項13記載のスルーモード付き低雑音増幅器。
- 前記エミッタ接地トランジスタのエミッタとグランドとの間にエミッタインピーダンス素子が接続されている、請求項13記載のスルーモード付き低雑音増幅器。
- 前記エミッタインピーダンス素子は、インダンクタである、請求項13記載のスルーモード付き低雑音増幅器。
- 前記スルーパス回路は、コレクタまたはエミッタから入力された信号をエミッタまたはコレクタから出力し、ベースへ入力される前記モード信号によりアンプモード時にオフするとともにスルーモード時にオンするトランジスタスイッチを備えている、請求項13記載のスルーモード付き低雑音増幅器。
- 前記スルーパス回路は、前記トランジスタスイッチを複数段直列接続して構成されている、請求項13記載のスルーモード付き低雑音増幅器。
- 前記エミッタ接地トランジスタと前記ベース接地トランジスタとの間にカスコード接続された1以上のベース接地トランジスタからなるカスコードトランジスタとそれぞれのカスコードトランジスタのベースに接続されたカスコードバイアス回路とを備える、請求項13記載のスルーモード付き低雑音増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012552592A JP5879547B2 (ja) | 2011-06-01 | 2012-03-09 | スルーモード付き低雑音増幅器 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011123723 | 2011-06-01 | ||
JP2011123723 | 2011-06-01 | ||
PCT/JP2012/001635 WO2012164794A1 (ja) | 2011-06-01 | 2012-03-09 | スルーモード付き低雑音増幅器 |
JP2012552592A JP5879547B2 (ja) | 2011-06-01 | 2012-03-09 | スルーモード付き低雑音増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012164794A1 true JPWO2012164794A1 (ja) | 2014-07-31 |
JP5879547B2 JP5879547B2 (ja) | 2016-03-08 |
Family
ID=47258672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012552592A Active JP5879547B2 (ja) | 2011-06-01 | 2012-03-09 | スルーモード付き低雑音増幅器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8648656B2 (ja) |
JP (1) | JP5879547B2 (ja) |
WO (1) | WO2012164794A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8928415B2 (en) * | 2012-11-16 | 2015-01-06 | Qualcomm Incorporated | Adjustable gain for multi-stacked amplifiers |
JP6410007B2 (ja) | 2013-12-16 | 2018-10-24 | 株式会社村田製作所 | カスコード増幅器 |
US9666927B1 (en) | 2014-04-07 | 2017-05-30 | The United States Of America As Represented By The Secretary Of The Air Force | Compact folded Y-junction waveguide |
TW201642582A (zh) * | 2015-05-19 | 2016-12-01 | 穩懋半導體股份有限公司 | 低雜訊放大器 |
TW201642583A (zh) * | 2015-05-19 | 2016-12-01 | 穩懋半導體股份有限公司 | 功率放大器 |
JP6845461B2 (ja) * | 2016-07-28 | 2021-03-17 | 株式会社村田製作所 | 増幅回路 |
KR102509586B1 (ko) | 2016-08-17 | 2023-03-14 | 매그나칩 반도체 유한회사 | 바이어스 전류 생성회로 및 이를 이용한 오티피 메모리 소자 읽기 방법 |
JP6623133B2 (ja) | 2016-09-05 | 2019-12-18 | 株式会社東芝 | 高周波半導体増幅回路 |
JP6721472B2 (ja) | 2016-09-20 | 2020-07-15 | 株式会社東芝 | 受信回路、無線通信モジュール、無線通信装置 |
KR102388175B1 (ko) * | 2016-11-11 | 2022-04-19 | 하마마츠 포토닉스 가부시키가이샤 | 광 검출 장치 |
US10256811B2 (en) * | 2016-11-22 | 2019-04-09 | Electronics And Telecommunications Research Institute | Cascode switch circuit including level shifter |
US10797656B2 (en) * | 2018-08-06 | 2020-10-06 | Analong Devices Global Unlimited Company | Breakdown protection circuit for power amplifier |
US11303252B2 (en) | 2019-09-25 | 2022-04-12 | Analog Devices International Unlimited Company | Breakdown protection circuit for power amplifier |
CN110611486A (zh) * | 2019-10-21 | 2019-12-24 | 河北新华北集成电路有限公司 | 控制电路和低噪声放大器 |
CN110868165B (zh) * | 2019-11-29 | 2023-07-11 | 山东大学 | 多适应性可切换片上低噪声放大器及工作方法 |
JP7384318B1 (ja) | 2022-11-10 | 2023-11-21 | 三菱電機株式会社 | 電力増幅器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6175274B1 (en) * | 1999-07-26 | 2001-01-16 | Nokia Mobile Phones Limited | Switched gain low noise amplifier |
JP2001251176A (ja) * | 2000-03-07 | 2001-09-14 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
US6509799B1 (en) * | 2000-11-09 | 2003-01-21 | Intel Corporation | Electrically tuned integrated amplifier for wireless communications |
JP2002343874A (ja) * | 2001-05-17 | 2002-11-29 | Nippon Telegr & Teleph Corp <Ntt> | シリーズレギュレータ回路 |
JP4095398B2 (ja) * | 2002-09-30 | 2008-06-04 | 株式会社東芝 | 増幅器及びこれを用いた無線通信装置 |
JP2007135097A (ja) * | 2005-11-11 | 2007-05-31 | Renesas Technology Corp | 高出力増幅器 |
JP2007158975A (ja) * | 2005-12-08 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 高周波可変利得増幅器および通信機器 |
JP2008103889A (ja) * | 2006-10-18 | 2008-05-01 | Niigata Seimitsu Kk | 低雑音増幅器 |
-
2012
- 2012-03-09 WO PCT/JP2012/001635 patent/WO2012164794A1/ja active Application Filing
- 2012-03-09 JP JP2012552592A patent/JP5879547B2/ja active Active
-
2013
- 2013-02-04 US US13/758,420 patent/US8648656B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2012164794A1 (ja) | 2012-12-06 |
JP5879547B2 (ja) | 2016-03-08 |
US20130141168A1 (en) | 2013-06-06 |
US8648656B2 (en) | 2014-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5879547B2 (ja) | スルーモード付き低雑音増幅器 | |
CN101764580B (zh) | 用于控制放大器的操作的自适应偏置电路及功率放大*** | |
US7420423B2 (en) | Active balun device | |
US7521996B2 (en) | Differential amplifier and radio system with a differential amplifier | |
US7701289B2 (en) | Variable gain amplifier including series-coupled cascode amplifiers | |
US8040187B2 (en) | Semiconductor integrated circuit device | |
US7560990B2 (en) | Low noise amplifier and low noise amplifying method | |
JP4008451B2 (ja) | カスコード接続増幅回路及びそれを用いた通信装置 | |
US9166530B2 (en) | Low noise amplifier and receiver | |
US8279004B2 (en) | System for driver amplifier | |
JP2006279963A (ja) | 可変利得モードを持つ低雑音増幅器及び差動増幅器 | |
US7528656B2 (en) | Push-pull amplifier and method for low noise amplification | |
US20150280672A1 (en) | Low noise amplifier and receiver | |
WO2020006990A1 (en) | Stacked power amplifiers using core devices | |
US8729966B2 (en) | Variable gain amplifier circuit | |
US6759903B2 (en) | Amplifier | |
US20080074179A1 (en) | Conversion circuit for converting differential signal into signal-phase signal | |
JP2008103889A (ja) | 低雑音増幅器 | |
US10608592B2 (en) | Linear amplifier having higher efficiency for envelope tracking modulator | |
JP2007235525A (ja) | 可変利得増幅回路および半導体集積回路および出力電力調整回路および出力電力調整方法および送信機および受信機および送受信機 | |
US6606001B1 (en) | High-speed current-mirror circuitry and method of operating the same | |
CN102055421A (zh) | 具有增益控制的差动转单端放大器 | |
CN112088488B (zh) | 放大器电路 | |
US20230055295A1 (en) | Low-noise amplifier (lna) with high power supply rejection ratio (psrr) | |
WO2022249556A1 (ja) | 増幅回路および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140509 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141009 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20141011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151001 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5879547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
SZ03 | Written request for cancellation of trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z03 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |