WO2012056496A1 - 表示装置 - Google Patents

Abstract

　走査線（１２）と、データ線（１１）と、マトリクス状の発光画素（１Ａ）と、電源線（１９）とを備えた表示装置（１）であって、発光画素（１Ａ）は、有機ＥＬ素子（１３）と、ゲートに印加されるデータ電圧を駆動電流に変換する駆動トランジスタ（１４）と、データ電圧に応じた電圧を保持するキャパシタ（１５）と、ゲートが走査線（１２）に接続されソースが駆動トランジスタ（１４）のゲートに接続された選択トランジスタ（１６）と、ゲートが走査線（１２）に接続されソースが選択トランジスタ（１６）のドレインに接続されドレインがデータ線（１１）に接続された選択トランジスタ（１７）と、ゲートが選択トランジスタ（１６）のソースに接続されソースが選択トランジスタ（１６）のドレインに接続されドレインが電源線（１９）に接続されたガード電位用トランジスタ（１８）とを備える。

Description

表示装置

　本発明は、表示装置に関し、特に電流駆動型の発光素子を用いた表示装置に関する。

　電流駆動型の発光素子を用いた表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。

　有機ＥＬ表示装置では、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬ素子を駆動するものをパッシブマトリクス型の有機ＥＬディスプレイと呼ぶ。

　一方、複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動素子のゲートを接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせて信号線からデータ信号を駆動素子に入力する。この駆動素子によって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬ表示装置と呼ぶ。

　アクティブマトリクス型の有機ＥＬ表示装置は、各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬ表示装置とは異なり、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、走査線数が増大してもディスプレイの輝度減少を招くようなことはない。従って、アクティブマトリクス型の有機ＥＬ表示装置は、低電圧で駆動でき、低消費電力化が可能となる。

　特許文献１には、アクティブマトリクス型の有機ＥＬ表示装置における画素部の回路構成が開示されている。

　図１５は、特許文献１に記載された表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図に記載された表示装置１００は、発光画素１００Ａがマトリクス状に配置された画素アレイ部と、これを駆動する駆動部からなる。同図には、便宜上、画素アレイ部を構成する一の発光画素１００Ａのみが記載されている。画素アレイ部は、行ごとに配置された複数の走査線１０２と、列ごとに配置された複数のデータ線１０１と、両者が交差する部分に配置された行列状の発光画素１００Ａと、行ごとに配置された複数の給電線１１０とを備える。また、駆動部は、水平セレクタ１０３と、ライトスキャナ１０４と、パワードライブスキャナ１０５とを備える。

　ライトスキャナ１０４は、走査線１０２に水平周期（１Ｈ）で順次制御信号を供給して発光画素を行単位で線順次走査する。パワードライブスキャナ１０５は、この線順次走査に合わせて給電線１１０に可変電源電圧を供給する。水平セレクタ１０３は、この線順次走査に合わせて映像信号となるデータ電圧と基準電圧とを切換えて列状のデータ線１０１に供給する。

　発光画素１００Ａは、駆動トランジスタ１１１と、選択トランジスタ１１２ａ及び１１２ｂと、有機ＥＬ素子１１３と、キャパシタ１１４とを備える。選択トランジスタ１１２ａ及び１１２ｂは、それぞれ、ゲート群１１２を構成する薄膜トランジスタである。給電線１１０と基準電位Ｖｃａｔ（たとえば接地電位）との間に駆動トランジスタ１１１及び有機ＥＬ素子１１３が直列に接続されている。これにより、有機ＥＬ素子１１３のカソードが基準電位Ｖｃａｔに接続され、アノードが駆動トランジスタ１１１のソースに接続され、駆動トランジスタ１１１のドレインが給電線１１０に接続される。また、駆動トランジスタ１１１のゲートが、キャパシタ１１４の第１電極及び選択トランジスタ１１２ｂのソース電極及びドレイン電極の他方に接続されている。さらに、キャパシタ１１４の第２電極が有機ＥＬ素子１１３のアノードに接続されている。

　また、ゲート群１１２を形成する選択トランジスタ１１２ａのソース電極及びドレイン電極の他方は、選択トランジスタ１１２ｂのソース電極及びドレイン電極の一方と接続されている。また、データ線１０１と選択トランジスタ１１２ａのソース電極及びドレイン電極の一方とが接続されている。選択トランジスタ１１２ａ及び１１２ｂのゲートは、それぞれ、走査線１０２に接続されている。

　上記構成において、パワードライブスキャナ１０５は、データ線１０１が閾値検出用電圧である状態で、給電線１１０を第１電圧（高電圧）から第２電圧（低電圧）に切り換える。ライトスキャナ１０４は、同じくデータ線１０１が閾値検出用電圧である状態で、走査線１０２の電圧を“Ｈ”レベルにして選択トランジスタ１１２ａ及び１１２ｂを導通させ、閾値検出用電圧を駆動トランジスタ１１１のゲートに印加する。続いて、パワードライブスキャナ１０５は、データ線１０１の電圧が閾値検出用電圧からデータ電圧に切り換わる前の補正期間で、給電線１１０の電圧を第２電圧から第１電圧に切り換えて、駆動トランジスタ１１１の閾値電圧に相当する電圧をキャパシタ１１４に保持させる。次に、ライトスキャナ１０４は、選択トランジスタ１１２ａ及び１１２ｂの電圧を“Ｈ”レベルにしてデータ電圧をキャパシタ１１４に保持させる。つまり、このデータ電圧は、先に保持された駆動トランジスタ１１１の閾値電圧に相当する電圧に加算されてキャパシタ１１４に書き込まれる。そして、駆動トランジスタ１１１は、第１電圧にある給電線１１０から電流の供給を受け、上記保持電圧に応じた駆動電流を有機ＥＬ素子１１３に流す。

　上述したように、ライトスキャナ１０４は、ゲート群１１２をＯＮ／ＯＦＦさせることにより、データ電圧の書き込み及び保持を実行している。ここで、ゲート群１１２のように、２つの選択トランジスタを直列接続した構造は、ダブルゲート構造と呼ばれる。このダブルゲート構造により、ゲート群１１２のオフ抵抗が倍となり、また、どちらか一方の選択トランジスタがオフリークした場合でも、他方の選択トランジスタによってオフリークが抑制されるので、オフリーク電流をほぼ半減させることができる。

　特許文献１では、上述したダブルゲート構造により、発光画素への輝度情報の正確な書き込みがなされ、有機ＥＬ素子１１３の輝度にばらつきが生じることのない高画質の表示装置を提供できるとしている。

特開２００８－１７５９４５号公報

　しかしながら、特許文献１に記載された表示装置では、薄膜トランジスタの直列接続で構成されたゲート群１１２により、オフリーク電流を半減させることは可能であるものの、完全にオフ状態とすることは困難である。よって、キャパシタ１１４によるデータ電圧の保持動作時に保持電荷をデータ線１０１にリークさせてしまい、表示期間中に駆動電流を変化させてしまうという課題を有する。

　この課題を克服するために、従来、上記オフリーク電流を考慮して予めキャパシタの保持容量を大きくしてその影響を抑えている。しかし、表示画面の高精細化に伴う発光画素の微細化に伴い、画素回路の大半を占有するキャパシタのサイズを確保することが困難となっている。

　上記課題に鑑み、本発明は、発光画素の微細化が進行しても、オフリーク電流により保持電圧が経時変動しない発光画素を有する表示装置を提供することを目的とする。

　上記目的を達成するために、本発明の一態様に係る表示装置は、複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えた表示装置であって、前記複数の発光画素の各々は、前記複数のデータ線のうちの一のデータ線を介して供給されるデータ電圧に応じた駆動電流が流れることにより発光する発光素子と、前記電源線と前記発光素子との間に接続され、ゲート電極に印加される電圧に応じて前記データ電圧を前記駆動電流に変換する駆動トランジスタと、一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するキャパシタと、ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記第１トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続されている第２トランジスタと、ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタとを具備することを特徴とする。

　本発明の表示装置によれば、発光画素の有する保持容量素子からデータ線へのオフリーク電流が無くなり、画素回路の大半の面積を占める保持容量素子を小さくできる。よって、表示品質を維持しつつ発光画素の微細化が可能となる。

図１は、本発明の実施の形態１に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図２Ａは、本発明の実施の形態１に係る発光画素のデータ書き込み時における状態を表す回路図である。 図２Ｂは、本発明の実施の形態１に係る発光画素の表示動作時における状態を表す回路図である。 図３は、本発明の実施の形態１に係る変形例を示す表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図４Ａは、本発明の実施の形態１に係る変形例を示す発光画素のデータ書き込み時における状態を表す回路図である。 図４Ｂは、本発明の実施の形態１に係る変形例を示す発光画素の表示動作時における状態を表す回路図である。 図５は、本発明の実施の形態１に係る発光画素の回路レイアウト図の一例である。 図６は、本発明の実施の形態２に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図７Ａは、本発明の実施の形態２に係る発光画素のデータ書き込み時における状態を表す回路図である。 図７Ｂは、本発明の実施の形態２に係る発光画素の表示動作時における第１の状態を表す回路図である。 図７Ｃは、本発明の実施の形態２に係る発光画素の表示動作時における第２の状態を表す回路図である。 図８は、本発明の実施の形態２に係る変形例を示す表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図９Ａは、本発明の実施の形態２に係る変形例を示す発光画素のデータ書き込み時における状態を表す回路図である。 図９Ｂは、本発明の実施の形態２に係る変形例を示す発光画素の表示動作時における第１の状態を表す回路図である。 図９Ｃは、本発明の実施の形態２に係る変形例を示す発光画素の表示動作時における第２の状態を表す回路図である。 図１０は、本発明の実施の形態３に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図１１Ａは、本発明の実施の形態３に係る発光画素のデータ書き込み時における状態を表す回路図である。 図１１Ｂは、本発明の実施の形態３に係る発光画素の表示動作時における状態を表す回路図である。 図１２は、本発明の実施の形態３に係る変形例を示す表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図１３Ａは、本発明の実施の形態３に係る変形例を示す発光画素のデータ書き込み時における状態を表す回路図である。 図１３Ｂは、本発明の実施の形態３に係る変形例を示す発光画素の表示動作時における状態を表す回路図である。 図１４は、本発明の表示装置を内蔵した薄型フラットＴＶの外観図である。 図１５は、特許文献１に記載された表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。

　上記目的を達成するために、本発明の一態様に係る表示装置は、複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えた表示装置であって、前記複数の発光画素の各々は、前記複数のデータ線のうちの一のデータ線を介して供給されるデータ電圧に応じた駆動電流が流れることにより発光する発光素子と、前記電源線と前記発光素子との間に接続され、ゲート電極に印加される電圧に応じて前記データ電圧を前記駆動電流に変換する駆動トランジスタと、一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するキャパシタと、ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記第１トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続されている第２トランジスタと、ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタとを具備する。

　本態様によれば、直列接続された２つの選択トランジスタである第１トランジスタ及び第２トランジスタの接続点の電位変動を防止する構成が導入されている。具体的には、第１及び第２トランジスタにオフリーク電流が発生しても、上記接続点の電位が変動しないように、ガード電位用トランジスタである第３トランジスタが配置されている。この構成により、オフリーク電流により発生する第３トランジスタのゲート－ソース間の電圧差に応じて、第１の電位線と上記接続点との間に電流が流れる。つまり、当該電流は、上記接続点の電位を変動前の電位に維持するよう作用する。よって、電圧保持状態においてキャパシタの電位が変動せず維持され、正確なデータ電圧に応じた電圧を保持することができ、発光素子を所望の輝度で発光させることができる。また、オフリーク電流による電圧の変動を考慮してキャパシタの電極を大きめに設計する必要がないため、キャパシタの電極面積を小さくすることができ、発光画素の微細化が可能となる。

　また、本発明の一態様に係る表示装置は、前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタは、Ｎ型であって、前記第１の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線であってもよい。

　本態様によれば、書き込み電圧よりも低い電圧がデータ線に印加されている場合、つまり、キャパシタの保持電圧に対して、データ線の電圧が低い場合、電圧保持状態ではオフリーク電流が、キャパシタ→第１トランジスタ→第２トランジスタ→データ線、という経路で発生する。この場合、第３トランジスタのゲート－ソース間電圧に応じて、電源線→第３トランジスタ→上記接続点→第２トランジスタ→データ線という経路で電流が流れるので、上記接続点の電位は、オフリーク電流が発生しない場合の電位に維持される。

　また、本発明の一態様に係る表示装置は、前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタは、Ｐ型であって、前記第１の電位線は、前記走査線であってもよい。

　本態様によれば、書き込み電圧よりも高い電圧がデータ線に印加されている場合、つまり、キャパシタの保持電圧に対して、データ線の電圧が高い場合、電圧保持状態ではオフリーク電流が、データ線→第２トランジスタ→第１トランジスタ→キャパシタ、という経路で発生する。この場合、第３トランジスタのゲート－ソース間電圧に応じて、データ線→第２トランジスタ→上記接続点→第３トランジスタ→走査線という経路で電流が流れるので、上記接続点の電位は、オフリーク電流が発生しない場合の電位に維持される。このとき、第１及び第２トランジスタをオフ状態にする走査信号電圧は、前記キャパシタに保持される最小電圧以下の電圧値に設定されていることが条件となる。

　また、本発明の一態様に係る表示装置は、さらに、ゲート電極がドレイン電極と接続され、ドレイン電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が、第２の電位線に接続されている第４トランジスタを具備することが好ましい。

　本態様によれば、上記接続点へのガード電位の導入に加え、当該接続点が電圧変動緩和機能を有するよう、ダイオード接続された第４トランジスタを介して第２の電位線に接続されている。よって、データ線の電圧が書込み電圧より高い場合（トランジスタが全てＮ型の場合）、あるいは、データ線の電圧が書込み電圧より低い場合（トランジスタが全てＰ型の場合）には、第２の電位線と上記接続点との間で電流が流れることにより、当該接続点の電位が一定に維持される。つまり、第４トランジスタの配置により、データ線の電圧の大きさに拘わらず、上記接続点の電位が一定に維持されるので、電圧保持状態においてキャパシタの電位を一定に維持することが可能となる。

　また、本発明の一態様に係る表示装置は、前記第４トランジスタは、Ｎ型であって、前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最小電圧以下の電位に設定された第２の電源線であってもよい。

　本態様によれば、データ線の電圧が書込み電圧より高い場合には、データ線→第２トランジスタ→上記接続点→第４トランジスタ→第２の電位線という経路で電流が流れる。よって、当該接続点の電位が一定に維持されるので、電圧保持状態においてキャパシタの電位を一定に維持することが可能となる。

　また、本発明の一態様に係る表示装置は、前記第２の電位線は、前記発光素子のアノード電極に接続されていてもよい。

　本態様によれば、基準電位に対する電位が、キャパシタに保持される最小電圧以下の電位に設定された電源を別途配置せずに、上記電位条件を満たす発光素子のアノード電極を利用してもよい。これにより、画素回路の簡略化が図られる。

　また、本発明の一態様に係る表示装置は、前記第４トランジスタは、Ｐ型であって、前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線であってもよい。

　本態様によれば、データ線の電圧が書込み電圧より低い場合には、電源線→第４トランジスタ→上記接続点→第２トランジスタ→データ線という経路で電流が流れることにより、当該接続点の電位が一定に維持される。

　また、本発明の一態様に係る表示装置は、複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えた表示装置であって、前記複数の発光画素の各々は、データ電圧に応じた駆動電流が流れることにより発光する発光素子と、前記電源線と前記発光素子との間に接続され、ゲート電極に印加される電圧に応じて前記データ電圧を前記駆動電流に変換する駆動トランジスタと、一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するためのキャパシタと、ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が、前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が、前記第１トランジスタのソース電極及びドレイン電極の他方に接続されている第２トランジスタと、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が、前記第２トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が、前記複数のデータ線のうちの一のデータ線に接続されている第５トランジスタと、ゲート電極が前記第１スイッチングトランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１スイッチングトランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタと、ゲート電極がドレイン電極と接続され、ドレイン電極が前記第２スイッチングトランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が第２の電位線に接続されている第４トランジスタとを具備することが好ましい。

　本態様によれば、直列接続された２つの選択トランジスタである第１及び第２トランジスタの第１接続点の電位変動を防止する構成が導入されている。具体的には、第１及び第２トランジスタにオフリーク電流が発生しても、第１接続点の電位が変動しないように、ガード電位用トランジスタである第３トランジスタ、電圧変動緩和用トランジスタであるダイオード接続された第４トランジスタが配置されている。よって、電圧保持状態においてキャパシタの電位が変動せず、正確なデータ電圧に応じた電圧を保持することができ、発光素子を所望の輝度で発光させることができる。また、オフリーク電流による電圧の変動を考慮してキャパシタの電極を大きめに設計する必要がないため、キャパシタの電極面積を小さくすることができ、発光画素の微細化が可能となる。さらに、ガード電位が導入される第１接続点と、第４トランジスタを介して第２の電位線に接続される第２接続点との間に、第２トランジスタが介在しているので、第１の電位線と第２の電位線との間に貫通電流が流れることがなく、消費電力を抑えつつ第１接続点の電位が一定に維持される。

　また、本発明の一態様に係る表示装置は、前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ、及び前記第５トランジスタは、Ｎ型であって、前記第１の電位線は、基準電位に対する電位が前記キャパシタに保持される電圧の最大値以上の電位に設定された前記電源線であり、前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最小電圧以下の電位に設定された第２の電源線であってもよい。

　本態様によれば、電圧保持状態では、第３トランジスタのゲート－ソース間電圧に応じて、電源線→第３トランジスタ→第１接続点→第２トランジスタ→第２接続点→第４トランジスタ→第２の電位線という経路で電流が流れるので、第１接続点の電位は、オフリーク電流が発生しない場合の電位に維持される。さらに、カード電位が導入される第１接続点と第２接続点との間に第２トランジスタが介在しているので、第１の電位線と第２の電位線との間に貫通電流が流れることがなく、消費電力を抑えつつ第１接続点の電位が一定に維持される。

　また、本発明の一態様に係る表示装置は、前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ、及び前記第５トランジスタは、Ｐ型であって、前記第１の電位線は、前記走査線であり、前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線であってもよい。

　本態様によれば、電圧保持状態では、第３トランジスタのゲート－ソース間電圧に応じて、電源線→第４トランジスタ→第２接続点→第２トランジスタ→第１接続点→第３トランジスタ→走査線という経路で電流が流れるので、第１接続点の電位は、オフリーク電流が発生しない場合の電位に維持される。さらに、カード電位が導入される第１接続点と第２接続点との間に第２トランジスタが介在しているので、第１の電位線と第２の電位線との間に貫通電流が流れることがなく、消費電力を抑えつつ当該第１接続点の電位が一定に維持される。

 （実施の形態１）
　以下、本発明の実施の形態１について、図面を参照しながら説明する。

　図１は、本発明の実施の形態１に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における表示装置１は、発光画素１Ａと、データ線駆動回路８と、走査線駆動回路９と、データ線１１と、走査線１２と、電源線１９及び２０とを備える。図１では、便宜上、１つの発光画素１Ａを記載しているが、発光画素１Ａは、走査線１２とデータ線１１との交差部ごとにマトリクス状に配置され、表示部を構成している。また、データ線１１は、発光画素列ごとに配置され、走査線１２は、発光画素行ごとに配置されている。

　発光画素１Ａは、有機ＥＬ素子１３と、駆動トランジスタ１４と、キャパシタ１５と、選択トランジスタ１６及び１７と、ガード電位用トランジスタ１８とを備える。

　走査線駆動回路９は、複数の走査線１２に接続されており、走査線１２に走査信号を出力することにより、発光画素１Ａの有する選択トランジスタ１６及び１７の導通及び非導通を行単位で制御する機能を有する駆動回路である。

　データ線駆動回路８は、複数のデータ線１１に接続されており、映像信号に基づいたデータ電圧を発光画素１Ａへ出力する機能を有する駆動回路である。

　データ線１１は、データ線駆動回路８に接続され、発光画素１Ａを含む画素列に属する各発光画素へ接続され、発光強度を決定するデータ電圧を供給する機能を有する。

　走査線１２は、走査線駆動回路９に接続され、発光画素１Ａを含む画素行に属する各発光画素に接続されている。これにより、走査線１２は、発光画素１Ａを含む画素行に属する各発光画素へ上記データ電圧を書き込むタイミングを供給する機能を有する。

　選択トランジスタ１６は、ゲート電極が走査線１２に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ１４のゲート電極に接続され、走査線１２からの走査信号により、選択トランジスタ１７と同期してデータ線１１と発光画素１Ａとの導通及び非導通を切り換える第１トランジスタである。選択トランジスタ１６は、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。

　選択トランジスタ１７は、ゲート電極が走査線１２に接続され、ソース電極及びドレイン電極の一方が選択トランジスタ１６のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方がデータ線１１に接続され、走査線１２からの走査信号により、選択トランジスタ１６と同期してデータ線１１と発光画素１Ａとの導通及び非導通を切り換える第２トランジスタである。選択トランジスタ１７は、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。

　以降では、選択トランジスタ１６のソース電極及びドレイン電極の他方と、選択トランジスタ１７のソース電極及びドレイン電極の一方との接続点を第１接続点と記す。また、選択トランジスタ１６のソース電極及びドレイン電極の一方と、キャパシタ１５の第１電極と、駆動トランジスタ１４のゲート電極との接続点をキャパシタ接続点と記す。

　駆動トランジスタ１４は、ドレイン電極が正電源線である電源線１９に接続され、ソース電極が有機ＥＬ素子１３のアノード電極に接続されている。駆動トランジスタ１４は、ゲート－ソース間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を駆動電流として有機ＥＬ素子１３に供給する。駆動トランジスタ１４は、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。

　有機ＥＬ素子１３は、カソード電極が基準電位または接地電位に設定された電源線２０に接続された発光素子であり、駆動トランジスタ１４により上記駆動電流が流れることにより発光する。以降では、上記基準電位からの電位差を、各配線、電極及び接続点における電位と定義する。

　キャパシタ１５は、一方の電極である第１電極が駆動トランジスタ１４のゲート電極に接続され、第２電極が駆動トランジスタ１４のソース電極に接続され、データ電圧に応じた電圧を保持し、例えば、選択トランジスタ１６及び１７がオフ状態となった後に、駆動トランジスタ１４のゲート－ソース間電圧を安定的に保持し、駆動トランジスタ１４から有機ＥＬ素子１３へ供給する駆動電流を安定化する機能を有する。なお、アクティブマトリクス型の表示装置の場合、１フレーム期間での発光状態を維持するため、キャパシタ１５の保持容量を大きく確保する必要がある。このため、キャパシタ１５の対向電極の、発光画素に対する占有面積は大きくなる。よって、表示画面の高精細化にともなう発光画素の微細化のためには、キャパシタ１５の電極面積の縮小化が重要となる。

　ガード電位用トランジスタ１８は、ゲート電極が選択トランジスタ１６のソース電極及びドレイン電極の一方に接続され、ソース電極が選択トランジスタ１６のソース電極及びドレイン電極の他方に接続され、ドレイン電極が電源線１９に接続された第３トランジスタである。ガード電位用トランジスタ１８は、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。

　ここで、電源線１９は、キャパシタ１５に保持される最大電圧以上の電位に設定されている。この接続により、選択トランジスタ１６及び１７がオフ状態であり、キャパシタ１５の電圧を保持する状態において、ガード電位用トランジスタ１８は、選択トランジスタ１６のソース電極及びドレイン電極の一方から他方へと流れるオフリーク電流により発生するゲート－ソース間電圧（Ｖ_G－Ｖ_P1）に対応した電流を、電源線１９→ガード電位用トランジスタ１８→第１接続点→選択トランジスタ１７→データ線１１という経路で流す。この電流は、第１接続点の電位Ｖ_P1をオフリーク電流発生前の電位に維持するよう作用する。上記電流は、ガード電位用トランジスタ１８のゲート－ソース間電圧（Ｖ_G－Ｖ_P1）の大きさに対応して流れる。よって、キャパシタ１５の電圧保持状態において、キャパシタ接続点の電位Ｖ_Gが変動せず、正確なデータ電圧に応じた電圧を保持することができ、有機ＥＬ素子１３を所望の輝度で発光させることができる。つまり、Ｖ_P1がＶ_Gのガード電位として機能する。また、オフリーク電流による電圧の変動を考慮してキャパシタ１５の電極を大きめに設計する必要がないため、従来と比較してキャパシタの電極面積を小さくすることができ、発光画素の微細化が可能となる。

　なお、ガード電位用トランジスタ１８は、ドレイン電極が電源線１９と異なる第１の電位線に接続されていてもよい。この場合にも、第１の電位線は、キャパシタ１５に保持される最大電圧以上の電位に設定されていることが必要である。なお、本実施の形態のように、第１の電位線を電源線１９とすることで、固定電位線の本数を削減できるので、回路構成を簡素化できる。

　また、図１には記載されていないが、電源線１９及び２０は、それぞれ、他の発光画素にも接続されており電圧源に接続されている。

　次に、ガード電位用トランジスタ１８の機能を、画素回路の状態遷移図を用いて説明する。

　図２Ａは、本発明の実施の形態１に係る発光画素のデータ書き込み時における状態を表す回路図である。

　まず、発光画素１Ａへのデータ書き込み時には、走査線駆動回路９により走査線１２がＨＩＧＨレベルとなり選択トランジスタ１６及び１７がオン状態となる。これにより、データ線１１とキャパシタ接続点とが導通状態となる。このとき、データ線駆動回路８によりデータ線１１がデータ電圧レベルとなっているので、キャパシタ１５には、データ電圧に対応した電圧が保持される。例えば、データ電圧Ｖｄａｔａの範囲を０～１０Ｖとし、図２Ａのデータ書き込み時には、Ｖｄａｔａ＝１０Ｖが書き込まれ、Ｖ_G＝１０Ｖとなったとする。また、このとき、例えば、電源線１９電圧は１０Ｖに設定されている。

　図２Ｂは、本発明の実施の形態１に係る発光画素の表示動作時における状態を表す回路図である。同図に記載された表示動作時では、データ線１１の電位は、Ｖｄａｔａ＝０Ｖであると仮定している。

　次に、発光画素１Ａの表示動作時には、走査線駆動回路９により走査線１２がＬＯＷレベルとなり選択トランジスタ１６及び１７がオフ状態となる。このとき、選択トランジスタ１６及び１７にはオフリーク電流が発生し、当該オフリーク電流は、キャパシタ接続点の電位（Ｖ_G＝１０Ｖ）及びデータ線１１の電位（Ｖｄａｔａ＝０Ｖ）の大小関係より、キャパシタ接続点→選択トランジスタ１６→第１接続点→選択トランジスタ１７→データ線１１という経路で流れる。ここで、ガード電位用トランジスタ１８が配置されていなければ、上記オフリーク電流による電圧降下により、キャパシタ接続点の電位Ｖ_Gは、１０Ｖを維持できず、経時的に１０Ｖから低下していく。

　一方、本実施の形態では、ガード電位用トランジスタ１８が配置されていることにより、第１接続点の電位Ｖ_P1の維持作用が働く。まず、上記オフリーク電流により、選択トランジスタ１６のソース－ドレイン間に電位差が発生し始める。上記電位差は、ガード電位用トランジスタ１８のゲート－ソース間電圧でもある。よって、ガード電位用トランジスタ１８には、当該ゲート－ソース間電圧に対応したドレイン電流が、電源線１９→ガード電位用トランジスタ１８→第１接続点→選択トランジスタ１７→データ線１１という経路で流れる。上記ドレイン電流は、ガード電位用トランジスタ１８のゲート－ソース間電圧（Ｖ_G－Ｖ_P1）の大きさに対応して流れるので、第１接続点の電位Ｖ_P1は、上記オフリーク電流が流れ始める前の電位である１０Ｖへと戻され、初期電位が維持される。

　なお、上述した発光画素１Ａの表示動作時には、定常状態において、Ｖ_P1の電位は、Ｖ_Gの電位よりも、ガード電位用トランジスタ１８のゲート－ソース間に発生するサブスレショルド電圧の分だけ常に小さい値となっている。この電位差は、データ電圧に依存しない値であるため、Ｖ_P1のガード電位としての機能及びＶ_Gの初期電位の維持には影響しないものである。

　上述した本実施の形態によれば、書き込み電圧よりも低い電圧がデータ線に印加されている場合、つまり、キャパシタ１５の保持電圧に対して、データ線１１の電圧が低い場合、電圧保持状態ではオフリーク電流が、キャパシタ１５→選択トランジスタ１６→第１接続点→選択トランジスタ１７→データ線１１、という経路で発生する。この場合、ガード電位用トランジスタ１８のゲート－ソース間電圧に応じて、電源線１９→ガード電位用トランジスタ１８→第１接続点→選択トランジスタ１７→データ線１１という経路で電流が流れるので、第１接続点の電位Ｖ_P1は、オフリーク電流が発生しない場合の電位に維持される。よって、キャパシタ接続点の電位Ｖ_Gが変動せず、正確なデータ電圧に応じた電圧を保持することができ、有機ＥＬ素子１３を所望の輝度で発光させることができる。また、オフリーク電流による電圧の変動を考慮してキャパシタ１５の電極を大きめに設計する必要がないため、従来と比較してキャパシタの電極面積を小さくすることができ、発光画素の微細化が可能となる。

　また、上記構成によれば、特に、書き込み電圧が大きい場合の表示動作時に効果を奏し、例えば、高輝度を表示している発光画素の保持電圧の経時変動を防止できる。

　図３は、本発明の実施の形態１に係る変形例を示す表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における表示装置２は、発光画素２Ａと、データ線駆動回路８と、走査線駆動回路９と、データ線１１と、走査線１２と、電源線１９及び２０と、固定電位線２９とを備える。図３では、便宜上、１つの発光画素２Ａを記載しているが、発光画素２Ａは、走査線１２とデータ線１１との交差部ごとにマトリクス状に配置され、表示部を構成している。また、データ線１１は、発光画素列ごとに配置され、走査線１２は、発光画素行ごとに配置されている。

　発光画素２Ａは、有機ＥＬ素子１３と、駆動トランジスタ２４と、キャパシタ２５と、選択トランジスタ２６及び２７と、ガード電位用トランジスタ２８とを備える。

　図３に記載された表示装置２は、図１に記載された表示装置１と比較して、各トランジスタがＰ型で形成されている点が、構成として異なる。以下、表示装置１と同じ点は説明を省略し、異なる点を中心に説明する。

　選択トランジスタ２６は、ゲート電極が走査線１２に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ２４のゲート電極に接続され、走査線１２からの走査信号により、選択トランジスタ２７と同期してデータ線１１と発光画素２Ａとの導通及び非導通を切り換える第１トランジスタである。選択トランジスタ２６は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。

　選択トランジスタ２７は、ゲート電極が走査線１２に接続され、ソース電極及びドレイン電極の一方が選択トランジスタ２６のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方がデータ線１１に接続され、走査線１２からの走査信号により、選択トランジスタ２６と同期してデータ線１１と発光画素２Ａとの導通及び非導通を切り換える第２トランジスタである。選択トランジスタ２７は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。

　以降では、選択トランジスタ２６のソース電極及びドレイン電極の他方と、選択トランジスタ２７のソース電極及びドレイン電極の一方との接続点を第１接続点と記す。また、選択トランジスタ２６のソース電極及びドレイン電極の一方と、キャパシタ２５の第１電極と、駆動トランジスタ２４のゲート電極との接続点をキャパシタ接続点と記す。

　駆動トランジスタ２４は、ソース電極が正電源線である電源線１９に接続され、ドレイン電極が有機ＥＬ素子１３のアノード電極に接続されている。駆動トランジスタ２４は、ゲート－ソース間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を駆動電流として有機ＥＬ素子１３に供給する。駆動トランジスタ２４は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。

　有機ＥＬ素子１３は、カソード電極が基準電位または接地電位に設定された電源線２０に接続された発光素子であり、駆動トランジスタ２４により上記駆動電流が流れることにより発光する。以降では、上記基準電位からの電位差を、各配線、電極及び接続点における電位と定義する。

　キャパシタ２５は、一方の電極である第１電極が駆動トランジスタ２４のゲート電極に接続され、第２電極が駆動トランジスタ２４のソース電極に接続され、データ電圧に応じた電圧を保持し、例えば、選択トランジスタ２６及び２７がオフ状態となった後に、駆動トランジスタ２４のゲート－ソース間電圧を安定的に保持し、駆動トランジスタ２４から有機ＥＬ素子１３へ供給する駆動電流を安定化する機能を有する。

　ガード電位用トランジスタ２８は、ゲート電極が選択トランジスタ２６のソース電極及びドレイン電極の一方に接続され、ソース電極が選択トランジスタ２６のソース電極及びドレイン電極の他方に接続され、ドレイン電極が固定電位線２９に接続されている。ガード電位用トランジスタ２８は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。

　ここで、固定電位線２９は、キャパシタ２５に保持される最小電圧以下の電位に設定されている。この接続により、選択トランジスタ２６及び２７がオフ状態であり、キャパシタ２５の電圧を保持する状態において、ガード電位用トランジスタ２８は、選択トランジスタ２６のソース電極及びドレイン電極の他方から一方へと流れ込むオフリーク電流により発生するゲート－ソース間電圧（Ｖ_G－Ｖ_P1）に対応した電流を、データ線１１→選択トランジスタ２７→第１接続点→ガード電位用トランジスタ２８→固定電位線２９という経路で流す。この電流は、第１接続点の電位Ｖ_P1をオフリーク電流発生前の電位に維持するよう作用する。上記電流は、ガード電位用トランジスタ２８のゲート－ソース間電圧（Ｖ_G－Ｖ_P1）の大きさに対応して流れる。よって、キャパシタ２５の電圧保持状態において、キャパシタ接続点の電位Ｖ_Gが変動せず、正確なデータ電圧に応じた電圧を保持することができ、有機ＥＬ素子１３を所望の輝度で発光させることができる。つまり、Ｖ_P1がＶ_Gのガード電位として機能する。また、オフリーク電流による電圧の変動を考慮してキャパシタ２５の電極を大きめに設計する必要がないため、従来と比較してキャパシタの電極面積を小さくすることができ、発光画素の微細化が可能となる。

　なお、ガード電位用トランジスタ２８は、ドレイン電極が固定電位線２９と異なる走査線１２に接続されていてもよい。この場合には、選択トランジスタ２６及び２７をオフ状態にする場合の走査線電位は、キャパシタ２５に保持される最小電圧以下の電位に設定されていることが条件となる。上記構成のように、ガード電位用トランジスタ２８の接続先を走査線１２とすることで、固定電位線の本数を削減できるので、回路構成を簡素化できる。

　次に、ガード電位用トランジスタ２８の機能を、画素回路の状態遷移図を用いて説明する。

　図４Ａは、本発明の実施の形態１に係る変形例を示す発光画素のデータ書き込み時における状態を表す回路図である。

　まず、発光画素２Ａへのデータ書き込み時には、走査線駆動回路９により走査線１２がＬＯＷレベルとなり選択トランジスタ２６及び２７がオン状態となる。これにより、データ線１１とキャパシタ接続点とが導通状態となる。このとき、データ線駆動回路８によりデータ線１１がデータ電圧レベルとなっているので、キャパシタ２５には、データ電圧に対応した電圧が保持される。例えば、データ電圧Ｖｄａｔａの範囲を０～１０Ｖとし、図４Ａのデータ書き込み時には、Ｖｄａｔａ＝０Ｖが書き込まれ、Ｖ_G＝０Ｖとなったとする。また、このとき、例えば、固定電位線２９の電圧は０Ｖに設定されている。

　図４Ｂは、本発明の実施の形態１に係る変形例を示す発光画素の表示動作時における状態を表す回路図である。同図に記載された表示動作時では、データ線１１の電位は、Ｖｄａｔａ＝１０Ｖであると仮定している。

　次に、発光画素２Ａの表示動作時には、走査線駆動回路９により走査線１２がＨＩＧＨレベルとなり選択トランジスタ２６及び２７がオフ状態となる。このとき、選択トランジスタ２６及び２７にはオフリーク電流が発生し、当該オフリーク電流は、キャパシタ接続点の電位（Ｖ_G＝０Ｖ）及びデータ線１１の電位（Ｖｄａｔａ＝１０Ｖ）の大小関係より、データ線１１→選択トランジスタ２７→第１接続点→選択トランジスタ２６→キャパシタ接続点という経路で流れる。ここで、ガード電位用トランジスタ２８が配置されていなければ、上記オフリーク電流による電圧上昇により、キャパシタ接続点の電位Ｖ_Gは、０Ｖを維持できず、経時的に０Ｖから上昇していく。

　これに対し、本実施の形態では、ガード電位用トランジスタ２８が配置されていることにより、第１接続点の電位Ｖ_P1の維持作用が働く。まず、上記オフリーク電流により、選択トランジスタ２６のソース－ドレイン間に電位差が発生し始める。上記電位差は、ガード電位用トランジスタ２８のゲート－ソース間電圧でもある。よって、ガード電位用トランジスタ２８には、当該ゲート－ソース間電圧に対応したドレイン電流が、データ線１１→選択トランジスタ２７→第１接続点→ガード電位用トランジスタ２８→固定電位線２９という経路で流れる。上記ドレイン電流は、ガード電位用トランジスタ２８のゲート－ソース間電圧（Ｖ_G－Ｖ_P1）の大きさに対応して流れるので、第１接続点の電位Ｖ_P1は、上記オフリーク電流が流れ始める前の電位である０Ｖへと戻され、初期電位が維持される。

　なお、上述した発光画素２Ａの表示動作時には、定常状態において、Ｖ_P1の電位は、Ｖ_Gの電位よりも、ガード電位用トランジスタ２８のゲート－ソース間に発生するサブスレショルド電圧の分だけ常に大きい値となっている。この電位差は、データ電圧に依存しない値であるため、Ｖ_P1のガード電位としての機能及びＶ_Gの初期電位の維持には影響しないものである。

　上述した本実施の形態によれば、書き込み電圧よりも高い電圧がデータ線１１に印加されている場合、つまり、キャパシタ２５の保持電圧に対して、データ線１１の電圧が高い場合、電圧保持状態ではオフリーク電流が、データ線１１→選択トランジスタ２７→第１接続点→選択トランジスタ２６→キャパシタ２５、という経路で発生する。この場合、ガード電位用トランジスタ２８のゲート－ソース間電圧に応じて、データ線１１→選択トランジスタ２７→第１接続点→ガード電位用トランジスタ２８→固定電位線２９という経路で電流が流れるので、第１接続点の電位Ｖ_P1は、オフリーク電流が発生しない場合の電位に維持される。よって、キャパシタ接続点の電位Ｖ_Gが変動せず、正確なデータ電圧に応じた電圧を保持することができ、有機ＥＬ素子１３を所望の輝度で発光させることができる。また、オフリーク電流による電圧の変動を考慮してキャパシタ２５の電極を大きめに設計する必要がないため、従来と比較してキャパシタの電極面積を小さくすることができ、発光画素の微細化が可能となる。

　また、上記構成によれば、特に、書き込み電圧が小さい場合の表示動作時に効果を奏し、例えば、高輝度を表示している発光画素の保持電圧の経時変動を防止できる。

　図５は、本発明の実施の形態１に係る発光画素の回路レイアウト図の一例である。発光画素１Ａは、有機ＥＬ素子１３が全面に形成された駆動回路層と、各トランジスタ及びキャパシタが形成された駆動回路層とで２層構造を構成している。同図には、発光画素１Ａの駆動回路層のうち、選択トランジスタ１６及び１７、ガード電位用トランジスタ１８、ならびにそれらの接続関係が記載されている。選択トランジスタ１６及び１７、ならびにガード電位用トランジスタ１８は、ボトムゲート型構造となっている。選択トランジスタ１６及び１７の共通ゲート電極５０Ｇと、ガード電位用トランジスタ１８のゲート電極１８Ｇとが下層を構成している。また、選択トランジスタ１６のソース電極１６Ｓ、選択トランジスタ１７のドレイン電極１７Ｄ、及び選択トランジスタ１６のドレイン電極及び選択トランジスタ１７のソース電極の共通電極５０ＳＤが上層を構成している。また、上記上層及び下層の間に、選択トランジスタ１６及び１７、ならびにガード電位用トランジスタ１８の半導体層が形成されている。図５に記載されたレイアウト図のように、上記３つのトランジスタの各電極及び半導体層を共用することにより、上記３つのトランジスタの製造歩留まり及びコストを、１つのトランジスタの製造歩留まり及びコストと同じように形成することが可能となる。

　（実施の形態２）
　実施の形態１で説明した表示装置１では、表示動作時において、書き込み電圧よりもデータ線１１の電圧が低い場合に、キャパシタ１５の電位Ｖ_Gを減少させず維持することが可能となる。また、実施の形態１の変形例で説明した表示装置２では、表示動作時において、書き込み電圧よりもデータ線１１の電圧が高い場合に、キャパシタ２５の電位Ｖ_Gを上昇させず維持することが可能となる。

　しかしながら、実施の形態１に係る表示装置１及び２では、それぞれ、表示動作時において、書き込み電圧とデータ線１１の電圧との関係が逆の場合には、ガード電位用トランジスタ１８及び２８による電流パスの経路を確保できないため、キャパシタ１５及び２５の電位Ｖ_Gを維持することが困難である。

　本実施の形態に係る表示装置は、上述した実施の形態１に係る表示装置と同様の効果を有するとともに、当該表示装置の有する上記課題を解決するものである。以下、本発明の実施の形態２について、図面を参照しながら説明する。

　図６は、本発明の実施の形態２に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における表示装置３は、発光画素３Ａと、データ線駆動回路８と、走査線駆動回路９と、データ線１１と、走査線１２と、電源線１９及び２０とを備える。図６では、便宜上、１つの発光画素３Ａを記載しているが、発光画素３Ａは、走査線１２とデータ線１１との交差部ごとにマトリクス状に配置され、表示部を構成している。また、データ線１１は、発光画素列ごとに配置され、走査線１２は、発光画素行ごとに配置されている。

　発光画素３Ａは、有機ＥＬ素子１３と、駆動トランジスタ１４と、キャパシタ１５と、選択トランジスタ１６及び１７と、ガード電位用トランジスタ１８と、電圧変動緩和用トランジスタ３１とを備える。

　図６に記載された表示装置３は、図１に記載された表示装置１と比較して、電圧変動緩和用トランジスタ３１が配置されている点が、構成として異なる。以下、表示装置１と同じ点は説明を省略し、異なる点を中心に説明する。

　電圧変動緩和用トランジスタ３１は、ゲート電極がドレイン電極と短絡接続され、ドレイン電極が選択トランジスタ１６のソース電極及びドレイン電極の他方に接続され、ソース電極が有機ＥＬ素子１３のアノード電極に接続された第４トランジスタである。電圧変動緩和用トランジスタ３１は、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。上記接続関係により、電圧変動緩和用トランジスタ３１はダイオード接続されているので、ドレイン電極からソース電極の方向へと電流を流す。

　これにより、キャパシタ１５の電圧保持状態において、第１接続点の電位Ｖ_P1の変動を防止するための電流は、電源線１９→ガード電位用トランジスタ１８→第１接続点→選択トランジスタ１７→データ線１１という経路だけでなく、データ線１１→選択トランジスタ１７→第１接続点→電圧変動緩和用トランジスタ３１→有機ＥＬ素子１３のアノード電極という経路で流すことが可能となる。この電流パスの経路により、データ線１１の電圧の大きさに拘わらず、第１接続点の電位を一定に維持することが可能となる。

　次に、電圧変動緩和用トランジスタ３１の機能を、画素回路の状態遷移図を用いて説明する。

　図７Ａは、本発明の実施の形態２に係る発光画素のデータ書き込み時における状態を表す回路図である。

　まず、発光画素３Ａへのデータ書き込み時には、走査線駆動回路９により走査線１２がＨＩＧＨレベルとなり選択トランジスタ１６及び１７がオン状態となる。これにより、データ線１１とキャパシタ接続点とが導通状態となる。このとき、データ線駆動回路８によりデータ線１１がデータ電圧レベルとなっているので、キャパシタ１５には、データ電圧に対応した電圧が保持される。例えば、データ電圧Ｖｄａｔａの範囲を０～１０Ｖとし、図７Ａのデータ書き込み時には、Ｖｄａｔａ＝５Ｖが書き込まれ、Ｖ_G＝５Ｖとなったとする。また、このとき、例えば、電源線１９の電圧は１０Ｖに設定されている。

　図７Ｂは、本発明の実施の形態２に係る発光画素の表示動作時における第１の状態を表す回路図である。同図に記載された表示動作時では、データ線１１の電位が、書きこみ電圧よりも高い状態を表している。ここで、データ線１１の電圧Ｖｄａｔａ＝１０Ｖであると仮定している。

　発光画素３Ａの表示動作時には、走査線駆動回路９により走査線１２がＬＯＷレベルとなり選択トランジスタ１６及び１７がオフ状態となる。このとき、選択トランジスタ１６及び１７にはオフリーク電流が発生する。ここで、実施の形態１に係る表示装置１のように電圧変動緩和用トランジスタ３１が配置されていない場合を仮定すると、当該オフリーク電流は、キャパシタ接続点の電位（Ｖ_G＝５Ｖ）及びデータ線１１の電位（Ｖｄａｔａ＝１０Ｖ）の大小関係より、データ線１１→選択トランジスタ１７→第１接続点→選択トランジスタ１６→キャパシタ１５接続点という経路で流れる。つまり、電圧変動緩和用トランジスタ３１が配置されていなければ、上記オフリーク電流の排出先が確保されず、キャパシタ接続点の電位Ｖ_Gは、５Ｖを維持できず、経時的に５Ｖから上昇していく。

　これに対し、本実施の形態では、電圧変動緩和用トランジスタ３１が配置されていることにより、上記オフリーク電流は、データ線１１→選択トランジスタ１７→第１接続点→電圧変動緩和用トランジスタ３１→有機ＥＬ素子１３のアノード電極という経路で流れる。つまり、データ線１１からの流入電流は、電圧変動緩和用トランジスタ３１の順方向電流として電圧変動緩和用トランジスタ３１経由で排出される。

　よって、キャパシタ接続点の電位Ｖ_Gが変動せず、正確なデータ電圧に応じた電圧を保持することができ、有機ＥＬ素子１３を所望の輝度で発光させることができる。また、オフリーク電流による電圧の変動を考慮してキャパシタ１５の電極を大きめに設計する必要がないため、従来と比較してキャパシタの電極面積を小さくすることができ、発光画素の微細化が可能となる。

　図７Ｃは、本発明の実施の形態２に係る発光画素の表示動作時における第２の状態を表す回路図である。同図に記載された表示動作時では、データ線１１の電位が、書きこみ電圧よりも低い状態を表している。ここで、データ線１１の電圧Ｖｄａｔａ＝０Ｖであると仮定している。

　発光画素３Ａの表示動作時には、走査線駆動回路９により走査線１２がＬＯＷレベルとなり選択トランジスタ１６及び１７がオフ状態となる。このとき、選択トランジスタ１６及び１７にはオフリーク電流が発生し、当該オフリーク電流は、キャパシタ接続点の電位（Ｖ_G＝５Ｖ）及びデータ線１１の電位（Ｖｄａｔａ＝０Ｖ）の大小関係より、キャパシタ１５の第１電極→選択トランジスタ１６→第１接続点→選択トランジスタ１７→データ線１１という経路で流れる。

　ここで、実施の形態１に係る表示装置１と同様に、ガード電位用トランジスタ１８が配置されていることにより、第１接続点の電位Ｖ_P1の維持作用が働く。このガード電位用トランジスタ１８のドレイン電流により、第１接続点の電位Ｖ_P1は、上記オフリーク電流が流れ始める前の電位である５Ｖへと戻され初期電位が維持される。つまり、データ線１１への流出電流は、ガード電位用トランジスタ１８経由で補われる。また、ガード電位用トランジスタ１８のドレイン電流は、電圧変動緩和用トランジスタ３１へと分流することも可能である。

　上述した本実施の形態によれば、表示動作時におけるデータ線電圧の全範囲において、第１接続点の電位は、オフリーク電流が発生しない場合の電位に維持される。よって、キャパシタ接続点の電位Ｖ_Gが変動せず、正確なデータ電圧に応じた電圧を保持することができ、有機ＥＬ素子１３を所望の輝度で発光させることができる。また、オフリーク電流による電圧の変動を考慮してキャパシタ１５の電極を大きめに設計する必要がないため、従来と比較してキャパシタの電極面積を小さくすることができ、発光画素の微細化が可能となる。

　なお、本実施の形態では、電圧変動緩和用トランジスタ３１の接続先を、有機ＥＬ素子１３のアノード電極としたが、当該接続先は、キャパシタ１５に保持される最小電圧以下の電位に設定された第２の電源線または第２の固定電位線であってもよい。なお、本実施の形態のように、第２の固定電位線を使用しないことで、固定電位線の本数を削減できるので、回路構成を簡素化できる。

　図８は、本発明の実施の形態２に係る変形例を示す表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における表示装置４は、発光画素４Ａと、データ線駆動回路８と、走査線駆動回路９と、データ線１１と、走査線１２と、電源線１９及び２０と、固定電位線２９とを備える。図８では、便宜上、１つの発光画素４Ａを記載しているが、発光画素４Ａは、走査線１２とデータ線１１との交差部ごとにマトリクス状に配置され、表示部を構成している。また、データ線１１は、発光画素列ごとに配置され、走査線１２は、発光画素行ごとに配置されている。

　発光画素４Ａは、有機ＥＬ素子１３と、駆動トランジスタ２４と、キャパシタ２５と、選択トランジスタ２６及び２７と、ガード電位用トランジスタ２８と、電圧変動緩和用トランジスタ４１とを備える。

　図８に記載された表示装置４は、図３に記載された表示装置２と比較して、電圧変動緩和用トランジスタ４１が配置されている点が、構成として異なる。以下、表示装置２と同じ点は説明を省略し、異なる点を中心に説明する。

　電圧変動緩和用トランジスタ４１は、ゲート電極がドレイン電極と短絡接続され、ドレイン電極が選択トランジスタ２６のソース電極及びドレイン電極の他方に接続され、ソース電極が電源線１９に接続された第４トランジスタである。電圧変動緩和用トランジスタ４１は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。上記接続関係により、電圧変動緩和用トランジスタ４１はダイオード接続されているので、ソース電極からドレイン電極の方向へと電流を流す。

　これにより、キャパシタ２５の電圧保持状態において、第１接続点の電位Ｖ_P1の変動を防止するための電流は、データ線１１→選択トランジスタ２７→第１接続点→ガード電位用トランジスタ２８→固定電位線２９という経路だけでなく、電源線１９→電圧変動緩和用トランジスタ４１→第１接続点→選択トランジスタ２７→データ線１１という経路で流すことが可能となる。この電流パスの経路により、データ線１１の電圧の大きさに拘わらず、上記接続点の電位を一定に維持することが可能となる。

　次に、電圧変動緩和用トランジスタ４１の機能を、画素回路の状態遷移図を用いて説明する。

　図９Ａは、本発明の実施の形態２に係る変形例を示す発光画素のデータ書き込み時における状態を表す回路図である。

　まず、発光画素４Ａへのデータ書き込み時には、走査線駆動回路９により走査線１２がＬＯＷレベルとなり選択トランジスタ２６及び２７がオン状態となる。これにより、データ線１１とキャパシタ接続点とが導通状態となる。このとき、データ線駆動回路８によりデータ線１１がデータ電圧レベルとなっているので、キャパシタ２５には、データ電圧に対応した電圧が保持される。例えば、データ電圧Ｖｄａｔａの範囲を０～１０Ｖとし、図９Ａのデータ書き込み時には、Ｖｄａｔａ＝５Ｖが書き込まれ、Ｖ_G＝５Ｖとなったとする。また、このとき、例えば、電源線１９の電圧は１０Ｖに設定され、固定電位線２９の電圧は０Ｖに設定されている。

　図９Ｂは、本発明の実施の形態２に係る変形例を示す発光画素の表示動作時における第１の状態を表す回路図である。同図に記載された表示動作時では、データ線１１の電位が、書きこみ電圧よりも低い状態を表している。ここで、データ線１１の電圧Ｖｄａｔａ＝０Ｖであると仮定している。

　発光画素４Ａの表示動作時には、走査線駆動回路９により走査線１２がＨＩＧＨレベルとなり選択トランジスタ２６及び２７がオフ状態となる。このとき、選択トランジスタ２６及び２７にはオフリーク電流が発生する。ここで、実施の形態１の変形例に係る表示装置２のように電圧変動緩和用トランジスタ４１が配置されていない場合を仮定すると、当該オフリーク電流は、キャパシタ接続点の電位（Ｖ_G＝５Ｖ）及びデータ線１１の電位（Ｖｄａｔａ＝０Ｖ）の大小関係より、キャパシタ接続点→選択トランジスタ２６→第１接続点→選択トランジスタ２７→データ線１１という経路で流れる。つまり、電圧変動緩和用トランジスタ４１が配置されていなければ、上記オフリーク電流がデータ線１１へ排出され、キャパシタ接続点の電位Ｖ_Gは、５Ｖを維持できず、経時的に５Ｖから降下していく。

　これに対し、本実施の形態では、電圧変動緩和用トランジスタ４１が配置されていることにより、電源線１９→電圧変動緩和用トランジスタ４１→第１接続点→選択トランジスタ２７→データ線１１という経路で電流が流れるため、第１接続点の電位Ｖ_P1の維持作用が働く。この電圧変動緩和用トランジスタ４１を介した電流により、第１接続点の電位Ｖ_P1は、上記オフリーク電流が流れ始める前の電位である５Ｖへと戻され初期電位が維持される。つまり、オフリーク電流であるデータ線１１への流出電流は、電圧変動緩和用トランジスタ４１の順方向電流で補われる。

　よって、キャパシタ接続点の電位Ｖ_Gが変動せず、正確なデータ電圧に応じた電圧を保持することができ、有機ＥＬ素子１３を所望の輝度で発光させることができる。また、オフリーク電流による電圧の変動を考慮してキャパシタ２５の電極を大きめに設計する必要がないため、従来と比較してキャパシタの電極面積を小さくすることができ、発光画素の微細化が可能となる。

　図９Ｃは、本発明の実施の形態２に係る変形例を示す発光画素の表示動作時における第２の状態を表す回路図である。同図に記載された表示動作時では、データ線１１の電位が、書きこみ電圧よりも高い状態を表している。ここで、データ線１１の電圧Ｖｄａｔａ＝１０Ｖであると仮定している。

　発光画素４Ａの表示動作時には、走査線駆動回路９により走査線１２がＨＩＧＨレベルとなり選択トランジスタ２６及び２７がオフ状態となる。このとき、選択トランジスタ２６及び２７にはオフリーク電流が発生する。当該オフリーク電流は、キャパシタ接続点の電位（Ｖ_G＝５Ｖ）及びデータ線１１の電位（Ｖｄａｔａ＝１０Ｖ）の大小関係より、データ線１１→選択トランジスタ２７→第１接続点→選択トランジスタ２６→キャパシタ接続点という経路で流れる。

　ここで、実施の形態１に係る表示装置２と同様に、ガード電位用トランジスタ２８が配置されていることにより、第１接続点の電位Ｖ_P1の維持作用が働く。このガード電位用トランジスタ２８のドレイン電流により、第１接続点の電位Ｖ_P1は、上記オフリーク電流が流れ始める前の電位である５Ｖへと戻され初期電位が維持される。つまり、データ線１１からの流入電流は、ガード電位用トランジスタ２８経由で排出される。

　よって、キャパシタ接続点の電位Ｖ_Gが変動せず、正確なデータ電圧に応じた電圧を保持することができ、有機ＥＬ素子１３を所望の輝度で発光させることができる。また、オフリーク電流による電圧の変動を考慮してキャパシタ２５の電極を大きめに設計する必要がないため、従来と比較してキャパシタの電極面積を小さくすることができ、発光画素の微細化が可能となる。

　なお、本実施の形態では、電圧変動緩和用トランジスタ４１の接続先を電源線１９としたが、当該接続先は、キャパシタ２５に保持される最大電圧以上の電位に設定された固定電位線であってもよい。なお、本実施の形態のように、別途固定電位線を使用しないことで、固定電位線の本数を削減できるので、回路構成を簡素化できる。

　（実施の形態３）
　実施の形態２で説明した表示装置３では、表示動作時において、電源線１９→ガード電位用トランジスタ１８→第１接続点→電圧変動緩和用トランジスタ３１→有機ＥＬ素子１３のアノード電極という経路で、常に貫通電流が流れてしまう。また、実施の形態２で説明した表示装置４では、表示動作時において、電源線１９→電圧変動緩和用トランジスタ４１→第１接続点→ガード電位用トランジスタ２８→固定電位線２９という経路で、常に貫通電流が流れてしまう。上記貫通電流は、消費電力を増加させてしまう。

　本実施の形態に係る表示装置は、上述した実施の形態２に係る表示装置と同様の効果を有するとともに、当該表示装置の有する上記課題を解決するものである。以下、本発明の実施の形態について、図面を参照しながら説明する。

　図１０は、本発明の実施の形態３に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における表示装置５は、発光画素５Ａと、データ線駆動回路８と、走査線駆動回路９と、データ線１１と、走査線１２と、電源線１９及び２０とを備える。図１０では、便宜上、１つの発光画素５Ａを記載しているが、発光画素５Ａは、走査線１２とデータ線１１との交差部ごとにマトリクス状に配置され、表示部を構成している。また、データ線１１は、発光画素列ごとに配置され、走査線１２は、発光画素行ごとに配置されている。

　発光画素５Ａは、有機ＥＬ素子１３と、駆動トランジスタ１４と、キャパシタ１５と、選択トランジスタ１６、１７及び５２と、ガード電位用トランジスタ１８と、電圧変動緩和用トランジスタ５１とを備える。

　図１０に記載された表示装置５は、図６に記載された表示装置３と比較して、選択トランジスタ５２が付加されたこと、及び、電圧変動緩和用トランジスタ５１の接続点、が構成として異なる。以下、表示装置３と同じ点は説明を省略し、異なる点を中心に説明する。

　選択トランジスタ５２は、ゲート電極が走査線１２に接続され、ソース電極及びドレイン電極の一方が選択トランジスタ１７のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方がデータ線１１に接続され、走査線１２からの走査信号により、選択トランジスタ１６及び１７と同期してデータ線１１と発光画素５Ａとの導通及び非導通を切り換える第５トランジスタである。選択トランジスタ５２は、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。以降では、選択トランジスタ１７のソース電極及びドレイン電極の他方と、選択トランジスタ５２のソース電極及びドレイン電極の一方との接続点を第２接続点と記す。

　電圧変動緩和用トランジスタ５１は、ゲート電極がドレイン電極と短絡接続され、ドレイン電極が選択トランジスタ１７のソース電極及びドレイン電極の他方に接続され、ソース電極が有機ＥＬ素子１３のアノード電極に接続された第４トランジスタである。電圧変動緩和用トランジスタ５１は、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。上記接続関係により、電圧変動緩和用トランジスタ５１はダイオード接続されているので、ドレイン電極からソース電極の方向へと電流を流す。

　これにより、キャパシタ１５の電圧保持状態において、第１接続点の電位Ｖ_P1の変動を防止するための電流は、電源線１９→ガード電位用トランジスタ１８→第１接続点→選択トランジスタ１７→第２接続点→電圧変動緩和用トランジスタ５１→有機ＥＬ素子１３のアノード電極という経路で流すことが可能となる。この電流パスの経路により、表示動作中における第２接続点の電位Ｖ_P2が、有機ＥＬ素子１３のアノード電極の電位に固定される。これと、ガード電位用トランジスタ１８の動作とにより、選択トランジスタ１７のソース－ドレイン間電圧が一定となる。よって、第１接続点の電位Ｖ_P1を、データ線１１の電圧の大きさに拘わらず一定に維持することが可能となる。

　次に、発光画素５Ａの保持電圧安定機能を、画素回路の状態遷移図を用いて説明する。

　図１１Ａは、本発明の実施の形態３に係る発光画素のデータ書き込み時における状態を表す回路図である。

　まず、発光画素５Ａへのデータ書き込み時には、走査線駆動回路９により走査線１２がＨＩＧＨレベルとなり選択トランジスタ１６、１７及び５２がオン状態となる。これにより、データ線１１とキャパシタ接続点とが導通状態となる。このとき、データ線駆動回路８によりデータ線１１がデータ電圧レベルとなっているので、キャパシタ１５には、データ電圧に対応した電圧が保持される。例えば、データ電圧Ｖｄａｔａの範囲を０～１０Ｖとし、図１１Ａのデータ書き込み時には、Ｖｄａｔａ＝（５＋α）Ｖが書き込まれ、Ｖ_G＝５Ｖとなったとする。また、このとき、例えば、電源線１９の電圧は１０Ｖに設定されており、有機ＥＬ素子１３のアノード電極の電位は０Ｖである。ここで、Ｖｄａｔａ＝（５＋α）Ｖとしているのは、データ書き込み時には、データ線１１からキャパシタ接続点への電流パス以外に、データ線１１→選択トランジスタ５２→電圧変動緩和用トランジスタ５１→有機ＥＬ素子１３のアノード電極という電流パスが形成されるので、当該電流パスによるデータ電圧の電圧降下を考慮するためである。なお、電圧変動緩和用トランジスタ５１は、オン抵抗が高く設定されているため、電圧変動緩和用トランジスタ５１を通過する電流は、キャパシタ１５への電流に比べて小さい。この電流パスの大小関係より、αは、例えば、０．５程度が設定される。

　図１１Ｂは、本発明の実施の形態３に係る発光画素の表示動作時における状態を表す回路図である。同図に記載された表示動作時では、データ線１１電圧と書きこみ電圧との大小関係によらない回路状態を表している。

　発光画素５Ａの表示動作時には、走査線駆動回路９により走査線１２がＬＯＷレベルとなり選択トランジスタ１６、１７及び５２がオフ状態となる。このとき、選択トランジスタ１６、１７及び５２にはオフリーク電流が発生し得る。

　本実施の形態に係る発光画素５Ａでは、電圧変動緩和用トランジスタ５１が、第２接続点及び有機ＥＬ素子１３のアノード電極に接続されていることにより、第２接続点は、有機ＥＬ素子１３のアノード電極の電位である０Ｖとなっている。

　この状態において、第２接続点が、図２Ｂに記載された発光画素１Ａのデータ線１１と等価であるとみなせば、発光画素５Ａの表示動作時における回路状態は、実施の形態１に係る発光画素１Ａの表示動作時における図２Ｂに記載された回路状態と同じとなる。まず、上記オフリーク電流により、選択トランジスタ１６のソース－ドレイン間に電位差が発生し始める。次に、上記電位差は、ガード電位用トランジスタ１８のゲート－ソース間電圧でもあるので、ガード電位用トランジスタ１８には、当該ゲート－ソース間電圧に対応したドレイン電流が、電源線１９→ガード電位用トランジスタ１８→第１接続点→選択トランジスタ１７→第２接続点→電圧変動緩和用トランジスタ５１→有機ＥＬ素子１３のアノード電極という経路で流れる。このガード電位用トランジスタ１８のドレイン電流により、第１接続点の電位Ｖ_P1は、上記オフリーク電流が流れ始める前の電位である５Ｖへと戻され、初期電位が維持される。

　上述した本実施の形態によれば、データ線電圧と書き込み電圧との大小関係に拘わらず、第１接続点の電位Ｖ_P1は、オフリーク電流が発生しない場合の電位に維持される。よって、キャパシタ１５の電位Ｖ_Gが変動せず、正確なデータ電圧に応じた電圧を保持することができ、有機ＥＬ素子１３を所望の輝度で発光させることができる。また、オフリーク電流による電圧の変動を考慮してキャパシタ１５の電極を大きめに設計する必要がないため、従来と比較してキャパシタの電極面積を小さくすることができ、発光画素の微細化が可能となる。

　さらに、ガード電位用トランジスタ１８と電圧変動緩和用トランジスタ５１とが選択トランジスタ１７を介して接続されているので、上述した電源線１９から有機ＥＬ素子１３のアノード電極までの電流パスの経路中に、選択トランジスタ１７のオフ状態におけるソース－ドレイン抵抗が介在することとなる。これにより、上記電流パスは、実施の形態２に係る表示装置３で発生するような大きな貫通電流とならず、消費電力の低減が図られる。

　なお、本実施の形態では、電圧変動緩和用トランジスタ５１の接続先を、有機ＥＬ素子１３のアノード電極としたが、当該接続先は、キャパシタ１５に保持される最小電圧以下の電位に設定された第２の電源線または第２の固定電位線であってもよい。なお、本実施の形態のように、第２の固定電位線を使用しないことで、固定電位線の本数を削減できるので、回路構成を簡素化できる。

　図１２は、本発明の実施の形態３に係る変形例を示す表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における表示装置６は、発光画素６Ａと、データ線駆動回路８と、走査線駆動回路９と、データ線１１と、走査線１２と、電源線１９及び２０と、固定電位線２９とを備える。図１２では、便宜上、１つの発光画素６Ａを記載しているが、発光画素６Ａは、走査線１２とデータ線１１との交差部ごとにマトリクス状に配置され、表示部を構成している。また、データ線１１は、発光画素列ごとに配置され、走査線１２は、発光画素行ごとに配置されている。

　発光画素６Ａは、有機ＥＬ素子１３と、駆動トランジスタ２４と、キャパシタ２５と、選択トランジスタ２６、２７及び６２と、ガード電位用トランジスタ２８と、電圧変動緩和用トランジスタ６１とを備える。図１２に記載された表示装置６は、図８に記載された表示装置４と比較して、選択トランジスタ６２が付加されたこと、及び、電圧変動緩和用トランジスタ６１の接続点、が構成として異なる。以下、表示装置４と同じ点は説明を省略し、異なる点を中心に説明する。

　選択トランジスタ６２は、ゲート電極が走査線１２に接続され、ソース電極及びドレイン電極の一方が選択トランジスタ２７のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方がデータ線１１に接続され、走査線１２からの走査信号により、選択トランジスタ２６及び２７と同期してデータ線１１と発光画素６Ａとの導通及び非導通を切り換える第５トランジスタである。選択トランジスタ６２は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。

　電圧変動緩和用トランジスタ６１は、ゲート電極がドレイン電極と短絡接続され、ドレイン電極が選択トランジスタ２７のソース電極及びドレイン電極の他方に接続され、ソース電極が電源線１９に接続された第４トランジスタである。電圧変動緩和用トランジスタ６１は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。上記接続関係により、電圧変動緩和用トランジスタ６１はダイオード接続されているので、ソース電極からドレイン電極の方向へと電流を流す。

　これにより、キャパシタ２５の電圧保持状態において、第１接続点の電位Ｖ_P1の変動を防止するための電流は、電源線１９→電圧変動緩和用トランジスタ６１→第２接続点→選択トランジスタ２７→第１接続点→ガード電位用トランジスタ２８→固定電位線２９という経路で流すことが可能となる。この電流パスの経路により、表示動作中における第２接続点の電位Ｖ_P2が、電源線１９の電位に固定される。これと、ガード電位用トランジスタ２８の動作とにより、選択トランジスタ２７のソース－ドレイン間電圧が一定となる。よって、第１接続点の電位Ｖ_P1を、データ線１１の電圧の大きさに拘わらず一定に維持することが可能となる。

　次に、発光画素６Ａの保持電圧安定機能を、画素回路の状態遷移図を用いて説明する。

　図１３Ａは、本発明の実施の形態３に係る変形例を示す発光画素のデータ書き込み時における状態を表す回路図である。

　まず、発光画素６Ａへのデータ書き込み時には、走査線駆動回路９により走査線１２がＬＯＷレベルとなり選択トランジスタ２６、２７及び６２がオン状態となる。これにより、データ線１１とキャパシタ接続点とが導通状態となる。このとき、データ線駆動回路８によりデータ線１１がデータ電圧レベルとなっているので、キャパシタ２５には、データ電圧に対応した電圧が保持される。例えば、データ電圧Ｖｄａｔａの範囲を０～－１０Ｖとし、図１３Ａのデータ書き込み時には、Ｖｄａｔａ＝（－５－α）Ｖが書き込まれ、Ｖ_G＝－５Ｖとなったとする。また、このとき、例えば、電源線１９の電圧は１０Ｖに設定されており、固定電位線２９の電位は－１０Ｖである。ここで、Ｖｄａｔａ＝（－５－α）Ｖとしているのは、データ書き込み時には、データ線１１からキャパシタ接続点への電流パス以外に、電源線１９→電圧変動緩和用トランジスタ６１→選択トランジスタ２７という電流パスが形成されるので、当該電流パスによるデータ電圧の電圧上昇を考慮するためである。なお、電圧変動緩和用トランジスタ６１は、オン抵抗が高く設定されているため、電圧変動緩和用トランジスタ６１を通過する電流は、キャパシタ接続点への電流に比べて小さい。この電流パスの大小関係より、αは、例えば、０．５程度に設定される。

　図１３Ｂは、本発明の実施の形態３に係る変形例を示す発光画素の表示動作時における状態を表す回路図である。同図に記載された表示動作時では、データ線１１電圧と書きこみ電圧との大小関係によらない回路状態を表している。

　発光画素６Ａの表示動作時には、走査線駆動回路９により走査線１２がＨＩＧＨレベルとなり選択トランジスタ２６、２７及び６２がオフ状態となる。このとき、選択トランジスタ２６、２７及び６２にはオフリーク電流が発生し得る。

　本実施の形態に係る発光画素６Ａでは、電圧変動緩和用トランジスタ６１が、第２接続点及び電源線１９に接続されていることにより、第２接続点は、電源線１９の電位である１０Ｖとなっている。

　この状態において、第２接続点が、図４Ｂに記載された発光画素２Ａのデータ線１１と等価であるとみなせば、発光画素６Ａの表示動作時における回路状態は、実施の形態１に係る発光画素２Ａの表示動作時における回路状態と同じとなる。まず、上記オフリーク電流により、選択トランジスタ２６のソース－ドレイン間に電位差が発生し始める。次に、上記電位差は、ガード電位用トランジスタ２８のゲート－ソース間電圧でもあるので、ガード電位用トランジスタ２８には、当該ゲート－ソース間電圧に対応したドレイン電流が、電源線１９→電圧変動緩和用トランジスタ６１→第２接続点→選択トランジスタ２７→第１接続点→ガード電位用トランジスタ２８→固定電位線２９という経路で流れる。このガード電位用トランジスタ２８のドレイン電流により、第１接続点の電位Ｖ_P1は、上記オフリーク電流が流れ始める前の電位である－５Ｖへと戻され、初期電位が維持される。

　上述した本実施の形態によれば、データ線電圧と書き込み電圧との大小関係に拘わらず、第１接続点の電位Ｖ_P1は、オフリーク電流が発生しない場合の電位に維持される。よって、キャパシタ接続点の電位Ｖ_Gが変動せず、正確なデータ電圧に応じた電圧を保持することができ、有機ＥＬ素子１３を所望の輝度で発光させることができる。また、オフリーク電流による電圧の変動を考慮してキャパシタ２５の電極を大きめに設計する必要がないため、従来と比較してキャパシタの電極面積を小さくすることができ、発光画素の微細化が可能となる。

　さらに、ガード電位用トランジスタ２８と電圧変動緩和用トランジスタ６１とが選択トランジスタ２７を介して接続されているので、上述した電源線１９から固定電位線２９までの電流パスの経路中に、選択トランジスタ２７のオフ状態におけるソース－ドレイン抵抗が介在することとなる。これにより、上記電流パスは、実施の形態２に係る表示装置４で発生するような大きな貫通電流とならず、消費電力の低減が図られる。

　なお、本実施の形態では、電圧変動緩和用トランジスタ６１の接続先を、電源線１９としたが、当該接続先は、キャパシタ２５に保持される最大電圧以上の電位に設定された固定電位線であってもよい。なお、本実施の形態のように、別途固定電位線を使用しないことで、固定電位線の本数を削減できるので、回路構成を簡素化できる。

　以上、実施の形態１～３について説明してきたが、本発明に係る表示装置は、上述した実施の形態に限定されるものではない。実施の形態１～３における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１～３に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。

　また、本発明に係る表示装置の有する画素回路は、実施の形態１～３及びそれらの変形例として挙げた画素回路に限定されるものではない。上述した画素回路の他、例えば、電源線１９と電源線２０との間に、発光期間を制御するためのスイッチングトランジスタが挿入された画素回路などを有する表示装置も本発明に含まれる。

　また、例えば、本発明に係る表示装置は、図１４に記載されたような薄型フラットＴＶに内蔵される。本発明に係る表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能な薄型フラットＴＶが実現される。

　本発明は、特に、画素信号電流により画素の発光強度を制御することで輝度を変動させるアクティブ型の有機ＥＬフラットパネルディスプレイに有用である。

　１、２、３、４、５、６、１００　　表示装置
　１Ａ、２Ａ、３Ａ、４Ａ、５Ａ、６Ａ、１００Ａ　　発光画素
　８　　データ線駆動回路
　９　　走査線駆動回路
　１１、１０１　　データ線
　１２、１０２　　走査線
　１３、１１３　　有機ＥＬ素子
　１４、２４、１１１　　駆動トランジスタ
　１５、２５、１１４　　キャパシタ
　１６、１７、２６、２７、５２、６２、１１２ａ、１１２ｂ　　選択トランジスタ
　１６Ｓ　　ソース電極
　１７Ｄ　　ドレイン電極
　１８、２８　　ガード電位用トランジスタ
　１８Ｇ　　ゲート電極
　１９、２０　　電源線
　２９　　固定電位線
　３１、４１、５１、６１　　電圧変動緩和用トランジスタ
　５０Ｇ　　共通ゲート電極
　５０ＳＤ　　共通電極
　１０３　　水平セレクタ
　１０４　　ライトスキャナ
　１０５　　パワードライブスキャナ
　１１０　　給電線
　１１２　　ゲート群

Claims (10)

1. 　複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えた表示装置であって、
   　前記複数の発光画素の各々は、
   　前記複数のデータ線のうちの一のデータ線を介して供給されるデータ電圧に応じた駆動電流が流れることにより発光する発光素子と、
   　前記電源線と前記発光素子との間に接続され、ゲート電極に印加される電圧に応じて前記データ電圧を前記駆動電流に変換する駆動トランジスタと、
   　一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するキャパシタと、
   　ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、
   　ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記第１トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続されている第２トランジスタと、
   　ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタとを具備する
   　表示装置。
2. 　前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタは、Ｎ型であって、
   　前記第１の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線である
   　請求項１に記載の表示装置。
3. 　前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタは、Ｐ型であって、
   　前記第１の電位線は、前記走査線である
   　請求項１に記載の表示装置。
4. 　さらに、ゲート電極がドレイン電極と接続され、ドレイン電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が、第２の電位線に接続されている第４トランジスタを具備する
   　請求項１に記載の表示装置。
5. 　前記第４トランジスタは、Ｎ型であって、
   　前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最小電圧以下の電位に設定された第２の電源線である
   　請求項４に記載の表示装置。
6. 　前記第２の電位線は、前記発光素子のアノード電極に接続されている
   　請求項４に記載の表示装置。
7. 　前記第４トランジスタは、Ｐ型であって、
   　前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線である
   　請求項４に記載の表示装置。
8. 　複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えた表示装置であって、
   　前記複数の発光画素の各々は、
   　データ電圧に応じた駆動電流が流れることにより発光する発光素子と、
   　前記電源線と前記発光素子との間に接続され、ゲート電極に印加される電圧に応じて前記データ電圧を前記駆動電流に変換する駆動トランジスタと、
   　一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するためのキャパシタと、
   　ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が、前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、
   　ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が、前記第１トランジスタのソース電極及びドレイン電極の他方に接続されている第２トランジスタと、
   　ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が、前記第２トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が、前記複数のデータ線のうちの一のデータ線に接続されている第５トランジスタと、
   　ゲート電極が前記第１スイッチングトランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１スイッチングトランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタと、
   　ゲート電極がドレイン電極と接続され、ドレイン電極が前記第２スイッチングトランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が第２の電位線に接続されている第４トランジスタとを具備する
   　表示装置。
9. 　前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ、及び前記第５トランジスタは、Ｎ型であって、
   　前記第１の電位線は、基準電位に対する電位が前記キャパシタに保持される電圧の最大値以上の電位に設定された前記電源線であり、
   　前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最小電圧以下の電位に設定された第２の電源線である
   　請求項８に記載の表示装置。
10. 　前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ、及び前記第５トランジスタは、Ｐ型であって、
    　前記第１の電位線は、前記走査線であり、
    　前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線である
    　請求項８に記載の表示装置。

Images