WO2011001557A1 - アクティブマトリクス基板の製造装置及び製造方法、並びに表示パネルの製造装置及び製造方法 - Google Patents

アクティブマトリクス基板の製造装置及び製造方法、並びに表示パネルの製造装置及び製造方法 Download PDF

Info

Publication number
WO2011001557A1
WO2011001557A1 PCT/JP2010/000926 JP2010000926W WO2011001557A1 WO 2011001557 A1 WO2011001557 A1 WO 2011001557A1 JP 2010000926 W JP2010000926 W JP 2010000926W WO 2011001557 A1 WO2011001557 A1 WO 2011001557A1
Authority
WO
WIPO (PCT)
Prior art keywords
defective pixel
short
substrate
defect
manufacturing
Prior art date
Application number
PCT/JP2010/000926
Other languages
English (en)
French (fr)
Inventor
田島善光
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201080022018.1A priority Critical patent/CN102428378B/zh
Priority to US13/322,826 priority patent/US8439717B2/en
Publication of WO2011001557A1 publication Critical patent/WO2011001557A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G09G2360/147—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Definitions

  • the present invention relates to an active matrix substrate manufacturing apparatus and manufacturing method, and a display panel manufacturing apparatus and manufacturing method, and more particularly to a technique for detecting defects in an active matrix substrate and a display panel.
  • a thin film transistor (hereinafter referred to as “TFT”) is provided for each pixel which is the minimum unit of an image. Fine image display can be performed by steadily applying a predetermined voltage to the liquid crystal layer of the pixel.
  • Patent Document 1 proposes an inspection method for identifying a defective pixel address using an infrared image as a method for detecting a short-circuit defect between a scanning line and a signal line in which a plurality of wirings are bundled to find a short circuit defect therebetween.
  • FIG. 16 is a plan view of an active matrix substrate 120 in which each pixel is provided with a pair of storage capacitor electrodes divided into two as an example.
  • the active matrix substrate 120 includes a plurality of pixel electrodes 118 provided in a matrix, and a plurality of gate lines 114a arranged in parallel to each other along the upper and lower sides of each pixel electrode 118.
  • One or a plurality of TFTs 105 are provided so as to correspond to 118.
  • the TFT 105 includes a semiconductor layer 112 provided on a substrate, a gate insulating film (not shown) provided to cover the semiconductor layer 112, a gate electrode 114aa provided on the gate insulating film, and a gate electrode 114aa.
  • a first interlayer insulating film (not shown) provided so as to cover the source electrode, and a source electrode (source line 116a) and a drain electrode 116b provided on the first interlayer insulating film.
  • a second interlayer insulating film (not shown) is provided on the first interlayer insulating film so as to cover the source electrode (source line 116a) and the drain electrode 116b. Further, as shown in FIG.
  • the source electrode (source line 116a) and the drain electrode 116b are connected to each other through contact holes 115a and 115b formed so as to penetrate the laminated film of the gate insulating film and the first interlayer insulating film.
  • the drain electrode 116b is connected to the drain region of the semiconductor layer 112 and connected to the pixel electrode 118 through a contact hole 117a formed so as to penetrate the second interlayer insulating film.
  • the drain region of the semiconductor layer 112 has, for example, a pair of capacitive electrodes 112da and 112db divided into two, and each of the capacitive electrodes 112da and 112db forms a gate insulating film on the capacitive line 114b.
  • a pair of auxiliary capacitors are configured by overlapping each other.
  • the capacitive electrode divided into two is illustrated, and in the description of the present invention later, the capacitive electrode divided into two consistently is illustrated. However, according to the gist of the present invention, Even if it is divided into three or more, its function and effect are not changed.
  • the manufacturing yield is improved.
  • a leak leakage having a diameter of about several ⁇ m is formed in the gate insulating film, and a weak current flows between the capacitor electrode 112da or 112db and the capacitor line 114b.
  • the position of the short-circuit defect in the pair of auxiliary capacitors of the pixel Specifically, it is impossible to specify which of the pair of auxiliary capacitors caused the short-circuit defect.
  • the inspection method disclosed in Patent Document 1 is not very suitable for observation in the far infrared region from the viewpoint of sensitivity and imaging properties.
  • the position of the short-circuit defect in each pixel is determined by visual observation, and in the case of a minute bright spot caused by a minute leak whose leakage current is less than several nA.
  • the cause of the defect is a pinhole shape having a diameter of about several ⁇ m, and it is considered difficult to visually recognize the short-circuit defect.
  • a short-circuit defect is obtained by extracting coordinates indicating an abnormal value equal to or greater than a threshold value from a difference (or quotient) between an infrared image in a voltage application state and an infrared image in a no-voltage application state. Therefore, in order to ensure the detection accuracy, a certain waiting period is required until each of these two images is in a steady state, and in order to ensure the accuracy of the detection result, the time required for the inspection There is a risk that it will be sacrificed.
  • the present invention has been made in view of such a point, and an object thereof is to identify the position of a short-circuit defect in a defective pixel as easily as possible.
  • an inspection signal is input to the inspected substrate or the inspected panel to cause the defective pixel to generate heat, and to generate heat at the defective pixel.
  • the position of the short-circuit defect that is the cause of the defective pixel is specified by sensing with far-infrared thermography.
  • an active matrix substrate manufacturing apparatus is an active matrix substrate manufacturing apparatus that detects a short-circuit defect in an active matrix substrate having a plurality of pixels arranged in a matrix and corrects the short-circuit defect. Then, an inspection signal is input to the stage on which the inspection substrate to be the active matrix substrate is placed and the inspection substrate placed on the stage, and the coordinates of the defective pixel in which the short-circuit defect has occurred are electrically
  • the inspection pixel is input to the defective pixel detection unit to be detected and the substrate to be inspected placed on the stage to cause the defective pixel detected by the defective pixel detection unit to generate heat and to generate heat at the defective pixel.
  • a defect position specifying unit for detecting the position of the short-circuit defect in the defective pixel by sensing with a far infrared region thermography.
  • the signal (source) line number and the scanning (gate) line number of the defective pixel having the short-circuit defect are found by inputting the inspection signal to the substrate to be inspected. For example, the coordinates of defective pixels on the substrate to be inspected are determined. Then, the defect position specifying unit re-inputs the inspection signal to the substrate to be inspected to cause the defective pixel to generate heat, and the heat generation at the defective pixel at the coordinates determined by the defective pixel detection unit is detected by far-infrared thermography. Thus, the position of the short-circuit defect in the defective pixel is specified.
  • the substrate to be inspected has a plurality of capacitor lines arranged in parallel to each other, a thin film transistor provided so as to correspond to each pixel, and overlaps each pixel with each capacitor line via an insulating film.
  • the defective pixel detection unit may be configured to detect the coordinates of the defective pixel by a charge detection method.
  • a plurality of auxiliary capacitors are configured from the capacitance line, the plurality of capacitance electrodes, and the insulating film between them.
  • the charge written in the auxiliary capacitor is read and statistically processed, and then The presence or absence of a short circuit defect is detected.
  • the signal (source line) number and the scanning (gate line) number corresponding to the defective pixel in which the short-circuit defect has occurred in the substrate to be inspected are electrically detected. Specifically determined.
  • the defective pixel detection unit may include a high frequency signal generator.
  • the defective pixel detection unit since the defective pixel detection unit includes the high-frequency signal generator, it is possible to input an AC waveform inspection signal at an arbitrary frequency to a plurality of auxiliary capacitors of each pixel. Based on the principle, a temperature rise due to a short-circuit defect caused by a weak leak in the substrate to be inspected can be easily detected by alternating current even if it cannot be easily detected by direct current.
  • the resistance R 2 is 1M ⁇ internal wiring, it is applied a DC voltage of 5V to a pixel pinhole-shaped short-circuit defects corresponding to the resistance of 500G ⁇ connected in series, the current flowing 10pA, and the respective power P Rx consumed by resistor, 50PW becomes the leakage resistor R 1, since the wiring resistance R 2 in 0.1FW, most is consumed by the leak resistance R 1.
  • the heat generation amount at the leak part is constant volume heat capacity C v, Si (1.66 Jcm of silicon ).
  • the amount of heat Q Joule (50a (J)) generated by energizing the leak resistor R 1 for 1 ⁇ sec is diffused several hundred times as large as the amount of 6 fJ due to a temperature gradient generated by an instantaneous temperature rise at the heat source. It diffuses to the surroundings by amount. Therefore, even if a DC waveform inspection signal is input to each auxiliary capacitor, it is difficult to detect a temperature change because the amount of heat generated by a short-circuit defect in the substrate to be inspected is smaller than the amount of diffusion to the periphery.
  • the amount of heat generation is inversely proportional to the overall resistance in the inspection by applying DC, it cannot be detected unless it is a leak defect in which a current of several nA or more of a defect shape that can be visually recognized flows.
  • the short-circuit defect and the wiring resistance between the capacitor electrode and the capacitor line can be expressed as an equivalent circuit in which a resistor R ′ is connected in series to a parallel CR circuit, and the heat converted from the power consumption due to energization. Occurs in a resistance R (see Q in the figure) due to a short circuit, a wiring resistance R ′ (see Q ′ in the figure), and an internal resistance component (negligible level) of the capacitor C.
  • the power consumption P Z′cr is obtained from the complex impedance (Z ′ CR ) of this equivalent circuit.
  • P Z'cr (t) E e I e ⁇ cos ⁇ 'CR + cos (2 ⁇ t + ⁇ ' CR) ⁇
  • the power consumption PCR, R ′ at the resistor R ′ is obtained as (E e /
  • the boundary condition is derived from complex impedance (Z ′ C ) with lim (R ⁇ 1 ⁇ 0) [that is, lim (x ⁇ 1 ⁇ 0)]. it can.
  • / R ′ at the normal part are the above-described x (replacement of RC ⁇ ) value and y (replacement of R′C ⁇ ). ) Specifically, the values vary as shown in Table 1 below. Here, in the case of R >> R ′, it is clear from Table 1, but if there is no difference between C and R ′ between the abnormal part and the normal part of the defective pixel, the influence exerted on the leak resistance R by the AC application is as follows. It does not occur as much as when DC is applied.
  • and cos ⁇ ′ CR of the normal part are specifically shown in the following table with respect to the value of the angular velocity ⁇ . It changes like the left column of 3.
  • FIG. 9 is a partially enlarged view of a pixel in which a short-circuit defect S has occurred in the auxiliary capacitor
  • FIG. 10 is an equivalent circuit diagram corresponding thereto.
  • the capacitive electrode is divided into two, by designing R ′> 4R ′′, the heat generation at R ′ can be controlled predominantly with respect to R ′′, and the detection sensitivity can be increased.
  • the drain region of the semiconductor layer 12 is split into a region overlapping with the capacitor line 14b to form a pair of capacitor electrodes 12da and 12db, and each capacitor electrode 12da and 12db. Overlaps the capacitor line 14b via a gate insulating film, thereby forming a pair of auxiliary capacitors.
  • the auxiliary capacitor on the left side in the drawing includes a CR circuit in which a resistor is connected in series to the CR parallel circuit described above. Can be considered.
  • the temperature change in the plate-shaped electric heating element (see FIG. 11), which is a heat generation source, is a situation where the heat generated is transmitted downward.
  • the entry and exit of temperature heat at the surface d 1 at a position away from the heat source d 0 by the distance d is approximately calculated using the heat balance calculation by the following difference method and the energy conservation law.
  • ⁇ SiO2 (1.2 Wm ⁇ 1 K ⁇ 1 ) is a thermal diffusion coefficient of SiO 2
  • S (80 ⁇ m 2 ) is a cross section of the heat diffusing flux window
  • Cv (1. 66 Jcm ⁇ 3 K ⁇ 1 ) is a constant volume heat capacity of the thin film Si.
  • the result of simulation by the difference method is shown as an example in FIG.
  • the temperature distribution due to heat generation propagates instantaneously in the vicinity of a distance of about 7 ⁇ m from the heat source, the average temperature gradient tends to be inclined at 0.04 K ⁇ m ⁇ 1 , and the square of the distance from the vicinity where the distance from the heat source exceeds 30 ⁇ m.
  • a tendency to decay in inverse proportion to is expected.
  • the temperature change ⁇ T in the heating element has heat generated by energization during the gate opening period ⁇ t gate, on as shown in FIG. 13, and heating and cooling (thermal diffusion).
  • the temperature measurement time constant is longer than the gate period TG , so it can be averaged.
  • the temperature difference between the branched portions of the semiconductor layer 12 becomes 8 mK after 1 second, and after 12 seconds. Since it becomes 27 mK and then 62 mK after 60 seconds, the position of the short-circuit defect in the defective pixel can be specified from the temperature distribution generated at this time, and the target to be corrected can be determined.
  • a defect correction unit that corrects the short-circuit defect identified by the defect position identification unit by laser light irradiation may be provided.
  • the defect correction unit that corrects the short-circuit defect by laser light irradiation since the defect correction unit that corrects the short-circuit defect by laser light irradiation is provided, the short-circuit defect specified by the defect position specifying unit can be specifically corrected in the defect correction unit. become.
  • the defect position specifying unit has a first objective lens for far infrared rays, the defect correction unit has a second objective lens for laser light, and the first objective lens and the second objective lens are You may be comprised in the mechanism which can mutually switch by the slide system in the position spaced apart from the stage.
  • the far-infrared first objective lens in the defect position specifying portion and the second objective lens for laser light in the defect correction portion can be switched to each other by a slide method at a position away from the stage. Therefore, the lens position shift when switching from the first objective lens to the second objective lens is suppressed, and the short-circuit defect whose position is specified by the defect position specifying unit can be reliably corrected by the defect correcting unit.
  • the active matrix substrate manufacturing method is a method for manufacturing an active matrix substrate in which a short-circuit defect is detected in an active matrix substrate in which a plurality of pixels are provided in a matrix, and the short-circuit defect is corrected.
  • the defect position specification that inputs and heats the defective pixel detected by the defective pixel detection unit and senses the heat generation in the defective pixel by far-infrared thermography to identify the position of the short-circuit defect in the defective pixel And a process.
  • the signal (source) line number and the scanning (gate) line number of the defective pixel having the short-circuit defect are found by inputting the inspection signal to the inspected substrate. For example, the coordinates of defective pixels on the substrate to be inspected are determined.
  • the defect position specifying step the defective pixel is heated by inputting the inspection signal again to the substrate to be inspected, and the heat generation in the defective pixel at the coordinates determined in the defective pixel detecting step is detected by the far infrared thermography.
  • the position of the short-circuit defect in the defective pixel is specified.
  • a defect correcting step of correcting the short-circuit defect identified in the defect position identifying step by laser light irradiation may be provided.
  • the defect correction step of correcting the short-circuit defect by laser light irradiation since the defect correction step of correcting the short-circuit defect by laser light irradiation is provided, it is specifically possible to correct the short-circuit defect specified in the defect position specifying step in the defect correction step. become.
  • the substrate to be inspected has a plurality of capacitor lines arranged in parallel to each other, a thin film transistor provided so as to correspond to each pixel, and overlaps each pixel with each capacitor line via an insulating film.
  • a plurality of capacitive electrodes provided separately and connected to the thin film transistor, and in the defective pixel detection step, a short-circuit defect between each of the capacitive lines and the plurality of capacitive electrodes is detected;
  • the connection between the thin film transistor and at least one of the plurality of capacitor electrodes corresponding to the position of the short-circuit defect specified in the defect position specifying process may be released.
  • a plurality of divided auxiliary capacitors are configured by the capacitance line, the plurality of divided capacitance electrodes, and the insulating film therebetween.
  • the defective pixel detection process a defective pixel in which a short-circuit defect has occurred between each capacitance line and a plurality of divided capacitive electrodes is detected, and in the defect position identification process, the defective pixel detected in the defective pixel detection process is heated.
  • the heat generation is detected by far-infrared thermography to identify the position of the short-circuit defect in the defective pixel.
  • the defect correction process a plurality of divisions corresponding to the position of the short-circuit defect identified in the defect position identification process are performed. Since at least one of the capacitor electrodes is separated from the thin film transistor, the effects of the present invention are specifically exhibited.
  • the substrate to be inspected may be a substrate before forming a plurality of pixel electrodes and an insulating film disposed below each pixel electrode.
  • the substrate to be inspected is a substrate before forming a plurality of pixel electrodes and an insulating film to be disposed under each pixel electrode
  • the plurality of pixel electrodes are subjected to the defect correction process.
  • an insulating film to be disposed below each pixel electrode is formed. For this reason, holes in the correction marks formed by laser light irradiation on the surface of the active matrix substrate and surface surface abnormalities are backfilled and flattened by the formation of an insulating film performed in a later process, and thus manufactured in subsequent processes.
  • the surface of the active matrix substrate becomes flat as much as the surface of the active matrix substrate manufactured by a normal manufacturing method.
  • the alignment disorder of the liquid crystal layer at the laser correction location is suppressed, so that display quality that does not cause light leakage that may be induced by the correction operation is improved. It becomes possible to perform a defect correction that can be held.
  • the substrate to be inspected has a plurality of capacitor lines arranged in parallel to each other, a thin film transistor provided so as to correspond to each pixel, and overlaps each pixel with each capacitor line via an insulating film.
  • a plurality of capacitance electrodes provided in a divided manner and connected to the thin film transistor.
  • the plurality of capacitance electrodes constitute an auxiliary capacitance of a capacitance C, and a resistance R ′ is connected to each auxiliary capacitance.
  • a high-frequency signal having an angular velocity ⁇ is supplied to the plurality of auxiliary capacitors of each pixel, and ⁇ CR ′ is 0.1 to 10, preferably 0.3 to 3. You may input as follows.
  • FIG. 15 is a graph showing the relationship between the heat generation amount P and the frequency (angular velocity ⁇ ) in the resistor R ′ connected in series to the pair of auxiliary capacitors.
  • the angular velocity ⁇ (2 ⁇ f) of the high-frequency signal is increased, heat generation due to the resistance inside the pixel becomes remarkable, but the normal part (PC , R ′ ) and the abnormal part ( PCR, R ′ ).
  • the temperature difference can be detected from about 1 nW, if the angular velocity of the high-frequency signal is input so that it is in the range of 0.1 to 10 times the cutoff frequency, the short-circuited auxiliary capacitance is detected. Thus, the position of the short-circuit defect in the defective pixel is reliably specified. If the angular velocity of the high-frequency signal is input so as to be in the range of 0.3 to 3 times the cut-off frequency, the position of the short-circuit defect in the defective pixel can be more reliably specified.
  • the display panel manufacturing apparatus is a display panel manufacturing apparatus that detects a short-circuit defect in a display panel in which a plurality of pixels are provided in a matrix and corrects the short-circuit defect.
  • Defective pixel detection that optically detects the coordinates of a defective pixel in which a short circuit defect has occurred by inputting an inspection signal to the stage on which the panel to be inspected is placed and the panel to be inspected placed on the stage And the inspection signal input to the inspection panel placed on the stage to cause the defective pixel detected by the defective pixel detection unit to generate heat, and to generate heat in the defective pixel by far-infrared thermography
  • a defect position identifying unit that senses and identifies the position of the short-circuit defect in the defective pixel.
  • the signal (source) line number and the scanning (gate) line number of the defective pixel having the short-circuit defect are determined by inputting the inspection signal to the panel to be inspected. For example, the coordinates of defective pixels in the panel to be inspected are determined. Then, the defect position specifying unit re-inputs the inspection signal to the panel to be inspected to cause the defective pixel to generate heat, and the heat generation at the defective pixel at the coordinates determined by the defective pixel detection unit is detected by far infrared region thermography. Thus, the position of the short-circuit defect in the defective pixel is specified.
  • the display panel manufacturing method is a display panel manufacturing method for detecting a short-circuit defect in a display panel in which a plurality of pixels are provided in a matrix and correcting the short-circuit defect.
  • a test signal is input to the panel to be inspected, and a defective pixel detection step for optically detecting the coordinates of the defective pixel in which the short-circuit defect has occurred, and the test signal is input to the panel to be inspected,
  • the signal (source) line number and the scanning (gate) line number of the defective pixel having the short-circuit defect are found by inputting the inspection signal to the panel to be inspected. For example, the coordinates of defective pixels in the panel to be inspected are determined. Then, in the defect position specifying step, the defective pixel is heated by inputting the inspection signal again to the panel to be inspected, and the heat generation in the defective pixel at the coordinates determined in the defective pixel detecting step is detected by the far infrared thermography. Thus, the position of the short-circuit defect in the defective pixel is specified.
  • an inspection signal is input to the inspected substrate or the inspected panel to cause the defective pixel to generate heat, and the heat generation at the defective pixel is detected by far-infrared thermography. Then, since the position of the short-circuit defect that is the cause of the defective pixel is specified, the position of the short-circuit defect in the defective pixel can be specified as easily as possible.
  • FIG. 1 is a perspective view of a substrate correcting apparatus 80a according to the first embodiment.
  • FIG. 2 is a plan view of the active matrix substrate 20a manufactured by the substrate correction apparatus 80a.
  • FIG. 3 is a cross-sectional view of the active matrix substrate 20a taken along line III-III in FIG.
  • FIG. 4 is a flowchart showing a method for manufacturing the active matrix substrate 20a using the substrate correcting apparatus 80a.
  • FIG. 5 is a perspective view of the panel correction device 80a according to the second embodiment.
  • FIG. 6 is a plan view of an active matrix substrate 20c according to another embodiment.
  • FIG. 7 is a plan view showing the source lines constituting the active matrix substrate 20c, the capacitor lines of the resistors R orthogonal thereto, and the capacitors C formed at the intersections thereof.
  • FIG. 8 is an equivalent circuit diagram of an auxiliary capacitor in which a short-circuit defect has occurred.
  • FIG. 9 is a partially enlarged view of a pixel in which a short-circuit defect S has occurred in one auxiliary capacitor.
  • FIG. 10 is an equivalent circuit diagram of a pixel in which a short-circuit defect S has occurred in one auxiliary capacitor.
  • FIG. 11 is a perspective view schematically showing the propagation of heat from the flat plate heat source.
  • FIG. 12 is a graph showing the result of simulating the relationship between the distance from the heat source and the temperature rise by the difference method.
  • FIG. 13 is a schematic diagram showing the relationship between the input timing of the scanning signal to the gate line of the substrate to be inspected and the temperature change ⁇ T profile due to heat generation / heat diffusion.
  • FIG. 14 is a partially enlarged view showing heat generation in the pixel in which the short-circuit defect S has occurred in one of the pair of auxiliary capacitors.
  • FIG. 15 is a graph showing the relationship between the heat generation amount P and the frequency (angular velocity ⁇ ) in the resistor R ′ connected in series to the pair of auxiliary capacitors.
  • FIG. 16 is a plan view of an active matrix substrate 120 in which each pixel is provided with a pair of storage capacitor electrodes.
  • Embodiment 1 of the Invention 1 to 4 show Embodiment 1 of an active matrix substrate manufacturing apparatus and method according to the present invention.
  • FIG. 1 is a perspective view of the substrate correcting apparatus 80a of the present embodiment.
  • the substrate correcting device 80 a is a stage 30 a for placing a substrate 19 to be inspected, which will be described later as an active matrix substrate, and a substrate 19 to be inspected placed on the stage 30 a.
  • a defective pixel detector 40a for electrically detecting the coordinates of a defective pixel in which a short-circuit defect has occurred, and an inspection signal for actual driving on the inspected substrate 19 placed on the stage 30a.
  • the defect position specifying unit 50 for specifying the short-circuit position in the defective pixel and the short-circuit defect specified by the defect position specifying unit 50 for correcting the defect pixel by irradiating with laser light.
  • a defect correcting unit 60 for specifying the short-circuit position in the defective pixel and the short-circuit defect specified by the defect position specifying unit 50 for correcting the defect pixel by irradiating with laser light.
  • the stage 30 a is connected to a stage controller 31 and has an X-axis direction, a Y-axis direction, a Z-axis direction, and a stage rotation axis R with the substrate 19 to be inspected placed on the upper surface. It is configured to be appropriately movable in the axial direction.
  • the defective pixel detection unit 40 a accesses a prober 42 for inputting an inspection signal to the inspected substrate 19 and the TFT of each pixel of the inspected substrate 19, and the auxiliary capacitance of each pixel. After the charge is written on the auxiliary capacitor, the charge written in the auxiliary capacitor is read out to detect the presence or absence of a short-circuit defect in each pixel, thereby determining the coordinates of the defective pixel and the stage controller 31 having the defect of the substrate 19 to be inspected.
  • An array inspection device 41a for supplying pixel coordinates and a high-frequency signal generator 43 for generating a high-frequency inspection signal input from the array inspection device 41a to the substrate 19 to be inspected are provided.
  • the defect position specifying unit 50 includes an infrared first objective lens 51 formed of Si, Ge, or the like provided on the inspection substrate 19 side, and thermography of defective pixels on the inspection substrate 19. And a thermography detected by the detector 52 can be observed on a monitor 73.
  • the defect correcting section 60 is provided on the inspected substrate 19 side, similarly to the second objective lens 61a having a relatively low magnification for visual observation provided on the inspected substrate 19 side.
  • a mirror 62, a mirror 63, a lens 64, a mirror 65, and a laser power source 67 connected to a laser light source 66 are provided.
  • a light receiver 72 is connected to the mirror 63 via a lens 71, and an image before / after defect correction on the surface of the substrate 19 to be inspected is confirmed / recorded via a monitor 73. It can be done.
  • the first objective lens 51 and the second objective lens 61a / 61b are fixed to a slide portion 74b attached to an elongated frame-shaped guide rail 74a so as to be movable in parallel.
  • FIG. 2 is a plan view of the active matrix substrate 20a manufactured by the substrate correcting device 80a
  • FIG. 3 is a cross-sectional view of the active matrix substrate 20a taken along line III-III in FIG.
  • the active matrix substrate 20a includes a plurality of pixel electrodes 18 provided in a matrix and a plurality of gates arranged in parallel to each other along the upper and lower sides of each pixel electrode 18.
  • One or a plurality of TFTs 5 are provided so as to correspond to each pixel electrode 18.
  • the TFT 5 includes a semiconductor layer 12 provided on the insulating substrate 10 via a base coat film 11, a gate insulating film 13 provided so as to cover the semiconductor layer 12, and a gate insulating film. 13, a first interlayer insulating film 15 provided to cover the gate electrode 14 aa, a source electrode (source line 16 a) and a drain electrode provided on the first interlayer insulating film 15. 16b.
  • a second interlayer insulating film 17 is provided on the first interlayer insulating film 15 so as to cover the source electrode (source line 16a) and the drain electrode 16b, as shown in FIG.
  • the gate electrode 14 aa is a portion where each gate line 14 a protrudes laterally for each pixel P, and overlaps the channel region 12 c of the semiconductor layer 12.
  • the source electrode is a part of each source line 16a as shown in FIGS. 2 and 3, and through a contact hole 15a formed in the laminated film of the gate insulating film 13 and the first interlayer insulating film 15. And connected to the source region 12 s of the semiconductor layer 12.
  • the drain electrode 16b is connected to the drain region 12d of the semiconductor layer 12 through a contact hole 15b formed in the laminated film of the gate insulating film 13 and the first interlayer insulating film 15, as shown in FIGS.
  • the pixel electrode 18 is connected through a contact hole 17 a formed in the second interlayer insulating film 17.
  • the drain region 12d of the semiconductor layer 12 has a pair of capacitive electrodes 12da and 12db as shown in the example in which the capacitive electrode is divided into two in FIG. 2, and the capacitive electrodes 12da and 12db are connected to the capacitive line 14b.
  • a pair of auxiliary capacitors is formed by overlapping with the gate insulating film 13 interposed therebetween.
  • the inspected substrate 19 is a substrate before the second interlayer insulating film 17 and the plurality of pixel electrodes 18 are formed on the active matrix substrate 20a.
  • FIG. 4 is a flowchart showing a method of manufacturing the active matrix substrate 20a using the substrate correcting device 80a.
  • the manufacturing method according to the present embodiment includes a preparation process for preparing the substrate 19 to be inspected, a defective pixel detection process for detecting coordinates of a defective pixel in which a short circuit defect has occurred, and a defect for specifying a position of the short circuit defect in the defective pixel.
  • a silicon oxide film is formed on the entire substrate of the insulating substrate 10 such as a glass substrate by a plasma CVD (Chemical Vapor Deposition) method to form the base coat film 11.
  • a plasma CVD Chemical Vapor Deposition
  • an amorphous silicon film is formed on the entire substrate on which the base coat film 11 is formed, for example, by plasma CVD using disilane or the like as a source gas, and then irradiation with high-power pulsed laser light, heat treatment, etc. Crystallization is performed to convert it into a polysilicon film. Thereafter, the polysilicon film is patterned using photolithography to form the semiconductor layer 12.
  • a gate insulating film 13 is formed on the entire substrate on which the semiconductor layer 12 has been formed, for example, by forming a silicon oxide film or the like by plasma CVD.
  • a tungsten film or the like is formed on the entire substrate on which the gate insulating film 13 is formed by a sputtering method, and then patterned using photolithography to form the gate line 14a, the gate electrode 14aa, and the capacitor line 14b.
  • the semiconductor layer 12 is ion-doped with an ion doping apparatus through the gate insulating film 13, and the channel region 12c is overlapped with the gate electrode 14aa and the source region is formed outside thereof. 12s and the drain region 12d are formed, and then heat treatment is performed, and activation of doped phosphorus or boron is performed.
  • a silicon oxide film is formed on the entire substrate on which the gate line 14a, the gate electrode 14aa, and the capacitor line 14b are formed by a plasma CVD method to form the first interlayer insulating film 115.
  • the stacked film of the second gate insulating film 13 and the first interlayer insulating film 15 is partially etched away to form contact holes 15a and 15b.
  • a titanium film, an aluminum film, and a titanium film are sequentially formed on the entire substrate on the first interlayer insulating film 15 by sputtering, and then patterned using photolithography to form a source line (source electrode). ) 16a and drain electrode 16b are formed.
  • heat treatment is performed to hydrogenate the semiconductor layer 12 to terminate the dangling bonds.
  • the substrate 19 to be inspected can be prepared.
  • ⁇ Defect position identification process> First, the defective pixel in which the short-circuit defect S has occurred below the first objective lens 51 by appropriately moving the stage 30a on which the substrate 19 to be inspected in which the coordinates of the defective pixel are specified in the defective pixel detection step is placed. And the defective pixel and its vicinity are magnified with a microscope (see St4 in FIG. 4).
  • the short-circuit defect S of the defective pixel specified in the defect position specifying step is arranged below the second objective lens 61b, and the optical system is Switch from the infrared system to the laser correction system (see St7a in FIG. 4).
  • the inspection signal waveform is switched and inspected by the array inspection apparatus 41a to send the defect category of the defect S in the defective pixel to the control / analysis processing system, and the control / analysis processing system determines the cause of the short-circuit defect S in its position and defect category.
  • Etc. see St7b in FIG. 4
  • a correction recipe is selected (see St8 in FIG. 4).
  • the inspected substrate 19 by irradiating the inspected substrate 19 with a laser beam, for example, one of the branched portions of the drain region 12d of the semiconductor layer 12 connected to the capacitor electrode 12db corresponding to the position of the short-circuit defect S is cut and short-circuited.
  • the defect S is corrected (see St9 in FIG. 4).
  • the second interlayer insulating film 17 is formed by applying, for example, acrylic resin or the like to the entire substrate 19 to be inspected in which the short-circuit defect S has been corrected in the defect correcting step by spin coating.
  • the second interlayer insulating film 17 is partially etched away to form a contact hole 17a.
  • a transparent conductive film such as an ITO (IndiumInTin Oxide) film, for example, is formed on the entire substrate on which the second interlayer insulating film 17 having the contact holes 17a is formed by sputtering, and then photolithography is used.
  • the pixel electrode 18 is formed by patterning.
  • the active matrix 20a can be manufactured as described above.
  • the inspection signal is supplied to the inspected substrate 19 in the defective pixel detection unit 40a and the defective pixel detection process. Since the signal (source) line number and the scanning (gate line) number of the defective pixel having the short-circuit defect S are determined, the coordinates of the defective pixel on the inspected substrate 19 are determined. In the defect position specifying unit 50 and the defect position specifying step, the inspection pixel 19 is re-inputted to cause the defective pixel to generate heat, and the defective pixel having the coordinates determined by the defective pixel detection unit 40a generates heat.
  • the defective pixel detection unit 40a since the defective pixel detection unit 40a includes the high-frequency signal generator 43, an AC waveform inspection signal is supplied to a plurality of divided auxiliary capacitors of each pixel P. It is possible to input at any frequency in the frequency band, and it is easy to raise the temperature of the position to be corrected in the defective pixel caused by the short-circuit defect S on the inspected substrate 19 by direct or indirect means. Can be detected.
  • the first objective lens 51 for far infrared rays of the defect position specifying unit 50 and the second objective lens 61a / 61b for laser light of the defect correcting unit 60 are provided on the stage. Since they can be switched to each other by a slide method at a position away from 30a, the lens position shift when switching from the first objective lens 51 to the second objective lens 61a / 61b is suppressed, and the position is determined by the defect position specifying unit 50.
  • the identified short-circuit defect S can be corrected quickly and reliably by the defect correcting unit 60.
  • the substrate 19 to be inspected is formed before forming the plurality of pixel electrodes 18 and the second interlayer insulating film 17 disposed below each pixel electrode 19. Since it is a substrate, after performing the defect correcting step, the plurality of pixel electrodes 18 and the second interlayer insulating film 17 disposed under each pixel electrode 18 are formed. Therefore, correction trace holes formed by laser light irradiation on the surface of the active matrix substrate 20a and abnormal surface conditions are backfilled and planarized by the formation of the second interlayer insulating film 17, so that the surface of the active matrix substrate is usually normal. The surface becomes as flat as the surface of the active matrix substrate manufactured by this manufacturing method.
  • the alignment disorder of the liquid crystal layer at the laser correction location is eliminated, so that a high display without causing light leakage that may be induced by the correction operation. It is possible to perform defect correction capable of maintaining the quality.
  • the method of detecting the coordinates of the defective pixel on the inspection target substrate which is an active matrix substrate is exemplified by the charge detection method.
  • the present invention is not limited to the defect detection by other electrical inspection such as pixel potential imaging. Pixel coordinates may be detected.
  • the method of electrically inspecting the substrate to be inspected before the pixel electrode is formed is exemplified.
  • the present invention extracts the defect of the pixel electrode from the active matrix substrate after the pixel electrode is formed. For this purpose, electrical inspection may be performed.
  • the auxiliary capacitance electrode is illustrated in the form of being divided into two, but the present invention does not change its operation and effect even if the number of division is three or more.
  • FIG. 5 is a perspective view of the panel correction device 80b of the present embodiment.
  • the same parts as those in FIGS. 1 to 4 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the manufacturing apparatus and the manufacturing method of the active matrix substrate for correcting the short-circuit defect by detecting the short-circuit defect in the substrate state are exemplified, but in this embodiment, the short-circuit defect is detected by detecting the short-circuit defect in the panel state.
  • a manufacturing apparatus and a manufacturing method of a liquid crystal display panel (hereinafter, referred to as “inspected panel 25”) that corrects the above are exemplified.
  • the substrate correcting device 80b inputs a test signal to a stage 30b for mounting the panel to be inspected 25 described later and the panel to be inspected 25 mounted on the stage 30b from the counter substrate side. Then, an inspection signal is input to the defective pixel detection unit 40b for detecting the coordinates of the defective pixel in which the short-circuit defect has occurred and the panel 25 to be inspected placed on the stage 30b, and the defective pixel is caused to generate heat.
  • the defect position specifying unit 50 for specifying the short-circuit position in the defective pixel and the defect correcting unit 60 for correcting the short-circuit defect specified by the defect position specifying unit 50 by irradiation with laser light are provided.
  • the stage 30b is connected to the stage controller 31, and in the state where the panel 25 to be inspected is placed on the upper surface, the X axis direction, the Y axis direction, the Z axis direction, and the stage rotation axis R It is configured to be appropriately movable in the axial direction.
  • the stage 30b is made of a transparent material that can transmit light from a backlight (not shown) to a display area (not shown) of the panel 25 to be inspected.
  • the defective pixel detection unit 40b detects the presence or absence of a short circuit defect in each pixel by driving and displaying the prober 42 for inputting an inspection signal to the panel 25 to be inspected and the panel 25 to be inspected.
  • the coordinates of the defective pixels are determined, and the lighting inspection device 41b for supplying the coordinates of the defective pixels of the panel 25 to be inspected to the stage controller 31, and the inspection input to the panel 25 to be inspected from the lighting inspection device 41b.
  • a high-frequency signal generator 43 for generating a high-frequency signal.
  • the panel to be inspected 25 that is, the liquid crystal display panel will be described.
  • the panel to be inspected 25 includes an active matrix substrate and a counter substrate which are arranged to face each other, and a liquid crystal layer sealed between the active matrix substrate and the counter substrate.
  • the configuration of the active matrix substrate is substantially the same as that of the active matrix substrate 20a described in the first embodiment.
  • the counter substrate includes, for example, a black matrix provided in a frame shape on an insulating substrate and in a lattice shape in the frame, and a red layer, a green layer, and a blue layer respectively provided between the lattices of the black matrix. And a common electrode provided to cover the black matrix and the color filter.
  • the liquid crystal layer is made of a nematic phase liquid crystal material having electro-optical characteristics.
  • a gate signal is sent to the gate electrode (14aa) through the gate line (14a), and the TFT (5) is turned on.
  • the source signal is sent to the source electrode via the source line (16a), and a predetermined charge is written to the pixel electrode (18) via the semiconductor layer (12) and the drain electrode (16b).
  • a potential difference is generated between each pixel electrode (18) of the active matrix substrate (20a) and the common electrode of the counter substrate, and a predetermined voltage is applied to the liquid crystal layer.
  • the light transmittance of the liquid crystal layer is adjusted and an image rich in color is displayed.
  • the substrate inspection by the charge detection method is replaced with the lighting inspection in the defective pixel detection step and the defect position specifying step of the first embodiment.
  • the defect correcting step of the first embodiment the object to be irradiated with laser light is simply replaced with the panel 25 to be inspected from the substrate 19 to be inspected, and the description thereof is omitted.
  • a short circuit is caused by inputting an inspection signal to the panel 25 to be inspected. Since the position of the defective pixel having the defect S is detected, the coordinates of the defective pixel in the panel 25 to be inspected are determined. In the defect position specifying unit 50 and the defect position specifying process, the defective pixel is caused to generate heat by inputting the inspection signal to the panel 25 to be inspected again.
  • the heat generated by the defective pixel propagates to the inside of the substrate and reaches the back surface, even if the counter substrate of the panel to be inspected 25 is placed facing the stage 30b, the temperature change of the defect position is caused. It can be detected by far infrared thermography.
  • the position of the short-circuit defect in the defective pixel is identified by sensing the heat generation in the defective pixel at the coordinates determined by the defective pixel detection unit 50 by far-infrared thermography. According to the Vin's displacement law, radiation at room temperature is identified.
  • the heat generation due to the short-circuit defect in the defective pixel is, for example, far infrared region thermography as compared with the case where near infrared region thermography expected to be used in the inspection method disclosed in Patent Document 1 is used. Therefore, the position of the short-circuit defect in the defective pixel can be identified as easily as possible in the liquid crystal display panel.
  • FIG. 6 is a plan view of the active matrix substrate 20c of this embodiment, and FIG. 7 is formed at the source line constituting the active matrix substrate 20c, the capacitor line of the resistor R orthogonal thereto, and the intersection thereof.
  • 3 is a plan view showing a capacitor C.
  • the manufacturing apparatus and the manufacturing method for detecting the short-circuit defect of the active matrix substrate and the liquid crystal display panel and correcting the short-circuit defect are illustrated, but the present invention is also applied to detection of disconnection of each capacitor line. be able to.
  • each pixel is formed with a CR circuit by a resistance R of the wiring and a capacitor C connected to the branch.
  • the capacitance line 14b is disconnected at the X portion, no high frequency signal is input to the capacitance line 14b on the left side of the X portion.
  • the high-frequency signal is input to each of the other capacitive lines 14b in the solid line portion, and heat is generated due to high-frequency vibration in the pixels along each of the capacitive lines 14b in the solid line portion. Therefore, the disconnection location of the capacitor line 14b can be detected by detecting the temperature difference due to heat generation of each pixel by thermography.
  • an active matrix substrate and a liquid crystal display panel including the active matrix substrate are exemplified.
  • the present invention is not limited to other display panels such as an organic EL (ElectroLuminescence) display panel, and each pixel such as an X-ray sensor.
  • the present invention can also be applied to an active matrix substrate that constitutes a sensor substrate that reads electric charges charged in electrodes.
  • the present invention is useful for manufacturing an active matrix substrate and a display panel including the active matrix substrate because the position of a short-circuit defect in a pixel of the active matrix substrate can be easily specified.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Investigating Or Analyzing Materials Using Thermal Means (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　複数の画素がマトリクス状に設けられたアクティブマトリクス基板における短絡欠陥を検出して、その短絡欠陥を修正するアクティブマトリクス基板の製造装置であって、アクティブマトリクス基板となる被検査基板（１９）を載置するステージ（３０ａ）と、ステージ（３０ａ）に載置された被検査基板（１９）に検査用信号を入力して、短絡欠陥が発生した欠陥画素の座標を電気的に検出する欠陥画素検出部（４０ａ）と、ステージ（３０ａ）に載置された被検査基板（１９）に検査用信号を入力して、欠陥画素検出部（４０ａ）で検出された欠陥画素を発熱させると共に、その欠陥画素における発熱を遠赤外域サーモグラフィーで感知して、欠陥画素における短絡欠陥の位置を特定する欠陥位置特定部（５０）とを備えている。

Description

アクティブマトリクス基板の製造装置及び製造方法、並びに表示パネルの製造装置及び製造方法
　本発明は、アクティブマトリクス基板の製造装置及び製造方法、並びに表示パネルの製造装置及び製造方法に関し、特に、アクティブマトリクス基板及び表示パネルにおける欠陥を検出する技術に関するものである。
　アクティブマトリクス基板を備えた液晶表示パネルは、画像の最小単位である各々の画素毎に、例えば、薄膜トランジスタ（以下、「ＴＦＴ」と称する）が設けられているので、各ＴＦＴを開閉することで各画素の液晶層に所定の電圧を着実に印加することにより、精細な画像表示を行うことができる。
　近年、アクティブマトリクス基板及びそれを備えた液晶表示パネルでは、画素の高精細化に伴って、例えば、アクティブマトリクス基板を製造する際に基板表面にパーティクルとよばれる異物が付着した状態で成膜やエッチングすることなどにより、画素に欠陥が発生する可能性が高くなっている。
　例えば、特許文献１では、複数の配線を束ねた走査線・信号線間に通電し両者間での短絡欠陥を見出す手法として、赤外線画像による欠陥画素番地を特定する検査方法が提案されている。
　また、特許文献２では、電源と基板付加のインピーダンスをマッチングさせることで電力伝送を最大にして加熱効率をあげ、欠陥画素と正常画素との間にみられる温度上昇の過渡現象の緩和時間差を利用して、赤外線画像による欠陥画素の番地を特定する検査方法及び装置が提案されている。
　しかしながら、特許文献１及び特許文献２に開示された欠陥検出方法では、赤外線撮像装置が表示パネル全体に向けて設けられているので、欠陥を有する画素を特定することができても、その異常画素中にある欠陥部位の位置を正確に特定することができないおそれがある。
特開平６－５１０１１号公報 特開２００９－８６８７号公報
　図１６は、各画素に例として２分割された一対の保持容量電極が設けられたアクティブマトリクス基板１２０の平面図である。
　アクティブマトリクス基板１２０は、図１６に示すように、マトリクス状に設けられた複数の画素電極１１８と、各画素電極１１８の上辺及び下辺に沿って互いに平行に配設された複数のゲート線１１４ａと、各画素電極１１８の左辺及び右辺に沿って互いに平行に配設された複数のソース線１１６ａと、各ゲート線１１４ａの間に互いに平行に配設された複数の容量線１１４ｂと、各画素電極１１８に対応するように１又は複数設けられたＴＦＴ１０５とを備えている。
　ＴＦＴ１０５は、基板上に設けられた半導体層１１２と、半導体層１１２を覆うように設けられたゲート絶縁膜（不図示）と、そのゲート絶縁膜上に設けられたゲート電極１１４ａａと、ゲート電極１１４ａａを覆うように設けられた第１層間絶縁膜（不図示）と、その第１層間絶縁膜上に設けられたソース電極（ソース線１１６ａ）及びドレイン電極１１６ｂとを備えている。ここで、第１層間絶縁膜上には、ソース電極（ソース線１１６ａ）及びドレイン電極１１６ｂを覆うように、第２層間絶縁膜（不図示）が設けられている。また、ソース電極（ソース線１１６ａ）及びドレイン電極１１６ｂは、図１６に示すように、ゲート絶縁膜及び第１層間絶縁膜の積層膜を貫くように形成されたコンタクトホール１１５ａ及び１１５ｂを介して半導体層１１２によって接続され、ドレイン電極１１６ｂは、半導体層１１２のドレイン領域に接続されていると共に、第２層間絶縁膜を貫くように形成されたコンタクトホール１１７ａを介して画素電極１１８に接続されている。さらに、半導体層１１２のドレイン領域は、図１６に示すように、例えば、２分割された一対の容量電極１１２ｄａ及び１１２ｄｂを有し、各容量電極１１２ｄａ及び１１２ｄｂが、容量線１１４ｂにゲート絶縁膜を介して重なることにより、一対の補助容量を構成している。なお、図１６では、２分割された容量電極を例示し、後の本発明の説明でも、一貫して２分割された容量電極を例示しているが、本発明に係る主旨に則すれば、３分割以上であってもその作用及び効果は変わらない。
　ここで、実際のアクティブマトリクス基板の製造では、各画素のＴＦＴにアクセスして、各画素の補助容量に電荷を書き込んだ後に、その補助容量に書き込まれた電荷を読み出して、各画素の短絡欠陥又は特性不良や接続不良といった欠陥の有無を検出する電荷検出法などの電気的検査を行うと共に、修正可能な欠陥をレーザー光の照射による切断、接続、装飾などの操作を単独又は織り交ぜて修正することにより、製造歩留まりを向上させている。
　しかしながら、上述した構成のアクティブマトリクス基板１２０において、ゲート絶縁膜に直径数μｍ程度の微小リーク欠陥が形成され、容量電極１１２ｄａ又は１１２ｄｂと容量線１１４ｂとの間に微弱電流が流れることによる電荷のリークを引き起こすような欠陥画素が発生した場合には、上述した電気的検査方法では、画素の一対の補助容量で短絡欠陥として判別ができたとしても、当該画素の一対の補助容量における短絡欠陥の位置まで、具体的には、一対の補助容量のどちらで短絡欠陥が発生したかまでの特定ができない。ここで、当該画素の一対の補助容量を光学顕微鏡などで観察して短絡箇所を光学的に検出することは、一応、装置や装備の制約を度外視すれば可能ではあるが、短時間にて検出することは困難である。また、微細な温度変化の検出には、その検出器にとって感度の高い領域で運用することが望ましく、ヴィーンの変位則（λ＝２８９７／Ｔ［μｍ］）から求められる室温（３００Ｋ近傍）における輻射のピーク波長が９μｍであることを踏まえると、検出感度を高めるためには、観側帯域として波長を１μｍ～３μｍの遠赤外領域（以下、「遠赤外域」と称する）に求めることが望ましいものの、特許文献１に開示された検査方法では、感度及び結像性の観点からみて遠赤外域での観測にそれほど適しているとはいえない、と考えられる。また、特許文献１に開示された検査方法では、各画素における短絡欠陥の位置の特定が目視によるとされており、リーク電流が数ｎＡにも満たない微小リークを要因とする微小輝点などでは、欠陥原因が直径数μｍ程度のピンホール状であり、容易に短絡欠陥を視認することが困難である、と考えられる。さらに、特許文献１に開示された検査方法では、電圧印加状態の赤外画像と電圧無印加状態の赤外画像との差（或いは商）から閾値以上の異常値を示す座標を抽出し短絡欠陥と判定するので、検出精度を確保するには、これらの２画像のそれぞれが定常状態になるまでに一定の待機期間を必要とし、検出結果の正確さを確保するためには、検査に要する時間が長くなる、といった犠牲を強いられるおそれがある。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、欠陥画素における短絡欠陥の位置を可及的容易に特定することにある。
　上記目的を達成するために、本発明は、欠陥画素の座標を検出した後に、被検査基板又は被検査パネルに検査用信号を入力して、欠陥画素を発熱させると共に、その欠陥画素における発熱を遠赤外域サーモグラフィーで感知して、欠陥画素となった原因である短絡欠陥の位置を特定するようにしたものである。
　具体的に本発明に係るアクティブマトリクス基板の製造装置は、複数の画素がマトリクス状に設けられたアクティブマトリクス基板における短絡欠陥を検出して、該短絡欠陥を修正するアクティブマトリクス基板の製造装置であって、上記アクティブマトリクス基板となる被検査基板を載置するステージと、上記ステージに載置された被検査基板に検査用信号を入力して、短絡欠陥が発生した欠陥画素の座標を電気的に検出する欠陥画素検出部と、上記ステージに載置された被検査基板に上記検査用信号を入力して、上記欠陥画素検出部で検出された欠陥画素を発熱させると共に、該欠陥画素における発熱を遠赤外域サーモグラフィーで感知して、該欠陥画素における上記短絡欠陥の位置を特定する欠陥位置特定部とを備えていることを特徴とする。
　上記の構成によれば、欠陥画素検出部では、被検査基板に検査用信号を入力することにより、短絡欠陥を有する欠陥画素の信号（ソース）線番号及び走査（ゲート）線番号が判明するので、例えば、被検査基板における欠陥画素の座標が割り出される。そして、欠陥位置特定部では、被検査基板に検査用信号を再度入力することにより、欠陥画素を発熱させると共に、欠陥画素検出部で割り出した座標の欠陥画素における発熱を遠赤外域サーモグラフィーで感知することにより、欠陥画素における短絡欠陥の位置を特定する。このとき、ヴィーンの変位則から、室温における輻射のピーク波長が９μｍであるので、欠陥画素における短絡欠陥による発熱が、例えば、特許文献１に開示された検査方法で使用が予想される近赤外域サーモグラフィーを用いた場合よりも、遠赤外域サーモグラフィーを用いて高感度に感知されるので、欠陥画素における短絡欠陥の位置が可及的容易に特定される。
　上記被検査基板は、互いに平行に配設された複数の容量線と、上記各画素に対応するように設けられた薄膜トランジスタと、上記各画素に上記各容量線に絶縁膜を介して重なるように分割して設けられ、該薄膜トランジスタに接続された複数の容量電極とを有し、上記欠陥画素検出部は、上記欠陥画素の座標を電荷検出法により検出するように構成されていてもよい。
　上記の構成によれば、被検査基板の各画素において、容量線と、複数の容量電極と、それらの間の絶縁膜とから複数の補助容量が構成されているので、電荷検出法により、各画素の薄膜トランジスタにアクセスして、各画素の複数の補助容量に対して検査用信号に対応する電荷を書き込んだ後に、それらの補助容量に書き込まれた電荷を読み出して、統計処理した後に各画素における短絡欠陥の有無が検出される。これにより、被検査基板における短絡欠陥が発生した欠陥画素に対応する信号（ソース線）番号及び走査（ゲート線）番号が電気的に検出されるので、例えば、被検査基板における欠陥画素の座標が具体的に割り出される。
　上記欠陥画素検出部は、高周波信号発生器を備えていてもよい。
　上記の構成によれば、欠陥画素検出部が高周波信号発生器を備えているので、各画素の複数の補助容量に交流波形の検査信号を任意の周波数で入力することが可能になり、以下の原理に基づいて、被検査基板における微弱リークが原因となる短絡欠陥による温度上昇が直流により容易に感知することができなくとも交流により容易に感知される。
　まず、各補助容量に直流波形の検査信号を入力する場合について説明する。なお、短絡欠陥は、タングステンからなる容量線と、シリコンからなる容量電極との間に設けられた絶縁層（例えば、酸化シリコン）で発生する、と想定する。
　直列に繋がれた抵抗Ｒ１、Ｒ２（Ｒ１≫Ｒ２）に一定の電圧Ｅを印加すると、
　各抵抗Ｒ１、Ｒ２での消費電力ＰＲ１、ＰＲ２は、各抵抗値に比例［ＰＲ１／Ｒ１＝ＰＲ２／Ｒ２＝｛Ｅ／（Ｒ１＋Ｒ２）｝２］するので、抵抗値の大きい抵抗Ｒ１に偏って発熱する。
　熱と温度の関係から、
　［発熱収支量（ΔＱ／Ｊ）］＝［温度Ｔでの熱容量（Ｃ(Ｔ)／ＪＫ－１）］×［温度変化量（ΔＴ／Ｋ）］
　［ジュール発熱量（ΔＱＪ／Ｊ）］＝∫｛［通電電流（Ｉ／Ａ）］×［印加電圧（Ｅ／Ｖ）］｝ｄ［通電時間（ｔ／ｓ）］
であるので、直流印加での上昇する温度上昇は、外部への仕事がないとして次式となる。
　Ｃ（Ｔ）・ΔＴ＝∫（Ｉ・Ｅ）ｄｔ
　例えば、内部配線の抵抗Ｒ２が１ＭΩであり、それに直列に接続された５００ＧΩの抵抗に相当するピンホール状の短絡欠陥のある画素に５Ｖの直流電圧を印加すると、流れる電流は１０ｐＡとなり、各抵抗体にて消費される電力ＰＲｘは、リーク抵抗Ｒ１では５０ｐＷとなり、配線抵抗Ｒ２では０．１ｆＷとなるので、殆どはリーク抵抗Ｒ１で消費される。リーク抵抗Ｒ１部が、膜厚（ｄ＝１μｍ）、直径（２ｒ＝３μｍφ）の円柱状であるとすると、リーク部での発熱量は、シリコンの定容熱容量Ｃｖ，Ｓｉ（１．６６Ｊｃｍ－３Ｋ－１）、円柱容積Ｖ（２．２５π×１０－４×３ｃｍ３）から４．２６Ｋｓ－１の温度上昇速度で、一旦、発熱部の温度の上昇に費やされる（下式第２項を０と仮定した場合）。
　｛Ｃｖ（Ｔ）Ｖ）｝ｄＴ／ｄｔ＝｛Ｉ・Ｅ｝－ｄＱｄｉｓ／ｄｔ
　しかしながら、被検査基板における短絡欠陥領域の温度が局所的に上昇すれば、実際の被検査基板では、短絡欠陥で発生した熱がその周辺との間に生じた温度勾配［ｇｒａｄ（Ｔ）］に比例した量で熱交換される。この熱交換は、窓としての断面Ｓ（ｍ２）を介して、熱流速密度（Ｊ＝Ｓ－１×ｄＱｄｉｓ／ｄｔ＝－κ×ｇｒａｄ（Ｔ））だけの移動量で拡散する。例えば、リーク抵抗Ｒ１に１μ秒間通電で発生した熱量ＱＪｏｕｌｅ（５０ａ（アト）Ｊ）は、発熱源での瞬時の温度上昇によって生じる温度勾配によって、６ｆＪという発生する量の数百倍の拡散量で以って周辺へ拡散する。そのため、各補助容量に直流波形の検査信号を入力しても、被検査基板における短絡欠陥での発熱量が周辺への拡散量より微量であるがゆえ温度変化を感知することは困難である。
　したがって、直流印加による検査では、発熱量は全体抵抗に逆比例するため、視認できるような欠陥形状の数ｎＡ程度以上の電流が流れるリーク欠陥でない限り検知できない。
　次に、各補助容量に交流波形の検査信号を入力する場合について説明する。
　容量電極と容量線との短絡欠陥及び配線抵抗は、図８に示すように、並列のＣＲ回路に抵抗Ｒ'が直列に接続された等価回路と表記でき、通電による電力消費から転化された熱は、短絡による抵抗Ｒ（図中Ｑ参照）と、配線抵抗Ｒ'（図中Ｑ'参照）と、容量Ｃの内部抵抗成分（無視可能なレベル）とにおいて起こる。リーク欠陥のない正常部位ではリーク抵抗Ｒにおいて境界条件をｌｉｍ（Ｒ－１→０）とし、また、直流通電では角速度ω（＝２πｆ［ｆ：周波数］）において境界条件をｌｉｍ（ω→０）として考えればよい。
　角速度ω，実効電圧Ｅｅである印加電圧Ｅ［√２Ｖｅｃｏｓ（ωｔ）］において、この等価回路の複素インピーダンス（Ｚ'ＣＲ）から消費電力ＰＺ'ｃｒを求める。
　Ｚ'ＣＲ＝Ｒ'＋（Ｒ－１＋ωＣｉ）－１
　ｘ＝ωＣＲ、ｙ＝ωＣＲ'（＞０）とすると、
　Ｚ'ＣＲ／Ｒ'＝１＋｛ｘｙ（１＋ｘ－２）｝－１－｛ｙ（１＋ｘ－２）｝－１ｉ
　（｜Ｚ'ＣＲ｜／Ｒ'）２＝｛１＋（ｘ－１＋ｙ－１）２｝／（１＋ｘ－２）
　φ'ＣＲ＝Ｔａｎ－１［－｛ｙ（１＋ｘ－２）＋ｘ－１｝－１］
　ＰＺ'ｃｒ（ｔ）＝ＥｅＩｅ｛ｃｏｓφ'ＣＲ＋ｃｏｓ（２ωｔ＋φ'ＣＲ）｝
　時間平均して、抵抗Ｒ'での消費電力ＰＣＲ，Ｒ'は、電流条件から（Ｅｅ／｜Ｚ'ＣＲ｜）２Ｒ'と求められ、抵抗Ｒでの消費電力ＰＣＲ，Ｒは、分圧条件から（Ｅｅ－Ｅｅ，ＣＲＲ'）２／Ｒと求められる。
　次に、正常部位の等価回路に相当する直列ＣＲ回路では、境界条件をｌｉｍ（Ｒ－１→０）［すなわち、ｌｉｍ（ｘ－１→０）］として、複素インピーダンス（Ｚ'Ｃ）から導出できる。
　Ｚ'Ｃ／Ｒ'＝１－ｙ－１ｉ
　（｜Ｚ'Ｃ｜／Ｒ'）２＝１＋ｙ－２
　φ'Ｃ＝Ｔａｎ－１（－ｙ－１）
　ＰＺ'Ｃ（ｔ）は、ＥｅＩｅ｛ｃｏｓφ'Ｃ＋ｃｏｓ（２ωｔ＋φ'Ｃ）｝
　抵抗Ｒ'での消費電力ＰＣ，Ｒ'は、電流条件から（Ｅｅ／｜Ｚ'Ｃ｜）２Ｒ'となる。
　このようにして直流印加では明瞭ではなかった抵抗Ｒ'での発熱が、交流印加によって顕著化し、サーモグラフィーによる検出が可能となる。
　欠陥画素の異常部位での｜Ｚ'ＣＲ｜／Ｒ'、及び正常部位での｜Ｚ'Ｃ｜／Ｒ'の値は、上述したｘ（ＲＣωの置換）値及びｙ（Ｒ'Ｃωの置換）値に対して、具体的に、以下の表１のように変化する。ここで、Ｒ≫Ｒ'の場合、表１からも明らかであるが、欠陥画素の異常部位と正常部位のＣ，Ｒ'に全く差異がなければ、交流印加によってリーク抵抗Ｒで及ぼされる影響は直流印加時ほども起こらない。
Figure JPOXMLDOC01-appb-T000001
　しかし、現実には欠陥の生成によりＣ又はＲ'に何らかの異常が生じる。欠陥発生によって生じるＣ又はＲ'によって欠陥画素の異常部位のｙＣＲ値は、正常部位のｙＣ値とは多少の差異が生じることになる。その差分率（１－ｙＣＲ／ｙＣ）であるα及びｙＣに対する欠陥画素の異常部位の｜Ｚ'ＣＲ｜／Ｒ'、及び正常部位の｜Ｚ'Ｃ｜／Ｒ'を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　欠陥画素の異常部位の全インピーダンス｜Ｚ'ＣＲ｜及びｃｏｓφ'Ｃ、並びに正常部位の全インピーダンス｜Ｚ'Ｃ｜及びｃｏｓφ'ＣＲは、角速度ωの値に対して、具体的に、以下の表３の左欄のように変化する。
Figure JPOXMLDOC01-appb-T000003
　図９は、補助容量で短絡欠陥Ｓが発生した画素の部分拡大図であり、図１０は、それに対応する等価回路図である。ここで、例えば、容量電極を２分割した場合では、Ｒ'＞４Ｒ”と設計することで、Ｒ'での発熱をＲ”に対し優勢に制御でき、検出感度を高めることができる。
　各画素では、半導体層１２のドレイン領域が、図９に示すように、容量線１４ｂに重なる領域で枝割れてして、一対の容量電極１２ｄａ及び１２ｄｂとなっており、各容量電極１２ｄａ及び１２ｄｂが容量線１４ｂにゲート絶縁膜を介して重なることにより、一対の補助容量を構成している。ここで、図９の画素では、図中左側の補助容量で短絡欠陥Ｓが発生しているので、図中左側の補助容量は、上述したＣＲ並列回路に直列に抵抗が接続されたＣＲ回路と見なすことが可能である。
　今、例えば、Ｃ＝１ｐＦ、Ｒ＝１ＴΩ、Ｒ'＝１ＭΩ、Ｒ”＝２５０ｋΩとして、各抵抗成分での発熱量を予測すると、角速度ωの値に対して、具体的に、表３の右欄のように変化する。ここで、表３において、ＰＣＲ，Ｒは、短絡した補助容量のＣＲ回路の抵抗Ｒにおける発熱量であり、ＰＣＲ，Ｒ'は、短絡した補助容量のＣＲ回路と直列な抵抗Ｒ'における発熱量であり、ＰＣ，Ｒ'は、短絡していない補助容量と直列な抵抗Ｒ'における発熱量であり、ＰＲ”は、半導体層１２のドレイン領域の枝分かれ前の抵抗Ｒ”における発熱量である。
　発熱源である平板状電熱体（図１１参照）での温度変化は、発熱した熱が下方に伝達する状況を考える。
　Ｃｖ（Ｔ）ＳｘΔＴ＝∫｛（ＰＣ，Ｒ'）－Ｓκ・∂ΔＴ／∂ｘ｝ｄｔ
　ここで、Ｒ'＝１ＭΩ、Ｃ＝１ｐＦのとき、ｙ＝１として、｜Ｚ'Ｃ｜＝√２ＭΩより、ＰＣ，Ｒ'＝６．２５μＷとなる。
　発熱源ｄ０から距離ｄ離れた位置における面ｄ１での温度熱の出入りは、下式の差分法による熱収支計算と、エネルギー保存則を用いて近似計算される。
　ΔＱｄ１＝Ｃｖ（Ｓ・ｘ）ΔＴ１＝κＳｉＯ２Ｓ｛（ΔＴ２＋ΔＴ０－２ΔＴ１）／ｘ｝∂ｔ
　ΔＱａｌｌ＝ＣｖＳ∫ΔＴ∂ｘ＝∫Ｐ∂ｔ　（ｘ＝０～∞）
　ここで、κＳｉＯ２（１．２Ｗｍ－１Ｋ－１）は、ＳｉＯ２の熱拡散係数であり、Ｓ（８０μｍ２）は、熱の拡散する流束の窓の断面であり、Ｃｖ（１．６６Ｊｃｍ－３Ｋ－１）は、薄膜Ｓｉの定容熱容量である。
　差分法によりシミュレートした結果を図１２に一例として示す。発熱による温度分布は、熱源から距離が７μｍ程度迄の近傍において瞬時に伝搬し、平均的な温度勾配が０．０４Ｋμｍ－１の傾斜傾向になり、熱源から距離が３０μｍを越える辺りから距離の自乗に逆比例して減衰する傾向が予想される。
　現実に即して考えると、発熱体に於ける温度変化分ΔＴは、図１３に示すように、ゲートの開いている期間Δｔｇａｔｅ，ｏｎにおいて通電による発熱があり、加熱と冷却（熱拡散）とを繰返しながら温度変化するが、温度計測の時定数は、ゲート周期ＴＧに比べ長いので、平均化して考えればよい。高精細液晶のゲート線の数を４００本としてシミュレートすると、以下の表４のように、１．２秒で０．１６Ｋ、１２秒で０．５３Ｋ、６０秒で１．２Ｋといった具合に、温度上昇の速度が緩やかに減衰しながら、温度は上昇していく。なお、ゲート線に入力される走査検査信号の周期ＴＧ（図１３参照）は、発熱を促すための交流印加電圧の角速度ωとは別に設定される。
　異常画素における各抵抗成分の温度上昇の傾向は、具体的にシミュレートした結果として纏めた以下の表４のように変化すると予測される。角速度ωの高周波側へのシフトにしたがって発熱量は増加するが、欠陥画素内の正常部位と異常部位の間の発熱差には、ある周波数（遮断周波数とよばれる）以上になると減少傾向がみられる。
Figure JPOXMLDOC01-appb-T000004
　以上説明したように、容量線と容量電極との間の微小なリークを伴う短絡欠陥Ｓにおいて、直流電圧を印加しても熱的に感知できない程度の微弱な発熱が短絡箇所でしか起こらなかったものが、適当な周波数の交流電圧を印加することで、回路全体における電流の流れ方に変化が現れる。例えば、ω／ｒａｄｓ－１をｙ≒１となるよう１０６と設定した場合、短絡した補助容量に直列に接続された抵抗Ｒ'以外に、短絡していない補助容量に直列に接続された抵抗Ｒ'にも電流が流れ、遮断条件の微妙な相違により、それらの間に生ずる発熱差が最大となる。具体的には前述したαが５％のとき、図１４に示すように、半導体層１２の枝分かれ部分（図中、Ｑ'参照）間での温度差が、１秒後に８ｍＫとなり、１２秒後に２７ｍＫ、さらに、６０秒後には６２ｍＫとなるので、このときに生じる温度分布から、欠陥画素における短絡欠陥の位置を特定し、修正する対象を決定することが可能になる。
　上記欠陥位置特定部で特定された短絡欠陥をレーザー光の照射により修正する欠陥修正部を備えていてもよい。
　上記の構成によれば、短絡欠陥をレーザー光の照射により修正する欠陥修正部を備えているので、欠陥修正部において、欠陥位置特定部で特定された短絡欠陥を修正することが具体的に可能になる。
　上記欠陥位置特定部は、遠赤外線用の第１対物レンズを有し、上記欠陥修正部は、レーザー光用の第２対物レンズを有し、上記第１対物レンズ及び第２対物レンズは、上記ステージから離間した位置でもってスライド方式により互いに切り換え可能な仕組みに構成されていてもよい。
　上記の構成によれば、欠陥位置特定部の遠赤外線用の第１対物レンズ、及び欠陥修正部のレーザー光用の第２対物レンズが、ステージから離間した位置でもってスライド方式により互いに切り換え可能であるので、第１対物レンズから第２対物レンズに切り換える際のレンズの位置ずれが抑制され、欠陥位置特定部で位置を特定した短絡欠陥を欠陥修正部で確実に修正することが可能になる。
　また、本発明に係るアクティブマトリクス基板の製造方法は、複数の画素がマトリクス状に設けられたアクティブマトリクス基板における短絡欠陥を検出して、該短絡欠陥を修正するアクティブマトリクス基板の製造方法であって、上記アクティブマトリクス基板となる被検査基板に検査用信号を入力して、短絡欠陥が発生した欠陥画素の座標を電気的に検出する欠陥画素検出工程と、上記被検査基板に上記検査用信号を入力して、上記欠陥画素検出部で検出された欠陥画素を発熱させると共に、該欠陥画素における発熱を遠赤外域サーモグラフィーで感知して、該欠陥画素における上記短絡欠陥の位置を特定する欠陥位置特定工程とを備えることを特徴とする。
　上記の方法によれば、欠陥画素検出工程では、被検査基板に検査用信号を入力することにより、短絡欠陥を有する欠陥画素の信号（ソース）線番号及び走査（ゲート）線番号が判明するので、例えば、被検査基板における欠陥画素の座標が割り出される。そして、欠陥位置特定工程では、被検査基板に検査用信号を再度入力することにより、欠陥画素を発熱させると共に、欠陥画素検出工程で割り出した座標の欠陥画素における発熱を遠赤外域サーモグラフィーで感知することにより、欠陥画素における短絡欠陥の位置を特定する。このとき、ヴィーンの変位則から、室温における輻射のピーク波長が９μｍであるので、欠陥画素における短絡欠陥による発熱が、例えば、特許文献１に開示された検査方法で使用が予想される近赤外域サーモグラフィーを用いた場合よりも、遠赤外域サーモグラフィーを用いて高感度に感知されるので、欠陥画素における短絡欠陥の位置が可及的容易に特定される。
　上記欠陥位置特定工程で特定された短絡欠陥をレーザー光の照射により修正する欠陥修正工程を備えてもよい。
　上記の方法によれば、短絡欠陥をレーザー光の照射により修正する欠陥修正工程を備えているので、欠陥修正工程において、欠陥位置特定工程で特定された短絡欠陥を修正することが具体的に可能になる。
　上記被検査基板は、互いに平行に配設された複数の容量線と、上記各画素に対応するように設けられた薄膜トランジスタと、上記各画素に上記各容量線に絶縁膜を介して重なるように分割して設けられ、該薄膜トランジスタに接続された複数の容量電極とを有し、上記欠陥画素検出工程では、上記各容量線と上記複数の容量電極との間の短絡欠陥を検出し、上記欠陥修正工程では、上記欠陥位置特定工程で特定された短絡欠陥の位置に対応する上記複数の容量電極の少なくとも１つと上記薄膜トランジスタとの接続を解除してもよい。
　上記の方法によれば、被検査基板の各画素において、容量線と、複数の分割された容量電極と、それらの間の絶縁膜とにより、複数の分割された補助容量が構成されており、欠陥画素検出工程では、各容量線と複数の分割された容量電極との間で短絡欠陥が発生した欠陥画素を検出し、欠陥位置特定工程では、欠陥画素検出工程で検出された欠陥画素を発熱させると共に、その発熱を遠赤外域サーモグラフィーで感知して、欠陥画素における短絡欠陥の位置を特定し、欠陥修正工程では、欠陥位置特定工程で特定された短絡欠陥の位置に対応する複数の分割された容量電極の少なくとも１つを薄膜トランジスタから切り離すので、本発明の作用効果が具体的に奏される。
　上記被検査基板は、複数の画素電極、及び該各画素電極の下層に配置する絶縁膜を形成する前の基板であってもよい。
　上記の方法によれば、被検査基板が、複数の画素電極、及び各画素電極の下層に配置する絶縁膜を形成する前の基板であるので、欠陥修正工程を行った後に、複数の画素電極、及び各画素電極の下層に配置する絶縁膜を形成することになる。そのため、アクティブマトリクス基板の表面にレーザー光の照射によって形成された修正跡の穴や表面状態の異常などが後工程で行う絶縁膜の形成によって埋め戻し平坦化されるので、以降の工程で製造されるアクティブマトリクス基板の表面が通常の製造方法で製造されるアクティブマトリクス基板の表面と同等に平坦になる。これにより、アクティブマトリクス基板を備えた液晶表示パネルにおいて、レーザー修正箇所での液晶層の配向乱れが抑制されるので、修正作業によって誘起されてしまう懸念のある光漏れを起こすことがない表示品位を保持可能な欠陥修正を行うことが可能になる。
　上記被検査基板は、互いに平行に配設された複数の容量線と、上記各画素に対応するように設けられた薄膜トランジスタと、上記各画素に上記各容量線に絶縁膜を介して重なるように分割して設けられ、該薄膜トランジスタに接続された複数の容量電極とを有し、上記各画素では、上記複数の容量電極が容量Ｃの補助容量をそれぞれ構成し、該各補助容量に抵抗Ｒ’の配線抵抗が直列に接続され、上記欠陥位置特定工程では、上記各画素の複数の補助容量に角速度ωの高周波信号を、ωＣＲ’が０．１～１０、好ましくは、０．３～３となるように入力してもよい。
　ここで、図１５は、一対の補助容量に直列に接続された抵抗Ｒ’における発熱量Ｐと周波数（角速度ω）との関係を示すグラフである。そして、アクティブマトリクス基板では、高周波信号の角速度ω（２πｆ）が高くなると、画素内部の抵抗による発熱が顕著になるが、正常部（ＰＣ，Ｒ’）と異常部（ＰＣＲ，Ｒ’）との差異（差分値）は、図１５に示すように、遮断周波数（ｙ（＝ωＣＲ’）＝１）近傍を境にして小さくなっていく。また、図１５及び表４より、１ｎＷ程度から温度差を検出できるので、遮断周波数の０．１倍～１０倍の範囲となるように高周波信号の角速度を入力すれば、短絡した補助容量が検出され、欠陥画素における短絡欠陥の位置が確実に特定される。なお、遮断周波数の０．３倍～３倍の範囲となるように高周波信号の角速度を入力すれば、欠陥画素における短絡欠陥の位置がより確実に特定される。
　また、本発明に係る表示パネルの製造装置は、複数の画素がマトリクス状に設けられた表示パネルにおける短絡欠陥を検出して、該短絡欠陥を修正する表示パネルの製造装置であって、上記表示パネルとなる被検査パネルを載置するステージと、上記ステージに載置された被検査パネルに検査用信号を入力して、短絡欠陥が発生した欠陥画素の座標を光学的に検出する欠陥画素検出部と、上記ステージに載置された被検査パネルに上記検査用信号を入力して、上記欠陥画素検出部で検出された欠陥画素を発熱させると共に、該欠陥画素における発熱を遠赤外域サーモグラフィーで感知して、該欠陥画素における上記短絡欠陥の位置を特定する欠陥位置特定部とを備えていることを特徴とする。
　上記の構成によれば、欠陥画素検出部では、被検査パネルに検査用信号を入力することにより、短絡欠陥を有する欠陥画素の信号（ソース）線番号及び走査（ゲート）線番号が判明するので、例えば、被検査パネルにおける欠陥画素の座標が割り出される。そして、欠陥位置特定部では、被検査パネルに検査用信号を再度入力することにより、欠陥画素を発熱させると共に、欠陥画素検出部で割り出した座標の欠陥画素における発熱を遠赤外域サーモグラフィーで感知することにより、欠陥画素における短絡欠陥の位置を特定する。このとき、ヴィーンの変位則から、室温における輻射のピーク波長が９μｍであるので、欠陥画素における短絡欠陥による発熱が、例えば、特許文献１に開示された検査方法で使用が予想される近赤外域サーモグラフィーを用いた場合よりも、遠赤外域サーモグラフィーを用いて高感度に感知されるので、表示パネルにおいて、欠陥画素における短絡欠陥の位置が可及的容易に特定される。
　また、本発明に係る表示パネルの製造方法は、複数の画素がマトリクス状に設けられた表示パネルにおける短絡欠陥を検出して、該短絡欠陥を修正する表示パネルの製造方法であって、上記表示パネルとなる被検査パネルに検査用信号を入力して、短絡欠陥が発生した欠陥画素の座標を光学的に検出する欠陥画素検出工程と、上記被検査パネルに上記検査用信号を入力して、上記欠陥画素検出部で検出された欠陥画素を発熱させると共に、該欠陥画素における発熱を遠赤外域サーモグラフィーで感知して、該欠陥画素における上記短絡欠陥の位置を特定する欠陥位置特定工程とを備えることを特徴とする。
　上記の方法によれば、欠陥画素検出工程では、被検査パネルに検査用信号を入力することにより、短絡欠陥を有する欠陥画素の信号（ソース）線番号及び走査（ゲート）線番号が判明するので、例えば、被検査パネルにおける欠陥画素の座標が割り出される。そして、欠陥位置特定工程では、被検査パネルに検査用信号を再度入力することにより、欠陥画素を発熱させると共に、欠陥画素検出工程で割り出した座標の欠陥画素における発熱を遠赤外域サーモグラフィーで感知することにより、欠陥画素における短絡欠陥の位置を特定する。このとき、ヴィーンの変位則から、室温における輻射のピーク波長が９μｍであるので、欠陥画素における短絡欠陥による発熱が、例えば、特許文献１に開示された検査方法で使用が予想される近赤外域サーモグラフィーを用いた場合よりも、遠赤外域サーモグラフィーを用いて高感度に感知されるので、表示パネルにおいて、欠陥画素における短絡欠陥の位置が可及的容易に特定される。
　本発明によれば、欠陥画素の座標を検出した後に、被検査基板又は被検査パネルに検査用信号を入力して、欠陥画素を発熱させると共に、その欠陥画素における発熱を遠赤外域サーモグラフィーで感知して、欠陥画素となった原因である短絡欠陥の位置を特定するので、欠陥画素における短絡欠陥の位置を可及的容易に特定することができる。
図１は、実施形態１に係る基板修正装置８０ａの斜視図である。 図２は、基板修正装置８０ａで製造されるアクティブマトリクス基板２０ａの平面図である。 図３は、図２中のIII－III線に沿ったアクティブマトリクス基板２０ａの断面図である。 図４は、基板修正装置８０ａを用いたアクティブマトリクス基板２０ａの製造方法を示すフローチャートである。 図５は、実施形態２に係るパネル修正装置８０ａの斜視図である。 図６は、その他の実施形態に係るアクティブマトリクス基板２０ｃの平面図である。 図７は、アクティブマトリクス基板２０ｃを構成するソース線、それに直交する抵抗Ｒの容量線、及びそれらの交差部に形成される容量Ｃを示す平面図である。 図８は、短絡欠陥が発生した補助容量の等価回路図である。 図９は、一方の補助容量で短絡欠陥Ｓが発生した画素の部分拡大図である。 図１０は、一方の補助容量で短絡欠陥Ｓが発生した画素の等価回路図である。 図１１は、平板状熱源からの熱の伝搬を模式的に示す斜視図である。 図１２は、熱源からの距離と温度上昇との関係について、差分法にてシミュレートした結果を示すグラフである。 図１３は、被検査基板のゲート線への走査信号の入力タイミングと、発熱／熱の拡散による温度変化ΔＴプロファイルとの関係を示す模式図である。 図１４は、一対の補助容量の一方で短絡欠陥Ｓが発生した画素における発熱を示す部分拡大図である。 図１５は、一対の補助容量に直列に接続された抵抗Ｒ’における発熱量Ｐと周波数（角速度ω）との関係を示すグラフである。 図１６は、各画素に一対の保持容量電極が設けられたアクティブマトリクス基板１２０の平面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《発明の実施形態１》
　図１～図４は、本発明に係るアクティブマトリクス基板の製造装置及び製造方法の実施形態１を示している。
　具体的に図１は、本実施形態の基板修正装置８０ａの斜視図である。
　基板修正装置８０ａは、図１に示すように、後述するアクティブマトリクス基板となる被検査基板１９を載置するためのステージ３０ａと、ステージ３０ａに載置された被検査基板１９に実駆動の検査用信号を入力して、短絡欠陥が発生した欠陥画素の座標を電気的に検出するための欠陥画素検出部４０ａと、ステージ３０ａに載置された被検査基板１９に実駆動の検査用信号を入力して、欠陥画素を発熱させると共に、その欠陥画素における短絡位置を特定するための欠陥位置特定部５０と、欠陥位置特定部５０で特定された短絡欠陥をレーザー光の照射により修正するための欠陥修正部６０とを備えている。
　ステージ３０ａは、図１に示すように、ステージコントローラー３１に接続され、上面に被検査基板１９を載置した状態で、Ｘ軸方向、Ｙ軸方向、Ｚ軸方向、及びステージ回転軸であるＲ軸方向に適宜移動可能に構成されている。
　欠陥画素検出部４０ａは、図１に示すように、被検査基板１９に検査用信号を入力するためのプローバ４２と、被検査基板１９の各画素のＴＦＴにアクセスして、各画素の補助容量に電荷を書き込んだ後に、その補助容量に書き込まれた電荷を読み出して、各画素の短絡欠陥の有無を検出することにより、欠陥画素の座標を割り出すと共に、ステージコントローラー３１に被検査基板１９の欠陥画素の座標を供給するためのアレイ検査装置４１ａと、アレイ検査装置４１ａから被検査基板１９に入力する検査用信号を高周波にするための高周波信号発生器４３とを備えている。
　欠陥位置特定部５０は、図１に示すように、被検査基板１９側に設けられたＳｉやＧｅなどにより形成された赤外線用の第１対物レンズ５１と、被検査基板１９に欠陥画素のサーモグラフィーを検知するための検知器５２とを備え、検知器５２で検知されたサーモグラフィーをモニター７３で観察できるようになっている。
　欠陥修正部６０は、図１に示すように、被検査基板１９側に設けられた可視観察用の相対的に低倍率の第２対物レンズ６１ａと、同様に被検査基板１９側に設けられた可視観察用／レーザー修正用の相対的に高倍率の第２対物レンズ６１ｂと、レーザー光を発振して供給するためのレーザー光源６６と、第２対物レンズ６１ａ／６１ｂ及びレーザー光源６６の間に順に設けられたミラー６２、ミラー６３、レンズ６４、及びミラー６５と、レーザー光源６６に接続されたレーザー電源６７とを備えている。ここで、ミラー６３には、図１に示すように、レンズ７１を介して受光器７２が接続され、被検査基板１９の表面の欠陥修正前／後の画像をモニター７３を介して確認／記録できるようになっている。
　第１対物レンズ５１及び第２対物レンズ６１ａ／６１ｂは、図１に示すように、細長の枠状のガイドレール７４ａに平行移動可能に取り付けられたスライド部７４ｂに固定されている。
　次に、被検査基板１９及びそれにより製造されるアクティブマトリクス基板２０ａについて説明する。ここで、図２は、基板修正装置８０ａで製造されるアクティブマトリクス基板２０ａの平面図であり、図３は、図２中のIII－III線に沿ったアクティブマトリクス基板２０ａの断面図である。
　アクティブマトリクス基板２０ａは、図２及び図３に示すように、マトリクス状に設けられた複数の画素電極１８と、各画素電極１８の上辺及び下辺に沿って互いに平行に配設された複数のゲート線１４ａと、各画素電極１８の左辺及び右辺に沿って互いに平行に配設された複数のソース線１６ａと、各ゲート線１４ａの間に互いに平行に配設された複数の容量線１４ｂと、各画素電極１８に対応するように１又は複数設けられたＴＦＴ５とを備えている。
　ＴＦＴ５は、図２及び図３に示すように、絶縁基板１０にベースコート膜１１を介して設けられた半導体層１２と、半導体層１２を覆うように設けられたゲート絶縁膜１３と、ゲート絶縁膜１３上に設けられたゲート電極１４ａａと、ゲート電極１４ａａを覆うように設けられた第１層間絶縁膜１５と、第１層間絶縁膜１５上に設けられたソース電極（ソース線１６ａ）及びドレイン電極１６ｂとを備えている。そして、第１層間絶縁膜１５上には、ソース電極（ソース線１６ａ）及びドレイン電極１６ｂを覆うように、図３に示すように、第２層間絶縁膜１７が設けられている。ここで、ゲート電極１４ａａは、図２及び図３に示すように、各ゲート線１４ａが各々の画素Ｐ毎に側方に突出した部分であり、半導体層１２のチャネル領域１２ｃに重なっている。また、上記ソース電極は、図２及び図３に示すように、各ソース線１６ａの一部であり、ゲート絶縁膜１３及び第１層間絶縁膜１５の積層膜に形成されたコンタクトホール１５ａを介して、半導体層１２のソース領域１２ｓに接続されている。さらに、ドレイン電極１６ｂは、図２及び図３に示すように、ゲート絶縁膜１３及び第１層間絶縁膜１５の積層膜に形成されたコンタクトホール１５ｂを介して半導体層１２のドレイン領域１２ｄに接続されていると共に、第２層間絶縁膜１７に形成されたコンタクトホール１７ａを介して画素電極１８に接続されている。また、半導体層１２のドレイン領域１２ｄは、図２に容量電極を２分割した例で示したように、一対の容量電極１２ｄａ及び１２ｄｂを有し、各容量電極１２ｄａ及び１２ｄｂが、容量線１４ｂにゲート絶縁膜１３を介して重なることにより、一対の補助容量を構成している。
　被検査基板１９は、図３に示すように、アクティブマトリクス基板２０ａに第２層間絶縁膜１７及び複数の画素電極１８を形成する前の基板である。
　次に、上記構成の基板修正装置８０ａを用いて、アクティブマトリクス基板２０ａを製造する方法について、説明する。ここで、図４は、基板修正装置８０ａを用いたアクティブマトリクス基板２０ａの製造方法を示すフローチャートである。なお、本実施形態の製造方法は、被検査基板１９を準備する準備工程と、短絡欠陥が発生した欠陥画素の座標を検出する欠陥画素検出工程と、欠陥画素における短絡欠陥の位置を特定する欠陥位置特定工程と、短絡欠陥を修正する欠陥修正工程、被検査基板１９に画素電極を形成する画素電極形成工程とを備える。
　＜準備工程＞
　まず、ガラス基板などの絶縁基板１０の基板全体に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、例えば、酸化シリコン膜などを成膜して、ベースコート膜１１を形成する。
　続いて、ベースコート膜１１が形成された基板全体に、例えば、原料ガスとしてジシランなどを用いて、プラズマＣＶＤ法により、アモルファスシリコン膜を成膜した後、高出力パルスレーザー光の照射や加熱処理などによる結晶化を行ってポリシリコン膜に変成する。その後、そのポリシリコン膜をフォトリソグラフィを用いてパターニングして、半導体層１２を形成する。
　さらに、半導体層１２が形成された基板全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜などを成膜して、ゲート絶縁膜１３を形成する。
　そして、ゲート絶縁膜１３が形成された基板全体に、スパッタリング法により、例えば、タングステン膜などを成膜し、その後、フォトリソグラフィを用いてパターニングして、ゲート線１４ａ、ゲート電極１４ａａ及び容量線１４ｂを形成する。
　続いて、ゲート電極１４ａａをマスクとして、ゲート絶縁膜１３を介して半導体層１２にリン又はボロンをイオンドーピング装置によりイオンドープして、ゲート電極１４ａａに重なる部分にチャネル領域１２ｃ、その外側にソース領域１２ｓ及びドレイン領域１２ｄを形成し、その後、加熱処理を行い、ドープしたリン又はボロンの活性化処理を行う。
　さらに、ゲート線１４ａ、ゲート電極１４ａａ及び容量線１４ｂが形成された基板全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜などを成膜して第１層間絶縁膜１１５を形成する。
　その後、第２ゲート絶縁膜１３及び第１層間絶縁膜１５の積層膜を部分的にエッチング除去して、コンタクトホール１５ａ及び１５ｂを形成する。
　そして、第１層間絶縁膜１５上の基板全体に、スパッタリング法により、例えば、チタン膜、アルミニウム膜及びチタン膜を順次成膜し、その後、フォトリソグラフィを用いてパターニングして、ソース線（ソース電極）１６ａ及びドレイン電極１６ｂを形成する。
　さらに、加熱処理を行い、半導体層１２を水素化して、そのダングリングボンドを終端化する。
　以上のようにして、被検査基板１９を準備することができる。
　＜欠陥画素検出工程＞
　まず、上記準備工程で準備した被検査基板１９を、基板修正装置８０ａのステージ３０ａ上に載置する。
　続いて、被検査基板１９の複数の入力端子（不図示）にプローバ４２の先端を押圧させた状態で、各入力端子に検査用信号を入力することにより、各画素ＰのＴＦＴ５にアクセスして、各画素Ｐの一対の補助容量に電荷を書き込んだ後に、その補助容量に書き込まれた電荷を読み出して、各画素Ｐの一対の補助容量における短絡欠陥Ｓ（図９参照）の有無を検出する（図４中のＳｔ１参照）。そして、短絡欠陥Ｓがある場合には、被検査基板１９における欠陥画素の座標を特定し（図４中のＳｔ２参照）、その座標を制御・解析処理系に送る（図４中のＳｔ３参照）。ここで、欠陥画素がない領域では、各画素Ｐで読み出される電荷量がほぼ均一に検出され、また、欠陥画素がある領域では、欠陥画素の電荷量がその周囲の各画素Ｐの電荷量と異なって検出されるため、統計処理により異常欠陥を見つけることができる。
　＜欠陥位置特定工程＞
　まず、上記欠陥画素検出工程で欠陥画素の座標が特定された被検査基板１９を載置したステージ３０ａを適宜移動させることにより、第１対物レンズ５１の下方に、短絡欠陥Ｓが発生した欠陥画素を配置させ、その欠陥画素及びその近傍を顕微鏡で拡大する（図４中のＳｔ４参照）。
　続いて、被検査基板１９の複数の入力端子（不図示）にプローバ４２の先端を押圧させた状態で、各入力端子に検査用信号を入力することにより、各画素ＰのＴＦＴ５にアクセスして、各画素Ｐの一対の補助容量に電荷を書き込むと共に、各容量線１４ｂに交流電圧を印加して、その周波数を高めていくことにより、欠陥画素を発熱させる（図４中のＳｔ５参照）。このとき、欠陥画素の一対の補助容量では、両者間に温度差が発生するので、この欠陥画素の発熱による温度差を遠赤外域サーモグラフィーで感知することにより、欠陥画素における短絡欠陥Ｓの存在する側の補助容量を特定する（図４中のＳｔ６参照）。
　＜欠陥修正工程＞
　まず、スライド部７４ｂをガイドレール７４ａ内でスライドさせることにより、例えば、第２対物レンズ６１ｂの下方に、上記欠陥位置特定工程で特定された欠陥画素の短絡欠陥Ｓを配置させて、光学系を赤外線系からレーザー修正系に切り換える（図４中のＳｔ７ａ参照）。そして、アレイ検査装置４１ａで検査信号波形を切換検査することで欠陥画素における欠陥Ｓの欠陥範疇を制御・解析処理系に送り、制御・解析処理系で短絡欠陥Ｓの原因をその位置や欠陥範疇などにより解析し（図４中のＳｔ７ｂ参照）て、修正レシピを選択する（図４中のＳｔ８参照）。
　続いて、被検査基板１９にレーザー光を照射することにより、例えば、短絡欠陥Ｓの位置に対応する容量電極１２ｄｂに接続する半導体層１２のドレイン領域１２ｄの枝分かれ部分の一方を切断して、短絡欠陥Ｓを修正する（図４中のＳｔ９参照）。
　さらに、光学系をレーザー修正系から赤外線系に切り換えた後に、被検査基板１９の各入力端子に検査用信号を入力するなどして、欠陥画素の修正の成否を遠赤外域サーモグラフィーで確認する（図４中のＳｔ１０参照）。
　＜画素電極形成工程＞
　まず、上記欠陥修正工程で短絡欠陥Ｓが修正された被検査基板１９の基板全体に、例えば、アクリル樹脂などをスピンコーティング法で塗布して、第２層間絶縁膜１７を形成する。
　続いて、第２層間絶縁膜１７を部分的にエッチング除去して、コンタクトホール１７ａを形成する。
　最後に、コンタクトホール１７ａを有する第２層間絶縁膜１７が形成された基板全体に、スパッタリング法により、例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電膜を成膜した後、フォトリソグラフィを用いてパターニングして、画素電極１８を形成する。
　以上のようにして、アクティブマトリクス２０ａを製造することができる。
　以上説明したように、本実施形態のアクティブマトリクス基板２０ａの製造装置（基板修正装置８０ａ）及び製造方法によれば、欠陥画素検出部４０ａ及び欠陥画素検出工程では、被検査基板１９に検査用信号を入力することにより、短絡欠陥Ｓを有する欠陥画素の信号（ソース）線番号及び走査（ゲート線）番号が判明するので、被検査基板１９における欠陥画素の座標が割り出される。そして、欠陥位置特定部５０及び欠陥位置特定工程では、被検査基板１９に検査用信号を再度入力することにより、欠陥画素を発熱させると共に、欠陥画素検出部４０ａで割り出した座標の欠陥画素における発熱を遠赤外域サーモグラフィーで感知することにより、欠陥画素における短絡欠陥Ｓの位置を特定する。このとき、ヴィーンの変位則から、室温における輻射のピーク波長が９μｍであるので、欠陥画素における短絡欠陥Ｓ周辺でみられる発熱が、例えば、特許文献１に開示された検査方法で使用が予想される近赤外域サーモグラフィーを用いた場合よりも、遠赤外域サーモグラフィーを用いて高感度に感知されるので、欠陥画素における短絡欠陥の位置を可及的容易に特定することができる。
　また、本実施形態の基板修正装置８０ａによれば、欠陥画素検出部４０ａが高周波信号発生器４３を備えているので、各画素Ｐの複数の分割された補助容量に交流波形の検査信号を所定の周波数帯中の任意の周波数で入力することが可能になり、被検査基板１９における短絡欠陥Ｓによってもたらされる欠陥画素中の修正すべき位置を、直接又は間接的手段によって温度上昇させることで容易に感知することができる。
　また、本実施形態の基板修正装置８０ａによれば、欠陥位置特定部５０の遠赤外線用の第１対物レンズ５１、及び欠陥修正部６０のレーザー光用の第２対物レンズ６１ａ／６１ｂが、ステージ３０ａから離間した位置でもってスライド方式により互いに切り換え可能であるので、第１対物レンズ５１から第２対物レンズ６１ａ／６１ｂに切り換える際のレンズの位置ずれが抑制され、欠陥位置特定部５０で位置を特定した短絡欠陥Ｓを欠陥修正部６０で迅速、且つ、確実に修正することができる。
　また、本実施形態のアクティブマトリクス基板２０ａの製造方法によれば、被検査基板１９が、複数の画素電極１８、及び各画素電極１９の下層に配置する第２層間絶縁膜１７を形成する前の基板であるので、欠陥修正工程を行った後に、複数の画素電極１８、及び各画素電極１８の下層に配置する第２層間絶縁膜１７を形成することになる。そのため、アクティブマトリクス基板２０ａの表面にレーザー光の照射によって形成された修正跡の穴や表面状態の異常などが第２層間絶縁膜１７の形成によって埋め戻し平坦化され、アクティブマトリクス基板の表面が通常の製造方法で製造されるアクティブマトリクス基板の表面と同等に平坦になる。これにより、アクティブマトリクス基板２０ａを備えた液晶表示パネルにおいて、レーザー修正箇所での液晶層の配向乱れが解消されるので、修正作業によって誘起される懸念のある光漏れを起こすことがない、高い表示品位を保持可能な欠陥修正を行うことができる。
　なお、本実施形態では、アクティブマトリクス基板となる被検査基板における欠陥画素の座標を電荷検出法により検出する方法を例示したが、本発明は、画素電位イメージングなどの他の電気的検査により、欠陥画素の座標を検出してもよい。
　また、本実施形態では、画素電極を形成する前の被検査基板を電気的に検査する方法を例示したが、本発明は、画素電極を形成した後のアクティブマトリクス基板を画素電極の欠陥を抽出する目的で電気的に検査してもよい。
　さらに、本実施形態では、補助容量電極を２分割した形態でもって例示したが、本発明は、分割数が３以上であっても、その作用と効果に変わりはない。
　《発明の実施形態２》
　図５は、本実施形態のパネル修正装置８０ｂの斜視図である。なお、以下の各実施形態において、図１～図４と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　上記実施形態１では、基板状態で短絡欠陥を検出して短絡欠陥を修正するアクティブマトリクス基板の製造装置及び製造方法を例示したが、本実施形態では、パネル状態で短絡欠陥を検出して短絡欠陥を修正する液晶表示パネル（以下、「被検査パネル２５」と称する）の製造装置及び製造方法を例示する。
　基板修正装置８０ｂは、図５に示すように、後述する被検査パネル２５を載置するためのステージ３０ｂと、ステージ３０ｂに対向基板側から載置された被検査パネル２５に検査用信号を入力して、短絡欠陥が発生した欠陥画素の座標を検出するための欠陥画素検出部４０ｂと、ステージ３０ｂに載置された被検査パネル２５に検査用信号を入力して、欠陥画素を発熱させると共に、その欠陥画素における短絡位置を特定するための欠陥位置特定部５０と、欠陥位置特定部５０で特定された短絡欠陥をレーザー光の照射により修正するための欠陥修正部６０とを備えている。
　ステージ３０ｂは、図５に示すように、ステージコントローラー３１に接続され、上面に被検査パネル２５を載置した状態で、Ｘ軸方向、Ｙ軸方向、Ｚ軸方向、及びステージ回転軸であるＲ軸方向に適宜移動可能に構成されている。また、ステージ３０ｂは、載置された被検査パネル２５の表示領域（不図示）にバックライト（不図示）からの光が透過可能な透明素材で構成されている。
　欠陥画素検出部４０ｂは、図５に示すように、被検査パネル２５に検査用信号を入力するためのプローバ４２と、被検査パネル２５を駆動表示して、各画素の短絡欠陥の有無を検出することにより、欠陥画素の座標を割り出すと共に、ステージコントローラー３１に被検査パネル２５の欠陥画素の座標を供給するための点灯検査装置４１ｂと、点灯検査装置４１ｂから被検査パネル２５に入力する検査用信号を高周波にするための高周波信号発生器４３とを備えている。
　次に、被検査パネル２５、すなわち、液晶表示パネルについて説明する。
　被検査パネル２５は、互いに対向して配置されたアクティブマトリクス基板及び対向基板と、アクティブマトリクス基板及び対向基板の間に封入された液晶層とを備えている。
　上記アクティブマトリクス基板の構成は、上記実施形態１で説明したアクティブマトリクス基板２０ａと実質的に同じである。
　上記対向基板は、例えば、絶縁基板上に枠状に且つその枠内に格子状に設けられたブラックマトリクスと、そのブラックマトリクスの各格子間にそれぞれ設けられた赤色層、緑色層及び青色層を含むカラーフィルターと、ブラックマトリクス及びカラーフィルターを覆うように設けられた共通電極とを備えている。
　上記液晶層は、電気光学特性を有するネマチック相の液晶材料などにより構成されている。
　上記構成の被検査パネル２５では、画像の最小単位である各々の画素Ｐにおいて、ゲート信号がゲート線（１４ａ）を介してゲート電極（１４ａａ）に送られて、ＴＦＴ（５）がオン状態になったときに、ソース信号がソース線（１６ａ）を介してソース電極に送られて、半導体層（１２）及びドレイン電極（１６ｂ）を介して、画素電極（１８）に所定の電荷が書き込まれる。このとき、アクティブマトリクス基板（２０ａ）の各画素電極（１８）と対向基板の共通電極との間において電位差が生じ、液晶層に所定の電圧が印加される。そして、被検査パネル２５では、液晶層に印加する電圧の大きさによって液晶層の配向状態を変えることにより、液晶層の光透過率を調整して色合いの豊富な画像が表示される。
　上記構成の基板修正装置８０ｂを用いて、液晶表示パネルを製造する方法については、上記実施形態１の欠陥画素検出工程及び欠陥位置特定工程において、電荷検出法による基板検査を点灯検査に置き換え、上記実施形態１の欠陥修正工程において、レーザー光を照射する対象を被検査基板１９から被検査パネル２５に置き換えるだけなので、その説明を省略する。
　本実施形態の液晶表示パネルの製造装置（パネル修正装置８０ｂ）及び製造方法によれば、欠陥画素検出部４０ｂ及び欠陥画素検出工程では、被検査パネル２５に検査用信号を入力することにより、短絡欠陥Ｓを有する欠陥画素の位置を検出するので、被検査パネル２５における欠陥画素の座標が割り出される。そして、欠陥位置特定部５０及び欠陥位置特定工程では、被検査パネル２５に検査用信号を再度入力することにより、欠陥画素を発熱させる。ここで、欠陥画素で発熱した熱は、基板内部へと伝播し裏面にまで到達するので、被検査パネル２５の対向基板をステージ３０ｂ側に向けて載置しても、欠陥位置の温度変化を遠赤外域サーモグラフィーで検知可能となる。また、欠陥画素検出部５０で割り出した座標の欠陥画素における発熱を遠赤外域サーモグラフィーで感知することにより、欠陥画素における短絡欠陥の位置を特定するが、ヴィーンの変位則によれば、室温における輻射のピーク波長が９μｍであるため、欠陥画素における短絡欠陥による発熱が、例えば、特許文献１に開示された検査方法で使用が予想される近赤外域サーモグラフィーを用いた場合よりも、遠赤外線域サーモグラフィーを用いて高感度に感知されるので、液晶表示パネルにおいて、欠陥画素における短絡欠陥の位置を可及的容易に特定することができる。
　《その他の実施形態》
　図６は、本実施形態のアクティブマトリクス基板２０ｃの平面図であり、図７は、アクティブマトリクス基板２０ｃを構成するソース線、それに直交する抵抗Ｒの容量線、及びそれらの交差部に形成される容量Ｃを示す平面図である。
　上記各実施形態では、アクティブマトリクス基板及び液晶表示パネルの短絡欠陥を検出して短絡欠陥を修正する製造装置及び製造方法を例示したが、本発明は、各容量線の断線の検出にも適用することができる。
　具体的には、図６及び図７に示すように、各画素には、配線の抵抗Ｒとそれに枝状に接続された容量Ｃとにより、ＣＲ回路が形成されている、と考えられる。ここで、容量線１４ｂがＸ部で断線すると、Ｘ部よりも左側の破線部の容量線１４ｂには、高周波信号が入力されないので、その破線部の容量線１４ｂに沿った画素では、高周波振動による発熱が起こらなく、それ以外の実線部の各容量線１４ｂには、高周波信号が入力されるので、その実線部の各容量線１４ｂに沿った画素では、高周波振動による発熱が起こる。そのため、各画素の発熱による温度差をサーモグラフィーで感知することにより、容量線１４ｂの断線箇所を検知することができる。
　上記各実施形態では、アクティブマトリクス基板及びそれを備えた液晶表示パネルを例示したが、本発明は、有機ＥＬ（ElectroLuminescence）表示パネルなどの他の表示パネル、及びＸ線センサーなどのような各画素電極に帯電する電荷を読み取るセンサー基板を構成するアクティブマトリクス基板にも適用することができる。
　以上説明したように、本発明は、アクティブマトリクス基板の画素内における短絡欠陥の位置を容易に特定することができるので、アクティブマトリクス基板及びそれを備えた表示パネルの製造について有用である。
Ｐ　　　　画素
Ｓ　　　　短絡欠陥
５　　　　ＴＦＴ
１２ｄａ，１２ｄｂ　　容量電極
１３　　　ゲート絶縁膜
１４ｂ　　容量線
１７　　　第２層間絶縁膜
１８　　　画素電極
１９　　　被検査基板
２０ａ，２０ｃ　　アクティブマトリクス基板
２５　　　液晶表示パネル（被検査パネル）
３０ａ，３０ｂ　　ステージ
４０ａ，４０ｂ　　欠陥画素検出部
４３　　　高周波信号発生部
５０　　　欠陥位置特定部
５１　　　第１対物レンズ
６０　　　欠陥修正部
６１ａ，６１ｂ　　第２対物レンズ
８０ａ　　基板修正装置（アクティブマトリクス基板の製造装置）
８０ｂ　　パネル修正装置（表示パネルの製造装置）

Claims (13)

  1. 　複数の画素がマトリクス状に設けられたアクティブマトリクス基板における短絡欠陥を検出して、該短絡欠陥を修正するアクティブマトリクス基板の製造装置であって、
    　上記アクティブマトリクス基板となる被検査基板を載置するステージと、
    　上記ステージに載置された被検査基板に検査用信号を入力して、短絡欠陥が発生した欠陥画素の座標を電気的に検出する欠陥画素検出部と、
    　上記ステージに載置された被検査基板に上記検査用信号を入力して、上記欠陥画素検出部で検出された欠陥画素を発熱させると共に、該欠陥画素における発熱を遠赤外域サーモグラフィーで感知して、該欠陥画素における上記短絡欠陥の位置を特定する欠陥位置特定部とを備えていることを特徴とするアクティブマトリクス基板の製造装置。
  2. 　請求項１に記載されたアクティブマトリクス基板の製造装置において、
    　上記被検査基板は、互いに平行に配設された複数の容量線と、上記各画素に対応するように設けられた薄膜トランジスタと、上記各画素に上記各容量線に絶縁膜を介して重なるように分割して設けられ、該薄膜トランジスタに接続された複数の容量電極とを有し、
    　上記欠陥画素検出部は、上記欠陥画素の座標を電荷検出法により検出するように構成されていることを特徴とするアクティブマトリクス基板の製造装置。
  3. 　請求項２に記載されたアクティブマトリクス基板の製造装置において、
    　上記欠陥画素検出部は、高周波信号発生器を備えていることを特徴とするアクティブマトリクス基板の製造装置。
  4. 　請求項１乃至３の何れか１つに記載されたアクティブマトリクス基板の製造装置において、
    　上記欠陥位置特定部で特定された短絡欠陥をレーザー光の照射により修正する欠陥修正部を備えていることを特徴とするアクティブマトリクス基板の製造装置。
  5. 　請求項４に記載されたアクティブマトリクス基板の製造装置において、
    　上記欠陥位置特定部は、遠赤外線用の第１対物レンズを有し、
    　上記欠陥修正部は、レーザー光用の第２対物レンズを有し、
    　上記第１対物レンズ及び第２対物レンズは、上記ステージから離間した位置でもってスライド方式により互いに切り換え可能な仕組みに構成されていることを特徴とするアクティブマトリクス基板の製造装置。
  6. 　複数の画素がマトリクス状に設けられたアクティブマトリクス基板における短絡欠陥を検出して、該短絡欠陥を修正するアクティブマトリクス基板の製造方法であって、
    　上記アクティブマトリクス基板となる被検査基板に検査用信号を入力して、短絡欠陥が発生した欠陥画素の座標を電気的に検出する欠陥画素検出工程と、
    　上記被検査基板に上記検査用信号を入力して、上記欠陥画素検出部で検出された欠陥画素を発熱させると共に、該欠陥画素における発熱を遠赤外域サーモグラフィーで感知して、該欠陥画素における上記短絡欠陥の位置を特定する欠陥位置特定工程とを備えることを特徴とするアクティブマトリクス基板の製造方法。
  7. 　請求項６に記載されたアクティブマトリクス基板の製造方法において、
    　上記欠陥位置特定工程で特定された短絡欠陥をレーザー光の照射により修正する欠陥修正工程を備えることを特徴とするアクティブマトリクス基板の製造方法。
  8. 　請求項７に記載されたアクティブマトリクス基板の製造方法において、
    　上記被検査基板は、互いに平行に配設された複数の容量線と、上記各画素に対応するように設けられた薄膜トランジスタと、上記各画素に上記各容量線に絶縁膜を介して重なるように分割して設けられ、該薄膜トランジスタに接続された複数の容量電極とを有し、
    　上記欠陥画素検出工程では、上記各容量線と上記複数の容量電極との間の短絡欠陥を検出し、
    　上記欠陥修正工程では、上記欠陥位置特定工程で特定された短絡欠陥の位置に対応する上記複数の容量電極の少なくとも１つと上記薄膜トランジスタとの接続を解除することを特徴とするアクティブマトリクス基板の製造方法。
  9. 　請求項６乃至８の何れか１つに記載されたアクティブマトリクス基板の製造方法において、
    　上記被検査基板は、複数の画素電極、及び該各画素電極の下層に配置する絶縁膜を形成する前の基板であることを特徴とするアクティブマトリクス基板の製造方法。
  10. 　請求項６、７及び９の何れか１つに記載されたアクティブマトリクス基板の製造方法において、
    　上記被検査基板は、互いに平行に配設された複数の容量線と、上記各画素に対応するように設けられた薄膜トランジスタと、上記各画素に上記各容量線に絶縁膜を介して重なるように分割して設けられ、該薄膜トランジスタに接続された複数の容量電極とを有し、
    　上記各画素では、上記複数の容量電極が容量Ｃの補助容量をそれぞれ構成し、該各補助容量に抵抗Ｒ’の配線抵抗が直列に接続され、
    　上記欠陥位置特定工程では、上記各画素の複数の補助容量に角速度ωの高周波信号を、ωＣＲ’が０．１～１０、好ましくは、０．３～３となるように入力することを特徴とするアクティブマトリクス基板の製造方法。
  11. 　請求項８に記載されたアクティブマトリクス基板の製造方法において、
    　上記各画素では、上記複数の容量電極が容量Ｃの補助容量をそれぞれ構成し、該各補助容量に抵抗Ｒ’の配線抵抗が直列に接続され、
    　上記欠陥位置特定工程では、上記各画素の複数の補助容量に角速度ωの高周波信号を、ωＣＲ’が０．１～１０、好ましくは、０．３～３となるように入力することを特徴とするアクティブマトリクス基板の製造方法。
  12. 　複数の画素がマトリクス状に設けられた表示パネルにおける短絡欠陥を検出して、該短絡欠陥を修正する表示パネルの製造装置であって、
    　上記表示パネルとなる被検査パネルを載置するステージと、
    　上記ステージに載置された被検査パネルに検査用信号を入力して、短絡欠陥が発生した欠陥画素の座標を光学的に検出する欠陥画素検出部と、
    　上記ステージに載置された被検査パネルに上記検査用信号を入力して、上記欠陥画素検出部で検出された欠陥画素を発熱させると共に、該欠陥画素における発熱を遠赤外域サーモグラフィーで感知して、該欠陥画素における上記短絡欠陥の位置を特定する欠陥位置特定部とを備えていることを特徴とする表示パネルの製造装置。
  13. 　複数の画素がマトリクス状に設けられた表示パネルにおける短絡欠陥を検出して、該短絡欠陥を修正する表示パネルの製造方法であって、
    　上記表示パネルとなる被検査パネルに検査用信号を入力して、短絡欠陥が発生した欠陥画素の座標を光学的に検出する欠陥画素検出工程と、
    　上記被検査パネルに上記検査用信号を入力して、上記欠陥画素検出部で検出された欠陥画素を発熱させると共に、該欠陥画素における発熱を遠赤外域サーモグラフィーで感知して、該欠陥画素における上記短絡欠陥の位置を特定する欠陥位置特定工程とを備えることを特徴とする表示パネルの製造方法。
PCT/JP2010/000926 2009-06-29 2010-02-16 アクティブマトリクス基板の製造装置及び製造方法、並びに表示パネルの製造装置及び製造方法 WO2011001557A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201080022018.1A CN102428378B (zh) 2009-06-29 2010-02-16 有源矩阵基板的制造装置和制造方法以及显示面板的制造装置和制造方法
US13/322,826 US8439717B2 (en) 2009-06-29 2010-02-16 Device and method for manufacturing active matrix substrate, and device and method for manufacturing display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-153743 2009-06-29
JP2009153743 2009-06-29

Publications (1)

Publication Number Publication Date
WO2011001557A1 true WO2011001557A1 (ja) 2011-01-06

Family

ID=43410651

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/000926 WO2011001557A1 (ja) 2009-06-29 2010-02-16 アクティブマトリクス基板の製造装置及び製造方法、並びに表示パネルの製造装置及び製造方法

Country Status (3)

Country Link
US (1) US8439717B2 (ja)
CN (1) CN102428378B (ja)
WO (1) WO2011001557A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8986778B2 (en) * 2006-07-06 2015-03-24 Siemens Energy, Inc. Coating method for non-destructive examination of articles of manufacture
JP5534715B2 (ja) * 2009-05-27 2014-07-02 株式会社ジャパンディスプレイ 電子回路パターンの欠陥修正方法およびその装置
CN102193223A (zh) * 2011-05-30 2011-09-21 深圳市华星光电技术有限公司 阵列基板的检测方法及检测***
WO2013038645A1 (ja) * 2011-09-15 2013-03-21 シャープ株式会社 表示装置、表示装置の製造方法、および表示装置の製造装置
KR101398692B1 (ko) * 2012-09-11 2014-05-27 삼성디스플레이 주식회사 표시 장치의 수리 장치 및 그 방법
US9142465B1 (en) 2013-03-13 2015-09-22 Sandia Corporation Precise annealing of focal plane arrays for optical detection
KR20140113469A (ko) * 2013-03-15 2014-09-24 포톤 다이나믹스, 인코포레이티드 검사 중에 디스플레이의 실시간 모니터링을 위한 시스템 및 방법
CN103676236B (zh) * 2013-12-18 2017-01-04 合肥京东方光电科技有限公司 一种修复缺陷像素的方法、***及显示面板
US10304364B2 (en) 2015-01-23 2019-05-28 Vuereal Inc. Identifying and repairing defects for micro-device integrated systems
CN105679219B (zh) * 2016-03-25 2019-04-02 深圳市华星光电技术有限公司 Amoled显示面板检测方法及检测装置
JP6476234B2 (ja) * 2016-06-30 2019-02-27 オー・エイチ・ティー株式会社 非接触型回路パターン検査修復装置
US10678076B2 (en) * 2017-01-30 2020-06-09 Facebook Technologies, Llc Treating display panel using laser
CN109116591A (zh) * 2017-06-26 2019-01-01 深圳市宇顺工业智能科技有限公司 一种lcd液晶显示屏检测方法
CN108169935A (zh) * 2017-12-19 2018-06-15 武汉华星光电技术有限公司 拦截显示面板的漏电像素的方法及显示面板
CN108509100A (zh) * 2018-05-30 2018-09-07 北京硬壳科技有限公司 一种电容式触控装置
JP7292138B2 (ja) * 2019-07-23 2023-06-16 株式会社ジャパンディスプレイ 表示装置のリペアシステム
CN110517616B (zh) * 2019-09-10 2022-08-23 重庆汉朗精工科技有限公司 一种oled显示屏坏点掩膜定位***
KR20210032593A (ko) * 2019-09-16 2021-03-25 삼성디스플레이 주식회사 표시 장치의 제조 방법
CN111062920B (zh) * 2019-12-13 2023-06-20 北京百度网讯科技有限公司 用于生成半导体检测报告的方法及装置
CN112331581A (zh) * 2020-11-23 2021-02-05 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板、显示装置
CN112540471B (zh) * 2020-12-04 2021-11-23 Tcl华星光电技术有限公司 显示面板、点灯测试方法、点灯测试装置
CN113707694B (zh) * 2021-08-13 2023-12-08 深圳市华星光电半导体显示技术有限公司 阵列基板的修复方法、阵列基板以及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05340905A (ja) * 1992-06-08 1993-12-24 Idemitsu Kosan Co Ltd 液晶表示素子の導通点検査方法と導通点修復方法及び導通点検査修復装置
JP2001284562A (ja) * 2000-03-30 2001-10-12 Toshiba Corp Ｘ線検出装置用アレイ基板およびその検査方法
JP2005345546A (ja) * 2004-05-31 2005-12-15 Sony Corp 表示装置及び検査方法
JP2008203889A (ja) * 2004-12-16 2008-09-04 Sharp Corp アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002145B1 (ko) 1991-07-30 1996-02-13 가부시기가이샤 히다찌세이사구쇼 박막트랜지스터 액정기판의 검사방법 및 그 장치
JP3252451B2 (ja) 1991-07-30 2002-02-04 株式会社日立製作所 薄膜トランジスタ液晶基板検査方法及びその装置
US6840666B2 (en) 2002-01-23 2005-01-11 Marena Systems Corporation Methods and systems employing infrared thermography for defect detection and analysis
US7551769B2 (en) 2003-02-18 2009-06-23 Marena Systems Corporation Data structures and algorithms for precise defect location by analyzing artifacts
JP2006091672A (ja) * 2004-09-27 2006-04-06 Toshiba Corp 液晶ディスプレイの欠陥画素修正方法及び液晶ディスプレイ
JP4374552B2 (ja) * 2007-04-12 2009-12-02 ソニー株式会社 基板の製造方法および基板製造システム、並びに表示装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05340905A (ja) * 1992-06-08 1993-12-24 Idemitsu Kosan Co Ltd 液晶表示素子の導通点検査方法と導通点修復方法及び導通点検査修復装置
JP2001284562A (ja) * 2000-03-30 2001-10-12 Toshiba Corp Ｘ線検出装置用アレイ基板およびその検査方法
JP2005345546A (ja) * 2004-05-31 2005-12-15 Sony Corp 表示装置及び検査方法
JP2008203889A (ja) * 2004-12-16 2008-09-04 Sharp Corp アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置

Also Published As

Publication number Publication date
CN102428378B (zh) 2014-07-30
US20120077408A1 (en) 2012-03-29
US8439717B2 (en) 2013-05-14
CN102428378A (zh) 2012-04-25

Similar Documents

Publication Publication Date Title
WO2011001557A1 (ja) アクティブマトリクス基板の製造装置及び製造方法、並びに表示パネルの製造装置及び製造方法
JP5705976B2 (ja) 配線欠陥検査方法および配線欠陥検査装置、並びに半導体基板の製造方法
TWI578073B (zh) Display device
CN101520558A (zh) 用于液晶显示器的检查设备及使用该设备的检查方法
JP5628410B2 (ja) 欠陥検査方法、欠陥検査装置、及び基板の製造方法
KR101301517B1 (ko) 액정표시장치용 기판 검사장치 이를 사용하는 기판검사방법
KR20070038610A (ko) 표시 장치의 수리 장치 및 수리 방법
KR20140094723A (ko) 박막 트랜지스터 기판, 그것의 검사 방법 및 그것을 포함하는 액정 표시 장치
JP2008129405A (ja) 液晶表示装置
KR102034069B1 (ko) 터치타입 액정표시장치 및 이의 검사방법
JP2014139829A (ja) 表示装置
CN104795339A (zh) 薄膜晶体管阵列基板的检测装置及检测方法
JP2013250098A (ja) 配線欠陥検出方法および配線欠陥検出装置、並びに配線基板の製造方法
JP2016103283A (ja) 座標入力装置
JP2014153177A (ja) 検査装置および検査方法
KR20140058710A (ko) 표시장치용 비전검사 시스템 및 이의 검사방법
JP2004219706A (ja) 表示素子及び表示素子の駆動電圧検出方法
KR100408995B1 (ko) 전계검사장치
US20230153977A1 (en) Panel design to improve accurate defect location report
KR101981113B1 (ko) 액정 디스플레이 장치와 이의 구동 방법
JPH09203687A (ja) 液晶表示装置の検査装置
KR20040058899A (ko) 액정표시장치의 어레이 기판 및 그 검사방법
JPH0755719A (ja) 液晶画像表示装置の検査機、検査方法、及び製造方法
WO2014000354A1 (zh) 液晶显示面板检测装置
JPH0778673B2 (ja) マトリクス型画像表示装置用検査装置およびその短絡検査方法、短絡欠陥修正方法、点欠陥検査方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080022018.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10793735

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13322826

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10793735

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP