JP2004219706A - 表示素子及び表示素子の駆動電圧検出方法 - Google Patents
表示素子及び表示素子の駆動電圧検出方法 Download PDFInfo
- Publication number
- JP2004219706A JP2004219706A JP2003006938A JP2003006938A JP2004219706A JP 2004219706 A JP2004219706 A JP 2004219706A JP 2003006938 A JP2003006938 A JP 2003006938A JP 2003006938 A JP2003006938 A JP 2003006938A JP 2004219706 A JP2004219706 A JP 2004219706A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- source bus
- dummy
- substrate
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】本発明は、できる限り少ない本数の電圧検出用配線を用いて、任意のソースバスラインに接続された画素電極の駆動電圧の検出を可能とし、且つ、電圧検出用配線を配置することによる画面表示への影響のない表示素子の提供を目的とする。
【解決手段】画素電極5がマトリクス状に配置された表示領域1を有する第1の基板と、上記第1の基板に対向する第2の基板とを備えた表示素子において、上記第1の基板の表示領域の外側には、上記ソースバスライン3に平行なダミーソースバスライン8と、上記ダミーソースバスライン8に接続されており上記各ソースバスライン3に交差する電極接続用配線7が形成されるとともに、上記ダミーソースバスライン8ゲートバスラインの交差点近傍には、ダミー半導体スイッチング素子20と、ダミー画素電極21と電圧検出用配線6とを形成する。
【選択図】 図1
【解決手段】画素電極5がマトリクス状に配置された表示領域1を有する第1の基板と、上記第1の基板に対向する第2の基板とを備えた表示素子において、上記第1の基板の表示領域の外側には、上記ソースバスライン3に平行なダミーソースバスライン8と、上記ダミーソースバスライン8に接続されており上記各ソースバスライン3に交差する電極接続用配線7が形成されるとともに、上記ダミーソースバスライン8ゲートバスラインの交差点近傍には、ダミー半導体スイッチング素子20と、ダミー画素電極21と電圧検出用配線6とを形成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体スイッチング素子を有するアクティブマトリクス型表示素子に関し、特に表示領域を構成する画素電極の駆動電圧検出方法に関する。
【0002】
【従来の技術】
一般に、アクティブマトリクス型の液晶表示素子は、半導体スイッチング素子を有するTFT(Thin Film Transistor)基板と透明電極を有する対向基板を備え、それら2枚の基板間に液晶材料を封入して構成されている。
【0003】
アクティブマトリクス型液晶表示素子におけるTFT基板の一般的な構成を図10に示す。図10に示すように、ガラス基板上に複数本のゲートバスライン2と複数本のソースバスライン3が直交するように形成されている。ゲートバスライン2とソースバスライン3との各交差点近傍には、半導体スイッチング素子4と画素電極5が形成されている。上記各半導体スイッチング素子4は、上記各ゲートバスライン2に接続されており、ゲート駆動用集積回路31からの信号によって、ON状態とOFF状態に切り替えられる。
【0004】
上記各画素電極5は、上記半導体スイッチング素子4を介して各ソースバスライン3に接続されている。上記半導体スイッチング素子4がON状態になると、ソース駆動集積回路30から出力される信号に応じてソースバスライン3から各画素電極5へ電荷が充電される。
【0005】
このように電荷が充電され所望の電位を有する画素電極5は、上記対向電極との間に電位差を生じ、この電位差により基板間の液晶分子を駆動させる。液晶表示素子は、該液晶分子の駆動の程度により光の透過率及び反射率を変化させ、画像表示を可能にする。
【0006】
上記アクティブマトリクス型の基板を有する表示素子において、画面表示が正確に行われているか否かの問題は、上記TFT基板の画素電極と上記対向電極との間に、所定の電圧が印加されているか否かに起因する場合が多い。従って、表示画面に輝点が発生するなどの欠陥が発見された場合、対応する欠陥画素の画素電極に印加されている電圧を検出し、それを評価することにより、上記ソース駆動用集積回路やゲート駆動用集積回路の不良、又は上記半導体スイッチング素子の不良等を容易に発見することができる。
【0007】
しかし、通常のアクティブマトリクス型の表示素子は、ソースバスラインと画素電極との間に半導体スイッチング素子が形成されているため、上記TFT基板側の画素電極への印加電圧を容易に検出することが困難であった。
【0008】
この問題を解決すべく、特許文献1には、アクティブマトリクス型液晶表示素子の画素電極に印加された電圧を検出する方法が開示されている。図11は特許文献1に記載された液晶表示パネルの回路図である。図11を参照しながら、より具体的に説明する。特許文献1に記載された液晶表示パネルのTFT基板には、ゲートバスライン2とソースバスライン3が形成されている。ゲートバスライン2とソースバスライン3の交差点近傍には半導体スイッチング素子4と画素電極5がマトリクス状に形成されており、表示部1を構成している。上記表示部1の周縁部に形成された画素電極には、それぞれ表示部1の外へ引き出されたモニタ用電極6が接続されている。このように接続されたモニタ用電極6を用いて、表示部1を構成する画素電極5の印加電圧を直接検出できるように構成されている。検出された印加電圧により、ソース駆動用集積回路30やゲート駆動用集積回路31から各画素電極5へ信号が加えられた後の画素特性をモニタしようとするものである。
【0009】
また、特許文献1には、図11に示すように表示部1の外側に、表示部内の半導体スイッチング素子4及び画素電極5と同等の働きをするダミー半導体スイッチング素子20及びダミー画素電極21を形成する技術も開示されている。各ダミー画素電極21は、表示部1に形成された画素電極列に対応してそれぞれ形成されており、各ダミー画素電極21からはそれぞれモニタ用電極6が引き出されている。このようにダミー画素電極21を表示部1の外側に形成する場合も、上記と同様に、モニタ用電極6を用いて画素特性をモニタすることができる。
【0010】
【特許文献1】
特開平1−167822号公報
【0011】
【発明が解決しようとする課題】
しかし、上記特許文献1の発明において、欠陥画素が接続された任意のソースバスライン又はゲートバスラインから画素電極へ印加された電圧を検出するためには、すべてのソースバスライン及びゲートバスラインに、モニタ用電極が引き出された画素電極を形成しておく必要がある。液晶表示パネルのソースバスライン及びゲートバスラインは数十本から数千本に及ぶ場合もあり、これらすべてにモニタ用電極を備えた画素電極を形成して接続することは、製造コストの上昇につながるという問題があった。
【0012】
また、一般に画素電極にモニタ用電極等が接続されている場合、その画素電極は、モニタ用電極が接続されていない画素電極に比較して、負荷抵抗値及び負荷容量値が異なる。画素電極の負荷抵抗や負荷容量が変化すると、画素の表示特性も変化する結果、表示パネルの表示品位に悪影響を及ぼすおそれがある。
【0013】
しかし、特許文献1に記載された液晶表示パネルでは、表示部内に形成された画素電極にもモニタ用電極が接続されている。そのため、特許文献1に記載された液晶表示パネルでは、モニタ用電極が接続された画素の表示特性が変化する結果、液晶表示パネルの表示品位を低下させるおそれがあるという問題があった。従って、表示画面上に画素欠陥がない場合の表示品位を考慮すれば、モニタ電極の接続された画素電極は、できるだけ少ない方が望ましい。
【0014】
本発明は、上記問題点に鑑み、できる限り少ない本数の電圧検出用配線を用いて、任意のソースバスラインに接続された画素電極の駆動電圧の検出を可能とする表示素子及び駆動電圧検出方法の提供を目的とする。
【0015】
【課題を解決するための手段】
上記課題を解決するために、本発明は、欠陥を有する画素など任意の画素の駆動電圧を検出する場合、駆動電圧を検出しようとする画素が接続されたソースバスラインと表示領域の外側に形成されたダミーソースバスラインを電気的に接続して、ダミーソースバスラインに接続されたダミー画素電極の電位を検出することにより、上記ソースバスラインの駆動電圧を間接的に検出できるように構成されている。
【0016】
具体的に本発明に係る表示素子は、ゲートバスラインとソースバスラインとの各交差点近傍に、半導体スイッチング素子と各半導体スイッチング素子に接続された画素電極とがマトリクス状に配置された表示領域を有する第1の基板と、上記第1の基板に対向する第2の基板とを備えた表示素子において、上記第1の基板の表示領域の外側には、上記ソースバスラインに平行なダミーソースバスラインと、上記ダミーソースバスラインに接続されており、上記各ソースバスラインに交差する電極接続用配線が形成されるとともに、上記ダミーソースバスラインとゲートバスラインの交差点近傍には、記ダミーソースバスラインに接続されたダミー半導体スイッチング素子と、上記ダミー半導体スイッチング素子に接続されたダミー画素電極と、上記ダミー画素電極に接続された電圧検出用配線が形成されている。
【0017】
本発明において、上記ダミーソースバスラインは、絶縁膜を介して上記電極接続用配線と交差するように形成されており、コンタクトホールを介して上記電極接続用配線と接続されていることが好ましい。
【0018】
本発明において、上記電極接続用配線は、上記ゲートバスラインと同一材料で、且つ、同一層上に形成することも可能である。
【0019】
本発明において、上記電極接続用配線は、上記第1の基板上であって上記第2の基板と対向しない領域に形成されていることが好ましい。
【0020】
また、本発明に係る駆動電圧検出方法は、ゲートバスラインとソースバスラインとの各交差点近傍に、半導体スイッチング素子と各半導体スイッチング素子に接続された画素電極とがマトリクス状に配置された表示領域を有する第1の基板と、上記第1の基板に対向する第2の基板とを備えた表示素子の駆動電圧検出方法において、上記第1の基板の表示領域の外側に形成されたダミーソースバスラインと、任意の画素が接続されたソースバスラインとを電気的に接続するステップと、上記ダミーソースバスラインにダミー半導体スイッチング素子を介して接続されたダミー画素電極の電位を、該ダミー画素電極に接続された電圧検出用配線から測定するステップを包含する。
【0021】
本発明において、上記第1の基板の表示領域の外側に形成されたダミーソースバスラインと任意の画素が接続されたソースバスラインとを電気的に接続するステップは、上記ダミーソースバスラインに接続されており上記表示領域の外側で各ソースバスラインに交差するように形成された電極接続用配線を介して実行することが好ましい。
【0022】
本発明において、上記電極接続用配線を介して上記電極接続用配線と任意の画素が接続されたソースバスラインとを接続するステップにおいて、上記任意の画素が接続されたソースバスラインと上記電極接続用配線との交差点にレーザー光を照射することにより、上記ソースバスラインと上記電極接続用配線を溶解させて電気的に接続することも可能である。
【0023】
【発明の実施の形態】
以下、図面に基づき本発明に係る発明の実施の形態について詳細に説明する。本実施形態に係る表示素子は、上記第1の基板に対応するアクティブマトリクス型のTFT基板と第2の基板に対応する対向基板との間に液晶層が形成されている液晶表示素子である。
【0024】
(実施形態1)
図1と図2を参照しながら、本実施形態に係る液晶表示装置の構造について説明する。図1は、液晶表示素子のTFT基板の平面図である。図2は、図1に示すTFT基板のA−A線断面図である。
【0025】
基板11には、複数本のゲートバスライン2と複数本のソースバスライン3とが格子状に交差するように形成されている。ゲートバスライン2とソースバスライン3の間には、絶縁層10が形成されている。ゲートバスライン2とソースバスライン3の各交差点近傍には、半導体スイッチング素子4と各半導体スイッチング素子4に接続された画素電極5がマトリクス状に形成されている。このようにゲートバスライン2、ソースバスライン3、半導体スイッチング素子4及び画素電極5が形成された領域がTFT基板の表示領域1に対応している。
【0026】
上記基板11の表示領域1の外側には、上記ソースバスライン3と平行にダミーソースバスライン8が形成されている。ダミーソースバスライン8は、上記ソースバスライン3と同一素材で、且つ、同一層状に形成されている。ダミーソースバスライン8は、表示領域1の外側で上記各ゲートバスライン2と上記絶縁層10を挟んで交差している。
【0027】
上記基板11の表示領域1の外側には、上記各ソースバスライン3と交差する電極接続用配線7が形成されている。電極接続用配線7は、上記ゲートバスライン2と同一層上に形成されており、上記絶縁層10を挟んで上記各ソースバスライン3と交差している。図2に示すように、ダミーソースバスライン8と電極接続用配線7は、絶縁層10を貫通して形成されたコンタクトホール50を介して、それぞれの一端部近傍で接続されている。
【0028】
本実施形態において、上記ダミーソースバスライン8と各ゲートバスライン2の交差点のうちいずれか1つの交差点近傍には、上記ダミーソースバスライン8に接続されたダミー半導体スイッチング素子20が形成されている。ダミー半導体スイッチング素子20は、上記表示領域内に形成された半導体スイッチング素子4と同等のスイッチング特性を有する。
【0029】
上記ダミー半導体スイッチング素子20には、ダミー画素電極21が接続されている。ダミー画素電極21には、電圧検出用配線6が接続されている。電圧検出用配線6は、適当な測定機器により電位を測定できるよう形成されている。 本実施形態では、表示領域1の画素電極5及びダミー画素電極21は対向電極40と対向している。ダミー画素電極21は、電圧検出用電極6が形成された状態で、上記表示領域内に形成された画素電極5と同等の負荷抵抗及び負荷容量を有することが好ましい。
【0030】
本実施形態では、ダミー半導体スイッチング素子20、ダミー画素電極21及び電圧検出用配線6をただ1つの交差点近傍に形成し、1本の電圧検出用配線6から表示領域内に形成されたすべての画素電極5の駆動電圧を検出することできるようにした。その結果、多数のダミー半導体スイッチング素子、ダミー画素電極あるいは電圧検出用配線を形成する必要がなくなり、製造コストの上昇を低減することができる。
【0031】
また、本実施形態では、画素電極5の電位を検出するために形成された構成要素、即ち、電極接続用配線7、ダミーソースバスライン8、ダミー半導体スイッチング素子20、ダミー画素電極21、及び電圧検出用配線6、これらすべてが表示領域1の外側に形成されている。これにより、液晶表示素子の表示領域内に形成された画素の表示特性に変化を来すことがない。従って、本実施形態に係る液晶表示素子によれば画面表示に悪影響を及ぼすことなく、任意の画素電極の電位を検出することができる。
【0032】
更に、本実施形態では、電極接続用配線7と各ゲートバスライン2が同一素材で、且つ、同一層上に形成されているため、ゲートバスライン2を形成する工程において電極接続用配線7を同時に形成することができ、製造工程上有利である。また、ダミーソースバスライン8は、上記ソースバスライン3と同一素材で、且つ、同一層状に形成されているため、ソースバスライン8を形成する工程においてダミーソースバスライン8を同時に形成することができ、製造工程上有利である。
【0033】
上記基板11上に形成される各種配線、各種半導体スイッチング素子、及び画素電極は、フォトリソグラフィ・エッチング法により形成することができる。
【0034】
次に、本実施形態に係る液晶表示素子において、表示領域1内に形成された画素電極5の駆動電圧検出方法について図3を参照しながら説明する。以下の説明では、表示画面に欠陥が生じた場合について説明するが、本実施形態に係る表示素子は、表示画面が正常に作動している場合であっても、他の任意の画素電極5の電位を検出することもできる。
【0035】
上記液晶表示素子の表示画面に輝点など表示欠陥が生じた場合、輝点を発生している画素の駆動電位を検出することによりその原因を解明することができる。尚、輝点とは、何らかの原因で表示領域内の画素電極5に駆動電圧が印加されないことにより当該画素の液晶分子が駆動せず、バックライト光が素通りするために発生する明るい点をいう。
【0036】
図3に示すように、まず、輝点を発生している画素(「欠陥画素」ともいう。)の半導体スイッチング素子4′が接続されているソースバスライン3′を特定する。このソースバスライン3′と上記電極接続用配線7との交差点Pにおいて、両者を電気的に接続する。上記電極接続用配線7と上記ダミーソースバスライン8は、予め電気的に接続されている。従って、欠陥画素の画素電極5′が接続されたソースバスライン3′と電極接続用配線7が接続されると、上記ソースバスライン3′、電極接続用配線7及び上記ダミーソースバスライン8の電位は、すべてソース駆動用集積回路30から該ソースバスライン3′に印加された駆動電位と等電位になる。
【0037】
正常状態においてダミー画素電極21は、ゲートバスライン2からゲート電位が印加されてはいるものの、ダミーソースバスライン8からソース信号の入力がないため作動していない。しかし、上記ソースバスライン3′と電極接続用配線7が接続されると、ソースバスライン駆動用集積回路30からダミーソースバスライン8へソース電位が印加されることになる。
【0038】
ダミー半導体スイッチング素子20及びダミー画素電極21は、ゲート電位及びソース電位が印加されることにより、表示領域1に形成された画素電極5と同様に駆動する。この状態で画面表示を全面黒表示にするなどして、すべてのゲート電位を等電位にする。上記ダミー画素電極21に接続された電圧検出用配線6の電位をマルチメーター(電圧計)やオシロスコープを用いて検出する。検出されたダミー画素電極21の電位は、上記欠陥画素の画素電極5′の電位とリアルタイムで等しい値を示している。このようにして、ダミー画素電極21の電位を測定することにより、欠陥画素の画素電極5′の電位を検出することができる。
【0039】
次に、図3には示されていない対向基板に形成された対向電極の電位を適当な方法で測定する。この対向電極の電位と上記画素電極5′の電位との電位差を求めることで画素電極5′に印加されている駆動電圧を検出することができる。検出された画素電極5′の駆動電圧と画素電極5′のに印加されるべき理論上の駆動電圧とを比較検討することにより、上記欠陥の原因がソース駆動用集積回路30、ゲート駆動用集積回路31又は欠陥画素の半導体スイッチング素子4′のいずれに存在するかを判定することができる。
【0040】
次に、上記電極接続用配線7と欠陥画素が接続されているソースバスライン3′を電気的に接続するステップにおいて適用される好適な接続方法を説明する。
【0041】
図2に示すように、電極接続用配線7と各ソースバスライン3は、絶縁層10を挟んで交差している。このように配置された電極接続用配線7とソースバスライン3を交差点で電気的に接続するために、種々の方法を適用することができる。その中で好適な方法は、レーザー光を使用する方法である。図面を参照しながらレーザー光を使用した接続方法について説明する。本実施形態では、レーザー光にNd−YAG(Nd:ネオジウム,Y:イットリウム,A:アルミニウム,G:ガーネット)レーザーが用いられるが、他のレーザー光を使用することも可能である。
【0042】
図8は、本実施形態において使用されるレーザー光照射装置の構成図である。本レーザー光照射装置60は、YAGレーザー発振器、ハーフミラー、スリット、集光レンズ、CCDカメラ、モニタ、モニタ用インターフェースなどから構成されている。上記配線を接続するために、バックライトを備えたステージ上に上記TFT基板を固定する。図9に示すようにモニタには、TFT基板に形成されたソースバスライン3や電極接続用配線7が映し出される。光源からは、エリアマーカー投射光線が出力される。エリアマーカー投射光線は、ハーフミラー及ぶ集光レンズを通して、TFT基板上にエリアマーカー13を映し出す。操作者は、モニタの映像を見ながらエリアマーカー内に接続すべき交差点が重なるように上記ステージを移動させる。操作者は、接続すべき交差点とエリアマーカーが重なると、照射スイッチを操作してYAGレーザー光を発射する。図6に示すように、レーザー光照射装置60から交差点に照射されたYAGレーザー光は、ソースバスライン3、絶縁層10及び電極接続用配線7を溶融する。図7に示すように、レーザー光により溶融した金属12は、ソースバスライン3と電極接続用配線7を電気的に接続する。
【0043】
本実施形態に係るレーザー光を使用した接続方法によれば、他の配線を傷つけることなく目的の配線のみを確実に接続することができる。
【0044】
本実施形態に係るレーザー光を使用した接続方法を用いる場合、上記電極接続用配線7は、上記第1の基板上であって上記第2の基板と対向しない領域に形成されていることが望ましい。これは、電極接続用配線7が第2の基板と対向している領域に形成されていると、上記レーザー光を第2の基板を通してレーザー光を照射しなければならない。そのため、照射されたレーザー光が第2の基板によって、遮蔽され若しくは減衰してしまい配線の接続が不十分となるおそれがあるからである。
【0045】
(実施形態2)
図4は、実施形態2のTFT基板の平面図である。本実施形態のTFT基板は、各ゲートバスライン2ごとにダミー半導体スイッチング素子20、ダミー画素電極21及び電圧検出用配線6が接続されている点で、実施形態1と異なる。
【0046】
即ち、本実施形態では、基板の表示領域1の外側に、上記ソースバスライン3と平行にダミーソースバスライン8が形成されている。ダミーソースバスライン8は、ソースバスライン3と同一素材で、且つ、同一層状に形成されている。ダミーソースバスライン8は、表示領域1の外側で上記各ゲートバスライン2と上記絶縁層10を挟んで交差している。
【0047】
上記基板の表示領域1の外側には、上記各ソースバスライン3と交差する電極接続用配線7が形成されている。電極接続用配線7は、上記ゲートバスライン2と同一層上に形成されており、上記絶縁層10を挟んで上記各ソースバスライン3と交差している。ダミーソースバスライン8と電極接続用配線7は、絶縁層10を貫通して形成されたコンタクトホール50を介して、それぞれの一端部近傍で接続されている。
【0048】
本実施形態において、上記ダミーソースバスライン8とすべてのゲートバスライン2の交差点近傍には、上記ダミーソースバスライン8に接続されたダミー半導体スイッチング素子20が形成されている。各ダミー半導体スイッチング素子20には、それぞれダミー画素電極21が接続されている。また、各ダミー画素電極21には、それぞれ電圧検出用配線6が接続されている。電圧検出用配線6は、適当な測定機器により電位を測定できるよう形成されている。
【0049】
本実施形態において、表示領域1の外側にダミー画素ライン9が形成される。表示領域1及びダミー画素ライン9に形成された各画素電極は、対向電極40と対向している。
【0050】
各ダミー画素電極21は、電圧検出用電極6が形成された状態で、上記表示領域内に形成された画素電極5と同等の負荷抵抗及び負荷容量を有することが好ましい。
【0051】
本実施形態では、各ゲートバスライン2に対応させてダミー半導体スイッチング素子20、ダミー画素電極21及び電圧検出用配線6を配置してダミー画素ライン9を形成し、上記実施形態1と同様、各電圧検出用配線6から表示領域内に形成されたすべての画素電極5の駆動電圧を検出することできるようにした。その結果、従来、すべてのソースバスライン及びゲートバスラインに対応させて、多数のダミー半導体スイッチング素子、ダミー画素電極あるいは電圧検出用配線を形成する必要がなくなり、製造コストの上昇を低減することができる。
【0052】
次に、本実施形態に係る液晶表示素子において、表示領域1内に形成された画素電極5の駆動電圧検出方法について図5を参照しながら説明する。以下の説明では、表示画面に欠陥が生じた場合について説明するが、表示画面が正常に作動している場合であっても、他の任意の画素電極5の電位を検出することもできる。
【0053】
例えば、上記液晶表示素子の表示画面に輝点など表示欠陥が生じた場合、輝点を発生している画素の駆動電位を検出することによりその原因を解明することができる。
【0054】
図5に示す、輝点を発生している欠陥画素の半導体スイッチング素子4′が接続されているソースバスライン3′及びゲートバスライン2′を特定する。このソースバスライン3′と上記電極接続用配線7との交差点Pにおいて、両者を電気的に接続する。上記の通り、電極接続用配線7と上記ダミーソースバスライン8は電気的に接続されている。従って、欠陥画素の画素電極5′が接続されたソースバスライン3′と電極接続用配線7′が接続されると、上記ソースバスライン3′、電極接続用配線7及び上記ダミーソースバスライン8は、すべてソース駆動用集積回路30から該ソースバスライン3′に印加された駆動電位と等しい電位になる。
【0055】
欠陥画素の半導体スイッチング素子4′が接続されたゲートバスライン2′に対応するダミー画素電極21′を特定する。該ダミー画素電極21′のダミー半導体スイッチング素子20′は、欠陥画素と同じゲートバスライン2′に接続されている。従って、欠陥画素の画素電極5′と上記ダミー画素電極21′には、ゲート駆動用集積回路31から該ゲートバスライン2′に印加されたゲート電位と等しい電位が印加されている。
【0056】
このように、ダミー半導体スイッチング素子20′及びダミー画素電極21′は、欠陥画素と等しいゲート電位及びソース電位が印加され、欠陥画素の画素電極5′と同様に駆動する。上記ダミー画素電極21に接続された電圧検出用配線6の電位をマルチメーター(電圧計)やオシロスコープを用いて検出する。検出されたダミー画素電極21の電位は、上記欠陥画素の画素電極5′の電位とリアルタイムで等しい値を示している。
【0057】
次に、対向基板に形成された対向電極の電位を適当な方法で測定する。この対向電極の電位と上記画素電極5′の電位との電位差を求めることで画素電極5′に印加されている駆動電圧を検出することができる。検出された画素電極5′の駆動電圧と画素電極5′のに印加されるべき理論上の駆動電圧とを比較検討することにより、上記欠陥の原因がソース駆動用集積回路30、ゲート駆動用集積回路31又は欠陥画素の半導体スイッチング素子4′のいずれに存在するかを判定することができる。
【0058】
また、本実施形態では、各ゲートバスライン2ごとにそれぞれ形成された電圧検出用配線6が形成されている。そのため、欠陥画素が接続されたゲートバスライン2′に対応する電圧検出用配線6′を用いて、欠陥画素の駆動電圧を検出することにより、全画面を黒表示にするなどゲート電位を等電位にすることなく、リアルタイムでソースバスライン3′の印加電位を検出することができる。
【0059】
【発明の効果】
以上のように、本発明に係る表示素子において、その表示領域の外側に、ダミーソースバスライン、ダミー半導体スイッチング素子、ダミー画素電極、及び電圧検出用配線を配したことにより、画素電極の電圧検出が不必要なときには画面表示に影響を与えないことを可能とした。
【0060】
また、本発明に係る表示装置において、電極接続用配線を配置したことにより、任意のソースバスラインの信号を少なくとも1本の電圧検出用配線から検出することができる。従って、表示素子の表示部を分解することなく、数少ない電圧検出用配線を用いて表示領域内に形成されたすべての画素電極の駆動電圧を容易に検出することができる。
【図面の簡単な説明】
【図1】実施形態に係る液晶表示素子のTFT基板の平面図である。
【図2】図1におけるA−A線断面図である。
【図3】実施形態に係る駆動電圧測定方法を説明する図である。
【図4】他の実施形態に係る液晶表示素子のTFT基板の平面図である。
【図5】他の実施形態に係る駆動電圧測定方法を説明する図である。
【図6】実施形態に係るレーザー光による配線の接続方法を示す図である。
【図7】実施形態に係るレーザー光によって接続された配線の状態を示す断面図である。
【図8】実施形態に係るレーザー光照射装置の構成図である。
【図9】実施形態に係るレーザー交渉者装置のモニタ表示の概略図である。
【図10】従来の液晶表示素子のTFT基板の配線図である。
【図11】従来の液晶表示素子のTFT基板の配線図である。
【符号の説明】
1 表示領域
2 ゲートバスライン
3 ソースバスライン
4 半導体スイッチング素子
5 画素電極
6 電圧検出用配線
7 電極接続用配線
8 ダミーソースバスライン
20 ダミー半導体スイッチング素子
21 ダミー画素電極
30 ソース駆動用集積回路
31 ゲート駆動用集積回路
【発明の属する技術分野】
本発明は、半導体スイッチング素子を有するアクティブマトリクス型表示素子に関し、特に表示領域を構成する画素電極の駆動電圧検出方法に関する。
【0002】
【従来の技術】
一般に、アクティブマトリクス型の液晶表示素子は、半導体スイッチング素子を有するTFT(Thin Film Transistor)基板と透明電極を有する対向基板を備え、それら2枚の基板間に液晶材料を封入して構成されている。
【0003】
アクティブマトリクス型液晶表示素子におけるTFT基板の一般的な構成を図10に示す。図10に示すように、ガラス基板上に複数本のゲートバスライン2と複数本のソースバスライン3が直交するように形成されている。ゲートバスライン2とソースバスライン3との各交差点近傍には、半導体スイッチング素子4と画素電極5が形成されている。上記各半導体スイッチング素子4は、上記各ゲートバスライン2に接続されており、ゲート駆動用集積回路31からの信号によって、ON状態とOFF状態に切り替えられる。
【0004】
上記各画素電極5は、上記半導体スイッチング素子4を介して各ソースバスライン3に接続されている。上記半導体スイッチング素子4がON状態になると、ソース駆動集積回路30から出力される信号に応じてソースバスライン3から各画素電極5へ電荷が充電される。
【0005】
このように電荷が充電され所望の電位を有する画素電極5は、上記対向電極との間に電位差を生じ、この電位差により基板間の液晶分子を駆動させる。液晶表示素子は、該液晶分子の駆動の程度により光の透過率及び反射率を変化させ、画像表示を可能にする。
【0006】
上記アクティブマトリクス型の基板を有する表示素子において、画面表示が正確に行われているか否かの問題は、上記TFT基板の画素電極と上記対向電極との間に、所定の電圧が印加されているか否かに起因する場合が多い。従って、表示画面に輝点が発生するなどの欠陥が発見された場合、対応する欠陥画素の画素電極に印加されている電圧を検出し、それを評価することにより、上記ソース駆動用集積回路やゲート駆動用集積回路の不良、又は上記半導体スイッチング素子の不良等を容易に発見することができる。
【0007】
しかし、通常のアクティブマトリクス型の表示素子は、ソースバスラインと画素電極との間に半導体スイッチング素子が形成されているため、上記TFT基板側の画素電極への印加電圧を容易に検出することが困難であった。
【0008】
この問題を解決すべく、特許文献1には、アクティブマトリクス型液晶表示素子の画素電極に印加された電圧を検出する方法が開示されている。図11は特許文献1に記載された液晶表示パネルの回路図である。図11を参照しながら、より具体的に説明する。特許文献1に記載された液晶表示パネルのTFT基板には、ゲートバスライン2とソースバスライン3が形成されている。ゲートバスライン2とソースバスライン3の交差点近傍には半導体スイッチング素子4と画素電極5がマトリクス状に形成されており、表示部1を構成している。上記表示部1の周縁部に形成された画素電極には、それぞれ表示部1の外へ引き出されたモニタ用電極6が接続されている。このように接続されたモニタ用電極6を用いて、表示部1を構成する画素電極5の印加電圧を直接検出できるように構成されている。検出された印加電圧により、ソース駆動用集積回路30やゲート駆動用集積回路31から各画素電極5へ信号が加えられた後の画素特性をモニタしようとするものである。
【0009】
また、特許文献1には、図11に示すように表示部1の外側に、表示部内の半導体スイッチング素子4及び画素電極5と同等の働きをするダミー半導体スイッチング素子20及びダミー画素電極21を形成する技術も開示されている。各ダミー画素電極21は、表示部1に形成された画素電極列に対応してそれぞれ形成されており、各ダミー画素電極21からはそれぞれモニタ用電極6が引き出されている。このようにダミー画素電極21を表示部1の外側に形成する場合も、上記と同様に、モニタ用電極6を用いて画素特性をモニタすることができる。
【0010】
【特許文献1】
特開平1−167822号公報
【0011】
【発明が解決しようとする課題】
しかし、上記特許文献1の発明において、欠陥画素が接続された任意のソースバスライン又はゲートバスラインから画素電極へ印加された電圧を検出するためには、すべてのソースバスライン及びゲートバスラインに、モニタ用電極が引き出された画素電極を形成しておく必要がある。液晶表示パネルのソースバスライン及びゲートバスラインは数十本から数千本に及ぶ場合もあり、これらすべてにモニタ用電極を備えた画素電極を形成して接続することは、製造コストの上昇につながるという問題があった。
【0012】
また、一般に画素電極にモニタ用電極等が接続されている場合、その画素電極は、モニタ用電極が接続されていない画素電極に比較して、負荷抵抗値及び負荷容量値が異なる。画素電極の負荷抵抗や負荷容量が変化すると、画素の表示特性も変化する結果、表示パネルの表示品位に悪影響を及ぼすおそれがある。
【0013】
しかし、特許文献1に記載された液晶表示パネルでは、表示部内に形成された画素電極にもモニタ用電極が接続されている。そのため、特許文献1に記載された液晶表示パネルでは、モニタ用電極が接続された画素の表示特性が変化する結果、液晶表示パネルの表示品位を低下させるおそれがあるという問題があった。従って、表示画面上に画素欠陥がない場合の表示品位を考慮すれば、モニタ電極の接続された画素電極は、できるだけ少ない方が望ましい。
【0014】
本発明は、上記問題点に鑑み、できる限り少ない本数の電圧検出用配線を用いて、任意のソースバスラインに接続された画素電極の駆動電圧の検出を可能とする表示素子及び駆動電圧検出方法の提供を目的とする。
【0015】
【課題を解決するための手段】
上記課題を解決するために、本発明は、欠陥を有する画素など任意の画素の駆動電圧を検出する場合、駆動電圧を検出しようとする画素が接続されたソースバスラインと表示領域の外側に形成されたダミーソースバスラインを電気的に接続して、ダミーソースバスラインに接続されたダミー画素電極の電位を検出することにより、上記ソースバスラインの駆動電圧を間接的に検出できるように構成されている。
【0016】
具体的に本発明に係る表示素子は、ゲートバスラインとソースバスラインとの各交差点近傍に、半導体スイッチング素子と各半導体スイッチング素子に接続された画素電極とがマトリクス状に配置された表示領域を有する第1の基板と、上記第1の基板に対向する第2の基板とを備えた表示素子において、上記第1の基板の表示領域の外側には、上記ソースバスラインに平行なダミーソースバスラインと、上記ダミーソースバスラインに接続されており、上記各ソースバスラインに交差する電極接続用配線が形成されるとともに、上記ダミーソースバスラインとゲートバスラインの交差点近傍には、記ダミーソースバスラインに接続されたダミー半導体スイッチング素子と、上記ダミー半導体スイッチング素子に接続されたダミー画素電極と、上記ダミー画素電極に接続された電圧検出用配線が形成されている。
【0017】
本発明において、上記ダミーソースバスラインは、絶縁膜を介して上記電極接続用配線と交差するように形成されており、コンタクトホールを介して上記電極接続用配線と接続されていることが好ましい。
【0018】
本発明において、上記電極接続用配線は、上記ゲートバスラインと同一材料で、且つ、同一層上に形成することも可能である。
【0019】
本発明において、上記電極接続用配線は、上記第1の基板上であって上記第2の基板と対向しない領域に形成されていることが好ましい。
【0020】
また、本発明に係る駆動電圧検出方法は、ゲートバスラインとソースバスラインとの各交差点近傍に、半導体スイッチング素子と各半導体スイッチング素子に接続された画素電極とがマトリクス状に配置された表示領域を有する第1の基板と、上記第1の基板に対向する第2の基板とを備えた表示素子の駆動電圧検出方法において、上記第1の基板の表示領域の外側に形成されたダミーソースバスラインと、任意の画素が接続されたソースバスラインとを電気的に接続するステップと、上記ダミーソースバスラインにダミー半導体スイッチング素子を介して接続されたダミー画素電極の電位を、該ダミー画素電極に接続された電圧検出用配線から測定するステップを包含する。
【0021】
本発明において、上記第1の基板の表示領域の外側に形成されたダミーソースバスラインと任意の画素が接続されたソースバスラインとを電気的に接続するステップは、上記ダミーソースバスラインに接続されており上記表示領域の外側で各ソースバスラインに交差するように形成された電極接続用配線を介して実行することが好ましい。
【0022】
本発明において、上記電極接続用配線を介して上記電極接続用配線と任意の画素が接続されたソースバスラインとを接続するステップにおいて、上記任意の画素が接続されたソースバスラインと上記電極接続用配線との交差点にレーザー光を照射することにより、上記ソースバスラインと上記電極接続用配線を溶解させて電気的に接続することも可能である。
【0023】
【発明の実施の形態】
以下、図面に基づき本発明に係る発明の実施の形態について詳細に説明する。本実施形態に係る表示素子は、上記第1の基板に対応するアクティブマトリクス型のTFT基板と第2の基板に対応する対向基板との間に液晶層が形成されている液晶表示素子である。
【0024】
(実施形態1)
図1と図2を参照しながら、本実施形態に係る液晶表示装置の構造について説明する。図1は、液晶表示素子のTFT基板の平面図である。図2は、図1に示すTFT基板のA−A線断面図である。
【0025】
基板11には、複数本のゲートバスライン2と複数本のソースバスライン3とが格子状に交差するように形成されている。ゲートバスライン2とソースバスライン3の間には、絶縁層10が形成されている。ゲートバスライン2とソースバスライン3の各交差点近傍には、半導体スイッチング素子4と各半導体スイッチング素子4に接続された画素電極5がマトリクス状に形成されている。このようにゲートバスライン2、ソースバスライン3、半導体スイッチング素子4及び画素電極5が形成された領域がTFT基板の表示領域1に対応している。
【0026】
上記基板11の表示領域1の外側には、上記ソースバスライン3と平行にダミーソースバスライン8が形成されている。ダミーソースバスライン8は、上記ソースバスライン3と同一素材で、且つ、同一層状に形成されている。ダミーソースバスライン8は、表示領域1の外側で上記各ゲートバスライン2と上記絶縁層10を挟んで交差している。
【0027】
上記基板11の表示領域1の外側には、上記各ソースバスライン3と交差する電極接続用配線7が形成されている。電極接続用配線7は、上記ゲートバスライン2と同一層上に形成されており、上記絶縁層10を挟んで上記各ソースバスライン3と交差している。図2に示すように、ダミーソースバスライン8と電極接続用配線7は、絶縁層10を貫通して形成されたコンタクトホール50を介して、それぞれの一端部近傍で接続されている。
【0028】
本実施形態において、上記ダミーソースバスライン8と各ゲートバスライン2の交差点のうちいずれか1つの交差点近傍には、上記ダミーソースバスライン8に接続されたダミー半導体スイッチング素子20が形成されている。ダミー半導体スイッチング素子20は、上記表示領域内に形成された半導体スイッチング素子4と同等のスイッチング特性を有する。
【0029】
上記ダミー半導体スイッチング素子20には、ダミー画素電極21が接続されている。ダミー画素電極21には、電圧検出用配線6が接続されている。電圧検出用配線6は、適当な測定機器により電位を測定できるよう形成されている。 本実施形態では、表示領域1の画素電極5及びダミー画素電極21は対向電極40と対向している。ダミー画素電極21は、電圧検出用電極6が形成された状態で、上記表示領域内に形成された画素電極5と同等の負荷抵抗及び負荷容量を有することが好ましい。
【0030】
本実施形態では、ダミー半導体スイッチング素子20、ダミー画素電極21及び電圧検出用配線6をただ1つの交差点近傍に形成し、1本の電圧検出用配線6から表示領域内に形成されたすべての画素電極5の駆動電圧を検出することできるようにした。その結果、多数のダミー半導体スイッチング素子、ダミー画素電極あるいは電圧検出用配線を形成する必要がなくなり、製造コストの上昇を低減することができる。
【0031】
また、本実施形態では、画素電極5の電位を検出するために形成された構成要素、即ち、電極接続用配線7、ダミーソースバスライン8、ダミー半導体スイッチング素子20、ダミー画素電極21、及び電圧検出用配線6、これらすべてが表示領域1の外側に形成されている。これにより、液晶表示素子の表示領域内に形成された画素の表示特性に変化を来すことがない。従って、本実施形態に係る液晶表示素子によれば画面表示に悪影響を及ぼすことなく、任意の画素電極の電位を検出することができる。
【0032】
更に、本実施形態では、電極接続用配線7と各ゲートバスライン2が同一素材で、且つ、同一層上に形成されているため、ゲートバスライン2を形成する工程において電極接続用配線7を同時に形成することができ、製造工程上有利である。また、ダミーソースバスライン8は、上記ソースバスライン3と同一素材で、且つ、同一層状に形成されているため、ソースバスライン8を形成する工程においてダミーソースバスライン8を同時に形成することができ、製造工程上有利である。
【0033】
上記基板11上に形成される各種配線、各種半導体スイッチング素子、及び画素電極は、フォトリソグラフィ・エッチング法により形成することができる。
【0034】
次に、本実施形態に係る液晶表示素子において、表示領域1内に形成された画素電極5の駆動電圧検出方法について図3を参照しながら説明する。以下の説明では、表示画面に欠陥が生じた場合について説明するが、本実施形態に係る表示素子は、表示画面が正常に作動している場合であっても、他の任意の画素電極5の電位を検出することもできる。
【0035】
上記液晶表示素子の表示画面に輝点など表示欠陥が生じた場合、輝点を発生している画素の駆動電位を検出することによりその原因を解明することができる。尚、輝点とは、何らかの原因で表示領域内の画素電極5に駆動電圧が印加されないことにより当該画素の液晶分子が駆動せず、バックライト光が素通りするために発生する明るい点をいう。
【0036】
図3に示すように、まず、輝点を発生している画素(「欠陥画素」ともいう。)の半導体スイッチング素子4′が接続されているソースバスライン3′を特定する。このソースバスライン3′と上記電極接続用配線7との交差点Pにおいて、両者を電気的に接続する。上記電極接続用配線7と上記ダミーソースバスライン8は、予め電気的に接続されている。従って、欠陥画素の画素電極5′が接続されたソースバスライン3′と電極接続用配線7が接続されると、上記ソースバスライン3′、電極接続用配線7及び上記ダミーソースバスライン8の電位は、すべてソース駆動用集積回路30から該ソースバスライン3′に印加された駆動電位と等電位になる。
【0037】
正常状態においてダミー画素電極21は、ゲートバスライン2からゲート電位が印加されてはいるものの、ダミーソースバスライン8からソース信号の入力がないため作動していない。しかし、上記ソースバスライン3′と電極接続用配線7が接続されると、ソースバスライン駆動用集積回路30からダミーソースバスライン8へソース電位が印加されることになる。
【0038】
ダミー半導体スイッチング素子20及びダミー画素電極21は、ゲート電位及びソース電位が印加されることにより、表示領域1に形成された画素電極5と同様に駆動する。この状態で画面表示を全面黒表示にするなどして、すべてのゲート電位を等電位にする。上記ダミー画素電極21に接続された電圧検出用配線6の電位をマルチメーター(電圧計)やオシロスコープを用いて検出する。検出されたダミー画素電極21の電位は、上記欠陥画素の画素電極5′の電位とリアルタイムで等しい値を示している。このようにして、ダミー画素電極21の電位を測定することにより、欠陥画素の画素電極5′の電位を検出することができる。
【0039】
次に、図3には示されていない対向基板に形成された対向電極の電位を適当な方法で測定する。この対向電極の電位と上記画素電極5′の電位との電位差を求めることで画素電極5′に印加されている駆動電圧を検出することができる。検出された画素電極5′の駆動電圧と画素電極5′のに印加されるべき理論上の駆動電圧とを比較検討することにより、上記欠陥の原因がソース駆動用集積回路30、ゲート駆動用集積回路31又は欠陥画素の半導体スイッチング素子4′のいずれに存在するかを判定することができる。
【0040】
次に、上記電極接続用配線7と欠陥画素が接続されているソースバスライン3′を電気的に接続するステップにおいて適用される好適な接続方法を説明する。
【0041】
図2に示すように、電極接続用配線7と各ソースバスライン3は、絶縁層10を挟んで交差している。このように配置された電極接続用配線7とソースバスライン3を交差点で電気的に接続するために、種々の方法を適用することができる。その中で好適な方法は、レーザー光を使用する方法である。図面を参照しながらレーザー光を使用した接続方法について説明する。本実施形態では、レーザー光にNd−YAG(Nd:ネオジウム,Y:イットリウム,A:アルミニウム,G:ガーネット)レーザーが用いられるが、他のレーザー光を使用することも可能である。
【0042】
図8は、本実施形態において使用されるレーザー光照射装置の構成図である。本レーザー光照射装置60は、YAGレーザー発振器、ハーフミラー、スリット、集光レンズ、CCDカメラ、モニタ、モニタ用インターフェースなどから構成されている。上記配線を接続するために、バックライトを備えたステージ上に上記TFT基板を固定する。図9に示すようにモニタには、TFT基板に形成されたソースバスライン3や電極接続用配線7が映し出される。光源からは、エリアマーカー投射光線が出力される。エリアマーカー投射光線は、ハーフミラー及ぶ集光レンズを通して、TFT基板上にエリアマーカー13を映し出す。操作者は、モニタの映像を見ながらエリアマーカー内に接続すべき交差点が重なるように上記ステージを移動させる。操作者は、接続すべき交差点とエリアマーカーが重なると、照射スイッチを操作してYAGレーザー光を発射する。図6に示すように、レーザー光照射装置60から交差点に照射されたYAGレーザー光は、ソースバスライン3、絶縁層10及び電極接続用配線7を溶融する。図7に示すように、レーザー光により溶融した金属12は、ソースバスライン3と電極接続用配線7を電気的に接続する。
【0043】
本実施形態に係るレーザー光を使用した接続方法によれば、他の配線を傷つけることなく目的の配線のみを確実に接続することができる。
【0044】
本実施形態に係るレーザー光を使用した接続方法を用いる場合、上記電極接続用配線7は、上記第1の基板上であって上記第2の基板と対向しない領域に形成されていることが望ましい。これは、電極接続用配線7が第2の基板と対向している領域に形成されていると、上記レーザー光を第2の基板を通してレーザー光を照射しなければならない。そのため、照射されたレーザー光が第2の基板によって、遮蔽され若しくは減衰してしまい配線の接続が不十分となるおそれがあるからである。
【0045】
(実施形態2)
図4は、実施形態2のTFT基板の平面図である。本実施形態のTFT基板は、各ゲートバスライン2ごとにダミー半導体スイッチング素子20、ダミー画素電極21及び電圧検出用配線6が接続されている点で、実施形態1と異なる。
【0046】
即ち、本実施形態では、基板の表示領域1の外側に、上記ソースバスライン3と平行にダミーソースバスライン8が形成されている。ダミーソースバスライン8は、ソースバスライン3と同一素材で、且つ、同一層状に形成されている。ダミーソースバスライン8は、表示領域1の外側で上記各ゲートバスライン2と上記絶縁層10を挟んで交差している。
【0047】
上記基板の表示領域1の外側には、上記各ソースバスライン3と交差する電極接続用配線7が形成されている。電極接続用配線7は、上記ゲートバスライン2と同一層上に形成されており、上記絶縁層10を挟んで上記各ソースバスライン3と交差している。ダミーソースバスライン8と電極接続用配線7は、絶縁層10を貫通して形成されたコンタクトホール50を介して、それぞれの一端部近傍で接続されている。
【0048】
本実施形態において、上記ダミーソースバスライン8とすべてのゲートバスライン2の交差点近傍には、上記ダミーソースバスライン8に接続されたダミー半導体スイッチング素子20が形成されている。各ダミー半導体スイッチング素子20には、それぞれダミー画素電極21が接続されている。また、各ダミー画素電極21には、それぞれ電圧検出用配線6が接続されている。電圧検出用配線6は、適当な測定機器により電位を測定できるよう形成されている。
【0049】
本実施形態において、表示領域1の外側にダミー画素ライン9が形成される。表示領域1及びダミー画素ライン9に形成された各画素電極は、対向電極40と対向している。
【0050】
各ダミー画素電極21は、電圧検出用電極6が形成された状態で、上記表示領域内に形成された画素電極5と同等の負荷抵抗及び負荷容量を有することが好ましい。
【0051】
本実施形態では、各ゲートバスライン2に対応させてダミー半導体スイッチング素子20、ダミー画素電極21及び電圧検出用配線6を配置してダミー画素ライン9を形成し、上記実施形態1と同様、各電圧検出用配線6から表示領域内に形成されたすべての画素電極5の駆動電圧を検出することできるようにした。その結果、従来、すべてのソースバスライン及びゲートバスラインに対応させて、多数のダミー半導体スイッチング素子、ダミー画素電極あるいは電圧検出用配線を形成する必要がなくなり、製造コストの上昇を低減することができる。
【0052】
次に、本実施形態に係る液晶表示素子において、表示領域1内に形成された画素電極5の駆動電圧検出方法について図5を参照しながら説明する。以下の説明では、表示画面に欠陥が生じた場合について説明するが、表示画面が正常に作動している場合であっても、他の任意の画素電極5の電位を検出することもできる。
【0053】
例えば、上記液晶表示素子の表示画面に輝点など表示欠陥が生じた場合、輝点を発生している画素の駆動電位を検出することによりその原因を解明することができる。
【0054】
図5に示す、輝点を発生している欠陥画素の半導体スイッチング素子4′が接続されているソースバスライン3′及びゲートバスライン2′を特定する。このソースバスライン3′と上記電極接続用配線7との交差点Pにおいて、両者を電気的に接続する。上記の通り、電極接続用配線7と上記ダミーソースバスライン8は電気的に接続されている。従って、欠陥画素の画素電極5′が接続されたソースバスライン3′と電極接続用配線7′が接続されると、上記ソースバスライン3′、電極接続用配線7及び上記ダミーソースバスライン8は、すべてソース駆動用集積回路30から該ソースバスライン3′に印加された駆動電位と等しい電位になる。
【0055】
欠陥画素の半導体スイッチング素子4′が接続されたゲートバスライン2′に対応するダミー画素電極21′を特定する。該ダミー画素電極21′のダミー半導体スイッチング素子20′は、欠陥画素と同じゲートバスライン2′に接続されている。従って、欠陥画素の画素電極5′と上記ダミー画素電極21′には、ゲート駆動用集積回路31から該ゲートバスライン2′に印加されたゲート電位と等しい電位が印加されている。
【0056】
このように、ダミー半導体スイッチング素子20′及びダミー画素電極21′は、欠陥画素と等しいゲート電位及びソース電位が印加され、欠陥画素の画素電極5′と同様に駆動する。上記ダミー画素電極21に接続された電圧検出用配線6の電位をマルチメーター(電圧計)やオシロスコープを用いて検出する。検出されたダミー画素電極21の電位は、上記欠陥画素の画素電極5′の電位とリアルタイムで等しい値を示している。
【0057】
次に、対向基板に形成された対向電極の電位を適当な方法で測定する。この対向電極の電位と上記画素電極5′の電位との電位差を求めることで画素電極5′に印加されている駆動電圧を検出することができる。検出された画素電極5′の駆動電圧と画素電極5′のに印加されるべき理論上の駆動電圧とを比較検討することにより、上記欠陥の原因がソース駆動用集積回路30、ゲート駆動用集積回路31又は欠陥画素の半導体スイッチング素子4′のいずれに存在するかを判定することができる。
【0058】
また、本実施形態では、各ゲートバスライン2ごとにそれぞれ形成された電圧検出用配線6が形成されている。そのため、欠陥画素が接続されたゲートバスライン2′に対応する電圧検出用配線6′を用いて、欠陥画素の駆動電圧を検出することにより、全画面を黒表示にするなどゲート電位を等電位にすることなく、リアルタイムでソースバスライン3′の印加電位を検出することができる。
【0059】
【発明の効果】
以上のように、本発明に係る表示素子において、その表示領域の外側に、ダミーソースバスライン、ダミー半導体スイッチング素子、ダミー画素電極、及び電圧検出用配線を配したことにより、画素電極の電圧検出が不必要なときには画面表示に影響を与えないことを可能とした。
【0060】
また、本発明に係る表示装置において、電極接続用配線を配置したことにより、任意のソースバスラインの信号を少なくとも1本の電圧検出用配線から検出することができる。従って、表示素子の表示部を分解することなく、数少ない電圧検出用配線を用いて表示領域内に形成されたすべての画素電極の駆動電圧を容易に検出することができる。
【図面の簡単な説明】
【図1】実施形態に係る液晶表示素子のTFT基板の平面図である。
【図2】図1におけるA−A線断面図である。
【図3】実施形態に係る駆動電圧測定方法を説明する図である。
【図4】他の実施形態に係る液晶表示素子のTFT基板の平面図である。
【図5】他の実施形態に係る駆動電圧測定方法を説明する図である。
【図6】実施形態に係るレーザー光による配線の接続方法を示す図である。
【図7】実施形態に係るレーザー光によって接続された配線の状態を示す断面図である。
【図8】実施形態に係るレーザー光照射装置の構成図である。
【図9】実施形態に係るレーザー交渉者装置のモニタ表示の概略図である。
【図10】従来の液晶表示素子のTFT基板の配線図である。
【図11】従来の液晶表示素子のTFT基板の配線図である。
【符号の説明】
1 表示領域
2 ゲートバスライン
3 ソースバスライン
4 半導体スイッチング素子
5 画素電極
6 電圧検出用配線
7 電極接続用配線
8 ダミーソースバスライン
20 ダミー半導体スイッチング素子
21 ダミー画素電極
30 ソース駆動用集積回路
31 ゲート駆動用集積回路
Claims (7)
- ゲートバスラインとソースバスラインとの各交差点近傍に、半導体スイッチング素子と各半導体スイッチング素子に接続された画素電極とがマトリクス状に配置された表示領域を有する第1の基板と、上記第1の基板に対向する第2の基板とを備えた表示素子において、
上記第1の基板の表示領域の外側には、
上記ソースバスラインに平行なダミーソースバスラインと、
上記ダミーソースラインに接続されており上記各ソースバスラインに交差する電極接続用配線が形成されているとともに、
上記ダミーソースバスラインとゲートバスラインの交差点近傍には、
上記ダミーソースバスラインに接続されたダミー半導体スイッチング素子と、
上記ダミー半導体スイッチング素子に接続されたダミー画素電極と、
上記ダミー画素電極に接続された電圧検出用配線が形成されている表示素子。 - 上記ダミーソースバスラインは、絶縁膜を介して上記電極接続用配線と交差するように形成されており、コンタクトホールを介して上記電極接続用配線と接続されている請求項1に記載の表示素子。
- 上記電極接続用配線は、上記ゲートバスラインと同一材料で、且つ、同一層上に形成されている請求項1又は2に記載の表示素子。
- 上記電極接続用配線は、上記第1の基板上であって上記第2の基板と対向しない領域に形成されている請求項1乃至3のいずれか1項に記載の表示素子。
- ゲートバスラインとソースバスラインとの各交差点近傍に、半導体スイッチング素子と各半導体スイッチング素子に接続された画素電極とがマトリクス状に配置された表示領域を有する第1の基板と、上記第1の基板に対向する第2の基板とを備えた表示素子の駆動電圧検出方法において、
上記第1の基板の表示領域の外側に形成されたダミーソースバスラインと、任意の画素が接続されたソースバスラインとを電気的に接続するステップと、
上記ダミーソースバスラインにダミー半導体スイッチング素子を介して接続されたダミー画素電極の電位を、該ダミー画素電極に接続された電圧検出用配線から測定するステップを包含する、表示素子の駆動電圧検出方法。 - 上記第1の基板の表示領域の外側に形成されたダミーソースバスラインと、任意の画素が接続されたソースバスラインとを電気的に接続するステップは、
上記ダミーソースバスラインに接続されており上記表示領域の外側で各ソースバスラインに交差するように形成された電極接続用配線を介して実行される、請求項5に記載の表示素子の駆動電圧検出方法。 - 上記電極接続用配線を介して上記ダミーソースバスラインと任意の画素が接続されたソースバスラインとを接続するステップにおいて、
上記任意の画素が接続されたソースバスラインと上記電極接続用配線との交差点にレーザー光を照射することにより、上記ソースバスラインと上記電極接続用配線を溶解させて電気的に接続する、請求項6に記載の表示素子の駆動電圧検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003006938A JP2004219706A (ja) | 2003-01-15 | 2003-01-15 | 表示素子及び表示素子の駆動電圧検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003006938A JP2004219706A (ja) | 2003-01-15 | 2003-01-15 | 表示素子及び表示素子の駆動電圧検出方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004219706A true JP2004219706A (ja) | 2004-08-05 |
Family
ID=32897173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003006938A Pending JP2004219706A (ja) | 2003-01-15 | 2003-01-15 | 表示素子及び表示素子の駆動電圧検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004219706A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006126721A (ja) * | 2004-11-01 | 2006-05-18 | Nikon Corp | 液晶光学素子アレイおよび液晶装置 |
CN100421145C (zh) * | 2004-08-30 | 2008-09-24 | 三星Sdi株式会社 | 发光显示器及构造该发光显示器的方法 |
JP2008304892A (ja) * | 2007-05-07 | 2008-12-18 | Future Vision:Kk | 液晶表示装置およびその製造方法 |
WO2010029793A1 (ja) * | 2008-09-12 | 2010-03-18 | シャープ株式会社 | アクティブマトリクス基板、表示パネル、および表示装置 |
JP2010243643A (ja) * | 2009-04-02 | 2010-10-28 | Seiko Epson Corp | 表示装置、および検査装置 |
WO2014176905A1 (zh) * | 2013-04-28 | 2014-11-06 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
CN108121119A (zh) * | 2016-11-29 | 2018-06-05 | 乐金显示有限公司 | 液晶显示器 |
-
2003
- 2003-01-15 JP JP2003006938A patent/JP2004219706A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100421145C (zh) * | 2004-08-30 | 2008-09-24 | 三星Sdi株式会社 | 发光显示器及构造该发光显示器的方法 |
JP2006126721A (ja) * | 2004-11-01 | 2006-05-18 | Nikon Corp | 液晶光学素子アレイおよび液晶装置 |
JP4687073B2 (ja) * | 2004-11-01 | 2011-05-25 | 株式会社ニコン | 液晶光学素子アレイおよび液晶装置 |
JP2008304892A (ja) * | 2007-05-07 | 2008-12-18 | Future Vision:Kk | 液晶表示装置およびその製造方法 |
WO2010029793A1 (ja) * | 2008-09-12 | 2010-03-18 | シャープ株式会社 | アクティブマトリクス基板、表示パネル、および表示装置 |
CN102124403A (zh) * | 2008-09-12 | 2011-07-13 | 夏普株式会社 | 有源矩阵基板、显示面板、和显示装置 |
JP5189169B2 (ja) * | 2008-09-12 | 2013-04-24 | シャープ株式会社 | アクティブマトリクス基板、表示パネル、および表示装置 |
JP2010243643A (ja) * | 2009-04-02 | 2010-10-28 | Seiko Epson Corp | 表示装置、および検査装置 |
WO2014176905A1 (zh) * | 2013-04-28 | 2014-11-06 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
US10170380B2 (en) | 2013-04-28 | 2019-01-01 | Boe Technology Group Co., Ltd. | Array substrate and display device |
CN108121119A (zh) * | 2016-11-29 | 2018-06-05 | 乐金显示有限公司 | 液晶显示器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3667548B2 (ja) | アクティブマトリクス型液晶表示パネル及びその検査方法 | |
US8345211B2 (en) | Display apparatus and manufacturing method therefor, and active matrix substrate | |
JP3251474B2 (ja) | アクティブマトリクス基板 | |
JPH06110069A (ja) | 電子部品の欠陥修復方法および欠陥修復装置 | |
KR100528697B1 (ko) | 액정표시장치의 검사방법 및 장치 | |
KR101187200B1 (ko) | 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치 | |
TWI409559B (zh) | 液晶顯示面板 | |
KR100576629B1 (ko) | 액정표시장치의 tft어레이 기판 및 그 검사방법 | |
JP2004219706A (ja) | 表示素子及び表示素子の駆動電圧検出方法 | |
JPH05341246A (ja) | マトリクス型表示素子の製造方法 | |
JP4772196B2 (ja) | 液晶表示装置及び画面表示応用装置 | |
JP4516244B2 (ja) | アクティブマトリクス型液晶表示装置用基板及びそれを備えた液晶表示装置 | |
JPH11352505A (ja) | 液晶表示装置 | |
JP4515659B2 (ja) | 液晶表示パネル | |
KR20070033699A (ko) | 박막트랜지스터 기판 및 그 검사와 수리방법 | |
JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
KR101192072B1 (ko) | 액정표시장치 | |
KR101165463B1 (ko) | 액정표시장치 및 그 스위칭소자 리페어방법 | |
JP3347666B2 (ja) | 液晶表示パネルの製造方法 | |
JP2001264788A (ja) | 配線電極の接続方法、液晶表示装置用基板の製造方法と液晶表示装置用基板の欠陥修正方法、および液晶表示装置の製造方法、並びにそれに用いる加工装置 | |
JP3010712B2 (ja) | アクティブマトリクス基板の欠陥修復方法 | |
KR20060029102A (ko) | 액정표시패널 및 그 제조방법 | |
JP4160173B2 (ja) | 平面表示装置のシミュレーション方法、シミュレーション装置、検査方法、および検査装置 | |
US20240087492A1 (en) | Display substrate, test method for the same and display device | |
JPH10104647A (ja) | 液晶表示装置 |