WO2010109744A1 - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
WO2010109744A1
WO2010109744A1 PCT/JP2010/000352 JP2010000352W WO2010109744A1 WO 2010109744 A1 WO2010109744 A1 WO 2010109744A1 JP 2010000352 W JP2010000352 W JP 2010000352W WO 2010109744 A1 WO2010109744 A1 WO 2010109744A1
Authority
WO
WIPO (PCT)
Prior art keywords
solid
state imaging
imaging device
pixels
overflow drain
Prior art date
Application number
PCT/JP2010/000352
Other languages
English (en)
French (fr)
Inventor
横山晴久
酒匂宏
山下一博
安平光雄
広藤裕一
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2010109744A1 publication Critical patent/WO2010109744A1/ja
Priority to US13/238,537 priority Critical patent/US8395194B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Definitions

  • the present invention relates to a solid-state image sensor, and more particularly to a back-illuminated MOS solid-state image sensor.
  • FIGS. 10A and 10B show an overflow drain structure employed in a back-illuminated MOS solid-state imaging device.
  • FIG. 10A is a cross-sectional view showing an example of a pixel structure of a conventional back-illuminated MOS solid-state imaging device 10.
  • the solid-state imaging device 10 includes an n-type photoelectric conversion unit (photodiode) 21 and an element isolation region (not shown) formed inside a p-type semiconductor substrate 30.
  • the solid-state imaging device 10 includes a gate oxide film (not shown) of MOS transistors, gate electrodes 31 and 32, contacts (not shown), formed on the second main surface 16 (surface) of the semiconductor substrate 30. And a wiring layer 40. Further, the solid-state imaging device 10 includes a color filter 64 and an on-chip lens 65 formed on the first main surface 15 (back surface) of the semiconductor substrate 30.
  • FIG. 10B is a cross-sectional view mainly showing a main part structure inside the semiconductor substrate 30 in the cross section of the pixel shown in FIG. 10A.
  • the semiconductor substrate 30 has an n-type floating diffusion region 33 for converting the charge read from the n-type photodiode 21 into a voltage, and when excess charge is accumulated in the photodiode 21.
  • An overflow barrier region 36 serving as a passage for discharging excess charges to the floating diffusion region 33 is formed.
  • the overflow barrier region 36 is designed to have a higher potential than the surrounding p-type region (semiconductor substrate 30).
  • the floating diffusion region 33 is connected to the transfer transistor 22 and a reset transistor that discharges the charge in the floating diffusion region 33.
  • the solid-state imaging device 10 discharges the electric charge to the power supply by turning on the reset transistor (conducting state) after converting the electric charge into a voltage (after the reading operation).
  • the excessive charge accumulated excessively is discharged from the overflow barrier region 36 through the floating diffusion region 33 by keeping the reset transistor in a conductive state except during charge reading. . Thereby, excessive charges do not leak into the photodiodes 21 of other pixels.
  • the reset transistor needs to be turned off during the read operation, so that the overflow drain operation for discharging the excessive charge of the photodiode generated by the strong incident light is interrupted. For this reason, the conventional solid-state imaging device cannot absorb excess charges when strong light is incident upon reading. As a result, the conventional solid-state imaging device has a problem that it is difficult to suppress blooming due to leakage of charges to adjacent pixels or the like.
  • an object of the present invention is to provide a solid-state imaging device capable of suppressing blooming.
  • a solid-state imaging device is a MOS solid-state imaging device having a plurality of pixels arranged in a matrix, and is included in a semiconductor substrate, each of the pixels, and A photoelectric conversion unit that is formed on the semiconductor substrate and converts light incident from the first main surface of the semiconductor substrate into a signal charge, and is included in each of the pixels and opposite to the first main surface of the semiconductor substrate A transfer transistor formed on the second main surface on the side and transferring a signal charge converted by the photoelectric conversion unit; and at least a part on a boundary of a plurality of pixels on the first main surface of the semiconductor substrate A conductive first light-shielding film to be formed; an overflow drain region electrically connected to the first light-shielding film; formed on the first main surface of the semiconductor substrate; And a overflow barrier region formed between the photoelectric conversion unit.
  • the solid-state imaging device according to the present invention has a dedicated overflow drain structure.
  • the solid-state imaging device according to the present invention can always discharge excess charges regardless of when charges are read from the pixels and when charges are accumulated.
  • the solid-state imaging device according to the present invention can always suppress blooming regardless of the operating state.
  • an overflow drain structure is formed on the first main surface side of the semiconductor substrate. Therefore, a dedicated overflow drain structure can be formed without increasing the area.
  • the light shielding film is used as a wiring for supplying a voltage to the overflow drain structure.
  • the overflow drain region may be formed in at least a part on a boundary between the plurality of pixels, and the first light shielding film may cover an upper portion of the overflow drain region.
  • the overflow drain structure is formed under the light shielding film. Therefore, a dedicated overflow drain structure can be formed without increasing the area.
  • first light-shielding film may be plural, and the plurality of first light-shielding films may be formed linearly along the boundary for each of the plurality of pixels in the column direction boundary or the row direction boundary. Good.
  • the opening formed in the light shielding film can be enlarged, the sensitivity of the solid-state imaging device according to the present invention can be improved.
  • the first light shielding film may be formed in a lattice shape on a boundary between the plurality of pixels.
  • the solid-state imaging device can improve the effect of preventing color mixing in adjacent pixels.
  • the overflow drain region has a plurality, and each overflow drain region is formed on a lattice point where a boundary line between two pixels adjacent in the row direction intersects with a boundary line between two pixels adjacent in the column direction. May be.
  • each overflow drain region may be formed on either the column direction boundary or the row direction boundary of the plurality of pixels.
  • each overflow drain region may be formed in a straight line so as to cover the column direction or row direction boundaries of the plurality of pixels.
  • the overflow drain region may be formed in a lattice shape so as to cover the boundary in the column direction and row direction of the plurality of pixels.
  • the potential barrier in the overflow barrier region may be lower than the potential barrier under the gate electrode of the transfer transistor when the transfer transistor is shut off.
  • the solid-state imaging device further includes a conductive second light-shielding film formed on at least a part of the boundary of the plurality of pixels on the first main surface of the semiconductor substrate, and the semiconductor substrate.
  • a substrate contact region formed on the first main surface and electrically connected to the second light shielding film may be provided.
  • the solid-state imaging device according to the present invention can fix the potential of the semiconductor substrate to, for example, 0 V, an image with less noise can be obtained.
  • the substrate contact region may be formed on a boundary of the plurality of pixels, and the second light shielding film may cover the substrate contact region.
  • the substrate contact region is formed under the light shielding film. Therefore, the substrate contact region can be formed without increasing the area.
  • the first light-shielding film and the second light-shielding film are plural, and the plurality of first light-shielding films and the plurality of second light-shielding films are provided for each column or row of the plurality of pixels.
  • the plurality of first light shielding films and the plurality of second light shielding films may be alternately arranged in a column or row direction of the plurality of pixels.
  • the solid-state imaging device further supplies a first potential lower than the potential of the semiconductor substrate to the second light-shielding film when reading out the signal charges accumulated in the photoelectric conversion unit through the transfer transistor. You may provide a drive part.
  • the solid-state imaging device can suppress the afterimage phenomenon that occurs when the charge in the photoelectric conversion unit cannot be completely read out.
  • the solid-state imaging device further discharges charges accumulated in the photoelectric conversion unit by applying a first voltage to the first light shielding film before the exposure period, and during the exposure period, A second driving unit that accumulates charges in the photoelectric conversion unit by applying a second voltage lower than the first voltage to the first light shielding film may be provided.
  • the present invention can be realized as a semiconductor integrated circuit (LSI) including such a solid-state image sensor or as a camera including such a solid-state image sensor.
  • LSI semiconductor integrated circuit
  • the present invention can provide a solid-state imaging device capable of suppressing blooming.
  • FIG. 1 is a block diagram of a solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 2 is a cross-sectional view of the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 3 is a diagram showing a potential distribution in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 4A is a plan view showing an arrangement example of a light shielding film in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 4B is a plan view showing an arrangement example of the light shielding films in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 1 is a block diagram of a solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 2 is a cross-sectional view of the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 3 is a diagram showing a potential distribution in the solid-
  • FIG. 5A is a plan view showing an arrangement example of overflow drain regions in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 5B is a plan view showing an arrangement example of the overflow drain region in the solid-state imaging element according to Embodiment 1 of the present invention.
  • FIG. 5C is a plan view showing an arrangement example of the overflow drain region in the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 6A is a cross-sectional view in the process of manufacturing the solid-state imaging device according to Embodiment 1 of the present invention.
  • FIG. 6B is a cross-sectional view in the process of manufacturing the solid-state imaging element according to Embodiment 1 of the present invention.
  • FIG. 6C is a cross-sectional view in the process of manufacturing the solid-state imaging element according to Embodiment 1 of the present invention.
  • FIG. 6D is a cross-sectional view in the manufacturing process of the solid-state imaging element according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view of the solid-state imaging device according to Embodiment 2 of the present invention.
  • FIG. 8 is a plan view showing an arrangement example of the overflow drain region in the solid-state imaging device according to the second embodiment of the present invention.
  • FIG. 9 is a plan view showing an arrangement example of the light shielding films in the solid-state imaging device according to Embodiment 2 of the present invention.
  • FIG. 10A is a cross-sectional view of a conventional solid-state imaging device.
  • FIG. 10B is a cross-sectional view of a conventional solid-state imaging device.
  • Embodiment 1 of the present invention an example of the structure of a back-illuminated MOS solid-state imaging device 100 will be described.
  • the solid-state imaging device 100 according to Embodiment 1 of the present invention forms a dedicated overflow drain structure on the back surface of the substrate. Thereby, the solid-state imaging device 100 according to Embodiment 1 of the present invention can suppress blooming while suppressing an increase in area. Further, the solid-state imaging device 100 uses a light shielding film for wiring that supplies a voltage to the overflow drain structure. Thereby, the solid-state image sensor 100 can further suppress an area increase.
  • FIG. 1 is a block diagram showing a schematic configuration of a solid-state imaging device 100 according to Embodiment 1 of the present invention.
  • the solid-state imaging device 100 illustrated in FIG. 1 includes an imaging region 101, a vertical scanning unit 102, a horizontal scanning unit 103, and a driving unit 104.
  • the solid-state imaging device 100 illustrated in FIG. 1 includes an imaging region 101, a vertical scanning unit 102, a horizontal scanning unit 103, and a driving unit 104.
  • the imaging area 101 includes a plurality of pixels arranged in a matrix and each converting incident light into an electrical signal.
  • the vertical scanning unit 102 sequentially selects a plurality of pixel rows in the imaging region 101.
  • the horizontal scanning unit 103 sequentially selects a plurality of pixel rows in the imaging region 101. Further, the horizontal scanning unit 103 outputs an electrical signal converted by a pixel located in a row selected by the vertical scanning unit 102 and a column selected by the horizontal scanning unit 103.
  • the drive unit 104 will be described later.
  • FIG. 2 is a cross-sectional view of the main part of the pixel of the solid-state imaging device 100 according to Embodiment 1 of the present invention.
  • FIG. 2 shows two adjacent unit pixels.
  • the solid-state image sensor 100 shown in FIG. 2 is a MOS solid-state image sensor.
  • the solid-state imaging device 100 is accumulated in the semiconductor substrate 130 (p-type silicon substrate), the photodiode 121 (photoelectric conversion unit), the wiring layer 140 including the interlayer insulating film 141 and the metal wiring 142, and the photodiode 121.
  • a transfer transistor 131 that reads out photocharge, a floating diffusion region 133, an overflow drain region 134, an overflow barrier region 136, a contact hole 151, an insulating film 161, a light shielding film 162, a protective film 163, and a color filter 164 And an on-chip lens 165.
  • each of the plurality of pixels included in the solid-state imaging device 100 includes a photodiode 121 and a transfer transistor 131.
  • each pixel of the solid-state imaging device 100 may include an amplification transistor, a reset transistor, an address transistor, and the like.
  • the amplification transistor outputs a voltage corresponding to the amount of charge in the floating diffusion region 133.
  • the reset transistor is a transistor for resetting the charge in the floating diffusion region 133.
  • the address transistor is a transistor for selecting whether or not to drive the amplification transistor.
  • the semiconductor substrate 130 is, for example, a p-type silicon epitaxial substrate.
  • the thickness of the semiconductor substrate 130 depends on the specifications of the solid-state image sensor, but is 4 to 6 ⁇ m in the case of a solid-state image sensor for visible light, and about 6 to 10 ⁇ m in the case of a solid-state image sensor for near infrared rays.
  • the impurity concentration of the semiconductor substrate 130 is, for example, about 2 ⁇ 10 15 cm ⁇ 3 .
  • the photodiode 121 is an n-type region formed by ion implantation of As or P into the semiconductor substrate 130.
  • the n-type impurity concentration of the photodiode 121 is, for example, about 1 ⁇ 10 15 cm ⁇ 3 to 2 ⁇ 10 16 cm ⁇ 3 .
  • the photodiode 121 photoelectrically converts incident light L incident from the first main surface of the semiconductor substrate 130 into signal charges, and accumulates the signal charges that have been photoelectrically converted.
  • the transfer transistor 131 and the wiring layer 140 are formed on the surface (second main surface) opposite to the surface (first main surface) on which the light L is incident on the semiconductor substrate 130.
  • the transfer transistor 131 includes a gate insulating film and a gate electrode.
  • the gate insulating film and the gate electrode are formed on the second main surface of the semiconductor substrate 130.
  • the gate insulating film is, for example, a silicon oxide film
  • the gate electrode is formed of, for example, polycrystalline silicon.
  • the transfer transistor 131 transfers the signal charge converted by the photodiode 121 to the floating diffusion region 133.
  • the above-described amplification transistor, reset transistor, address transistor, and the like are arranged in the imaging region 101 on the second main surface of the semiconductor substrate 130. Also, in the region other than the imaging region 101 on the second main surface of the semiconductor substrate 130, elements such as transistors constituting the vertical scanning unit 102 and the horizontal scanning unit 103 are formed.
  • the wiring layer 140 is formed on the second main surface of the semiconductor substrate 130 and includes an interlayer insulating film 141 and a metal wiring 142 embedded in the interlayer insulating film 141.
  • n-type floating diffusion region 133 a transfer transistor 131, and n-type drain regions and n-type source regions of other transistors are formed on the surface of the semiconductor substrate 130 on the second main surface side.
  • an n-type overflow drain region 134 On the first main surface side of the semiconductor substrate 130, an n-type overflow drain region 134, an overflow barrier region 136, a contact hole 151, an insulating film 161, a light shielding film 162, a protective film 163, and a color filter 164 and an on-chip lens 165 are formed.
  • the insulating film 161 is formed on the first main surface of the semiconductor substrate 130, that is, on the light incident surface of the semiconductor substrate 130.
  • This insulating film 161 is, for example, a silicon oxide film.
  • the light shielding film 162 is formed on the insulating film 161 and has conductivity.
  • the light shielding film 162 is formed of tungsten, aluminum, or copper.
  • the light shielding film 162 has an opening formed so that light can enter the photodiode 121. In other words, the light shielding film 162 is formed only on at least part of the boundary between the plurality of pixels.
  • the protective film 163 is formed on the insulating film 161 so as to cover the light shielding film 162.
  • This protective film 163 is, for example, a silicon nitride film.
  • the color filter 164 is formed on the protective film 163 and transmits only light in a predetermined wavelength band.
  • the on-chip lens 165 is formed on the color filter 164 and condenses the incident light L on the photodiode 121.
  • the overflow drain structure of the present invention is formed on the first main surface side of the semiconductor substrate 130.
  • the overflow drain structure is formed in the boundary region between two adjacent pixels.
  • This overflow drain structure includes an overflow barrier region 136 and an n-type overflow drain region 134.
  • the overflow drain region 134 is an n-type diffusion region formed on the surface of the semiconductor substrate 130 on the first main surface side.
  • the overflow drain region 134 is formed under the light shielding film 162. In other words, the light shielding film 162 covers the overflow drain region 134.
  • the overflow drain region 134 is electrically connected to the light shielding film 162.
  • the overflow barrier region 136 is a p-type region that is formed between the overflow drain region 134 and the photodiode 121 of each pixel and forms a predetermined potential barrier between the overflow drain region 134 and the photodiode 121.
  • the contact hole 151 electrically connects the overflow drain region 134 and the light shielding film 162.
  • the driving unit 104 shown in FIG. 1 applies a desired voltage to the light shielding film 162.
  • the drive unit 104 is, for example, an external power source that applies a constant voltage to the light shielding film 162.
  • the drive unit 104 may be an external input terminal and wiring that supply a voltage (for example, a power supply voltage) input from the outside of the solid-state imaging device 100 to the light shielding film 162, or a power supply voltage or the like is used.
  • a voltage source that generates a predetermined voltage may be used.
  • the driving unit 104 may have a function of changing the voltage supplied to the light shielding film 162 with time.
  • the potential of the overflow drain region 134 can be controlled by applying a desired voltage from the driving unit 104 to the conductive light shielding film 162.
  • the potential of the overflow barrier region 136 between the photodiode 121 and the overflow drain region 134 can be controlled by applying a positive voltage to the overflow drain region 134 with respect to the semiconductor substrate 130. Thereby, excess charges accumulated in the photodiode 121 can be discharged to the external power source.
  • FIG. 3 is a diagram showing the potential distribution of the overflow drain region 134, the overflow barrier region 136, the photodiode 121, the gate of the transfer transistor 131, and the floating diffusion region 133 (FD).
  • FIG. 3 shows a case where the transfer transistor 131 is off (non-conducting) and a predetermined voltage (for example, power supply voltage) is applied to the overflow drain region 134.
  • the power supply voltage is applied to the overflow drain region 134 here, it may be a voltage higher than the voltage (for example, 0 V) of the semiconductor substrate 130, and a voltage higher than or lower than the power supply voltage may be applied. Good. That is, it is only necessary that the potential barrier of the overflow barrier region 136 is lower than the potential barrier under the gate of the transfer transistor 131 when it is off.
  • the potential barrier of the overflow barrier region 136 may be made lower than the potential barrier of the other path.
  • a source region or a drain region of another transistor in the same pixel, a photodiode 121 of a neighboring pixel, a floating diffusion region 133, a source / drain region of a transistor, or the like is assumed.
  • the potential is positive in the downward direction.
  • a high potential barrier means a low potential.
  • planar structure of the solid-state imaging device 100 will be described with reference to FIGS. 4A, 4B, 5A, 5B, and 5C.
  • FIG. 4A and 4B are plan views showing a layout example of a part of the imaging region 101, mainly the light shielding film 162.
  • FIG. 4A and 4B are plan views showing a layout example of a part of the imaging region 101, mainly the light shielding film 162.
  • each light shielding film 162 is formed in a straight line shape along the column direction (vertical direction in FIG. 4A) on the boundary of the pixels indicated by the broken line.
  • the plurality of light shielding films 162 are connected to, for example, a power supply voltage line outside the imaging region 101.
  • a contact hole 151 connected to the overflow drain region 134 is formed on the lower surface of the plurality of light shielding films 162.
  • the light shielding film 162 may be arranged in a straight line along the row direction on the boundary of the pixels indicated by the broken line.
  • the light shielding film 162 may be arranged in a grid pattern on the boundary of the pixels indicated by the broken lines. Further, the lattice-shaped light shielding film 162 is connected to, for example, a power supply voltage line outside the imaging region 101.
  • the light shielding property is improved by forming the light shielding film 162 in a lattice shape. Thereby, the effect which prevents the color mixture in an adjacent pixel can be improved.
  • the sensitivity of the solid-state imaging device 100 can be improved.
  • the sensitivity of the solid-state imaging device 100 is increased without increasing the occurrence of color mixing by forming the light shielding film 162 in a straight line as shown in FIG. 4A. Can be improved.
  • FIG. 5A to 5C are plan views showing an example of the position and shape of the overflow drain region 134.
  • FIG. 5A to 5C are plan views showing an example of the position and shape of the overflow drain region 134.
  • the overflow drain region 134 is formed on a lattice point where a boundary line between two pixels adjacent in the row direction intersects with a boundary line between two pixels adjacent in the column direction.
  • the overflow drain region 134 is formed on the boundary between the four pixels.
  • the overflow drain region 134 may be formed at only one place among the four corners of one pixel, or may be formed at two corners located on a diagonal line, or all four corners. May be formed.
  • an overflow drain region 134 may be formed on a boundary line extending in the column direction of two adjacent pixels.
  • the overflow drain region 134 may be formed on a boundary line extending in the row direction of two adjacent pixels.
  • the overflow drain region 134 may be formed on two sides in the vertical direction or two sides in the horizontal direction among the four sides of one pixel, or may be formed on all four sides.
  • a linear overflow drain region 134 may be formed on the boundary of the pixel indicated by the broken line. That is, the overflow drain region 134 may be formed in a straight line so as to cover the boundary line in the column direction or the row direction of a plurality of pixels.
  • a grid-like overflow drain region 134 may be formed so as to cover the boundary line of the pixel in the column direction and the row direction. Further, the arrangement of the overflow drain region 134 may be other than the above.
  • planar shape of the light shielding film 162 and the overflow drain region 134 can be selected from a combination of the above configurations.
  • the solid-state imaging device 100 according to Embodiment 1 of the present invention has a dedicated overflow drain structure. As a result, the solid-state imaging device 100 can always discharge excess charges regardless of when charges are read from the pixels and when charges are accumulated. Thus, the solid-state imaging device 100 according to the present invention can always suppress blooming regardless of the operating state.
  • the solid-state imaging device 100 has a dedicated overflow drain structure, a sufficient excess charge discharging effect can be obtained even when very strong light is incident. Furthermore, the structure of the present invention can be easily applied to a pixel configuration in which one floating diffusion region is shared by a plurality of photodiodes.
  • an overflow drain structure is formed on the first main surface side (back surface) of the semiconductor substrate. Thereby, a dedicated overflow drain structure can be formed without increasing the area.
  • the solid-state imaging device 100 since the solid-state imaging device 100 includes the light shielding film 162 formed at the boundary portion of the pixel, the light incident obliquely with respect to the first main surface side of the semiconductor substrate 130 is not absorbed in the semiconductor substrate 130. Generation of photoelectrons can be suppressed by reaching the adjacent pixel and being absorbed. Therefore, the solid-state imaging device 100 can suppress so-called color mixing caused by the generation of photoelectrons.
  • an overflow drain structure is formed under the light shielding film 162. Thereby, a dedicated overflow drain structure can be formed without increasing the area.
  • the light shielding film 162 is used as a wiring for supplying a voltage to the overflow drain structure. Thereby, the solid-state imaging device 100 can suppress an increase in area.
  • a so-called electronic shutter function can be realized by temporally controlling the voltage of the overflow drain region 134. That is, the drive unit 104 discharges all the charges in the photodiode 121 by once applying a high voltage to the overflow drain region 134 before the start of the exposure period, and during the period corresponding to the exposure time, Photocharge may be accumulated in the photodiode 121 by lowering the voltage of the overflow drain region 134. Thereby, the shutter time can be electrically controlled.
  • the second main surface (surface) has a wiring that propagates a photoelectrically converted minute signal. Therefore, the second main surface (surface) is affected by the induction noise from the wiring for driving the overflow drain region 134. The subject that a captured image tends to deteriorate arises.
  • the light shielding film 162 formed on the first main surface (back surface) of the semiconductor substrate 130 is used as a wiring for driving the overflow drain region 134. . Therefore, in the solid-state imaging device 100 according to Embodiment 1 of the present invention, the wiring on the second main surface is not affected by noise.
  • the electronic shutter may be realized as a so-called global shutter that discharges charges of all the pixels simultaneously, or may be realized as a so-called rolling shutter that discharges charges sequentially for each row.
  • the driving unit 104 generates pulse signals that are sequentially applied at different timings to the plurality of light shielding films 162 formed for each row.
  • the high voltage applied to the overflow drain region 134 by the driving unit 104 for discharging all the charges in the photodiode 121 needs to be higher than the voltage at the time of operation for discharging the above-described excess charges.
  • a power supply voltage may be applied when discharging excessive charges, and a voltage higher than the power supply voltage may be applied when discharging all the charges in the photodiode 121.
  • a power supply voltage may be applied when discharging all the charges in the photodiode 121, and a voltage lower than the power supply voltage may be applied when discharging excessive charges.
  • the drive unit 104 can apply an arbitrary voltage to the overflow drain region 134. Accordingly, there is an advantage that the degree of freedom in structural design such as the impurity concentration of the overflow barrier region 136 is large.
  • the potential barrier in the overflow barrier region 136 is transferred by applying a practical voltage (for example, a power supply voltage) according to the distance between the overflow drain region 134 and the photodiode 121.
  • the impurity concentration of the overflow barrier region 136 may be determined so as to be lower than the potential barrier below the gate of the transistor 131. For example, when the impurity concentration of the semiconductor substrate 130 is 2 ⁇ 10 15 cm ⁇ 3 , if an overflow drain voltage of about 2 to 8 V is applied to the overflow barrier region 136 without introducing a special impurity, the blooming suppressing effect is achieved. Can be obtained.
  • an overflow barrier voltage is obtained by ion-implanting p-type impurities such as B into the region to be the overflow barrier region 136 so that an appropriate overflow drain voltage is obtained.
  • the impurity concentration of the region 136 may be adjusted.
  • FIG. 6A to 6D are process cross-sectional views illustrating the structure in the manufacturing process of the solid-state imaging device 100.
  • FIG. 6A to 6D are process cross-sectional views illustrating the structure in the manufacturing process of the solid-state imaging device 100.
  • the photodiode 121 is formed in the semiconductor substrate 130, and then the transistor such as the transfer transistor 131 and the wiring layer 140 are sequentially formed on the second main surface of the semiconductor substrate 130.
  • an insulating film 161 is formed on the first main surface of the semiconductor substrate 130.
  • a photoresist pattern 201 is formed on the insulating film 161.
  • an overflow drain region 134 is formed by implanting As, for example, about 1 ⁇ 10 15 cm ⁇ 2 to 2 ⁇ 10 15 cm ⁇ 2 into the opening of the photoresist pattern 201.
  • the overflow barrier region 136 is formed without performing any special treatment in this embodiment.
  • the overflow barrier region 136 may be formed in consideration of the impurity concentration of the semiconductor substrate 130, the shape of the photodiode 121, and the like so that the voltage applied to the overflow drain region 134 becomes an appropriate value.
  • As or P which is an n-type impurity, is formed from the pattern opening of the photoresist pattern 201 to form the overflow drain region 134.
  • a heat treatment at about 400 ° C. is performed to activate the implanted impurities.
  • a laminated metal film is formed by sequentially laminating a TiN film and an aluminum film by sputtering. Thereafter, the shape of the light shielding film 162 is formed by selectively etching the laminated metal film by a general photolithography technique.
  • a protective film 163 is formed on the first main surface of the semiconductor substrate 130 by depositing, for example, a silicon nitride film by a plasma CVD method.
  • a heat treatment at about 400 ° C. after the deposition, the hydrogen contained in the protective film 163 recovers damage during the dry etching of the light shielding film 162 and the insulating film 161. This can reduce dark current and image defects called so-called white scratches.
  • a color filter 164 and an on-chip lens 165 are formed on the protective film 163.
  • the structure of the solid-state imaging device 100 shown in FIG. 2 is formed.
  • a solid-state imaging device 200 according to Embodiment 2 of the present invention is a modification of the solid-state imaging device 100 according to Embodiment 1 described above.
  • a substrate contact region 138 is further provided. Prepare.
  • FIG. 7 is a cross-sectional view of the main part of the pixel of the solid-state imaging device 200 according to Embodiment 2 of the present invention.
  • FIG. 8 is a plan view showing an example of the positions and shapes of the overflow drain region 134 and the substrate contact region 138.
  • FIG. 9 is a plan view showing a layout example of mainly the light shielding films 162 and 262 in a part of the imaging region 101. Note that elements similar to those of the solid-state imaging device 100 according to Embodiment 1 are denoted by the same reference numerals, and redundant description is omitted.
  • the solid-state imaging device 200 includes a substrate contact region 138, a light shielding film 262, and a contact hole 251 in addition to the configuration of the solid-state imaging device 100.
  • the substrate contact region 138 is formed on the surface of the first main surface of the semiconductor substrate 130.
  • the substrate contact region 138 is a p-type diffusion region formed by ion implantation of a p-type impurity such as B.
  • the light shielding film 262 is formed on the insulating film 161 and has conductivity.
  • the light shielding film 262 is formed of tungsten, aluminum, or copper.
  • the light shielding film 262 has an opening formed so that light can enter the photodiode 121. In other words, the light shielding film 262 is formed only on the boundary lines of a plurality of pixels.
  • the light shielding film 262 is formed so as to cover the upper side of the substrate contact region 138.
  • the same potential as that of the semiconductor substrate 130 is applied to the light shielding film 262.
  • 0 V is applied (grounded) to the light shielding film 262 by the drive unit 104 shown in FIG.
  • the contact hole 251 electrically connects the substrate contact region 138 and the light shielding film 262.
  • the potential of the p-type region of the entire imaging region 101 cannot be fixed.
  • the potential of the p-type region of the entire imaging region 101 can be fixed at, for example, 0V.
  • the substrate contact region 138 and the overflow drain region 134 are lattices in which the boundary line between two pixels adjacent in the row direction intersects with the boundary line between two pixels adjacent in the column direction. Formed on a point.
  • the substrate contact regions 138 and the overflow drain regions 134 are alternately formed on the lattice points.
  • the substrate contact region 138 and the overflow drain region 134 may be arranged in a staggered manner or in a stripe shape.
  • the substrate contact region 138 and the overflow drain region 134 may be formed on a boundary line extending in the column direction of two adjacent pixels.
  • linear substrate contact regions 138 and overflow drain regions 134 may be alternately formed in the column direction or the row direction on the pixel boundaries indicated by broken lines.
  • the light shielding film 162 and the light shielding film 262 are arranged in a straight line extending in the column direction. Further, the light shielding films 162 and the light shielding films 262 are alternately arranged in the row direction. Note that the light shielding film 162 and the light shielding film 262 may be arranged in a straight line extending in the row direction.
  • the solid-state imaging device 200 forms the substrate contact region 138 in addition to the effects of the solid-state imaging device 100 according to the first embodiment described above.
  • the potential of the p-type region can be fixed at 0V, for example. Thereby, the solid-state imaging device 200 can obtain an image with less noise.
  • the substrate contact region 138 is formed on the first main surface of the semiconductor substrate 130. Thereby, the substrate contact region 138 can be formed without increasing the area.
  • a substrate contact region 138 is formed under the light shielding film 262. Further, in the solid-state imaging device 200, the light shielding film 262 is used as a wiring for supplying a voltage to the substrate contact region 138. Thereby, the solid-state imaging device 200 can suppress an increase in area.
  • the driving unit 104 may supply a negative potential to the substrate contact region 138 through the light shielding film 262 when reading out the electric charge accumulated in the photodiode 121.
  • the drive unit 104 supplies a negative potential to the light shielding film 262 at the time of reading, and supplies the same potential (for example, 0 V) as that of the semiconductor substrate 130 to the light shielding film 262 at other times.
  • the negative potential is a potential lower than the potential of the semiconductor substrate 130.
  • the solid-state imaging device 200 can suppress the afterimage phenomenon that occurs when the charge in the photodiode 121 is not completely read out.
  • the solid-state imaging devices 100 and 200 according to the first or second embodiment are realized as an LSI which is a semiconductor integrated circuit. Note that all of the configurations shown in FIG. 1 may be integrated into one chip or a plurality of chips. For example, only the driving unit 104 may be formed on another chip.
  • LSI is used, but depending on the degree of integration, it may be called IC, system LSI, super LSI, or ultra LSI.
  • the present invention may be realized as a camera such as a digital video camera or a digital still camera provided with the solid-state imaging devices 100 and 200.
  • each of the above drawings is a diagram schematically showing the configuration of the solid-state imaging device 100 or 200 according to the present invention, and a configuration in which each configuration is modified for manufacturing reasons is also included in the present invention.
  • the sides of each component described in the vertical and horizontal directions may be inclined at a predetermined angle from the vertical and horizontal.
  • side of each component are described linearly, at least one part may be rounded among the said corner
  • the present invention can be applied to a solid-state image sensor, and in particular, to a MOS type solid-state image sensor used for a digital video camera, a digital still camera, or the like.
  • Solid-state image sensor 15 1st main surface 16 2nd main surface 21, 121 Photodiode 22, 131 Transfer transistor 30, 130 Semiconductor substrate 31, 32 Gate electrode 33, 133 Floating diffusion area 36, 136 Overflow barrier area 40, 140 Wiring Layer 64, 164 Color filter 65, 165 On-chip lens 100, 200 Solid-state imaging device 101 Imaging region 102 Vertical scanning unit 103 Horizontal scanning unit 104 Drive unit 134 Overflow drain region 138 Substrate contact region 141 Interlayer insulating film 142 Metal wiring 151, 251 Contact hole 161 Insulating film 162, 262 Light shielding film 163 Protective film 201 Photoresist pattern

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　本発明に係る固体撮像素子（１００）は、行列状に配置された複数の画素を有するＭＯＳ型の固体撮像素子であって、半導体基板（１３０）と、半導体基板（１３０）に形成され、半導体基板（１３０）の第１主表面から入射した光を信号電荷に変換するフォトダイオード（１２１）と、半導体基板（１３０）の第２主表面に形成され、フォトダイオード（１２１）により変換された信号電荷を転送する転送トランジスタ（１３１）と、半導体基板（１３０）の第１主表面上の複数の画素の境界上に形成される導電性の遮光膜（１６２）と、遮光膜（１６２）と電気的に接続され、半導体基板（１３０）の第１主表面に形成されるオーバーフロードレイン領域（１３４）と、オーバーフロードレイン領域（１３４）とフォトダイオード（１２１）との間に形成されるオーバーフローバリア領域（１３６）とを備える。

Description

固体撮像素子
　本発明は、固体撮像素子に関し、特に、裏面照射型のＭＯＳ型の固体撮像素子に関する。
　近年、ＣＣＤイメージセンサ及びＭＯＳ型イメージセンサ等の固体撮像素子において、さらなる画素数増大への要求に応えるために、画素面積をさらに縮小する必要がある。それに伴い、撮像領域内の基板表面に電極及び配線を配置し、当該基板表面側より光を入射する表面照射型固体撮像素子では、電極及び配線によって光が遮られ、光電変換部（フォトダイオード）への十分な集光特性を得ることが困難になりつつある。これを解決するための技術として配線及び電極のない基板の裏面より光を入射し、基板内部で光電変換を行うことにより集光特性を向上させた裏面照射型の固体撮像素子が提案されている（例えば非特許文献１及び特許文献１参照）。
　一方、固体撮像素子において強い光が照射された場合、フォトダイオードで多量の電荷が発生し、発生した電荷の電荷量が、フォトダイオードに蓄積可能な電荷量を越えることがある。この場合、隣接するフォトダイオードに当該電荷が漏れ出すことにより、本来の被写体にはない信号が出力される。この現象は一般にブルーミングと呼ばれる。このブルーミングを抑制する手段として、一般にオーバーフロードレイン構造が知られている。一例として、裏面照射型のＭＯＳ型固体撮像装置で採用されているオーバーフロードレイン構造を図１０Ａ及び図１０Ｂに示す。
　図１０Ａは、従来の裏面照射型のＭＯＳ型固体撮像素子１０の画素構造の例を示す断面図である。この固体撮像素子１０は、ｐ型半導体基板３０の内部に形成されたｎ型の光電変換部（フォトダイオード）２１及び素子分離領域（図示せず）を備える。また、固体撮像素子１０は、半導体基板３０の第２主表面１６（表面）上に形成されえたＭＯＳトランジスタのゲート酸化膜（図示せず）、ゲート電極３１及び３２、コンタクト（図示せず）、及び配線層４０を備える。また、固体撮像素子１０は、半導体基板３０の第１主表面１５（裏面）上に形成されたカラーフィルタ６４及びオンチップレンズ６５を備える。
　このような裏面照射型固体撮像素子１０のオーバーフロードレイン構造について図１０Ｂを参照して説明する。図１０Ｂは、図１０Ａに示した画素断面の内、主に半導体基板３０内部の要部構造を示す断面図である。図１０Ｂに示すように、半導体基板３０には、ｎ型フォトダイオード２１から読み出された電荷を電圧に変換するためのｎ型フローティングディフュージョン領域３３と、フォトダイオード２１に過剰電荷が蓄積された時に過剰電荷をフローティングディフュージョン領域３３に排出する通路となるオーバーフローバリア領域３６とが形成される。ここで、オーバーフローバリア領域３６の電位がその周囲のｐ型領域（半導体基板３０）よりも高くなるように設計しておく。
　フローティングディフュージョン領域３３は、転送トランジスタ２２と、フローティングディフュージョン領域３３の電荷を排出するリセットトランジスタとに接続される。固体撮像素子１０は、電荷を電圧に変換後（読み出し動作後）にリセットトランジスタをオン（導通状態）にすることにより、電源に電荷を排出する。このように従来の固体撮像素子１０では、電荷読み出し時以外にはリセットトランジスタを導通状態にしておくことにより、過剰に蓄積された過剰電荷は、オーバーフローバリア領域３６からフローティングディフュージョン領域３３を通して排出される。これにより、他の画素のフォトダイオード２１等に過剰電荷が漏れこむことはない。
　しかしながら、フローティングディフュージョン領域がオーバーフロードレインを兼ねる構造では、読み出し動作の時にはリセットトランジスタをオフにする必要があるため、強い入射光で発生したフォトダイオードの過剰電荷を排出するオーバーフロードレイン動作が中断する。このため、従来の固体撮像素子では、読み出し時に強い光が入射している場合、過剰電荷を吸収することができなくなる。これにより、従来の固体撮像素子では、隣接する画素等への電荷の漏れこみによるブルーミングを抑制することが困難であるという課題がある。
　一方で、近年、１つのフローティングディフュージョン領域を複数のフォトダイオードで共用する所謂多画素１セル構造の固体撮像素子が知られている。このような多画素１セル構造の固体撮像素子では、複数のフォトダイオードで１つのフローティングディフュージョン領域を共用しているため、読み出しのためにリセットトランジスタをオフしなければならない期間が、さらに増加する。これにより、特に、多画素１セル構造の固体撮像素子では、上述した課題が顕著となる。
　そこで本発明は、ブルーミングを抑制できる固体撮像素子を提供することを目的とする。
　上記目的を達成するために、本発明に係る固体撮像素子は、行列状に配置された複数の画素を有するＭＯＳ型の固体撮像素子であって、半導体基板と、前記各画素に含まれ、かつ前記半導体基板に形成され、かつ前記半導体基板の第１主表面から入射した光を信号電荷に変換する光電変換部と、前記各画素に含まれ、かつ前記半導体基板の前記第１主表面と反対側の第２主表面に形成され、かつ前記光電変換部により変換された信号電荷を転送する転送トランジスタと、前記半導体基板の前記第１主表面上の複数の画素の境界上の少なくとも一部に形成される導電性の第１遮光膜と、前記第１遮光膜と電気的に接続され、前記半導体基板の前記第１主表面に形成されるオーバーフロードレイン領域と、前記オーバーフロードレイン領域と前記各光電変換部との間に形成されるオーバーフローバリア領域とを備える。
　この構成によれば、本発明に係る固体撮像素子は、専用のオーバーフロードレイン構造を有する。これにより、本発明に係る固体撮像素子は、画素からの電荷の読み出し時、及び電荷の蓄積時に関わらず、常に過剰電荷を排出できる。このように、本発明に係る固体撮像素子は、動作状態によらず、常にブルーミングを抑制できる。
　さらに、本発明に係る固体撮像素子では、半導体基板の第１主表面側にオーバーフロードレイン構造を形成する。これにより、面積を増加させることなく、専用のオーバーフロードレイン構造を形成できる。
　さらに、本発明の固体撮像素子では、遮光膜を、オーバーフロードレイン構造に電圧を供給する配線として用いる。これにより、本発明に係る固体撮像素子は、面積の増加を抑制できる。
　また、前記オーバーフロードレイン領域は、前記複数の画素の境界上の少なくとも一部に形成され、前記第１遮光膜は、オーバーフロードレイン領域の上方を覆ってもよい。
　この構成によれば、本発明に係る固体撮像素子では、遮光膜の下にオーバーフロードレイン構造が形成される。これにより、面積を増加させることなく、専用のオーバーフロードレイン構造を形成できる。
　また、前記第１遮光膜は複数あり、前記複数の第１遮光膜は、前記複数の画素の列方向の境界毎又は行方向の境界毎に、当該境界に沿って直線状に形成されてもよい。
　この構成によれば、遮光膜に形成される開口部を大きくできるので、本発明に係る固体撮像素子の感度を向上できる。
　また、前記第１遮光膜は、前記複数の画素の境界上に、格子状に形成されてもよい。
　この構成によれば、本発明に係る固体撮像素子は、隣接する画素における混色を防止する効果を向上できる。
　また、前記オーバーフロードレイン領域は複数あり、前記各オーバーフロードレイン領域は、行方向に隣接する２つの画素の境界線と、列方向に隣接する２つの画素の境界線とが交わる格子点上に形成されてもよい。
　また、前記オーバーフロードレイン領域は複数あり、前記各オーバーフロードレイン領域は、前記複数の画素の列方向の境界上及び行方向の境界上のうちいずれか一方に形成されてもよい。
　また、前記オーバーフロードレイン領域は複数あり、前記各オーバーフロードレイン領域は、前記複数の画素の列方向又は行方向の境界上を覆うように直線状に形成されてもよい。
　また、前記オーバーフロードレイン領域は、前記複数の画素の列方向及び行方向の境界上を覆うように格子状に形成されてもよい。
　また、前記オーバーフローバリア領域のポテンシャル障壁は、前記転送トランジスタの遮断時における、当該転送トランジスタのゲート電極下のポテンシャル障壁より低くてもよい。
　また、前記固体撮像素子は、さらに、前記半導体基板の前記第１主表面上の前記複数の画素の境界上の少なくとも一部に形成される導電性の第２遮光膜と、前記半導体基板の前記第１主表面に形成され、前記第２遮光膜と電気的に接続される基板コンタクト領域とを備えてもよい。
　この構成によれば、本発明に係る固体撮像素子は、半導体基板の電位を、例えば０Ｖに固定できるので、ノイズの少ない画像を得ることができる。
　また、前記基板コンタクト領域は、前記複数の画素の境界上に形成され、前記第２遮光膜は、前記基板コンタクト領域の上方を覆ってもよい。
　この構成によれば、本発明に係る固体撮像素子では、遮光膜の下に基板コンタクト領域が形成される。これにより、面積を増加させることなく、基板コンタクト領域を形成できる。
　また、前記第１遮光膜及び前記第２遮光膜はそれぞれ複数であり、前記複数の第１遮光膜及び前記複数の第２遮光膜は、前記複数の画素の列毎又は行毎に設けられた直線状の形状を有し、前記複数の第１遮光膜及び前記複数の第２遮光膜は、前記複数の画素の列又は行方向に交互に配置されてもよい。
　また、前記固体撮像素子は、さらに、前記光電変換部に蓄積された信号電荷を、前記転送トランジスタを介して読み出す時に、前記第２遮光膜に前記半導体基板の電位より低い電位を供給する第１駆動部を備えてもよい。
　この構成によれば、本発明に係る固体撮像素子は、光電変換部内の電荷を完全に読み出せないことにより生じる残像現象を抑制できる。
　また、前記固体撮像素子は、さらに、露光期間の前に、前記第１遮光膜に第１電圧を印加することにより、前記光電変換部に蓄積された電荷を排出し、前記露光期間中に、前記第１遮光膜に前記第１電圧より低い第２電圧を印加することにより、前記光電変換部に電荷を蓄積させる第２駆動部を備えてもよい。
　この構成によれば、オーバーフローバリア領域の電位を制御することで、所謂電子シャッター機能と呼ばれる、電気的に光電変換部に信号電荷が蓄積しない状態を作り出すことができる。これにより、本発明に係る固体撮像素子を用いることにより、高機能なカメラを実現できる。
　なお、本発明は、このような固体撮像素子を製造する固体撮像素子の製造方法として実現してもよい。
　さらに、本発明は、このような固体撮像素子を含む半導体集積回路（ＬＳＩ）として実現したり、このような固体撮像素子を備えるカメラとして実現したりできる。
　以上より本発明は、ブルーミングを抑制できる固体撮像素子を提供できる。
図１は、本発明の実施の形態１に係る固体撮像素子のブロック図である。 図２は、本発明の実施の形態１に係る固体撮像素子の断面図である。 図３は、本発明の実施の形態１に係る固体撮像素子におけるポテンシャル分布を示す図である。 図４Ａは、本発明の実施の形態１に係る固体撮像素子における遮光膜の配置例を示す平面図である。 図４Ｂは、本発明の実施の形態１に係る固体撮像素子における遮光膜の配置例を示す平面図である。 図５Ａは、本発明の実施の形態１に係る固体撮像素子におけるオーバーフロードレイン領域の配置例を示す平面図である。 図５Ｂは、本発明の実施の形態１に係る固体撮像素子におけるオーバーフロードレイン領域の配置例を示す平面図である。 図５Ｃは、本発明の実施の形態１に係る固体撮像素子におけるオーバーフロードレイン領域の配置例を示す平面図である。 図６Ａは、本発明の実施の形態１に係る固体撮像素子の製造過程における断面図である。 図６Ｂは、本発明の実施の形態１に係る固体撮像素子の製造過程における断面図である。 図６Ｃは、本発明の実施の形態１に係る固体撮像素子の製造過程における断面図である。 図６Ｄは、本発明の実施の形態１に係る固体撮像素子の製造過程における断面図である。 図７は、本発明の実施の形態２に係る固体撮像素子の断面図である。 図８は、本発明の実施の形態２に係る固体撮像素子におけるオーバーフロードレイン領域の配置例を示す平面図である。 図９は、本発明の実施の形態２に係る固体撮像素子における遮光膜の配置例を示す平面図である。 図１０Ａは、従来の固体撮像素子の断面図である。 図１０Ｂは、従来の固体撮像素子の断面図である。
　以下、本発明に係る固体撮像素子の実施の形態について、図面を参照しながら詳細に説明する。
　（実施の形態１）
　本発明の実施の形態１として、裏面照射型のＭＯＳ型固体撮像素子１００の構造の一例を説明する。
　本発明の実施の形態１に係る固体撮像素子１００は、基板の裏面に専用のオーバーフロードレイン構造を形成する。これにより、本発明の実施の形態１に係る固体撮像素子１００は、面積増加を抑制しつつ、ブルーミングを抑制できる。さらに、固体撮像素子１００は、オーバーフロードレイン構造に電圧を供給する配線に、遮光膜を用いる。これにより、固体撮像素子１００は、さらに面積増加を抑制できる。
　まず、本発明の実施の形態１に係る固体撮像素子の構成を説明する。
　図１は、本発明の実施の形態１に係る固体撮像素子１００の概略構成を示すブロック図である。
　図１に示す固体撮像素子１００は、撮像領域１０１と、垂直走査部１０２と、水平走査部１０３と、駆動部１０４とを備える。
　撮像領域１０１は、行列状に配置された、それぞれが入射光を電気信号に変換する複数の画素を備える。
　垂直走査部１０２は、撮像領域１０１の複数の画素の行を順次選択する。
　水平走査部１０３は、撮像領域１０１の複数の画素の列を順次選択する。また、水平走査部１０３は、垂直走査部１０２により選択された行、かつ当該水平走査部１０３により選択された列に位置する画素により変換された電気信号を出力する。
　なお、駆動部１０４に関しては後述する。
　図２は、本発明の実施の形態１に係る固体撮像素子１００の画素の要部の断面図である。なお、図２は、隣り合う２つの単位画素を示す。
　図２に示す固体撮像素子１００は、ＭＯＳ型固体撮像素子である。この固体撮像素子１００は、半導体基板１３０（ｐ型シリコン基板）と、フォトダイオード１２１（光電変換部）と、層間絶縁膜１４１及び金属配線１４２を含む配線層１４０と、フォトダイオード１２１に蓄積された光電荷を読み出す転送トランジスタ１３１と、フローティングディフュージョン領域１３３と、オーバーフロードレイン領域１３４と、オーバーフローバリア領域１３６と、コンタクトホール１５１と、絶縁膜１６１と、遮光膜１６２と、保護膜１６３と、カラーフィルタ１６４と、オンチップレンズ１６５とを備える。
　また、固体撮像素子１００が有する複数の画素はそれぞれ、フォトダイオード１２１と転送トランジスタ１３１とを含む。また、固体撮像素子１００の各画素は、他に増幅トランジスタ、リセットトランジスタ、及びアドレストランジスタ等を備えてもよい。増幅トランジスタは、フローティングディフュージョン領域１３３の電荷量に応じた電圧を出力する。リセットトランジスタは、フローティングディフュージョン領域１３３の電荷をリセットするためのトランジスタである。アドレストランジスタは、増幅トランジスタを駆動させるか否かを選択するためのトランジスタである。
　半導体基板１３０は、例えばｐ型シリコンエピタキシャル基板である。半導体基板１３０の厚さは、固体撮像素子の仕様によるが、可視光用の固体撮像素子の場合には４～６μｍであり、近赤外線用の固体撮像素子では６～１０μｍ程度である。また、半導体基板１３０の不純物濃度は、例えば、２×１０15ｃｍ-3程度である。
　フォトダイオード１２１は、半導体基板１３０にＡｓ又はＰをイオン注入することによって形成されたｎ型領域である。このフォトダイオード１２１のｎ型不純物濃度は、例えば１×１０15ｃｍ-3～２×１０16ｃｍ-3程度である。また、フォトダイオード１２１は、半導体基板１３０の第１主表面から入射した入射光Ｌを信号電荷に光電変換し、光電変換した信号電荷を蓄積する。
　半導体基板１３０の光Ｌが入射する面（第１主表面）とは反対側の面（第２主表面）には、転送トランジスタ１３１及び配線層１４０が形成される。
　転送トランジスタ１３１は、ゲート絶縁膜とゲート電極とを含む。ゲート絶縁膜及びゲート電極は、半導体基板１３０の第２主表面上に形成される。このゲート絶縁膜は、例えば、シリコン酸化膜であり、ゲート電極は、例えば、多結晶シリコン等で形成される。この転送トランジスタ１３１は、フォトダイオード１２１により変換された信号電荷をフローティングディフュージョン領域１３３に転送する。
　なお、半導体基板１３０の第２主表面の撮像領域１０１には、他に、上述した増幅トランジスタ、リセットトランジスタ、及びアドレストランジスタ等が配置される。また、半導体基板１３０の第２主表面の撮像領域１０１以外の領域においても、垂直走査部１０２及び水平走査部１０３等を構成するトランジスタ等の素子が形成される。
　配線層１４０は、半導体基板１３０の第２主表面上に形成され、層間絶縁膜１４１と、当該層間絶縁膜１４１に埋め込まれた金属配線１４２とを含む。
　さらに、第２主表面側の半導体基板１３０の表面には、ｎ型のフローティングディフュージョン領域１３３と、転送トランジスタ１３１、及びその他のトランジスタのｎ型のドレイン領域及びｎ型のソース領域が形成される。
　一方、半導体基板１３０の第１主表面側には、ｎ型オーバーフロードレイン領域１３４と、オーバーフローバリア領域１３６と、コンタクトホール１５１と、絶縁膜１６１と、遮光膜１６２と、保護膜１６３と、カラーフィルタ１６４と、オンチップレンズ１６５とが形成される。
　絶縁膜１６１は、半導体基板１３０の第１主表面上、すなわち半導体基板１３０の光入射面上に形成される。この絶縁膜１６１は、例えば酸化シリコン膜である。
　遮光膜１６２は、絶縁膜１６１上に形成され、導電性を有する。例えば、遮光膜１６２は、タングステン又はアルミニウム又は銅で形成される。この遮光膜１６２は、フォトダイオード１２１に光が入射し得るように形成された開口部を有する。言い換えると、遮光膜１６２は、複数の画素の境界上の少なくとも一部にのみ形成される。
　保護膜１６３は、遮光膜１６２を被覆するように絶縁膜１６１上に形成される。この保護膜１６３は、例えば窒化シリコン膜である。
　カラーフィルタ１６４は、保護膜１６３上に形成され、所定の波長帯域の光のみを透過する。
　オンチップレンズ１６５は、カラーフィルタ１６４上に形成され、入射光Ｌをフォトダイオード１２１に集光する。
　次に、本発明の特徴となるオーバーフロードレイン構造について説明する。本発明のオーバーフロードレイン構造は、半導体基板１３０の第１主表面側に形成される。また、オーバーフロードレイン構造は、隣り合う２つの画素の境界領域に形成される。
　このオーバーフロードレイン構造は、オーバーフローバリア領域１３６とｎ型オーバーフロードレイン領域１３４とを含む。
　オーバーフロードレイン領域１３４は、半導体基板１３０の第１主表面側の表面に形成されたｎ型拡散領域である。このオーバーフロードレイン領域１３４は、遮光膜１６２の下に形成される。言い換えると、遮光膜１６２は、オーバーフロードレイン領域１３４の上方を覆う。また、オーバーフロードレイン領域１３４は、遮光膜１６２と電気的に接続される。
　オーバーフローバリア領域１３６は、オーバーフロードレイン領域１３４と、各画素のフォトダイオード１２１との間に形成され、オーバーフロードレイン領域１３４とフォトダイオード１２１との間に所定のポテンシャル障壁を形成するｐ型領域である。
　コンタクトホール１５１は、オーバーフロードレイン領域１３４と遮光膜１６２とを電気的に接続する。
　また、図１に示す駆動部１０４は、遮光膜１６２に所望の電圧を印加する。駆動部１０４は、例えば、遮光膜１６２に一定の電圧を印加する外部電源である。なお、駆動部１０４は、固体撮像素子１００の外部より入力された電圧（例えば、電源電圧）を、遮光膜１６２に供給する外部入力端子及び配線等であってもよいし、電源電圧等を用いて所定の電圧を生成する電圧源であってもよい。さらに、駆動部１０４は、遮光膜１６２に供給する電圧を時間的に変化させる機能を有してもよい。
　以上の構成により、固体撮像素子１００では、導電性の遮光膜１６２に駆動部１０４から所望の電圧を印加することにより、オーバーフロードレイン領域１３４の電位を制御できる。具体的には、半導体基板１３０に対して正の電圧をオーバーフロードレイン領域１３４に印加することにより、フォトダイオード１２１とオーバーフロードレイン領域１３４との間のオーバーフローバリア領域１３６の電位を制御できる。これにより、フォトダイオード１２１に蓄積された過剰電荷を外部電源に排出できる。
　図３は、オーバーフロードレイン領域１３４、オーバーフローバリア領域１３６、フォトダイオード１２１、転送トランジスタ１３１のゲート下、及びフローティングディフュージョン領域１３３（ＦＤ）のポテンシャル分布を示す図である。なお、図３は、転送トランジスタ１３１がオフ（非導通）時であり、かつ、オーバーフロードレイン領域１３４に所定の電圧（例えば、電源電圧）が印加されている場合を示す。
　図３に示すように、オーバーフローバリア領域１３６のポテンシャル障壁を、オフ時の転送トランジスタ１３１のゲート下のポテンシャル障壁より低くすることにより、フォトダイオード１２１に蓄積された過剰電荷を、オーバーフロードレイン領域１３４を介して排出できる。
　なお、ここでは、オーバーフロードレイン領域１３４に電源電圧を印加するとしたが、半導体基板１３０の電圧（例えば０Ｖ）より高い電圧であればよく、電源電圧以上、又は電源電圧以下の電圧を印加してもよい。つまり、オーバーフローバリア領域１３６のポテンシャル障壁がオフ時の転送トランジスタ１３１のゲート下のポテンシャル障壁より低くなればよい。
　また、ここでは、フォトダイオード１２１に蓄積された過剰電荷が、転送トランジスタ１３１のゲート下を経由して、フローティングディフュージョン領域１３３に漏れこむ場合を想定しているが、フォトダイオード１２１から過剰電荷がその他の経路に漏れこむ場合には、当該他の経路のポテンシャル障壁よりもオーバーフローバリア領域１３６のポテンシャル障壁を低くすればよい。例えば、他の経路としては、同一画素の他のトランジスタのソース領域又はドレイン領域や、隣接する画素のフォトダイオード１２１、フローティングディフュージョン領域１３３、トランジスタのソース／ドレイン領域等が想定される。なお、図３において、負の電子をキャリアとして考えているため、電位は下向きが正である。つまり、ポテンシャル障壁が高いということは、電位が低いということである。
　次に、固体撮像素子１００の平面構造の例について、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ及び図５Ｃを参照して説明する。
　図４Ａ及び図４Ｂは、撮像領域１０１の一部の、主に遮光膜１６２のレイアウト例を示す平面図である。
　図４Ａに示すように、複数の遮光膜１６２が列毎に設けられる。また、各遮光膜１６２は、破線で示す画素の境界上に列方向（図４Ａの縦方向）に沿った直線状で形成される。また、複数の遮光膜１６２は、撮像領域１０１の外部で、例えば電源電圧線に接続される。また、複数の遮光膜１６２の下面には、オーバーフロードレイン領域１３４に接続されるコンタクトホール１５１が形成される。なお、遮光膜１６２は、破線で示す画素の境界上に行方向に沿った直線状に配置されてもよい。
　また、図４Ｂに示すように、遮光膜１６２は、破線で示す画素の境界上に格子状に配置されてもよい。また、格子状の遮光膜１６２は、撮像領域１０１の外部で、例えば電源電圧線に接続される。
　なお、図４Ｂに示すように遮光膜１６２を格子状に形成することにより、遮光性が向上する。これにより、隣接する画素における混色を防止する効果を向上できる。
　一方、図４Ａに示すように遮光膜１６２を直線状に形成することで、遮光膜１６２に形成される開口部を大きくできるので、固体撮像素子１００の感度を向上できる。なお、撮像領域１０１に、例えば、Ｒ、Ｇ、Ｂの三種類の画素が配置される場合には、当該三種類の画素の配置に応じて、行方向及び列方向のうち一方に隣接する画素間の混色は発生し難くなる。よって、このように複数種類の画素が配置される場合には、図４Ａに示すように遮光膜１６２を直線状に形成することで、混色の発生を増加させることなく、固体撮像素子１００の感度を向上できる。
　図５Ａ～図５Ｃは、オーバーフロードレイン領域１３４の位置と形状の一例を示す平面図である。
　例えば、図５Ａに示すように、オーバーフロードレイン領域１３４は、行方向に隣接する２つの画素の境界線と、列方向に隣接する２つの画素の境界線とが交わる格子点上に形成される。言い換えると、４つの画素の境界上にオーバーフロードレイン領域１３４が形成される。なお、オーバーフロードレイン領域１３４は、１つの画素の４つの角のうち、１箇所のみに形成されてもよいし、対角線上に位置する２つの角に形成されてもよいし、４つの角の全てに形成されてもよい。
　また、図５Ｂに示すように、隣接する２画素の列方向にのびる境界線上にオーバーフロードレイン領域１３４を形成してもよい。なお、オーバーフロードレイン領域１３４を隣接する２画素の行方向にのびる境界線上に形成してもよい。また、オーバーフロードレイン領域１３４は、１つの画素の４つの辺のうち、縦方向の２辺、又は横方向の２辺に形成されてもよいし、４つの辺の全てに形成されてもよい。
　また、図５Ｃに示すように、破線で示す画素の境界上に直線状のオーバーフロードレイン領域１３４を形成してもよい。つまり、オーバーフロードレイン領域１３４は、複数の画素の列方向又は行方向の境界線上を覆うように直線状に形成されてもよい。
　また、図示はしていないが、画素の列方向及び行方向の境界線上を覆うよう格子状のオーバーフロードレイン領域１３４を形成してもよい。また、オーバーフロードレイン領域１３４の配置は、上記以外であってもよい。
　なお、オーバーフロードレイン領域１３４の面積を増加させることで、フォトダイオード１２１で発生した過剰電荷を、電源等に排出する効果が高まる。
　また、遮光膜１６２とオーバーフロードレイン領域１３４との平面形状は、上記のそれぞれの構成を組み合わせた中から選択できる。
　以上より、本発明の実施の形態１に係る固体撮像素子１００は、専用のオーバーフロードレイン構造を有する。これにより、固体撮像素子１００は、画素からの電荷の読み出し時、及び電荷の蓄積時に関わらず、常に過剰電荷を排出できる。このように、本発明に係る固体撮像素子１００は、動作状態によらず、常にブルーミングを抑制できる。
　また、固体撮像素子１００は、専用のオーバーフロードレイン構造を有することにより、非常に強い光が入射しても十分な過剰電荷排出効果を得られる。さらに、本発明の構造は、１つのフローティングディフュージョン領域を複数のフォトダイオードが共用する画素構成にも容易に適用できる。
　また、固体撮像素子１００では、半導体基板の第１主表面側（裏面）にオーバーフロードレイン構造を形成する。これにより、面積を増加させることなく、専用のオーバーフロードレイン構造を形成できる。
　また、固体撮像素子１００は、画素の境界部に形成された遮光膜１６２を有するため、半導体基板１３０の第１主表面側に対して斜めに入射する光線が、半導体基板１３０内で吸収されないまま隣の画素に達して吸収されることにより光電子の発生を抑制できる。よって、固体撮像素子１００は、この光電子の発生により生じる、所謂混色を抑制できる。
　また、固体撮像素子１００では、遮光膜１６２の下にオーバーフロードレイン構造を形成する。これにより、面積を増加させることなく、専用のオーバーフロードレイン構造を形成できる。
　さらに、固体撮像素子１００では、遮光膜１６２を、オーバーフロードレイン構造に電圧を供給する配線として用いる。これにより、固体撮像素子１００は、面積の増加を抑制できる。
　さらに、オーバーフロードレイン領域１３４の電圧を時間的に制御することにより、所謂電子シャッター機能を実現することもできる。すなわち、駆動部１０４は、露光期間の開始前に、一旦オーバーフロードレイン領域１３４を高い電圧を印加することによって、フォトダイオード１２１内の電荷を全て排出し、また、露光時間に相当する期間内は、オーバーフロードレイン領域１３４の電圧を低下させることによりフォトダイオード１２１に光電荷を蓄積させてもよい。これにより、電気的にシャッター時間を制御できる。
　ここで、半導体基板１３０の第２主表面（表面）にオーバーフロードレイン領域１３４を形成した場合には、半導体基板１３０の第２主表面（表面）にオーバーフロードレイン領域１３４を駆動するための配線を形成する必要がある。この場合には、第２主表面（表面）には光電変換された微小な信号を伝播する配線が存在するので、オーバーフロードレイン領域１３４を駆動するための配線からの誘導ノイズの影響を受けて、撮像画像が劣化しやすいという課題が生じる。一方、本発明の実施の形態１に係る固体撮像素子１００では、半導体基板１３０の第１主表面（裏面）に形成された遮光膜１６２を、オーバーフロードレイン領域１３４を駆動するための配線として利用する。よって、本発明の実施の形態１に係る固体撮像素子１００では、第２主表面の配線がノイズの影響を受けることはない。
　なお、電子シャッターとしては、全画素の電荷を同時に排出する所謂グローバルシャッターとして実現してもよいし、行毎に順次電荷を排出する所謂ローリングシャッターとして実現してもよい。なお、ローリングシャッターを実現するためには、遮光膜１６２を行毎に独立して形成する必要がある。また、上記駆動部１０４は、行毎に形成された複数の遮光膜１６２のそれぞれに対して、順次異なるタイミングで印加されるパルス信号を生成する。
　また、上記駆動部１０４がオーバーフロードレイン領域１３４に印加する、フォトダイオード１２１内の電荷を全て排出するための高い電圧は、上述した過剰電荷を排出する動作時の電圧より高い電圧である必要がある。例えば、過剰電荷排出時には、電源電圧を印加し、フォトダイオード１２１内の電荷を全て排出する際には、電源電圧より高い電圧を印加すればよい。または、フォトダイオード１２１内の電荷を全て排出する際には、電源電圧を印加し、過剰電荷排出時には、電源電圧より低い電圧を印加してもよい。
　また、本発明の実施の形態１に係る固体撮像素子１００では、駆動部１０４は、オーバーフロードレイン領域１３４に任意の電圧を印加できる。これにより、オーバーフローバリア領域１３６の不純物濃度等の構造設計の自由度が大きいというメリットもある。
　具体的には、オーバーフロードレイン領域１３４とフォトダイオード１２１との間の距離に応じて、また、実用的な電圧（例えば、電源電圧等）を印加することで、オーバーフローバリア領域１３６のポテンシャル障壁が転送トランジスタ１３１のゲート下のポテンシャル障壁より低くなるように、オーバーフローバリア領域１３６の不純物濃度を決定すればよい。例えば、半導体基板１３０の不純物濃度が２×１０15ｃｍ-3の場合、オーバーフローバリア領域１３６には特段不純物を導入しなくても、２～８Ｖ程度のオーバーフロードレイン電圧を印加すれば、ブルーミング抑制効果を得ることができる。但し、フォトダイオード１２１がオーバーフロードレイン領域１３４と重なり合う構成の場合には、オーバーフローバリア領域１３６となる領域にＢなどのｐ型不純物をイオン注入することにより、適切なオーバーフロードレイン電圧となるようにオーバーフローバリア領域１３６の不純物濃度を調整してもよい。
　次に、上述した固体撮像素子１００の製造方法を説明する。
　図６Ａ～図６Ｄは、固体撮像素子１００の製造過程における構造を示す工程断面図である。
　図６Ａに示すように、半導体基板１３０内にフォトダイオード１２１が形成され、次に、半導体基板１３０の第２主表面上に、転送トランジスタ１３１等のトランジスタ、配線層１４０が順次形成される。次に、半導体基板１３０の第１主表面に、絶縁膜１６１が形成される。
　次に、図６Ｂに示すように、絶縁膜１６１上にフォトレジストパターン２０１を形成する。次に、フォトレジストパターン２０１の開口部にＡｓを例えば１×１０15ｃｍ-2～２×１０15ｃｍ-2程度イオン注入することにより、オーバーフロードレイン領域１３４を形成する。
　ここで、オーバーフローバリア領域１３６は、本実施例では特段の処理を施すことなく形成される。ただし、オーバーフロードレイン領域１３４に印加する電圧が適切な値となるよう、半導体基板１３０の不純物濃度、及びフォトダイオード１２１の形状などを鑑みてオーバーフローバリア領域１３６が形成してもよい。例えば、オーバーフロードレイン領域１３４とフォトダイオード１２１との間のｐ型不純物濃度が高い場合には、ｎ型不純物であるＡｓ又はＰをフォトレジストパターン２０１のパターン開口から、オーバーフロードレイン領域１３４を形成するＡｓよりも深い位置までイオン注入する方法がある。また、オーバーフロードレイン領域１３４を形成するＡｓのイオン注入時に、オーバーフロードレイン領域１３４とフォトダイオード１２１との間の距離が短くなるように注入エネルギーを調節する方法を利用してもよい。これらのイオン注入終了後に、イオン注入した不純物を活性化させるために４００℃程度の熱処理を施す。この熱処理には、短時間のレーザーアニール等を使用することも可能である。
　次に、図６Ｃに示すように、オーバーフロードレイン領域１３４上の絶縁膜１６１に開口部を形成後、ＴｉＮ膜とアルミニウム膜とをスパッタ法により順次積層することにより積層金属膜を形成する。その後、一般的なフォトリソグラフィ技術によって、上記積層金属膜を選択的にエッチングすることにより、上述の遮光膜１６２の形状を形成する。
　次に、図６Ｄに示すように、半導体基板１３０の第１主表面上に、例えば、窒化シリコン膜をプラズマＣＶＤ法によって堆積することにより保護膜１６３を形成する。堆積後に４００℃程度の熱処理を施すことにより、保護膜１６３に含まれる水素により、遮光膜１６２及び絶縁膜１６１のドライエッチング時のダメージを回復する。これにより、暗電流、及び所謂白キズといわれる画像欠陥を低減できる。
　次に、保護膜１６３上にカラーフィルタ１６４及びオンチップレンズ１６５を形成する。
　以上の工程により、図２に示す固体撮像素子１００の構造が形成される。
　（実施の形態２）
　本発明の実施の形態２に係る固体撮像素子２００は、上述した実施の形態１に係る固体撮像素子１００の変形例であり、固体撮像素子１００の構成に加えて、さらに、基板コンタクト領域１３８を備える。
　図７は、本発明の実施の形態２に係る固体撮像素子２００の画素の要部の断面図である。図８は、オーバーフロードレイン領域１３４及び基板コンタクト領域１３８の位置と形状との一例を示す平面図である。図９は、撮像領域１０１の一部の、主に遮光膜１６２及び２６２のレイアウト例を示す平面図である。なお、実施の形態１に係る固体撮像素子１００と同様の要素には同一の符号を付しており、重複する説明は省略する。
　図７～図９に示すように固体撮像素子２００は、固体撮像素子１００の構成に加え、さらに、基板コンタクト領域１３８と、遮光膜２６２と、コンタクトホール２５１とを備える。
　基板コンタクト領域１３８は、半導体基板１３０の第１主表面の表面に形成される。この基板コンタクト領域１３８は、Ｂ等のｐ型不純物をイオン注入することにより形成されるｐ型拡散領域である。
　遮光膜２６２は、遮光膜１６２と同様に、絶縁膜１６１上に形成され、導電性を有する。例えば、遮光膜２６２は、タングステン又はアルミニウム又は銅で形成される。この遮光膜２６２は、フォトダイオード１２１に光が入射し得るように形成された開口部を有する。言い換えると、遮光膜２６２には、複数の画素の境界線上にのみ形成される。また、遮光膜２６２は、基板コンタクト領域１３８の上方を覆うように形成される。
　また、遮光膜２６２には、半導体基板１３０と同電位が印加される。例えば、遮光膜２６２には、図１に示す駆動部１０４により０Ｖが印加される（接地される）。
　コンタクトホール２５１は、基板コンタクト領域１３８と遮光膜２６２とを電気的に接続する。
　一般に撮像領域１０１内では、フォトダイオード１２１の周囲のｐ型領域の幅（深さ）が浅いので、撮像領域１０１全体のｐ型領域の電位を固定できない。これに対して、基板コンタクト領域１３８を形成することにより、撮像領域１０１全体のｐ型領域の電位を、例えば０Ｖに固定できる。
　また、図８に示すように、例えば、基板コンタクト領域１３８及びオーバーフロードレイン領域１３４は、行方向に隣接する２つの画素の境界線と、列方向に隣接する２つの画素の境界線とが交わる格子点上に形成される。また、基板コンタクト領域１３８とオーバーフロードレイン領域１３４とは、格子点上に交互に形成される。なお、基板コンタクト領域１３８とオーバーフロードレイン領域１３４とは、千鳥状に配置されてもよいし、ストライプ状に配置されてもよい。
　また、基板コンタクト領域１３８及びオーバーフロードレイン領域１３４は、隣接する２画素の列方向にのびる境界線上に形成されてもよい。また、破線で示す画素の境界上に直線状の基板コンタクト領域１３８及びオーバーフロードレイン領域１３４を、列方向又は行方向に交互に形成してもよい。
　また、図９に示すように、遮光膜１６２及び遮光膜２６２は、列方向に延在するような直線状に配置される。また、遮光膜１６２及び遮光膜２６２は、行方向に交互に配置される。なお、遮光膜１６２及び遮光膜２６２は、行方向に延在するような直線状に配置されてもよい。
　以上により、本発明の実施の形態２に係る固体撮像素子２００は、上述した実施の形態１に係る固体撮像素子１００の効果に加え、基板コンタクト領域１３８を形成することにより、撮像領域１０１全体のｐ型領域（半導体基板１３０）の電位を、例えば０Ｖに固定できる。これにより、固体撮像素子２００は、ノイズの少ない画像を得ることができる。
　また、固体撮像素子２００では、基板コンタクト領域１３８を半導体基板１３０の第１主表面に形成する。これにより、面積を増加させることなく、基板コンタクト領域１３８を形成できる。
　また、固体撮像素子２００では、遮光膜２６２の下に基板コンタクト領域１３８を形成する。さらに、固体撮像素子２００では、遮光膜２６２を、基板コンタクト領域１３８に電圧を供給する配線として用いる。これにより、固体撮像素子２００は、面積の増加を抑制できる。
　また、例えば、フォトダイオード１２１に蓄積された電荷を読み出す時に、基板コンタクト領域１３８に負電位を与えることにより、フォトダイオード１２１内の半導体基板１３０の第１主表面近傍の電荷（電子）を、半導体基板１３０の第２主表面近傍に形成された転送トランジスタ１３１側に追い出すことができる。つまり、駆動部１０４は、フォトダイオード１２１に蓄積された電荷を読み出す時に、遮光膜２６２を介して、基板コンタクト領域１３８に負電位を供給してもよい。言い換えると、駆動部１０４は、読み出し時には、遮光膜２６２に負電位を供給し、それ以外の動作時には、遮光膜２６２に半導体基板１３０と同電位（例えば０Ｖ）を供給する。ここで負電位とは、半導体基板１３０の電位より低い電位である。
　これにより、固体撮像素子２００は、フォトダイオード１２１内の電荷が完全に読み出されないことにより生じる残像現象を抑制できる。
　なお、上記実施の形態１又は２に係る固体撮像素子１００及び２００は、半導体集積回路であるＬＳＩとして実現される。なお、図１に示す構成の全てが１チップ化されてもよいし、複数のチップで構成されてもよい。例えば、駆動部１０４のみが別チップに形成されてもよい。
　ここでは、ＬＳＩとしたが、集積度の違いにより、ＩＣ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。
　また、本発明は、上記固体撮像素子１００及び２００を備えるデジタルビデオカメラ又はデジタルスチルカメラ等のカメラとして実現してもよい。
　また、上述した半導体層及び拡散領域の導電型（ｎ型及びｐ型）を全て反転させてもよい。
　また、上記各図は、本発明に係る固体撮像素子１００又は２００の構成を模式的に示す図であり、製造上の理由等により各構成が変形された構成も本発明に含まれる。例えば、垂直及び水平に記載している各構成要素の辺が、垂直及び水平から所定の角度傾いてもよい。また、各構成要素の角部及び辺を直線的に記載しているが、当該角部及び辺のうち少なくとも一部が丸みをおびてもよい。
　また、上記実施の形態１及び２に係る、固体撮像素子１００、２００、及びその変形例の構成及び機能のうち少なくとも一部を組み合わせてもよい。
　更に、本発明の主旨を逸脱しない限り、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。
　本発明は、固体撮像素子に適用でき、特に、デジタルビデオカメラ及びデジタルスチルカメラ等に用いられるＭＯＳ型固体撮像素子に適用できる。
　１０　固体撮像素子
　１５　第１主表面
　１６　第２主表面
　２１、１２１　フォトダイオード
　２２、１３１　転送トランジスタ
　３０、１３０　半導体基板
　３１、３２　ゲート電極
　３３、１３３　フローティングディフュージョン領域
　３６、１３６　オーバーフローバリア領域
　４０、１４０　配線層
　６４、１６４　カラーフィルタ
　６５、１６５　オンチップレンズ
　１００、２００　固体撮像素子
　１０１　撮像領域
　１０２　垂直走査部
　１０３　水平走査部
　１０４　駆動部
　１３４　オーバーフロードレイン領域
　１３８　基板コンタクト領域
　１４１　層間絶縁膜
　１４２　金属配線
　１５１、２５１　コンタクトホール
　１６１　絶縁膜
　１６２、２６２　遮光膜
　１６３　保護膜
  ２０１  フォトレジストパターン

Claims (14)

  1. 　行列状に配置された複数の画素を有するＭＯＳ型の固体撮像素子であって、
    　半導体基板と、
    　前記各画素に含まれ、かつ前記半導体基板に形成され、かつ前記半導体基板の第１主表面から入射した光を信号電荷に変換する光電変換部と、
    　前記各画素に含まれ、かつ前記半導体基板の前記第１主表面と反対側の第２主表面に形成され、かつ前記光電変換部により変換された信号電荷を転送する転送トランジスタと、
    　前記半導体基板の前記第１主表面上の複数の画素の境界上の少なくとも一部に形成される導電性の第１遮光膜と、
    　前記第１遮光膜と電気的に接続され、前記半導体基板の前記第１主表面に形成されるオーバーフロードレイン領域と、
    　前記オーバーフロードレイン領域と前記各光電変換部との間に形成されるオーバーフローバリア領域とを備える
    　固体撮像素子。
  2. 　前記オーバーフロードレイン領域は、前記複数の画素の境界上の少なくとも一部に形成され、
    　前記第１遮光膜は、オーバーフロードレイン領域の上方を覆う
    　請求項１記載の固体撮像素子。
  3. 　前記第１遮光膜は複数あり、
    　前記複数の第１遮光膜は、前記複数の画素の列方向の境界毎又は行方向の境界毎に、当該境界に沿って直線状に形成される
    　請求項１記載の固体撮像素子。
  4. 　前記第１遮光膜は、前記複数の画素の境界上に、格子状に形成される
    　請求項１記載の固体撮像素子。
  5. 　前記オーバーフロードレイン領域は複数あり、
    　前記各オーバーフロードレイン領域は、行方向に隣接する２つの画素の境界線と、列方向に隣接する２つの画素の境界線とが交わる格子点上に形成される
    　請求項１記載の固体撮像素子。
  6. 　前記オーバーフロードレイン領域は複数あり、
    　前記各オーバーフロードレイン領域は、前記複数の画素の列方向の境界上及び行方向の境界上のうちいずれか一方に形成される
    　請求項１記載の固体撮像素子。
  7. 　前記オーバーフロードレイン領域は複数あり、
    　前記各オーバーフロードレイン領域は、前記複数の画素の列方向又は行方向の境界上を覆うように直線状に形成される
    　請求項１記載の固体撮像素子。
  8. 　前記オーバーフロードレイン領域は、前記複数の画素の列方向及び行方向の境界上を覆うように格子状に形成される
    　請求項１記載の固体撮像素子。
  9. 　前記オーバーフローバリア領域のポテンシャル障壁は、前記転送トランジスタの遮断時における、当該転送トランジスタのゲート電極下のポテンシャル障壁より低い
    　請求項１記載の固体撮像素子。
  10. 　前記固体撮像素子は、さらに、
    　前記半導体基板の前記第１主表面上の前記複数の画素の境界上の少なくとも一部に形成される導電性の第２遮光膜と、
    　前記半導体基板の前記第１主表面に形成され、前記第２遮光膜と電気的に接続される基板コンタクト領域とを備える
    　請求項１記載の固体撮像素子。
  11. 　前記基板コンタクト領域は、前記複数の画素の境界上に形成され、
    　前記第２遮光膜は、前記基板コンタクト領域の上方を覆う
    　請求項１０記載の固体撮像素子。
  12. 　前記第１遮光膜及び前記第２遮光膜はそれぞれ複数であり、
    　前記複数の第１遮光膜及び前記複数の第２遮光膜は、前記複数の画素の列毎又は行毎に設けられた直線状の形状を有し、
    　前記複数の第１遮光膜及び前記複数の第２遮光膜は、前記複数の画素の列又は行方向に交互に配置される
    　請求項１０記載の固体撮像素子。
  13. 　前記固体撮像素子は、さらに、
    　前記光電変換部に蓄積された信号電荷を、前記転送トランジスタを介して読み出す時に、前記第２遮光膜に前記半導体基板の電位より低い電位を供給する第１駆動部を備える
    　請求項１０記載の固体撮像素子。
  14. 　前記固体撮像素子は、さらに、
    　露光期間の前に、前記第１遮光膜に第１電圧を印加することにより、前記光電変換部に蓄積された電荷を排出し、前記露光期間中に、前記第１遮光膜に前記第１電圧より低い第２電圧を印加することにより、前記光電変換部に電荷を蓄積させる第２駆動部を備える
    　請求項１記載の固体撮像素子。
PCT/JP2010/000352 2009-03-26 2010-01-22 固体撮像素子 WO2010109744A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/238,537 US8395194B2 (en) 2009-03-26 2011-09-21 Solid-state imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-077646 2009-03-26
JP2009077646A JP2010232387A (ja) 2009-03-26 2009-03-26 固体撮像素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/238,537 Continuation US8395194B2 (en) 2009-03-26 2011-09-21 Solid-state imaging device

Publications (1)

Publication Number Publication Date
WO2010109744A1 true WO2010109744A1 (ja) 2010-09-30

Family

ID=42780446

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/000352 WO2010109744A1 (ja) 2009-03-26 2010-01-22 固体撮像素子

Country Status (3)

Country Link
US (1) US8395194B2 (ja)
JP (1) JP2010232387A (ja)
WO (1) WO2010109744A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110915197A (zh) * 2017-07-27 2020-03-24 索尼半导体解决方案公司 半导体设备和电子装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8464952B2 (en) * 2009-11-18 2013-06-18 Hand Held Products, Inc. Optical reader having improved back-illuminated image sensor
FR2955700B1 (fr) * 2010-01-28 2012-08-17 St Microelectronics Crolles 2 Photodiode de capteur d'image
TWI439756B (zh) * 2010-11-17 2014-06-01 Chunghwa Picture Tubes Ltd 面板導電膜配置系統及其方法
JP5644433B2 (ja) * 2010-12-02 2014-12-24 ソニー株式会社 固体撮像素子、および、固体撮像素子の製造方法
JP2013149712A (ja) * 2012-01-18 2013-08-01 Toshiba Corp 半導体装置の製造方法
WO2013136981A1 (ja) * 2012-03-15 2013-09-19 ソニー株式会社 固体撮像装置、電子機器
US8940574B2 (en) * 2012-04-17 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Metal grid in backside illumination image sensor chips and methods for forming the same
JP2014135326A (ja) 2013-01-08 2014-07-24 Toshiba Corp 固体撮像装置
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
US9209216B2 (en) * 2013-08-07 2015-12-08 Globalfoundries Inc Passivation of back-illuminated image sensor
JP6403369B2 (ja) * 2013-09-18 2018-10-10 ローム株式会社 光検出装置およびセンサパッケージ
US20150097213A1 (en) * 2013-10-04 2015-04-09 Omnivision Technologies, Inc. Image sensor and pixels including vertical overflow drain
JP6274567B2 (ja) * 2014-03-14 2018-02-07 キヤノン株式会社 固体撮像装置及び撮像システム
KR102410019B1 (ko) 2015-01-08 2022-06-16 삼성전자주식회사 이미지 센서
KR20170087580A (ko) * 2016-01-20 2017-07-31 삼성전자주식회사 이미지 센서 및 이를 제조하는 방법
JP2017168566A (ja) * 2016-03-15 2017-09-21 ソニー株式会社 固体撮像素子、および電子機器
CN109314124B (zh) * 2016-07-20 2023-05-12 索尼公司 受光元件及其制造方法、成像器件和电子装置
JP2018160486A (ja) * 2017-03-22 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
KR102401583B1 (ko) 2017-03-29 2022-05-24 삼성전자주식회사 이미지 센서
JP2019192769A (ja) * 2018-04-25 2019-10-31 株式会社東芝 固体撮像素子
JP7250579B2 (ja) * 2019-03-19 2023-04-03 キヤノン株式会社 撮像素子およびその制御方法、撮像装置
KR20220019548A (ko) 2020-08-10 2022-02-17 삼성전자주식회사 이미지 센서
JP2022096830A (ja) * 2020-12-18 2022-06-30 ソニーセミコンダクタソリューションズ株式会社 光検出器および電子機器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62232958A (ja) * 1986-04-03 1987-10-13 Toshiba Corp 半導体撮像素子
JPH04154284A (ja) * 1990-10-17 1992-05-27 Sony Corp 固体撮像装置の駆動方法
JPH0778959A (ja) * 1993-09-09 1995-03-20 Sony Corp 固体撮像素子
JP2001127276A (ja) * 1999-10-26 2001-05-11 Sony Corp 半導体装置及び固体撮像素子
JP2001257339A (ja) * 2000-01-06 2001-09-21 Texas Instr Japan Ltd 固体撮像装置およびその製造方法
JP2001284569A (ja) * 2000-03-31 2001-10-12 Texas Instr Japan Ltd 固体撮像装置およびその製造方法
JP2006049338A (ja) * 2004-07-30 2006-02-16 Sony Corp 固体撮像装置
JP2008294176A (ja) * 2007-05-24 2008-12-04 Sony Corp 固体撮像装置およびカメラ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547957A (en) * 1982-06-11 1985-10-22 Rca Corporation Imaging device having improved high temperature performance
JP3722367B2 (ja) * 2002-03-19 2005-11-30 ソニー株式会社 固体撮像素子の製造方法
JP4779304B2 (ja) 2004-03-19 2011-09-28 ソニー株式会社 固体撮像素子、カメラモジュール及び電子機器モジュール
JP4680552B2 (ja) * 2004-09-02 2011-05-11 富士フイルム株式会社 固体撮像素子の製造方法
JP4742057B2 (ja) * 2007-02-21 2011-08-10 富士フイルム株式会社 裏面照射型固体撮像素子
TWI479887B (zh) * 2007-05-24 2015-04-01 Sony Corp 背向照明固態成像裝置及照相機
JP2009021379A (ja) 2007-07-11 2009-01-29 Panasonic Corp 固体撮像装置およびそれを備えたカメラ、固体撮像装置の製造方法
JP5458690B2 (ja) * 2009-06-22 2014-04-02 ソニー株式会社 固体撮像装置およびカメラ
US20100327390A1 (en) * 2009-06-26 2010-12-30 Mccarten John P Back-illuminated image sensor with electrically biased conductive material and backside well
JP5509846B2 (ja) * 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011243753A (ja) 2010-05-18 2011-12-01 Panasonic Corp 固体撮像装置
JP2012084644A (ja) * 2010-10-08 2012-04-26 Renesas Electronics Corp 裏面照射型固体撮像装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62232958A (ja) * 1986-04-03 1987-10-13 Toshiba Corp 半導体撮像素子
JPH04154284A (ja) * 1990-10-17 1992-05-27 Sony Corp 固体撮像装置の駆動方法
JPH0778959A (ja) * 1993-09-09 1995-03-20 Sony Corp 固体撮像素子
JP2001127276A (ja) * 1999-10-26 2001-05-11 Sony Corp 半導体装置及び固体撮像素子
JP2001257339A (ja) * 2000-01-06 2001-09-21 Texas Instr Japan Ltd 固体撮像装置およびその製造方法
JP2001284569A (ja) * 2000-03-31 2001-10-12 Texas Instr Japan Ltd 固体撮像装置およびその製造方法
JP2006049338A (ja) * 2004-07-30 2006-02-16 Sony Corp 固体撮像装置
JP2008294176A (ja) * 2007-05-24 2008-12-04 Sony Corp 固体撮像装置およびカメラ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110915197A (zh) * 2017-07-27 2020-03-24 索尼半导体解决方案公司 半导体设备和电子装置
CN110915197B (zh) * 2017-07-27 2022-06-10 索尼半导体解决方案公司 半导体设备和电子装置
US11616031B2 (en) 2017-07-27 2023-03-28 Sony Semiconductor Solutions Corporation Semiconductor device and electronic apparatus

Also Published As

Publication number Publication date
US20120037960A1 (en) 2012-02-16
US8395194B2 (en) 2013-03-12
JP2010232387A (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
WO2010109744A1 (ja) 固体撮像素子
US7855407B2 (en) CMOS image sensor and method for manufacturing the same
US20170237916A1 (en) Solid-state imaging device, manufacturing method thereof, camera, and electronic device
JP4340248B2 (ja) 半導体撮像装置を製造する方法
US8916917B2 (en) Solid-state imaging device
JP5365144B2 (ja) 固体撮像装置とその製造方法、及び電子機器
US8363141B2 (en) Solid-state image pickup device, image pickup system including the same, and method for manufacturing the same
US8803062B2 (en) Photoelectric conversion device having a light-shielding film
US20110242390A1 (en) Solid-state imaging device and electronic instrument
JP2012199489A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP4649441B2 (ja) 裏面照射型撮像素子及びこれを備えた撮像装置
JP5151371B2 (ja) 固体撮像装置並びにカメラ
US8399914B2 (en) Method for making solid-state imaging device
JP2011029337A (ja) 固体撮像装置とその製造方法、及び電子機器
JP2010016114A (ja) 固体撮像装置とその製造方法、及び電子機器
US8390706B2 (en) Solid-state imaging device with impurity diffusion element isolation region, method for manufacturing the same, and electronic apparatus incorporating same
JP2013012551A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
KR20100116048A (ko) 게터링 영역들을 갖는 이미지 센서의 제조 방법
JP4649390B2 (ja) 裏面照射型撮像素子の製造方法
JP2012094719A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
WO2012035696A1 (ja) 固体撮像装置およびその製造方法
KR101476035B1 (ko) 고체 촬상 장치의 제조 방법 및 고체 촬상 장치
US20150084106A1 (en) Solid-state imaging device and method of manufacturing the device
KR101016552B1 (ko) 이미지 센서 및 이미지 센서의 제조 방법
JP2013162077A (ja) 固体撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10755553

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10755553

Country of ref document: EP

Kind code of ref document: A1