JP2010232387A - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
JP2010232387A
JP2010232387A JP2009077646A JP2009077646A JP2010232387A JP 2010232387 A JP2010232387 A JP 2010232387A JP 2009077646 A JP2009077646 A JP 2009077646A JP 2009077646 A JP2009077646 A JP 2009077646A JP 2010232387 A JP2010232387 A JP 2010232387A
Authority
JP
Japan
Prior art keywords
solid
state imaging
imaging device
pixels
overflow drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009077646A
Other languages
English (en)
Inventor
Haruhisa Yokoyama
晴久 横山
Hiroshi Sako
宏 酒匂
Kazuhiro Yamashita
一博 山下
Mitsuo Yasuhira
光雄 安平
Yuichi Hirofuji
裕一 広藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009077646A priority Critical patent/JP2010232387A/ja
Priority to PCT/JP2010/000352 priority patent/WO2010109744A1/ja
Publication of JP2010232387A publication Critical patent/JP2010232387A/ja
Priority to US13/238,537 priority patent/US8395194B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】ブルーミングを抑制できる固体撮像素子を提供する。
【解決手段】本発明に係る固体撮像素子１００は、行列状に配置された複数の画素を有するＭＯＳ型の固体撮像素子であって、半導体基板１３０と、半導体基板１３０に形成され、半導体基板１３０の第１主表面から入射した光を信号電荷に変換するフォトダイオード１２１と、半導体基板１３０の第２主表面に形成され、フォトダイオード１２１により変換された信号電荷を転送する転送トランジスタ１３１と、半導体基板１３０の第１主表面上の複数の画素の境界上に形成される導電性の遮光膜１６２と、遮光膜１６２と電気的に接続され、半導体基板１３０の第１主表面に形成されるオーバーフロードレイン領域１３４と、オーバーフロードレイン領域１３４とフォトダイオード１２１との間に形成されるオーバーフローバリア領域１３６とを備える。
【選択図】図２

Description

本発明は、固体撮像素子に関し、特に、裏面照射型のＭＯＳ型の固体撮像素子に関する。
近年、ＣＣＤイメージセンサ及びＭＯＳ型イメージセンサ等の固体撮像素子において、さらなる画素数増大への要求に応えるために、画素面積をさらに縮小する必要がある。それに伴い、撮像領域内の基板表面に電極及び配線を配置し、当該基板表面側より光を入射する表面照射型固体撮像素子では、電極及び配線によって光が遮られ、光電変換部（フォトダイオード）への十分な集光特性を得ることが困難になりつつある。これを解決するための技術として配線及び電極のない基板の裏面より光を入射し、基板内部で光電変換を行うことにより集光特性を向上させた裏面照射型の固体撮像素子が提案されている（例えば非特許文献１及び特許文献１参照）。
一方、固体撮像素子において強い光が照射された場合、フォトダイオードで多量の電荷が発生し、発生した電荷の電荷量が、フォトダイオードに蓄積可能な電荷量を越えることがある。この場合、隣接するフォトダイオードに当該電荷が漏れ出すことにより、本来の被写体にはない信号が出力される。この現象は一般にブルーミングと呼ばれる。このブルーミングを抑制する手段として、一般にオーバーフロードレイン構造が知られている。一例として、裏面照射型のＭＯＳ型固体撮像装置で採用されているオーバーフロードレイン構造を図１０Ａ及び図１０Ｂに示す。
図１０Ａは、従来の裏面照射型のＭＯＳ型固体撮像素子１０の画素構造の例を示す断面図である。この固体撮像素子１０は、ｐ型半導体基板３０の内部に形成されたｎ型の光電変換部（フォトダイオード）２１及び素子分離領域（図示せず）を備える。また、固体撮像素子１０は、半導体基板３０の第２主表面１６（表面）上に形成されえたＭＯＳトランジスタのゲート酸化膜（図示せず）、ゲート電極３１及び３２、コンタクト（図示せず）、及び配線層４０を備える。また、固体撮像素子１０は、半導体基板３０の第１主表面１５（裏面）上に形成されたカラーフィルター６４及びオンチップレンズ６５を備える。
このような裏面照射型固体撮像素子１０のオーバーフロードレイン構造について図１０Ｂを参照して説明する。図１０Ｂは、図１０Ａに示した画素断面の内、主に半導体基板３０内部の要部構造を示す断面図である。図１０Ｂに示すように、半導体基板３０には、ｎ型フォトダイオード２１から読み出された電荷を電圧に変換するためのｎ型フローティングディフュージョン領域３３と、フォトダイオード２１に過剰電荷が蓄積された時に過剰電荷をフローティングディフュージョン領域３３に排出する通路となるオーバーフローバリア領域３６とが形成される。ここで、オーバーフローバリア領域３６の電位がその周囲のｐ型領域（半導体基板３０）よりも高くなるように設計しておく。
フローティングディフュージョン領域３３は、転送トランジスタ２２と、フローティングディフュージョン領域３３の電荷を排出するリセットトランジスタとに接続される。固体撮像素子１０は、電荷を電圧に変換後（読み出し動作後）にリセットトランジスタをオン（導通状態）にすることにより、電源に電荷を排出する。このように従来の固体撮像素子１０では、電荷読み出し時以外にはリセットトランジスタを導通状態にしておくことにより、過剰に蓄積された過剰電荷は、オーバーフローバリア領域３６からフローティングディフュージョン領域３３を通して排出される。これにより、他の画素のフォトダイオード２１等に過剰電荷が漏れこむことはない。
Ｔ．Ｊｏｙ．，ｅｔ ａｌ，"Ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ ａ Ｐｒｏｄｕｃｔｉｏｎ−Ｒｅａｄｙ，Ｂａｃｋ−Ｉｌｌｕｍｉｎａｔｅｄ ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ ｗｉｔｈ Ｓｍａｌｌ Ｐｉｘｅｌｓ"，ＩＥＤＭ２００７，ｐｐ１００７−１０１０ 特開２００６−４９３３８号公報
しかしながら、フローティングディフュージョン領域３３がオーバーフロードレインを兼ねる構造では、読み出し動作の時にはリセットトランジスタをオフにする必要があるため、強い入射光で発生したフォトダイオード２１の過剰電荷を排出するオーバーフロードレイン動作が中断する。このため、従来の固体撮像素子１０では、読み出し時に強い光が入射している場合、過剰電荷を吸収することができなくなる。これにより、従来の固体撮像素子１０では、隣接する画素等への電荷の漏れこみによるブルーミングを抑制することが困難であるという課題がある。
一方で、近年、１つのフローティングディフュージョン領域３３を複数のフォトダイオード２１で共用する所謂多画素１セル構造の固体撮像素子が知られている。このような多画素１セル構造の固体撮像素子では、複数のフォトダイオード２１で１つのフローティングディフュージョン領域３３を共用しているため、読み出しのためにリセットトランジスタをオフしなければならない期間が、さらに増加する。これにより、特に、多画素１セル構造の固体撮像素子では、上述した課題が顕著となる。
そこで本発明は、ブルーミングを抑制できる固体撮像素子を提供することを目的とする。
上記目的を達成するために、本発明に係る固体撮像素子は、行列状に配置された複数の画素を有するＭＯＳ型の固体撮像素子であって、半導体基板と、前記各画素に含まれ、かつ前記半導体基板に形成され、かつ前記半導体基板の第１主表面から入射した光を信号電荷に変換する光電変換部と、前記各画素に含まれ、かつ前記半導体基板の前記第１主表面と反対側の第２主表面に形成され、かつ前記光電変換部により変換された信号電荷を転送する転送トランジスタと、前記半導体基板の前記第１主表面上の複数の画素の境界上の少なくとも一部に形成される導電性の第１遮光膜と、前記第１遮光膜と電気的に接続され、前記半導体基板の前記第１主表面に形成されるオーバーフロードレイン領域と、前記オーバーフロードレイン領域と前記各光電変換部との間に形成されるオーバーフローバリア領域とを備える。
この構成によれば、本発明に係る固体撮像素子は、専用のオーバーフロードレイン構造を有する。これにより、本発明に係る固体撮像素子は、画素からの電荷の読み出し時、及び電荷の蓄積時に関わらず、常に過剰電荷を排出できる。このように、本発明に係る固体撮像素子は、動作状態によらず、常にブルーミングを抑制できる。
さらに、本発明に係る固体撮像素子では、半導体基板の第１主表面側にオーバーフロードレイン構造を形成する。これにより、面積を増加させることなく、専用のオーバーフロードレイン構造を形成できる。
さらに、本発明の固体撮像素子では、遮光膜を、オーバーフロードレイン構造に電圧を供給する配線として用いる。これにより、本発明に係る固体撮像素子は、面積の増加を抑制できる。
また、前記オーバーフロードレイン領域は、前記複数の画素の境界上の少なくとも一部に形成され、前記第１遮光膜は、オーバーフロードレイン領域の上方を覆ってもよい。
この構成によれば、本発明に係る固体撮像素子では、遮光膜の下にオーバーフロードレイン構造が形成される。これにより、面積を増加させることなく、専用のオーバーフロードレイン構造を形成できる。
また、前記第１遮光膜は複数あり、前記複数の第１遮光膜は、前記複数の画素の列方向の境界毎又は行方向の境界毎に、当該境界に沿って直線状に形成されてもよい。
この構成によれば、遮光膜に形成される開口部を大きくできるので、本発明に係る固体撮像素子の感度を向上できる。
また、前記第１遮光膜は、前記複数の画素の境界上に、格子状に形成されてもよい。
この構成によれば、本発明に係る固体撮像素子は、隣接する画素における混色を防止する効果を向上できる。
また、前記オーバーフロードレイン領域は複数あり、前記各オーバーフロードレイン領域は、行方向に隣接する２つの画素の境界線と、列方向に隣接する２つの画素の境界線とが交わる格子点上に形成されてもよい。
また、前記オーバーフロードレイン領域は複数あり、前記各オーバーフロードレイン領域は、前記複数の画素の列方向の境界上及び行方向の境界上のうちいずれか一方に形成されてもよい。
また、前記オーバーフロードレイン領域は複数あり、前記各オーバーフロードレイン領域は、前記複数の画素の列方向又は行方向の境界上を覆うように直線状に形成されてもよい。
また、前記オーバーフロードレイン領域は、前記複数の画素の列方向及び行方向の境界上を覆うように格子状に形成されてもよい。
また、前記オーバーフローバリア領域のポテンシャル障壁は、前記転送トランジスタの遮断時における、当該転送トランジスタのゲート電極下のポテンシャル障壁より低くてもよい。
また、前記固体撮像素子は、さらに、前記半導体基板の前記第１主表面上の前記複数の画素の境界上の少なくとも一部に形成される導電性の第２遮光膜と、前記半導体基板の前記第１主表面に形成され、前記第２遮光膜と電気的に接続される基板コンタクト領域とを備えてもよい。
この構成によれば、本発明に係る固体撮像素子は、半導体基板の電位を、例えば０Ｖに固定できるので、ノイズの少ない画像を得ることができる。
また、前記基板コンタクト領域は、前記複数の画素の境界上に形成され、前記第２遮光膜は、前記基板コンタクト領域の上方を覆ってもよい。
この構成によれば、本発明に係る固体撮像素子では、遮光膜の下に基板コンタクト領域が形成される。これにより、面積を増加させることなく、基板コンタクト領域を形成できる。
また、前記第１遮光膜及び前記第２遮光膜はそれぞれ複数であり、前記複数の第１遮光膜及び前記複数の第２遮光膜は、前記複数の画素の列毎又は行毎に設けられた直線状の形状を有し、前記複数の第１の遮光膜及び前記複数の第２の遮光膜は、前記複数の画素の列又は行方向に交互に配置されてもよい。
また、前記固体撮像素子は、さらに、前記光電変換部に蓄積された信号電荷を、前記転送トランジスタを介して読み出す時に、前記第２遮光膜に前記半導体基板の電位より低い電位を供給する第１駆動部を備えてもよい。
この構成によれば、本発明に係る固体撮像素子は、光電変換部内の電荷を完全に読み出せないことにより生じる残像現象を抑制できる。
また、前記固体撮像素子は、さらに、露光期間の前に、前記第１遮光膜に第１電圧を印加することにより、前記光電変換部に蓄積された電荷を排出し、前記露光期間中に、前記第１遮光膜に前記第１電圧より低い第２電圧を印加することにより、前記光電変換部に電荷を蓄積させる第２駆動部を備えてもよい。
この構成によれば、オーバーフローバリア領域の電位を制御することで、所謂電子シャッター機能と呼ばれる、電気的に光電変換部に信号電荷が蓄積しない状態を作り出すことができる。これにより、本発明に係る固体撮像素子を用いることにより、高機能なカメラを実現できる。
なお、本発明は、このような固体撮像素子を製造する固体撮像素子の製造方法として実現してもよい。
さらに、本発明は、このような固体撮像素子を含む半導体集積回路（ＬＳＩ）として実現したり、このような固体撮像素子を備えるカメラとして実現したりできる。
以上より本発明は、ブルーミングを抑制できる固体撮像素子を提供できる。
以下、本発明に係る固体撮像素子の実施の形態について、図面を参照しながら詳細に説明する。
（実施の形態１）
本発明の実施の形態１として、裏面照射型のＭＯＳ型固体撮像素子１００の構造の一例を説明する。
本発明の実施の形態１に係る固体撮像素子１００は、基板の裏面に専用のオーバーフロードレイン構造を形成する。これにより、本発明の実施の形態１に係る固体撮像素子１００は、面積増加を抑制しつつ、ブルーミングを抑制できる。さらに、固体撮像素子１００は、オーバーフロードレイン構造に電圧を供給する配線に、遮光膜を用いる。これにより、固体撮像素子１００は、さらに面積増加を抑制できる。
まず、本発明の実施の形態１に係る固体撮像素子の構成を説明する。
図１は、本発明の実施の形態１に係る固体撮像素子１００の概略構成を示すブロック図である。
図１に示す固体撮像素子１００は、撮像領域１０１と、垂直走査部１０２と、水平走査部１０３と、駆動部１０４とを備える。
撮像領域１０１は、行列状に配置された、それぞれが入射光を電気信号に変換する複数の画素を備える。
垂直走査部１０２は、撮像領域１０１の複数の画素の行を順次選択する。
水平走査部１０３は、撮像領域１０１の複数の画素の列を順次選択する。また、水平走査部１０３は、垂直走査部１０２により選択された行、かつ当該水平走査部１０３により選択された列に位置する画素により変換された電気信号を出力する。
なお、駆動部１０４に関しては後述する。
図２は、本発明の実施の形態１に係る固体撮像素子１００の画素の要部の断面図である。なお、図２は、隣り合う２つの単位画素を示す。
図２に示す固体撮像素子１００は、ＭＯＳ型固体撮像素子である。この固体撮像素子１００は、半導体基板１３０と、フォトダイオード１２１（光電変換部）と、層間絶縁膜１４１及び金属配線１４２を含む配線層１４０と、フォトダイオード１２１に蓄積された光電荷を読み出す転送トランジスタ１３１と、フローティングディフュージョン領域１３３と、オーバーフロードレイン領域１３４と、オーバーフローバリア領域１３６と、コンタクトホール１５１と、絶縁膜１６１と、遮光膜１６２と、保護膜１６３と、カラーフィルター１６４と、オンチップレンズ１６５とを備える。
また、固体撮像素子１００が有する複数の画素はそれぞれ、フォトダイオード１２１と転送トランジスタ１３１とを含む。また、固体撮像素子１００の各画素は、他に増幅トランジスタ、リセットトランジスタ、及びアドレストランジスタ等を備えてもよい。増幅トランジスタは、フローティングディフュージョン領域１３３の電荷量に応じた電圧を出力する。リセットトランジスタは、フローティングディフュージョン領域１３３の電荷をリセットするためのトランジスタである。アドレストランジスタは、増幅トランジスタを駆動させるか否かを選択するためのトランジスタである。
半導体基板１３０は、例えばｐ型シリコンエピタキシャル基板である。半導体基板１３０の厚さは、固体撮像素子の仕様によるが、可視光用の固体撮像素子の場合には４〜６μｍであり、近赤外線用の固体撮像素子では６〜１０μｍ程度である。また、半導体基板１３０の不純物濃度は、例えば、２×１０15ｃｍ-3程度である。
フォトダイオード１２１は、半導体基板１３０にＡｓ又はＰをイオン注入することによって形成されたｎ型領域である。このフォトダイオード１２１のｎ型不純物濃度は、例えば１×１０15ｃｍ-3〜２×１０16ｃｍ-3程度である。また、フォトダイオード１２１は、半導体基板１３０の第１主表面から入射した入射光Ｌを信号電荷に光電変換し、光電変換した信号電荷を蓄積する。
半導体基板１３０の光Ｌが入射する面（第１主表面）とは反対側の面（第２主表面）には、転送トランジスタ１３１及び配線層１４０が形成される。
転送トランジスタ１３１は、ゲート絶縁膜とゲート電極とを含む。ゲート絶縁膜及びゲート電極は、半導体基板１３０の第２主表面上に形成される。このゲート絶縁膜は、例えば、シリコン酸化膜であり、ゲート電極は、例えば、多結晶シリコン等で形成される。この転送トランジスタ１３１は、フォトダイオード１２１により変換された信号電荷をフローティングディフュージョン領域１３３に転送する。
なお、半導体基板１３０の第２主表面の撮像領域１０１には、他に、上述した増幅トランジスタ、リセットトランジスタ、及びアドレストランジスタ等が配置される。また、半導体基板１３０の第２主表面の撮像領域１０１以外の領域においても、垂直走査部１０２及び水平走査部１０３等を構成するトランジスタ等の素子が形成される。
配線層１４０は、半導体基板１３０の第２主表面上に形成され、層間絶縁膜１４１と、当該層間絶縁膜１４１に埋め込まれた金属配線１４２とを含む。
さらに、第２主表面側の半導体基板１３０の表面には、ｎ型のフローティングディフュージョン領域１３３と、転送トランジスタ１３１、及びその他のトランジスタのｎ型のドレイン領域及びｎ型のソース領域が形成される。
一方、半導体基板１３０の第１主表面側には、ｎ型オーバーフロードレイン領域１３４と、オーバーフローバリア領域１３６と、コンタクトホール１５１と、絶縁膜１６１と、遮光膜１６２と、保護膜１６３と、カラーフィルター１６４と、オンチップレンズ１６５とが形成される。
絶縁膜１６１は、半導体基板１３０の第１主表面上、すなわち半導体基板１３０の光入射面上に形成される。この絶縁膜１６１は、例えば酸化シリコン膜である。
遮光膜１６２は、絶縁膜１６１上に形成され、導電性を有する。例えば、遮光膜１６２は、タングステン又はアルミニウム又は銅で形成される。この遮光膜１６２は、フォトダイオード１２１に光が入射し得るように形成された開口部を有する。言い換えると、遮光膜１６２は、複数の画素の境界上の少なくとも一部にのみ形成される。
保護膜１６３は、遮光膜１６２を被覆するように絶縁膜１６１上に形成される。この保護膜１６３は、例えば窒化シリコン膜である。
カラーフィルター１６４は、保護膜１６３上に形成され、所定の波長帯域の光のみを透過する。
オンチップレンズ１６５は、カラーフィルター１６４上に形成され、入射光Ｌをフォトダイオード１２１に集光する。
次に、本発明の特徴となるオーバーフロードレイン構造について説明する。本発明のオーバーフロードレイン構造は、半導体基板１３０の第１主表面側に形成される。また、オーバーフロードレイン構造は、隣り合う２つの画素の境界領域に形成される。
このオーバーフロードレイン構造は、オーバーフローバリア領域１３６とｎ型オーバーフロードレイン領域１３４とを含む。
オーバーフロードレイン領域１３４は、半導体基板１３０の第１主表面側の表面に形成されたｎ型拡散領域である。このオーバーフロードレイン領域１３４は、遮光膜１６２の下に形成される。言い換えると、遮光膜１６２は、オーバーフロードレイン領域１３４の上方を覆う。また、オーバーフロードレイン領域１３４は、遮光膜１６２と電気的に接続される。
オーバーフローバリア領域１３６は、オーバーフロードレイン領域１３４と、各画素のフォトダイオード１２１との間に形成され、オーバーフロードレイン領域１３４とフォトダイオード１２１との間に所定のポテンシャル障壁を形成するｐ型領域である。
コンタクトホール１５１は、オーバーフロードレイン領域１３４と遮光膜１６２とを電気的に接続する。
また、図１に示す駆動部１０４は、遮光膜１６２に所望の電圧を印加する。駆動部１０４は、例えば、遮光膜１６２に一定の電圧を印加する外部電源である。なお、駆動部１０４は、固体撮像素子１００の外部より入力された電圧（例えば、電源電圧）を、遮光膜１６２に供給する外部入力端子及び配線等であってもよいし、電源電圧等を用いて所定の電圧を生成する電圧源であってもよい。さらに、駆動部１０４は、遮光膜１６２に供給する電圧を時間的に変化させる機能を有してもよい。
以上の構成により、固体撮像素子１００では、導電性の遮光膜１６２に駆動部１０４から所望の電圧を印加することにより、オーバーフロードレイン領域１３４の電位を制御できる。具体的には、半導体基板１３０に対して正の電圧をオーバーフロードレイン領域１３４に印加することにより、フォトダイオード１２１とオーバーフロードレイン領域１３４との間のオーバーフローバリア領域１３６の電位を制御できる。これにより、フォトダイオード１２１に蓄積された過剰電荷を外部電源に排出できる。
図３は、オーバーフロードレイン領域１３４、オーバーフローバリア領域１３６、フォトダイオード１２１、転送トランジスタ１３１のゲート下、及びフローティングディフュージョン領域１３３のポテンシャル分布を示す図である。なお、図３は、転送トランジスタ１３１がオフ（非導通）時であり、かつ、オーバーフロードレイン領域１３４に所定の電圧（例えば、電源電圧）が印加されている場合を示す。
図３に示すように、オーバーフローバリア領域１３６のポテンシャル障壁を、オフ時の転送トランジスタ１３１のゲート下のポテンシャル障壁より低くすることにより、フォトダイオード１２１に蓄積された過剰電荷を、オーバーフロードレイン領域１３４を介して排出できる。
なお、ここでは、オーバーフロードレイン領域１３４に電源電圧を印加するとしたが、半導体基板１３０の電圧（例えば０Ｖ）より高い電圧であればよく、電源電圧以上、又は電源電圧以下の電圧を印加してもよい。つまり、オーバーフローバリア領域１３６のポテンシャル障壁がオフ時の転送トランジスタ１３１のゲート下のポテンシャル障壁より低くなればよい。
また、ここでは、フォトダイオード１２１に蓄積された過剰電荷が、転送トランジスタ１３１のゲート下を経由して、フローティングディフュージョン領域１３３に漏れこむ場合を想定しているが、フォトダイオード１２１から過剰電荷がその他の経路に漏れこむ場合には、当該他の経路のポテンシャル障壁よりもオーバーフローバリア領域１３６のポテンシャル障壁を低くすればよい。例えば、他の経路としては、同一画素の他のトランジスタのソース領域又はドレイン領域や、隣接する画素のフォトダイオード１２１、フローティングディフュージョン領域１３３、トランジスタのソース／ドレイン領域等が想定される。なお、図３において、負の電子をキャリアとして考えているため、電位は下向きが正である。つまり、ポテンシャル障壁が高いということは、電位が低いということである。
次に、固体撮像素子１００の平面構造の例について、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ及び図５Ｃを参照して説明する。
図４Ａ及び図４Ｂは、撮像領域１０１の一部の、主に遮光膜１６２のレイアウト例を示す平面図である。
図４Ａに示すように、複数の遮光膜１６２が列毎に設けられる。また、各遮光膜１６２は、破線で示す画素の境界上に列方向（図４Ａの縦方向）に沿った直線状で形成される。また、複数の遮光膜１６２は、撮像領域１０１の外部で、例えば電源電圧線に接続される。また、複数の遮光膜１６２の下面には、オーバーフロードレイン領域１３４に接続されるコンタクトホール１５１が形成される。なお、遮光膜１６２は、破線で示す画素の境界上に行方向に沿った直線状に配置されてもよい。
また、図４Ｂに示すように、遮光膜１６２は、破線で示す画素の境界上に格子状に配置されてもよい。また、格子状の遮光膜１６２は、撮像領域１０１の外部で、例えば電源電圧線に接続される。
なお、図４Ｂに示すように遮光膜１６２を格子状に形成することにより、遮光性が向上する。これにより、隣接する画素における混色を防止する効果を向上できる。
一方、図４Ａに示すように遮光膜１６２を直線状に形成することで、遮光膜１６２に形成される開口部を大きくできるので、固体撮像素子１００の感度を向上できる。なお、撮像領域１０１に、例えば、Ｒ、Ｇ、Ｂの三種類の画素が配置される場合には、当該三種類の画素の配置に応じて、行方向及び列方向のうち一方に隣接する画素間の混色は発生し難くなる。よって、このように複数種類の画素が配置される場合には、図４Ａに示すように遮光膜１６２を直線状に形成することで、混色の発生を増加させることなく、固体撮像素子１００の感度を向上できる。
図５Ａ〜図５Ｃは、オーバーフロードレイン領域１３４の位置と形状の一例を示す平面図である。
例えば、図５Ａに示すように、オーバーフロードレイン領域１３４は、行方向に隣接する２つの画素の境界線と、列方向に隣接する２つの画素の境界線とが交わる格子点上に形成される。言い換えると、４つの画素の境界上にオーバーフロードレイン領域１３４が形成される。なお、オーバーフロードレイン領域１３４は、１つの画素の４つの角のうち、１箇所のみに形成されてもよいし、対角線上に位置する２つの角に形成されてもよいし、４つの角の全てに形成されてもよい。
また、図５Ｂに示すように、隣接する２画素の列方向にのびる境界線上にオーバーフロードレイン領域１３４を形成してもよい。なお、オーバーフロードレイン領域１３４を隣接する２画素の行方向にのびる境界線上に形成してもよい。また、オーバーフロードレイン領域１３４は、１つの画素の４つの辺のうち、縦方向の２辺、又は横方向の２辺に形成されてもよいし、４つの辺の全てに形成されてもよい。
また、図５Ｃに示すように、破線で示す画素の境界上に直線状のオーバーフロードレイン領域１３４を形成してもよい。つまり、オーバーフロードレイン領域１３４は、複数の画素の列方向又は行方向の境界線上を覆うように直線状に形成されてもよい。
また、図示はしていないが、画素の列方向及び行方向の境界線上を覆うよう格子状のオーバーフロードレイン領域１３４を形成してもよい。また、オーバーフロードレイン領域１３４の配置は、上記以外であってもよい。
なお、オーバーフロードレイン領域１３４の面積を増加させることで、フォトダイオード１２１で発生した過剰電荷を、電源等に排出する効果が高まる。
また、遮光膜１６２とオーバーフロードレイン領域１３４との平面形状は、上記のそれぞれの構成を組み合わせた中から選択できる。
以上より、本発明の実施の形態１に係る固体撮像素子１００は、専用のオーバーフロードレイン構造を有する。これにより、固体撮像素子１００は、画素からの電荷の読み出し時、及び電荷の蓄積時に関わらず、常に過剰電荷を排出できる。このように、本発明に係る固体撮像素子１００は、動作状態によらず、常にブルーミングを抑制できる。
また、固体撮像素子１００は、専用のオーバーフロードレイン構造を有することにより、非常に強い光が入射しても十分な過剰電荷排出効果を得られる。さらに、本発明の構造は、１つのフローティングディフュージョン領域を複数のフォトダイオードが共用する画素構成にも容易に適用できる。
また、固体撮像素子１００では、半導体基板の第１主表面側（裏面）にオーバーフロードレイン構造を形成する。これにより、面積を増加させることなく、専用のオーバーフロードレイン構造を形成できる。
また、固体撮像素子１００は、画素の境界部に形成された遮光膜１６２を有するため、半導体基板１３０の第１主表面側に対して斜めに入射する光線が、半導体基板１３０内で吸収されないまま隣の画素に達して吸収されることにより光電子の発生を抑制できる。よって、固体撮像素子１００は、この光電子の発生により生じる、所謂混色を抑制できる。
また、固体撮像素子１００では、遮光膜１６２の下にオーバーフロードレイン構造を形成する。これにより、面積を増加させることなく、専用のオーバーフロードレイン構造を形成できる。
さらに、固体撮像素子１００では、遮光膜１６２を、オーバーフロードレイン構造に電圧を供給する配線として用いる。これにより、固体撮像素子１００は、面積の増加を抑制できる。
さらに、オーバーフロードレイン領域１３４の電圧を時間的に制御することにより、所謂電子シャッター機能を実現することもできる。すなわち、駆動部１０４は、露光期間の開始前に、一旦オーバーフロードレイン領域１３４を高い電圧を印加することによって、フォトダイオード１２１内の電荷を全て排出し、また、露光時間に相当する期間内は、オーバーフロードレイン領域１３４の電圧を低下させることによりフォトダイオード１２１に光電荷を蓄積させてもよい。これにより、電気的にシャッター時間を制御できる。
ここで、半導体基板１３０の第２主表面（表面）にオーバーフロードレイン領域１３４を形成した場合には、半導体基板１３０の第２主表面（表面）にオーバーフロードレイン領域１３４を駆動するための配線を形成する必要がある。この場合には、第２主表面（表面）には光電変換された微小な信号を伝播する配線が存在するので、オーバーフロードレイン領域１３４を駆動するための配線からの誘導ノイズの影響を受けて、撮像画像が劣化しやすいという課題が生じる。一方、本発明の実施の形態１に係る固体撮像素子１００では、半導体基板１３０の第１主表面（裏面）に形成された遮光膜１６２を、オーバーフロードレイン領域１３４を駆動するための配線として利用する。よって、本発明の実施の形態１に係る固体撮像素子１００では、第２主表面の配線がノイズの影響を受けることはない。
なお、電子シャッターとしては、全画素の電荷を同時に排出する所謂グローバルシャッターとして実現してもよいし、行毎に順次電荷を排出する所謂ローリングシャッターとして実現してもよい。なお、ローリングシャッターを実現するためには、遮光膜１６２を行毎に独立して形成する必要がある。また、上記駆動部１０４は、行毎に形成された複数の遮光膜１６２のそれぞれに対して、順次異なるタイミングで印加されるパルス信号を生成する。
また、上記駆動部１０４がオーバーフロードレイン領域１３４に印加する、フォトダイオード１２１内の電荷を全て排出するための高い電圧は、上述した過剰電荷を排出する動作時の電圧より高い電圧である必要がある。例えば、過剰電荷排出時には、電源電圧を印加し、フォトダイオード１２１内の電荷を全て排出する際には、電源電圧より高い電圧を印加すればよい。または、フォトダイオード１２１内の電荷を全て排出する際には、電源電圧を印加し、過剰電荷排出時には、電源電圧より低い電圧を印加してもよい。
また、本発明の実施の形態１に係る固体撮像素子１００では、駆動部１０４は、オーバーフロードレイン領域１３４に任意の電圧を印加できる。これにより、オーバーフローバリア領域１３６の不純物濃度等の構造設計の自由度が大きいというメリットもある。
具体的には、オーバーフロードレイン領域１３４とフォトダイオード１２１との間の距離に応じて、また、実用的な電圧（例えば、電源電圧等）を印加することで、オーバーフローバリア領域１３６のポテンシャル障壁が転送トランジスタ１３１のゲート下のポテンシャル障壁より低くなるように、オーバーフローバリア領域１３６の不純物濃度を決定すればよい。例えば、半導体基板１３０の不純物濃度が２×１０15ｃｍ-3の場合、オーバーフローバリア領域１３６には特段不純物を導入しなくても、２〜８Ｖ程度のオーバーフロードレイン電圧を印加すれば、ブルーミング抑制効果を得ることができる。但し、フォトダイオード１２１がオーバーフロードレイン領域１３４と重なり合う構成の場合には、オーバーフローバリア領域１３６となる領域にＢなどのｐ型不純物をイオン注入することにより、適切なオーバーフロードレイン電圧となるようにオーバーフローバリア領域１３６の不純物濃度を調整してもよい。
次に、上述した固体撮像素子１００の製造方法を説明する。
図６Ａ〜図６Ｄは、固体撮像素子１００の製造過程における構造を示す工程断面図である。
図６Ａに示すように、半導体基板１３０内にフォトダイオード１２１が形成され、次に、半導体基板１３０の第２主表面上に、転送トランジスタ１３１等のトランジスタ、配線層１４０が順次形成される。次に、半導体基板１３０の第１主表面に、絶縁膜１６１が形成される。
次に、図６Ｂに示すように、絶縁膜１６１上にフォトレジストパターン２０１を形成する。次に、フォトレジストパターン２０１の開口部にＡｓを例えば１×１０15ｃｍ-2〜２×１０15ｃｍ-2程度イオン注入することにより、オーバーフロードレイン領域１３４を形成する。
ここで、オーバーフローバリア領域１３６は、本実施例では特段の処理を施すことなく形成される。ただし、オーバーフロードレイン領域１３４に印加する電圧が適切な値となるよう、半導体基板１３０の不純物濃度、及びフォトダイオード１２１の形状などを鑑みてオーバーフローバリア領域１３６が形成してもよい。例えば、オーバーフロードレイン領域１３４とフォトダイオード１２１との間のｐ型不純物濃度が高い場合には、ｎ型不純物であるＡｓ又はＰをフォトレジストパターン２０１のパターン開口から、オーバーフロードレイン領域１３４を形成するＡｓよりも深い位置までイオン注入する方法がある。また、オーバーフロードレイン領域１３４を形成するＡｓのイオン注入時に、オーバーフロードレイン領域１３４とフォトダイオード１２１との間の距離が短くなるように注入エネルギーを調節する方法を利用してもよい。これらのイオン注入終了後に、イオン注入した不純物を活性化させるために４００℃程度の熱処理を施す。この熱処理には、短時間のレーザーアニール等を使用することも可能である。
次に、図６Ｃに示すように、オーバーフロードレイン領域１３４上の絶縁膜１６１に開口部を形成後、ＴｉＮ膜とアルミニウム膜とをスパッタ法により順次積層することにより積層金属膜を形成する。その後、一般的なフォトリソグラフィ技術によって、上記積層金属膜を選択的にエッチングすることにより、上述の遮光膜１６２の形状を形成する。
次に、図６Ｄに示すように、半導体基板１３０の第１主表面上に、例えば、窒化シリコン膜をプラズマＣＶＤ法によって堆積することにより保護膜１６３を形成する。堆積後に４００℃程度の熱処理を施すことにより、保護膜１６３に含まれる水素により、遮光膜１６２及び絶縁膜１６１のドライエッチング時のダメージを回復する。これにより、暗電流、及び所謂白キズといわれる画像欠陥を低減できる。
次に、保護膜１６３上にカラーフィルター１６４及びオンチップレンズ１６５を形成する。
以上の工程により、図２に示す固体撮像素子１００の構造が形成される。
（実施の形態２）
本発明の実施の形態２に係る固体撮像素子２００は、上述した実施の形態１に係る固体撮像素子１００の変形例であり、固体撮像素子１００の構成に加えて、さらに、基板コンタクト領域１３８を備える。
図７は、本発明の実施の形態２に係る固体撮像素子２００の画素の要部の断面図である。図８は、オーバーフロードレイン領域１３４及び基板コンタクト領域１３８の位置と形状との一例を示す平面図である。図９は、撮像領域１０１の一部の、主に遮光膜１６２及び２６２のレイアウト例を示す平面図である。なお、実施の形態１に係る固体撮像素子１００と同様の要素には同一の符号を付しており、重複する説明は省略する。
図７〜図９に示すように固体撮像素子２００は、固体撮像素子１００の構成に加え、さらに、基板コンタクト領域１３８と、遮光膜２６２と、コンタクトホール２５１とを備える。
基板コンタクト領域１３８は、半導体基板１３０の第１主表面の表面に形成される。この基板コンタクト領域１３８は、Ｂ等のｐ型不純物をイオン注入することにより形成されるｐ型拡散領域である。
遮光膜２６２は、遮光膜１６２と同様に、絶縁膜１６１上に形成され、導電性を有する。例えば、遮光膜２６２は、タングステン又はアルミニウム又は銅で形成される。この遮光膜２６２は、フォトダイオード１２１に光が入射し得るように形成された開口部を有する。言い換えると、遮光膜２６２には、複数の画素の境界線上にのみ形成される。また、遮光膜２６２は、基板コンタクト領域１３８の上方を覆うように形成される。
また、遮光膜２６２には、半導体基板１３０と同電位が印加される。例えば、遮光膜２６２には、図１に示す駆動部１０４により０Ｖが印加される（接地される）。
コンタクトホール２５１は、基板コンタクト領域１３８と遮光膜２６２とを電気的に接続する。
一般に撮像領域１０１内では、フォトダイオード１２１の周囲のｐ型領域の幅（深さ）が浅いので、撮像領域１０１全体のｐ型領域の電位を固定できない。これに対して、基板コンタクト領域１３８を形成することにより、撮像領域１０１全体のｐ型領域の電位を、例えば０Ｖに固定できる。
また、図８に示すように、例えば、基板コンタクト領域１３８及びオーバーフロードレイン領域１３４は、行方向に隣接する２つの画素の境界線と、列方向に隣接する２つの画素の境界線とが交わる格子点上に形成される。また、基板コンタクト領域１３８とオーバーフロードレイン領域１３４とは、格子点上に交互に形成される。なお、基板コンタクト領域１３８とオーバーフロードレイン領域１３４とは、千鳥状に配置されてもよいし、ストライプ状に配置されてもよい。
また、基板コンタクト領域１３８及びオーバーフロードレイン領域１３４は、隣接する２画素の列方向にのびる境界線上に形成されてもよい。また、破線で示す画素の境界上に直線状の基板コンタクト領域１３８及びオーバーフロードレイン領域１３４を、列方向又は行方向に交互に形成してもよい。
また、図９に示すように、遮光膜１６２及び遮光膜２６２は、遮光膜１６２は、列方向に延在するような直線状に配置される。また、遮光膜１６２及び遮光膜２６２は、行方向に交互に配置される。なお、遮光膜１６２及び遮光膜２６２は、行方向に延在するような直線状に配置されてもよい。
以上により、本発明の実施の形態２に係る固体撮像素子２００は、上述した実施の形態１に係る固体撮像素子１００の効果に加え、基板コンタクト領域１３８を形成することにより、撮像領域１０１全体のｐ型領域（半導体基板１３０）の電位を、例えば０Ｖに固定できる。これにより、固体撮像素子２００は、ノイズの少ない画像を得ることができる。
また、固体撮像素子２００では、基板コンタクト領域１３８を半導体基板１３０の第１主表面に形成する。これにより、面積を増加させることなく、基板コンタクト領域１３８を形成できる。
また、固体撮像素子２００では、遮光膜２６２の下に基板コンタクト領域１３８を形成する。さらに、固体撮像素子２００では、遮光膜２６２を、基板コンタクト領域１３８に電圧を供給する配線として用いる。これにより、固体撮像素子２００は、面積の増加を抑制できる。
また、例えば、フォトダイオード１２１に蓄積された電荷を読み出す時に、基板コンタクト領域１３８に負電位を与えることにより、フォトダイオード１２１内の半導体基板１３０の第１主表面近傍の電荷（電子）を、半導体基板１３０の第２主表面近傍に形成された転送トランジスタ１３１側に追い出すことができる。つまり、駆動部１０４は、フォトダイオード１２１に蓄積された電荷を読み出す時に、遮光膜２６２を介して、基板コンタクト領域１３８に負電位を供給してもよい。言い換えると、駆動部１０４は、読み出し時には、遮光膜２６２に負電位を供給し、それ以外の動作時には、遮光膜２６２に半導体基板１３０と同電位（例えば０Ｖ）を供給する。ここで負電位とは、半導体基板１３０の電位より低い電位である。
これにより、固体撮像素子２００は、フォトダイオード１２１内の電荷が完全に読み出されないことにより生じる残像現象を抑制できる。
なお、上記実施の形態１又は２に係る固体撮像素子１００及び２００は、半導体集積回路であるＬＳＩとして実現される。なお、図１に示す構成の全てが１チップ化されてもよいし、複数のチップで構成されてもよい。例えば、駆動部１０４のみが別チップに形成されてもよい。
ここでは、ＬＳＩとしたが、集積度の違いにより、ＩＣ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。
また、本発明は、上記固体撮像素子１００及び２００を備えるデジタルビデオカメラ又はデジタルスチルカメラ等のカメラとして実現してもよい。
また、上述した半導体層及び拡散領域の導電型（ｎ型及びｐ型）を全て反転させてもよい。
また、上記各図は、本発明に係る固体撮像素子１００又は２００の構成を模式的に示す図であり、製造上の理由等により各構成が変形された構成も本発明に含まれる。例えば、垂直及び水平に記載している各構成要素の辺が、垂直及び水平から所定の角度傾いてもよい。また、各構成要素の角部及び辺を直線的に記載しているが、当該角部及び辺のうち少なくとも一部が丸みをおびてもよい。
また、上記実施の形態１〜２に係る、固体撮像素子１００、２００、及びその変形例の構成及び機能のうち少なくとも一部を組み合わせてもよい。
更に、本発明の主旨を逸脱しない限り、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。
本発明は、固体撮像素子に適用でき、特に、デジタルビデオカメラ及びデジタルスチルカメラ等に用いられるＭＯＳ型固体撮像素子に適用できる。
本発明の実施の形態１に係る固体撮像素子のブロック図である。 本発明の実施の形態１に係る固体撮像素子の断面図である。 本発明の実施の形態１に係る固体撮像素子におけるポテンシャル分布を示す図である。 本発明の実施の形態１に係る固体撮像素子における遮光膜の配置例を示す平面図である。 本発明の実施の形態１に係る固体撮像素子における遮光膜の配置例を示す平面図である。 本発明の実施の形態１に係る固体撮像素子におけるオーバーフロードレイン領域の配置例を示す平面図である。 本発明の実施の形態１に係る固体撮像素子におけるオーバーフロードレイン領域の配置例を示す平面図である。 本発明の実施の形態１に係る固体撮像素子におけるオーバーフロードレイン領域の配置例を示す平面図である。 本発明の実施の形態１に係る固体撮像素子の製造過程における断面図である。 本発明の実施の形態１に係る固体撮像素子の製造過程における断面図である。 本発明の実施の形態１に係る固体撮像素子の製造過程における断面図である。 本発明の実施の形態１に係る固体撮像素子の製造過程における断面図である。 本発明の実施の形態２に係る固体撮像素子の断面図である。 本発明の実施の形態２に係る固体撮像素子におけるオーバーフロードレイン領域の配置例を示す平面図である。 本発明の実施の形態２に係る固体撮像素子における遮光膜の配置例を示す平面図である。 従来の固体撮像素子の断面図である。 従来の固体撮像素子の断面図である。
１０ 固体撮像素子
１５ 第１主表面
１６ 第２主表面
２１ フォトダイオード
２２ 転送トランジスタ
３０ 半導体基板
３１、３２ ゲート電極
３３ フローティングディフュージョン領域
３６ オーバーフローバリア領域
４０ 配線層
６４ カラーフィルター
６５ オンチップレンズ
１００、２００ 固体撮像素子
１０１ 撮像領域
１０２ 垂直走査部
１０３ 水平走査部
１０４ 駆動部
１２１ フォトダイオード
１３０ 半導体基板
１３１ 転送トランジスタ
１３３ フローティングディフュージョン領域
１３４ オーバーフロードレイン領域
１３６ オーバーフローバリア領域
１３８ 基板コンタクト領域
１４０ 配線層
１４１ 層間絶縁膜
１４２ 金属配線
１５１、２５１ コンタクトホール
１６１ 絶縁膜
１６２、２６２ 遮光膜
１６３ 保護膜
１６４ カラーフィルター
１６５ オンチップレンズ
２０１ フォトレジストパターン

Claims (14)

  1. 行列状に配置された複数の画素を有するＭＯＳ型の固体撮像素子であって、
    半導体基板と、
    前記各画素に含まれ、かつ前記半導体基板に形成され、かつ前記半導体基板の第１主表面から入射した光を信号電荷に変換する光電変換部と、
    前記各画素に含まれ、かつ前記半導体基板の前記第１主表面と反対側の第２主表面に形成され、かつ前記光電変換部により変換された信号電荷を転送する転送トランジスタと、
    前記半導体基板の前記第１主表面上の複数の画素の境界上の少なくとも一部に形成される導電性の第１遮光膜と、
    前記第１遮光膜と電気的に接続され、前記半導体基板の前記第１主表面に形成されるオーバーフロードレイン領域と、
    前記オーバーフロードレイン領域と前記各光電変換部との間に形成されるオーバーフローバリア領域とを備える
    固体撮像素子。
  2. 前記オーバーフロードレイン領域は、前記複数の画素の境界上の少なくとも一部に形成され、
    前記第１遮光膜は、オーバーフロードレイン領域の上方を覆う
    請求項１記載の固体撮像素子。
  3. 前記第１遮光膜は複数あり、
    前記複数の第１遮光膜は、前記複数の画素の列方向の境界毎又は行方向の境界毎に、当該境界に沿って直線状に形成される
    請求項１又は２記載の固体撮像素子。
  4. 前記第１遮光膜は、前記複数の画素の境界上に、格子状に形成される
    請求項１又は２記載の固体撮像素子。
  5. 前記オーバーフロードレイン領域は複数あり、
    前記各オーバーフロードレイン領域は、行方向に隣接する２つの画素の境界線と、列方向に隣接する２つの画素の境界線とが交わる格子点上に形成される
    請求項１〜４のいずれか１項に記載の固体撮像素子。
  6. 前記オーバーフロードレイン領域は複数あり、
    前記各オーバーフロードレイン領域は、前記複数の画素の列方向の境界上及び行方向の境界上のうちいずれか一方に形成される
    請求項１〜４のいずれか１項に記載の固体撮像素子。
  7. 前記オーバーフロードレイン領域は複数あり、
    前記各オーバーフロードレイン領域は、前記複数の画素の列方向又は行方向の境界上を覆うように直線状に形成される
    請求項１〜４のいずれか１項に記載の固体撮像素子。
  8. 前記オーバーフロードレイン領域は、前記複数の画素の列方向及び行方向の境界上を覆うように格子状に形成される
    請求項１〜４のいずれか１項に記載の固体撮像素子。
  9. 前記オーバーフローバリア領域のポテンシャル障壁は、前記転送トランジスタの遮断時における、当該転送トランジスタのゲート電極下のポテンシャル障壁より低い
    請求項１〜８のいずれか１項に記載の固体撮像素子。
  10. 前記固体撮像素子は、さらに、
    前記半導体基板の前記第１主表面上の前記複数の画素の境界上の少なくとも一部に形成される導電性の第２遮光膜と、
    前記半導体基板の前記第１主表面に形成され、前記第２遮光膜と電気的に接続される基板コンタクト領域とを備える
    請求項１又は２記載の固体撮像素子。
  11. 前記基板コンタクト領域は、前記複数の画素の境界上に形成され、
    前記第２遮光膜は、前記基板コンタクト領域の上方を覆う
    請求項１０記載の固体撮像素子。
  12. 前記第１遮光膜及び前記第２遮光膜はそれぞれ複数であり、
    前記複数の第１遮光膜及び前記複数の第２遮光膜は、前記複数の画素の列毎又は行毎に設けられた直線状の形状を有し、
    前記複数の第１の遮光膜及び前記複数の第２の遮光膜は、前記複数の画素の列又は行方向に交互に配置される
    請求項１０又は１１記載の固体撮像素子。
  13. 前記固体撮像素子は、さらに、
    前記光電変換部に蓄積された信号電荷を、前記転送トランジスタを介して読み出す時に、前記第２遮光膜に前記半導体基板の電位より低い電位を供給する第１駆動部を備える
    請求項１０〜１２のいずれか１項に記載の固体撮像素子。
  14. 前記固体撮像素子は、さらに、
    露光期間の前に、前記第１遮光膜に第１電圧を印加することにより、前記光電変換部に蓄積された電荷を排出し、前記露光期間中に、前記第１遮光膜に前記第１電圧より低い第２電圧を印加することにより、前記光電変換部に電荷を蓄積させる第２駆動部を備える
    請求項１〜１３のいずれか１項に記載の固体撮像素子。
JP2009077646A 2009-03-26 2009-03-26 固体撮像素子 Pending JP2010232387A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009077646A JP2010232387A (ja) 2009-03-26 2009-03-26 固体撮像素子
PCT/JP2010/000352 WO2010109744A1 (ja) 2009-03-26 2010-01-22 固体撮像素子
US13/238,537 US8395194B2 (en) 2009-03-26 2011-09-21 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009077646A JP2010232387A (ja) 2009-03-26 2009-03-26 固体撮像素子

Publications (1)

Publication Number Publication Date
JP2010232387A true JP2010232387A (ja) 2010-10-14

Family

ID=42780446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009077646A Pending JP2010232387A (ja) 2009-03-26 2009-03-26 固体撮像素子

Country Status (3)

Country Link
US (1) US8395194B2 (ja)
JP (1) JP2010232387A (ja)
WO (1) WO2010109744A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149712A (ja) * 2012-01-18 2013-08-01 Toshiba Corp 半導体装置の製造方法
US8836065B2 (en) 2013-01-08 2014-09-16 Kabushiki Kaisha Toshiba Solid-state imaging device
JP2015060931A (ja) * 2013-09-18 2015-03-30 ローム株式会社 光検出装置およびセンサパッケージ
WO2018173789A1 (ja) * 2017-03-22 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
JP2020155892A (ja) * 2019-03-19 2020-09-24 キヤノン株式会社 撮像素子およびその制御方法、撮像装置
WO2022131109A1 (ja) * 2020-12-18 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 光検出器および電子機器

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8464952B2 (en) * 2009-11-18 2013-06-18 Hand Held Products, Inc. Optical reader having improved back-illuminated image sensor
FR2955700B1 (fr) * 2010-01-28 2012-08-17 St Microelectronics Crolles 2 Photodiode de capteur d'image
TWI439756B (zh) * 2010-11-17 2014-06-01 Chunghwa Picture Tubes Ltd 面板導電膜配置系統及其方法
JP5644433B2 (ja) * 2010-12-02 2014-12-24 ソニー株式会社 固体撮像素子、および、固体撮像素子の製造方法
WO2013136981A1 (ja) * 2012-03-15 2013-09-19 ソニー株式会社 固体撮像装置、電子機器
US8940574B2 (en) * 2012-04-17 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Metal grid in backside illumination image sensor chips and methods for forming the same
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
US9209216B2 (en) * 2013-08-07 2015-12-08 Globalfoundries Inc Passivation of back-illuminated image sensor
US20150097213A1 (en) * 2013-10-04 2015-04-09 Omnivision Technologies, Inc. Image sensor and pixels including vertical overflow drain
JP6274567B2 (ja) 2014-03-14 2018-02-07 キヤノン株式会社 固体撮像装置及び撮像システム
KR102410019B1 (ko) 2015-01-08 2022-06-16 삼성전자주식회사 이미지 센서
KR20170087580A (ko) * 2016-01-20 2017-07-31 삼성전자주식회사 이미지 센서 및 이를 제조하는 방법
JP2017168566A (ja) * 2016-03-15 2017-09-21 ソニー株式会社 固体撮像素子、および電子機器
US10818718B2 (en) * 2016-07-20 2020-10-27 Sony Corporation Light receiving element, method of manufacturing light receiving element, imaging device, and electronic apparatus
KR102401583B1 (ko) 2017-03-29 2022-05-24 삼성전자주식회사 이미지 센서
JP7134967B2 (ja) * 2017-07-27 2022-09-12 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
JP2019192769A (ja) * 2018-04-25 2019-10-31 株式会社東芝 固体撮像素子
KR20220019548A (ko) 2020-08-10 2022-02-17 삼성전자주식회사 이미지 센서

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547957A (en) * 1982-06-11 1985-10-22 Rca Corporation Imaging device having improved high temperature performance
JPS62232958A (ja) * 1986-04-03 1987-10-13 Toshiba Corp 半導体撮像素子
JP2867680B2 (ja) * 1990-10-17 1999-03-08 ソニー株式会社 固体撮像装置の駆動方法
JPH0778959A (ja) * 1993-09-09 1995-03-20 Sony Corp 固体撮像素子
JP2001127276A (ja) * 1999-10-26 2001-05-11 Sony Corp 半導体装置及び固体撮像素子
JP2001257339A (ja) * 2000-01-06 2001-09-21 Texas Instr Japan Ltd 固体撮像装置およびその製造方法
JP4635291B2 (ja) * 2000-03-31 2011-02-23 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP3722367B2 (ja) * 2002-03-19 2005-11-30 ソニー株式会社 固体撮像素子の製造方法
JP4779304B2 (ja) 2004-03-19 2011-09-28 ソニー株式会社 固体撮像素子、カメラモジュール及び電子機器モジュール
JP4810806B2 (ja) * 2004-07-30 2011-11-09 ソニー株式会社 固体撮像装置
JP4680552B2 (ja) * 2004-09-02 2011-05-11 富士フイルム株式会社 固体撮像素子の製造方法
JP4742057B2 (ja) * 2007-02-21 2011-08-10 富士フイルム株式会社 裏面照射型固体撮像素子
TWI479887B (zh) * 2007-05-24 2015-04-01 Sony Corp 背向照明固態成像裝置及照相機
JP5167693B2 (ja) * 2007-05-24 2013-03-21 ソニー株式会社 固体撮像装置およびカメラ
JP2009021379A (ja) 2007-07-11 2009-01-29 Panasonic Corp 固体撮像装置およびそれを備えたカメラ、固体撮像装置の製造方法
JP5458690B2 (ja) * 2009-06-22 2014-04-02 ソニー株式会社 固体撮像装置およびカメラ
US20100327390A1 (en) * 2009-06-26 2010-12-30 Mccarten John P Back-illuminated image sensor with electrically biased conductive material and backside well
JP5509846B2 (ja) * 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011243753A (ja) 2010-05-18 2011-12-01 Panasonic Corp 固体撮像装置
JP2012084644A (ja) * 2010-10-08 2012-04-26 Renesas Electronics Corp 裏面照射型固体撮像装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149712A (ja) * 2012-01-18 2013-08-01 Toshiba Corp 半導体装置の製造方法
US8836065B2 (en) 2013-01-08 2014-09-16 Kabushiki Kaisha Toshiba Solid-state imaging device
JP2015060931A (ja) * 2013-09-18 2015-03-30 ローム株式会社 光検出装置およびセンサパッケージ
WO2018173789A1 (ja) * 2017-03-22 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
KR20190129844A (ko) * 2017-03-22 2019-11-20 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자, 전자 기기
US10991734B2 (en) 2017-03-22 2021-04-27 Sony Semiconductor Solutions Corporation Imaging device and electronic device
KR102538711B1 (ko) * 2017-03-22 2023-06-01 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자, 전자 기기
JP2020155892A (ja) * 2019-03-19 2020-09-24 キヤノン株式会社 撮像素子およびその制御方法、撮像装置
JP7250579B2 (ja) 2019-03-19 2023-04-03 キヤノン株式会社 撮像素子およびその制御方法、撮像装置
WO2022131109A1 (ja) * 2020-12-18 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 光検出器および電子機器

Also Published As

Publication number Publication date
US20120037960A1 (en) 2012-02-16
US8395194B2 (en) 2013-03-12
WO2010109744A1 (ja) 2010-09-30

Similar Documents

Publication Publication Date Title
WO2010109744A1 (ja) 固体撮像素子
TWI433308B (zh) 固態成像裝置及其製造方法、和電子設備
US9318520B2 (en) Solid-state image sensing device manufacturing method and solid-state image sensing device
US7855407B2 (en) CMOS image sensor and method for manufacturing the same
US8692303B2 (en) Solid-state imaging device, electronic device, and manufacturing method for solid-state imaging device
JP5564874B2 (ja) 固体撮像装置、及び電子機器
US8916917B2 (en) Solid-state imaging device
US8363141B2 (en) Solid-state image pickup device, image pickup system including the same, and method for manufacturing the same
US8803062B2 (en) Photoelectric conversion device having a light-shielding film
JP2012199489A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
US8399914B2 (en) Method for making solid-state imaging device
CN1812112A (zh) 具有非平面晶体管的固态图像传感器设备及其制造方法
JP2010016114A (ja) 固体撮像装置とその製造方法、及び電子機器
JP2010114274A (ja) 固体撮像装置とその製造方法、及び電子機器
JP2013012551A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2008103668A (ja) 裏面照射型撮像素子及びこれを備えた撮像装置
JP2012094719A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP4649390B2 (ja) 裏面照射型撮像素子の製造方法
TWI725484B (zh) 固態成像裝置，用於製造固態成像裝置的方法和電子設備
KR101476035B1 (ko) 고체 촬상 장치의 제조 방법 및 고체 촬상 장치
JP2009188380A (ja) イメージセンサ及びその製造方法
JP2011142188A (ja) 固体撮像素子
JP2013162077A (ja) 固体撮像装置
JP2011176366A (ja) 光電変換装置及びそれを用いた撮像システム
JP4115446B2 (ja) Ｃｍｏｓイメージセンサの製造方法