WO2010021226A1 - 直接形変換装置及びその制御方法並びに制御信号生成装置 - Google Patents

Abstract

　コンバータと複数のインバータとを備えた直接形変換装置において、コンバータと同期した運転を行いつつ、複数のインバータにおける実質的なキャリア周波数を相互に異ならせ、インバータの負荷特性に応じたキャリア選択の自由度を向上させる。原キャリア（Ｃ２０）は、一方のインバータの制御に用いる第１キャリア（Ｃ１）のキャリア周波数の二倍のキャリア周波数を有している。原キャリア（Ｃ２０）の波形を、値（ｄｒｔ）を中心として二倍に拡大して、他方のインバータの制御に用いる第２キャリアが得られる。

Description

直接形変換装置及びその制御方法並びに制御信号生成装置

　この発明は直接形変換装置に関し、特にコンバータと、複数のインバータとを備える直接形変換装置に関する。

　いわゆる間接形交流電力変換装置では、コンバータとインバータとの間のいわゆる直流リンクにおいて、大型のコンデンサを設ける。当該コンデンサは商用周波数による電圧脈動を平滑する機能を担う。かかる技術は例えば後掲の特許文献１で開示されている。当該文献では、平滑コンデンサに対して圧縮機用のインバータ部とファン用のインバータ部とを並列に接続し、これによって両インバータ部の電源を共通化することが示されている。当該技術では、両インバータで直流電圧を共用するため、圧縮機の負荷に応じて変動する直流電圧に応じてファン制御が補正されている。

　他方、直接形交流電力変換装置では、大型のコンデンサやリアクトルが不要となる。このことから、当該変換装置はその小型化が期待でき、次世代の電力変換装置として近年注目されつつある。例えば特許文献２では、１つのコンバータに対し１つのインバータを接続し、当該インバータを零ベクトルに基づいて動作させて、いわゆる零電流の状態が得られているときにコンバータを転流させる技術（以下では単に「零電流におけるコンバータの転流」とも表現する）が紹介されている。またコンバータとインバータとでキャリアを共用できる技術も紹介されている。

　直接形交流電力変換装置に関しては更に、複数の負荷を駆動するため、１つのコンバータに対して複数のインバータを接続して運転する技術も提案されている。かかる技術は例えば後掲の非特許文献１で開示されている。当該文献では、ＤＣ／ＤＣコンバータと、電圧形インバータとは並列に接続されている。そして電流形整流器をコンバータとして把握し、ＤＣ／ＤＣコンバータをインバータとして把握することができる。当該文献に示された技術では、電流形整流器をいわゆる零電流において転流させるべく、電流形整流器の動作が基づくキャリアに同期した一つのキャリアで、複数のインバータをパルス幅変調にて制御させることが示されている。

　なお特許文献３では相電圧と双対な相電流についての指令値とキャリアとの比較結果を利用して、電流形パルス幅制御パターンを発生するスイッチングを制御する技術が紹介されている。

　特許文献４ではコンバータのパルス幅変調に用いられるキャリアと、インバータのパルス幅変調に用いられるキャリアとで、傾きを異ならせる技術が開示されている。

特開平９－２２４３９３号公報 特開２００７－３１２５８９号公報 特開平９－１８２４５８号公報 特開２００４－２６６９７２号公報

加藤、伊東，「昇圧形ＡＣ／ＤＣ／ＡＣ直接形電力変換器の波形改善」，平成１９年電気学会全国大会，２００７／３／１５～１７，第四分冊，４－０９８

　間接形交流電力変換装置では、複数のインバータの制御に用いるキャリアの周波数は任意に設定できる。しかし従来の直接形変換装置において、零電流におけるコンバータの転流を行う場合、コンバータの制御に用いるキャリアと周波数が同一のキャリアで複数のインバータが変調されていた。

　他方、各インバータが駆動する負荷の伝達特性が相互に異なる場合、同一のキャリア周波数に対して電磁騒音がピークとなる周波数は異なる。よって一つのインバータと負荷との組み合わせにおける電磁騒音が低減するように（あるいは電磁騒音のピークが可聴域から外れるように）キャリア周波数を選択しても、他のインバータと負荷との組み合わせにおける電磁騒音が低減できない（あるいは電磁騒音のピークが可聴域から外せない）場合がある。

　そこで、本発明は、コンバータと複数のインバータとを備えた直接形変換装置において、コンバータと同期した運転を行いつつ、複数のインバータにおける実質的なキャリア周波数を相互に異ならせ、インバータの負荷特性に応じたキャリア選択の自由度を向上させることを目的とする。

　この発明にかかる直接形変換装置の制御方法は、多相交流電圧（Ｖｒ，Ｖｓ，Ｖｔ）をパルス幅変調によって整流して一対の直流電源線（Ｌ１，Ｌ２）に出力するコンバータ（３）と、前記一対の直流電源線の間で相互に並列に接続され、いずれも瞬時空間ベクトル制御に従ったパルス幅変調で動作する第１インバータ（４）及び第２インバータ（５）とを備える直接形変換装置を制御する方法である。

　その第１の態様では、前記コンバータはコンバータ用キャリア（Ｃ０）がコンバータ用指令値（ｄｒｔ）の値を採るときに転流し、前記コンバータ用キャリアの一周期（Ｔ）は、前記転流が行われるタイミングで第１値（ｄｓｔ）及び第２値（ｄｒｔ）で内分されて第１期間（ｄｓｔ・Ｔ）と第２期間（ｄｒｔ・Ｔ）とに区分される。

　前記第１インバータの前記瞬時空間ベクトル制御で採用する瞬時空間ベクトル（Ｖ０１，Ｖ４１，Ｖ６１）は、前記タイミングを含む期間である第１の転流零ベクトル期間（Ｔ０１）において零ベクトル（Ｖ０１）を採用する。

　前記第２インバータの前記瞬時空間ベクトル制御に用いられる瞬時空間ベクトル（Ｖ０２，Ｖ４２，Ｖ６２；Ｖ０２，Ｖ４２，Ｖ６２，Ｖ７２）は、前記タイミングを含む期間である第２の転流零ベクトル期間（Ｔ０２；Ｔ０２，Ｔ７２）において零ベクトル（Ｖ０２；Ｖ０２，Ｖ７２）を採用する。

　そして、前記第１期間において、前記第１インバータが前記第１の転流零ベクトル期間で採用された前記零ベクトル（Ｖ０１）以外で採用する前記瞬時空間ベクトルの配列パターン（Ｖ４１，Ｖ６１，Ｖ４１）はＭ回（Ｍは１以上の整数）出現する。前記第１期間において、前記第２インバータが前記第２の転流零ベクトル期間で採用された前記零ベクトル（Ｖ０２；Ｖ０２，Ｖ７２）以外で採用する前記瞬時空間ベクトルの配列パターン（Ｖ４２，Ｖ６２，Ｖ４２）はＮ回（Ｎは２以上で前記Ｍと異なる整数）出現する。

　この発明にかかる直接形変換装置の制御方法の第２の態様は、その第１の態様であって、前記第２インバータにおいて前記第１期間は、前記第２の転流零ベクトル期間（Ｔ０２；Ｔ０２，Ｔ７２）と離散し、前記第２の転流零ベクトル期間で採用された前記零ベクトル（Ｖ０２；Ｖ０２，Ｖ７２）が採用される期間である（Ｎ－１）個の非転流零ベクトル期間（Ｔｓ０１；Ｔｓ１）を有する。

　そして、前記第２の転流零ベクトル期間と前記非転流零ベクトル期間とで挟まれた期間（Ｔｋ）の各々において前記第２インバータの前記瞬時空間ベクトル制御に用いられるベクトルの順序（Ｖ４２，Ｖ６２，Ｖ４２；Ｖ６２，Ｖ４２）は相互に等しい。

　この発明にかかる直接形変換装置の制御方法の第３の態様は、その第２の態様であって、前記第１インバータ（４）の前記瞬時空間ベクトル制御に採用される第１のキャリア（Ｃ１）と、前記第２インバータ（５）の前記瞬時空間ベクトル制御に採用される第２のキャリア（Ｃ２）とは、前記コンバータ用キャリア（Ｃ０）と同期する。

　そして、前記第１キャリアでは前記第１期間（ｄｓｔ・Ｔ）において同じ波形が前記Ｍ回出現し、前記第２キャリアでは前記第１期間において同じ波形が前記Ｎ回出現する。

　この発明にかかる直接形変換装置の制御方法の第４の態様は、その第２の態様であって、前記第１インバータの前記瞬時空間ベクトル制御に採用される第１のキャリア（Ｃ１）は前記コンバータ用キャリア（Ｃ０）と同期し、前記第２インバータの前記瞬時空間ベクトル制御に採用される第２のキャリア（Ｃ２）の周期は、前記コンバータ用キャリア（Ｃ０）の周期と等しい。

　そして、前記第１期間（ｄｓｔ・Ｔ）において前記第２のキャリアに対して、前記第２インバータにおいて前記配列パターンに基づいて設定される信号波（ｄｓｔ（１－Ｖ^*），ｄｒｔ＋ｄｓｔ・Ｖ^*；ｄｒｔ（１－Ｖ^*），ｄｒｔ・Ｖ^*；ｄｒｔ＋（２／３）ｄｓｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ＋（２／３）ｄｓｔ－ｄｓｔ・Ｖ^*，ｄｒｔ＋ｄｓｔ・Ｖ^*；ｄｒｔ（１－Ｖ^*），ｄｒｔ（１／３＋Ｖ^*），ｄｒｔ（１／３－Ｖ^*））が第２インバータの相毎にＮ個設定される。

　この発明にかかる直接形変換装置の制御方法の第５の態様は、その第４の態様であって、前記第２のキャリアに対して、前記第２インバータにおいて前記配列パターンに基づかず、前記第１値及び前記第２値（ｄｒｔ，ｄｓｔ）に基づいた信号波（ｄｒｔ＋ｄｓｔ／２，ｄｒｔ／２）が前記第１期間（ｄｓｔ・Ｔ）において更に（Ｎ－１）個設定される。

　この発明にかかる直接形変換装置の第１の態様は、直接形変換装置の制御方法の第１乃至第５の態様のいずれかが実行され、前記コンバータ（３）と、前記第１インバータ（４）と、前記第２インバータ（５）とを備える。

　この発明にかかる制御信号生成装置は、多相交流電圧（Ｖｒ，Ｖｓ，Ｖｔ）を整流して一対の直流電源線（Ｌ１，Ｌ２）に出力するコンバータ（３）と、前記一対の直流電源線の間で相互に並列に接続される第１インバータ（４）及び第２インバータ（５）とを備える直接形変換装置を、制御する装置である。

　その第１の態様は、前記第１インバータを瞬時空間ベクトル制御に従ったパルス幅変調で動作させる第１制御信号（Ｓｕｐ１^*，Ｓｕｎ１^*；Ｓｖｐ１^*，Ｓｖｎ１^*；Ｓｗｐ１^*，Ｓｗｎ１^*）を出力する第１インバータ制御部（６１）と、前記第２インバータを瞬時空間ベクトル制御に従ったパルス幅変調で動作させる第２制御信号（Ｓｕｐ２^*，Ｓｕｎ２^*；Ｓｖｐ２^*，Ｓｖｎ２^*；Ｓｗｐ２^*，Ｓｗｎ２^*）を出力する第２インバータ制御部（６２）と、前記コンバータに転流を行わせる第３制御信号（Ｓｒｐ^*，Ｓｓｐ^*，Ｓｔｐ^*，Ｓｒｎ^*，Ｓｓｎ^*，Ｓｔｎ^*）を出力するコンバータ制御部（６０）とを備える。

　そして、前記コンバータ制御部は、コンバータ用キャリア（Ｃ０）を生成するキャリア生成部（６０４）と、コンバータ用指令値（Ｖｒ^*，Ｖｓ^*、Ｖｔ^*）を生成するコンバータ用指令生成部（６０１）と、前記コンバータ用キャリアとコンバータ用指令値との比較結果を用い、前記コンバータをパルス幅制御する前記第３制御信号を生成する第３制御信号生成部（６０３，６０９）と、前記コンバータ用指令値（Ｖｒ^*，Ｖｓ^*、Ｖｔ^*）の中間相（Ｖｓ^*）の通流比（ｄｓｔ）を出力する中間相検出部（６０２）とを有する。

　前記第１インバータ制御部は、前記第１インバータの出力の指令値である第１出力指令値（Ｖｕ１^*，Ｖｖ１^*、Ｖｗ１^*）を生成する第１出力指令生成部（６１１）と、前記通流比と前記第１出力指令値とに基づいて、前記コンバータ用キャリアと同期した第１キャリア（Ｃ１）との比較がなされる第１インバータ用信号波（ｄｒｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ（１－Ｖ^*）を生成する第１演算部（６１２，６１３）と、前記比較の結果に基づいて前記第１制御信号を生成する第１制御信号生成部（６１４，６１５，６１９）とを有する。

　前記第２インバータ制御部は、前記第２インバータの出力の指令値である第２出力指令値（Ｖｕ２^*，Ｖｖ２^*、Ｖｗ２^*）を生成する第２出力指令生成部（６２１）と、前記通流比と前記第２出力指令値とに基づいて、前記コンバータ用キャリアと同期した第２キャリア（Ｃ２）との比較がなされる第２インバータ用信号波（ｄｒｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ（１－Ｖ^*）；ｄｒｔ（１－Ｖ^*）、ｄｒｔ・Ｖ^*；ｄｒｔ＋ｄｓｔ・Ｖ^*、ｄｒｔ＋ｄｓｔ（２／３－Ｖ^*），ｄｒｔ＋ｄｓｔ（２／３＋Ｖ^*），ｄｒｔ（１－Ｖ^*），ｄｒｔ（１／３＋Ｖ^*，ｄｒｔ（１／３－Ｖ^*）；ｄｒｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ＋ｄｓｔ（１／２＋Ｖ^*），ｄｒｔ＋ｄｓｔ／２，ｄｒｔ（１－Ｖ^*），ｄｒｔ（１／２－Ｖ^*），ｄｒｔ／２））を生成する第２演算部（６２２，６２３；６２２Ａ，６２２Ｂ，６２３Ａ，６２３Ｂ；６２２Ａ，６２２Ｂ１，６２２Ｃ１，６２３Ａ，６２３Ｂ１，６２３Ｃ１；６２２Ａ，６２２Ｂ２，６２２Ｃ２，６２３Ａ，６２３Ｂ２，６２３Ｃ２）と、前記比較の結果に基づいて前記第２制御信号を生成する第２制御信号生成部（６２４，６２５，６２９；６２４Ａ，６２４Ｂ，６２５Ａ，６２５Ｂ，６２８；６２４Ａ，６２４Ｂ，６２４Ｃ，６２５Ａ，６２５Ｂ，６２５Ｃ，６２７；６２４Ａ，６２４Ｂ，６２４Ｃ，６２５Ａ，６２５Ｂ，６２５Ｃ，６２７）とを有する。

　そして、前記第１インバータの前記瞬時空間ベクトル制御で採用する瞬時空間ベクトル（Ｖ０１，Ｖ４１，Ｖ６１）は、前記コンバータ用キャリアが前記中間相の値を採るタイミングを含む期間である第１の転流零ベクトル期間（Ｔ０１）において、零ベクトル（Ｖ０１）を採用する。前記第２インバータの前記瞬時空間ベクトル制御に用いられる瞬時空間ベクトル（Ｖ０２，Ｖ４２，Ｖ６２；Ｖ０２，Ｖ４２，Ｖ６２，Ｖ７２）は、前記タイミングを含む期間である第２の転流零ベクトル期間（Ｔ０２；Ｔ０２，Ｔ７２）において零ベクトル（Ｖ０２；Ｖ０２，Ｖ７２）を採用する。

　前記コンバータ用キャリアの一周期（Ｔ）のうち、前記タイミングによって区分される第１期間において、前記第１インバータが前記第１の転流零ベクトル期間で採用された前記零ベクトル（Ｖ０１）以外で採用する前記瞬時空間ベクトルの配列パターン（Ｖ４１，Ｖ６１，Ｖ４１）はＭ回（Ｍは１以上の整数）出現する。

　前記第１期間において、前記第２インバータが前記第２の転流零ベクトル期間で採用された前記零ベクトル（Ｖ０２；Ｖ０２，Ｖ７２）以外で採用する前記瞬時空間ベクトルの配列パターン（Ｖ４２，Ｖ６２，Ｖ４２）はＮ回（Ｎは２以上で前記Ｍと異なる整数）出現する。

　この発明にかかる制御信号生成装置の第２の態様は、その第１の態様であって、前記第２インバータにおいて前記第１期間は、前記第２の転流零ベクトル期間（Ｔ０２；Ｔ０２，Ｔ７２）と離散し、前記第２の転流零ベクトル期間で採用された前記零ベクトル（Ｖ０２；Ｖ０２，Ｖ７２）が採用される期間である（Ｎ－１）個の非転流零ベクトル期間（Ｔｓ０１；Ｔｓ１）を有する。

　そして前記第２の転流零ベクトル期間と前記非転流零ベクトル期間とで挟まれた期間（Ｔｋ）の各々において前記第２インバータの前記瞬時空間ベクトル制御に用いられるベクトルの順序（Ｖ４２，Ｖ６２，Ｖ４２；Ｖ６２，Ｖ４２）は相互に等しい。

　この発明にかかる制御信号生成装置の第３の態様は、その第２の態様であって、前記第１キャリアでは前記第１期間（ｄｓｔ・Ｔ）において同じ波形が前記Ｍ回出現し、前記第２キャリアでは前記第１期間において同じ波形が前記Ｎ回出現する。

　この発明にかかる制御信号生成装置の第４の態様は、その第２の態様であって、前記第２インバータの前記瞬時空間ベクトル制御に採用される第２のキャリア（Ｃ２）の周期は、前記コンバータ用キャリア（Ｃ０）の周期と等しい。そして、前記第１期間（ｄｓｔ・Ｔ）において前記第２インバータ用信号波は、前記配列パターンに基づいた値（ｄｓｔ（１－Ｖ^*），ｄｒｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ（１－Ｖ^*），ｄｒｔ・Ｖ^*；ｄｒｔ＋（２／３）ｄｓｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ＋（２／３）ｄｓｔ－ｄｓｔ・Ｖ^*，ｄｒｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ（１－Ｖ^*），ｄｒｔ（１／３＋Ｖ^*），ｄｒｔ（１／３－Ｖ^*））が相毎にＮ個設定される。

　この発明にかかる制御信号生成装置の第５の態様は、その第４の態様であって、前記第２インバータ用信号波は、前記配列パターンに基づかず、前記通流比に基づいた値（ｄｒｔ＋ｄｓｔ／２，ｄｒｔ／２）が前記第１期間（ｄｓｔ・Ｔ）において更に（Ｎ－１）個設定される。

　この発明にかかる直接形変換装置の第２の態様は、制御信号生成装置の第１乃至第５の態様のいずれかと、前記コンバータ（３）と、前記第１インバータ（４）と、前記第２インバータ（５）とを備える。

　この発明にかかる直接形変換装置の制御方法の第１の態様及び制御信号生成装置の第１の態様によれば、直接形変換装置においてコンバータと同期した運転を行いつつ、複数のインバータにおける実質的なキャリア周波数を相互に異ならせるので、インバータの負荷特性に応じたキャリア選択の自由度が向上する。

　この発明にかかる直接形変換装置の制御方法の第２の態様及び制御信号生成装置の第２の態様によれば、第１期間において第２インバータが採用する瞬時空間ベクトルの同一パターンが２回以上出現するので、制御方法の第１の態様や制御信号生成装置の第１の態様に資する。

　この発明にかかる直接形変換装置の制御方法の第３の態様及び制御信号生成装置の第３の態様によれば、第１のキャリア及び第２のキャリアを個別に採用することにより、制御方法の第２の態様や制御信号生成装置の第２の態様を実現できる。

　この発明にかかる直接形変換装置の制御方法の第４の態様及び制御信号生成装置の第４の態様によれば、コンバータ用キャリアに対して逓倍することなく第２のキャリアを実現しつつ、制御方法の第２の態様や制御信号生成装置の第２の態様を実現できる。

　この発明にかかる直接形変換装置の制御方法の第５の態様及び制御信号生成装置の第５の態様によれば、キャリアとして鋸歯波を用いても制御方法の第４の態様や制御信号生成装置の第４の態様を実現できる。

　この発明にかかる直接形変換装置の第１の態様によれば、制御方法の第１乃至第５の態様の効果を得ることができる。

　この発明にかかる直接形変換装置の第２の態様によれば、制御信号生成装置の第１乃至第５の態様の効果を得ることができる。

　この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

本発明が適用可能な直接形変換装置の構成を示す回路図である。 ゲート信号生成回路の構成を示すブロック図である。 各キャリアとゲート信号の波形を示すグラフである。 各キャリアとゲート信号の波形を示すグラフである。 キャリア生成部の動作を概念的に示すグラフである。 キャリア生成部の動作を概念的に示すグラフである。 キャリアとゲート信号の波形を示すグラフである。 第２インバータ制御部の構成を示すブロック図である。 キャリアとゲート信号の一部となる論理値とを示すグラフである。 キャリアとゲート信号の一部となる論理値とを示すグラフである。 第２インバータ制御部の構成を示すブロック図である。 キャリアとゲート信号の波形を示すグラフである。 第２インバータ制御部の構成を示すブロック図である。 キャリアとゲート信号の波形を示すグラフである。 キャリアとゲート信号の一部となる論理値とを示すグラフである。

　Ａ．直接形変換装置の構成．
　図１は、本発明が適用可能な直接形変換装置の構成を示す回路図である。当該変換装置は、コンバータ３とインバータ４，５と、両者を接続する一対の直流電源線Ｌ１，Ｌ２とを有している。

　コンバータ３は、交流電源１から得られる三相（ここではＲ相、Ｓ相、Ｔ相とする）交流電圧Ｖｒ，Ｖｓ，Ｖｔを整流し、一対の直流電源線Ｌ１，Ｌ２に出力する。交流電源１とコンバータ３との間には入力コンデンサ群２が設けられてもよい。入力コンデンサ群２は例えば、多相交流電圧Ｖｒ，Ｖｓ，Ｖｔを受電するＹ結線された３つのコンデンサを含む。ここでは当該Ｙ結線の中性点が仮想的に接地されている場合が例示されている。

　コンバータ３は例えば電流形整流器であって、パルス幅変調で動作する。コンバータ３は直流電源線Ｌ１，Ｌ２の間で相互に並列に接続された複数の電流経路を有する。コンバータ３の電流経路のうちＲ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｒｐ，Ｓｒｎを含む。スイッチング素子Ｓｒｐ，Ｓｒｎ同士の接続点には電圧Ｖｒが印加される。コンバータ３の電流経路のうちＳ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｓｐ，Ｓｓｎを含む。スイッチング素子Ｓｓｐ，Ｓｓｎ同士の接続点には電圧Ｖｓが印加される。コンバータ３の電流経路のうちＴ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｔｐ，Ｓｔｎを含む。スイッチング素子Ｓｔｐ，Ｓｔｎ同士の接続点には電圧Ｖｔが印加される。

　スイッチング素子Ｓｒｐ，Ｓｓｐ，Ｓｔｐは直流電源線Ｌ１側に、スイッチング素子Ｓｒｎ，Ｓｓｎ，Ｓｔｎは直流電源線Ｌ２側に、それぞれ接続される。これらのスイッチング素子自体の構成は公知であって、例えば非特許文献１にも例示されている。

　インバータ４，５は例えば電圧形インバータであり、いずれも瞬時空間ベクトル制御（以下、単に「ベクトル制御」と称す）に従ったパルス幅変調で動作する。インバータ４，５は直流電源線Ｌ１，Ｌ２の間で相互に並列に接続され、それぞれ個別に三相（ここではＵ相、Ｖ相、Ｗ相とする）交流電圧を出力する。

　インバータ４，５はいずれも、直流電源線Ｌ１，Ｌ２間で並列に接続された複数の電流経路を有する。

　インバータ４の電流経路のうちＵ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｕｐ１，Ｓｕｎ１を含む。スイッチング素子Ｓｕｐ１，Ｓｕｎ１同士の接続点からは出力電圧Ｖｕ１が得られる。インバータ４の電流経路のうちＶ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｖｐ１，Ｓｖｎ１を含む。スイッチング素子Ｓｖｐ１，Ｓｖｎ１同士の接続点からは出力電圧Ｖｖ１が得られる。インバータ４の電流経路のうちＷ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｗｐ１，Ｓｗｎ１を含む。スイッチング素子Ｓｗｐ１，Ｓｗｎ１同士の接続点からは出力電圧Ｖｗ１が得られる。インバータ５の電流経路のうちＵ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｕｐ２，Ｓｕｎ２を含む。スイッチング素子Ｓｕｐ２，Ｓｕｎ２同士の接続点からは出力電圧Ｖｕ２が得られる。インバータ５の電流経路のうちＶ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｖｐ２，Ｓｖｎ２を含む。スイッチング素子Ｓｖｐ２，Ｓｖｎ２同士の接続点からは出力電圧Ｖｖ２が得られる。インバータ５の電流経路のうちＷ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｗｐ２，Ｓｗｎ２を含む。スイッチング素子Ｓｗｐ２，Ｓｗｎ２同士の接続点からは出力電圧Ｖｗ２が得られる。

　スイッチング素子Ｓｕｐ１，Ｓｖｐ１，Ｓｗｐ１，Ｓｕｐ２，Ｓｖｐ２，Ｓｗｐ２は直流電源線Ｌ１側に接続される。以下ではこれらのスイッチング素子を上アーム側のスイッチング素子として把握する。スイッチング素子Ｓｕｎ１，Ｓｖｎ１，Ｓｗｎ１，Ｓｕｎ２，Ｓｖｎ２，Ｓｗｎ２は直流電源線Ｌ２側に接続される。以下ではこれらのスイッチング素子を下アーム側のスイッチング素子として把握する。これらのスイッチング素子自体の構成は公知であって、例えば非特許文献１にも例示されている。

　インバータ４，５はベクトル制御の下で動作する。まずインバータ４についてみれば、スイッチング素子Ｓｕｐ１，Ｓｖｐ１，Ｓｗｐ１，Ｓｕｎ１，Ｓｖｎ１，Ｓｗｎ１は制御信号たるゲート信号Ｓｕｐ１^*，Ｓｖｐ１^*，Ｓｗｐ１^*，Ｓｕｎ１^*，Ｓｖｎ１^*，Ｓｗｎ１^*によってその動作が制御され、これらのゲート信号が論理値“１”／“０”を採るときに対応するスイッチング素子がそれぞれ導通／非導通するとして説明する。いわゆるデッドタイムを除いて考えれば、ゲート信号Ｓｕｐ１^*，Ｓｖｐ１^*，Ｓｗｐ１^*は、ゲート信号Ｓｕｎ１^*，Ｓｖｎ１^*，Ｓｗｎ１^*と相補的な値を採る。即ち添字ｕ，ｖ，ｗを代表して添字ｑを用いれば、信号Ｓｑｐ１^*，Ｓｑｎ１^*の排他的論理和は“１”である。

　このようなベクトル制御において採用されるベクトルＶｘ（ｘ＝０～７の整数）の添字ｘは、４・Ｓｕｐ１^*＋２・Ｓｖｐ１^*＋Ｓｗｐ１^*で与えられる。例えば上アーム側のスイッチング素子Ｓｕｐ１，Ｓｖｐ１，Ｓｗｐ１が全て非導通であれば下アーム側のスイッチング素子Ｓｕｎ１，Ｓｖｎ１，Ｓｗｎ１の全てが導通する。この場合ｘ＝０であり、インバータ４はベクトルＶ０という零ベクトルの一つの状態にあることになる。

　逆に上アーム側のスイッチング素子Ｓｕｐ１，Ｓｖｐ１，Ｓｗｐ１が全て導通すれば下アーム側のスイッチング素子Ｓｕｎ１，Ｓｖｎ１，Ｓｗｎ１の全てが非導通である。この場合ｘ＝７であり、インバータ４はベクトルＶ７という、ベクトルＶ０とは異なる零ベクトルの状態にあることになる。

　インバータ５についても同様にして電圧ベクトルを標記する。但し、インバータ４，５の動作状態を相互に区別するため、インバータ４の電圧ベクトルについてはベクトルＶｘ１として表記し、インバータ５の電圧ベクトルについてはベクトルＶｘ２として表記する。

　負荷Ｍ１，Ｍ２は誘導性負荷であって、それぞれインバータ４，５に接続される。具体的には負荷Ｍ１は、Ｙ結線されて電圧Ｖｕ１，Ｖｖ１，Ｖｗ１が印加される三相コイルを有するモータである。同様に負荷Ｍ２は、Ｙ結線されて電圧Ｖｕ２，Ｖｖ２，Ｖｗ２が印加される三相コイルを有するモータである。回路図上は三相コイルの各々の抵抗成分が、当該コイルに直列接続される抵抗として記載されている。また負荷Ｍ１，Ｍ２のそれぞれにおける寄生容量は、Ｙ結線された三個のコンデンサとして記載されている。ここでは当該Ｙ結線の中性点が仮想的に接地されている場合が例示されている。

　以下では、インバータ４におけるパルス幅変調に用いられるキャリア（以下「第１キャリア」とも称す）がコンバータ３におけるパルス幅変調に用いられるキャリア（以下「コンバータ用キャリア」とも称す）と同一周波数であり、インバータ５におけるパルス幅変調に用いられるキャリア（以下「第２キャリア」とも称す）の実質的な（実際的な場合と仮想的な場合とを含む）周波数をコンバータ用キャリアの周波数より高める技術について説明する。但し、第２キャリアの実質的な周波数と異なるのであれば、第１キャリアについても、その実質的な周波数をコンバータ用キャリアの周波数より高めてもよい。

　Ｂ．キャリア周波数の実際的な逓倍．
　図２はゲート信号生成装置６の構成を示すブロック図である。ゲート信号生成装置６はコンバータ制御部６０、第１インバータ制御部６１及び第２インバータ制御部６２を備えている。

　コンバータ制御部６０は、電源同期信号として電圧Ｖｒの位相の角度を示す電源同期信号（以下、単に「角度」ともいう）θｒを入力し、ゲート信号Ｓｒｐ^*，Ｓｓｐ^*，Ｓｔｐ^*，Ｓｒｎ^*，Ｓｓｎ^*，Ｓｔｎ^*を出力する。これらのゲート信号はそれぞれ、コンバータ３のスイッチング素子Ｓｒｐ，Ｓｓｐ，Ｓｔｐ，Ｓｒｎ，Ｓｓｎ，Ｓｔｎの動作を制御する制御信号である。

　第１インバータ制御部６１は、角度θｒと、インバータ４の運転周波数の指令値ｆ１^*、電圧指令値ｖ１^*、位相指令値φ１^*（これらを「第１指令値」と総称する）とを入力し、上述のゲート信号Ｓｕｐ１^*，Ｓｖｐ１^*，Ｓｗｐ１^*，Ｓｕｎ１^*，Ｓｖｎ１^*，Ｓｗｎ１^*を出力する。

　第２インバータ制御部６２は、角度θｒと、インバータ５の運転周波数の指令値ｆ２^*、電圧指令値ｖ２^*、位相指令値φ２^*（これらを「第２指令値」と総称する）とを入力し、ゲート信号Ｓｕｐ２^*，Ｓｖｐ２^*，Ｓｗｐ２^*，Ｓｕｎ２^*，Ｓｖｎ２^*，Ｓｗｎ２^*を出力する。これらのゲート信号はそれぞれ、インバータ５のスイッチング素子Ｓｕｐ２，Ｓｖｐ２，Ｓｗｐ２，Ｓｕｎ２，Ｓｖｎ２，Ｓｗｎ２の動作を制御する。

　コンバータ制御部６０及び第１インバータ制御部６１の構成、またはコンバータ制御部６０及び第２インバータ制御部６２の構成には、特許文献２で「制御部３」として示された構成を採用することができる。以下での説明は特許文献２で示された技術とは、表現上で若干の相違があるため、簡単ではあるが説明を行う。

　コンバータ制御部６０は台形状電圧指令生成部６０１と、中間相検出部６０２と、比較器６０３と、キャリア生成部６０４と、電流形ゲート論理変換部６０９とを備えている。これらはそれぞれ特許文献２にいう「台形状電圧指令信号生成部１１」、「中間相検出部１４」、「比較部１２」、「キャリア信号生成部１５」、「電流形ゲート論理変換部１３」と同じ機能を果たす。

　台形状電圧指令生成部６０１は、角度θｒに基づき、電圧Ｖｒを基準としてコンバータ３の電圧指令Ｖｒ^*，Ｖｓ^*、Ｖｔ^*を生成する。これらの電圧指令はいずれも３６０度周期で台形波状の波形を呈し、相互に１２０度の位相でずれる。当該台形波状の波形は、１２０度で連続する平坦区間の一対と、これら一対の平坦区間をつなぐ６０度の傾斜領域の一対を有する台形波を呈する。傾斜領域は、例えばその中央を位相の基準に採り、当該波形の最小値、最大値（これらは平坦区間で現れる）をそれぞれ値０，１として、（１－√３ｔａｎθ）／２あるいは（１＋√３ｔａｎθ）／２として表される。かかる傾斜領域の求め方及びその利点は特許文献２に紹介されており、かつ本願とは直接の関連は無いため、詳細は省略する。

　中間相検出部６０２は電圧指令Ｖｒ^*，Ｖｓ^*，Ｖｔ^*のうち、最大値を採る最大相でもなく、最小値を採る最小相でもない、換言すれば傾斜領域を呈するものを選択する。

　例えば電圧指令Ｖｒ^*，Ｖｔ^*がそれぞれ最大値及び最小値を呈する平坦区間を採り、電圧指令Ｖｓ^*が傾斜領域を採る場合を想定する。なお、以下では特に断らない限り、直接形変換装置及びゲート信号生成装置６はかかる状況で動作している場合を想定する。電圧指令Ｖｒ^*，Ｖｓ^*，Ｖｔ^*は位相のずれを除けば同一の波形を呈するので、このような想定を行っても、一般性を失わない。

　このような場合、中間相検出部６０２は電圧指令Ｖｓ^*を選択する。そして値Ｖｒ^*－Ｖｓ^*（＝１－Ｖｓ^*）と値Ｖｓ^*－Ｖｔ^*（＝Ｖｓ^*）の比が、スイッチング素子Ｓｒｐが導通する期間とスイッチング素子Ｓｓｐが導通する期間の比となる。即ちコンバータ３のＳ相についての通流比は、中間相検出部６０２が選択した電圧指令Ｖｓ^*によって決定される。スイッチング素子Ｓｒｐが導通する通流比及びスイッチング素子Ｓｓｐが導通する通流比を、それぞれ値ｄｒｔ，ｄｓｔ（ｄｒｔ＋ｄｓｔ＝１）で表すことにする。中間相検出部６０２は値ｄｒｔ，ｄｓｔを出力する。

　キャリア生成部６０４は電圧指令Ｖｒ^*，Ｖｓ^*，Ｖｔ^*の最小値及び最大値（上述の例では、それぞれ０，１）を採るコンバータ用キャリアＣ０を出力する。例えばコンバータ用キャリアＣ０は三角波である。

　比較器６０３は電圧指令Ｖｒ^*，Ｖｓ^*，Ｖｔ^*とコンバータ用キャリアＣ０とを比較する。この比較結果に基づいて、電流形信号論理変換部６０９がコンバータ３用のゲート信号（以下、「コンバータ用ゲート信号」とも称す）Ｓｒｐ^*，Ｓｓｐ^*，Ｓｔｐ^*，Ｓｒｎ^*，Ｓｓｎ^*，Ｓｔｎ^*を出力する。よって比較器６０３電流形信号論理変換部６０９は纏めて、コンバータ用キャリアＣ０と電圧指令Ｖｒ^*，Ｖｓ^*，Ｖｔ^*との比較結果を用い、コンバータ３をパルス幅制御するコンバータ用ゲート信号を生成する信号生成部として把握することができる。

　相電圧指令とキャリアとの比較結果からゲート信号Ｓｒｐ^*，Ｓｓｐ^*，Ｓｔｐ^*，Ｓｒｎ^*，Ｓｓｎ^*，Ｓｔｎ^*を得る論理変換については、例えば特許文献２，３で公知であるため、詳細は省略する。

　コンバータ３は電流形整流器であるので、原則的には最大相に対応する上アーム側スイッチング素子と中間相に対応する上アーム側スイッチング素子とが交互に導通し、最小相に対応する下アーム側スイッチング素子が導通して動作する。

　なお、全てのスイッチング素子にダイオード素子が内在している場合には、全てのスイッチング素子を導通させて当該ダイオード素子の機能によって整流を行う場合もあるが、パルス幅変調の動作ではないため、かかる整流動作はここでは除外して考察する。

　第１インバータ制御部６１は出力電圧生成部６１１、演算部６１２，６１３、比較器６１４，６１５、論理和演算部６１９を備える。これらはそれぞれ特許文献２にいう「出力電圧指令信号生成部２１」、「演算部２２，２３」、「比較部２４」、「論理和演算部２５」と同じ機能を果たす。

　出力電圧生成部６１１は第１指令値と角度θｒとに基づいて相電圧指令Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*を出力する。これらはインバータ４の出力電圧Ｖｕ１，Ｖｖ１，Ｖｗ１（図１参照）の指令値である。

　演算部６１２，６１３は相電圧指令Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*及び値ｄｒｔ，ｄｓｔに基づいて、第１キャリアＣ１と比較されるべき信号波（信号波）を生成する。第１キャリアＣ１はコンバータ用キャリアＣ０と同期し、コンバータ用キャリアＣ０が値ｄｒｔを採る時点で値ｄｒｔを採る。第１キャリアＣ１は例えばコンバータ用キャリアＣ０が採用される。図の繁雑を避けるため、演算部６１３への値ｄｒｔ，ｄｓｔの入力は、単に図上で演算部６１３へと上方から入る矢印のみで示している。

　特許文献２では、値ｄｒｔ，ｄｓｔと相電圧指令Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*とに基づいた演算を、ｄｒｔ＋ｄｓｔ（１－Ｖ^*），ｄｒｔ（１－Ｖ^*）で代表的に示している。これは符号Ｖ^*が電圧ベクトルを代表的に示しているからである。本願における演算も特許文献２に倣って示すことにする。

　比較器６１４は演算部６１２の結果を第１キャリアＣ１と比較し、比較器６１５は演算部６１３の結果を第１キャリアＣ１と比較する。これらの比較結果に基づいて、論理和演算部６１９がゲート信号Ｓｕｐ１^*，Ｓｖｐ１^*，Ｓｗｐ１^*，Ｓｕｎ１^*，Ｓｖｎ１^*，Ｓｗｎ１^*を出力する。よって比較器６１４，６１５と論理和演算部６１９とは纏めて、第１キャリアＣ１と信号波ｄｒｔ＋ｄｓｔ（１－Ｖ^*），ｄｒｔ（１－Ｖ^*）とを比較した結果に基づいて第１インバータ用ゲート信号を生成する信号生成部として把握することができる。

　このようにコンバータ３を制御するゲート信号を求めるに際して台形波状の電圧指令Ｖｒ^*，Ｖｓ^*，Ｖｔ^*とコンバータ用キャリアＣ０とを比較し、インバータ４を制御するゲート信号を生成するに際してコンバータ３の通流比ｄｒｔ，ｄｓｔとインバータ４の相電圧指令Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*との演算結果を第１キャリアＣ１と比較することにより、コンバータ３の転流をインバータ４の零ベクトルの期間において行いつつ、直接変換を行うことが特許文献２に示されている。その動作の詳細は特許文献２に紹介されているため、詳細は省略する。

　なお、上述のようにコンバータ用キャリアＣ０を第１キャリアＣ１としても用いる場合には、キャリア生成部６０４を第１インバータ制御部６１に含めて把握することもできる。

　第２インバータ制御部６２は出力電圧生成部６２１、演算部６２２，６２３、比較器６２４，６２５、論理和演算部６２９を備える。これらはそれぞれ第１インバータ制御部６１の出力電圧生成部６１１、演算部６１２，６１３、比較器６１４，６１５、論理和演算部６１９と同じ機能を果たす。なお、出力電圧生成部６２１が出力する相電圧指令Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*は、インバータ５の出力電圧Ｖｕ２，Ｖｖ２，Ｖｗ２（図１参照）の指令値である。

　更に、第２インバータ制御部６２はキャリア生成部６０５を備えており、第２キャリアＣ２を生成する。キャリア生成部６０４を第１インバータ制御部６１に含めて把握すれば、図２で示されたゲート信号生成装置６は、特許文献２に示された「制御部３」のうち、「インバータ制御部」のみを単に一つ増やした構成を採っていると把握することもできる。

　第２キャリアＣ２については後に詳述することとし、まず、第１インバータ制御部６１の動作を説明する。

　図３はコンバータ用キャリアＣ０、コンバータ用ゲート信号Ｓｒｐ^*，Ｓｓｐ^*，Ｓｔｎ^*、第１キャリアＣ１、インバータ４用のゲート信号Ｓｕｐ１^*，Ｓｖｐ１^*，Ｓｗｐ１^*（以下「第１インバータ用ゲート信号」とも称す）、の波形を示すグラフである。

　コンバータ用キャリアＣ０の一周期Ｔは転流比を示す値ｄｓｔ，ｄｒｔで内分されて期間ｄｓｔ・Ｔと期間ｄｒｔ・Ｔとに区分され、その区分されるタイミングでコンバータ３の転流が行われる。上述のようにコンバータ用キャリアＣ０の最小値及び最大値をそれぞれ０，１とし、ｄｓｔ＋ｄｒｔ＝１としている。従ってコンバータ３の転流は、具体的には、コンバータ用キャリアＣ０が値ｄｒｔを採るタイミングで行われる。期間ｄｓｔ・Ｔでは中間相たるＳ相に対応してコンバータ用ゲート信号Ｓｓｐ^*が活性化し、期間ｄｒｔ・Ｔでは最大相たるＲ相に対応してコンバータ用ゲート信号Ｓｒｐ^*が活性化する。

　コンバータ３が転流するタイミングの近傍においてインバータ４が零ベクトルＶ０１を採るべく、信号波と第１キャリアＣ１との比較が行われる。ここではＷ相が最小相となる場合を想定し、かつ第１キャリアＣ１として三角波を採用すると、インバータ４の制御ではベクトルＶ０１，Ｖ４１，Ｖ６１のみが採用される。そこでベクトルＶ０１，Ｖ４１，Ｖ６１が採用される期間をそれぞれ期間ｄ０１，ｄ４１，ｄ６１（＝１－ｄ０１－ｄ４１）として説明を続ける。期間ｄ０１，ｄ４１，ｄ６１は相電圧指令Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*（図２参照）によって決定される。

　零電流におけるコンバータ３の転流を実現するためには、コンバータ用キャリアＣ０が値ｄｒｔを採る時点で、インバータ４においてベクトルＶ０が採用されていなければならない。第１キャリアＣ１は、値ｄｒｔ以下では値０～ｄｒｔという幅ｄｒｔの領域内を変動し、値ｄｒｔ以上では値ｄｒｔ～１という幅ｄｓｔの領域内を変動する。

　よって期間ｄｓｔ・Ｔに対する信号波ｄｒｔ＋ｄｓｔ・Ｖ^*（但しＶ^*＝ｄ０１，ｄ０１＋ｄ４１，ｄ０１＋ｄ４１＋ｄ６１）が演算部６１２によって生成される。これらの信号波は比較器６１４によって第１キャリアＣ１と比較され、その比較結果が論理和演算部６１９に与えられる。

　また期間ｄｒｔ・Ｔに対する信号波ｄｒｔ（１－Ｖ^*）（但しＶ^*＝ｄ０１，ｄ０１＋ｄ４１，ｄ０１＋ｄ４１＋ｄ６１）が演算部６１３によって生成される。これらの信号波は比較器６１５によって第１キャリアＣ１と比較され、その比較結果が論理和演算部６１９に与えられる。

　論理和演算部６１９はＵ相、Ｖ相、Ｗ相毎に比較器６１４，６１５の比較結果の論理和を採り、第１インバータ用ゲート信号Ｓｕｐ１^*，Ｓｖｐ１^*，Ｓｗｐ１^*を出力する。例えば第１キャリアＣ１が信号波ｄｒｔ＋ｄｓｔ・ｄ０１以上の値と、信号波ｄｒｔ（１－ｄ０）以下の値とのいずれかを採ることにより、第１インバータ用ゲート信号Ｓｕｐ１^*が活性化する。

　このようにして信号波ｄｒｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ（１－Ｖ^*）と第１キャリアＣ１との比較により、ベクトルＶ０１，Ｖ４１，Ｖ６１が切り替わるタイミングが決定される。そして零ベクトルＶ０が採用される期間Ｔ０１はコンバータ３の転流するタイミングを含むので、いわゆる零電流におけるコンバータ３の転流が実現できる。以下、コンバータ３の転流するタイミングを含み、かつ零ベクトルが採用される期間（例えば上述の期間Ｔ０１）を「転流零ベクトル期間」と称することにする。

　次に第２インバータ制御部６２の動作を説明する。図４はコンバータ用キャリアＣ０、コンバータ用ゲート信号Ｓｒｐ^*，Ｓｓｐ^*，Ｓｔｎ^*、第２キャリアＣ２、インバータ５用のゲート信号Ｓｕｐ２^*，Ｓｖｐ２^*，Ｓｗｐ２^*（以下「第２インバータ用ゲート信号」とも称す）、の波形を示すグラフである。

　コンバータ用キャリアＣ０の一周期Ｔが期間ｄｓｔ・Ｔと期間ｄｒｔ・Ｔとに区分される点、コンバータ用ゲート信号Ｓｒｐ^*，Ｓｓｐ^*，Ｓｔｎ^*については第１インバータ制御部６１の動作で説明した通りである。

　コンバータ３が転流するタイミングの近傍においてインバータ５が零ベクトルＶ０２を採るべく、信号波と第２キャリアＣ２との比較が行われる。第２キャリアＣ２はコンバータ用キャリアＣ０と同期し、コンバータ用キャリアＣ０が値ｄｒｔを採る時点で値ｄｒｔを採る。図３をも参照して、第１キャリアＣ１は期間ｄｓｔ・Ｔ，ｄｒｔ・Ｔのそれぞれにおいて同じ波形は１回だけしか現れないのに対し、第２キャリアＣ２は期間ｄｓｔ・Ｔにおいて同じ波形が２回現れる。

　具体的には第１キャリアＣ１は期間ｄｓｔ・Ｔにおいて値ｄｒｔ～１の間を一往復して変化する三角波を呈するが、第２キャリアＣ２は期間ｄｓｔ・Ｔにおいて値ｄｒｔ～１の間を二往復して変化する三角波を呈する。同様に、第１キャリアＣ１は期間ｄｒｔ・Ｔにおいて値ｄｒｔ～０の間を一往復して変化する三角波を呈するが、第２キャリアＣ２は期間ｄｒｔ・Ｔにおいて値ｄｒｔ～０の間を二往復して変化する三角波を呈する。

　第２キャリアＣ２も第１キャリアＣ１と同様に三角波とし、インバータ５の制御でもインバータ４の制御と同様にＷ相が最小相を採る場合を考察すると、ベクトルＶ０２，Ｖ４２，Ｖ６２のみが採用される。そこでベクトルＶ０２，Ｖ４２，Ｖ６２が採用される期間をそれぞれ期間ｄ０２，ｄ４２，ｄ６２（＝１－ｄ０２－ｄ４２）として説明を続ける。期間ｄ０２，ｄ４２，ｄ６２は相電圧指令Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*によって決定される。

　期間ｄｓｔ・Ｔに対する信号波ｄｒｔ＋ｄｓｔ・Ｖ^*（但しＶ^*＝ｄ０２，ｄ０２＋ｄ４２，ｄ０２＋ｄ４２＋ｄ６２）が演算部６２２によって生成される。これらの信号波は比較器６２４によって第２キャリアＣ２と比較され、その比較結果が論理和演算部６２９に与えられる。

　また期間ｄｒｔ・Ｔに対する信号波ｄｒｔ（１－Ｖ^*）（但しＶ^*＝ｄ０２，ｄ０２＋ｄ４２，ｄ０２＋ｄ４２＋ｄ６２）が演算部６２３によって生成される。これらの信号波は比較器６２５によって第２キャリアＣ２と比較され、その比較結果が論理和演算部６２９に与えられる。

　論理和演算部６２９はＵ相、Ｖ相、Ｗ相毎に比較器６２４，６２５の比較結果の論理和を採り、第２インバータ用ゲート信号Ｓｕｐ２^*，Ｓｖｐ２^*，Ｓｗｐ２^*を出力する。

　第２キャリアＣ２は第１キャリアＣ１と同様に、コンバータ用キャリアＣ０が値ｄｒｔを採る時点で値ｄｒｔを採る。よってコンバータ３が転流するタイミングを含む転流零ベクトル期間Ｔ０２においてベクトルＶ０２が採用される。

　第２キャリアＣ２は期間ｄｓｔ・Ｔ，ｄｒｔ・Ｔのそれぞれにおいて第１キャリアＣ１と同じ変動を２回繰り返すので、期間ｄｓｔ・Ｔ，ｄｒｔ・Ｔのそれぞれにおいて、第２インバータ用ゲート信号Ｓｕｐ２^*，Ｓｖｐ２^*，Ｓｗｐ２^*が活性化する回数は第１インバータ用ゲート信号Ｓｕｐ１^*，Ｓｖｐ１^*，Ｓｗｐ１^*が活性化する回数の２倍となる。

　これにより、インバータ５が零ベクトルＶ０２以外で採用するベクトルの配列パターン（Ｖ４２→Ｖ６２→Ｖ４２）は、期間ｄｓｔ・Ｔ，ｄｒｔ・Ｔのそれぞれにおいて繰り返して２回出現する。

　インバータ４，５は上述のように動作するので、インバータ５におけるキャリア周波数がインバータ４におけるキャリア周波数と異なることとなる。このように本実施の形態によれば、インバータ４，５のそれぞれの負荷Ｍ１，Ｍ２の特性に応じてキャリアを選択する自由度が向上する。

　なお、当該タイミング以外においても第２キャリアＣ２が値ｄｒｔを採るので、零ベクトルＶ０２が採用される期間が存在する。このようにコンバータ３が転流するタイミングを含まないで、転流零ベクトル期間で採用された零ベクトルが採用される期間を「非転流零ベクトル期間」と称することにする。

　非転流零ベクトル期間と転流零ベクトル期間とで採用される零ベクトルは共通する。よって、もしも非転流零ベクトル期間と転流零ベクトル期間とが連続していれば、両者の区別はできずに一体としてコンバータ３が転流するタイミングを含んでしまうこととなり、上記の説明と相違する。よって非転流零ベクトル期間は転流零ベクトル期間と離散していなければならない。

　具体的には、非転流零ベクトル期間Ｔｓ０１は期間ｄｓｔ・Ｔにおいて転流零ベクトル期間Ｔ０２と離散し、非転流零ベクトル期間Ｔｓ０２は期間ｄｒｔ・Ｔにおいて転流零ベクトル期間Ｔ０２と離散する。

　第２キャリアＣ２は三角波であり、よってその対称性により、転流零ベクトル期間Ｔ０２と非転流零ベクトル期間Ｔｓ０１とで挟まれた期間Ｔｋにおいて採用されるベクトルの順序（Ｖ４２→Ｖ６２→Ｖ４２）は相互に等しい（期間ｄｓｔ・Ｔ）。このように期間Ｔｋで採用されるベクトルの順序が等しいことにより、転流零ベクトル期間Ｔ０２で採用された零ベクトルＶ０２以外のベクトルの配列パターンを繰り返すことができる。

　しかもこれらの期間Ｔｋの長さは等しいため、対称性よく発生パターンを得ることができる。転流零ベクトル期間Ｔ０２と非転流零ベクトル期間Ｔｓ０２とで挟まれた期間Ｔｋにおいて採用されるベクトルの順序や、ベクトルの配列パターンの対称性についても同様のことがいえる（期間ｄｒｔ・Ｔ）。

　なお、特殊な場合として、インバータ４においてｄ０１＋ｄ４１＋ｄ６１＜１や、インバータ５においてｄ０１＋ｄ４１＋ｄ６１＜１となる場合も想定できる。この場合、信号波ｄｒｔ＋ｄｓｔ・Ｖ^*は１より小さく、信号波ｄｒｔ（１－Ｖ^*）は０より大きくなる。そして第１キャリアＣ１が零ベクトルＶ７１を採る期間が、第１キャリアＣ１が極大、若しくは極小となる位置近傍で存在し、第２キャリアＣ２が零ベクトルＶ７２を採る期間が、第２キャリアＣ２が極大、若しくは極小となる位置近傍で存在することになる。

　この場合、インバータ５を例に採れば、転流零ベクトル期間Ｔ０２で採用される零ベクトルＶ０２以外のベクトルの配列パターンは、Ｖ４２→Ｖ６２→Ｖ７２→Ｖ６２→Ｖ４２となる。

　また、零ベクトルＶ７２は転流零ベクトル期間Ｔ０２で採用されていないので、零ベクトルＶ７２が採用される期間は非転流零ベクトル期間としては把握されない。よって期間Ｔｋにおいて採用されるベクトルの順序（Ｖ４２→Ｖ６２→Ｖ７２→Ｖ６２→Ｖ４２）は相互に等しい。

　さて、上述のようにインバータ４，５で採用される第１キャリアＣ１及び第２キャリアＣ２の周波数を異ならせるためには、少なくとも第２キャリアＣ２を、コンバータ用キャリアＣ０を逓倍して生成すればよい。

　図５はキャリア生成部６０４，６０５の動作を概念的に示すグラフであり、第１キャリアＣ１、原第２キャリアＣ２０をそれぞれ破線及び実線で示した。原第２キャリアＣ２０に値ｄｒｔを中心として正規化を施して、第２キャリアＣ２を得ることができる。

　例えばキャリア生成部６０４，６０５はいずれも、時間の経過と共に値を上昇させるアップカウント機能と、時間の経過と共に値を減少させるダウンカウント機能とを有している。

　キャリア生成部６０４は値０からアップカウントし続け、上限値（ｄｒｔ＋ｄｓｔ）（ここでは値１）をカウントするとダウンカウントを行う。そしてダウンカウントをし続けることで下限値０が得られると、アップカウントを行う。これにより第１キャリアＣ１を生成することができる。もちろん、このような生成をコンバータ用キャリアＣ０の生成に適用し、第１キャリアＣ１としてコンバータ用キャリアＣ０を転用してもよい。

　キャリア生成部６０５は値ｄｒｔからアップカウントし続け、上限値（ｄｒｔ＋ｄｓｔ／２）をカウントするとダウンカウントを行う。そしてダウンカウントをし続けることで値ｄｒｔが得られると、アップカウントを行う。そして２回目に上限値（ｄｒｔ＋ｄｓｔ／２）をカウントすると、下限値ｄｒｔ／２が得られるまでダウンカウントを行い続ける。そして下限値ｄｒｔ／２が得られた後はアップカウントを行う。そしてアップカウントをし続けることで値ｄｒｔが得られると、ダウンカウントを行う。そして２回目に下限値ｄｒｔ／２をカウントすると、上限値（ｄｒｔ＋ｄｓｔ／２）が得られるまでアップカウントし続ける。このようなアップカウント及びダウンカウントを行って原第２キャリアＣ２０が得られる。

　原第２キャリアＣ２０の最大値及び最小値をそれぞれｄｒｔ＋ｄｓｔ（＝１），０に正規化するべく、原第２キャリアＣ２０の波形を値ｄｒｔを中心として二倍にする。

　このようにして得られる第２キャリアＣ２は、期間ｄｓｔ・Ｔにおいて同じ波形（ここでは三角波）が２回出現する。期間ｄｒｔ・Ｔにおいても同様である。

　キャリア生成部６０４は、最大値と最小値（ここではそれぞれ１，０）が固定値であるので、値ｄｒｔ，ｄｓｔを入力する必要がない。これに対してキャリア生成部６０５は原第２キャリアＣ２０の生成及びその正規化を行う必要があり、演算部６２２，６２３と同様に値ｄｒｔ，ｄｓｔが入力される。

　あるいは原第２キャリアＣ２０をそのまま第２キャリアＣ２として採用し、演算部６２２，６２３が生成する信号波として、それぞれ値ｄｒｔ＋（ｄｓｔ／２）・Ｖ^*，ｄｒｔ－（ｄｒｔ／２）・Ｖ^*を採用しても、図４に示された第２インバータ用ゲート信号Ｓｕｐ２^*，Ｓｖｐ２^*，Ｓｗｐ２^*が得られる。

　このようにして生成された第２キャリアＣ２は、その対称性から、第２キャリアとしてコンバータ用キャリアＣ０を用いた場合と比較しても、期間ｄ０２，ｄ４２，ｄ６２のそれぞれを合計した長さは維持される。これらの期間のそれぞれは、長さが半分となるが、出現回数が二倍となるからである。

　コンバータ用キャリアＣ０、第１キャリアＣ１、第２キャリアＣ２に鋸歯波を採用することもできる。図６は鋸歯波をこれらのキャリアとして採用する場合の、キャリア生成部６０４，６０５の動作を概念的に示すグラフである。鋸歯波をこれらのキャリアとして採用する場合、キャリア生成部６０４，６０５はアップカウント機能及びダウンカウント機能のいずれか一方を必要としない。ここではダウンカウント機能を必要としないパターンの鋸歯波を例に採って説明する。

　キャリア生成部６０４は値０からアップカウントし続け、上限値（ｄｒｔ＋ｄｓｔ）（ここでは値１）をカウントすると、カウントした値を強制的に下限値０に設定する。これにより第１キャリアＣ１が得られる。

　キャリア生成部６０５は下限値ｄｒｔ／２からアップカウントし続け、値ｄｒｔをカウントするとカウントした値を強制的に下限値ｄｒｔ／２に設定する。再びアップカウントを行って２回目に値ｄｒｔをカウントすると、上限値ｄｒｔ＋ｄｓｔ／２が得られるまでアップカウントを行い続ける。そして上限値ｄｒｔ＋ｄｓｔ／２が得られるとカウントした値を強制的に値ｄｒｔに設定する。再びアップカウントを行って２回目に上限値ｄｒｔ＋ｄｓｔ／２が得られるとカウントした値を強制的に下限値ｄｒｔ／２に設定する。

　なお、「Ａ．直接形変換装置の構成」の最後でも言及したように、第１キャリアＣ１も、第２キャリアＣ２と同様にコンバータ用キャリアＣ０を逓倍してもよい。一般的には、期間ｄｓｔ・Ｔ，ｄｒｔ・Ｔの各々において、インバータ４が採用するベクトルの同一パターンがＭ回（Ｍは１以上の整数）出現し、インバータ５が採用するベクトルの同一パターンがＮ回（Ｎは２以上で前記Ｍと異なる整数）出現する場合、インバータ４，５のそれぞれの負荷Ｍ１，Ｍ２の特性に応じてキャリアを選択する自由度が向上する。例えば期間ｄｓｔ・Ｔ，ｄｒｔ・Ｔの各々において、同じ波形がＭ回出現する第１キャリアＣ１と、同じ波形がＮ回出現する第２キャリアＣ２とを採用することにより、特許文献２と同様の信号波を用いつつ、上記のベクトルの配列パターンの繰り返しを実現できる。

　このような第１キャリアＣ１及び第２キャリアＣ２は、繰り返し回数は異なるものの、図５、図６に示された処理と同様にして生成できる。

　Ｃ．信号波の増大によるキャリア周波数の仮想的な逓倍．
　前節Ｂで示されたように、第１キャリアＣ１及び第２キャリアＣ２と比較される信号波を特許文献２と同様に生成すると、第１キャリアＣ１と第２キャリアＣ２とはその周波数が異ならなければならない。そして例えば両者の少なくともいずれか一方はコンバータ用キャリアＣ０と異なる周波数を採用することになる。しかし、信号波の生成方法を工夫することにより、第２キャリアＣ２をコンバータ用キャリアＣ０で兼用することができる。これはキャリア生成部６０５を省略できる利点を招来する。

　本節では上述のように工夫される信号波を用いて、インバータ４，５のパルス幅変調に用いられるキャリアを相互に兼用した場合のインバータ５の動作について説明する。以下では、特に、これらの第２キャリアＣ２のみならず第１キャリアＣ１もコンバータ用キャリアＣ０と兼用する場合について説明する。よって以下ではインバータ４，５のパルス幅変調に用いられるキャリアを単にキャリアＣ０と称する。

　もちろん、インバータ４，５で兼用されるキャリアはコンバータ用キャリアＣ０と同期し、コンバータ３が転流するタイミングで値ｄｒｔを採れば、当該兼用されるキャリアの周波数がコンバータ用キャリアＣ０の周波数の整数倍であってもよい。

　あるいはインバータ４は、前節Ｂで第２キャリアＣ２を用いて示されたように、コンバータ用キャリアＣ０を逓倍して得られる第１キャリアＣ１を用いてもよい。

　（ｃ－１）キャリアが三角波であってＮ＝２の場合．
　上述のように、インバータ５が零ベクトルＶ０２以外で採用するベクトルは、期間ｄｓｔ・Ｔ，ｄｓｔ・Ｔのそれぞれにおいて同じパターンをＮ回繰り返す。以下ではまず、Ｎ＝２の場合について説明する。

　図７はキャリアＣ０と第２インバータ用ゲート信号Ｓｕｐ２^*とを示すグラフである。ここでは繁雑を避けるため、第２インバータ用ゲート信号Ｓｖｐ２^*，Ｓｗｐ２^*は省略した。また、採用されるベクトルの配列パターンに基づいて設定される信号波は相毎に２Ｎ（＝４）個設定される。

　具体的にはＵ相については期間ｄｓｔ・ＴにおいてキャリアＣ０が採り得る信号波ｄｒｔ＋ｄｓｔ・ｄ０２，ｄｓｔ（１－ｄ０２）の二個と、期間ｄｒｔ・ＴにおいてキャリアＣ０が採り得る信号波ｄｒｔ（１－ｄ０２），ｄｒｔ・ｄ０２（＝ｄｒｔ－ｄｒｔ（１－ｄ０２））の二個とが設定される。

　同様にしてＶ相については期間ｄｓｔ・ＴにおいてキャリアＣ０が採り得る信号波ｄｒｔ＋ｄｓｔ（ｄ０２＋ｄ０４），ｄｓｔ（１－ｄ０２－ｄ０４）の二個と、期間ｄｒｔ・ＴにおいてキャリアＣ０が採り得る信号波ｄｒｔ（１－ｄ０２－ｄ０４），ｄｒｔ（ｄ０２＋ｄ０４）の二個とが設定される（これらの信号波は図示を省略した）。

　Ｗ相については、期間ｄｓｔ・ＴにおいてキャリアＣ０が採り得る信号波ｄｒｔ＋ｄｓｔ（ｄ０２＋ｄ０４＋ｄ０６），ｄｓｔ（１－ｄ０２－ｄ０４－ｄ０６）の二個と、期間ｄｒｔ・ＴにおいてキャリアＣ０が採り得る信号波ｄｒｔ（１－ｄ０２－ｄ０４－ｄ０６），ｄｒｔ（ｄ０２＋ｄ０４＋ｄ０６）の二個とが設定される（これらの信号波は図示を省略した）。

　キャリアＣ０が信号波ｄｓｔ（１－ｄ０２）以上を採る場合のみ論理値Ｊ１が“Ｈ”となり（活性化し）、キャリアＣ０が信号波ｄｒｔ＋ｄｓｔ・ｄ０２以上を採る場合のみ論理値Ｊ２が“Ｈ”となり、キャリアＣ０が信号波ｄｒｔ（１－ｄ０２）以下を採る場合のみ論理値Ｊ３が“Ｈ”となり、キャリアＣ０が信号波ｄｒｔ・ｄ０２以下を採る場合のみ論理値Ｊ４が“Ｈ”となる。

　図３で示されたグラフと比較して明らかなように、論理値Ｊ１，Ｊ３の論理和が、第１インバータ用ゲート信号Ｓｕｐ１^*と対応する。換言すれば論理値Ｊ１，Ｊ３の論理和の“Ｌ”の期間が転流零ベクトル期間Ｔ０１に相当する。また図４で示されたグラフと比較して明らかなように、論理値Ｊ２，Ｊ４はそれぞれ非転流零ベクトル期間Ｔｓ０１，Ｔｓ０２に相当する。

　よって期間ｄｓｔ・Ｔにおける第２インバータ用ゲート信号Ｓｕｐ２^*は論理値Ｊ１と論理値Ｊ２の反転（図では上線で論理反転を示す：以下同様）との論理積（図では○で囲まれた×で表示：以下同様）である論理値Ｋ１で得られる。また期間ｄｒｔ・Ｔにおける第２インバータ用ゲート信号Ｓｕｐ２^*は論理値Ｊ３と論理値Ｊ４の反転との論理積である論理値Ｋ２で得られる。従って第２インバータ用ゲート信号Ｓｕｐ２^*は論理値Ｋ１と論理値Ｋ２との論理和（図では○で囲まれた＋で表示：以下同様）で得られる。他の第２インバータ用ゲート信号Ｓｖｐ２^*，Ｓｗｐ２^*も同様にして得られる。

　キャリアＣ０は期間ｄｓｔ・Ｔにおいて最小値ｄｒｔ、最大値ｄｒｔ＋ｄｓｔ＝１を採る三角波である。そして信号波ｄｓｔ（１－ｄ０２）は値１－（ｄｒｔ＋ｄｓｔ・ｄ０２）と等しいので、キャリアＣ０が（期間ｄｓｔ・Ｔにおける）最小値ｄｒｔと信号波ｄｒｔ＋ｄｓｔ・ｄ０２の間を採る期間の合計の長さと、（期間ｄｓｔ・Ｔにおける）最大値１と信号波ｄｓｔ（１－ｄ０２）の間を採る期間の長さとが等しくなり、対称性のよい配列パターンを得ることができる。

　図８はこのように、一相当たりの信号波を２Ｎ個用いる場合の第２インバータ制御部６２の構成を示すブロック図である。図２に示された構成と同様にして、出力電圧指令生成部６２１が設けられ、ここから相電圧指令Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*が得られる。演算部６２２Ａ，６２３Ａはそれぞれ演算部６２２，６２３（図２参照）と同様にして、信号波ｄｒｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ（１－Ｖ^*）を生成する。比較器６２４Ａ，６２５Ａもそれぞれ比較器６２４，６２５（図２参照）と同様にして、上記信号波とキャリアＣ０とを比較した結果を出力する。Ｕ相についてみれば、比較器６２４Ａ，６２５Ａの出力はそれぞれ上述の論理値Ｊ１，Ｊ３に相当する。

　第２インバータ制御部６２において更に演算部６２２Ｂ，６２３Ｂ、比較器６２４Ｂ，６２５Ｂが設けられる。演算部６２２Ｂ，６２３Ｂは、それぞれ信号波ｄｓｔ（１－Ｖ^*），ｄｒｔ・Ｖ^*を生成する。比較器６２４Ｂ，６２５Ｂもそれぞれ比較器６２４，６２５（図２参照）と同様にして、上記信号波とキャリアＣ０とを比較した結果を出力する。Ｕ相についてみれば、比較器６２４Ｂ，６２５Ｂの出力はそれぞれ上述の論理値Ｊ２，Ｊ４に相当する。

　図２に示された構成とは異なり、図８に示された第２インバータ制御部６２は論理和６２９の代わりに論理合成部６２８を備える。上述の用の論理値Ｊ１～Ｊ４の論理演算は単なる論理和では足りず、反転、論理積の処理も必要となるからである。

　このように期間ｄｓｔ・Ｔ，ｄｒｔ・ＴにおいてベクトルのパターンをＮ回繰り返して出現させるためには、非転流零ベクトル期間が（Ｎ－１）個必要である。よって、キャリアＣ０をそのまま用いて仮想的にＮ倍での逓倍を行う場合に期間ｄｓｔ・Ｔ，ｄｒｔ・Ｔの各々において各相毎に必要な信号波の個数は、キャリアＣ０が実際に逓倍される場合に対して（Ｎ－１）個増大する。相毎に必要な信号波の個数はキャリアＣ０が実際に逓倍される場合に１個（個数ＮにおいてＮ＝１を採用した場合に相当）であるので、キャリアＣ０が仮想的に逓倍される場合においてはＮ個必要となる。

　ここではｄ０２＋ｄ０４＋ｄ０＝１の場合を例示しており、Ｗ相についてはキャリアＣ０に対する信号波は実質的に、値０，１の二種となる。よってＷ相については、キャリアＣ０を実質的にＮ倍で逓倍するとき、仮想的に逓倍する場合であっても、実際的に逓倍する場合とは見かけ上は個数が異ならない。

　しかし、ｄ０２＋ｄ０４＋ｄ０＜１となる場合にはＷ相においても期間ｄｓｔ・Ｔ，ｄｒｔ・Ｔのそれぞれにおいてキャリアが二個ずつ設定されるので、値０，１も実は、採用されるベクトルの配列パターンに基づいて設定される信号波の特殊な値であり、かつ期間ｄｓｔ・Ｔ，ｄｒｔ・Ｔの両者で兼用されていると把握できる。

　また、常にＷ相を最小相としてインバータ５を駆動することは実際上はあり得ず、Ｕ相、Ｖ相、Ｗ相が相互に入れ替わって最小相となる。よっていずれの相においても結局は期間ｄｓｔ・Ｔ，ｄｒｔ・Ｔの各々において各相毎に、ベクトルの配列パターンに基づいて設定されるＮ個の信号波が必要となる、と把握することもできる。

　（ｃ－２）キャリアが三角波であってＮ＝３の場合．
　次にＮ＝３の場合について説明する。図９及び図１０はキャリアＣ０と、第２インバータ用ゲート信号Ｓｕｐ２^*の一部となる論理値とを示すグラフである。以下でも繁雑を避けるため、第２インバータ用ゲート信号Ｓｖｐ２^*，Ｓｗｐ２^*についての考察は省略する。図９及び図１０はそれぞれ期間ｄｓｔ・Ｔ，ｄｒｔ・Ｔにおける波形を示している。

　採用されるベクトルの配列パターンに基づいて設定される信号波は相毎に、２Ｎ（＝６）個設定される。具体的には期間ｄｓｔ・ＴにおいてキャリアＣ０が採り得る信号波ｄｒｔ＋ｄｓｔ・ｄ０２，ｄｒｔ＋（２／３）ｄｓｔ－ｄｓｔ・ｄ０２，ｄｒｔ＋（２／３）ｄｓｔ＋ｄｓｔ・ｄ０２のＮ（＝３）個（図９参照）と、期間ｄｒｔ・ＴにおいてキャリアＣ０が採り得る信号波ｄｒｔ（１－ｄ０２），ｄｒｔ（１／３＋ｄ０２），ｄｒｔ（１／３－ｄ０２）のＮ個（図１０参照）とが設定される。

　図９を参照して、キャリアＣ０が信号波ｄｒｔ＋ｄｓｔ・ｄ０２以上を採る場合のみ論理値Ｊ５が“Ｈ”となり、キャリアＣ０が信号波ｄｒｔ＋（２／３）ｄｓｔ－ｄｓｔ・ｄ０２以上を採る場合のみ論理値Ｊ６が“Ｈ”となり、キャリアＣ０が信号波ｄｒｔ＋（２／３）ｄｓｔ＋ｄｓｔ・ｄ０２以上を採る場合のみ論理値Ｊ７が“Ｈ”となる。

　図１０を参照して、キャリアＣ０が信号波ｄｒｔ（１－ｄ０２）以下を採る場合のみ論理値Ｊ８が“Ｈ”となり、キャリアＣ０が信号波ｄｒｔ（１／３＋ｄ０２）以下を採る場合のみ論理値Ｊ９が“Ｈ”となり、キャリアＣ０が信号波ｄｒｔ（１／３－ｄ０２）以下を採る場合のみ論理値Ｊ１０が“Ｈ”となる。

　図３で示されたグラフと比較して明らかなように、論理値Ｊ５，Ｊ８の論理和が、第１インバータ用ゲート信号Ｓｕｐ１^*と対応する。換言すれば論理値Ｊ５，Ｊ８の論理和の“Ｌ”の期間が転流零ベクトル期間Ｔ０１に相当する。

　よって期間ｄｓｔ・Ｔにおける第２インバータ用ゲート信号Ｓｕｐ２^*は、論理値Ｋ３，Ｋ４の論理和で得られる。ここで論理値Ｋ３は、論理値Ｊ５と論理値Ｊ６の反転との論理積と、論理値Ｊ７との論理和であり、論理値Ｋ４は、論理値Ｊ８と論理値Ｊ９の反転との論理積と、論理値Ｊ１０との論理和である。他の第２インバータ用ゲート信号Ｓｖｐ２^*，Ｓｗｐ２^*も同様にして得られる。

　キャリアＣ０は期間ｄｓｔ・Ｔにおいて最小値ｄｒｔ、最大値ｄｒｔ＋ｄｓｔ＝１を採る三角波である。よってキャリアＣ０が信号波ｄｒｔ＋（２／３）ｄｓｔ－ｄｓｔ・ｄ０２，ｄｒｔ＋（２／３）ｄｓｔ＋ｄｓｔ・ｄ０２の間を採る期間が非転流零ベクトル期間Ｔｓ０１である。またキャリアＣ０が（期間ｄｓｔ・Ｔにおける）最小値ｄｒｔと信号波ｄｒｔ＋ｄｓｔ・ｄ０２の間を採る期間が、（期間ｄｓｔ・Ｔにおける）転流零ベクトル期間Ｔ０２である。非転流零ベクトル期間Ｔｓ０１に対応する信号波の幅は２・ｄｓｔ・ｄ０２であり、期間ｄｓｔ・Ｔにおいて現れる転流零ベクトル期間Ｔ０２に対応する信号波の幅はｄｓｔ・ｄ０２であり、かつ期間ｄｓｔ・Ｔにおいて転流零ベクトル期間Ｔ０２は二回現れる。よって期間ｄｓｔ・Ｔにおいて現れる転流零ベクトル期間Ｔ０２の長さと、非転流零ベクトル期間Ｔｓ０１の各々の長さとは互いに等しい。

　また転流零ベクトル期間Ｔ０２と非転流零ベクトル期間Ｔｓ０１との間で挟まれた期間Ｔｋ１は、キャリアＣ０が信号波ｄｒｔ＋（２／３）ｄｓｔ－ｄｓｔ・ｄ０２，ｄｒｔ＋ｄｓｔ・ｄ０２の間を採る期間である。これらの信号波の差は（２／３）ｄｓｔ－ｄｓｔ・ｄ０２である。そして、一対の非転流零ベクトル期間Ｔｓ０１の間で挟まれた期間Ｔｋ２は、キャリアＣ０が信号波ｄｒｔ＋（２／３）ｄｓｔ＋ｄｓｔ・ｄ０２と最大値ｄｒｔ＋ｄｓｔ＝１との間を一往復する期間である。当該信号波と最大値との差は（１／３）ｄｓｔ－ｄｓｔ・ｄ０２である。よって期間Ｔｋ１，Ｔｋ２の長さ同士は互いに等しい。

　以上のように期間ｄｓｔ・Ｔにおいて零ベクトルＶ０２が採用される期間同士は互いに等しく、これ以外のベクトル（具体的にはベクトルＶ４２，Ｖ６２）が採用される期間同士も互いに等しい。よって対称性のよい配列パターンを得ることができる。期間ｄｒｔ・Ｔにおいても同様である。

　図１１はこのように、一相当たりの信号波を３Ｎ個用いる場合の第２インバータ制御部６２の構成を示すブロック図である。図８に示された構成に対して、演算部６２２Ｃ１，６２３Ｃ１及び比較器６２４Ｃ，６２５Ｃを追加し、論理合成部６２８を論理合成部６２７に置換し、演算部６２２Ｂ，６２３Ｂをそれぞれ演算部６２２Ｂ１，６２３Ｂ１に置換した構成を採っている。

　演算部６２２Ａ，６２３Ａはそれぞれ（ｃ－１）で説明したように、信号波ｄｒｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ（１－Ｖ^*）を生成する。比較器６２４Ａ，６２５Ａは上記信号波とキャリアＣ０とを比較した結果を出力する。Ｕ相についてみれば、比較器６２４Ａ，６２５Ａの出力はそれぞれ上述の論理値Ｊ５，Ｊ８に相当する。

　演算部６２２Ｂ１，６２３Ｂ１は、それぞれ信号波ｄｒｔ＋ｄｓｔ（２／３－Ｖ^*），ｄｒｔ（１／３＋Ｖ^*）を生成する。比較器６２４Ｂ，６２５Ｂは上記信号波とキャリアＣ０とを比較した結果を出力する。Ｕ相についてみれば、比較器６２４Ｂ，６２５Ｂの出力はそれぞれ上述の論理値Ｊ６，Ｊ９に相当する。

　演算部６２２Ｃ１，６２３Ｃ１は、それぞれ信号波ｄｒｔ＋ｄｓｔ（２／３＋Ｖ^*），ｄｒｔ（１／３－Ｖ^*）を生成する。比較器６２４Ｃ，６２５Ｃは上記信号波とキャリアＣ０とを比較した結果を出力する。Ｕ相についてみれば、比較器６２４Ｃ，６２５Ｃの出力はそれぞれ上述の論理値Ｊ７，Ｊ１０に相当する。

　論理合成部６２７は、Ｕ相についてみれば、論理値Ｊ５～Ｊ１０に基づいて論理値Ｋ３，Ｋ４を求め、論理値Ｋ３，Ｋ４の論理和を採って第２インバータ用ゲート信号Ｓｕｐ２^*を出力する。他の第２インバータ用ゲート信号Ｓｖｐ２^*，Ｓｗｐ２^*も同様にして出力される。

　ここではｄ０２＋ｄ０４＋ｄ０＝１の場合を例示しており、Ｗ相についてはキャリアＣ０に対する信号波は実質的に、値０，１の二種となる。しかし（ｃ－１）でも説明したように、結局は、期間ｄｓｔ・Ｔ，ｄｒｔ・Ｔの各々において各相毎に、ベクトルの配列パターンに基づいて設定される３Ｎ個の信号波が必要となる、と把握される。

　（ｃ－３）キャリアが鋸歯波であってＮ＝２の場合．
　図１２は鋸歯波を呈するキャリアＣ０と第２インバータ用ゲート信号Ｓｕｐ２^*，Ｓｖｐ２^*，Ｓｗｐ２^*を示すグラフである。キャリアＣ０に鋸歯波が採用される場合であっても、期間ｄｓｔ・Ｔ，ｄｒｔ・Ｔの各々において各相毎に非転流零ベクトル期間を（Ｎ－１）個得ることが必要であり、採用されるベクトルの配列パターンに基づいて設定される信号波が相毎に２Ｎ個必要となる。そしてキャリアとして鋸歯波が採用された場合には、信号波が期間ｄｓｔ・Ｔ，ｄｒｔ・Ｔの各々において更に（Ｎ－１）個必要となる。その理由は以下の通りである。

　図６から理解されるように、鋸歯波を呈するキャリアが期間ｄｓｔ・Ｔ、ｄｒｔ・ＴでＮ回繰り返して同じ波形を呈する場合、当該キャリアはそれぞれの期間における最小値と最大値の間を（Ｎ－１）回急峻に変化する。よって、かかる繰り返し波形を採用する代わりにキャリアＣ０を用いて、零ベクトル以外のベクトルの配列パターンをＮ回繰り返すためには、期間ｄｓｔ・Ｔ、ｄｒｔ・Ｔでそれぞれ（Ｎ－１）個の信号波を採用することになる。

　つまり、鋸歯波を呈するキャリアＣ０に対して信号波を工夫することによって仮想的にキャリア周波数を逓倍するためには、三角波を呈するキャリアＣ０を採用する場合と比較して、信号波を２（Ｎ－１）個追加することが必要となる。

　なお、図６に示される鋸歯波において前述の急峻な変化を採るタイミングは、期間ｄｓｔ・Ｔ、ｄｒｔ・ＴをＮ等分する時点に固定されることになり、採用されるベクトルパターンには基づかず、通流比たる値ｄｒｔ，ｄｓｔに基づく。具体的には、追加される信号波は、Ｋを１以上Ｎ未満の整数として、値ｄｒｔ（Ｋ／Ｎ），ｄｒｔ＋ｄｓｔ（Ｋ／Ｎ）を採用することになる。ここではＮ＝２の場合を例示しているので、期間ｄｒｔ・Ｔ，ｄｓｔ・Ｔに対応して、それぞれ信号波ｄｒｔ／２，ｄｒｔ＋ｄｓｔ／２が採用されている。

　期間ｄｒｔ・ＴにおいてキャリアＣ０が採り得る信号波ｄｒｔ（１／２－ｄ０２），ｄｒｔ／２，ｄｒｔ（１－ｄ０２）の三個と、期間ｄｓｔ・ＴにおいてキャリアＣ０が採り得る信号波ｄｒｔ＋ｄｓｔ・ｄ０２，ｄｒｔ＋ｄｓｔ／２，ｄｒｔ＋ｄｓｔ（１／２＋ｄ０２）の三個とが設定される。

　キャリアＣ０が信号波ｄｒｔ＋ｄｓｔ・ｄ０２以上を採る場合のみ論理値Ｊ１１が“Ｈ”となり、キャリアＣ０が信号波ｄｒｔ＋ｄｓｔ／２以上を採る場合のみ論理値Ｊ１２が“Ｈ”となり、キャリアＣ０が信号波ｄｒｔ＋ｄｓｔ（１／２＋ｄ０２）以上を採る場合のみ論理値Ｊ１３が“Ｈ”となり、キャリアＣ０が信号波ｄｒｔ（１－ｄ０２）以下を採る場合のみ論理値Ｊ１４が“Ｈ”となり、キャリアＣ０が信号波ｄｒｔ／２以下を採る場合のみ論理値Ｊ１５が“Ｈ”となり、キャリアＣ０が信号波ｄｒｔ（１／２－ｄ０２）以下を採る場合のみ論理値Ｊ１６が“Ｈ”となる。

　期間ｄｓｔ・Ｔにおける第２インバータ用ゲート信号Ｓｕｐ２^*は、論理値Ｊ１１と論理値Ｊ１２の反転との論理積と、論理値Ｊ１３との論理和たる論理値Ｋ５で得られる。また期間ｄｒｔ・Ｔにおける第２インバータ用ゲート信号Ｓｕｐ２^*は、論理値Ｊ１４と論理値Ｊ１５の反転との論理積と、論理値Ｊ１６との論理和たる論理値Ｋ６で得られる。従って第２インバータ用ゲート信号Ｓｕｐ２^*は論理値Ｋ５と論理値Ｋ６との論理和で得られる。他の第２インバータ用ゲート信号Ｓｖｐ２^*，Ｓｗｐ２^*も同様にして得られる。

　キャリアが鋸歯波である場合、特許文献２でも紹介されているように（例えばその第００７３段落及び図９）、キャリアが最小値（例えば０）と最大値（例えば１）の間で急峻に変動するとき、零ベクトルＶ７２をも用いて零電流におけるコンバータの転流が行われる。つまりコンバータが転流するタイミングを含む転流零ベクトル期間Ｔ７２において零ベクトルＶ７２が採用される。零ベクトルＶ７２を採用すべく、インバータ５においてｄ０１＋ｄ４１＋ｄ６１＜１と設定される。

　本実施の形態ではインバータ５が零ベクトル以外にＶ４２，Ｖ６２を採る場合を想定しているので、第２インバータ用ゲート信号の中で活性化する期間が最も短いのは第２インバータ用ゲート信号Ｓｗｐ２^*である。しかも第２インバータ用ゲート信号Ｓｗｐ２^*が活性化しているときには必ず第２インバータ用ゲート信号Ｓｕｐ２^*，Ｓｖｐ２^*が活性化している。よって転流零ベクトル期間Ｔ７２は第２インバータ用ゲート信号Ｓｗｐ２^*が活性化する期間と一致する。

　またキャリアＣ０が時間に対して傾斜して値ｄｒｔを採るときに転流するタイミングを含む転流零ベクトル期間Ｔ０２においては、三角波をキャリアＣ０に用いた場合と同様に、零ベクトルＶ０２が採用される。

　他方、非転流零ベクトル期間Ｔｓ１，Ｔｓ２では、信号波ｄｒｔ／２，ｄｒｔ＋ｄｓｔ／２が用いられることにより、零ベクトルＶ０２，Ｖ７２の両方がこの順、あるいは逆順に採用されることになる。以下、この点について説明する。

　ここで採用されている鋸歯波は、時間と共に傾斜して値０から値１へと上昇する部分と、値１から値０へと急峻に低下する部分とを含む。信号波ｄｒｔ／２，ｄｒｔ＋ｄｓｔ／２が用いられることにより、キャリアＣ０がこれらの値を採るときには、鋸歯波は仮想的に急峻に下降すると把握できる。よって期間ｄｓｔ・Ｔの終期と期間ｄｒｔ・Ｔの始期との境界（図では右端の破線のタイミング）と類似して、キャリアＣ０が信号波ｄｒｔ／２を採るタイミングの直後にはベクトルＶ７２が採用される期間Ｔｓ７２が発生する。当該タイミングの直前には信号波ｄｓｔ（１／２－ｄ０２）に対応してベクトルＶ０２が採用される期間Ｔｓ０２が発生する。期間Ｔｓ０２，Ｔｓ７２はキャリアＣ０が信号波ｄｒｔ／２を採るタイミングにおいて連続し、転流零ベクトル期間Ｔ０２，Ｔ７２でそれぞれ採用された零ベクトルＶ０２，Ｖ７２の両方を含むので、両者を併せて非転流零ベクトル期間Ｔｓ２と把握することができる。

　同様にして、キャリアＣ０が信号波ｄｒｔ＋ｄｓｔ／２を採るタイミングの直前にはベクトルＶ７２が採用される期間Ｔｓ７１が発生する。当該タイミングの直後には信号波ｄｒｔ＋ｄｓｔ（１／２＋ｄ０２）に対応してベクトルＶ０２が採用される期間Ｔｓ０１が発生する。期間Ｔｓ０１，Ｔｓ７１はキャリアＣ０が信号波ｄｒｔ＋ｄｓｔ／２を採るタイミングにおいて連続し、零ベクトルＶ０２，Ｖ７２の両方を含むので、両者を併せて非転流零ベクトル期間Ｔｓ１と把握することができる。

　キャリアＣ０は期間ｄｒｔ・Ｔにおいて最小値０、最大値ｄｒｔを採る鋸歯波である。そして期間ｄｒｔ・Ｔにおいて第２インバータ用ゲート信号Ｓｕｐ２^*は二回“Ｈ”となり、それらの期間はいずれも値ｄｒｔ・ｄ０２に相当する。よって期間ｄｒｔ・Ｔにおいて第２インバータ用ゲート信号Ｓｕｐ２^*が活性化する期間は長さが相互に等しい。

　そして第２インバータ用ゲート信号Ｓｗｐ２^*も第２インバータ用ゲート信号Ｓｕｐ２^*と同様にして得られることに鑑みれば、期間ｄｒｔ・Ｔにおいて第２インバータ用ゲート信号Ｓｗｐ２^*が活性化する二つの期間、即ち転流零ベクトル期間Ｔ７２の一部と、期間Ｔｓ７２とは長さが相互に等しい。

　よって期間ｄｒｔ・Ｔにおいて、期間Ｔ７２と期間Ｔｓ０２とで挟まれた期間Ｔｋと、期間Ｔｓ７２と期間Ｔ０２とで挟まれた期間Ｔｋとは、相互に長さが等しい。このように、転流零ベクトル期間Ｔ７２と非転流零ベクトル期間Ｔｓ２とで挟まれた期間Ｔｋと、転流零ベクトル期間Ｔ０２と非転流零ベクトル期間Ｔｓ２とで挟まれた期間Ｔｋとは、相互に長さが等しく、かつ期間Ｔｋでは転流零ベクトル期間Ｔ０２，Ｔ７２で採用された零ベクトルＶ０２，Ｖ７２以外のベクトルが採用される。

　以上のことから期間ｄｒｔ・Ｔにおいて対称性のよい配列パターンを得ることができる。期間ｄｓｔ・Ｔについても同様に対称性のよい配列パターンを得ることができる。

　図１３はこのように、一相当たりの信号波を３Ｎ個用いる場合の第２インバータ制御部６２の構成を示すブロック図である。図１１に示された構成に対して、演算部６２２Ｂ１，６２３Ｂ１，６２２Ｃ１，６２３Ｃ１及び比較器６２４Ｃ，６２５Ｃを、それぞれ演算部６２２Ｂ２，６２３Ｂ２，６２２Ｃ２，６２３Ｃ２及び比較器６２４Ｄ，６２５Ｄに置換した構成を採っている。

　演算部６２２Ａ，６２３Ａは、それぞれ（ｃ－１）で説明したように、信号波ｄｒｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ（１－Ｖ^*）を生成する。比較器６２４Ａ，６２５Ａは上記信号波とキャリアＣ０とを比較した結果を出力する。Ｕ相についてみれば、比較器６２４Ａ，６２５Ａの出力はそれぞれ上述の論理値Ｊ１１，Ｊ１４に相当する。

　演算部６２２Ｂ２，６２３Ｂ２は、それぞれ信号波ｄｒｔ＋ｄｓｔ（１／２＋Ｖ^*），ｄｒｔ（１／２－Ｖ^*）を生成する。比較器６２４Ｂ，６２５Ｂは上記信号波とキャリアＣ０とを比較した結果を出力する。Ｕ相についてみれば、比較器６２４Ｂ，６２５Ｂの出力はそれぞれ上述の論理値Ｊ１３，Ｊ１６に相当する。

　演算部６２２Ｃ２，６２３Ｃ２は、それぞれ信号波ｄｒｔ＋ｄｓｔ／２，ｄｒｔ／２を生成する。比較器６２４Ｄ，６２５Ｄは上記信号波とキャリアＣ０とを比較した結果を出力する。Ｕ相、Ｖ相、Ｗ相のいずれについても、比較器６２４Ｄ，６２５Ｄの出力はそれぞれ上述の論理値Ｊ１２，Ｊ１５に相当する。よって他の比較器６２４Ａ，６２４Ｂ，６２５Ａ，６２５Ｂとは異なり、相毎に比較要素を設ける必要がない。

　論理合成部６２７は、Ｕ相についてみれば、論理値Ｊ１１～Ｊ１３に基づいて論理値Ｋ５，Ｋ６を求め、論理値Ｋ５，Ｋ６の論理和を採って第２インバータ用ゲート信号Ｓｕｐ２^*を出力する。他の第２インバータ用ゲート信号Ｓｖｐ２^*，Ｓｗｐ２^*も同様にして出力される。これらの論理値Ｊ１１～Ｊ１３に基づく論理演算は（ｃ－２）で説明した論理値Ｊ５～Ｊ１０に基づいた論理演算と同様であるので、論理合成部６２７については図１１に示された構成と共通している。

　Ｄ．信号波の増大によるキャリア周波数の仮想的な分数逓倍．
　前節Ｃで説明した信号波の工夫は、期間ｄｒｔ・Ｔ，ｄｓｔ・Ｔのいずれか一方のみに適用してもよい。

　図１４はキャリアＣ０と第２インバータ用ゲート信号Ｓｕｐ２^*とを示すグラフであり、期間ｄｓｔ・Ｔにおいては（ｃ－１）で説明された２個の信号波ｄｒｔ＋ｄｓｔ・ｄ０２，ｄｓｔ（１－ｄ０２）を採用し、期間ｄｒｔ・Ｔでは１つの信号波ｄｒｔ（１－ｄ０２）を採用した場合を示している。この場合、仮想的にはコンバータ用キャリアＣ０の周波数に対して３／２倍の逓倍を行ってパルス幅変調を行うことができる。

　図１５はキャリアＣ０と、第２インバータ用ゲート信号Ｓｕｐ２^*の一部となる論理値Ｋ２とを示すグラフであり、期間ｄｒｔ・Ｔにおいては（ｃ－１）で説明された２個の信号波ｄｒｔ（１－ｄ０２），ｄｒｔ・ｄ０２を採用する。期間ｄｓｔ・Ｔでは、図９に示される信号波ｄｒｔ＋ｄｓｔ・ｄ０２，ｄｒｔ＋（２／３）ｄｓｔ－ｄｓｔ・ｄ０２，ｄｒｔ＋（２／３）ｄｓｔ＋ｄｓｔ・ｄ０２を採用することもできる。この場合、仮想的にはコンバータ用キャリアＣ０の周波数に対して５／２倍の逓倍を行ってパルス幅変調を行うことができる。

　このような仮想的な分数の逓倍は、実際的な逓倍を行う場合と比較して制御は容易である。実際に分数倍で逓倍したキャリアは、コンバータ用キャリアＣ０が転流するタイミング（値ｄｒｔを採るタイミング）で、値ｄｒｔを採らず、よって零電流におけるコンバータ３の転流が困難だからである。

　この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

　３　コンバータ
　４，５　インバータ
　６　ゲート信号生成装置
　６０　コンバータ制御部
　６１　第１インバータ制御部
　６２　第２インバータ制御部
　６０１　台形状電圧指令生成部
　６０２　中間相検出部
　６０３，６１４，６１５，６２４，６２５，６２４Ａ，６２５Ａ，６２４Ｂ，６２５Ｂ，６２４Ｃ，６２５Ｃ　比較器
　６０４，６０５　キャリア生成部
　６１２，６１３，６２２，６２３，６２２Ａ，６２２Ｂ，６２２Ｂ１，６２２Ｂ２，６２２Ｃ１，６２２Ｃ２，６２３Ａ，６２３Ｂ，６２３Ｂ１，６２３Ｂ２，６２３Ｃ１，６２３Ｃ２　演算部
　６０９　電流形ゲート論理変換部
　６１９，６２９　論理和演算部
　６２７，６２８　論理合成部
　Ｃ０　コンバータ用キャリア
　Ｃ１　第１キャリア
　Ｃ２　第２キャリア
　ｄｒｔ，ｄｓｔ　通流比
　ｄｓｔ（１－Ｖ^*），ｄｒｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ・Ｖ^*，ｄｒｔ＋（２／３）ｄｓｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ＋（２／３）ｄｓｔ－ｄｓｔ・Ｖ^*，ｄｒｔ（１－Ｖ^*），ｄｒｔ（１／３＋Ｖ^*），ｄｒｔ（１／３－Ｖ^*），ｄｒｔ＋ｄｓｔ／２，ｄｒｔ／２　信号波
　Ｌ１，Ｌ２　直流電源線
　Ｓｒｐ^*，Ｓｓｐ^*，Ｓｔｐ^*，Ｓｒｎ^*，Ｓｓｎ^*，Ｓｔｎ^*　コンバータ用ゲート信号
　Ｓｕｐ１，Ｓｕｎ１，Ｓｖｐ１，Ｓｖｎ１，Ｓｗｐ１，Ｓｗｎ１，Ｓｕｐ２，Ｓｕｎ２，Ｓｖｐ２，Ｓｖｎ２，Ｓｗｐ２，Ｓｗｎ２　スイッチング素子
　Ｓｕｐ１^*，Ｓｕｎ１^*，Ｓｖｐ１^*，Ｓｖｎ１^*，Ｓｗｐ１^*，Ｓｗｎ１^*，Ｓｕｐ２^*，Ｓｕｎ２^*，Ｓｖｐ２^*，Ｓｖｎ２^*，Ｓｗｐ２^*，Ｓｗｎ２^*　インバータ用ゲート信号
　Ｔ　一周期
　Ｔ０１，Ｔ０２　転流零ベクトル期間
　Ｔｓ０１，Ｔｓ０２，Ｔｓ１，Ｔｓ２　非転流零ベクトル期間
　Ｖ０１，Ｖ４１，Ｖ６１，Ｖ０２，Ｖ４２，Ｖ６２，Ｖ７２　瞬時空間ベクトル
　Ｖ０１，Ｖ０２，Ｖ７２　零ベクトル
　Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*，Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*　相電圧指令
　Ｖｒ，Ｖｓ，Ｖｔ　交流電圧

Claims (12)

1. 　多相交流電圧（Ｖｒ，Ｖｓ，Ｖｔ）をパルス幅変調によって整流して一対の直流電源線（Ｌ１，Ｌ２）に出力するコンバータ（３）と、
   　前記一対の直流電源線の間で相互に並列に接続され、いずれも瞬時空間ベクトル制御に従ったパルス幅変調で動作する第１インバータ（４）及び第２インバータ（５）と
   を備える直接形変換装置を制御する方法であって、
   　前記コンバータはコンバータ用キャリア（Ｃ０）がコンバータ用指令値（ｄｒｔ）の値を採るときに転流し、
   　前記コンバータ用キャリアの一周期（Ｔ）は、前記転流が行われるタイミングで第１値（ｄｓｔ）及び第２値（ｄｒｔ）で内分されて第１期間（ｄｓｔ・Ｔ）と第２期間（ｄｒｔ・Ｔ）とに区分され、
   　前記第１インバータの前記瞬時空間ベクトル制御で採用する瞬時空間ベクトル（Ｖ０１，Ｖ４１，Ｖ６１）は、前記タイミングを含む期間である第１の転流零ベクトル期間（Ｔ０１）において零ベクトル（Ｖ０１）を採用し、
   　前記第２インバータの前記瞬時空間ベクトル制御に用いられる瞬時空間ベクトル（Ｖ０２，Ｖ４２，Ｖ６２；Ｖ０２，Ｖ４２，Ｖ６２，Ｖ７２）は、前記タイミングを含む期間である第２の転流零ベクトル期間（Ｔ０２；Ｔ０２，Ｔ７２）において零ベクトル（Ｖ０２；Ｖ０２，Ｖ７２）を採用し、
   　前記第１期間において、前記第１インバータが前記第１の転流零ベクトル期間で採用された前記零ベクトル（Ｖ０１）以外で採用する前記瞬時空間ベクトルの配列パターン（Ｖ４１，Ｖ６１，Ｖ４１）はＭ回（Ｍは１以上の整数）出現し、
   　前記第１期間において、前記第２インバータが前記第２の転流零ベクトル期間で採用された前記零ベクトル（Ｖ０２；Ｖ０２，Ｖ７２）以外で採用する前記瞬時空間ベクトルの配列パターン（Ｖ４２，Ｖ６２，Ｖ４２）はＮ回（Ｎは２以上で前記Ｍと異なる整数）出現する、直接形変換装置の制御方法。
2. 　前記第２インバータにおいて前記第１期間は、前記第２の転流零ベクトル期間（Ｔ０２；Ｔ０２，Ｔ７２）と離散し、前記第２の転流零ベクトル期間で採用された前記零ベクトル（Ｖ０２；Ｖ０２，Ｖ７２）が採用される期間である（Ｎ－１）個の非転流零ベクトル期間（Ｔｓ０１；Ｔｓ１）を有し、
   　前記第２の転流零ベクトル期間と前記非転流零ベクトル期間とで挟まれた期間（Ｔｋ）の各々において前記第２インバータの前記瞬時空間ベクトル制御に用いられるベクトルの順序（Ｖ４２，Ｖ６２，Ｖ４２；Ｖ６２，Ｖ４２）は相互に等しい、請求項１記載の直接形変換装置の制御方法。
3. 　前記第１インバータ（４）の前記瞬時空間ベクトル制御に採用される第１のキャリア（Ｃ１）と、前記第２インバータ（５）の前記瞬時空間ベクトル制御に採用される第２のキャリア（Ｃ２）とは、前記コンバータ用キャリア（Ｃ０）と同期し、
   　前記第１キャリアでは前記第１期間（ｄｓｔ・Ｔ）において同じ波形が前記Ｍ回出現し、
   　前記第２キャリアでは前記第１期間において同じ波形が前記Ｎ回出現する、請求項２記載の直接形変換装置の制御方法。
4. 　前記第１インバータの前記瞬時空間ベクトル制御に採用される第１のキャリア（Ｃ１）は前記コンバータ用キャリア（Ｃ０）と同期し、
   　前記第２インバータの前記瞬時空間ベクトル制御に採用される第２のキャリア（Ｃ２）の周期は、前記コンバータ用キャリア（Ｃ０）の周期と等しく、
   　前記第１期間（ｄｓｔ・Ｔ）において前記第２のキャリアに対して、前記第２インバータにおいて前記配列パターンに基づいて設定される信号波（ｄｓｔ（１－Ｖ^*），ｄｒｔ＋ｄｓｔ・Ｖ^*；ｄｒｔ（１－Ｖ^*），ｄｒｔ・Ｖ^*；ｄｒｔ＋（２／３）ｄｓｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ＋（２／３）ｄｓｔ－ｄｓｔ・Ｖ^*，ｄｒｔ＋ｄｓｔ・Ｖ^*；ｄｒｔ（１－Ｖ^*），ｄｒｔ（１／３＋Ｖ^*），ｄｒｔ（１／３－Ｖ^*））が第２インバータの相毎にＮ個設定される、請求項２記載の直接形変換装置の制御方法。
5. 　前記第２のキャリアに対して、前記第２インバータにおいて前記配列パターンに基づかず、前記第１値及び前記第２値（ｄｒｔ，ｄｓｔ）に基づいた信号波（ｄｒｔ＋ｄｓｔ／２，ｄｒｔ／２）が前記第１期間（ｄｓｔ・Ｔ）において更に（Ｎ－１）個設定される、請求項４記載の直接形変換装置の制御方法。
6. 　請求項１乃至請求項５の何れか一つに記載の直接形変換装置の制御方法が実行され、前記コンバータ（３）と、前記第１インバータ（４）と、前記第２インバータ（５）とを備える直接形変換装置。
7. 　多相交流電圧（Ｖｒ，Ｖｓ，Ｖｔ）を整流して一対の直流電源線（Ｌ１，Ｌ２）に出力するコンバータ（３）と、
   　前記一対の直流電源線の間で相互に並列に接続される第１インバータ（４）及び第２インバータ（５）と
   を備える直接形変換装置を制御する装置であって、
   　前記第１インバータを瞬時空間ベクトル制御に従ったパルス幅変調で動作させる第１制御信号（Ｓｕｐ１^*，Ｓｕｎ１^*；Ｓｖｐ１^*，Ｓｖｎ１^*；Ｓｗｐ１^*，Ｓｗｎ１^*）を出力する第１インバータ制御部（６１）と、
   　前記第２インバータを瞬時空間ベクトル制御に従ったパルス幅変調で動作させる第２制御信号（Ｓｕｐ２^*，Ｓｕｎ２^*；Ｓｖｐ２^*，Ｓｖｎ２^*；Ｓｗｐ２^*，Ｓｗｎ２^*）を出力する第２インバータ制御部（６２）と、
   　前記コンバータに転流を行わせる第３制御信号（Ｓｒｐ^*，Ｓｓｐ^*，Ｓｔｐ^*，Ｓｒｎ^*，Ｓｓｎ^*，Ｓｔｎ^*）を出力するコンバータ制御部（６０）と
   を備え、
   　前記コンバータ制御部は、
   　コンバータ用キャリア（Ｃ０）を生成するキャリア生成部（６０４）と、
   　コンバータ用指令値（Ｖｒ^*，Ｖｓ^*、Ｖｔ^*）を生成するコンバータ用指令生成部（６０１）と、
   　前記コンバータ用キャリアとコンバータ用指令値との比較結果を用い、前記コンバータをパルス幅制御する前記第３制御信号を生成する第３制御信号生成部（６０３，６０９）と、
   　前記コンバータ用指令値（Ｖｒ^*，Ｖｓ^*、Ｖｔ^*）の中間相（Ｖｓ^*）の通流比（ｄｓｔ）を出力する中間相検出部（６０２）とを有し、
   　前記第１インバータ制御部は、
   　前記第１インバータの出力の指令値である第１出力指令値（Ｖｕ１^*，Ｖｖ１^*、Ｖｗ１^*）を生成する第１出力指令生成部（６１１）と、
   　前記通流比と前記第１出力指令値とに基づいて、前記コンバータ用キャリアと同期した第１キャリア（Ｃ１）との比較がなされる第１インバータ用信号波（ｄｒｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ（１－Ｖ^*）を生成する第１演算部（６１２，６１３）と、
   　前記比較の結果に基づいて前記第１制御信号を生成する第１制御信号生成部（６１４，６１５，６１９）と
   を有し、
   　前記第２インバータ制御部は、
   　前記第２インバータの出力の指令値である第２出力指令値（Ｖｕ２^*，Ｖｖ２^*、Ｖｗ２^*）を生成する第２出力指令生成部（６２１）と、
   　前記通流比と前記第２出力指令値とに基づいて、前記コンバータ用キャリアと同期した第２キャリア（Ｃ２）との比較がなされる第２インバータ用信号波（ｄｒｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ（１－Ｖ^*）；ｄｒｔ（１－Ｖ^*）、ｄｒｔ・Ｖ^*；ｄｒｔ＋ｄｓｔ・Ｖ^*、ｄｒｔ＋ｄｓｔ（２／３－Ｖ^*），ｄｒｔ＋ｄｓｔ（２／３＋Ｖ^*），ｄｒｔ（１－Ｖ^*），ｄｒｔ（１／３＋Ｖ^*，ｄｒｔ（１／３－Ｖ^*）；ｄｒｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ＋ｄｓｔ（１／２＋Ｖ^*），ｄｒｔ＋ｄｓｔ／２，ｄｒｔ（１－Ｖ^*），ｄｒｔ（１／２－Ｖ^*），ｄｒｔ／２））を生成する第２演算部（６２２，６２３；６２２Ａ，６２２Ｂ，６２３Ａ，６２３Ｂ；６２２Ａ，６２２Ｂ１，６２２Ｃ１，６２３Ａ，６２３Ｂ１，６２３Ｃ１；６２２Ａ，６２２Ｂ２，６２２Ｃ２，６２３Ａ，６２３Ｂ２，６２３Ｃ２）と、
   　前記比較の結果に基づいて前記第２制御信号を生成する第２制御信号生成部（６２４，６２５，６２９；６２４Ａ，６２４Ｂ，６２５Ａ，６２５Ｂ，６２８；６２４Ａ，６２４Ｂ，６２４Ｃ，６２５Ａ，６２５Ｂ，６２５Ｃ，６２７；６２４Ａ，６２４Ｂ，６２４Ｃ，６２５Ａ，６２５Ｂ，６２５Ｃ，６２７）と
   を有し、
   　前記第１インバータの前記瞬時空間ベクトル制御で採用する瞬時空間ベクトル（Ｖ０１，Ｖ４１，Ｖ６１）は、前記コンバータ用キャリアが前記中間相の値を採るタイミングを含む期間である第１の転流零ベクトル期間（Ｔ０１）において、零ベクトル（Ｖ０１）を採用し、
   　前記第２インバータの前記瞬時空間ベクトル制御に用いられる瞬時空間ベクトル（Ｖ０２，Ｖ４２，Ｖ６２；Ｖ０２，Ｖ４２，Ｖ６２，Ｖ７２）は、前記タイミングを含む期間である第２の転流零ベクトル期間（Ｔ０２；Ｔ０２，Ｔ７２）において零ベクトル（Ｖ０２；Ｖ０２，Ｖ７２）を採用し、
   　前記コンバータ用キャリアの一周期（Ｔ）のうち、前記タイミングによって区分される第１期間において、前記第１インバータが前記第１の転流零ベクトル期間で採用された前記零ベクトル（Ｖ０１）以外で採用する前記瞬時空間ベクトルの配列パターン（Ｖ４１，Ｖ６１，Ｖ４１）はＭ回（Ｍは１以上の整数）出現し、
   　前記第１期間において、前記第２インバータが前記第２の転流零ベクトル期間で採用された前記零ベクトル（Ｖ０２；Ｖ０２，Ｖ７２）以外で採用する前記瞬時空間ベクトルの配列パターン（Ｖ４２，Ｖ６２，Ｖ４２）はＮ回（Ｎは２以上で前記Ｍと異なる整数）出現する、制御信号生成装置（６）。
8. 　前記第２インバータにおいて前記第１期間は、前記第２の転流零ベクトル期間（Ｔ０２；Ｔ０２，Ｔ７２）と離散し、前記第２の転流零ベクトル期間で採用された前記零ベクトル（Ｖ０２；Ｖ０２，Ｖ７２）が採用される期間である（Ｎ－１）個の非転流零ベクトル期間（Ｔｓ０１；Ｔｓ１）を有し、
   　前記第２の転流零ベクトル期間と前記非転流零ベクトル期間とで挟まれた期間（Ｔｋ）の各々において前記第２インバータの前記瞬時空間ベクトル制御に用いられるベクトルの順序（Ｖ４２，Ｖ６２，Ｖ４２；Ｖ６２，Ｖ４２）は相互に等しい、請求項７に記載の制御信号生成装置。
9. 　前記第１キャリアでは前記第１期間（ｄｓｔ・Ｔ）において同じ波形が前記Ｍ回出現し、
   　前記第２キャリアでは前記第１期間において同じ波形が前記Ｎ回出現する、請求項８に記載の制御信号生成装置。
10. 　前記第２インバータの前記瞬時空間ベクトル制御に採用される第２のキャリア（Ｃ２）の周期は、前記コンバータ用キャリア（Ｃ０）の周期と等しく、
    　前記第１期間（ｄｓｔ・Ｔ）において前記第２インバータ用信号波は、前記配列パターンに基づいた値（ｄｓｔ（１－Ｖ^*），ｄｒｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ（１－Ｖ^*），ｄｒｔ・Ｖ^*；ｄｒｔ＋（２／３）ｄｓｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ＋（２／３）ｄｓｔ－ｄｓｔ・Ｖ^*，ｄｒｔ＋ｄｓｔ・Ｖ^*，ｄｒｔ（１－Ｖ^*），ｄｒｔ（１／３＋Ｖ^*），ｄｒｔ（１／３－Ｖ^*））が相毎にＮ個設定される、請求項８記載の制御信号生成装置。
11. 　前記第２インバータ用信号波は、前記配列パターンに基づかず、前記通流比に基づいた値（ｄｒｔ＋ｄｓｔ／２，ｄｒｔ／２）が前記第１期間（ｄｓｔ・Ｔ）において更に（Ｎ－１）個設定される、請求項１０記載の制御信号生成装置。
12. 　請求項７乃至請求項１１の何れか一つに記載の制御信号生成装置（６）と、
    　前記コンバータ（３）と、前記第１インバータ（４）と、前記第２インバータ（５）とを備える直接形変換装置。

Images