WO2009147929A1 - プローブ、電子部品試験装置及びプローブの製造方法 - Google Patents

プローブ、電子部品試験装置及びプローブの製造方法 Download PDF

Info

Publication number
WO2009147929A1
WO2009147929A1 PCT/JP2009/058825 JP2009058825W WO2009147929A1 WO 2009147929 A1 WO2009147929 A1 WO 2009147929A1 JP 2009058825 W JP2009058825 W JP 2009058825W WO 2009147929 A1 WO2009147929 A1 WO 2009147929A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
terminal
anisotropic conductive
elastic body
thermal expansion
Prior art date
Application number
PCT/JP2009/058825
Other languages
English (en)
French (fr)
Inventor
芳春 梅村
研介 加藤
義朗 中田
直己 三宅
Original Assignee
株式会社アドバンテスト
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンテスト, パナソニック株式会社 filed Critical 株式会社アドバンテスト
Priority to US12/994,579 priority Critical patent/US8598902B2/en
Publication of WO2009147929A1 publication Critical patent/WO2009147929A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Definitions

  • the present invention relates to an electronic component test apparatus for testing electrical characteristics of various electronic components (hereinafter, also referred to as IC devices) such as integrated circuit elements built in a semiconductor wafer to be tested.
  • the present invention relates to a probe for establishing an electrical connection between a main body and an IC device, an electronic component testing apparatus including the probe, and a probe manufacturing method.
  • a large number of semiconductor integrated circuit elements are fabricated on a semiconductor wafer such as a silicon wafer, and then completed as electronic components through various processes such as dicing, wire bonding, and packaging.
  • a semiconductor wafer such as a silicon wafer
  • an operation test is performed before shipment. This operation test is performed in a wafer state or a finished product state.
  • the first and second anisotropic conductive rubbers of the probe have first and second conductive portions for electrically connecting the membrane, the first substrate, and the second substrate, respectively. .
  • the bump provided on the membrane contacts the input / output terminal of the IC device, the bump is pushed up, and the first and second conductive parts are compressed, so that the membrane, the first and the first The two substrates are electrically connected to each other.
  • the test of the IC device is performed by inputting / outputting a test signal to / from the IC device from the test apparatus main body (hereinafter also referred to as a tester) of the electronic component test apparatus.
  • the second conductive portion is unevenly distributed in the peripheral portion of the second anisotropic conductive rubber. Therefore, when the semiconductor wafer to be tested is pressed against the probe, a pressing force is applied only to the peripheral portion of the first substrate, warping occurs in the first substrate, and pressure is applied to the first anisotropic conductive rubber. Is not applied evenly, and there is a risk that poor electrical contact may occur at the central portion of the first anisotropic conductive rubber.
  • the problem to be solved by the present invention is to provide a probe capable of suppressing the occurrence of electrical contact failure, an electronic component test apparatus including the probe, and a method for manufacturing the probe.
  • an electronic device under test formed on a semiconductor wafer under test and an electronic device test apparatus for testing the electronic device under test.
  • a probe for establishing an electrical connection a membrane having a contact terminal that contacts an input / output terminal of the electronic device under test, a first terminal provided on the first main surface, A second terminal electrically connected to the first terminal is electrically connected to the first substrate provided on the second main surface, the electronic component testing apparatus, and a third terminal
  • a first anisotropic conductive elastic body having a first conductive portion that electrically connects the contact terminal of the membrane and the first terminal of the first substrate; , The second terminal of the first substrate and the third terminal of the second substrate.
  • a second anisotropic conductive elastic body having a second conductive portion that electrically connects the child, and the second conductive portion is formed of the second anisotropic conductive elastic body.
  • a probe is provided which is arranged in the entirety (see claim 1).
  • the conductive group having at least one of the second conductive portions is disposed substantially evenly distributed throughout the second anisotropic conductive elastic body. It is preferable (see claim 2).
  • the plurality of second conductive portions are substantially uniformly dispersed in each of the conductive groups (see claim 3).
  • the first substrate is preferably a rigid substrate (see claim 4).
  • the first terminal is disposed so as to correspond to the input / output terminal provided on the semiconductor wafer to be tested or the contact terminal of the membrane, and the second terminal.
  • the terminals are preferably arranged so as to correspond to the third terminals of the second substrate (see claim 5).
  • the first substrate is preferably divided into a plurality of parts (see claim 6).
  • the first substrate when a pressure is applied to the second substrate, the first substrate is inserted through the second conductive portions of the second anisotropic conductive elastic body. It is preferable that the pressure is applied substantially evenly (see claim 7).
  • the second terminals are preferably arranged at a wider pitch than between the first terminals, or are formed larger than the first terminals ( (See claim 8).
  • ⁇ is the thermal expansion coefficient of the semiconductor wafer to be tested
  • ⁇ is the thermal expansion coefficient of the first substrate
  • ⁇ is the thermal expansion coefficient of the second substrate.
  • ⁇ is the coefficient of thermal expansion of the semiconductor wafer to be tested
  • ⁇ is the coefficient of thermal expansion of the first anisotropic conductive elastic body
  • ⁇ is the coefficient of thermal expansion of the first substrate. It is a coefficient.
  • the first anisotropic conductive elastic body has first holding means for holding the first conductive portion, and the first conductive portion is arranged in the thickness direction.
  • the first holding means has a coefficient of thermal expansion that is set so that the coefficient of thermal expansion of the first anisotropic conductive elastic body satisfies the formula (2). Is preferred (see claim 11).
  • ⁇ is the coefficient of thermal expansion of the first substrate
  • ⁇ is the coefficient of thermal expansion of the second anisotropic conductive elastic body
  • ⁇ is the coefficient of thermal expansion of the second substrate. It is a coefficient.
  • the second anisotropic conductive elastic body has second holding means for holding the second conductive portion, and the second conductive portion is arranged in the thickness direction.
  • the second holding means has a coefficient of thermal expansion that is set so that the coefficient of thermal expansion of the second anisotropic conductive elastic body satisfies the formula (3). Is preferable (see claim 13).
  • ⁇ is a thermal expansion coefficient of the first substrate
  • ⁇ is a thermal expansion coefficient of the second anisotropic conductive elastic body
  • D 1 is the first substrate.
  • distance from the center of gravity to the second terminal D 2 is the distance from the center of gravity of the second anisotropic conductive elastic body to said second conductive portion
  • theta 1 is the from the center of gravity of said first substrate
  • ⁇ 2 is the angle with respect to the X axis of the imaginary line connecting the second conductive portion from the center of gravity of the second anisotropic conductive elastic body
  • L x1 is The length of the second terminal in the X-axis direction
  • L x2 is the length of the second conductive portion in the X-axis direction
  • L y1 is substantially perpendicular to the X-axis of the second terminal.
  • the length in the Y-axis direction, L y2 is the length
  • ⁇ is the coefficient of thermal expansion of the second anisotropic conductive elastic body
  • ⁇ is the coefficient of thermal expansion of the second substrate
  • D 2 is the second coefficient of second expansion.
  • D 3 is the distance from the center of gravity of said second substrate to said third conductive portion
  • theta 2 is the second anisotropic conductive
  • ⁇ 3 is an angle with respect to the X axis of a virtual line connecting the center of gravity of the elastic body
  • ⁇ 3 is an angle with respect to the X axis of a virtual line connecting the center of gravity of the second substrate and the third terminal
  • L x2 Is the length of the second conductive portion in the X-axis direction
  • L x3 is the length of the third conductive portion in the X-axis direction
  • L y2 is substantially equal to the X-axis of the second conductive portion.
  • ⁇ is the thermal expansion coefficient of the first substrate
  • ⁇ is the thermal expansion coefficient of the second substrate
  • D 1 is the first coefficient from the center of gravity of the first substrate.
  • the distance to the second terminal D 3 is the distance from the center of gravity of said second substrate to said third conductive portion
  • theta 1 is X the imaginary line connecting the second terminal from the center of gravity of said first substrate
  • ⁇ 3 is an angle with respect to the X axis of an imaginary line connecting the third terminal from the center of gravity of the second substrate
  • L x2 is a length of the second conductive portion in the X axis direction
  • L y2 is the length of the second conductive portion in the Y-axis direction substantially perpendicular to the X-axis
  • ⁇ T is the temperature difference between the test temperature and room temperature.
  • the first conductive portion preferably has conductivity only in the thickness direction, and preferably satisfies the following expression (10) (see claim 17).
  • ⁇ is the thermal expansion coefficient of the semiconductor wafer to be tested
  • ⁇ is the thermal expansion coefficient of the first substrate
  • ⁇ T is the temperature difference between the test temperature and room temperature
  • D 4 is the first temperature.
  • the distance to the first terminal located farthest from the center of gravity of the substrate, and t 1 are the thickness of the first conductive portion.
  • the second conductive portion has conductivity only in the thickness direction, and preferably satisfies the following formula (11) (see claim 18).
  • gamma is a coefficient of thermal expansion of the first substrate
  • epsilon is a coefficient of thermal expansion of the second substrate
  • [Delta] T is the temperature difference between the test temperature and the room temperature
  • D 5 is the first distance to the second terminal which is positioned farthest from the center of gravity of the substrate
  • t 2 is the thickness of the second conductive portion.
  • the second substrate has an electronic component used for the test mounted on a surface opposite to the surface facing the second anisotropic conductive elastic body. (See claim 19).
  • the first substrate is preferably provided with two or more first through holes for positioning (see claim 20).
  • the third terminal is disposed to correspond to the second terminal, and the second substrate corresponds to the first through hole of the first substrate.
  • the first mark for positioning is arranged so as to be formed, and the first mark is formed in the same process as the third terminal (see claim 21).
  • the second anisotropic conductive elastic body is provided with a second through hole for positioning so as to correspond to the first through hole of the first substrate. (See claim 22).
  • the membrane is provided with a second mark for positioning so as to correspond to the first through hole of the first substrate, and the second mark is
  • the membrane is formed in the same step as the conductive pattern provided on the surface facing the first anisotropic conductive elastic body (see claim 23).
  • the first anisotropic conductive elastic body is provided with a third through hole for positioning so as to correspond to the first through hole of the first substrate. (See claim 24).
  • the membrane and the second anisotropic conductive elastic body, the first substrate, and the second anisotropic conductive elastic body are covered so as to cover outer peripheries of the first anisotropic conductive elastic body, the first substrate, and the second anisotropic conductive elastic body. It is preferable to further include a sealing member provided between the substrate and the substrate (see claim 25).
  • the sealing member has a height substantially the same as the height from the membrane to the second substrate, and holds the membrane flat. Preferred (see claim 26)
  • the probe the holding means for holding the semiconductor wafer to be tested so as to face the probe, and the second included in the probe.
  • Sealing means for forming a sealed space between the substrate and the holding means, and a decompression means for decompressing the inside of the sealed space, and by decompressing the inside of the sealed space by the decompression means,
  • the contact terminal of the membrane is electrically connected to the third terminal of the second substrate through the first anisotropic conductive elastic body, the first substrate, and the second anisotropic conductive elastic body.
  • an electronic component testing apparatus is provided in which the contact terminal of the membrane contacts the input / output terminal formed on the semiconductor wafer to be tested (see claim 27).
  • a method for manufacturing the probe as described above wherein the first anisotropic mark is provided on the first mark provided on the second substrate.
  • a method for manufacturing a probe is provided (see claim 28).
  • a method for manufacturing the probe as described above wherein the first anisotropic conductive elasticity is applied to a second mark provided on the membrane.
  • a first positioning step of positioning the first anisotropic conductive elastic body with respect to the membrane by superimposing a third through hole provided in the body; and the first anisotropic conductivity on the membrane A first laminating step for superposing the elastic elastic bodies, and a first through hole provided in the first substrate being overlaid on the second mark to position the first substrate relative to the membrane
  • a method of manufacturing a probe comprising: a second positioning step that includes: a second laminating step that superimposes the first substrate on the first anisotropic conductive elastic body. (See claim 29).
  • the second conductive portion is provided on the entire second anisotropic conductive elastic body.
  • FIG. 1 is a schematic diagram showing an electronic component testing apparatus according to an embodiment of the present invention.
  • FIG. 2 is a plan view of the probe according to the embodiment of the present invention as viewed from below.
  • FIG. 3 is a cross-sectional view taken along line III-III in FIG.
  • FIG. 4 is an exploded cross-sectional view of the probe in the embodiment of the present invention.
  • FIG. 5 is a schematic plan view of the membrane of the probe and the wiring board in the embodiment of the present invention.
  • FIG. 6 is a schematic plan view of the first and second anisotropic conductive rubbers of the probe according to the embodiment of the present invention.
  • FIG. 7 is a schematic plan view of the pitch conversion substrate of the probe in the embodiment of the present invention.
  • FIG. 8A is a schematic plan view of a pitch conversion substrate in another embodiment of the present invention.
  • FIG. 8B is a schematic plan view of a pitch conversion board in still another embodiment of the present invention.
  • FIG. 9A is a schematic side view showing the positional relationship between the pitch conversion substrate and the second anisotropic conductive rubber in the embodiment of the present invention, and is a diagram showing the positional relationship in a normal temperature state.
  • FIG. 9B is a schematic plan view showing the positional relationship between the second terminal and the second conductive portion in the embodiment of the present invention, and is a diagram showing the positional relationship in a normal temperature state.
  • FIG. 9A is a schematic side view showing the positional relationship between the pitch conversion substrate and the second anisotropic conductive rubber in the embodiment of the present invention, and is a diagram showing the positional relationship in a normal temperature state.
  • FIG. 9B is a schematic plan view showing the positional relationship between the second terminal and the second conductive portion in the embodiment of the present invention, and is
  • FIG. 9C is a schematic side view showing the positional relationship between the pitch conversion substrate and the second anisotropic conductive rubber in the embodiment of the present invention, and is a diagram showing the positional relationship in a high temperature or low temperature state.
  • FIG. 9D is a schematic plan view illustrating the positional relationship between the second terminal and the second conductive portion in the embodiment of the present invention, and is a diagram illustrating the positional relationship in a high temperature or low temperature state.
  • FIG. 10 is a plan view showing a second anisotropic conductive rubber in the embodiment of the present invention.
  • FIG. 11 is a plan view showing another example of the second anisotropic conductive rubber in the embodiment of the present invention.
  • FIG. 12A is a schematic side view showing the positional relationship between the pitch conversion substrate, the second anisotropic conductive rubber, and the wiring substrate in the embodiment of the present invention, and is a diagram showing the positional relationship in a normal temperature state.
  • FIG. 12B is a schematic plan view illustrating the positional relationship between the second terminal, the second conductive portion, and the third terminal in the embodiment of the present invention, and is a diagram illustrating the positional relationship in a normal temperature state.
  • FIG. 12C is a schematic side view showing the positional relationship among the pitch conversion substrate, the second anisotropic conductive rubber, and the wiring substrate in the embodiment of the present invention, and is a diagram showing the positional relationship in a high temperature or low temperature state.
  • FIG. 12A is a schematic side view showing the positional relationship between the pitch conversion substrate, the second anisotropic conductive rubber, and the wiring substrate in the embodiment of the present invention, and is a diagram showing the positional relationship in a normal temperature state.
  • FIG. 12D is a schematic plan view illustrating the positional relationship between the second terminal, the second conductive portion, and the third terminal in the embodiment of the present invention, and is a diagram illustrating the positional relationship in a high temperature or low temperature state.
  • FIG. 13A is a schematic side view illustrating the positional relationship between the second anisotropic conductive rubber and the wiring board in the embodiment of the present invention, and is a diagram illustrating the positional relationship in a normal temperature state.
  • FIG. 13B is a schematic plan view illustrating the positional relationship between the second conductive portion and the third terminal in the embodiment of the present invention, and is a diagram illustrating the positional relationship in a normal temperature state.
  • FIG. 13A is a schematic side view illustrating the positional relationship between the second anisotropic conductive rubber and the wiring board in the embodiment of the present invention, and is a diagram illustrating the positional relationship in a normal temperature state.
  • FIG. 13B is a schematic plan view illustrating the positional relationship between the second conductive portion
  • FIG. 13C is a schematic side view showing the positional relationship between the second anisotropic conductive rubber and the wiring board in the embodiment of the present invention, and is a diagram showing the positional relationship in a high temperature or low temperature state.
  • FIG. 13D is a schematic plan view illustrating the positional relationship between the second conductive portion and the third terminal in the embodiment of the present invention, and is a diagram illustrating the positional relationship in a high temperature or low temperature state.
  • FIG. 14 is a plan view showing the positional relationship between the alignment mark and each through hole when assembling the probe in the embodiment of the present invention.
  • FIG. 15 is a schematic diagram illustrating a state in which the electronic device test apparatus according to the embodiment of the present invention is testing an IC device.
  • FIG. 16 is an enlarged cross-sectional view of the XVI portion of FIG.
  • FIG. 1 is a schematic view showing an electronic component testing apparatus in the present embodiment.
  • the electronic component testing apparatus 1 in this embodiment includes a test head 2, a wafer motherboard 3, a probe 10 (probe card), a wafer tray 4, and a decompression device 5.
  • the semiconductor wafer 100 to be tested held on the wafer tray 4 is opposed to the probe 10, and the decompression device 5 decompresses the sealed space 80 (see FIG. 15) in this state.
  • the semiconductor wafer 100 to be tested is pressed against the probe 10 and electrical continuity between components in the probe 10 is ensured.
  • a tester (not shown) connected to the test head 2 inputs / outputs a test signal to / from the IC device built in the semiconductor wafer 100 to be tested, thereby testing the IC device. .
  • FIG. 2 is a plan view of the probe according to the present embodiment as viewed from below
  • FIG. 3 is a cross-sectional view taken along line III-III in FIG. 2
  • FIG. 4 is an exploded cross-sectional view of the probe.
  • the probe 10 in this embodiment includes a membrane 20 having bumps 22 that are in electrical contact with the input / output terminals 110 (see FIG. 16) of the IC device, and the test head 2.
  • a wiring board 60 (second board) that is electrically connected to the tester, a pitch conversion board 40 (first board) that performs pitch conversion of terminals between the membrane 20 and the wiring board 60, and the membrane 20
  • a first anisotropic conductive rubber 30 (first anisotropic conductive conductor) that electrically connects the pitch conversion board 40 and a second that electrically connects the pitch conversion board 40 and the wiring board 60.
  • An anisotropic conductive rubber 50 (second anisotropic conductive conductor), a membrane 20, a first anisotropic conductive rubber 30, a pitch conversion substrate 40, and a second anisotropic conductive.
  • rubber 50 and wiring board 60 It is constructed by the layers.
  • the membrane 20 is provided with bumps 22 (contact terminals) on the lower surface of the flexible sheet-like member 21 (the surface facing the semiconductor wafer 100 to be tested).
  • a conductive pattern 23 is provided on the upper surface (the surface facing the first anisotropic conductive rubber 30).
  • a material which comprises the sheet-like member 21 a polyimide, an aramid fiber, etc. can be mentioned, for example. While the thermal expansion coefficient of the semiconductor wafer 100 to be tested is about 3.5 [ppm / ° C.], the thermal expansion coefficient of the membrane 20 is substantially the same as that of the semiconductor wafer 100 to be tested.
  • the bump 22 is made of a conductive material such as nickel, and has a convex shape protruding downward from the sheet-like member 21.
  • the bumps 22 are arranged on the lower surface of the sheet-like member 21 so as to correspond to the input / output terminals 110 (see FIG. 16) on the semiconductor wafer 100 to be tested.
  • FIG. 2 shows an example of the membrane 20 in the case where eight IC devices on the wafer 100 (indicated by the alternate long and short dash line in FIG. 2) are tested simultaneously.
  • the bumps 22 are formed, for example, by growing nickel by plating in through holes formed in the sheet-like member 21 by laser processing.
  • the oxide film formed on the input / output terminal 110 of the IC device may be roughened so as to be easily broken. Further, when the input / output terminals of the semiconductor wafer under test are formed in a convex shape, the contact terminals of the membrane may be formed flat.
  • the conductive pattern 23 is formed to have a desired thickness by, for example, plating on the upper surface of the sheet-like member 21, printing copper, or etching.
  • the conductive pattern 23 is disposed so as to face the bump 22, and the bump 22 and the conductive pattern 23 are electrically connected.
  • FIG. 5 is a schematic plan view of the membrane of the probe and the wiring board in the embodiment of the present invention.
  • a cross-shaped alignment mark 24 is provided on the upper surface of the sheet-like member 21 in order to position the constituent members 20 to 60 with high accuracy when the probe 10 is assembled.
  • the alignment mark 24 is formed in the same process as the process of forming the conductive pattern 23 on the upper surface of the sheet-like member 21, and corresponds to a first through hole 44 (described later) provided in the pitch wiring board 40.
  • the shape of the alignment mark 24 is not limited to a cross shape, and any shape can be adopted.
  • the first anisotropic conductive rubber 30 includes a first conductive portion 31 having conductivity only in the thickness direction and a first frame that holds the first conductive portion 31. 34.
  • the first anisotropic conductive rubber 30 has a coefficient of thermal expansion of about 5 to 6 [ppm / ° C.].
  • the first conductive portion 31 is composed of a particle dispersion portion 32 in which conductive particles are locally dispersed in an insulator and a periphery of the particle dispersion portion 32 and is made of only an insulator. And an insulating portion 33.
  • the particle dispersion portion 32 is disposed so as to correspond to the conductive pattern 23 of the membrane 20.
  • electroconductive particle which comprises the particle
  • distribution part 32 and the insulation part 33 the insulating material which has elasticity, such as silicon rubber, urethane rubber, natural rubber, can be mentioned, for example.
  • the first frame 34 is placed so that the coefficient of thermal expansion of the first anisotropic conductive rubber 30 is between the coefficient of thermal expansion of the semiconductor wafer 100 to be tested and the coefficient of thermal expansion of the pitch conversion substrate 40.
  • the metal material to be configured is selected, and specifically, the first frame 34 is configured by 42 alloy.
  • the material constituting the first frame 34 is not particularly limited to this. For example, iron, copper, nickel, chromium, cobalt, magnesium, manganese, molybdenum, indium, lead, palladium, titanium, tungsten, aluminum, Gold, platinum, silver, or an alloy thereof may be used.
  • FIG. 6 is a schematic plan view of first and second anisotropic conductive rubbers of the probe in the present embodiment.
  • the first anisotropic conductive rubber 30 includes a third through hole for alignment in order to position the constituent members 20 to 60 with high accuracy when the probe 10 is assembled. 35 is formed so as to correspond to a first through hole 44 (described later) provided in the pitch conversion substrate 40.
  • FIG. 7 is a schematic plan view of the pitch conversion board of the probe in this embodiment
  • FIGS. 8A and 8B are schematic plan views of the pitch conversion board in other embodiments of the present invention and still other embodiments.
  • the pitch conversion substrate 40 is a rigid substrate made of, for example, ceramics.
  • the pitch conversion substrate 40 that is bent when the semiconductor wafer 100 to be tested is pressed against the probe 10 is the first anisotropic conductive rubber. It has sufficient hardness not to contact the 30 first frames 34. More specifically, as shown in FIG. 4, in the pitch conversion substrate 40, the deformation amount per pitch Q between the first conductive portions 31 when pressed is changed from the first frame 34 to the first conductive portion 31. It has a hardness that is smaller than the height H up to the apex portion.
  • the pitch conversion board 40 has a thermal expansion coefficient of about 6 [ppm / ° C.].
  • the pitch conversion substrate 40 is not limited to a ceramic substrate.
  • the pitch conversion substrate 40 may be a substrate in which aramid fibers are knitted, or a core material in which aramid fibers are impregnated in a resin or a 42 alloy.
  • a substrate in which polyimide is laminated on a core material may be used.
  • the pitch conversion board 40 is divided into four boards as shown in FIG.
  • the number of substrates constituting the pitch conversion substrate is not particularly limited.
  • the pitch conversion substrate may be composed of a single substrate without being divided.
  • the first conductive portion 31 of the first anisotropic conductive rubber 30 is formed on the lower surface of the pitch conversion substrate 40 (the surface facing the first anisotropic conductive rubber 30).
  • the first terminal 41 is provided so as to correspond to the above.
  • the upper surface of the pitch conversion substrate 40 corresponds to a second conductive portion 51 (described later) of the second anisotropic conductive rubber 50.
  • a second terminal 42 is provided. These terminals 41 and 42 are electrically connected via a wiring 43 provided in the pitch conversion board 40.
  • the pitch P 2 between the second terminals 42 is wider than the pitch P 1 between the first terminals 41 (P 2 > P 1 ), the second terminal 42 is formed larger than the first terminal 41 (S 2 > S 1 ). For this reason, the large thermal expansion or thermal contraction generated in the wiring board 60 can be allowed, and the occurrence of poor electrical contact between the components of the probe 10 can be suppressed.
  • FIGS. 9A and 9C are schematic side views showing the positional relationship between the pitch conversion substrate and the second anisotropic conductive rubber in this embodiment
  • FIGS. 9B and 9D show the second terminal and the second terminal in this embodiment.
  • It is a schematic plan view which shows the positional relationship with an electroconductive part.
  • the second terminal 42 of the pitch conversion substrate 40 and the second conductive portion 51 of the second anisotropic conductive rubber 50 are large enough to satisfy the following expressions (4) and (5).
  • L x1 is the X-axis direction length of the second terminal 42
  • L x2 is the length of the X-axis direction length of the second conductive portion 51
  • L y1 is the Y-axis direction of the second terminal 42
  • L y2 is the length of the second conductive portion 51 in the Y-axis direction
  • ⁇ T is the temperature difference between the test temperature and room temperature.
  • D 1 , D 2 >> L x1 , L x2 , L y1 , L y2 are in a relationship.
  • a specific numerical value of the test temperature is, for example, ⁇ 30 to + 125 ° C.
  • the pitch conversion board 40 is provided.
  • the second terminal 42 and the lower surface 51 b of the second conductive portion 51 always overlap each other even if a difference in thermal expansion or contraction occurs between the second anisotropic conductive rubber 50 and the second anisotropic conductive rubber 50.
  • an overlap of, for example, about 30 ⁇ m is present between the second terminal 42 and the lower surface 51b of the conductive portion 51. It is always secured.
  • the overlapping width is such that pressure can be applied in the thickness direction between the second terminal 42 and the second conductive portion 51 and the test signal can be stably transmitted.
  • the numerical values are not particularly limited. 9B and 9D, the second terminal 42 and the second conductive portion 51 are illustrated with a rectangular cross-sectional shape, but are not particularly limited thereto, and may be, for example, a circular cross-sectional shape.
  • the above equations (4) and (5) may be satisfied for each divided pitch conversion board 40.
  • the pitch conversion substrate 40 is provided with a first through hole 44 for alignment in order to position the constituent members 20 to 60 with high accuracy when the probe 10 is assembled.
  • three are formed on each of the four substrates constituting the pitch conversion substrate 40.
  • the second anisotropic conductive rubber 50 is a second conductive composed of a particle dispersed portion 52 and an insulating portion 53, as in the first anisotropic conductive rubber 30.
  • the second conductive portion 51 is arranged so as to correspond to the second terminal 42 of the pitch conversion board 40.
  • the second anisotropic conductive rubber 50 has a thermal expansion coefficient of about 9.5 to 10.5 [ppm / ° C.].
  • the material constituting the second frame 54 is selected so that the second anisotropic conductive rubber 50 has such a coefficient of thermal expansion. Specifically, for example, 426 alloy or SUS410 is used.
  • a second frame 54 is configured.
  • the material constituting the second frame 54 is not particularly limited to this, and for example, iron, copper, nickel, chromium, cobalt, magnesium, manganese, molybdenum, indium, lead, palladium, titanium, tungsten, aluminum, Gold, platinum, silver, or an alloy thereof may be used. Further, the thermal expansion coefficient of the second anisotropic conductive rubber 50 may be set to be substantially the same as the thermal expansion coefficient of the pitch conversion board 40.
  • FIG. 10 is a plan view showing the second anisotropic conductive rubber in the present embodiment.
  • the plurality of second conductive portions 51 are provided substantially uniformly distributed over the entire second anisotropic conductive rubber 50.
  • FIG. 11 is a plan view showing another example of the second anisotropic conductive rubber in the present embodiment.
  • the conductive group 51A composed of a plurality (five in this example) of the second conductive portions 51 is composed of the entire second anisotropic conductive rubber 50A.
  • the five second conductive portions 51 are arranged substantially evenly distributed.
  • the second conductive portion 51 is not necessarily uniformly dispersed in the conductive group 51A. There is no need to place them.
  • the second conductive portions 51 may be randomly arranged in each conductive group 51A, or the arrangement of the second conductive portions 51 may be different in each conductive group 51A.
  • FIGS. 12A and 12C are schematic side views showing the positional relationship between the pitch conversion board, the second anisotropic conductive rubber, and the wiring board in this embodiment
  • FIGS. 12B and 12D are the second terminals and the second terminals in this embodiment. It is a schematic plan view which shows the positional relationship of 2 electroconductive parts and a 3rd terminal.
  • the pitch conversion board 40 and the wiring board 50 Thermal expansion between the pitch conversion board 40 and the wiring board 50 in the state where the upper and lower surfaces 51a and 51b of the second conductive portion 51 of the second anisotropic conductive rubber 50 are tacked to the terminals 61 and 42, respectively.
  • the second conductive portion 51 of the second anisotropic conductive rubber 50 may be deformed obliquely.
  • the upper and lower surfaces 51a and 51b of the second conductive portion 51 have a size that satisfies the following expressions (8) and (9).
  • ⁇ is a thermal expansion coefficient of the pitch conversion board 40
  • ⁇ is a thermal expansion coefficient of the wiring board 60
  • D 1 is a second terminal from the center of gravity G 1 of the pitch conversion board 40.
  • distance to 42 D 3 is the distance from the center of gravity G 3 of the wiring board 60 to the third terminal 61
  • theta 1 is a virtual line l 1 connecting the second terminal 51 from the center of gravity G 1 of the pitch conversion board 40 X angle relative to the axis
  • theta 3 is an angle with respect to the X-axis of the imaginary line l 3 connecting the third terminal 61 from the center of gravity G 3 of the wiring board 60
  • L x2 is the X-axis direction length of the second conductive portion 51
  • L y2 is the length of the second conductive portion 51 in the Y-axis direction
  • ⁇ T is the temperature difference between the test temperature and room temperature.
  • the upper surface 51a and the lower surface 51b of the second conductive portion 51 have substantially the same size.
  • the second conductive portion 51 is shown in FIGS. 12A to 12D. Even when the portion 51 is deformed, the upper surface 51a and the lower surface 51b of the conductive portion 51 always overlap each other in the thickness direction. In the present embodiment, as shown in FIG. 12C, an overlap 51c having a width of, for example, about 30 ⁇ m is always ensured between the upper surface 51a and the lower surface 51b of the second conductive portion 51.
  • the width of the overlap 51c should be such that pressure can be applied in the thickness direction between the upper surface 51a and the lower surface 51b of the second conductive portion 51 and the test signal can be stably transmitted.
  • the numerical value is not particularly limited. 12B and 12D, the second terminal 42, the second conductive portion 51, and the third terminal 61 are illustrated in a rectangular shape in cross section. However, the present invention is not particularly limited thereto. Good. Moreover, what is necessary is just to satisfy
  • the second anisotropic conductive rubber 50 has a high accuracy between the constituent members 20 to 60 when the probe 10 is assembled. Therefore, the alignment second through hole 55 is formed so as to correspond to the first through hole 44 provided in the pitch conversion substrate 40.
  • the wiring board 60 is a printed board made of a synthetic resin material such as glass epoxy resin, and has a thermal expansion coefficient of about 13 to 18 [ppm / ° C.].
  • the third terminal 61 corresponds to the second terminal 42 on the lower surface of the wiring board 60 (the surface facing the second anisotropic conductive rubber 50). It is formed by printing copper or the like, plating or etching.
  • the upper surface of the wiring board 60 (the surface facing the wafer motherboard 3) is composed of, for example, a ZIF (Zero Insertion Force) connector or a LIF (Low Insertion Force) connector.
  • a connector 62 is provided.
  • the third terminal 61 and the connector 62 are electrically connected via a wiring provided in the wiring board 60.
  • FIG. 2 only four connectors 62 are mounted on the wiring board 60, but a large number of connectors 62 are actually mounted on the peripheral edge of the wiring board 60 over the entire circumference.
  • a bypass capacitor 90 is mounted on the upper surface of the wiring board 60.
  • the power supply voltage drop can be suppressed as small as possible by arranging the bypass capacitor 90 in the vicinity of the IC device.
  • electronic components used for testing IC devices such as resistors, coils, capacitors, switches, etc. for signal waveform correction and impedance correction are mounted on the upper surface of the wiring board 60. May be.
  • FIGS. 13B and 13D are schematic side views showing the positional relationship between the second anisotropic conductive rubber and the wiring board in the present embodiment
  • FIGS. 13B and 13D are the second conductive portion and the third conductive portion in the present embodiment.
  • It is a schematic plan view which shows the positional relationship with a terminal.
  • the second conductive portion 51 of the second anisotropic conductive rubber 50 and the third terminal 61 of the wiring board 60 have such a size that satisfies the following expressions (6) and (7). have.
  • [delta] is the coefficient of thermal expansion of the second anisotropic conductive rubber 50
  • epsilon is the coefficient of thermal expansion of the wiring board 60
  • D 2 is the second anisotropic conductive rubber distance from the center of gravity G 2 of the 50 to the second conductive section 51
  • D 3 is the distance from the center of gravity G 3 of the wiring board 60 to the third terminal 61
  • the theta 2 center of gravity G of the second anisotropic conductive rubber angle to the X axis of the imaginary line l 2 from 2 connecting the second conductive portion 51
  • theta 3 is an angle with respect to the X-axis of the imaginary line l 3 connecting the third terminal 61 from the center of gravity G 3 of the wiring board 60
  • L x2 Is the length of the second conductive portion 51 in the X-axis direction
  • L y2 is the length of the second conductive portion 51 in the Y-axis direction
  • L x3 is the length of the third terminal 61 in the X
  • the second conductive portion 51 and the third terminal 61 have such a size as to satisfy the above expressions (6) and (7), as shown in FIGS. Even if a thermal expansion difference or a thermal contraction difference occurs between the conductive rubber 50 and the wiring board 60, the third terminal 61 and the upper surface 51 a of the second conductive portion 51 always overlap each other. In the present embodiment, as shown in FIG. 13C, an overlap with a width of, for example, about 30 ⁇ m is always ensured between the third terminal 61 and the upper surface 51 a of the conductive portion 51.
  • the overlapping width is a width that allows pressure to be applied in the thickness direction between the second conductive portion 51 and the third terminal 61 and allows the test signal to be transmitted stably.
  • the numerical values are not particularly limited. 13B and 13D, the second conductive portion 51 and the third terminal 61 are illustrated with a rectangular cross-sectional shape, but are not particularly limited thereto, and may be, for example, a circular cross-sectional shape.
  • a cross-shaped alignment mark 63 is provided on the lower surface of the wiring board 60 in order to position the constituent members 20 to 60 with high accuracy when the probe 10 is assembled. Yes.
  • the alignment mark 63 is formed so as to correspond to the first through hole 44 of the pitch conversion board 40 in the same process as the process of forming the third terminal 61 on the wiring board 60.
  • the shape of the alignment mark 63 is not limited to a cross shape, and an arbitrary shape can be adopted.
  • an annular first sealing member 70 is attached so as to cover the space between the upper peripheral edge of the membrane 20 and the lower surface of the wiring substrate 60.
  • the first sealing member 70 is made of a material that can be elastically deformed, such as silicon rubber, and is excellent in hermeticity.
  • the first anisotropic conductive rubber 30, the pitch wiring board 40, and the second The anisotropic conductive rubber 50 is covered.
  • the first sealing member 70 has a height substantially the same as the height from the membrane 10 to the wiring substrate 60, and holds the membrane 10 in a flat state.
  • the first sealing member 70 has a rectangular cross section in which the ratio of the height h to the width w is, for example, about 1: 5 to 1:20.
  • the ratio of h and w to 1: 5 or more By setting the ratio of h and w to 1: 5 or more, the first sealing member 70 is hardly recessed inward due to the reduced pressure.
  • an increase in the size of the probe can be suppressed by setting the ratio of h and w to 1:20 or less. Further, when the ratio of h and w is greater than 1:20, it is difficult to compress the first sealing member 70.
  • the probe 10 described above satisfies the following expressions (1) to (3).
  • ⁇ is the thermal expansion coefficient of the semiconductor wafer 100 to be tested
  • ⁇ is the thermal expansion coefficient of the first anisotropic conductive rubber 30
  • ⁇ is the thermal expansion of the pitch wiring board 40.
  • the coefficient, ⁇ is the coefficient of thermal expansion of the second anisotropic conductive rubber 50
  • ⁇ is the coefficient of thermal expansion of the wiring board 60.
  • the probe 10 in the present embodiment satisfies the following expressions (10) and (11).
  • ⁇ is the thermal expansion coefficient of the semiconductor wafer 100 to be tested
  • ⁇ is the thermal expansion coefficient of the pitch conversion substrate 40
  • ⁇ is the thermal expansion coefficient of the wiring substrate 60
  • ⁇ T is the test temperature.
  • D 4 is the distance to the first terminal 41 which is positioned farthest from the center of gravity G 1 of the pitch conversion board 40
  • D 5 is farthest from the center of gravity G 1 of the pitch conversion board 40
  • t 1 is the thickness of the first conductive portion 31
  • t 2 is the thickness of the second conductive portion 51.
  • the first conductive portion 31 of the first anisotropic conductive rubber 30 is deformed obliquely, and the inside of the conductive portion 31 A gap is formed between the conductive particles. For this reason, the conduction state cannot be secured unless the pressure applied to the conductive portion 31 is increased. On the other hand, when the pressure becomes excessive, the pressure applied to the input / output terminal 110 of the semiconductor wafer 100 to be tested fluctuates, and the test characteristics. Will be affected.
  • the pressure applied to the first conductive portion 31 can be increased within a range that does not affect the test characteristics.
  • the pressure applied to the second conductive portion 51 can be increased within a range that does not affect the test characteristics.
  • the stress applied in the lateral direction can be suppressed to a range that does not affect the life of the conductive portions 31 and 51.
  • the above equations (10) and (11) may be satisfied for each divided pitch conversion board 40.
  • FIG. 14 is a plan view showing the positional relationship between the alignment mark and each through hole when assembling the probe in this embodiment.
  • the probe 10 having the above configuration is assembled in the following manner.
  • the wiring board 60 is placed with the alignment mark 63 facing upward.
  • the second anisotropic conductive rubber 50 is wired so that the alignment mark 63 is positioned substantially at the center of the second through hole 55 of the second anisotropic conductive rubber 50. In this state, the second anisotropic conductive rubber 50 is laminated on the wiring board 60.
  • the pitch wiring board 40 is positioned with respect to the wiring board 60 so that the alignment mark 63 of the wiring board 60 is positioned substantially at the center of the first through hole 44 of the pitch conversion board 40.
  • the pitch conversion substrate 40 is laminated on the second anisotropic conductive rubber 50.
  • the first anisotropic conductive rubber 30 is positioned with respect to the wiring board 60 in the same manner, and the first anisotropic conductive rubber 30 is laminated on the pitch wiring board 40 in this state.
  • the membrane 20 is laminated on the first anisotropic conductive rubber 30.
  • the bump 22 or the conductive pattern 23 of the membrane 20 is watermarked on the conductive portion 31 of the first anisotropic conductive rubber 30.
  • the membrane 20 is positioned with respect to the first anisotropic conductive rubber 30.
  • the first anisotropic conductive rubber 30 is overlapped on the first terminal 41 of the pitch conversion board 40 through the first conductive portion 31 of the first anisotropic conductive rubber 30 so as to overlap the pitch conversion board 40. You may position with respect to. Further, since the alignment mark 24 is also provided on the membrane 20 side, the probe 10 may be assembled by a procedure reverse to the above-described assembling method with the mark 24 as a reference.
  • the probe 10 configured as described above is electrically connected to the wafer motherboard 3 by connecting a connector 62 provided on the wiring board 60 to a connector 3 a provided on the wafer motherboard 3.
  • the wafer motherboard 3 is electrically connected to the test head 2 connected to the tester via a cable.
  • a wafer tray 4 holding the semiconductor wafer 100 to be tested by suction or the like is disposed below the probe 10.
  • the wafer tray 4 can be moved in the XYZ directions by a moving device (not shown) and can be rotated around the Z axis.
  • the held semiconductor wafer 100 can be moved to a position facing the probe 10. It is possible.
  • a second sealing member 4a is provided on the peripheral edge of the wafer tray 4 over the entire circumference.
  • the second sealing member 4a is made of a material that can be elastically deformed, such as silicon rubber, and is excellent in hermeticity, and the wafer tray 4 approaches the probe 10.
  • the first and second anisotropic conductive rubbers 30 and 50 and the pitch conversion substrate 40 are formed by the wafer tray 4, the sealing members 70 and 4a, the membrane 20 and the wiring substrate 60.
  • a sealed space 80 (see FIG. 15) is formed.
  • a communication hole is formed in the membrane 20 in order to communicate the space defined by the first sealing member 70 and the space defined by the second sealing member 4a.
  • a communication path 4b is formed inside the wafer tray 4 with one end opening in a sealed space 80 and the other end opening on the side surface of the wafer tray 4.
  • the other end of the communication path 4b The decompression device 5 is connected to the via a hose.
  • FIG. 15 is a schematic view showing a state in which the electronic component in the present embodiment is executing a test of an IC device
  • FIG. 16 is an enlarged cross-sectional view of the XVI portion of FIG.
  • the first sealing is performed.
  • the member 70 is deformed, the conductive portions 31 and 51 of the first and second anisotropic conductive rubbers 30 and 50 are compressed, and the bumps 22 of the membrane 20 are connected to the first anisotropic conductive rubber 30 and the pitch wiring.
  • the substrate 40 and the second anisotropic conductive rubber 50 are electrically connected to the third terminal 61 of the wiring substrate 60.
  • the second sealing member 4 a is deformed by the decompression in the sealed space 80 by the decompression device 5, and the wafer tray 4 and the probe 10 are further brought closer, and the bump 22 of the membrane 20.
  • the tester connected to the test head 2 inputs / outputs a test signal to / from the IC device via the input / output terminal 110, so that the IC device is tested.
  • the second conductive portions 51 are arranged substantially uniformly distributed throughout the second anisotropic conductive rubber 50. For this reason, in the IC device test as described above, the pitch conversion substrate 40 is hardly warped, and the pressure can be applied to the first anisotropic conductive rubber 30 substantially evenly. The occurrence of defects can be suppressed.
  • the pitch conversion board 40 is divided into four, but the pitch conversion board 40 is pressed substantially evenly as described above, and each pitch conversion board 40 does not tilt when pressed.
  • a member for joining the divided pitch conversion substrates 40 to each other is not necessary.
  • the semiconductor wafer 100 is disposed between the membrane 10 and the wiring substrate 60 at a wider pitch than between the first terminals 41 and Since the pitch conversion board 40 having the second terminal 42 larger than the first terminal 41 is interposed, large thermal expansion or contraction generated in the wiring board 60 can be allowed, and the constituent elements of the probe 10 The occurrence of poor electrical contact between 20 and 60 can be suppressed.
  • the present invention is applied to a test apparatus that tests an IC device built on a semiconductor wafer to be tested via a test head.
  • the present invention may be applied to other electronic component testing apparatuses such as a wafer level burn-in apparatus in which a tester directly exchanges signals with an IC device without passing through a head.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

　プローブ１０は、被試験半導体ウェハ１００に造り込まれたＩＣデバイスの入出力端子１１０に接触するバンプ２２を有するメンブレン２０と、第１の端子４１が下面に設けられていると共に、第１の端子４１に接続された第２の端子４２が上面に設けられたピッチ変換基板４０と、テストヘッド２に電気的に接続されていると共に、第３の端子６１を有する配線基板６０と、メンブレン２０のバンプ２２とピッチ変換基板４０の第１の端子４１とを電気的に接続する第１の導電部３１を有する第１の異方導電性ゴム３０と、ピッチ変換基板４０の第２の端子４２と配線基板６０の第３の端子６１とを電気的に接続する第２の導電部５１を有する第２の異方導電性ゴム５０と、を備えており、第２の導電部５１は、第２の異方導電性ゴム５０の全体に設けられている。

Description

プローブ、電子部品試験装置及びプローブの製造方法
　本発明は、被試験半導体ウェハに造り込まれた集積回路素子等の各種電子部品（以下、代表的にＩＣデバイスとも称する。）の電気的特性を試験するための電子部品試験装置において、試験装置本体とＩＣデバイスとの間の電気的な接続を確立するためのプローブ、それを備えた電子部品試験装置、及び、プローブの製造方法に関する。
　半導体集積回路素子は、シリコンウェハ等の半導体ウェハに多数造り込まれた後、ダイシング、ワイヤボンディング及びパッケージング等の諸工程を経て電子部品として完成する。こうしたＩＣデバイスにあっては出荷前に動作テストが実施されるが、この動作テストはウェハ状態や完成品の状態で行われる。
　ウェハ状態のＩＣデバイスのテストに用いられるプローブとして、メンブレン、第１及び第２の基板の間に第１及び第２の異方導電性ゴムをそれぞれ介装し、同時にテスト可能なＩＣデバイスの数の増加を図ったものが従来から知られている（例えば、特許文献１参照）。
　このプローブの第１及び第２の異方導電性ゴムは、メンブレン、第１の基板及び第２の基板をそれぞれ電気的に接続するために、第１及び第２の導電部を有している。このプローブを用いた試験では、メンブレンに設けられたバンプがＩＣデバイスの入出力端子に接触すると、バンプが押し上げられ、第１及び第２の導電部が圧縮することで、メンブレン、第１及び第２の基板が相互に電気的に接続されるようになっている。この状態で電子部品試験装置の試験装置本体（以下テスタとも称する。）からＩＣデバイスにテスト信号が入出力されることで、ＩＣデバイスのテストが実施されるようになっている。
　しかしながら、上記のプローブでは、第２の導電部が第２の異方導電性ゴムの周縁部に偏在している。そのため、被試験半導体ウェハがプローブに押し付けられた際に、第１の基板の周縁部のみに押圧力が印加され、第１の基板に反りが発生し、第１の異方導電性ゴムに圧力が均等に印加されず、第１の異方導電性ゴムの中心部分で電気的な接触不良が発生するおそれがあった。
特開２００４－５３４０９号公報
　本発明が解決しようとする課題は、電気的な接触不良の発生を抑制することが可能なプローブ、それを備えた電子部品試験装置、及び、プローブの製造方法を提供することである。
　上記目的を達成するために、本発明の第１の観点によれば、被試験半導体ウェハに形成された被試験電子部品と、前記被試験電子部品を試験する電子部品試験装置と、の間の電気的な接続を確立するためのプローブであって、前記被試験電子部品の入出力端子に接触する接触端子を有するメンブレンと、第１の端子が第１の主面に設けられていると共に、前記第１の端子に電気的に接続された第２の端子が第２の主面に設けられた第１の基板と、前記電子部品試験装置に電気的に接続されると共に、第３の端子を有する第２の基板と、前記メンブレンの前記接触端子と前記第１の基板の前記第１の端子とを電気的に接続する第１の導電部を有する第１の異方導電性弾性体と、前記第１の基板の前記第２の端子と前記第２の基板の前記第３の端子とを電気的に接続する第２の導電部を有する第２の異方導電性弾性体と、を備えており、前記第２の導電部は、前記第２の異方導電性弾性体の全体に配置されていることを特徴とするプローブが提供される（請求項１参照）。
　上記発明においては特に限定されないが、少なくとも一つの前記第２の導電部を有する導電群が、前記第２の異方導電性弾性体の全体に、実質的に均等に分散して配置されていることが好ましい（請求項２参照）。
　上記発明においては特に限定されないが、それぞれの前記導電群において、複数の前記第２の導電部が実質的に均等に分散して配置されていることが好ましい（請求項３参照）。
　上記発明においては特に限定されないが、前記第１の基板はリジッド基板であることが好ましい（請求項４参照）。
　上記発明においては特に限定されないが、前記第１の端子は、前記被試験半導体ウェハ上に設けられた前記入出力端子、又は、前記メンブレンの前記接触端子に対応するように配置され、前記第２の端子は、前記第２の基板の前記第３の端子に対応するように配置されていることが好ましい（請求項５参照）。
　上記発明においては特に限定されないが、前記第１の基板は複数に分割されていることが好ましい（請求項６参照）。
　上記発明においては特に限定されないが、前記第２の基板に圧力を印加した際に、前記第２の異方導電性弾性体の各前記第２の導電部を介して、前記第１の基板が実質的に均等に加圧されることが好ましい（請求項７参照）。
　上記発明においては特に限定されないが、前記第２の端子は、前記第１の端子間よりも広いピッチで配置されており、又は、前記第１の端子よりも大きく形成されていることが好ましい（請求項８参照）。
　上記発明においては特に限定されないが、下記（１）式を満たすことが好ましい（請求項９参照）。
Figure JPOXMLDOC01-appb-M000012
 　但し、上記（１）式において、αは前記被試験半導体ウェハの熱膨張係数、γは前記第１の基板の熱膨張係数、及び、εは前記第２の基板の熱膨張係数である。
　上記発明においては特に限定されないが、下記（２）式を満たすことが好ましい（請求項１０参照）。
Figure JPOXMLDOC01-appb-M000013
 　但し、上記（２）式において、αは前記被試験半導体ウェハの熱膨張係数、βは前記第１の異方導電性弾性体の熱膨張率、及び、γは前記第１の基板の熱膨張係数である。
　上記発明においては特に限定されないが、前記第１の異方導電性弾性体は、前記第１の導電部を保持する第１の保持手段を有し、前記第１の導電部は、厚み方向にのみ導電性を有しており、前記第１の保持手段の熱膨張係数は、前記第１の異方導電性弾性体の熱膨張率が前記（２）式を満たすように設定されていることが好ましい（請求項１１参照）。
　上記発明においては特に限定されないが、下記（３）式を満たすことが好ましい（請求項１２参照）。
Figure JPOXMLDOC01-appb-M000014
 　但し、上記（３）式において、γは前記第１の基板の熱膨張係数、δは前記第２の異方導電性弾性体の熱膨張率、及び、εは前記第２の基板の熱膨張係数である。
　上記発明においては特に限定されないが、前記第２の異方導電性弾性体は、前記第２の導電部を保持する第２の保持手段を有し、前記第２の導電部は、厚み方向にのみ導電性を有しており、前記第２の保持手段の熱膨張係数は、前記第２の異方導電性弾性体の熱膨張率が前記（３）式を満たすように設定されていることが好ましい（請求項１３参照）。
　上記発明においては特に限定されないが、下記（４）及び（５）式を満たすことが好ましい（請求項１４参照）。
Figure JPOXMLDOC01-appb-M000015
Figure JPOXMLDOC01-appb-M000016
 　但し、上記（４）及び（５）式において、γは前記第１の基板の熱膨張係数、δは前記第２の異方導電性弾性体の熱膨張率、Ｄ１は前記第１の基板の重心から前記第２の端子までの距離、Ｄ２は前記第２の異方導電性弾性体の重心から前記第２の導電部までの距離、θ１は前記第１の基板の重心から前記第２の端子を結ぶ仮想線のＸ軸に対する角度、θ２は前記第２の異方導電性弾性体の重心から前記第２の導電部を結ぶ仮想線の前記Ｘ軸に対する角度、Ｌｘ１は前記第２の端子の前記Ｘ軸方向の長さ、Ｌｘ２は前記第２の導電部の前記Ｘ軸方向の長さ、Ｌｙ１は前記第２の端子の前記Ｘ軸に実質的に直交するＹ軸方向の長さ、Ｌｙ２は前記第２の導電部の前記Ｙ軸方向の長さ、及び、ΔＴは試験温度と室温の温度差である。
　上記発明においては特に限定されないが、下記（６）及び（７）式を満たすことが好ましい（請求項１５参照）。
Figure JPOXMLDOC01-appb-M000017
Figure JPOXMLDOC01-appb-M000018
 　但し、上記（６）及び（７）式において、δは前記第２の異方導電性弾性体の熱膨張率、εは前記第２の基板の熱膨張係数、Ｄ２は前記第２の異方導電性弾性体の重心から前記第２の導電部までの距離、Ｄ３は前記第２の基板の重心から前記第３の導電部までの距離、θ２は前記第２の異方導電性弾性体の重心から前記第２の導電部を結ぶ仮想線のＸ軸に対する角度、θ３は前記第２の基板の重心から前記第３の端子を結ぶ仮想線の前記Ｘ軸に対する角度、Ｌｘ２は前記第２の導電部の前記Ｘ軸方向の長さ、Ｌｘ３は前記第３の導電部の前記Ｘ軸方向の長さ、Ｌｙ２は前記第２の導電部の前記Ｘ軸に実質的に直交するＹ軸方向の長さ、Ｌｙ３は前記第３の導電部の前記Ｙ軸方向の長さ、及び、ΔＴは試験温度と室温の温度差である。
　上記発明においては特に限定されないが、下記（８）及び（９）式を満たすことが好ましい（請求項１６参照）。
Figure JPOXMLDOC01-appb-M000019
Figure JPOXMLDOC01-appb-M000020
 但し、上記（８）及び（９）式において、γは前記第１の基板の熱膨張係数、εは前記第２の基板の熱膨張係数、Ｄ１は前記第１の基板の重心から前記第２の端子までの距離、Ｄ３は前記第２の基板の重心から前記第３の導電部までの距離、θ１は前記第１の基板の重心から前記第２の端子を結ぶ仮想線のＸ軸に対する角度、θ３は前記第２の基板の重心から前記第３の端子を結ぶ仮想線の前記Ｘ軸に対する角度、Ｌｘ２は前記第２の導電部の前記Ｘ軸方向の長さ、Ｌｙ２は前記第２の導電部の前記Ｘ軸に実質的に直交するＹ軸方向の長さ、及び、ΔＴは試験温度と室温の温度差である。
　上記発明においては特に限定されないが、前記第１の導電部は、厚み方向にのみ導電性を有しており、下記（１０）式を満たすことが好ましい（請求項１７参照）。
Figure JPOXMLDOC01-appb-M000021
 　但し、上記（１０）式において、αは前記被試験半導体ウェハの熱膨張係数、γは前記第１の基板の熱膨張係数、ΔＴは試験温度と室温の温度差、Ｄ４は前記第１の基板の重心から最も離れた位置にある前記第１の端子までの距離、及び、ｔ１は前記第１の導電部の厚さである。
　上記発明においては特に限定されないが、前記第２の導電部は、厚み方向にのみ導電性を有しており、下記（１１）式を満たすことが好ましい（請求項１８参照）。
Figure JPOXMLDOC01-appb-M000022
 　但し、上記（１１）式において、γは前記第１の基板の熱膨張係数、εは前記第２の基板の熱膨張係数、ΔＴは試験温度と室温の温度差、Ｄ５は前記第１の基板の重心から最も離れた位置にある前記第２の端子までの距離、及び、ｔ２は前記第２の導電部の厚さである。
　上記発明においては特に限定されないが、前記第２の基板は、前記第２の異方導電性弾性体に対向している面とは反対の面に、試験に際して使用される電子部品が実装されていることが好ましい（請求項１９参照）。
　上記発明においては特に限定されないが、前記第１の基板には、位置決め用の第１の貫通孔が２以上設けられていることが好ましい（請求項２０参照）。
　上記発明においては特に限定されないが、前記第３の端子は、前記第２の端子に対応するように配置され、前記第２の基板は、前記第１の基板の前記第１の貫通孔に対応するように配置された位置決め用の第１のマークを有しており、前記第１のマークは、前記第３の端子と同一の工程で形成されていることが好ましい（請求項２１参照）。
　上記発明においては特に限定されないが、前記第２の異方導電性弾性体には、前記第１の基板の前記第１の貫通孔に対応するように位置決め用の第２の貫通孔が設けられていることが好ましい（請求項２２参照）。
　上記発明においては特に限定されないが、前記メンブレンには、前記第１の基板の前記第１の貫通孔に対応するように位置決め用の第２のマークが設けられており、前記第２のマークは、前記メンブレンにおいて前記第１の異方導電性弾性体に対向する面に設けられた導電パターンと同一の工程で形成されていることが好ましい（請求項２３参照）。
　上記発明においては特に限定されないが、前記第１の異方導電性弾性体には、前記第１の基板の前記第１の貫通孔に対応するように位置決め用の第３の貫通孔が設けられていることが好ましい（請求項２４参照）。
　上記発明においては特に限定されないが、前記第１の異方導電性弾性体、前記第１の基板及び前記第２の異方導電性弾性体の外周を覆うように、前記メンブレンと前記第２の基板との間に設けられたシーリング部材をさらに備えていることが好ましい（請求項２５参照）。
　上記発明においては特に限定されないが、前記シーリング部材は、前記メンブレンから前記第２の基板までの高さと実質的に同一の高さを有しており、前記メンブレンを平坦に保持していることが好ましい（請求項２６参照）
　上記目的を達成するために、本発明の第２の観点によれば、上記のプローブと、前記プローブに対向するように前記被試験半導体ウェハを保持する保持手段と、前記プローブが有する前記第２の基板と前記保持手段との間に密封空間を形成するシーリング手段と、前記密封空間内を減圧する減圧手段と、を備えており、前記減圧手段により前記密封空間内を減圧することにより、前記メンブレンの前記接触端子が、前記第１の異方導電性弾性体、第１の基板及び第２の異方導電性弾性体を介して、前記第２の基板の前記第３の端子に導通すると共に、前記メンブレンの前記接触端子と、前記被試験半導体ウェハ上に形成された前記入出力端子とが接触することを特徴とする電子部品試験装置が提供される（請求項２７参照）。
　上記目的を達成するために、本発明の第３の観点によれば、上記のプローブの製造方法であって、前記第２の基板に設けられた第１のマークに、前記第２の異方導電性弾性体に設けられた第２の貫通孔を重ね合わせて、前記第２の基板に対して前記第２の異方導電性弾性体を位置決めする第１の位置決めステップと、前記第２の基板に前記第２の異方導電性弾性体を重ね合わせる第１の積層ステップと、前記第１の基板に設けられた第１の貫通孔を前記第１のマークに重ね合わせて、前記第２の基板に対して前記第１の基板を位置決めする第２の位置決めステップと、前記第２の異方導電性弾性体に前記第１の基板を重ね合わせる第２の積層ステップと、を備えたことを特徴とするプローブの製造方法が提供される（請求項２８参照）。
　上記目的を達成するために、本発明の第４の観点によれば、上記のプローブの製造方法であって、前記メンブレンに設けられた第２のマークに、前記第１の異方導電性弾性体に設けられた第３の貫通孔を重ね合わせて、前記メンブレンに対して前記第１の異方導電性弾性体を位置決めする第１の位置決めステップと、前記メンブレンに前記第１の異方導電性弾性体を重ね合わせる第１の積層ステップと、前記第１の基板に設けられた第１の貫通孔を前記第２のマークに重ね合わせて、前記メンブレンに対して前記第１の基板を位置決めする第２の位置決めステップと、前記第１の異方導電性弾性体に前記第第１の基板を重ね合わせる第２の積層ステップと、を備えたことを特徴とするプローブの製造方法が提供される（請求項２９参照）。
　本発明では、第２の導電部を第２の異方導電性弾性体の全体に設ける。これにより、第１の基板に反りが発生し難くなり、第１の異方導電性弾性体に圧力を実質的に均等に印加することができるので、電気的な接触不良が生じるのを抑制することができる。
図１は、本発明の実施形態における電子部品試験装置を示す概略図である。 図２は、本発明の実施形態におけるプローブを下側から見た平面図である。 図３は、図２のIII-III線に沿った断面図である。 図４は、本発明の実施形態におけるプローブの分解断面図である。 図５は、本発明の実施形態におけるプローブのメンブレン及び配線基板の概略平面図である。 図６は、本発明の実施形態におけるプローブの第１及び第２の異方導電性ゴムの概略平面図である。 図７は、本発明の実施形態におけるプローブのピッチ変換基板の概略平面図である。 図８Ａは、本発明の他の実施形態におけるピッチ変換基板の概略平面図である。 図８Ｂは、本発明のさらに他の実施形態におけるピッチ変換基板の概略平面図である。 図９Ａは、本発明の実施形態におけるピッチ変換基板と第２の異方導電性ゴムとの位置関係を示す概略側面図であり、常温状態での位置関係を示す図である。 図９Ｂは、本発明の実施形態における第２の端子と第２の導電部との位置関係を示す概略平面図であり、常温状態での位置関係を示す図である。 図９Ｃは、本発明の実施形態におけるピッチ変換基板と第２の異方導電性ゴムとの位置関係を示す概略側面図であり、高温又は低温状態での位置関係を示す図である。 図９Ｄは、本発明の実施形態における第２の端子と第２の導電部との位置関係を示す概略平面図であり、高温又は低温状態での位置関係を示す図である。 図１０は、本発明の実施形態における第２の異方導電性ゴムを示す平面図である。 図１１は、本発明の実施形態における第２の異方導電性ゴムの他の例を示す平面図である。 図１２Ａは、本発明の実施形態におけるピッチ変換基板、第２の異方導電性ゴム及び配線基板の位置関係を示す概略側面図であり、常温状態での位置関係を示す図である。 図１２Ｂは、本発明の実施形態における第２の端子、第２の導電部及び第３の端子の位置関係を示す概略平面図であり、常温状態での位置関係を示す図である。 図１２Ｃは、本発明の実施形態におけるピッチ変換基板、第２の異方導電性ゴム及び配線基板の位置関係を示す概略側面図であり、高温又は低温状態での位置関係を示す図である。 図１２Ｄは、本発明の実施形態における第２の端子、第２の導電部及び第３の端子の位置関係を示す概略平面図であり、高温又は低温状態での位置関係を示す図である。 図１３Ａは、本発明の実施形態における第２の異方導電性ゴムと配線基板との位置関係を示す概略側面図であり、常温状態での位置関係を示す図である。 図１３Ｂは、本発明の実施形態において第２の導電部と第３の端子の位置関係を示す概略平面図であり、常温状態での位置関係を示す図である。 図１３Ｃは、本発明の実施形態における第２の異方導電性ゴムと配線基板との位置関係を示す概略側面図であり、高温又は低温状態での位置関係を示す図である。 図１３Ｄは、本発明の実施形態において第２の導電部と第３の端子との位置関係を示す概略平面図であり、高温又は低温状態での位置関係を示す図である。 図１４は、本発明の実施形態においてプローブを組み立てる際のアライメントマークと各貫通孔の位置関係を示す平面図である。 図１５は、本発明の実施形態における電子部品試験装置がＩＣデバイスの試験を実行している状態を示す概略図である。 図１６は、図１５のXVI部の拡大断面図である。
　以下、本発明の実施形態を図面に基づいて説明する。図１は本実施形態における電子部品試験装置を示す概略図である。
　本実施形態における電子部品試験装置１は、図１に示すように、テストヘッド２、ウェハマザーボード３、プローブ１０（プローブカード）、ウェハトレイ４及び減圧装置５を備えており、ＩＣデバイスの試験に際して、ウェハトレイ４に保持されている被試験半導体ウェハ１００をプローブ１０に対向させ、この状態で密封空間８０（図１５参照）内を減圧装置５が減圧する。これにより、被試験半導体ウェハ１００がプローブ１０に押し付けられると共に、プローブ１０内の構成要素間の電気的な導通が確保される。そして、この状態でテストヘッド２に接続されたテスタ（不図示）が、被試験半導体ウェハ１００に造り込まれたＩＣデバイスに対して試験信号を入出力することでＩＣデバイスのテストが実施される。
　図２は本実施形態におけるプローブを下側から見た平面図、図３は図２のIII-III線に沿った断面図、図４はプローブの分解断面図である。
　本実施形態におけるプローブ１０は、図２～図４に示すように、ＩＣデバイスの入出力端子１１０（図１６参照）に電気的に接触するバンプ２２を有するメンブレン２０と、テストヘッド２を介してテスタに電気的に接続される配線基板６０（第２の基板）と、メンブレン２０と配線基板６０との間で端子のピッチ変換を行うピッチ変換基板４０（第１の基板）と、メンブレン２０とピッチ変換基板４０とを電気的に接続する第１の異方導電性ゴム３０（第１の異方導電性導電体）と、ピッチ変換基板４０と配線基板６０とを電気的に接続する第２の異方導電性ゴム５０（第２の異方導電性導電体）と、を備えており、メンブレン２０、第１の異方導電性ゴム３０、ピッチ変換基板４０、第２の異方導電性ゴム５０及び配線基板６０の順で積層して構成されている。
　メンブレン２０は、図２及び図４に示すように、可撓性を有するシート状部材２１の下面（被試験半導体ウェハ１００に対向する面）にバンプ２２（接触端子）が設けられていると共に、その上面（第１の異方導電性ゴム３０に対向する面）に導電パターン２３が設けられて構成されている。シート状部材２１を構成する材料としては、例えばポリイミドやアラミド繊維等を挙げることができる。被試験半導体ウェハ１００の熱膨張係数が約３．５［ｐｐｍ／℃］であるのに対し、このメンブレン２０の熱膨張係数は被試験半導体ウェハ１００と実質的に同一となっている。
　バンプ２２は、例えばニッケル等の導電性材料から構成されており、シート状部材２１の下方に向かって突出した凸状形状を有している。このバンプ２２は、被試験半導体ウェハ１００上の入出力端子１１０（図１６参照）に対応するように、シート状部材２１の下面に配置されている。例えば、図２では、ウェハ１００上の８個のＩＣデバイス（同図にて一点鎖線で示す）を同時にテストする場合のメンブレン２０の例を示している。このバンプ２２は、例えば、レーザ加工によりシート状部材２１に形成された貫通孔に、ニッケルをメッキ処理により成長させることで形成されている。なお、テストに際して、ＩＣデバイスの入出力端子１１０上に形成された酸化被膜を破壊し易いように粗面化してもよい。また、被試験半導体ウェハの入出力端子が凸状に形成されている場合には、メンブレンの接触端子を平坦に形成してもよい。
　導電パターン２３は、例えば、シート状部材２１の上面にメッキ処理したり、銅を印刷したり、エッチング処理することで、所望の厚さに形成されている。この導電パターン２３は、バンプ２２に対向するように配置されており、バンプ２２と導電パターン２３は電気的に接続されている。
　図５は本発明の実施形態におけるプローブのメンブレン及び配線基板の概略平面図である。図５に示すように、シート状部材２１の上面には、プローブ１０を組み立てる際に各構成部材２０～６０を高精度に位置決めするために、十字形状のアライメント用のマーク２４が設けられている。このアライメントマーク２４は、シート状部材２１の上面に導電パターン２３を形成する工程と同一の工程で形成されており、ピッチ配線基板４０に設けられた第１の貫通孔４４（後述）に対応するように配置されている。なお、アライメントマーク２４の形状は十字形状に限定されず、任意の形状を採用することができる。
　第１の異方導電性ゴム３０は、図３及び図４に示すように、厚み方向にのみ導電性を有する第１の導電部３１と、第１の導電部３１を保持する第１のフレーム３４と、から構成されている。この第１の異方導電性ゴム３０は、約５～６［ｐｐｍ／℃］の熱膨張率を有している。
　第１の導電部３１は、絶縁体中に導電性粒子が局所的に分散して配置された粒子分散部分３２と、その粒子分散部分３２の周囲に位置して、絶縁体のみから構成されている絶縁部分３３と、から構成されている。粒子分散部分３２は、当該部分３２が厚み方向に圧縮された際に、厚み方向に隣接する導電性粒子同士が互いに接触することで、厚み方向にのみ導通を図ることが可能となっている。また、粒子分散部分３２は、メンブレン２０の導電パターン２３に対応するように配置されている。粒子分散部分３２を構成する導電性粒子としては、例えば、鉄、銅、亜鉛、クロム、ニッケル、銀、アルミニウム、又は、これらの合金等を挙げることができる。また、粒子分散部分３２及び絶縁部分３３を構成する絶縁体としては、例えば、シリコンゴム、ウレタンゴム、天然ゴム等の弾性を有する絶縁性材料を挙げることができる。
　本実施形態では、第１の異方導電性ゴム３０の熱膨張率が被試験半導体ウェハ１００の熱膨張係数とピッチ変換基板４０の熱膨張係数との間となるように第１のフレーム３４を構成する金属材料が選択されており、具体的には４２アロイで第１のフレーム３４が構成されている。なお、第１のフレーム３４を構成する材料としては特にこれに限定されず、例えば、鉄、銅、ニッケル、クロム、コバルト、マグネシウム、マンガン、モリブデン、インジウム、鉛、パラジウム、チタン、タングステン、アルミニウム、金、白金、銀又はこれらの合金等を用いてもよい。
　図６は本実施形態におけるプローブの第１及び第２の異方導電性ゴムの概略平面図である。図６に示すように、この第１の異方導電性ゴム３０には、プローブ１０を組み立てる際に、構成部材２０～６０同士を高精度に位置決めするために、アライメント用の第３の貫通孔３５が、ピッチ変換基板４０に設けられた第１の貫通孔４４（後述）に対応するように形成されている。
　図７は本実施形態におけるプローブのピッチ変換基板の概略平面図、図８Ａ及び図８Ｂは本発明の他の実施形態及びさらに他の実施形態におけるピッチ変換基板の概略平面図である。
　ピッチ変換基板４０は、例えばセラミックス等から構成されるリジッド基板であり、被試験半導体ウェハ１００がプローブ１０に押し付けられた際に、撓んだピッチ変換基板４０が、第１の異方導電性ゴム３０の第１のフレーム３４に接触しない十分な硬さを有している。より具体的には、図４に示すように、ピッチ変換基板４０は、押圧時における第１の導電部３１間のピッチＱ当たりの変形量が、第１のフレーム３４から第１の導電部３１の頂点部分までの高さＨよりも小さくなるような硬さを有している。また、このピッチ変換基板４０は、約６［ｐｐｍ／℃］の熱膨張係数を有している。なお、ピッチ変換基板４０はセラミック基板に限定されるものではなく、例えば、アラミド繊維を編み込んだ基板であってもよく、或いは、アラミド繊維を樹脂に含浸させたコア材や４２アロイから構成されるコア材に、ポリイミドを積層した基板等であってもよい。
　このピッチ変換基板４０は、図７に示すように４枚の基板に分割されている。なお、本発明においては、ピッチ変換基板を構成する基板の枚数は特に限定されず、図８Ａに示すようにピッチ変換基板を分割せずに一枚の基板で構成してもよく、或いは、図８Ｂに示すように３２枚の基板で構成してもよい。ピッチ変換基板４０を分割することで、ピッチ変換基板４０の製作が容易になり、プローブ１０のコストダウンを図ることができる。
　図３及び図４に示すように、このピッチ変換基板４０の下面（第１の異方導電性ゴム３０に対向する面）に、第１の異方導電性ゴム３０の第１の導電部３１に対応するように第１の端子４１が設けられている。一方、ピッチ変換基板４０の上面（第２の異方導電性ゴム５０に対向する面）には、第２の異方導電性ゴム５０の第２の導電部５１（後述）に対応するように第２の端子４２が設けられている。これらの端子４１，４２は、ピッチ変換基板４０内に設けられた配線４３を介して電気的に接続されている。
　本実施形態では、図４に示すように、ピッチ変換基板４０において、第２の端子４２間のピッチＰ２が第１の端子４１間のピッチＰ１よりも広くなっている（Ｐ２＞Ｐ１）と共に、第２の端子４２が第１の端子４１よりも大きく形成されている（Ｓ２＞Ｓ１）。このため、配線基板６０に生じる大きな熱膨張又は熱収縮を許容することができ、プローブ１０の構成要素間に電気的な接触不良が生じるのを抑制することができる。
　図９Ａ及び図９Ｃは本実施形態におけるピッチ変換基板と第２の異方導電性ゴムとの位置関係を示す概略側面図、図９Ｂ及び図９Ｄは本実施形態における第２の端子と第２の導電部との位置関係を示す概略平面図である。本実施形態では、ピッチ変換基板４０の第２の端子４２と、第２の異方導電性ゴム５０の第２の導電部５１と、が下記（４）及び（５）式を満たすような大きさを有している。
Figure JPOXMLDOC01-appb-M000023
Figure JPOXMLDOC01-appb-M000024
 　但し、上記（４）及び（５）式において、γはピッチ変換基板４０の熱膨張係数、δは第２の異方導電性ゴム５０の熱膨張率、Ｄ１はピッチ変換基板４０の重心Ｇ１から第２の端子４２までの距離、Ｄ２は第２の異方導電性ゴム５０の重心Ｇ２から第２の導電部５１までの距離、θ１はピッチ変換基板４０の重心Ｇ１から第２の端子４２を結ぶ仮想線ｌ１のＸ軸に対する角度、θ２は第２の異方導電性ゴム５０の重心Ｇ２から第２の導電部５１を結ぶ仮想線ｌ２のＸ軸に対する角度、Ｌｘ１は第２の端子４２のＸ軸方向の長さ、Ｌｘ２は第２の導電部５１のＸ軸方向の長さ、Ｌｙ１は第２の端子４２のＹ軸方向の長さ、Ｌｙ２は第２の導電部５１のＹ軸方向の長さ、及び、ΔＴは試験温度と室温の温度差である。なお、Ｄ１，Ｄ２≫Ｌｘ１，Ｌｘ２，Ｌｙ１，Ｌｙ２の関係にある。また、試験温度の具体的な数値としては、例えば、－３０～＋１２５℃である。
　第２の端子４２及び第２の導電部５１が上記（４）及び（５）式を満たすような大きさを有していることで、図９Ａ～図９Ｄに示すように、ピッチ変換基板４０と第２の異方導電性ゴム５０に熱膨張差又は熱収縮差が生じても、第２の端子４２と第２の導電部５１の下面５１ｂと常に重なり合っている。本実施形態では、図９Ｃに示すように、第２の端子４２が最も変形した場合であっても、第２の端子４２と導電部５１の下面５１ｂとの間に、例えば３０μｍ程度の重なりが常に確保されるようになっている。
　なお、この重なりの幅は、第２の端子４２と第２の導電部５１との間で、厚み方向に圧力を印加可能であり、且つ、試験信号を安定して伝送可能な幅であれば、前記数値に特に限定されない。また、図９Ｂ及び図９Ｄでは第２の端子４２及び第２の導電部５１を断面矩形形状で図示しているが、特にこれに限定されず、例えば断面円形形状としてもよい。なお、上記（４）及び（５）式は、分割されたピッチ変換基板４０ごとに満たせばよい。
　また、図７に示すように、このピッチ変換基板４０には、プローブ１０を組み立てる際に、構成部材２０～６０同士を高精度に位置決めするために、アライメント用の第１の貫通孔４４が設けられており、本実施形態では、ピッチ変換基板４０を構成する４枚の基板にそれぞれ３つずつ形成されている。
　第２の異方導電性ゴム５０は、図３及び図４に示すように、第１の異方導電性ゴム３０と同様に、粒子分散部分５２及び絶縁部分５３から構成される第２の導電部５１と、第２のフレーム５４と、から構成されており、第２の導電部５１は、ピッチ変換基板４０の第２の端子４２に対応するように配置されている。第２の異方導電性ゴム５０は、約９．５～１０．５［ｐｐｍ／℃］の熱膨張係数を有している。本実施形態では、第２の異方導電性ゴム５０がこのような熱膨張率を持つように第２のフレーム５４を構成する材料が選定されており、具体的には例えば４２６アロイやＳＵＳ４１０で第２のフレーム５４が構成されている。なお、第２のフレーム５４を構成する材料としては特にこれに限定されず、例えば、鉄、銅、ニッケル、クロム、コバルト、マグネシウム、マンガン、モリブデン、インジウム、鉛、パラジウム、チタン、タングステン、アルミニウム、金、白金、銀又はこれらの合金等を用いてもよい。また、第２の異方導電性ゴム５０の熱膨張率をピッチ変換基板４０の熱膨張係数と実質的に同一に設定してもよい。
　図１０は本実施形態における第２の異方導電性ゴムを示す平面図である。本実施形態では、図１０に示すように、複数の第２の導電部５１が、第２の異方導電性ゴム５０の全体に亘って実質的に均等に分散して設けられている。これにより、被試験半導体ウェハ１００がプローブ１０に押し付けられた際に、ピッチ変換基板４０に反りが発生し難く、第１の異方導電性ゴム３０に実質的に均等に圧力を印加することができ、電気的な接触不良の発生を抑制することができる。
　図１１は本実施形態における第２の異方導電性ゴムの他の例を示す平面図である。図１１に示す第２の異方導電性ゴム５０Ａでは、複数（本例では５つ）の第２の導電部５１から構成される導電群５１Ａが、第２の異方導電性ゴム５０Ａの全体に亘って実質的に均等に分散して配置されている。さらに、それぞれの導電群５１Ａにおいて、５つの第２の導電部５１が実質的に均等に分散して配置されている。なお、本発明においては、導電群５１Ａが第２の異方導電性ゴム５０Ａにおいて実質的に均一に分散して配置されていれば、導電群５１Ａにおいて第２の導電部５１を必ずしも均一に分散配置する必要はない。例えば、それぞれの導電群５１Ａにおいて第２の導電部５１をランダムに配置したり、それぞれの導電群５１Ａにおいて第２の導電部５１の配置を異ならせてもよい。
　図１２Ａ及び図１２Ｃは本実施形態におけるピッチ変換基板、第２の異方導電性ゴム及び配線基板の位置関係を示す概略側面図、図１２Ｂ及び図１２Ｄは本実施形態における第２の端子、第２の導電部及び第３の端子の位置関係を示す概略平面図である。
　第２の異方導電性ゴム５０の第２の導電部５１の上下面５１ａ，５１ｂが端子６１，４２にそれぞれタックしている状態で、ピッチ変換基板４０と配線基板５０との間に熱膨張差又は熱収縮差が生じると、第２の異方導電性ゴム５０の第２の導電部５１が斜めに変形する場合がある。これに対し、本実施形態では、第２の導電部５１の上下面５１ａ，５１ｂが下記（８）及び（９）式を満たすような大きさを有している。
Figure JPOXMLDOC01-appb-M000025
Figure JPOXMLDOC01-appb-M000026
 　但し、上記（８）及び（９）式において、γはピッチ変換基板４０の熱膨張係数、εは配線基板６０の熱膨張係数、Ｄ１はピッチ変換基板４０の重心Ｇ１から第２の端子４２までの距離、Ｄ３は配線基板６０の重心Ｇ３から第３の端子６１までの距離、θ１はピッチ変換基板４０の重心Ｇ１から第２の端子５１を結ぶ仮想線ｌ１のＸ軸に対する角度、θ３は配線基板６０の重心Ｇ３から第３の端子６１を結ぶ仮想線ｌ３のＸ軸に対する角度、Ｌｘ２は第２の導電部５１のＸ軸方向の長さ、Ｌｙ２は第２の導電部５１のＹ軸方向の長さ、及び、ΔＴは試験温度と室温の温度差である。なお、Ｄ１，Ｄ２，Ｄ３≫Ｌｘ１，Ｌｘ２，Ｌｘ３，Ｌｙ１，Ｌｙ２，Ｌｙ３の関係にある。また、本実施形態では、第２の導電部５１の上面５１ａと下面５１ｂは実質的に同一の大きさを有している。
　第２の導電部５１の上下面５１ａ，５１ｂが上記（８）及び（９）式を満たすような大きさを有していることで、図１２Ａ～図１２Ｄに示すように、第２の導電部５１が変形した場合であっても、導電部５１の上面５１ａと下面５１ｂとが厚み方向において常に相互に重なり合っている。本実施形態では、図１２Ｃに示すように、第２の導電部５１の上面５１ａと下面５１ｂとの間に、例えば３０μｍ程度の幅の重なり５１ｃが常に確保されるようになっている。
　なお、この重なり５１ｃの幅は、第２の導電部５１の上面５１ａと下面５１ｂとの間で、厚み方向に圧力を印加可能であり、且つ、試験信号を安定して伝送可能な幅であれば、前記数値に特に限定されない。また、図１２Ｂ及び図１２Ｄでは第２の端子４２、第２の導電部５１及び第３の端子６１を断面矩形形状で図示しているが、特にこれに限定されず、例えば断面円形形状としてもよい。また、上記（８）及び（９）式は、分割されたピッチ変換基板４０ごとに満たせばよい。
　また、図６に示すように、第１の異方導電性ゴム３０と同様に、第２の異方導電性ゴム５０には、プローブ１０を組み立てる際に、構成部材２０～６０同士を高精度に位置決めするために、アライメント用の第２の貫通孔５５が、ピッチ変換基板４０に設けられた第１の貫通孔４４に対応するように形成されている。
　配線基板６０は、例えばガラスエポキシ樹脂等の合成樹脂材料から構成されるプリント基板であり、約１３～１８［ｐｐｍ／℃］の熱膨張係数を有している。図３及び図４に示すように、配線基板６０の下面（第２の異方導電性ゴム５０に対向する面）には、第３の端子６１が第２の端子４２に対応するように、銅等を印刷したりメッキ処理やエッチング処理することで形成されている。
　一方、配線基板６０の上面（ウェハマザーボード３に対向する面）には、図２及び図３に示すように、例えば、ＺＩＦ（Zero Insertion Force）コネクタやＬＩＦ（Low Insertion Force）コネクタから構成されるコネクタ６２が設けられている。これら第３の端子６１とコネクタ６２は、配線基板６０内に設けられた配線を介して電気的に接続されている。なお、図２には、配線基板６０上にコネクタ６２が４つしか実装されていないが、実際には配線基板６０の周縁部に全周に亘って多数のコネクタ６２が実装されている。
　また、本実施形態では、図３に示すように、配線基板６０の上面にバイパスコンデンサ９０を実装している。このように、ＩＣデバイスの間近にバイパスコンデンサ９０を配置することで電源電圧の降下を極力小さく抑えることができる。なお、バイパスコンデンサの他に、例えば、信号の波形補正やインピーダンス補正のための抵抗やコイル、コンデンサ等或いはスイッチ類等の、ＩＣデバイスの試験に用いられる電子部品を配線基板６０の上面に実装してもよい。
　図１３Ａ及び図１３Ｃは本実施形態における第２の異方導電性ゴムと配線基板との位置関係を示す概略側面図、図１３Ｂ及び図１３Ｄは本実施形態における第２の導電部と第３の端子との位置関係を示す概略平面図である。本実施形態では、第２の異方導電性ゴム５０の第２の導電部５１と、配線基板６０の第３の端子６１と、が下記（６）及び（７）式を満たすような大きさを有している。
Figure JPOXMLDOC01-appb-M000027
Figure JPOXMLDOC01-appb-M000028
 　但し、上記（６）及び（７）式において、δは第２の異方導電性ゴム５０の熱膨張率、εは配線基板６０の熱膨張係数、Ｄ２は第２の異方導電性ゴム５０の重心Ｇ２から第２の導電部５１までの距離、Ｄ３は配線基板６０の重心Ｇ３から第３の端子６１までの距離、θ２は第２の異方導電性ゴムの重心Ｇ２から第２の導電部５１を結ぶ仮想線ｌ２のＸ軸に対する角度、θ３は配線基板６０の重心Ｇ３から第３の端子６１を結ぶ仮想線ｌ３のＸ軸に対する角度、Ｌｘ２は第２の導電部５１のＸ軸方向の長さ、Ｌｙ２は第２の導電部５１のＹ軸方向の長さ、Ｌｘ３は第３の端子６１のＸ軸方向の長さ、Ｌｙ３は第３の端子６１のＹ軸方向の長さ、及び、ΔＴは試験温度と室温の温度差である。なお、Ｄ２，Ｄ３≫Ｌｘ２，Ｌｘ３，Ｌｙ２，Ｌｙ３の関係にある。
　第２の導電部５１及び第３の端子６１が上記（６）及び（７）式を満たすような大きさを有していることで、図１３Ａ～図１３Ｄに示すように、第２の異方導電性ゴム５０と配線基板６０に熱膨張差又は熱収縮差が生じても、第３の端子６１と第２の導電部５１の上面５１ａとが常に重なり合っている。本実施形態では図１３Ｃに示すように、第３の端子６１と導電部５１の上面５１ａとの間に、例えば３０μｍ程度の幅の重なりが常に確保されるようになっている。
　なお、この重なりの幅は、第２の導電部５１と第３の端子６１との間で、厚み方向に圧力を印加可能であり、且つ、試験信号を安定して伝送可能な幅であれば、前記数値に特に限定されない。また、図１３Ｂ及び図１３Ｄでは第２の導電部５１及び第３の端子６１を断面矩形形状で図示しているが、特にこれに限定されず、例えば断面円形形状としてもよい。
　また、図５に示すように、配線基板６０の下面には、プローブ１０を組み立てる際に構成部材２０～６０同士を高精度に位置決めするために、十字形状のアライメント用のマーク６３が設けられている。このアライメントマーク６３は、第３の端子６１を配線基板６０上に形成する工程と同一の工程で、ピッチ変換基板４０の第１の貫通孔４４に対応するように形成されている。なお、アライメントマーク６３の形状は十字形状に限定されず、任意の形状を採用することができる。
　図３に示すように、メンブレン２０の上面周縁部と配線基板６０の下面との間を覆うように、環状の第１のシーリング部材７０が取り付けられている。この第１のシーリング部材７０は、例えばシリコンゴム等の弾性変形可能であると共に密閉性に優れた材料から構成されており、第１の異方導電性ゴム３０、ピッチ配線基板４０及び第２の異方導電性ゴム５０を覆っている。
　本実施形態では、第１のシーリング部材７０は、メンブレン１０から配線基板６０までの高さと実質的に同一の高さを有しており、メンブレン１０をフラットな状態で保持している。また、第１のシーリング部材７０は、高さｈと幅ｗの比率が例えば１：５～１：２０程度の矩形状の断面を有している。ｈとｗの比率を１：５以上とすることで、減圧により第１のシーリング部材７０がほとんど内側に凹まないようになっている。一方、ｈとｗの比率を１：２０以下とすることで、プローブの大型化を抑制することができる。また、ｈとｗの比率が１：２０よりも大きくなると、第１のシーリング部材７０を圧縮し難くなる。
　以上に説明したプローブ１０は、下記（１）～（３）式を満たしている。
Figure JPOXMLDOC01-appb-M000029
Figure JPOXMLDOC01-appb-M000030
Figure JPOXMLDOC01-appb-M000031
 但し、上記（１）～（３）式において、αは被試験半導体ウェハ１００の熱膨張係数、βは第１の異方導電性ゴム３０の熱膨張率、γはピッチ配線基板４０の熱膨張係数、δは第２の異方導電性ゴム５０の熱膨張率、及び、εは配線基板６０の熱膨張係数である。
　このように、熱膨張係数が大きく異なる被試験半導体ウェハ１００と配線基板６０との間に介装される第１の異方導電性ゴム３０、ピッチ配線基板４０及び第２の異方導電性ゴム５０の熱膨張係数を段階的に大きくすることにより、プローブ１０の各構成要素２０～６０間に電気的な接触不良が生じるのを抑制することができる。
　また、本実施形態におけるプローブ１０は、下記（１０）及び（１１）式を満たしている。
Figure JPOXMLDOC01-appb-M000032
Figure JPOXMLDOC01-appb-M000033
 　但し、上記（１０）及び（１１）式において、αは被試験半導体ウェハ１００の熱膨張係数、γはピッチ変換基板４０の熱膨張係数、εは配線基板６０の熱膨張係数、ΔＴは試験温度と室温の温度差、Ｄ４はピッチ変換基板４０の重心Ｇ１から最も離れた位置にある第１の端子４１までの距離、Ｄ５はピッチ変換基板４０の重心Ｇ１から最も離れた位置にある第２の端子４２までの距離、ｔ１は第１の導電部３１の厚さ、及び、ｔ２は第２の導電部５１の厚さである。
　半導体ウェハ１００とピッチ変換基板４０との間に熱膨張差又は熱収縮差が生じると第１の異方導電性ゴム３０の第１の導電部３１が斜めに変形して、当該導電部３１内の導電性粒子間に隙間が生じる。このため、導電部３１に加える圧力を増加しなければ導通状態を確保できなくなるが、一方でその圧力が過剰になると、被試験半導体ウェハ１００の入出力端子１１０に加わる圧力が変動し、試験特性に影響を及ぼしてしまう。
　これに対し、本実施形態では、プローブ１０が上記（１０）式を満たすことで、試験特性に影響を与えない範囲内で第１の導電部３１に印加する圧力を増加させることができる。同様に、プローブ１０が上記（１１）式を満たすことで、試験特性に影響を与えない範囲で第２の導電部５１に印加する圧力を増加させることができる。
　また、異方導電性ゴム３０，５０の導電部３１，５１に加わる横応力が大きくなると応力限界を超えて復元力を失ってしまう。これに対し、本実施形態では、上記（１０）及び（１１）式を満たすことで、横方向に加わる応力を導電部３１，５１の寿命に影響を与えない範囲に抑えることができる。なお、上記（１０）及び（１１）式は、分割されたピッチ変換基板４０ごとに満たせばよい。
　図１４は本実施形態においてプローブを組み立てる際のアライメントマークと各貫通孔の位置関係を示す平面図である。以上のような構成のプローブ１０は、以下の要領で組み立てられる。
　先ず、アライメントマーク６３が上方を向いた姿勢で配線基板６０を載置する。次いで、図１４に示すように、このアライメントマーク６３が第２の異方導電性ゴム５０の第２の貫通孔５５の略中央に位置するように、第２の異方導電性ゴム５０を配線基板６０に対して位置決めし、この状態で第２の異方導電性ゴム５０を配線基板６０の上に積層する。
　次いで、同図に示すように、配線基板６０のアライメントマーク６３がピッチ変換基板４０の第１の貫通孔４４の略中央に位置するように、ピッチ配線基板４０を配線基板６０に対して位置決めし、この状態でピッチ変換基板４０を第２の異方導電性ゴム５０の上に積層する。
　以降、同様の要領で、第１の異方導電性ゴム３０を配線基板６０に対して位置決めし、この状態で第１の異方導電性ゴム３０をピッチ配線基板４０の上に積層する。次いで、第１の異方導電性ゴム３０の上にメンブレン２０を積層するが、この際、メンブレン２０のバンプ２２又は導電パターン２３を、第１の異方導電性ゴム３０の導電部３１に透かして重ねることで、メンブレン２０を第１の異方導電性ゴム３０に対して位置決めする。
　なお、ピッチ変換基板４０の第１の端子４１に第１の異方導電性ゴム３０の第１の導電部３１を透かして重ねることで、第１の異方導電性ゴム３０をピッチ変換基板４０に対して位置決めしてもよい。また、メンブレン２０側にもアライメントマーク２４が設けられているので、当該マーク２４を基準として上述の組立方法とは逆の手順でプローブ１０の組立を行ってもよい。
　以上のような構成のプローブ１０は、図１に示すように、配線基板６０に設けられたコネクタ６２をウェハマザーボード３に設けられたコネクタ３ａに連結することで、ウェハマザーボード３に電気的に接続されている。さらに、ウェハマザーボード３は、ケーブルを介してテスタに接続されたテストヘッド２に電気的に接続されている。
　一方、プローブ１０の下方には、被試験半導体ウェハ１００を吸着等により保持しているウェハトレイ４が配置されている。このウェハトレイ４は、特に図示しない移動装置によりＸＹＺ方向に移動可能であると共にＺ軸を中心として回転可能となっており、保持している半導体ウェハ１００をプローブ１０に対向した位置に移動させることが可能となっている。
　また、ウェハトレイ４の周縁部には第２のシーリング部材４ａが全周に亘って設けられている。この第２のシーリング部材４ａも、第１のシーリング部材７０と同様に、例えばシリコンゴム等の弾性変形可能であると共に密閉性に優れた材料から構成されており、ウェハトレイ４がプローブ１０に接近して第２のシーリング部材４ａがメンブレン２０に密着すると、ウェハトレイ４、シーリング部材７０，４ａ、メンブレン２０、配線基板６０により、第１及び第２の異方導電性ゴム３０，５０及びピッチ変換基板４０を含んだ密封空間８０（図１５参照）が形成されるようになっている。なお、特に図示しないが、第１のシーリング部材７０により区画される空間と、第２のシーリング部材４ａにより区画される空間とを連通させるために、メンブレン２０には連通孔が形成されている。
　図１に示すように、ウェハトレイ４の内部には、一端が密閉空間８０で開口すると共に、他端がウェハトレイ４の側面で開口する連通路４ｂが形成されており、当該連通路４ｂの他端にはホースを介して減圧装置５が接続されている。
　図１５は本実施形態における電子部品がＩＣデバイスの試験を実行している状態を示す概略図、図１６は図１５のXVI部の拡大断面図である。
　図１５に示すように、ウェハトレイ４をプローブ１０に対向させ、第２のシーリング部材４ａをメンブレン２０の下面に密着させた状態で、減圧装置５が密閉空間８０内を減圧すると、第１のシーリング部材７０が変形し、第１及び第２の異方導電性ゴム３０，５０の各導電部３１，５１が圧縮され、メンブレン２０のバンプ２２が、第１の異方導電性ゴム３０、ピッチ配線基板４０及び第２の異方導電性ゴム５０を介して、配線基板６０の第３の端子６１に導通する。
　これと同時に、図１６に示すように、減圧装置５による密封空間８０内の減圧により、第２のシーリング部材４ａが変形して、ウェハトレイ４とプローブ１０とがさらに接近し、メンブレン２０のバンプ２２が、被試験半導体ウェハ１００上の入出力端子１１０に接触する。この状態でテストヘッド２に接続されたテスタが、入出力端子１１０を介してＩＣデバイスに対して試験信号を入出力することでＩＣデバイスのテストが実施される。
　本実施形態では、第２の導電部５１が第２の異方導電性ゴム５０の全体に実質的に均等に分散して配置されている。このため、上記のようなＩＣデバイスのテストにおいて、ピッチ変換基板４０が反り難くなり、第１の異方導電性ゴム３０に圧力を実質的に均等に印加することができるので、電気的な接触不良の発生を抑制することができる。
　特に、本実施形態では、ピッチ変換基板４０を４枚に分割しているが、上記の通りピッチ変換基板４０が実質的に均等に押圧され、押圧時に各ピッチ変換基板４０が傾くことがないので、分割されたピッチ変換基板４０同士を接合するための部材が不要となっている。
　また、本実施形態では、被試験半導体ウェハ１００に熱ストレスを印加していても、メンブレン１０と配線基板６０との間に、第１の端子４１間よりも広いピッチで配置されていると共に当該第１の端子４１よりも大きい第２の端子４２を有するピッチ変換基板４０を介装しているので、配線基板６０に生じる大きな熱膨張又は熱収縮を許容することができ、プローブ１０の構成要素２０～６０間に電気的な接触不良が生じるのを抑制することができる。
　さらに、本実施形態では、被試験半導体ウェハ１００から配線基板６０に向かって、メンブレン２０、第１の異方導電性ゴム３０、ピッチ変換基板４０及び第２の異方導電性ゴム５０のそれぞれの熱膨張係数が段階的に大きくなっているので、プローブ１０の構成要素２０～６０間に生じる接触不良をさらに抑制することができる。
　なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
　例えば、上述の実施形態では、被試験半導体ウェハに造り込まれたＩＣデバイスを、テストヘッドを介してテストする試験装置に本発明を適用した例について説明したが、特にこれに限定されず、テストヘッドを介さずにテスタがＩＣデバイスと信号の授受を直接行うウェハレベルのバーンイン装置等のその他の電子部品試験装置に本願発明を適用してもよい。
１…電子部品試験装置
　２…テストヘッド
　３…ウェハマザーボード
　　３ａ…コネクタ
　４…ウェハトレイ
　　４ａ…第２のシーリング部材
　　４ｂ…減圧バルブ
　５…減圧装置
　１０…プローブ
　　２０…メンブレン
　　　２１…シート状部材
　　　２２…バンプ
　　　２３…導電パターン
　　　２４…アライメントマーク
　　３０…第１の異方導電性ゴム
　　　３１…第１の導電部
　　　　３２…粒子分散部
　　　　３３…絶縁部
　　　３４…第１のフレーム
　　　３５…第３の貫通孔
　４０…ピッチ変換基板
　　４１…第１の端子
　　４２…第２の端子
　　４３…信号線
　　４４…第１の貫通孔
　５０…第２の異方導電性ゴム
　　５１…第２の導電部
　　　５１ａ…上面
　　　５１ｂ…下面
　　　５２…粒子分散部
　　　５３…絶縁部
　　５４…第２のフレーム
　　５５…第２の貫通孔
　６０…配線基板
　　６１…第３の端子
　　６２…コネクタ
　　６３…アライメントマーク
　７０…第１のシーリング部材
　８０…密封空間
　９０…バイパスコンデンサ
１００…被試験半導体ウェハ
　１１０…入出力端子

Claims (29)

  1. 　被試験半導体ウェハに形成された被試験電子部品と、前記被試験電子部品を試験する電子部品試験装置と、の間の電気的な接続を確立するためのプローブであって、
    　前記被試験電子部品の入出力端子に接触する接触端子を有するメンブレンと、
    　第１の端子が第１の主面に設けられていると共に、前記第１の端子に電気的に接続された第２の端子が第２の主面に設けられた第１の基板と、
    　前記電子部品試験装置に電気的に接続されると共に、第３の端子を有する第２の基板と、
    　前記メンブレンの前記接触端子と前記第１の基板の前記第１の端子とを電気的に接続する第１の導電部を有する第１の異方導電性弾性体と、
    　前記第１の基板の前記第２の端子と前記第２の基板の前記第３の端子とを電気的に接続する第２の導電部を有する第２の異方導電性弾性体と、を備えており、
    　前記第２の導電部は、前記第２の異方導電性弾性体の全体に配置されていることを特徴とするプローブ。
  2. 　少なくとも一つの前記第２の導電部を有する導電群が、前記第２の異方導電性弾性体の全体に、実質的に均等に分散して配置されていることを特徴とする請求項１記載のプローブ。
  3. 　それぞれの前記導電群において、複数の前記第２の導電部が実質的に均等に分散して配置されていることを特徴とする請求項２記載のプローブ。
  4. 　前記第１の基板はリジッド基板であることを特徴とする請求項１～３の何れかに記載のプローブ。
  5. 　前記第１の端子は、前記被試験半導体ウェハ上に設けられた前記入出力端子、又は、前記メンブレンの前記接触端子に対応するように配置され、
    　前記第２の端子は、前記第２の基板の前記第３の端子に対応するように配置されていることを特徴とする請求項１～４の何れかに記載のプローブ。
  6. 　前記第１の基板は複数に分割されていることを特徴とする請求項１～５の何れかに記載のプローブ。
  7. 　前記第２の基板に圧力を印加した際に、前記第２の異方導電性弾性体の各前記第２の導電部を介して、前記第１の基板が実質的に均等に加圧されることを特徴とする請求項１～６の何れかに記載のプローブ。
  8. 　前記第２の端子は、前記第１の端子間よりも広いピッチで配置されており、又は、前記第１の端子よりも大きく形成されていることを特徴とする請求項１～７の何れかに記載のプローブ。
  9. 　下記（１）式を満たすことを特徴とする請求項１～８の何れかに記載のプローブ。
    Figure JPOXMLDOC01-appb-M000001
     　但し、上記（１）式において、
    　αは前記被試験半導体ウェハの熱膨張係数、
    　γは前記第１の基板の熱膨張係数、及び、
    　εは前記第２の基板の熱膨張係数である。
  10. 　下記（２）式を満たすことを特徴とする請求項１～９の何れかに記載のプローブ。
    Figure JPOXMLDOC01-appb-M000002
     　但し、上記（２）式において、
    　αは前記被試験半導体ウェハの熱膨張係数、
    　βは前記第１の異方導電性弾性体の熱膨張率、及び、
    　γは前記第１の基板の熱膨張係数である。
  11. 　前記第１の異方導電性弾性体は、前記第１の導電部を保持する第１の保持手段を有し、
    　前記第１の導電部は、厚み方向にのみ導電性を有しており、
    　前記第１の保持手段の熱膨張係数は、前記第１の異方導電性弾性体の熱膨張率が前記（２）式を満たすように設定されていることを特徴とする請求項１０記載のプローブ。
  12. 　下記（３）式を満たすことを特徴とする請求項１～１１の何れかに記載のプローブ。
    Figure JPOXMLDOC01-appb-M000003
     　但し、上記（３）式において、
    　γは前記第１の基板の熱膨張係数、
    　δは前記第２の異方導電性弾性体の熱膨張率、及び、
    　εは前記第２の基板の熱膨張係数である。
  13. 　前記第２の異方導電性弾性体は、前記第２の導電部を保持する第２の保持手段を有し、
    　前記第２の導電部は、厚み方向にのみ導電性を有しており、
    　前記第２の保持手段の熱膨張係数は、前記第２の異方導電性弾性体の熱膨張率が前記（３）式を満たすように設定されていることを特徴とする請求項１２記載のプローブ。
  14. 　下記（４）及び（５）式を満たすことを特徴とする請求項１～１３の何れかに記載のプローブ。
    Figure JPOXMLDOC01-appb-M000004
    Figure JPOXMLDOC01-appb-M000005
     　但し、上記（４）及び（５）式において、
    　γは前記第１の基板の熱膨張係数、
    　δは前記第２の異方導電性弾性体の熱膨張率、
    　Ｄ１は前記第１の基板の重心から前記第２の端子までの距離、
    　Ｄ２は前記第２の異方導電性弾性体の重心から前記第２の導電部までの距離、
    　θ１は前記第１の基板の重心から前記第２の端子を結ぶ仮想線のＸ軸に対する角度、
    　θ２は前記第２の異方導電性弾性体の重心から前記第２の導電部を結ぶ仮想線の前記Ｘ軸に対する角度、
    　Ｌｘ１は前記第２の端子の前記Ｘ軸方向の長さ、
    　Ｌｘ２は前記第２の導電部の前記Ｘ軸方向の長さ、
    　Ｌｙ１は前記第２の端子の前記Ｘ軸に実質的に直交するＹ軸方向の長さ、
    　Ｌｙ２は前記第２の導電部の前記Ｙ軸方向の長さ、及び、
    　ΔＴは試験温度と室温の温度差である。
  15. 　下記（６）及び（７）式を満たすことを特徴とする請求項１～１４の何れかに記載のプローブ。
    Figure JPOXMLDOC01-appb-M000006
    Figure JPOXMLDOC01-appb-M000007
     　但し、上記（６）及び（７）式において、
    　δは前記第２の異方導電性弾性体の熱膨張率、
    　εは前記第２の基板の熱膨張係数、
    　Ｄ２は前記第２の異方導電性弾性体の重心から前記第２の導電部までの距離、
    　Ｄ３は前記第２の基板の重心から前記第３の端子までの距離、
    　θ２は前記第２の異方導電性弾性体の重心から前記第２の導電部を結ぶ仮想線のＸ軸に対する角度、
    　θ３は前記第２の基板の重心から前記第３の端子を結ぶ仮想線の前記Ｘ軸に対する角度、
    　Ｌｘ２は前記第２の導電部の前記Ｘ軸方向の長さ、
    　Ｌｘ３は前記第３の端子の前記Ｘ軸方向の長さ、
    　Ｌｙ２は前記第２の導電部の前記Ｘ軸に実質的に直交するＹ軸方向の長さ、
    　Ｌｙ３は前記第３の端子の前記Ｙ軸方向の長さ、及び、
    　ΔＴは試験温度と室温の温度差である。
  16. 　下記（８）及び（９）式を満たすことを特徴とする請求項１～１５の何れかに記載のプローブ。
    Figure JPOXMLDOC01-appb-M000008
    Figure JPOXMLDOC01-appb-M000009
     但し、上記（８）及び（９）式において、
    　γは前記第１の基板の熱膨張係数、
    　εは前記第２の基板の熱膨張係数、
    　Ｄ１は前記第１の基板の重心から前記第２の端子までの距離、
    　Ｄ３は前記第２の基板の重心から前記第３の端子までの距離、
    　θ１は前記第１の基板の重心から前記第２の端子を結ぶ仮想線のＸ軸に対する角度、
    　θ３は前記第２の基板の重心から前記第３の端子を結ぶ仮想線の前記Ｘ軸に対する角度、
    　Ｌｘ２は前記第２の導電部の前記Ｘ軸方向の長さ、
    　Ｌｙ２は前記第２の導電部の前記Ｘ軸に実質的に直交するＹ軸方向の長さ、及び、
    　ΔＴは試験温度と室温の温度差である。
  17. 　前記第１の導電部は、厚み方向にのみ導電性を有しており、
    　下記（１０）式を満たすことを特徴とする請求項１～１６の何れかに記載のプローブ。
    Figure JPOXMLDOC01-appb-M000010
     　但し、上記（１０）式において、
    　αは前記被試験半導体ウェハの熱膨張係数、
    　γは前記第１の基板の熱膨張係数、
    　ΔＴは試験温度と室温の温度差、
    　Ｄ４は前記第１の基板の重心から最も離れた位置にある前記第１の端子までの距離、及び、
    　ｔ１は前記第１の導電部の厚さである。
  18. 　前記第２の導電部は、厚み方向にのみ導電性を有しており、
    　下記（１１）式を満たすことを特徴とする請求項１～１７の何れかに記載のプローブ。
    Figure JPOXMLDOC01-appb-M000011
     　但し、上記（１１）式において、
    　γは前記第１の基板の熱膨張係数、
    　εは前記第２の基板の熱膨張係数、
    　ΔＴは試験温度と室温の温度差、
    　Ｄ５は前記第１の基板の重心から最も離れた位置にある前記第２の端子までの距離、及び、
    　ｔ２は前記第２の導電部の厚さである。
  19. 　前記第２の基板は、前記第２の異方導電性弾性体に対向している面とは反対の面に、試験に際して使用される電子部品が実装されていることを特徴とする請求項１～１８の何れかに記載のプローブ。
  20. 　前記第１の基板には、位置決め用の第１の貫通孔が２以上設けられていることを特徴とする請求項１～１９の何れかに記載のプローブ。
  21. 　前記第３の端子は、前記第２の端子に対応するように配置され、
    　前記第２の基板は、前記第１の基板の前記第１の貫通孔に対応するように配置された位置決め用の第１のマークを有しており、
    　前記第１のマークは、前記第３の端子と同一の工程で形成されていることを特徴とする請求項２０記載のプローブ。
  22. 　前記第２の異方導電性弾性体には、前記第１の基板の前記第１の貫通孔に対応するように位置決め用の第２の貫通孔が設けられていることを特徴とする請求項２０又は２１記載のプローブ。
  23. 　前記メンブレンには、前記第１の基板の前記第１の貫通孔に対応するように位置決め用の第２のマークが設けられており、
    　前記第２のマークは、前記メンブレンにおいて前記第１の異方導電性弾性体に対向する面に設けられた導電パターンと同一の工程で形成されていることを特徴とする請求項２０～２２の何れかに記載のプローブ。
  24. 　前記第１の異方導電性弾性体には、前記第１の基板の前記第１の貫通孔に対応するように位置決め用の第３の貫通孔が設けられていることを特徴とする請求項２０～２３の何れかに記載のプローブ。
  25. 　前記第１の異方導電性弾性体、前記第１の基板及び前記第２の異方導電性弾性体の外周を覆うように、前記メンブレンと前記第２の基板との間に設けられたシーリング部材をさらに備えたことを特徴とする請求項１～２４の何れかに記載のプローブ。
  26. 　前記シーリング部材は、前記メンブレンから前記第２の基板までの高さと実質的に同一の高さを有しており、前記メンブレンを平坦に保持していることを特徴とする請求項２５記載のプローブ。
  27. 　請求項１～２６の何れかに記載のプローブと、
    　前記プローブに対向するように前記被試験半導体ウェハを保持する保持手段と、
    　前記プローブが有する前記第２の基板と前記保持手段との間に密封空間を形成するシーリング手段と、
    　前記密封空間内を減圧する減圧手段と、を備えており、
    　前記減圧手段により前記密封空間内を減圧することにより、前記メンブレンの前記接触端子が、前記第１の異方導電性弾性体、第１の基板及び第２の異方導電性弾性体を介して、前記第２の基板の前記第３の端子に導通すると共に、前記メンブレンの前記接触端子と、前記被試験半導体ウェハ上に形成された前記入出力端子とが接触することを特徴とする電子部品試験装置。
  28. 　請求項１～２６の何れかに記載のプローブを製造する方法であって、
    　前記第２の基板に設けられた第１のマークに、前記第２の異方導電性弾性体に設けられた第２の貫通孔を重ね合わせて、前記第２の基板に対して前記第２の異方導電性弾性体を位置決めする第１の位置決めステップと、
    　前記第２の基板に前記第２の異方導電性弾性体を重ね合わせる第１の積層ステップと、
    　前記第１の基板に設けられた第１の貫通孔を前記第１のマークに重ね合わせて、前記第２の基板に対して前記第１の基板を位置決めする第２の位置決めステップと、
    　前記第２の異方導電性弾性体に前記第１の基板を重ね合わせる第２の積層ステップと、を備えたことを特徴とするプローブの製造方法。
  29. 　請求項１～２６の何れかに記載のプローブを製造する方法であって、
    　前記メンブレンに設けられた第２のマークに、前記第１の異方導電性弾性体に設けられた第３の貫通孔を重ね合わせて、前記メンブレンに対して前記第１の異方導電性弾性体を位置決めする第１の位置決めステップと、
    　前記メンブレンに前記第１の異方導電性弾性体を重ね合わせる第１の積層ステップと、
    　前記第１の基板に設けられた第１の貫通孔を前記第２のマークに重ね合わせて、前記メンブレンに対して前記第１の基板を位置決めする第２の位置決めステップと、
    　前記第１の異方導電性弾性体に前記第第１の基板を重ね合わせる第２の積層ステップと、を備えたことを特徴とするプローブの製造方法。
PCT/JP2009/058825 2008-06-02 2009-05-12 プローブ、電子部品試験装置及びプローブの製造方法 WO2009147929A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/994,579 US8598902B2 (en) 2008-06-02 2009-05-12 Probe, electronic device test apparatus, and method of producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008144772A JP4555362B2 (ja) 2008-06-02 2008-06-02 プローブ、電子部品試験装置及びプローブの製造方法
JP2008-144772 2008-06-02

Publications (1)

Publication Number Publication Date
WO2009147929A1 true WO2009147929A1 (ja) 2009-12-10

Family

ID=41398006

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/058825 WO2009147929A1 (ja) 2008-06-02 2009-05-12 プローブ、電子部品試験装置及びプローブの製造方法

Country Status (4)

Country Link
US (1) US8598902B2 (ja)
JP (1) JP4555362B2 (ja)
TW (1) TWI418797B (ja)
WO (1) WO2009147929A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021235483A1 (ja) * 2020-05-19 2021-11-25 信越ポリマー株式会社 垂直接触型プローブ、プローブカード及びソケット
TWI748796B (zh) * 2019-03-25 2021-12-01 南韓商Ｉｓｃ股份有限公司 電性測試座

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779791B2 (en) 2010-04-07 2014-07-15 Advantest Corporation Method of manufacturing probe having boards connected by magnets
JP2012047674A (ja) 2010-08-30 2012-03-08 Advantest Corp 試験用個片基板、プローブ、及び半導体ウェハ試験装置
JP5789206B2 (ja) * 2011-12-08 2015-10-07 東京エレクトロン株式会社 ウエハ検査用インターフェース及びウエハ検査装置
TWI484191B (zh) * 2012-09-28 2015-05-11 Hermes Epitek Corp 電路測試探針卡
JP6209376B2 (ja) * 2013-07-08 2017-10-04 株式会社日本マイクロニクス 電気的接続装置
CN104852172B (zh) * 2014-02-19 2017-12-29 联想(北京)有限公司 一种电子设备和电路板连接方法
JP6443715B2 (ja) * 2014-04-24 2018-12-26 日本電産リード株式会社 基板検査治具設計方法
IT201600127581A1 (it) 2016-12-16 2018-06-16 Technoprobe Spa Testa di misura per un’apparecchiatura di test di dispositivi elettronici con migliorate proprietà di filtraggio
IT201700100522A1 (it) * 2017-09-07 2019-03-07 Technoprobe Spa Elemento di interfaccia per un’apparecchiatura di test di dispositivi elettronici e relativo metodo di fabbricazione
WO2019078271A1 (ja) * 2017-10-19 2019-04-25 株式会社エンプラス 電気部品用ソケット
US20200116755A1 (en) * 2018-10-15 2020-04-16 AIS Technology, Inc. Test interface system and method of manufacture thereof
JPWO2022190182A1 (ja) 2021-03-08 2022-09-15
CN117269561B (zh) * 2023-11-21 2024-02-06 苏州联讯仪器股份有限公司 一种用于晶圆测试的夹具

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09133710A (ja) * 1995-11-10 1997-05-20 Hitachi Chem Co Ltd 半導体装置検査用治具
JP2003007782A (ja) * 2001-06-19 2003-01-10 Matsushita Electric Ind Co Ltd プローブおよびプローブ装置
JP2004053409A (ja) * 2002-07-19 2004-02-19 Matsushita Electric Ind Co Ltd プローブカード
JP2006038874A (ja) * 2004-04-27 2006-02-09 Jsr Corp シート状プローブおよびその応用
JP2007003334A (ja) * 2005-06-23 2007-01-11 Micronics Japan Co Ltd プローブ組立体およびこれを用いた電気的接続装置
JP2007071699A (ja) * 2005-09-07 2007-03-22 Rika Denshi Co Ltd 垂直型プローブカード
JP2008039768A (ja) * 2006-07-10 2008-02-21 Tokyo Electron Ltd プローブカード
JP2008089461A (ja) * 2006-10-03 2008-04-17 Tohoku Univ 半導体集積回路検査用プローバ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3820603B2 (ja) * 1995-09-28 2006-09-13 Ｊｓｒ株式会社 コネクター装置
JPH11160356A (ja) 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
JP2001091540A (ja) 1999-09-27 2001-04-06 Hitachi Ltd プローブ構造体
US6756797B2 (en) * 2001-01-31 2004-06-29 Wentworth Laboratories Inc. Planarizing interposer for thermal compensation of a probe card
US20040012405A1 (en) 2002-07-19 2004-01-22 Chipmos Technologies (Bermuda) Ltd. Probe card with full wafer contact configuration
US7474113B2 (en) * 2002-10-25 2009-01-06 Intel Corporation Flexible head probe for sort interface units
JP2004319929A (ja) * 2003-04-21 2004-11-11 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法並びに半導体装置
CN100539061C (zh) * 2004-03-31 2009-09-09 Jsr株式会社 探针设备，配备有该探针设备的晶片检测设备，以及晶片检测方法
JP2005340678A (ja) * 2004-05-31 2005-12-08 Matsushita Electric Ind Co Ltd 半導体装置
WO2006051880A1 (ja) * 2004-11-11 2006-05-18 Jsr Corporation シート状プローブおよびプローブカードならびにウエハの検査方法
TW200702672A (en) * 2005-05-19 2007-01-16 Jsr Corp Wafer inspecting sheet-like probe and application thereof
JP5100751B2 (ja) 2007-07-03 2012-12-19 株式会社アドバンテスト プローブおよびプローブカード
WO2009004721A1 (ja) 2007-07-03 2009-01-08 Advantest Corporation プローブ、プローブカード及びプローブの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09133710A (ja) * 1995-11-10 1997-05-20 Hitachi Chem Co Ltd 半導体装置検査用治具
JP2003007782A (ja) * 2001-06-19 2003-01-10 Matsushita Electric Ind Co Ltd プローブおよびプローブ装置
JP2004053409A (ja) * 2002-07-19 2004-02-19 Matsushita Electric Ind Co Ltd プローブカード
JP2006038874A (ja) * 2004-04-27 2006-02-09 Jsr Corp シート状プローブおよびその応用
JP2007003334A (ja) * 2005-06-23 2007-01-11 Micronics Japan Co Ltd プローブ組立体およびこれを用いた電気的接続装置
JP2007071699A (ja) * 2005-09-07 2007-03-22 Rika Denshi Co Ltd 垂直型プローブカード
JP2008039768A (ja) * 2006-07-10 2008-02-21 Tokyo Electron Ltd プローブカード
JP2008089461A (ja) * 2006-10-03 2008-04-17 Tohoku Univ 半導体集積回路検査用プローバ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748796B (zh) * 2019-03-25 2021-12-01 南韓商Ｉｓｃ股份有限公司 電性測試座
WO2021235483A1 (ja) * 2020-05-19 2021-11-25 信越ポリマー株式会社 垂直接触型プローブ、プローブカード及びソケット
JP7499609B2 (ja) 2020-05-19 2024-06-14 信越ポリマー株式会社 垂直接触型プローブ、プローブカード及びソケット

Also Published As

Publication number Publication date
TW201007170A (en) 2010-02-16
JP4555362B2 (ja) 2010-09-29
US8598902B2 (en) 2013-12-03
US20110121847A1 (en) 2011-05-26
TWI418797B (zh) 2013-12-11
JP2009293943A (ja) 2009-12-17

Similar Documents

Publication Publication Date Title
JP4555362B2 (ja) プローブ、電子部品試験装置及びプローブの製造方法
CN100559660C (zh) 用于印刷电路板的互连装置、制造该装置的方法及具有该装置的互连组件
KR101921291B1 (ko) 반도체소자 테스트소켓
JP5071381B2 (ja) 異方導電性コネクターおよび異方導電性コネクター装置
US7341476B2 (en) Inter-member connection structure, method of manufacturing the same, and electronic apparatus including inter-member connection structure
JPWO2007072789A1 (ja) 異方導電性コネクター、及びこの異方導電性コネクターを備える検査装置用変換アダプタ及び検査装置、並びにこの異方導電性コネクターの製造方法
KR101334795B1 (ko) 전기신호 접속용 좌표 변환장치
JP3788258B2 (ja) 異方導電性コネクターおよびその応用製品
JP4952787B2 (ja) 異方導電性コネクター、プローブ部材およびウエハ検査装置
US20150061719A1 (en) Vertical probe card for micro-bump probing
TWI760391B (zh) 導電粒子配置膜、其製造方法、檢查探頭單元、導通檢查方法、及連接器單元
JP2009019974A (ja) 異方導電性コネクターの位置決め方法、およびこの異方導電性コネクターと検査用回路基板との位置決め方法、並びに異方導電性コネクター、およびプローブカード
WO2004002203A1 (ja) 回路基板装置および基板間の接続方法
JP3573120B2 (ja) 異方導電性コネクターおよびその製造方法並びにその応用製品
JP6342896B2 (ja) タイヤパッチにおける圧電素子のための１アップ１ダウン接続構造体
KR101708487B1 (ko) 도전 실리콘 고무 안에 더블 도전 와이어를 포함하는 테스트 소켓, 및 그 제조 방법
JP5453016B2 (ja) フィルム状電気的接続体及びその製造方法
JP2006040632A (ja) 異方導電性コネクターおよびその製造方法、アダプター装置並びに回路装置の電気的検査装置
JP4930566B2 (ja) 中継基板、プリント基板ユニット、および、中継基板の製造方法
WO2018154935A1 (ja) 起歪体およびその起歪体を備えた力覚センサ
JP5755527B2 (ja) 異方導電性膜および導電性コネクタ
JP5794833B2 (ja) 接続端子及びその製造方法、並びにソケット
JP4631621B2 (ja) 回路基板の検査装置および回路基板の検査方法
JP2008042028A (ja) 配線基板
JP5684095B2 (ja) 試験用キャリア

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09758196

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12994579

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 09758196

Country of ref document: EP

Kind code of ref document: A1