WO2008018478A1 - Structure de jonction de dispositif - Google Patents

Structure de jonction de dispositif Download PDF

Info

Publication number
WO2008018478A1
WO2008018478A1 PCT/JP2007/065477 JP2007065477W WO2008018478A1 WO 2008018478 A1 WO2008018478 A1 WO 2008018478A1 JP 2007065477 W JP2007065477 W JP 2007065477W WO 2008018478 A1 WO2008018478 A1 WO 2008018478A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
nitrogen
layer
forming
based alloy
Prior art date
Application number
PCT/JP2007/065477
Other languages
English (en)
French (fr)
Inventor
Hironari Urabe
Yoshinori Matsuura
Takashi Kubota
Original Assignee
Mitsui Mining & Smelting Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining & Smelting Co., Ltd. filed Critical Mitsui Mining & Smelting Co., Ltd.
Priority to JP2007541229A priority Critical patent/JPWO2008018478A1/ja
Publication of WO2008018478A1 publication Critical patent/WO2008018478A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Definitions

  • the present invention relates to a bonding structure of elements constituting a display device such as a liquid crystal display, and more particularly to a manufacturing technology of an element using an A1 based alloy as a wiring circuit material.
  • A1 aluminum (which may be simply referred to as A1 hereinafter) -based alloy is widely used as a constituent material for a display device such as a flat-screen television represented by a liquid crystal display.
  • A1 alloy wiring material has a characteristic that the wiring processing can be easily performed to lower the specific resistance value.
  • a thin film transistor (hereinafter referred to as TFT) as a switching element is an ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).
  • the element is constituted of a transparent electrode (hereinafter sometimes referred to as a transparent electrode layer) and a wiring circuit (hereinafter referred to as an A1 series alloy layer) formed of an A1 series alloy.
  • a transparent electrode hereinafter sometimes referred to as a transparent electrode layer
  • a wiring circuit hereinafter referred to as an A1 series alloy layer formed of an A1 series alloy.
  • molybdenum (Mo) or titanium between the A1 based alloy layer and the transparent electrode layer
  • a refractory metal material such as Ti
  • the semiconductor layer and the A1 alloy layer can be prevented from interdiffusion of A1 and Si due to the thermal process in the manufacturing process.
  • a refractory metal material such as molybdenum (Mo) or titanium (Ti), which is the same as the cap layer described above, is interposed between them.
  • FIG. 1 shows a schematic cross-sectional view of an a-Si type TFT related to a liquid crystal display.
  • the A1 alloy wiring material constituting the gate electrode portion G is used on the glass substrate 1.
  • An electrode wiring circuit layer 2 and a cap layer 3 made of Mo, Mo--W or the like are formed on the glass substrate 1.
  • the gate electrode portion G is provided with a gate insulating film 4 of SiNx as its protection. Further, on the gate insulating film 4, the a-Si semiconductor layer 5, the channel protective film layer 6, the n + -Si semiconductor layer 7, the cap layer 3, the electrode wiring circuit layer 2 and the cap layer 3 are sequentially deposited.
  • the drain electrode portion D and the source electrode portion S are provided by appropriately forming a pattern.
  • the drain electrode portion D and the source electrode portion S are covered with an insulating film 4 ′ for surface planarization of the element or SiNx.
  • a contact hole CH is provided in the insulating layer 4 ′, and a transparent electrode layer 7 ′ of ITO or IZO is formed in that portion.
  • the cap layer 3 is interposed between the layer 2 and the layer 2.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2003-273109
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2005-123576
  • Patent Document 1 since the resistance of the nitrided part of the A1 based alloy is high, when the semiconductor layer and the A1 based alloy layer are directly joined, the atomic property tends not to be satisfied. Become. Further, as in Patent Document 2, when the entire wiring layer of the A1 alloy is nitrided, the resistance value of the wiring layer itself becomes too large, and satisfactory device characteristics can not be satisfied.
  • the present invention has been made against the background described above, and in the case where a semiconductor layer such as n + -Si and an A1 alloy layer are directly bonded, mutual diffusion of A1 and Si is prevented. Yes, The present invention provides a junction structure of a device capable of maintaining the same characteristics and securing the low resistance characteristics of the A1 based alloy layer itself. More specifically, even if a thermal history of 250 ° C. or more is applied, the interfacial reaction of the interface directly bonded between the semiconductor layer and the A1 based alloy layer is suppressed, and the ceramic characteristics are maintained. The purpose is to provide a bonding technology for devices that can reduce the resistance to 10 ⁇ 'cm or less.
  • the inventors of the present invention which solves the above-mentioned problems, have studied Si forming a semiconductor layer to realize direct bonding between the semiconductor layer and the A1 based alloy layer. It has been found that good direct bonding can be realized when it is contained.
  • the semiconductor layer directly joined to the A1 based alloy layer contains nitrogen. It is assumed to be contained Si.
  • the nitrogen content of Si which forms the semiconductor layer in the present invention is 1 ⁇ 10 18 atoms / cm to 5 ⁇ 10 atoms / cm (The strength, preferred, 1 ⁇ 10 atoms / cm. More preferred to be ⁇ 1 x 10 2 atoms / cm 3 ! /.
  • the semiconductor layer in the junction structure of the device according to the present invention can be made of Si containing nitrogen with a depth of 100 A or more from the surface side directly joined to the A1 based alloy layer.
  • the semiconductor layer in the present invention is preferably made of amorphous n + ⁇ S and p + ⁇ Si! / ,.
  • n is a semiconductor layer in which electrons are dominant as carrier one
  • p is a semiconductor layer in which holes are dominant as carrier one
  • + is Si. It means that the doping element to be added is highly doped.
  • the semiconductor layer in the present invention preferably contains 5 ⁇ 10 17 atoms / cm 3 to 5 ⁇ 10 2 ⁇ toms / cm 3 of a dopant selected from phosphorus, boron and antimony! /.
  • the Al-based alloy in the present invention preferably contains 0.5 at% to Ni; 10. Oat%. In addition, it is more preferable to contain boron by 0.2 to lat% to 0.8 at%. In the case of forming the junction structure of the element according to the present invention, it is preferable to form the A1 based alloy layer by a sputtering method. The sputtering target at that time is 0.5 at% to Ni 10.0. It is preferable to use an Al-based alloy containing at%.
  • Al-based alloy sputtering target which contains 0. lat% to 0.8 at% of boron in addition to Ni.
  • the present invention relates to a thin film transistor formed from an element provided with the above-described element junction structure.
  • N is used as a film forming atmosphere when forming Si to be a semiconductor layer by a chemical vapor deposition method.
  • a gas containing N is introduced to form a semiconductor layer to form Si.
  • the nitrogen partial pressure ratio When forming a film, it can be formed by setting the nitrogen partial pressure ratio to 0.010% to 20%, or by adjusting the nitrogen partial pressure ratio to 0.010% to 20% during film formation. .
  • the device structure according to the present invention can also be formed by performing heat treatment at 200 ° C. to 500 ° C. in a nitrogen atmosphere after forming Si to be a semiconductor layer.
  • FIG. 1 is a schematic cross-sectional view of a TFT.
  • FIG. 2 Schematic diagram of the ceramic characterization evaluation.
  • FIG. 5 Conceptual graph showing nitrogen analysis results in the semiconductor layer by the secondary ion mass spectrometer
  • FIG. 6 A schematic plan view showing the wiring structure of the TFT element.
  • the element in the present invention includes a semiconductor layer and an A1 based alloy layer directly bonded to the semiconductor layer, and the semiconductor layer directly bonded to the A1 based alloy layer contains nitrogen. It is Si.
  • the nitrogen content is preferably 1 ⁇ 10 atoms / cm to 5 ⁇ 10 ′ atoms / cm and the force S is preferably 1 ⁇ 10 18 atoms / cm 3 to 1 ⁇ 10 2 ° atoms / cm 3. Preferred Yes.
  • the whole of the semiconductor layer is made of Si having the above-mentioned nitrogen content, but a part of the semiconductor layer is made of Si having the above-mentioned nitrogen content
  • the depth of 100 A or more from the surface of the semiconductor layer directly bonded to the Al-based alloy layer is made of Si containing nitrogen. The point is that if the semiconductor layer in the portion to be joined directly to the A1 alloy layer has Si with the above-mentioned nitrogen content, it is possible to prevent the interdiffusion of A1 and Si, and to maintain the ceramic characteristics. .
  • SiH diluted with argon is used in forming a semiconductor layer by chemical vapor deposition, V, or chemical vapor deposition (CVD).
  • V chemical vapor deposition
  • CVD chemical vapor deposition
  • the introduced gas such as, PH, N gas, NH gas, NO gas
  • a method of performing heat treatment in a nitrogen atmosphere after forming a semiconductor layer For example, when nitrogen is contained in a semiconductor layer in a TFT manufacturing process of a liquid crystal display, either the whole semiconductor layer or a part of the surface of the semiconductor layer may be used. In view of the degree of difficulty, it is preferable to adopt a method that can easily cope with the current manufacturing process.
  • the semiconductor layer is adjusted by adjusting the nitrogen partial pressure ratio to 0.010% to 20% during film formation. It is possible to make nitrogen contained in Si.
  • the nitrogen partial pressure ratio is the partial pressure ratio when nitrogen gas is introduced into the atmosphere for forming the Si film, and if it is less than 0.01%, even if other film forming conditions in CVD are varied, This is because the nitrogen content (1 ⁇ 10 18 atoms / cm 3 ) that can ensure heat resistance can not be achieved. On the other hand, if it exceeds 20%, the resistance of the semiconductor layer tends to be high, and the transistor characteristics tend to deteriorate.
  • the nitrogen partial pressure ratio is obtained from the actual flow rate according to the compaction factor.
  • nitrogen can be contained in the entire semiconductor layer, or nitrogen can be contained in part of the semiconductor layer. Instead of this nitrogen gas, use ammonia (NH
  • nitrogen can be contained in Si of the semiconductor layer by performing heat treatment at 200 ° C. to 500 ° C. in a nitrogen atmosphere.
  • the semiconductor layer has a nitrogen content continuously decreasing in the depth direction from the surface of the semiconductor layer.
  • the nitrogen atmosphere in the present invention is a gas containing nitrogen as its main component, for example, N gas, NH gas
  • gas species such as NO gas to indicate a purposefully controlled environment, preferably nitrogen
  • the partial pressure is 90% or more, more preferably 99% or more.
  • Si containing nitrogen is preferably a so-called doped one, that is, n + ⁇ Si or p + ⁇ Si, and its crystal form is monomonorefus.
  • a semi-conductor layer, phosphorus, boron, a dopant selected from antimony, 5 X 10 17 atom s / cm 3 ⁇ 5 X 10 21 atoms / cm 3 is preferably contained. This is because Si that is highly doped with phosphorus, boron, and antimony can ensure the atomic property in direct bonding with the A1 based alloy layer.
  • the transistor characteristics of the device can be sufficiently secured depending on the dopant species and activation heat treatment conditions. .
  • the dopant species further high doping exceeding 5 ⁇ 10 21 atoms / cm 3 is possible, but in the case of an amorphous Si semiconductor device, it is not practical because the activation rate of the dopant does not increase.
  • each dopant species into Si can be carried out by a known method such as a so-called thermal diffusion method or ion implantation method. And the dopant species and its content in Si Can be measured by a secondary ion mass spectrometer (Dynamic SIMS)
  • the A1 based alloy layer is preferably an A1 based alloy containing Ni (nickel). Even if the Al-based alloy layer is pure Al, the present invention is effective if it is an effective Ni-containing A1-based alloy, it is easy to set the resistance of the A1-based alloy layer to 10 ⁇ 'cm or less. This is because it is easy to realize direct bonding with good device characteristics.
  • Specific examples of the Al-based alloy containing Ni include Al-Ni alloy, Al-Ni-B (boron) alloy, Al-Ni-C (carbon) alloy, and Al-Ni-Nd (neodym) alloy. And Al—Ni—La (lanthanum) alloy.
  • Ni content is 0 ⁇ 5 at% ⁇ ; 10 ⁇ O at% force S preferred.
  • Ni content is 0 ⁇ 5 at% ⁇ ; 10 ⁇ O at% force S preferred.
  • Nd and La it is preferable to make Ni content into content of 0.5 at%-2.Oat%.
  • the content of B, C, Nd and La is preferably from 0. lat% to 1.0 at%.
  • the Al-based alloy is more preferably an Al-Ni-B alloy containing B (boron) in an amount of 0. lat% to 0.8 at%.
  • An Al-Ni-B alloy of such a composition enables direct bonding with a transparent electrode layer such as ITO or IZO, and also enables direct bonding with a semiconductor layer such as n + -Si, and thus the transparent electrode. It is possible to form an element excellent in heat resistance, which has a low junction resistance value when directly joined to a layer or a semiconductor layer.
  • this Al-Ni-B alloy it is preferable that the Ni content be 4. Oat% or more and the B content be 0.80at% or less.
  • the Ni content is in the range of 3 ⁇ 60 at% to 6. Oat%, and the B content is in the range of 0 ⁇ 20 at% to 0.80 at%.
  • the A1 alloy of the present invention desirably contains 75 at% or more of A1 itself.
  • the junction structure of the device according to the present invention described above, the interfacial reaction between the direct junction interface between the semiconductor layer and the A1 based alloy layer is suppressed, the ceramic characteristics are maintained, and the resistance of the A1 based alloy layer is maintained. Since the element can have a value of 10 10 ⁇ 'cm or less, it can be said to be suitable for forming a thin film transistor (TFT).
  • TFT thin film transistor
  • the junction structure of the device according to the present invention This is an extremely suitable device structure when forming a so-called bottom gate TFT having a gate electrode located on the substrate side.
  • Example 1 a pure A1 film (specific resistance value: 2.8 ⁇ -cm), an Al- 5. Oat% Ni alloy film (specific resistance value: 4.0 ⁇ -cm), an A1 system alloy layer is used. 5.5. Oat% Ni-0.4at% B film (specific resistance value 4 ⁇ 2 ⁇ ⁇ -cm) is used to directly bond the semiconductor layer with Si, and the characteristics of the element are evaluated. (A1-5. Oat% Ni-0.3at% C film (specific resistance 4 ⁇ 8 ⁇ ′ cm) was also added to the comparative example). As the characteristic evaluation, the ceramic characteristics and Si diffusion heat resistance described below were investigated.
  • each film is a single film (approximately 0 thick) by sputtering (magnetron 'sputtering apparatus, input power 3 ⁇ OW / cm 2 , argon gas flow rate 100 sccm, argon pressure 0 ⁇ 5 Pa) on a glass substrate. (3) 111) and heat-treated in a nitrogen gas atmosphere at 300.degree. C. for 30 minutes, and then measured using a four-terminal resistance measuring apparatus.
  • sputtering magnet 'sputtering apparatus, input power 3 ⁇ OW / cm 2 , argon gas flow rate 100 sccm, argon pressure 0 ⁇ 5 Pa
  • FIG. 2 (A) shows a sample sectional view
  • FIG. 2 (B) shows a sample plan view
  • a 500 A n + -Si semiconductor layer 2 was formed on a glass substrate 1 (Coyung Co., Ltd .: # 1737) by CVD (manufactured by Samco Co., Ltd .: PD-2220L).
  • the deposition conditions for this n + — Si semiconductor layer 2 are: RF 100 W (0.31 W / cm 2 ), SiH gas (hydrogen dilution) flow rate 300 ccm, phosphorus (P) component-containing gas
  • a 300 A-thick n + — Si semiconductor layer 2 was formed at a flow rate of 50 ccm (hydrogen dilution) and a substrate temperature of 300 ° C. Then, A1 system alloy layer 3 was formed with a thickness of 2000 A by sputtering (magnetron 'sputtering apparatus, input power: 3 ⁇ OW / cm 2 , argon gas flow rate: 100 sccm, argon pressure: 0 ⁇ 5 Pa). Then, an evaluation sample was produced by forming the A1 based alloy layer 3 by photolithograpy so as to form a 1000 m ⁇ 300 ⁇ m electrode pad with a pad interval of 50 ⁇ m.
  • the ceramic characteristics were evaluated by performing current-voltage measurement in the range of +5 V and 5 V between both electrode pads formed on this evaluation sample.
  • This method of evaluating the ceramic characteristics is based on the measured current-voltage graph, in which an evaluation sample in which the correlation between the current and the voltage is linear is formed as an evaluation of the ceramic junction! Atomic junctions have a non-linear correlation with voltage It was evaluated! /!
  • Si diffusion heat resistance In an evaluation sample of this property, an n + -Si semiconductor layer (30 OA) is formed on a glass substrate by CVD (the same conditions as in the case of the above-mentioned atomic property), and the semiconductor layer is formed.
  • the A1 based alloy layers (2000 A) were formed by sputtering (magnetron 'sputtering apparatus, input power: 3.0 W / cm 2 , argon gas flow rate: 100 sccm, argon pressure: 0.5 Pa).
  • the N gas is added to the introduced gas of the SiH gas diluted with hydrogen and the phosphorus (P) component-containing gas when forming a film by CVD, and the N pressure is added to the partial pressure ratio.
  • the N gas is added to the introduced gas of the SiH gas diluted with hydrogen and the phosphorus (P) component-containing gas when forming a film by CVD, and the N pressure is added to the partial pressure ratio.
  • a phosphoric acid A1 etching solution (Kanto Chemical Co., Ltd., liquid temperature 32 ° C.
  • a mixed acid etchant / composition (volume ratio) phosphoric acid: succinic acid: acetic acid: water 16: 1: 2: 1) formed in the upper layer by immersion for 10 minutes Only the respective composition films were dissolved to expose the semiconductor layer. The surface of the exposed semiconductor layer was observed under an optical microscope (200 ⁇ ) to examine interdiffusion between Si and A1 and to check whether it was / !.
  • FIGS. 3 and 4 show representative optical micrographs of the exposed semiconductor layer surface.
  • Fig. 3 shows the surface of the semiconductor layer where no interdiffusion is observed (evaluation result:))
  • Fig. 4 shows traces of interdiffusion (black spots in the photograph) (evaluation result: X).
  • FIGS. 3 and 4 are images referred to when determining the presence or absence of interdiffusion, and show the observation results of this example.
  • Tables 1 to 3 show the results of the above characteristic evaluation. Samples No. 1-1 to 13 are cases where nitrogen is contained in the Si semiconductor layer, and samples No. 1-4 to 17 are cases where nitrogen is not contained in the Si semiconductor layer. Also, Table 1 shows the case where the nitrogen content of the Si semiconductor layer is 4 ⁇ 10 19 atoms S / cm 3 , Table 2 shows the case of 1 ⁇ 10 18 atoms / cm 3 , and Table 3 shows 1 ⁇ 10 2 ° atoms / cm. The results for case 3 are shown. The nitrogen content here is an average value.
  • the nitrogen content of the Si semiconductor layer was measured by a secondary ion mass spectrometer (Dynamic SIMS) in the case of 4 ⁇ 10 19 atoms / cm 3 or more.
  • a secondary ion mass spectrometer (Dyna mic SIMS)
  • FIG. 5 shows an example of the result of analyzing nitrogen in the depth direction of a semiconductor layer (source or drain) formed of nitrogen-containing n + -Si with a secondary ion mass spectrometer. ing. As shown in FIG.
  • nitrogen when nitrogen is contained in part of Si of the semiconductor layer, nitrogen is contained in the part corresponding to the thickness of the part containing nitrogen in the part of the Si semiconductor layer containing nitrogen. It is detected. And the nitrogen content (concentration) is specified by the average value of the measurement values corresponding to the upper bottom part of the trapezoidal peak as shown in FIG.
  • the nitrogen content is 1 ⁇ 10 18 atoms S / cm 3 , it is below the detection limit of the secondary ion mass spectrometer, so X-ray photoelectron spectrometer (XPS) is used to detect the Si semiconductor layer. Sputtering is performed in the depth direction by about 50 to OOA, and then the sputtered portion is measured by an X-ray photoelectron spectrometer (XPS), and nitrogen obtained from the result of sample measurement with known nitrogen content The nitrogen content was calculated relative to the integrated intensity of the detected peak.
  • XPS X-ray photoelectron spectrometer
  • This nitrogen content can be measured by either a secondary ion mass spectrometer or an X-ray photoelectron spectrometer, but in the case of a content near the detection limit of the secondary ion mass spectrometer, From the viewpoint of the reliability of the measured values, measurement by an X-ray photoelectron spectrometer may be performed.
  • the on / off ratio which is the switching characteristic of the element, tends not to be able to be obtained by six orders of magnitude.
  • the on / off ratio is 6 digits when the on current is 10_ 4 A and the off current ⁇ ⁇ ⁇ , such a on / off ratio can not be maintained, so the nitrogen content is 1 x 10 2 ° atom It is considered to be practical to set it to S 3 / cm 3 or less.
  • Example 2 with respect to the Si diffusion heat resistance and the switching characteristic (on / off ratio) of the element, the Al semiconductor of various compositions and the Si semiconductor layer in which the nitrogen content is changed. explain the results of the survey in detail.
  • the A1 series alloys evaluated in this Example 2 are nine types of sample Nos. 2 to 1 to 2 shown in Table 4 and Table 5.
  • the switching characteristics of the device were measured by measuring the on / off ratio. Evaluation samples were prepared according to the following procedure.
  • an Al-based alloy film having a thickness of 3000 A was formed on a glass substrate (manufactured by Ko-Yung Co., Ltd .: # 1737) using an Al-based alloy target of each composition.
  • Sputtering conditions are substrate heating temperature 100. C, DC Power 000 W (3. 1 W / cm 2 ), argon gas flow rate 100 sccm, argon pressure 0.5 Pa.
  • the A1 alloy film was etched by photolithography to form a gate wiring width of 50 ⁇ m, and a gate electrode width of 15 m (see FIG. 6).
  • Photolithography conditions are as follows: A1 based alloy film surface resist (TFR- 970: Tokyo Ohka Kogyo Co., Ltd.
  • TMAH developer alkaline developer
  • SiNx to be an insulating layer is formed by RF sputtering to a thickness of 2200 A I made a film.
  • the film forming conditions were a substrate heating temperature of 350 ° C., RF Power 000 W (3.1 W / cm 2 ), an argon gas flow rate of 90 sccm, a nitrogen gas flow rate of 10 sccm, and a pressure of 0.5 Pa.
  • amorphous i-Si and phosphorus-doped ⁇ -Si were optionally deposited by CVD.
  • the film forming conditions for i-Si are: substrate heating temperature 300 ° C., RF power IOOW (0.31 W / cm 2 ), SiH flow rate (10% argon gas dilution) 300 sccm
  • the thickness was 2000 A.
  • the deposition conditions for nitrogen-doped n + — Si (P (phosphorus) -doped film) are the substrate heating temperature of 200. C, RF PowerIOOW (0.31 W / cm 2 ), SiH flow rate (8% argon gas diluted)
  • an Al-based alloy film having the same composition as that of the film first formed on the glass substrate was formed to a thickness of 2000 A.
  • the film forming conditions were the same as the above-described gate wiring.
  • a source wiring, a drain wiring, and an electrode were formed by photolithography.
  • the photolithography conditions are the same as those of the gate wiring.
  • dry etching of the n + -Si layer was performed. Dry etching conditions are RF Power 50 W, SF gas flow rate 30 sccm, pressure lOPa. After that, stripping solution (ST106
  • a 2500 ⁇ thick SiNx insulating film to be a passivation was formed, and only gate, source, and drain electrode portions were exposed by dry etching.
  • the dry etching conditions are: RF Power 100 W, SF gas flow rate 30 sccm, O gas flow rate 5 sccm, pressure lOPa
  • the on / off ratio of the switching characteristic of the element was measured by the three-terminal method for the evaluation sample prepared as described above.
  • the Si diffusion heat resistance was performed in the same manner as the method described in Example 1.
  • Tables 4 and 5 show the results of the Si diffusion heat resistance evaluation (Table 4) and the on / off ratio measurement (Table 5) in the Si semiconductor layer in which the A1 alloy and nitrogen content of each composition were changed. .
  • the nitrogen content of the Si semiconductor layer be in the order of 10 18 atoms / cm 3 to 10 21 atoms / cm 3 .
  • A1-5. Oat% Ni-0.4 at% B alloy (sample No. 2-3), A1-3. Oat% Ni-0.4 at% B alloy (sample No. 2-6), Al- 3.
  • 2 at% Ni—0.2 at% B alloy sample No. 2 ⁇ 7
  • ⁇ 1-2 ⁇ O at% Ni—0.4 at% B alloy sample No. 2-8

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

明 細 書
素子の接合構造
技術分野
[0001] 本発明は、液晶ディスプレイなどの表示装置を構成する素子の接合構造に関し、 特に、配線回路材料として A1系合金を用いた素子の製造技術に関する。
背景技術
[0002] 近年、液晶ディスプレイに代表される薄型テレビなどの表示デバイスには、その構 成材料としてアルミニウム（以下、単に A1と記載する場合がある）系合金の配線材料 が広く普及している。この理由は、 A1系合金配線材料の比抵抗値が低ぐ配線加工 が容易な特性を有することによる。
[0003] 例えば、アクティブマトリックスタイプの液晶ディスプレイの場合、スイッチング素子と しての薄膜トランジスタ（Thin Film Transistor、以下、 TFTと略称する）は、 ITO (Indium Tin Oxide)或いは IZO (Indium Zinc Oxide)などの透明電極（以下 、透明電極層と称する場合がある）と、 A1系合金により形成された配線回路（以下、 A 1系合金層と称す）とから素子が構成される。このような素子では、 A1系合金層が透明 電極と接合される部分や、 TFT内における n+— Si (リンドープの半導体層）と接合さ せる部分が存在する。
[0004] 上述のような素子を構成する場合、 A1系合金層に形成されるアルミニウム酸化物の 影響を考慮し、 A1系合金層と透明電極層との間に、モリブデン (Mo)やチタニウム (T i)などの高融点金属材料を、いわゆるキャップ層として形成している。また、 n+— Si のような半導体層と配線回路との接合においては、製造工程中の熱プロセスにより、 A1と Siとが相互拡散することを防止すベぐ半導体層と A1系合金層との間に、上記キ ヤップ層と同じモリブデン (Mo)やチタニウム（Ti)などの高融点金属材料を介在させ るようにして!/、る。
[0005] ここで、図 1を参照しながら、上記した素子構造について具体的に説明する。図 1に は、液晶ディスプレイに関する a— Siタイプの TFT断面概略図を示している。この TF T構造では、ガラス基板 1上に、ゲート電極部 Gを構成する A1系合金配線材料からな る電極配線回路層 2と、 Moや Mo— Wなどからなるキャップ層 3とが形成されている。 そして、このゲート電極部 Gには、その保護として SiNxのゲート絶縁膜 4が設けられ ている。また、このゲート絶縁膜 4上には、 a— Si半導体層 5、チャネル保護膜層 6、 n +— Si半導体層 7、キャップ層 3、電極配線回路層 2、キャップ層 3が順次堆積され、 適宜パターン形成されることにより、ドレイン電極部 Dとソース電極部 Sとが設けられる 。このドレイン電極部 Dとソース電極部 Sとの上には、素子の表面平坦化用樹脂また は SiNxの絶縁膜 4'が被覆される。さらに、ソース電極部 S側には、絶縁層 4'にコン タクトホール CHが設けられ、その部分に ITOや IZOの透明電極層 7'が形成される。 このような電極配線回路層 2に A1系合金配線材料を用いる場合では、 n+— Si半導 体層 7と電極配線層 2との間やコンタクトホール CHにおける透明電極層 7'と電極配 線層 2との間に、キャップ層 3を介在させる構造となっている。
[0006] この図 1に示す素子構造では、 Moなどのキャップ層を形成するため、材料や製造 設備などのコストアップは避けられず、製造工程の複雑化が指摘されて!/、た。
[0007] そのため、上記のようなキャップ層を省略する手法として、 A1系合金からなる配線層 の一部を窒化して、その窒化した部分を介して半導体層と接合させる技術が提案さ れている（特許文献 1参照）、また、 A1系合金からなる配線層の全部を窒化させて、半 導体層と接合させる技術も提案されて!、る (特許文献 2参照)。
特許文献 1 :特開 2003— 273109号公報
特許文献 2：特開 2005— 123576号公報
発明の開示
発明が解決しょうとする課題
[0008] しかしながら、上記特許文献 1の対応では、 A1系合金の窒化された部分の抵抗が 高くなるため、半導体層と A1系合金層とを直接接合した際に、ォーミック特性を満足 できない傾向となる。また、特許文献 2のように、 A1系合金の配線層の全部を窒化さ せると、配線層自体の抵抗値が大きくなりすぎ、良好な素子特性を満足できなくなる
〇
[0009] 本発明は、以上のような事情を背景になされたものであり、 n+— Siなどの半導体層 と A1系合金層を直接接合させる場合において、 A1と Siとの相互拡散が防止でき、ォ 一ミック特性を維持することが可能であり、 A1系合金層自体の低抵抗特性を確保でき る素子の接合構造を提供する。より具体的には、 250°C以上の熱履歴が加わっても、 半導体層と A1系合金層との直接接合した界面の界面反応を抑制し、ォーミック特性 を維持するとともに、 A1系合金層の抵抗値を 10 Ω ' cm以下とすることが可能となる 素子の接合技術を提供することを目的とする。
課題を解決するための手段
[0010] 上記課題を解決すベぐ本発明者等は、半導体層と A1系合金層との直接接合を実 現するべぐ半導体層を形成する Siの検討を行ったところ、 Siに窒素が含有されてい る場合、良好な直接接合を実現できることを見出した。
[0011] 本発明は、半導体層と、該半導体層に直接接合される A1系合金層と、を備えた素 子の接合構造において、 A1系合金層と直接接合される半導体層は、窒素を含有す る Siであるものとした。
[0012] そして、本発明における半導体層を形成する Siの窒素含有量は 1 X 1018atoms/ cm ~5 X 10 atoms/ cm (、めるこど力、好まし 、 1 X 10 atoms/ cm ~ 1 X 102 atoms/cm3であることがより好まし!/、。
[0013] 本発明に係る素子の接合構造における半導体層は、 A1系合金層と直接接合され る表面側から 100 A以上の深さ力 窒素を含有した Siからなるものとすることができる
〇
[0014] また、本発明における半導体層は、アモルファスの n+— Sほたは p+— Siからなるこ とが好まし!/、。この場合の「n」とは電子がキャリア一として支配的な半導体層であるこ とを、「p」とは正孔がキャリア一として支配的な半導体層であることを、「 +」とは Siへの 添加元素を高ドーピングしていることを意味している。本発明における半導体層は、リ ン、ホウ素、アンチモンから選択されるドーパントを、 5 X 1017atoms/cm3〜5 X 102 ^toms/cm3含有することが好まし!/、。
[0015] さらに、本発明における A1系合金は、 Niを 0. 5at%〜； 10. Oat%含有することが好 ましい。加えて、ホウ素を 0. lat%〜0. 8at%含有することがより好ましい。また、本 発明に係る素子の接合構造を形成する場合、 A1系合金層はスパッタリング法により 形成することが好ましい、その際のスパッタリングターゲットは、 Niを 0. 5at%〜； 10. 0 at%含有する Al系合金からなるものが好ましレ、。
そして、 Niに加えてホウ素を 0. lat%〜0. 8at%含有する A1系合金スパッタリングタ 一ゲットを用いることが好ましレ、。
[0016] 本発明は、上記した素子の接合構造を備える素子から形成された薄膜トランジスタ に関する。
[0017] 上記した本発明に係る素子構造は、化学気相蒸着法により半導体層となる Siを成 膜する際の成膜雰囲気に、 N
2、 NH
3、 NOの少なくともいずれかを含むガスを導入 X
して成膜すること力でさる。
[0018] また、本発明に係る素子構造は、 Nを含むガスを導入して半導体層となる Siを成
2
膜する場合、窒素分圧比を 0. 001 %〜20%として成膜を開始する力、、或いは成膜 途中から窒素分圧比を 0. 001 %〜20%に調整することにより形成することができる。
[0019] そして、本発明に係る素子構造は、半導体層となる Siを成膜した後に、窒素雰囲気 中 200°C〜500°Cの熱処理を行うことにより形成することもできる。
図面の簡単な説明
[0020] [図 1]TFT概略断面図。
[図 2]ォーミック特性評価サンプル概略図。
[図 3]Si拡散耐熱性評価の光学顕微鏡写真。
[図 4]Si拡散耐熱性評価の光学顕微鏡写真。
[図 5]二次イオン質量分析装置による半導体層中の窒素分析結果を示す概念グラフ
〇
[図 6]TFT素子の配線構造を示す平面概念図。
発明を実施するための最良の形態
[0021] 以下、本発明における最良の実施形態について説明する力 本発明は下記実施 形態に限定されるものではない。
[0022] 本発明における素子は、半導体層と、該半導体層に直接接合される A1系合金層と を備えており、この A1系合金層と直接接合される半導体層は、窒素が含有された Si である。この窒素含 ¾重は、 1 X 10 atoms/ cm〜5 X 10' atoms/ cm あるこ と力 S好ましく、 1 X 1018atoms/cm3〜l X 102°atoms/cm3であることがより好まし い。
[0023] Siの窒素含有量が 1 X 1018atoms/cm3未満であると、 A1と Siとの相互拡散が生じ 易くなり、界面反応を十分に抑制できない傾向となる。具体的には、 250°C以上の熱 履歴が加わると、界面反応が生じ易くなり、直接接合が困難となる傾向がある。逆に、 5 X 1021atoms/cm3を超えると、素子を形成した際のトランジスタ特性における on 電流が低下して、 on/off比が低下する傾向となる。そして、 Siの窒素含有量が I X 1018atoms/cm3〜l X 102°atoms/cm3であると、 280°C以上の耐熱性を備え、 素子のスイッチング特性である on/off比を 5桁以上確実に取れるようになる。
[0024] 本発明に係る素子の接合構造では、半導体層の全体が、上記した窒素含有量の S iからなることが望ましいが、その半導体層の一部が上記窒素含有量の Siからなるよう にしてもよい。例えば、 A1系合金層に直接接合される半導体層の表面から 100A以 上の深さが、窒素を含有した Siからなるものとするのである。要は、 A1系合金層と直 接接合する部分の半導体層に上記窒素含有量の Siであれば、 A1と Siとの相互拡散 が防止でき、ォーミック特性を維持することが可能となるのである。
[0025] 半導体層を形成する Siに窒素を含有させる方法としては、化学気相蒸着法、 V、わ ゆる CVD (Chemical Vapour Deposition)により半導体層を成膜する際に、ァ ルゴンで希釈した SiH、 PHなどの導入ガスに加えて、 Nガス、 NHガス、 NO ガス
4 3 2 3 X を単独或いは併用して、適量添加する手法を採用することができる。また、半導体層 の一部に窒素を含有させる方法としては、 CVDにより成膜する際に、水素希釈の Si H、 PHなどの導入ガスに加えて N、 NHガスを添加するタイミングをコントロールし
4 3 2 3
たり、半導体層の成膜後、窒素雰囲気下において熱処理する方法などがある。例え ば、液晶ディスプレイの TFT製造プロセスにおいて半導体層に窒素を含有させる場 合、半導体層の全体或いは半導体層の表面一部のどちらでもよいが、製造プロセス の工程数の増減や窒素含有量の調整難度などを考慮して、現状の製造プロセスに ぉレ、て容易に対応できる方法を採用することが好ましレ、。
[0026] より具体的には、化学気相蒸着法 (CVD)により半導体層となる Siを成膜する成膜 雰囲気に、 Nガスを添加する場合、 0. 001 %〜20%窒素分圧比として成膜を開始
2
するか、成膜途中から 0. 001 %〜20%窒素分圧比に調整することにより、半導体層 となる Siに窒素含有させることができる。この窒素分圧比は、 Siを成膜する雰囲気に 窒素ガスを導入した際の分圧比であり、これが 0. 001 %未満であると、 CVDにおけ る他の成膜条件を変動させても、耐熱性を確保できる窒素含有量（1 X 1018atoms /cm3)を達成できなくなるためである。また、 20%を超えると、半導体層の抵抗が高 くなりトランジスタ特性が悪化する傾向となる。尚、この窒素分圧比とは、コンパーショ ンファクターによる実流量から求めたものである。この CVD成膜において窒素の含有 を行うと、半導体層全体に窒素を含有させることができ、或いは、半導体層の一部に 窒素を含有することが可能となる。この窒素ガスの代わりに、アンモニア（NH )ガスを
3 使用する場合には、その分圧比は 0. 001〜2%とすることが好ましい。
[0027] また、別の方法としては、半導体層となる Siを成膜した後に、窒素雰囲気中 200°C 〜500°Cの熱処理を行うことにより半導体層の Siに窒素を含有することもできる。この 窒素雰囲気中での熱処理により半導体層の Siに窒素を含有させる場合、半導体層 の表面から深さ方向に向けて窒素含有量が連続的に低下した半導体層となる。本願 発明における窒素雰囲気とは、窒素が主成分とするガス、例えば、 Nガス、 NHガス
2 3
、 NOガスなどのガス種を用い、意図的に制御された環境を示し、好ましくは、窒素
X
が主成分とするガスを分圧で 90%以上、より好ましくは 99%以上の環境である。
[0028] 上記のように窒素を含有させた Siは、いわゆるドーパントされたもの、即ち、 n+— Si または p+— Siであって、その結晶形態がァモノレファスのものが好ましい。このような半 導体層としては、リン、ホウ素、アンチモンから選択されるドーパントを、 5 X 1017atom s/cm3〜5 X 1021atoms/cm3含有することが好ましい。このリン、ホウ素、アンチモ ンを高ドープされた Siであると、 A1系合金層との直接接合においてォーミック特性が 確保できるからである。このドープ量が 5 X 1017atoms/cm3〜5 X 1021atoms/cm 3であると、ドーパント種、活性化熱処理条件にもよるが、素子のトランジスタ特性を十 分に確保できるものとなる。ドーパント種によっては 5 X 1021atoms/cm3を超える、 さらなる高ドープも可能であるが、アモルファス Siの半導体素子の場合、ドーパントの 活性化率が大きくならないため実用的なものとはならない。
[0029] 尚、 Siへの各ドーパント種の導入は、いわゆる熱拡散法やイオン打ち込み法などの 公知の手法により行うことが可能である。そして、 Si中のドーパント種やその含有量に ついては、二次イオン質量分析装置 (Dynamic SIMS)により測定することができる
〇
[0030] また、本発明の素子を形成する場合、 A1系合金層は、 Ni (ニッケル)を含有する A1 系合金であることが好ましい。 A1系合金層が純 A1であっても本発明は有効である力 Niを含有する A1系合金であると、 A1系合金層自体の抵抗を 10 Ω 'cm以下とする ことが容易であるとともに、良好な素子特性を備える直接接合を実現しやすいからで ある。 Niを含有する A1系合金としては、具体的には、 Al— Ni合金、 Al— Ni— B (ホウ 素）合金、 Al— Ni— C (炭素）合金、 Al— Ni— Nd (ネオジゥム）合金、 Al— Ni— La ( ランタン）合金などが挙げられる。そして、この Ni含有量は、 0· 5at%〜； 10· Oat%で あること力 S好ましい。また、 Nd、 Laを使用する場合には、 Ni含有量は 0. 5at%〜2. Oat%の含有量とすることが好ましい。 B、 C、 Nd、 Laの含有量は、 0. lat%から 1. 0 at%であることが好ましい。
[0031] さらに、 A1系合金としては、 Al— Ni— B合金であって B (ホウ素）を 0. lat%〜0. 8 at%含有したものがより好ましい。このような組成の Al— Ni— B合金であると、 ITOや IZOなどの透明電極層との直接接合が可能であるとともに、 n+— Siなどの半導体層 と直接接合も可能となり、透明電極層或いは半導体層と直接接合した際の接合抵抗 値が低ぐ耐熱性にも優れた素子を形成することが可能となる。この Al— Ni— B合金 を採用する場合、 Ni含有量が 4. Oat%以上であり、 B含有量が 0. 80at%以下であ ること力好ましい。より好ましくは、 Ni含有量が 3· 0at%〜6. Oat%であり、 B含有量 が 0· 20at%〜0. 80at%である。このような組成の Al— Ni— B合金であると、素子 の製造工程における各熱履歴に対する優れた耐熱特性を備えるものとなるからであ る。尚、本発明の A1系合金は、低抵抗特性の観点より、 A1自体を 75at%以上含有し ていることが望ましい。また、上記 A1系合金層は窒化処理や酸化処理が施されてもと くに問題はない。
[0032] 上記した本発明に係る素子の接合構造であれば、半導体層と A1系合金層との直接 接合した界面の界面反応を抑制し、ォーミック特性を維持するとともに、 A1系合金層 の抵抗値を 10 Ω 'cm以下とすることが可能となる素子となるため、薄膜トランジスタ (TFT)を形成するために好適なものといえる。また、本発明の係る素子の接合構造 は、ゲート電極が基板側に位置する、いわゆるボトムゲート構造の TFTを形成する際 に極めて好適な素子構造となる。
実施例 1
[0033] 続いて、本発明の実施例について説明する。この実施例 1では、 A1系合金層として 、純 A1膜（比抵抗値 2. 8 μ Ω - cm) , Al - 5. Oat%Ni合金膜（比抵抗値 4. 0 Ω - c m)、 A1—5. Oat%Ni- 0. 4at%B膜（比抵抗値 4· 2 μ Ω - cm)の 3種を用いて、 Si による半導体層とを直接接合させて、その素子の特性評価を行った（比較例には A1 - 5. Oat%Ni - 0. 3at%C膜（比抵抗値 4· 8 μ Ω ' cm)も加えた）。特性評価として は、以下に説明するォーミック特性、 Si拡散耐熱性について調査した。尚、各膜の比 抵抗値は、ガラス基板上にスパッタリング (マグネトロン'スパッタリング装置、投入電 力 3· OW/cm2,アルゴンガス流量 100sccm、アルゴン圧力 0· 5Pa)により単膜（厚 み約 0. 3 111)を形成し、窒素ガス雰囲気中、 300°C、 30分間の熱処理を行った後 、 4端子抵抗測定装置により測定したものである。
[0034] ォーミック特性：このォーミック特性評価は、図 2に示した評価サンプルを作製して行 つた（図 2 (A)はサンプル断面図、図 2 (B)はサンプル平面図を示す）。まず、 CVD ( サムコ株式会社製： PD— 2202L)によりガラス基板 1 (コーユング社製： # 1737)上 に 500 Aの n+— Si半導体層 2を成膜した。この n+— Si半導体層 2を成膜条件は、 R F 100W (0. 31W/cm2)、 SiHガス（水素希釈）流量 300ccm、リン（P)成分含有ガ
4
ス（水素希釈）流量 50ccm、基板温度 300°Cで、膜厚 300 Aの n+— Si半導体層 2を 形成した。そして、その上にスパッタリング (マグネトロン'スパッタリング装置、投入電 力 3· OW/cm2,アルゴンガス流量 100sccm、アルゴン圧力 0· 5Pa)により、 A1系合 金層 3を 2000 A厚で成膜した。そして、その A1系合金層 3をフォトリソグラフにより縦 1000 m X横 300 μ m電極パッドを、パッド間隔を 50 μ mとなるようにして形成した 評価サンプルを作製した。そして、この評価サンプルに形成された両電極パッド間で 、 + 5V 5Vの範囲における電流 電圧測定を行うことによって、ォーミック特性 を評価した。このォーミック特性の評価方法は、測定した電流 電圧グラフより、電流 と電圧との相関性が線形的なものであった評価サンプルをォーミック接合がされて!/、 るものとして評価〇とし、電流と電圧との相関性が非線形的なものをォーミック接合が されて!/、な!/、ものとして評価 Xとした。
[0035] Si拡散耐熱性:この特性の評価サンプルには、ガラス基板上に n+— Si半導体層（30 OA)を CVD (上記ォーミック特性の場合と同じ条件）により形成し、その半導体層上 にスパッタリング（マグネトロン'スパッタリング装置、投入電力 3· 0W/cm2、アルゴン ガス流量 100sccm、アルゴン圧力 0· 5Pa)により、各 A1系合金層（2000 A)を形成 したものを用いた。
[0036] n+— Si半導体層における窒素の含有は、 CVDにより成膜する際に、水素で希釈し た SiHガス、リン（P)成分含有ガスの導入ガスに加えて、 Nガスを分圧比で 0. 001
4 2
〜20%の範囲となるように添加することによって調整した。
[0037] そして、各評価サンプルを 200〜380°Cの温度域で 10°C毎に熱処理温度を設定 し、窒素ガス雰囲気中 30分間の熱処理を行った後、リン酸系 A1エッチング液（関東 化学 (株)社製、液温 32°Cの A1混酸エツチャント/組成 (容量比）リン酸：蓚酸：酢酸： 水 = 16： 1： 2： 1)に 10分間浸漬させることにより、上層に形成した各組成膜のみを溶 解し、半導体層を露出させた。この露出した半導体層表面を光学顕微鏡（200倍）に て観察し、 Siと A1との相互拡散が生じて!/、るかを調べた。
[0038] 図 3及び図 4には、露出した半導体層表面における、代表的な光学顕微鏡写真を 示す。図 3は相互拡散が全く認められない半導体層表面であり（評価結果：〇）、図 4 は相互拡散の痕跡（写真中の黒点）が認められたものである（評価結果： X )。尚、図 3及び図 4については、相互拡散の有無を判断した際に参考としたイメージであり、 本実施例の観察結果を示したものでなレ、。
[0039] 表 1〜表 3に上記特性評価結果を示す。試料 No. 1— 1から 1 3は、 Si半導体層 に窒素を含有した場合で、試料 No. 1— 4〜1 7は Si半導体層に窒素を含有して いない場合である。また、表 1は Si半導体層の窒素含有量が 4 X 1019atomS/cm3 の場合、表 2は 1 X 1018atoms/cm3の場合、表 3は 1 X 102°atoms/cm3の場合の 結果を示している。ここでの窒素含有量は、平均値である。
[0040] 尚、 Si半導体層の窒素含有量は、 4 X 1019atoms/cm3以上の場合、二次イオン 質量分析装置 (Dynamic SIMS)により測定した。二次イオン質量分析装置 (Dyna mic SIMS)により、半導体層中の窒素を測定すると、図 5に示すような分析結果が 得られる。図 5では、窒素を含有させた n+— Siにより形成された半導体層（ソース或 いはドレイン)を二次イオン質量分析装置により深さ方向へ、窒素を分析した測定結 果の一例を示している。図 5に示すように、半導体層の Siの一部に窒素が含有されて いる場合、窒素が含有した Si半導体層の部分において、窒素が含有されている部分 の厚みに相当する部分で窒素が検出される。そして、その窒素含有量 (濃度）は、図 5のような台形状のピークの上底部分に該当する測定値の平均値により、特定してい
[0041] また、窒素含有量が 1 X 1018atomS/cm3の場合は、二次イオン質量分析装置の 検出限界以下となるので、 X線光電子分光分析装置 (XPS)により Si半導体層の深さ 方向に 50〜； !OOA程度スパッタを行い、その後、そのスパッタ部分を X線光電子分 光分析装置 (XPS)により測定し、窒素含有量が既知のサンプル測定の結果より得ら れた窒素検出ピークの積分強度と比較して、その窒素含有量を算出した。尚、この窒 素含有量の測定は、二次イオン質量分析装置、 X線光電子分光分析装置のどちらで も測定可能であるが、二次イオン質量分析装置の検出限界付近の含有量の場合、 その測定値の信頼性の観点から X線光電子分光分析装置による測定を行う場合が ある。
[0042] [表 1]
Figure imgf000013_0001
Figure imgf000013_0002
Figure imgf000014_0001
Figure imgf000015_0001
[0045] 表 1〜表 3の結果より、 n+— Si半導体層に窒素を含有させた場合には、 250°C以 上の熱履歴が加わっても、接合界面の反応が抑制されていることが判明した。また、 表 2に示すように窒素含有量が 1 X 1018atomS/cm3となると、表 1の結果に比べ拡 散耐熱性が 10〜20°C低くなる傾向が確認された。一方、表 3に示すように窒素含有 量が 1 X 102°atomS/cm3となると、表 2の結果に比べ拡散耐熱性が 40〜50°C高く なる傾向が確認された。さらに、窒素含有量が l X 102°atomS/cm3を超えると、素 子のスイッチング特性である on/off比を 6桁取れなくなる傾向となる。例えば、 on電 流 10_4A、 off電流 Κ ^Αのときの on/off比は 6桁となる力 このような on/off比 を維持できなくなるため、窒素含有量は 1 X 102°atomS/cm3以下にすることが実用 的であると考えられる。
実施例 2
[0046] 次に、この実施例 2では、各種組成の A1系合金と窒素含有量を変化させた Si半導 体層とに関し、 Si拡散耐熱性と素子のスイッチング特性 (on/off比）について詳細 に調査した結果を説明する。
[0047] この実施例 2で評価した A1系合金は、表 4及び表 5に示す試料 No. 2— 1〜試料 N o. 2— 9の 9種類である。
[0048] そして、この実施例 2では、上記実施例 1で説明した方法と同様にして、半導体層 の窒素含有量が異なる 6種類サンプルについて評価を行った。また、半導体層の Si にっぃては、？（リン）が2 1018〜5 1018& 1113/。1113程度含有された、高ドープ n +— Siとした。
[0049] スイッチング特性：素子のスイッチング特性としては、 on/off比を測定することによつ て行った。評価サンプルは、次の手順に従って作製した。
[0050] まず、ガラス基板（コーユング社製： # 1737)上に、各組成の A1系合金ターゲットを 用い、厚み 3000 Aの A1系合金膜を形成した。スパッタリング条件は、基板加熱温度 100。C、 DCPowerl000W (3. lW/cm2)、アルゴンガス流量 100sccm、アルゴン 圧力 0. 5Paで行った。続いて、フォトリソグラフィにより A1系合金膜をエッチングして、 ゲート配線幅 50 μ mを形成し、ゲート電極幅 15 mを形成した（図 6参照）。フォトリ ソグラフィ条件は、 A1系合金膜表面にレジスト (TFR— 970：東京応化工業 (株)社製 /塗布条件：スピンコーター 3000rpm、ベーキング後レジスト厚 1 m目標）を被覆 し、プリべ一キング処理（110°C、 1. 5分間）を行い、所定のパターンフィルムを配置 して露光処理（マスクアナイラ一 MA— 20：ミカサ（株）社製/露光条件 15mj/cm 2)を行った。続いて、濃度 2· 38%、液温 23°Cのテトラメチルアンモニゥムハイドロォ キサイドを含むアルカリ現像液（以下、 TMAH現像液と略す）で現像処理をし、現像 処理後、ホットプレートによりポストべ一キング処理（110°C、 3分間）を行い、リン酸系 混酸エッチング液（関東化学 (株)社製/組成 リン酸:硝酸:酢酸:水 = 16： 1： 2： 1 ( 容量比））により回路形成を行った。このような条件で回路形成を行うことで、回路の テーパー角が 45° となるように制徒 Pした。
[0051] エッチング処理後、剥離液（ST106 :東京応化工業 (株)社製）によりレジストの除去 を行い、ゲート配線回路の形成後、 RFスパッタリングにより、絶縁層となる SiNxを厚 さ 2200 A成膜した。成膜条件は、基板加熱温度 350°C、 RF Powerl000W (3. 1 W/cm2)、アルゴンガス流量 90sccm、窒素ガス流量 10sccm、圧力 0. 5Paとした。 さらに、この絶縁層の上に、 CVDにより、アモルファスの i— Si、リンドープの ι — Si を随時成膜した。 i- Si (ノンドープ Si膜)の成膜条件は、基板加熱温度 300°C、 RF PowerlOOW (0. 31W/cm2)、 SiH流量（10%アルゴンガス希釈） 300sccmで、
4
厚み 2000 Aとした。窒素添加 n+— Si (P (リン）ドープ膜）の成膜条件は、基板加熱 温度 200。C、 RF PowerlOOW (0. 31W/cm2)、 SiH流量（8%アルゴンガス希
4
釈） 300sccmで、リン（P)成分含有ガス流量（8%アルゴンガス希釈） 50sccmに対し て、 lk カス流直 (Osccm、丄 sccm、 10sccm、 20sccm、 40sccm、 100sccm、 ) ¾ 変化させて、厚み 500Aの窒素含有した n+— Si層を形成した。各窒素ガス流量で形 成した n+— Si層の窒素含有量については、上記実施例 1で示した測定方法に分析 を fiつた。
[0052] その後、 n+— Si層上に、始めにガラス基板上に成膜したものと同じ組成の A1系合 金膜を厚み 2000A成膜した。成膜条件は、上記ゲート配線と同条件で行った。
[0053] そして、フォトリソグラフィによりソース配線、ドレイン配線、及び電極を形成した。こ のフォトリソグラフィ条件は、上記ゲート配線と同じである。この時、 A1系合金膜のエツ チング後は、 n+— Si層のドライエッチングを行った。ドライエッチング条件は、 RF Power50W、 SFガス流量 30sccm、圧力 lOPaで行った。その後、剥離液（ST106
6
：東京応化工業 (株)社製）によりレジストの除去を行った。
[0054] 次に、パシベーシヨンとなる SiNx絶縁膜を 2500A厚さ成膜し、ゲート、ソース、ドレ インの各電極部分のみ、ドライエッチングにより露出させた。ドライエッチング条件は、 RF Power 100W、 SFガス流量 30sccm、 Oガス流量 5sccm、圧力 lOPaで行つ
6 2
た。上記条件により、チャネル幅 25 a m、チャネル長 5 a mのトランジスタを形成した（ 図 6参照)。
[0055] 以上のようにして作成した評価サンプルについて、 3端子法により素子のスィッチン グ特性の on/off比を測定した。測定機はアジレント'テクノロジ一社製の B1500A 装置を用い、 Vg— Id測定を行った。そして、 Vg=— 10V、 + 20Vでの Id値力も on /off比を計算した。
[0056] 尚、 Si拡散耐熱性については、実施例 1で説明した方法と同様にして行った。表 4 及び表 5には、各組成の A1系合金と窒素含有量を変化させた Si半導体層における、 Si拡散耐熱性評価 (表 4)及び on/off比測定の結果 (表 5)を示す。
[0057] [表 4]
Figure imgf000019_0001
Figure imgf000020_0001
(o n/o f f比)
SU D¾a058 [0059] 表 4及び表 5の結果より、 Si半導体層の窒素含有量が大きくなると、 Si拡散耐熱性 が高くなる傾向があり、 on/off比も 5桁 (on/off比が 105台の値になること）となる傾 向が認められた。特に、窒素含有量が 1018atoms/cm3オーダーから 1021atoms/ cm3オーダーであると、純 A1を除き、 on/off比も 5桁以上となり、 Si拡散耐熱性も 28 0°C以上になることが判明した。しかし、窒素含有量が 1022atomS/cm3オーダーに なると、 on/off比が 4桁となった。この表 4及び表 5の結果より、 Si半導体層の窒素 含有量は 1018atoms/cm3オーダーから 1021atoms/cm3オーダーであることが望 ましい。また、 A1— 5· Oat%Ni- 0. 4at%B合金（試料 No. 2— 3)、 A1— 3· Oat% Ni- 0. 4at%B合金（試料 No. 2— 6)、 Al— 3. 2at%Ni— 0. 2at%B合金（試料 N o. 2— 7)、 Α1— 2· Oat%Ni- 0. 4at%B合金（試料 No. 2— 8)の結果より、 1019at omsz cmオーター或!/、(ま 10 atoms/ cmォーグーにお!/、て、 6村了の onz off 匕 が実現できることが確認された。表 1〜表 5に示した結果より総合的に判断すると、 Si 半導体層の窒素含有量は 1018atoms/cm3オーダーから 1021atoms/cm3オーダ 一であることが実用上望ましいものと考えられた。
産業上の利用可能性
[0060] 本発明によれば、キャップ層を省略して、 n+— Siなどの半導体層と A1系合金層を 直接接合させても、 A1と Siとの相互拡散が防止でき、ォーミック特性を維持することが 可能であり、 A1系合金層自体の低抵抗特性を備えた素子を実現できる。

Claims

請求の範囲
[I] 半導体層と、該半導体層に直接接合される A1系合金層と、を備えた素子の接合構 造において、
A1系合金層と直接接合される半導体層は、窒素を含有する Siであることを特徴とす る素子の接合構造。
[2] Siの窒素含有量が 1 X 1018atoms/cm3〜5 X 1021atoms/cm3である請求項 1 に記載の素子の接合構造。
[3] Siの窒素含有量が 1 X 1018atoms/cm3〜l X 102°atoms/cm3である請求項 1 または請求項 2に記載の素子の接合構造。
[4] 半導体層は、 A1系合金層と直接接合される表面側から 100A以上の深さが、窒素 を含有した Siからなる請求項 1〜請求項 3いずれかに記載の素子の接合構造。
[5] 半導体層は、アモルファスの n+— Sほたは p+— Siからなる請求項 1〜請求項 4い ずれかに記載の素子の接合構造。
[6] 半導体層は、リン、ホウ素、アンチモンから選択されるドーパントを、 5 X 1017atoms
/cm3〜5 X 1021atomS/cm3含有する請求項 5に記載の素子の接合構造。
[7] A1系合金は、 Niを 0· 5at%〜； 10· 0at%含有する請求項 1〜請求項 6いずれかに 記載の素子の接合構造。
[8] A1系合金は、ホウ素を 0. lat%〜0. 8at%含有する請求項 7に記載の素子の接合 構造。
[9] 請求項 1〜請求項 8いずれかに記載の素子の接合構造を備える素子より形成され た薄膜トランジスタ。
[10] 半導体層と、該半導体層に直接接合される A1系合金層と、を備えた素子の接合構 造を形成する素子の形成方法にお!/、て、
化学気相蒸着法により半導体層となる Siを成膜する際の成膜雰囲気に、 N、 NH
2 3
、 NOの少なくともいずれかを含むガスを導入して成膜することを特徴とする素子の
X
形成方法。
[I I] Nを含むガスを導入して半導体層となる Siを成膜する際に、窒素分圧比を 0. 001
2
%〜 20 %として成膜を開始する請求項 10に記載の素子の形成方法。 [12] Nを含むガスを導入して半導体層となる Siを成膜する際に、窒素分圧比を 0. 001
2
%〜20%に成膜途中から調整する請求項 10に記載の素子の形成方法。
[13] 半導体層と、該半導体層に直接接合される A1系合金層と、を備えた素子の接合構 造を形成する素子の形成方法にお!/、て、
半導体層となる Siを成膜した後に、窒素雰囲気中 200°C〜500°Cの熱処理を行う ことを特徴とする素子の形成方法。
[14] 請求項 7記載の素子の接合構造を形成するためのスパッタリングターゲットであって
Niを 0· 5at%〜10. Oat%含有する Al系合金スパッタリングターゲット。
PCT/JP2007/065477 2006-08-09 2007-08-08 Structure de jonction de dispositif WO2008018478A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007541229A JPWO2008018478A1 (ja) 2006-08-09 2007-08-08 素子の接合構造

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006-217228 2006-08-09
JP2006217228 2006-08-09
JP2006-282051 2006-10-16
JP2006282051 2006-10-16

Publications (1)

Publication Number Publication Date
WO2008018478A1 true WO2008018478A1 (fr) 2008-02-14

Family

ID=39033007

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/065477 WO2008018478A1 (fr) 2006-08-09 2007-08-08 Structure de jonction de dispositif

Country Status (4)

Country Link
JP (1) JPWO2008018478A1 (ja)
KR (1) KR20080086997A (ja)
TW (1) TW200813236A (ja)
WO (1) WO2008018478A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239263A (ja) * 2008-03-01 2009-10-15 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び表示装置
JP2009302524A (ja) * 2008-05-16 2009-12-24 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
JP2010239120A (ja) * 2009-03-09 2010-10-21 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5354781B2 (ja) 2009-03-11 2013-11-27 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178559A (ja) * 1987-01-19 1988-07-22 Sanyo Electric Co Ltd 薄膜トランジスタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294556A (ja) * 1999-04-05 2000-10-20 Hitachi Metals Ltd ドライエッチング性に優れたＡｌ合金配線膜およびＡｌ合金配線膜形成用ターゲット
JP4179489B2 (ja) * 1999-08-11 2008-11-12 日立金属株式会社 Ａｌ合金電極膜の製造方法
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178559A (ja) * 1987-01-19 1988-07-22 Sanyo Electric Co Ltd 薄膜トランジスタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239263A (ja) * 2008-03-01 2009-10-15 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び表示装置
US8618544B2 (en) 2008-03-01 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
JP2009302524A (ja) * 2008-05-16 2009-12-24 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
JP2010239120A (ja) * 2009-03-09 2010-10-21 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ

Also Published As

Publication number Publication date
JPWO2008018478A1 (ja) 2009-12-24
KR20080086997A (ko) 2008-09-29
TW200813236A (en) 2008-03-16

Similar Documents

Publication Publication Date Title
CN102473730B (zh) 布线构造及其制造方法、以及具备布线构造的显示装置
KR101795194B1 (ko) 박막 트랜지스터 및 그의 제조 방법
KR101100504B1 (ko) 배선 구조, 박막 트랜지스터 기판 및 그 제조 방법, 및 표시 장치
US9530893B2 (en) Semiconductor device, measurement apparatus, and measurement method of relative permittivity
WO2012043806A1 (ja) 配線構造および表示装置
CN103222061A (zh) 布线构造
TW200415429A (en) Electronic device, method of manufacture of the same, and sputtering target
US20120132914A1 (en) Oxide semiconductor thin film transistor structure and method of making the same
TW201231685A (en) Al alloy film, wiring structure having al alloy film, and sputtering target used in producing al alloy film
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
US6486514B2 (en) Wiring line assembly for thin film transistor array substrate and a method for fabricating the same
WO2008018478A1 (fr) Structure de jonction de dispositif
WO2002103768A1 (en) Conductive thin film for semiconductor device, semiconductor device, and methods for producing them
KR20220149647A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP2011049543A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP5615442B2 (ja) 薄膜電極および薄膜スタックを堆積させる方法
TW201813003A (zh) 薄膜電晶體
TW201001709A (en) Thin film transistor substrate and display device
KR101010949B1 (ko) 표시 디바이스의 소자 구조 및 그 제조 방법
TWI249251B (en) Fabrication method of thin film transistor
JP5234892B2 (ja) 薄膜トランジスタ基板および表示デバイス
CN101390215A (zh) 元件的接合结构
US20120119269A1 (en) Method for producing electronic device, electronic device, semiconductor device, and transistor
Kugimiya et al. 60.4: Single Layer Al‐Ni Interconnections for TFT‐LCDs using Direct Contacts with ITO and a‐Si
JP2008108975A (ja) 素子の接合構造

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2007541229

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07792145

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 1020087017069

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200780006638.4

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 07792145

Country of ref document: EP

Kind code of ref document: A1