JPS63178559A

JPS63178559A - 薄膜トランジスタ

Info

Publication number: JPS63178559A
Application number: JP1118887A
Authority: JP
Inventors: Tatsuro Usuki; 臼杵　辰朗; Kaneo Watanabe; 渡邉　金雄; Saburo Nakajima; 三郎中島; Shoichi Nakano; 中野　昭一; Yukinori Kuwano; 桑野　幸徳
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1987-01-19
Filing date: 1987-01-19
Publication date: 1988-07-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産慮上二丑尻分団本発明は非晶質シリコン薄膜トランジスタ等の薄膜トラ
ンジスタ（Ｔ　Ｆ　Ｔ　：　Ｔｈ１ｎ　Ｆｉｌｍ　Ｔｒ
ａｎ−ｓｉｓｔｏｒ）の素子構造の改良に関する。

従来生茨歪薄膜トランジスタの一例としてスタガ形の非晶質シリコ
ン薄膜トランジスタ（以下、単に薄膜トランジスタ又は
ＴＰＴという。）の従来構造を第４図に示す。ｌはガラ
スなどの絶縁基板、２はＯｒなどのゲート電極、３はゲ
ート絶縁膜、４は半導体薄膜としてノンドープシリコン
膜、５．６は該シリコン膜上面に所定パターンで形成さ
れたｎ１層、７はＡＩｌなどのソース電極、８はドレイ
ン電極で、ソース電極７と同じ＜ＡＮ材で形成される。

この構成において、ｎ＋層５，６を形成しているのは、
ソース領域、ドレイン領域と電極７，８とのオーミック
コンタクトをとるためである。

ｎ゛層の形成はシリコン膜４の形成時にリン等を不純物
として添加したり、ノンドープの膜を形成した後にイオ
ン注入若しくは拡散によって形成する。このように電極
とのオーミックコンタクトをとるためにｎ１層を形成す
ることは例えば、「第４１回応用物理学会講演会予稿集
、１９８０年秋、２．４０８．１９Ｐ−Ｙ−１、“耐熱
性ゲートをもつａ−３ｉＦＥＴ”用品、松材」といった
刊行物においても開示されている。

また、上記したｎ″層を形成する以外にソース領域、ド
レイン領域と電極とを接触させる方法として、チャンネ
ルとなるｉ層に直接電極を接触させる方法も知られてい
る。

日が解゛　しようとする間　占ところで、上記のようにＡ１等の電極と例えばｎ゛層と
を接触させると、素子を比較的高温に保った場合電極材
料である金属がソース領域、ドレイン領域に拡散するた
めに、素子特性を劣化させたり、特性を不安定にしたり
するといった問題がある。また、電極形成後のプロセス
に熱処理工程がある場合には耐熱性に問題を生じるし、
更に信頬性試験における温度試験においても、ＴＰＴ特
性に変化をもたらすものである。

本発明はこのような問題点に鑑み、素子特性の劣化や特
性の不安定さ、耐熱性を改善することを目的としている
。

、　声を”するための手上記目的を達成するため本発明に係る薄膜トランジスタ
はソース電極、ドレイン電極に接する半導体薄膜のソー
ス領域、ドレイン領域の一部若しくは全域に、前記半導
体薄膜及び電極材料以外の物質でイオン化しにくい物質
が添加されていることを特徴としている。

作−一一里半導体薄膜に半導体薄膜及び電極材料以外の物質でイオ
ン化しにくい物質を添加すると、この物質はイオン化傾
向が低いので、半導体薄膜中で他の物質と結合しにクク
、単独で存在する。そのため、半導体薄膜中に電極材料
が拡散しようとする場合に前記物質が拡散を抑制する働
きをなす。そして、この物質は電極材料とも異なるので
、素子特性や耐熱性に悪影響を及ぼすことはない。尚、
前記半導体薄膜及び電極材料以外の物質でイオン化しに
（い物質を大量に半導体薄膜中に添加すると活性な半導
体としての特性に影響を及ぼすので、適量に限る必要が
ある。

大−族一斑〔実施例１〕第１図は本発明の一実施例として、スタガ形の非晶質シ
リコン薄膜トランジスタの構造を示している。１）はガ
ラス若しくはセラミクス等の絶縁性基板で、その上に所
定のパターンでゲート電極１２が形成されている。この
ゲート電極１２を覆って絶縁性基板１）上にゲート絶縁
膜１３が形成され、その上に半導体膜として例えばノン
ドープの非晶質シリコン１４が形成されている。シリコ
ン膜１４の上には半導体薄膜及び電極材料以外の物質で
イオン化しにくい物質の一例として窒素を添加したｎ゛
層１５，１６が所定パターンで形成され、このｎ゛層１
５，１６の上にソース電極１７、ドレイン電極１８が形
成されている。

前記ゲート電極１２は例えばクロム若しくは金／クロム
等を電子ビーム蒸着法にて蒸着し、バターニングを行な
うことにより形成される。ゲート絶縁膜１３は、例えば
窒化シリコン膜をプラズマＣＶＤ法にて成長することに
より形成される。ノンドープ非晶質シリコン膜１４も同
じくプラズマＣＶＤ法により形成する。ｎ“層１５，１
６は先ずプラズマＣＶＤ法でシリコン膜１４の全面に形
成した後、電極１７．１８と共にエツチングによりパタ
ーニングすることにより所定パターンに形成する。ｎ３
層１５．１６をプラズマＣＶＤ法で形成する際、反応ガ
スとしてシランガスに１〜２％のホスフィン（ＰＨ３）
、１〜２０％のアンモニア（ＮＨｓ）を混入したものを
使用する。ソース電極１７、ドレイン電極１８は、バタ
ーニングされていないｎ１層１５．１６全面に例えばＡ
Ｉ材を抵抗加熱蒸着法にて蒸着した後、バターニングす
ることにより形成する。パターニングはｎ′″層１５．
１６と併せて行なう。即ち、先ず、上の層であるＡＩ！
、膜をエツチングし、更にｎ″層をエツチングするとい
う順序で行なう。ｎ″層のエツチングはノンドープ層が
露出するまで行なう。尚、エツチングはドライエツチン
グ、ウェットエツチングのいずれも実施できる。

下表に上記薄膜トランジスタの各層、領域の材料、膜厚
、作成方法の代表的なものを掲げる。

ｃ以下、余白〕作製したＴＰＴのソース領域とドレイン領域の間のチャ
ンネル部分の代表的な大きさはチャンネル幅５０μｍ、
チャンネル長２０μｍである。

第２図にソース領域或いはドレイン領域における電極材
料（ＡＩ）の濃度分布を示す。実線が本発明の例、破線
が従来の例である。同図より、本発明の場合ソース、ド
レイン領域への電極材料の拡散が大幅に抑制されている
のがわかる。

第３図に上記実施例で作製したＴＰＴを１５０℃の雰囲
気中に放置したときのＯＦＦ電流の時間的変化を示す。

図かられかるように、ｎ″層に窒素を添加しない従来の
ＴＰＴはＯＦＦ電流が経時的に１０−”　　（Ａ）から
１０−１°　（Ａ）へと変化するが、本実施例のように
ｎ″層に窒素を添加したものはＯＦＦ電流は１０−”　
　（Ａ）からほとんど変化しなかった。このことから、
ｎ″層に窒素を添加したものは耐熱性等の信頬性を上げ
ることができるといえる。

尚、上記実施例では、ゲート絶縁膜１３、ノンドープ非
晶質シリコン層１４及びｎ゛層１５．１６はプラズマＣ
ＶＤ法を用いて作製しているが、スパッタリングなどの
他の方法で作製してもよいことは勿論である。また、窒
素の添加方法としてアンモニアを混入しているが、窒素
ガスを使っても実施できる。更に、窒素の添加方法とし
てイオン注入技術によることができる。

また、ｎ゛層における窒素の濃度は高ければ高い程電極
材料の拡散を抑制する効果が大きいが、反面あまり高（
すると活性な半導体の特性に影響を及ぼすようになるの
で、濃度の上限は自ずと定まる。実験によれば、窒素濃
度は２０ａｔ％以下に押さえるべきであることが確認さ
れた。

〔実施例２〕実施例１において、ｎ゛層に添加する窒素の濃度をソー
ス、ドレイン電極に近づくにつれて漸次大きくする。こ
れは、ｎ＋層の作製時に、アンモニア濃度を徐々に増加
することによって実現できる。このように電極材料の拡
散の大きい電極の近くを最大濃度となるよう窒素濃度に
勾配をもたせれば、非常に効果的に電極材料の拡散を抑
制できる。

〔その他の実施可能な例〕

ｎ＋層に添加する物質は窒素に限らず、半導体薄膜材料
及び電極材料以外の物質でイオン化しにくい物質であれ
ば使用できる。そのような物質は周期律表第ＩＩＩ族、
ＩＶ族、Ｖ族、ＶＩ族の中から選択でき、特に炭素、ボ
ロン、酸素から選ぶのが望ましい。また、前記物質は、
炭素、ボロン、酸素及び窒素の中の１種類に限らず、２
種類以上を選択して使用することができる。

又、上記物質はソース領域、ドレイン領域の全域に添加
してもよいし、一部の領域のみに添加してもよい。その
場合はなるべく電極の近くに高い濃度で存在するよう添
加するのがよい。

上記いずれの実施例も非晶質シリコンＴＰＴへの適用例
であるが、非晶質シリコンＴＰＴの他に、多結晶シリコ
ンＴＰＴ等、現在知られている他の種類のＴＰＴへの適
用も可能であることはいうまでもない。また、ＴＰＴの
構造も、実施例で示したスタガ形に限らず、コプラナ（
ｃｏｐｌａｒｎａｒ）形であっても本発明の適用を妨げ
るものではない。

又里■四困以上説明したように本発明に係るＴＰＴによれば、ソー
ス領域、ドレイン領域の一部若しくは全域に窒素等のイ
オン化しにくい物質を適量添加することにより電極材料
の拡散を抑制できるので、ＯＦＦ電流の安定化、耐熱性
の向上が図れるといった効果がある。ＴＰＴはＥＬ表示
装置や液晶表示装置の駆動回路として使用されるので、
大きなＯＮ１０　Ｆ　Ｆ電流比が要求され、広い保存温
度、動作温度が必要であることを考えれば、本発明のＴ
ＰＴは、屋外での使用や、高信頼性の要求されるデバイ
スへの適用等が可能になるといった多大な効果をもたら
すものである。

加えて、本発明により電極材料の拡散が抑制されるので
、電極としてＡＡ材のような安価なものを使用でき、多
数のＴＰＴを組込んだＥＬ表示装置等のデバイスの低コ
スト化が実現する。

【図面の簡単な説明】

第１図は本発明の一実施例としてスタガ形の非晶質シリ
コンＴＰＴの構造を示す図、第２図はソース、ドレイン
領域における電極材料（ＡＡ）の濃度分布を示す図、第
３図は１５０℃で放置したＴＰＴのＯＦＦ電流の時間的
変化を示す図、第４図は従来の非晶質シリコンＴＰＴの
構造を示す図である。１）・・・絶縁基板、１２・・・ゲート電極、１３・・
・ゲート絶縁膜、１４・・・ノンドープ非晶質シリコン
膜、１５．１６・・・ｎ゛層、１７・・・ソース電極、
１８・・・ドレイン電極。特許出願人　：　　三洋電機株式会社代理人　　　：　弁理士　　中島　司朗第１図第２図ソースあるい喰ドレイン金良よ＼のＡＱ宅本−からの糸さ第３図吟唱第４図

Claims

【特許請求の範囲】（１）ソース電極、ドレイン電極に接する半導体薄膜の
ソース領域、ドレイン領域の一部若しくは全域に、前記
半導体薄膜及び電極材料以外の物質でイオン化しにくい
物質が添加されていることを特徴とする薄膜トランジス
タ。（２）前記半導体薄膜が非晶質シリコンの薄膜であるこ
とを特徴とする特許請求の範囲第（１）項に記載の薄膜
トランジスタ。（３）前記半導体薄膜及び電極材料以外の物質でイオン
化しにくい物質は２０ａｔ％以下の濃度でソース領域、
ドレイン領域の一部若しくは全域に添加されていること
を特徴とする特許請求の範囲第（１）項若しくは第（２
）項のいずれかに記載の薄膜トランジスタ。（４）前記
ソース電極、ドレイン電極はＡｌ材で形成されているこ
とを特徴とする特許請求の範囲第（１）項乃至第（３）
項のいずれかに記載の薄膜トランジスタ。（５）前記半導体薄膜及び電極材料以外の物質でイオン
化しにくい物質は周期律表III族、IV族、Ｖ族、VI族の
うちの少なくとも１つから選択されることを特徴とする
特許請求の範囲第（１）項乃至第（４）項のいずれかに
記載の薄膜トランジスタ。（６）前記半導体薄膜及び電極材料以外の物質でイオン
化しにくい物質として、ボロン、炭素、窒素、酸素のう
ち少なくとも１つが選択されることを特徴とする特許請
求の範囲第（１）項乃至第（４）項のいずれかに記載の
薄膜トランジスタ。（７）前記半導体薄膜及び電極材料以外の物質でイオン
化しにくい物質の少なくとも１つが電極に近づくにつれ
て増加させてあることを特徴とする特許請求の範囲第（
１）項乃至第（６）項のいずれかに記載の薄膜トランジ
スタ。