WO2008004296A1 - Plasma display device and its display method - Google Patents

Plasma display device and its display method Download PDF

Info

Publication number
WO2008004296A1
WO2008004296A1 PCT/JP2006/313489 JP2006313489W WO2008004296A1 WO 2008004296 A1 WO2008004296 A1 WO 2008004296A1 JP 2006313489 W JP2006313489 W JP 2006313489W WO 2008004296 A1 WO2008004296 A1 WO 2008004296A1
Authority
WO
WIPO (PCT)
Prior art keywords
subfield
field
electrode
display
lines
Prior art date
Application number
PCT/JP2006/313489
Other languages
French (fr)
Japanese (ja)
Inventor
Tetsuya Sakamoto
Akihiro Takagi
Original Assignee
Hitachi Plasma Display Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Plasma Display Limited filed Critical Hitachi Plasma Display Limited
Priority to JP2008523574A priority Critical patent/JPWO2008004296A1/en
Priority to PCT/JP2006/313489 priority patent/WO2008004296A1/en
Publication of WO2008004296A1 publication Critical patent/WO2008004296A1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Definitions

  • the present invention relates to a plasma display device and a display method thereof.
  • a plasma display device that performs surface discharge has been put to practical use as a flat display device.
  • a plasma display device is widely used as a display device such as a personal computer or a work station, a flat wall-mounted television, or a device for displaying advertisements or information.
  • a plasma display device that performs surface discharge has a structure in which a pair of electrodes is formed on the inner surface of a front glass substrate and a rare gas is sealed inside. When a voltage is applied between the electrodes, the plasma display device is formed on the electrode surface. Surface discharge occurs on the surface of the dielectric layer and protective layer, and ultraviolet rays are generated.
  • the inner surface of the back glass substrate is coated with phosphors of three primary colors, red (R), green (G) and blue (B), and these phosphors are excited and emitted by ultraviolet rays. Color display is being performed.
  • Patent Document 1 discloses a field time-division display device that divides one field into a plurality of subfields having a reset process, an address process, and a sustain process, and performs gradation display using the combination.
  • the driving method is described. Adding a new subfield increases the number of resets, which increases the background brightness and causes a decrease in contrast.
  • a reset process that always lights up at a brightness level greater than the specified brightness level is performed. It is configured to have at least one additional subfield that does not have it.
  • An object of the present invention is to provide a plasma display device and a display method thereof capable of enriching gradation expression.
  • a display method of a plasma display apparatus for displaying a field including first and second subfields with luminance weighting, wherein the first subfield includes a first method.
  • a display method of a plasma display device comprising: a second address step of selecting a display cell to emit light in a second line group having a second number of lines smaller than the number.
  • a plasma display apparatus for displaying a field including first and second subfields with luminance weighting, wherein the first subfield includes a first subfield.
  • a display cell that emits light within the first line group of the number of lines is selected, and a display cell that emits light within the second line group of the second line number smaller than the first line number in the second subfield is displayed.
  • a plasma display device characterized by having a drive circuit for selecting a cell.
  • FIG. 1 is a diagram showing a configuration example of a plasma display device according to a first embodiment of the present invention.
  • FIG. 2 is a diagram showing a configuration example of a plasma display device according to a second embodiment of the present invention.
  • FIG. 3 is an exploded perspective view showing a structural example of a plasma display panel.
  • FIG. 4 is a cross-sectional view taken along the address electrode of the plasma display panel.
  • FIG. 5 is a diagram showing a configuration example of one field of the plasma display device.
  • FIG. 6 is a diagram showing an example of the voltage waveform of each electrode of the general plasma display device of FIG.
  • FIG. 7 shows voltage waveforms of respective electrodes of the plasma display device according to the first embodiment. It is a figure which shows an example.
  • FIG. 8 is a diagram showing an example of a voltage waveform of each electrode of the general plasma display device of FIG.
  • FIG. 9 is a diagram showing an example of voltage waveforms of respective electrodes of the plasma display device according to the second embodiment.
  • FIG. 10 is a diagram showing an example of voltage waveforms at each electrode of the plasma display device according to the third embodiment of the present invention.
  • FIG. 11 is a diagram showing an example of voltage waveforms at each electrode of the plasma display device according to the fourth embodiment of the present invention.
  • FIG. 12 is a diagram showing an example of voltage waveforms at each electrode of the plasma display device according to the fifth embodiment of the present invention.
  • FIG. 13 is a diagram showing an example of voltage waveforms at each electrode of the plasma display device according to the sixth embodiment of the present invention.
  • FIG. 14 is a diagram showing voltage waveform examples of electrodes of a plasma display device according to a seventh embodiment of the present invention.
  • FIG. 15 is a diagram showing voltage waveform examples of electrodes of the plasma display device according to the eighth embodiment of the present invention.
  • FIG. 16 is a diagram showing an example of voltage waveforms at each electrode of the plasma display device according to the ninth embodiment of the present invention.
  • FIG. 17 is a view showing an example of voltage waveforms of respective electrodes of the plasma display device according to the tenth embodiment of the present invention.
  • FIG. 18 is a diagram showing voltage waveform examples of electrodes of the plasma display device according to the eleventh embodiment of the present invention.
  • FIG. 19 is a diagram showing a specific waveform example of subfields SF1 and SF2 of the first and second fields in FIG.
  • FIG. 20 is a diagram showing a specific waveform example of subfields SF1 and SF2 of the first and second fields in FIG.
  • FIG. 21 shows the first field (odd field) and the second field (even number) in FIG. It is a figure which shows the specific example of a waveform of the subfield SF1 and SF2 of a field.
  • FIG. 22 is a diagram showing a specific waveform example of subfields SF 1 and SF 2 of the first field in FIG. 9.
  • FIG. 23 is a diagram showing a specific waveform example of subfields SF 1 and SF 2 of the second field in FIG. 9.
  • FIG. 24 is a diagram showing a specific waveform example of subfields SF 1 and SF 2 of the third field in FIG. 9.
  • FIG. 25 is a diagram showing a specific waveform example of subfields SF1 and SF2 of the fourth field in FIG.
  • FIG. 26 is a diagram showing specific waveform examples of the subfields SF1 and SF2 of the first and second fields in FIG.
  • FIG. 27 is a diagram showing a specific waveform example of subfields SF1 and SF2 of the first field in FIG.
  • FIG. 28 is a diagram showing a specific waveform example of subfields SF1 and SF2 of the second field in FIG.
  • FIG. 29 is a diagram showing a specific waveform example of subfields SF1 and SF2 of the third field in FIG.
  • FIG. 30 is a diagram showing a specific waveform example of subfields SF 1 and SF 2 of the fourth field in FIG. 14.
  • FIG. 1 is a diagram showing a configuration example of a plasma display device according to the first embodiment of the present invention.
  • the control circuit 7 inputs the image data DATA, the clock CLOCK, the horizontal synchronization signal HSYNC and the vertical synchronization signal VSYNC, and controls the X electrode drive circuit 4, the Y electrode drive circuit 5 and the address electrode drive circuit 6.
  • the X electrode drive circuit 4 supplies a common voltage to the plurality of X electrodes XI, X2,.
  • each of the X electrodes XI, X2,... Or their generic name is referred to as an X electrode XI, and i means a subscript.
  • the Y electrode drive circuit 5 has a scan drive circuit and supplies a predetermined voltage to a plurality of Y (scan) electrodes Yl, Y2,. Y Each of the electrodes YI, Y2,... Or their generic name is called a Y electrode Yi, and i means a subscript.
  • the address electrode drive circuit 6 supplies a predetermined voltage to the plurality of address electrodes Al, A2,.
  • each of the address electrodes Al, A2,... Or their generic name is referred to as an address electrode Aj, and j means a subscript.
  • the Y electrode Yi and the X electrode Xi form a row extending in parallel in the horizontal direction
  • the address electrode Aj forms a column extending in the vertical direction
  • Y electrode Yi and X electrode Xi are alternately arranged in the vertical direction
  • Y electrode Yi and address electrode Aj form a two-dimensional matrix of i rows and j columns.
  • the display cell Cij is formed by the X electrode Xi adjacent to the intersection of the Y electrode Yi and the address electrode Aj.
  • the display cell Cij corresponds to a pixel, and the plasma display panel 3 can display a two-dimensional image.
  • FIG. 3 is an exploded perspective view showing a structural example of the plasma display panel 3, and FIG. 4 is a cross-sectional view taken along the address electrodes of the plasma display panel 3.
  • the X electrode 11 A corresponds to the X electrode Xi in FIG. 1 and includes a transparent electrode 11 and a metal electrode 12.
  • the Y electrode 11B corresponds to the Y electrode Yi in FIG. 1 and includes a transparent electrode 11 and a metal electrode 12.
  • the X electrode 11A and the Y electrode 11B are formed on the front glass substrate 1. On top of that, a dielectric layer 13 is deposited to insulate the discharge space. Further thereon, an MgO (acid magnesium) protective layer 14 is deposited.
  • MgO acid magnesium
  • the address electrode 21 corresponds to the address electrode Aj in FIG. 1, and is formed on the rear glass substrate 2 disposed to face the front glass substrate 1.
  • a dielectric layer 22 is deposited thereon. Further thereon, a phosphor 24 is deposited.
  • the partition wall 23 is formed in a box shape of a vertical partition wall 23A and a horizontal partition wall 23B. On the inner surface of the partition wall 23, red, blue, and green phosphors 24 are arranged and applied for each color.
  • the phosphor 24 is excited by the discharge between the X electrode 11A and the Y electrode 11B, and each color emits light. In the discharge space between the front glass substrate 1 and the rear glass substrate 2, Ne + Xe-paying gas or the like is sealed.
  • FIG. 5 is a diagram showing a configuration example of one field 60 of the plasma display device.
  • the 1 field 60 is formed by, for example, a first subfield SF1, a second subfield SF2,.
  • the number of subfields is 10, for example, and corresponds to the number of gradation bits.
  • Each field 60 is 1 piece Images can be displayed, for example, 60 fields are displayed in Z seconds.
  • Each subfield SF1 to SF10 includes a reset period TR, an address period TA, and a sustain discharge period TS.
  • FIG. 19 shows voltage waveform examples of subfields SF1 and SF2.
  • the dotted circles indicate the timing and location of the discharge. Examples of voltage waveforms for the address electrode Aj (indicated by A in the figure), X electrode Xi (indicated by X in the figure), and Y electrode Yi (indicated by Y in the figure) are shown.
  • a predetermined scan panel is scanned and applied to the Y electrodes YI, Y2,..., And the address pulse is marked on the address electrode Aj in response to the scan pulse.
  • the display cell is selected. If the address pulse of the address electrode Aj is generated corresponding to the scan pulse of the Y electrode Yi, the display cell Cij of the Y electrode Yi and the X electrode Xi is selected. If the address pulse of the address electrode Aj is not generated corresponding to the scan pulse of the Y electrode Yi, the display cell Cij of the Y electrode Yi and the X electrode Xi is not selected!
  • a sustain pulse having an opposite phase is applied between the X electrode Xi and the Y electrode Yi, and the sustain pulse is generated between the X electrode Xi and the Y electrode Yi of the selected display cell Cij for each sustain pulse. Sustain discharge is performed to emit light.
  • each subfield SF1 to SF10 the number of sustain discharge pulses (the length of the sustain discharge period TS) between the X electrode Xi and the Y electrode Yi is different. From subfield SF1 to SF10, the number of sustain discharge pulses increases in sequence (the sustain discharge period TS becomes longer), and the luminance weight increases. Thereby, the gradation value can be determined.
  • FIG. 6 is a diagram illustrating an example of a voltage waveform of each electrode of a general plasma display device.
  • the waveform shows the voltage waveform of the address electrode Aj (indicated by A in the figure), X electrode Xi (indicated by X in the figure), and Y electrode Yi in order of the upper force.
  • the first field is displayed by the first vertical sync signal Vsync 1, followed by the second field by the second vertical sync signal Vsync2. Indicated.
  • each field 60 has subfields SF1 to SF10.
  • Each subfield SF1 to SF10 has a reset period TS (indicated by R in the figure), an address period TA (indicated by A in the figure), and a sustain discharge period TS (indicated by S in the figure).
  • FIG. 19 is a diagram illustrating a specific waveform example of the subfields SF1 and SF2 of the first and second fields in FIG. Broken circles indicate the timing and location of discharge.
  • the first field based on the first vertical synchronization signal Vsyncl will be described.
  • negative scan pulses are sequentially scanned and applied to the Y electrodes Yl, Y2, Y3, ..., and positive address pulses corresponding to the scan pulses.
  • a positive voltage is applied to the X electrode XI.
  • the second field based on the second vertical synchronization signal Vsync2 will be described.
  • the address period TA of each subfield the same voltage as that in the first field is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi.
  • FIG. 7 is a view showing an example of the voltage waveform of each electrode of the plasma display device according to the present embodiment, and corresponds to FIG.
  • FIG. 20 is a diagram illustrating a specific waveform example of the subfields SF1 and SF2 of the first and second fields in FIG. The dotted circles indicate the timing and location of the discharge.
  • the first field by the first vertical synchronization signal Vsyncl will be described.
  • negative scan pulses are sequentially scanned and applied only to the odd-numbered Y electrodes Yl, Y3, Y5, ..., and in response to the scan pulses.
  • a display cell is selected by applying a positive address pulse to the address electrode Aj.
  • a positive voltage is applied to the X electrode Xi.
  • an address pulse is generated in response to a scan pulse, an address discharge occurs between the odd-numbered Y electrode Yi and the address electrode Aj, and this is used as a fire, between the odd-numbered Y electrode Yi and the X electrode Xi.
  • the field SF1 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field. In the sustain discharge period TS of the first subfield SF1 of the first field, only the odd-numbered Y electrodes Yl, Y3, Y5,.
  • the same voltage as that in the address period TA in FIG. 6 is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi. That is, negative scan pulses are sequentially scanned and applied to all Y electrodes Yl, Y2, Y3, ..., and positive address pulses are applied to address electrodes Aj corresponding to the scan pulses. Select the display cell by. At that time, a positive voltage is applied to the X electrode Xi.
  • the display cells Cij of all the Y electrodes Yi can emit light.
  • the same voltage as that in the address period TA in FIG. 6 is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi. That is, negative scan pulses are sequentially scanned and applied to all Y electrodes Yl, Y2, Y3, ..., and positive address pulses are applied to address electrodes Aj corresponding to the scan pulses. Select the display cell by. At that time, a positive voltage is applied to the X electrode Xi.
  • the display cells Cij of all the Y electrodes Yi can emit light.
  • first and second fields are defined as one cycle, and thereafter the same operation is repeated.
  • the scan panel is applied only to the odd-numbered Y electrodes Y1, Y3, Y5,... In the first subfield SF1 of the odd field (first field).
  • the luminance of the first subfield SF1 in FIG. 6 is 1, in this embodiment (FIG. 7), the luminance is temporally dispersed so that the luminance of the first subfield SF1 is 0.5. Can do. That is, in this embodiment, the minimum luminance unit can be made smaller than in FIG. 6, so that a darker gradation display is possible and the gradation expression can be enriched.
  • the address period TA of the first subfield SF1 of the present embodiment can be shortened to about half the time of the address period TA of the first subfield SF1 in FIG.
  • the scan pulse is sequentially applied only to the even-numbered Y electrodes Y2, Y4, Y6,.
  • the address period TA of the first subfield SF1 of the even field can also be shortened. As a result, the time for the first subfield SF1 of all fields can be shortened.
  • subfields SF2 to SF10 there is an address period TA for selecting a display cell that emits light within a line group of the first number of lines (total number of lines), and the first field is included in subfield SF1.
  • the display period is one period for the first field (vertical synchronization signal Vsyncl) and the second field (vertical synchronization signal Vsync2). Select the display cells that emit light in all lines in subfields SF2 to SF10 of each field, select the display cells that emit light in half of all lines in subfield SF1 of the first field, In the subfield SF1 of the second field, select the display cells that emit light in the other half of all lines.
  • FIG. 2 is a diagram showing a configuration example of a plasma display device according to the second embodiment of the present invention.
  • This plasma display device is an ALIS (Alternate Lighting of Surfaces) system.
  • the Y electrode constitutes a display cell only between the X electrode adjacent to one side.
  • X electrode XI and ⁇ electrode Y1 constitute one display cell
  • X electrode ⁇ 2 and ⁇ electrode ⁇ 2 constitute the other one display cell.
  • the cathode electrode constitutes a display cell between the X electrode adjacent to both.
  • X electrode XI and ⁇ electrode Y1 constitute one display cell
  • ⁇ electrode Y1 and X electrode ⁇ 2 constitute another display cell. This makes it possible to increase the number of lines in the display image and increase the resolution.
  • the X electrode drive circuit 4 includes a first X electrode drive circuit 4a and a second X electrode drive circuit 4b.
  • the first X electrode drive circuit 4a supplies a common voltage to odd-numbered X electrodes XI, X3, X5,.
  • the second X electrode drive circuit 4b supplies a common voltage to the even-numbered X electrodes X2, X4, X6,.
  • the Y electrode drive circuit 5 has a first Y electrode drive circuit 5a and a second Y electrode drive circuit 5b.
  • the first Y electrode drive circuit 5a supplies a predetermined voltage to the odd-numbered Y electrodes Yl, Y3, Y5,.
  • the second Y electrode drive circuit 5b supplies a predetermined voltage to the even-numbered Y electrodes Y2, Y4, Y6,.
  • FIG. 8 is a diagram showing an example of a voltage waveform of each electrode of the general plasma display device of FIG. 2, and corresponds to FIG.
  • odd-numbered X electrodes XI, X3, X5, ... are called X electrodes Xo.
  • the even-numbered X electrodes X2, X4, X6, ... are called X electrodes Xe.
  • FIG. 21 is a diagram showing specific waveform examples of the subfields SF1 and SF2 of the first field (odd field) and the second field (even field) in FIG.
  • the dotted circles indicate the timing and location of the discharge.
  • the address period TA of each subfield SF1 to SF10 has a first half address period and a second half address period.
  • the display cells of the odd-numbered Y electrode Yi and the odd-numbered X electrode Xo can emit light in the subsequent sustain discharge period TS.
  • the display cells of the Y electrode Y1 and the X electrode XI can emit light.
  • the display cells of the even-numbered Y electrode Yi and the even-numbered X electrode Xe can emit light in the subsequent sustain discharge period TS.
  • the display cells of Y electrode Y2 and X electrode X2 can emit light.
  • the scan pulse is applied to the odd-numbered Y electrode Yi in the first half address period, and the scan pulse is applied to the even-numbered Y electrode Yi in the second half address period.
  • a scan pulse is applied to Y electrode Yi.
  • the address period TA of each subfield SF1 to SF10 has a first half address period and a second half address period.
  • the display cells of the odd-numbered Y electrodes Yi and the even-numbered X electrodes Xe can emit light.
  • the display cells of the Y electrode Y1 and the X electrode X2 can emit light.
  • negative scan pulses are sequentially scanned and applied to the even-numbered Y electrodes Y2, Y4, Y6, ..., and positive corresponding to the scan pulses.
  • a display cell is selected by applying an address pulse to the address electrode Aj.
  • a positive voltage is applied to the odd-numbered X electrode Xo, and the ground potential is applied to the even-numbered X electrode Xe.
  • an address pulse is generated corresponding to the scan pulse, an address discharge occurs between the even-numbered Y electrode Yi and the address electrode Aj, and this is used as a fire to connect between the even-numbered Y electrode Yi and the odd-numbered X electrode Xo.
  • the display cells of the even-numbered Y electrode Yi and the odd-numbered X electrode Xo can emit light in the subsequent sustain discharge period TS.
  • the display cells of Y electrode Y2 and X electrode X3 can emit light.
  • the scan pulse is applied to the odd-numbered Y electrode Yi in the first half address period, and the scan pulse is applied to the even-numbered Y electrode Yi in the second half address period.
  • a scan pulse is applied to Y electrode Yi.
  • the above first and second fields are defined as one cycle, and thereafter the same operation is repeated.
  • FIG. 9 is a view showing an example of the voltage waveform of each electrode of the plasma display device according to the present embodiment, and corresponds to FIG.
  • the first subfield SF1 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field.
  • 22 to 25 are diagrams illustrating specific waveform examples of the subfields SF1 and SF2 of the first to fourth fields in FIG. Broken circles indicate the timing and location of discharge.
  • the first field based on the first vertical synchronization signal Vsyncl will be described.
  • negative scan pulses are sequentially scanned and applied only to the odd-numbered Y electrodes YI, Y3, Y5, ..., and in response to the scan pulses.
  • a display cell is selected by applying a positive address pulse to the address electrode Aj. At that time, a positive voltage is applied to the odd-numbered X electrode Xo, and a ground potential is applied to the even-numbered X electrode Xe.
  • the same voltage as that of the address period TA of the first field in Fig. 8 is applied to the X electrode, the Y electrode, and the address electrode.
  • an address discharge occurs between the odd-numbered Y electrode Yi and the address electrode Aj, and this is used as a igniter, and the odd-numbered Y electrode Yi and the even-numbered X electrode Xe Discharge occurs, negative charge is accumulated in the even-numbered X electrode Xe, and positive charge is accumulated in the odd-numbered Y electrode Yi.
  • the sustain discharge period TS of the first subfield SF1 of the second field only the display cells of the odd-numbered Y electrode Yi and the even-numbered X electrode Xe can emit light. For example, only the display cell of Y electrode Y1 and X electrode X2 can emit light.
  • the same voltage as that of the address period TA of the second field in Fig. 8 is applied to the X electrode, the Y electrode, and the address electrode.
  • the third field by the third vertical synchronization signal Vsync3 will be described.
  • negative scan pulses are sequentially scanned and applied only to the even-numbered Y electrodes Y2, Y4, Y6, ..., and in response to the scan pulses.
  • a display cell is selected by applying a positive address pulse to the address electrode Aj.
  • the odd-numbered X electrode Xoi X applies a ground potential, and a positive voltage is applied to the even-numbered X electrode Xe.
  • the same voltage as the address period TA in the (third) field is applied to the X, Y, and address electrodes.
  • the fourth field by the fourth vertical synchronization signal Vsync4 will be described.
  • negative scan pulses are sequentially scanned and applied only to the even-numbered Y electrodes Y2, Y4, Y6, ..., and in response to the scan pulses.
  • a display cell is selected by applying a positive address pulse to the address electrode Aj. At that time, a positive voltage is applied to the odd-numbered X electrode Xoi and a ground potential is applied to the even-numbered X electrode Xe.
  • an address discharge occurs between the even-numbered Y electrode Yi and the address electrode Aj, and this is used as a igniting light, and the even-numbered Y electrode Yi and the odd-numbered X electrode Xo Discharge occurs, negative charge is accumulated on the odd-numbered X electrode Xo, and positive charge is accumulated on the even-numbered Y electrode Yi.
  • the sustain discharge period TS of the first subfield SF1 of the fourth field only the display cells of the even-numbered Y electrode Yi and the odd-numbered X electrode Xo can emit light. For example, only the display cells of Y electrode Y2 and X electrode X3 can emit light.
  • the same voltage as the address period TA in the (fourth) field is applied to the X, Y, and address electrodes.
  • the above first to fourth fields are defined as one cycle, and thereafter the same operation is repeated.
  • the scan pulse is applied only to the odd-numbered Y electrodes YI, Y3, Y5,.
  • the scan pulse is applied only to the even-numbered Y electrodes Y2, Y4, Y6,.
  • the luminance of the first subfield SF1 in FIG. 8 is 1, in the present embodiment (FIG. 9), the luminance is temporally dispersed so that the luminance of the first subfield SF1 is 0.5. Can do. That is, in this embodiment, the minimum luminance unit can be made smaller than in FIG. 8, so that a darker gradation display is possible and the gradation expression can be enriched.
  • the address period TA of the first subfield SF1 of this embodiment can be shortened to about half the time of the address period TA of the first subfield SF1 in FIG.
  • the display cycle is the first to fourth fields (vertical synchronization signal Vsyncl ⁇ Vsync4) is one cycle.
  • Vsyncl ⁇ Vsync4 vertical synchronization signal
  • subfields SF2 to SF10 of the first and third fields display cells that emit light in half of all the lines are selected, and in subfields SF2 to SF10 of the second and fourth fields, respectively, Select the display cell that emits light within the remaining half of the line.
  • the first field subfield SF1 select the display cell to emit light in the 1Z4 line in all lines
  • the second field subfield SF1 emit light in the other 1Z4 lines in all lines.
  • Select the display cell to be activated select the display cell to emit light in the other 1Z4 line in all lines in the subfield SF1 of the third field, and select the display cell in all lines in the subfield SF1 of the fourth field. Select the display cells that will emit light within the remaining 1Z4 line.
  • FIG. 10 is a diagram showing an example of the voltage waveform of each electrode of the plasma display device according to the third embodiment of the present invention, and corresponds to FIG.
  • the plasma display device of this embodiment has the configuration of the plasma display device of FIG.
  • the first subfield SF1 is a subfield having the second smallest weight of luminance among the subfields SF1 to SF10 in the field.
  • the second subfield SF2 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field.
  • FIG. 26 is a diagram showing a specific waveform example of the subfields SF1 and SF2 of the first and second fields in FIG. Broken circles indicate the timing and location of discharge.
  • the first field based on the first vertical synchronization signal Vsyncl will be described.
  • the same voltage force as the voltage of the address period TA of the first subfield SF1 of the first field in FIG. 7 is applied to the address electrode Aj, X electrode Xi, and Y electrode Yi.
  • the In the address period TA of the second to tenth subfields SF2 to SF10 the same voltage as the voltage of the address period TA of each subfield of the first field in FIG. 6 is the address electrode Aj, X electrode Xi, and Y electrode. Applied to Yi.
  • the second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS. That is, following the reset period TR, address period TA, and sustain discharge period TS of the first subfield SF1, the address period TA and sustain discharge period TS of the second subfield SF2 are executed. [0069] In the first subfield SF1, a display cell that emits light in the address period TA is selected, and light is emitted from the display cell that is selected in the subsequent sustain discharge period TS. In the second subfield SF2, the address period TA is executed without the reset period TR.
  • the display cell to be lit again is selected while the selection of the display cell in the address period TA of the first subfield SF1 is utilized.
  • the display cell selected in the address period TA and Z of the first subfield SF1 or the address period TA of the second subfield SF2 emits light.
  • the reset period TR a discharge occurs between the X electrode Xi and the Y electrode Yi for resetting, and light is emitted.
  • This light emission is background light emission not related to the gradation value of the image data, and causes a decrease in contrast.
  • the second subfield SF2 of the present embodiment does not have the reset period TR for resetting the selection of the display cell in the address period TA of the previous first subfield SF1. Therefore, background light emission can be reduced and contrast can be improved.
  • the second field by the second vertical synchronization signal Vsync2 will be described.
  • the same voltage force as the voltage of the address period TA of the first subfield SF1 in the second field in FIG. 7 is applied to the address electrode Aj, X electrode Xi, and Y electrode Yi.
  • the In the address period TA of the second to tenth subfields SF2 to SF10 the same voltage as the voltage of the address period TA of each subfield of the second field in FIG. 6 is the address electrode Aj, X electrode Xi, and Y electrode. Applied to Yi.
  • the second subfield SF2 of the second field does not have the reset period TR but has the address period TA and the sustain discharge period TS. That is, the reset period TR, address period TA, and sustain discharge period of the first subfield SF1 Following the period TS, the address period TA and the sustain discharge period TS of the second subfield SF2 are executed.
  • the second subfield SF2 does not have a reset period TR for resetting display cell selection in the address period TA of the previous first subfield SF1, thus reducing background light emission and improving contrast. Can be made.
  • the second subfield SF since the second subfield SF does not have the reset period TR, the X electrode Xi and the Y electrode in the last part of the sustain discharge period TS of the first subfield SF1 A ramp pulse voltage is applied between Yi. Due to this ramp pulse, a discharge for charge adjustment is generated between the even-numbered X electrode Xi and the even-numbered Y electrode Yi for which the display cell was selected in the address period TA of the first subfield SF1.
  • the above first and second fields (two vertical synchronization signals Vsyncl and Vsync2) are set as one cycle, and thereafter the same operation is repeated.
  • the minimum luminance unit can be reduced, darker gradation display becomes possible, and gradation expression can be enriched.
  • the address period TA of the first subfield SF1 can be shortened.
  • FIG. 11 is a diagram showing an example of the voltage waveform of each electrode of the plasma display device according to the fourth embodiment of the present invention, and corresponds to FIG.
  • the plasma display device of this embodiment has the configuration of the plasma display device of FIG.
  • the first subfield SF1 is a subfield having the second smallest weight of luminance among the subfields SF1 to SF10 in the field.
  • the second subfield SF2 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field.
  • the subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS.
  • the second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS.
  • the same voltage force as the voltage of the address period TA of each subfield of the first field in FIG. 6 is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi.
  • the same voltage as that of the address period TA of the first subfield SF1 of the first field in FIG. 7 is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi.
  • the subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS.
  • the second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS.
  • the same voltage force as the voltage of the address period TA of each subfield of the second field in FIG. 6 is applied to the address electrode Aj, X electrode Xi, and Y electrode Yi.
  • the same voltage as the voltage of the address period TA of the first subfield SF1 of the second field in FIG. 7 is the address electrode Aj, X electrode Xi, and Y electrode Yi. To be applied.
  • the above first and second fields are defined as one cycle, and thereafter the same operation is repeated.
  • the second subfield SF2 does not have the reset period TR for resetting the selection of the display cell in the address period TA of the preceding first subfield SF1, so Background light emission can be reduced and contrast can be improved.
  • the minimum luminance unit can be reduced, darker gradation display becomes possible, and gradation expression can be enriched.
  • the address period TA of the second subfield SF2 can be shortened.
  • FIG. 12 is a diagram showing an example of the voltage waveform of each electrode of the plasma display device according to the fifth embodiment of the present invention, and corresponds to FIG.
  • the plasma display device of this embodiment has the configuration of the plasma display device of FIG.
  • the first subfield SF1 is a subfield having the second smallest weight of luminance among the subfields SF1 to SF10 in the field.
  • the second subfield SF2 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field.
  • This embodiment has the same effect as the third embodiment. Furthermore, since the address period TA of the first and second subfields SF1 and SF2 can be shortened in this embodiment, the time for each field can be further shortened compared to the third embodiment. it can.
  • the subfields SF3 to SF10 have an address period TA for selecting display cells to emit light within the first line number (total number of lines), and the subfields SF1 and SF2 It has an address period TA for selecting display cells to emit light in the second line number (total number of lines 1Z2) smaller than the first line number.
  • FIG. 13 is a view showing an example of the voltage waveform of each electrode of the plasma display device according to the sixth embodiment of the present invention, and corresponds to FIG.
  • the plasma display device of this embodiment has the configuration of the plasma display device of FIG.
  • the first subfield SF1 is a subfield having the second smallest weight of luminance among the subfields SF1 to SF10 in the field.
  • the second subfield SF2 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field.
  • the first and second fields have eleven subfields SF1 to SF11.
  • the subfield SF3 is newly added, has a reset period TR, an address period TA, and a sustain discharge period TS, and has, for example, the same luminance weight as the subfield SF2.
  • Subfields SF4 to SF11 correspond to subfields SF3 to SF10 in FIG.
  • the address period TA of the third subfield SF3 of the first field the same voltage force as the voltage of the address period TA of the first subfield SF1 of the first field in FIG.
  • the address period TA of the first and second subfields SF1 and SF2 can be shortened, so that a new subfield SF3 is added. Can do. Since this embodiment can increase the number of subfields as compared to the fifth embodiment, the number of gradations that can be displayed can be increased.
  • the subfields SF1 to SF3 have an address period TA for selecting a display cell to emit light in the first line number (total number of lines). It has an address period TA for selecting a display cell to emit light in the second line number (total number of lines 1Z2) which is smaller than the first line number.
  • FIG. 14 is a diagram showing voltage waveform examples of the electrodes of the plasma display device according to the seventh embodiment of the present invention, and corresponds to FIG.
  • the plasma display device of this embodiment has the configuration of the plasma display device of FIG.
  • the first subfield SF1 is a subfield having the second smallest weight of luminance among the subfields SF1 to SF10 in the field.
  • the second subfield SF2 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field.
  • This embodiment corresponds to the third embodiment (FIG. 10).
  • FIGS. 27 to 30 are diagrams showing specific waveform examples of the subfields SF1 and SF2 of the first to fourth fields in FIG. Broken circles indicate the timing and location of discharge
  • the first field based on the first vertical synchronization signal Vsyncl will be described.
  • the same voltage force as the voltage of the address period TA of the first subfield SF1 of the first field in FIG. 9 is applied to the address electrodes Aj, X electrodes Xi and Applied to Y electrode Yi.
  • the address period TA of the second to tenth subfields SF2 to SF10 the same voltage as the voltage of the address period TA of each subfield of the first field in FIG. 8 is the address electrode Aj, X electrode Xi, and Y electrode. Applied to Yi.
  • the second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS.
  • the subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS.
  • the second field by the second vertical synchronization signal Vsync2 will be described.
  • the same voltage force as the voltage of the address period TA of the first subfield SF1 in the second field in FIG. 9 is applied to the address electrode Aj, X electrode Xi, and Y electrode Yi.
  • the In the address period TA of the second to tenth subfields SF2 to SF10 the same voltage as the voltage of the address period TA of each subfield of the second field in FIG. 8 is the address electrode Aj, X electrode Xi, and Y electrode. Applied to Yi.
  • the second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS.
  • the subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS.
  • the third field by the third vertical synchronization signal Vsync3 will be described.
  • the same voltage force as the voltage of the address period TA of the first subfield SF1 in the third field in FIG. 9 is applied to the address electrode Aj, X electrode Xi, and Y electrode Yi.
  • the In the address period TA of the second to tenth subfields SF2 to SF10 the same voltage as the voltage of the address period TA of each subfield of the first field in FIG. 8 is the address electrode Aj, X electrode Xi, and Y electrode. Applied to Yi.
  • the second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS.
  • the subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS.
  • the fourth field by the fourth vertical synchronization signal Vsync4 will be described.
  • the address period TA of the first subfield SF1 the same voltage force as the voltage of the address period TA of the first subfield SF1 in the fourth field in FIG. 9 is applied to the address electrode Aj, X electrode Xi, and Y electrode Yi.
  • the Address period T of the second to tenth subfields SF2 to SF10 In A the same voltage as the voltage in the address period TA of each subfield of the second field in FIG. 8 is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi.
  • the second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS.
  • the subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS.
  • charge adjustment is performed in the last part of the sustain discharge period TS of the first subfield SF1 of the first to fourth fields.
  • a gradient pulse voltage is applied between X electrode Xi and Y electrode Yi for discharge.
  • the above first to fourth fields are defined as one cycle, and thereafter the same operation is repeated.
  • the second subfield SF2 does not have the reset period TR for resetting the selection of the display cell in the address period TA of the previous first subfield SF1, so Background light emission can be reduced and contrast can be improved.
  • the minimum luminance unit can be reduced, darker gradation display becomes possible, and gradation expression can be enriched.
  • the address period TA of the first subfield SF1 can be shortened.
  • FIG. 15 is a diagram showing an example of the voltage waveform of each electrode of the plasma display device according to the eighth embodiment of the present invention, and corresponds to FIG.
  • the plasma display device of this embodiment has the configuration of the plasma display device of FIG.
  • the first subfield SF1 is a subfield having the second smallest weight of luminance among the subfields SF1 to SF10 in the field.
  • the second subfield SF2 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field.
  • This embodiment corresponds to the fourth embodiment (FIG. 11).
  • the subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS.
  • the second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS.
  • the address period TA of the subfields SF1 and SF3 to SF10 the first field in FIG.
  • the same voltage force as the voltage in the address period TA of each subfield of the field is applied to the address electrode Aj, X electrode Xi, and Y electrode Yi.
  • the same voltage as the voltage of the address period TA of the first subfield SF1 of the first field in FIG. 9 is the address electrode Aj, X electrode Xi, and Y electrode Yi. To be applied.
  • the subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS.
  • the second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS.
  • the same voltage force as the voltage of the address period TA of each subfield of the second field in FIG. 8 is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi.
  • the same voltage as the voltage of the address period TA of the first subfield SF1 of the second field in FIG. 9 is the address electrode Aj, X electrode Xi, and Y electrode Yi. To be applied.
  • the subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS.
  • the second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS.
  • the same voltage force as the voltage of the address period TA of each subfield of the first field in FIG. 8 is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi.
  • the same voltage as the voltage of the address period TA of the first subfield SF1 of the third field in FIG. 9 is the address electrode Aj, X electrode Xi, and Y electrode Yi. To be applied.
  • the subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS.
  • the second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS.
  • the above first to fourth fields are defined as one cycle, and thereafter the same operation is repeated.
  • the second subfield SF2 does not have the reset period TR for resetting the selection of the display cell in the address period TA of the previous first subfield SF1, so that Background light emission can be reduced and contrast can be improved.
  • the minimum luminance unit can be reduced, darker gradation display becomes possible, and gradation expression can be enriched.
  • the address period TA of the second subfield SF2 can be shortened.
  • FIG. 16 is a diagram showing voltage waveform examples of the electrodes of the plasma display device according to the ninth embodiment of the present invention, and corresponds to FIG.
  • the plasma display device of this embodiment has the configuration of the plasma display device of FIG.
  • the first subfield SF1 is a subfield having the second smallest weight of luminance among the subfields SF1 to SF10 in the field.
  • the second subfield SF2 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field.
  • This embodiment corresponds to the fifth embodiment (FIG. 12).
  • the present embodiment has the same effect as the seventh embodiment. Furthermore, since the address period TA of the first and second subfields SF1 and SF2 can be shortened in this embodiment, the time for each field can be further shortened compared to the seventh embodiment. it can. [0112] (Tenth embodiment)
  • FIG. 17 is a diagram showing voltage waveform examples of the electrodes of the plasma display device according to the tenth embodiment of the present invention, and corresponds to FIG.
  • the plasma display device of this embodiment has the configuration of the plasma display device of FIG.
  • the first and second fields have eleven subfields SF1 to SF11.
  • the subfield SF2 is newly added, has a reset period TR, an address period TA, and a sustain discharge period TS, and has the same weighting of luminance as the subfield SF1, for example.
  • Subfields SF3 to SF11 correspond to subfields SF2 to SF10 in FIG.
  • the address period TA of the first subfield SF1 can be shortened, a new subfield SF2 can be added. Since this embodiment can increase the number of subfields compared to the first embodiment, the number of displayable gradations can be increased.
  • FIG. 18 is a diagram showing voltage waveform examples of the electrodes of the plasma display device according to the eleventh embodiment of the present invention, and corresponds to FIG.
  • the plasma display device of this embodiment has the configuration of the plasma display device of FIG. This embodiment corresponds to the tenth embodiment (FIG. 10).
  • the first to fourth fields have eleven subfields SF1 to SF11.
  • the subfield SF2 is newly added, has a reset period TR, an address period TA, and a sustain discharge period TS, and has, for example, the same luminance weight as the subfield SF1.
  • Subfields SF3 to SF11 correspond to subfields SF2 to SF10 in FIG.
  • the address period TA of the second subfield SF2 of the first to fourth fields the voltage of the address period TA of the first subfield SF1 of the first to fourth fields in FIG. 9, respectively. The same voltage force is applied to address electrode Aj, X electrode Xi and Y electrode Yi.
  • the address period TA of the first subfield SF1 can be shortened, so that a new subfield SF2 can be added. Since this embodiment can increase the number of subfields compared to the second embodiment, the number of displayable gradations can be increased.
  • the first to eleventh embodiments are field time-division plasma display devices that divide one field into a plurality of subfields and perform gradation expression by the combination thereof.
  • the minimum luminance unit can be reduced, darker gradation display becomes possible and gradation expression can be enriched.
  • the time for selecting display cells can be shortened.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

A display method of a plasma display device is provided to display a field including first and second sub-fields on which brightness weights are imposed. The display method of the plasma display device is characterized in having a first address step (A) for selecting display cells to emit light in a first line group of the number of first lines in a first sub-fields (SF2-SF10) and a second address step (A) for selecting display cells to emit light in a second line group of the number of second lines in second sub-field (SF1) before or after the first address step, wherein the number of the second lines is smaller than that of the first lines.

Description

明 細 書  Specification
プラズマディスプレイ装置及びその表示方法  Plasma display device and display method thereof
技術分野  Technical field
[0001] 本発明は、プラズマディスプレイ装置及びその表示方法に関する。  [0001] The present invention relates to a plasma display device and a display method thereof.
背景技術  Background art
[0002] 近年、平面型の表示装置として面放電を行う交流型プラズマディスプレイ装置が実 用化されている。プラズマディスプレイ装置は、パーソナルコンピュータやワークステ ーシヨン等の表示装置、平面型の壁掛けテレビジョン、或いは、広告や情報等を表示 するための装置として広く使用されて 、る。面放電を行うプラズマディスプレイ装置は 、前面ガラス基板の内面に一対の電極が形成され、内部に希ガスが封入された構造 になっており、電極間に電圧を印加すると、電極面上に形成された誘電体層及び保 護層の表面で面放電が起こり、紫外線が発生する。そして、背面ガラス基板の内面 には、 3原色である赤色 (R)、緑色 (G)及び青色 (B)の蛍光体が塗布されており、紫 外線によりこれらの蛍光体を励起発光させることによってカラー表示を行うようになつ ている。  In recent years, an AC plasma display device that performs surface discharge has been put to practical use as a flat display device. A plasma display device is widely used as a display device such as a personal computer or a work station, a flat wall-mounted television, or a device for displaying advertisements or information. A plasma display device that performs surface discharge has a structure in which a pair of electrodes is formed on the inner surface of a front glass substrate and a rare gas is sealed inside. When a voltage is applied between the electrodes, the plasma display device is formed on the electrode surface. Surface discharge occurs on the surface of the dielectric layer and protective layer, and ultraviolet rays are generated. The inner surface of the back glass substrate is coated with phosphors of three primary colors, red (R), green (G) and blue (B), and these phosphors are excited and emitted by ultraviolet rays. Color display is being performed.
[0003] 下記の特許文献 1には、 1フィールドをリセット工程、アドレス工程及びサスティンェ 程を有する複数のサブフィールドに分割してその組み合わせで階調表示を行うフィ 一ルド時分割型の表示装置の駆動方法が記載されて 、る。新たなサブフィールドを 追加するとリセット回数も増えるために背景輝度が上昇してコントラストの低下を来し て ヽた課題を解決するために、所定の輝度レベルより大きな輝度レベルで常時点灯 するリセット工程を持たない少なくとも 1つの追加サブフィールドをさらに備えるように 構成している。  [0003] Patent Document 1 below discloses a field time-division display device that divides one field into a plurality of subfields having a reset process, an address process, and a sustain process, and performs gradation display using the combination. The driving method is described. Adding a new subfield increases the number of resets, which increases the background brightness and causes a decrease in contrast.In order to solve the problem that has occurred, a reset process that always lights up at a brightness level greater than the specified brightness level is performed. It is configured to have at least one additional subfield that does not have it.
[0004] 例えば、プラズマディスプレイ装置にぉ 、て、表現することのできる階調は、予め設 定された輝度の重み付けをしたサブフィールドにより、制限される。階調数を増やす 為には、駆動時間を延長して新たにサブフィールドを追加する必要がある。しかし、 限られた駆動時間の中では限界があり、トータルの発光回数を減らし最大輝度が暗く なる等の課題がある。 [0005] 特許文献 1：特開 2005— 202059号公報 [0004] For example, in a plasma display device, gradations that can be expressed are limited by subfields that are weighted with luminance set in advance. In order to increase the number of gradations, it is necessary to extend the driving time and add a new subfield. However, there is a limit in the limited driving time, and there are problems such as reducing the total number of light emission times and darkening the maximum brightness. [0005] Patent Document 1: Japanese Patent Laid-Open No. 2005-202059
発明の開示  Disclosure of the invention
[0006] 本発明の目的は、階調表現を豊かにすることができるプラズマディスプレイ装置及 びその表示方法を提供することである。  [0006] An object of the present invention is to provide a plasma display device and a display method thereof capable of enriching gradation expression.
[0007] 本発明の一観点によれば、輝度の重み付けがされた第 1及び第 2のサブフィールド を含むフィールドを表示するプラズマディスプレイ装置の表示方法であって、前記第 1のサブフィールドにおいて第 1のライン数の第 1のライン群内で発光させる表示セル を選択する第 1のアドレスステップと、前記第 1のアドレスステップの前又は後に、前 記第 2のサブフィールドにおいて前記第 1のライン数よりも少ない第 2のライン数の第 2のライン群内で発光させる表示セルを選択する第 2のアドレスステップとを有するこ とを特徴とするプラズマディスプレイ装置の表示方法が提供される。  [0007] According to an aspect of the present invention, there is provided a display method of a plasma display apparatus for displaying a field including first and second subfields with luminance weighting, wherein the first subfield includes a first method. A first address step for selecting a display cell to emit light in a first line group having a number of lines of 1, and before or after the first address step, the first line in the second subfield. There is provided a display method of a plasma display device, comprising: a second address step of selecting a display cell to emit light in a second line group having a second number of lines smaller than the number.
[0008] 本発明の他の観点によれば、輝度の重み付けがされた第 1及び第 2のサブフィー ルドを含むフィールドを表示するプラズマディスプレイ装置であって、前記第 1のサブ フィールドにおいて第 1のライン数の第 1のライン群内で発光させる表示セルを選択し 、前記第 2のサブフィールドにおいて前記第 1のライン数よりも少ない第 2のライン数 の第 2のライン群内で発光させる表示セルを選択する駆動回路を有することを特徴と するプラズマディスプレイ装置が提供される。  [0008] According to another aspect of the present invention, there is provided a plasma display apparatus for displaying a field including first and second subfields with luminance weighting, wherein the first subfield includes a first subfield. A display cell that emits light within the first line group of the number of lines is selected, and a display cell that emits light within the second line group of the second line number smaller than the first line number in the second subfield is displayed. There is provided a plasma display device characterized by having a drive circuit for selecting a cell.
図面の簡単な説明  Brief Description of Drawings
[0009] [図 1]図 1は、本発明の第 1の実施形態によるプラズマディスプレイ装置の構成例を示 す図である。  FIG. 1 is a diagram showing a configuration example of a plasma display device according to a first embodiment of the present invention.
[図 2]図 2は、本発明の第 2の実施形態によるプラズマディスプレイ装置の構成例を示 す図である。  FIG. 2 is a diagram showing a configuration example of a plasma display device according to a second embodiment of the present invention.
[図 3]図 3は、プラズマディスプレイパネルの構造例を示す分解斜視図である。  FIG. 3 is an exploded perspective view showing a structural example of a plasma display panel.
[図 4]図 4は、プラズマディスプレイパネルのアドレス電極に沿った断面図である。  FIG. 4 is a cross-sectional view taken along the address electrode of the plasma display panel.
[図 5]図 5は、プラズマディスプレイ装置の 1フィールドの構成例を示す図である。  FIG. 5 is a diagram showing a configuration example of one field of the plasma display device.
[図 6]図 6は、一般的な図 1のプラズマディスプレイ装置の各電極の電圧波形例を示 す図である。  [FIG. 6] FIG. 6 is a diagram showing an example of the voltage waveform of each electrode of the general plasma display device of FIG.
[図 7]図 7は、第 1の実施形態によるプラズマディスプレイ装置の各電極の電圧波形 例を示す図である。 [FIG. 7] FIG. 7 shows voltage waveforms of respective electrodes of the plasma display device according to the first embodiment. It is a figure which shows an example.
[図 8]図 8は、一般的な図 2のプラズマディスプレイ装置の各電極の電圧波形例を示 す図である。  [FIG. 8] FIG. 8 is a diagram showing an example of a voltage waveform of each electrode of the general plasma display device of FIG.
[図 9]図 9は、第 2の実施形態によるプラズマディスプレイ装置の各電極の電圧波形 例を示す図である。  FIG. 9 is a diagram showing an example of voltage waveforms of respective electrodes of the plasma display device according to the second embodiment.
[図 10]図 10は、本発明の第 3の実施形態によるプラズマディスプレイ装置の各電極 の電圧波形例を示す図である。  FIG. 10 is a diagram showing an example of voltage waveforms at each electrode of the plasma display device according to the third embodiment of the present invention.
[図 11]図 11は、本発明の第 4の実施形態によるプラズマディスプレイ装置の各電極 の電圧波形例を示す図である。  FIG. 11 is a diagram showing an example of voltage waveforms at each electrode of the plasma display device according to the fourth embodiment of the present invention.
[図 12]図 12は、本発明の第 5の実施形態によるプラズマディスプレイ装置の各電極 の電圧波形例を示す図である。  FIG. 12 is a diagram showing an example of voltage waveforms at each electrode of the plasma display device according to the fifth embodiment of the present invention.
[図 13]図 13は、本発明の第 6の実施形態によるプラズマディスプレイ装置の各電極 の電圧波形例を示す図である。  FIG. 13 is a diagram showing an example of voltage waveforms at each electrode of the plasma display device according to the sixth embodiment of the present invention.
[図 14]図 14は、本発明の第 7の実施形態によるプラズマディスプレイ装置の各電極 の電圧波形例を示す図である。  FIG. 14 is a diagram showing voltage waveform examples of electrodes of a plasma display device according to a seventh embodiment of the present invention.
[図 15]図 15は、本発明の第 8の実施形態によるプラズマディスプレイ装置の各電極 の電圧波形例を示す図である。  FIG. 15 is a diagram showing voltage waveform examples of electrodes of the plasma display device according to the eighth embodiment of the present invention.
[図 16]図 16は、本発明の第 9の実施形態によるプラズマディスプレイ装置の各電極 の電圧波形例を示す図である。  FIG. 16 is a diagram showing an example of voltage waveforms at each electrode of the plasma display device according to the ninth embodiment of the present invention.
[図 17]図 17は、本発明の第 10の実施形態によるプラズマディスプレイ装置の各電極 の電圧波形例を示す図である。  FIG. 17 is a view showing an example of voltage waveforms of respective electrodes of the plasma display device according to the tenth embodiment of the present invention.
[図 18]図 18は、本発明の第 11の実施形態によるプラズマディスプレイ装置の各電極 の電圧波形例を示す図である。  FIG. 18 is a diagram showing voltage waveform examples of electrodes of the plasma display device according to the eleventh embodiment of the present invention.
[図 19]図 19は、図 6の第 1及び第 2のフィールドのサブフィールド SF1及び SF2の具 体的な波形例を示す図である。  FIG. 19 is a diagram showing a specific waveform example of subfields SF1 and SF2 of the first and second fields in FIG.
[図 20]図 20は、図 7の第 1及び第 2のフィールドのサブフィールド SF1及び SF2の具 体的な波形例を示す図である。  FIG. 20 is a diagram showing a specific waveform example of subfields SF1 and SF2 of the first and second fields in FIG.
[図 21]図 21は、図 8の第 1のフィールド (奇数フィールド)及び第 2のフィールド（偶数 フィールド）のサブフィールド SF1及び SF2の具体的な波形例を示す図である。 [FIG. 21] FIG. 21 shows the first field (odd field) and the second field (even number) in FIG. It is a figure which shows the specific example of a waveform of the subfield SF1 and SF2 of a field.
[図 22]図 22は、図 9の第 1のフィールドのサブフィールド SF1及び SF2の具体的な波 形例を示す図である。  FIG. 22 is a diagram showing a specific waveform example of subfields SF 1 and SF 2 of the first field in FIG. 9.
[図 23]図 23は、図 9の第 2のフィールドのサブフィールド SF1及び SF2の具体的な波 形例を示す図である。  FIG. 23 is a diagram showing a specific waveform example of subfields SF 1 and SF 2 of the second field in FIG. 9.
[図 24]図 24は、図 9の第 3のフィールドのサブフィールド SF1及び SF2の具体的な波 形例を示す図である。  FIG. 24 is a diagram showing a specific waveform example of subfields SF 1 and SF 2 of the third field in FIG. 9.
[図 25]図 25は、図 9の第 4のフィールドのサブフィールド SF1及び SF2の具体的な波 形例を示す図である。  FIG. 25 is a diagram showing a specific waveform example of subfields SF1 and SF2 of the fourth field in FIG.
[図 26]図 26は、図 10の第 1及び第 2のフィールドのサブフィールド SF1及び SF2の 具体的な波形例を示す図である。  FIG. 26 is a diagram showing specific waveform examples of the subfields SF1 and SF2 of the first and second fields in FIG.
[図 27]図 27は、図 14の第 1のフィールドのサブフィールド SF1及び SF2の具体的な 波形例を示す図である。  27 is a diagram showing a specific waveform example of subfields SF1 and SF2 of the first field in FIG.
[図 28]図 28は、図 14の第 2のフィールドのサブフィールド SF1及び SF2の具体的な 波形例を示す図である。  FIG. 28 is a diagram showing a specific waveform example of subfields SF1 and SF2 of the second field in FIG.
[図 29]図 29は、図 14の第 3のフィールドのサブフィールド SF1及び SF2の具体的な 波形例を示す図である。  FIG. 29 is a diagram showing a specific waveform example of subfields SF1 and SF2 of the third field in FIG.
[図 30]図 30は、図 14の第 4のフィールドのサブフィールド SF1及び SF2の具体的な 波形例を示す図である。  FIG. 30 is a diagram showing a specific waveform example of subfields SF 1 and SF 2 of the fourth field in FIG. 14.
発明を実施するための最良の形態 BEST MODE FOR CARRYING OUT THE INVENTION
(第 1の実施形態） (First embodiment)
図 1は、本発明の第 1の実施形態によるプラズマディスプレイ装置の構成例を示す 図である。制御回路 7は、画像データ DATA、クロック CLOCK、水平同期信号 HSY NC及び垂直同期信号 VSYNCを入力し、 X電極駆動回路 4、 Y電極駆動回路 5及 びアドレス電極駆動回路 6を制御する。 X電極駆動回路 4は、複数の X電極 XI, X2, • · ·に共通の電圧を供給する。以下、 X電極 XI, X2, · · ·の各々を又はそれらの総 称を、 X電極 XIといい、 iは添え字を意味する。 Y電極駆動回路 5は、スキャン駆動回 路を有し、複数の Y (スキャン)電極 Yl, Y2, · · ·に所定の電圧を供給する。以下、 Y 電極 YI, Y2, · · ·の各々を又はそれらの総称を、 Y電極 Yiといい、 iは添え字を意味 する。アドレス電極駆動回路 6は、複数のアドレス電極 Al, A2, · · ·に所定の電圧を 供給する。以下、アドレス電極 Al, A2, · · ·の各々を又はそれらの総称を、アドレス 電極 Ajといい、 jは添え字を意味する。 FIG. 1 is a diagram showing a configuration example of a plasma display device according to the first embodiment of the present invention. The control circuit 7 inputs the image data DATA, the clock CLOCK, the horizontal synchronization signal HSYNC and the vertical synchronization signal VSYNC, and controls the X electrode drive circuit 4, the Y electrode drive circuit 5 and the address electrode drive circuit 6. The X electrode drive circuit 4 supplies a common voltage to the plurality of X electrodes XI, X2,. Hereinafter, each of the X electrodes XI, X2,... Or their generic name is referred to as an X electrode XI, and i means a subscript. The Y electrode drive circuit 5 has a scan drive circuit and supplies a predetermined voltage to a plurality of Y (scan) electrodes Yl, Y2,. Y Each of the electrodes YI, Y2,... Or their generic name is called a Y electrode Yi, and i means a subscript. The address electrode drive circuit 6 supplies a predetermined voltage to the plurality of address electrodes Al, A2,. Hereinafter, each of the address electrodes Al, A2,... Or their generic name is referred to as an address electrode Aj, and j means a subscript.
[0011] プラズマディスプレイパネル 3では、 Y電極 Yi及び X電極 Xiが水平方向に並列に延 びる行を形成し、アドレス電極 Ajが垂直方向に延びる列を形成する。 Y電極 Yi及び X電極 Xiは、垂直方向に交互に配置される。 Y電極 Yi及びアドレス電極 Ajは、 i行 j列 の 2次元行列を形成する。表示セル Cijは、 Y電極 Yi及びアドレス電極 Ajの交点並び にそれに対応して隣接する X電極 Xiにより形成される。この表示セル Cijが画素に対 応し、プラズマディスプレイパネル 3は 2次元画像を表示することができる。  [0011] In the plasma display panel 3, the Y electrode Yi and the X electrode Xi form a row extending in parallel in the horizontal direction, and the address electrode Aj forms a column extending in the vertical direction. Y electrode Yi and X electrode Xi are alternately arranged in the vertical direction. Y electrode Yi and address electrode Aj form a two-dimensional matrix of i rows and j columns. The display cell Cij is formed by the X electrode Xi adjacent to the intersection of the Y electrode Yi and the address electrode Aj. The display cell Cij corresponds to a pixel, and the plasma display panel 3 can display a two-dimensional image.
[0012] 図 3はプラズマディスプレイパネル 3の構造例を示す分解斜視図であり、図 4はプラ ズマディスプレイパネル 3のアドレス電極に沿った断面図である。 X電極 11 Aは、図 1 の X電極 Xiに対応し、透明電極 11及びメタル電極 12を有する。 Y電極 11Bは、図 1 の Y電極 Yiに対応し、透明電極 11及びメタル電極 12を有する。 X電極 11A及び Y 電極 11Bは、前面ガラス基板 1上に形成されている。その上には、放電空間に対し絶 縁するための誘電体層 13が被着されている。さらにその上には、 MgO (酸ィ匕マグネ シゥム)保護層 14が被着されて 、る。  FIG. 3 is an exploded perspective view showing a structural example of the plasma display panel 3, and FIG. 4 is a cross-sectional view taken along the address electrodes of the plasma display panel 3. The X electrode 11 A corresponds to the X electrode Xi in FIG. 1 and includes a transparent electrode 11 and a metal electrode 12. The Y electrode 11B corresponds to the Y electrode Yi in FIG. 1 and includes a transparent electrode 11 and a metal electrode 12. The X electrode 11A and the Y electrode 11B are formed on the front glass substrate 1. On top of that, a dielectric layer 13 is deposited to insulate the discharge space. Further thereon, an MgO (acid magnesium) protective layer 14 is deposited.
[0013] アドレス電極 21は、図 1のアドレス電極 Ajに対応し、前面ガラス基板 1と対向して配 置された背面ガラス基板 2上に形成される。その上には、誘電体層 22が被着される。 更にその上には、蛍光体 24が被着されている。隔壁 23は、縦隔壁 23 A及び横隔壁 23Bのボックス型で形成される。隔壁 23の内面には、赤、青、緑色の蛍光体 24が各 色毎に配置、塗付されている。 X電極 11 A及び Y電極 11 Bの間の放電によって蛍光 体 24を励起して各色が発光する。前面ガラス基板 1及び背面ガラス基板 2の間の放 電空間には、 Ne+Xeぺユングガス等が封入されている。  The address electrode 21 corresponds to the address electrode Aj in FIG. 1, and is formed on the rear glass substrate 2 disposed to face the front glass substrate 1. A dielectric layer 22 is deposited thereon. Further thereon, a phosphor 24 is deposited. The partition wall 23 is formed in a box shape of a vertical partition wall 23A and a horizontal partition wall 23B. On the inner surface of the partition wall 23, red, blue, and green phosphors 24 are arranged and applied for each color. The phosphor 24 is excited by the discharge between the X electrode 11A and the Y electrode 11B, and each color emits light. In the discharge space between the front glass substrate 1 and the rear glass substrate 2, Ne + Xe-paying gas or the like is sealed.
[0014] 図 5は、プラズマディスプレイ装置の 1フィールド 60の構成例を示す図である。 1フィ 一ルド 60は、例えば、それぞれ輝度の重み付けがされた第 1のサブフィールド SF1、 第 2のサブフィールド SF2、 · · ·、第 10のサブフィールド SF10により形成される。サブ フィールド数は、例えば 10であり、階調ビット数に相当する。各フィールド 60は、 1枚 の画像を表示することができ、例えば 60フィールド Z秒で表示される。 FIG. 5 is a diagram showing a configuration example of one field 60 of the plasma display device. The 1 field 60 is formed by, for example, a first subfield SF1, a second subfield SF2,. The number of subfields is 10, for example, and corresponds to the number of gradation bits. Each field 60 is 1 piece Images can be displayed, for example, 60 fields are displayed in Z seconds.
[0015] 各サブフィールド SF1〜SF10は、リセット期間 TR、アドレス期間 TA及びサスティ ン放電期間 TSにより構成される。 Each subfield SF1 to SF10 includes a reset period TR, an address period TA, and a sustain discharge period TS.
[0016] 図 19に、サブフィールド SF1及び SF2の電圧波形例を示す。破線の〇印は、放電 のタイミング及び場所を示す。アドレス電極 Aj (図では Aで示す）、 X電極 Xi (図では X で示す)及び Y電極 Yi (図では Yで示す)の電圧波形例を示す。 FIG. 19 shows voltage waveform examples of subfields SF1 and SF2. The dotted circles indicate the timing and location of the discharge. Examples of voltage waveforms for the address electrode Aj (indicated by A in the figure), X electrode Xi (indicated by X in the figure), and Y electrode Yi (indicated by Y in the figure) are shown.
[0017] リセット期間 TRでは、 X電極 Xi及び Y電極 Yiに所定の電圧を印加して、表示セル C ijの初期化を行う。 [0017] In the reset period TR, a predetermined voltage is applied to the X electrode Xi and the Y electrode Yi to initialize the display cell Cij.
[0018] アドレス期間 TAでは、 Y電極 YI, Y2, · · ·に対して所定のスキャンパノレスをスキヤ ンして印加し、そのスキャンパルスに対応してアドレスパルスをアドレス電極 Ajに印カロ することにより表示セルを選択する。 Y電極 Yiのスキャンパルスに対応してアドレス電 極 Ajのアドレスパルスが生成されれば、その Y電極 Yi及び X電極 Xiの表示セル Cij が選択される。 Y電極 Yiのスキャンパルスに対応してアドレス電極 Ajのアドレスパル スが生成されなければ、その Y電極 Yi及び X電極 Xiの表示セル Cijが選択されな!、。 スキャンパルスに対応してアドレスパルスが生成されると、アドレス電極 Aj及び Y電極 Yi間のアドレス放電が起こり、それを種火として X電極 Xi及び Y電極 Yi間で放電が起 こり、 X電極 Xiに負電荷が蓄積され、 Y電極 Yiに正電荷が蓄積される。  [0018] In the address period TA, a predetermined scan panel is scanned and applied to the Y electrodes YI, Y2,..., And the address pulse is marked on the address electrode Aj in response to the scan pulse. The display cell is selected. If the address pulse of the address electrode Aj is generated corresponding to the scan pulse of the Y electrode Yi, the display cell Cij of the Y electrode Yi and the X electrode Xi is selected. If the address pulse of the address electrode Aj is not generated corresponding to the scan pulse of the Y electrode Yi, the display cell Cij of the Y electrode Yi and the X electrode Xi is not selected! When an address pulse is generated in response to the scan pulse, an address discharge occurs between the address electrode Aj and the Y electrode Yi, and this is used as a fire to cause a discharge between the X electrode Xi and the Y electrode Yi, and the X electrode Xi Negative charge is accumulated in Y electrode, and positive charge is accumulated in Y electrode Yi.
[0019] サスティン放電期間 TSでは、 X電極 Xi及び Y電極 Yi間に互 ヽに逆相のサスティン パルスが印加され、選択された表示セル Cijの X電極 Xi及び Y電極 Yi間でサスティン パルス毎にサスティン放電を行い、発光を行う。  [0019] In the sustain discharge period TS, a sustain pulse having an opposite phase is applied between the X electrode Xi and the Y electrode Yi, and the sustain pulse is generated between the X electrode Xi and the Y electrode Yi of the selected display cell Cij for each sustain pulse. Sustain discharge is performed to emit light.
[0020] 各サブフィールド SF1〜SF10では、 X電極 Xi及び Y電極 Yi間のサスティン放電パ ルス数（サスティン放電期間 TSの長さ）が異なる。サブフィールド SF1から SF10に向 けて、順次、サスティン放電パルス数が多く（サスティン放電期間 TSが長く）なり、輝 度の重み付けが大きくなる。これにより、階調値を決めることができる。  [0020] In each subfield SF1 to SF10, the number of sustain discharge pulses (the length of the sustain discharge period TS) between the X electrode Xi and the Y electrode Yi is different. From subfield SF1 to SF10, the number of sustain discharge pulses increases in sequence (the sustain discharge period TS becomes longer), and the luminance weight increases. Thereby, the gradation value can be determined.
[0021] 図 6は、一般的なプラズマディスプレイ装置の各電極の電圧波形例を示す図である 。波形は、上力も順に、アドレス電極 Aj (図では Aで示す）、 X電極 Xi (図では Xで示 す)及び Y電極 Yiの電圧波形を示す。第 1の垂直同期信号 Vsync 1により第 1のフィ 一ルドが表示され、続いて、第 2の垂直同期信号 Vsync2により第 2のフィールドが表 示される。図 5に示したように、各フィールド 60は、サブフィールド SF1〜SF10を有 する。各サブフィールド SF1〜SF10は、リセット期間 TS (図では Rで示す）、アドレス 期間 TA (図では Aで示す)及びサスティン放電期間 TS (図では Sで示す)を有する。 FIG. 6 is a diagram illustrating an example of a voltage waveform of each electrode of a general plasma display device. The waveform shows the voltage waveform of the address electrode Aj (indicated by A in the figure), X electrode Xi (indicated by X in the figure), and Y electrode Yi in order of the upper force. The first field is displayed by the first vertical sync signal Vsync 1, followed by the second field by the second vertical sync signal Vsync2. Indicated. As shown in FIG. 5, each field 60 has subfields SF1 to SF10. Each subfield SF1 to SF10 has a reset period TS (indicated by R in the figure), an address period TA (indicated by A in the figure), and a sustain discharge period TS (indicated by S in the figure).
[0022] 図 19は、図 6の第 1及び第 2のフィールドのサブフィールド SF1及び SF2の具体的 な波形例を示す図である。破線の〇印は、放電のタイミング及び場所を示す。  FIG. 19 is a diagram illustrating a specific waveform example of the subfields SF1 and SF2 of the first and second fields in FIG. Broken circles indicate the timing and location of discharge.
[0023] まず、第 1の垂直同期信号 Vsynclによる第 1のフィールドについて説明する。各サ ブフィールド SF1〜SF10のアドレス期間 TAでは、 Y電極 Yl, Y2, Y3, · · ·に対し て負のスキャンパルスを順次スキャンして印加し、そのスキャンパルスに対応して正の アドレスパルスをアドレス電極 Ajに印加することにより表示セルを選択する。その際、 X電極 XIには、正電圧を印加する。スキャンパルスに対応してアドレスパルスが生成 されると、アドレス電極 Aj及び Y電極 Yi間のアドレス放電が起こり、それを種火として X電極 XI及び Y電極 Yi間で放電が起こり、 X電極 XIに負電荷が蓄積され、 Y電極 Yi に正電荷が蓄積される。  First, the first field based on the first vertical synchronization signal Vsyncl will be described. In the address period TA of each of the subfields SF1 to SF10, negative scan pulses are sequentially scanned and applied to the Y electrodes Yl, Y2, Y3, ..., and positive address pulses corresponding to the scan pulses. Is applied to the address electrode Aj to select a display cell. At that time, a positive voltage is applied to the X electrode XI. When an address pulse is generated in response to the scan pulse, an address discharge occurs between the address electrode Aj and the Y electrode Yi, and this is used as a fire to cause a discharge between the X electrode XI and the Y electrode Yi, resulting in the X electrode XI. Negative charge is accumulated and positive charge is accumulated on Y electrode Yi.
[0024] 次に、第 2の垂直同期信号 Vsync2による第 2のフィールドについて説明する。各サ ブフィールドのアドレス期間 TAでは、アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに第 1 のフィールドと同様の電圧が印加される。  Next, the second field based on the second vertical synchronization signal Vsync2 will be described. In the address period TA of each subfield, the same voltage as that in the first field is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi.
[0025] 図 7は、本実施形態によるプラズマディスプレイ装置の各電極の電圧波形例を示す 図であり、図 6に対応する。図 20は、図 7の第 1及び第 2のフィールドのサブフィール ド SF1及び SF2の具体的な波形例を示す図である。破線の〇印は、放電のタイミン グ及び場所を示す。  FIG. 7 is a view showing an example of the voltage waveform of each electrode of the plasma display device according to the present embodiment, and corresponds to FIG. FIG. 20 is a diagram illustrating a specific waveform example of the subfields SF1 and SF2 of the first and second fields in FIG. The dotted circles indicate the timing and location of the discharge.
[0026] まず、第 1の垂直同期信号 Vsynclによる第 1のフィールドについて説明する。第 1 のサブフィールド SF1のアドレス期間 TAでは、奇数番目の Y電極 Yl, Y3, Y5, · · · に対してのみ負のスキャンパルスを順次スキャンして印加し、そのスキャンパルスに対 応して正のアドレスパルスをアドレス電極 Ajに印加することにより表示セルを選択す る。その際、 X電極 Xiには、正電圧を印加する。スキャンパルスに対応してアドレスパ ルスが生成されると、奇数番目の Y電極 Yi及びアドレス電極 Aj間のアドレス放電が起 こり、それを種火として奇数番目の Y電極 Yi及び X電極 Xi間で放電が起こり、 X電極 Xiに負電荷が蓄積され、奇数番目の Y電極 Yiに正電荷が蓄積される。第 1のサブフ ィールド SF1は、フィールド内のサブフィールド SF1〜SF10の中で輝度の重み付け が最も小さいサブフィールドである。第 1のフィールドの第 1のサブフィールド SF1の サスティン放電期間 TSでは、奇数番目の Y電極 Yl, Y3, Y5, · · ·の表示セル Cijの みが発光可能である。 First, the first field by the first vertical synchronization signal Vsyncl will be described. In the address period TA of the first subfield SF1, negative scan pulses are sequentially scanned and applied only to the odd-numbered Y electrodes Yl, Y3, Y5, ..., and in response to the scan pulses. A display cell is selected by applying a positive address pulse to the address electrode Aj. At that time, a positive voltage is applied to the X electrode Xi. When an address pulse is generated in response to a scan pulse, an address discharge occurs between the odd-numbered Y electrode Yi and the address electrode Aj, and this is used as a fire, between the odd-numbered Y electrode Yi and the X electrode Xi. Discharge occurs, negative charge is accumulated on the X electrode Xi, and positive charge is accumulated on the odd-numbered Y electrode Yi. First sub The field SF1 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field. In the sustain discharge period TS of the first subfield SF1 of the first field, only the odd-numbered Y electrodes Yl, Y3, Y5,.
[0027] 第 1のフィールドのサブフィールド SF2〜SF10のアドレス期間 TAでは、アドレス電 極 Aj、X電極 Xi及び Y電極 Yiに図 6のアドレス期間 TAと同様の電圧が印加される。 すなわち、すべての Y電極 Yl, Y2, Y3, · · ·に対して負のスキャンパルスを順次ス キャンして印加し、そのスキャンパルスに対応して正のアドレスパルスをアドレス電極 Ajに印加することにより表示セルを選択する。その際、 X電極 Xiには、正電圧を印加 する。第 1のフィールドのサブフィールド SF2〜SF10のサスティン放電期間 TSでは 、すべての Y電極 Yiの表示セル Cijが発光可能である。  In the address period TA of the subfields SF2 to SF10 of the first field, the same voltage as that in the address period TA in FIG. 6 is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi. That is, negative scan pulses are sequentially scanned and applied to all Y electrodes Yl, Y2, Y3, ..., and positive address pulses are applied to address electrodes Aj corresponding to the scan pulses. Select the display cell by. At that time, a positive voltage is applied to the X electrode Xi. In the sustain discharge period TS of the subfields SF2 to SF10 of the first field, the display cells Cij of all the Y electrodes Yi can emit light.
[0028] 次に、第 2の垂直同期信号 Vsync2による第 2のフィールドについて説明する。第 1 のサブフィールド SF1のアドレス期間 TAでは、偶数番目の Y電極 Y2, Y4, Y6, · · · に対してのみ負のスキャンパルスを順次スキャンして印加し、そのスキャンパルスに対 応して正のアドレスパルスをアドレス電極 Ajに印加することにより表示セルを選択す る。その際、 X電極 Xiには、正電圧を印加する。スキャンパルスに対応してアドレスパ ルスが生成されると、偶数番目の Y電極 Yi及びアドレス電極 Aj間のアドレス放電が起 こり、それを種火として偶数番目の Y電極 Yi及び X電極 Xi間で放電が起こり、 X電極 Xiに負電荷が蓄積され、偶数番目の Y電極 Yiに正電荷が蓄積される。第 2のフィー ルドの第 1のサブフィールド SF1のサスティン放電期間 TSでは、偶数番目の Y電極 Y2, Y4, Y6, · · ·の表示セル Cijのみが発光可能である。  Next, the second field based on the second vertical synchronization signal Vsync2 will be described. In the address period TA of the first subfield SF1, negative scan pulses are sequentially scanned and applied only to the even-numbered Y electrodes Y2, Y4, Y6, ..., and in response to the scan pulses. A display cell is selected by applying a positive address pulse to the address electrode Aj. At that time, a positive voltage is applied to the X electrode Xi. When an address pulse is generated in response to a scan pulse, an address discharge occurs between the even-numbered Y electrode Yi and the address electrode Aj, and this is used as a fire, between the even-numbered Y electrode Yi and the X electrode Xi. Discharge occurs, negative charge is accumulated on the X electrode Xi, and positive charge is accumulated on the even-numbered Y electrode Yi. In the sustain discharge period TS of the first subfield SF1 of the second field, only the display cells Cij of even-numbered Y electrodes Y2, Y4, Y6,.
[0029] 第 2のフィールドのサブフィールド SF2〜SF10のアドレス期間 TAでは、アドレス電 極 Aj、X電極 Xi及び Y電極 Yiに図 6のアドレス期間 TAと同様の電圧が印加される。 すなわち、すべての Y電極 Yl, Y2, Y3, · · ·に対して負のスキャンパルスを順次ス キャンして印加し、そのスキャンパルスに対応して正のアドレスパルスをアドレス電極 Ajに印加することにより表示セルを選択する。その際、 X電極 Xiには、正電圧を印加 する。第 2のフィールドのサブフィールド SF2〜SF10のサスティン放電期間 TSでは 、すべての Y電極 Yiの表示セル Cijが発光可能である。 [0030] 上記の第 1及び第 2のフィールド（2個の垂直同期信号 Vsyncl及び Vsync2)を 1 周期とし、以後、同様の動作を繰り返す。以上のように、本実施形態によれば、奇数 フィールド（第 1のフィールド）の第 1のサブフィールド SF1では奇数番目の Y電極 Y1 , Y3, Y5, · · ·にのみスキャンパノレスを印加して奇数番目の Y電極 Yl, Y3, Y5, · · •の表示セル Cijを選択し、偶数フィールド（第 2のフィールド）の第 1のサブフィールド SF1では偶数番目の Y電極 Y2, Y4, Y6, · · ·にのみスキャンパルスを印加して偶数 番目の Y電極 Y2, Y4, Y6, · · ·の表示セル Cijを選択する。 [0029] In the address period TA of the subfields SF2 to SF10 in the second field, the same voltage as that in the address period TA in FIG. 6 is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi. That is, negative scan pulses are sequentially scanned and applied to all Y electrodes Yl, Y2, Y3, ..., and positive address pulses are applied to address electrodes Aj corresponding to the scan pulses. Select the display cell by. At that time, a positive voltage is applied to the X electrode Xi. In the sustain discharge period TS of the subfields SF2 to SF10 of the second field, the display cells Cij of all the Y electrodes Yi can emit light. [0030] The above first and second fields (two vertical synchronization signals Vsyncl and Vsync2) are defined as one cycle, and thereafter the same operation is repeated. As described above, according to the present embodiment, the scan panel is applied only to the odd-numbered Y electrodes Y1, Y3, Y5,... In the first subfield SF1 of the odd field (first field). Select the display cell Cij of the odd-numbered Y electrodes Yl, Y3, Y5, ···, and select the even-numbered Y electrodes Y2, Y4, Y6, in the first subfield SF1 of the even-numbered field (second field) · · · · · · ········································································
[0031] 図 6の第 1のサブフィールド SF1の輝度を 1とすると、本実施形態（図 7)では輝度を 時間的に分散させて第 1のサブフィールド SF1の輝度を 0. 5にすることができる。す なわち、本実施形態は、図 6に比べ、最小輝度単位を小さくすることができるので、よ り暗い階調表示が可能になり、階調表現を豊かにすることができる。  [0031] Assuming that the luminance of the first subfield SF1 in FIG. 6 is 1, in this embodiment (FIG. 7), the luminance is temporally dispersed so that the luminance of the first subfield SF1 is 0.5. Can do. That is, in this embodiment, the minimum luminance unit can be made smaller than in FIG. 6, so that a darker gradation display is possible and the gradation expression can be enriched.
[0032] また、図 6の第 1のサブフィールド SF1では、すべての Y電極 Yl, Y2, Y3, · · ·に 順次スキャンパルスを印加する。これに対し、本実施形態（図 7)の奇数フィールドの 第 1のサブフィールド SF1では、奇数番目の Y電極 Yl, Y3, Y5, · · ·にのみ順次ス キャンパルスを印加する。したがって、本実施形態の第 1のサブフィールド SF1のアド レス期間 TAは、図 6の第 1のサブフィールド SF1のアドレス期間 TAに対して、約半 分の時間に短縮することができる。  In the first subfield SF1 in FIG. 6, scan pulses are sequentially applied to all the Y electrodes Yl, Y2, Y3,. On the other hand, in the first subfield SF1 of the odd field of this embodiment (FIG. 7), the scan pulse is sequentially applied only to the odd-numbered Y electrodes Yl, Y3, Y5,. Therefore, the address period TA of the first subfield SF1 of the present embodiment can be shortened to about half the time of the address period TA of the first subfield SF1 in FIG.
[0033] 同様に、本実施形態（図 7)の偶数フィールドの第 1のサブフィールド SF1では、偶 数番目の Y電極 Y2, Y4, Y6, · · ·にのみ順次スキャンパルスを印加するので、偶数 フィールドの第 1のサブフィールド SF1のアドレス期間 TAも短縮することができる。そ の結果、全フィールドの第 1のサブフィールド SF1の時間を短縮することができる。  Similarly, in the first subfield SF1 of the even field of this embodiment (FIG. 7), the scan pulse is sequentially applied only to the even-numbered Y electrodes Y2, Y4, Y6,. The address period TA of the first subfield SF1 of the even field can also be shortened. As a result, the time for the first subfield SF1 of all fields can be shortened.
[0034] 本実施形態では、サブフィールド SF2〜SF10において第 1のライン数 (全ライン数 )のライン群内で発光させる表示セルを選択するアドレス期間 TAを有し、サブフィー ルド SF1において前記第 1のライン数よりも少ない第 2のライン数 (全ライン数の 1Z2 )のライン群内で発光させる表示セルを選択するアドレス期間 TAを有する。  In the present embodiment, in subfields SF2 to SF10, there is an address period TA for selecting a display cell that emits light within a line group of the first number of lines (total number of lines), and the first field is included in subfield SF1. There is an address period TA for selecting a display cell to emit light in a second line number (1Z2 of the total number of lines) smaller than the number of lines.
[0035] アドレス期間 TAの前には、その前のサブフィールドの発光させる表示セルの選択 をリセットするためのリセット期間 TRを有する。アドレス期間 TAの後には、アドレス期 間 TAで選択された表示セルのサスティン放電による発光を行うサスティン放電期間 TSを有する。 [0035] Before the address period TA, there is a reset period TR for resetting selection of a display cell to emit light in the preceding subfield. After the address period TA, a sustain discharge period in which light is emitted by the sustain discharge of the display cell selected in the address period TA. Has TS.
[0036] 表示の周期は、第 1のフィールド (垂直同期信号 Vsyncl)及び第 2のフィールド (垂 直同期信号 Vsync2)が 1周期である。各フィールドのサブフィールド SF2〜SF10に ぉ ヽて全ライン内で発光させる表示セルを選択し、第 1のフィールドのサブフィールド SF1では全ライン内の半分のライン内で発光させる表示セルを選択し、第 2のフィー ルドのサブフィールド SF1では全ライン内の残りの半分のライン内で発光させる表示 セルを選択する。  [0036] The display period is one period for the first field (vertical synchronization signal Vsyncl) and the second field (vertical synchronization signal Vsync2). Select the display cells that emit light in all lines in subfields SF2 to SF10 of each field, select the display cells that emit light in half of all lines in subfield SF1 of the first field, In the subfield SF1 of the second field, select the display cells that emit light in the other half of all lines.
[0037] (第 2の実施形態）  [0037] (Second Embodiment)
図 2は、本発明の第 2の実施形態によるプラズマディスプレイ装置の構成例を示す 図である。このプラズマディスプレイ装置は、 ALIS (Alternate Lighting of Surfaces) 方式である。図 1のプラズマディスプレイ装置では、 Y電極は、一方に隣接する X電極 との間でのみ表示セルを構成していた。例えば、 X電極 XI及び Υ電極 Y1が 1つの表 示セルを構成し、 X電極 Χ2及び Υ電極 Υ2が他の 1つの表示セルを構成する。これに 対し、図 2のプラズマディスプレイ装置では、 Υ電極は、両方に隣接する X電極との間 で表示セルを構成する。例えば、 X電極 XI及び Υ電極 Y1が 1つの表示セルを構成 し、 Υ電極 Y1及び X電極 Χ2が他の 1つの表示セルを構成する。これ〖こより、表示画 像のライン数を増やし、解像度を上げることができる。  FIG. 2 is a diagram showing a configuration example of a plasma display device according to the second embodiment of the present invention. This plasma display device is an ALIS (Alternate Lighting of Surfaces) system. In the plasma display device of FIG. 1, the Y electrode constitutes a display cell only between the X electrode adjacent to one side. For example, X electrode XI and Υ electrode Y1 constitute one display cell, and X electrode Χ2 and Υ electrode Υ2 constitute the other one display cell. On the other hand, in the plasma display device of FIG. 2, the cathode electrode constitutes a display cell between the X electrode adjacent to both. For example, X electrode XI and Υ electrode Y1 constitute one display cell, and Υ electrode Y1 and X electrode 電極 2 constitute another display cell. This makes it possible to increase the number of lines in the display image and increase the resolution.
[0038] 以下、図 2のプラズマディスプレイ装置が図 1のプラズマディスプレイ装置と異なる 点を説明する。 X電極駆動回路 4は、第 1の X電極駆動回路 4a及び第 2の X電極駆 動回路 4bを有する。第 1の X電極駆動回路 4aは、奇数番目の X電極 XI, X3, X5, · • ·に共通の電圧を供給する。第 2の X電極駆動回路 4bは、偶数番目の X電極 X2, X 4, X6, · · ·に共通の電圧を供給する。  [0038] Hereinafter, the difference between the plasma display device of Fig. 2 and the plasma display device of Fig. 1 will be described. The X electrode drive circuit 4 includes a first X electrode drive circuit 4a and a second X electrode drive circuit 4b. The first X electrode drive circuit 4a supplies a common voltage to odd-numbered X electrodes XI, X3, X5,. The second X electrode drive circuit 4b supplies a common voltage to the even-numbered X electrodes X2, X4, X6,.
[0039] Y電極駆動回路 5は、第 1の Y電極駆動回路 5a及び第 2の Y電極駆動回路 5bを有 する。第 1の Y電極駆動回路 5aは、奇数番目の Y電極 Yl, Y3, Y5, · · ·に所定の電 圧を供給する。第 2の Y電極駆動回路 5bは、偶数番目の Y電極 Y2, Y4, Y6, · · ·に 所定の電圧を供給する。  The Y electrode drive circuit 5 has a first Y electrode drive circuit 5a and a second Y electrode drive circuit 5b. The first Y electrode drive circuit 5a supplies a predetermined voltage to the odd-numbered Y electrodes Yl, Y3, Y5,. The second Y electrode drive circuit 5b supplies a predetermined voltage to the even-numbered Y electrodes Y2, Y4, Y6,.
[0040] 図 8は、一般的な図 2のプラズマディスプレイ装置の各電極の電圧波形例を示す図 であり、図 6に対応する。以下、奇数番目の X電極 XI, X3, X5, · · ·を X電極 Xoとい い、偶数番目の X電極 X2, X4, X6, · · ·を X電極 Xeという。 FIG. 8 is a diagram showing an example of a voltage waveform of each electrode of the general plasma display device of FIG. 2, and corresponds to FIG. Hereinafter, odd-numbered X electrodes XI, X3, X5, ... are called X electrodes Xo. The even-numbered X electrodes X2, X4, X6, ... are called X electrodes Xe.
[0041] 図 21は、図 8の第 1のフィールド (奇数フィールド)及び第 2のフィールド（偶数フィー ルド）のサブフィールド SF1及び SF2の具体的な波形例を示す図である。破線の〇 印は、放電のタイミング及び場所を示す。 FIG. 21 is a diagram showing specific waveform examples of the subfields SF1 and SF2 of the first field (odd field) and the second field (even field) in FIG. The dotted circles indicate the timing and location of the discharge.
[0042] まず、第 1の垂直同期信号 Vsynclによる第 1のフィールドについて説明する。各サ ブフィールド SF1〜SF10のアドレス期間 TAは、前半アドレス期間及び後半アドレス 期間を有する。 First, the first field based on the first vertical synchronization signal Vsyncl will be described. The address period TA of each subfield SF1 to SF10 has a first half address period and a second half address period.
[0043] まず、前半アドレス期間では、奇数番目の Y電極 Yl, Y3, Y5, · · ·に対して負のス キャンパルスを順次スキャンして印加し、そのスキャンパルスに対応して正のアドレス パルスをアドレス電極 Ajに印加することにより表示セルを選択する。その際、奇数番 目の X電極 Xoには正電圧を印加し、偶数番目の X電極 Xeにはグランド電位を印カロ する。スキャンパルスに対応してアドレスパルスが生成されると、奇数番目の Y電極 Yi 及びアドレス電極 Aj間のアドレス放電が起こり、それを種火として奇数番目の Y電極 Yi及び奇数番目の X電極 Xo間で放電が起こり、奇数番目の X電極 Xoに負電荷が蓄 積され、奇数番目の Y電極 Yiに正電荷が蓄積される。これにより、その後のサスティ ン放電期間 TSにおいて、奇数番目の Y電極 Yi及び奇数番目の X電極 Xoの表示セ ルが発光可能になる。例えば、 Y電極 Y1及び X電極 XIの表示セルが発光可能にな る。  [0043] First, in the first half address period, negative scan pulses are sequentially scanned and applied to the odd-numbered Y electrodes Yl, Y3, Y5, ..., and positive addresses corresponding to the scan pulses are applied. A display cell is selected by applying a pulse to the address electrode Aj. At that time, a positive voltage is applied to the odd-numbered X electrode Xo, and the ground potential is applied to the even-numbered X electrode Xe. When an address pulse is generated in response to a scan pulse, an address discharge occurs between the odd-numbered Y electrode Yi and the address electrode Aj, and this is used as a fire, between the odd-numbered Y electrode Yi and the odd-numbered X electrode Xo. Discharge occurs, negative charge is accumulated on the odd-numbered X electrode Xo, and positive charge is accumulated on the odd-numbered Y electrode Yi. As a result, the display cells of the odd-numbered Y electrode Yi and the odd-numbered X electrode Xo can emit light in the subsequent sustain discharge period TS. For example, the display cells of the Y electrode Y1 and the X electrode XI can emit light.
[0044] 次に、後半アドレス期間では、偶数番目の Y電極 Y2, Y4, Y6, · · ·に対して負のス キャンパルスを順次スキャンして印加し、そのスキャンパルスに対応して正のアドレス パルスをアドレス電極 Ajに印加することにより表示セルを選択する。その際、奇数番 目の X電極 Xoにはグランド電位を印加し、偶数番目の X電極 Xeには正電圧を印カロ する。スキャンパルスに対応してアドレスパルスが生成されると、偶数番目の Y電極 Yi 及びアドレス電極 Aj間のアドレス放電が起こり、それを種火として偶数番目の Y電極 Yi及び偶数番目の X電極 Xe間で放電が起こり、偶数番目の X電極 Xeに負電荷が蓄 積され、偶数番目の Y電極 Yiに正電荷が蓄積される。これにより、その後のサスティ ン放電期間 TSにおいて、偶数番目の Y電極 Yi及び偶数番目の X電極 Xeの表示セ ルが発光可能になる。例えば、 Y電極 Y2及び X電極 X2の表示セルが発光可能にな る。 [0044] Next, in the second half address period, negative scan pulses are sequentially scanned and applied to the even-numbered Y electrodes Y2, Y4, Y6, ..., and positive pulses corresponding to the scan pulses are applied. A display cell is selected by applying an address pulse to the address electrode Aj. At that time, a ground potential is applied to the odd-numbered X electrode Xo, and a positive voltage is applied to the even-numbered X electrode Xe. When an address pulse is generated corresponding to the scan pulse, an address discharge occurs between the even-numbered Y electrode Yi and the address electrode Aj, and this is used as a fire to connect between the even-numbered Y electrode Yi and the even-numbered X electrode Xe. Discharge occurs, negative charge is accumulated on the even-numbered X electrode Xe, and positive charge is accumulated on the even-numbered Y electrode Yi. Thereby, the display cells of the even-numbered Y electrode Yi and the even-numbered X electrode Xe can emit light in the subsequent sustain discharge period TS. For example, the display cells of Y electrode Y2 and X electrode X2 can emit light. The
[0045] 以上のように、前半アドレス期間では奇数番目の Y電極 Yiにスキャンパルスを印カロ し、後半アドレス期間では偶数番目の Y電極 Yiにスキャンパルスを印加し、アドレス 期間 TA全体ではすべての Y電極 Yiにスキャンパルスを印加している。  [0045] As described above, the scan pulse is applied to the odd-numbered Y electrode Yi in the first half address period, and the scan pulse is applied to the even-numbered Y electrode Yi in the second half address period. A scan pulse is applied to Y electrode Yi.
[0046] 次に、第 2の垂直同期信号 Vsync2による第 2のフィールドについて説明する。各サ ブフィールド SF1〜SF10のアドレス期間 TAは、前半アドレス期間及び後半アドレス 期間を有する。  Next, the second field by the second vertical synchronization signal Vsync2 will be described. The address period TA of each subfield SF1 to SF10 has a first half address period and a second half address period.
[0047] まず、前半アドレス期間では、奇数番目の Y電極 YI, Y3, Y5, · · ·に対して負のス キャンパルスを順次スキャンして印加し、そのスキャンパルスに対応して正のアドレス パルスをアドレス電極 Ajに印加することにより表示セルを選択する。その際、奇数番 目の X電極 Xoにはグランド電位を印加し、偶数番目の X電極 Xeには正電圧を印カロ する。スキャンパルスに対応してアドレスパルスが生成されると、奇数番目の Y電極 Yi 及びアドレス電極 Aj間のアドレス放電が起こり、それを種火として奇数番目の Y電極 Yi及び偶数番目の X電極 Xe間で放電が起こり、偶数番目の X電極 Xeに負電荷が蓄 積され、奇数番目の Y電極 Yiに正電荷が蓄積される。これにより、その後のサスティ ン放電期間 TSにおいて、奇数番目の Y電極 Yi及び偶数番目の X電極 Xeの表示セ ルが発光可能になる。例えば、 Y電極 Y1及び X電極 X2の表示セルが発光可能にな る。  [0047] First, in the first half address period, negative scan pulses are sequentially scanned and applied to the odd-numbered Y electrodes YI, Y3, Y5,..., And positive addresses corresponding to the scan pulses are applied. A display cell is selected by applying a pulse to the address electrode Aj. At that time, a ground potential is applied to the odd-numbered X electrode Xo, and a positive voltage is applied to the even-numbered X electrode Xe. When an address pulse is generated corresponding to the scan pulse, an address discharge occurs between the odd-numbered Y electrode Yi and the address electrode Aj, and it is used as a fire to connect between the odd-numbered Y electrode Yi and the even-numbered X electrode Xe. Discharge occurs, negative charge is accumulated on the even-numbered X electrode Xe, and positive charge is accumulated on the odd-numbered Y electrode Yi. As a result, in the subsequent sustain discharge period TS, the display cells of the odd-numbered Y electrodes Yi and the even-numbered X electrodes Xe can emit light. For example, the display cells of the Y electrode Y1 and the X electrode X2 can emit light.
[0048] 次に、後半アドレス期間では、偶数番目の Y電極 Y2, Y4, Y6, · · ·に対して負のス キャンパルスを順次スキャンして印加し、そのスキャンパルスに対応して正のアドレス パルスをアドレス電極 Ajに印加することにより表示セルを選択する。その際、奇数番 目の X電極 Xoには正電圧を印加し、偶数番目の X電極 Xeにはグランド電位を印カロ する。スキャンパルスに対応してアドレスパルスが生成されると、偶数番目の Y電極 Yi 及びアドレス電極 Aj間のアドレス放電が起こり、それを種火として偶数番目の Y電極 Yi及び奇数番目の X電極 Xo間で放電が起こり、奇数番目の X電極 Xoに負電荷が蓄 積され、偶数番目の Y電極 Yiに正電荷が蓄積される。これにより、その後のサスティ ン放電期間 TSにおいて、偶数番目の Y電極 Yi及び奇数番目の X電極 Xoの表示セ ルが発光可能になる。例えば、 Y電極 Y2及び X電極 X3の表示セルが発光可能にな る。 [0048] Next, in the second half address period, negative scan pulses are sequentially scanned and applied to the even-numbered Y electrodes Y2, Y4, Y6, ..., and positive corresponding to the scan pulses. A display cell is selected by applying an address pulse to the address electrode Aj. At that time, a positive voltage is applied to the odd-numbered X electrode Xo, and the ground potential is applied to the even-numbered X electrode Xe. When an address pulse is generated corresponding to the scan pulse, an address discharge occurs between the even-numbered Y electrode Yi and the address electrode Aj, and this is used as a fire to connect between the even-numbered Y electrode Yi and the odd-numbered X electrode Xo. Discharge occurs, negative charge is accumulated on the odd-numbered X electrode Xo, and positive charge is accumulated on the even-numbered Y electrode Yi. As a result, the display cells of the even-numbered Y electrode Yi and the odd-numbered X electrode Xo can emit light in the subsequent sustain discharge period TS. For example, the display cells of Y electrode Y2 and X electrode X3 can emit light. The
[0049] 以上のように、前半アドレス期間では奇数番目の Y電極 Yiにスキャンパルスを印カロ し、後半アドレス期間では偶数番目の Y電極 Yiにスキャンパルスを印加し、アドレス 期間 TA全体ではすべての Y電極 Yiにスキャンパルスを印加している。  [0049] As described above, the scan pulse is applied to the odd-numbered Y electrode Yi in the first half address period, and the scan pulse is applied to the even-numbered Y electrode Yi in the second half address period. A scan pulse is applied to Y electrode Yi.
[0050] 上記の第 1及び第 2のフィールド（2個の垂直同期信号 Vsyncl及び Vsync2)を 1 周期とし、以後、同様の動作を繰り返す。  [0050] The above first and second fields (two vertical synchronization signals Vsyncl and Vsync2) are defined as one cycle, and thereafter the same operation is repeated.
[0051] 図 9は、本実施形態によるプラズマディスプレイ装置の各電極の電圧波形例を示す 図であり、図 8に対応する。第 1のサブフィールド SF1は、フィールド内のサブフィー ルド SF1〜SF10の中で輝度の重み付けが最も小さいサブフィールドである。  FIG. 9 is a view showing an example of the voltage waveform of each electrode of the plasma display device according to the present embodiment, and corresponds to FIG. The first subfield SF1 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field.
[0052] 図 22〜図 25は、図 9の第 1〜第 4のフィールドのサブフィールド SF1及び SF2の具 体的な波形例を示す図である。破線の〇印は、放電のタイミング及び場所を示す。  22 to 25 are diagrams illustrating specific waveform examples of the subfields SF1 and SF2 of the first to fourth fields in FIG. Broken circles indicate the timing and location of discharge.
[0053] まず、第 1の垂直同期信号 Vsynclによる第 1のフィールドについて説明する。第 1 のサブフィールド SF1のアドレス期間 TAでは、奇数番目の Y電極 YI, Y3, Y5, · · · に対してのみ負のスキャンパルスを順次スキャンして印加し、そのスキャンパルスに対 応して正のアドレスパルスをアドレス電極 Ajに印加することにより表示セルを選択す る。その際、奇数番目の X電極 Xoには正電圧を印加し、偶数番目の X電極 Xeにはグ ランド電位を印加する。スキャンパルスに対応してアドレスノ《ルスが生成されると、奇 数番目の Y電極 Yi及びアドレス電極 Aj間のアドレス放電が起こり、それを種火として 奇数番目の Y電極 Yi及び奇数番目の X電極 Xi間で放電が起こり、奇数番目の X電 極 Xoに負電荷が蓄積され、奇数番目の Y電極 Yiに正電荷が蓄積される。第 1のフィ 一ルドの第 1のサブフィールド SF1のサスティン放電期間 TSでは、奇数番目の Y電 極 Yi及び奇数番目の X電極 Xeの表示セルのみが発光可能である。例えば、 Y電極 Y1及び X電極 XIの表示セルのみが発光可能である。  First, the first field based on the first vertical synchronization signal Vsyncl will be described. In the address period TA of the first subfield SF1, negative scan pulses are sequentially scanned and applied only to the odd-numbered Y electrodes YI, Y3, Y5, ..., and in response to the scan pulses. A display cell is selected by applying a positive address pulse to the address electrode Aj. At that time, a positive voltage is applied to the odd-numbered X electrode Xo, and a ground potential is applied to the even-numbered X electrode Xe. When the address pulse is generated in response to the scan pulse, an address discharge occurs between the odd-numbered Y electrode Yi and the address electrode Aj, and this is used as a fire, and the odd-numbered Y electrode Yi and the odd-numbered X Discharge occurs between the electrodes Xi, negative charges are accumulated in the odd-numbered X electrodes Xo, and positive charges are accumulated in the odd-numbered Y electrodes Yi. In the sustain discharge period TS of the first subfield SF1 of the first field, only the display cells of the odd-numbered Y electrode Yi and the odd-numbered X electrode Xe can emit light. For example, only the display cells of the Y electrode Y1 and the X electrode XI can emit light.
[0054] 第 1のフィールドのサブフィールド SF2〜SF10のアドレス期間 TAでは、図 8の第 1 のフィールドのアドレス期間 TAと同じ電圧が X電極、 Y電極及びアドレス電極に印加 される。  [0054] In the address period TA of the subfields SF2 to SF10 of the first field, the same voltage as that of the address period TA of the first field in Fig. 8 is applied to the X electrode, the Y electrode, and the address electrode.
[0055] 次に、第 2の垂直同期信号 Vsync2による第 2のフィールドについて説明する。第 1 のサブフィールド SF1のアドレス期間 TAでは、奇数番目の Y電極 YI, Y3, Y5, · · · に対してのみ負のスキャンパルスを順次スキャンして印加し、そのスキャンパルスに対 応して正のアドレスパルスをアドレス電極 Ajに印加することにより表示セルを選択す る。その際、奇数番目の X電極 Xoi〖こはグランド電位を印加し、偶数番目の X電極 Xe には正電圧を印加する。スキャンパルスに対応してアドレスパルスが生成されると、奇 数番目の Y電極 Yi及びアドレス電極 Aj間のアドレス放電が起こり、それを種火として 奇数番目の Y電極 Yi及び偶数番目の X電極 Xe間で放電が起こり、偶数番目の X電 極 Xeに負電荷が蓄積され、奇数番目の Y電極 Yiに正電荷が蓄積される。第 2のフィ 一ルドの第 1のサブフィールド SF1のサスティン放電期間 TSでは、奇数番目の Y電 極 Yi及び偶数番目の X電極 Xeの表示セルのみが発光可能である。例えば、 Y電極 Y1及び X電極 X2の表示セルのみが発光可能である。 Next, the second field based on the second vertical synchronization signal Vsync2 will be described. In the address period TA of the first subfield SF1, odd-numbered Y electrodes YI, Y3, Y5, A negative scan pulse is sequentially scanned and applied only to the cell, and a display cell is selected by applying a positive address pulse to the address electrode Aj in response to the scan pulse. At that time, the odd-numbered X electrode Xoi X applies a ground potential, and a positive voltage is applied to the even-numbered X electrode Xe. When the address pulse is generated in response to the scan pulse, an address discharge occurs between the odd-numbered Y electrode Yi and the address electrode Aj, and this is used as a igniter, and the odd-numbered Y electrode Yi and the even-numbered X electrode Xe Discharge occurs, negative charge is accumulated in the even-numbered X electrode Xe, and positive charge is accumulated in the odd-numbered Y electrode Yi. In the sustain discharge period TS of the first subfield SF1 of the second field, only the display cells of the odd-numbered Y electrode Yi and the even-numbered X electrode Xe can emit light. For example, only the display cell of Y electrode Y1 and X electrode X2 can emit light.
[0056] 第 2のフィールドのサブフィールド SF2〜SF10のアドレス期間 TAでは、図 8の第 2 のフィールドのアドレス期間 TAと同じ電圧が X電極、 Y電極及びアドレス電極に印加 される。 [0056] In the address period TA of the subfields SF2 to SF10 of the second field, the same voltage as that of the address period TA of the second field in Fig. 8 is applied to the X electrode, the Y electrode, and the address electrode.
[0057] 次に、第 3の垂直同期信号 Vsync3による第 3のフィールドについて説明する。第 1 のサブフィールド SF1のアドレス期間 TAでは、偶数番目の Y電極 Y2, Y4, Y6, · · · に対してのみ負のスキャンパルスを順次スキャンして印加し、そのスキャンパルスに対 応して正のアドレスパルスをアドレス電極 Ajに印加することにより表示セルを選択す る。その際、奇数番目の X電極 Xoi〖こはグランド電位を印加し、偶数番目の X電極 Xe には正電圧を印加する。スキャンパルスに対応してアドレスパルスが生成されると、偶 数番目の Y電極 Yi及びアドレス電極 Aj間のアドレス放電が起こり、それを種火として 偶数番目の Y電極 Yi及び偶数番目の X電極 Xe間で放電が起こり、偶数番目の X電 極 Xeに負電荷が蓄積され、偶数番目の Y電極 Yiに正電荷が蓄積される。第 3のフィ 一ルドの第 1のサブフィールド SF1のサスティン放電期間 TSでは、偶数番目の Y電 極 Yi及び偶数番目の X電極 Xeの表示セルのみが発光可能である。例えば、 Y電極 Y2及び X電極 X2の表示セルのみが発光可能である。  Next, the third field by the third vertical synchronization signal Vsync3 will be described. In the address period TA of the first subfield SF1, negative scan pulses are sequentially scanned and applied only to the even-numbered Y electrodes Y2, Y4, Y6, ..., and in response to the scan pulses. A display cell is selected by applying a positive address pulse to the address electrode Aj. At that time, the odd-numbered X electrode Xoi X applies a ground potential, and a positive voltage is applied to the even-numbered X electrode Xe. When an address pulse is generated corresponding to the scan pulse, an address discharge occurs between the even-numbered Y electrode Yi and the address electrode Aj, and this is used as a igniter, even-numbered Y electrode Yi and even-numbered X electrode Xe Discharge occurs, negative charge is accumulated in the even-numbered X electrode Xe, and positive charge is accumulated in the even-numbered Y electrode Yi. In the sustain discharge period TS of the first subfield SF1 of the third field, only the display cells of the even-numbered Y electrode Yi and the even-numbered X electrode Xe can emit light. For example, only the display cell of Y electrode Y2 and X electrode X2 can emit light.
[0058] 第 3のフィールドのサブフィールド SF2〜SF10のアドレス期間 TAでは、図 8の第 1  [0058] In the address period TA of the subfield SF2 to SF10 of the third field, the first field in FIG.
(第 3)のフィールドのアドレス期間 TAと同じ電圧が X電極、 Y電極及びアドレス電極 に印加される。 [0059] 次に、第 4の垂直同期信号 Vsync4による第 4のフィールドについて説明する。第 1 のサブフィールド SF1のアドレス期間 TAでは、偶数番目の Y電極 Y2, Y4, Y6, · · · に対してのみ負のスキャンパルスを順次スキャンして印加し、そのスキャンパルスに対 応して正のアドレスパルスをアドレス電極 Ajに印加することにより表示セルを選択す る。その際、奇数番目の X電極 Xoi〖こは正電圧を印加し、偶数番目の X電極 Xeには グランド電位を印加する。スキャンパルスに対応してアドレスパルスが生成されると、 偶数番目の Y電極 Yi及びアドレス電極 Aj間のアドレス放電が起こり、それを種火とし て偶数番目の Y電極 Yi及び奇数番目の X電極 Xo間で放電が起こり、奇数番目の X 電極 Xoに負電荷が蓄積され、偶数番目の Y電極 Yiに正電荷が蓄積される。第 4のフ ィールドの第 1のサブフィールド SF1のサスティン放電期間 TSでは、偶数番目の Y電 極 Yi及び奇数番目の X電極 Xoの表示セルのみが発光可能である。例えば、 Y電極 Y2及び X電極 X3の表示セルのみが発光可能である。 The same voltage as the address period TA in the (third) field is applied to the X, Y, and address electrodes. Next, the fourth field by the fourth vertical synchronization signal Vsync4 will be described. In the address period TA of the first subfield SF1, negative scan pulses are sequentially scanned and applied only to the even-numbered Y electrodes Y2, Y4, Y6, ..., and in response to the scan pulses. A display cell is selected by applying a positive address pulse to the address electrode Aj. At that time, a positive voltage is applied to the odd-numbered X electrode Xoi and a ground potential is applied to the even-numbered X electrode Xe. When an address pulse is generated in response to the scan pulse, an address discharge occurs between the even-numbered Y electrode Yi and the address electrode Aj, and this is used as a igniting light, and the even-numbered Y electrode Yi and the odd-numbered X electrode Xo Discharge occurs, negative charge is accumulated on the odd-numbered X electrode Xo, and positive charge is accumulated on the even-numbered Y electrode Yi. In the sustain discharge period TS of the first subfield SF1 of the fourth field, only the display cells of the even-numbered Y electrode Yi and the odd-numbered X electrode Xo can emit light. For example, only the display cells of Y electrode Y2 and X electrode X3 can emit light.
[0060] 第 4のフィールドのサブフィールド SF2〜SF10のアドレス期間 TAでは、図 8の第 2  [0060] In the address period TA of the subfield SF2 to SF10 of the fourth field, the second field in FIG.
(第 4)のフィールドのアドレス期間 TAと同じ電圧が X電極、 Y電極及びアドレス電極 に印加される。  The same voltage as the address period TA in the (fourth) field is applied to the X, Y, and address electrodes.
[0061] 上記の第 1〜第 4のフィールド（4個の垂直同期信号 Vsyncl〜Vsync4)を 1周期と し、以後、同様の動作を繰り返す。以上のように、本実施形態によれば、第 1及び第 2 のフィールドの第 1のサブフィールド SF1では奇数番目の Y電極 YI, Y3, Y5, · · · にのみスキャンパルスを印加し、第 3及び第 4のフィールドの第 1のサブフィールド SF 1では偶数番目の Y電極 Y2, Y4, Y6, · · ·にのみスキャンパルスを印加する。  [0061] The above first to fourth fields (four vertical synchronization signals Vsyncl to Vsync4) are defined as one cycle, and thereafter the same operation is repeated. As described above, according to the present embodiment, in the first subfield SF1 of the first and second fields, the scan pulse is applied only to the odd-numbered Y electrodes YI, Y3, Y5,. In the first subfield SF1 of the third and fourth fields, the scan pulse is applied only to the even-numbered Y electrodes Y2, Y4, Y6,.
[0062] 図 8の第 1のサブフィールド SF1の輝度を 1とすると、本実施形態（図 9)では輝度を 時間的に分散させて第 1のサブフィールド SF1の輝度を 0. 5にすることができる。す なわち、本実施形態は、図 8に比べ、最小輝度単位を小さくすることができるので、よ り暗い階調表示が可能になり、階調表現を豊かにすることができる。  [0062] If the luminance of the first subfield SF1 in FIG. 8 is 1, in the present embodiment (FIG. 9), the luminance is temporally dispersed so that the luminance of the first subfield SF1 is 0.5. Can do. That is, in this embodiment, the minimum luminance unit can be made smaller than in FIG. 8, so that a darker gradation display is possible and the gradation expression can be enriched.
[0063] また、本実施形態の第 1のサブフィールド SF1のアドレス期間 TAは、図 8の第 1の サブフィールド SF1のアドレス期間 TAに対して、約半分の時間に短縮することができ る。  [0063] In addition, the address period TA of the first subfield SF1 of this embodiment can be shortened to about half the time of the address period TA of the first subfield SF1 in FIG.
[0064] 本実施形態では、表示の周期は、第 1〜第 4のフィールド (垂直同期信号 Vsyncl 〜Vsync4)が 1周期である。第 1及び第 3のフィールドのサブフィールド SF2〜SF10 ではそれぞれ全ライン内の半分のライン内で発光させる表示セルを選択し、第 2及び 第 4のフィールドのサブフィールド SF2〜SF10ではそれぞれ全ライン内の残りの半 分のライン内で発光させる表示セルを選択する。また、第 1のフィールドのサブフィー ルド SF1では全ライン内の 1Z4のライン内で発光させる表示セルを選択し、第 2のフ ィールドのサブフィールド SF1では全ライン内の他の 1Z4のライン内で発光させる表 示セルを選択し、第 3のフィールドのサブフィールド SF1では全ライン内のさらに他の 1Z4のライン内で発光させる表示セルを選択し、第 4のフィールドのサブフィールド S F1では全ライン内の残りの 1Z4のライン内で発光させる表示セルを選択する。 [0064] In the present embodiment, the display cycle is the first to fourth fields (vertical synchronization signal Vsyncl ~ Vsync4) is one cycle. In subfields SF2 to SF10 of the first and third fields, display cells that emit light in half of all the lines are selected, and in subfields SF2 to SF10 of the second and fourth fields, respectively, Select the display cell that emits light within the remaining half of the line. In the first field subfield SF1, select the display cell to emit light in the 1Z4 line in all lines, and in the second field subfield SF1, emit light in the other 1Z4 lines in all lines. Select the display cell to be activated, select the display cell to emit light in the other 1Z4 line in all lines in the subfield SF1 of the third field, and select the display cell in all lines in the subfield SF1 of the fourth field. Select the display cells that will emit light within the remaining 1Z4 line.
[0065] (第 3の実施形態）  [0065] (Third embodiment)
図 10は、本発明の第 3の実施形態によるプラズマディスプレイ装置の各電極の電 圧波形例を示す図であり、図 6に対応する。本実施形態のプラズマディスプレイ装置 は、図 1のプラズマディスプレイ装置の構成を有する。ここで、第 1のサブフィールド S F1は、フィールド内のサブフィールド SF1〜SF10の中で輝度の重み付けが 2番目 に小さいサブフィールドである。第 2のサブフィールド SF2は、フィールド内のサブフィ 一ルド SF1〜SF10の中で輝度の重み付けが最も小さいサブフィールドである。  FIG. 10 is a diagram showing an example of the voltage waveform of each electrode of the plasma display device according to the third embodiment of the present invention, and corresponds to FIG. The plasma display device of this embodiment has the configuration of the plasma display device of FIG. Here, the first subfield SF1 is a subfield having the second smallest weight of luminance among the subfields SF1 to SF10 in the field. The second subfield SF2 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field.
[0066] 図 26は、図 10の第 1及び第 2のフィールドのサブフィールド SF1及び SF2の具体 的な波形例を示す図である。破線の〇印は、放電のタイミング及び場所を示す。  [0066] FIG. 26 is a diagram showing a specific waveform example of the subfields SF1 and SF2 of the first and second fields in FIG. Broken circles indicate the timing and location of discharge.
[0067] まず、第 1の垂直同期信号 Vsynclによる第 1のフィールドについて説明する。第 1 のサブフィールド SF1のアドレス期間 TAでは、図 7の第 1のフィールドの第 1のサブフ ィールド SF1のアドレス期間 TAの電圧と同じ電圧力 アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。第 2〜第 10のサブフィールド SF2〜SF10のアドレス期間 T Aでは、図 6の第 1のフィールドの各サブフィールドのアドレス期間 TAの電圧と同じ電 圧が、アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。  First, the first field based on the first vertical synchronization signal Vsyncl will be described. In the address period TA of the first subfield SF1, the same voltage force as the voltage of the address period TA of the first subfield SF1 of the first field in FIG. 7 is applied to the address electrode Aj, X electrode Xi, and Y electrode Yi. The In the address period TA of the second to tenth subfields SF2 to SF10, the same voltage as the voltage of the address period TA of each subfield of the first field in FIG. 6 is the address electrode Aj, X electrode Xi, and Y electrode. Applied to Yi.
[0068] 第 2のサブフィールド SF2は、リセット期間 TRを有さず、アドレス期間 TA及びサス ティン放電期間 TSを有する。すなわち、第 1のサブフィールド SF1のリセット期間 TR 、アドレス期間 TA及びサスティン放電期間 TSに続き、第 2のサブフィールド SF2の アドレス期間 TA及びサスティン放電期間 TSが実行される。 [0069] 第 1のサブフィールド SF1では、アドレス期間 TAで発光させる表示セルの選択を行 い、それに続くサスティン放電期間 TSで選択された表示セルの発光を行う。第 2のサ ブフィールド SF2では、リセット期間 TRなしに、アドレス期間 TAが実行される。第 2の サブフィールド SF2のアドレス期間 TAでは、第 1のサブフィールド SF1のアドレス期 間 TAの表示セルの選択が生かされた状態で、再び発光させる表示セルの選択を行 う。第 2のサブフィールド SF2のサスティン放電期間 TSでは、第 1のサブフィールド S F1のアドレス期間 TA及び Z又は第 2のサブフィールド SF2のアドレス期間 TAで選 択された表示セルの発光を行う。 [0068] The second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS. That is, following the reset period TR, address period TA, and sustain discharge period TS of the first subfield SF1, the address period TA and sustain discharge period TS of the second subfield SF2 are executed. [0069] In the first subfield SF1, a display cell that emits light in the address period TA is selected, and light is emitted from the display cell that is selected in the subsequent sustain discharge period TS. In the second subfield SF2, the address period TA is executed without the reset period TR. In the address period TA of the second subfield SF2, the display cell to be lit again is selected while the selection of the display cell in the address period TA of the first subfield SF1 is utilized. In the sustain discharge period TS of the second subfield SF2, the display cell selected in the address period TA and Z of the first subfield SF1 or the address period TA of the second subfield SF2 emits light.
[0070] リセット期間 TRでは、リセットのための X電極 Xi及び Y電極 Yi間の放電が起こり、発 光する。この発光は、画像データの階調値に関係のない背景発光であり、コントラスト を低下させる原因となる。本実施形態の第 2のサブフィールド SF2では、その前の第 1のサブフィールド SF1のアドレス期間 TAにおける表示セルの選択をリセットするた めのリセット期間 TRを有さない。したがって、背景発光を低減し、コントラストを向上さ せることができる。  [0070] In the reset period TR, a discharge occurs between the X electrode Xi and the Y electrode Yi for resetting, and light is emitted. This light emission is background light emission not related to the gradation value of the image data, and causes a decrease in contrast. The second subfield SF2 of the present embodiment does not have the reset period TR for resetting the selection of the display cell in the address period TA of the previous first subfield SF1. Therefore, background light emission can be reduced and contrast can be improved.
[0071] なお、図 26に示すように、第 2のサブフィールド SF2はリセット期間 TRを有さないの で、第 1のサブフィールド SF 1のサスティン放電期間 TSの最終部の X電極 Xi及び Y 電極 Yi間に傾斜パルスの電圧が印加される。この傾斜パルスにより、第 1のサブフィ 一ルド SF1のアドレス期間 TAで表示セルの選択を行った奇数番目の X電極 Xi及び 奇数番目の Y電極 Yi間で電荷調整のための放電が生じる。  Note that, as shown in FIG. 26, since the second subfield SF2 does not have the reset period TR, the X electrodes Xi and Y in the last part of the sustain discharge period TS of the first subfield SF1 A ramp pulse voltage is applied between the electrodes Yi. This tilt pulse causes a discharge for charge adjustment to occur between the odd-numbered X electrode Xi and the odd-numbered Y electrode Yi for which the display cell was selected in the address period TA of the first subfield SF1.
[0072] 次に、第 2の垂直同期信号 Vsync2による第 2のフィールドについて説明する。第 1 のサブフィールド SF1のアドレス期間 TAでは、図 7の第 2のフィールドの第 1のサブフ ィールド SF1のアドレス期間 TAの電圧と同じ電圧力 アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。第 2〜第 10のサブフィールド SF2〜SF10のアドレス期間 T Aでは、図 6の第 2のフィールドの各サブフィールドのアドレス期間 TAの電圧と同じ電 圧が、アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。  Next, the second field by the second vertical synchronization signal Vsync2 will be described. In the address period TA of the first subfield SF1, the same voltage force as the voltage of the address period TA of the first subfield SF1 in the second field in FIG. 7 is applied to the address electrode Aj, X electrode Xi, and Y electrode Yi. The In the address period TA of the second to tenth subfields SF2 to SF10, the same voltage as the voltage of the address period TA of each subfield of the second field in FIG. 6 is the address electrode Aj, X electrode Xi, and Y electrode. Applied to Yi.
[0073] 第 1のフィールドと同様に、第 2のフィールドの第 2のサブフィールド SF2は、リセット 期間 TRを有さず、アドレス期間 TA及びサスティン放電期間 TSを有する。すなわち、 第 1のサブフィールド SF 1のリセット期間 TR、アドレス期間 TA及びサスティン放電期 間 TSに続き、第 2のサブフィールド SF2のアドレス期間 TA及びサスティン放電期間 TSが実行される。第 2のサブフィールド SF2では、その前の第 1のサブフィールド SF 1のアドレス期間 TAにおける表示セルの選択をリセットするためのリセット期間 TRを 有さないので、背景発光を低減し、コントラストを向上させることができる。 [0073] Similar to the first field, the second subfield SF2 of the second field does not have the reset period TR but has the address period TA and the sustain discharge period TS. That is, the reset period TR, address period TA, and sustain discharge period of the first subfield SF1 Following the period TS, the address period TA and the sustain discharge period TS of the second subfield SF2 are executed. The second subfield SF2 does not have a reset period TR for resetting display cell selection in the address period TA of the previous first subfield SF1, thus reducing background light emission and improving contrast. Can be made.
[0074] また、図 26に示すように、第 2のサブフィールド SFはリセット期間 TRを有さないので 、第 1のサブフィールド SF1のサスティン放電期間 TSの最終部の X電極 Xi及び Y電 極 Yi間に傾斜パルスの電圧が印加される。この傾斜パルスにより、第 1のサブフィー ルド SF1のアドレス期間 TAで表示セルの選択を行った偶数番目の X電極 Xi及び偶 数番目の Y電極 Yi間で電荷調整のための放電が生じる。  Further, as shown in FIG. 26, since the second subfield SF does not have the reset period TR, the X electrode Xi and the Y electrode in the last part of the sustain discharge period TS of the first subfield SF1 A ramp pulse voltage is applied between Yi. Due to this ramp pulse, a discharge for charge adjustment is generated between the even-numbered X electrode Xi and the even-numbered Y electrode Yi for which the display cell was selected in the address period TA of the first subfield SF1.
[0075] 上記の第 1及び第 2のフィールド（2個の垂直同期信号 Vsyncl及び Vsync2)を 1 周期とし、以後、同様の動作を繰り返す。第 1及び第 2の実施形態と同様に、最小輝 度単位を小さくすることができ、より暗い階調表示が可能になり、階調表現を豊かに することができる。また、第 1のサブフィールド SF1のアドレス期間 TAを短縮すること ができる。  The above first and second fields (two vertical synchronization signals Vsyncl and Vsync2) are set as one cycle, and thereafter the same operation is repeated. As in the first and second embodiments, the minimum luminance unit can be reduced, darker gradation display becomes possible, and gradation expression can be enriched. In addition, the address period TA of the first subfield SF1 can be shortened.
[0076] (第 4の実施形態）  [0076] (Fourth embodiment)
図 11は、本発明の第 4の実施形態によるプラズマディスプレイ装置の各電極の電 圧波形例を示す図であり、図 6に対応する。本実施形態のプラズマディスプレイ装置 は、図 1のプラズマディスプレイ装置の構成を有する。ここで、第 1のサブフィールド S F1は、フィールド内のサブフィールド SF1〜SF10の中で輝度の重み付けが 2番目 に小さいサブフィールドである。第 2のサブフィールド SF2は、フィールド内のサブフィ 一ルド SF1〜SF10の中で輝度の重み付けが最も小さいサブフィールドである。  FIG. 11 is a diagram showing an example of the voltage waveform of each electrode of the plasma display device according to the fourth embodiment of the present invention, and corresponds to FIG. The plasma display device of this embodiment has the configuration of the plasma display device of FIG. Here, the first subfield SF1 is a subfield having the second smallest weight of luminance among the subfields SF1 to SF10 in the field. The second subfield SF2 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field.
[0077] まず、第 1の垂直同期信号 Vsynclによる第 1のフィールドについて説明する。サブ フィールド SF1及び SF3〜SF10は、リセット期間 TR、アドレス期間 TA及びサスティ ン放電期間 TSを有する。第 2のサブフィールド SF2は、リセット期間 TRを有さず、ァ ドレス期間 TA及びサスティン放電期間 TSを有する。  First, the first field based on the first vertical synchronization signal Vsyncl will be described. The subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS. The second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS.
[0078] サブフィールド SF1及び SF3〜SF10のアドレス期間 TAでは、図 6の第 1のフィー ルドの各サブフィールドのアドレス期間 TAの電圧と同じ電圧力 アドレス電極 Aj、 X 電極 Xi及び Y電極 Yiに印加される。第 2のサブフィールド SF2のアドレス期間 TAで は、図 7の第 1のフィールドの第 1のサブフィールド SF1のアドレス期間 TAの電圧と同 じ電圧が、アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。 [0078] In the address period TA of the subfields SF1 and SF3 to SF10, the same voltage force as the voltage of the address period TA of each subfield of the first field in FIG. 6 is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi. Applied. In the second subfield SF2 address period TA In FIG. 7, the same voltage as that of the address period TA of the first subfield SF1 of the first field in FIG. 7 is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi.
[0079] 次に、第 2の垂直同期信号 Vsync2による第 2のフィールドについて説明する。サブ フィールド SF1及び SF3〜SF10は、リセット期間 TR、アドレス期間 TA及びサスティ ン放電期間 TSを有する。第 2のサブフィールド SF2は、リセット期間 TRを有さず、ァ ドレス期間 TA及びサスティン放電期間 TSを有する。  Next, the second field based on the second vertical synchronization signal Vsync2 will be described. The subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS. The second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS.
[0080] サブフィールド SF1及び SF3〜SF10のアドレス期間 TAでは、図 6の第 2のフィー ルドの各サブフィールドのアドレス期間 TAの電圧と同じ電圧力 アドレス電極 Aj、 X 電極 Xi及び Y電極 Yiに印加される。第 2のサブフィールド SF2のアドレス期間 TAで は、図 7の第 2のフィールドの第 1のサブフィールド SF1のアドレス期間 TAの電圧と同 じ電圧が、アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。  [0080] In the address period TA of the subfields SF1 and SF3 to SF10, the same voltage force as the voltage of the address period TA of each subfield of the second field in FIG. 6 is applied to the address electrode Aj, X electrode Xi, and Y electrode Yi. Applied. In the address period TA of the second subfield SF2, the same voltage as the voltage of the address period TA of the first subfield SF1 of the second field in FIG. 7 is the address electrode Aj, X electrode Xi, and Y electrode Yi. To be applied.
[0081] 上記の第 1及び第 2のフィールド（2個の垂直同期信号 Vsyncl及び Vsync2)を 1 周期とし、以後、同様の動作を繰り返す。第 3の実施形態と同様に、第 2のサブフィー ルド SF2では、その前の第 1のサブフィールド SF1のアドレス期間 TAにおける表示 セルの選択をリセットするためのリセット期間 TRを有さな 、ので、背景発光を低減し、 コントラストを向上させることができる。また、第 1の実施形態と同様に、最小輝度単位 を小さくすることができ、より暗い階調表示が可能になり、階調表現を豊かにすること ができる。また、第 2のサブフィールド SF2のアドレス期間 TAを短縮することができる  The above first and second fields (two vertical synchronization signals Vsyncl and Vsync2) are defined as one cycle, and thereafter the same operation is repeated. As in the third embodiment, the second subfield SF2 does not have the reset period TR for resetting the selection of the display cell in the address period TA of the preceding first subfield SF1, so Background light emission can be reduced and contrast can be improved. Further, as in the first embodiment, the minimum luminance unit can be reduced, darker gradation display becomes possible, and gradation expression can be enriched. In addition, the address period TA of the second subfield SF2 can be shortened.
[0082] (第 5の実施形態） [Fifth Embodiment]
図 12は、本発明の第 5の実施形態によるプラズマディスプレイ装置の各電極の電 圧波形例を示す図であり、図 6に対応する。本実施形態のプラズマディスプレイ装置 は、図 1のプラズマディスプレイ装置の構成を有する。ここで、第 1のサブフィールド S F1は、フィールド内のサブフィールド SF1〜SF10の中で輝度の重み付けが 2番目 に小さいサブフィールドである。第 2のサブフィールド SF2は、フィールド内のサブフィ 一ルド SF1〜SF10の中で輝度の重み付けが最も小さいサブフィールドである。  FIG. 12 is a diagram showing an example of the voltage waveform of each electrode of the plasma display device according to the fifth embodiment of the present invention, and corresponds to FIG. The plasma display device of this embodiment has the configuration of the plasma display device of FIG. Here, the first subfield SF1 is a subfield having the second smallest weight of luminance among the subfields SF1 to SF10 in the field. The second subfield SF2 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field.
[0083] 本実施形態（図 12)が第 3の実施形態（図 10)と異なる点を説明する。本実施形態 は、第 1のサブフィールド SF1のみならず、第 2のサブフィールド SF2においても、ァ ドレス期間 TAでは、図 7の第 1のサブフィールド SF1のアドレス期間 TAの電圧と同じ 電圧が、アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。第 1のフィールドの 第 2のサブフィールド SF2のアドレス期間 TAでは、図 7の第 1のフィールドの第 1のサ ブフィールド SF1のアドレス期間 TAの電圧と同じ電圧力 アドレス電極 Aj、 X電極 Xi 及び Y電極 Yiに印加される。第 2のフィールドの第 2のサブフィールド SF2のアドレス 期間 TAでは、図 7の第 2のフィールドの第 1のサブフィールド SF1のアドレス期間 TA の電圧と同じ電圧力 アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。 [0083] Differences of the present embodiment (Fig. 12) from the third embodiment (Fig. 10) will be described. In the present embodiment, not only in the first subfield SF1, but also in the second subfield SF2. In the dress period TA, the same voltage as that in the address period TA of the first subfield SF1 in FIG. 7 is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi. In the address period TA of the second subfield SF2 of the first field, the same voltage force as the voltage of the address period TA of the first subfield SF1 of the first field in FIG. 7 Address electrode Aj, X electrode Xi and Applied to Y electrode Yi. In the address period TA of the second subfield SF2 of the second field, the same voltage force as the voltage of the address period TA of the first subfield SF1 of the second field in FIG. 7 Address electrodes Aj, X electrodes Xi and Y Applied to electrode Yi.
[0084] 本実施形態は、第 3の実施形態と同じ効果を有する。さらに、本実施形態は、第 1 及び第 2のサブフィールド SF1及び SF2のアドレス期間 TAを短縮することができるの で、第 3の実施形態に対して、各フィールドの時間をより短縮することができる。  [0084] This embodiment has the same effect as the third embodiment. Furthermore, since the address period TA of the first and second subfields SF1 and SF2 can be shortened in this embodiment, the time for each field can be further shortened compared to the third embodiment. it can.
[0085] 本実施形態では、サブフィールド SF3〜SF10において第 1のライン数 (全ライン数 )のライン群内で発光させる表示セルを選択するアドレス期間 TAを有し、サブフィー ルド SF 1及び SF2にお 、て前記第 1のライン数よりも少な 、第 2のライン数 (全ライン 数の 1Z2)のライン群内で発光させる表示セルを選択するアドレス期間 TAを有する  In this embodiment, the subfields SF3 to SF10 have an address period TA for selecting display cells to emit light within the first line number (total number of lines), and the subfields SF1 and SF2 It has an address period TA for selecting display cells to emit light in the second line number (total number of lines 1Z2) smaller than the first line number.
[0086] (第 6の実施形態） [0086] (Sixth embodiment)
図 13は、本発明の第 6の実施形態によるプラズマディスプレイ装置の各電極の電 圧波形例を示す図であり、図 6に対応する。本実施形態のプラズマディスプレイ装置 は、図 1のプラズマディスプレイ装置の構成を有する。ここで、第 1のサブフィールド S F1は、フィールド内のサブフィールド SF1〜SF10の中で輝度の重み付けが 2番目 に小さいサブフィールドである。第 2のサブフィールド SF2は、フィールド内のサブフィ 一ルド SF1〜SF10の中で輝度の重み付けが最も小さいサブフィールドである。  FIG. 13 is a view showing an example of the voltage waveform of each electrode of the plasma display device according to the sixth embodiment of the present invention, and corresponds to FIG. The plasma display device of this embodiment has the configuration of the plasma display device of FIG. Here, the first subfield SF1 is a subfield having the second smallest weight of luminance among the subfields SF1 to SF10 in the field. The second subfield SF2 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field.
[0087] 本実施形態（図 13)が第 5の実施形態（図 12)と異なる点を説明する。本実施形態 は、第 1及び第 2のフィールドが 11個のサブフィールド SF1〜SF11を有する。サブフ ィールド SF3は、新たに追加されたものであり、リセット期間 TR、アドレス期間 TA及 びサスティン放電期間 TSを有し、例えばサブフィールド SF2と同じ輝度の重み付け を有する。サブフィールド SF4〜SF11は、図 12のサブフィールド SF3〜SF10に対 応する。 [0088] 第 1のフィールドの第 3のサブフィールド SF3のアドレス期間 TAでは、図 7の第 1の フィールドの第 1のサブフィールド SF1のアドレス期間 TAの電圧と同じ電圧力 アド レス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。第 2のフィールドの第 3のサブフィ 一ルド SF3のアドレス期間 TAでは、図 7の第 2のフィールドの第 1のサブフィールド S F1のアドレス期間 TAの電圧と同じ電圧力 アドレス電極 Aj、 X電極 Xi及び Y電極 Yi に印加される。 [0087] Differences of the present embodiment (Fig. 13) from the fifth embodiment (Fig. 12) will be described. In the present embodiment, the first and second fields have eleven subfields SF1 to SF11. The subfield SF3 is newly added, has a reset period TR, an address period TA, and a sustain discharge period TS, and has, for example, the same luminance weight as the subfield SF2. Subfields SF4 to SF11 correspond to subfields SF3 to SF10 in FIG. [0088] In the address period TA of the third subfield SF3 of the first field, the same voltage force as the voltage of the address period TA of the first subfield SF1 of the first field in FIG. 7 Address electrodes Aj, X Applied to electrode Xi and Y electrode Yi. In the address period TA of the third subfield SF3 of the second field, the same voltage force as the voltage of the address period TA of the first subfield SF1 of the second field of FIG. 7 Address electrode Aj, X electrode Xi And applied to Y electrode Yi.
[0089] 本実施形態では、第 5の実施形態と同様に、第 1及び第 2のサブフィールド SF1及 び SF2のアドレス期間 TAを短縮することができるので、新たにサブフィールド SF3を 追加することができる。本実施形態は、第 5の実施形態に比べ、サブフィールド数を 増やすことができるので、表示可能な階調数を増やすことができる。  In the present embodiment, as in the fifth embodiment, the address period TA of the first and second subfields SF1 and SF2 can be shortened, so that a new subfield SF3 is added. Can do. Since this embodiment can increase the number of subfields as compared to the fifth embodiment, the number of gradations that can be displayed can be increased.
[0090] 本実施形態では、サブフィールド SF4〜SF10において第 1のライン数（全ライン数 )のライン群内で発光させる表示セルを選択するアドレス期間 TAを有し、サブフィー ルド SF 1〜SF3にお 、て前記第 1のライン数よりも少な 、第 2のライン数 (全ライン数 の 1Z2)のライン群内で発光させる表示セルを選択するアドレス期間 TAを有する。  In the present embodiment, in subfields SF4 to SF10, the subfields SF1 to SF3 have an address period TA for selecting a display cell to emit light in the first line number (total number of lines). It has an address period TA for selecting a display cell to emit light in the second line number (total number of lines 1Z2) which is smaller than the first line number.
[0091] (第 7の実施形態）  [0091] (Seventh embodiment)
図 14は、本発明の第 7の実施形態によるプラズマディスプレイ装置の各電極の電 圧波形例を示す図であり、図 8に対応する。本実施形態のプラズマディスプレイ装置 は、図 2のプラズマディスプレイ装置の構成を有する。ここで、第 1のサブフィールド S F1は、フィールド内のサブフィールド SF1〜SF10の中で輝度の重み付けが 2番目 に小さいサブフィールドである。第 2のサブフィールド SF2は、フィールド内のサブフィ 一ルド SF1〜SF10の中で輝度の重み付けが最も小さいサブフィールドである。本実 施形態は、第 3の実施形態（図 10)に対応するものである。  FIG. 14 is a diagram showing voltage waveform examples of the electrodes of the plasma display device according to the seventh embodiment of the present invention, and corresponds to FIG. The plasma display device of this embodiment has the configuration of the plasma display device of FIG. Here, the first subfield SF1 is a subfield having the second smallest weight of luminance among the subfields SF1 to SF10 in the field. The second subfield SF2 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field. This embodiment corresponds to the third embodiment (FIG. 10).
[0092] 図 27〜図 30は、図 14の第 1〜第 4のフィールドのサブフィールド SF1及び SF2の 具体的な波形例を示す図である。破線の〇印は、放電のタイミング及び場所を示す  FIGS. 27 to 30 are diagrams showing specific waveform examples of the subfields SF1 and SF2 of the first to fourth fields in FIG. Broken circles indicate the timing and location of discharge
[0093] まず、第 1の垂直同期信号 Vsynclによる第 1のフィールドについて説明する。第 1 のサブフィールド SF1のアドレス期間 TAでは、図 9の第 1のフィールドの第 1のサブフ ィールド SF1のアドレス期間 TAの電圧と同じ電圧力 アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。第 2〜第 10のサブフィールド SF2〜SF10のアドレス期間 T Aでは、図 8の第 1のフィールドの各サブフィールドのアドレス期間 TAの電圧と同じ電 圧が、アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。第 3の実施形態と同様 に、第 2のサブフィールド SF2は、リセット期間 TRを有さず、アドレス期間 TA及びサ スティン放電期間 TSを有する。サブフィールド SF1及び SF3〜SF10は、リセット期 間 TR、アドレス期間 TA及びサスティン放電期間 TSを有する。 First, the first field based on the first vertical synchronization signal Vsyncl will be described. In the address period TA of the first subfield SF1, the same voltage force as the voltage of the address period TA of the first subfield SF1 of the first field in FIG. 9 is applied to the address electrodes Aj, X electrodes Xi and Applied to Y electrode Yi. In the address period TA of the second to tenth subfields SF2 to SF10, the same voltage as the voltage of the address period TA of each subfield of the first field in FIG. 8 is the address electrode Aj, X electrode Xi, and Y electrode. Applied to Yi. Similar to the third embodiment, the second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS. The subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS.
[0094] 次に、第 2の垂直同期信号 Vsync2による第 2のフィールドについて説明する。第 1 のサブフィールド SF1のアドレス期間 TAでは、図 9の第 2のフィールドの第 1のサブフ ィールド SF1のアドレス期間 TAの電圧と同じ電圧力 アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。第 2〜第 10のサブフィールド SF2〜SF10のアドレス期間 T Aでは、図 8の第 2のフィールドの各サブフィールドのアドレス期間 TAの電圧と同じ電 圧が、アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。第 3の実施形態と同様 に、第 2のサブフィールド SF2は、リセット期間 TRを有さず、アドレス期間 TA及びサ スティン放電期間 TSを有する。サブフィールド SF1及び SF3〜SF10は、リセット期 間 TR、アドレス期間 TA及びサスティン放電期間 TSを有する。  Next, the second field by the second vertical synchronization signal Vsync2 will be described. In the address period TA of the first subfield SF1, the same voltage force as the voltage of the address period TA of the first subfield SF1 in the second field in FIG. 9 is applied to the address electrode Aj, X electrode Xi, and Y electrode Yi. The In the address period TA of the second to tenth subfields SF2 to SF10, the same voltage as the voltage of the address period TA of each subfield of the second field in FIG. 8 is the address electrode Aj, X electrode Xi, and Y electrode. Applied to Yi. Similar to the third embodiment, the second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS. The subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS.
[0095] 次に、第 3の垂直同期信号 Vsync3による第 3のフィールドについて説明する。第 1 のサブフィールド SF1のアドレス期間 TAでは、図 9の第 3のフィールドの第 1のサブフ ィールド SF1のアドレス期間 TAの電圧と同じ電圧力 アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。第 2〜第 10のサブフィールド SF2〜SF10のアドレス期間 T Aでは、図 8の第 1のフィールドの各サブフィールドのアドレス期間 TAの電圧と同じ電 圧が、アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。第 3の実施形態と同様 に、第 2のサブフィールド SF2は、リセット期間 TRを有さず、アドレス期間 TA及びサ スティン放電期間 TSを有する。サブフィールド SF1及び SF3〜SF10は、リセット期 間 TR、アドレス期間 TA及びサスティン放電期間 TSを有する。  Next, the third field by the third vertical synchronization signal Vsync3 will be described. In the address period TA of the first subfield SF1, the same voltage force as the voltage of the address period TA of the first subfield SF1 in the third field in FIG. 9 is applied to the address electrode Aj, X electrode Xi, and Y electrode Yi. The In the address period TA of the second to tenth subfields SF2 to SF10, the same voltage as the voltage of the address period TA of each subfield of the first field in FIG. 8 is the address electrode Aj, X electrode Xi, and Y electrode. Applied to Yi. Similar to the third embodiment, the second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS. The subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS.
[0096] 次に、第 4の垂直同期信号 Vsync4による第 4のフィールドについて説明する。第 1 のサブフィールド SF1のアドレス期間 TAでは、図 9の第 4のフィールドの第 1のサブフ ィールド SF1のアドレス期間 TAの電圧と同じ電圧力 アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。第 2〜第 10のサブフィールド SF2〜SF10のアドレス期間 T Aでは、図 8の第 2のフィールドの各サブフィールドのアドレス期間 TAの電圧と同じ電 圧が、アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。第 3の実施形態と同様 に、第 2のサブフィールド SF2は、リセット期間 TRを有さず、アドレス期間 TA及びサ スティン放電期間 TSを有する。サブフィールド SF1及び SF3〜SF10は、リセット期 間 TR、アドレス期間 TA及びサスティン放電期間 TSを有する。 Next, the fourth field by the fourth vertical synchronization signal Vsync4 will be described. In the address period TA of the first subfield SF1, the same voltage force as the voltage of the address period TA of the first subfield SF1 in the fourth field in FIG. 9 is applied to the address electrode Aj, X electrode Xi, and Y electrode Yi. The Address period T of the second to tenth subfields SF2 to SF10 In A, the same voltage as the voltage in the address period TA of each subfield of the second field in FIG. 8 is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi. Similar to the third embodiment, the second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS. The subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS.
[0097] なお、図 27〜図 30に示すように、第 3の実施形態と同様に、第 1〜第 4のフィールド の第 1のサブフィールド SF1のサスティン放電期間 TSの最終部では、電荷調整放電 のために X電極 Xi及び Y電極 Yi間に傾斜パルスの電圧を印加する。  As shown in FIGS. 27 to 30, as in the third embodiment, charge adjustment is performed in the last part of the sustain discharge period TS of the first subfield SF1 of the first to fourth fields. A gradient pulse voltage is applied between X electrode Xi and Y electrode Yi for discharge.
[0098] 上記の第 1〜第 4のフィールド（4個の垂直同期信号 Vsyncl〜Vsync4)を 1周期と し、以後、同様の動作を繰り返す。第 3の実施形態と同様に、第 2のサブフィールド S F2では、その前の第 1のサブフィールド SF1のアドレス期間 TAにおける表示セルの 選択をリセットするためのリセット期間 TRを有さないので、背景発光を低減し、コントラ ストを向上させることができる。また、第 2の実施形態と同様に、最小輝度単位を小さく することができ、より暗い階調表示が可能になり、階調表現を豊かにすることができる 。また、第 1のサブフィールド SF1のアドレス期間 TAを短縮することができる。  [0098] The above first to fourth fields (four vertical synchronization signals Vsyncl to Vsync4) are defined as one cycle, and thereafter the same operation is repeated. As in the third embodiment, the second subfield SF2 does not have the reset period TR for resetting the selection of the display cell in the address period TA of the previous first subfield SF1, so Background light emission can be reduced and contrast can be improved. Further, similarly to the second embodiment, the minimum luminance unit can be reduced, darker gradation display becomes possible, and gradation expression can be enriched. In addition, the address period TA of the first subfield SF1 can be shortened.
[0099] (第 8の実施形態）  [0099] (Eighth embodiment)
図 15は、本発明の第 8の実施形態によるプラズマディスプレイ装置の各電極の電 圧波形例を示す図であり、図 8に対応する。本実施形態のプラズマディスプレイ装置 は、図 2のプラズマディスプレイ装置の構成を有する。ここで、第 1のサブフィールド S F1は、フィールド内のサブフィールド SF1〜SF10の中で輝度の重み付けが 2番目 に小さいサブフィールドである。第 2のサブフィールド SF2は、フィールド内のサブフィ 一ルド SF1〜SF10の中で輝度の重み付けが最も小さいサブフィールドである。本実 施形態は、第 4の実施形態（図 11)に対応するものである。  FIG. 15 is a diagram showing an example of the voltage waveform of each electrode of the plasma display device according to the eighth embodiment of the present invention, and corresponds to FIG. The plasma display device of this embodiment has the configuration of the plasma display device of FIG. Here, the first subfield SF1 is a subfield having the second smallest weight of luminance among the subfields SF1 to SF10 in the field. The second subfield SF2 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field. This embodiment corresponds to the fourth embodiment (FIG. 11).
[0100] まず、第 1の垂直同期信号 Vsynclによる第 1のフィールドについて説明する。サブ フィールド SF1及び SF3〜SF10は、リセット期間 TR、アドレス期間 TA及びサスティ ン放電期間 TSを有する。第 2のサブフィールド SF2は、リセット期間 TRを有さず、ァ ドレス期間 TA及びサスティン放電期間 TSを有する。  First, the first field based on the first vertical synchronization signal Vsyncl will be described. The subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS. The second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS.
[0101] サブフィールド SF1及び SF3〜SF10のアドレス期間 TAでは、図 8の第 1のフィー ルドの各サブフィールドのアドレス期間 TAの電圧と同じ電圧力 アドレス電極 Aj、 X 電極 Xi及び Y電極 Yiに印加される。第 2のサブフィールド SF2のアドレス期間 TAで は、図 9の第 1のフィールドの第 1のサブフィールド SF1のアドレス期間 TAの電圧と同 じ電圧が、アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。 [0101] In the address period TA of the subfields SF1 and SF3 to SF10, the first field in FIG. The same voltage force as the voltage in the address period TA of each subfield of the field is applied to the address electrode Aj, X electrode Xi, and Y electrode Yi. In the address period TA of the second subfield SF2, the same voltage as the voltage of the address period TA of the first subfield SF1 of the first field in FIG. 9 is the address electrode Aj, X electrode Xi, and Y electrode Yi. To be applied.
[0102] 次に、第 2の垂直同期信号 Vsync2による第 2のフィールドについて説明する。サブ フィールド SF1及び SF3〜SF10は、リセット期間 TR、アドレス期間 TA及びサスティ ン放電期間 TSを有する。第 2のサブフィールド SF2は、リセット期間 TRを有さず、ァ ドレス期間 TA及びサスティン放電期間 TSを有する。  Next, the second field based on the second vertical synchronization signal Vsync2 will be described. The subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS. The second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS.
[0103] サブフィールド SF1及び SF3〜SF10のアドレス期間 TAでは、図 8の第 2のフィー ルドの各サブフィールドのアドレス期間 TAの電圧と同じ電圧力 アドレス電極 Aj、 X 電極 Xi及び Y電極 Yiに印加される。第 2のサブフィールド SF2のアドレス期間 TAで は、図 9の第 2のフィールドの第 1のサブフィールド SF1のアドレス期間 TAの電圧と同 じ電圧が、アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。  [0103] In the address period TA of the subfields SF1 and SF3 to SF10, the same voltage force as the voltage of the address period TA of each subfield of the second field in FIG. 8 is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi. Applied. In the address period TA of the second subfield SF2, the same voltage as the voltage of the address period TA of the first subfield SF1 of the second field in FIG. 9 is the address electrode Aj, X electrode Xi, and Y electrode Yi. To be applied.
[0104] 次に、第 3の垂直同期信号 Vsync3による第 3のフィールドについて説明する。サブ フィールド SF1及び SF3〜SF10は、リセット期間 TR、アドレス期間 TA及びサスティ ン放電期間 TSを有する。第 2のサブフィールド SF2は、リセット期間 TRを有さず、ァ ドレス期間 TA及びサスティン放電期間 TSを有する。  Next, the third field based on the third vertical synchronization signal Vsync3 will be described. The subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS. The second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS.
[0105] サブフィールド SF1及び SF3〜SF10のアドレス期間 TAでは、図 8の第 1のフィー ルドの各サブフィールドのアドレス期間 TAの電圧と同じ電圧力 アドレス電極 Aj、 X 電極 Xi及び Y電極 Yiに印加される。第 2のサブフィールド SF2のアドレス期間 TAで は、図 9の第 3のフィールドの第 1のサブフィールド SF1のアドレス期間 TAの電圧と同 じ電圧が、アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。  [0105] In the address period TA of the subfields SF1 and SF3 to SF10, the same voltage force as the voltage of the address period TA of each subfield of the first field in FIG. 8 is applied to the address electrode Aj, the X electrode Xi, and the Y electrode Yi. Applied. In the address period TA of the second subfield SF2, the same voltage as the voltage of the address period TA of the first subfield SF1 of the third field in FIG. 9 is the address electrode Aj, X electrode Xi, and Y electrode Yi. To be applied.
[0106] 次に、第 4の垂直同期信号 Vsync4による第 4のフィールドについて説明する。サブ フィールド SF1及び SF3〜SF10は、リセット期間 TR、アドレス期間 TA及びサスティ ン放電期間 TSを有する。第 2のサブフィールド SF2は、リセット期間 TRを有さず、ァ ドレス期間 TA及びサスティン放電期間 TSを有する。  Next, the fourth field based on the fourth vertical synchronization signal Vsync4 will be described. The subfields SF1 and SF3 to SF10 have a reset period TR, an address period TA, and a sustain discharge period TS. The second subfield SF2 does not have the reset period TR but has the address period TA and the sustain discharge period TS.
[0107] サブフィールド SF1及び SF3〜SF10のアドレス期間 TAでは、図 8の第 2のフィー ルドの各サブフィールドのアドレス期間 TAの電圧と同じ電圧力 アドレス電極 Aj、 X 電極 Xi及び Y電極 Yiに印加される。第 2のサブフィールド SF2のアドレス期間 TAで は、図 9の第 4のフィールドの第 1のサブフィールド SF1のアドレス期間 TAの電圧と同 じ電圧が、アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。 [0107] In the address period TA of the subfields SF1 and SF3 to SF10, the same voltage force as the voltage of the address period TA of each subfield of the second field in FIG. 8 Address electrodes Aj, X Applied to electrode Xi and Y electrode Yi. In the address period TA of the second subfield SF2, the same voltage as the voltage of the address period TA of the first subfield SF1 in the fourth field in FIG. 9 is the address electrode Aj, X electrode Xi, and Y electrode Yi. To be applied.
[0108] 上記の第 1〜第 4のフィールド（4個の垂直同期信号 Vsyncl〜Vsync4)を 1周期と し、以後、同様の動作を繰り返す。第 4の実施形態と同様に、第 2のサブフィールド S F2では、その前の第 1のサブフィールド SF1のアドレス期間 TAにおける表示セルの 選択をリセットするためのリセット期間 TRを有さないので、背景発光を低減し、コントラ ストを向上させることができる。また、最小輝度単位を小さくすることができ、より暗い 階調表示が可能になり、階調表現を豊かにすることができる。また、第 2のサブフィー ルド SF2のアドレス期間 TAを短縮することができる。  [0108] The above first to fourth fields (four vertical synchronization signals Vsyncl to Vsync4) are defined as one cycle, and thereafter the same operation is repeated. Similar to the fourth embodiment, the second subfield SF2 does not have the reset period TR for resetting the selection of the display cell in the address period TA of the previous first subfield SF1, so that Background light emission can be reduced and contrast can be improved. In addition, the minimum luminance unit can be reduced, darker gradation display becomes possible, and gradation expression can be enriched. In addition, the address period TA of the second subfield SF2 can be shortened.
[0109] (第 9の実施形態）  [Ninth Embodiment]
図 16は、本発明の第 9の実施形態によるプラズマディスプレイ装置の各電極の電 圧波形例を示す図であり、図 8に対応する。本実施形態のプラズマディスプレイ装置 は、図 2のプラズマディスプレイ装置の構成を有する。ここで、第 1のサブフィールド S F1は、フィールド内のサブフィールド SF1〜SF10の中で輝度の重み付けが 2番目 に小さいサブフィールドである。第 2のサブフィールド SF2は、フィールド内のサブフィ 一ルド SF1〜SF10の中で輝度の重み付けが最も小さいサブフィールドである。本実 施形態は、第 5の実施形態（図 12)に対応するものである。  FIG. 16 is a diagram showing voltage waveform examples of the electrodes of the plasma display device according to the ninth embodiment of the present invention, and corresponds to FIG. The plasma display device of this embodiment has the configuration of the plasma display device of FIG. Here, the first subfield SF1 is a subfield having the second smallest weight of luminance among the subfields SF1 to SF10 in the field. The second subfield SF2 is a subfield having the smallest luminance weight among the subfields SF1 to SF10 in the field. This embodiment corresponds to the fifth embodiment (FIG. 12).
[0110] 本実施形態（図 16)が第 7の実施形態（図 14)と異なる点を説明する。本実施形態 は、第 1のサブフィールド SF1のみならず、第 2のサブフィールド SF2においても、ァ ドレス期間 TAでは、図 9の第 1のサブフィールド SF1のアドレス期間 TAの電圧と同じ 電圧が、アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。第 1〜第 4のフィー ルドの第 2のサブフィールド SF2のアドレス期間 TAでは、それぞれ図 9の第 1〜第 4 のフィールドの第 1のサブフィールド SF1のアドレス期間 TAの電圧と同じ電圧力 ァ ドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。  [0110] Differences of the present embodiment (Fig. 16) from the seventh embodiment (Fig. 14) will be described. In the present embodiment, not only in the first subfield SF1, but also in the second subfield SF2, in the address period TA, the same voltage as the voltage in the address period TA in the first subfield SF1 in FIG. Applied to address electrode Aj, X electrode Xi and Y electrode Yi. In the address period TA of the second subfield SF2 of the first to fourth fields, the same voltage force as the voltage of the address period TA of the first subfield SF1 of the first to fourth fields of FIG. Applied to dress electrode Aj, X electrode Xi, and Y electrode Yi.
[0111] 本実施形態は、第 7の実施形態と同じ効果を有する。さらに、本実施形態は、第 1 及び第 2のサブフィールド SF1及び SF2のアドレス期間 TAを短縮することができるの で、第 7の実施形態に対して、各フィールドの時間をより短縮することができる。 [0112] (第 10の実施形態） The present embodiment has the same effect as the seventh embodiment. Furthermore, since the address period TA of the first and second subfields SF1 and SF2 can be shortened in this embodiment, the time for each field can be further shortened compared to the seventh embodiment. it can. [0112] (Tenth embodiment)
図 17は、本発明の第 10の実施形態によるプラズマディスプレイ装置の各電極の電 圧波形例を示す図であり、図 6に対応する。本実施形態のプラズマディスプレイ装置 は、図 1のプラズマディスプレイ装置の構成を有する。  FIG. 17 is a diagram showing voltage waveform examples of the electrodes of the plasma display device according to the tenth embodiment of the present invention, and corresponds to FIG. The plasma display device of this embodiment has the configuration of the plasma display device of FIG.
[0113] 本実施形態（図 17)が第 1の実施形態（図 7)と異なる点を説明する。本実施形態は 、第 1及び第 2のフィールドが 11個のサブフィールド SF1〜SF11を有する。サブフィ 一ルド SF2は、新たに追加されたものであり、リセット期間 TR、アドレス期間 TA及び サスティン放電期間 TSを有し、例えばサブフィールド SF1と同じ輝度の重み付けを 有する。サブフィールド SF3〜SF11は、図 7のサブフィールド SF2〜SF10に対応 する。  [0113] Differences of the present embodiment (Fig. 17) from the first embodiment (Fig. 7) will be described. In the present embodiment, the first and second fields have eleven subfields SF1 to SF11. The subfield SF2 is newly added, has a reset period TR, an address period TA, and a sustain discharge period TS, and has the same weighting of luminance as the subfield SF1, for example. Subfields SF3 to SF11 correspond to subfields SF2 to SF10 in FIG.
[0114] 第 1及び第 2のフィールドの第 2のサブフィールド SF2のアドレス期間 TAでは、それ ぞれ図 7の第 1及び第 2のフィールドの第 1のサブフィールド SF1のアドレス期間 TA の電圧と同じ電圧力 アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。  [0114] In the address period TA of the second subfield SF2 of the first and second fields, the voltage of the address period TA of the first subfield SF1 of the first and second fields in FIG. The same voltage force is applied to address electrode Aj, X electrode Xi and Y electrode Yi.
[0115] 本実施形態では、第 1の実施形態と同様に、第 1のサブフィールド SF1のアドレス 期間 TAを短縮することができるので、新たなサブフィールド SF2を追加することがで きる。本実施形態は、第 1の実施形態に比べ、サブフィールド数を増やすことができる ので、表示可能な階調数を増やすことができる。  In the present embodiment, as in the first embodiment, since the address period TA of the first subfield SF1 can be shortened, a new subfield SF2 can be added. Since this embodiment can increase the number of subfields compared to the first embodiment, the number of displayable gradations can be increased.
[0116] (第 11の実施形態）  [0116] (Eleventh embodiment)
図 18は、本発明の第 11の実施形態によるプラズマディスプレイ装置の各電極の電 圧波形例を示す図であり、図 8に対応する。本実施形態のプラズマディスプレイ装置 は、図 2のプラズマディスプレイ装置の構成を有する。本実施形態は、第 10の実施形 態（図 10)に対応する。  FIG. 18 is a diagram showing voltage waveform examples of the electrodes of the plasma display device according to the eleventh embodiment of the present invention, and corresponds to FIG. The plasma display device of this embodiment has the configuration of the plasma display device of FIG. This embodiment corresponds to the tenth embodiment (FIG. 10).
[0117] 本実施形態（図 18)が第 2の実施形態（図 9)と異なる点を説明する。本実施形態は 、第 1〜第 4のフィールドが 11個のサブフィールド SF1〜SF11を有する。サブフィー ルド SF2は、新たに追加されたものであり、リセット期間 TR、アドレス期間 TA及びサ スティン放電期間 TSを有し、例えばサブフィールド SF1と同じ輝度の重み付けを有 する。サブフィールド SF3〜SF11は、図 9のサブフィールド SF2〜SF10に対応する [0118] 第 1〜第 4のフィールドの第 2のサブフィールド SF2のアドレス期間 TAでは、それぞ れ図 9の第 1〜第 4のフィールドの第 1のサブフィールド SF1のアドレス期間 TAの電 圧と同じ電圧力 アドレス電極 Aj、 X電極 Xi及び Y電極 Yiに印加される。 [0117] Differences of the present embodiment (Fig. 18) from the second embodiment (Fig. 9) will be described. In the present embodiment, the first to fourth fields have eleven subfields SF1 to SF11. The subfield SF2 is newly added, has a reset period TR, an address period TA, and a sustain discharge period TS, and has, for example, the same luminance weight as the subfield SF1. Subfields SF3 to SF11 correspond to subfields SF2 to SF10 in FIG. [0118] In the address period TA of the second subfield SF2 of the first to fourth fields, the voltage of the address period TA of the first subfield SF1 of the first to fourth fields in FIG. 9, respectively. The same voltage force is applied to address electrode Aj, X electrode Xi and Y electrode Yi.
[0119] 本実施形態では、第 2の実施形態と同様に、第 1のサブフィールド SF1のアドレス 期間 TAを短縮することができるので、新たなサブフィールド SF2を追加することがで きる。本実施形態は、第 2の実施形態に比べ、サブフィールド数を増やすことができる ので、表示可能な階調数を増やすことができる。  In the present embodiment, as in the second embodiment, the address period TA of the first subfield SF1 can be shortened, so that a new subfield SF2 can be added. Since this embodiment can increase the number of subfields compared to the second embodiment, the number of displayable gradations can be increased.
[0120] 第 1〜第 11の実施形態は、 1フィールドを複数のサブフィールドに分割してその組 み合わせにより階調表現を行うフィールド時分割型のプラズマディスプレイ装置であ る。  [0120] The first to eleventh embodiments are field time-division plasma display devices that divide one field into a plurality of subfields and perform gradation expression by the combination thereof.
[0121] 輝度の重み付けが最も小さいサブフィールド及び Z又は輝度の重み付けが 2番目 に小さいサブフィールドのみを複数の垂直同期信号の周期でアドレス期間 TAにお いて表示セルの選択を行う。スキャンパルスを間引くことにより、発光を時間的に分散 して輝度レベルを調整し階調表現することができる。  [0121] Only the subfield with the smallest luminance weight and the subfield with the second smallest Z or luminance weight are selected in the address period TA in the period of a plurality of vertical synchronization signals in the address period TA. By thinning out the scan pulse, the light emission can be dispersed in time and the brightness level can be adjusted to express gradation.
[0122] また、例えば第 2のサブフィールド SF2のリセット期間 TSを削除することにより、不 必要な発光を減らすことができ、背景輝度を低下させることができるため、プラズマデ イスプレイ装置の表示性能 (コントラスト等）を向上させることができる。  [0122] Further, for example, by deleting the reset period TS of the second subfield SF2, unnecessary light emission can be reduced and the background luminance can be reduced, so that the display performance (contrast of the plasma display device) Etc.) can be improved.
[0123] なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示し たものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはなら ないものである。すなわち、本発明はその技術思想、またはその主要な特徴力も逸脱 することなぐ様々な形で実施することができる。  [0123] It should be noted that each of the above-described embodiments is merely an example of implementation in practicing the present invention, and the technical scope of the present invention should not be construed as being limited thereto. It is. That is, the present invention can be implemented in various forms without departing from the technical idea or the main characteristic power thereof.
産業上の利用可能性  Industrial applicability
[0124] 最小輝度単位を小さくすることができるので、より暗い階調表示が可能になり、階調 表現を豊かにすることができる。また、表示セルを選択する時間を短縮することができ る。 [0124] Since the minimum luminance unit can be reduced, darker gradation display becomes possible and gradation expression can be enriched. In addition, the time for selecting display cells can be shortened.

Claims

請求の範囲 The scope of the claims
[1] 輝度の重み付けがされた第 1及び第 2のサブフィールドを含むフィールドを表示す るプラズマディスプレイ装置の表示方法であって、  [1] A display method of a plasma display device for displaying a field including first and second subfields with luminance weighting, comprising:
前記第 1のサブフィールドにおいて第 1のライン数の第 1のライン群内で発光させる 表示セルを選択する第 1のアドレスステップと、  A first address step of selecting a display cell to emit light in the first line group of the first number of lines in the first subfield;
前記第 1のアドレスステップの前又は後に、前記第 2のサブフィールドにおいて前記 第 1のライン数よりも少ない第 2のライン数の第 2のライン群内で発光させる表示セル を選択する第 2のアドレスステップと  Before or after the first address step, the second subfield selects a display cell to emit light in the second line group having a second line number smaller than the first line number in the second subfield. Address step and
を有することを特徴とするプラズマディスプレイ装置の表示方法。  A display method for a plasma display device, comprising:
[2] 前記第 2のサブフィールドは、前記フィールド内で輝度の重み付けが最も小さい又 は 2番目に小さいサブフィールドであることを特徴とする請求項 1記載のプラズマディ スプレイ装置の表示方法。 2. The display method of the plasma display device according to claim 1, wherein the second subfield is a subfield having the smallest luminance weight or the second smallest subfield in the field.
[3] 前記フィールドは、輝度の重み付けがされた第 1〜第 3のサブフィールドを含み、前 記第 2のサブフィールドは、前記フィールド内で輝度の重み付けが最も小さ!/、サブフ ィールドであり、前記第 3のサブフィールドは、前記フィールド内で輝度の重み付けが[3] The field includes first to third subfields with luminance weighting, and the second subfield is the subfield with the lowest luminance weighting in the field! / The third subfield has a luminance weight in the field.
2番目に小さいサブフィールドであり、 The second smallest subfield,
さらに、前記第 3のサブフィールドにおいて前記第 2のライン数の第 2のライン群内 で発光させる表示セルを選択する第 3のアドレスステップを有することを特徴とする請 求項 1記載のプラズマディスプレイ装置の表示方法。  The plasma display according to claim 1, further comprising a third address step for selecting a display cell to emit light in the second line group of the second number of lines in the third subfield. Device display method.
[4] 表示の周期は、第 1のフィールド及び第 2のフィールドが 1周期であり、 [4] The display cycle is 1 cycle for the first and second fields.
前記第 1のアドレスステップは、各フィールドの第 1のサブフィールドにおいて全ライ ン内で発光させる表示セルを選択し、  The first address step selects display cells that emit light in all lines in the first subfield of each field;
前記第 2のアドレスステップは、前記第 1のフィールドの第 2のサブフィールドでは全 ライン内の半分のライン内で発光させる表示セルを選択し、前記第 2のフィールドの 第 2のサブフィールドでは全ライン内の残りの半分のライン内で発光させる表示セル を選択することを特徴とする請求項 1記載のプラズマディスプレイ装置の表示方法。  In the second address step, a display cell that emits light in a half of all lines is selected in the second subfield of the first field, and all the display cells are selected in the second subfield of the second field. 2. The display method of the plasma display device according to claim 1, wherein display cells that emit light in the other half of the lines are selected.
[5] 表示の周期は、第 1〜第 4のフィールドが 1周期であり、 [5] The display cycle is 1 cycle for the 1st to 4th fields,
前記第 1のアドレスステップは、前記第 1及び第 3のフィールドの第 1のサブフィール ドではそれぞれ全ライン内の半分のライン内で発光させる表示セルを選択し、前記第The first address step includes first subfields of the first and third fields. In each mode, display cells that emit light in half of all the lines are selected, and the first cell is selected.
2及び第 4のフィールドの第 1のサブフィールドではそれぞれ全ライン内の残りの半分 のライン内で発光させる表示セルを選択し、 In the first subfield of the 2nd and 4th fields, select the display cells that emit light in the other half of all the lines,
前記第 2のアドレスステップは、前記第 1のフィールドの第 2のサブフィールドでは全 ライン内の 1Z4のライン内で発光させる表示セルを選択し、前記第 2のフィールドの 第 2のサブフィールドでは全ライン内の他の 1Z4のライン内で発光させる表示セルを 選択し、前記第 3のフィールドの第 2のサブフィールドでは全ライン内のさらに他の 1 Z4のライン内で発光させる表示セルを選択し、前記第 4のフィールドの第 2のサブフ ィールドでは全ライン内の残りの 1Z4のライン内で発光させる表示セルを選択するこ とを特徴とする請求項 1記載のプラズマディスプレイ装置の表示方法。  In the second address step, display cells that emit light in 1Z4 lines in all lines are selected in the second subfield of the first field, and all display cells are selected in the second subfield of the second field. Select a display cell that emits light in the other 1Z4 line in the line, and in the second subfield of the third field, select a display cell that emits light in the other 1Z4 line in all lines. 2. The display method of the plasma display device according to claim 1, wherein a display cell that emits light in the remaining 1Z4 line in all lines is selected in the second subfield of the fourth field.
[6] 前記第 1のサブフィールドは、その前のサブフィールドの発光させる表示セルの選 択をリセットするためのリセットステップを有し、  [6] The first subfield has a reset step for resetting selection of a display cell to emit light in the preceding subfield,
前記第 2のサブフィールドは、前記フィールド内で輝度の重み付けが最も小さ!/ヽサ ブフィールドであり、アドレスステップとサスティンステップのみで構成することを特徴 とする請求項 1記載のプラズマディスプレイ装置の表示方法。  The plasma display apparatus according to claim 1, wherein the second sub-field is a sub-field having the smallest luminance weighting in the field, and includes only an address step and a sustain step. Display method.
[7] 前記第 2のサブフィールドは、その前のサブフィールドの発光させる表示セルの選 択をリセットするためのリセットステップを有し、  [7] The second subfield has a reset step for resetting selection of a display cell to emit light in the preceding subfield,
前記第 1のサブフィールドは、前記フィールド内で輝度の重み付けが最も小さ ヽサ ブフィールドであり、アドレスステップとサスティンステップのみで構成することを特徴 とする請求項 1記載のプラズマディスプレイ装置の表示方法。  2. The display method of the plasma display apparatus according to claim 1, wherein the first subfield is a subfield having the smallest luminance weight in the field, and includes only an address step and a sustain step. .
[8] 前記フィールドは、前記第 2のサブフィールドの 1つ前に第 3のサブフィールドを含 み、  [8] The field includes a third subfield immediately before the second subfield,
前記第 3のサブフィールドは、前記フィールド内で輝度の重み付けが 2番目に小さ いサブフィールドであり、アドレスステップとサスティンステップのみで構成し、前記第 2のライン数の第 2のライン群内で発光させる表示セルを選択する第 3のアドレスステ ップを有することを特徴とする請求項 6記載のプラズマディスプレイ装置の表示方法。  The third subfield is a subfield with the second smallest luminance weight in the field, and includes only an address step and a sustain step. Within the second line group of the second number of lines. 7. The display method of the plasma display device according to claim 6, further comprising a third address step for selecting a display cell to emit light.
[9] 前記フィールドは、輝度の重み付けが前記第 2のサブフィールドと同じ第 4のサブフ ィールドを含み、 前記第 4のサブフィールドは、その前のサブフィールドの発光させる表示セルの選 択をリセットするためのリセットステップと、前記第 2のライン数の第 2のライン群内で発 光させる表示セルを選択する第 4のアドレスステップとを有することを特徴とする請求 項 8記載のプラズマディスプレイ装置の表示方法。 [9] The field includes a fourth subfield whose luminance weight is the same as the second subfield, The fourth subfield includes a reset step for resetting selection of display cells to emit light in the preceding subfield, and display cells to emit light in the second line group of the second number of lines. 9. The display method of the plasma display device according to claim 8, further comprising a fourth address step to be selected.
[10] さらに、前記第 1のアドレスステップの後に、前記第 1のサブフィールドにおいて前 記選択された表示セルのサスティン放電による発光を行う第 1のサスティン放電ステ ップと、 [10] Further, after the first address step, a first sustain discharge step for emitting light by sustain discharge of the display cell selected in the first subfield,
前記第 2のアドレスステップの後に、前記第 2のサブフィールドにおいて前記選択さ れた表示セルのサスティン放電による発光を行う第 2のサスティン放電ステップとを有 することを特徴とする請求項 1記載のプラズマディスプレイ装置の表示方法。  2. The second sustain discharge step of performing light emission by sustain discharge of the selected display cell in the second subfield after the second address step. Display method of plasma display device.
[11] 輝度の重み付けがされた第 1及び第 2のサブフィールドを含むフィールドを表示す るプラズマディスプレイ装置であって、  [11] A plasma display device for displaying a field including first and second subfields with luminance weighting,
前記第 1のサブフィールドにおいて第 1のライン数の第 1のライン群内で発光させる 表示セルを選択し、前記第 2のサブフィールドにお 、て前記第 1のライン数よりも少な い第 2のライン数の第 2のライン群内で発光させる表示セルを選択する駆動回路を有 することを特徴とするプラズマディスプレイ装置。  In the first subfield, a display cell that emits light in the first line group having the first number of lines is selected, and in the second subfield, a second number smaller than the first number of lines is selected. A plasma display device comprising a drive circuit for selecting a display cell to emit light within the second line group having the number of lines.
[12] 前記第 2のサブフィールドは、前記フィールド内で輝度の重み付けが最も小さい又 は 2番目に小さいサブフィールドであることを特徴とする請求項 11記載のプラズマデ イスプレイ装置。  12. The plasma display device according to claim 11, wherein the second subfield is a subfield having the smallest or second smallest weighting of luminance in the field.
[13] 前記フィールドは、輝度の重み付けがされた第 1〜第 3のサブフィールドを含み、前 記第 2のサブフィールドは、前記フィールド内で輝度の重み付けが最も小さ!/、サブフ ィールドであり、前記第 3のサブフィールドは、前記フィールド内で輝度の重み付けが 2番目に小さいサブフィールドであり、  [13] The field includes first to third subfields with luminance weighting, and the second subfield is the subfield with the lowest luminance weighting in the field! / , The third subfield is a subfield with the second smallest luminance weight in the field,
前記駆動回路は、前記第 3のサブフィールドにおいて前記第 2のライン数の第 2の ライン群内で発光させる表示セルを選択することを特徴とする請求項 11記載のブラ ズマディスプレイ装置。  12. The plasma display device according to claim 11, wherein the driving circuit selects a display cell that emits light in the second line group of the second number of lines in the third subfield.
[14] 表示の周期は、第 1のフィールド及び第 2のフィールドが 1周期であり、 [14] The display period is 1 period for the first and second fields.
前記駆動回路は、各フィールドの第 1のサブフィールドにおいて全ライン内で発光 させる表示セルを選択し、前記第 1のフィールドの第 2のサブフィールドでは全ライン 内の半分のライン内で発光させる表示セルを選択し、前記第 2のフィールドの第 2の サブフィールドでは全ライン内の残りの半分のライン内で発光させる表示セルを選択 することを特徴とする請求項 11記載のプラズマディスプレイ装置。 The drive circuit emits light in all lines in the first subfield of each field. Display cells to be selected, in the second subfield of the first field, select display cells to emit light in half of all lines, and in the second subfield of the second field, select all lines. 12. The plasma display device according to claim 11, wherein a display cell that emits light in the remaining half of the lines is selected.
[15] 表示の周期は、第 1〜第 4のフィールドが 1周期であり、 [15] The display cycle is 1 cycle for the 1st to 4th fields,
前記駆動回路は、  The drive circuit is
前記第 1及び第 3のフィールドの第 1のサブフィールドではそれぞれ全ライン内の半 分のライン内で発光させる表示セルを選択し、前記第 2及び第 4のフィールドの第 1の サブフィールドではそれぞれ全ライン内の残りの半分のライン内で発光させる表示セ ルを選択し、  In the first subfield of the first and third fields, the display cells to be lit in half of all the lines are selected, respectively, and in the first subfield of the second and fourth fields, respectively. Select the display cells that will fire in the other half of all lines,
前記第 1のフィールドの第 2のサブフィールドでは全ライン内の 1/4のライン内で発 光させる表示セルを選択し、前記第 2のフィールドの第 2のサブフィールドでは全ライ ン内の他の 1Z4のライン内で発光させる表示セルを選択し、前記第 3のフィールドの 第 2のサブフィールドでは全ライン内のさらに他の 1Z4のライン内で発光させる表示 セルを選択し、前記第 4のフィールドの第 2のサブフィールドでは全ライン内の残りの 1Z4のライン内で発光させる表示セルを選択することを特徴とする請求項 11記載の プラズマディスプレイ装置。  In the second subfield of the first field, display cells that emit light in 1/4 of all the lines are selected, and in the second subfield of the second field, other cells in all the lines are selected. The display cell to be lit in the 1Z4 line is selected, and in the second subfield of the third field, the display cell to be lit in the other 1Z4 line in all the lines is selected, and the fourth cell is selected. 12. The plasma display device according to claim 11, wherein in the second subfield of the field, display cells that emit light in the remaining 1Z4 lines in all the lines are selected.
[16] 前記第 2のサブフィールドは、前記フィールド内で輝度の重み付けが最も小さいサ ブフィ一ノレドであり、 [16] The second subfield is a sub-field having the smallest luminance weight in the field,
前記駆動回路は、  The drive circuit is
前記第 1のサブフィールドでは、その前のサブフィールドの発光させる表示セルの 選択をリセットした後、表示セルを選択し、発光させ、  In the first subfield, after the selection of the display cell to be lit in the previous subfield is reset, the display cell is selected and lit,
前記第 2のサブフィールドでは、その前のサブフィールドの発光させる表示セルの 選択を維持したまま、表示セルを選択し、発光させることを特徴とする請求項 11記載 のプラズマディスプレイ装置。  12. The plasma display device according to claim 11, wherein in the second subfield, a display cell is selected and light is emitted while maintaining the selection of the display cell that emits light in the preceding subfield.
[17] 前記第 1のサブフィールドは、前記フィールド内で輝度の重み付けが最も小さいサ ブフィ一ノレドであり、 [17] The first subfield is a sub-field having the smallest luminance weight in the field,
前記駆動回路は、 前記第 2のサブフィールドでは、その前のサブフィールドの発光させる表示セルの 選択をリセットした後、表示セルを選択し、発光させ、 The drive circuit is In the second subfield, after resetting the display cell to be lit in the previous subfield, the display cell is selected and lit,
前記第 1のサブフィールドでは、その前のサブフィールドの発光させる表示セルの 選択を維持したまま、表示セルを選択し、発光させることを特徴とする請求項 11記載 のプラズマディスプレイ装置。  12. The plasma display device according to claim 11, wherein in the first subfield, a display cell is selected to emit light while maintaining selection of a display cell to emit light in the preceding subfield.
[18] 前記フィールドは、前記第 2のサブフィールドの 1つ前に第 3のサブフィールドを含 み、 [18] The field includes a third subfield immediately before the second subfield,
前記第 3のサブフィールドは、前記フィールド内で輝度の重み付けが 2番目に小さ いサブフィーノレドであり、  The third sub-field is a sub-fino red with the second smallest luminance weight in the field,
前記駆動回路は、前記第 3のサブフィールドでは、その前のサブフィールドの発光 させる表示セルの選択を維持し、前記第 2のライン数の第 2のライン群内で発光させ る表示セルを選択することを特徴とする請求項 16記載のプラズマディスプレイ装置。  In the third subfield, the driving circuit maintains selection of display cells that emit light in the preceding subfield, and selects display cells that emit light in the second line group of the second number of lines. The plasma display device according to claim 16, wherein
[19] 前記フィールドは、輝度の重み付けが前記第 2のサブフィールドと同じ第 4のサブフ ィールドを含み、 [19] The field includes a fourth subfield having the same weighting as the second subfield.
前記駆動回路は、  The drive circuit is
前記第 4のサブフィールドでは、その前のサブフィールドの発光させる表示セルの 選択をリセットし、前記第 2のライン数の第 2のライン群内で発光させる表示セルを選 択することを特徴とする請求項 18記載のプラズマディスプレイ装置。  In the fourth subfield, the selection of the display cell that emits light in the preceding subfield is reset, and the display cell that emits light in the second line group of the second number of lines is selected. 19. The plasma display device according to claim 18.
[20] 前記駆動回路は、 [20] The drive circuit includes:
前記第 1のサブフィールドにおいて、前記表示セルの選択の後に、前記選択された 表示セルのサスティン放電による発光を行 、、  In the first subfield, after the selection of the display cell, the selected display cell emits light by a sustain discharge,
前記第 2のサブフィールドにおいて、前記表示セルの選択の後に、前記選択された 表示セルのサスティン放電による発光を行うことを特徴とする請求項 11記載のプラズ マディスプレイ装置。  12. The plasma display device according to claim 11, wherein in the second subfield, after the display cell is selected, light emission is performed by sustain discharge of the selected display cell.
PCT/JP2006/313489 2006-07-06 2006-07-06 Plasma display device and its display method WO2008004296A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008523574A JPWO2008004296A1 (en) 2006-07-06 2006-07-06 Plasma display device and display method thereof
PCT/JP2006/313489 WO2008004296A1 (en) 2006-07-06 2006-07-06 Plasma display device and its display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/313489 WO2008004296A1 (en) 2006-07-06 2006-07-06 Plasma display device and its display method

Publications (1)

Publication Number Publication Date
WO2008004296A1 true WO2008004296A1 (en) 2008-01-10

Family

ID=38894274

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/313489 WO2008004296A1 (en) 2006-07-06 2006-07-06 Plasma display device and its display method

Country Status (2)

Country Link
JP (1) JPWO2008004296A1 (en)
WO (1) WO2008004296A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003288040A (en) * 2002-03-27 2003-10-10 Mitsubishi Electric Corp Display method of display device
JP2005202059A (en) * 2004-01-14 2005-07-28 Fujitsu Hitachi Plasma Display Ltd Display device and its driving method
JP2006113517A (en) * 2004-10-11 2006-04-27 Samsung Sdi Co Ltd Plasma display device and method for driving same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003288040A (en) * 2002-03-27 2003-10-10 Mitsubishi Electric Corp Display method of display device
JP2005202059A (en) * 2004-01-14 2005-07-28 Fujitsu Hitachi Plasma Display Ltd Display device and its driving method
JP2006113517A (en) * 2004-10-11 2006-04-27 Samsung Sdi Co Ltd Plasma display device and method for driving same

Also Published As

Publication number Publication date
JPWO2008004296A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
JPH10149132A (en) Driving method for plasma display panel
JP2009145664A (en) Plasma display device
JPH11352925A (en) Driving method of pdp
JP2007065616A (en) Display panel and driving method thereof
JP2007041251A (en) Method for driving plasma display panel
JP4089759B2 (en) Driving method of AC type PDP
KR100781011B1 (en) Driving method for plasma display panel and plasma display apparatus
JP4665548B2 (en) Driving method of plasma display panel
KR100811603B1 (en) Plasma Display Apparatus AND Driving method thereof
EP1555646A1 (en) Display apparatuses and display driving methods for enhancing grayscale display
JP4068089B2 (en) Driving method of discharge display panel by address-display mixture
JP4765499B2 (en) Driving method of plasma display panel
WO2006106720A1 (en) Ac plasma display panel driving method
JP4738122B2 (en) Driving method of plasma display device
WO2008004296A1 (en) Plasma display device and its display method
KR100775204B1 (en) Method for driving plasma display panel and plasma display device
KR100647689B1 (en) Method for driving plasma display panel
KR100647678B1 (en) Apparatus of driving plasma display panel
EP2533231A1 (en) Plasma display device and method for driving a plasma display panel
KR100373534B1 (en) Driving Method of Plasma Display Panel
JP2005157338A (en) Method of driving plasma display panel and plasma display device
KR100615307B1 (en) Method for driving plasma display panel
JP2006323357A (en) Method and device of driving plasma display panel
JP2007249205A (en) Method of driving plasma display panel
JP2009042728A (en) Apparatus and method for driving display panel

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06767948

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008523574

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06767948

Country of ref document: EP

Kind code of ref document: A1