JP4089759B2 - Driving method of AC type PDP - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ＡＣ型のＰＤＰ（Plasma Display Panel：プラズマディスプレイパネル）の駆動方法に関し、消去形式のアドレッシングによる表示に適用される。
【０００２】
ＰＤＰは、基板対を支持体とする自己発光型の薄型表示デバイスであり、カラー画面の実用化を機にテレビジョン映像やコンピュータのモニターなどの用途で広く用いられるようになってきた。ハイビジョン用の大画面フラット型デバイスとしても注目されている。
【０００３】
【従来の技術】
マトリクス表示方式のＰＤＰにおいて、表示素子であるセルの点灯状態の維持（サステイン）にメモリ効果が利用されている。ＡＣ型ＰＤＰは、電極を誘電体で被覆することにより構造的にメモリ機能を有するように構成されている。ＡＣ型ＰＤＰによる表示に際しては、点灯（発光）すべきセルのみが帯電した状態を形成するライン順次のアドレッシングを行い、その後に全てのセルに対して一斉に交番極性の点灯維持電圧Ｖｓを印加する。点灯維持電圧Ｖｓは（１）式を満たす。
【０００４】
Ｖｆ−Ｖwall＜Ｖｓ＜Ｖｆ …（１）
Ｖｆ ：放電開始電圧
Ｖwall：壁電圧
壁電荷の存在するセルでは、壁電圧Ｖwallが点灯維持電圧Ｖｓに重畳するので、セルに加わる実効電圧（セル電圧ともいう）Ｖeff が放電開始電圧Ｖｆを越えて放電が生じる。放電によって以前と反対の極性の壁電荷が再形成されるので、前回と反対の極性の点灯維持電圧Ｖｓを印加すると再び放電が生じる。点灯維持電圧Ｖｓの印加周期を短くすれば、視覚の上で連続した点灯状態が得られる。表示の輝度は、点灯維持期間における発光量の総和（積分発光強度）に依存する。
【０００５】
一般には、点灯維持電圧Ｖｓに相当する波高値のサステインパルスが一対の電極に交互に印加される。サステインパルスの極性は一定であるが、電極間の相対電圧の極性は印加毎に反転する。サステインパルスの周波数は一定とされ、輝度に応じてサステインパルス数（すなわち放電回数）が設定される。必然的に輝度が高いほど点灯維持期間は長くなる。なお、一対の電極に極性の異なるサステインパルス（各波高値の和が点灯維持電圧Ｖｓ）を同時に印加する形態もある。
【０００６】
【発明が解決しようとする課題】
従来では、画面全体を一旦均一に帯電させた後に点灯不要のセルのみで電荷消去のための放電を生じさせる選択消去形式のアドレッシング（消去アドレッシング）を行う場合に、点灯不要のセルであるにも係わらずサステインパルスを印加したときに点灯してしまうセルがあるという問題があった。すなわち、消去アドレッシングによって点灯不要のセルの壁電荷が正常に消去されたとしても、消去のための放電で生じた空間電荷が過剰に残留した場合に、プライミング効果によって点灯不要のセルで放電が起こり、壁電荷が再形成されることがあった。
【０００７】
本発明は、点灯維持期間の誤点灯を防止し、ちらつきの無い高品位の表示を実現することを目的としている。
【０００８】
【課題を解決するための手段】
本発明においては、点灯維持期間における開始段階の放電確率を点灯漏れが発生しない範囲内で後続の段階より低くする。これにより、適正量の壁電荷の存在しない点灯不要のセルでは放電が起こらず、起こったとしても弱いので、壁電荷は再形成されない。
【０００９】
請求項１の発明の方法は、画面を構成する全てのセルに壁電荷を帯電させ、点灯不要のセルのみについて壁電荷を消去した後の点灯維持期間に、全てのセルに対して共通に点灯維持のための電圧パルスを周期的に印加するＡＣ型ＰＤＰの駆動方法であって、前記点灯維持期間の開始段階に印加する一定個数の前記電圧パルスのパルス幅を他の電圧パルスよりも短くするものである。
【００１０】
請求項２の発明の方法は、前記点灯維持期間の開始段階に印加する一定個数の前記電圧パルスの波高値を他の電圧パルスよりも低くするものである。
請求項３の発明の駆動方法において、前記一定個数は１，２，又は３である。
【００１１】
【発明の実施の形態】
図１は本発明に係るプラズマ表示装置１００の構成図である。
プラズマ表示装置１００は、マトリクス形式のカラー表示デバイスであるＡＣ型のＰＤＰ１と、画面（スクリーン）ＳＣを構成する多数のセルＣを選択的に点灯させるための駆動ユニット８０とから構成されており、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。
【００１２】
ＰＤＰ１は、対をなす第１及び第２の主電極としてのサステイン電極Ｘ，Ｙが平行配置され、第３の電極としてのアドレス電極Ａがサステイン電極Ｘ，Ｙと交差するように配置された３電極面放電構造のＰＤＰである。サステイン電極Ｘ，Ｙは画面ＳＣの行方向（水平方向）に延び、一方のサステイン電極Ｙはアドレッシングに際して行単位にセルを選択するためのスキャン電極として用いられる。アドレス電極Ａは列方向（垂直方向）に延びており、列単位にセルを選択するためのデータ電極として用いられる。サステイン電極群とアドレス電極群とが交差する領域が表示領域、すなわち画面ＳＣである。
【００１３】
駆動ユニット８０は、コントローラ８１、フレームメモリ８２、データ処理回路８３、サブフィールドメモリ８４、電源回路８５、Ｘドライバ８７、Ｙドライバ８８、及びアドレスドライバ８９を有している。駆動ユニット８０には、ＴＶチューナ、コンピュータなどの外部装置からＲ，Ｇ，Ｂの各色の輝度レベル（階調レベル）を示す画素単位のフィールドデータＤｆが各種の同期信号とともに入力される。
【００１４】
フィールドデータＤｆは、フレームメモリ８２に一旦格納された後、データ処理回路８３へ送られる。データ処理回路８３は、点灯させるサブフィールドの組合せを設定するデータ変換手段であり、フィールドデータＤｆに応じたサブフィールドデータＤｓｆを出力する。サブフィールドデータＤｓｆはサブフィールドメモリ８４に格納される。サブフィールドデータＤｓｆの各ビットの値は、サブフィールドにおけるセルの点灯の要否を示す情報である。
【００１５】
Ｘドライバ回路８７はサステイン電極Ｘに駆動電圧を印加し、Ｙドライバ回路８８はサステイン電極Ｙに駆動電圧を印加する。アドレスドライバ回路８９は、サブフィールドデータＤｓｆに応じてアドレス電極Ａに駆動電圧を印加する。これらドライバ回路には電源回路８５から所定の電力が供給される。
【００１６】
図２はＰＤＰ１の内部構造を示す斜視図である。
ＰＤＰ１では、前面側のガラス基板１１の内面に、行Ｌ毎に一対ずつサステイン電極Ｘ，Ｙが配列されている。行Ｌは画面における水平方向のセル列である。サステイン電極Ｘ，Ｙは、それぞれが透明導電膜４１と金属膜（バス導体）４２とからなり、低融点ガラスからなる厚さ３０μｍ程度の誘電体層１７で被覆されている。誘電体層１７の表面にはマグネシア（ＭｇＯ）からなる厚さ数千オングストロームの保護膜１８が設けられている。アドレス電極Ａは、背面側のガラス基板２１の内面を覆う下地層２２の上に配列されており、厚さ１０μｍ程度の誘電体層２４によって被覆されている。誘電体層２４の上には、高さ１５０μｍの平面視直線帯状の隔壁２９が、各アドレス電極Ａの間に１つずつ設けられている。これらの隔壁２９によって放電空間３０が行方向にサブピクセル（単位発光領域）毎に区画され、且つ放電空間３０の間隙寸法が規定されている。そして、アドレス電極Ａの上方及び隔壁２９の側面を含めて背面側の内面を被覆するように、カラー表示のためのＲ，Ｇ，Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設けられている。３色の配置パターンは、１列のセルの発光色が同一で且つ隣接する列どうしの発光色が異なるストライプパターンである。
【００１７】
放電空間３０には主成分のネオンにキセノンを混合した放電ガスが充填されており（封入圧力は５００Ｔｏｒｒ）、蛍光体層２８Ｒ，２８Ｇ，２８Ｂは放電時にキセノンが放つ紫外線によって局部的に励起されて発光する。表示の１ピクセル（画素）は行方向に並ぶ３個のサブピクセルで構成される。各サブピクセル内の構造体がセル（表示素子）である。隔壁２９の配置パターンがストライプパターンであることから、放電空間３０のうちの各列に対応した部分は全ての行Ｌに跨がって列方向に連続している。そのため、隣接する行Ｌどうしの電極間隙（逆スリットと呼称されている）の寸法は各行Ｌの面放電ギャップ（例えば８０〜１４０μｍの範囲内の値）より十分に大きく、列方向の放電結合を防ぐことのできる値（例えば４００〜５００μｍの範囲内の値）に選定されている。
【００１８】
次に、プラズマ表示装置１００における駆動方法を説明する。
図３はフィールド構成と駆動シーケンスとを示す図である。
例えばテレビジョン映像の表示においては、２値の点灯制御によって階調再現を行うために、入力画像である時系列の各フィールドｆ（符号の添字は表示順位を表す）を例えば８個のサブフレームｓｆ１，ｓｆ２，ｓｆ３，ｓｆ４，ｓｆ５，ｓｆ６，ｓｆ７，ｓｆ８に分割する。言い換えれば、フレームＦを構成する各フィールドｆを８個のサブフレームｓｆ１〜ｓｆ８の集合に置き換える。ただし、コンピュータ出力などのノンインタレース形式の画像を再生する場合には、各フレームを８分割する。そして、これらサブフィールドｓｆ１〜ｓｆ８における輝度の相対比率が１：２：４：８：１６：３２：６４：１２８となるように重み付けをして各サブフィールドｓｆ１〜ｓｆ８のサステインの最大発光回数を設定する。サブフィールド単位の点灯／非点灯の組合せでＲＧＢの各色毎に２５６段階の輝度設定を行うことができるので、表示可能な色の数は２５６³ となる。なお、サブフィールドｓｆ１〜ｓｆ８を輝度の重みの順に表示する必要はない。例えば重みの大きいサブフィールドｓｆ８を表示期間の中間に配置するといった最適化を行うことができる。
【００１９】
各サブフィールドｓｆ１〜ｓｆ８に割り当てるサブフィールド期間Ｔｓｆは、画面全体の帯電状態を均一化するリセット期間ＴＲ、消去アドレッシングを行うアドレス期間ＴＡ、及び階調レベルに応じた輝度を確保するために本発明に特有の電圧印加によって点灯状態を維持するサステイン期間ＴＳからなる。各サブフィールド期間Ｔｓｆにおいて、リセット期間ＴＲ及びアドレス期間ＴＡの長さは輝度の重みに係わらず一定であるが、サステイン期間ＴＳの長さは輝度の重みが大きいほど長い。
【００２０】
リセット期間ＴＲにおいては、サステイン電極Ｘに正極性の電圧パルスＰｒを印加する第１過程と、サステイン電極Ｘに正極性の電圧パルスＰｒｘを印加し且つサステイン電極Ｙに負極性の電圧パルスＰｒｙを印加する第２過程とによって、１つ前のサブフィールドにおいて点灯した“前回点灯セル”及び点灯しなかった“前回非点灯セル”に所定の極性の壁電荷が形成される。すなわち、前回点灯セルの壁電荷の極性を反転させた後、前回非点灯セルに点灯維持電圧の２倍程度の電圧を印加して強制的に放電を生じさせる２段階のプロセスで全てのセルを均等に帯電させる。電圧パルスＰｒｘ，Ｐｒｙを印加したとき、前回点灯セルでは壁電荷が印加電圧を引き下げるので放電は生じない。なお、第１過程ではアドレス電極Ａを５０〜１２０Ｖ程度の正電位にバイアスし、アドレス電極Ａとサステイン電極Ｘとの間の不要の放電を防止する。
【００２１】
第２過程に続いて、帯電の均一性を高めるため、サステイン電極Ｙに正極性の電圧パルスＰｒｓを印加して全てのセルで面放電を生じさせる。この面放電によって帯電極性は反転する。その後、電荷の消失を避けるため、サステイン電極Ｙの電位を所定値まで緩やかに低減させる。
【００２２】
アドレス期間ＴＡにおいては、先頭の行から１行ずつ順に各行を選択し、該当するサステイン電極Ｙに負極性のスキャンパルスＰｙを印加する。行の選択と同時に、点灯不要のセル（今回非点灯セル）に対応したアドレス電極Ａに対して正極性のアドレスパルスＰａを印加する。選択された行におけるアドレスパルスＰａの印加されたセルでは、サステイン電極Ｙとアドレス電極Ａとの間で対向放電が起こって誘電体層１７の壁電荷が消失する。アドレスパルスＰａの印加時点ではサステイン電極Ｘの近傍には正極性の壁電荷が存在するので、その壁電圧でアドレスパルスＰａが打ち消され、サステイン電極Ｘとアドレス電極Ａとの間では放電は起きない。このような消去アドレッシングは、書込み形式と違って電荷の再形成が不要であるので、高速化に適している。１行当たりのアドレス時間は１．３μｓ程度である。
【００２３】
そして、サステイン期間ＴＳにおいては、不要の放電を防止するためにアドレス電極Ａを正極性の電位にバイアスし、最初に全てのサステイン電極Ｘに正極性のサステインパルスＰｓ１を印加する。続いて、サステイン電極Ｙとサステイン電極Ｘとに対して順にサステインパルスＰｓ１を印加する。その後、サステイン電極Ｙとサステイン電極Ｘとに対して交互にサステインパルスＰｓを印加する。
【００２４】
本実施形態では、サステイン期間ＴＳの開始段階に印加する第１番目から第３番目までのサステインパルスＰｓ１のパルス幅ｗ１が、他の第４番目以降のサステインパルスＰｓのパルス幅ｗよりも短い。これにより、今回非点灯セルでの面放電が起こりにくくなり、起こったとしても電圧印加時間が短いので壁電荷は再形成されない。一方、今回点灯セルでは、アドレッシング終了時点で適正量の壁電荷が存在するので、面放電が起こる。今回点灯セルにその後の点灯維持に十分な壁電荷が残るようにパルス幅ｗ１を選定すればよい。
【００２５】
図４は第２実施形態に係るサステイン期間ＴＳの駆動電圧波形図である。
本実施形態では、今回非点灯セルの誤点灯を防止するため、サステイン期間ＴＳの開始段階の所定数のサステインパルスＰｓ２の波高値Ｖｓ’を後続段階のサステインパルスＰｓの波高値Ｖｓよりも低くする。波高値の差異の実用範囲は５〜２０Ｖである。
【００２６】
図４（Ａ）の例では、サステイン電極Ｘに印加する第１番目のサステインパルスＰｓ２の波高値のみが低い。図４（Ｂ）の例では、第１番目〜第３番目までののサステインパルスＰｓ２の波高値が他より低い。波高値の低いサステインパルスＰｓ２の印加回数が多いほど、より確実に誤点灯を防止できるが、今回点灯セルの輝度の確保の点では不利になる。輝度の重みの小さいサブフィールドでは誤点灯の影響は小さいが、輝度の低下は目立つので、例えば輝度の重みの小さいサブフィールドでは第１番目のみ、輝度の重みの大きいサブフィールドでは第１番目から第５番目まで、というように、サブフィールド毎に波高値の低いサステインパルスＰｓ２の印加数を選定することができる。全てのサブフィールドのサステインパルスＰｓ２の印加数を共通にしてもよい。なお、このような印加数の選定は、上述のパルス幅を変える場合にも同様に行うことができる。
【００２７】
上述の実施形態においては、アドレス放電による蛍光体の劣化を軽減するためにアドレスパルスＰａを正極性と定めて他のパルスの極性を設定し、また、片方のサステイン電極のみに正極性のサステインパルスを印加するようにして駆動回路を簡単化した例を挙げたが、これに限定されるものではない。つまり、印加電圧の極性の変更は可能である。
【００２８】
【発明の効果】
請求項１乃至請求項３の発明によれば、点灯維持期間の誤点灯を防止し、ちらつきの無い高品位の表示を実現することができる。
【図面の簡単な説明】
【図１】本発明に係るプラズマ表示装置の構成図である。
【図２】ＰＤＰの内部構造を示す斜視図である。
【図３】フィールド構成と駆動シーケンスとを示す図である。
【図４】第２実施形態に係るサステイン期間ＴＳの駆動電圧波形図である。
【符号の説明】
１ ＰＤＰ
Ｃ セル
ＳＣ 画面
Ｐｓ，Ｐｓ１，Ｐｓ２ サステインパルス（電圧パルス）
ＴＳ サステイン期間（点灯維持期間）
ｗ，ｗ１ パルス幅
Ｖｓ，Ｖｓ’ 波高値[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a driving method of an AC type PDP (Plasma Display Panel) and is applied to display by erasing type addressing.
[0002]
A PDP is a self-luminous thin display device that uses a pair of substrates as a support, and has been widely used in applications such as television images and computer monitors with the practical use of color screens. It is also attracting attention as a large-screen flat device for HDTV.
[0003]
[Prior art]
In the PDP of the matrix display system, the memory effect is used to maintain (sustain) the lighting state of the cell that is the display element. The AC type PDP is structured to have a memory function structurally by covering an electrode with a dielectric. In the display using the AC type PDP, line-sequential addressing that forms a state in which only the cells to be lit (emitted) are charged is performed, and thereafter, a lighting sustaining voltage Vs having an alternating polarity is applied to all the cells simultaneously. . The lighting sustaining voltage Vs satisfies the formula (1).
[0004]
Vf−Vwall <Vs <Vf (1)
Vf: discharge start voltage Vwall: wall voltage In a cell where wall charges exist, the wall voltage Vwall is superimposed on the sustaining voltage Vs, so that the effective voltage (also referred to as cell voltage) Veff applied to the cell exceeds the discharge start voltage Vf. Discharge occurs. Since the wall charges having the opposite polarity to the previous one are re-formed by the discharge, the discharge occurs again when the lighting sustaining voltage Vs having the opposite polarity to the previous one is applied. If the application period of the lighting sustaining voltage Vs is shortened, a continuous lighting state can be obtained visually. The luminance of the display depends on the total light emission amount (integrated light emission intensity) in the lighting maintenance period.
[0005]
In general, a sustain pulse having a peak value corresponding to the lighting sustain voltage Vs is alternately applied to a pair of electrodes. The polarity of the sustain pulse is constant, but the polarity of the relative voltage between the electrodes is reversed every time it is applied. The frequency of the sustain pulse is fixed, and the number of sustain pulses (that is, the number of discharges) is set according to the luminance. Inevitably, the higher the luminance, the longer the lighting maintenance period. There is also a mode in which sustain pulses having different polarities (the sum of peak values is the lighting sustaining voltage Vs) are simultaneously applied to a pair of electrodes.
[0006]
[Problems to be solved by the invention]
Conventionally, when performing selective erasing type addressing (erase addressing) in which the entire screen is uniformly charged once and then discharge for charge erasure is generated only in the cells that do not need to be lit, the cells that do not need to be lit Regardless, there is a problem that there is a cell that is turned on when a sustain pulse is applied. That is, even if the wall charge of cells that do not require lighting is normally erased by erasing addressing, if the space charge generated by the discharge for erasing remains excessively, discharge occurs in cells that do not require lighting due to the priming effect. In some cases, wall charges were re-formed.
[0007]
An object of the present invention is to prevent erroneous lighting during a lighting maintenance period and to realize high-quality display without flickering.
[0008]
[Means for Solving the Problems]
In the present invention, the discharge probability at the start stage in the lighting sustain period is set lower than the subsequent stage within a range where no lighting leakage occurs. As a result, no discharge is generated in a cell that does not require lighting and an appropriate amount of wall charge does not exist, and even if it does not occur, the wall charge is not re-formed.
[0009]
According to the method of the first aspect of the present invention, the wall charges are charged in all the cells constituting the screen, and the cells are lit in common for all the cells during the lighting maintenance period after erasing the wall charges for only the cells that do not require lighting. A driving method of an AC type PDP that periodically applies a voltage pulse for sustaining, wherein a pulse width of a certain number of the voltage pulses applied at the start stage of the lighting sustaining period is made shorter than other voltage pulses Is.
[0010]
According to a second aspect of the present invention, the peak value of a certain number of the voltage pulses applied at the start stage of the lighting sustain period is made lower than the other voltage pulses.
4. The driving method according to claim 3, wherein the predetermined number is 1, 2, or 3.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a configuration diagram of a plasma display device 100 according to the present invention.
The plasma display device 100 includes an AC-type PDP 1 that is a matrix-type color display device, and a drive unit 80 for selectively lighting a large number of cells C constituting a screen (screen) SC. Used as a wall-mounted television receiver and computer system monitor.
[0012]
In the PDP 1, the sustain electrodes X and Y as the first and second main electrodes forming a pair are arranged in parallel, and the address electrode A as the third electrode is arranged so as to intersect the sustain electrodes X and Y 3 This is a PDP having an electrode surface discharge structure. The sustain electrodes X and Y extend in the row direction (horizontal direction) of the screen SC, and one of the sustain electrodes Y is used as a scan electrode for selecting cells in row units at the time of addressing. The address electrode A extends in the column direction (vertical direction) and is used as a data electrode for selecting cells in units of columns. A region where the sustain electrode group and the address electrode group intersect is a display region, that is, a screen SC.
[0013]
The drive unit 80 includes a controller 81, a frame memory 82, a data processing circuit 83, a subfield memory 84, a power supply circuit 85, an X driver 87, a Y driver 88, and an address driver 89. The drive unit 80 receives field data Df in units of pixels indicating luminance levels (gradation levels) of R, G, and B colors from various external devices such as a TV tuner and a computer together with various synchronization signals.
[0014]
The field data Df is temporarily stored in the frame memory 82 and then sent to the data processing circuit 83. The data processing circuit 83 is data conversion means for setting a combination of subfields to be lit, and outputs subfield data Dsf corresponding to the field data Df. The subfield data Dsf is stored in the subfield memory 84. The value of each bit of the subfield data Dsf is information indicating whether or not the cells need to be lit in the subfield.
[0015]
The X driver circuit 87 applies a drive voltage to the sustain electrode X, and the Y driver circuit 88 applies a drive voltage to the sustain electrode Y. The address driver circuit 89 applies a drive voltage to the address electrode A according to the subfield data Dsf. Predetermined power is supplied from the power supply circuit 85 to these driver circuits.
[0016]
FIG. 2 is a perspective view showing the internal structure of the PDP 1.
In the PDP 1, a pair of sustain electrodes X and Y are arranged for each row L on the inner surface of the front glass substrate 11. Row L is a cell column in the horizontal direction on the screen. Each of the sustain electrodes X and Y includes a transparent conductive film 41 and a metal film (bus conductor) 42, and is covered with a dielectric layer 17 made of low-melting glass and having a thickness of about 30 μm. A protective film 18 made of magnesia (MgO) and having a thickness of several thousand angstroms is provided on the surface of the dielectric layer 17. The address electrodes A are arranged on a base layer 22 covering the inner surface of the glass substrate 21 on the back side, and are covered with a dielectric layer 24 having a thickness of about 10 μm. On the dielectric layer 24, one partition wall 29 having a height of 150 μm in a straight line in plan view is provided between the address electrodes A. These partition walls 29 divide the discharge space 30 into sub-pixels (unit light-emitting regions) in the row direction, and the gap size of the discharge space 30 is defined. Then, phosphor layers 28R, 28G, and 28B of three colors R, G, and B for color display are provided so as to cover the inner surface on the back side including the upper side of the address electrode A and the side surface of the partition wall 29. ing. The three-color arrangement pattern is a stripe pattern in which the light emission colors of cells in one column are the same and the light emission colors of adjacent columns are different.
[0017]
The discharge space 30 is filled with a discharge gas in which xenon is mixed with neon as a main component (filling pressure is 500 Torr), and the phosphor layers 28R, 28G, and 28B are locally excited by ultraviolet rays emitted by xenon during discharge. Emits light. One pixel (pixel) for display is composed of three sub-pixels arranged in the row direction. A structure in each sub-pixel is a cell (display element). Since the arrangement pattern of the barrier ribs 29 is a stripe pattern, the portion corresponding to each column in the discharge space 30 extends across all rows L in the column direction. Therefore, the dimension of the electrode gap between adjacent rows L (referred to as reverse slits) is sufficiently larger than the surface discharge gap of each row L (for example, a value in the range of 80 to 140 μm), and the discharge coupling in the column direction is reduced. A value that can be prevented (for example, a value in the range of 400 to 500 μm) is selected.
[0018]
Next, a driving method in the plasma display device 100 will be described.
FIG. 3 is a diagram showing a field configuration and a driving sequence.
For example, in the display of a television image, in order to perform gradation reproduction by binary lighting control, each time-series field f that is an input image (the subscript of the code indicates the display order) is, for example, eight subframes. It is divided into sf1, sf2, sf3, sf4, sf5, sf6, sf7, and sf8. In other words, each field f constituting the frame F is replaced with a set of eight subframes sf1 to sf8. However, when a non-interlaced image such as a computer output is reproduced, each frame is divided into eight. Then, weighting is performed so that the relative ratio of luminance in these subfields sf1 to sf8 is 1: 2: 4: 8: 16: 32: 64: 128, and the maximum number of times of sustain light emission in each subfield sf1 to sf8 is determined. Set. Since 256 levels of luminance can be set for each color of RGB by a combination of lighting / non-lighting in subfield units, the number of colors that can be displayed is 256 ³ . It is not necessary to display the subfields sf1 to sf8 in the order of the luminance weight. For example, optimization can be performed such that the subfield sf8 having a large weight is arranged in the middle of the display period.
[0019]
The subfield period Tsf assigned to each of the subfields sf1 to sf8 is a reset period TR for equalizing the charging state of the entire screen, an address period TA for performing erasing addressing, and a luminance according to the gradation level. It consists of a sustain period TS in which the lighting state is maintained by applying a voltage specific to. In each subfield period Tsf, the length of the reset period TR and the address period TA is constant regardless of the luminance weight, but the length of the sustain period TS is longer as the luminance weight is larger.
[0020]
In the reset period TR, a first process of applying a positive voltage pulse Pr to the sustain electrode X, a positive voltage pulse Prx to the sustain electrode X, and a negative voltage pulse Pry to the sustain electrode Y are applied. As a result of the second process, wall charges having a predetermined polarity are formed in the “previously lit cell” that was lit in the previous subfield and the “previously unlit cell” that was not lit. That is, after reversing the polarity of the wall charge of the previously lit cell, all cells are subjected to a two-stage process in which a voltage about twice the sustaining voltage is applied to the previously non-lit cell to forcibly generate a discharge. Charge evenly. When the voltage pulses Prx and Pry are applied, no discharge occurs because the wall charge lowers the applied voltage in the previously lit cell. In the first process, the address electrode A is biased to a positive potential of about 50 to 120 V to prevent unnecessary discharge between the address electrode A and the sustain electrode X.
[0021]
Subsequent to the second process, a positive voltage pulse Prs is applied to the sustain electrode Y to cause surface discharge in all cells in order to improve the charging uniformity. This surface discharge reverses the charging polarity. Thereafter, the potential of the sustain electrode Y is gradually reduced to a predetermined value in order to avoid the disappearance of charges.
[0022]
In the address period TA, each row is selected in order from the first row, and a negative scan pulse Py is applied to the corresponding sustain electrode Y. Simultaneously with the row selection, a positive address pulse Pa is applied to the address electrode A corresponding to a cell that does not need to be lit (currently non-lighted cell). In the cell to which the address pulse Pa is applied in the selected row, a counter discharge occurs between the sustain electrode Y and the address electrode A, and the wall charge of the dielectric layer 17 disappears. When the address pulse Pa is applied, positive wall charges exist in the vicinity of the sustain electrode X, so that the address pulse Pa is canceled by the wall voltage, and no discharge occurs between the sustain electrode X and the address electrode A. . Such erasure addressing is suitable for speeding up because charge re-formation is not required unlike the writing format. The address time per line is about 1.3 μs.
[0023]
In the sustain period TS, the address electrode A is biased to a positive potential in order to prevent unnecessary discharge, and first, a positive sustain pulse Ps1 is applied to all the sustain electrodes X. Subsequently, a sustain pulse Ps1 is sequentially applied to the sustain electrode Y and the sustain electrode X. Thereafter, a sustain pulse Ps is alternately applied to the sustain electrode Y and the sustain electrode X.
[0024]
In the present embodiment, the pulse width w1 of the first to third sustain pulses Ps1 applied at the start stage of the sustain period TS is shorter than the pulse width w of the other fourth and subsequent sustain pulses Ps. As a result, the surface discharge in the non-lighting cell is less likely to occur this time, and even if it occurs, the wall charge is not re-formed because the voltage application time is short. On the other hand, in the current lighting cell, an appropriate amount of wall charges exists at the end of the addressing, so that surface discharge occurs. The pulse width w1 may be selected so that sufficient wall charges remain for subsequent lighting maintenance in the lighting cell.
[0025]
FIG. 4 is a drive voltage waveform diagram in the sustain period TS according to the second embodiment.
In the present embodiment, in order to prevent erroneous lighting of the non-lighting cell this time, the peak value Vs ′ of the predetermined number of sustain pulses Ps2 at the start stage of the sustain period TS is set lower than the peak value Vs of the sustain pulse Ps at the subsequent stage. . The practical range of the difference in peak value is 5 to 20V.
[0026]
In the example of FIG. 4A, only the peak value of the first sustain pulse Ps2 applied to the sustain electrode X is low. In the example of FIG. 4B, the peak values of the first to third sustain pulses Ps2 are lower than others. As the number of times of application of the sustain pulse Ps2 having a low peak value is increased, erroneous lighting can be prevented more reliably, but this is disadvantageous in terms of securing the luminance of the currently lit cell. The effect of erroneous lighting is small in a subfield with a small luminance weight, but the decrease in luminance is conspicuous. For example, only the first in a subfield with a small luminance weight, and the first through the first in a subfield with a large luminance weight. Up to the fifth, the number of sustain pulses Ps2 having a low peak value can be selected for each subfield. The number of sustain pulses Ps2 applied to all subfields may be made common. Such selection of the number of applications can be performed in the same manner when the pulse width is changed.
[0027]
In the above-described embodiment, in order to reduce the deterioration of the phosphor due to the address discharge, the address pulse Pa is determined to be positive, the polarity of the other pulse is set, and the positive sustain pulse is applied only to one of the sustain electrodes. Although an example in which the drive circuit is simplified by applying the voltage is given, the present invention is not limited to this. That is, the polarity of the applied voltage can be changed.
[0028]
【The invention's effect】
According to the first to third aspects of the invention, it is possible to prevent erroneous lighting during the lighting maintenance period and to realize high-quality display without flickering.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a plasma display device according to the present invention.
FIG. 2 is a perspective view showing an internal structure of a PDP.
FIG. 3 is a diagram showing a field configuration and a driving sequence.
FIG. 4 is a drive voltage waveform diagram in a sustain period TS according to the second embodiment.
[Explanation of symbols]
1 PDP
C Cell SC Screen Ps, Ps1, Ps2 Sustain pulse (voltage pulse)
TS sustain period (lighting maintenance period)
w, w1 pulse width Vs, Vs' peak value

Claims (3)

画面を構成する全てのセルに壁電荷を帯電させ、点灯不要のセルのみについて壁電荷を消去した後の点灯維持期間に、全てのセルに対して共通に点灯維持のための電圧パルスを周期的に印加するＡＣ型ＰＤＰの駆動方法であって、
前記点灯維持期間の開始段階に印加する一定個数の前記電圧パルスのパルス幅を他の電圧パルスよりも短くする
ことを特徴とするＡＣ型ＰＤＰの駆動方法。The wall charge is charged to all the cells that make up the screen, and only the cells that do not need to be lit are erased from the wall charge. A driving method of an AC type PDP applied to
A driving method of an AC type PDP, wherein a pulse width of a certain number of the voltage pulses applied at the start stage of the lighting sustain period is made shorter than other voltage pulses. 画面を構成する全てのセルに壁電荷を帯電させ、点灯不要のセルのみについて壁電荷を消去した後の点灯維持期間に、全てのセルに対して共通に点灯維持のための電圧パルスを周期的に印加するＡＣ型ＰＤＰの駆動方法であって、
前記点灯維持期間の開始段階に印加する一定個数の前記電圧パルスの波高値を他の電圧パルスよりも低くする
ことを特徴とするＡＣ型ＰＤＰの駆動方法。The wall charge is charged to all the cells that make up the screen, and only the cells that do not need to be lit are erased from the wall charge. A driving method of an AC type PDP applied to
A driving method of an AC type PDP, wherein a peak value of a certain number of the voltage pulses applied at the start stage of the lighting sustaining period is made lower than other voltage pulses. 前記一定個数は１，２，又は３である
請求項１又は請求項２記載のＡＣ型ＰＤＰの駆動方法。3. The method of driving an AC type PDP according to claim 1, wherein the predetermined number is 1, 2, or 3.

Images