WO2007148581A1 - 発光ダイオード駆動回路 - Google Patents

発光ダイオード駆動回路 Download PDF

Info

Publication number
WO2007148581A1
WO2007148581A1 PCT/JP2007/061922 JP2007061922W WO2007148581A1 WO 2007148581 A1 WO2007148581 A1 WO 2007148581A1 JP 2007061922 W JP2007061922 W JP 2007061922W WO 2007148581 A1 WO2007148581 A1 WO 2007148581A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
reference current
current
emitting diode
light emitting
Prior art date
Application number
PCT/JP2007/061922
Other languages
English (en)
French (fr)
Inventor
Koichi Yamaguchi
Daisuke Suzuki
Original Assignee
Mitsumi Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co., Ltd. filed Critical Mitsumi Electric Co., Ltd.
Priority to CN2007800224763A priority Critical patent/CN101473456B/zh
Publication of WO2007148581A1 publication Critical patent/WO2007148581A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/10—Controlling the intensity of the light
    • H05B45/14—Controlling the intensity of the light using electrical feedback from LEDs or from LED modules

Definitions

  • the present invention relates to a light emitting diode driving circuit, and more particularly to a light emitting diode driving circuit that drives each of a plurality of arranged light emitting diodes.
  • LEDs light emitting diodes
  • FIG. 3 shows a circuit configuration diagram of an example of a conventional light emitting diode driving circuit.
  • This drive circuit is a semiconductor integrated circuit.
  • a reference voltage Vref is applied from the reference voltage source 11 to the inverting input terminal of the operational amplifier 10.
  • the output terminal of the operational amplifier 10 is connected to the gate of a p-channel MOS field effect transistor (hereinafter simply referred to as “MOS transistor”) MO, and is connected to the gate of a p-channel MOS transistor Ml, and is also a switch such as an analog switch.
  • 12 and 13 are connected to the gates of p-channel MOS transistors M2 and M3.
  • the sources of the MOS transistors MO, Ml, M2, and M3 are connected to the power supply Vddl.
  • the MOS transistors MO and Ml constitute a current mirror circuit, and when the switches 12 and 13 are turned on, the MOS transistor MO and the MOS transistors M1 to M3 constitute a current mirror circuit.
  • the drain of the MOS transistor MO is connected to the non-inverting input terminal of the operational amplifier 10 and is grounded via the resistor R1.
  • the drains of the MOS transistors Ml, M2, and M3 are commonly connected to the drain of the n-channel MOS transistor M4. Switches 12 and 13 are switched on and off according to the brightness control switch control signals supplied from terminals 14a and 14b, respectively.
  • the MOS transistors M4 and M5 are connected in common and the sources of the MOS transistors M4 and M5 are grounded. Stars M4 and M5 constitute a current mirror circuit. Connected to the network.
  • the gate of the MOS transistor M6 is connected to the gates of the p-channel MOS transistors M7 and M8 through switches 15 and 16 such as analog switches.
  • the sources of MOS transistors M6, M7, M8 are connected to the power supply Vdd2, the drains of MOS transistors M7, M8 are connected to the anode of LED (light emitting diode) 18, and the power sword of LED18 is grounded!
  • Switches 15 and 16 are switched on and off in accordance with a gradation control switch control signal supplied from terminals 17a and 17b, respectively.
  • MOS transistors M7 and M8 form a current mirror circuit with MOS transistor M6 when switches 15 and 16 are on. Switch 15 is turned on when the LED 18 emits light, and switch 16 is turned on when gradation expression is performed by increasing the light emission luminance of the LED 18.
  • the operational amplifier 10 causes the reference voltage Vref and the resistor R1 to flow the first reference current Irefl expressed by equation (1) to the drain of the MOS transistor MO, and the gate area ratio of the MOS transistors MO and Ml is 1: A. If so, current AX Irefl flows through the drain of MOS transistor M4 (switch 13 is off).
  • Irefl Vref / Rl... hi
  • MOS transistor Ml and MOS transistors M2 and M3 When the gate area ratio of MOS transistor Ml and MOS transistors M2 and M3 is 10: 1, when switch 12 is turned on and MOS transistor M2 is turned on, the drain current of MOS transistor M2 is added to the drain current of MOS transistor Ml. The drain current of the MOS transistor M4 (1.1 XAX Irefl). When switches 12 and 13 are turned on and MOS transistors M2 and M3 are turned on, the drain currents of MOS transistors M2 and M3 are added to the drain current of MOS transistor Ml, and the drain current of MOS transistor M4 (1.2 XAX Irefl).
  • Patent Document 2 Japanese Patent No. 2516236
  • the switch is arranged in parallel with the MOS transistor Ml.
  • the number of stages of switches and MOS transistors provided in parallel with 1 must be increased to several tens of steps, and there is a problem that the circuit scale increases.
  • the present invention has been made in view of the above points, and provides a light emitting diode drive circuit capable of adjusting the light emission luminance of a light emitting diode with high accuracy and suppressing an increase in circuit scale.
  • the purpose is to provide.
  • the light emitting diode drive circuit of the present invention has a reference current unit that generates a reference current and a current output unit that generates a drive current based on the reference current using a current mirror circuit and supplies the drive current to the light emitting diode.
  • a light emitting diode drive circuit
  • the reference current unit includes an operational amplifier that controls the reference current so that a voltage generated when the reference current flows through a resistor circuit is the same as a constant reference voltage;
  • a resistor circuit in which a series connection circuit of a resistor and a transistor is connected in parallel with a reference resistor, and the voltage generated when the reference current flows by turning on or off the transistor of the series connection circuit according to a control signal.
  • the resistors of the plurality of series connection circuits may have different resistance values from the reference resistor.
  • the invention's effect is not limited to
  • the light emission luminance of the light emitting diode can be adjusted with high accuracy, and an increase in circuit scale can be suppressed.
  • FIG. 1 is a block configuration diagram of an embodiment of an LED array device using a light emitting diode driving circuit of the present invention.
  • FIG. 2 is a circuit configuration diagram of an embodiment of a light-emitting diode driving circuit according to the present invention.
  • FIG. 3 is a circuit configuration diagram of an example of a conventional light emitting diode driving circuit.
  • FIG. 1 shows a block diagram of an embodiment of an LED array device using a light emitting diode driving circuit of the present invention.
  • This LED array device has, for example, a 48-channel configuration.
  • shift register 20 is supplied with, for example, 6-bit light emission time data for 8 channels in time series for 1 channel, and is sequentially shifted and latched by shift register 20. After that, it is supplied to the pulse width modulation circuit 22.
  • the pulse width modulation circuit 22 generates a light emission pulse having a pulse width indicated by the light emission time data for each channel, and supplies the light emission pulses for 48 channels to the LED array drive circuit 26.
  • One channel is supplied to the shift register 24 in a time series of, for example, 6-bit light emission luminance data power of 8 channels, sequentially shifted and latched by the shift register 24, and then supplied to the LED array drive circuit 26 Is done.
  • the LED array drive circuit 26 decodes the light emission luminance data for each channel to generate n system switch control signals, and determines the MOS transistor to be turned on by the light emission pulse for each channel based on the n system switch control signals. .
  • the LED array drive circuit 26 drives the 48-channel LEDs constituting the LED array 28 in units of channels.
  • FIG. 2 is a circuit configuration diagram of an embodiment of a light-emitting diode driving circuit according to the present invention.
  • This drive circuit is a semiconductor integrated circuit.
  • the reference voltage Vref is applied from the reference voltage source circuit 31 to the inverting input terminal of the operational amplifier 30.
  • the output terminal of the operational amplifier 30 is connected to the gates of the p-channel MOS transistors Mil and M12.
  • the sources of the MOS transistors Mil and M12 are connected to the power supply Vddl via the resistors Rl l and R12, respectively, to form a current mirror circuit.
  • the drains of the MOS transistors Mil and Ml2 are connected to the sources of the p-channel MOS transistors M13 and M14, respectively.
  • the gates of the MOS transistors M13 and M14 are commonly connected to the drain of the MOS transistor M13 to form a current mirror circuit, and the drain of the MOS transistor M13 is connected to the non-inverting input terminal of the operational amplifier 30. Connected to one end of each of the resistors R13, R14, R15, and R16. The other end of the resistor R13 is grounded.
  • the MOS transistors Ml 1 to M14 are configured by cascading current mirror circuits, so that the drain potentials of the MOS transistors Mil and M12 are substantially the same and the gate areas are the same.
  • the drain current is substantially the same.
  • n-channel MOS transistors M31, M3 2, and M33 are connected to the other ends of the resistors R14, R15, and R16, and the sources of the MOS transistors M31, M32, and M33 are grounded.
  • Luminance control switch control signals are supplied from the gate terminals 32a, 32b and 32c of the MOS transistors M31, M32 and M33. It is connected.
  • the gate of the MOS transistor M15 is connected to the gate of the n-channel MOS transistor M16 to form a current mirror circuit.
  • the sources of the MOS transistors M15 and M16 are connected to the drains of the n-channel MOS transistors Ml7 and M18, respectively.
  • the gates of the MOS transistors M17 and M18 are commonly connected to the drain of the MOS transistor M15 to form a current mirror circuit, and the sources of the MOS transistors M17 and M18 are grounded.
  • MOS transistors M15 to M18 have a configuration in which current mirror circuits are cascaded, so that the source potentials of MOS transistors M15 and M16 are substantially the same and the gate areas are the same.
  • the drains of MOS transistors M15 and M16 The currents are substantially the same.
  • the constant voltage Va is applied to the gates of the MOS transistors M15 and M16 from the voltage source 34, so that the drain potential of the MOS transistors M17 and M18 is Va-Vgsl (Vgsl is the gate-drain voltage of the n-channel MOS transistor).
  • the operational amplifier 30, the reference voltage source circuit 31, the MOS transistors Ml 1 to M15 and M17 constitute a reference current unit 33.
  • the operational amplifier 30 differentially amplifies the drain voltage of the MOS transistor M13 generated when the drain current of the MOS transistor M13 flows through the resistors R13, R14, R15, and R16 and the reference voltage Vref from the reference voltage source circuit 31.
  • the drain current of the MOS transistor Ml 1 is controlled so that the two are the same, and a constant reference current Iref is supplied to the drain of the MOS transistor M13.
  • the current mirror circuit causes a current proportional to the reference current Iref to flow through the drain of the MOS transistor M16. Connected.
  • the source of the MOS transistor M22 is connected to the drain of the p-channel MOS transistor M21.
  • the source of the MOS transistor M21 is connected to the power source Vdd2 through the resistor R15.
  • the gate of the MOS transistor M21 is connected to the drain of the MOS transistor M22, and the p-channel MOS transistor is connected to each of the switches 36, 38, and 40 such as an analog switch. Connected to the gates of the transistors M23, M25, M27! When the switch 36, 38, 40 force is turned ON, the MOS transistors M23, M25, M27 are turned on with the gate potential of the MOS transistors M23, M25, M27 set to be the same as the gate voltage of the MOS transistor M21, and the switches 36, 38, 40 are turned on. When turned off, the MOS transistors M23, M25, M27 are turned off with the gate potential of the MOS transistors M23, M25, M27 as the power supply voltage Vdd2.
  • MOS transistors M23, M25, and M27 are connected to the power supply Vdd2 through the resistors R21, R22, and R23, respectively.
  • the MOS transistors M23, M25, and M27 are connected to the switches 36, 38, and 40, respectively. When on, it forms a current mirror circuit with MOS transistor M21.
  • the gate of the MOS transistor M22 is connected to the gates of the p-channel MOS transistors M24, M26, M28.
  • the drains of the MOS transistors M23, M25, M27 are connected to the sources of the MOS transistors M24, M26, M28, and the MOS transistors M22, M24, M26, M28 constitute a current mirror circuit.
  • MOS transistors M21 to M28 are configured by cascading current mirror circuits, the MOS transistors M21, M23, M25, and M27 have substantially the same drain potential and the same gate area.
  • the drain currents of M24, M26, and M28 are almost the same.
  • the gate area of MOS transistors M23 and M24 is 6 times the gate area of MOS transistors M21 and M22
  • the gate area of MOS transistors M25 and M26 is 3 times
  • MOS transistor The gate areas of M27 and M28 are different, such as double the gate area.
  • Vb a constant voltage applied from the voltage source 35 to the gates of the MOS transistors M22, M24, M26, and M28, and the source potential of the MOS transistors M22, M24, M26, and M28 is Vb + Vgs2 (Vgs2 is p-channel MOS transistor gate-drain voltage)
  • n 3 system switch control signals supplied from the terminals 37, 39, and 41, respectively.
  • n is not limited to 3.
  • the drains of MOS transistors M24, M26 and M28 are connected to the anode of LED45, and the power sword of LED45 is grounded.
  • the switches 36, 38, 40 are off, the MOS transistors M 23, M 25, M 27 are turned off and no current flows through the LED 45.
  • the above switches 36, 38, 40, MOS transistors M16, M18 to M28 constitute a current output section 44 for one channel, and the current output section 44 of the same configuration for 48 channels is a reference current section. Connected to 33.
  • the current output 44 of each channel is connected to each other to drive the LED 45 (part of the LED array 28).
  • the ratio of the resistance values of the resistors R13, R14, R15, and R16 is, for example, 1: 2: 4: 8!
  • MOS transistors M32 and M33 When the switch control signals from terminals 32b and 32c are high, MOS transistors M32 and M33 are turned on, and the drain of MOS transistor M13 is grounded through the parallel connection of resistors R13, R15, and R16, and terminal 32a , 32c When the switch control signal is high, MOS transistors M31 and M33 are turned on and MO The drain of S transistor M13 is grounded through a parallel connection of resistor R13, resistor R14, and resistor R16. When the switch control signal from terminals 32a, 32b, and 32c is high, MOS transistors M31, M32, and M33 are turned on. The drain of the MOS transistor M13 is grounded through a parallel connection of a resistor R13, a resistor R14, a resistor R15, and a resistor R16.
  • the drain resistance of the MOS transistor M13 can be set to the maximum resistance R13 and the minimum (R13 ZZR14ZZR15ZZR16).
  • R13ZZR14ZZZR15Z ZR16 represents the combined resistance of resistors R13, R14, R15, and R16 connected in parallel.
  • the minimum value Iref (min) of the first reference current Iref flowing through the drain of the MOS transistor M13 is expressed by equation (2)
  • the maximum value Iref (max) is expressed by equation (3). Is done.
  • Iref (min) Vref / R13--(2)
  • the switch control signal from the terminals 32a to 32c is applied to the drain of the MOS transistor M13 so that the light emission luminance of the LED 45 becomes a desired value. Adjust the flowing first reference current Iref.
  • resistor R13 corresponds to the reference resistor recited in the claims
  • resistors R13 to R16 and the MOS transistors M31 to M33 correspond to the resistor circuit and the reference current switching circuit.

Landscapes

  • Led Devices (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

　本発明は、発光ダイオードの発光輝度を高精度に調整することができ、かつ、回路規模の増大を抑えることができる発光ダイオード駆動回路を提供することを目的とする。基準電流を生成する基準電流部と、カレントミラー回路を用いて基準電流に基づく駆動電流を生成して発光ダイオードに供給する電流出力部からなる発光ダイオード駆動回路であって、基準電流部は、基準電流が抵抗回路を流れることで発生する電圧が一定の基準電圧と同一となるよう基準電流を制御する演算増幅器と、抵抗とトランジスタの直列接続回路を基準抵抗と並列に複数接続した抵抗回路であり、直列接続回路のトランジスタを制御信号に応じてオンまたはオフさせて基準電流が流れることで発生する電圧を切り替え、基準電流を切り替える基準電流切り替え回路を有する。

Description

明 細 書
発光ダイオード駆動回路
技術分野
[0001] 本発明は発光ダイオード駆動回路に関し、配列された複数の発光ダイオードそれ ぞれを駆動する発光ダイオード駆動回路に関する。
背景技術
[0002] プリンタ等において感光体を感光させる手段として、発光ダイオード (以下、「LED」 という）をリニアに配列した LEDアレイを用いたものがある。このような LEDアレイの各 LEDを駆動する駆動回路としては、例えば特許文献 1, 2等に記載されているものが ある。
[0003] 図 3は、従来の発光ダイオード駆動回路の一例の回路構成図を示す。この駆動回 路は半導体集積回路化されて 、る。
[0004] 同図中、演算増幅器 10の反転入力端子には基準電圧源 11より基準電圧 Vrefが 印加されて 、る。演算増幅器 10の出力端子は pチャネル MOS電界効果トランジスタ (以下、単に「MOSトランジスタ」という） MOのゲートに接続されると共に、 pチャネル MOSトランジスタ Mlのゲートに接続され、また、アナログスィッチ等のスィッチ 12, 1 3を介して pチャネル MOSトランジスタ M2, M3のゲートに接続されている。 MOSトラ ンジスタ MO, Ml, M2, M3のソースは電源 Vddlに接続されている。 MOSトランジ スタ MO, Mlはカレントミラー回路を構成し、スィッチ 12, 13のオン時に MOSトラン ジスタ MOは MOSトランジスタ M1〜M3と共にカレントミラー回路を構成する。
[0005] MOSトランジスタ MOのドレインは演算増幅器 10の非反転入力端子に接続される と共に、抵抗 R1を介して接地されている。 MOSトランジスタ Ml, M2, M3のドレイン は nチャネル MOSトランジスタ M4のドレインに共通接続されている。スィッチ 12, 13 は端子 14a, 14bそれぞれから供給される輝度制御用のスィッチ制御信号に応じて オン Zオフを切り換える。 共通接続され、 MOSトランジスタ M4, M5のソースは接地されており、 MOSトランジ スタ M4, M5はカレントミラー回路を構成している。 ンに接続されて 、る。 MOSトランジスタ M6のゲートはアナログスィッチ等のスィッチ 1 5, 16それぞれを介して pチャネル MOSトランジスタ M7, M8のゲートに接続されて いる。 MOSトランジスタ M6, M7, M8のソースは電源 Vdd2に接続され、 MOSトラン ジスタ M7, M8のドレインは LED (発光ダイオード） 18のアノードに接続され、 LED1 8の力ソードは接地されて!、る。
[0008] スィッチ 15, 16は、端子 17a, 17bそれぞれから供給される階調制御用のスィッチ 制御信号に応じてオン Zオフを切り換える。 MOSトランジスタ M7, M8はスィッチ 15 , 16がオンのときに MOSトランジスタ M6とカレントミラー回路を構成する。スィッチ 1 5は LED 18を発光させるタイミングでオンとなり、スィッチ 16は LED 18の発光輝度を 増大させて階調表現を行う場合にオンとなる。
[0009] 演算増幅器 10は基準電圧 Vrefと抵抗 R1により、（1)式で表わされる第 1基準電流 Ireflを MOSトランジスタ MOのドレインに流し、 MOSトランジスタ MO, Mlのゲート 面積比が 1： Aであれば、 MOSトランジスタ M4のドレインに電流 A X Ireflが流れる（ スィッチ 13がオフの状態)。
[0010] Irefl =Vref/Rl …ひ）
MOSトランジスタ Mlと MOSトランジスタ M2, M3のゲート面積比が 10 : 1である場 合、スィッチ 12をオンとして MOSトランジスタ M2をオンすると、 MOSトランジスタ Ml のドレイン電流に MOSトランジスタ M2のドレイン電流が加算されて MOSトランジスタ M4のドレイン電流（1. 1 XAX Irefl)となる。また、スィッチ 12, 13をオンとして MO Sトランジスタ M2, M3をオンすると、 MOSトランジスタ Mlのドレイン電流に MOSトラ ンジスタ M2, M3のドレイン電流が加算されて MOSトランジスタ M4のドレイン電流（ 1. 2 XAX Irefl)となる。この MOSトランジスタ M4のドレイン電流が第 2基準電流と なって MOSトランジスタ M5, M6のドレイン電流を決定するため、階調表現にかかわ らず、 LED18に流れる電流はスィッチ 12のオンにより 1. 1倍となって LED18の発光 輝度を約 1. 1倍とし、スィッチ 12, 13のオンにより 1. 2倍となって LED18の発光輝 度を約 1. 2倍とする。 特許文献 1：特許第 3296882号公報
特許文献 2：特許第 2516236号公報
発明の開示
発明が解決しょうとする課題
[0011] 従来の発光ダイオード駆動回路では、 MOSトランジスタ Mlと並列に、スィッチ 12
, 13及び MOSトランジスタ M2, M3を設け、スィッチ 12, 13のオン Zオフ制御を行う ことで、 LED 18の発光輝度を調整していた。
[0012] この場合、 LED18の発光輝度をより細かに調整しょうとすると、 MOSトランジスタ M
1と並列に設けるスィッチ及び MOSトランジスタの段数を 10数段力も数 10段と増加 させなければならず、回路規模が大きくなるという問題があった。
[0013] 本発明は、上記の点に鑑みなされたものであり、発光ダイオードの発光輝度を高精 度に調整することができ、かつ、回路規模の増大を抑えることができる発光ダイオード 駆動回路を提供することを目的とする。
課題を解決するための手段
[0014] 本発明の発光ダイオード駆動回路は、基準電流を生成する基準電流部と、カレント ミラー回路を用いて前記基準電流に基づく駆動電流を生成して発光ダイオードに供 給する電流出力部力 なる発光ダイオード駆動回路であって、
前記基準電流部は、前記基準電流が抵抗回路を流れることで発生する電圧が一 定の基準電圧と同一となるよう前記基準電流を制御する演算増幅器と、
抵抗とトランジスタの直列接続回路を基準抵抗と並列に複数接続した抵抗回路で あり、前記直列接続回路のトランジスタを制御信号に応じてオンまたはオフさせて前 記基準電流が流れることで発生する電圧を切り替え、前記基準電流を切り替える基 準電流切り替え回路を有することにより、発光ダイオードの発光輝度を高精度に調整 することができ、かつ、回路規模の増大を抑えることができる。
[0015] 前記発光ダイオード駆動回路において、
前記複数の直列接続回路の抵抗は、前記基準抵抗と抵抗値が異なることができる 発明の効果
[0016] 本発明によれば、発光ダイオードの発光輝度を高精度に調整することができ、かつ 、回路規模の増大を抑えることができる。
図面の簡単な説明
[0017] [図 1]本発明の発光ダイオード駆動回路を用いた LEDアレイ装置の一実施形態のブ ロック構成図である。
[図 2]本発明の発光ダイオード駆動回路の一実施形態の回路構成図である。
[図 3]従来の発光ダイオード駆動回路の一例の回路構成図である。
符号の説明
[0018] 30 演算増幅器
31 基準電圧源回路
33 基準電流部
34, 35 電圧源
36, 38, 40 スィッチ
44 電流出力部
45 LED
M11〜M33 MOSトランジスタ
R11〜R23 抵抗
Vddl, Vdd2 電源
発明を実施するための最良の形態
[0019] [実施例]
以下、図面に基づいて本発明の実施形態について説明する。
[0020] く LEDアレイ駆動回路の構成〉
図 1は、本発明の発光ダイオード駆動回路を用いた LEDアレイ装置の一実施形態 のブロック構成図を示す。この LEDアレイ装置は例えば 48チャネル構成である。
[0021] 同図中、シフトレジスタ 20には 1チャネルについて例えば 6ビットの発光時間データ 力 8チャネル分時系列で供給され、シフトレジスタ 20で順次シフトされてラッチされ たのち、パルス幅変調回路 22に供給される。パルス幅変調回路 22は、チャネル毎に 発光時間データで指示されるパルス幅の発光パルスを生成し、 48チャネル分の発光 パルスを LEDアレイ駆動回路 26に供給する。
[0022] シフトレジスタ 24には 1チャネルについて例えば 6ビットの発光輝度データ力 8チヤ ネル分時系列で供給され、シフトレジスタ 24で順次シフトされてラッチされたのち、 L EDアレイ駆動回路 26に供給される。 LEDアレイ駆動回路 26は、チャネル毎に発光 輝度データをデコードして n系統のスィッチ制御信号を生成し、チャネル毎に発光パ ルスでオンさせる MOSトランジスタを上記 n系統のスィッチ制御信号によって決定す る。 LEDアレイ駆動回路 26は LEDアレイ 28を構成する 48チャネルの LEDをチヤネ ル単位に駆動する。
[0023] く発光ダイオード駆動回路の構成〉
図 2は、本発明の発光ダイオード駆動回路の一実施形態の回路構成図を示す。こ の駆動回路は半導体集積回路化されている。
[0024] 同図中、演算増幅器 30の反転入力端子には基準電圧源回路 31より基準電圧 Vre fが印加されている。演算増幅器 30の出力端子は pチャネル MOSトランジスタ Mi l, M12それぞれのゲートに接続されている。 MOSトランジスタ Mi l, M12それぞれの ソースは抵抗 Rl l, R12それぞれを介して電源 Vddlに接続されてカレントミラー回 路を構成している。 MOSトランジスタ Mi l, Ml 2それぞれのドレインは pチャネル M OSトランジスタ M13, M 14それぞれのソースに接続されている。
[0025] MOSトランジスタ M13, M14のゲートは MOSトランジスタ M13のドレインに共通 接続されてカレントミラー回路を構成しており、 MOSトランジスタ M13のドレインは演 算増幅器 30の非反転入力端子に接続されると共に、抵抗 R13, R14, R15, R16そ れぞれの一端に接続されて ヽる。抵抗 R13の他端は接地されて ヽる。
[0026] MOSトランジスタ Ml 1〜M14はカレントミラー回路がカスケード接続された構成と することにより、 MOSトランジスタ Mi l, M12のドレイン電位が略同一となり、ゲート 面積が同一の場合 MOSトランジスタ M13, M14のドレイン電流は略同一となる。
[0027] 抵抗 R14, R15, R16それぞれの他端には nチャネル MOSトランジスタ M31, M3 2, M33のドレインが接続され、 MOSトランジスタ M31, M32, M33のソースは接地 されて!/ヽる。 MOSトランジスタ M31, M32, M33のゲート【こ ίま端子 32a, 32b, 32c から輝度制御用のスィッチ制御信号が供給される。 接続されている。 MOSトランジスタ M15のゲートは nチャネル MOSトランジスタ M16 のゲートと接続されてカレントミラー回路を構成している。
[0029] MOSトランジスタ M15, M16それぞれのソースは nチャネル MOSトランジスタ Ml 7, M18それぞれのドレインに接続されている。 MOSトランジスタ M17, M18のゲー トは MOSトランジスタ M15のドレインに共通接続されてカレントミラー回路を構成し、 MOSトランジスタ M17, M18のソースは接地されている。
[0030] MOSトランジスタ M15〜M18はカレントミラー回路がカスケード接続された構成と なることにより、 MOSトランジスタ M15, M16のソース電位が略同一となり、ゲート面 積が同一の場合 MOSトランジスタ M15, M16のドレイン電流は略同一となる。なお 、 MOSトランジスタ M15, M16のゲートには電圧源 34より定電圧 Vaが印加されるこ とで MOSトランジスタ M17, M18のドレイン電位は Va— Vgsl (Vgslは nチャネル MOSトランジスタのゲート'ドレイン間電圧）となる。
[0031] 上記の演算増幅器 30,基準電圧源回路 31, MOSトランジスタ Ml 1〜M15及び M17は基準電流部 33を構成している。演算増幅器 30は、 MOSトランジスタ M13の ドレイン電流が抵抗 R13, R14, R15, R16を流れることにより生じる MOSトランジス タ M13のドレイン電圧と基準電圧源回路 31からの基準電圧 Vrefと差動増幅して、両 者が同一となるように MOSトランジスタ Ml 1のドレイン電流を制御して MOSトランジ スタ M13のドレインに一定の基準電流 Irefを流す。また、カレントミラー回路によって MOSトランジスタ M16のドレインに基準電流 Irefに比例した電流が流れる。 接続されて 、る。 MOSトランジスタ M22のソースは pチャネル MOSトランジスタ M21 のドレインに接続されている。 MOSトランジスタ M21のソースは抵抗 R15を介して電 源 Vdd2に接続されている。
[0033] MOSトランジスタ M21のゲートは MOSトランジスタ M22のドレインに接続されると 共に、アナログスィッチ等のスィッチ 36, 38, 40それぞれを介して pチャネル MOSト ランジスタ M23, M25, M27のゲートに接続されて!/、る。スィッチ 36, 38, 40力 ^才ン すると MOSトランジスタ M23, M25, M27のゲート電位を MOSトランジスタ M21の ゲート電圧と同一にして MOSトランジスタ M23, M25, M27をオンし、スィッチ 36, 38, 40がオフすると MOSトランジスタ M23, M25, M27のゲート電位を電源電圧 V dd2として MOSトランジスタ M23, M25, M27をオフする。
[0034] MOSトランジスタ M23, M25, M27それぞれのソースは抵抗 R21, R22, R23そ れぞれを介して電源 Vdd2に接続されており、 MOSトランジスタ M23, M25, M27 はスィッチ 36, 38, 40がオンのときに MOSトランジスタ M21とカレントミラー回路を 構成する。
[0035] MOSトランジスタ M22のゲートは pチャネル MOSトランジスタ M24, M26, M28 のゲートに接続されている。 MOSトランジスタ M23, M25, M27それぞれのドレイン は MOSトランジスタ M24, M26, M28のソースに接続されており、 MOSトランジスタ M22, M24, M26, M28はカレントミラー回路を構成している。
[0036] MOSトランジスタ M21〜M28はカレントミラー回路がカスケード接続された構成と なることにより、 MOSトランジスタ M21, M23, M25, M27のドレイン電位が略同一 となり、ゲート面積が同一の場合 MOSトランジスタ M22, M24, M26, M28のドレイ ン電流は略同一となる。ここでは、階調表現を行うために、例えば MOSトランジスタ M21, M22のゲート面積に対して、 MOSトランジスタ M23, M24のゲート面積は 6 倍、 MOSトランジスタ M25, M26のゲート面積は 3倍、 MOSトランジスタ M27, M2 8のゲート面積は 2倍というように、ゲート面積をそれぞれ異ならせている。
[0037] なお、 MOSトランジスタ M22, M24, M26, M28のゲートには電圧源 35より定電 圧 Vbが印加されて、 MOSトランジスタ M22, M24, M26, M28のソース電位は Vb +Vgs2 (Vgs2は pチャネル MOSトランジスタのゲート'ドレイン間電圧）とされている
[0038] スィッチ 36, 38, 40それぞれは端子 37, 39, 41それぞれから供給される n (ここで は n= 3)系統のスィッチ制御信号に応じてオン Zオフを切り換える。なお、 nは 3に限 らない。 MOSトランジスタ M24, M26, M28のドレインは LED45のアノードに接続 され、 LED45の力ソードは接地されている。 [0039] ここで、スィッチ 36, 38, 40がオフのとき MOSトランジスタ M23, M25, M27はォ フし LED45に電流は流れない。スィッチ 36がオンすると MOSトランジスタ M23のド レイン電流が LED45に流れ、スィッチ 36, 38がオンすると MOSトランジスタ M23, M25のドレイン電流の和が LED45に流れ、スィッチ 36, 38, 40がオンすると MOS トランジスタ M23, M25, M27のドレイン電流の和が LED45に流れ、 LED45は流 れる電流が大きくなるほど発光輝度が大となる。
[0040] 上記のスィッチ 36, 38, 40, MOSトランジスタ M16, M18〜M28が 1チャネル分 の電流出力部 44を構成しており、 48チャネル分の同一構成の電流出力部 44が基 準電流部 33に接続されている。各チャネルの電流出力部 44はそれぞれに接続され て!ヽる LED45 (LEDアレイ 28の一部）を駆動する。
[0041] く発光ダイオードの輝度調整〉
ここで、抵抗 R13, R14, R15, R 16それぞれの抵抗値の比は、例えば 1 : 2 :4 : 8と されて!/、る。端子 32a〜32cからのスィッチ制御信号が総てローレベルのとき MOSト ランジスタ M31〜M33はオフして MOSトランジスタ M13のドレインは抵抗 R13を介 して接地される。
[0042] 端子 32aからのスィッチ制御信号がハイレベルのとき MOSトランジスタ M31がオン して MOSトランジスタ M13のドレインは抵抗 R13と抵抗 R14の並列接続を介して接 地される。同様に、端子 32bからのスィッチ制御信号がハイレベルのとき MOSトラン ジスタ M32がオンして MOSトランジスタ M 13のドレインは抵抗 R13と抵抗 R15の並 列接続を介して接地され、端子 32cからのスィッチ制御信号がハイレベルのとき MO
5の並列接続を介して接地される。
[0043] また、端子 32a, 32bからのスィッチ制御信号がハイレベルのとき MOSトランジスタ M31, M32がオンして MOSトランジスタ M13のドレインは抵抗 R13と抵抗 R14と R1 5の並列接続を介して接地され、端子 32b, 32cからのスィッチ制御信号がハイレべ ルのとき MOSトランジスタ M32, M33がオンして MOSトランジスタ M13のドレインは 抵抗 R13と抵抗 R15と抵抗 R16の並列接続を介して接地され、端子 32a, 32cから のスィッチ制御信号がハイレベルのとき MOSトランジスタ M31, M33がオンして MO Sトランジスタ M13のドレインは抵抗 R13と抵抗 R14と抵抗 R16の並列接続を介して 接地され、端子 32a, 32b, 32cからのスィッチ制御信号がハイレベルのとき MOSトラ ンジスタ M31, M32, M33がオンして MOSトランジスタ M13のドレインは抵抗 R13 と抵抗 R14と抵抗 R15と抵抗 R16の並列接続を介して接地される。
[0044] つまり、 MOSトランジスタ M13のドレイン抵抗を最大で抵抗 R13とし、最小で (R13 ZZR14ZZR15ZZR16)とすることができる。なお、 R13ZZR14ZZR15Z ZR16は抵抗 R13, R14, R15, R16の並列接続の合成抵抗を表す。
[0045] これによつて、 MOSトランジスタ M13のドレインを流れる第 1基準電流 Irefの最小 値 Iref (min)が（2)式で表わされ、最大値 Iref (max)が（3)式で表される。
[0046] Iref (min) =Vref/R13 - -- (2) 本発明では、 LED45の発光輝度が所望の値となるように、端子 32a〜32cからの スィッチ制御信号により MOSトランジスタ M13のドレインに流れる第 1基準電流 Iref を調整する。
[0047] 従来は、 LED18の発光輝度をより細かに調整しょうとすると、 MOSトランジスタ Ml と並列に設けるスィッチ及び MOSトランジスタの段数を 10数段力も数 10段と増加さ せなければならなかった力 本発明では MOSトランジスタ M31, M32, M33と抵抗 R14, R15, R16の簡単な構成で、スィッチ制御信号のビット数を Nとすると 2N通りの 輝度調整を行うことができる。
[0048] なお、抵抗 R13が請求項記載の基準抵抗に相当し、抵抗 R13〜R16, MOSトラン ジスタ M31〜M33が抵抗回路と基準電流切り替え回路に相当する。
[0049] 以上本発明の好ましい実施例について詳述した力 本発明はかかる特定の実施形 態に限定されるものではなぐ特許請求の範囲に記載された本発明の趣旨の範囲内 において、種々の変形 ·変更が可能である。
[0050] 本願 ίま、 2006年 6月 21曰【こ出願した曰本国特許出願 2006— 171848号【こ基づ く優先権を主張するものであり、同日本国出願の全内容を本願に参照により援用す る。

Claims

請求の範囲
[1] 基準電流を生成する基準電流部と、カレントミラー回路を用いて前記基準電流に基 づく駆動電流を生成して発光ダイオードに供給する電流出力部からなる発光ダイォ ード駆動回路であって、
前記基準電流部は、前記基準電流が抵抗回路を流れることで発生する電圧が一 定の基準電圧と同一となるよう前記基準電流を制御する演算増幅器と、
抵抗とトランジスタの直列接続回路を基準抵抗と並列に複数接続した抵抗回路で あり、前記直列接続回路のトランジスタを制御信号に応じてオンまたはオフさせて前 記基準電流が流れることで発生する電圧を切り替え、前記基準電流を切り替える基 準電流切り替え回路を
有することを特徴とする発光ダイオード駆動回路。
[2] 請求項 1記載の発光ダイオード駆動回路において、
前記複数の直列接続回路の抵抗は、前記基準抵抗と抵抗値が異なることを特徴と する発光ダイオード駆動回路。
PCT/JP2007/061922 2006-06-21 2007-06-13 発光ダイオード駆動回路 WO2007148581A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007800224763A CN101473456B (zh) 2006-06-21 2007-06-13 发光二极管驱动电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-171848 2006-06-21
JP2006171848A JP2008004706A (ja) 2006-06-21 2006-06-21 発光ダイオード駆動回路

Publications (1)

Publication Number Publication Date
WO2007148581A1 true WO2007148581A1 (ja) 2007-12-27

Family

ID=38833323

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/061922 WO2007148581A1 (ja) 2006-06-21 2007-06-13 発光ダイオード駆動回路

Country Status (3)

Country Link
JP (1) JP2008004706A (ja)
CN (1) CN101473456B (ja)
WO (1) WO2007148581A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102348311A (zh) * 2010-08-02 2012-02-08 艾笛森光电股份有限公司 发光二极管驱动电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4847486B2 (ja) * 2008-03-25 2011-12-28 株式会社沖データ 駆動回路、ｌｅｄヘッドおよび画像形成装置
JP2011258797A (ja) * 2010-06-10 2011-12-22 Fujitsu Semiconductor Ltd 発光ダイオードの駆動制御回路およびバックライト照明装置
JP5794835B2 (ja) * 2011-06-13 2015-10-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 発光素子駆動回路
US9198255B2 (en) 2013-03-14 2015-11-24 Nxp B.V. Voltage to current architecture to improve PWM performance of output drivers
CN109568697B (zh) * 2018-12-10 2024-06-18 广东宝莱特医用科技股份有限公司 一种血液探测装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237489A (ja) * 2000-02-22 2001-08-31 Yamaha Corp レーザダイオード駆動回路
JP2006222842A (ja) * 2005-02-14 2006-08-24 Texas Instr Japan Ltd 電流駆動回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3440518B2 (ja) * 1993-11-26 2003-08-25 オムロン株式会社 近接スイッチ
JPH11234218A (ja) * 1998-02-18 1999-08-27 Fuji Electric Co Ltd 信号伝達回路
JP4604299B2 (ja) * 2000-01-28 2011-01-05 ソニー株式会社 信号処理回路およびバイアス調整回路
JP2005260001A (ja) * 2004-03-11 2005-09-22 Seiko Epson Corp 発光素子ドライバ回路
JP2005323178A (ja) * 2004-05-10 2005-11-17 Olympus Corp 情報端末装置
JP2006060751A (ja) * 2004-08-24 2006-03-02 Ricoh Co Ltd 出力装置、差動出力装置、半導体レーザ変調駆動装置、画像形成装置及び電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237489A (ja) * 2000-02-22 2001-08-31 Yamaha Corp レーザダイオード駆動回路
JP2006222842A (ja) * 2005-02-14 2006-08-24 Texas Instr Japan Ltd 電流駆動回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102348311A (zh) * 2010-08-02 2012-02-08 艾笛森光电股份有限公司 发光二极管驱动电路

Also Published As

Publication number Publication date
JP2008004706A (ja) 2008-01-10
CN101473456A (zh) 2009-07-01
CN101473456B (zh) 2012-05-09

Similar Documents

Publication Publication Date Title
CN111065187B (zh) 电流调节器
JP3315652B2 (ja) 電流出力回路
US5025204A (en) Current mirror using resistor ratios in CMOS process
US20060255787A1 (en) Voltage controlled current source device
JPWO2006059438A1 (ja) 電圧生成回路、定電流回路および発光ダイオード駆動回路
WO2007148581A1 (ja) 発光ダイオード駆動回路
US20030122808A1 (en) Display device drive circuit
JP3859483B2 (ja) 駆動回路
JP2007317933A (ja) 発光ダイオード駆動回路
JP6514946B2 (ja) 電流ドライバ回路
JP4792933B2 (ja) 電流制御回路およびｌｅｄ駆動用半導体集積回路
CN101473458B (zh) 发光二极管驱动电路
JP5040185B2 (ja) 発光ダイオード駆動回路
JP2008218910A (ja) 発光ダイオード駆動回路
JP2008218911A (ja) 発光ダイオード駆動回路
JPH11160673A (ja) 液晶駆動用電源回路
CN112365853A (zh) 多路led背光***及其恒流控制电路和方法
JP4983319B2 (ja) 発光ダイオード駆動回路
JP2010074379A (ja) ドライバ回路、及び電子回路装置
JP2009294632A (ja) ディスプレイ・パネル・ドライバー
JP2008016732A (ja) 発光ダイオード駆動回路
US20230367351A1 (en) Current mirror arrangement
KR100257567B1 (ko) 스위치드 저항을 사용한 전류제어 방식의 계조처리 전계방출표시소자 구동회로
JP2006318183A (ja) 定電流駆動装置
JP2006216588A (ja) 発光素子駆動装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780022476.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07745189

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07745189

Country of ref document: EP

Kind code of ref document: A1