JP5510846B2 - 共振型dcdcコンバータ - Google Patents
共振型dcdcコンバータ Download PDFInfo
- Publication number
- JP5510846B2 JP5510846B2 JP2012052691A JP2012052691A JP5510846B2 JP 5510846 B2 JP5510846 B2 JP 5510846B2 JP 2012052691 A JP2012052691 A JP 2012052691A JP 2012052691 A JP2012052691 A JP 2012052691A JP 5510846 B2 JP5510846 B2 JP 5510846B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- resonance
- current
- circuit
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
図1は、本発明の共振型DCDCコンバータ1の回路構成を示す図である。図1に示すように、トランスT2の一次側の回路は、直流電源Vinに直列に接続されたFETQ1、Q2と、共振回路を備えている。共振回路は、共振用コンデンサCrと、共振用インダクタLrと、トランスT2とで構成されている。共振用コンデンサCr、共振用インダクタLr及びトランスT2の一次巻線N1は直列に接続されており、これらを流れる共振電流はカレントトランスCT1を用いて検出される。また、トランスT2の二次側の回路は、トランスT2の二次巻線N2の両端にそれぞれ接続されている整流用のFETQ3、Q4と、トランスT2の二次巻線N2のセンタータップとFETQ3、Q4の他端の間に接続されている平滑用のコンデンサCoとを備えている。負荷14は、コンデンサCoの両端に接続されている。更に、FETQ1、Q2のオン/オフを制御するスイッチング制御回路48と、FETQ3、Q4のオン/オフを制御する制御回路15(図1に点線で示す。)を有している。尚、共振回路における共振用インダクタLrを、トランスT2の漏れインダクタで代用してもよい。尚、FETQ1、Q2は交互にオンする。そして、このFETQ1、Q2のスイッチング周波数により共振型DCDCコンバータ1の出力電圧が制御される。
次に、同期整流素子(FETQ3、Q4)のオン/オフ制御を行う制御回路について説明する。制御回路15は、共振電流を検出し共振電流信号を出力する第1の信号生成回路と、第1の積分信号と第2の積分信号を生成する第2の信号生成回路と、比較器と、論理演算回路(論理積(AND)回路、否定論理和(NOR)回路)とを有している。
<条件式1>
第2の積分信号の振幅<共振電流信号の振幅<第1の積分信号の振幅
各信号の振幅の調整は、次のようにして行なうことができる。共振電流信号の振幅を調整するときは、第1の信号生成回路における抵抗R1の抵抗値を調整する。また、第1の積分信号の振幅を調整するときは、第2の信号生成回路の積分回路における抵抗R2の抵抗値とコンデンサC1の容量値を調整する。さらに、第2の積分信号の振幅を調整するときは、第2の信号生成回路の分圧回路における抵抗R3、4の抵抗値を調整する。そして、無負荷時に条件式1を満たすようにこれらの抵抗値と容量値を決定する。
<条件式2>
第1の積分信号の振幅<共振電流信号の振幅<第2の積分信号の振幅
共振電流信号及び第1の積分信号の振幅の調整は、条件式1の場合と同様に行なうことができる。第2の積分信号の振幅を調整するときは、増幅器の増幅率を調整する。そして、無負荷時に条件式2を満たすようにこれらの抵抗値と容量値、更に増幅器の増幅率を決定する。 尚、第1の積分信号と第2の積分信号の比例定数が1より大きい場合には、図1に示す回路で、第1の積分信号を比較器36の非反転入力端子に入力し、第2の積分信号を比較器35の非反転入力端子に入力するようにする。
次に、上記構成から成る制御回路における同期整流素子をオン/オフ制御するタイミング信号の生成について述べる。
次に、共振型DCDCコンバータの動作を図2乃至図5を参照して説明する。図2は、共振型DCDCコンバータにおける重負荷時の電圧と電流の波形を示すタイミングチャート、図3は、共振型DCDCコンバータにおける軽負荷時の電圧と電流の波形を示すタイミングチャート、図4は、共振型DCDCコンバータにおける無負荷時の電圧と電流の波形を示すタイミングチャート、図5は、二次側電流が連続して流れている時の共振型DCDCコンバータにおける電圧と電流の波形を示すタイミングチャートである。尚、図2乃至図5のタイミングチャートは、図1に示すように第2の積分信号を分圧回路で生成したとき(第2の積分信号の振幅が第1の積分信号の振幅より小さいとき)の波形を示している。
図2は、共振型DCDCコンバータが重負荷で動作しているときのタイミングチャートである。図2に示されているように、スイッチング素子(FET)Q1とスイッチング素子(FET)Q2は交互にオンする。ここで、スイッチング素子(FET)Q1がオンしているとき、スイッチング素子(FET)Q1のドレイン・ソース間の電圧がほぼ0Vになり、スイッチング素子(FET)Q2がオンしているとき、スイッチング素子(FET)Q2のドレイン・ソース間の電圧がほぼ0Vになる。
図3は、共振型DCDCコンバータ1が軽負荷で動作しているときのタイミングチャートである。図3に示すように、共振電流の電流値が小さくなるため共振電流信号vr1の振幅が小さくなり、同期整流素子(FET)Q3に電流が流れている期間と同期整流素子(FET)Q4に電流が流れている期間が短くなっている。
図4は、共振型DCDCコンバータ1が無負荷で動作しているときのタイミングチャートである。図4に示すように、共振電流の電流値が小さくなるため共振電流信号vr1の振幅が小さくなり、同期整流素子(FET)Q3と同期整流素子(FET)Q4に電流が流れなくなる。そして、共振電流信号vr1の波形は、共振用コンデンサCr、共振用インダクタLr及び一次巻線N1の励磁インダクタンスで決まる共振周波数の共振波形になり、共振用コンデンサCr及び共振用インダクタLrで決まる共振周波数の共振波形になる期間がなくなる。
図5は、共振型DCDCコンバータ1の二次側電流が連続して流れているときのタイミングチャートである。同期整流素子(FET)Q3と同期整流素子(FET)Q4のいずれかに電流が流れているため、共振電流信号vr1の波形は、共振用コンデンサCr及び共振用インダクタLrで決まる共振周波数の共振波形になる。同期整流素子(FET)Q3に電流(電流c1)が流れている期間、第1の積分信号vc1は直線的に増加し、同期整流素子(FET)Q4に電流(電流c2)が流れている期間、第1の積分信号vc1は直線的に減少する。
また、共振電流信号vr1と第1の積分信号vc1のクロス点の近傍で比較器35の出力信号の信号レベルが小刻みに変動することや、共振電流信号vr1と第2の積分信号vr4のクロス点の近傍で比較器36の出力信号の信号レベルが小刻みに変動することを防止するために、比較器35の出力にヒステリシスを持たせてもよい。
14 負荷
15、27、 制御回路
35、36 比較器
37、38 NOR回路
40、41 AND回路
42、43 駆動回路
44 バッファー回路
46、47 絶縁部
48 スイッチング制御回路
50 NOT回路
Co コンデンサ(平滑用)
C1 コンデンサ
Cr 共振用コンデンサ
CT1 カレントトランス
Lr 共振用インダクタ
Q1、Q2 スイッチング素子(FET)
Q3、Q4 同期整流素子(FET)
Q3a、Q4a ボディダイオード
R1、R2、R3、R4、R5、R6、R7、R8、R9、R10 抵抗
T1、T2 トランス
Claims (5)
- トランスの1次側に電流共振回路を備えた共振型DCDCコンバータであって、
前記電流共振回路を流れる共振電流に応じた共振電流信号を出力する第1の信号生成回路と、
前記トランスの1次側に設けられた1次巻線の両端子間の電圧を積分することにより得られる第1の積分信号と、当該第1の積分信号に比例する第2の積分信号を出力する第2の信号生成回路と、
前記トランスの2次側に設けられた整流用スイッチング素子と、
前記整流用スイッチング素子のスイッチング動作を制御する制御回路を備え、
前記制御回路は、前記共振電流信号と前記第1の積分信号との比較結果及び前記共振電流信号と前記第2の積分信号との比較結果に基づいて前記整流用スイッチング素子のスイッチング動作を制御することを特徴とする共振型DCDCコンバータ。 - 無負荷時に、前記共振電流信号の振幅が前記第1の積分信号の振幅より大きく、かつ前記第2の積分信号の振幅より小さくなるように前記第1の積分信号と前記第2の積分信号の比例定数を設定することを特徴とする請求項1に記載の共振型DCDCコンバータ。
- 無負荷時に、前記共振電流信号の振幅が前記第1の積分信号の振幅より小さく、かつ前記第2の積分信号の振幅より大きくなるように前記第1の積分信号と前記第2の積分信号の比例定数を設定することを特徴とする請求項1に記載の共振型DCDCコンバータ。
- 前記第2の積分信号が分圧回路を用いて生成された信号であることを特徴とする請求項3に記載の共振型DCDCコンバータ。
- 前記共振電流信号と前記第1の積分信号との比較結果に基づいた信号、前記共振電流信号と前記第2の積分信号との比較結果に基づいた信号及び前記電流共振回路に接続されている駆動用スイッチング素子のスイッチング動作を制御する信号を論理演算することにより前記整流用スイッチング素子を駆動する信号を生成する論理演算回路を備え、
前記論理演算回路は、前記駆動用スイッチング素子のスイッチング動作が停止したときに、前記整流用スイッチング素子のスイッチング動作が停止するように構成されていることを特徴とする請求項1乃至4のうち、いずれか1に記載の共振型DCDCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012052691A JP5510846B2 (ja) | 2012-03-09 | 2012-03-09 | 共振型dcdcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012052691A JP5510846B2 (ja) | 2012-03-09 | 2012-03-09 | 共振型dcdcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013188049A JP2013188049A (ja) | 2013-09-19 |
JP5510846B2 true JP5510846B2 (ja) | 2014-06-04 |
Family
ID=49389044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012052691A Active JP5510846B2 (ja) | 2012-03-09 | 2012-03-09 | 共振型dcdcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5510846B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10374518B2 (en) | 2017-07-24 | 2019-08-06 | Calsonic Kansei Corporation | DC-DC converter |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6245372B2 (ja) * | 2014-07-31 | 2017-12-13 | 株式会社村田製作所 | 電力変換装置及びワイヤレス電力伝送システム |
CN113676057B (zh) * | 2021-07-16 | 2023-02-28 | 杭州电子科技大学 | 一种基于二次电流模拟的llc同步整流电路 |
CN116015069A (zh) * | 2022-12-20 | 2023-04-25 | 上海派能能源科技股份有限公司 | 一种同步整流信号的提取电路、控制***及储能*** |
-
2012
- 2012-03-09 JP JP2012052691A patent/JP5510846B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10374518B2 (en) | 2017-07-24 | 2019-08-06 | Calsonic Kansei Corporation | DC-DC converter |
Also Published As
Publication number | Publication date |
---|---|
JP2013188049A (ja) | 2013-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6477893B2 (ja) | Dc−dcコンバータ | |
US7990070B2 (en) | LED power source and DC-DC converter | |
JP4620151B2 (ja) | 非接触電力伝送回路 | |
US8242754B2 (en) | Resonant power converter with half bridge and full bridge operations and method for control thereof | |
US10491136B2 (en) | Bridge-less type electric power conversion device having current detection circuit of current transformer type | |
US20120313433A1 (en) | Switching power supply apparatus | |
JP5552949B2 (ja) | アクティブクランプ型dcdcコンバータ | |
JP2009065772A (ja) | 充電制御回路 | |
JP5832177B2 (ja) | 力率改善回路 | |
JP2008048483A (ja) | 直流交流変換装置 | |
JP2008048485A (ja) | 直流交流変換装置、および直流交流変換装置の過電流保護方法 | |
KR20170120592A (ko) | 전원 제어용 반도체 장치 | |
WO2014034529A1 (ja) | スイッチング電源装置 | |
JP6559081B2 (ja) | 電力変換装置 | |
JP2015139258A (ja) | スイッチング電源装置 | |
JP5510846B2 (ja) | 共振型dcdcコンバータ | |
JP2009504119A (ja) | ステップダウン型電圧変換器 | |
JP5822685B2 (ja) | スイッチング電源回路 | |
JP2014075944A (ja) | 双方向コンバータ | |
JP4796133B2 (ja) | 電源装置 | |
JP5351944B2 (ja) | 電力変換装置 | |
JP2008048484A (ja) | 直流交流変換装置の駆動方法 | |
JP5769886B2 (ja) | 電力変換器 | |
JP5416611B2 (ja) | 共振型コンバータ | |
JP2019103200A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140313 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5510846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |