WO2006011517A1 - 半導体基板の製造方法および半導体基板 - Google Patents

半導体基板の製造方法および半導体基板 Download PDF

Info

Publication number
WO2006011517A1
WO2006011517A1 PCT/JP2005/013744 JP2005013744W WO2006011517A1 WO 2006011517 A1 WO2006011517 A1 WO 2006011517A1 JP 2005013744 W JP2005013744 W JP 2005013744W WO 2006011517 A1 WO2006011517 A1 WO 2006011517A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
germanium
sil
silicon germanium
composition ratio
Prior art date
Application number
PCT/JP2005/013744
Other languages
English (en)
French (fr)
Inventor
Masato Imai
Yoshiji Miyamura
Original Assignee
Komatsu Denshi Kinzoku Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Denshi Kinzoku Kabushiki Kaisha filed Critical Komatsu Denshi Kinzoku Kabushiki Kaisha
Priority to DE112005001822T priority Critical patent/DE112005001822T5/de
Priority to US11/658,949 priority patent/US20090170292A1/en
Priority to EP05767020A priority patent/EP1806768A4/en
Priority to JP2006527825A priority patent/JPWO2006011517A1/ja
Publication of WO2006011517A1 publication Critical patent/WO2006011517A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Definitions

  • the present invention relates to a method of manufacturing a semiconductor substrate to be a strained SOI wafer substrate, and a semiconductor substrate manufactured by the manufacturing method.
  • Strained SOI wafers are manufactured by epitaxially growing a silicon Si layer on an SGOI (Silicon Germanium On Insulator) substrate.
  • SGOI substrate is manufactured by forming a silicon germanium SiGe layer on the buried oxide film.
  • the conventional SGOI substrate manufacturing method includes:
  • the bonding method of 1) above uses Balta-strained Si produced by the tilt method as a bonding wafer, and the manufacturing process is complicated and expensive, and the SiGe layer has a high dislocation density. There is a problem of becoming.
  • the SIMOX method 2 has a relatively simple manufacturing process and low cost.
  • a silicon substrate 11 is prepared (FIG. 1 (a)), and a silicon germanium Sil—xGex layer 12 having a compositional ratio of germanium Ge is formed on the silicon substrate 11 by epitaxial growth. ( Figure l (b)).
  • the buried oxide film 14 is exposed on the shim.
  • the SGOI substrate 10 on which the recongermanium Sil—yGey layer 15 is formed is manufactured.
  • oxygen ions O + having a predetermined dose are implanted into the silicon substrate 11 on which the silicon germanium Sil—xGex layer 12 is grown by an ion implantation apparatus.
  • oxygen ions 0 + ion implantation layer 13 of a predetermined dose it is formed between the silicon substrate 11 and the silicon germanium SIL-xGex layer 12 '(FIG. 1 (c)) 0
  • the ion-implanted oxygen ions 0+ react with silicon Si to form Si02, and the ion-implanted layer 13 changes to a buried oxide film 14 under the silicon germanium Sil-xGex layer 12 '.
  • the silicon germanium Sil—xGex layer 12 ′ before the high-temperature annealing treatment diffuses germanium Ge constituting the layer 12 ′ into the butter due to the high-temperature annealing, and reacts with oxygen in the silicon SS atmosphere constituting the layer 12 ⁇ .
  • This silicon germanium Sil—yGey layer 15 is called the SGOI (silicon germanium on insulator) layer (Fig. 1 (d)).
  • the SGOI substrate 10 is completed.
  • the germanium Ge concentration of the 15 is higher than a certain level in order to satisfy the performance (high speed performance) as a semiconductor device. Must be a concentration.
  • germanium Ge diffuses into the butter. For this reason, it has been common technical knowledge to epitaxially grow a silicon germanium Si 1 xGex layer 12 previously mixed with Ge at a high concentration before oxygen ion implantation. It was common knowledge in the art that the composition ratio X of germanium Ge in the silicon germanium Sil—xGex layer 12 should be as high as 0.1 (10%) and 0.2 (20%).
  • Patent Document 1 Japanese Patent Laid-Open No. 2001-148473 discloses a technique for forming a silicon germanium layer on a buried oxide film. In order to prevent oxidation and contamination of the surface of the silicon germanium layer, the surface of the silicon germanium layer is hydrogen-terminated. A technique for forming a protective layer by processing is disclosed. The composition ratio of germanium Ge in the silicon germanium layer is described as 0, 10%, 20%, and 30% in relation to the minimum concentration of the hydrofluoric acid solution necessary for the hydrogen termination treatment. Patent Document 1 describes that the composition ratio of germanium Ge in the silicon germanium layer before the formation of the buried oxide film is 20%.
  • Patent Document 1 Japanese Patent Laid-Open No. 2001-148473
  • a high-quality semiconductor substrate (SGOI substrate 10) in which the dislocation density of the silicon germanium Sil-yGey layer (SGOI layer) 15 on the buried oxide film 14 is reduced can be manufactured by the SIMOX method. This is a problem to be solved.
  • a layer of silicon germanium Sil—xGex (where x is the composition ratio of germanium Ge) is formed on the silicon substrate, and after further processing by the SIMOX method, silicon germanium Sil—yGey (y is germanium) is formed on the buried oxide film.
  • composition ratio X of the germanium Ge of the silicon germanium layer Sil-xGex before the SIMOX method is less than a predetermined value at which the dislocation density of the silicon germanium layer Sil-yGy after the SIMOX method is a predetermined level or less. Adjust to the composition ratio,
  • the second invention is the first invention
  • the dislocation density of the silicon germanium layer Sil-yGey after processing by the SIMOX method is adjusted to a yarn ratio X of 106 cm-2 or less. It is characterized by.
  • the third invention is the first invention or the second invention
  • composition ratio X of germanium Ge in the silicon germanium layer Sil—xGex before processing by the SIMOX method is 0.05 (5%) or less.
  • the fourth invention provides
  • a layer of silicon germanium Sil—xGex (where x is the composition ratio of germanium Ge) is formed on the silicon substrate, and after processing by the SIMOX method, silicon germanium Sil—yGey (y is germanium Ge) is formed on the buried oxide film.
  • composition ratio X of the germanium Ge in the silicon germanium layer Sil—xGex before the treatment by the SIMOX method is defined as the composition ratio x in which the dislocation density of the silicon germanium layer Sil—yGey after the treatment by the SIMOX method is 106 cm-2 or less.
  • a semiconductor substrate having a dislocation density of 106 cm-2 or less of the silicon germanium layer Sil-yGey prepared by adjusting to the above is characterized in that it is a semiconductor substrate.
  • the present inventor has found that the dislocation density of the silicon germanium layer Sil—yGey 15 after the SIMOX method is affected by the composition ratio X of germanium Ge in the silicon germanium Sil—xGex layer 12 before the SIMOX method. (See FIG. 2), the inventors discovered that the lower the composition ratio X of germanium Ge, the lower the dislocation density (see FIG. 3), and the present invention could be achieved.
  • the conventional technique compared with the conventional technique described in Patent Document 1, the conventional technique requires a composition ratio of germanium Ge for hydrogen termination treatment for the purpose of preventing oxidation and contamination of the surface of the silicon germanium layer.
  • Patent Document 1 describes conventional technical common knowledge that the composition ratio of germanium Ge in the silicon germanium layer before the formation of the buried oxide film is 20%. This description describes the dislocation density.
  • the present invention contrary to the conventional common sense that the composition ratio of germanium Ge in the silicon germanium layer before the formation of the buried oxide film is reduced in order to reduce it. This knowledge is not suggested at all.
  • the composition ratio X of germanium Ge in the silicon germanium Sil—xGex layer 12 before the SIMOX method is set, and the dislocation density of the silicon germanium Sil—yGey layer 15 after the SIMOX method is predetermined. Since the SGOI substrate was manufactured by adjusting the composition ratio to a level below the specified value, the dislocation density of the silicon germanium Sil-yGey layer (S GOI layer) 15 was sufficiently reduced, and high-quality SGOI A substrate 10 is obtained.
  • the dislocation density of the silicon germanium Sil-yGey layer (SGOI layer) 15 after processing by the SIMOX method is adjusted to a composition ratio X of 106 cm-2 or less (see Fig. 3; second invention). .
  • the composition ratio X of germanium Ge in the silicon germanium Sil—xGex layer 12 before processing by the SIMOX method is set to 0.05 (5%) or less so that the dislocation density is reduced in the SOI substrate. Since it is considered that the region falls, it is possible to sufficiently reduce the dislocation density (below the measurement limit) in the dose window region (see Fig. 2), and the dislocation is at least in this dose window region. Can be sufficiently suppressed (third invention).
  • the fourth invention is an SGOI substrate manufactured by the manufacturing method of the first invention, and the feature of the substrate is that the silicon germanium Sil-yGey layer (SGOI layer) 15 is manufactured by the manufacturing method.
  • the dislocation density force is 106 cm-2 or less.
  • FIGS. 1 (a), (b), (c), and (d) show the manufacturing steps of the embodiment, and conceptually show a cross section of the substrate.
  • a silicon substrate 11 is prepared (FIG. 1 (a)), and a silicon germanium Sil—xGex layer 12 having a germanium Ge composition ratio X is epitaxially formed on the silicon substrate 11. It is formed by growth (Fig. 1 (b)).
  • the SGOI substrate 10 in which the silicon germanium Sil—yGey layer 15 is formed on the buried oxide film 14 is manufactured through the SIMOX method shown in FIGS. 1 (c) and 1 (d).
  • oxygen ions O + having a predetermined dose number of ions per unit area
  • an ion implantation layer 13 of oxygen ions 0 + having a predetermined dose is formed between the silicon substrate 11 and the silicon germanium Sil—xGex layer 12 ′.
  • the silicon germanium Sil—xGex layer 12 changes to a thin layer 12 ′ (FIG. 1 (c)).
  • This silicon germanium Sil—yGey layer 15 is called the SGOI (silicon germanium on insulator) layer (Fig. 1 (d)).
  • Figure 2 shows that the dislocation density of the silicon germanium Sil—yGey layer 15 after the SIMOX process affects the composition ratio X of germanium Ge in the silicon germanium Sil—xGex layer 12 before the SIMOX process. It is a graph which shows receiving.
  • the horizontal axis in FIG. 2 is the dose amount (1017 / cm 2) of oxygen ions 0 + ion-implanted in the oxygen ion implantation step in FIG. 1 (c), and the vertical axis is the value after processing by the SIMOX method.
  • characteristics 20 and 21 indicated by solid lines indicate oxygen ions O when manufacturing an SOI substrate.
  • the peak value of the dislocation density is low in the region where the oxygen ion O + dose is low.
  • the dislocation density becomes 102 (cm ⁇ 2) or less at a certain oxygen ion 0 + dose value of 20a or more.
  • the oxygen ion 0 + dose is further increased, as shown in the characteristic 21, the dislocation density rises to 102 (cm ⁇ 2) or more at a certain oxygen ion 0 + dose value 21a, and thereafter, the oxygen ion 0 + Dislocation density increases with increasing dose.
  • characteristic 22 indicated by the broken line 22 and the characteristic 23 indicated by the alternate long and short dash line indicate that the amount of oxygen ions 0 + dose at the time of manufacturing the SGOI substrate and the silicon germanium Sil— on the buried oxide film 14
  • the relationship with the dislocation density of yGey layer (SGOI layer) 15 is shown.
  • Characteristic 22 is when the composition ratio X of germanium Ge is 10%
  • characteristic 23 is when the composition ratio X of germanium Ge is 5%.
  • the composition ratio X of germanium Ge X Is 10%, oxygen ions 0 + in a specific region (20a-21a) with a dose amount, the dislocation density is as high as 108 (cm-2).
  • the composition of germanium Ge When the ratio X is 5%, the dislocation density in a specific region (20a to 21a) of oxygen ion 0 + dose amount turns to a low level of 10 6 (cm ⁇ 2) or less.
  • the germanium Ge composition ratio X in the silicon germanium Sil—xGex layer 12 before the SIMOX process is reduced to 0.05 (5%) or less, so that the dislocation density is reduced in the SOI substrate. It is considered that the dislocation density can be sufficiently reduced in the region of the dose window (20a to 21a), and the dislocation is at least sufficient in the dose window region (20a to 21a). Can be suppressed.
  • FIG. 3 is a graph showing that the dislocation density is reduced as the composition ratio X of germanium Ge is lowered.
  • the horizontal axis in FIG. 3 is the concentration (composition ratio) x (%) of germanium Ge in the silicon germanium Sil—xGex layer 12 before the SIMOX process, and the vertical axis is the silicon after the SIMOX process.
  • This is the dislocation density (cm-2) of germanium Sil—yGey layer (SGOI layer) 15.
  • the characteristic 30 shown by the broken line shows the correlation between the germanium concentration (composition ratio) X and the dislocation density when the oxygen ion 0 + dose amount is 4 ⁇ 10 17 / cm 2.
  • the dislocation density of the silicon germanium Sil—yGey layer (SGOI layer) 15 be 106 cm—2 or less.
  • the silicon germanium layer Si 1 -xGex layer 12 before processing by the SIMOX method may be adjusted with the thread ratio x of germanium Ge!
  • the composition ratio X of germanium Ge in the silicon germanium Sil—xGex layer 12 before the SIMOX method is calculated as the silicon germanium Sil— after the SIMOX method.
  • the SGOI substrate 10 is manufactured by adjusting the composition ratio of the yGey layer 15 so that the dislocation density of the yGey layer 15 is a predetermined value or less. Thereby, the dislocation density of the silicon germanium Sil—yGey layer (SGOI layer) 15 is sufficiently lowered, and a high-quality SGOI substrate 10 can be obtained.
  • the dislocation density of the silicon germanium layer Sil-yGey layer (SGOI layer) 15 after processing by the SIMOX method is adjusted to a composition ratio X of 106 cm-2 or less.
  • the germanium Ge composition ratio X of the silicon germanium Sil—xGex layer 12 before the SIMOX method is set to 0.05 (5%) or less.
  • the dislocation density is lowered in the SOI substrate, and the dislocation density can be sufficiently lowered (below the measurement limit) in the dose window region.
  • the concentration (composition ratio) x (%) of germanium Ge in the silicon germanium Sil—xGex layer 12 shown in FIG. 1 (b) was adjusted to 0%, 5%, and 10%, respectively. Accordingly, the SGOI substrate 10 was manufactured under the following processing conditions.
  • the epitaxial growth layer 12 has a thickness of 400 nm. It was.
  • the acceleration voltage was set to 180 keV, and the substrate temperature was set to 550 ° C.
  • Oxygen ions 0+ were implanted to make the dose amount 4 ⁇ 1017 / cm2.
  • the SGOI substrate 10 in which the silicon germanium layer Sil-yGey layer (SGOI layer) 15 having a thickness of 320 nm was formed on the buried oxide film 14 having a thickness of 85 nm was obtained.
  • Germanium Ge concentration (composition ratio) x (%) before treatment by SIMOX method corresponds to 0%, 5%, and 10%, respectively, after treatment by SIMOX method
  • Germanium Ge concentration (composition ratio) y (%) is 0%, 2.7%, 5.4%, and defect densities are 103 or less, 106 or less, and 108 (cm-2), respectively. It was.
  • FIGS. 1 (a), (b), (c), and (d) are diagrams showing a process of manufacturing an SGOI substrate by a SIMOX method.
  • FIG. 2 is a graph showing the relationship between oxygen ion dose, germanium Ge concentration (composition ratio) and dislocation density.
  • FIG. 3 is a graph showing the relationship between germanium Ge concentration (composition ratio) and dislocation density.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

　埋込酸化膜上のシリコンゲルマニウムＳi１－ｙＧeｙ層（ＳＧＯＩ層）の転位密度を低減させ、欠陥発生を抑制した高品質のＳＧＯＩ基板１０を、ＳＩＭＯＸ法により製造できるようにすることを目的とする半導体基板の製造方法または半導体基板である。ＳＩＭＯＸ法による処理前のシリコンゲルマニウムＳi１－ｘＧeｘ  層のゲルマニウムＧeの組成比ｘを、ＳＩＭＯＸ法による処理後のシリコンゲルマニウムＳi１－ｙＧeｙ 層の転位密度が所定レベル以下となる所定値以下の組成比に調整して、ＳＧＯＩ基板を製造する。望ましくは、ＳＩＭＯＸ法による処理後のシリコンゲルマニウムＳi１－ｙＧeｙ 層（ＳＧＯＩ層）の転位密度を、１０６ｃｍ－２以下となる組成比ｘに調整する。また、望ましくは、ＳＩＭＯＸ法による処理前のシリコンゲルマニウムＳi１－ｘＧeｘ  層のゲルマニウムＧeの組成比ｘを、０．０５（５％）以下にする。

Description

明 細 書
半導体基板の製造方法および半導体基板
技術分野
[0001] 本発明は、歪 SOIゥエーハの基板となる半導体基板を製造する方法およびその製 造方法によって製造された半導体基板に関するものである。
背景技術
[0002] 近年、 ULSIデバイスの速度向上及び低消費電力化を両立させる半導体ゥ ーハ として、歪 SOI (シリコン オン インシユレータ）ゥエーハが注目されている。歪 SOIゥ エーハは、 SGOI (シリコンゲルマニウム オン インシユレータ）基板上に、シリコン Si 層をェピタキシャル成長させることで製造される。 SGOI基板は、埋込酸化膜上に、シ リコンゲルマニウム SiGe層を形成することで製造される。
[0003] このため、転位密度が低レベルで高品質の SGOI基板を製造することが、歪 SOW エーハの品質向上に結び付く。
[0004] ここで、従来の SGOI基板の製造方法には、
1)貼り合わせ法
2) SIMOX法
がある。
[0005] 上記 1)の貼り合わせ法は、傾斜法で作製したバルタ歪 Siを貼り合わせゥヱーハとし て使用するものであり、製造工程が複雑でコスト高となるとともに、 SiGe層が転位密度 が高くなるという問題がある。
[0006] これに対して、上記 2)の SIMOX法は、製造工程が比較的簡易で低コストィ匕が実 現される。
[0007] 図 1を用いて、 SIMOX法について説明する。
[0008] まず、シリコン基板 11が用意され（図 1 (a) )、このシリコン基板 11上に、ゲルマニウ ム Geの組成比力 のシリコンゲルマニウム Sil— xGex層 12がェピタキシャル成長に より形成される（図 l (b) )。
[0009] つぎに、図 1 (c)、 (d)に示す SIMOX法による処理を経て、埋込酸化膜 14上に、シ リコンゲルマニウム Sil— yGey層 15が形成された SGOI基板 10が製造される。
[0010] すなわち、シリコンゲルマニウム Sil—xGex層 12が成長したシリコン基板 11に、所 定ドーズ量 (単位面積当たりのイオンの個数)の酸素のイオン O +がイオン注入装置 によって注入される。これにより所定ドーズ量の酸素イオン 0 +のイオン注入層 13が 、シリコン基板 11とシリコンゲルマニウム Sil— xGex層 12' との間に形成される（図 1 (c) ) 0
[0011] つぎに、基板に対して高温ァニールが施される。これによりイオン注入された酸素ィ オン 0+ がシリコン Siと反応して、 Si02となり、イオン注入層 13は、シリコンゲルマ -ゥム Sil—xGex層 12' の下で埋込酸化膜 14に変化する。高温ァニール処理前 のシリコンゲルマニウム Sil— xGex層 12' は、高温ァニールによって、層 12' を構 成するゲルマニウム Geがバルタ中に拡散するともに、層 12^ を構成するシリコン S S 雰囲気中の酸素と反応し表面に酸化膜を形成することで層厚が薄く変化するとともに 、組成比が変化し、酸素イオン注入前のゲルマニウム組成比 Xとは異なるゲルマニウ ム組成比 yのシリコンゲルマニウム Sil— yGey層 15に変化される。このシリコンゲル マニウム Sil— yGey層 15は、 SGOI (シリコンゲルマニウム オン インシユレータ）層 と呼ばれる（図 1 (d) )。
[0012] 以上のようにして、 SGOI基板 10が完成する。
[0013] こうして製造された SGOI基板 10のシリコンゲルマニウム Sil—yGey層（SGOI層） 15のゲルマニウム Geの濃度は、半導体デバイスとしての性能（高速性)を満足するた めに、一定レベル以上の高濃度でなくてはならない。し力も、酸素イオン注入後の高 温ァニール時（図 1 (d) )には、ゲルマニウム Geはバルタ中に拡散する。このため、酸 素イオン注入前に予め高濃度の Geを混成したシリコンゲルマニウム Si 1 xGex層 1 2をェピタキシャル成長しておくことが技術常識であった。シリコンゲルマニウム Sil— xGex層 12のゲルマニウム Geの組成比 Xは、 0. 1 (10%) , 0. 2 (20%)という高濃度 にすることが技術常識であった。
[0014] ここで、特許文献 1 (特開 2001— 148473号公報）には、埋込酸化膜の上に、シリ コンゲルマニウム層を形成する技術が開示されている。また、シリコンゲルマニウム層 の表面の酸化、汚染を防止するために、シリコンゲルマニウム層の表面を水素終端 処理して保護層を形成する技術が開示されている。そして、シリコンゲルマニウム層 のゲルマニウム Geの組成比に関しては、水素終端処理に必要なフッ酸溶液の最低 濃度との関係で、 0、 10%、 20%、 30%にすることが記載されている。また、この特許 文献 1には、埋込酸ィ匕膜形成前のシリコンゲルマニウム層のゲルマニウム Geの組成 比を 20%とすることが記載されている。
特許文献 1：特開 2001— 148473号公報
発明の開示
発明が解決しょうとする課題
[0015] 既存の製造方法を用いて、 SIMOX法により SGOI基板 10を製造すると、埋込酸化 膜 14上のシリコンゲルマニウム Sil— yGey層（SGOI層） 15における転位の発生は 避けられない。
[0016] 本発明は、埋込酸化膜 14上のシリコンゲルマニウム Sil—yGey層（SGOI層） 15の 転位密度を低減させた高品質の半導体基板 (SGOI基板 10)を、 SIMOX法により製 造できるようにすることを解決課題とするものである。
課題を解決するための手段
[0017] そこで、第 1発明は、
シリコン基板上に、シリコンゲルマニウム Sil— xGex (xはゲルマニウム Geの組成比 )の層を形成し、さらに SIMOX法による処理を経て、埋込酸化膜上に、シリコンゲル マニウム Sil— yGey (yはゲルマニウム Geの組成比）の層が形成された半導体基板 を製造するに際し、
前記 SIMOX法による処理前のシリコンゲルマニウム層 Sil—xGex のゲルマニウ ム Geの組成比 Xを、前記 SIMOX法による処理後のシリコンゲルマニウム層 Sil—yG ey の転位密度が所定レベル以下となる所定値以下の組成比に調整して、
半導体基板を製造すること
を特徴とする。
[0018] 第 2発明は、第 1発明において、
前記 SIMOX法による処理後のシリコンゲルマニウム層 Sil -yGey の転位密度が 、 106cm— 2以下となる糸且成比 Xに調整されること を特徴とする。
[0019] 第 3発明は、第 1発明または第 2発明において、
前記 SIMOX法による処理前のシリコンゲルマニウム層 Sil—xGex のゲルマニウ ム Geの組成比 Xは、 0. 05 (5%)以下であること
を特徴とする。
[0020] 第 4発明は、
シリコン基板上に、シリコンゲルマニウム Sil—xGex (xはゲルマニウム Geの組成 比）の層が形成され、さらに SIMOX法による処理を経て、埋込酸化膜上に、シリコン ゲルマニウム Sil— yGey (yはゲルマニウム Geの組成比）の層が形成されて製造され た半導体基板であって、
前記 SIMOX法による処理前のシリコンゲルマニウム層 Sil—xGex のゲルマニウ ム Geの組成比 Xを、前記 SIMOX法による処理後のシリコンゲルマニウム層 Sil—yG ey の転位密度が 106cm— 2以下となる組成比 xに調整されてて、製造された、シリ コンゲルマニウム層 Sil— yGey の転位密度が、 106cm— 2以下となっている半導 体基板であることを特徴とする。
[0021] 本発明者は、 SIMOX法による処理後のシリコンゲルマニウム層 Sil— yGey 15の 転位密度は、 SIMOX法による処理前のシリコンゲルマニウム Sil— xGex 層 12の ゲルマニウム Geの組成比 Xに影響を受けるものであって（図 2参照）、ゲルマニウム G eの組成比 Xを低下させる程、転位密度が低減される（図 3参照）という知見を発見す るに至り、本発明をなし得た。ここで、特許文献 1に記載された従来技術と比較すると 、従来技術は、ゲルマニウム Geの組成比を、シリコンゲルマニウム層の表面の酸化、 汚染を防止するという目的のために、水素終端処理に必要なフッ酸溶液の最低濃度 との関係で定めるものであって、転位密度を低減させる目的で、転位密度の大きさと の関係でゲルマニウム Geの組成比を定めるという本発明の知見を、何ら示唆するも のではない。また、特許文献 1には、埋込酸ィ匕膜形成前のシリコンゲルマニウム層の ゲルマニウム Geの組成比を 20%にするという従来の技術常識が記載されているが、 この記載は、転位密度を低減させるために埋込酸ィ匕膜形成前のシリコンゲルマニウ ム層のゲルマニウム Geの組成比を低下させるという従来の技術常識に反した本発明 の知見を、何ら示唆するものではない。
[0022] 第 1発明によれば、 SIMOX法による処理前のシリコンゲルマニウム Sil—xGex 層 12のゲルマニウム Geの組成比 Xを、 SIMOX法による処理後のシリコンゲルマニウム Sil—yGey層 15の転位密度が所定レベル以下となる所定値以下の組成比に調整 して、 SGOI基板を製造するようにしたので、シリコンゲルマニウム Sil—yGey層（S GOI層） 15の転位密度が十分に低下し、高品質な SGOI基板 10が得られる。
[0023] 望ましくは、 SIMOX法による処理後のシリコンゲルマニウム Sil—yGey層（SGOI 層） 15の転位密度を、 106cm— 2以下となる組成比 Xに調整する（図 3参照；第 2発 明)。
[0024] また、望ましくは、 SIMOX法による処理前のシリコンゲルマニウム Sil—xGex 層 1 2のゲルマニウム Geの組成比 Xを、 0. 05 (5%)以下にすることで、 SOI基板で転位 密度が低下する領域であると考えられて 、るドーズウィンドの領域で、転位密度を十 分に低下 (測定限界以下)させることが可能となり（図 2参照）、転位を、少なくとも、こ のドーズウィンド領域で十分に抑制させることができるようになる（第 3発明）。
[0025] 第 4発明は、第 1発明の製造方法によって製造された SGOI基板であり、その基板 の特徴は、その製造方法によって製造されたために、シリコンゲルマニウム Sil—yG ey層（SGOI層） 15の転位密度力 106cm— 2以下となっていることである。
発明を実施するための最良の形態
[0026] 以下、図面を参照して本発明に係る SGOI基板製造方法の実施の形態について 説明する。
[0027] まず、本発明の実施形態の製造工程について説明する。
[0028] 図 1 (a)、 (b)、 (c)、 (d)は、実施形態の製造工程を示しており、基板の断面を概念 的に示している。
[0029] 同図 1に示すように、シリコン基板 11が用意され（図 1 (a) )、このシリコン基板 11上 に、ゲルマニウム Geの組成比が Xのシリコンゲルマニウム Sil— xGex層 12がェピタキ シャル成長により形成される（図 1 (b) )。
[0030] つぎに、図 1 (c)、 (d)に示す SIMOX法による処理を経て、埋込酸化膜 14上に、シ リコンゲルマニウム Sil—yGey層 15が形成された SGOI基板 10が製造される。 [0031] すなわち、シリコンゲルマニウム Sil—xGex層 12が成長したシリコン基板 11に、所 定ドーズ量 (単位面積当たりのイオンの個数)の酸素のイオン O +がイオン注入装置 によって注入される。これにより所定ドーズ量の酸素イオン 0 +のイオン注入層 13が 、シリコン基板 11とシリコンゲルマニウム Sil— xGex層 12' との間に形成される。ま た、イオン注入層 13の形成に伴い、シリコンゲルマニウム Sil—xGex層 12は、層厚 の薄い層 12' に変化する（図 l (c) )。
[0032] つぎに、基板に対して高温ァニールが施される。これによりイオン注入された酸素ィ オン 0+ がシリコン Siと反応して、 Si02となり、イオン注入層 13は、シリコンゲルマ -ゥム Sil—xGex層 12' の下で埋込酸化膜 14に変化する。高温ァニール処理前 のシリコンゲルマニウム Sil— xGex層 12' は、高温ァニールによって、層 12' を構 成するゲルマニウム Geがバルタ中に拡散するともに、層 12^ を構成するシリコン S S 雰囲気中の酸素と反応し表面に酸化膜を形成することで層厚が薄く変化するとともに 、組成比が変化し、酸素イオン注入前のゲルマニウム組成比 Xとは異なるゲルマニウ ム組成比 yのシリコンゲルマニウム Sil— yGey層 15に変化される。このシリコンゲル マニウム Sil— yGey層 15は、 SGOI (シリコンゲルマニウム オン インシユレータ）層 と呼ばれる（図 1 (d) )。
[0033] 以上のようにして、 SGOI基板 10が完成する。
[0034] つぎに、本発明の知見を示すグラフについて説明する。
[0035] 図 2は、 SIMOX法による処理後のシリコンゲルマニウム Sil—yGey層 15の転位 密度が、 SIMOX法による処理前のシリコンゲルマニウム Sil— xGex 層 12のゲルマ -ゥム Geの組成比 Xに影響を受けることを示すグラフである。
[0036] 図 2の横軸は、図 1 (c)の酸素イオン注入工程でイオン注入された酸素イオン 0 + のドーズ量（1017/cm2)であり、縦軸は、 SIMOX法による処理後のシリコンゲルマ -ゥム Sil—yGey層（SGOI層） 15の転位密度（cm— 2)である。
[0037] 図 2において、実線で示す特性 20、 21は、 SOI基板を製造する際の酸素イオン O
+ドーズ量と、埋込酸ィ匕膜上のシリコン Si層の転位密度との関係を示している。
[0038] 埋込酸化膜上にシリコン Si層を形成する際 (SOI基板を製造する際）には、特性 20 で示すように、酸素イオン O +ドーズ量が低 、領域で転位密度のピーク値が存在す る。酸素イオン 0 +ドーズ量を増加させると、ある酸素イオン 0 +ドーズ量の値 20a以 上で転位密度は、 102 (cm— 2 )以下となる。そして、更に酸素イオン 0 +ドーズ量 を増加させると、特性 21で示すように、ある酸素イオン 0 +ドーズ量の値 21aで転位 密度は、 102 (cm— 2 )以上に立ち上がり、以後、酸素イオン 0 +ドーズ量の増加に 伴い転位密度が上昇する。
[0039] このように、 SOI基板の場合には、酸素イオン O +ドーズ量の特定の領域（20a〜2 la)で、転位密度が十分に低レベルとなる領域（102 (cm- 2 )以下）、つまり「ドー ズウィンド」と呼ばれる領域が存在することが知られて ヽた。
[0040] そこで、 SGOI基板についても同様なドーズウィンドの領域が存在するかどうかにつ いて実験を行った。その結果、 SIMOX法による処理前のシリコンゲルマニウム Sil— xGex 層 12のゲルマニウム Geの組成比 xの値を低くすると、ドーズウィンドが形成さ れることを発見するに至った。
[0041] 図 2にお 、て、破線で示す特性 22、一点鎖線で示す特性 23は、 SGOI基板を製造 する際の酸素イオン 0 +ドーズ量と、埋込酸化膜 14上のシリコンゲルマニウム Sil— yGey層（SGOI層） 15の転位密度との関係を示している。特性 22は、ゲルマニウム G eの組成比 Xを 10%とした場合であり、特性 23は、ゲルマニウム Geの組成比 Xを 5%と した場合である。
[0042] 埋込酸ィ匕膜 14上にシリコンゲルマニウム層（SGOI層） 15を形成する際（SGOI基 板 10を製造するに際）に、特性 22で示すように、ゲルマニウム Geの組成比 Xを 10% にすると、酸素イオン 0 +ドーズ量の特定の領域（20a〜21a)で、転位密度は、 108 (cm— 2 )と高レベルとなる力 特性 23で示すように、ゲルマニウム Geの組成比 Xを 5%にすると、酸素イオン 0 +ドーズ量の特定領域（20a〜21a)での転位密度は、 1 06 (cm— 2 )以下という低レベルに転じる。
[0043] このように、 SIMOX法による処理前のシリコンゲルマニウム Sil—xGex 層 12のゲ ルマニウム Geの組成比 Xを、 0. 05 (5%)以下にすることで、 SOI基板で転位密度が 低下する領域であると考えられて 、るドーズウィンドの領域（20a〜21a)で、転位密 度を十分に低下させることが可能となり、転位を、少なくとも、このドーズウィンド領域（ 20a〜21a)で十分に抑制させることができるようになる。 [0044] また、図 3は、ゲルマニウム Geの組成比 Xを低下させる程、転位密度が低減されるこ とを示すグラフである。
[0045] 図 3の横軸は、 SIMOX法による処理前のシリコンゲルマニウム Sil—xGex 層 12 のゲルマニウム Geの濃度 (組成比) x (%)であり、縦軸は、 SIMOX法による処理後 のシリコンゲルマニウム Sil— yGey層（SGOI層） 15の転位密度（cm— 2)である。破 線で示す特性 30は、酸素イオン 0 +ドーズ量が 4 X 1017/cm2のときのゲルマニウ ム濃度 (組成比) Xと転位密度との相関関係を示して 、る。製品の品質上問題な 、と するためには、シリコンゲルマニウム Sil—yGey層（SGOI層） 15の転位密度を 106c m— 2以下とすることが望ましぐそのためには、図 3に示す特性 30に従い転位密度 力 S 106cm— 2以下となるように、 SIMOX法による処理前のシリコンゲルマニウム層 Si 1 -xGex 層 12のゲルマニウム Geの糸且成比 xを調整すればよ!、。
[0046] 以上のような知見に基づいて、本実施形態では、 SIMOX法による処理前のシリコ ンゲルマニウム Sil—xGex 層 12のゲルマニウム Geの組成比 Xを、 SIMOX法による 処理後のシリコンゲルマニウム Sil—yGey層 15の転位密度が所定レベル以下とな る所定値以下の組成比に調整して、 SGOI基板 10を製造する。これにより、シリコン ゲルマニウム Sil—yGey層（SGOI層） 15の転位密度が十分に低下し、高品質な S GOI基板 10が得られる。
[0047] そして、望ましくは、 SIMOX法による処理後のシリコンゲルマニウム層 Sil—yGey 層（SGOI層） 15の転位密度を、 106cm— 2以下となる組成比 Xに調整する。
[0048] また、望ましくは、 SIMOX法による処理前のシリコンゲルマニウム Sil—xGex 層 1 2のゲルマニウム Geの組成比 Xを、 0. 05 (5%)以下にする。これにより、 SOI基板で 転位密度が低下する領域であると考えられて 、るドーズウィンドの領域で、転位密度 を十分に低下 (測定限界以下)させることが可能となる。
[0049] (実施例）
つぎに、処理条件の一例を示す。
[0050] 実験では、図 1 (b)に示すシリコンゲルマニウム Sil—xGex 層 12のゲルマニウム G eの濃度 (組成比) x(%)を、 0%、 5%、 10%に調整して、それぞれついて下記の処 理条件で、 SGOI基板 10を製造した。ェピタキシャル成長層 12は、膜厚 400nmにし た。
[0051] 図 1 (c)に示す酸素イオン注入工程では、加速電圧を 180keVとし、基板温度を 55 0° Cに設定した。酸素イオン 0+ を注入して、ドーズ量を 4 X 1017/cm2 にした。
[0052] 図 1 (d)に示す高温ァニールは、 1350° Cの温度で、 4時間、行った。
[0053] この結果、厚さ 85nmの埋込酸化膜 14の上に、厚さ 320nmのシリコンゲルマニウム 層 Sil— yGey層（SGOI層） 15が形成された SGOI基板 10が得られた。
[0054] SIMOX法による処理前 (酸素イオン注入前）のゲルマニウム Ge濃度 (組成比) x ( %)がそれぞれ、 0%、 5%、 10%のものに対応して、 SIMOX法による処理後のゲル マニウム Ge濃度 (組成比) y(%)は、 0%、 2. 7%、 5. 4%となり、欠陥密度は、それ ぞれ、 103以下、 106以下、 108 (cm— 2 )となった。
図面の簡単な説明
[0055] [図 1]図 1 (a)、（b)、（c)、（d)は、 SGOI基板を SIMOX法によって製造する工程を示 す図である。
[図 2]図 2は、酸素イオンドーズ量及びゲルマニウム Ge濃度 (組成比）と転位密度との 関係を示すグラフである。
[図 3]図 3は、ゲルマニウム Ge濃度 (組成比）と転位密度との関係を示すグラフである

Claims

請求の範囲
[1] シリコン基板上に、シリコンゲルマニウム Sil— xGex(xはゲルマニウム Geの組成比） の層を形成し、さらに SIMOX法による処理を経て、埋込酸化膜上に、シリコンゲルマ -ゥム Sil -yGey (yはゲルマニウム Geの組成比）の層が形成された半導体基板を 製造するに際し、
前記 SIMOX法による処理前のシリコンゲルマニウム層 Sil—xGex のゲルマニウ ム Geの組成比 Xを、前記 SIMOX法による処理後のシリコンゲルマニウム層 Sil—yG ey の転位密度が所定レベル以下となる所定値以下の組成比に調整して、
SGOI基板を製造すること
を特徴とする半導体基板の製造方法。
[2] 前記 SIMOX法による処理後のシリコンゲルマニウム層 Sil— yGey の転位密度が、 106cm— 2以下となる糸且成比 Xに調整されること
を特徴とする請求項 1記載の半導体基板の製造方法。
[3] 前記 SIMOX法による処理前のシリコンゲルマニウム層 Sil—xGex のゲルマニウム Geの組成比 Xは、 0. 05 (5%)以下であること
を特徴とする請求項 1または 2記載の半導体基板の製造方法。
[4] シリコン基板上に、シリコンゲルマニウム Sil—xGex (Xはゲルマニウム Geの組成比） の層が形成され、さらに SIMOX法による処理を経て、埋込酸化膜上に、シリコンゲ ルマニウム Sil— yGey (yはゲルマニウム Geの組成比）の層が形成されて製造された 半導体基板であって、
前記 SIMOX法による処理前のシリコンゲルマニウム層 Sil—xGex のゲルマニウ ム Geの組成比 Xを、前記 SIMOX法による処理後のシリコンゲルマニウム層 Sil—yG ey の転位密度が 106cm— 2以下となる組成比 xに調整されてて、製造された、シリ コンゲルマニウム層 Sil— yGey の転位密度が、 106cm— 2以下となっている半導 体基板。
PCT/JP2005/013744 2004-07-30 2005-07-27 半導体基板の製造方法および半導体基板 WO2006011517A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112005001822T DE112005001822T5 (de) 2004-07-30 2005-07-27 Verfahren zum Herstellen eines Halbleitersubstrats und Halbleitersubstrat
US11/658,949 US20090170292A1 (en) 2004-07-30 2005-07-27 Method for producing semiconductor substrate and semiconductor substrate
EP05767020A EP1806768A4 (en) 2004-07-30 2005-07-27 PROCESS FOR PRODUCING SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR SUBSTRATE
JP2006527825A JPWO2006011517A1 (ja) 2004-07-30 2005-07-27 半導体基板の製造方法および半導体基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004223460 2004-07-30
JP2004-223460 2004-07-30

Publications (1)

Publication Number Publication Date
WO2006011517A1 true WO2006011517A1 (ja) 2006-02-02

Family

ID=35786267

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/013744 WO2006011517A1 (ja) 2004-07-30 2005-07-27 半導体基板の製造方法および半導体基板

Country Status (6)

Country Link
US (1) US20090170292A1 (ja)
EP (1) EP1806768A4 (ja)
JP (1) JPWO2006011517A1 (ja)
DE (1) DE112005001822T5 (ja)
TW (1) TWI267918B (ja)
WO (1) WO2006011517A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321307A (ja) * 1996-05-29 1997-12-12 Toshiba Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031491A (ja) * 1998-07-14 2000-01-28 Hitachi Ltd 半導体装置，半導体装置の製造方法，半導体基板および半導体基板の製造方法
JP4212228B2 (ja) * 1999-09-09 2009-01-21 株式会社東芝 半導体装置の製造方法
US6743651B2 (en) * 2002-04-23 2004-06-01 International Business Machines Corporation Method of forming a SiGe-on-insulator substrate using separation by implantation of oxygen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321307A (ja) * 1996-05-29 1997-12-12 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US20090170292A1 (en) 2009-07-02
EP1806768A4 (en) 2007-11-28
JPWO2006011517A1 (ja) 2008-05-01
TWI267918B (en) 2006-12-01
TW200608490A (en) 2006-03-01
DE112005001822T5 (de) 2007-06-14
EP1806768A1 (en) 2007-07-11

Similar Documents

Publication Publication Date Title
TWI293478B (en) Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device
JP4427489B2 (ja) 半導体装置の製造方法
US7208354B2 (en) Deposition of silicon germanium on silicon-on-insulator structures and bulk substrates
JP4582487B2 (ja) ＳｉＧｅオンインシュレータ基板材料
US6703293B2 (en) Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
KR100521708B1 (ko) 반도체 기판을 제조하는 방법
EP1801854B1 (en) Method for manufacturing semiconductor wafer
US6995427B2 (en) Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
US8043929B2 (en) Semiconductor substrate and method for production thereof
JP3940412B2 (ja) 欠陥性半導体結晶材料の品質改善方法
US7807545B2 (en) Method for manufacturing SIMOX wafer
JP4212228B2 (ja) 半導体装置の製造方法
US7977221B2 (en) Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
US20030077882A1 (en) Method of forming strained-silicon wafer for mobility-enhanced MOSFET device
JP4289864B2 (ja) 半導体装置及び半導体装置製造方法
WO2006011517A1 (ja) 半導体基板の製造方法および半導体基板
JPH0964355A (ja) 半導体素子の製造方法
JP2004349522A (ja) 半導体基板の製造方法
JP2008177530A (ja) 半導体基板およびその製造方法
CN115315784A (zh) 单晶硅基板中的施主浓度的控制方法
JP2011124280A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2004342816A (ja) 半導体基板の製造方法
JP2005093797A (ja) 半導体基板及びその製造方法
JP2010074146A (ja) 歪Ｓｉ−ＳＯＩ基板の製造方法及び該方法により製造された歪Ｓｉ−ＳＯＩ基板

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006527825

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2005767020

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11658949

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120050018229

Country of ref document: DE

RET De translation (de og part 6b)

Ref document number: 112005001822

Country of ref document: DE

Date of ref document: 20070614

Kind code of ref document: P

WWP Wipo information: published in national office

Ref document number: 2005767020

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607