TWI267918B - Process for producing semiconductor substrate and semiconductor substrate - Google Patents
Process for producing semiconductor substrate and semiconductor substrate Download PDFInfo
- Publication number
- TWI267918B TWI267918B TW094122111A TW94122111A TWI267918B TW I267918 B TWI267918 B TW I267918B TW 094122111 A TW094122111 A TW 094122111A TW 94122111 A TW94122111 A TW 94122111A TW I267918 B TWI267918 B TW I267918B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- composition ratio
- substrate
- semiconductor substrate
- density
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000000203 mixture Substances 0.000 claims description 50
- 229910052797 bismuth Inorganic materials 0.000 claims description 23
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 23
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000009933 burial Methods 0.000 claims description 3
- 238000012856 packing Methods 0.000 claims 1
- 239000004575 stone Substances 0.000 claims 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 abstract description 21
- 229910052732 germanium Inorganic materials 0.000 abstract description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 abstract 5
- 229910006990 Si1-xGex Inorganic materials 0.000 abstract 2
- 229910007020 Si1−xGex Inorganic materials 0.000 abstract 2
- 230000001105 regulatory effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 96
- 239000001301 oxygen Substances 0.000 description 27
- 229910052760 oxygen Inorganic materials 0.000 description 27
- -1 oxygen ion Chemical class 0.000 description 17
- 238000005468 ion implantation Methods 0.000 description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 238000005496 tempering Methods 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052707 ruthenium Inorganic materials 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- MRPWWVMHWSDJEH-UHFFFAOYSA-N antimony telluride Chemical compound [SbH3+3].[SbH3+3].[TeH2-2].[TeH2-2].[TeH2-2] MRPWWVMHWSDJEH-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- GPMBECJIPQBCKI-UHFFFAOYSA-N germanium telluride Chemical compound [Te]=[Ge]=[Te] GPMBECJIPQBCKI-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- CWCCJSTUDNHIKB-UHFFFAOYSA-N $l^{2}-bismuthanylidenegermanium Chemical compound [Bi]=[Ge] CWCCJSTUDNHIKB-UHFFFAOYSA-N 0.000 description 1
- 102000004625 Aspartate Aminotransferases Human genes 0.000 description 1
- 108010003415 Aspartate Aminotransferases Proteins 0.000 description 1
- 241000196324 Embryophyta Species 0.000 description 1
- 101100096038 Mus musculus Smox gene Proteins 0.000 description 1
- 206010036790 Productive cough Diseases 0.000 description 1
- 102100037547 Semenogelin-2 Human genes 0.000 description 1
- 101710089335 Semenogelin-2 Proteins 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 241001168730 Simo Species 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 241001122767 Theaceae Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910000416 bismuth oxide Inorganic materials 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- GIDFDWJDIHKDMB-UHFFFAOYSA-N osmium ruthenium Chemical compound [Ru].[Os] GIDFDWJDIHKDMB-UHFFFAOYSA-N 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 210000003802 sputum Anatomy 0.000 description 1
- 208000024794 sputum Diseases 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
1267918 * 九、發明說明： 【發明所屬之技術領域】 本發明係關於製造構成應變SOI晶圓之基板的半導體 基板之方法、及利用此製造方法所製得的半導體基板。 【先前技術】 近年，在兼顧ULSI裝置速度提升及低消耗功率化的半 " 導體晶圓方面，有如應變SO I (絕緣體上矽）晶圓備受矚目。 • 應變S01晶圓係藉由在SG0I (絕緣層上矽鍺）基板上，石曰 ^2^3 日日 成長出矽Si層而製得。SG0I基板係藉由在埋藏氧化膜上， 形成石夕化鍺SiGe層而製得。 所以，依低程度差排密度製造高品質SG0I基板之事， 將關聯於應變so I晶圓的品質提升。 、 在此習知的SG0I基板之製造方法，有如： 1)貼合法 2)SIM0X 法 上述1)的貼合法係貼合著依傾斜法所製得基體應變 Si並當作晶圓使用，將有製造步驟複雜且成本增加，㈣ 層的差排密度提高之問題。 相對於此，上述2)的8醜法，將Μ 步驟實現低成本化。 干）衣t 採用第1圖，針對SIM0X法進行說明。 ^準備珍基板U(第1(a)圖），在切基板u上， 措晶成長出錯Ge的組成比為…夕化鍺Si— 12 7 054-722 6-PF 5 1267918 而形成（第1(b)圖）。 接著，經由第1 (c)、Γ rH & -，百 田乐圖所不SIM〇x法施行處理， 便製得在埋藏氧化膜14上形成矽彳卜杜
❿风呀化鍺Si〗-yGey層15的SGOI 換言之，在已成長出矽化鍺Sii_xGe^ 12的矽基板n 上’將既定摻雜（平均單位面積的離子個數）的氧離子〇+， 利用離子植人裝置進行植人。藉此便切基板u與石夕化錯
Sn-xGe^ 12’之間，形成既定摻雜氧離子〇+的離子植入層 13(第 i(c)圖）。 接著，對基板施行高溫回火。藉此，經晶離子植入的 氧離子〇+便將與石夕Si進行反應而成為Si〇2，離子植入層 13 ,將在矽化# SiixGex^ 12，下方變化為埋藏氧化膜 14。高溫回火處理前的矽化鍺3^匕層12，係利用高溫回 火使構成層以’的鍺Ge擴散於基體中，且構成層12，的 矽Si將與％境中的氧進行反應，而在表面形成氧化膜，藉 更使層厚臺薄且組成比將變化，將變化為與氧離子植入 ^的鍺砠成比x，為不同鍺組成比y的矽化鍺Sh-yGey層 15此矽化鍺Sil~yGey層15通稱為SG0I(絕緣層上矽鍺）層 (第1(d)圖）。 曰 如上述’便完成SG0I基板10。 依此所製得SG0I基板1〇的矽化鍺Sh-yGey層（SGOI 層）15之錯Ge濃度，為能滿足當作半導體裝置用的性能（高 速性），便必須在一定水準以上的高濃度。而且，氧離子植 入後的高溫回火時（第1(d)圖），鍺Ge將擴散於基體中。 7 054-722 6-pp 6 1267918 所以在氧離子植入前便預先磊晶成長出高濃度以混成的 夕化鍺Si^xGex層12，乃屬技術常識。將矽化鍺Sil_xGex 層丨2的鍺Ge組成比x設定為〇· 1(1〇%)、〇· 2(2〇%)的高濃 度’亦屬技術常識。 其中’專利文獻1 (曰本專利特開2〇〇1一148473號公報） 中便有揭示在埋藏氧化膜上形成矽化鍺層的技術。此外， 為防止矽化鍺層表面的氧化、污染狀況，有揭示對矽化鍺 .層表面施行氫終端處理而形成保護層的技術。然後，相關 •矽化鍺層的鍺Ge組成比，有記載與氫終端處理所需要氫氟 酉夂吟液最低濃度間之關係，設定為〇、1〇%、2〇%、3〇%。此 外’此專利文獻1中，記載著將埋藏氧化膜形成前的矽化 鍺層之鍺Ge組成比設定為20%。 (專利文獻1)日本專利特開200 1 —148473號公報 ‘ 【發明内容】 (發明所欲解決之課題） 若使用現有的製造方法，利用SIM〇x法製造SG〇I基板 籲ίο，便將無法避免埋藏氧化膜14上的矽化鍺Sii_yGey層 (SGOI層）15發生差排狀況。 本發明所解決課題係利用SIMOX法，可製造經降低降 低埋藏氧化膜14上的矽化鍺SiwGey層（SGOI層）15差排密 度’且咼品質的半導體基板（SGOI基板1〇)。 (供解決問題之手段） 所以’第1發明係當在矽基板上形成矽化鍺Si hGejx 為鍺Ge組成比）層，再利用SIMOX法施行處理，便製得在 7054-7226-PF 7 1267918 埋藏氧化膜上，形成石夕化錄 、者Sii-yGey(y為錯Ge組成比）層 的半導體基板之際； 將依上述SIMOX法施行處理前的石夕化錯層之錯 、’成比X D周整為依上述s!職法施行處理後的石夕化錯 層Sh-yGeyS«度，在既^程度以下的既^值以下的組成 比’而製得半導體基板。 第2發明係在第1發明中，將組成比X調整為依上述 -SIMOX法施行處理後，矽鍺層差排密度在ι〇6㈣2 馨以下狀態。 第3發明係第！發明或第2發明中，依上述以^⑽法 施行處理岫，矽化鍺層Sli xGex的鍺Ge組成比X係 以下。 第4發明係在矽基板上形成矽鍺^ΐχ(^χ(χ為鍺組 成比）層，再經由依SIM〇x法施行處理，而製得在埋藏氧化 膜上形成矽化鍺Sii yGey(y為鍺Ge組成比）層的半導體基 板； _ 將為依上述SiM〇X法施行處理前的矽鍺層Sh-xGex之鍺
Ge組成比X，調整為在依上述SIM〇x法施行處理後的矽化 鍺層SiwGey差排密度在i〇6cm-2以下的組成比χ，使所製得 石夕化錯層Sll~yGey的差排密度在106cnf2以下的半導體基板。 本發明者獲得依SIMOX法施行處理後的矽化鍺層 sihGey15差排密度，將受到依siM〇x法施行處理前的矽化 錯Sn-xGex層12之鍺Ge組成比X的影響（參照第2圖），且 錯Ge紐成比x越低，差排密度將越低（參照第3圖）的見 ^ 054-7226-PF 8 1267918 解，便完成本發明。其中，若與專利文獻丨所記載的習知 技術進行比較，習知技術中相關鍺組成比，在為防止矽 化鍺層表面氧化、污染之目的下，決定與氫終端處理所需 要氫氟酸溶液最低濃度間之關係，並在降低差排密度之目 的下，依與差排密度大小間之關係決定鍺Ge組成比的本發 明見解，並無任何教示。且，專利文獻丨甲，雖有揭示埋 $氧化膜形成前的矽化鍺層之鍺Ge組成比，設定為2〇%的 習知技術常識，但是此記載相關為降低差排密度，而降低 埋藏氧化膜形成前的矽化鍺層之鍺Ge組成比之類，與習知 技術常識相反的本發明見解，並無任何教示。 依照第1發明，因為將依SIM0X法施行處理前的矽化 鍺Sh“匕層12之鍺Ge組成比χ，調整為使依SIM⑽法施 仃處理後的矽化鍺15之錯位密度，在既定程产 以下的既定值以下之組成比，而製得SG〇I基板，因此 ^降低石夕化鍺Sll_yGey層（％01層）15的差排密度，可獲得 高品質的SGOI基板10。 又于 最好將依SIMOX法施行處理後的矽仆 … r〇rnT ^ λ1Γ 儿缚 SiwGey 層 UGOI層）15差排密度，調整為i〇6cm_2 筮ς▲ — 卜的組成比（參照 第3圖參照；第2發明）。 再者’最好將依S1MOX法施行處理前的 ® 1 0 ^ ^ 化鍺 Sii-xGex 曰12之鍺Ge組成比X，設定為〇.〇5(5%)以7
, 、、 下，便可在SOI 土板中或為差排密度將降低區域的摻雜窗 化域，充分的降 低差排密度（測定極限以下）（參照第2圖）， 另等差·為一牵少A. 此摻雜窗區域中充分的抑制（第3發明）。 7054-7226-PF 9 1267918 第4务明依照第ί發明之製造方法所製得的SG〇丨基 板，此基板的特徵在於為能利用此製造方法進行製造，便 將夕化鍺SihGey層（SG〇I層）15的差排密度設定在1〇6〇瓜_2 以下。 【實施方式】 以下’茶照圖式，針對本發明的SG〇I基板製造方法實 施形態進行說明。 首先針對本發明的實施形態之製造步驟進行說g月。 )(b ) (c)、（ d )圖所示係實施形態的製造步 驟’乃基板截面示意圖。 如該第1圖所示，準備矽基板u(第1(a)圖），在此矽 基板11上，利用磊晶成長形成鍺Ge組成比為x的矽化鍺
Sii-xGex 層 12(第 1(b)圖）。 接著，經依第1(c)、（d)圖所示SIM0X法施行處理， 便製得在埋藏氧化層14上，形成矽化鍺Si] yGey層15的 SGOI 基板 1〇。 換^之，在已成長出矽化鍺Si ixGex層12的矽基板11 上，利用離子植入裝置植入既定摻雜（平均單位面積的離子 個數）的氧離子〇+。藉此，既定摻雜的氧離子〇+之離子植入 層13，將形成於矽基板u與矽化鍺12，之間。 此外，隨離子植入層13的形成，矽化鍺8：[1^匕層12將變 化為層厚較薄的層12,（第1(c)圖）。 接耆’對基板施行南溫回火處理。藉此，經離子植入 的氧離子〇+將與矽Si產生反應而形成Si〇2，離子植入層 7054-7226-PF 10 1267918 古、」:又夕♦化錯Sl卜層12’下方轉變為埋藏氧化膜i4。 :::火處理前的石夕化錯Sli▲層12，將隨高溫回火，構 :2的錯擴散於基體中，且構成層12’的 與^境中的氧進行及廡，工士 ± 使声严㈣α而在表面上形成氧化膜，藉此便 入二組成比將產生變化’而變化為舆氧離子植 厂錯組成比Χ，為不同錯組成比7的石夕化錯“層 (第2化錯&為層15通稱為SGQI(絕緣層切錯）層 - (弟 1(d)圖）。 • 如上述，便完成SGOI基板1〇。 接著，相關本發明見解的圖式進行說明。 第2,㈣依SIM0X法施行處理後的石夕化錯“ • ^ i排⑨度’ U依SIMQX法施行處理前的石夕化鍺 ex層12之鍺Ge組成比χ影響的圖形。 ‘ ：2圖之橫軸係依第1(c)圖所示氧離子植入步驟，施 植人的氧料Q+摻雜（1『心2)，料為依漏X法 丁2處理後的石夕化鍺Wy層⑽！層）15差排密度 C cm )。 圖中’實線所示特性2〇、2ι係製造如基板時 氧離子〇摻雜，與埋藏氧化臈U的石夕Si層差排密度間 之關係。 當在埋藏氧化膜上形成石夕Si層之際（製造S0I基板之 =)’將如特性20所示，在氧離子❹雜較低的區域，將 =在差排密度的尖峰值。若增加氧離摻雜，在氧離子 爹雜值20a以上時，差排密度將在1〇W2)以下。然後， 7054-7226-PF 11 ^267918 右更進一步增加氧離子〇+摻 離子摻雜值21a處，差排，…特性21所示’在氧 10W)^ ^ 幻日加，至排密度將隨之上昇 依此，當SOI基板的情、、兄栌 ^ ^ π丄、/ 脣况吩，在氧離子〇+摻雜的胜〜 區域（20a〜21a)中，將成為差 、疋 flilV -λ Ί 差排也度充分低程度的區域 L1 U (cm ')以下1，卽猓4σ脸十丄 ^ ^ 」即仔知將存在通稱「摻雜窗」的區域。 在此針對SG0I基板，是否玄η接a w + 之事造杆^ μ 將存在摻雜窗區域 爭進订貝％。結果，發現若隊 兄右降低依SIM0X法施行處理 的石夕化鍺Sii-xGex層12之鍺Ge έ日忐a ,, y ^ k、、且成比x值，便將形成摻雜 囪° ^在第2圖中’虛線所示特性22, 一點虛線所示特性23, 係製造SG0I基板時的氧離子〇+摻雜、與埋藏氧化膜"上 的矽化鍺Si —層(SG0I層)15差排密度間之關係。特性 22係將鍺Ge組成比x設定為1〇%的情況，特性23係將鍺 Ge組成比X設定為5%的情況。 當在埋藏氧化膜14上形成矽化鍺層（SG〇I層）15時（製 造SG0I基板10之際），將如特性22所示，若將鍺以組成 比X設定為10%，在氧離子〇 +摻雜的特定區域（2〇a〜21的 中’差排雄、度將達1 0 (c m )的高程度，但是如特性2 3所 示’若將鍺Ge組成比X設定為5%，氧離子〇+摻雜的特定 區域（20a〜21a)之差排岔度’將轉為i〇6(cm_2)以下的低程 度。 依此的話，藉由將依SIM0X，法施行處理前的石夕化錯 Sii-xGex層12之錯Ge組成比X’設定在〇.Q5(5%)以下，在
7054-7226-PF 12 1267918 =基板中認為差排密度將降低區域的摻雜窗區域 二:，中，將可充分降低差排密度，至少可將差排在此 摻雜窗區域（20a〜21a)中充分的抑制。 再者’第3圖所不係鍺Ge組成比χ越低，差排密度將 越降低的圖形。 •第3圖的橫軸係依SIM0X法施行處理前的矽化鍺 、η xGex層12之鍺Ge濃度（組成比）χ(%)，縱軸為依siM〇x 去施行處理後的矽化鍺811_乂匕層（3(；〇1層）15差排密度 ^Cm 2)。虛線所示特性30係當氧離子〇 +摻雜為4xl〇17/Cm2 =的鍺濃度（組成比化、與差排密度間之相關關係。為使產 °口品質上不致發生問題，最好將矽化鍺SiwGey層（SGOI 層）15的差排密度設定在1〇6cm-2以下，為此僅要依照第3 圖所示特性30,依差排密度在106cm-2以下之方式，調整依 SIMOX法施行處理前的矽化鍺層311_3^匕層12之鍺以組成 比X便可。 根據如上述的見解，本實施形態將依SIM0X法施行處 _理‘的石夕化鍺Sii xGex層12之鍺Ge缸成比χ，調整為依 SIMOX法施行處理後的矽化鍺SiiyGey層差排密度，在既定 程度以下的既定值以下之組成比，便製得sG(H基板。 藉此，梦化鍺SiwGey層（SGOI層）15的差排密度將充分的 降低’可獲得高品質的SGOI基板10。 然後，最好將依SIMO法施行處理後的矽化鍺層si wGey 層（SGOI層）15差排密度，調整為l〇6ciif2以下的組成比χ。 再者，最好將依SIM0X法施行處理前的矽化鍺Sh-xGex 7054-7226-PF 13 1267918 層12之鍺Ge組成比χ，設定為〇·05(5%)以下。藉此，在 SOI基板中認為差排密度將降低區域的摻雜窗區^中，差 排岔度將可充分的降低（測定極限以下）。 (實施例） 接著，例示處理條件之一例。 實驗中，將第1(b)圖所示石夕化鍺Sii_xGe^ 12的錯以 密度（組成比Μ%) ’調整為0%、5%、1〇%，並分別針對下 述處理條件製造SG0T基板1〇。磊晶成，屏19 γ 厚綱⑽。 -成長層12係設定為膜 在第1(c)圖所示氧離子植入步驟中，將加速電壓設定 為180keV’將基板溫度設定4 55〇。。。植入氧離子 摻雜設定為4xl017/cm2。 士第1⑷圖所示高温回火係依135〇t的溫度施行4小 時0 結果便可獲得在厚度85nm的埋藏氧化膜14上， 厚度320 nm之石夕化鍺展ς; r « y … 7化錯層Sl1▲層（剛層）15的SG()I基板 1 U ° 依SI腿法施行處理前（氧離子植入前）的錯Ge濃度 (組成比）χ(%)，分別為n 又 本η _ G/°、5%、1G%組成比所對應之依smox 法始丁處理後的錯Ge濃度(組成比)湖，將為0%、2 7%、 5.«，且缺陷密度將分別在1〇8以下、1〇6以下、Μ» 【圖式簡單說明】 弟 Ka)、（b)、（c)、（d)圖係依 SIM〇x 法製造 板的步驟圖。
7054-7226-PF 14 1267918 第2圖為氧離子摻雜及鍺Ge濃度（組成比）、與差排密 度間之關係圖。 第3圖係鍺Ge濃度（組成比）與差排密度間之關係圖。 【主要元件符號說明】 10 SGOI基板 11 矿基板 12,12 碎化錯 Sii-xGex 層 13 離子植入層 14 埋藏氧化膜 15 Si 卜yGey 層
7054-7226-PF 15
Claims (1)
1267918 十、申請專利範圍： 1 · 一種半導體基板之製造方法，其特徵在於：當在石夕 基板上形成梦化鍺為鍺Ge組成比）層，再利用 SIMOX法施行處理，便製得在埋藏氧化膜上，形成矽化鍺 Sh-yGey(y為鍺Ge組成比）層的半導體基板之際； 將依該SIMOX法施行處理前的矽化鍺層Si】_xGex之錯 Ge組成比X，調整為依該SIM〇x法施行處理後的矽化鍺層
Si〗-yGey差排密度，在既定程度以下的既定值以下的組成 比，而製得半導體基板。 2.如申請專利範圍第丨項之半導體基板之製造方法， 其中將組成比X調整為依該SIM〇x法施行處理後，矽鍺層 Sll-yGey差排密度在l〇6cm_2以下狀態。 3·如申請專利範圍第i或2項之半導體基板之製造方 法’其中依該SIMOX法施行處理前，石夕化錯mxGex的錯 G e組成比X係〇 · 〇 5 (5 % )以下。
4. 一種半導體基板，㈣基板上形切鍺仏士心 為鍺Ge組成比）層，㈣由依SI㈣法施行處理，而製得 在埋藏氧化膜上形切化鍺Sii_yGey(y為錯“組成比）層； 將為依該SIΜ Ο X法雜杆#禪乂 ‘ 、 Λ忐施仃處理則的矽鍺層SihGex之鍺 Ge組成比X ’調整為在依該simox、本护—各 丄去施行處理後的矽化鍺 層SiwGey差排密度在i〇6cnf2 • 卜的組成比X，使所製得矽 化鍺層Sli-yGey的差排密度在1〇6cnr2以下。 7054-7226-PF 16
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004223460 | 2004-07-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200608490A TW200608490A (en) | 2006-03-01 |
| TWI267918B true TWI267918B (en) | 2006-12-01 |
Family
ID=35786267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094122111A TWI267918B (en) | 2004-07-30 | 2005-06-30 | Process for producing semiconductor substrate and semiconductor substrate |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20090170292A1 (zh) |
| EP (1) | EP1806768A4 (zh) |
| JP (1) | JPWO2006011517A1 (zh) |
| DE (1) | DE112005001822T5 (zh) |
| TW (1) | TWI267918B (zh) |
| WO (1) | WO2006011517A1 (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3376211B2 (ja) * | 1996-05-29 | 2003-02-10 | 株式会社東芝 | 半導体装置、半導体基板の製造方法及び半導体装置の製造方法 |
| JP2000031491A (ja) * | 1998-07-14 | 2000-01-28 | Hitachi Ltd | 半導体装置，半導体装置の製造方法，半導体基板および半導体基板の製造方法 |
| JP4212228B2 (ja) * | 1999-09-09 | 2009-01-21 | 株式会社東芝 | 半導体装置の製造方法 |
| US6743651B2 (en) * | 2002-04-23 | 2004-06-01 | International Business Machines Corporation | Method of forming a SiGe-on-insulator substrate using separation by implantation of oxygen |
-
2005
- 2005-06-30 TW TW094122111A patent/TWI267918B/zh not_active IP Right Cessation
- 2005-07-27 JP JP2006527825A patent/JPWO2006011517A1/ja active Pending
- 2005-07-27 US US11/658,949 patent/US20090170292A1/en not_active Abandoned
- 2005-07-27 EP EP05767020A patent/EP1806768A4/en not_active Withdrawn
- 2005-07-27 DE DE112005001822T patent/DE112005001822T5/de not_active Withdrawn
- 2005-07-27 WO PCT/JP2005/013744 patent/WO2006011517A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006011517A1 (ja) | 2006-02-02 |
| US20090170292A1 (en) | 2009-07-02 |
| JPWO2006011517A1 (ja) | 2008-05-01 |
| EP1806768A1 (en) | 2007-07-11 |
| DE112005001822T5 (de) | 2007-06-14 |
| TW200608490A (en) | 2006-03-01 |
| EP1806768A4 (en) | 2007-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4427489B2 (ja) | 半導体装置の製造方法 | |
| US6855436B2 (en) | Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal | |
| JP4582487B2 (ja) | ＳｉＧｅオンインシュレータ基板材料 | |
| TWI306662B (en) | Defect reduction by oxidation of silicon | |
| TWI271790B (en) | Smart grading implant with diffusion retarding implant for making integrated circuit chips | |
| TW201030818A (en) | Metal oxide semiconductor devices having implanted carbon diffusion retardation layers and methods for fabricating the same | |
| TW200830551A (en) | Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator | |
| JP2003273017A (ja) | 緩和ＳｉＧｅ基板の製造方法 | |
| KR101856012B1 (ko) | 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼 | |
| TWI304622B (en) | Use of thin soi to inhibit relaxation of sige layers | |
| JP3875040B2 (ja) | 半導体基板及びその製造方法ならびに半導体装置及びその製造方法 | |
| WO2007125771A1 (ja) | Ｓｏｉウエーハの製造方法 | |
| US9842763B2 (en) | Method for manufacturing bonded wafer | |
| JP2001148473A (ja) | 半導体装置及びその製造方法 | |
| JP2004079912A (ja) | 半導体基板改質方法およびこの方法を用いた半導体装置 | |
| WO2004049411A1 (ja) | 半導体基板の製造方法及び電界効果型タランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ | |
| TWI267918B (en) | Process for producing semiconductor substrate and semiconductor substrate | |
| TW200524146A (en) | Semiconductor substrate and method for production thereof | |
| WO2010073448A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JPH10223551A (ja) | Ｓｏｉ基板の製造方法 | |
| US6316337B1 (en) | Production process of SOI substrate | |
| Hong et al. | Effects of grown‐in stress on the metastable solid solubility limits in Sb implanted Ge0. 1Si0. 9 alloys | |
| EP1840958A1 (en) | Method of producing simox wafer | |
| JP4585464B2 (ja) | 半導体装置の製造方法 | |
| US7429749B2 (en) | Strained-silicon for CMOS device using amorphous silicon deposition or silicon epitaxial growth |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |