JPH1155338A - ディジタル復調器 - Google Patents
ディジタル復調器Info
- Publication number
- JPH1155338A JPH1155338A JP21183997A JP21183997A JPH1155338A JP H1155338 A JPH1155338 A JP H1155338A JP 21183997 A JP21183997 A JP 21183997A JP 21183997 A JP21183997 A JP 21183997A JP H1155338 A JPH1155338 A JP H1155338A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- phase
- output
- frequency error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 同期検波において、搬送波周波数誤差を十分
に小とし、誤り率を小とすることを可能とする。 【解決手段】 受信ＤＱＰＳＫ信号を直交検波し、さら
に位相変換し、その各シンボル点の位相を順次ラッチ
し、減算回路１６で搬送波周波数を補正し、回路６，７
の１シンボル遅延検波出力から周波数ずれに基づく位相
誤差ａ９を検出し（８），その出力回路９により初期値
ａ１０を求めて回路１３に設定し、その後、位相誤差ａ
９を、利得回路１１−加算回路１２−初期値設定回路１
３−遅延回路１４−加算回路１２のループフィルタを構
成し、そのフィルタ出力を積分し（１５），周波数誤差
成分として回路１６へ供給する。その後、２シンボル遅
延検波出力を位相誤差検出回路８へ供給し、さらにその
後、３シンボル遅延検波出力を位相誤差検出回路８へ供
給して、搬送波周波数誤差を小とする。
に小とし、誤り率を小とすることを可能とする。 【解決手段】 受信ＤＱＰＳＫ信号を直交検波し、さら
に位相変換し、その各シンボル点の位相を順次ラッチ
し、減算回路１６で搬送波周波数を補正し、回路６，７
の１シンボル遅延検波出力から周波数ずれに基づく位相
誤差ａ９を検出し（８），その出力回路９により初期値
ａ１０を求めて回路１３に設定し、その後、位相誤差ａ
９を、利得回路１１−加算回路１２−初期値設定回路１
３−遅延回路１４−加算回路１２のループフィルタを構
成し、そのフィルタ出力を積分し（１５），周波数誤差
成分として回路１６へ供給する。その後、２シンボル遅
延検波出力を位相誤差検出回路８へ供給し、さらにその
後、３シンボル遅延検波出力を位相誤差検出回路８へ供
給して、搬送波周波数誤差を小とする。
Description
【０００１】
【発明の属する技術分野】この発明はディジタル無線通
信システムに用いられ、ＤＱＰＳＫのような差動符号化
２n （ｎは１以上の整数）相位相変調信号の復調器に関
し、特に相手局から受信する信号の搬送波周波数誤差を
補正する自動周波数制御回路を含むディジタル復調器に
関する。
信システムに用いられ、ＤＱＰＳＫのような差動符号化
２n （ｎは１以上の整数）相位相変調信号の復調器に関
し、特に相手局から受信する信号の搬送波周波数誤差を
補正する自動周波数制御回路を含むディジタル復調器に
関する。
【０００２】
【従来の技術】図３に従来のディジタル復調器の構成例
を示す。ここでは、π／４シフトＤＱＰＳＫ（Differen
tial Quadrature Phase Shift Keying) 変調信号に対応
した回路構成を示す（参考文献：鬼沢他、“位相情報を
用いる逐次処理型プリアンブルレス復調器−ＡＦＣ及び
キャリア再生に関する検討−，”ＲＣＳ９６−１４９，
電子情報通信学会技術研究報告）。図において中間周波
数帯に変換された受信信号ａ１は、直交検波回路１で局
部発振回路２の出力信号により直交検波され複素ベース
バンド信号ａ２になり、さらに位相検出回路３によって
位相信号ａ３に変換される。クロック再生回路４は位相
信号ａ３から受信信号のクロック位相を検出し、シンボ
ル識別点に同期した再生クロックａ４を出力する。ラッ
チ５は再生クロックａ４によって与えられるシンボル識
別点で位相信号ａ３をサンプリングしクロック同期のと
れた位相信号ａ５を出力する。位相信号ａ５は第一の搬
送波周波数誤差補正手段である減算回路１６で周波数変
換（周波数補正）された後、周波数変換信号ａ６を出力
し、これが減算回路７に入力されるとともに、１シンボ
ル遅延回路６により周波数変換信号ａ６が１シンボル区
間遅延されて遅延信号ａ７が出力される。減算回路７は
周波数変換信号ａ６と遅延信号ａ７の差（ａ６−ａ７）
なる遅延検波を行い、１シンボル区間の遅延検波信号ａ
８を出力する。
を示す。ここでは、π／４シフトＤＱＰＳＫ（Differen
tial Quadrature Phase Shift Keying) 変調信号に対応
した回路構成を示す（参考文献：鬼沢他、“位相情報を
用いる逐次処理型プリアンブルレス復調器−ＡＦＣ及び
キャリア再生に関する検討−，”ＲＣＳ９６−１４９，
電子情報通信学会技術研究報告）。図において中間周波
数帯に変換された受信信号ａ１は、直交検波回路１で局
部発振回路２の出力信号により直交検波され複素ベース
バンド信号ａ２になり、さらに位相検出回路３によって
位相信号ａ３に変換される。クロック再生回路４は位相
信号ａ３から受信信号のクロック位相を検出し、シンボ
ル識別点に同期した再生クロックａ４を出力する。ラッ
チ５は再生クロックａ４によって与えられるシンボル識
別点で位相信号ａ３をサンプリングしクロック同期のと
れた位相信号ａ５を出力する。位相信号ａ５は第一の搬
送波周波数誤差補正手段である減算回路１６で周波数変
換（周波数補正）された後、周波数変換信号ａ６を出力
し、これが減算回路７に入力されるとともに、１シンボ
ル遅延回路６により周波数変換信号ａ６が１シンボル区
間遅延されて遅延信号ａ７が出力される。減算回路７は
周波数変換信号ａ６と遅延信号ａ７の差（ａ６−ａ７）
なる遅延検波を行い、１シンボル区間の遅延検波信号ａ
８を出力する。
【０００３】ここで、搬送波周波数誤差が存在しない場
合には、遅延検波信号ａ８の第ｊサンプルの位相角θj
はＩＱ平面上で図４の○印で示したように式（１）を満
足する。 θj ＝ｑπ／２＋π／４ （ｑ＝０，１，２，３） ………（１） 一方、搬送波周波数誤差Δｆが存在する場合には、信号
点は図４の×印で示したように正規の位置から回転し、
雑音による符号誤りが発生しやすくなる。Δｆと位相回
転Δθの関係は式（２）で与えられる。Ｔはシンボル周
期である。
合には、遅延検波信号ａ８の第ｊサンプルの位相角θj
はＩＱ平面上で図４の○印で示したように式（１）を満
足する。 θj ＝ｑπ／２＋π／４ （ｑ＝０，１，２，３） ………（１） 一方、搬送波周波数誤差Δｆが存在する場合には、信号
点は図４の×印で示したように正規の位置から回転し、
雑音による符号誤りが発生しやすくなる。Δｆと位相回
転Δθの関係は式（２）で与えられる。Ｔはシンボル周
期である。
【０００４】 Δθ＝２πΔｆＴ ………（２） 位相誤差検出回路８は、この位相回転Δθの大きさを検
出するもので、遅延検波信号ａ８について式（３）に示
す演算を行い位相回転信号ａ９を出力する。 Δθj ＝φj −θj ………（３） ここでφj は第ｊサンプルの遅延検波信号、θj は式
（１）においてφj にもっとも近い値を取るようにｑを
選んだ場合の位相角判定信号である。
出するもので、遅延検波信号ａ８について式（３）に示
す演算を行い位相回転信号ａ９を出力する。 Δθj ＝φj −θj ………（３） ここでφj は第ｊサンプルの遅延検波信号、θj は式
（１）においてφj にもっとも近い値を取るようにｑを
選んだ場合の位相角判定信号である。
【０００５】周波数誤差検出回路９は、位相回転信号に
対して以下に示す処理を行い、搬送波周波数誤差検出を
行う。位相回転信号Δθj に対して、式（４）に示すよ
うに異なる固定値φP を加えるパスを複数用意し、ｕ
（θ）で表現されるモジュロ演算の後に平均化を行い、
平均値ＳP を得る。 ＳP ＝（１／Ｎ）Σi=1 N u(Δθj ＋φP ), ………（４）そして、平均値ＳP は式（５）のように固
定値φP を減算された後、搬送波周波数誤差Δｆに換算
される。
対して以下に示す処理を行い、搬送波周波数誤差検出を
行う。位相回転信号Δθj に対して、式（４）に示すよ
うに異なる固定値φP を加えるパスを複数用意し、ｕ
（θ）で表現されるモジュロ演算の後に平均化を行い、
平均値ＳP を得る。 ＳP ＝（１／Ｎ）Σi=1 N u(Δθj ＋φP ), ………（４）そして、平均値ＳP は式（５）のように固
定値φP を減算された後、搬送波周波数誤差Δｆに換算
される。
【０００６】 Δｆ＝（１／（２πＴ））（ＳP −φP ） ………（５） この検出された搬送波周波数誤差に基づいた位相回転信
号に応じて各パスの出力を選択あるいは合成することで
搬送波周波数誤差検出を行い、搬送波周波数誤差信号ａ
１０を出力する。一方、利得出力回路１０により与えら
れたループ利得を乗算回路１１で乗算し、加算回路１２
に入力する。初期値設定回路１３には加算回路１２の出
力とオープンループ構成部から得られた搬送波周波数誤
差信号ａ１０が入力される。この初期値設定回路１３は
ループの切り替え時に、つまり初期動作させ、例えばＮ
＝３２シンボル期間動作させた時に、初めて信号が出力
されるように設定される。その初期設定がなされると、
遅延回路１４では初期値設定回路出力ａ１１を遅延し、
上記加算回路１２と遅延回路１４で完全積分型のループ
フィルタを構成している。初期値設定回路出力である搬
送波周波数誤差信号ａ１１は可変周波数発振手段として
用いられる積分回路１５に入力され、入力信号の変化に
応じて周波数変換用参照信号ａ１２を出力する。この閉
ループ構成で位相誤差検出回路８の出力がゼロに近づく
ように動作し、搬送波周波数誤差が補正される。
号に応じて各パスの出力を選択あるいは合成することで
搬送波周波数誤差検出を行い、搬送波周波数誤差信号ａ
１０を出力する。一方、利得出力回路１０により与えら
れたループ利得を乗算回路１１で乗算し、加算回路１２
に入力する。初期値設定回路１３には加算回路１２の出
力とオープンループ構成部から得られた搬送波周波数誤
差信号ａ１０が入力される。この初期値設定回路１３は
ループの切り替え時に、つまり初期動作させ、例えばＮ
＝３２シンボル期間動作させた時に、初めて信号が出力
されるように設定される。その初期設定がなされると、
遅延回路１４では初期値設定回路出力ａ１１を遅延し、
上記加算回路１２と遅延回路１４で完全積分型のループ
フィルタを構成している。初期値設定回路出力である搬
送波周波数誤差信号ａ１１は可変周波数発振手段として
用いられる積分回路１５に入力され、入力信号の変化に
応じて周波数変換用参照信号ａ１２を出力する。この閉
ループ構成で位相誤差検出回路８の出力がゼロに近づく
ように動作し、搬送波周波数誤差が補正される。
【０００７】遅延回路１７は位相信号ａ５を遅延させ遅
延位相信号ａ１３を出力する。減算回路１８は遅延位相
信号ａ１３から周波数変換用参照信号ａ１２を減算して
周波数変換を行い、搬送波周波数誤差補正信号ａ１４を
出力する。搬送波再生回路１９は搬送波位相信号ａ１５
を検出する。その後、減算回路２０において、搬送波周
波数誤差補正信号ａ１４から搬送波位相信号ａ１５を減
算し、同期検波が行われる。符号判定回路２１は、同期
検波信号ａ１６の符号判定を行って出力データ信号ａ１
７を出力する。
延位相信号ａ１３を出力する。減算回路１８は遅延位相
信号ａ１３から周波数変換用参照信号ａ１２を減算して
周波数変換を行い、搬送波周波数誤差補正信号ａ１４を
出力する。搬送波再生回路１９は搬送波位相信号ａ１５
を検出する。その後、減算回路２０において、搬送波周
波数誤差補正信号ａ１４から搬送波位相信号ａ１５を減
算し、同期検波が行われる。符号判定回路２１は、同期
検波信号ａ１６の符号判定を行って出力データ信号ａ１
７を出力する。
【０００８】
【発明が解決しようとする課題】従来の構成では、図４
に示したように位相誤差検出に１シンボル遅延回路を用
いている。遅延検波の差分シンボル数Ｍ（Ｍ≧１：整
数）には、引き込み可能な搬送波周波数誤差の検出範囲
と誤差検出精度にはトレードオフの関係がある。引き込
み可能な搬送波周波数誤差検出範囲を式（６）に示す。
ただし、２n は送信信号の位相数、Ｔはシンボル周期を
示す。
に示したように位相誤差検出に１シンボル遅延回路を用
いている。遅延検波の差分シンボル数Ｍ（Ｍ≧１：整
数）には、引き込み可能な搬送波周波数誤差の検出範囲
と誤差検出精度にはトレードオフの関係がある。引き込
み可能な搬送波周波数誤差検出範囲を式（６）に示す。
ただし、２n は送信信号の位相数、Ｔはシンボル周期を
示す。
【０００９】 ｜Δｆ｜＝（Ｍ２n Ｔ）-1 ………（６） このため、１シンボル遅延検波出力に基づいて位相誤差
検出を行う従来の構成では、誤差検出精度に限りがあ
り、高精度な周波数誤差検出を行うことができない。特
に高精度な誤差検出精度を要求される同期検波に用いる
ときに特性が劣化する。
検出を行う従来の構成では、誤差検出精度に限りがあ
り、高精度な周波数誤差検出を行うことができない。特
に高精度な誤差検出精度を要求される同期検波に用いる
ときに特性が劣化する。
【００１０】この発明ではこの問題を解決し、搬送波周
波数誤差が大きいときにも高精度に搬送波周波数誤差を
補償することのできるディジタル復調器を提供すること
を目的とする。
波数誤差が大きいときにも高精度に搬送波周波数誤差を
補償することのできるディジタル復調器を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】従来の構成では、１シン
ボル遅延回路出力に基づいて位相誤差検出を行っていた
ため高精度な搬送波周波数誤差検出ができないことが問
題であった。この発明では、ディジタル復調器における
オープンループとクローズドループの切替えタイミング
時に誤差検出に用いる遅延検波の差分シンボル数を増加
させる。図２ＡにＭシンボル遅延回路を用いた誤差検出
回路を示す。マルチシンボル遅延検波では検波出力のＳ
／Ｎ比が改善するため、高精度な搬送波周波数誤差検出
が可能である。この発明ではオープンループの誤差検出
部で引き込んだ後、マルチシンボル遅延回路による誤差
検出回路を動作させるため搬送波周波数誤差が大きいと
きにも高精度に誤差検出が可能である。
ボル遅延回路出力に基づいて位相誤差検出を行っていた
ため高精度な搬送波周波数誤差検出ができないことが問
題であった。この発明では、ディジタル復調器における
オープンループとクローズドループの切替えタイミング
時に誤差検出に用いる遅延検波の差分シンボル数を増加
させる。図２ＡにＭシンボル遅延回路を用いた誤差検出
回路を示す。マルチシンボル遅延検波では検波出力のＳ
／Ｎ比が改善するため、高精度な搬送波周波数誤差検出
が可能である。この発明ではオープンループの誤差検出
部で引き込んだ後、マルチシンボル遅延回路による誤差
検出回路を動作させるため搬送波周波数誤差が大きいと
きにも高精度に誤差検出が可能である。
【００１２】
【発明の実施の形態】図１はこの発明のディジタル復調
器の実施形態を示す。この実施形態は搬送波再生法に同
期検波を適用したものであり、図３と対応する部分に同
一符号を付けてある。この実施例では、第一の搬送波周
波数誤差補正手段である減算回路１６からの周波数変換
された周波数変換信号ａ６は複数の遅延回路に入力され
る。ここでは一例として３つの遅延回路を用いる場合に
ついて示す。まず、従来と同様に周波数変換信号ａ６は
減算回路７に入力されると共に、１シンボル遅延回路６
により１シンボル区間遅延され遅延信号ａ７となる。減
算回路７では差（ａ６−ａ７）なる演算が行われ、１シ
ンボル遅延検波信号ａ８が出力される。この実施例では
さらに周波数変換信号ａ６は減算回路３０に入力される
と共に、２シンボル遅延回路３１にも入力される。２シ
ンボル遅延回路３１からは２シンボル区間の遅延信号ａ
２６が出力される。減算回路３０では差（ａ６−ａ２
６）なる演算が行われ、２シンボル遅延検波信号ａ２７
が出力される。同様に、周波数変換信号ａ６は減算回路
３２に入力されると共に、３シンボル遅延回路３３にも
入力される。３シンボル遅延回路３３からは３シンボル
区間の遅延信号ａ２８が出力される。減算回路３２では
差（ａ６−ａ２８）なる演算が行われ、３シンボル遅延
検波信号ａ２９が出力される。切替回路３４では、ルー
プの切替え時に一回目の切替えが行われ、切替回路３４
の出力である切替回路３４の出力信号ａ３０が１シンボ
ル遅延検波信号ａ８から２シンボル遅延検波信号ａ２７
に切り替わる。また、２シンボル遅延検波信号ａ２７か
ら３シンボル遅延検波信号ａ２９への切替えは、ループ
利得などの各種パラメータを考慮して任意の時間で切替
えを行うことができるようにすることができる。
器の実施形態を示す。この実施形態は搬送波再生法に同
期検波を適用したものであり、図３と対応する部分に同
一符号を付けてある。この実施例では、第一の搬送波周
波数誤差補正手段である減算回路１６からの周波数変換
された周波数変換信号ａ６は複数の遅延回路に入力され
る。ここでは一例として３つの遅延回路を用いる場合に
ついて示す。まず、従来と同様に周波数変換信号ａ６は
減算回路７に入力されると共に、１シンボル遅延回路６
により１シンボル区間遅延され遅延信号ａ７となる。減
算回路７では差（ａ６−ａ７）なる演算が行われ、１シ
ンボル遅延検波信号ａ８が出力される。この実施例では
さらに周波数変換信号ａ６は減算回路３０に入力される
と共に、２シンボル遅延回路３１にも入力される。２シ
ンボル遅延回路３１からは２シンボル区間の遅延信号ａ
２６が出力される。減算回路３０では差（ａ６−ａ２
６）なる演算が行われ、２シンボル遅延検波信号ａ２７
が出力される。同様に、周波数変換信号ａ６は減算回路
３２に入力されると共に、３シンボル遅延回路３３にも
入力される。３シンボル遅延回路３３からは３シンボル
区間の遅延信号ａ２８が出力される。減算回路３２では
差（ａ６−ａ２８）なる演算が行われ、３シンボル遅延
検波信号ａ２９が出力される。切替回路３４では、ルー
プの切替え時に一回目の切替えが行われ、切替回路３４
の出力である切替回路３４の出力信号ａ３０が１シンボ
ル遅延検波信号ａ８から２シンボル遅延検波信号ａ２７
に切り替わる。また、２シンボル遅延検波信号ａ２７か
ら３シンボル遅延検波信号ａ２９への切替えは、ループ
利得などの各種パラメータを考慮して任意の時間で切替
えを行うことができるようにすることができる。
【００１３】この減算回路３０から、切替回路３４まで
の構成が、この発明のディジタル復調器の特徴とすると
ころであり、それぞれＭシンボル遅延検波手段及びＭ可
変手段に対応する。シンボル判定回路３５では、切替回
路３４の出力信号ａ３０に基づいて正規の判定角に最も
近いように位相角判定信号を出力する。減算回路３６で
は、シンボル判定回路３５の出力である位相角判定信号
ａ３１に基づき位相回転信号ａ９が出力される。つま
り、シンボル判定回路３５と減算回路３６は図４中の位
相誤差検出回路８を構成している。周波数誤差検出回路
９では、位相回転信号ａ３０に対して平均化処理等を行
うことにより、搬送波周波数誤差検出を行い、搬送波周
波数誤差信号ａ１０を出力する。
の構成が、この発明のディジタル復調器の特徴とすると
ころであり、それぞれＭシンボル遅延検波手段及びＭ可
変手段に対応する。シンボル判定回路３５では、切替回
路３４の出力信号ａ３０に基づいて正規の判定角に最も
近いように位相角判定信号を出力する。減算回路３６で
は、シンボル判定回路３５の出力である位相角判定信号
ａ３１に基づき位相回転信号ａ９が出力される。つま
り、シンボル判定回路３５と減算回路３６は図４中の位
相誤差検出回路８を構成している。周波数誤差検出回路
９では、位相回転信号ａ３０に対して平均化処理等を行
うことにより、搬送波周波数誤差検出を行い、搬送波周
波数誤差信号ａ１０を出力する。
【００１４】一方、従来と同様に利得出力回路１０によ
り得られた利得を乗算回路１１で乗算し、加算回路１２
に入力する。初期値設定回路１３には加算回路出力とオ
ープンループ構成部から得られた搬送波周波数誤差信号
ａ１０が入力される。この初期値設定回路１３は図４の
場合と同様に、ループの切り替え時に初めて信号が出力
されるように設定される。遅延回路１４では初期値設定
回路出力ａ１１を遅延する。加算回路１２と遅延回路１
４で完全積分型のループフィルタを構成している。初期
値設定回路出力である搬送波周波数誤差信号ａ１１は可
変周波数発振手段として用いられる積分回路１５に入力
され、入力信号の変化に応じて周波数変換用参照信号ａ
１２を出力する。初期動作時には、減算回路７の出力を
位相誤差検出回路８へ供給し、例えばＮ＝３２シンボル
程度の期間後に、周波数誤差検出回路９の出力ａ１０を
初期値設定回路１３に設定すると共に、初期値設定回路
１３の出力ａ１１を遅延回路１４，加算回路１２を通じ
てループを構成し、さらにＮ＝６４シンボル程度の後、
減算回路３０の出力を位相誤差検出回路８へ供給し、そ
の後Ｎ＝９６シンボル程度経過すると、減算回路３２の
出力を位相誤差検出回路８へ供給するように切替回路３
４を切り替える。
り得られた利得を乗算回路１１で乗算し、加算回路１２
に入力する。初期値設定回路１３には加算回路出力とオ
ープンループ構成部から得られた搬送波周波数誤差信号
ａ１０が入力される。この初期値設定回路１３は図４の
場合と同様に、ループの切り替え時に初めて信号が出力
されるように設定される。遅延回路１４では初期値設定
回路出力ａ１１を遅延する。加算回路１２と遅延回路１
４で完全積分型のループフィルタを構成している。初期
値設定回路出力である搬送波周波数誤差信号ａ１１は可
変周波数発振手段として用いられる積分回路１５に入力
され、入力信号の変化に応じて周波数変換用参照信号ａ
１２を出力する。初期動作時には、減算回路７の出力を
位相誤差検出回路８へ供給し、例えばＮ＝３２シンボル
程度の期間後に、周波数誤差検出回路９の出力ａ１０を
初期値設定回路１３に設定すると共に、初期値設定回路
１３の出力ａ１１を遅延回路１４，加算回路１２を通じ
てループを構成し、さらにＮ＝６４シンボル程度の後、
減算回路３０の出力を位相誤差検出回路８へ供給し、そ
の後Ｎ＝９６シンボル程度経過すると、減算回路３２の
出力を位相誤差検出回路８へ供給するように切替回路３
４を切り替える。
【００１５】このように順次切り替えることにより、搬
送波周波数の補正精度を徐々に向上させる。遅延回路１
７以後の処理は図４の場合と同一である。図２Ｂに図１
で示した復調器のシミュレーションによる周波数誤差に
対するフレーム誤り率特性を示す。シミュレーションで
は、変調方式にπ／４シフトＤＱＰＳＫ，検波法は同期
検波を用いている。ＡＷＧＮ（Additive White Gaussia
n Noise)環境下でＥb ／Ｎ0＝８dB，（ビット当たりの
信号エネルギー対熱雑音電力スペクトル密度比）シンボ
ルレートは１９２kHz,積分には３２シンボルを用いたと
きの結果である。○印はこの発明の実施例であって、Ｍ
＝１，２，３，４を順次切り替えて搬送波周波数誤差を
小とした場合である。これより従来構成の搬送波周波数
誤差検出を用いた復調器では１シンボル遅延回路を用い
ているために搬送波周波数誤差の影響を十分に抑えるこ
とができない。これに対し、図１に示した復調器では高
精度に搬送波周波数誤差の影響を抑えている。これはク
ローズドループ部でマルチシンボル遅延回路を用いて高
精度に搬送波周波数誤差検出を行っているためである。
送波周波数の補正精度を徐々に向上させる。遅延回路１
７以後の処理は図４の場合と同一である。図２Ｂに図１
で示した復調器のシミュレーションによる周波数誤差に
対するフレーム誤り率特性を示す。シミュレーションで
は、変調方式にπ／４シフトＤＱＰＳＫ，検波法は同期
検波を用いている。ＡＷＧＮ（Additive White Gaussia
n Noise)環境下でＥb ／Ｎ0＝８dB，（ビット当たりの
信号エネルギー対熱雑音電力スペクトル密度比）シンボ
ルレートは１９２kHz,積分には３２シンボルを用いたと
きの結果である。○印はこの発明の実施例であって、Ｍ
＝１，２，３，４を順次切り替えて搬送波周波数誤差を
小とした場合である。これより従来構成の搬送波周波数
誤差検出を用いた復調器では１シンボル遅延回路を用い
ているために搬送波周波数誤差の影響を十分に抑えるこ
とができない。これに対し、図１に示した復調器では高
精度に搬送波周波数誤差の影響を抑えている。これはク
ローズドループ部でマルチシンボル遅延回路を用いて高
精度に搬送波周波数誤差検出を行っているためである。
【００１６】
【発明の効果】以上述べたとおり、この発明によるディ
ジタル復調器は従来技術と比較して回路規模の著しい増
加がないにも関わらず、搬送波周波数誤差が大きいとき
にも高精度に搬送波周波数誤差検出が可能である。この
発明は同期検波に適用しても誤り率を改善することがで
きる。
ジタル復調器は従来技術と比較して回路規模の著しい増
加がないにも関わらず、搬送波周波数誤差が大きいとき
にも高精度に搬送波周波数誤差検出が可能である。この
発明は同期検波に適用しても誤り率を改善することがで
きる。
【図１】請求項１に記載の発明の実施の形態の構成を示
すブロック図。
すブロック図。
【図２】Ａはこの発明の構成の特徴となるマルチシンボ
ル周波数誤差検出回路の説明図、Ｂは従来の構成と図１
に記載の実施例構成の各符号誤り率特性のシミュレーシ
ョン結果を示す図である。
ル周波数誤差検出回路の説明図、Ｂは従来の構成と図１
に記載の実施例構成の各符号誤り率特性のシミュレーシ
ョン結果を示す図である。
【図３】従来の復調器構成を示すブロック図。
【図４】１シンボル遅延検波後の搬送波周波数誤差によ
る位相回転を示す説明図。
る位相回転を示す説明図。
Claims (1)
- 【請求項１】 受信信号を第１周波数誤差補正手段で周
波数補正し、 その周波数補正された信号を、Ｍシンボル周期（Ｍは正
整数）遅延検波手段で遅延検波し、 その遅延検波出力の位相回転量を位相誤差検出手段で検
出し、 その検出位相回転量から上記受信信号の搬送波周波数誤
差を周波数誤差検出手段で検出し、 その検出した搬送波周波数誤差をループフィルタ手段で
平滑し、 上記ループフィルタ手段に初期値設定手段により、上記
周波数誤差検出手段の出力で初期設定し、 上記ループフィルタ手段の出力に応じた周波数の信号を
可変周波数発振手段より上記第１周波数誤差補正手段に
与え、 上記受信信号を遅延手段で遅延し、 その遅延された受信信号に対し、上記可変周波数発振手
段の出力により第２周波数誤差補正手段で周波数補正
し、 その周波数補正された信号を同期検波するディジタル復
調器において、 上記遅延検波手段におけるＭの値（正の実数）を可変す
る手段が設けられていることを特徴とするディジタル復
調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21183997A JP3417534B2 (ja) | 1997-08-06 | 1997-08-06 | ディジタル復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21183997A JP3417534B2 (ja) | 1997-08-06 | 1997-08-06 | ディジタル復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1155338A true JPH1155338A (ja) | 1999-02-26 |
| JP3417534B2 JP3417534B2 (ja) | 2003-06-16 |
Family
ID=16612448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21183997A Expired - Fee Related JP3417534B2 (ja) | 1997-08-06 | 1997-08-06 | ディジタル復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3417534B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001008368A1 (fr) * | 1999-07-28 | 2001-02-01 | Matsushita Electric Industrial Co., Ltd. | Appareil de detection de decalage de frequence |
| JP2002077288A (ja) * | 2000-06-20 | 2002-03-15 | Comspace Corp | 閉ループ周波数制御 |
| US6891908B2 (en) | 2000-04-19 | 2005-05-10 | Nec Corporation | Portable radio system and portable radio equipment to be used in the same and frequency error prediction method used therefor |
| JP2008147736A (ja) * | 2006-12-06 | 2008-06-26 | Netindex Inc | 信号制御装置及び信号制御方法 |
| US9401765B2 (en) | 2013-11-28 | 2016-07-26 | Fujitsu Limited | Frequency offset estimation circuit and frequency offset estimation method |
-
1997
- 1997-08-06 JP JP21183997A patent/JP3417534B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001008368A1 (fr) * | 1999-07-28 | 2001-02-01 | Matsushita Electric Industrial Co., Ltd. | Appareil de detection de decalage de frequence |
| US6965654B1 (en) | 1999-07-28 | 2005-11-15 | Matsushita Electric Industrial Co, Ltd. | Frequency offset quantity detecting apparatus |
| US6891908B2 (en) | 2000-04-19 | 2005-05-10 | Nec Corporation | Portable radio system and portable radio equipment to be used in the same and frequency error prediction method used therefor |
| JP2002077288A (ja) * | 2000-06-20 | 2002-03-15 | Comspace Corp | 閉ループ周波数制御 |
| JP2008147736A (ja) * | 2006-12-06 | 2008-06-26 | Netindex Inc | 信号制御装置及び信号制御方法 |
| US9401765B2 (en) | 2013-11-28 | 2016-07-26 | Fujitsu Limited | Frequency offset estimation circuit and frequency offset estimation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3417534B2 (ja) | 2003-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7688918B2 (en) | Recursive phase estimation for a phase-shift-keying receiver | |
| JPH03274844A (ja) | Ｐｓｋ変調信号の遅延検波回路 | |
| JP2001217889A (ja) | タイミングエラー検出回路および復調回路とその方法 | |
| US4054838A (en) | QAM phase jitter and frequency offset correction system | |
| JPH0951296A (ja) | 交差偏波間補償方法及び交差偏波間補償装置 | |
| US20050164639A1 (en) | Frequency offset compensation in a digital frequency shift keying receiver | |
| JP3575883B2 (ja) | ディジタル復調器 | |
| JP3417534B2 (ja) | ディジタル復調器 | |
| JP3451398B2 (ja) | 準同期検波復調回路 | |
| JP3120136B2 (ja) | Ｔｄｍａデータ受信装置 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP3006382B2 (ja) | 周波数オフセット補正装置 | |
| EP1130866A1 (en) | Correction of quadrature and gain errors in homodyne receivers | |
| KR100310294B1 (ko) | 결정-지향반송파복원장치 | |
| JP3496860B2 (ja) | ディジタル復調回路 | |
| JPH06209341A (ja) | Ｐｓｋ数字信号の搬送波周波数の推定システムおよび回路 | |
| JP5213769B2 (ja) | 受信機 | |
| JPH05110617A (ja) | 適応最尤系列推定器 | |
| JPH08102771A (ja) | Ｏｆｄｍ同期復調装置 | |
| JP4438581B2 (ja) | 復調装置及び復調方法 | |
| JPH1041991A (ja) | ディジタル復調回路 | |
| JP4438204B2 (ja) | ディジタル復調装置 | |
| JP3088892B2 (ja) | データ受信装置 | |
| JP3088893B2 (ja) | データ受信装置 | |
| JP3135425B2 (ja) | 適応最尤系列推定器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |