WO2005006541A1 - 高周波電力増幅回路 - Google Patents

高周波電力増幅回路 Download PDF

Info

Publication number
WO2005006541A1
WO2005006541A1 PCT/JP2004/005596 JP2004005596W WO2005006541A1 WO 2005006541 A1 WO2005006541 A1 WO 2005006541A1 JP 2004005596 W JP2004005596 W JP 2004005596W WO 2005006541 A1 WO2005006541 A1 WO 2005006541A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
terminal
resistor
base
frequency power
Prior art date
Application number
PCT/JP2004/005596
Other languages
English (en)
French (fr)
Inventor
Akio Kaneda
Yoshizumi Kawaoka
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Publication of WO2005006541A1 publication Critical patent/WO2005006541A1/ja

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34DC amplifiers in which all stages are DC-coupled
    • H03F3/343DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/3432DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors
    • H03F3/3435DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors using Darlington amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191Tuned amplifiers

Definitions

  • the present invention relates to a high-frequency power amplifier circuit in which transistors are connected in a plurality of stages, and in particular, a transistor in a final stage of the high-frequency power amplifier circuit and a transistor in a preceding stage.
  • the present invention relates to a circuit for applying a bias voltage to a transistor.
  • GaAs-MESFETs Metal Semiconductor Field Effect Transistors
  • HEMTs high-speed electron mobility transistors
  • HBTs heterojunction bibola transistors
  • a heterojunction bipolar transistor must be able to operate from a single power supply and be turned on by a bias voltage applied to the base terminal.
  • High-frequency amplifier circuits using heterojunction bipolar transistors are often used because they can switch the Z-off operation, and because the current density of the element itself is high and the element can be formed smaller than FETs. And so on.
  • FIG. 6 shows an example in which two transistors are connected as a high-frequency amplifier circuit using such a bipolar transistor (hereinafter simply referred to as a “transistor”).
  • FIG. 6 is an equivalent circuit diagram of a conventional high frequency power amplifier circuit.
  • the conventional high frequency amplifier circuit an input integer if circuit 2 0 1 to the input terminal 1 0 1, tiger Njisuta T r have the transistor pace terminal T B 1 via the capacitor ⁇ E is connected Capacitor on T r 1 collector terminal T C 1 And a transistor T r 2 to the base terminal T B2 are connected via a C 2.
  • the collector terminal of the transistor T r 2 T C2 is connected to the output terminal 1 02 via a capacitor C 3, the output matching circuit 2 02.
  • Emitta terminal T E have T E2 of the transistor T r have T r 2 is grounded.
  • This high-frequency amplifier circuit has a first base bias voltage application terminal 103 for applying a base bias current to the transistor Tr, a first power supply voltage application terminal 104 for supplying a collector current, and Is provided. Also, a second base bias voltage applying terminal 105 for applying a base bias current to the transistor Tr 2 and a second power supply voltage applying terminal 106 for supplying a collector current are provided. .
  • the first base bias voltage applying terminal 1 0 3 and the transistor resistor is connected between the base terminal T B 1 of T r, the second base bias voltage applying terminal 1 0 5 and the transistor T r 2 resistor R 2 is connected between the base terminal T B2.
  • Inductor L 2 are connected between the second power supply voltage application terminal 1 0 6 and the transistor T r 2 of the collector terminal T C2, between the ground and the second power supply voltage application terminal 1 06 Is capacitor C. 2 is connected.
  • the high-frequency signal input to the input terminal 101 is input to the transistor Tri via the input matching circuit 201 and the capacitor, and is power-amplified.
  • Power ⁇ high frequency signal via the capacitor C 2 is input to the transistor T r 2, further power amplification.
  • high-frequency signal power-amplified by transistor T r have T r 2 of the second stage is outputted from the capacitor C 3, via the output matching circuit 20 second output terminal 1 02.
  • the above-described high-frequency power amplifier circuit is used for a portable information terminal such as a mobile phone, and has a structure in which an output terminal 102 of the high-frequency power amplifier circuit is connected to an antenna.
  • the impedance of the antenna is set to 50 ⁇ , but the impedance may change due to proximity to an external conductor such as a metal pillar.
  • the impedance of the antenna that is changed will be a load impedance viewed output terminal from the high-frequency power amplifier is changed, the transistor T r 1; operating condition of T r 2 is changed.
  • the transistor T 1-2 operating conditions of the final stage of the output terminal 1 0 2 side greatly varying I spoon, the base current of the transistor T r 2 largely changes accordingly.
  • the load impedance magnitude 3 times different collector currents by is some cases flowing through the transistor T r 2.
  • the possibility of the transistor breaking or burning increases.
  • increasing the resistance value of the resistor vessel R 2 to be connected to the base terminal T B 2 of the transistor T r 2 variation in the base current Contact Yopi collector current can be suppressed, but the steady state by the resistor R 2 In this case, a sufficient base current cannot be supplied. For this reason, the saturation output current of the transistor in the state before the load change is reduced, and the desired power amplification characteristic cannot be obtained. Become.
  • An object of the present invention is to provide a high-frequency power amplifier circuit that suppresses a change in a collector current flowing in a final-stage transistor due to a change in impedance of an element connected to an output terminal and that can obtain a desired power amplification characteristic.
  • the present invention provides a high-frequency power amplifier circuit in which transistors are connected in a plurality of stages to supply a bias current to a base terminal of a last-stage transistor and a base terminal of a preceding-stage transistor of the last-stage transistor. At least one bias voltage application terminal; a first resistor connected between the bias voltage application terminal and a base terminal of the last transistor; and a first resistor of the last transistor in the first resistor. It is characterized by including a second resistor connected between the base terminal side and the base terminal of the preceding transistor.
  • the present invention is characterized in that a third resistor is connected between a connection point between the first resistor and the second resistor and a base terminal of the last transistor.
  • the present invention is characterized in that at least one of the second and third resistors is replaced with an inductor.
  • the operating conditions of the last transistor change depending on the value, and the base current increases.
  • the voltage drop at the first resistor connected between the bias voltage application terminal and the base terminal at the final stage increases.
  • the voltage applied to the second resistor connected between this resistor and the previous transistor in the final stage decreases, causing the base of the previous transistor to drop.
  • Current decreases. This reduces the collector current of the preceding transistor.
  • the high-frequency power input to the final stage base terminal decreases.
  • the operating conditions of the transistor change, and an increase in the collector current is suppressed.
  • the change in the collector current of the last transistor is suppressed regardless of the change in the impedance of the connected load.
  • a high-frequency power amplifier circuit in which a plurality of transistors are connected in a plurality of stages with a stable power amplification characteristic by suppressing a change in the collector current of the last-stage transistor in accordance with a change in impedance of a connected load. Can be formed.
  • FIG. 1 is an equivalent circuit diagram of the high-frequency power amplifier circuit according to the first embodiment.
  • FIG. 2 is an equivalent circuit diagram of the high-frequency power amplifier circuit according to the second embodiment.
  • FIG. 3 is an equivalent circuit diagram of the high-frequency power spreading circuit according to the third embodiment.
  • FIG. 4 is an equivalent circuit diagram of the high-frequency power amplifier circuit according to the fourth embodiment.
  • FIG. 5 is a diagram illustrating a relationship between a load impedance and a collector current in the high-frequency power amplifier circuit according to the fourth embodiment and a conventional high-frequency power amplifier circuit.
  • FIG. 6 is an equivalent circuit diagram of a conventional high-frequency power amplifier circuit.
  • a high-frequency power amplifier circuit according to a first embodiment of the present invention will be described with reference to FIG.
  • FIG. 1 is an equivalent circuit diagram of the high-frequency power amplifier circuit according to the present embodiment.
  • the high frequency power amplifier circuit, an input matching circuit 2 0 1 to the input terminal 1 0 1, and Tran register T r of the base terminal T B 1 is connected via a capacitor, the transistor T r and a transistor T r 2 to the base terminal T B 2 are connected via the capacitor C 2 to the collector terminal T C 1.
  • the collector terminal T C 2 of the transistor Tr 2 is the capacitor C 3 and the output matching circuit 2 It is connected to the output terminal 102 via the 02.
  • the transistor T r 1; Emitta terminal T E1 T E2 of T r 2 is grounded.
  • the transistor Tr and the transistor Tr 2 correspond to the preceding transistor and the last transistor, respectively, of the present invention.
  • This high-frequency amplifier circuit has a base bias voltage application terminal 110 for applying a base bias voltage to the transistor Tr or Tr 2 , and a first power supply voltage application terminal 1 for supplying a collector current to each of them. 04 and a second power supply voltage application terminal 106.
  • This base bias voltage application terminal 110 corresponds to the bias voltage application terminal of the present invention.
  • resistor R " a resistor R is provided between the base terminal T B 1 of the connection point and preparative transistor T r between 13 that have resistor 2 is connected.
  • the resistor R " is the first resistor of the present invention
  • resistors R 12 corresponds to a second resistor of the present invention.
  • transistor T r 2 is connected to Indakuta L 2, between the ground and the second power supply voltage application terminal 1 06 Capacitor C02 is connected.
  • These inductors Data L 2 and a capacitor C. 2 prevents the high frequency signal from being transmitted to the second power supply voltage application terminal 106 side.
  • the high-frequency signal input to the input terminal 101 is input to the transistor Tr via the input matching circuit 201 and the capacitor.
  • This power-amplified high-frequency signal is output to the terminal T C1 and is input to the base terminal T B2 of the transistor Tr 2 via the capacitor C 2.
  • the transistor Tr 2 is connected to the base bias voltage application terminal 1 1 0 through a resistor 1 R 13 operated by a drive current applied from, performs power amplification of the high frequency signal inputted to the base terminal T B2, and outputs to the collector terminal T C2.
  • the transistor T r physician The high-frequency signal power-amplified by the two-stage amplifier circuit based on Tr 2 is output from the output terminal 102 via the capacitor C 3 and the output matching circuit 202.
  • the output of the transistor T r is decreased, a high-frequency signal input to the transistor T r 2 Total one scan terminal T B2 is reduced.
  • the transistor Tr When the high-frequency signal input to 2 decreases, the operating condition of transistor Tr 2 changes, and the increase in collector current due to the increase in base current is suppressed.
  • the change in the collector current according to the change in the impedance on the output terminal side is suppressed, the destruction and burning of the last-stage transistor due to the impedance change of the load can be suppressed.
  • the high-frequency power amplifier circuit can have a predetermined power amplification characteristic regardless of the load impedance.
  • the resistance values of the resistors Ru, R 12 , and R 13 may be appropriately set as described above so that an increase in the collector current of the transistor Tr 2 can be complemented by a decrease in the output of the transistor Tri.
  • FIG. 2 is an equivalent circuit diagram of the high-frequency power amplifier circuit according to the present embodiment.
  • an emitter terminal TE4 is connected to the base bias voltage application terminal 110 side of the resistor Rn in the high-frequency power amplifier circuit according to the first embodiment, and the base terminal T B4 baseband Iasu voltage application terminal 1 1 0 through the resistor R 14 to is provided with a transistor T r 4 to be connected.
  • Supply voltage applying terminal 1 0 7 is connected to the collector terminal T C4 of the transistor T r 4.
  • Other configurations are the same as those of the high-frequency power amplifier circuit according to the first embodiment.
  • the transistor T the base current of r have T r 2 by supplying the collector current of transistor T r 4, T r have T base bias current of r 2, smaller transistor T r than the base current It can be controlled by the base current of 4 .
  • FIG. 3 is an equivalent circuit diagram of the high-frequency power amplifier circuit according to the present embodiment.
  • the collector terminal T C5 is connected to the resistor R "in the high-frequency power amplification circuit according to the first embodiment
  • the emitter terminal T E5 is connected to the resistor R 13
  • the base second Besubaiasu voltage application terminal 1 1 2 is provided with a transistor T r 5 which is connected via a resistor R 14 to the terminal T B5.
  • a transistor Tr 6 to which the base bias voltage application terminal 111 is connected is provided.
  • Other configurations are the same as those of the high frequency power amplifier circuit according to the first embodiment.
  • the collector current of the transistor T1s is decreased, the high-frequency signal is reduced to be inputted to the transistor T r 2, changes in the operating conditions of the transistor T r 2 is is further suppressed, bets transistor T r 2 The effect of suppressing the increase in the collector current is further improved.
  • the high frequency The operation of the transistor for high-frequency power amplification can be controlled with a small base current of the transistor different from that for wave power amplification.
  • resistor R 1 2 between the emitter terminal T E e of the base terminal T B 1 and Tran register T r 6 of the transistor T r, the resistor R 1 2 inductor May be replaced by Or, yo les skip this resistor R 1 2,.
  • the connecting resistor R 1 3 between the emitter terminal T E 5 of the base terminal T B 2 and Tran register T r 5 of the transistor T r 2, the resistor R 1 3 It may be replaced with an inductor. Alternatively, the resistor 3 may be omitted.
  • FIG. 4 is an equivalent circuit diagram of the high-frequency power amplifier circuit according to the present embodiment.
  • the high-frequency power amplifier circuit shown in FIG. 4 is different from the high-frequency power amplifier circuit shown in the third embodiment in that the first power supply voltage application terminal 104 is removed and the connection point between the inductor and the capacitor C Q1 is connected to a resistor. connected to the power supply voltage application terminal 1 0 7 side of the vessel, is obtained by connecting a resistor R 1 6 between the connection point and the power supply voltage application terminal 1 0 7.
  • Other configurations are the same as those of the high-frequency power amplifier circuit shown in the third embodiment.
  • FIG. 5 compares the conventional example the relation between the collector current of the VS WR (Voltage Standing Wave Ratio) force S 1 0 and comprising a load impedance and the phase of the transistor T r 2 (the last-stage transistor) Show.
  • VS WR Voltage Standing Wave Ratio
  • the operation control of the high-frequency power amplification transistor can be performed with a small base current of the transistor different from that for the high-frequency power amplification.
  • the resistor R 1 2 inductor May be replaced by Alternatively, the resistor R 12 may be omitted.
  • the high-frequency power amplifier circuit including two-stage transistors is described.
  • the above-described configuration may be applied to a high-frequency power amplifier circuit including three or more transistors.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

負荷のインピーダンスが変化しても最終段のコレクタ電流の変化量が抑制される高周波電力増幅回路を提供する。高周波電力増幅回路は、コレクタ端子(TC2)がコンデンサ(C3)、出力整合回路(202)を介して出力端子(102)に接続される最終段のトランジスタ(Tr2)と、このトランジスタ(Tr2)のベース端子(TB2)にコンデンサ(C2)を介してコレクタ端子(TC1)が接続される前段のトランジスタ(Tr1)とを備える。トランジスタ(Tr1)のベース端子(TB1)はコンデンサ(C1)、入力整合回路(201)を介し入力端子(101)に接続される。トランジスタ(Tr2)のベース端子(TB2)とベースバイアス電圧印加端子(110)との間に、ベースバイアス電圧印加端子(110)側から順に抵抗器(R11),(R13)を直列接続する。この抵抗器(R11),(R13)の接続点とトランジスタ(Tr1)のベース端子(TB1)との間に抵抗器(R12)を接続する。

Description

高周波電力増幅回路 技術分野
この発明は、 トランジスタを複数段接続してなる高周波電力増幅回路、 特にこの高周波電力増幅回路の最終段のトランジスタとその前段のトラン 明
ジスタにバイァス電圧を与える回路に関するものである。 書
背景技術
現在、 高周波増幅回路の増幅素子には、 G a A s—M E S F E T (Metal Semiconductor Field Effect Transistor ) 、 高速電子移動度トランジス タ (HEMT : High Electoron Mobility Transistor ) 、 および、 ヘテロ接合 バイボーラ 卜ランジスタ (HBT : Hetero- junction Bipola Transistor ) 等 が使用されている。 特にへテロ接合バイポーラトランジスタは、 単一電源 による動作が可能なこと、 ベース端子に与えるバイアス電圧で回路のオン
Zオフ動作を切り換えることが可能なこと、 さらに素子自身の電流密度が 高く F E Tと比較して小型に素子を形成可能なことから、 ヘテロ接合バイ ポーラトランジスタを用いた高周波増幅回路が多く使用されるようになつ てきている。
このようなバイポーラトランジスタ (以下、 単に 「トランジスタ」 とい う。 ) を用いた高周波増幅回路として、 トランジスタを 2段接続した例を 図 6に示す。
図 6は従来の高周波電力増幅回路の等価回路図である。
図 6に示すように、 従来の高周波増幅回路は、 入力端子 1 0 1に入力整 合回路 2 0 1、 コンデンサ〇ェを介してペース端子 T B 1が接続されたトラ ンジスタ T rい このトランジスタ T rュのコレクタ端子 T C 1にコンデンサ C2を介してベース端子 TB2が接続されたトランジスタ T r 2とを備える。 トランジスタ T r 2のコレクタ端子 TC2はコンデンサ C3、 出力整合回路 2 02を介して出力端子 1 02に接続されている。 また、 トランジスタ T r い T r 2のェミッタ端子 TEい TE2は接地されている。
この高周波増幅回路には、 トランジスタ T r にベースバイアス電流を ' 印加するための第 1のベースバイアス電圧印加端子 1 03と、 コレクタ電 流を供給するための第 1の電源電圧印加端子 1 04とを備える。 また、 ト ランジスタ T r 2にベースバイアス電流を印加するための第 2のべ一スバ ィァス電圧印加端子 1 0 5と、 コレクタ電流を供給するための第 2の電源 電圧印加端子 1 06とを備える。 第 1のベースバイアス電圧印加端子 1 0 3と トランジスタ T r のベース端子 TB 1との間には抵抗器 が接続され ており、 第 2のベースバイアス電圧印加端子 1 0 5と トランジスタ T r 2 のベース端子 TB2との間には抵抗器 R2が接続されている。 第 1の電源電 圧印加端子 1 04と トランジスタ T r tのコレクタ端子 TC 1との間にはィ ンダクタ L iが接続されており、 第 1の電源電圧印加端子 1 04と接地と の間にはコンデンサ C01が接続されている。 第 2の電源電圧印加端子 1 0 6と トランジスタ T r 2のコレクタ端子 TC2との間にはインダクタ L2が接 続されており、 第 2の電源電圧印加端子 1 06と接地との間にはコンデン サ C。2が接続されている。
入力端子 1 0 1に入力された高周波信号は、 入力整合回路 20 1、 コン デンサ を介してトランジスタ T r iに入力され、 電力増幅される。 電力 增幅された高周波信号は、 コンデンサ C2を介してトランジスタ T r 2に入 力され、 さらに電力増幅される。 このように 2段のトランジスタ T rい T r 2で電力増幅された高周波信号は、 コンデンサ C3、 出力整合回路 20 2を介して出力端子 1 02から出力される。
この従来の高周波電力増幅回路では、 高周波信号の入力電力が増加する と、 各トランジスタ T rい T r 2の動作条件が変化してバイアス電流が增 加する。 しかし、 各トランジスタ T rい T r 2のベース端子 T B 1, T B 2 と第 1、 第 2のベースバイアス電圧印加端子 1 0 3, 1 0 5との間に抵抗 器 R 1 ; R 2が接続されているため、 ベース電流の増加は制限され、 これに 応じてコレクタ電流が飽和して、 出力電力が飽和する。
このような多段のトランジスタを用いた高周波増幅回路は他にも複数提 案されている (例えば、 特開 2 0 0 0— 3 4 1 0 5 2公報、 特開 2 0 0 2 - 7 6 7 9 1公報参照。 ) 。
前述の高周波電力増幅回路は携帯電話等の携帯情報端末に使用されてお り、 高周波電力増幅回路の出力端子 1 0 2がアンテナに接続された構造を 為している。 通常、 アンテナのインピーダンスは 5 0 Ωに設定されている が、 金属柱等の外部の導体に近接するなどしてインピーダンスが変化する ことがある。 このアンテナのインピーダンスが変化するということは、 高 周波電力増幅器から出力端子を見た負荷インピーダンスが変化することに なり、 トランジスタ T r 1; T r 2の動作条件が変化してしまう。 特に、 出 力端子 1 0 2側となる最終段のトランジスタ T 1- 2の動作条件が大きく変 ィ匕し、 これに応じてトランジスタ T r 2のベース電流が大きく変化する。 ここで、 前述のように、 抵抗器 R 2が接続されていることで、 ベース電流 の変化量は抑制され、 コレクタ電流の変化量も抑制されるが、 それでも、 図 5に示すように、 負荷インピーダンスの大きさにより 3倍以上異なるコ レクタ電流がトランジスタ T r 2に流れる場合がある。 このように、 出力 端子側 (アンテナ等) のインピーダンス変化により、 最終段のトランジス タに大きな電流が流れると、 このトランジスタが破壌、 焼損する可能性が 大きくなる。 ここで、 トランジスタ T r 2のベース端子 T B 2に接続する抵 抗器 R 2の抵抗値を大きくすると、 ベース電流おょぴコレクタ電流の変動 は抑制できるが、 この抵抗器 R 2により定常状態で十分なベース電流が供 給できなくなる。 このため、 負荷変動前の状態におけるトランジスタの飽 和出力電流が低下してしまい、 所望の電力増幅特性を得ることができなく なる。
この発明の目的は、 出力端子に接続する素子のインピーダンスの変化に よる最終段のトランジスタに流れるコレクタ電流の変化を抑制し、 所望の 電力増幅特性が得られる高周波電力増幅回路を提供することにある。 発明の開示
この発明は、 トランジスタを複数段接続してなる高周波電力増幅回路に おいて、 最終段のトランジスタのベース端子と、 この最終段のトランジス タの前段のトランジスタのベース端子とにバイアス電流を供給するための 少なくとも一つのバイアス電圧印加端子と、 該バイアス電圧印加端子と最 終段のトランジスタのベース端子との間に接続された第 1の抵抗器と、 該 第 1の抵抗器における最終段のトランジスタのベース端子側と、 その前段 のトランジスタのベース端子との間に接続された第 2の抵抗器とを備える ことを特徴としている。
また、 この発明は、 第 1の抵抗器と第 2の抵抗器との接続点と最終段の トランジスタのベース端子との間に、 第 3の抵抗器を接続したことを特徴 としている。
また、 この発明は、 第 2、 第 3の抵抗器の少なくとも一方をインダクタ に置き換えたことを特徴としている。
これら構成では、 最終段のトランジスタのコレクタ端子に接続されたァ ンテナ等の負荷のインピーダンスが変化すると、 その値によっては最終段 のトランジスタの動作条件が変化し、 ベース電流が増加する。 ベース電流 が増加すると、 バイアス電圧印加端子と最終段のベース端子との間に接続 された第 1の抵抗器での電圧降下が増加する。 第 1の抵抗器での電圧降下 が増加すると、 この抵抗器と最終段の前段のトランジスタとの間に接続さ れた第 2の抵抗器に印加される電圧が低下し、 前段のトランジスタのベー ス電流が低下する。 これにより、 前段のトランジスタのコレクタ電流が低 下し、 最終段のベース端子に入力される高周波電力が減少する。 その結果 、 トランジスタの動作条件が変化し、 コレクタ電流の増加が抑制される。 このように、 接続される負荷のインピーダンスの変化に関わらず最終段の トランジスタのコレクタ電流の変化が抑制される。
この発明によれば、 接続される負荷のインピーダンスの変化に応じて、 最終段のトランジスタのコレクタ電流の変化を抑制し、 安定した電力増幅 特性を備える、 トランジスタを複数段接続した高周波電力増幅回路を搆成 することができる。 図面の簡単な説明
図 1は、 第 1の実施形態に係る高周波電力増幅回路の等価回路図である 。 図 2は、 第 2の実施形態に係る高周波電力増幅回路の等価回路図である 。 図 3は、 第 3の実施形態に係る高周波電力增幅回路の等価回路図である 。 図 4は、 第 4の実施形態に係る高周波電力増幅回路の等価回路図である 。 図 5は、 第 4の実施形態に係る高周波電力増幅回路と従来の高周波電力 増幅回路とにおける、 負荷インピーダンスとコレクタ電流との関係を表し た図である。 図 6は、 従来の高周波電力増幅回路の等価回路図である。 発明を実施するための最良の形態
本発明の第 1の実施形態に係る高周波電力増幅回路について、 図 1を参 照して説明する。
図 1は本実施形態に係る高周波電力増幅回路の等価回路図である。
図 1に示すように、 高周波電力増幅回路は、 入力端子 1 0 1に入力整合 回路 2 0 1、 コンデンサ を介してベース端子 T B 1が接続されたトラン ジスタ T r と、 このトランジスタ T r のコレクタ端子 T C 1にコンデンサ C 2を介してベース端子 T B 2が接続されたトランジスタ T r 2とを備える。 トランジスタ T r 2のコレクタ端子 T C 2はコンデンサ C 3、 出力整合回路 2 02を介して出力端子 1 02に接続されている。 また、 トランジスタ T r 1; T r 2のェミッタ端子 TE1 TE2は接地されている。 これらトランジ スタ T rい およびトランジスタ T r 2がそれぞれ本発明の前段のトランジ スタ、 および最終段のトランジスタに相当する。
この高周波増幅回路には、 トランジスタ T rい T r 2にベースバイアス 電圧を印加するためのベースバイアス電圧印加端子 1 1 0と、 それぞれに コレクタ電流を供給するための第 1の電源電圧印加端子 1 04、 および、 第 2の電源電圧印加端子 1 06とを備える。 このベースバイアス電圧印加 端子 1 1 0が本発明のバイアス電圧印加端子に相当する。
ベースバイァス電圧印加端子 1 1 0と トランジスタ T r 2のベース端子 TB2との間にはベースバイアス電圧印加端子 1 1 0側から順に抵抗器 Ru , R13が直列接続されており、 抵抗器 R„と抵抗器 R13との接続点と ト ランジスタ T r のベース端子 TB 1との間には抵抗器 2が接続されてい る。 この抵抗器 R„が本発明の第 1の抵抗器に、 抵抗器 R12が本発明の第 2の抵抗器に相当する。 '
第 1の電源電圧印加端子 1 04と トランジスタ T r iのコレクタ端子 Tc iとの間にはィンダクタ L iが接続されており、 第 1の電源電圧印加端子 1 04と接地との間にはコンデンサ C01が接続されている。 このインダクタ L と トランジスタ T r のコレクタ端子 TC1に接続されたコンデンサ C2 とにより、 トランジスタ T r のコレクタ端子 (トランジスタ T r の高周 波信号出力端子) と トランジスタ T r 2のベース端子 (トランジスタ T r 2 の高周波信号入力端子) との整合を行う。 また、 インダクタンス1^とコ ンデンサ C Q iとにより、 高周波信号が第 1の電源電圧印加端子 1 04側に 伝送されることを防止する。
第 2の電源電圧印加端子 1 06とトランジスタ T r 2のコレクタ端子 Tc 2との間にはィンダクタ L 2が接続されており、 第 2の電源電圧印加端子 1 06と接地との間にはコンデンサ C02が接続されている。 これらインダク タ L 2とコンデンサ C。 2とにより、 高周波信号が第 2の電源電圧印加端子 1 06側に伝送されることを防止する。
入力端子 1 0 1に入力した高周波信号は、 入力整合回路 20 1、 コンデ ンサじ を介してトランジスタ T r に入力される。 トランジスタ T r ま ベースバイアス電圧印加端子 1 1 0から抵抗器 R„、 R12を介して印加さ れるバイアス電流により作動し、 ベース端子 TB 1に入力された高周波信号 の電力増幅を行い、 コレクタ端子 TC1に出力する。 この電力増幅された高 周波信号は、 コンデンサ C2を介してトランジスタ T r 2のベース端子 TB2 に入力される。 トランジスタ T r 2はベースバイアス電圧印加端子 1 1 0 から抵抗器 1 R13を介して印加される駆動電流により作動し、 ベース 端子 TB2に入力された高周波信号の電力増幅を行い、 コレクタ端子 TC2に 出力する。 このように、 トランジスタ T rい T r 2による 2段の増幅回路 により電力増幅された高周波信号は、 コンデンサ C 3、 および出力整合回 路 202を介して出力端子 1 02から出力される。
ここで、 出力端子 1 02に接続された負荷 (アンテナ) のインピーダン スが変化すると、 出力端子 1 02と トランジスタ T r 2のコレクタ端子 Tc 2とは不整合になる。 これにより、 トランジスタ T r 2の動作条件が変化し 、 トランジスタ T r 2のベース端子 T B 2側のベース電流が増加する場合が ある。 ベース電流が増加すると、 抵抗器 R11; R13での電圧降下が増加す る。 これにより、 抵抗器 R„と R13との接続点の電位が低下し、 抵抗器 R 12に印加される電圧が低下する。 そして、 抵抗器 R12に印加される電圧が 低下すると、 トランジスタ T r のベース電流が減少するともに、 トラン ジスタ T r iのコレクタ電流も減少する。 このように、 トランジスタで r 1 のベース電流おょぴコレクタ電流が減少することで、 トランジスタ T r 1 の出力が低下する。
トランジスタ T r の出力が低下することで、 トランジスタ T r 2のべ一 ス端子 TB2に入力する高周波信号が低減する。 そして、 トランジスタ T r 2に入力される高周波信号が低減すると、 トランジスタ T r 2の動作条件が 変化し、 ベース電流の増加によるコレクタ電流の増加が抑制される。 この ように、 出力端子側のインピーダンスの変化に応じたコレクタ電流の変化 が抑制されるので、 負荷のインピーダンス変動による最終段のトランジス タの破壊および焼損を抑制することができる。 また、 最終段のコレクタ電 流の変化が抑制されることにより、 高周波電力増幅回路としては、 負荷の インピーダンスに関係なく所定の電力増幅特性を備えることができる。 なお、 抵抗器 Ru, R12, R13の抵抗値は、 前述のようにトランジス タ T r 2のコレクタ電流の増加をトランジスタ T r iの出力の低下で補完で きる値に適宜設定すればよい。
次に、 第 2の実施形態に係る高周波電力増幅回路について、 図 2を参照 して説明する。
図 2は本実施形態に係る高周波電力増幅回路の等価回路図である。
図 2に示す高周波電力増幅回路は、 第 1の実施形態に係る高周波電力増 幅回路における抵抗器 Rnのベースバイアス電圧印加端子 1 1 0側にエミ ッタ端子 TE4が接続し、 ベース端子 TB4に抵抗器 R14を介してベースバ ィァス電圧印加端子 1 1 0が接続するトランジスタ T r 4を備えている。 このトランジスタ T r 4のコレクタ端子 TC4には電源電圧印加端子 1 0 7 が接続されている。 他の構成は、 第 1の実施形態に係る高周波電力増幅回 路と同じである。
このように、 トランジスタ T rい T r 2のベース電流をトランジスタ T r 4のコレクタ電流で供給することで、 T rい T r 2のベースバイアス電 流を、 このベース電流よりも小さいトランジスタ T r 4のベース電流で制 御することができる。
このような構成とすることで、 前述の第 1の実施形態と同様に、 負荷ィ ンピーダンスの変動に関係なく最終段のトランジスタに流れるコレクタ電 流の変化を抑制する高周波電力増幅回路を構成できるとともに、 高周波電 力増幅用トランジスタのベース電流を高周波電力増幅用とは異なるトラン ジスタのベース電流で制御できるので、 制御電流を小さくすることができ る。
次に、 第 3の実施形態に係る高周波電力増幅回路について、 図 3を参照 して説明する。
図 3は本実施形態に係る高周波電力増幅回路の等価回路図である。
図 3に示す高周波電力増幅回路は、 第 1の実施形態に係る高周波電力増 幅回路における抵抗器 R„にコレクタ端子 TC5が接続され、 抵抗器 R13 にエミッタ端子 TE5が接続され、 ベース端子 TB5に抵抗器 R14を介して 第 2のベースバイァス電圧印加端子 1 1 2が接続されるトランジスタ T r 5を備えている。 また、 この高周波電力増幅回路は、 トランジスタ T r 5の コレクタ端子 Tc 5と抵抗器 R„との接続点にコレクタ端子 TC6が接続さ れ、 抵抗器 R12にェミッタ端子 TE6が接続され、 ベース端子 TB6に抵抗 器 R15を介して第 1のベースバイアス電圧印加端子 1 1 1が接続されるト ランジスタ T r 6を備えている。 他の構成は、 第 1の実施形態に係る高周 波電力増幅回路と同じである。
このような構成とすることで、 出力端子 1 02に接続された負荷のィン ピーダンスが変化すると、 トランジスタ T r 2のベース電流が増加して抵 抗器 R 1 iの電圧降下が増加する。 抵抗器 R! 1の電圧降下が増加することで 、 トランジスタ T r 5, T r 6のコレクタ電圧が低下して非飽和領域で動作 するので、 飽和状態と比較してコレクタ電流が減少し、 トランジスタ T r 1; T r 2のベース電流が減少する。 これにより、 トランジスタ T r ^ T r 2のコレクタ電流の増加が抑制される。 さらに、 トランジスタ丁 1のコ レクタ電流が減少することで、 トランジスタ T r 2に入力される高周波信 号が減少し、 トランジスタ T r 2の動作条件の変化はさらに抑えられ、 ト ランジスタ T r 2のコレクタ電流増加の抑制効果がさらに向上される。 ま た、 このような構成とすることで、 第 2の実施形態に示したように、 高周 波電力増幅用とは異なるトランジスタの小さいベース電流で高周波電力増 幅用のトランジスタの動作制御を行うことができる。
なお、 本実施形態では、 トランジスタ T r のベース端子 TB 1と トラン ジスタ T r 6のエミッタ端子 TE eとの間に抵抗器 R 1 2を接続したが、 この 抵抗器 R 1 2をインダクタに置き換えてもよい。 または、 この抵抗器 R 1 2を 省略してもよレ、。
また、 本実施形態では、 トランジスタ T r 2のベース端子 TB 2と トラン ジスタ T r 5のエミッタ端子 TE 5との間に抵抗器 R 1 3を接続したが、 この 抵抗器 R 1 3をインダクタに置き換えてもよい。 または、 この抵抗器 3を 省略してもよい。
次に、 第 4の実施形態に係る高周波電力増幅回路について、 図 4を参照 して説明する。
図 4は本実施形態係る高周波電力増幅回路の等価回路図である。
図 4に示す高周波電力増幅回路は、 第 3の実施形態に示した高周波電力 増幅回路において、 第 1の電源電圧印加端子 1 0 4を削除し、 ィンダクタ とコンデンサ C Q 1との接続点を抵抗器 の電源電圧印加端子 1 0 7 側に接続し、 この接続点と電源電圧印加端子 1 0 7との間に抵抗器 R1 6を 接続したものである。 他の構成は第 3の実施形態に示した高周波電力増幅 回路と同じである。
このような構成では、 出力端子 1 0 2に接続される負荷のインピーダン スが変化することで、 トランジスタ T r 2のベース電流が増加すると、 抵 抗器 R1 6による電圧降下が増加するため、 トランジスタ T r iのコレクタ 電圧が低下する。 また、 トランジスタ T r 2のベース電流が増加すると、 抵抗器 R 1 6, R„による電圧降下が増加するため、 トランジスタ T r X(D ベース電流が低下する。 トランジスタ T r でベース電流が減少するとと もに、 コレクタ電圧が低下すると、 トランジスタ T r iの出力電力がさら に低下し、 トランジスタ T r 2に入力される高周波信号が低減する。 トラ ンジスタ T r 2に入力される高周波信号が低減することで、 トランジスタ T r 2の動作条件が変化し、 コレクタ電流の増加が抑制する。
ここで、 V S WR (Voltage Standing Wave Ratio) 力 S 1 0となる負荷の インピーダンスの位相と トランジスタ T r 2 (最終段のトランジスタ) の コレクタ電流との関係を従来例と比較したものを図 5に示す。
このように、 本実施形態に構成を用いることで、 負荷のインピーダンス の位相が変わった場合の最終段のトランジスタのコレクタ電流の変化を抑 制することができる。
また、 第 3の実施形態に示した高周波電力増幅回路と同様に、 高周波電 力増幅用とは異なるトランジスタの微小なベース電流で高周波電力増幅用 のトランジスタの動作制御を行うことができる。
なお、 本実施形態では、 トランジスタ T r iのベース端子 T B 1と トラン ジスタ T r 6のエミッタ端子 T E 6との間に抵抗器 R 1 2を接続したが、 この 抵抗器 R 1 2をインダクタに置き換えてもよい。 または、 この抵抗器 R 1 2を 省略してもよい。
また、 本実施形態では、 トランジスタ T r 2のベース端子 T B 2と トラン ジスタ T r 5のエミッタ端子 T E 5との間に抵抗器 R i 3を接続したが、 この 抵抗器 R 1 3をインダクタに置き換えてもよい。 または、 この抵抗器 R 1 3を 省略してもよレ、。
なお、 前述の各実施形態では、 2段のトランジスタからなる高周波電力 増幅回路を示したが、 3段以上のトランジスタからなる高周波電力増幅回 路についても、 前述の構成を適用することができる。
最後に、 上述の実施形態の説明は、 すべての点で例示であって、 制限的 なものではないと考えられるべきである。 本発明の範囲は、 上述の実施形 態ではなく、 特許請求の範囲によって示される。 さらに、 本発明の範囲に は、 特許請求の範囲と均等の意味おょぴ範囲内でのすべての変更が含まれ ることが意図される。

Claims

( 1 ) トランジスタを複数段接続してなる高周波電力増幅回路において、 最終段のトランジスタのベース端子と、 該最終段のトランジスタの前段 のトランジスタのベース端子とにバイアス電流を供給するための少なくと も一つのバイアス電圧印加端子と、
該バイアス電圧印加端子と前記最終段のトランジスタのベース端子との 間に接続された第 1の抵抗器と、
該第 1の抵抗器の前記最終段のトランジスタのベース端子側と、 前記前 段のトランジスタのベース端子との間に接続された第 2の抵抗器とを備え 囲
ることを特徴とする高周波電力増幅回路。
( 2 ) 前記第 1の抵抗器と前記第 2の抵抗器との接続点と前記最終段のト ランジスタのベース端子との間に、 第 3の抵抗器を接続した請求項 1に記 載の高周波電力増幅回路。
( 3 ) 前記第 2、 第 3の抵抗器の少なくとも一方をィンダクタに置き換え た請求項 1または請求項 2に記載の高周波電力増幅回路。
PCT/JP2004/005596 2003-07-14 2004-04-20 高周波電力増幅回路 WO2005006541A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-196544 2003-07-14
JP2003196544 2003-07-14

Publications (1)

Publication Number Publication Date
WO2005006541A1 true WO2005006541A1 (ja) 2005-01-20

Family

ID=34055813

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/005596 WO2005006541A1 (ja) 2003-07-14 2004-04-20 高周波電力増幅回路

Country Status (1)

Country Link
WO (1) WO2005006541A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999033172A1 (fr) * 1997-12-22 1999-07-01 Hitachi, Ltd. Systeme d'amplification de puissance et terminal de communication radio mobile
JP2001257540A (ja) * 2000-03-13 2001-09-21 Fujitsu Quantum Devices Ltd 高周波電力増幅器および通信装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999033172A1 (fr) * 1997-12-22 1999-07-01 Hitachi, Ltd. Systeme d'amplification de puissance et terminal de communication radio mobile
JP2001257540A (ja) * 2000-03-13 2001-09-21 Fujitsu Quantum Devices Ltd 高周波電力増幅器および通信装置

Similar Documents

Publication Publication Date Title
US10050588B2 (en) Doherty amplifier circuits
WO2008068809A1 (ja) 高周波増幅器
US10355653B2 (en) Power amplifier circuit
US9118367B2 (en) Wideband power efficient high transmission power radio frequency (RF) transmitter
US11201595B2 (en) Cascode power amplifier with switchable output matching network
US8497736B1 (en) Direct DC coupled push-pull BJT driver for power amplifier with built-in gain and bias current signal dependent expansion
US9148097B2 (en) Electronic system—radio frequency power amplifier and method for dynamic adjusting bias point
US20070096804A1 (en) Transmitting output stage with adjustable output power and process for amplifying a signal in a transmitting output stage
JP2006500884A (ja) 切換可能な可変出力電力レベルを有する飽和電力増幅器
JP6680235B2 (ja) 電力増幅回路および高周波モジュール
JP5523619B2 (ja) 可変利得増幅器
JP2007318463A (ja) 電力増幅器用バイアス回路
JP2007259409A (ja) 可変利得増幅器
US11114989B2 (en) Power amplifying circuit
JP5287999B2 (ja) 増幅装置
TW202306308A (zh) 負載調變之推拉式功率放大器
US20010048347A1 (en) Circuit configuration for controlling the operating point of a power amplifier
KR20180110449A (ko) 전력 증폭기
JPH11220338A (ja) 高周波電力増幅器
CN116888888A (zh) 用于高可靠性应用的高效双驱动功率放大器
JP6532146B2 (ja) スイッチモード増幅器
JPWO2013153894A1 (ja) 増幅回路
WO2005006541A1 (ja) 高周波電力増幅回路
JP5423381B2 (ja) 半導体集積回路装置および電力増幅器
JP2015207977A (ja) 電力増幅器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP