JPH11220338A - 高周波電力増幅器 - Google Patents
高周波電力増幅器Info
- Publication number
- JPH11220338A JPH11220338A JP1836298A JP1836298A JPH11220338A JP H11220338 A JPH11220338 A JP H11220338A JP 1836298 A JP1836298 A JP 1836298A JP 1836298 A JP1836298 A JP 1836298A JP H11220338 A JPH11220338 A JP H11220338A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- power amplifier
- circuit
- current
- matching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 7
- 230000003321 amplification Effects 0.000 claims description 28
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 28
- 230000007423 decrease Effects 0.000 claims description 21
- 230000003247 decreasing effect Effects 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 48
- 238000012986 modification Methods 0.000 description 16
- 230000004048 modification Effects 0.000 description 16
- 241001125929 Trisopterus luscus Species 0.000 description 15
- 238000013461 design Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 101100440934 Candida albicans (strain SC5314 / ATCC MYA-2876) CPH1 gene Proteins 0.000 description 5
- 101100273252 Candida parapsilosis SAPP1 gene Proteins 0.000 description 5
- 210000003127 knee Anatomy 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000013585 weight reducing agent Substances 0.000 description 2
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 高周波電力増幅器において、高効率を維持し
ながら出力電力を制御できるようにする。 【解決手段】 ゲートが入力整合回路１０を介して入力
端子２１と接続され、ドレインが給電用のチョークイン
ダクタ２２を介して電源端子２３と接続されると共に出
力整合回路４０を介して出力端子２４と接続され、ソー
スが接地された増幅用ＦＥＴ２５を備えている。さら
に、出力設定端子から入力された出力設定信号に基づい
て、増幅用ＦＥＴ２５のゲートバイアス電圧と出力整合
回路４０のインピーダンス特性とを調整する制御回路２
７を備えている。
ながら出力電力を制御できるようにする。 【解決手段】 ゲートが入力整合回路１０を介して入力
端子２１と接続され、ドレインが給電用のチョークイン
ダクタ２２を介して電源端子２３と接続されると共に出
力整合回路４０を介して出力端子２４と接続され、ソー
スが接地された増幅用ＦＥＴ２５を備えている。さら
に、出力設定端子から入力された出力設定信号に基づい
て、増幅用ＦＥＴ２５のゲートバイアス電圧と出力整合
回路４０のインピーダンス特性とを調整する制御回路２
７を備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、無線機器等に用い
る高効率の高周波電力増幅器に関する。
る高効率の高周波電力増幅器に関する。
【０００２】
【従来の技術】無線通信、特に移動体通信においては、
各利用者が持つ携帯無線端末機と該携帯無線端末機から
の電波を送受して有線回線と接続する基地局とが存在す
る。しかしながら、両者間の距離は常に同一とは限らな
いため、両者間の距離が長い場合には携帯無線端末機の
出力電力を大きくしなければならず、一方、両者間の距
離が短い場合には携帯無線端末機の出力電力を小さくし
てもよい。
各利用者が持つ携帯無線端末機と該携帯無線端末機から
の電波を送受して有線回線と接続する基地局とが存在す
る。しかしながら、両者間の距離は常に同一とは限らな
いため、両者間の距離が長い場合には携帯無線端末機の
出力電力を大きくしなければならず、一方、両者間の距
離が短い場合には携帯無線端末機の出力電力を小さくし
てもよい。
【０００３】そこで、近年、携帯無線端末機と基地局と
の距離に応じて出力電力を制御することにより、高周波
電力増幅器の消費電力を最小限に抑え、通話時間の延長
化と無線機器の小型及び軽量化とを両立しようとするシ
ステムが研究されている。
の距離に応じて出力電力を制御することにより、高周波
電力増幅器の消費電力を最小限に抑え、通話時間の延長
化と無線機器の小型及び軽量化とを両立しようとするシ
ステムが研究されている。
【０００４】このような出力電力の制御を行なうシステ
ムにおいては、規定された最大出力電力における所定の
歪値等のスペックを満たしながら最高効率を得られるよ
うに高周波電力増幅器を設計する必要があり、とりわ
け、アイドル電流の電流量の設計及び出力整合回路の回
路定数の設計は高効率を実現するための重要なファクタ
ーとなる。ここで、アイドル電流は、高周波電力増幅器
に入力信号が入力されない状態のときに該高周波電力増
幅器に流す直流電流をいう。
ムにおいては、規定された最大出力電力における所定の
歪値等のスペックを満たしながら最高効率を得られるよ
うに高周波電力増幅器を設計する必要があり、とりわ
け、アイドル電流の電流量の設計及び出力整合回路の回
路定数の設計は高効率を実現するための重要なファクタ
ーとなる。ここで、アイドル電流は、高周波電力増幅器
に入力信号が入力されない状態のときに該高周波電力増
幅器に流す直流電流をいう。
【０００５】このように、出力電力を制御して消費電力
を低減するには、高周波電力増幅器のアイドル電流を減
らして高周波電力増幅器の消費電流を減らすことにより
低消費電力化を図っている。
を低減するには、高周波電力増幅器のアイドル電流を減
らして高周波電力増幅器の消費電流を減らすことにより
低消費電力化を図っている。
【０００６】以下、従来の高周波電力増幅器について図
面を参照しながら説明する。
面を参照しながら説明する。
【０００７】図１６は従来の高周波電力増幅器であっ
て、電力増幅素子に電界効果型トランジスタ（＝ＦＥ
Ｔ）を用いた回路構成を示している。図１６に示すよう
に、ゲートが入力整合回路１０１を介して入力端子１０
２と接続され、ドレインが給電用のチョークインダクタ
１０３を介して電源端子１０４と接続されると共に出力
整合回路１０５を介して出力端子１０６と接続され、ソ
ースが接地された増幅用ＦＥＴ１０７を有している。入
力端子１０２には抵抗値が５０Ωの信号源抵抗１０８が
接続され、出力端子１０６には抵抗値が５０Ωの負荷抵
抗１０９が接続されている。
て、電力増幅素子に電界効果型トランジスタ（＝ＦＥ
Ｔ）を用いた回路構成を示している。図１６に示すよう
に、ゲートが入力整合回路１０１を介して入力端子１０
２と接続され、ドレインが給電用のチョークインダクタ
１０３を介して電源端子１０４と接続されると共に出力
整合回路１０５を介して出力端子１０６と接続され、ソ
ースが接地された増幅用ＦＥＴ１０７を有している。入
力端子１０２には抵抗値が５０Ωの信号源抵抗１０８が
接続され、出力端子１０６には抵抗値が５０Ωの負荷抵
抗１０９が接続されている。
【０００８】図１７は一般的なＦＥＴの電流−電圧（Ｉ
ds−Ｖds）特性を示している。図１７において、最大ド
レイン電流Ｉmax はゲート電流が流れない範囲、すなわ
ち、ゲート・バイアス電圧ＶgsにおけるＦＥＴが正常に
動作する範囲内の最大値Ｖg4を順方向に印加した場合の
ドレイン電流Ｉdsを表わしている。また、ドレイン電圧
Ｖk は最大ドレイン電流Ｉmax を与えるドレイン電圧で
あって、ニー電圧と呼ばれる。ここで、ドレイン電圧Ｖ
dsが０［Ｖ］からＶk ［Ｖ］までの間の領域は非飽和領
域と呼ばれ、ドレイン電圧Ｖdsに応じてドレイン電流Ｉ
dsが変化する領域である。ドレイン電圧Ｖdsがニー電圧
Ｖk を越える領域は飽和領域と呼ばれ、ドレイン電圧Ｖ
dsに係わらずドレイン電流Ｉdsが所定値となる。通常、
ＦＥＴを電力増幅素子として用いる場合には、該ＦＥＴ
を飽和領域で動作させている。
ds−Ｖds）特性を示している。図１７において、最大ド
レイン電流Ｉmax はゲート電流が流れない範囲、すなわ
ち、ゲート・バイアス電圧ＶgsにおけるＦＥＴが正常に
動作する範囲内の最大値Ｖg4を順方向に印加した場合の
ドレイン電流Ｉdsを表わしている。また、ドレイン電圧
Ｖk は最大ドレイン電流Ｉmax を与えるドレイン電圧で
あって、ニー電圧と呼ばれる。ここで、ドレイン電圧Ｖ
dsが０［Ｖ］からＶk ［Ｖ］までの間の領域は非飽和領
域と呼ばれ、ドレイン電圧Ｖdsに応じてドレイン電流Ｉ
dsが変化する領域である。ドレイン電圧Ｖdsがニー電圧
Ｖk を越える領域は飽和領域と呼ばれ、ドレイン電圧Ｖ
dsに係わらずドレイン電流Ｉdsが所定値となる。通常、
ＦＥＴを電力増幅素子として用いる場合には、該ＦＥＴ
を飽和領域で動作させている。
【０００９】
【発明が解決しようとする課題】しかしながら、前記従
来の高周波電力増幅器は、アイドル電流を低減させて
も、その出力電力における最高効率を得られないという
問題がある。
来の高周波電力増幅器は、アイドル電流を低減させて
も、その出力電力における最高効率を得られないという
問題がある。
【００１０】本発明は、前記従来の問題を解決し、高効
率を維持しながら出力電力を制御できるようにすること
を目的とする。
率を維持しながら出力電力を制御できるようにすること
を目的とする。
【００１１】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、高周波電力増幅器において、電力増幅素
子のアイドル電流を制御すると共に出力整合回路のイン
ピーダンス特性を制御するものである。
め、本発明は、高周波電力増幅器において、電力増幅素
子のアイドル電流を制御すると共に出力整合回路のイン
ピーダンス特性を制御するものである。
【００１２】本発明に係る第１の高周波電力増幅器は、
入力された高周波信号を増幅し、増幅された増幅信号を
出力する電力増幅素子と、電力増幅素子の入力側に設け
られ、信号源側のインピーダンスと電力増幅素子のイン
ピーダンスとの整合をとる入力整合回路と、電力増幅素
子の出力側に設けられ、電力増幅素子のインピーダンス
と増幅信号を受ける側のインピーダンスとの整合をとる
出力整合回路と、入力された出力設定信号に基づいて電
力増幅素子と出力整合回路とを制御する制御回路とを備
えている。
入力された高周波信号を増幅し、増幅された増幅信号を
出力する電力増幅素子と、電力増幅素子の入力側に設け
られ、信号源側のインピーダンスと電力増幅素子のイン
ピーダンスとの整合をとる入力整合回路と、電力増幅素
子の出力側に設けられ、電力増幅素子のインピーダンス
と増幅信号を受ける側のインピーダンスとの整合をとる
出力整合回路と、入力された出力設定信号に基づいて電
力増幅素子と出力整合回路とを制御する制御回路とを備
えている。
【００１３】第１の高周波電力増幅器によると、入力さ
れた出力設定信号に基づいて電力増幅素子と出力整合回
路とを制御する制御回路を備えているため、例えば、使
用状況に応じて消費電力を低減する場合に、アイドル電
流の電流量を少なくするだけでなく、出力整合回路のイ
ンピーダンス特性をも変更すれば、効率を維持したまま
消費電力を低減できる。
れた出力設定信号に基づいて電力増幅素子と出力整合回
路とを制御する制御回路を備えているため、例えば、使
用状況に応じて消費電力を低減する場合に、アイドル電
流の電流量を少なくするだけでなく、出力整合回路のイ
ンピーダンス特性をも変更すれば、効率を維持したまま
消費電力を低減できる。
【００１４】第１の高周波電力増幅器において、制御回
路が、電力増幅素子におけるアイドル電流の電流量と出
力整合回路の回路定数とを調整することが好ましい。
路が、電力増幅素子におけるアイドル電流の電流量と出
力整合回路の回路定数とを調整することが好ましい。
【００１５】第１の高周波電力増幅器において、制御回
路が、電力増幅素子におけるアイドル電流の電流量を減
少させる際には電流量の減少に伴って出力整合回路のイ
ンピーダンス値の実部を大きくする一方、アイドル電流
の電流量を増加させる際には電流量の増加に伴って出力
整合回路のインピーダンス値の実部を小さくすることが
好ましい。
路が、電力増幅素子におけるアイドル電流の電流量を減
少させる際には電流量の減少に伴って出力整合回路のイ
ンピーダンス値の実部を大きくする一方、アイドル電流
の電流量を増加させる際には電流量の増加に伴って出力
整合回路のインピーダンス値の実部を小さくすることが
好ましい。
【００１６】第１の高周波電力増幅器において、制御回
路が、電力増幅素子におけるアイドル電流の電流量を減
少させる際には電流量の減少に伴って電力増幅素子に対
する負荷線の傾きの絶対値を小さくする一方、アイドル
電流の電流量を増加させる際には電流量の増加に伴って
負荷線の傾きの絶対値を大きくすることが好ましい。
路が、電力増幅素子におけるアイドル電流の電流量を減
少させる際には電流量の減少に伴って電力増幅素子に対
する負荷線の傾きの絶対値を小さくする一方、アイドル
電流の電流量を増加させる際には電流量の増加に伴って
負荷線の傾きの絶対値を大きくすることが好ましい。
【００１７】本発明に係る第２の高周波電力増幅器は、
それぞれが入力された高周波信号を増幅し、増幅された
増幅信号を出力する多段の電力増幅素子と、多段の電力
増幅素子のうちの初段の電力増幅素子の入力側に設けら
れ、信号源側のインピーダンスと初段の電力増幅素子の
インピーダンスとの整合をとる入力整合回路と、多段の
電力増幅素子のうちの初段側の電力増幅素子と終段側の
電力増幅素子との間に設けられ、初段側の電力増幅素子
と終段側の電力増幅素子とのインピーダンスの整合をと
る段間結合回路と、多段の電力増幅素子のうちの終段の
電力増幅素子の出力側に設けられ、終段の電力増幅素子
のインピーダンスと終段の電力増幅素子からの増幅信号
を受ける側のインピーダンスとの整合をとる出力整合回
路と、入力された出力設定信号に基づいて、少なくとも
終段の電力増幅素子と出力整合回路とを制御する制御回
路とを備えている。
それぞれが入力された高周波信号を増幅し、増幅された
増幅信号を出力する多段の電力増幅素子と、多段の電力
増幅素子のうちの初段の電力増幅素子の入力側に設けら
れ、信号源側のインピーダンスと初段の電力増幅素子の
インピーダンスとの整合をとる入力整合回路と、多段の
電力増幅素子のうちの初段側の電力増幅素子と終段側の
電力増幅素子との間に設けられ、初段側の電力増幅素子
と終段側の電力増幅素子とのインピーダンスの整合をと
る段間結合回路と、多段の電力増幅素子のうちの終段の
電力増幅素子の出力側に設けられ、終段の電力増幅素子
のインピーダンスと終段の電力増幅素子からの増幅信号
を受ける側のインピーダンスとの整合をとる出力整合回
路と、入力された出力設定信号に基づいて、少なくとも
終段の電力増幅素子と出力整合回路とを制御する制御回
路とを備えている。
【００１８】第２の高周波電力増幅器によると、入力さ
れた出力設定信号に基づいて、少なくとも終段の電力増
幅素子と出力整合回路とを制御する制御回路を備えてい
るため、例えば、使用状況に応じて消費電力を低減する
場合に、アイドル電流の電流量を少なくするだけでな
く、出力整合回路のインピーダンス特性をも変更すれ
ば、効率を維持したまま消費電力を低減できる。
れた出力設定信号に基づいて、少なくとも終段の電力増
幅素子と出力整合回路とを制御する制御回路を備えてい
るため、例えば、使用状況に応じて消費電力を低減する
場合に、アイドル電流の電流量を少なくするだけでな
く、出力整合回路のインピーダンス特性をも変更すれ
ば、効率を維持したまま消費電力を低減できる。
【００１９】第２の高周波電力増幅器において、制御回
路が、終段の電力増幅素子におけるアイドル電流の電流
量と出力整合回路の回路定数とを調整することが好まし
い。
路が、終段の電力増幅素子におけるアイドル電流の電流
量と出力整合回路の回路定数とを調整することが好まし
い。
【００２０】第２の高周波電力増幅器において、制御回
路が、終段の電力増幅素子におけるアイドル電流の電流
量を減少させる際には電流量の減少に伴って出力整合回
路のインピーダンス値の実部を大きくする一方、アイド
ル電流の電流量を増加させる際には電流量の増加に伴っ
て出力整合回路のインピーダンス値の実部を小さくする
ことが好ましい。
路が、終段の電力増幅素子におけるアイドル電流の電流
量を減少させる際には電流量の減少に伴って出力整合回
路のインピーダンス値の実部を大きくする一方、アイド
ル電流の電流量を増加させる際には電流量の増加に伴っ
て出力整合回路のインピーダンス値の実部を小さくする
ことが好ましい。
【００２１】第２の高周波電力増幅器において、制御回
路が、終段の電力増幅素子におけるアイドル電流の電流
量を減少させる際には電流量の減少に伴って終段の電力
増幅素子に対する負荷線の傾きの絶対値を小さくする一
方、アイドル電流の電流量を増加させる際には電流量の
増加に伴って負荷線の傾きの絶対値を大きくすることが
好ましい。
路が、終段の電力増幅素子におけるアイドル電流の電流
量を減少させる際には電流量の減少に伴って終段の電力
増幅素子に対する負荷線の傾きの絶対値を小さくする一
方、アイドル電流の電流量を増加させる際には電流量の
増加に伴って負荷線の傾きの絶対値を大きくすることが
好ましい。
【００２２】第１及び第２の高周波電力増幅器におい
て、電力増幅素子が電界効果型トランジスタ又はバイポ
ーラトランジスタであることが好ましい。
て、電力増幅素子が電界効果型トランジスタ又はバイポ
ーラトランジスタであることが好ましい。
【００２３】第１及び第２の高周波電力増幅器におい
て、出力整合回路が、並列接続された可変容量素子を含
み、該出力整合回路のインピーダンスの値を変更するた
めのインピーダンス変更回路を有していることが好まし
い。
て、出力整合回路が、並列接続された可変容量素子を含
み、該出力整合回路のインピーダンスの値を変更するた
めのインピーダンス変更回路を有していることが好まし
い。
【００２４】第１及び第２の高周波電力増幅器におい
て、出力整合回路が、互いに直列に接続された複数の容
量素子と、一端が容量素子同士の接続部に接続され、他
端が接地されたスイッチ素子とを含み、該出力整合回路
のインピーダンスの値を変更するためのインピーダンス
変更回路を有していることが好ましい。
て、出力整合回路が、互いに直列に接続された複数の容
量素子と、一端が容量素子同士の接続部に接続され、他
端が接地されたスイッチ素子とを含み、該出力整合回路
のインピーダンスの値を変更するためのインピーダンス
変更回路を有していることが好ましい。
【００２５】第１及び第２の高周波電力増幅器におい
て、出力整合回路が、互いに直列に接続された複数のイ
ンダクタと、一端がインダクタ同士の接続部に接続さ
れ、他端が接地されたスイッチ素子とを含み、該出力整
合回路のインピーダンスの値を変更するためのインピー
ダンス変更回路を有していることが好ましい。
て、出力整合回路が、互いに直列に接続された複数のイ
ンダクタと、一端がインダクタ同士の接続部に接続さ
れ、他端が接地されたスイッチ素子とを含み、該出力整
合回路のインピーダンスの値を変更するためのインピー
ダンス変更回路を有していることが好ましい。
【００２６】第１及び第２の高周波電力増幅器におい
て、スイッチ素子がＰＩＮダイオードであることが好ま
しい。
て、スイッチ素子がＰＩＮダイオードであることが好ま
しい。
【００２７】第１及び第２の高周波電力増幅器におい
て、スイッチ素子が電界効果トランジスタであることが
好ましい。
て、スイッチ素子が電界効果トランジスタであることが
好ましい。
【００２８】
【発明の実施の形態】本願発明者は、高周波電力増幅器
に対して高効率を維持しながら出力電力を低減させる方
法について種々検討を重ねた結果、以下の知見を得てい
る。
に対して高効率を維持しながら出力電力を低減させる方
法について種々検討を重ねた結果、以下の知見を得てい
る。
【００２９】まず、図１７に示すＩds−Ｖds特性を持つ
ＦＥＴを用いて、図１６に示す従来の高周波電力増幅器
をＡ級動作させる場合について考える。Ａ級動作におい
て最高効率を実現するためには、アイドル電流を最大ド
レイン電流Ｉmax の２分の１に設定するため、図１７に
示すように、動作点をＡ1 に設定する。すなわち、動作
点を、Ｖds＝Ｖdd，Ｉds＝Ｉmax ／２に設定する。この
とき、効率を最大とするには、動作点Ａ1 を通る第１の
負荷線ＡL の傾きをＩmax ／(２(Ｖdd−Ｖk ))に設定す
ればよい。
ＦＥＴを用いて、図１６に示す従来の高周波電力増幅器
をＡ級動作させる場合について考える。Ａ級動作におい
て最高効率を実現するためには、アイドル電流を最大ド
レイン電流Ｉmax の２分の１に設定するため、図１７に
示すように、動作点をＡ1 に設定する。すなわち、動作
点を、Ｖds＝Ｖdd，Ｉds＝Ｉmax ／２に設定する。この
とき、効率を最大とするには、動作点Ａ1 を通る第１の
負荷線ＡL の傾きをＩmax ／(２(Ｖdd−Ｖk ))に設定す
ればよい。
【００３０】このとき、出力電力は交流電流と交流電圧
との積で表わされるため、図１７に示す交流電流波形Ａ
i と交流電圧波形Ａv との積になる。この際のドレイン
効率（＝出力電力／消費する直流電力）は１／２・（１
−Ｖk ／Ｖdd）×１００［％］で表わされる。Ｖk ＜＜
Ｖddの理想的な状態においては、理想ドレイン効率の値
は５０％を実現できるが、実際にはニー電圧Ｖk は１Ｖ
程度であり、ドレイン効率は必ず５０％よりも低くな
る。また、電源電圧Ｖddがニー電圧Ｖk に近づく程、ド
レイン効率が低くなる。
との積で表わされるため、図１７に示す交流電流波形Ａ
i と交流電圧波形Ａv との積になる。この際のドレイン
効率（＝出力電力／消費する直流電力）は１／２・（１
−Ｖk ／Ｖdd）×１００［％］で表わされる。Ｖk ＜＜
Ｖddの理想的な状態においては、理想ドレイン効率の値
は５０％を実現できるが、実際にはニー電圧Ｖk は１Ｖ
程度であり、ドレイン効率は必ず５０％よりも低くな
る。また、電源電圧Ｖddがニー電圧Ｖk に近づく程、ド
レイン効率が低くなる。
【００３１】次に、アイドル電流を前述の２分の１とす
る場合を考える。この場合は、動作点をＢ1 に設定す
る。すなわち、動作点を、Ｖds＝Ｖdd，Ｉds＝Ｉmax ／
４に設定する。ここで、第２の負荷線ＢL の傾きを第１
の負荷線ＡL と同一とすると、出力電力は、この場合に
は、交流電流波形Ｂi ×交流電圧波形Ｂv となって、そ
れぞれの振幅が前述の２分の１ずつに減じてしまい、そ
の結果、出力電力は４分の１となってしまう。一方、消
費する直流電力は元の２分の１であるため、結局、ドレ
イン効率は、Ｖk ＜＜Ｖddの理想状態であっても前述の
５０％の２分の１、すなわち２５％に低下してしまう。
る場合を考える。この場合は、動作点をＢ1 に設定す
る。すなわち、動作点を、Ｖds＝Ｖdd，Ｉds＝Ｉmax ／
４に設定する。ここで、第２の負荷線ＢL の傾きを第１
の負荷線ＡL と同一とすると、出力電力は、この場合に
は、交流電流波形Ｂi ×交流電圧波形Ｂv となって、そ
れぞれの振幅が前述の２分の１ずつに減じてしまい、そ
の結果、出力電力は４分の１となってしまう。一方、消
費する直流電力は元の２分の１であるため、結局、ドレ
イン効率は、Ｖk ＜＜Ｖddの理想状態であっても前述の
５０％の２分の１、すなわち２５％に低下してしまう。
【００３２】なお、出力電力を２分の１とするために
は、アイドル電流を（√２／４）Ｉmax に設定する必要
があるが、この場合はＶk ＜＜Ｖddの理想状態であって
も、ドレイン効率は３５％となり５０％に達することは
ない。
は、アイドル電流を（√２／４）Ｉmax に設定する必要
があるが、この場合はＶk ＜＜Ｖddの理想状態であって
も、ドレイン効率は３５％となり５０％に達することは
ない。
【００３３】以下、本願の目的とする、出力電力を２分
の１に低下させた場合においても、Ａ級動作の理想ドレ
イン効率である５０％を実現する方法を図１に基づいて
説明する。
の１に低下させた場合においても、Ａ級動作の理想ドレ
イン効率である５０％を実現する方法を図１に基づいて
説明する。
【００３４】まず、図１に示すように、ＦＥＴの動作点
を動作点Ｂ1 に設定したまま、第２の負荷線ＢL の傾き
を第１の負荷線ＡL の傾きの２分の１であるＩmax ／
(４(Ｖdd−Ｖk ))に変える。ここで、第２の負荷線ＢL
の傾きを変えるということは、ＦＥＴの負荷、すなわ
ち、出力側に接続される抵抗の値を変えることに他なら
ず、第２の負荷線ＢL の傾きを第１の負荷線ＡL の傾き
の２分の１とすれば、負荷は２倍となる。この場合の交
流電流は交流電流波形Ｂi で表わされ、その振幅は交流
電流波形Ａi の２分の１となるが、一方、交流電圧波形
は第２の負荷線ＢLに示すようにその傾きを変えている
ため、交流電圧波形Ａv のままである。
を動作点Ｂ1 に設定したまま、第２の負荷線ＢL の傾き
を第１の負荷線ＡL の傾きの２分の１であるＩmax ／
(４(Ｖdd−Ｖk ))に変える。ここで、第２の負荷線ＢL
の傾きを変えるということは、ＦＥＴの負荷、すなわ
ち、出力側に接続される抵抗の値を変えることに他なら
ず、第２の負荷線ＢL の傾きを第１の負荷線ＡL の傾き
の２分の１とすれば、負荷は２倍となる。この場合の交
流電流は交流電流波形Ｂi で表わされ、その振幅は交流
電流波形Ａi の２分の１となるが、一方、交流電圧波形
は第２の負荷線ＢLに示すようにその傾きを変えている
ため、交流電圧波形Ａv のままである。
【００３５】従って、出力電力は交流電流波形Ｂi ×交
流電圧波形Ａv で求まり、交流電圧波形Ａv の振幅は変
化せずに交流電流波形Ｂi の振幅のみが２分の１に減じ
るため、出力電力は２分の１となる。同時に消費する直
流電力は２分の１であるため、ドレイン効率は動作点Ａ
1 の場合と同一の値の５０％を維持できる。
流電圧波形Ａv で求まり、交流電圧波形Ａv の振幅は変
化せずに交流電流波形Ｂi の振幅のみが２分の１に減じ
るため、出力電力は２分の１となる。同時に消費する直
流電力は２分の１であるため、ドレイン効率は動作点Ａ
1 の場合と同一の値の５０％を維持できる。
【００３６】なお、出力電力を２分の１に低下させる場
合を例に挙げたが、任意の出力電力に対して、アイドル
電流の電流量と負荷線の傾きとをそれぞれ変化させるこ
とにより、その出力電力における最高効率を実現でき
る。
合を例に挙げたが、任意の出力電力に対して、アイドル
電流の電流量と負荷線の傾きとをそれぞれ変化させるこ
とにより、その出力電力における最高効率を実現でき
る。
【００３７】また、負荷線を直線として、すなわち、負
荷が抵抗成分のみの純抵抗であるとして説明したが、高
周波電力増幅器の負荷は、実数成分（Ｒ：抵抗成分）と
虚数成分（Ｘ：キャパシタ成分又はインダクタ成分）と
からなる場合がある。この場合は、負荷は負荷インピー
ダンスと呼ばれ、インピーダンスＺはＲ＋ｊＸ（但し、
ｊ2 ＝−１である。）と表わすことができる。また、こ
の場合は、負荷線は曲線となるが、平均の傾きは、ほぼ
抵抗成分と相関を持つため、前述の概念を適用できる。
荷が抵抗成分のみの純抵抗であるとして説明したが、高
周波電力増幅器の負荷は、実数成分（Ｒ：抵抗成分）と
虚数成分（Ｘ：キャパシタ成分又はインダクタ成分）と
からなる場合がある。この場合は、負荷は負荷インピー
ダンスと呼ばれ、インピーダンスＺはＲ＋ｊＸ（但し、
ｊ2 ＝−１である。）と表わすことができる。また、こ
の場合は、負荷線は曲線となるが、平均の傾きは、ほぼ
抵抗成分と相関を持つため、前述の概念を適用できる。
【００３８】以上説明したように、高周波電力増幅器に
おいて、出力電力に応じてアイドル電流の電流量と負荷
インピーダンスの値とを所定の関係に基づいて連動させ
ながら変化させることにより、任意の出力電力において
最高効率を得ることができる。
おいて、出力電力に応じてアイドル電流の電流量と負荷
インピーダンスの値とを所定の関係に基づいて連動させ
ながら変化させることにより、任意の出力電力において
最高効率を得ることができる。
【００３９】本発明はこの原理に基づき、出力電力を制
御する高周波電力増幅器において高効率を維持しながら
出力電力を変更できるようにする。
御する高周波電力増幅器において高効率を維持しながら
出力電力を変更できるようにする。
【００４０】以下、高周波電力増幅器の一般的な設計手
法について図面を参照しながら説明する。図１６に示す
１段構成の高周波電力増幅器においては、通常、入力端
子１０２及び出力端子１０６に接続されるインピーダン
スは５０Ωである。また、増幅用ＦＥＴ１０７の入力イ
ンピーダンスＳ11及び出力インピーダンスＳ22は共に虚
数成分を含み、実数成分（抵抗成分）も一般的には５０
Ωではないため、入力側又は出力側に直接５０Ωを接続
すると、入力側又は出力側で高周波信号が反射してしま
い、信号源の電力が増幅されない。入力整合回路１０１
は入力インピーダンスの５０Ωを増幅用ＦＥＴ１０７の
入力インピーダンスＳ11に変換し、また、出力整合回路
１０５は出力インピーダンスＳ22を５０Ωに変換するた
め、効率良く電力を取り出すことができる。
法について図面を参照しながら説明する。図１６に示す
１段構成の高周波電力増幅器においては、通常、入力端
子１０２及び出力端子１０６に接続されるインピーダン
スは５０Ωである。また、増幅用ＦＥＴ１０７の入力イ
ンピーダンスＳ11及び出力インピーダンスＳ22は共に虚
数成分を含み、実数成分（抵抗成分）も一般的には５０
Ωではないため、入力側又は出力側に直接５０Ωを接続
すると、入力側又は出力側で高周波信号が反射してしま
い、信号源の電力が増幅されない。入力整合回路１０１
は入力インピーダンスの５０Ωを増幅用ＦＥＴ１０７の
入力インピーダンスＳ11に変換し、また、出力整合回路
１０５は出力インピーダンスＳ22を５０Ωに変換するた
め、効率良く電力を取り出すことができる。
【００４１】ここで、増幅用ＦＥＴ１０７側からみた入
力側、すなわち、入力整合回路１０１及び信号源抵抗１
０８のインピーダンスをＺS 、増幅用ＦＥＴ１０７側か
らみた出力側、すなわち、出力整合回路１０５及び負荷
抵抗１０９のインピーダンスをＺL とすると、増幅用Ｆ
ＥＴ１０７の利得が最大となる整合条件は、ＺS ，ＺL
をそれぞれ入力インピーダンスＳ11，出力インピーダン
スＳ22の共役整合と等しくする場合である。すなわち、
ＺS ＝（Ｓ11）* 及びＺL ＝（Ｓ22）* （但し、記号*
は（Ｒ＋ｊＸ）* ＝Ｒ−ｊＸとなる関係を表わす。）で
ある。
力側、すなわち、入力整合回路１０１及び信号源抵抗１
０８のインピーダンスをＺS 、増幅用ＦＥＴ１０７側か
らみた出力側、すなわち、出力整合回路１０５及び負荷
抵抗１０９のインピーダンスをＺL とすると、増幅用Ｆ
ＥＴ１０７の利得が最大となる整合条件は、ＺS ，ＺL
をそれぞれ入力インピーダンスＳ11，出力インピーダン
スＳ22の共役整合と等しくする場合である。すなわち、
ＺS ＝（Ｓ11）* 及びＺL ＝（Ｓ22）* （但し、記号*
は（Ｒ＋ｊＸ）* ＝Ｒ−ｊＸとなる関係を表わす。）で
ある。
【００４２】ところで、実際の高周波電力増幅器におい
ては、他の無線機器に妨害を与えないように歪量を所定
値以下にすることが要求され、歪量が小さい程望まし
い。また、消費電流は少ない方が好ましいが、利得が小
さくては無意味なため、効率で評価することが多い。こ
の効率は利得が大きく且つ消費電流が少ない程高くな
る。
ては、他の無線機器に妨害を与えないように歪量を所定
値以下にすることが要求され、歪量が小さい程望まし
い。また、消費電流は少ない方が好ましいが、利得が小
さくては無意味なため、効率で評価することが多い。こ
の効率は利得が大きく且つ消費電流が少ない程高くな
る。
【００４３】しかしながら、一般には、利得が最大とな
る整合条件、歪量が最小となる整合条件及び効率が最大
となる整合条件はそれぞれ異なっており、高周波電力増
幅器の整合をこれらの各整合条件のトレードオフから決
定する必要があるため、最適インピーダンスをＺSopt，
ＺLoptとすると、実際の高周波電力増幅器を設計する際
には、これら最適インピーダンスＺSopt，ＺLoptとそれ
ぞれ対応する入力インピーダンスＳ11，出力インピーダ
ンスＳ22の共役整合とを等しくしない（ＺSopt≠
（Ｓ11）* 、ＺLopt≠（Ｓ22）* ）ことが多い。
る整合条件、歪量が最小となる整合条件及び効率が最大
となる整合条件はそれぞれ異なっており、高周波電力増
幅器の整合をこれらの各整合条件のトレードオフから決
定する必要があるため、最適インピーダンスをＺSopt，
ＺLoptとすると、実際の高周波電力増幅器を設計する際
には、これら最適インピーダンスＺSopt，ＺLoptとそれ
ぞれ対応する入力インピーダンスＳ11，出力インピーダ
ンスＳ22の共役整合とを等しくしない（ＺSopt≠
（Ｓ11）* 、ＺLopt≠（Ｓ22）* ）ことが多い。
【００４４】（第１の実施形態）以下、本発明の第１の
実施形態について図面を参照しながら説明する。
実施形態について図面を参照しながら説明する。
【００４５】図２は本発明の第１の実施形態に係る１段
構成の高周波電力増幅器の回路構成を示している。図２
に示すように、ゲートが入力整合回路１０を介して入力
端子２１と接続され、ドレインが給電用のチョークイン
ダクタ２２を介して電源端子２３と接続されると共に出
力整合回路４０を介して出力端子２４と接続され、ソー
スが接地された増幅用ＦＥＴ２５と、出力設定端子２６
に出力設定信号を受け、入力された出力設定信号に基づ
いて、増幅用ＦＥＴ２５のゲートバイアス電圧と出力整
合回路４０のインピーダンス特性とを調整する制御回路
２７とを備えている。
構成の高周波電力増幅器の回路構成を示している。図２
に示すように、ゲートが入力整合回路１０を介して入力
端子２１と接続され、ドレインが給電用のチョークイン
ダクタ２２を介して電源端子２３と接続されると共に出
力整合回路４０を介して出力端子２４と接続され、ソー
スが接地された増幅用ＦＥＴ２５と、出力設定端子２６
に出力設定信号を受け、入力された出力設定信号に基づ
いて、増幅用ＦＥＴ２５のゲートバイアス電圧と出力整
合回路４０のインピーダンス特性とを調整する制御回路
２７とを備えている。
【００４６】入力端子２１には抵抗値が５０Ωの信号源
抵抗２８が接続され、出力端子２４には抵抗値が５０Ω
の負荷抵抗２９が接続されている。
抵抗２８が接続され、出力端子２４には抵抗値が５０Ω
の負荷抵抗２９が接続されている。
【００４７】入力整合回路１０は、入力端子２１と増幅
用ＦＥＴ２５のゲートとの間に、それぞれ、直列接続さ
れた第１のキャパシタ１１と並列接続された第１のイン
ダクタ１２とを有している。
用ＦＥＴ２５のゲートとの間に、それぞれ、直列接続さ
れた第１のキャパシタ１１と並列接続された第１のイン
ダクタ１２とを有している。
【００４８】出力整合回路４０は、増幅用ＦＥＴ２５の
ドレインと出力端子２４との間に、それぞれ、互いに直
列接続された第２のキャパシタ４１及び第３のキャパシ
タ４２と、互いに並列接続された第２のインダクタ４３
及びインピーダンス変更回路としての容量可変回路４４
とを有している。
ドレインと出力端子２４との間に、それぞれ、互いに直
列接続された第２のキャパシタ４１及び第３のキャパシ
タ４２と、互いに並列接続された第２のインダクタ４３
及びインピーダンス変更回路としての容量可変回路４４
とを有している。
【００４９】制御回路２７は、出力設定端子２６から入
力された出力設定信号の設定値に基づいて、その時の出
力電力における効率が最高となるようにゲートバイアス
端子３０に対してゲート制御電圧Ｖg を印加することに
より、増幅用ＦＥＴ２５のアイドル電流の電流量を変更
する。ゲートバイアス端子３０に印加されたゲート制御
電圧Ｖg は、抵抗値が数ｋΩ程度で一端が該ゲートバイ
アス端子３０に接続され他端が増幅用ＦＥＴ２５のゲー
トに接続されたゲートバイアス抵抗３１を介して増幅用
ＦＥＴ２５のゲートに入力される。
力された出力設定信号の設定値に基づいて、その時の出
力電力における効率が最高となるようにゲートバイアス
端子３０に対してゲート制御電圧Ｖg を印加することに
より、増幅用ＦＥＴ２５のアイドル電流の電流量を変更
する。ゲートバイアス端子３０に印加されたゲート制御
電圧Ｖg は、抵抗値が数ｋΩ程度で一端が該ゲートバイ
アス端子３０に接続され他端が増幅用ＦＥＴ２５のゲー
トに接続されたゲートバイアス抵抗３１を介して増幅用
ＦＥＴ２５のゲートに入力される。
【００５０】同時に、制御回路２７は、入力された電力
情報（電力量）に基づいて、その時の出力電力における
効率が最高となるように出力整合回路４０のインピーダ
ンス制御端子３２に対してインピーダンス制御電圧Ｖc
を印加することにより、容量可変回路４４の容量値を変
更する。
情報（電力量）に基づいて、その時の出力電力における
効率が最高となるように出力整合回路４０のインピーダ
ンス制御端子３２に対してインピーダンス制御電圧Ｖc
を印加することにより、容量可変回路４４の容量値を変
更する。
【００５１】この結果、出力整合回路４０のインピーダ
ンス値が最適化され、高効率を維持できるアイドル電流
と容量可変回路４４の容量値とを決定できる。
ンス値が最適化され、高効率を維持できるアイドル電流
と容量可変回路４４の容量値とを決定できる。
【００５２】以下、前記のように構成された高周波電力
増幅器の設計例について図面を参照しながら説明する。
増幅器の設計例について図面を参照しながら説明する。
【００５３】まず、電力増幅素子としての増幅用ＦＥＴ
２５に、半導体材料にＧａＡｓを用い、ゲート長が０．
８μｍでゲート幅が８ｍｍのＭＥＳＦＥＴを採用し、動
作周波数ｆを１．９６ＧＨｚ、電源電圧Ｖddを３．５Ｖ
とする。変調方式にはデジタル方式のπ／４ Ｓｈｉｆ
ｔ ＱＰＳＫを用いる。ＦＥＴの歪量を隣接チャンネル
漏洩電力ＡＣＰＲの６００ｋＨｚ離調で表わし、歪量の
仕様を−６０ｄＢｃ以下とする。ここで、隣接チャンネ
ル漏洩電力ＡＣＰＲは歪量が小さくなる程その値が小さ
くなる。
２５に、半導体材料にＧａＡｓを用い、ゲート長が０．
８μｍでゲート幅が８ｍｍのＭＥＳＦＥＴを採用し、動
作周波数ｆを１．９６ＧＨｚ、電源電圧Ｖddを３．５Ｖ
とする。変調方式にはデジタル方式のπ／４ Ｓｈｉｆ
ｔ ＱＰＳＫを用いる。ＦＥＴの歪量を隣接チャンネル
漏洩電力ＡＣＰＲの６００ｋＨｚ離調で表わし、歪量の
仕様を−６０ｄＢｃ以下とする。ここで、隣接チャンネ
ル漏洩電力ＡＣＰＲは歪量が小さくなる程その値が小さ
くなる。
【００５４】また、このＦＥＴにおいては、出力電力Ｐ
out を２５．０ｄＢｍで且つアイドル電流Ｉidleを２０
０ｍＡとすると、そのときの最適インピーダンスＺSop
t，ＺLoptは、それぞれ、ＺSoptA ＝７．１＋ｊ６．３
［Ω］，ＺLoptA ＝８．４＋ｊ３．０［Ω］である。こ
の場合の該ＦＥＴの高周波特性は、利得Ｇａｉｎが１
０．２ｄＢ、消費電流Ｉdsが２４６．８ｍＡ、電力付加
効率ＰＡＥ（＝（出力電力−入力電力）／消費する直流
電力）が３２．９％及び隣接チャンネル漏洩電力ＡＣＰ
Ｒが−６０．８ｄＢｃである。
out を２５．０ｄＢｍで且つアイドル電流Ｉidleを２０
０ｍＡとすると、そのときの最適インピーダンスＺSop
t，ＺLoptは、それぞれ、ＺSoptA ＝７．１＋ｊ６．３
［Ω］，ＺLoptA ＝８．４＋ｊ３．０［Ω］である。こ
の場合の該ＦＥＴの高周波特性は、利得Ｇａｉｎが１
０．２ｄＢ、消費電流Ｉdsが２４６．８ｍＡ、電力付加
効率ＰＡＥ（＝（出力電力−入力電力）／消費する直流
電力）が３２．９％及び隣接チャンネル漏洩電力ＡＣＰ
Ｒが−６０．８ｄＢｃである。
【００５５】なお、電力付加効率ＰＡＥは入力電力の値
を減ずるため、必ずドレイン効率よりも小さな値とな
り、この場合、電源電圧Ｖddが３．５Ｖでニー電圧Ｖk
が約１Ｖであるため、電力付加効率ＰＡＥは５０％に達
することはない。
を減ずるため、必ずドレイン効率よりも小さな値とな
り、この場合、電源電圧Ｖddが３．５Ｖでニー電圧Ｖk
が約１Ｖであるため、電力付加効率ＰＡＥは５０％に達
することはない。
【００５６】また、アイドル電流Ｉidleが変動しても、
最適入力インピーダンスＺSoptは、ほぼ所定の値をとる
ため、以下、最適入力インピーダンスＺSoptの値をＺSo
pt＝７．１＋ｊ６．３［Ω］とする。
最適入力インピーダンスＺSoptは、ほぼ所定の値をとる
ため、以下、最適入力インピーダンスＺSoptの値をＺSo
pt＝７．１＋ｊ６．３［Ω］とする。
【００５７】次に、出力電力Ｐout を前述の２分の１の
値の２２．０ｄＢｍで且つアイドル電流Ｉidleを前述の
２分の１の値の１００ｍＡとし、さらに、負荷（出力）
インピーダンスＺの値を変更する。図３は負荷インピー
ダンスの値を変更させる経路を示しており、図３に示す
ように、負荷インピーダンスＺを最適負荷インピーダン
スＺLoptA からＺLB方向に移動させて、高周波電力増幅
器の高周波特性の変化を調べる。これは、図１に示した
第１の負荷線ＡL を第２の負荷線ＢL に移動させること
に相当する。なお、抵抗成分だけでなく虚数成分を変化
させる理由は後述する。
値の２２．０ｄＢｍで且つアイドル電流Ｉidleを前述の
２分の１の値の１００ｍＡとし、さらに、負荷（出力）
インピーダンスＺの値を変更する。図３は負荷インピー
ダンスの値を変更させる経路を示しており、図３に示す
ように、負荷インピーダンスＺを最適負荷インピーダン
スＺLoptA からＺLB方向に移動させて、高周波電力増幅
器の高周波特性の変化を調べる。これは、図１に示した
第１の負荷線ＡL を第２の負荷線ＢL に移動させること
に相当する。なお、抵抗成分だけでなく虚数成分を変化
させる理由は後述する。
【００５８】図４（ａ）は負荷インピーダンスＺを最適
負荷インピーダンスＺLoptA からＺLB方向に移動させた
場合の利得Ｇａｉｎ及びドレイン電流Ｉdsの変化のよう
すを表わし、図４（ｂ）は負荷インピーダンスＺを最適
負荷インピーダンスＺLoptAからＺLB方向に移動させた
場合の電力付加効率ＰＡＥ及び隣接チャンネル漏洩電力
ＡＣＰＲの変化のようすを表わしている。ここで、横軸
は負荷インピーダンスＺの抵抗成分Ｒを表わしている。
図４（ａ）に示すように、抵抗成分を増していくと利得
Ｇａｉｎが低下するが、ドレイン電流Ｉdsは抵抗成分が
１８Ωのときに最小値を示しており、従って、図４
（ｂ）に示すように、電力付加効率ＰＡＥは抵抗成分が
１８Ωのときに最大値を示している。これにより、出力
電力が２２．０ｄＢｍの場合の最適負荷インピーダンス
ＺLoptB の値を１８．０＋ｊ８．５［Ω］とすればよい
ことが分かる。ここで、実数成分の１８Ωという値は、
元の出力電力Ｐout における最適負荷インピーダンスの
実数成分８．４Ωのほぼ２倍となっており、前に説明し
た検討結果とよく一致している。
負荷インピーダンスＺLoptA からＺLB方向に移動させた
場合の利得Ｇａｉｎ及びドレイン電流Ｉdsの変化のよう
すを表わし、図４（ｂ）は負荷インピーダンスＺを最適
負荷インピーダンスＺLoptAからＺLB方向に移動させた
場合の電力付加効率ＰＡＥ及び隣接チャンネル漏洩電力
ＡＣＰＲの変化のようすを表わしている。ここで、横軸
は負荷インピーダンスＺの抵抗成分Ｒを表わしている。
図４（ａ）に示すように、抵抗成分を増していくと利得
Ｇａｉｎが低下するが、ドレイン電流Ｉdsは抵抗成分が
１８Ωのときに最小値を示しており、従って、図４
（ｂ）に示すように、電力付加効率ＰＡＥは抵抗成分が
１８Ωのときに最大値を示している。これにより、出力
電力が２２．０ｄＢｍの場合の最適負荷インピーダンス
ＺLoptB の値を１８．０＋ｊ８．５［Ω］とすればよい
ことが分かる。ここで、実数成分の１８Ωという値は、
元の出力電力Ｐout における最適負荷インピーダンスの
実数成分８．４Ωのほぼ２倍となっており、前に説明し
た検討結果とよく一致している。
【００５９】図５は本実施形態に係る高周波電力増幅器
における高周波特性の一覧であって、上段は出力電力を
低下させる前の元の特性を示し、中断は出力電力を低下
させた後の特性を示し、さらに、下段はアイドル電流Ｉ
idleのみ元の値の２分の１の１００ｍＡとし、負荷イン
ピーダンスを変更せずに元の８．４＋ｊ３．０［Ω］の
ままとした場合の特性を示している。
における高周波特性の一覧であって、上段は出力電力を
低下させる前の元の特性を示し、中断は出力電力を低下
させた後の特性を示し、さらに、下段はアイドル電流Ｉ
idleのみ元の値の２分の１の１００ｍＡとし、負荷イン
ピーダンスを変更せずに元の８．４＋ｊ３．０［Ω］の
ままとした場合の特性を示している。
【００６０】図５の中段に示すように、アイドル電流Ｉ
idleの電流量を２分の１とし且つ負荷インピーダンスの
値をほぼ２倍と大きくした場合は、利得Ｇａｉｎが９．
０ｄＢ、消費電流Ｉdsが１２５．４ｍＡ、電力付加効率
ＰＡＥが３１．８％、隣接チャンネル漏洩電力ＡＣＰＲ
が−６３．４ｄＢｃであり、下段に示した単純にアイド
ル電流Ｉidleのみを２分の１とした場合と比べてドレイ
ン電流Ｉdsが約４０ｍＡも削減され、電力付加効率ＰＡ
Ｅが約７％向上していることが分かる。なお、歪量に関
しては隣接チャンネル漏洩電力ＡＣＰＲに示されるよう
に−６３．４ｄＢｃであって、増加は認められない。
idleの電流量を２分の１とし且つ負荷インピーダンスの
値をほぼ２倍と大きくした場合は、利得Ｇａｉｎが９．
０ｄＢ、消費電流Ｉdsが１２５．４ｍＡ、電力付加効率
ＰＡＥが３１．８％、隣接チャンネル漏洩電力ＡＣＰＲ
が−６３．４ｄＢｃであり、下段に示した単純にアイド
ル電流Ｉidleのみを２分の１とした場合と比べてドレイ
ン電流Ｉdsが約４０ｍＡも削減され、電力付加効率ＰＡ
Ｅが約７％向上していることが分かる。なお、歪量に関
しては隣接チャンネル漏洩電力ＡＣＰＲに示されるよう
に−６３．４ｄＢｃであって、増加は認められない。
【００６１】このように、本実施形態によると、アイド
ル電流Ｉidleを単に低減させる場合と比べて、アイドル
電流Ｉidleの変化に合わせて負荷インピーダンスも変化
させると、利得Ｇａｉｎが若干低下するものの、歪が増
加せず、アイドル電流Ｉidleの低減と電力付加効率ＰＡ
Ｅの向上とを同時に実現できる。
ル電流Ｉidleを単に低減させる場合と比べて、アイドル
電流Ｉidleの変化に合わせて負荷インピーダンスも変化
させると、利得Ｇａｉｎが若干低下するものの、歪が増
加せず、アイドル電流Ｉidleの低減と電力付加効率ＰＡ
Ｅの向上とを同時に実現できる。
【００６２】以下、アイドル電流Ｉidleと負荷インピー
ダンスとをどのように連動して変化させるかについて図
面を参照しながら説明する。
ダンスとをどのように連動して変化させるかについて図
面を参照しながら説明する。
【００６３】図６は動作周波数ｆが１．９６ＧＨｚの場
合の入力整合回路１０の設計用チャートを示しており、
図６において、図２に示す構成要素と対応する曲線には
同一の符号を付している。前述したように、出力電力Ｐ
out が２５．０ｄＢｍの場合も出力電力Ｐout が２２．
０ｄＢｍの場合も共に、最適入力インピーダンスＺSopt
A は７．１＋ｊ６．３［Ω］であるため、入力整合回路
の回路定数は双方の場合で同一としてよく、第１のキャ
パシタ１１の値は７．３５ｐＦで、第１のインダクタ１
２の値は１．６２ｎＨとなる。
合の入力整合回路１０の設計用チャートを示しており、
図６において、図２に示す構成要素と対応する曲線には
同一の符号を付している。前述したように、出力電力Ｐ
out が２５．０ｄＢｍの場合も出力電力Ｐout が２２．
０ｄＢｍの場合も共に、最適入力インピーダンスＺSopt
A は７．１＋ｊ６．３［Ω］であるため、入力整合回路
の回路定数は双方の場合で同一としてよく、第１のキャ
パシタ１１の値は７．３５ｐＦで、第１のインダクタ１
２の値は１．６２ｎＨとなる。
【００６４】図７は動作周波数ｆが１．９６ＧＨｚの場
合の出力整合回路４０の設計用チャートを示しており、
図７において、図２に示す構成要素と対応する曲線には
同一の符号を付している。前述したように、出力電力Ｐ
out が２５．０ｄＢｍで且つアイドル電流Ｉidleが２０
０ｍＡの場合は、最適負荷インピーダンスＺLoptA が
８．４＋ｊ３．０［Ω］であり、このときの第２のキャ
パシタ４１を５．０ｐＦ、第３のキャパシタ４２を１
０．０ｐＦ、第２のインダクタ４３を１．２９ｎＨとす
ると、容量可変回路４４の容量値は１．３０ｐＦとな
る。
合の出力整合回路４０の設計用チャートを示しており、
図７において、図２に示す構成要素と対応する曲線には
同一の符号を付している。前述したように、出力電力Ｐ
out が２５．０ｄＢｍで且つアイドル電流Ｉidleが２０
０ｍＡの場合は、最適負荷インピーダンスＺLoptA が
８．４＋ｊ３．０［Ω］であり、このときの第２のキャ
パシタ４１を５．０ｐＦ、第３のキャパシタ４２を１
０．０ｐＦ、第２のインダクタ４３を１．２９ｎＨとす
ると、容量可変回路４４の容量値は１．３０ｐＦとな
る。
【００６５】一方、出力電力Ｐout が２２．０ｄＢｍで
且つアイドル電流Ｉidleが１００ｍＡの場合は、容量可
変回路４４の容量値を２．６８ｐＦに変更すれば、負荷
インピーダンスの値はＺLoptB ＝１８．０＋ｊ８．５
［Ω］となる。
且つアイドル電流Ｉidleが１００ｍＡの場合は、容量可
変回路４４の容量値を２．６８ｐＦに変更すれば、負荷
インピーダンスの値はＺLoptB ＝１８．０＋ｊ８．５
［Ω］となる。
【００６６】なお、図３において、負荷インピーダンス
の変化の経路を実数成分だけでなく虚数成分をも変化さ
せていたが、これは、図７に示すように、出力整合回路
４０の容量可変回路４４の容量値のみ変化させるのが最
も容易な方法であり、この場合には、負荷インピーダン
スの経路が図３のようになるためである。
の変化の経路を実数成分だけでなく虚数成分をも変化さ
せていたが、これは、図７に示すように、出力整合回路
４０の容量可変回路４４の容量値のみ変化させるのが最
も容易な方法であり、この場合には、負荷インピーダン
スの経路が図３のようになるためである。
【００６７】容量可変回路４４の容量値を１．３０ｐＦ
から２．６８ｐＦに変える程度の変更であれば、容量可
変回路４４に可変容量素子としてのバリアブル・キャパ
シタ（以下、バリキャップと呼ぶ。）を用いることがで
きる。バリキャップは、本来、ダイオード素子である
が、正負の電極に印加する逆バイアス電圧に比例する線
形性に優れた容量変化を得ることができる。
から２．６８ｐＦに変える程度の変更であれば、容量可
変回路４４に可変容量素子としてのバリアブル・キャパ
シタ（以下、バリキャップと呼ぶ。）を用いることがで
きる。バリキャップは、本来、ダイオード素子である
が、正負の電極に印加する逆バイアス電圧に比例する線
形性に優れた容量変化を得ることができる。
【００６８】図８は本実施形態に係る容量可変回路４４
の具体的な回路構成を示している。図８に示すように、
キャパシタ５１、バリキャップ５２及び抵抗５３を有し
ており、キャパシタ５１の一方の電極とバリキャップ５
２の一方の電極とが共通接続部において互いに直列に接
続されると共に、抵抗５３は一端が共通接続部と接続さ
れ、他端がインピーダンス制御端子３２と接続されてい
る。キャパシタ５１の他方の電極は増幅用ＦＥＴ２５側
に接続され、バリキャップ５２の他方の電極は接地され
ている。抵抗５３の抵抗値は１０ｋΩ程度であり、イン
ピーダンス制御端子３２側へのリーク電流を阻止してい
る。ここでは、キャパシタ５１の容量値をバリキャップ
５２の容量値よりも十分に大きくする必要があり、この
場合は、容量値を１００ｐＦ程度とすればよい。
の具体的な回路構成を示している。図８に示すように、
キャパシタ５１、バリキャップ５２及び抵抗５３を有し
ており、キャパシタ５１の一方の電極とバリキャップ５
２の一方の電極とが共通接続部において互いに直列に接
続されると共に、抵抗５３は一端が共通接続部と接続さ
れ、他端がインピーダンス制御端子３２と接続されてい
る。キャパシタ５１の他方の電極は増幅用ＦＥＴ２５側
に接続され、バリキャップ５２の他方の電極は接地され
ている。抵抗５３の抵抗値は１０ｋΩ程度であり、イン
ピーダンス制御端子３２側へのリーク電流を阻止してい
る。ここでは、キャパシタ５１の容量値をバリキャップ
５２の容量値よりも十分に大きくする必要があり、この
場合は、容量値を１００ｐＦ程度とすればよい。
【００６９】図２に示す制御回路２７から出力されるイ
ンピーダンス制御電圧Ｖc によってバリキャップ５２の
容量値を変更する。すなわち、前述したように、出力電
力Ｐout が２５．０ｄＢｍで且つアイドル電流Ｉidleが
２００ｍＡの場合は、キャパシタ５１及びバリキャップ
５２を併せた容量値が１．３０ｐＦとなるように、イン
ピーダンス制御電圧Ｖc を制御すればよく、出力電力Ｐ
out が２２．０ｄＢｍで且つアイドル電流Ｉidleが１０
０ｍＡの場合は、キャパシタ５１及びバリキャップ５２
を併せた容量値が２．６８ｐＦとなるように、インピー
ダンス制御電圧Ｖc を制御すればよい。
ンピーダンス制御電圧Ｖc によってバリキャップ５２の
容量値を変更する。すなわち、前述したように、出力電
力Ｐout が２５．０ｄＢｍで且つアイドル電流Ｉidleが
２００ｍＡの場合は、キャパシタ５１及びバリキャップ
５２を併せた容量値が１．３０ｐＦとなるように、イン
ピーダンス制御電圧Ｖc を制御すればよく、出力電力Ｐ
out が２２．０ｄＢｍで且つアイドル電流Ｉidleが１０
０ｍＡの場合は、キャパシタ５１及びバリキャップ５２
を併せた容量値が２．６８ｐＦとなるように、インピー
ダンス制御電圧Ｖc を制御すればよい。
【００７０】なお、図２に示す容量可変回路４４には大
きな振幅の交流電圧が印加されるため、この大きな電圧
振幅に対して歪が生じないようなバリキャップ５２を用
いることによって、容量可変回路４４に生じる歪を無視
できる程度に抑えることができる。
きな振幅の交流電圧が印加されるため、この大きな電圧
振幅に対して歪が生じないようなバリキャップ５２を用
いることによって、容量可変回路４４に生じる歪を無視
できる程度に抑えることができる。
【００７１】以上説明したように、制御回路２７が増幅
用ＦＥＴ２５に対するアイドル電流を制御すると同時に
容量可変回路４４で負荷インピーダンスを制御すること
により、出力電力に応じてアイドル電流と負荷インピー
ダンスとの値を連動して変化させるため、例えば、出力
電力が２５．０ｄＢｍであっても、また、その２分の１
の値の２２．０ｄＢｍであっても、それぞれの出力電力
における最高効率を実現できる。
用ＦＥＴ２５に対するアイドル電流を制御すると同時に
容量可変回路４４で負荷インピーダンスを制御すること
により、出力電力に応じてアイドル電流と負荷インピー
ダンスとの値を連動して変化させるため、例えば、出力
電力が２５．０ｄＢｍであっても、また、その２分の１
の値の２２．０ｄＢｍであっても、それぞれの出力電力
における最高効率を実現できる。
【００７２】なお、本実施形態においては、電力増幅素
子の動作をＡ級動作として説明したが、これに限らず、
ＡＢ級やＢ級動作であってもよい。
子の動作をＡ級動作として説明したが、これに限らず、
ＡＢ級やＢ級動作であってもよい。
【００７３】また、便宜上、出力電力が２５．０ｄＢｍ
の場合とその２分の１の２２．０ｄＢｍの場合とを説明
したが、出力電力の変化のさせ方は多段階であってもよ
く、アイドル電流と負荷インピーダンス値とを効率が維
持されるように変化させればよい。
の場合とその２分の１の２２．０ｄＢｍの場合とを説明
したが、出力電力の変化のさせ方は多段階であってもよ
く、アイドル電流と負荷インピーダンス値とを効率が維
持されるように変化させればよい。
【００７４】また、低減した出力電力を復旧させる場合
には、前述の説明とは逆に、アイドル電流の所定量を増
加させると共に増加した電流量の増分に応じて負荷イン
ピーダンスの値を減らして最適化すればよい。
には、前述の説明とは逆に、アイドル電流の所定量を増
加させると共に増加した電流量の増分に応じて負荷イン
ピーダンスの値を減らして最適化すればよい。
【００７５】また、本実施形態においては、電力増幅素
子にＧａＡｓ ＭＥＳＦＥＴを用いたが、これに限ら
ず、ＭＯＳＦＥＴや、さらには、これらＦＥＴと同様の
電流−電圧（Ｉce−Ｖce）特性を持つバイポーラトラン
ジスタであっても同様の効果を得ることができる。
子にＧａＡｓ ＭＥＳＦＥＴを用いたが、これに限ら
ず、ＭＯＳＦＥＴや、さらには、これらＦＥＴと同様の
電流−電圧（Ｉce−Ｖce）特性を持つバイポーラトラン
ジスタであっても同様の効果を得ることができる。
【００７６】なお、入出力整合回路の一部にインピーダ
ンス整合用の抵抗を含んでいてもよい。
ンス整合用の抵抗を含んでいてもよい。
【００７７】（第１の実施形態の第１変形例）以下、本
発明の第１の実施形態の第１変形例について図面を参照
しながら説明する。
発明の第１の実施形態の第１変形例について図面を参照
しながら説明する。
【００７８】図９（ａ）は第１の実施形態の第１変形例
に係る高周波電力増幅器の容量可変回路の回路構成を示
し、図９（ｂ）はその等価回路を示している。図９
（ａ）に示すように、共通接続部において互いに直列に
接続された第１のキャパシタ５５及び第２のキャパシタ
５６と、正電極が第３のキャパシタ５７を介して共通接
続部と接続され、負電極が第４のキャパシタ５８を介し
て接地されたＰＩＮダイオード５９と、一端がＰＩＮダ
イオード５９の正電極と接続され、他端がインピーダン
ス制御端子３２と接続された第１のチョークインダクタ
６０と、一端がＰＩＮダイオード５９の負電極と接続さ
れ、他端が第２のチョークインダクタ６１を介して接地
された抵抗６２とを有しており、第１のキャパシタ５５
の共通接続部と反対側の電極は増幅用ＦＥＴ２５側に接
続され、第２のキャパシタ５６の共通接続部と反対側の
電極は接地されている。
に係る高周波電力増幅器の容量可変回路の回路構成を示
し、図９（ｂ）はその等価回路を示している。図９
（ａ）に示すように、共通接続部において互いに直列に
接続された第１のキャパシタ５５及び第２のキャパシタ
５６と、正電極が第３のキャパシタ５７を介して共通接
続部と接続され、負電極が第４のキャパシタ５８を介し
て接地されたＰＩＮダイオード５９と、一端がＰＩＮダ
イオード５９の正電極と接続され、他端がインピーダン
ス制御端子３２と接続された第１のチョークインダクタ
６０と、一端がＰＩＮダイオード５９の負電極と接続さ
れ、他端が第２のチョークインダクタ６１を介して接地
された抵抗６２とを有しており、第１のキャパシタ５５
の共通接続部と反対側の電極は増幅用ＦＥＴ２５側に接
続され、第２のキャパシタ５６の共通接続部と反対側の
電極は接地されている。
【００７９】ＰＩＮダイオード５９は、Ｐ型半導体とＮ
型半導体との間に絶縁膜が挟まれてなるダイオードであ
って、１Ｖ程度の順バイアスが印加されることによりオ
ン状態となり、０Ｖが印加されることによりオフ状態と
なる。
型半導体との間に絶縁膜が挟まれてなるダイオードであ
って、１Ｖ程度の順バイアスが印加されることによりオ
ン状態となり、０Ｖが印加されることによりオフ状態と
なる。
【００８０】ここで、使用される周波数帯において、第
１のチョークインダクタ６０はインピーダンス制御端子
３２がオープン（開放）にみえ、第２のチョークインダ
クタ６１はＧＮＤがオープン（開放）にみえる程度の値
として、ＰＩＮダイオード５９に対してＤＣ（直流）的
なバイアス動作を行なえるようにしている。
１のチョークインダクタ６０はインピーダンス制御端子
３２がオープン（開放）にみえ、第２のチョークインダ
クタ６１はＧＮＤがオープン（開放）にみえる程度の値
として、ＰＩＮダイオード５９に対してＤＣ（直流）的
なバイアス動作を行なえるようにしている。
【００８１】抵抗６２は数ｋΩの抵抗値を有し、ＰＩＮ
ダイオード５９の順バイアス時のリーク電流を阻止す
る。第３のキャパシタ５７及び第４のキャパシタ５８は
使用される周波数帯においてほぼショート（短絡）とみ
なせる程度の値とし、これらキャパシタ５７，５８のそ
れぞれの電極間を高周波的にショートする。
ダイオード５９の順バイアス時のリーク電流を阻止す
る。第３のキャパシタ５７及び第４のキャパシタ５８は
使用される周波数帯においてほぼショート（短絡）とみ
なせる程度の値とし、これらキャパシタ５７，５８のそ
れぞれの電極間を高周波的にショートする。
【００８２】本変形例においては、図９（ｂ）の等価回
路図に示すように、ＰＩＮダイオード５９に、インピー
ダンス制御端子３２を介して１Ｖ程度のインピーダンス
制御電圧Ｖc を印加して該ＰＩＮダイオード５９をオン
状態とし、一方、０Ｖのインピーダンス制御電圧Ｖc を
印加して該ＰＩＮダイオード５９をオフ状態とすること
により、ＰＩＮダイオード５９にスイッチ５９Ａの機能
を持たせている。
路図に示すように、ＰＩＮダイオード５９に、インピー
ダンス制御端子３２を介して１Ｖ程度のインピーダンス
制御電圧Ｖc を印加して該ＰＩＮダイオード５９をオン
状態とし、一方、０Ｖのインピーダンス制御電圧Ｖc を
印加して該ＰＩＮダイオード５９をオフ状態とすること
により、ＰＩＮダイオード５９にスイッチ５９Ａの機能
を持たせている。
【００８３】従って、第１のキャパシタ５５の容量値を
２．６８ｐＦとし、第２のキャパシタ５６の容量値を
２．５２ｐＦとすると、第１の実施形態と同様に、出力
電力Ｐout が２５．０ｄＢｍで且つアイドル電流Ｉidle
が２００ｍＡの場合は、インピーダンス制御電圧Ｖc を
０ＶとすればＰＩＮダイオード５９がオフとなって、第
１のキャパシタ５５及び第２のキャパシタ５６からなる
容量値を最適値である１．３０ｐＦとすることができ
る。
２．６８ｐＦとし、第２のキャパシタ５６の容量値を
２．５２ｐＦとすると、第１の実施形態と同様に、出力
電力Ｐout が２５．０ｄＢｍで且つアイドル電流Ｉidle
が２００ｍＡの場合は、インピーダンス制御電圧Ｖc を
０ＶとすればＰＩＮダイオード５９がオフとなって、第
１のキャパシタ５５及び第２のキャパシタ５６からなる
容量値を最適値である１．３０ｐＦとすることができ
る。
【００８４】また、出力電力Ｐout が２２．０ｄＢｍで
且つアイドル電流Ｉidleが１００ｍＡの場合は、インピ
ーダンス制御電圧Ｖc を１ＶとすればＰＩＮダイオード
５９がオンとなり共通接続部が接地されるため、第１の
キャパシタ５５の容量値のみで最適値の２．６８ｐＦを
得ることができる。但し、スイッチ５９Ａも若干の容量
を持つため、実際には第１及び第２のキャパシタ５５，
５６は、この容量を考慮して設計する必要がある。
且つアイドル電流Ｉidleが１００ｍＡの場合は、インピ
ーダンス制御電圧Ｖc を１ＶとすればＰＩＮダイオード
５９がオンとなり共通接続部が接地されるため、第１の
キャパシタ５５の容量値のみで最適値の２．６８ｐＦを
得ることができる。但し、スイッチ５９Ａも若干の容量
を持つため、実際には第１及び第２のキャパシタ５５，
５６は、この容量を考慮して設計する必要がある。
【００８５】なお、図２に示す容量可変回路４４には大
きな振幅の交流電圧が印加されるため、この大きな電圧
振幅に対して歪が生じないようなＰＩＮダイオード５９
を用いることによって、容量可変回路４４に生じる歪を
無視できる程度に抑えることができる。
きな振幅の交流電圧が印加されるため、この大きな電圧
振幅に対して歪が生じないようなＰＩＮダイオード５９
を用いることによって、容量可変回路４４に生じる歪を
無視できる程度に抑えることができる。
【００８６】（第１の実施形態の第２変形例）以下、本
発明の第１の実施形態の第２変形例について図面を参照
しながら説明する。
発明の第１の実施形態の第２変形例について図面を参照
しながら説明する。
【００８７】図１０（ａ）は第１の実施形態の第２変形
例に係る高周波電力増幅器の容量可変回路の回路構成を
示し、図１０（ｂ）はその等価回路を示している。図１
０（ａ）に示すように、共通接続部において互いに直列
に接続された第１のキャパシタ５５及び第２のキャパシ
タ５６と、ドレインが共通接続部と接続され、ソースが
接地され、ゲートが抵抗６５を介してインピーダンス制
御端子３２と接続されたスイッチ用ＦＥＴ６６とを有し
ており、第１のキャパシタ５５の共通接続部と反対側の
電極は増幅用ＦＥＴ２５側に接続され、第２のキャパシ
タ５６の共通接続部と反対側の電極は接地されている。
例に係る高周波電力増幅器の容量可変回路の回路構成を
示し、図１０（ｂ）はその等価回路を示している。図１
０（ａ）に示すように、共通接続部において互いに直列
に接続された第１のキャパシタ５５及び第２のキャパシ
タ５６と、ドレインが共通接続部と接続され、ソースが
接地され、ゲートが抵抗６５を介してインピーダンス制
御端子３２と接続されたスイッチ用ＦＥＴ６６とを有し
ており、第１のキャパシタ５５の共通接続部と反対側の
電極は増幅用ＦＥＴ２５側に接続され、第２のキャパシ
タ５６の共通接続部と反対側の電極は接地されている。
【００８８】スイッチ用ＦＥＴ６６は、ゲートに印加さ
れる電圧がしきい値電圧Ｖthよりも大きい場合にはオン
状態となり、しきい値電圧Ｖthよりも小さい場合にはオ
フ状態となる。また、抵抗６５は数ｋΩの抵抗値を有
し、スイッチ用ＦＥＴ６６のゲート側へのリーク電流の
流入を阻止する。
れる電圧がしきい値電圧Ｖthよりも大きい場合にはオン
状態となり、しきい値電圧Ｖthよりも小さい場合にはオ
フ状態となる。また、抵抗６５は数ｋΩの抵抗値を有
し、スイッチ用ＦＥＴ６６のゲート側へのリーク電流の
流入を阻止する。
【００８９】本変形例においては、図１０（ｂ）の等価
回路図に示すように、例えば、スイッチ用ＦＥＴ６６の
しきい値電圧Ｖthを−１Ｖとすると、スイッチ用ＦＥＴ
６６に、インピーダンス制御端子３２を介して０Ｖ程度
のインピーダンス制御電圧Ｖc を印加して該ＦＥＴ６６
をオン状態とし、一方、−２Ｖのインピーダンス制御電
圧Ｖc を印加して該ＦＥＴ６６をオフ状態とすることに
より、該ＦＥＴ６６にスイッチ６６Ａの機能を持たせて
いる。
回路図に示すように、例えば、スイッチ用ＦＥＴ６６の
しきい値電圧Ｖthを−１Ｖとすると、スイッチ用ＦＥＴ
６６に、インピーダンス制御端子３２を介して０Ｖ程度
のインピーダンス制御電圧Ｖc を印加して該ＦＥＴ６６
をオン状態とし、一方、−２Ｖのインピーダンス制御電
圧Ｖc を印加して該ＦＥＴ６６をオフ状態とすることに
より、該ＦＥＴ６６にスイッチ６６Ａの機能を持たせて
いる。
【００９０】従って、第１のキャパシタ５５の容量値を
２．６８ｐＦとし、第２のキャパシタ５６の容量値を
２．５２ｐＦとすると、第１変形例と同様に、出力電力
Ｐoutが２５．０ｄＢｍで且つアイドル電流Ｉidleが２
００ｍＡの場合は、インピーダンス制御電圧Ｖc を−２
Ｖとすればスイッチ用ＦＥＴ６６がオフとなって、第１
のキャパシタ５５及び第２のキャパシタ５６からなる容
量値を最適値である１．３０ｐＦとすることができる。
２．６８ｐＦとし、第２のキャパシタ５６の容量値を
２．５２ｐＦとすると、第１変形例と同様に、出力電力
Ｐoutが２５．０ｄＢｍで且つアイドル電流Ｉidleが２
００ｍＡの場合は、インピーダンス制御電圧Ｖc を−２
Ｖとすればスイッチ用ＦＥＴ６６がオフとなって、第１
のキャパシタ５５及び第２のキャパシタ５６からなる容
量値を最適値である１．３０ｐＦとすることができる。
【００９１】また、出力電力Ｐout が２２．０ｄＢｍで
且つアイドル電流Ｉidleが１００ｍＡの場合は、インピ
ーダンス制御電圧Ｖc を０Ｖとすればスイッチ用ＦＥＴ
６６がオンとなり共通接続部が接地されるため、第１の
キャパシタ５５の容量値のみで最適値の２．６８ｐＦを
得ることができる。但し、スイッチ６６Ａも若干の容量
を持つため、実際には第１及び第２のキャパシタ５５，
５６は、この容量を考慮して設計する必要がある。
且つアイドル電流Ｉidleが１００ｍＡの場合は、インピ
ーダンス制御電圧Ｖc を０Ｖとすればスイッチ用ＦＥＴ
６６がオンとなり共通接続部が接地されるため、第１の
キャパシタ５５の容量値のみで最適値の２．６８ｐＦを
得ることができる。但し、スイッチ６６Ａも若干の容量
を持つため、実際には第１及び第２のキャパシタ５５，
５６は、この容量を考慮して設計する必要がある。
【００９２】なお、スイッチ用ＦＥＴ６６のドレイン・
ソース間に大きな電圧振幅が印加された場合に、この大
きな電圧振幅によって歪が生じる可能性がある。そこ
で、歪が生じないようなしきい値電圧やゲート幅を持つ
スイッチ用ＦＥＴ６６を適当に選ぶことによって、大き
な電圧振幅によって生じる歪を無視できる程度に抑える
ことができる。
ソース間に大きな電圧振幅が印加された場合に、この大
きな電圧振幅によって歪が生じる可能性がある。そこ
で、歪が生じないようなしきい値電圧やゲート幅を持つ
スイッチ用ＦＥＴ６６を適当に選ぶことによって、大き
な電圧振幅によって生じる歪を無視できる程度に抑える
ことができる。
【００９３】（第２の実施形態）以下、本発明の第２の
実施形態について図面を参照しながら説明する。
実施形態について図面を参照しながら説明する。
【００９４】図１１は本発明の第２の実施形態に係る１
段構成の高周波電力増幅器の回路構成を示している。図
１１において、図２に示す構成要素と同一の構成要素に
は同一の符号を付すことにより説明を省略する。図１１
に示すように、本実施形態においては、出力整合回路４
０における、制御回路２７からのインピーダンス制御電
圧Ｖc を受けるインピーダンス変更回路が、増幅用ＦＥ
Ｔ２５の出力側と並列接続されたインダクタンス可変回
路４３Ａにより構成されていることを特徴とする。
段構成の高周波電力増幅器の回路構成を示している。図
１１において、図２に示す構成要素と同一の構成要素に
は同一の符号を付すことにより説明を省略する。図１１
に示すように、本実施形態においては、出力整合回路４
０における、制御回路２７からのインピーダンス制御電
圧Ｖc を受けるインピーダンス変更回路が、増幅用ＦＥ
Ｔ２５の出力側と並列接続されたインダクタンス可変回
路４３Ａにより構成されていることを特徴とする。
【００９５】第１の実施形態においては、図２に示す容
量可変回路４４の容量値を制御することによって負荷イ
ンピーダンスを変化させたが、第２のインダクタ４３の
インダクタ値を制御することによっても負荷インピーダ
ンスを調整でき、具体的には複数のインダクタと該複数
のインダクタの接続を変えるスイッチとを組み合わせる
ことによって実現できる。
量可変回路４４の容量値を制御することによって負荷イ
ンピーダンスを変化させたが、第２のインダクタ４３の
インダクタ値を制御することによっても負荷インピーダ
ンスを調整でき、具体的には複数のインダクタと該複数
のインダクタの接続を変えるスイッチとを組み合わせる
ことによって実現できる。
【００９６】図１２は、第１の実施形態と同様の設計条
件で出力整合回路４０を設計する場合の設計用チャート
を示しており、図１２において、図１１に示す構成要素
と対応する曲線には同一の符号を付している。図１２に
示すように、例えば、出力電力Ｐout を２５．０ｄＢｍ
としアイドル電流Ｉidleを２００ｍＡとしたときの最適
負荷ピーダンスＺLoptA の値が８．４＋ｊ３．０［Ω］
であり、この状態から、出力電力Ｐout を２２．０ｄＢ
ｍとしアイドル電流Ｉidleを１００ｍＡに変更したとき
の最適負荷ピーダンスＺLoptB の値を１８．０＋ｊ８．
５［Ω］に切り替えるためには、インダクタンス可変回
路４３Ａのインダクタ値を１．６９ｎＨから２．６９ｎ
Ｈに切り替えればよいことが分かる。
件で出力整合回路４０を設計する場合の設計用チャート
を示しており、図１２において、図１１に示す構成要素
と対応する曲線には同一の符号を付している。図１２に
示すように、例えば、出力電力Ｐout を２５．０ｄＢｍ
としアイドル電流Ｉidleを２００ｍＡとしたときの最適
負荷ピーダンスＺLoptA の値が８．４＋ｊ３．０［Ω］
であり、この状態から、出力電力Ｐout を２２．０ｄＢ
ｍとしアイドル電流Ｉidleを１００ｍＡに変更したとき
の最適負荷ピーダンスＺLoptB の値を１８．０＋ｊ８．
５［Ω］に切り替えるためには、インダクタンス可変回
路４３Ａのインダクタ値を１．６９ｎＨから２．６９ｎ
Ｈに切り替えればよいことが分かる。
【００９７】図１３（ａ）は第２の実施形態に係る高周
波電力増幅器のインダクタ可変回路の回路構成を示し、
図１３（ｂ）はその等価回路を示している。図１３
（ａ），（ｂ）において、図９（ａ），（ｂ）に示す構
成要素と同一の構成要素には同一の符号を付すことによ
り説明を省略する。図１３（ａ）に示すように、共通接
続部において互いに直列に接続された第１のインダクタ
７１及び第２のインダクタ７２とを有し、第１のインダ
クタ７１の共通接続部と反対側の電極は増幅用ＦＥＴ２
５側に接続され、第２のインダクタ７２の共通接続部と
反対側の電極は接地されている。
波電力増幅器のインダクタ可変回路の回路構成を示し、
図１３（ｂ）はその等価回路を示している。図１３
（ａ），（ｂ）において、図９（ａ），（ｂ）に示す構
成要素と同一の構成要素には同一の符号を付すことによ
り説明を省略する。図１３（ａ）に示すように、共通接
続部において互いに直列に接続された第１のインダクタ
７１及び第２のインダクタ７２とを有し、第１のインダ
クタ７１の共通接続部と反対側の電極は増幅用ＦＥＴ２
５側に接続され、第２のインダクタ７２の共通接続部と
反対側の電極は接地されている。
【００９８】本実施形態によると、第１のインダクタ７
１のインダクタ値を、１．６９ｎＨとし、第２のインダ
クタ７２のインダクタ値を、２．６９ｎＨと１．６９ｎ
Ｈとの差分である１．０ｎＨとすればよい。
１のインダクタ値を、１．６９ｎＨとし、第２のインダ
クタ７２のインダクタ値を、２．６９ｎＨと１．６９ｎ
Ｈとの差分である１．０ｎＨとすればよい。
【００９９】従って、第１の実施形態と同様に、出力電
力Ｐout が２５．０ｄＢｍで且つアイドル電流Ｉidleが
２００ｍＡの場合は、インピーダンス制御電圧Ｖc を０
ＶとすればＰＩＮダイオード５９がオフとなって、第１
のインダクタ７１及び第２のインダクタ７２の両インダ
クタ値を合わせて最適値である２．６９ｎＨを得ること
ができる。
力Ｐout が２５．０ｄＢｍで且つアイドル電流Ｉidleが
２００ｍＡの場合は、インピーダンス制御電圧Ｖc を０
ＶとすればＰＩＮダイオード５９がオフとなって、第１
のインダクタ７１及び第２のインダクタ７２の両インダ
クタ値を合わせて最適値である２．６９ｎＨを得ること
ができる。
【０１００】また、出力電力Ｐout が２２．０ｄＢｍで
且つアイドル電流Ｉidleが１００ｍＡの場合は、インピ
ーダンス制御電圧Ｖc を１ＶとすればＰＩＮダイオード
５９がオンとなり共通接続部が接地されるため、第１の
インダクタ７１のインダクタ値のみで最適値の１．６９
ｎＨを得られる。但し、スイッチ５９Ａも若干の容量を
持つため、実際には第１及び第２のインダクタ７１，７
２は、この容量を考慮して設計する必要がある。
且つアイドル電流Ｉidleが１００ｍＡの場合は、インピ
ーダンス制御電圧Ｖc を１ＶとすればＰＩＮダイオード
５９がオンとなり共通接続部が接地されるため、第１の
インダクタ７１のインダクタ値のみで最適値の１．６９
ｎＨを得られる。但し、スイッチ５９Ａも若干の容量を
持つため、実際には第１及び第２のインダクタ７１，７
２は、この容量を考慮して設計する必要がある。
【０１０１】（第２の実施形態の一変形例）以下、本発
明の第２の実施形態の一変形例について図面を参照しな
がら説明する。
明の第２の実施形態の一変形例について図面を参照しな
がら説明する。
【０１０２】図１４（ａ）は第１の実施形態の一変形例
に係る高周波電力増幅器のインダクタ可変回路の回路構
成を示し、図１４（ｂ）はその等価回路を示している。
図１４（ａ），（ｂ）において、図１０（ａ），（ｂ）
に示す構成要素と同一の構成要素には同一の符号を付す
ことにより説明を省略する。図１４（ａ）に示すよう
に、共通接続部において互いに直列に接続された第１の
インダクタ７１及び第２のインダクタ７２とを有し、第
１のインダクタ７１の共通接続部と反対側の電極は増幅
用ＦＥＴ２５側に接続され、第２のインダクタ７２の共
通接続部と反対側の電極は接地されている。
に係る高周波電力増幅器のインダクタ可変回路の回路構
成を示し、図１４（ｂ）はその等価回路を示している。
図１４（ａ），（ｂ）において、図１０（ａ），（ｂ）
に示す構成要素と同一の構成要素には同一の符号を付す
ことにより説明を省略する。図１４（ａ）に示すよう
に、共通接続部において互いに直列に接続された第１の
インダクタ７１及び第２のインダクタ７２とを有し、第
１のインダクタ７１の共通接続部と反対側の電極は増幅
用ＦＥＴ２５側に接続され、第２のインダクタ７２の共
通接続部と反対側の電極は接地されている。
【０１０３】本変形例においても、第１のインダクタ７
１のインダクタ値を、１．６９ｎＨとし、第２のインダ
クタ７２のインダクタ値を、２．６９ｎＨと１．６９ｎ
Ｈとの差分である１．０ｎＨとすればよく、従って、出
力電力Ｐout が２５．０ｄＢｍで且つアイドル電流Ｉid
leが２００ｍＡの場合は、インピーダンス制御電圧Ｖc
を−２Ｖとすればスイッチ用ＦＥＴ６６がオフとなっ
て、第１のインダクタ７１及び第２のインダクタ７２の
両インダクタ値を合わせて最適値である２．６９ｎＨを
得ることができる。
１のインダクタ値を、１．６９ｎＨとし、第２のインダ
クタ７２のインダクタ値を、２．６９ｎＨと１．６９ｎ
Ｈとの差分である１．０ｎＨとすればよく、従って、出
力電力Ｐout が２５．０ｄＢｍで且つアイドル電流Ｉid
leが２００ｍＡの場合は、インピーダンス制御電圧Ｖc
を−２Ｖとすればスイッチ用ＦＥＴ６６がオフとなっ
て、第１のインダクタ７１及び第２のインダクタ７２の
両インダクタ値を合わせて最適値である２．６９ｎＨを
得ることができる。
【０１０４】また、出力電力Ｐout が２２．０ｄＢｍで
且つアイドル電流Ｉidleが１００ｍＡの場合は、インピ
ーダンス制御電圧Ｖc を０Ｖとすればスイッチ用ＦＥＴ
６６がオンとなり共通接続部が接地されるため、第１の
インダクタ７１のインダクタ値のみで最適値の１．６９
ｎＨを得られる。但し、スイッチ６６Ａも若干の容量を
持つため、実際には第１及び第２のインダクタ７１，７
２は、この容量を考慮して設計する必要がある。
且つアイドル電流Ｉidleが１００ｍＡの場合は、インピ
ーダンス制御電圧Ｖc を０Ｖとすればスイッチ用ＦＥＴ
６６がオンとなり共通接続部が接地されるため、第１の
インダクタ７１のインダクタ値のみで最適値の１．６９
ｎＨを得られる。但し、スイッチ６６Ａも若干の容量を
持つため、実際には第１及び第２のインダクタ７１，７
２は、この容量を考慮して設計する必要がある。
【０１０５】なお、便宜上、出力電力が２５．０ｄＢｍ
の場合とその２分の１の２２．０ｄＢｍの場合とを説明
したが、出力電力の変化のさせ方は多段階であっても、
アイドル電流と負荷インピーダンス値とを効率が維持さ
れるように変化させれば同様の効果を得ることができ
る。
の場合とその２分の１の２２．０ｄＢｍの場合とを説明
したが、出力電力の変化のさせ方は多段階であっても、
アイドル電流と負荷インピーダンス値とを効率が維持さ
れるように変化させれば同様の効果を得ることができ
る。
【０１０６】また、本実施形態においては、電力増幅素
子にＧａＡｓ ＭＥＳＦＥＴを用いたが、これに限ら
ず、ＭＯＳＦＥＴや、さらには、これらＦＥＴと同様の
電流−電圧（Ｉce−Ｖce）特性を持つバイポーラトラン
ジスタであってもよい。
子にＧａＡｓ ＭＥＳＦＥＴを用いたが、これに限ら
ず、ＭＯＳＦＥＴや、さらには、これらＦＥＴと同様の
電流−電圧（Ｉce−Ｖce）特性を持つバイポーラトラン
ジスタであってもよい。
【０１０７】（第３の実施形態）以下、本発明の第３の
実施形態について図面を参照しながら説明する。
実施形態について図面を参照しながら説明する。
【０１０８】図１５は本発明の第３の実施形態に係る２
段構成の高周波電力増幅器の回路構成を示している。図
１５において、図２に示す構成要素と同一の構成要素に
は同一の符号を付すことにより説明を省略する。本実施
形態の特徴として、図１５に示すように、例えば、ＭＥ
ＳＦＥＴやバイポーラトランジスタ等の第１の電力増幅
素子２５Ａと第２の電力増幅素子２５Ｂと、該第１及び
第２の電力増幅素子２５Ａ，２５Ｂとの間に設けられ、
両者のインピーダンスの整合をとる段間結合回路８０
と、終段の第２の電力増幅素子２５Ｂのアイドル電流の
電流量を制御すると共に、該アイドル電流の電流量に応
じて出力整合回路４０の負荷インピーダンスの値を変更
する制御回路２７とを備えているため、出力電力を変更
したとしても常に高効率を維持できる。
段構成の高周波電力増幅器の回路構成を示している。図
１５において、図２に示す構成要素と同一の構成要素に
は同一の符号を付すことにより説明を省略する。本実施
形態の特徴として、図１５に示すように、例えば、ＭＥ
ＳＦＥＴやバイポーラトランジスタ等の第１の電力増幅
素子２５Ａと第２の電力増幅素子２５Ｂと、該第１及び
第２の電力増幅素子２５Ａ，２５Ｂとの間に設けられ、
両者のインピーダンスの整合をとる段間結合回路８０
と、終段の第２の電力増幅素子２５Ｂのアイドル電流の
電流量を制御すると共に、該アイドル電流の電流量に応
じて出力整合回路４０の負荷インピーダンスの値を変更
する制御回路２７とを備えているため、出力電力を変更
したとしても常に高効率を維持できる。
【０１０９】なお、多段構成の高周波電力増幅器の場合
は、その出力電力は、最終段の増幅素子の消費電流が支
配的であり、図１５に示す初段の第１の電力増幅素子２
５Ａの消費電力は終段の第２の電力増幅素子２５Ｂの出
力電力に比べて大幅に小さいため、第２の電力増幅素子
２５Ｂに対して本発明の制御を行なえば十分な効果を得
られる。
は、その出力電力は、最終段の増幅素子の消費電流が支
配的であり、図１５に示す初段の第１の電力増幅素子２
５Ａの消費電力は終段の第２の電力増幅素子２５Ｂの出
力電力に比べて大幅に小さいため、第２の電力増幅素子
２５Ｂに対して本発明の制御を行なえば十分な効果を得
られる。
【０１１０】また、本実施形態においては電力増幅素子
を２段構成としたが、３段以上の電力増幅素子を有する
高周波電力増幅器であってもよい。
を２段構成としたが、３段以上の電力増幅素子を有する
高周波電力増幅器であってもよい。
【０１１１】また、第２の電力増幅素子２５Ｂ及び出力
整合回路４０と同時に、第１の電力増幅素子２５Ａのア
イドル電流を変化させ、その変化した電流量に応じて段
間結合回路８０のインピーダンスの値を変更すると、効
率をさらに高くできることはいうまでもない。
整合回路４０と同時に、第１の電力増幅素子２５Ａのア
イドル電流を変化させ、その変化した電流量に応じて段
間結合回路８０のインピーダンスの値を変更すると、効
率をさらに高くできることはいうまでもない。
【０１１２】
【発明の効果】本発明の第１及び第２の高周波電力増幅
器によると、電力増幅素子におけるアイドル電流の電流
量を制御するだけでなく、該アイドル電流の変更量に応
じて出力整合回路のインピーダンス特性をも制御すれ
ば、効率を維持したまま消費電力を低減することができ
る。
器によると、電力増幅素子におけるアイドル電流の電流
量を制御するだけでなく、該アイドル電流の変更量に応
じて出力整合回路のインピーダンス特性をも制御すれ
ば、効率を維持したまま消費電力を低減することができ
る。
【０１１３】第１及び第２の高周波電力増幅器におい
て、制御回路が、電力増幅素子におけるアイドル電流の
電流量と出力整合回路の回路定数とを調整すると、アイ
ドル電流の電流量の変化に応じて出力整合回路のインピ
ーダンス特性を変更できるため、例えば、所定量の出力
電力を低減する際に、アイドル電流の減少分に見合うよ
うに負荷インピーダンスを増加させると効率がほとんど
低下しない。
て、制御回路が、電力増幅素子におけるアイドル電流の
電流量と出力整合回路の回路定数とを調整すると、アイ
ドル電流の電流量の変化に応じて出力整合回路のインピ
ーダンス特性を変更できるため、例えば、所定量の出力
電力を低減する際に、アイドル電流の減少分に見合うよ
うに負荷インピーダンスを増加させると効率がほとんど
低下しない。
【０１１４】第１及び第２の高周波電力増幅器におい
て、制御回路が、電力増幅素子におけるアイドル電流の
電流量を減少させる際には電流量の減少に伴って出力整
合回路のインピーダンス値の実部を大きくする一方、ア
イドル電流の電流量を増加させる際には電流量の増加に
伴って出力整合回路のインピーダンス値の実部を小さく
すると、アイドル電流の電流量を減少させて出力電力を
低減させる場合に、効率を低下させないようにできる。
て、制御回路が、電力増幅素子におけるアイドル電流の
電流量を減少させる際には電流量の減少に伴って出力整
合回路のインピーダンス値の実部を大きくする一方、ア
イドル電流の電流量を増加させる際には電流量の増加に
伴って出力整合回路のインピーダンス値の実部を小さく
すると、アイドル電流の電流量を減少させて出力電力を
低減させる場合に、効率を低下させないようにできる。
【０１１５】第１及び第２の高周波電力増幅器におい
て、制御回路が、電力増幅素子におけるアイドル電流の
電流量を減少させる際には電流量の減少に伴って電力増
幅素子に対する負荷線の傾きの絶対値を小さくする一
方、アイドル電流の電流量を増加させる際には電流量の
増加に伴って負荷線の傾きの絶対値を大きくすると、ア
イドル電流の電流量を減少させて出力電力を減少させる
場合に、効率を低下させないようにできる。
て、制御回路が、電力増幅素子におけるアイドル電流の
電流量を減少させる際には電流量の減少に伴って電力増
幅素子に対する負荷線の傾きの絶対値を小さくする一
方、アイドル電流の電流量を増加させる際には電流量の
増加に伴って負荷線の傾きの絶対値を大きくすると、ア
イドル電流の電流量を減少させて出力電力を減少させる
場合に、効率を低下させないようにできる。
【０１１６】第１及び第２の高周波電力増幅器におい
て、出力整合回路が、並列接続された可変容量素子を含
み、該出力整合回路のインピーダンスの値を変更するた
めのインピーダンス変更回路を有していると、アイドル
電流の減少分に見合うように負荷インピーダンスのイン
ピーダンス値を増加させることができる。
て、出力整合回路が、並列接続された可変容量素子を含
み、該出力整合回路のインピーダンスの値を変更するた
めのインピーダンス変更回路を有していると、アイドル
電流の減少分に見合うように負荷インピーダンスのイン
ピーダンス値を増加させることができる。
【０１１７】第１及び第２の高周波電力増幅器におい
て、出力整合回路が、互いに直列に接続された複数の容
量素子と、一端が容量素子同士の接続部に接続され、他
端が接地されたスイッチ素子とを含み、該出力整合回路
のインピーダンスの値を変更するためのインピーダンス
変更回路を有していると、アイドル電流の減少分に見合
うように負荷インピーダンスのインピーダンス値を増加
させることができる。
て、出力整合回路が、互いに直列に接続された複数の容
量素子と、一端が容量素子同士の接続部に接続され、他
端が接地されたスイッチ素子とを含み、該出力整合回路
のインピーダンスの値を変更するためのインピーダンス
変更回路を有していると、アイドル電流の減少分に見合
うように負荷インピーダンスのインピーダンス値を増加
させることができる。
【０１１８】第１及び第２の高周波電力増幅器におい
て、出力整合回路が、互いに直列に接続された複数のイ
ンダクタと、一端がインダクタ同士の接続部に接続さ
れ、他端が接地されたスイッチ素子とを含み、該出力整
合回路のインピーダンスの値を変更するためのインピー
ダンス変更回路を有していると、アイドル電流の減少分
に見合うように負荷インピーダンスのインピーダンス値
を増加させることができる。
て、出力整合回路が、互いに直列に接続された複数のイ
ンダクタと、一端がインダクタ同士の接続部に接続さ
れ、他端が接地されたスイッチ素子とを含み、該出力整
合回路のインピーダンスの値を変更するためのインピー
ダンス変更回路を有していると、アイドル電流の減少分
に見合うように負荷インピーダンスのインピーダンス値
を増加させることができる。
【図１】本発明に係る高周波電力増幅器の電流−電圧特
性であって、高効率を維持しながら出力電力を低減する
方法を示すグラフである。
性であって、高効率を維持しながら出力電力を低減する
方法を示すグラフである。
【図２】本発明の第１の実施形態に係る１段構成の高周
波電力増幅器を示す回路図である。
波電力増幅器を示す回路図である。
【図３】本発明の第１の実施形態に係る高周波電力増幅
器における出力整合回路の負荷インピーダンスを変更す
る方法を示す設計用チャートである。
器における出力整合回路の負荷インピーダンスを変更す
る方法を示す設計用チャートである。
【図４】（ａ）は本発明の第１の実施形態に係る高周波
電力増幅器における出力整合回路の負荷インピーダンス
に対する利得及びドレイン電流の関係を示すグラフであ
る。（ｂ）は本発明の第１の実施形態に係る高周波電力
増幅器における出力整合回路の負荷インピーダンスに対
する電力付加効率及び隣接チャンネル漏洩電力の関係を
示すグラフである。
電力増幅器における出力整合回路の負荷インピーダンス
に対する利得及びドレイン電流の関係を示すグラフであ
る。（ｂ）は本発明の第１の実施形態に係る高周波電力
増幅器における出力整合回路の負荷インピーダンスに対
する電力付加効率及び隣接チャンネル漏洩電力の関係を
示すグラフである。
【図５】本発明の第１の実施形態に係る高周波電力増幅
器における出力整合回路の負荷インピーダンスに対する
各高周波特性を従来の高周波電力増幅器と比較した一覧
表である。
器における出力整合回路の負荷インピーダンスに対する
各高周波特性を従来の高周波電力増幅器と比較した一覧
表である。
【図６】本発明の第１の実施形態に係る高周波電力増幅
器における入力整合回路の最適インピーダンスを求める
設計用チャートである。
器における入力整合回路の最適インピーダンスを求める
設計用チャートである。
【図７】本発明の第１の実施形態に係る高周波電力増幅
器における出力整合回路の最適インピーダンスを求める
設計用チャートである。
器における出力整合回路の最適インピーダンスを求める
設計用チャートである。
【図８】本発明の第１の実施形態に係る高周波電力増幅
器における出力整合回路の容量可変回路を示す回路図で
ある。
器における出力整合回路の容量可変回路を示す回路図で
ある。
【図９】本発明の第１の実施形態の第１変形例に係る高
周波電力増幅器における出力整合回路の容量可変回路を
示す回路図である。
周波電力増幅器における出力整合回路の容量可変回路を
示す回路図である。
【図１０】本発明の第１の実施形態の第２変形例に係る
高周波電力増幅器における出力整合回路の容量可変回路
を示す回路図である。
高周波電力増幅器における出力整合回路の容量可変回路
を示す回路図である。
【図１１】本発明の第２の実施形態に係る１段構成の高
周波電力増幅器を示す回路図である。
周波電力増幅器を示す回路図である。
【図１２】本発明の第２の実施形態に係る高周波電力増
幅器における出力整合回路の最適インピーダンスを求め
る設計用チャートである。
幅器における出力整合回路の最適インピーダンスを求め
る設計用チャートである。
【図１３】本発明の第２の実施形態に係る高周波電力増
幅器における出力整合回路のインダクタ可変回路を示す
回路図である。
幅器における出力整合回路のインダクタ可変回路を示す
回路図である。
【図１４】本発明の第２の実施形態の一変形例に係る高
周波電力増幅器における出力整合回路のインダクタ可変
回路を示す回路図である。
周波電力増幅器における出力整合回路のインダクタ可変
回路を示す回路図である。
【図１５】本発明の第３の実施形態に係る２段構成の高
周波電力増幅器を示す回路図である。
周波電力増幅器を示す回路図である。
【図１６】従来の高周波電力増幅器を示す回路図であ
る。
る。
【図１７】ＦＥＴの電流−電圧（Ｉds−Ｖds）特性を示
すグラフである。
すグラフである。
１０ 入力整合回路 １１ 第１のキャパシタ １２ 第１のインダクタ ２１ 入力端子 ２２ チョークインダクタ ２３ 電源端子 ２４ 出力端子 ２５ 増幅用ＦＥＴ ２５Ａ 第１の電力増幅素子 ２５Ｂ 第２の電力増幅素子 ２６ 出力設定端子 ２７ 制御回路 ２８ 信号源抵抗 ２９ 負荷抵抗 ３０ ゲートバイアス端子 ３１ ゲートバイアス抵抗 ３２ インピーダンス制御端子 ４０ 出力整合回路 ４１ 第２のキャパシタ ４２ 第３のキャパシタ ４３ 第２のインダクタ ４３Ａ インダクタ可変回路（インピーダンス変更回
路） ４４ 容量可変回路（インピーダンス変更回路） ５１ キャパシタ ５２ バリキャップ（可変容量素子） ５３ 抵抗 ５５ 第１のキャパシタ ５６ 第２のキャパシタ ５７ 第３のキャパシタ ５８ 第４のキャパシタ ５９ ＰＩＮダイオード（スイッチ素子） ５９Ａ スイッチ ６５ 抵抗 ６６ スイッチ用ＦＥＴ（スイッチ素子） ６６Ａ スイッチ ７１ 第１のインダクタ ７２ 第２のインダクタ ８０ 段間結合回路
路） ４４ 容量可変回路（インピーダンス変更回路） ５１ キャパシタ ５２ バリキャップ（可変容量素子） ５３ 抵抗 ５５ 第１のキャパシタ ５６ 第２のキャパシタ ５７ 第３のキャパシタ ５８ 第４のキャパシタ ５９ ＰＩＮダイオード（スイッチ素子） ５９Ａ スイッチ ６５ 抵抗 ６６ スイッチ用ＦＥＴ（スイッチ素子） ６６Ａ スイッチ ７１ 第１のインダクタ ７２ 第２のインダクタ ８０ 段間結合回路
Claims (16)
- 【請求項１】 入力された高周波信号を増幅し、増幅さ
れた増幅信号を出力する電力増幅素子と、 前記電力増幅素子の入力側に設けられ、信号源側のイン
ピーダンスと前記電力増幅素子のインピーダンスとの整
合をとる入力整合回路と、 前記電力増幅素子の出力側に設けられ、前記電力増幅素
子のインピーダンスと前記増幅信号を受ける側のインピ
ーダンスとの整合をとる出力整合回路と、 入力された出力設定信号に基づいて前記電力増幅素子と
前記出力整合回路とを制御する制御回路とを備えている
ことを特徴とする高周波電力増幅器。 - 【請求項２】 前記制御回路は、前記電力増幅素子にお
けるアイドル電流の電流量と前記出力整合回路の回路定
数とを調整することを特徴とする請求項１に記載の高周
波電力増幅器。 - 【請求項３】 前記制御回路は、前記電力増幅素子にお
けるアイドル電流の電流量を減少させる際には電流量の
減少に伴って前記出力整合回路のインピーダンス値の実
部を大きくする一方、前記アイドル電流の電流量を増加
させる際には電流量の増加に伴って前記出力整合回路の
インピーダンス値の実部を小さくすることを特徴とする
請求項１に記載の高周波電力増幅器。 - 【請求項４】 前記制御回路は、前記電力増幅素子にお
けるアイドル電流の電流量を減少させる際には電流量の
減少に伴って前記電力増幅素子に対する負荷線の傾きの
絶対値を小さくする一方、前記アイドル電流の電流量を
増加させる際には電流量の増加に伴って前記負荷線の傾
きの絶対値を大きくすることを特徴とする請求項１に記
載の高周波電力増幅器。 - 【請求項５】 それぞれが入力された高周波信号を増幅
し、増幅された増幅信号を出力する多段の電力増幅素子
と、 前記多段の電力増幅素子のうちの初段の電力増幅素子の
入力側に設けられ、信号源側のインピーダンスと前記初
段の電力増幅素子のインピーダンスとの整合をとる入力
整合回路と、 前記多段の電力増幅素子のうちの初段側の電力増幅素子
と終段側の電力増幅素子との間に設けられ、前記初段側
の電力増幅素子と前記終段側の電力増幅素子とのインピ
ーダンスの整合をとる段間結合回路と、 前記多段の電力増幅素子のうちの終段の電力増幅素子の
出力側に設けられ、前記終段の電力増幅素子のインピー
ダンスと前記終段の電力増幅素子からの増幅信号を受け
る側のインピーダンスとの整合をとる出力整合回路と、 入力された出力設定信号に基づいて、少なくとも前記終
段の電力増幅素子と前記出力整合回路とを制御する制御
回路とを備えていることを特徴とする高周波電力増幅
器。 - 【請求項６】 前記制御回路は、前記終段の電力増幅素
子におけるアイドル電流の電流量と前記出力整合回路の
回路定数とを調整することを特徴とする請求項５に記載
の高周波電力増幅器。 - 【請求項７】 前記制御回路は、前記終段の電力増幅素
子におけるアイドル電流を減少させる際には電流量の減
少に伴って前記出力整合回路のインピーダンス値の実部
を大きくする一方、前記アイドル電流の電流量を増加さ
せる際には電流量の増加に伴って前記出力整合回路のイ
ンピーダンス値の実部を小さくすることを特徴とする請
求項５に記載の高周波電力増幅器。 - 【請求項８】 前記制御回路は、前記終段の電力増幅素
子におけるアイドル電流の電流量を減少させる際には電
流量の減少に伴って前記終段の電力増幅素子に対する負
荷線の傾きの絶対値を小さくする一方、前記アイドル電
流の電流量を増加させる際には電流量の増加に伴って前
記負荷線の傾きの絶対値を大きくすることを特徴とする
請求項５に記載の高周波電力増幅器。 - 【請求項９】 前記電力増幅素子は電界効果型トランジ
スタ又はバイポーラトランジスタであることを特徴とす
る請求項１〜８のいずれか１項に記載の高周波電力増幅
器。 - 【請求項１０】 前記出力整合回路は、並列接続された
可変容量素子を含み、該出力整合回路のインピーダンス
の値を変更するためのインピーダンス変更回路を有して
いることを特徴とする請求項１〜８のいずれか１項に記
載の高周波電力増幅器。 - 【請求項１１】 前記出力整合回路は、 互いに直列に接続された複数の容量素子と、一端が前記
容量素子同士の接続部に接続され、他端が接地されたス
イッチ素子とを含み、 該出力整合回路のインピーダンスの値を変更するための
インピーダンス変更回路を有していることを特徴とする
請求項１〜８のいずれか１項に記載の高周波電力増幅
器。 - 【請求項１２】 前記スイッチ素子はＰＩＮダイオード
であることを特徴とする請求項１１に記載の高周波電力
増幅器。 - 【請求項１３】 前記スイッチ素子は電界効果トランジ
スタであることを特徴とする請求項１１に記載の高周波
電力増幅器。 - 【請求項１４】 前記出力整合回路は、 互いに直列に接続された複数のインダクタと、一端が前
記インダクタ同士の接続部に接続され、他端が接地され
たスイッチ素子とを含み、 該出力整合回路のインピーダンスの値を変更するための
インピーダンス変更回路を有していることを特徴とする
請求項１〜８のいずれか１項に記載の高周波電力増幅
器。 - 【請求項１５】 前記スイッチ素子はＰＩＮダイオード
であることを特徴とする請求項１４に記載の高周波電力
増幅器。 - 【請求項１６】 前記スイッチ素子は電界効果トランジ
スタであることを特徴とする請求項１４に記載の高周波
電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1836298A JPH11220338A (ja) | 1998-01-30 | 1998-01-30 | 高周波電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1836298A JPH11220338A (ja) | 1998-01-30 | 1998-01-30 | 高周波電力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11220338A true JPH11220338A (ja) | 1999-08-10 |
Family
ID=11969595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1836298A Pending JPH11220338A (ja) | 1998-01-30 | 1998-01-30 | 高周波電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11220338A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068940A (ja) * | 1999-07-22 | 2001-03-16 | Motorola Inc | 隣接および次隣接チャネル電力制御の負荷調整を行う電力増幅回路 |
| JP2002084148A (ja) * | 2000-06-27 | 2002-03-22 | Nokia Mobile Phones Ltd | 増幅器を負荷インピーダンスに適応させるための整合回路と方法 |
| WO2006006244A1 (ja) * | 2004-07-14 | 2006-01-19 | Mitsubishi Denki Kabushiki Kaisha | 高出力増幅器 |
| JP2007081561A (ja) * | 2005-09-12 | 2007-03-29 | Mitsubishi Electric Corp | 電力増幅器及び無線通信装置 |
| JP2008118624A (ja) * | 2006-10-13 | 2008-05-22 | Matsushita Electric Ind Co Ltd | 高周波電力増幅装置 |
| JP2008131098A (ja) * | 2006-11-16 | 2008-06-05 | Hitachi Media Electoronics Co Ltd | マルチバンド無線機及び半導体集積回路 |
| KR100847184B1 (ko) * | 2006-09-27 | 2008-07-17 | 미쓰비시덴키 가부시키가이샤 | 고출력 증폭기 |
| JP2008288769A (ja) * | 2007-05-16 | 2008-11-27 | Panasonic Corp | 高周波回路、半導体装置、および高周波電力増幅装置 |
| JP2012028470A (ja) * | 2010-07-21 | 2012-02-09 | Panasonic Electric Works Co Ltd | スイッチ装置 |
| US8659394B2 (en) | 2010-06-25 | 2014-02-25 | Samsung Electronics Co., Ltd. | RFID tag and method receiving RFID tag signal |
| JP2015019134A (ja) * | 2013-07-09 | 2015-01-29 | 日本電信電話株式会社 | 出力回路および送受信回路 |
| JP2020114011A (ja) * | 2014-12-19 | 2020-07-27 | マサチューセッツ インスティテュート オブ テクノロジー | 位相スイッチト素子を使用したチューニング可能整合ネットワーク |
| EP3905533A4 (en) * | 2019-02-22 | 2022-01-19 | Mitsubishi Electric Corporation | HIGH FREQUENCY POWER AMPLIFIER |
| US11942898B2 (en) | 2014-12-19 | 2024-03-26 | Massachusetts Institute Of Technology | Generation and synchronization of pulse-width modulated (PWM) waveforms for radio-frequency (RF) applications |
-
1998
- 1998-01-30 JP JP1836298A patent/JPH11220338A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068940A (ja) * | 1999-07-22 | 2001-03-16 | Motorola Inc | 隣接および次隣接チャネル電力制御の負荷調整を行う電力増幅回路 |
| JP4611496B2 (ja) * | 1999-07-22 | 2011-01-12 | モトローラ・インコーポレイテッド | 隣接および次隣接チャネル電力制御の負荷調整を行う電力増幅回路 |
| JP2002084148A (ja) * | 2000-06-27 | 2002-03-22 | Nokia Mobile Phones Ltd | 増幅器を負荷インピーダンスに適応させるための整合回路と方法 |
| US7501897B2 (en) | 2004-07-14 | 2009-03-10 | Mitsubishi Electric Corporation | High-power amplifier |
| WO2006006244A1 (ja) * | 2004-07-14 | 2006-01-19 | Mitsubishi Denki Kabushiki Kaisha | 高出力増幅器 |
| JPWO2006006244A1 (ja) * | 2004-07-14 | 2008-04-24 | 三菱電機株式会社 | 高出力増幅器 |
| JP2007081561A (ja) * | 2005-09-12 | 2007-03-29 | Mitsubishi Electric Corp | 電力増幅器及び無線通信装置 |
| US7408412B2 (en) | 2005-09-12 | 2008-08-05 | Mitsubishi Electric Corporation | Power amplifier and wireless communication device |
| KR100847184B1 (ko) * | 2006-09-27 | 2008-07-17 | 미쓰비시덴키 가부시키가이샤 | 고출력 증폭기 |
| JP2008118624A (ja) * | 2006-10-13 | 2008-05-22 | Matsushita Electric Ind Co Ltd | 高周波電力増幅装置 |
| JP2008131098A (ja) * | 2006-11-16 | 2008-06-05 | Hitachi Media Electoronics Co Ltd | マルチバンド無線機及び半導体集積回路 |
| JP4641021B2 (ja) * | 2006-11-16 | 2011-03-02 | 株式会社日立メディアエレクトロニクス | マルチバンド無線機及び半導体集積回路 |
| JP2008288769A (ja) * | 2007-05-16 | 2008-11-27 | Panasonic Corp | 高周波回路、半導体装置、および高周波電力増幅装置 |
| US8659394B2 (en) | 2010-06-25 | 2014-02-25 | Samsung Electronics Co., Ltd. | RFID tag and method receiving RFID tag signal |
| JP2012028470A (ja) * | 2010-07-21 | 2012-02-09 | Panasonic Electric Works Co Ltd | スイッチ装置 |
| JP2015019134A (ja) * | 2013-07-09 | 2015-01-29 | 日本電信電話株式会社 | 出力回路および送受信回路 |
| JP2020114011A (ja) * | 2014-12-19 | 2020-07-27 | マサチューセッツ インスティテュート オブ テクノロジー | 位相スイッチト素子を使用したチューニング可能整合ネットワーク |
| KR20230010008A (ko) * | 2014-12-19 | 2023-01-17 | 메사추세츠 인스티튜트 오브 테크놀로지 | 위상 스위치 소자를 갖는 튜너블 매칭 네트워크 |
| US11942898B2 (en) | 2014-12-19 | 2024-03-26 | Massachusetts Institute Of Technology | Generation and synchronization of pulse-width modulated (PWM) waveforms for radio-frequency (RF) applications |
| EP3905533A4 (en) * | 2019-02-22 | 2022-01-19 | Mitsubishi Electric Corporation | HIGH FREQUENCY POWER AMPLIFIER |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6636112B1 (en) | High-efficiency modulating RF amplifier | |
| US6753734B2 (en) | Multi-mode amplifier bias circuit | |
| US10491168B2 (en) | Power amplification circuit | |
| US6414553B1 (en) | Power amplifier having a cascode current-mirror self-bias boosting circuit | |
| US7345537B2 (en) | Linear power amplifier with multiple output power levels | |
| US7728662B2 (en) | Saturated power amplifier with selectable and variable output power levels | |
| US6522201B1 (en) | RF amplifier having switched load impedance for back-off power efficiency | |
| US7589589B2 (en) | Power amplifying apparatus and mobile communication terminal | |
| KR100831144B1 (ko) | 고 전력-부가 효율을 가지는 ｒｆ 전력증폭기 | |
| US7649413B2 (en) | High-frequency power amplifier improved in size and cost | |
| JP6680235B2 (ja) | 電力増幅回路および高周波モジュール | |
| US20220416730A1 (en) | Compensation circuit of amplitude modulation-phase modulation, radio frequency power amplifier and device | |
| US20090206933A1 (en) | Dual bias control circuit | |
| KR20020059343A (ko) | 고효율 변조 ｒｆ 증폭기 | |
| JP3131931B2 (ja) | 高周波高出力増幅装置 | |
| JP2004515952A (ja) | 電力増幅器の自己昇圧回路 | |
| JP4094239B2 (ja) | 増幅器 | |
| JPH11220338A (ja) | 高周波電力増幅器 | |
| Nam et al. | A handset power amplifier with high efficiency at a low level using load-modulation technique | |
| JP2017195536A (ja) | 電力増幅モジュール | |
| KR102221543B1 (ko) | 전력 증폭 회로 | |
| US20060022755A1 (en) | Nagative conductance power amplifier | |
| JP2005045440A (ja) | 電力増幅器及びこれを用いた無線通信装置 | |
| Oh et al. | A fully-integrated+ 23-dBm CMOS triple cascode linear power amplifier with inner-parallel power control scheme | |
| Saari et al. | Integrated 2.4 GHz class-E CMOS power amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A02 | Decision of refusal |
Effective date: 20041026 Free format text: JAPANESE INTERMEDIATE CODE: A02 |