WO2004100110A1 - アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 - Google Patents

アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 Download PDF

Info

Publication number
WO2004100110A1
WO2004100110A1 PCT/JP2004/006235 JP2004006235W WO2004100110A1 WO 2004100110 A1 WO2004100110 A1 WO 2004100110A1 JP 2004006235 W JP2004006235 W JP 2004006235W WO 2004100110 A1 WO2004100110 A1 WO 2004100110A1
Authority
WO
WIPO (PCT)
Prior art keywords
active matrix
driving tft
panel
voltage
matrix panel
Prior art date
Application number
PCT/JP2004/006235
Other languages
English (en)
French (fr)
Inventor
Yoshitami Sakaguchi
Daiju Nakano
Original Assignee
International Business Machines Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corporation filed Critical International Business Machines Corporation
Priority to US10/556,497 priority Critical patent/US7486100B2/en
Priority to JP2005506005A priority patent/JP4110172B2/ja
Publication of WO2004100110A1 publication Critical patent/WO2004100110A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Definitions

  • Inspection device for active matrix panel Inspection method, and method for manufacturing active matrix OLE D panel
  • the present invention relates to an inspection device for an organic light emitting mode (OLED) panel, and more particularly, to an inspection device for performing a function inspection of a TFT array before an OLED forming process step.
  • OLED organic light emitting mode
  • OLEDs also known as organic EL (Electro Luminescence) are devices that emit a direct current through a fluorescent organic compound that is excited by applying an electric field to emit light, and are thin, have a wide viewing angle, and have a wide gamut. (Gamut), it is attracting attention as a next-generation display device.
  • LED driving systems passive type and active type.
  • the active type is suitable in terms of material, life, and crosstalk.
  • This active type requires a TFT (Thin Film Transistor) drive, and this TFT array includes, for example, a type using low-temperature polysilicon and a type using a-Si (amorphous silicon). Is attracting attention.
  • TFT Thin Film Transistor
  • FIGS. 21A and 21B are diagrams for comparing and explaining pixel circuits of an AMO LED and an AML CD.
  • FIG. 21 (a) shows a pixel circuit of an AM LED
  • FIG. 21 (b) shows a pixel circuit of an AML CD.
  • a TFT array pixel circuit is formed by the TFT 310 connected to the data line (Data) and the gate line (Gate).
  • Data data line
  • Gate gate line
  • a drive TFT 302 which is an open-drain drive drive transistor, is connected beside the pixel capacitance of a circuit similar to that shown in Fig. 21 (b) to emit light.
  • An OLED 301 as an element is connected to the driving TFT 302.
  • the AMLCD can change the gradation simply by generating a voltage on the TFT 310.
  • the driving TFT 302 When pressure is applied, the brightness of the OLED 301 changes according to the value of the flowing current.
  • the threshold voltage Vth (threshold voltage) of the driving TFT 302 may vary even if the process is adjusted. If there is variation, even when the same voltage is applied, the flowing current changes, resulting in uneven brightness.
  • the characteristics of the driving TFT 302 that drives the OLED 301 in addition to the disconnection (open) / short-circuit (short) detection of the wiring must be uniform throughout the panel. Inspection is important. This inspection is to confirm that the Neomasa circuit of the driving TFT 302 functions and that the Vth of the driving TFT 302 on the panel is uniform.
  • the current yield of TFT arrays for AMOLED is not sufficiently high, the material of OLED 301 itself is expensive, and the occupation time of the OLED 301 forming process in the manufacturing process is long.
  • the OLED which is a component of the pixel circuit, is not mounted, and the driving TFT is in an open-drain state.
  • the OLED 301 shown by the broken line in FIG. 21A is not connected, and does not constitute a normal circuit. Therefore, it is basically impossible to supply a current to the driving TFT 302, and as it is, it is possible to perform a function test of the Vth correction circuit, a function test of the TFT array, and a test of a patterning state of the pixel electrodes. Did not.
  • the above-mentioned U.S. Patent Publications 1 and 2 merely show a method of inspecting a pixel circuit of an AML CD TFT array as shown in FIG. 21 (b), and FIG. 21 (a) shows the method. It does not have a mechanism to supply current to the driving TFT 302 shown.
  • the Vth measurement of the open-drain drive TFT 302 cannot be performed using U.S. Pat.
  • a method of connecting the wiring to the drain of the driving TFT and conducting a current to perform the detection is conceivable, but the wiring connection may cause contamination or rupture of the TFT array.
  • Another object is to perform a function test of a TFT array for an AMOLED panel without preparing a special additional circuit in a pixel.
  • Still another object is to connect the current supply terminal to the drain electrode of the driving TFT, to inspect the function of the Vth correction circuit of the driving TFT, to inspect the variation of Vth, or to check the patterning state of the pixel electrode. ⁇ to do. Disclosure of the invention
  • an active matrix panel (TFT array) inspection apparatus to which the present invention is applied is an OLED (Organic Light Emitting Diode).
  • OLED Organic Light Emitting Diode
  • the opposing electrode placed near the surface where the OLED connection electrode is exposed in the active matrix panel before formation, and the OLED connection electrode of the driving TFT (Thin Film Transistor) that constitutes this active matrix panel and the power supply A microcapacitor forming means for forming a microcapacitor Cm using a counter electrode, an inspection means for inspecting an active matrix panel based on the microcapacitor Cm formed by the microcapacitor forming means, and a pixel circuit.
  • a charge pump circuit is constituted by the pixel capacitance Cs and the minute capacitance Cm, and includes a pinch-off voltage estimating means for estimating the pinch-off voltage V after the threshold voltage Vth is captured.
  • the detection means is characterized in that the threshold voltage Vth of the driving TFT is estimated and the active matrix panel is inspected. More specifically, by changing the voltage of the power supply by a predetermined potential difference, passing a transient current between the drain and source of the driving TFT through the minute capacitance Cm formed by the minute capacitance forming means, the current waveform output from the driving TFT By observing, the threshold voltage Vth of the driving TFT is estimated.
  • the detection means may be characterized by estimating the minute capacitance Cm of each pixel constituting the active matrix panel and evaluating the variation of the minute capacitance Cm.
  • Vp Vd — Qp / Cm
  • the present invention relates to an active matrix panel inspection method for inspecting an active matrix panel before OLED formation, comprising the steps of: arranging a counter electrode near a surface of an active matrix panel where an OLED connection electrode is exposed; Selecting a pixel to be measured in the active matrix panel; setting a power supply connected to the counter electrode to a driving potential; and applying a predetermined voltage Vd between a drain and a source in a driving TFT of the pixel to be measured. Observing the current flowing through the driving TFT of the pixel to be measured.
  • the method further includes a step of estimating a minute capacitance Cm formed between the counter electrode and the driving TFT, and a step of identifying a defective portion of the active matrix panel based on the estimated minute capacitance Cm,
  • the step of specifying the defective portion is characterized by specifying the defective portion based on whether or not the estimated minute capacitance C m exceeds a predetermined range. It is preferable that the ratio becomes smaller, because a defect such as a short circuit between adjacent pixel electrodes due to insufficient jetting can be easily found.
  • a step of estimating the threshold voltage Vth of the driving TFT and a step of identifying a defective portion of the active matrix panel based on the estimated threshold voltage Vth are further included.
  • the step of estimating the threshold voltage Vth includes the steps of observing the amount of charge flowing using an integration circuit arranged on the source side of the driving TFT and pinching off from the amount of charge flowing until the driving TFT enters the pinch-off state. It can be characterized in that the threshold voltage Vth is estimated by obtaining the voltage Vp. Then, the threshold voltage Vth or the pinch-off voltage Vp is determined for the pixels constituting the active matrix panel, and the step of determining the quality of the active matrix panel based on the voltage range or variation of the threshold voltage Vth or the pinch-off voltage Vp is performed.
  • a method of manufacturing an active matrix OLED panel to which the present invention is applied includes a method of forming an active matrix panel by forming a TFT array on a substrate, and a method of manufacturing the generated active matrix panel.
  • the inspection process includes the OLED in the active matrix panel generated by the array process.
  • a counter electrode is arranged near the surface where the connection electrode is exposed, and the current flowing through the pixel to be measured constituting the active matrix panel is observed.
  • a minute capacitance C m is formed between the drain of the driving TFT that constitutes the active matrix panel and the power supply by arranging the counter electrode, and a transient current flows through the driving TFT through the small capacitance C m.
  • the function of the active matrix panel can be checked by observing the output waveform from the driving TFT.
  • the small capacitance C m for each pixel constituting the active matrix panel is estimated, and the estimated minute capacitance C m is calculated. By evaluating the variation of the capacitance Cm, it is possible to determine a defective portion of the patterned pixel electrode.
  • the function of the active matrix panel can be inspected by observing the output waveform from the driving TFT and estimating the threshold voltage Vth of the driving TFT.
  • an integration circuit is arranged on the source side of the driving TFT, the pinch-off voltage Vp is calculated based on the amount of charge flowing through the integration circuit, and the threshold voltage Vth or Vth of the driving TFT is calculated for the pixels constituting the active matrix panel. It is characterized in that the quality of the active matrix cell is determined based on the calculated pinch-off voltage Vp. Further, the present invention is characterized in that a saturation current when a predetermined voltage is applied to the driving TFT is obtained for all pixels on the active matrix panel, and the characteristic variation with respect to the driving TFT is evaluated.
  • FIG. 1 is a diagram for explaining a manufacturing process of an OLED panel to which the present embodiment is applied.
  • FIG. 2 is a diagram for explaining a configuration of a test device used in the inspection process.
  • FIGS. 3 (a) and 3 (b) are diagrams for explaining generation of a small capacitance Cm on a TFT array.
  • Figures 4 (a) and (b) are diagrams showing examples of the simplest 2TFT voltage programming type pixel circuit.
  • FIGS. 5 (a) and (b) are diagrams showing an example of a voltage programming type pixel circuit composed of 4 TFTs having a Vth correction function.
  • FIG. 6 is a flowchart showing the flow of the measurement.
  • FIG. 1 is a diagram for explaining a manufacturing process of an OLED panel to which the present embodiment is applied.
  • FIG. 2 is a diagram for explaining a configuration of a test device used in the inspection process.
  • FIGS. 3 (a) and 3 (b) are diagrams for explaining generation of a
  • FIG. 7 is a flowchart detailing the process of estimating the threshold voltage Vth.
  • FIG. 8 is a diagram showing an example of an integration circuit used for observing a current flowing through the driving TFT.
  • FIG. 9 is a diagram illustrating an example of output from the integration circuit.
  • FIG. 10 is a flowchart showing a flow of Vth setting by a charge pump which performs a boost / step-down through a capacitor as a preceding stage in the estimation process of the pinch-off oven pressure Vp.
  • FIGS. 11A and 11B are diagrams for explaining a charge pump operation.
  • FIG. 12 is a flowchart showing the measurement (estimation) processing of the pinch-off voltage Vp.
  • FIG. 13 is a flowchart showing the flow of the inspection result evaluation.
  • Figure 14 shows a voltage programming method in which the pixel circuit consists of two TFTs. It is a figure showing the example of application to a formula panel.
  • FIG. 15 is a diagram showing driving waveforms for performing measurement in a 2-TFT voltage programming type pixel circuit.
  • FIG. 16 is a diagram showing an example in which a pixel circuit is implemented on a voltage programming type panel including four TFTs.
  • FIG. 17 is a diagram showing drive waveforms of the initialization work (sequences 1 to 4) and the Vth write work (sequences 5 to 11).
  • FIGS. 18 is a diagram showing a driving waveform of the charge pump operation.
  • FIG. 19 is a diagram showing drive waveforms of the inspection work.
  • FIGS. 20 (a) and (b) are diagrams for explaining an example of a defect due to a predicted poor etching of the pixel electrode and an example of estimating the minute capacitance Cm.
  • FIGS. 21 (a) and (b) are diagrams for comparing and explaining the pixel circuits of AMOLED and AMLCD. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a diagram for explaining a manufacturing process of an OLED (Organic Light Emitting Diode) panel to which the present embodiment is applied.
  • the OLED panel manufacturing method applied includes: ⁇ An array process 1 for generating a TFT array (active matrix panel), which is an LED drive circuit, and an inspection process 2 for performing a functional test using the generated TFT array alone. You.
  • the inspection step 2 an inspection is performed to confirm that the open / short of the wiring is equal to or less than a predetermined condition and that the characteristics of the TFT are uniform throughout the panel.
  • the TFT array that is determined to be defective in the inspection step 2 is eliminated without moving to the next step.
  • the process moves to the final inspection process 4 after the cell process 3 for forming an OLED on the TFT array.
  • the final inspection step 4 finally, non-defective products and non-defective products are sorted out.
  • the inspection target includes, for example, active matrix (AM) panels used for display screens of PHS and mobile phones, as well as various AMO LED panels.
  • AM active matrix
  • FIG. 2 is a diagram for explaining the configuration of the test apparatus 10 used in the inspection process 2.
  • the test equipment 10 is a storage device (Data Base) 11, a computer (PC) 12, a measurement control circuit (Control Circuits) 13, a signal generation and a signal measurement circuit (Drive / sense circuits) 14, a probe (Data probes) 15, Signal generation ⁇ Signal measurement circuits (Drive / sense circuits) 16, Probes (Gate probes) 17, Micro-capacity counter electrode (Power electrode) 18, and Micro-capacity It has a counter electrode control circuit (Power control Circuits) 19.
  • the storage device 11 of the test device 10 stores information necessary for good / bad judgment of the TFT array to be inspected and information necessary for measurement.
  • the device 12 is configured by, for example, a PC or the like, and executes a determination process based on information stored in the storage device 11 based on input data.
  • the measurement control circuit 13 manages a measurement sequence of a detection method described later.
  • the signal generation / signal measurement circuits 14 and 16 are analog circuits that generate drive signals for the AMO LED and obtain the measured waveform of the TFT array.
  • the signal generation / signal measurement circuits 14 and 16 are equipped with integration circuits described later.
  • the probes 15 and 17 supply the AMO LED drive signals generated by the signal generation and signal measurement circuits 14 and 16 to the TFT array to be measured, and acquire the measurement waveform from the TFT array.
  • the counter electrode 18 with a very small capacitance is placed near (for example, a distance of about 10 m) near the panel surface (the surface where the OLED connection electrodes are exposed) of the TFT array to be measured.
  • a small capacitance Cm is formed in For example, it is composed of a metal plate having a low resistance and a high flatness, such as a copper plate.
  • the microcapacitor counter electrode control circuit 19 controls the power supply voltage supplied to the counter electrode 18.
  • the measurement sequence of the inspection method described later is managed by the measurement control circuit 13, and the AMO LED drive signal is generated by the signal generation and signal measurement circuits 14 and 16, and the probes 15 and 1 are used. It is supplied to the TFT array through 7.
  • the measured waveform of the TFT array is input to the signal generation / signal measurement circuits 14 and 16 through the probes 15 and 17 and observed.
  • the observed signal is converted into digital data by the measurement control circuit 13 and input to the computer 12.
  • the processing of the measurement data and the pass / fail judgment are performed while referring to the information stored in the storage device 11.
  • 3 (a) and 3 (b) are diagrams for explaining the generation of a small capacitance Cm on a TFT array (active matrix panel).
  • FIG. 3A shows a TFT array (active matrix panel) 100 to be measured
  • FIG. 3A shows a TFT array (active matrix panel) 100 to be measured
  • FIG. 3B shows a state in which the counter electrode 18 is arranged close to the TFT array 100.
  • a group of pixels (pixels) 101 is formed on a substrate 110.
  • a TFT 102 is formed corresponding to each pixel 101, and a pixel electrode 103 is formed for each pixel 101.
  • an opposing electrode 18 connected to a power supply is arranged near the surface (the surface where the OLED connection electrode is exposed) of the TFT array 100, which is an AMOLED panel, and the driving TFT drain (OLED A minute capacitance Cm is formed between the connection electrode) and the power supply.
  • FIGS. 4 and 5 show examples of a pixel circuit in which one minute capacitance Cm is formed.
  • FIGS. 4 (a) and 4 (b) show examples of the pixel circuit of the simplest 2TFT voltage programming method as shown in FIG. 21 (a), and FIGS. 5 (a) and 5 (b) An example of a pixel circuit of a voltage programming system including 4 TFTs having a Vth correction function is shown.
  • FIGS. 4 (a) and 5 (a) show a state in which the OLED 120 is mounted.
  • a small capacitance C m is used instead of mounting the OLED 120.
  • the formed pixel circuit is shown.
  • SW1 is turned on by a select line (Select) when writing a gradation voltage to the pixel capacitance Cs.
  • Tr.d is a driving TFT, and here, an n-channel TFT is shown.
  • SW1 shown in FIGS. 5 (a) and 5 (b) is selected when the gray scale voltage is written to the pixel capacitor Cs1. Turns on by the tatto line (Select).
  • SW2 and SW3 are circuits for performing Vth correction of the driving TFT (Tr. D).
  • SW2 is controlled by a Vth correction control line (Vthcnt.)
  • SW3 is controlled by a current switch control line (Currentcnt.)
  • Vth is stored in the pixel capacitance Cs2.
  • the threshold voltage Vth is a reference voltage when the OLED 120 is driven by the TFT. If the threshold voltage Vth is set to a preferable value, for example, about 1.5 V, and the threshold voltage Vth increases, when the same gate voltage Vgs is applied, the drain current value decreases and the screen becomes dark. In addition, when engraving the gradation, the gray scale part close to black is crushed.
  • the threshold voltage Vth decreases, when the same gate voltage Vgs is applied, the drain current value increases and the screen becomes brighter. Therefore, in the inspection process 2, the threshold voltage Vth is estimated, and the estimated threshold voltage Vth is used as one index for judging the quality of the panel. Next, the processing executed in the inspection step 2 will be described.
  • a voltage-pulling-type pixel circuit having no Vth correction function as shown in FIG. 4 and a voltage-programming-type pixel circuit having a Vth correction function as shown in FIG. 5 are tested.
  • the pixel circuit shown in FIG. 4 means that the V gs of the driving TFT can be set directly from the data line (Data), and does not mean only the pixel circuit shown in FIG.
  • the pixel circuit shown in FIG. 5 means a configuration in which the minute capacitance Cm and the pixel capacitance Cs are connected via the Vth correction control switch, and does not mean only the pixel circuit shown in FIG.
  • the offset voltage due to control signal drive is not considered. Consideration of the offset voltage It will be explained.
  • FIG. 6 is a flowchart showing the flow of the measurement.
  • Vth estimation processing is executed (step 102).
  • the process of estimating the Vth (pinch-off voltage Vp) that cannot be corrected is executed.
  • the inspection result evaluation process is executed (step 104), and the inspection ends.
  • FIG. 7 is a flowchart illustrating in detail the process of estimating the threshold voltage Vth shown in step 102 of FIG.
  • Steps 11 to 11 are executed as preparation for measurement. After that, the current when the known small voltage Vgs is applied to the driving TFT is observed. That is, in steps 114 and 115, the behavior of the driving TFT at Vgs Vth is observed.
  • Vgs is a gate-source voltage in the driving TFT.
  • the estimation of the minute capacitance Cm is performed in Steps 117 to 119.
  • step 1 13 This allows voltage to be applied to Vds while the drive TFT is turned off
  • voltage Vd is applied between the drain and source of Tr.d
  • Preparation for measurement is performed by the above flow ..
  • a minute ON that turns on the driving TFT on the data line (Data) The potential Vgs is applied, and the OFF potential is applied to the data line (Data) of the non-measured pixel (step 114).
  • the driving TFT flows a constant current determined by Vgs In Fig. 4 (b), the driving TFT, Tr.d, flows a constant current from Cm Then, by connecting an integrating circuit to the wiring to which the source of the driving TFT is connected, the current flowing through the driving TFT can be observed using this integrating circuit (step 115).
  • Fig. 8 shows an example of the integration circuit used to observe the current flowing through the driving TFT, where Vgs Vth of the driving TFT is observed according to the flow.
  • the circuit shown in the figure shows the case where the integrating circuit 1
  • the integration circuit 130 is shown in FIG. Signal generation shown • Provided in the signal measurement circuits 14 and 16.
  • the integrating circuit 130 includes an operation amplifier 131, a capacitor C i, and a reset switch SWreset.
  • the source side of the driving TFT Tr.d becomes the GND potential due to the imaginary short (virtual short) of the integration circuit 130.
  • the operation of the integrating circuit 130 is described in detail in US Pat. No. 5,179,345.
  • the integration circuit 130 can be similarly connected to other pixel circuits.
  • the output from the integration circuit 130 is converted into digital data by an A / D conversion circuit provided in the measurement control circuit 13 shown in FIG. 2, and is taken into the computer 12, so that the subsequent estimation processing can be performed.
  • the process is divided depending on whether or not the value of the minute capacitance Cm is known (step 116).
  • the processing shifts to the Vth estimation processing in and after step 120. If the value of the minute capacitance Cm is unknown, the Cm estimation processing in steps 117 to 119 is performed.
  • the horizontal output voltage Va of the integrated waveform taken into the computer 12 is obtained (step 117), and the total charge amount Qa passing through the driving TFT is obtained from the capacitance Ci of the integrating circuit (step 117). 1 18). More specifically,
  • the total charge Q a is obtained.
  • the small capacitance Cm Vd in Fig. 4 (b)
  • the value of C m can be estimated (step 1 19). That is, if the power supply amplitude voltage is Vdrv,
  • FIG. 9 is a diagram showing an output example from the integration circuit 130 of FIG.
  • the horizontal axis is time, and the vertical axis is voltage.
  • a constant slope voltage is generated during the period when the drive TFT is passing a constant current (saturation region).
  • the slope starts to change at the slope change point, and the current value is 0, that is, the slope of the output waveform becomes horizontal with no current flowing through the driving TFT.
  • the slope change point can be said to be the point at which the operating point of the driving TFT shifts from the saturation region to the linear region.
  • the output voltage Vop at which the slope of the integrated waveform changes (pinch off) and the output voltage Va at which the integrated waveform becomes horizontal are obtained, and these values are used for estimating the minute capacitance C m and the threshold voltage Vth described above.
  • the output curve of the integration circuit as shown in FIG. 9 is differentiated by the calculator 12, the voltage change per unit time is obtained, and the slope change point is determined.
  • the output voltage of the integration circuit at this time is Vop.
  • FIG. 9 is for explaining the principle, and shows a case where the offset voltage is 0 V.
  • the offset voltage is the voltage due to the charge that flows into and out of the GND wiring from the control signal wiring through the parasitic capacitance when the control signal is driven, such as Vout (see Figure 15) described later.
  • Vout see Figure 15
  • the calculation is performed in consideration of the offset voltage as described in the implementation examples shown in FIGS. Here, this offset voltage is neglected to facilitate the explanation of the principle.
  • the Vth estimation process is performed thereafter. Specifically, as described in Fig. 9, the point where the slope of the integrated waveform changes (the slope change point)
  • the output voltage Vop of the integrating circuit 130 at this time is obtained (step 120). From the output voltage Vop thus obtained and the capacitance C i of the integration circuit 130, the amount of charge Qp that has flowed until the driving TFT enters a pinch-off state is obtained (step 121). That is,
  • the difference between the voltage obtained by dividing this value by Cm and the voltage applied to the small capacitance Cm means the pinch-off voltage V p of the driving TFT. That is, when expressed using the power supply amplitude voltage Vdrv, the pinch-off voltage Vp is
  • V p Vdrv—Q p / Cm
  • Step 122 if the difference between the small ON voltage Vgs that can turn on the driving TFT printed on the data line (Data) and the pinch-off voltage V is obtained, the Vth of the driving TFT can be obtained (step 123). That is,
  • the threshold voltage Vth can be estimated. After that, supply the OFF potential to the select line (Select) and open the measurement line.
  • FIG. 10 is a flowchart showing a flow of Vth setting by a charge pump which performs boosting / lowering via a capacitor as a preceding stage in the estimation process of the pinch-off voltage Vp. Specifically, this is executed by a voltage programming type pixel circuit having a Vth correction function shown in FIG. 5 (b).
  • steps 201 to 205 measurement preparation is performed. Thereafter, a charge pump operation is executed in steps 208 to 210, and Vth correction processing is performed in steps 211 to 213. Thereafter, the measurement of the pinch-off voltage Vp in step 214 is performed.
  • the flowchart shown in FIG. 10 will be described with reference to FIG. 5 (b).
  • Step 20 In preparation for measurement, an ON potential is applied to the select line (Select) to make SW 1 conductive, whereby the measurement line is turned on. Selected (Step 20 Do Also, set the power supply connected to the microcapacitor Cm to GND potential and set the OFF potential (data line (non-measurement pixel data line (Data line)) to the current SW control line (Current cnt .;) and data line (Data) (Data) to apply the ON potential) to prepare for the initialization of the pixel capacitance C s (Step 202) In this state, the Vth correction control line (Vth cnt.) Is set for a certain period (for a certain period only).
  • the ON potential is applied to initialize the pixel capacitance Cs (Step 203)
  • the ON potential OFF potential to the data line (Data) of the non-measured pixel
  • the data line (Data) is applied to the data line (Data).
  • Vth correction step 204
  • Vth correction control line step 204
  • step 205 Applying ON potential to the data line (Data) is to maximize the gate voltage of the driving TFT (Tr. D).
  • Step 206 by checking the current at the output of the integration circuit 130 as shown in Fig. 8, it is determined whether or not the driving TFT is in the ON state (Step 206).
  • step 214 If so, it is determined that the Vth correction has been completed, and the process proceeds to step 214. If the driving TFT is not in the ON state, the process proceeds to step 207 to execute the charge pump operation.
  • the ON potential is applied to the data line of the non-measured pixel in step 202 and the Vth correction is performed in step 203
  • the voltage charged to the pixel capacitance C s of the non-measured pixel becomes Vth at the maximum.
  • step 204 the data line ( By applying the OFF potential to Data), the voltage charged to the pixel capacitance C s of the non-measured pixel becomes lower than Vth by the difference potential between the ON potential and the OFF potential, and the non-measured pixel can be completely turned off.
  • a ⁇ N potential is applied to the current SW control line (Currentcnt.) And an OFF potential is applied to the data line (Data) to prepare for charge pump operation (step 207).
  • the power supply connected to the small capacitance Cm is set to the drive potential, and the ON potential is applied to the Vth correction control line (Vthcnt.)
  • Vthcnt. Vth correction control line
  • Step 209 it is determined whether or not the driving TFT is in the ON state. When it is turned on, it can be confirmed that a voltage exceeding Vth has occurred in Cs2, and the process shifts to the Vth correction process from step 211. If the drive TFT is not in the ON state in step 209, an ON potential is applied to the data line (Data) to bring the drive TFT closer to the ON state. Here, the power supply connected to the minute capacitor Cm is dropped to the GND potential, the electric charge of the minute capacitor Cm is discharged to GND, and the OFF potential is applied to the data line (Data) (Step 210). Return to Until the driving TFT is turned on, the processing of Step 208 to Step 210 is repeated.
  • FIG. 11A and 11B are diagrams for explaining the charge pump operation in steps 207 to 210.
  • FIG. 11A By the procedures of Step 207 and Step 208, as shown in FIG. 11A, the potential of the electrode connected to the driving TFT (Tr.d) gate of the pixel capacitor Cs2 increases. That is, preparation Then, the ON potential is given to the current SW control line (Current cnt.) To turn on SW 3 and the data line (Data) to OV.
  • the power supply connected to the small capacitance Cm is set to the drive potential Vd, and the ON potential is applied to the Vth correction control line (Vth cnt.) For a set period to turn on SW2, and the pixel capacitance Cs2 Is performed, and the gate voltage of the driving TFT (Tr.d) is increased.
  • the ON potential (+ V) is applied to the data line (Data).
  • the drive TFT (Tr.d) may not turn on even when the ON potential (+ V) is applied to the data line (Data). Since the channel width is sufficiently large, the processing in step 210 can be performed by the leak current.
  • the power supply connected to the minute capacitance Cm is set to the GND potential while the ON potential is applied to the data line (Data). Discharge (step 211).
  • the ON potential is applied to the data line (Data) to ensure that the driving TFT (Tr.d) is turned ON.
  • FIG. 12 is a flowchart showing the process of measuring (estimating) the pinch-off voltage Vp in step 214.
  • Step 302 a drive potential is given to the power supply electrode connected to the minute capacitance Cm, an ON potential is applied to the current SW control line (Current cnt.), And a voltage Vds is applied to the drain of the drive TFT (Step 302). .
  • the electric charge flowing out of the driving TFT is observed by the integration circuit 130 described with reference to FIGS. 8 and 9 (step 303).
  • the output of the integration circuit 130 is converted into digital data using the A / D conversion circuit in the measurement control circuit 13 shown in FIG. 2, and is taken into the computer 12, so that the subsequent estimation is possible. Become.
  • the processing is divided depending on whether or not the value of the minute capacitance Cm is known (Step 304).
  • the process proceeds to the estimation process of the minute capacitance Cm in steps 305 to 307. If the value of the minute capacitance Cm is known, the process directly proceeds to the estimation process of the pinch-off voltage Vp in steps 308 to 310.
  • the horizontal output voltage Va of the integrated waveform taken into the computer 12 is obtained (step 305). From the obtained output voltage V a and the capacitance C i of the integration circuit 130,
  • the total charge amount Qa that has passed through the driving TFT is obtained (step 306). Then, by dividing this total charge Qa by the power supply amplitude voltage Vdrv (Vd in FIG. 5) applied to the minute capacitance Cm,
  • the value of the minute capacitance C m can be estimated (Step 307).
  • the gradient of the integrated waveform shown in FIG. 9 changes (Pinch-off).
  • Output voltage Vop to be obtained Step 308.
  • the amount of charge Qp that has flowed until the driving TFT enters a pinch-off state is obtained (step 309). .
  • This charge Qp is
  • V p Vdrv-Q p / Cm
  • Vgs after Vth correction should be Vth. That is,
  • the pass / fail of the Vth correction function can be determined by estimating the pinch-off voltage Vp after the Vth correction.
  • the pinch-off voltage Vp indicates a sufficiently small voltage as described above.
  • the inspection result evaluation in step 104 is performed.
  • FIG. 13 is a flowchart showing the flow of the inspection result evaluation.
  • the computer 12 shown in FIG. 2 calculates the distribution of the estimated Vth or the pinch-off voltage Vp in the entire panel (step 401). Then, it is determined whether the value stored in the storage device 11, that is, the calculated distribution falls within a preset allowable range (step 402). If not, the defect is displayed on the display of the computer 12, for example (step 403). If it fits, for example, a good message is displayed on the display of the computer 12 (step 404), and the process ends.
  • the present embodiment will be described in detail using a more specific example of each of the 2 TFT voltage programming pixel circuit and the 4 TFT voltage programming pixel circuit.
  • FIG. 14 is a diagram illustrating an example of application to a voltage programming type panel in which a pixel circuit includes two TFTs.
  • Fig. 15 shows the drive wave for measurement in this 2TFT voltage programming pixel circuit. The shape is shown.
  • 3 ⁇ 3 pixels are shown as part of the panel.
  • the pixel to be measured is the central pixel, and the integrating circuit 130 is connected to the GND wiring of the pixel to be measured.
  • the driving waveform shown in Fig. 15 when a small potential (Inspection voltage) is applied to the driving TFT of the central pixel (Select 2, Data 2) in Fig. 14, which is the pixel to be measured, the state of the current appearing at the output Vout of the integration circuit Can be observed.
  • the above-described measurement method is repeated for all pixels.
  • the GND lines connected to the inverting input of the integration circuit 130 are drawn as if they were independent.
  • some GND wirings or In some cases, all GND wires
  • the integration circuits 130 are prepared by the number of groups of the GND wirings bundled in this way, it becomes possible to perform measurement in parallel for each group.
  • the GND wiring becomes the power supply wiring.
  • 'Sequence 1 Write OFF voltage to all pixels and turn off the panel.
  • 'Sequence 4 Apply ON potential to Data 2 (Initialize) and discharge the Cm charge of the pixel to be measured.
  • 'Sequence 6 Apply drive voltage to Vd and apply voltage to drain of drive TFT.
  • Sequence 7 Starts the integration circuit 130 and starts measurement.
  • Sequence 8 An inspection voltage (Inspection voltage), which is a very small potential exceeding Vth, is applied to Data2, and the driving TFT is slightly turned on. At this time, an offset voltage is generated in the output Vout of the integration circuit due to the voltage change of Data2.
  • Sequence 9 A constant current can be observed at the output Vout of the integration circuit. Since the driving TFT flows a constant current in the saturation region, the output Vout of the integration circuit changes with a constant slope.
  • Sequence 13 End measurement.
  • the above sequence is managed by the computer 12 shown in FIG. 2, and each operation is controlled by the measurement control circuit 13 based on a command output from the computer 12 to the measurement control circuit 13.
  • the output waveform of the integration circuit 130 (waveform of the output of the integration circuit Vout) obtained by these sequences is A / D converted by the measurement control circuit 13, and the following calculations are sequentially executed by the computer 12. .
  • the potential difference ( ⁇ Vout) between Vout in sequence 12 and sequence 13 in FIG. 15 means the amount of charge Qa flowing from Cm.
  • An offset voltage (Voffset) is generated in Vout at the timing of applying or removing the inspection voltage (Inspection voltage) to wiring Data 2 (sequence 8 and sequence 12). This is because changing the potential of the wiring Data 2 causes charges to flow in and out of the GND wiring via the parasitic capacitance.
  • the potential difference ( ⁇ Vout) between Vout in sequence 12 and sequence 13 is Represents the voltage due to the amount of charge Q a flowing out of C m of FIG.
  • C i is the capacity of the integration circuit.
  • Cm is discharged in sequence 4 and then charged to voltage Vd in sequences 8 and 9. Therefore,
  • a slope change point as shown in FIG. 9 is obtained from the output of the integrator circuit 130, and the potential returned by ⁇ Vout from Vout in sequence 11 is defined as a measurement reference voltage J £.
  • the potential difference (A Voutp) is obtained (this is an operation for excluding charges generating Vo: ffset and considering only charges from C m;))
  • Vth Vgs-(Vd- ⁇ Voutp * C i / C m)
  • Vth can be estimated. By obtaining this value for all pixels, it is possible to evaluate the variation of Vth in the panel.
  • FIG. 16 shows an example of a voltage-programming-type panel in which a pixel circuit is composed of four TFTs. Fig. 16 shows one part (two pixels) of the panel, and the pixel to be measured is the pixel on the left. In the actual measurement, the above-described measurement method is repeated for all the pixels.
  • FIG. 17 to Fig. 19 show the drive waveforms for measurement, and represent a series of sequences continuously. Pixels above and below the inspection target pixel are all turned off with Select, Current cnt., And Vth cnt.
  • the inspection procedure is broadly divided into Initialization, Vth Writing, Charge Pumping, and Inspection. The condition determination is performed in the same manner as in the flowchart shown in FIG. FIG. 17 is a diagram showing drive waveforms of the initialization work (sequences 1 to 4) and the Vth write work (sequences 5 to 11).
  • Sequence 6 Turn on the selection of the inspection target pixel.
  • Sequence 7 By writing a voltage value slightly lower than the maximum value as data, the gate voltage of the driving TFT is increased through the pixel capacitance Cs2.
  • Sequence 9 If a voltage higher than Vth can be applied to the gate of the driving TFT in sequence 7, the electrode voltage of Cs2 can be set to Vth through the driving TFT by turning on Vth cnt. At this time, the current is confirmed by the integration circuit. If the current is not confirmed, the operation proceeds to the charge pump operation (sequence 12) as the next process. If the electric current is confirmed, the operation proceeds to the inspection operation (sequence 25). As described above, a large data voltage is applied to the driving TFT of the pixel to be measured, and Vth cnt. Is opened, thereby generating Vth at the driving TFT gate electrode of Cs2. The presence or absence of the overflow current is observed at the output Vout of the integration circuit.
  • FIG. 18 is a diagram showing a drive waveform of the charge pump operation. Explanations are given along each sequence.
  • Sequence 7 Vthcnt. Is turned on, and a charge of Cm flows into the pixel capacitance Cs2. At this time, when the charge pump is completed (Vth is written), the driving TFT is turned on, and the current is confirmed by the integration circuit 130.
  • Sequence 20 The gate voltage of the driving TFT is increased by writing data, Vd is turned off during that time, and the leakage current of the driving TFT is used to return the potential of Cm to GND. Sequences 14 to 22 are repeated until the current is confirmed in this sequence 17. After the charge pump operation is completed, the Vth write operation (sequences 5 to 11) is performed again.
  • FIG. 19 is a diagram showing a driving waveform of the inspection work. For each sequence This will be described.
  • Sequence 26 Immediately after performing the Vth write operation, the data is in the written state, and from that state, a small voltage is further written for inspection.
  • Sequence 27 The potential of the capacitor Cm is reduced to GND.
  • Sequence 3 1 Turn on Current cnt. And start transient current from Cm. At this time, the output Vout of the integration circuit changes, and the state can be confirmed. However, turning on Current cnt. Generates an offset voltage with respect to changes in Current cnt. Since a constant current flows in the saturation region of the drive TFT, Vout changes with a constant slope.
  • Sequence 32 When the voltage at Cm drops and exceeds the pinch-off voltage of the driving TFT, the current stops and Vout becomes horizontal.
  • the potential difference ( ⁇ Vout) of Vout in sequence 35 and sequence 36 in FIG. 19 means the amount of charge (Q a) flowing from Cm.
  • Ci is the capacity of the integration circuit 130. After discharging in sequence 27, C m is charged to voltage Vd in sequences 29 to 32.
  • the slope change point as shown in FIG. 9 is obtained from the output of the integrating circuit 130, and the potential returned by ⁇ Vout from Vout in sequence 33 is set as the measurement reference voltage.
  • the measurement reference voltage and the slope change point voltage When the potential difference ( ⁇ Voutp) is obtained (this is an operation for excluding charges generating Voffset and considering only charges from C m).
  • V p Vd- ⁇ Voutp * C i / C m
  • the pinch-off voltage Vp can be estimated. By obtaining this value for all pixels, it is possible to evaluate the variation of Vp in the panel. [Estimation of Vgs-Id characteristics]
  • Vout in sequence 31 By determining the slope of Vout in sequence 31 for all the pixels, it is possible to evaluate the variation in the drive current at a certain Vgs. By selecting a plurality of small potentials to be applied in sequence 26, a plurality of Ids with respect to Vgs are obtained, and by comparing these with all the pixels, the characteristic variation of the driving TFT can be evaluated.
  • Vth (Vdatal * Vpl-Vdata2 * Vp2) I (Vdatal-Vda ta2)
  • Vdatal and Vdata2 are voltages applied to the data
  • Vpl and Vp2 are pinch-off voltages at respective applied voltages.
  • estimation of Vth for each pixel estimation of Vgs_Id characteristics, and determination of the effect of the Vth correction circuit can be performed.
  • Vth value, Vgs_Id characteristic, and the like for each pixel it is possible to recognize a defective pixel with respect to a predetermined design value before forming an OLED. As a result, variations in active matrix OLED panels can be recognized, and inappropriate panels can be eliminated before OLED formation.
  • the minute capacitance Cm of all the pixels on the panel By estimating the minute capacitance Cm of all the pixels on the panel and evaluating the variation, it is possible to identify the defect location of the patterned pixel electrode (electrode connected to the drain side of the driving TFT) and to identify the defect type (pixel It is possible to discriminate defective electrode formation or short circuit between neighboring pixels. That is, by knowing the discontinuous portion of the minute capacitance Cm, it is possible to determine a defect due to the pixel electrode itself. ,
  • Figs. 20 (a) and 20 (b) are diagrams for explaining an example of a failure due to a predicted poor etching of the rain element electrode and an example of estimating the minute capacitance Cm.
  • Fig. 20 (a) an example of the expected defect of the pixel electrode is shown.
  • FIG. 20 (b) shows the selection of the pixel electrodes shown in FIG.
  • An example of the estimated small capacitance Cm value for 27 pixel electrodes A to C on the wiring side and 0 to 8 on the data wiring side is shown.
  • the estimated Cm value of the pixel whose pixel electrode area matches the design value is 2.0.
  • the value of Cm varies depending on the distance between the electrode and the pixel electrode brought close to the TFT array substrate, and this variation is expected to change gradually.
  • the Cm value fluctuates smoothly within a predetermined range of 1.9 to 2.1.
  • the pixel electrode area was reduced, so the Cm value exceeded the specified range and became discontinuously smaller than the Cm value of the neighboring pixel. I'm wearing This makes it possible to determine a defect due to over-etching.
  • the Cm value exceeds a predetermined range because the two pixel electrodes are connected, and is inferior to the Cm value of the neighboring pixel. It is growing continuously. This makes it possible to determine a fault due to a short circuit. In this way, by estimating the minute capacitance Cm and evaluating the variation, it is possible to specify a defect portion and determine a defect type.
  • the counter electrode 18 connected to the power supply is placed near the surface of the AMOLED panel (the surface where the OLED connection electrodes are exposed), and the drain of the driving TFT is connected to the counter electrode 18.
  • a minute capacitance Cm was formed between the power supplies.
  • Vth As a method of estimating Vth of the driving TFT, after setting a known Vgs, a transient current is applied as described above, and the amount of charge flowing using the integrating circuit 130 arranged on the source side of the driving TFT is calculated. Observation I do. Then, the charge amount Qp at the pinch-off time is obtained, the pinch-off voltage Vp is obtained from the small capacitance Cm and the potential difference Vd, and Vth can be estimated from the gate-source voltage Vgs. Further, in the present embodiment, the configuration is such that Vth is estimated after accurate Cm is obtained from the total charge Qa flowing through the driving TFT obtained by the integration circuit and the potential difference Vd between the minute capacitance Cm.
  • a so-called charge pump circuit is formed by the pixel capacitance C s and the minute capacitance Cm present in the pixel circuit, and after increasing Vgs of the driving TFT to a voltage exceeding Vth, The charge of the pixel capacitance Cs is discharged through the FT, Vth is stored in the capacitance Cs, and the pinch-off voltage Vp after the Vth correction is estimated.
  • the data line (gray scale) activates the Vth correction circuit and turns off the driving TFT during the period in which Vgs is changed to drive the power supply connected to the small capacitance Cm so that Vgs approaches the voltage at which the TFT turns on.
  • the driving of the data line is repeated during the period when the power supply changes in the opposite direction, and the Vth correction circuit is stopped and the data line is driven so as to turn on the driving TFT. A voltage exceeding Vth.
  • the pinch-off voltage Vp of the driving TFT As a method of estimating the pinch-off voltage Vp of the driving TFT, a transient current is applied after storing Vth in the pixel capacitance Cs, and the amount of charge flowing is observed using the integration circuit 130 provided on the source side of the driving TFT. Then, the charge amount Qp at the pinch-off time is obtained, and the pinch-off voltage Vp is estimated from the small capacitance Cm and the potential difference Vd. At this time, after accurate Cm is obtained from the total charge Qa flowing through the driving TFT obtained by the integration circuit 130 and the potential difference Vd between the minute capacitance Cm, the pinch-off voltage Vp is estimated as described above.
  • Vth or pinch-off voltage Vp is determined for all pixels on the active matrix panel (TFT array 100), and the quality and failure of the panel are determined based on these voltage ranges and variations.
  • the pinch-off voltage Vp is 0 V
  • a good or bad panel can be determined by writing a very small voltage to the pixel capacitance Cs and measuring the variation in the current flowing through the driving TFT.
  • the pinch-off voltage Vp is 0 V
  • a configuration is also possible in which a plurality of minute voltages are written to the pixel capacitance Cs, and Vth is obtained from the pinch-off voltage Vp at each applied voltage and the applied voltage ratio. it can.
  • the saturation current (inclination of the integrated waveform) when Vgs is applied to the driving TFT is obtained for all pixels on the panel, and the characteristic variation of the driving TFT is evaluated. be able to.
  • the approximate expression of the drain current (Id) of the driving TFT in the saturation region is:
  • Cox Capacitance per unit area between gate and channel
  • This [3] is an important factor that is determined from the process and the TFT structure and determines the magnitude of Id. Therefore, by comparing the saturation currents, it is possible to perform an inspection based not only on Vth but also on the variation in j3.
  • the TFT array without OLED is not contacted with the pixel electrode, It becomes possible to measure the threshold voltage Vth of the driving TFT and to measure the pinch-off voltage Vp after Vth correction in the driving TFT. Then, by performing these measurements on all the pixels of the panel, it is possible to obtain variations in the characteristics of the driving TFT and the effect of the Vth correction circuit within the panel. In addition, it is possible to determine whether the panel is good or bad using the result.
  • the amount of defective TFT arrays flowing out to the next process can be significantly reduced, and the cost of manufacturing panels can be reduced.
  • the development period can be expected to be reduced by using the test equipment shown in Fig. 2 for failure diagnosis.
  • the case where the n-channel drive TFT is used has been described.
  • the present embodiment can be applied to the case where the p-channel drive TFT is used.
  • the non-inverting input of the integration circuit 130 shown in Fig. 8 (the + input of the operational amplifier 13 1 shown in Fig. 8) is connected from GND to the power supply (V d). Change it! / ,.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　ＡＭＯＬＥＤパネル用ＴＦＴアレイの機能検査をＯＬＥＤ形成工程の前に行い、パネル製作コストを削減する。　基板上にＴＦＴアレイを形成してアクティブマトリックスパネルを生成するアレイ工程１と、生成されたアクティブマトリックスパネルの機能検査を行う検査工程２と、検査工程２により良品と判断されたアクティブマトリックスパネルに対してＯＬＥＤを実装するセル工程３とを含み、この検査工程２は、アレイ工程１により生成されたアクティブマトリックスパネルにおけるＯＬＥＤ接続電極が露出する面近傍に対向電極を配置させ、このアクティブマトリックスパネルを構成する測定対象画素を流れる電流を観測する。

Description

明細書
アクティブマトリックスパネルの検査装置、 検査方法、 およびァ クティブマトリックス OLE Dパネルの製造方法
技術分野
本発明は、 ァクティプマトリックス OLED (Organic Light Emit tin gMode)パネルの検査装置等に係り、 より詳しくは、 O LED形成プロ セス工程前に T F Tアレイの機能検査を行う検査装置等に関する。 冃景技術
OLED (または有機 E L (Electro Luminescence)とも呼ばれる）は、 電場を加えることによつて励起する蛍光性の有機化合物に直流電流を流 して発光させる,ものであり、 薄型、 高視野角、 広いガミュート（Gamut)等 の点から次世代ディスプレイデバイスとして注目されている。 この〇L E Dの駆動方式にはパッシプ型とァクティブ型が存在するが、 大画面、 高精細のディスプレイを実現するには、 材料、 寿命、 クロストークの面 でアクティブ型が適している。 このアクティブ型では、 TFT(ThinFi lm Transistor)駆動が必要とされており、 この T FTアレイには、 例え ば低温ポリシリコンを使用したものと a - S i (ァモルファスシリコン）を 使用したものとが注目されている。 従来、 例えば液晶表示装置（LCD)における TFTアレイの検查方法 として、 画素容量への電圧の書き込みを行った後、 画素容量に蓄えられ た電荷を積分回路により観測し、 書き込みが正しく行われたかどうかを 検査するものがある（例えば、 特許文献 1参照。 ；)。 また、 電界一光変換 素子を使用して、 光学的に画素容量への書き込みを検査する手法が開示 されている（例えば、 特許文献 2参照。 ：)。 更に、 電子ビームによって画 素電極に電流を流すと同時に画素電極電位を測定することにより、 書き 込みを検査する手法についても提案されている。
米国特許（US P)第 5， 179, 345号 (Page3— 5、 Fig. 2)
米国特許（US P)第 4， 983, 91 1号 (Page2— 4、 Fig.
〜3)
ここで、 アクティブマトリックス O LED (AMO LED)とァクティ ブマトリックス液晶ディスプレイ（AML CD)とを比較して説明する。 図 21 (a), (b)は、 AMO LEDと AML CDとの画素回路を比較説明 するための図である。 図 21 (a)は AM〇 LEDの画素回路、 図 21 (b) は AML CDの画素回路を示している。 図 21 (b)において、 データ線（ Data)とゲート線（Gate)とに接続された TFT 310によって TFTァレ ィの画素回路が形成される。 一方、 図 21 (a)に示す AMOLEDでは、 図 21 (b)に示すものと同様な回路の画素容量の横に、 オープン. ドレ インのドライブ駆動用トランジスタである駆動 TFT 302が接続され、 発光素子である OLED301が駆動 TFT 302に接続されている。 AMLCDは、 TFT 310に電圧を発生させるだけで階調を変える ことができる。 一方、 AMOLEDでは、 駆動 TFT 302に所定の電 圧をかけた場合に、 流れる電流の値に応じて O LED 301の輝度が変 わる。 この駆動 TFT 302の閾値電圧 Vth (threshold voltage)は、 プ 口セスを調整したとしてもばらつきが生じるおそれがある。 ばらつきが ある場合には、 同じ電圧をかけた場合でも、 流れる電流が変わってくる ので、 輝度ムラが生じる。 そこで、 AMOLEDパネル用 TFTアレイ の機能検查では、 配線の切断 (オープン）/短絡（ショート）検查に加えて O LED 301を駆動する駆動 T FT 302の特性がパネル全体で均一で あることの検査が重要となる。 この検査とは、 駆動 TFT 302のネ翁正 回路が機能し、 パネル上の駆動 TFT 302の Vthが揃っていることを 確認することである。 ここで、 現状の AMOLEDパネルの製造コストを削減するためには、 T FTアレイ単体での機能テストを行い、 良品だけを次工程に流すこと が要求される。 AMOLEDパネルの製造では、 現状の AMOLED用 TFTアレイの歩留まりが十分に高くないこと、 OLED 301の材料 自体が高価であること、 製造工程の中で O LED 301の形成プロセス の工程占有時間が長いこと、 等の理由により、 OLED301を実装す る前に、 駆動 TFT 302の Vthを測定することが望まれる。 また、 〇 LED 301を実装する前に、 エッチングされる画素電極のエッチング 状態を認識し、 エッチング不良となる TFTアレイを OLED301形 成前に除外することが要求される。 しかしながら、 TFTアレイ単体では、 画素回路の構成要素である O LEDが未実装であり、 駆動 T FTはオープン. ドレイン状態となって いる。 即ち、 O LEDの実装前の工程では、 図 21 (a)の破線で示され る OLED 301が接続されておらず、 正常な回路を構成していない。 従って、 駆動 TFT 302に電流を流すことが基本的に不可能であり、 そのままでは、 Vth補正回路の機能検査、 T FTアレイの機能検查、 画 素電極のパターニング状態の検査を行うことができなかった。 上述した米国特許公報 1や米国特許公報 2は、 図 21 ( b )に示すよう な AML CD用 T FTアレイの画素回路を検査する手法が示されている に過ぎず、 図 21 ( a )に示す駆動 T FT 302に電流を供給する機構を 備えていない。 その結果、 米国特許公報 1や米国特許公報 2を利用して オープン · ドレインとなった駆動 T FT 302の Vth測定を行うことが できない。 また、 駆動 TFTのドレインに配線を接続して電流を流して 検查を行う方法が考えられるが、 配線接続により TFTアレイが汚染あ るいは破壌される可能 1"生があり、 現実的ではない。 本発明は、 以上のような技術的課題を解決するためになされたもので あって、 その目的とするところは、 AMO LEDパネル用 T FTアレイ の機能検査を O L E D形成工程の前に行うことにある。
また他の目的は、 AMO L E Dパネル用 TFTアレイの機能検査にお いて、 特別な追加回路を画素中に用意することなく、 機能検査を行うこ とにある。
更に他の目的は、 駆動 T FTのドレイン電極に電流供給端子を接続せ ずに、 駆動 T FTの Vth捕正回路の機能検査や Vthのばらつき検査、 ま たは、 画素電極のパターユング状態検查を行うことにある。 発明の開示
かかる目的のもと、 本発明が適用されるアクティブマトリックスパネ ル（T F Tァレイ）の検査装置は、 O L E D (Organic Light Emitting Di ode)形成前のアクティブマトリックスパネルにおける O LED接続電極 が露出する面近傍に配置される対向電極と、 このアクティブマトリック スパネルを構成する駆動 T F T (Thin Film Transistor)の O L ED接続 電極と電源との間に対向電極を用いて微小容量 C mを形成する微小容量 形成手段と、 この微小容量形成手段により形成された微小容量 Cmに基 づいてアクティブマトリックスパネルを検査する検査手段と、 画素回路 に存在する画素容量 C sと微小容量 Cmでチャージポンプ回路を構成し、 閾値電圧 Vth捕正後のピンチオフ電圧 V を推定するピンチオフ電圧推 定手段とを備えた。 ここで、 この検查手段は、 駆動 T FTの閾値電圧 Vthを推定してァク ティブマトリックスパネルを検査することを特徴としている。 より詳し くは、 電源の電圧を所定電位差だけ変化させ、 微小容量形成手段により 形成された微小容量 Cmを通して駆動 T FTのドレイン ·ソース間に過 渡電流を流し、 駆動 TFTから出力される電流波形を観測することによ り駆動 T FTの閾値電圧 Vthを推定する。 更に、 駆動 TFTのソース側 に配置された積分回路を用いて流れた電荷量を観測し、 微小容量 Cmと 所定電位差とに基づいて閾値電圧 Vthを推定するように構成することも できる。 また、 この検查手段としては、 アクティブマトリックスパネルを構成 する各画素の微小容量 C mを推定し、 この微小容量 C mのばらつきを評 価することを特徴とすることができる。 また、 電源電圧の電位差を Vd、 駆動 TFTのソース側に配置された積分回路を用いて流れた電荷量から ピンチオフ時点の電荷量を Qp、 微小容量を Cmとすると、 Vp=Vd — Qp/Cmで算出されるピンチオフ電圧 Vpを算出し、 算出されたピン チオフ電圧 V pに基づいてァクティブマトリックスパネルを検査するこ とを特徴とすることができる。 一方、 本発明は、 OLED形成前のアクティブマトリックスパネルを 検査するアクティブマトリックスパネルの検査方法であって、 ァクティ プマトリックスパネルにおける OLED接続電極が露出する面近傍に対 向電極を配置するステップと、 このアクティブマトリックスパネルにお ける測定対象画素を選択するステップと、 対向電極に接続される電源を 駆動電位にし、 測定対象画素の駆動 T FTにおけるドレイン'ソース間 に所定の電圧 Vdを印加するステップと、 測定対象画素の駆動 T FTを 流れる電流を観測するステップとを含む。 ここで、 対向電極と駆動 TFTとの間に形成される微小容量 Cmを推 定するステップと、 推定された微小容量 Cmに基づいてアクティブマト リックスパネルの不具合箇所を特定するステップとを更に含み、 特に、 この不具合箇所を特定するステップは、 推定された微小容量 C mが予め 定められた所定範囲を超えているか否かで不具合箇所を特定することを 特徴とすれば、 過エッチングにより画素電極面積が小さくなる場合ゃェ ツチング不足による近接画素電極間の短絡等の不具合を容易に発見する ことができる点で好ましい。 また、 この駆動 TFTの閾値電圧 Vthを推定するステップと、 推定さ れた閾値電圧 Vthに基づいてアクティブマトリックスパネルの不具合箇 所を特定するステップとを更に含めば、 OLEDを駆動するための駆動 TFTを、 TFTアレイ単体で評価することができる点で優れている。 更に、 この閾値電圧 Vthを推定するステップは、 駆動 T F Tのソース 側に配置された積分回路を用いて流れた電荷量を観測すると共に、 駆動 T F Tがピンチオフ状態となるまでに流した電荷量からピンチオフ電圧 V pを求めることで閾値電圧 Vthを推定することを特徴とすることがで きる。 そして、 アクティブマトリックスパネルを構成する画素について 閾値電圧 Vthまたはピンチオフ電圧 V pを求め、 この閾値電圧 Vthまた はピンチオフ電圧 V pの電圧範囲またはばらつきによってアクティブマ トリックスパネルの良 ·不良を判断するステップを更に含むことができ る。 他の観点から把えると、 本発明が適用されるアクティブマトリックス O L E Dパネルの製造方法は、 基板上に T F Tアレイを形成してァクテ イブマトリックスパネルを生成するァレイエ程と、 生成されたァクティ ブマトリックスパネルの機能検査を行う検査工程と、 検査工程により良 品と判断されたアクティブマトリックスパネルに対して O L E Dを実装 するセル工程とを含み、 この検査工程は、 アレイ工程により生成された アクティブマトリックスパネルにおける O L E D接続電極が露出する面 近傍に対向電極を配置させ、 このアクティブマトリックスパネルを構成 する測定対象画素を流れる電流を観測することを特徴としている。 ここで、 この検査工程は、 対向電極を配置することでアクティブマト リックスパネルを構成する駆動 T F Tのドレインと電源間に微小容量 C mを形成し、 微小容量 C mを通して駆動 T F Tに過渡電流を流し、 駆動 T F Tからの出力波形を観測してアクティブマトリツクスパネルの機能 検査を行うことを特徴とすることができる。 特に、 アクティブマトリツ クスパネルを構成する画素毎の微小容量 C mを推定し、 推定された微小 容量 Cmのばらつきを評価することによって、 パターニングされた画素 電極の不具合箇所を判別することができる。 また、 駆動 TFTからの出 力波形を観測して駆動 T F Tの閾値電圧 Vthを推定することでァクティ ブマトリックスパネルの機能検査を行うことを特徴とすることができる。 更に、 駆動 T FTのソース側に積分回路を配置し、 積分回路に流れる電 荷量に基づいてピンチオフ電圧 Vpを算出すると共に、 アクティブマト リックスパネルを構成する画素について駆動 T F Tの閾値電圧 Vthまた は算出されたピンチオフ電圧 Vpに基づいてアクティブマトリックスノ ネルの良 ·不良を判定することを特徴とすることができる。 また更に、 駆動 T FTに所定の電圧を印加したときの飽和電流をアクティブマトリ ッタスパネル上の全ての画素について求め、 駆動 T F Tに対する特性ば らつきを評価することを特徴とすることができる。 図面の簡単な説明 図 1は、 本実施の形態が適用される O L E Dパネルの製造工程を説明す るための図である。 図 2は、 検查工程において用いられるテスト装置の構成を説明するため の図である。 図 3は、 （a)，（b)は、 TFTアレイ上に微小容量 Cmを生成することを 説明するための図である。 図 4は、 （a)，（b)は、 最も単純な 2TFTによる電圧プログラミング方 式の画素回路例を示した図である。 図 5は、 （a)，（b)は、 Vth補正機能を具備した 4 TFTで構成される電 圧プログラミング方式の画素回路例を示した図である。 図 6は、 測定の流れを示したフローチャートである。 図 7は、 閾値電圧 Vthの推定処理を詳述するフローチヤ一トである。 図 8は、 駆動 T F Tを流れる電流の観測に用いられる積分回路の例を示 した図である。 図 9は、 積分回路からの出力例を示した図である。 図 10は、 ピンチオフ竃圧 Vpの推定処理における前段として、 コンデ ンサを介して昇圧/降圧を行うチャージポンプによる Vth設定の流れを示 したフローチャートである。 図 1 1は、 （a)，（b)は、 チャージポンプ動作を説明するための図である。
図 1 2は、 ピンチオフ電圧 Vpの測定 (推定)処理を示したフローチヤ一 トである。 図 13は、 検査結果評価の流れを示したフローチャートである。 図 14は、 画素回路が 2個の T FTで構成される電圧プログラミング方 式パネルへの適用例を示した図である。 図 15は、 2 TFT電圧プログラミング方式画素回路において、 測定を 行うための駆動波形を示した図である。 図 16は、 画素回路が 4個の T FTで構成される電圧プログラミング方 式パネルへの実現例を示した図である。 図 1 7は、 初期化作業（シーケンス 1〜 4)および Vth書き込み作業（シー ケンス 5〜11)の駆動波形を示した図である。 図 18は、 チャージポンプ作業の駆動波形を示した図である。 図 19は、 検查作業の駆動波形を示した図である。 図 20は、 （a)，（b)は、 予測される画素電極のエッチング不良による不 具合例と、 微小容量 C mの推定例を説明するための図である。 図 21は、 （a)，（b)は、 AMOLEDと AMLCDとの画素回路を比較 説明するための図である。 発明を実施するための最良の態様
以下、 添付図面に示す実施の形態に基づいて本発明を詳細に説明する。 図 1は、 本実施の形態が適用される O LED (Organic LightEmittin g Diode)パネルの製造工程を説明するための図である。 本実施の形態が 適用される O L E Dパネルの製造方法は、 〇 L E Dの駆動回路である T F Tアレイ（アクティブマトリックスパネル）を生成するアレイ工程 1と、 生成された T F Tアレイ単体で機能テストを行う検査工程 2を有してい る。 この検査工程 2では、 配線のオープン/ショートが所定条件以下であ り、 また T F Tの特性がパネル全体で均一であることの検査が行われる。 この検査工程 2で不良品であると判断される T F Tアレイは、 次工程に 移行させずに排除される。 良品であると判断される T F Tアレイについ ては、 T F Tアレイ上に O L E Dを形成するセル工程 3を経て、 最終検 查工程 4に移行する。 この最終検查工程 4によって、 最後に、 良品と不 良品とが振り分けられる。 本実施の形態では、 セル工程 3の前に検査ェ 程 2を設けることで、 〇 L E Dを載せる前に、 駆動 T F Tのばらつきの 大きい T F Tアレイを排除することが可能となる。 検查対象としては、 例えば P H Sや携帯電話などの表示画面に用いられるアクティブマトリ ックス（AM)パネルの他、 各種 AMO L E Dパネルが挙げられる。 以下に、 検査工程 2について詳述する。
図 2は、 検査工程 2において用いられるテスト装置 1 0の構成を説明 するための図である。 テスト装置 1 0は、 記憶装置 (Data Base) 1 1、 計 算機 (PC) 1 2、 測定制御回路 (Control Circuits) 1 3、 信号生成 ·信号 測定回路（Drive/sense circuits) 1 4、 プローブ（Data probes) 1 5、 信 号生成 ·信号測定回路（Drive/sense circuits) 1 6、 プローブ（Gate pr obes) 1 7、 微小容量の対向電極（Power electrode) 1 8、 およぴ微小容 量対向電極制御回路（Power control Circuits) 1 9を有している。 テスト装置 1 0の記憶装置 1 1には、 検査対象となる T F Tアレイの 良 ·不良判定に必要な情報や測定に必要な情報が格納されている。 計算 機 1 2は、 例えば P C等によって構成され、 入力されたデータに基づき、 記憶装置 1 1に格納された情報に基づいて判定処理を実行する。 測定制 御回路 1 3は、 後述する検查法の測定シーケンスを管理している。 また、 信号生成 ·信号測定回路 1 4， 1 6は、 AMO L E Dの駆動信号を生成す ると共に、 T F Tアレイの測定波形を取得するアナログ回路である。 こ の信号生成 ·信号測定回路 1 4， 1 6に、 後述する積分回路が実装される。 プローブ 1 5 , 1 7は、 信号生成 ·信号測定回路 1 4， 1 6で生成された AMO L E D駆動信号を測定対象である T F Tアレイに供給し、 また、 T F Tアレイから測定波形を取得する。 微小容量の対向電極 1 8は、 測 定対象である T F Tアレイのパネル表面（O L E D接続電極が露出する面） の近傍 (例えば 1 0 m程度の距離）に置かれ、 駆動 T F Tのドレインと 電源間に微小容量 C mを形成する。 例えば、 銅板などの、 抵抗値の低い 平面度の高い金属板で構成されている。 更に、 微小容量対向電極制御回 路 1 9は、 対向電極 1 8に供給される電源電圧を制御している。 テスト装置 1 0では、 後述する検査法の測定シーケンスが測定制御回 路 1 3で管理され、 AMO L E D駆動信号は信号生成 ·信号測定回路 1 4， 1 6で生成されて、 プローブ 1 5， 1 7を通して T F Tアレイに供給 される。 また、 T F Tアレイの測定波形は、 プローブ 1 5， 1 7を通して 信号生成 ·信号測定回路 1 4， 1 6に入力されて観測される。 観測された 信号は、 測定制御回路 1 3によりデジタルデータに変換されて計算機 1 2に入力される。 計算機 1 2では、 記憶装置 1 1に格納された情報を参 照しながら、 測定データの処理と良 ·不良判定が行われる。 次に、 検査工程 2においてテスト装置 1 0を用いて実行される駆動 T F Tの検查方法について説明する。 図 3 (a)， （b)は、 TFTアレイ（アクティブマトリックスパネル)上に 微小容量 Cmを生成することを説明するための図である。 図 3 (a)は測 定対象である TFTアレイ（アクティブマトリックスパネノレ） 100を示 し、 図 3 (b)は TFTアレイ 100に対向電極 18を近接配置させた状 態を示している。 TFTアレイ 100は、 基板 1 10上に画素（ピクセノレ） 101の集合が形成される。 この各画素 101に対応して TFT 102 が形成され、 各画素 101に対して各々画素電極 103が形成される。 図 3 (b)に示すように、 AMOLEDパネルである TFTアレイ 100 の表面（O LED接続電極が露出する面)近傍に電源に接続される対向電 極 18が配置され、 駆動 TFTのドレイン（OLED接続電極）と電源間 に微小容量 Cmが形成される。 対向電極 18を近接させるための対向電 極配置手段としては、 例えば、 高精度な距離センサ（図示せず)の使用や、 対向電極 18側あるいは T FTアレイ 100側に距離決めのためのスぺ ーサ（図示せず）を形成しておくことが考えられる。 1 微小容量 Cmを形成した画素回路の例を、 図 4および図 5に示す。 図 4 (a), (b)は、 図 21 (a)に示したような最も単純な 2TFTによる電 圧プログラミング方式の画素回路例を示しており、 図 5 (a)，（b)は、 Vt h補正機能を具備した 4 TF Tで構成される電圧プロダラミング方式の画 素回路例を示している。 図 4 (a)および図 5 (a)では、 OLED 120 が実装された状態が示され、 図 4 (b)および図 5 (b)では、 OLED 1 20を実装する代わりに微小容量 C mを形成した画素回路が示されてい る。 図 4 (a)，（b)において、 SW1は、 階調電圧を画素容量 C sに書き 込むときにセレクト線 (Select)によりオンとなる。 また Tr.dは駆動 TF Tであり、 ここでは、 nチャネル TFTが示されている。 図 5 (a)，（b) に示される SW1は、 階調電圧を画素容量 C s 1に書き込むときにセレ タト線 (Select)によりオンとなる。 S W 2と S W 3は、 駆動 T F T (Tr. d)の Vth補正を行うための回路である。 S W 2は Vth補正制御線 (Vth c nt. )によつて制御され、 S W 3は電流スィッチ制御線 (Current cnt. )に よって制御されて、 画素容量 C s 2に Vthが記憶される。 スレツショルド電圧 Vthは、 T F Tにて O L E D 1 2 0を駆動した場 合の基準となる電圧である。 スレツショルド電圧 Vthとして、 例えば 1 . 5 V程度を好ましい値とした場合に、 スレツショルド電圧 Vthが上昇す ると、 同じゲート電圧 Vgsを印加した場合、 ドレイン電流値が下がって しまい、 画面が暗くなる。 また、 階調を刻む場合には、 黒に近いグレー スケール部分が潰れてしまう。 一方で、 スレツショルド電圧 Vthが下が ると、 同じゲート電圧 Vgsを印加した場合、 ドレイン電流値が上がり、 画面が明るくなる。 そこで、 検査工程 2では、 スレツショルド電圧 Vth を推定し、 推定されたスレツショルド電圧 Vthをパネルの良 ·否を判断 する指標の 1つとしている。 次に、 検査工程 2において実行される処理について説明する。
本実施の形態では、 図 4に示すような Vth捕正機能をもたない電圧プ 口ダラミング方式画素回路、 図 5に示すような Vth補正機能をもつ電圧 プログラミング方式画素回路の検査を行う。 図 4に示す画素回路では、 データ線 (Data)から直接駆動 T F Tの V gsを設定できる構成を^ 味し、 図 4に示す画素回路のみを意味するものではない。 図 5に示す画素回路 は、 微小容量 C mと画素容量 C sが Vth補正制御スィツチを介して接続 される構成を意味し、 図 5に示す画素回路のみを意味するものではない。 ここでは、 測定の原理を説明するために、 制御信号駆動によるオフセッ ト電圧を考慮していない。 オフセット電圧の考慮は、 後述する実現例の 説明で行う。 図 6は、 測定の流れを示したフローチャートである。 検査を開始する にあたり、 まず、 閾値電圧 Vthの補正機能付き力否かが判断される（ステ ップ 101)。 図 4 (b)に示したように、 Vth捕正機能がない場合には、 Vthの推定処理が実行される（ステップ 102)。 図 5 (b)に示したよう な Vth捕正機能を有する場合には、 チャージポンプにより Vth電圧を設 定した後、 補正しきれない Vth (ピンチオフ電圧 Vp)を推定する処理が実 行される（ステップ 103)。 これらの処理の後、 検查結果評価の処理が 実行されて（ステップ 104)、 検査が終了する。 図 7は、 図 6のステップ 102に示した閾値電圧 Vthの推定処理を詳 述するフローチャートである。 ここでは、 Vth補正機能を持たない電圧 プログラミング方式画素回路の Vthを測定する流れが示されている。 Vt h推定処理では、 まず、 測定準備として、 ステップ 1 1 1〜ステップ 1 1 3が実行される。 その後、 駆動 T FTに既知である微小電圧 Vgsを与え たときの電流が観測される。 即ち、 ステップ 114およびステップ 1 1 5にて、 駆動 T FTの Vgs Vthにおける振る舞いの観測が実行される。 ここで、 Vgsは、 駆動 TFTにおけるゲート · ソース間電圧である。 そ の後、 微小容量 Cmが既知ではない場合に、 微小容量 Cmの推定がステ ップ 1 1 7〜ステップ 1 19にて実行される。 そして、 微小容量 Cmが 既知である場合、 および微小容量 Cmの推定がなされた後に、 微小容量 Cmの実測値 (推定値）を使用した Vthの推定が、 ステップ 120〜ステ ップ 123にて実行される。 図 7に示す閾値電圧 Vthの推定処理では、 まず、 セレクト線 (Select) に O N電位を印加することにより測定ラインの選択がなされる（ステップ 1 1 Do 図 4 (b)に示す例では、 SW1が導通状態となる。 次に、 デー タ線 (Data)に駆動 T F Tである Tr. dをオンできる電圧を印加し、 微小容 量 Cmに接続される電源を GND電位にする（ステップ 1 1 2)。 これに より、 図 4 (b)では、 Tr.dが導通状態となり、 Cmの両端の電位が GN Dとなり、 Cmの電荷が放電されて 0になる。 その後、 データ線 (Data) に駆動 T F Tをオフにできる電圧が印加され、 微小容量 C mに接続され る電源を駆動電位にする（ステップ 1 1 3)。 これにより、 駆動 TFTを オフにしたまま Vdsに電圧を印加できる。 図 4 (b)では Tr.dのドレイン · ソース間に電圧 Vdが印加される。 以上の流れによって、 測定準備が行わ れる。 . 次に、 データ線 (Data)に駆動 T F Tをオンできる微小 ON電位 Vgsが 印加される。 また、 非測定画素のデータ線 (Data)に OFF電位が印加さ れる（ステップ 1 14)。 これにより、 駆動 TFTは導通を開始し、 微小 容量 C mの駆動 TFT側電極電位は G N D電位めがけて変化する。 この とき、 駆動 TFTは Vgsにより決定される一定電流を流している。 図 4 ( b)では、 駆動 T FTである Tr.dが Cmから一定電流を流すことになる。 そして、 駆動 T F Tのソースが接続されている配線に積分回路を接続す ることにより、 この積分回路を用いて駆動 TFTを流れる電流を観測で きる（ステップ 1 1 5)。 以上の流れによって、 駆動 TFTの Vgs Vth における振る舞いの観測が行われる。 図 8は、 駆動 T FTを流れる電流の観測に用いられる積分回路の例を 示した図である。 ここでは、 図 4 (b)に示す回路に、 積分回路 1 30力 S 接続された場合が示されており、 このような積分回路 1 30は、 図 2に 示す信号生成 ·信号測定回路 14， 16に設けられる。 図 8に示す積分回 路 130は、 オペレーショナノレ ·アンプ（Operational Amplifier) 131、 キャパシタ C i、 リセットスィッチ SWresetが備えられている。 ここで は、 駆動 TFTである Tr.dのソース側は、 積分回路 130のイマジナリ · ショート（仮想的短絡）により GND電位となる。 尚、 積分回路 130の 動きについては、 米国特許（US P)第 5， 1 79, 345号にも詳しい。 積分回路 1 30は、 他の画素回路に対しても同様に接続することが可能 である。 積分回路 130からの出力は、 図 2に示す測定制御回路 1 3に 設けられる A/ D変換回路によってデジタルデータに変換され、 計算機 1 2に取り込まれることにより、 以降の推定処理が可能となる。 図 7に戻り、 その後、 微小容量 Cmの値が既知か否かで処理が分かれ る（ステップ 1 16)。 例えば、 TFTアレイ 100と、 この T FTァレ ィ 100に近接させる対向電極 18との距離が非常に正確に制御でき、 かつ、 電極の平坦度が十分高かった場合などでは、 計算で求めた Cm値 あるいは一回行なつた C m測定結果を繰り返し使用することが考えられ る。 このような態様では、 Cmが既知の場合と言える。 このように微小 容量 Cmが既知である場合には、 ステップ 120以降の Vthの推定処理 へ移る。 微小容量 Cmの値が不明である場合には、 ステップ 117〜ス テツプ 1 1 9による Cmの推定処理が行われる。 ここでは、 計算機 12 に取り込まれた積分波形の水平となる出力電圧 V aが求められ（ステップ 117)、 積分回路の容量 C iから駆動 T FTを通過した総電荷量 Q aが 求められる（ステップ 1 18)。 より具体的には、
Q a = C i * V a
にて総電荷量 Q aが求められる。 求められたこの総電荷量 Q aを微小容 量 Cmにかかる電圧（図 4 (b)では Vd)で除することにより、 微小容量 C mの値が推定できる（ステップ 1 1 9 )。 即ち、 電源振幅電圧を Vdrvと すると、
C m = Q a / Vdrv
で微小容量 C mの値が推定できる。 図 9は、 図 8の積分回路 1 3 0からの出力例を示した図である。 横軸 は時間、 縦軸は電圧を取っている。 測定開始後、 駆動 T F Tが一定電流 を流している期間 (飽和領域)では、 傾き一定の電圧が発生する。 その後、 傾き変化点で傾きが変わり始め、 電流値が 0、 即ち、 駆動 T F Tが電流 を流していない状態で、 出力波形の傾きが水平になる。 傾き変化点は、 駆動 T F Tの動作点が飽和領域から線形領域に移る点ということができ る。 積分波形の傾きが変化（ピンチオフ）する出力電圧 Vopと、 積分波形 が水平となる出力電圧 V aを求め、 これらの値を上述した微小容量 C m や閾値電圧 Vthの推定に用いる。 尚、 図 9に示すような積分回路出力曲 線は、 計算機 1 2で微分され、 単位時間当りの電圧変化量が求められて、 傾き変化点が決定される。 このときの積分回路出力電圧が Vopである。' 但し、 図 9は原理を説明するためのもので、 オフセット電圧が 0 Vの場 合を示している。 オフセット電圧とは、 後述する Vout (図 1 5参照）のよ うに、 制御信号を駆動したときに、 制御信号配線から寄生容量を介して G ND配線に出入りする電荷による電圧である。 実際の検查装置では、 図 1 4以降にて示す実現例に説明しているようにオフセット電圧を考慮 に入れて計算が行われる。 ここでは、 原理の説明を容易にするために、 このオフセット電圧を無視している。 図 7に戻り、 その後、 Vthの推定処理が行われる。 具体的には、 図 9 にて説明したように、 積分波形の傾きが変化するところ (傾き変化点）を 求め、 このときの積分回路 130の出力電圧 Vopが求められる（ステップ 120)。 この求められた出力電圧 Vopと積分回路 130の容量 C i とか ら、 駆動 T F Tがピンチオフ（Pinch-off)状態となるまでに流した電荷量 Qpを求める（ステップ 121)。 即ち、
Q p = C i 氺 Vop
が求まる。 この値を Cmで除して求めた電圧と微小容量 Cmにかかる電 圧（図 4 ( b )では V d )との差は、 駆動 T F Tのピンチオフ電圧 V pを意 味する。 即ち、 電源振幅電圧 Vdrvを用いて表すと、 ピンチオフ電圧 Vp は、
V p = Vdrv— Q p / Cm
で求まる（ステップ 122)。 ここで、 データ線 (Data)に印カ卩された駆動 TFTをオンできる微小 O N電圧 Vgsと、 ピンチオフ電圧 V の差を求 めれば、 駆動 TFTの Vthを求めることができる（ステップ 123)。 即 ち、
Vth二 Vgs - Vp
以上の流れによって、 閾値電圧 Vthを推定することができる。 その後、 セレクト線 (Select)に OFF電位を供給し、 測定ラインを開放すること
L 24)。 Vth推定の一連の処理が終了する。 次に、 図 6に示したステップ 103である、 Vth補正機能がある場合 のピンチオフ電圧 V pの推定処理について説明する。
図 10は、 ピンチオフ電圧 Vpの推定処理における前段として、 コン デンサを介して昇圧/降圧を行うチャージポンプによる Vth設定の流れを 示したフローチャートである。 具体的には、 図 5 (b)に示す Vth捕正機 能がある電圧プログラミング方式画素回路によって実行される。 ここで は、 まず、 ステップ 201〜ステップ 205にて測定準備が実行される。 その後、 ステップ 208〜ステップ 210にてチャージポンプ動作が実 行され、 ステップ 21 1〜ステップ 213にて Vth補正の処理が行われ る。 その後、 ステップ 214のピンチオフ電圧 Vpの測定が行われる。 図 5 (b)を参照しながら、 図 10に示すフローチャートを説明すると、 まず、 測定準備として、 セレクト線 (Select)に ON電位を印加して SW 1を導通状態にすることにより、 測定ラインが選択される（ステップ 20 Do また、 微小容量 Cmに接続される電源を GND電位にし、 電流 SW 制御線 (Current cnt.；)とデータ線 (Data)に O F F電位（非測定画素のデー タ線 (Data)に ON電位）を印加して、 画素容量 C sの初期化準備が行われ る（ステップ 202)。 この状態で、 Vth補正制御線 (Vth cnt.)に設定期 間（一定期間のみ） ON電位を印加して、 画素容量 C sの初期化が行われ る（ステップ 203)。 一方、 データ線 (Data)に ON電位 (非測定画素のデ ータ線 (Data)に O F F電位）を印加して、 Vth補正準備を行い（ステップ 204)、 その後、 Vth補正制御線 (Vth cnt.)に設定期間（一定期間のみ） ON電位を印加することにより、 Vth補正を実行する（ステップ 205) 。 データ線 (Data)に ON電位を印加するのは、 駆動 T F T (Tr. d)のゲー ト電圧をできる限り大きくするためである。 ここで、 図 8に示したよう な積分回路 130の出力に電流を確認することにより、 駆動 TFTが O N状態か否かの判断がなされる（ステップ 206)。 駆動 TFTが ON状 態であれば、 Vth補正が完了したものとして、 ステップ 214に移行す る。 駆動 TFTが ON状態でないときには、 ステップ 207へ移行し、 チャージポンプ動作が実行される。 このように、 測定準備では、 ステツ プ 202にて非測定画素のデータ線に ON電位を印加し、 ステップ 20 3にて Vth補正を行うと、 非測定画素の画素容量 C sに充電される電圧 は最大で Vthになる。 そして、 ステップ 204で非測定画素のデータ線（ Data)に O F F電位を印加することにより、 非測定画素の画素容量 C sに 充電される電圧は Vthよりも O N電位と O F F電位との差電位だけ低く なり、 非測定画素を完全に OFFできる。 チャージポンプ動作に際して、 まず、 電流 SW制御線 (Currentcnt.) に〇N電位、 データ線（Data)に OF F電位を印加し、 チャージポンプ動 作の準備が行われる（ステップ 207)。 その後、 チャージポンプ動作で は、 最初に、 微小容量 Cmに接続される電源を駆動電位にし、 Vth補正 制御線 (Vthcnt. )に設定期間（一定期間のみ） ON電位を印加することに より、 画素容量 C s 2の充電が行われ、 駆動 T F T (Tr. d)のゲート電圧 を大きくする（ステップ 208)。 ここで、 図 8に示したような積分回路 130の出力に電流を確認することによって、 駆動 TFTが ON状態に なった力否かが判断される（ステップ 209)。 ON状態になった場合に は、 Vthを超える電圧が C s 2に発生したことが確認でき、 ステップ 2 1 1以降の Vth捕正処理に移行する。 ステップ 209で駆動 T F Tが O N状態になっていない場合には、 データ線 (Data)に ON電位を印加し、 駆動 TFTを ON状態に近付ける。 ここで、 微小容量 Cmに接続される 電源を GND電位に落とし、 微小容量 Cmの電荷を GNDに放電し、 デ ータ線 (Data)に OFF電位を印加して（ステップ 210)、 ステップ 20 8へ戻る。 駆動 TFTが ON状態になるまで、 ステップ 208〜ステツ プ 210の処理が繰り返される。 図 1 1 (a)，（b)は、 ステップ 207〜ステップ 210のチャージポン プ動作を説明するための図である。 ステップ 207およびステップ 20 8の手順によって、 図 1 1 (a)に示すように、 画素容量 C s 2の駆動 T FT(Tr.d)ゲートに接続される電極の電位が上昇する。 即ち、 準備と,し て、 電流 S W制御線 (Current cnt. )に O N電位を与えて S W 3を〇 Nし、 データ線 (Data)を OVにする。 この段階で、 微小容量 Cmに接続される 電源を駆動電位 V dにし、 Vth補正制御線 (Vth cnt. )に対して設定期間、 ON電位を印加して SW2を ONさせ、 画素容量 C s 2の充電が行われ て、 駆動 T FT (Tr.d)のゲート電圧を上昇させる。 一方、 図 1 1 (b)に示すように、 駆動 TFT(Tr.d)が ON状態になつ ていない場合には、 データ線 (Data)に ON電位（ + V)を印加する。 そし て、 V th捕正制御線 (Vth cnt. )に O F F電位を印加して SW2を OFF した状態で、 微小容量 Cmに接続される電源を GND電位に落とす。 デ ータ線 (Data)に O N電位 (+ V)を印カ卩しても駆動 TFT (Tr. d)が O Nし ない場合があるが、 駆動 T F T (Tr. d)は S W 2に比べてチャネル幅が十 分に大きいことから、 そのリーク電流によってステップ 210の処理が 可能となる。 以上のようなチャージポンプ動作の後、 Vth捕正処理では、 データ線（ Data)に O N電位を印加したまま、 微小容量 C mに接続される電源を G N D電位にすることにより、 微小容量 Cmを放電する（ステップ 21 1)。 データ線 (Data)に ON電位を印加するのは、 駆動 T F T (Tr. d)を確実に ON状態にするためである。 その後、 データ線 (Data)に OFF電位を印 加し、 電流 SW制御線 (Current cnt.)に OFF電位を印加する。 そして、 データ線 (Data)に ON電位 (非測定画素のデータ線 (Data)に O F F電位） を印加して Vth補正準備を行い（ステップ 212)、 Vth補正制御線 (Vth cnt. )に一定期間 ON電位を印加し、 Vth補正機能を設定期間〇Nさせ ることで、 Vth補正を完了する（ステップ 213)。 その後、 ステップ 2 1 4へ移行してピンチオフ電圧 VTDの測定が実行される。 図 12は、 ステップ 214におけるピンチオフ電圧 Vpの測定 (推定） 処理を示したフローチャートである。 ピンチオフ電圧 Vpの測定（推定) 処理では、 ステップ 302およびステップ 303にて、 駆動 TFTの Vg s = Vthにおける振る舞いの観測が実行される。 その後、 微小容量 Cmが 既知ではない場合に、 微小容量 Cmの推定がステップ 305〜ステップ 307にて実行される。 そして、 微小容量 Cmが既知である場合、 およ ぴ微小容量 Cmの推定がなされた後に、 ピンチオフ電圧 V pの推定が、 ステップ 308〜ステップ 310にて実行される。 図 12に示す処理では、 まず、 データ線 (Data)に ON+微小電位を印 加し、 電流 S W制御線 (Current cnt. )に一定期間 O N電位を印加するこ とで（ステップ 301)、 微小容量 Cmの電荷を放電する。 そして、 微小 容量 C mに接続される電源電極に駆動電位を与え、 電流 S W制御線 (Cur rent cnt.)に ON電位を印加して、 駆動 T F Tのドレインに電圧 Vdsを 印加する（ステップ 302)。 ここで、 駆動 T FTから流出する電荷を、 図 8および図 9を用いて説明した積分回路 130により観測する（ステツ プ 303)。 積分回路 130の出力は、 図 2に示す測定制御回路 1 3の中 の A/D変換回路を使用してデジタルデータに変換され、 計算機 12に取 り込まれることにより、 以降の推定が可能となる。 ここで、 微小容量 Cmの値が既知であるか否かで処理が分かれる（ステ ップ 304)。 微小容量 Cmの値が不明である場合には、 ステップ 305 〜ステップ 307の微小容量 Cmの推定処理に移行する。 微小容量 Cm の値が既知である場合には、 そのままステップ 308〜ステップ 310 のピンチオフ電圧 V pの推定処理に移行する。 図 9を参照して説明する と、 微小容量 Cmの推定処理では、 まず、 計算機 12に取り込まれた積 分波形の水平となる出力電圧 V aが求められる（ステップ 305)。 得ら れた出力電圧 V aと積分回路 130の容量 C iから、
Q a = C i * V a
により、 駆動 TFTを通過した総電荷量 Qaが求まる（ステップ 306) 。 そして、 微小容量 Cmにかかる電源振幅電圧 Vdrv (図 5では Vd)で、 この総電荷量 Q aを除することにより、 即ち、
Cm = Q a / Vdrv
によって、 微小容量 C mの値を推定することができる（ステップ 307 ) o 次に、 ピンチオフ電圧 Vpの推定では、 まず、 図 9に示したような積 分波形の傾きが変化 (Pinch-off)する出力電圧 Vopを求める（ステップ 3 08)。 そして、 このときの積分回路 130の出力電圧 Vopと積分回路 1 30の容量値 C iから、 駆動 T FTがピンチオフ（Pinch-off)状態となる までに流した電荷量 Qpが求まる（ステップ 309)。 この電荷量 Qpは、
Q ρ = C i * Vop
で算出される。 このようにして得られた電荷量 Qpの値を Cmで除して 求めた電圧と微小容量 Cmにかかる電源振幅電圧 Vdrv (図 5では V d)と の差は、 駆動 T FTのピンチオフ電圧 Vpを意味する。 即ち、
V p = Vdrv - Q p / Cm
によってピンチオフ電圧 Vpが求まる（ステップ 310)。 ここで、 Vth 補正回路が正常に作動した場合には、 Vth補正後の Vgsは Vthとなるは ずである。 即ち、
Vgs = Vth となる。 従って、 理想的な状態では、 求められたピンチオフ電圧 Vpは、
Vp = Vgs- Vth= 0
となる。 以上のように、 Vth補正後にピンチオフ電圧 Vpを推定するこ とにより、 Vth補正機能の良否を判定することができる。 正常に Vth捕 正が行われた場合には、 上述のように、 ピンチオフ電圧 Vpは十分に小 さな電圧を示す。 以上のようにして、 図 6に示すステップ 102の Vth推定、 ステップ 103のピンチオフ電圧 Vpの推定が行われた後、 ステップ 104の検 査結果評価が行われる。
図 13は、 検査結果評価の流れを示したフローチャートである。 図 2' に示す計算機 12は、 推定した Vthあるいはピンチオフ電圧 Vpのパネ ル全体における分布を計算する（ステップ 401)。 そして、 記憶装置 1 1に格納されている値、 即ち、 予め設定された許容範囲に、 計算された 分布が収まっているか否かが判断される（ステヅプ 402)。 許容範囲に 収まっていない場合には、 例えば計算機 12のディスプレイに不良の表 示を行う（ステップ 403)。 収まっている場合には、 例えば計算機 12 のディスプレイに良の表示を行い（ステップ 404)、 処理が終了する。 次に、 2 T FT電圧プログラミング方式画素回路、 および 4 T FT電 圧プロダラミング方式画素回路の各々において、 更に具体的な実現例を 用 、て本実施の形態を詳述する。
図 14は、 画素回路が 2個の T FTで構成される電圧プログラミング 方式パネルへの適用例を示した図である。 また、 図 1 5は、 この 2TF T電圧プログラミング方式画素回路において、 測定を行うための駆動波 形が示されている。 図 14に示す適用例では、 パネルの一部として 3 X 3画素が示されている。 図 14では、 測定対象画素は中央の画素であり、 測定対象画素の GND配線に積分回路 1 30が接続されている。 図 15 に示す駆動波形では、 測定対象画素である図 14の中央の画素 (Select 2、 Data 2)の駆動 TFTに微小電位（Inspection voltage)を印加すると、 積 分回路出力 Voutに現れる電流の様子を観測することができる。 実際の測 定では、 上述した測定法を全ての画素について繰り返し行われる。 ここ で、 図 14に示される積分回路 130では、 積分回路 130の反転入力 に接続される GND線が独立しているかのように描かれているが、 実際 には、 幾つかの GND配線（または全ての GND配線)が束ねられて共通 になっている場合もある。 このようにして束ねられた GND配線のダル ープ数だけ積分回路 130を用意すれば、 グループ毎に並行して測定す ることが可能となる。 尚、 Pチャネル駆動 T FTを用いた場合には、 G N D配線が電源配線になる。 ここで、 図 15の上段に示されるシーケンス（Sequence)に基づいて説 明する。
'シーケンス 1 ：全ての画素に OFF電圧を書き込み、 パネルを消灯状 態にする。
'シーケンス 3 ： Select 2を ONすることにより、 測定対象画素の存在 するラインを選択する。
'シーケンス 4 ： Data 2に ON電位を印加して（Initialize)、 測定対象 画素の Cmの電荷を放電する。
'シーケンス 6 ： Vdに駆動電位を印加して、 駆動 TFTのドレインに電 圧を印加する。
•シーケンス 7 ：積分回路 130を起動し、 測定を開始する。 •シーケンス 8 ： Data 2に Vthを超える微小電位である検査電圧（Inspe ct ion voltage)を印加し、 駆動 T F.Tを微 O N状態にする。 このとき、 D ata 2の電圧変化により積分回路出力 Voutにオフセット電圧が発生する。 ·シーケンス 9 ：積分回路出力 Voutに定電流が観測できる。 駆動 T F T が飽和領域で定電流を流しているため積分回路出力 Voutは一定の傾きで 変化する。
'シーケンス 1 2 ： Data 2に O F F電位を印加する。 このとき、 Data 2 の電圧変化により積分回路出力 Voutに発生していたオフセット電圧がキ ヤンセルされる。
• シーケンス 1 3 ：測定を終了する。 以上のシーケンスは、 図 2に示した計算機 1 2によって管理され、 計 算機 1 2から測定制御回路 1 3に出力される指令に基づき、 測定制御回 路 1 3によって各動作が制御される。 これらのシーケンスにより得られ た積分回路 1 3 0の出力波形 (積分回路出力 Voutの波形）を測定制御回路 1 3にて A/D変換し、 以下の計算が順次、 計算機 1 2によって実行され る。
[容量 C mの測定]
図 1 5のシーケンス 1 2とシーケンス 1 3における Voutの電位差（Δ Vout)は、 C mから流れた電荷量 Q aを意味している。 配線 Data 2に検 查電圧（Inspection voltage)を印加、 あるいは除去を行うタイミング（シ 一ケンス 8とシーケンス 1 2 )で、 Voutにオフセット電圧（Voffset)が生 じる。 これは、 配線 Data 2の電位を変化させることにより寄生容量を介 して G N D配線に電荷の出入りが生じるためである。 つまり、 シーケン ス 1 2とシーケンス 1 3での Voutの電位差（Δ Vout)は、 測定対象画素 の C mから流れ出した電荷量 Q aによる電圧を表している。
Q a = Δ Vout * C i
ここで、 C iは積分回路の容量である。 また、 C mはシーケンス 4で放 電した後、 シーケンス 8〜 9で電圧 Vdに充電される。 従って、
C m = Q a / V d
を計算することにより、 容量 C mを推定することができる。
[Vthの推定]
積分回路 1 3 0の出力で図 9に示すような傾き変化点を求め、 シーケ ンス 1 1における Voutから Δ Voutだけ戻った電位を測定基準電 J£とし、 この測定基準電圧と傾き変化点電圧の電位差（A Voutp)を求めると（これ は、 Vo:ffsetを発生させる電荷を除外して、 C mからの電荷のみを考慮 するための操作である。 ；)、
Vth= Vgs - (Vd - Δ Voutp * C i / C m)
より、 Vthが推定できる。 この値を全ての画素について求めることによ り、 パネルにおける Vthのばらつきを評価することができる。
[Vgs- I d特性の推定]
全ての画素について、 シーケンス 9における Voutの傾きを求めること により、 ある Vgsにおける駆動電流のばらつきを評価できる。 シーケン ス 8で印加する微小電位を複数選ぶことにより、 Vgsに対する I dが複 数求まり、 これを全ての画素で比較することにより、 駆動 T F Tの特性 ばらつきが評価できる。 次に、 4 T F T電圧プログラミング方式画素回路における実現例につ いて説明する。 図 1 6は、 画素回路が 4個の T F Tで構成される電圧プログラミング 方式パネルへの実現例を示した図である。 図 1 6ではパネルの 1部 （2 画素分） を示しており、 測定対象画素は左側の画素である。 実際の測定 では上述した測定法を全ての画素について繰り返し行う。
図 1 7〜図 1 9は測定を行う駆動波形を示しており、 一連のシーケン スを連続して表現している。 検査対象画素の上下の画素は、 全て Select 、 Current cnt.、 Vth cnt.をオフにして行っている。 検査手順は大きく、 初期化作業（Initialize)、 Vth書き込み作業（Vth Writing)、 チャージポ ンプ作業 (Charge Pumping) , 検査作業（Inspection)に大別できる。 図 1 0に示したフローチヤ一トと同様に条件判断が行われる。 図 1 7は、 初期化作業（シーケンス 1〜4 )および Vth書き込み作業 (シ 一ケンス 5〜1 1 )の駆動波形を示した図である。
(i)初期化作業（シーケンス 1〜 4 )
·シーケンス 1 ：画素容量 C s 1の初期化。
•シーケンス 3 ：画素容量 C s 2の初期化。
(ii) Vth書き込み作業（シーケンス 5〜1 1 )
•シーケンス 6 ：検査対象画素の Selectをオンにする。
•シーケンス 7 ：データとして最大値より少し低い電圧値を書き込むこ とで、 画素容量 C s 2を通して駆動 T F Tのゲート電圧を大きくする。
•シーケンス 9 ： シーケンス 7で駆動 T F Tのゲートに Vth以上の電圧 が印加できれば、 Vth cnt.をオンにすることで、 駆動 T F Tを通して C s 2の電極電圧を Vthにすることができる。 このとき、 積分回路により 電流が確認される。 電流が確認されない場合には、 次工程としてチヤ一 ジポンプ作業（シーケンス 1 2 )に移り、 電流が確認されたら、 検査作業（ シーケンス 2 5 )に移行する。 このように、 ここでは、 測定対象画素の駆動 TFTに大きめのデータ 電圧を印加し、 Vth cnt.を開くことで、 C s 2の駆動 T FTゲート側電 極に Vthを発生させる。 そのあふれた電流の有無を積分回路出力 Voutで 観測する。 図 1 8は、 チャージポンプ作業の駆動波形を示した図である。 各シー ケンスに沿って説明する。
•シーケンス 1 5 ： Vdをオンにして Cmに電圧をかける。
•シーケンスュ 7 ： Vthcnt.をオンにして、 画素容量 C s 2に Cmの電 荷を流入させる。 このとき、 チャージポンプが完了する（Vthが書き込ま れる）と、 駆動 TFTがオンし、 積分回路 1 3 0で電流が確認される。 •シーケンス 20 ：データを書くことによって駆動 T FTのゲート電圧 を上げ、 その間に Vdをオフさせて駆動 T FTのリーク電流を利用し、 C mの電位を GNDに戻す。 このシーケンス 1 7で電流が確認されるまで、 シーケンス 1 4〜2 2 が繰り返される。 チャージポンプ作業が完了した後、 再度、 Vth書き込 み作業（シーケンス 5〜1 1)が行われる。 これは駆動 TFTのヒステリ シスを考慮したもので、 電圧の低い状態からポンプして Vthを書いた場 合と、 電圧の高い状態から Vthを書いた場合とで値がずれることがあり、 通常動作である電圧の高い状態から Vthを書き込むために行われる。 こ のようにして、 チャージポンプ動作では、 V dを ON/OF Fすることで、 Cmを介して C s 2に電荷を蓄積していく。 Vthが書き込まれると駆動 用 T FTが ONし、 電流が確認される。 図 1 9は、 検查作業の駆動波形を示した図である。 各シーケンスに沿 つて説明する。
•シーケンス 2 6 ： Vth書き込み作業をした直後はデータが書かれた状 態であり、 その状態から、 更に検査のための微小電圧を書き込む。
•シーケンス 2 7 ：容量 C mの電位を G NDに下げる。
·シーケンス 2 9 ：容量 C mに Vdの電圧をかける。
シーケンス 3 1 : Current cnt.をオンにして、 C mから過渡電流を す。 このとき、 積分回路出力 Voutが変化し、 その様子を確認することが できる。 但し、 Current cnt.をオンにしたことで、 Current cnt.の変化 に対するオフセット電圧が発生する。 駆動 T F Tの飽和領域で定電流が 流れるため、 Voutは一定の傾きで変化する。
•シーケンス 3 2 ： C mの電圧が下がり、 駆動 T F Tのピンチオフ電圧 を過ぎると、 電流は止まり、 Voutは水平になる。
•シーケンス 3 4 ： Current cnt.を才フにすると、 Current cnt.のオフ セット電圧が消える。
.シーケンス 3 6 ：測定終了。
このようにして、 Vthを書き込んだ状態から更に微小電圧を印加すると、 積分回 ^出力に電流の様子が確認される。 以上の手順により得られた積分回路出力波形より、 以下の計算を行う。 [容量 C mの推定]
図 1 9のシーケンス 3 5とシーケンス 3 6における Voutの電位差（Δ Vout)は、 C mから流れた電荷量（Q a )を意味している。
Q a = Δ Vout * C i
ここで、 C iは積分回路 1 3 0の容量である。 また、 C mはシーケンス 2 7で放電した後、 シーケンス 2 9〜 3 2で電圧 Vdに充電される。 従つ て、
C m = Q a / V d
を計算することにより、 容量 C mが推定できる。 [ピンチオフ電圧 V pの推定]
積分回路 1 3 0の出力で、 図 9に示すような傾き変化点を求め、 シー ケンス 3 3における Voutから Δ Voutだけ戻った電位を測定基準電圧と し、 この測定基準電圧と傾き変化点電圧の電位差（ Δ Voutp)を求めると（ これは、 Voffsetを発生させる電荷を除外して、 C mからの電荷のみを 考慮するための操作である。 ）、
V p = Vd - Δ Voutp * C i / C m
より、 ピンチオフ電圧 V pが推定できる。 この値を全ての画素について 求めることにより、 パネルにおける V pのばらつきを評価できる。 [Vgs- I d特性の推定]
全ての画素について、 シーケンス 3 1における Voutの傾きを求めるこ とにより、 ある Vgsにおける駆動電流のばらつきを評価できる。 シ"ケ ンス 2 6で印加する微小電位を複数選ぶことにより、 Vgsに対する I d が複数求まり、 これを全ての画素で比較することにより、 駆動 T F Tの 特性ばらつきが評価できる。
[Vthの推定]
更に、 印加された電圧と駆動 T F Tの Vgsの相関関係が明らかな場合 には、 それぞれのピンチオフ電圧と印加電圧から、 Vthの絶対値を求め ることもできる。 特に印加電圧と Vgsが比例関係にあるとみなしてよい 場合には、 次式で Vthが求まる。 Vth= (Vdatal * Vpl - Vdata2 * Vp2) I (Vdatal一 Vda ta2)
ここで、 Vdatalおよび Vdata2はデータに印加した電圧、 Vplおよび Vp 2は各印加電圧におけるピンチオフ電圧である。 以上のようにして、 例えば、 画素毎の Vthの推定や Vgs_I d特性の推 定、 Vth補正回路の効果の判定を行うことができる。 画素毎の Vthの値 や Vgs_I d特性などを認識することで、 予め定められている設計値に対 して不具合のある画素を O L E D形成前に認識することができる。 その 結果、 アクティブマトリックス OLEDパネルのばらつきを認識でき、 不適切なパネルを O L E D形成前に除外することが可能となる。 尚、 パネル全画素の微小容量 Cmを推定し、 そのばらつきを評価する ことにより、 パターニングされた画素電極 (駆動 T F Tのドレイン側に接 続された電極）の不具合箇所の特定と、 不具合種類 (画素電極の形成不良 や近隣画素間の短絡）の判別を行うことができる。 即ち、 微小容量 Cmの 不連続な部分を知ることによって、 画素電極自身による不具合を判定す ることもできる。 ,
図 20 (a)，（b)は、 予測される雨素電極のエッチング不良による不具 合例と、 微小容量 Cmの推定例を説明するための図である。 図 20 (a) では、 予測される画素電極の不具合例が表現されており、 過エッチング による画素電極形成の失敗例（B 2の画素電極）と、 エッチング不足によ り近接画素電極同士が短絡する例（C 5、 C 6の画素電極）が示されてい る。 図 20 (b)に、 全体の画素電極の中から、 図 20 (a)に示すセレクト 配線側で A〜C、 データ配線側で 0〜8の 27個の画素電極における推 定された微小容量 Cm値の例を示している。 図 20 (b)に示す例では、 画素電極面積が設計値と一致する画素の推定 Cm値は 2.0となる。 Cm の値は、 T FTアレイ基板上に近接させる電極と画素電極間距離により ばらつきを生じるが、 このばらつきはなだらかに変化することが予想さ れる。 図 20 (b)に示す例では、 Cm値が所定範囲である 1.9〜 2. 1 の範囲でなだらかにばらつく様子を示している。 図 20 (a)に示す第 1 の故障箇所（2 Bの画素電極）では、 画素電極面積が小さくなったため、 Cm値は所定範囲を超え、 近隣画素の Cm値に比べて不連続に小さくな つている。 これにより、 過エッチングによる不具合を判別できる。 また、 図 20の第 2の故障箇所（C 5、 C 6の画素電極）では、 2つの画素電極 が接続されたために、 Cm値は所定範囲を超え、 近隣画素の Cm値に比 ベて不連続に大きくなつている。 これにより、 短絡による不具合を判別 できる。 このように、 微小容量 Cmを推定し、 そのばらつきを評価する ことで、 不具合箇所の特定と不具合種類の判別を行うことが可能となる。
以上、 詳述したように、 本実施の形態では、 AMOLEDパネルの表 面（O L E D接続電極が露出する面)近傍に電源に接続される対向電極 1 8を置き、 駆動 T FTのドレ.インと電源間に微小容量 Cmを形成した。 そして、 この電源電圧を電位差 Vdだけ変化させることにより、 微小容 量 Cmを通して駆動 T FTのドレイン.ソース間に過渡電流を流した。 その後、 駆動 TFTから出力される電流波形を観測することにより、 駆 動 TFTの Vthを推定している。 ここで、 駆動 TFTの Vth推定法とし て、 既知の Vgsを設定した後、 上述のように過渡電流を流し、 駆動 TF Tのソース側に配置された積分回路 130を用いて流れた電荷量を観測 する。 そして、 ピンチオフ時点の電荷量 Qpを求め、 微小容量 Cmと電 位差 V dからピンチオフ電圧 Vpを求め、 ゲート ·ソース間電圧 Vgsか ら、 Vthを推定することができる。 また、 本実施の形態では、 積分回路 により求めた駆動 TFTを流れた総電荷量 Q aと微小容量 Cmの電位差 Vdから正確な Cmを求めた後、 Vthを推定するように構成した。 更に、 本実施の形態では、 画素回路に存在する画素容量 C sと微小容 量 Cmで所謂チャージポンプ回路を構成し、 駆動 T FTの Vgsを、 Vth を超える電圧に上昇させた後、 駆動 T FTを通して画素容量 C sの電荷 を放電させて Vthを容量 C sに記憶し、 Vth補正後のピンチオフ電圧 V pを推定している。 このとき、 微小容量 Cmに接続きれる電源を駆動 T FTがオンする電圧に Vgsが近づくように変化させている期間中に Vth 補正回路を作動させ且つ駆動 T F Tをオフさせるようにデータ線（階調設 定用配線）を駆動し、 電源がこれとは逆向きに変化する期間中に Vth補正 回路を停止させ且つ駆動 TFTをオンさせるようにデータ線を駆動する ことを繰り返して、 画素容量 C sに Vthを超える電圧を発生させている。
尚、 駆動 TFTのピンチオフ電圧 Vp推定法として、'画素容量 C sに Vth記憶後、 過渡電流を流し、 駆動 T FTのソース側に用意した積分回 路 130を用いて流れた電荷量を観測し、 ピンチオフ時点の電荷量 Qp を求め、 微小容量 Cmと電位差 V dからピンチオフ電圧 V pを推定する。 このとき、 積分回路 1 30により求めた駆動 T FTを流れた総電荷量 Q aと微小容量 Cmの電位差 Vdから正確な Cmを求めた後、 前述のよう にしてピンチオフ電圧 Vpを推定する。 このようにして、 アクティブマトリックスパネル（TFTアレイ 100) 上全画素について Vthあるいはピンチオフ電圧 V pを求め、 これらの電 圧範囲及びばらつきにより、 パネルの良.不良を判定する。 このとき、 ピンチオフ電圧 V pが 0 Vの場合、 微小電圧を画素容量 C sに書き込み、 駆動 TFTを流れる電流のばらつきを測定することにより、 パネルの良' 不良を判定することができる。 また、 ピンチオフ電圧 Vpが 0 Vの場合、 複数の微小電圧を画素容量 C sに書き込み、 それぞれの印加電圧におけ るピンチオフ電圧 Vpと、 印加電圧比とから Vthを求めるように構成す ることもできる。 更に、 上述のようにして得られた積分波形から、 駆動 TFTにある Vg sを印加したときの飽和電流 (積分波形の傾き）をパネル上全画素について 求め、 駆動 T FTの特性ばらつきを評価することができる。 ここで飽和 領域における駆動 T F Tのドレイン電流（I d)の近似式は、
Figure imgf000038_0001
但し、 β = μ · Cox · W/L
β ：移動度（プロセスによって決まる）
Cox：ゲートとチャネル間の単位面積あたりの容量
W/L： T FTのチャネル幅とチャネル長の比
となる。 この ]3とは、 プロセスと TFT構造から決定され、 I dの大き さを決定する重要な係数である。 従って、 飽和電流を比較することによ つて、 Vthだけではなく、 j3のばらつきに基づいて検査をすることが可 能となる。 力かる構成を採用することによって、 本実施の形態では、 OLED未 実装の T FTアレイに対して、 画素電極へのコンタクトを行うことなく、 駆動 T F Tの閾値電圧 Vthの測定と、 駆動 T F Tにおける Vth補正後の ピンチオフ電圧 V pの測定を行うことが可能となる。 そして、 これらの 測定をパネルの全画素に対して行うことにより、 駆動 T F Tの特性や Vt h捕正回路の効果について、 パネル内におけるばらつきを求めることがで きる。 また、 この結果を利用して、 パネルの良 ·不良判定を行うことが 可能となる。 これによつて、 不良 T F Tアレイの次工程への流出量を大 幅に削減でき、 パネル製作コストを削減することができる。 また、 パネ ル開発段階では、 図 2に示したテスト装置を故障診断として利用するこ とにより、 開発期間の短縮が期待できる。
尚、 本実施の形態では、 nチャネル駆動 T F Tを使用した場合につい て説明したが、 pチャネル駆動 T F Tを使用した場合にも適用する と ができる。 pチャネル駆動 T F Tを使用した場合には、 図 8に示した積 分回路 1 3 0の非反転入力（図 8に示すオペレーショナル .アンプ 1 3 1 の +入力）を G N Dから電源 (V d )に変更すれば良！/、。
以上説明したように、 本発明によれば、 1^0 £ 0パネル用丁 丁 アレイの機能検査を O L E D形成工程の前に行うことが可能となり、 パ ネル製作コストを大幅に削減することが可能となる。

Claims

請求の範囲
1. OLED (Organic Light Emitting Diode)开成前のァクティブマ トリックスパネルにおける OLED接続電極が露出する面近傍に配置さ れる対向電極と、 前記アクティブマトリックスパネルを構成する駆動 T F T (Thin Film Transistor)の前記 O L ED接続電極と電源との間に前 記対向電極を用レ、て微小容量 C mを形成する微小容量形成手段と、 前記 微小容量形成手段により形成された前記微小容量 C mに基づいて前記ァ クティブマトリックスパネルを検査する検査手段とを備えたことを特徴 とするアクティブマトリックスパネルの検查装置。
2. 前記検査手段は、 前記駆動 T FTの閾値電圧 Vthを推定して前記 アクティブマトリックスパネルを検查することを特徴とする請求項 1記 載のアクティブマトリックスパネルの検査装置。
3. 前記検査手段は、 前記電源の電圧を所定電位差だけ変化させ、 前 記微小容量形成手段により形成された前記微小容量 Cmを通して前記駆 動 TFTのドレイン'ソース間に過渡電流を流し、 当該駆動 TFTから 出力される電流波形を観測することにより当該駆動 T F Tの閾値電圧 V t hを推定することを特徴とする請求項 2記載のアクティブマトリックスパ ネルの検査装置。
4. 前記検査手段は、 前記駆動 TFTのソース側に配置された積分回 路を用いて流れた電荷量を観測し、 前記微小容量 Cmと前記所定電位差 とに基づいて前記閾値電圧 Vthを推定することを特徴とする請求項 3記 載のアクティブマトリックスパネルの検查装置。
5. 前記検查手段は、 前記アクティブマトリックスパネルを構成する 各画素の前記微小容量 C mを推定し、 当該微小容量 C mのばらつきを評 価することを特徴とする請求項 1記載のアクティブマトリックスパネル の検查装置。
6. 前記検查手段は、 電源電圧の電位差を Vd、 前記駆動 TFTのソ ース側に配置された積分回路を用いて流れた電荷量からピンチオフ時点 の電荷量を Qp、 微小容量を Cmとすると、
V p =V d -Q p/Cm
で算出されるピンチオフ電圧 Vpを算出し、 算出された当該ピンチオフ 電圧 Vpに基づいて前記アクティブマトリックスパネルを検査すること を特徴とする請求項 1記載のアクティブマトリックスパネルの検査装置 c
7. 画素回路に存在する画素容量 C sと前記微小容量 Cmでチャージ ポンプ回路を構成し、 閾値電圧 Vth補正後のピンチオフ電圧 Vpを推定 するピンチオフ電圧推定手段を更に備えたことを特徴とする請求項 1記 載のアクティブマトリックスパネルの検査装置。
8. OLED (Organic Light Emitting Diode)开成前のァクティブマ トリックスパネルを検査するアクティブマトリックスパネルの検查方法 であって、 前記アクティブマトリックスパネルにおける O LED接続電 極が露出する面近傍に対向電極を配置するステツプと、 前記ァクティブ マトリックスパネルにおける測定対象画素を選択するステップと、 前記 対向電極に接続される電源を駆動電位にし、 前記測定対象画素の駆動 T F T (ThinFilm Transistor)におけるドレイン ·ソース間に所定の電圧 V dを印加するステップと、 前記測定対象画素の前記駆動 T F Tを流れ る電流を観測するステップとを含むアクティブマトリックスパネルの検 查方法。
9 . 前記対向電極と前記駆動 T F Tとの間に形成される微小容量 C m を推定するステップと、 推定された前記微小容量 C mに基づいて前記ァ クティブマトリックスパネルの不具合箇所を特定するステップとを更に 含む請求項 8記載のアクティブマトリックスパネルの検査方法。
1 0 . 不具合箇所を特定するステップは、 推定された前記微小容量 C mが予め定められた所定範囲を超えているか否かで不具合箇所を特定す ることを特徴とする請求項 9記載のアクティブマトリックスパネルの検 查方法。
1 1 . 前記駆動 T F Tの閾値電圧 Vthを推定するステップと、 推定さ れた前記閾値電圧 Vthに基づいて前記アクティブマトリックスパネルの 不具合箇所を特定するステツプとを更に含む請求項 8記載のァクティブ マトリツタスパネルの検查方法。
1 2 . 前記閾値電圧 Vthを推定するステップは、 前記駆動 T F Tのソ ース側に配置された積分回路を用いて流れた電荷量を観測すると共に、 当該駆動 T F Tがピンチオフ状態となるまでに流した電荷量からピンチ オフ電圧 V pを求めることで閾値電圧 Vthを推定することを特徴とする 請求項 1 1記載のァクティブマトリックスパネルの検査方法。
13. 前記アクティブマトリックスパネルを構成する画素について前 記閾値電圧 Vthまたは前記ピンチオフ電圧 Vpを求め、 当該閾値電圧 Vt hまたは当該ピンチオフ電圧 Vpの電圧範囲またはばらつきによって当該 アクティブマトリックスパネルの良 .不良を判断するステップを更に含 む請求項 12記載のァクティブマトリックスパネルの検査方法。
14. 基板上に TFT(ThinFilmTransistor)アレイを形成してァク ティブマトリックスパネルを生成するアレイ工程と、 生成された前記ァ クティブマトリックスパネルの機能検查を行う検查工程と、 前記検査ェ 程により良品と判断されたアクティブマトリックスパネルに対して OL E D (Organic Light Emitting Diode)を実装するセル工程とを含み、 前 記検査工程は、 前記ァレイ工程により生成された前記ァクティブマトリ ックスパネルにおける O L ED接続電極が露出する面近傍に対向電極を 配置させ、 当該アクティブマトリックスパネルを構成する測定対象画素 を流れる電流を観測することを特徴とするアクティブマトリックス OL EDパネルの製造方法。
15. 前記検查工程は、 前記対向電極を配置することで前記ァタティ ブマトリックスパネルを構成する駆動 T F Tのドレインと電源間に微小 容量 Cmを形成し、 当該微小容量 Cmを通して当該駆動 T FTに過渡電 流を流し、 当該駆動 T FTからの出力波形を観測して当該アクティブマ トリックスパネルの機能検查を行うことを特徴とする請求項 14記載の アクティブマトリックス OLE Dパネルの製造方法。
16. 前記検查工程は、 前記駆動 T FTからの出力波形を観測して当 該駆動 T F Tの閾値電圧 Vthを推定することで前記ァクティブマトリツ クスパネルの機能検查を行うことを特徴とする請求項 1 5記載のァクテ ィプマトリックス O L E Dパネルの製造方法。
1 7 . 前記検査工程は、 前記駆動 T F Tのソース側に積分回路を配置 し、 当該積分回路に流れる電荷量に基づいてピンチオフ電圧 V pを算出 すると共に、 前記アクティブマトリックスパネルを構成する画素につい て当該駆動 T F Tの閾値電圧 Vthまたは算出された当該ピンチオフ電圧 V pに基づいて当該アクティブマトリックスパネノレの良 ·不良を判定す ることを特徴とする請求項 1 6記載のアクティブマトリックス O L E D パネルの製造方法。
1 8 . 前記検查工程は、 前記ァクティブマトリックスパネルを構成す る駆動 T F Tに所定の電圧を印加したときの飽和電流を当該ァクティブ マトリックスパネル上の画素について求め、 当該駆動 T F Tに対する特 性ばらつきを評価することを特徴とする請求項 1 4記載のアクティブマ トリックス〇 L E Dパネルの製造方法。
1 9 . 前記検査工程は、 前記ァクティブマトリックスパネルを構成す る画素毎の微小容量 C mを推定し、 推定された当該微小容量 C mのばら つきを評価することによって、 パターユングされた画素電極の不具合箇 所を判別することを特徴とする請求項 1 4記載のアクティブマトリック ス O L E Dパネルの製造方法。
PCT/JP2004/006235 2003-05-12 2004-04-28 アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法 WO2004100110A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/556,497 US7486100B2 (en) 2003-05-12 2004-04-28 Active matrix panel inspection device and inspection method
JP2005506005A JP4110172B2 (ja) 2003-05-12 2004-04-28 アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-133611 2003-05-12
JP2003133611 2003-05-12

Publications (1)

Publication Number Publication Date
WO2004100110A1 true WO2004100110A1 (ja) 2004-11-18

Family

ID=33432195

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/006235 WO2004100110A1 (ja) 2003-05-12 2004-04-28 アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法

Country Status (5)

Country Link
US (1) US7486100B2 (ja)
JP (1) JP4110172B2 (ja)
KR (1) KR100702462B1 (ja)
CN (1) CN100437666C (ja)
WO (1) WO2004100110A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006259530A (ja) * 2005-03-18 2006-09-28 Seiko Epson Corp 有機ｅｌ装置及びその駆動方法並びに電子機器
JP5200539B2 (ja) * 2005-09-27 2013-06-05 カシオ計算機株式会社 表示装置及び表示装置の駆動方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100795780B1 (ko) * 2006-04-10 2008-01-21 네오뷰코오롱 주식회사 평판 디스플레이 기판의 패널점등 검사장치
CN102087451A (zh) * 2006-07-31 2011-06-08 夏普株式会社 有源矩阵基板、显示装置、和有源矩阵基板的检查方法
JP5179849B2 (ja) * 2006-12-28 2013-04-10 株式会社半導体エネルギー研究所 半導体装置
KR101366885B1 (ko) * 2007-07-06 2014-02-25 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
US8912990B2 (en) * 2008-04-21 2014-12-16 Apple Inc. Display having a transistor-degradation circuit
US7696773B2 (en) * 2008-05-29 2010-04-13 Global Oled Technology Llc Compensation scheme for multi-color electroluminescent display
CN102467863B (zh) * 2010-11-17 2014-09-03 北京京东方光电科技有限公司 Tft-lcd电学不良测试电路和测试方法
US8451437B2 (en) * 2011-02-17 2013-05-28 Global Oled Technology Llc Electroluminescent light output sensing for variation detection
KR101831368B1 (ko) 2011-06-03 2018-02-23 삼성디스플레이 주식회사 유기 발광 표시 장치의 어레이 시험 장치 및 시험 방법, 및 유기 발광 표시 장치의 제조 방법
KR20130104563A (ko) 2012-03-14 2013-09-25 삼성디스플레이 주식회사 유기 발광 표시 장치의 어레이 시험 장치 및 시험 방법, 및 유기 발광 표시 장치의 제조 방법
KR102050365B1 (ko) * 2013-08-23 2020-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치의 불량 검출 방법 및 유기 발광 표시 장치
KR102058577B1 (ko) 2013-09-13 2019-12-24 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US11004391B2 (en) * 2019-06-10 2021-05-11 Apple Inc. Image data compensation based on predicted changes in threshold voltage of pixel transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040082A (ja) * 2000-06-05 2002-02-06 Ind Technol Res Inst 有機ｌｅｄアレイの検査方法及び検査装置
JP2002108243A (ja) * 2000-06-05 2002-04-10 Semiconductor Energy Lab Co Ltd 表示パネル、検査方法及び該表示パネルの作製方法
JP2002297053A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその検査方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940002723B1 (ko) * 1985-03-18 1994-03-31 가부시기가이샤 히다찌세이사꾸쇼 반도체소자의 테스트방법
US4973910A (en) * 1988-01-14 1990-11-27 Wilson Mahlon S Surface potential analyzer
JP2758103B2 (ja) * 1992-04-08 1998-05-28 シャープ株式会社 アクティブマトリクス基板及びその製造方法
US5428300A (en) * 1993-04-26 1995-06-27 Telenix Co., Ltd. Method and apparatus for testing TFT-LCD
JP4473427B2 (ja) * 2000-08-03 2010-06-02 エーユー オプトロニクス コーポレイション アレイ基板の検査方法及び該検査装置
SG117406A1 (en) * 2001-03-19 2005-12-29 Miconductor Energy Lab Co Ltd Method of manufacturing a semiconductor device
JP2003050380A (ja) * 2001-08-07 2003-02-21 Toshiba Corp アレイ基板の検査方法
JP3760411B2 (ja) * 2003-05-21 2006-03-29 インターナショナル・ビジネス・マシーンズ・コーポレーション アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040082A (ja) * 2000-06-05 2002-02-06 Ind Technol Res Inst 有機ｌｅｄアレイの検査方法及び検査装置
JP2002108243A (ja) * 2000-06-05 2002-04-10 Semiconductor Energy Lab Co Ltd 表示パネル、検査方法及び該表示パネルの作製方法
JP2002297053A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその検査方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006259530A (ja) * 2005-03-18 2006-09-28 Seiko Epson Corp 有機ｅｌ装置及びその駆動方法並びに電子機器
US7864139B2 (en) 2005-03-18 2011-01-04 Seiko Epson Corporation Organic EL device, driving method thereof, and electronic apparatus
JP5200539B2 (ja) * 2005-09-27 2013-06-05 カシオ計算機株式会社 表示装置及び表示装置の駆動方法

Also Published As

Publication number Publication date
KR100702462B1 (ko) 2007-04-04
JPWO2004100110A1 (ja) 2006-07-13
KR20060017586A (ko) 2006-02-24
US20070040548A1 (en) 2007-02-22
JP4110172B2 (ja) 2008-07-02
CN1788297A (zh) 2006-06-14
CN100437666C (zh) 2008-11-26
US7486100B2 (en) 2009-02-03

Similar Documents

Publication Publication Date Title
JP3760411B2 (ja) アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法
KR101337459B1 (ko) 표시장치 및 그 표시장치를 구비한 전자기기
US10996258B2 (en) Defect detection and correction of pixel circuits for AMOLED displays
US8890778B2 (en) Display device and method for controlling the same
US7358941B2 (en) Image display apparatus using current-controlled light emitting element
EP2033178B1 (en) Active matrix display compensating apparatus
WO2004100110A1 (ja) アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法
CN104751786B (zh) 有机发光显示装置及其驱动方法
JP5296700B2 (ja) 駆動トランジスタにおける閾値電圧の変化を補償する方法、ｏｌｅｄデバイス用駆動トランジスタの閾値電圧の変化を補償する方法、駆動トランジスタおよびｏｌｅｄデバイスの劣化を補償する方法及びｏｌｅｄ駆動回路における変化を補償する方法
US20100245331A1 (en) Display device and method for controlling the same
US20050189960A1 (en) Method for testing a thin film transistor array
JP2008052111A (ja) Ｔｆｔアレイ基板、その検査方法および表示装置
CN108169577A (zh) 一种电容检测方法
CN110491339B (zh) 显示面板的驱动电路、显示面板及显示面板的驱动方法
CN114495810B (zh) 显示设备及其驱动方法
EP3627295B1 (en) Pixel and display device including the same
WO2022252723A1 (zh) 显示面板、显示装置及其像素驱动电路的电流检测方法
JP2007517245A (ja) ビデオデータ信号補正
JP3836830B2 (ja) アクティブマトリックスパネルの検査装置、アクティブマトリックスパネルの検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法
KR20060050394A (ko) Ｔｆｔ 어레이 시험 방법 및 시험 장치
US20050190169A1 (en) Method and device for testing a thin film transistor array
CN1542713A (zh) 测试有源发光显示技术驱动电路的方法及***

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057019022

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2005506005

Country of ref document: JP

Ref document number: 20048128654

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057019022

Country of ref document: KR

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
122 Ep: pct application non-entry in european phase
WWE Wipo information: entry into national phase

Ref document number: 2007040548

Country of ref document: US

Ref document number: 10556497

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10556497

Country of ref document: US