WO2004079472A1 - 定電流駆動回路 - Google Patents
定電流駆動回路 Download PDFInfo
- Publication number
- WO2004079472A1 WO2004079472A1 PCT/JP2003/002658 JP0302658W WO2004079472A1 WO 2004079472 A1 WO2004079472 A1 WO 2004079472A1 JP 0302658 W JP0302658 W JP 0302658W WO 2004079472 A1 WO2004079472 A1 WO 2004079472A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- current
- circuit
- signal
- load
- detection signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Definitions
- the present invention relates to a constant current drive circuit used in an optical communication device, an optical system, and the like. Background technology
- the constant current drive circuit an example of a circuit configuration utilizing device characteristics, an example of a high-precision circuit, an example of a high-accuracy low-power consumption configuration and the like are generally used.
- FIGS. 13A and 13B are diagrams showing an example of a circuit configuration of a conventional constant current drive circuit using device characteristics.
- Fig. 13A shows a configuration example using FET
- Fig. 13B shows a configuration example using bipolar transistors.
- the constant current drive circuit has an N-type FET (NFET) 6 and a load 8 connected in series between the power supply 2 and the ground 4, and the source-gate of the NFET 6 A constant voltage is applied between the source and gate, and a constant current flows from the power supply 2 to the load 8 side.
- NFET N-type FET
- the constant current drive circuit shown in FIG. 13B is connected between the power supply 10 and the ground 12.
- a load 14 an NPN transistor (T r) 16 and a resistor 18 are connected in series.
- An input voltage 20 is connected between the ground and the ground at Tr 16, and a constant current flows from the power supply 10 to the drain 12 through the load 12, the Tr 16 and the resistor 18.
- FIG. 14 is a diagram showing a high-precision circuit example of a conventional constant current drive circuit.
- an NPN transistor (Tr) 24, a load 26, and a resistor 28 are connected in series between the power supply 20 and the ground 22.
- the terminal is connected to the input voltage, and the negative terminal is connected to the other end of the monitor resistor 28 whose one end is grounded.
- the differential amplifier 30 applies a control voltage to the base so that the load current flowing through the load 26 becomes a constant current.
- FIG. 15 is a diagram showing an example of a high-precision low-power consumption circuit of a conventional constant current drive circuit.
- a PFET 44 and a diode 46 are connected in series between the power supply 40 and the ground 42, and between the drain of the PFET 44 and the ground 42.
- Coil 48, load 50 and monitor resistor 52 are connected in series. Diode
- the ground node is connected to the ground 42, and the power source is connected to the drain of the PFET 44.
- the negative side of the differential amplifier 54 is connected to the other end of the monitor resistor 52, the positive side is connected to the input voltage V in, and the differential amplifier is connected to the positive side of the comparator 56.
- the output side of 54 is connected, and the output side of the triangular wave generation circuit 58 is connected to the plus terminal.
- the differential amplifier 54 calculates the difference between the input voltage and the voltage corresponding to the drive current, and the pulse width corresponding to the output voltage level of the differential amplifier 54 is determined by the triangular wave generation circuit 58 and the comparator 56. converting, when a pulse signal c FET 4 4 to be output to the gate Bok of FET 4 4 is a high level to a gate is applied off, the low level is applied to turn on, the time corresponding to the pulse width Just off.
- the PFET 44 is turned on, a load current flows from the power supply 40 to the ground 42 via the FET 44, the coil 48, the load 50, and the monitor resistor 52.
- the PFET 44 when the PFET 44 is turned off, the potential of the connection point of the coil 48 with the FET 44 drops, and the diode 46 turns on, and the load 50 passes from the ground 42 through the coil 48.
- the load current is smoothed by the flow of the load current.
- a pulse signal is applied to the FET 44 gate so that the load current becomes a constant current, and the load current converges to the constant current.
- the patent document discloses that by connecting the outputs of two high-speed constant-voltage circuits to a precharge circuit of a low-voltage circuit that outputs a constant voltage to the outside through a switch circuit, the standby state can be quickly changed to an operating state.
- the technology has shifted to a low power consumption in a stable state.
- the circuit configuration example using the device characteristics shown in FIGS. 13A and 13B is a circuit configuration using individual characteristics indicating the relationship between the voltage and current of the device used, and the circuit configuration is simple.
- the load current changes depending on environmental changes such as individual variations and temperature.
- a current monitor voltage is generated by the current monitor resistance and negative feedback is applied to suppress the dependence of the device used and drive a high-precision load current
- the control transistor controls the load current by consuming power, and thus has the problem of high circuit power consumption.
- control device 15 has a configuration that enables high-precision control by applying negative feedback, as in the high-precision circuit example.
- control device FET 44
- the control device With this pulse control configuration, the control device has only a switching operation and a circuit configuration that suppresses the power consumption of the control device.
- the response speed is low and a high-speed response is not possible.
- the patent document has the same purpose as the present invention in terms of realizing a high-speed start-up and low-consumption circuit, but is applied to the present invention which is a constant voltage circuit and a constant current drive circuit. I can't. That is, the problem of the present invention cannot be solved by the patent document.
- An object of the present invention is to provide a constant current circuit which suppresses unnecessary circuit power consumption by using a circuit configuration capable of reducing power consumption while securing high-speed response characteristics, and using the constant current circuit. Accordingly, it is an object of the present invention to provide an optical communication device capable of suppressing an increase in power supply power and capable of coping with a minimum heat radiation structure. According to one aspect of the present invention, there is provided a constant current drive circuit for supplying a constant current to a load circuit, wherein the pulse width conversion circuit converts the pulse signal into a pulse signal having a pulse width corresponding to the signal level of the first difference detection signal.
- a first driver circuit having a switch that is turned on / off based on the pulse signal and a smoothing circuit that supplies a smoothed first load current to the load circuit; and a first driver circuit corresponding to the first load current.
- a first current detection circuit that converts the voltage into a voltage and outputs a first current detection signal; a second driver circuit that supplies a second load current to the load circuit based on a signal level of the second difference detection signal;
- a second current detection circuit that converts the voltage into a second voltage according to the second load current and outputs a second current detection signal; and the first current detection circuit converts the difference between the first current detection signal and the input voltage to zero.
- First difference detection circuit that calculates the difference detection signal
- a second difference detection circuit that detects a difference voltage between the first current detection signal and the input voltage and outputs a third difference detection signal; a difference voltage between the third difference detection signal and the second detection signal And a third difference detection circuit for detecting the second difference detection signal and outputting the second difference detection signal.
- a constant current drive circuit for supplying a constant current to a load circuit, wherein the pulse width conversion circuit converts the pulse signal into a pulse signal having a pulse width corresponding to the signal level of the first difference detection signal.
- a first driver circuit having a switch that is turned on / off based on the pulse signal and a smoothing circuit that supplies a smoothed first load current to the load circuit; and a first driver circuit corresponding to the first load current.
- a first current detection circuit that converts the voltage into one voltage and outputs a first current detection signal; and a second driver circuit that supplies a second load current to the load circuit based on a signal level of the second difference detection signal.
- a second current detection circuit that converts the first load current and the second load current into a second voltage according to a combined load current and outputs a second current detection signal; and the first detection signal and an input voltage.
- the first difference detection signal so that the difference from A first difference detection circuit for calculating, and a second difference detection circuit for detecting a difference voltage between the first difference detection signal and the second current detection signal and outputting the second difference detection signal.
- a featured constant current drive circuit is provided.
- FIG. 1 is a first principle diagram of the present invention
- FIG. 2 is a second principle diagram of the present invention
- FIG. 3 is a configuration diagram of a constant current driving circuit according to the first embodiment of the present invention
- Figure 4 is the time chart of Figure 3;
- FIG. 5 is a configuration diagram of a constant current drive circuit according to a second embodiment of the present invention.
- Figure 6 is the time chart of Figure 5;
- FIG. 7 is a configuration diagram of a constant current drive circuit according to a third embodiment of the present invention.
- FIG. 8 is a configuration diagram of a constant current drive circuit according to a fourth embodiment of the present invention.
- FIG. 9 is a configuration diagram of an optical amplifier according to a fifth embodiment of the present invention.
- FIG. 10 is a configuration diagram of a signal light source according to a sixth embodiment of the present invention.
- FIG. 11 is a configuration diagram of an optical amplifier according to a seventh embodiment of the present invention.
- FIG. 12 is a configuration diagram of an optical communication device according to an eighth embodiment of the present invention.
- Figure 13A shows the configuration of a conventional constant current drive circuit
- Figure 13B is a block diagram of a conventional constant current drive circuit
- Figure 14 is a block diagram of a conventional constant current drive circuit
- FIG. 15 is a configuration diagram of a conventional constant current drive circuit. BEST MODE FOR CARRYING OUT THE INVENTION
- FIG. 1 is a first principle diagram of the present invention.
- the constant current drive circuit includes a first current drive circuit 100 and a second current drive circuit 102.
- the first current drive circuit 100 includes a first difference detection circuit 110, a first driver circuit 112, and a first current detection circuit 114.
- the second current drive circuit 102 includes a second difference detection circuit 120, a third difference detection circuit 122, a second driver circuit 124, and a second 'current detection circuit 126.
- the first difference detection circuit 110 has a first voltage indicating the input voltage V i and a voltage corresponding to the first drive current I 1 of the first driver circuit 112 by the first current detection circuit 114.
- the first difference detection signal is output so that the difference from the current detection signal becomes zero.
- the first driver circuit 112 supplies the first drive current I 1 to the load 80 according to the first difference detection signal.
- the first current detection circuit 114 outputs a first current detection signal, which is a voltage corresponding to the first drive current I 1, to the first difference detection circuit 110.
- control is performed so that the first drive current I 1 matches the constant current corresponding to the input voltage V i.
- the first driver unit 112 is a circuit that consumes low power but cannot quickly follow a change in the input voltage V i.
- the second difference detection circuit 120 calculates a difference between the input voltage V i and the first current detection signal, and outputs a second difference detection signal.
- the third difference detection circuit 122 calculates a difference between the second difference detection signal and a second current detection signal indicating a voltage corresponding to the second drive current I2 of the second driver circuit 124.
- the third difference detection signal is output.
- the third difference detection signal indicates an amount by which the combined current of the first drive current I 1 and the second drive current is insufficient or excessive compared to the constant current.
- the second driver circuit 124 adds / decreases the second drive current I2 according to the second difference detection signal.
- the first driver current 112 can match the constant current because of the low speed of the first driver circuit 112. Even when there is no current, the combined current of the first drive current and the second drive current quickly matches the constant current.
- the first drive current I1 matches the voltage corresponding to the input voltage V i
- the second drive current I2 becomes 0, and the second driver circuit 124 does not consume power.
- FIG. 2 is a second principle diagram of the present invention.
- the constant current drive circuit includes a first current drive circuit 150 and a second current drive circuit 152.
- the first current drive circuit 150 includes a first difference detection circuit 160, a first driver circuit 162, and a first current detection circuit 164.
- the second current drive circuit 152 includes a second difference detection circuit 170, a second driver circuit 1702, and a second current detection circuit 174.
- the first difference detection circuit 16 0 is a first current detection circuit that indicates the input voltage V i and the voltage corresponding to the first drive current I 1 of the first driver circuit 16 2 by the first current detection circuit 16 4.
- the first difference detection signal is output such that the difference from the signal becomes zero.
- the first driver circuit 162 outputs the first drive current I 1 according to the first difference detection signal.
- the first current detection circuit 164 outputs a first current detection signal indicating a voltage corresponding to the first drive current I 1 to the first difference detection circuit 160.
- the second difference detection circuit 170 calculates a difference between the input voltage V i and a second current detection signal indicating a voltage corresponding to a combined current of the first drive current I 1 and the second drive current I 2. And outputting a second difference detection signal.
- the second driver circuit 172 increases / decreases the second drive current I2 according to the second difference detection signal. As a result, the first drive current I1 is fixed.
- the second drive current I 2 flows through the load 80 to compensate for the lack / excess, so the combined current of the first drive current I 1 and the second drive current I 2
- the second drive current I 2 is controlled to be 0 when the first drive current I 1 matches the constant current. 1 62 stops operating and power consumption is reduced.
- FIG. 3 is a configuration diagram of the constant current drive circuit according to the first embodiment of the present invention. As shown in FIG. 3, the constant current drive circuit has a first driver circuit 200 and a second driver circuit 200.
- the first current detection circuit 204 the first difference detection circuit 206, the second difference detection circuit 208, the second current detection circuit 210, and the third difference detection circuit 212 .
- the first driver circuit 200 is a low-consumption constant-current driving circuit, and includes a triangular wave generator 25
- the triangular wave generator 25 3 is a circuit that generates a triangular wave V 4 having a constant cycle in a fixed voltage range (for example, +0 V to 5 V).
- the comparator 254 compares the voltage level of the triangular wave V 4 input to the plus terminal with the voltage level of the first difference detection signal V 2 output from the first difference detection circuit 206 input to the minus terminal. By comparison, when the voltage level of the triangular wave V4 is high, a high level is output, and when the voltage level of the first difference detection signal V2 is low, a pulse signal V5 of a low level is output.
- a pulse signal V5 having a pulse width corresponding to the voltage level of the detection signal V2 is output.
- the triangular wave generation circuit 25 3 and the comparator 25 4 are pulse width converters.
- the switch Q1 is a switch in which the pulse signal V5 is turned off when it is high and turned on when it is low.For example, a PFET in which the pulse signal V5 is input to the gate and the source is connected to the power supply 200 It is.
- the transistor Q 1 is a circuit element for the purpose of ON / OFF operation, and can be applied to any transistor element having a MOS or bipolar configuration.
- the choke coil L and the diode D are circuits for smoothing the drive current to the load 80.
- One end of the choke coil L is connected to the drain of the FETQ 1 and the other end is connected to the first current detection circuit 204.
- Electric energy is stored when the switch Q1 is on, and when the switch Q1 is turned off, the switch Q
- the voltage V6 at the terminal connected to 1 decreases, diode D turns on, releasing electric energy to the load 80 side.
- Drive current I 1 is smoothed.
- the diode D is turned off when the switch Q1 is on, and turned on when the switch Q1 is turned off to load the electric energy stored in the choke coil L from the ground 25 to the load 80.
- This is a circuit element intended to secure a return path for release to the device, and any element having the same function can be applied.
- a capacitance (capacitor) for current smoothing may be connected to the path of the driving current I 1.
- the second driver circuit 202 is a circuit that supplies a second drive current corresponding to the voltage of the third difference detection signal V8 to the load 80, and sucks a part of the first drive current I1. It has a transistor 260 # 1 and a second transistor 260 # 2.
- the first transistor Q2 supplies a current I3 corresponding to the value of the third differential detection signal V8 to the load 80 when the third differential detection signal V8 is positive, and outputs the current I3 when the third differential detection signal V8 is negative.
- a base resistor 270 # 1 having one end connected to the output side of the second current detection circuit 212 and the other end connected to the base of Q2, and a collector.
- a current source connected to the power supply 250, and an emitter formed by an NPN transistor Q2 connected to the input side of the second current detection circuit 212.
- the second transistor 260 # 2 has a current corresponding to a part of the driving current I1 corresponding to the value of the third difference detection signal V8 (current I4).
- current I4 This is a circuit that pulls the current I 4 when it is positive.
- one end is connected to the output side of the second current detection circuit 2 1 2 PNP whose end is connected to the base of Q3 and whose collector is connected to the input side of the first current detection circuit 210 and the collector is connected to the ground. It consists of transistor Q3. That is, the undercurrent is controlled by the first transistor 260 # 1, and the excess current is controlled by the second transistor 260 # 2.
- the transistors Q 2 and Q 3 are not limited to the bus polar and may be other circuit elements such as a MOS transistor as long as they fulfill the above functions. Also, in order to reduce the non-operating voltage of the transistors Q 2 and Q 3, between the second current detection circuit 2 1 2 and the base resistor 2 7 0 # 2 or between the base resistor 2 7 0 # 2 and the second transistor 2 6 0 A configuration in which a diode is added between the # 2 bases may be used.
- the first current detection circuit 204 detects the drive current I 1 from the first driver circuit 200. And outputs a first current detection signal V3.
- the circuit includes a monitor resistor 300 and an operational amplifier 302.
- the resistor 300 is a monitor resistor that converts the drive current I 1 into a voltage.
- the operational amplifier 302 calculates a potential difference between both ends of the monitor resistor 300 and outputs a first current detection signal V3.
- the second difference detection circuit 208 calculates the difference between the input voltage VI and the first current detection signal V 3 and outputs the second difference detection signal V 7 .
- the input voltage V 1 is applied to the plus terminal, This is a differential amplifier that inputs the first current detection signal V3 to the minus terminal and calculates the difference.
- the first difference detection circuit 206 and the second difference detection circuit 208 have the same structure on the circuit, the above-mentioned purpose is different.
- I 1 becomes a constant current and becomes constant.
- the first driver circuit 202 needs to maintain the constant current I 1, so the first difference detection signal V 2 is not 0, but it is not necessary to drive the second driver circuit 202.
- the second difference detection signal V7 becomes 0.
- the second current detection circuit 210 is a circuit that outputs a second current detection signal V3 indicating a voltage corresponding to the drive current I2 from the second driver circuit 202, and includes, for example, a monitor resistor 350 And differential amplifier 3 52.
- the resistor 350 is a monitor resistor that converts the drive current I2 into a voltage.
- the differential amplifier 352 calculates the potential difference between both ends of the monitor resistor 350 and outputs the second current detection signal V9.
- the third difference detection circuit 211 calculates the voltage difference between the second difference detection signal V7 and the second current detection signal V9, and outputs a third difference detection signal V8.
- the second difference detection signal V 7 is a difference voltage between the input voltage VI and the first current detection signal V 3, that is, a voltage corresponding to an insufficient current or an excess current of the driving current by the first driver circuit 200.
- the second dora The drive current 12 by the second driver circuit 202 is calculated by subtracting the equivalent voltage V9 of the drive current I2 by the driver circuit 202.
- the load 80 is a laser diode or the like. One terminal (positive side) is connected to the output side of the constant current drive circuit, and the other end (negative side) is grounded to the ground 255.
- FIG. 4 is the time chart of Figure 3.
- FIG. 3 is the operation of FIG. 3.
- the input voltage V 1 is input to the first difference detection circuit 206 and the second difference detection circuit 208. It is assumed that the input voltage V 1 rises at time t 1 and falls at time t 2.
- the first current detection circuit 204 inputs the first current detection signal V3 shown in FIG. 3 to the first and second difference detection circuits 206 and 208.
- the first difference detection circuit 206 outputs a first difference detection signal V2 such that the difference between the input voltage Vi and the signal V3 becomes zero.
- the second difference detection circuit 206 calculates the difference between the one-potential voltage V I and the voltage of the signal V 3, and outputs a second difference detection signal V 7.
- the triangular wave generator 25 generates a triangular wave V 4 at a constant period.
- Comparator 2 54 compares triangular wave V 4 with signal V 2, and outputs pulse signal V 5, which is high if V 4> V 2, ⁇ if V 4 ⁇ V 2, and low, to PFET Q 1. Output to the gate.
- the PFET Q 1 is turned on when the pulse signal V 5 is low, and supplies the drive current I 1 to the load 80 through the choke coil L and the resistor 300. II 'is the exact waveform and I1 is the smoothed waveform. At this time, diode D is off because it is reverse biased.
- the PFET Q 1 is turned off when the pulse signal V 5 is high, but the voltage V 6 on the PFET Q 1 side of the joke coil L decreases, and the diode D is turned forward and turned on, and accumulated in the choke coil L.
- the drive energy I 1 is smoothed because the energy that is released is released to the load 80 through the ground 25 2.
- the first current detection circuit 204 converts the drive current I 1 into a voltage and outputs the voltage to the first and second difference detection circuits 206 and 208 so that the drive current I 1 converges to a constant voltage. It is controlled as follows. However, the drive current I 1 depends on the inductance of the choke coil L and cannot respond at high speed to the response of the input control voltage V 1, and as shown in Fig. 4, there is a difference between the change in Vin and I 1. . (2) Drive current I 2
- the difference voltage between the input voltage V 1 and the first current detection signal V 3 is the second difference detection signal V 7, which is input to the third difference detection circuit 2 12.
- the second current detection circuit 25 2 outputs the second current detection signal V 9 obtained by converting the drive current I 2 into a voltage to the third difference detection circuit 2 12.
- the third difference detection circuit 2 12 compares the second difference detection signal V 7 with the second current detection signal V 9, and applies the voltage V 8 to the transistors Q 2 and Q 3 so that the difference becomes zero.
- the differential voltage V 8 is an undercurrent excess current due to the second current I 2, as shown in FIG. 4, when the undercurrent (for example, at the rise of Vin) is positive, and when the excess current (E.g., when Vin falls) is a negative value.
- the transistor Q2 when the base voltage becomes positive (for example, at the time of rising of Vin), the transistor Q2 is turned on to supply the current 13 to the load 80, and the base voltage becomes negative or zero, as shown in FIG. (For example, when Vin falls), the supply of the current I3 is stopped.
- the transistor Q 3 is turned on when the base voltage becomes negative, sinks a part of the current I 4 of the current I 1, and turned off when the base voltage becomes positive or zero. Stop the suction of I4. That is, when I 1 is insufficient, the current I 3 (current 12) flows from the transistor Q 2 and is combined with I 1 to flow the current to the load 80.
- FIG. 5 is a configuration diagram of a constant current drive circuit according to the second embodiment of the present invention. Components that are substantially the same as the components in FIG. 3 are given the same reference numerals.
- the second current detection circuit 500 outputs a second current detection signal V8 obtained by converting the combined current of the drive currents I1 and I2 into a voltage to the second difference detection circuit 502, Second difference detection circuit 5 0 2 outputs a difference voltage V 7 between the input voltage V 1 and the second difference detection signal V 8 to the second driver circuit 202.
- the second current detection circuit 500 is composed of, for example, a monitor resistor 5100 and a differential amplifier.
- the monitor 510 is a monitor resistor that converts a combined current of the drive current I 1 and the drive current I 2 into a voltage.
- the differential amplifier 5 12 calculates the potential difference between both ends of the monitor resistor 5 10 and outputs the second current detection signal V 8.
- FIG. 5 is the time chart of Figure 5.
- FIG. 5 is the operation of FIG. 5.
- the first driver circuit 2 0 0 will be omitted since it operates in the same manner as the first embodiment c
- the second current detection circuit 500 converts the combined current of the drive currents I 1 and I 2 into a voltage, and outputs the second current detection signal V 8 to the second difference detection circuit 502. Since the difference voltage between the input voltage V 1 to be output and the second current detection signal V 8 obtained by converting the combined current into a voltage is the drive current I 2 of the driver 202, the second difference detection circuit 502 is The input voltage V 1 is compared with the second current detection signal V 87, and as shown in FIG. 6, a voltage V 8 having a difference of 0 is input to the bases of the transistors Q 2 and Q 3.
- This difference detection signal V 8 is substantially the same as those in the first embodiment, c thereby omitted following description, the same effect as the first embodiment can be obtained.
- FIG. 7 is a configuration diagram of a constant current drive circuit according to a third embodiment of the present invention. Components that are substantially the same as the components in FIG. 3 are given the same reference numerals.
- the first current detection circuit 600 is constituted by a monitor resistor 65 0 having one end connected to the ground 25 2 and the other end connected to the negative terminal of the load 80. It outputs a first current detection signal obtained by converting the combined current of the drive currents I 1 and I 2 into a voltage.
- the first and second difference detection circuits 62 output the first difference detection signal so that the difference between the input voltage Vi and the first current detection signal becomes zero.
- the second difference detection circuit 604 calculates a difference between the input voltage V i and the first current detection signal, and outputs a second difference detection signal.
- the first driver circuit 200 controls the drive current I 1 so that the combined current with the drive current I 2 matches the constant current.
- the second driver circuit 202 The drive current I 2 is controlled to be 0.
- the current I 1 is controlled so as to increase or decrease by an amount corresponding to the decrease or increase of the current I 2, so that the drive current I 1 matches the constant current and the drive current I 2 becomes 0. Controlled.
- the drive current I 1 is controlled so as to increase or decrease by an amount corresponding to the decrease or increase of the current I 2, so that the drive current I 1 matches the constant current and the drive current I 2 becomes 0. Controlled.
- the transistors Q 2 and Q 3 are both turned off, so that the power consumption of the second driver circuit 202 is suppressed.
- the positive side of the load 80 is connected to the first driver circuit 20 ⁇ and the output side of the second driver circuit 202, and the negative side is a monitor.
- FIG. 8 is a configuration diagram of a constant current drive circuit according to a fourth embodiment of the present invention.
- the second current detection circuit 700 is constituted by a monitor resistor 75 0 having one end connected to the crown 25 2 and the other end connected to the negative terminal of the load 80. It outputs a second current detection signal obtained by converting the combined current of the drive currents I 1 and I 2 into a voltage.
- the positive side of the load 80 is connected to the output side of the first driver circuit 200 and the output side of the second driver circuit 202, and the negative side is connected to the other end of the monitor resistor 750.
- the circuit configuration of the second current detection circuit 700 can be simplified.
- the operation of FIG. 7 is substantially the same as the operation of the second embodiment.
- FIG. 9 is a configuration diagram of an optical amplifier according to a fifth embodiment of the present invention.
- the optical amplifier 800 is a semiconductor optical amplifier, and includes an optical amplifier 802 and a current drive circuit 804.
- the optical amplification section 802 has a function of giving a gain or an output corresponding to the drive current value to the optical input signal.
- the current drive circuit 804 is a current drive circuit according to any one of the first to fourth embodiments of the present invention, and receives a gain or output control signal from outside or inside the optical amplifier 800 as an input voltage. Have been.
- the optical amplifier 800 performs almost constant gain operation in the constant current state, but generates the output control signal (V in) corresponding to the optical output when the output is kept constant when the operation is not the constant gain operation.
- the current drive circuit 804 By using the current drive circuit 804, light output control can be realized at high speed. Therefore, when performing constant output control, an optical output monitor (not shown) is provided before the optical output, and the desired output is controlled.
- the configuration is such that the corresponding reference voltage is compared with the output of the optical output monitor, and an output control signal (V in) is generated.
- the output side of the current drive circuit 804 is connected to the optical amplifier 802.
- FIG. 10 is a diagram showing a configuration example of a signal light source according to the sixth embodiment of the present invention.
- the signal light source 850 includes a current driving circuit 852, a semiconductor laser (LD) 854, and a modulator 856.
- the current drive circuit 852 is the current drive circuit according to any of the first to fourth embodiments.
- the output side of the current drive circuit 852 is connected to the positive electrode of the LD 854.
- the LD 854 emits a laser having a power corresponding to the drive current of the current drive circuit 854.
- a transmission signal is input from the outside to the modulator 8556, and the input signal light from the LD 854 is modulated by the transmission signal to output an optical signal.
- the output of the signal light source can be controlled by supplying an output control signal to the current drive circuit 852 from outside or from inside the signal light source 850.
- an optical output monitor (not shown) is provided before the optical output, and a reference voltage corresponding to the desired output is compared with the output of the optical output monitor to generate an output control signal (V in). Configuration.
- FIG. 11 is a diagram showing a configuration example of the optical amplifier according to the seventh embodiment of the present invention.
- the optical amplifier 900 includes a current driving circuit 902, an LD 904, and an optical amplifier 906.
- the current drive circuit 902 is the current drive circuit according to any of the first to fourth embodiments.
- the output side of the current drive circuit 902 is connected to the positive electrode of the LD 904.
- the current drive circuit 902 drives the LD 904 with a current, and the optical output from the LD 904 is input to the optical amplifier 906.
- the optical amplifier 906 outputs an optical output with a gain corresponding to the optical output from the LD 904.
- the gain or output of the optical amplifier 900 can be controlled by applying a gain or output control signal to the current drive circuit 900 from outside or from inside the optical amplifier 900.
- the optical amplifier 900 in this configuration includes an EDFA (Erbium Doped Fiber Amp.) Using an optical fiber as an amplification medium and a Ramman Amp. Using the Raman effect.
- the output control signal is the same as in the fifth embodiment. Eighth embodiment
- FIG. 12 is a diagram showing a configuration example of the optical communication device according to the eighth embodiment of the present invention.
- the transmitting terminal station 950 has a signal light source 960 and an optical amplifier 962.
- the signal light source 960 is substantially the same as the signal light source 850 in FIG.
- the optical amplifier 962 is substantially the same as the optical amplifier 800 in FIG. 9 or the optical amplifier 900 in FIG.
- the first repeater 952 # i has an optical amplifier 970 # i.
- the optical amplifier 970 # i is substantially the same as the optical amplifier 800 in FIG. 9 or the optical amplifier 900 in FIG.
- the second repeater 954 # i has an optical / electrical converter 980 # i and a signal light source 982 # i.
- the optical / electrical converter 980 # i performs optical / electrical conversion.
- the signal light source 982 # i is substantially the same as the signal light source 850 in FIG.
- the receiving terminal 956 has an optical amplifier 990 and an optical / electrical converter 992.
- the optical amplifier 990 is substantially the same as the optical amplifier 800 in FIG. 9 or the optical amplifier 900 in FIG.
- the optical / electrical converter 992 performs optical / electrical conversion.
- the transmission signal is input to the signal light source 960 in the transmission terminal station 950, amplified by the optical amplifier 962, and input to the transmission path fiber 958 # 1.
- the optical signal attenuated by transmitting 8 # 1 is input to the optical amplifier 9 70 0 # 1 in the first repeater 9 5 2 # 1, amplified and input to the transmission line fiber 9 5 8 # 2 .
- the attenuated optical signal transmitted through the transmission line fiber 958 # 2 is input to the optical Z-electric converter 980 # 1 in the second repeater 954 # 1, and once converted into light / electricity. After being converted to an electric signal by the optical device 980 # 1, it is converted to an optical signal by the signal light source 982 # 1, and is inputted to the transmission line fiber 995 # 3.
- the optical signal transmitted through the transmission line fiber 958 # 3 and attenuated is input to the optical amplifier 990 in the receiving terminal station 950, amplified, and then converted to an optical / electrical converter.
- the transmission signal is transmitted after the electrical conversion by the 992.
- the optical amplifiers 962, 970 # 1, 990 may not be used in some cases.
- the configuration of the repeater 954 # i there is a configuration in which an optical amplifier is provided on the receiving side, and a configuration in which an optical amplifier is provided on the transmitting side.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
負荷回路に定電流を供給する定電流駆動回路において、第1差分検出信号の信号レベルに応じたパルス幅のパルス信号に変換するパルス幅変換回路とパルス信号に基づいてオン/オフするスイッチと負荷回路に平滑化された第1負荷電流を供給する平滑化回路とを有する第1ドライバ回路と、第1負荷電流に応じた第1電圧に変換して第1電流検出信号を出力する第1電流検出回路と、第2差分検出信号の信号レベルに基づいて、負荷回路に第2負荷電流を供給する第2ドライバ回路と、第2負荷電流に応じた第2電圧に変換して第2電流検出信号を出力する第2電流検出回路と、第1電流検出信号と入力電圧との差分が0となるように第1差分検出信号を算出する第1差分検出回路と、第1電流検出信号と入力電圧との差分電圧を検出して第3差分検出信号を出力する第2差分検出回路と、第3差分検出信号と第2検出信号との差分電圧を検出して第2差分検出信号を出力する第3差分検出回路とを具備して構成する。
Description
明 細 書 定電流駆動回路 技 術 分 野
本発明は光通信装置及び光システム等で用いられている定電流駆動回路に関す るものである。 背 景 技 術
定電流駆動回路は、 デバイス特性を利用した回路構成例、 高精度回路例や高精 度低消費電力構成例等が一般的に用いられている。
( 1 ) デバイス特性を利用した回路構成例
図 1 3 A及び図 1 3 Bは従来のデバイス特性を利用した定電流駆動回路の回路 構成例を示す図である。 図 1 3 Aは F E Tによる構成例、 図 1 3 Bはパイポーラ トランジスタによる構成例である。 図 1 3 Aに示すよ うに、 定電流駆動回路は、 電源 2 とグラウン ド 4 との間に、 N型 F E T (N F E T) 6及ぴ負荷 8が直列に 接続され、 N F E T 6のソース一ゲー ト間に入力電圧 1 0が接続されてソース . ゲー ト間 i 定電圧が印加されて、 電源 2から負荷 8側へ定電流が流れる。
一方、 図 1 3 Bに示す定電流駆動回路は、 電源 1 0 とグラ ウン ド 1 2 との間に. 負荷 1 4、 N P N 卜ランジスタ (T r ) 1 6及び抵抗 1 8が直列に接続され、 T r 1 6のペースとグラウン ド間に入力電圧 2 0が接続され、 電源 1 0から負荷 1 2、 T r 1 6及び抵抗 1 8を通してダラゥン ド 1 2側へ定電流が流れる。
( 2 ) 高精度回路例
図 1 4は従来の定電流駆動回路の高精度回路例を示す図である。 図 1 4に示す よ うに、 電源 2 0 とグラウンド 2 2 との間に、 N P N トランジスタ (T r ) 2 4 · 負荷 2 6及ぴ抵抗 2 8が直列に接続され、 差動アンプ 3 0のプラス端子には入力 電圧、 マイナス端子には一端が接地されたモニタ抵抗 2 8の他端に接続されてい る。 差動アンプ 3 0は負荷 2 6に流れる負荷電流が定電流となるよ うにベースに 制御電圧を印加する。
( 3 ) 高精度低消費電力回路例
図 1 5は従来の定電流駆動回路の高精度低消費電力回路例を示す図である。 図 1 5に示すように、 電源 4 0 とグラウン ド 4 2 との間に、 P F E T 4 4 とダイォ ー ド 4 6が直列に接続され、 P F E T 4 4の ドレインとグラウンド 4 2 との間に、 コイル 4 8、 負荷 5 0及ぴモニタ抵抗 5 2が直列に接続されている。 ダイォー ド
4 6はァノードがグラウン ド 4 2、 力ソー ドが P F E T 4 4の ドレインに接続さ れている。 差動アンプ 5 4のマイナス側がモニタ抵抗 5 2の他端に接続され、 プ ラス側が入力電圧 V i nに接続され、 コンパレ一タ 5 6のプラス側に差動アンプ
5 4の出力側が接続され、 プラス端子に三角波発生回路 5 8の出力側が接続され ている。 差動アンプ 5 4は入力電圧と駆動電流に対応する電圧との差分をと り、 三角波発生回路 5 8及びコンパレータ 5 6 によ り差動アンプ 5 4の出力電圧レぺ ルに該当するパルス幅に変換して、 パルス信号を F E T 4 4のゲー 卜に出力する c F E T 4 4はゲー トにハイ レベルが印加されるとオフ、 ローレベルが印加される とオンし、 パルス幅に応じた時間だけオフする。 P F E T 4 4がオンする と、 電 源 4 0側から F E T 4 4、 コイル 4 8、 負荷 5 0及びモニタ抵抗 5 2を経由して, グラウンド 4 2に負荷電流が流れる。
一方、 P F E T 4 4がオフする と、 コイル 4 8の F E T 4 4 との接続点の電位 が下がり、 ダイオー ド 4 6がオンし、 グラウン ド 4 2側からコイル 4 8を通って 負荷 5 0側へ負荷電流が流れることによ り負荷電流が平滑化される。 負荷電流が 定電流となるよ う にパルス信号が F E T 4 4のゲー 卜に印加されて負荷電流が定 電流に収束する。
先行技術文献と しては以下の特許文献があった。
特許文献は、 定電圧を外部に出力する低消费電圧回路のプリチャージ回路に、 2 つの高速定電圧回路の出力をスィ ッチ回路を通して接続することによ り、 待機 状態から動作状態に高速に移行し、 安定状態では低消费電流を実現する技術を開 示している。
特許文献
特開 2 0 0 0— 8 9 8 3 7号公報
しかしながら、 従来の定電流駆動回路では以下のよ うな問題点があった。
図 1 3 A , 1 3 Bに示したデバイス特性を利用した回路構成例では、 使用デバ イスの電圧と電流の関係を示す個別特性を利用した回路構成であり 、 回路構成は 単鈍であるが、 個別バラツキ及ぴ温度等の環境変化に依存して負荷電流が変化し てしまう という問題点がある。 図 1 4に示した高精度回路例では、 電流モニタ抵 抗により電流モニタ電圧を生成し、 負帰還をかけるこ とによ り、 使用デバイスの 依存性を抑圧し高精度な負荷電流を駆動する回路であるが、 制御 トランジスタが 電力を消費するこ とにより負荷電流を制御するため、 回路消費電力が多いという 問題点があった。 図 1 5に示した高精度低消費電力回路例では、 高精度回路例と 同様に負帰還をかけることによ り高精度な制御が可能な構成であるが、 制御デバ イス (F E T 4 4 ) のパルス制御構成とすることによ り、 制御デパイスではスィ ツチング動作のみと し、 制御デバイスの消費電力を抑圧する回路構成であるが、 応答速度が遅く高速応答できない。
このよ う に、 デバイス特性を利用した回路構成及び高精度回路では、 負荷への 供給電流と同電流が各 トランジスタに流れるため、 回路と負荷とを合わせた消費 電力は、 電源電圧 X供給電流となり、 負荷が消費する電力以外に電源電圧に依存 する回路消費電力が存在する。 この消費電力は無駄な消费電力である。 高精度低 消費電力では、 理想回路において、 負荷及ぴモニタ抵抗以外の消費電力は 0であ り、 消費電力上は理想であるが、 パルス波形をダイオー ド及びコイルによ り平滑 化する構成であるため、 少なく と もパルス周期以上の高速応答は不可能である。 また、 特許文献は、 高速立ち上げ且つ低消費な回路を実現する点ではことにつ いては本願発明と 目的を同じくするが、 定電圧回路であり、 定電流駆動回路であ る本願発明に適用することはできない。 即ち、 特許文献では本願発明の課題を解 決することができない。
本発明の目的は、 高速応答特性を確保しつつ低消費電力化を行う ことが可能な 回路構成であり、 不要な回路消費電力を抑圧する定電流回路を提供し、 この定電 流回路を用いることによ り、 電源供給電力の増加を抑え最小の放熱構造で対応可 能な光通信装置を提供するこ とである。
本発明の一側面によれば、 負荷回路に定電流を供給する定電流駆動回路であつ て、 第 1差分検出信号の信号レベルに応じたパルス幅のパルス信号に変換するパ ルス幅変換回路と前記パルス信号に基づいてオン/オフするスィ ツチと前記負荷 回路に平滑化された第 1負荷電流を供給する平滑化回路とを有する第 1 ドライバ 回路と、 前記第 1負荷電流に応じた第 1電圧に変換して第 1電流検出信号を出力 する第 1電流検出回路と、 第 2差分検出信号の信号レベルに基づいて、 前記負荷 回路に第 2負荷電流を供給する第 2 ドライバ回路と、 前記第 2負荷電流に応じた 第 2電圧に変換して第 2電流検出信号を出力する第 2電流検出回路と、 前記第 1 電流検出信号と入力電圧との差分が 0 となるよ うに前記第 1差分検出信号を算出 する第 1差分検出回路と、 前記第 1電流検出信号と入力電圧との差分電圧を検出 して第 3差分検出信号を出力する第 2差分検出回路と、 前記第 3差分検出信号と 前記第 2検出信号との差分電圧を検出して前記第 2差分検出信号を出力する第 3 差分検出回路とを具備したことを特徴とする定電流駆動回路が提供される。 本発明の他の側面によれば、 負荷回路に定電流を供給する定電流駆動回路であ つて、 第 1差分検出信号の信号レベルに応じたパルス幅のパルス信号に変換する パルス幅変換回路と前記パルス信号に基づいてオン/オフするスィッチと前記負 荷回路に平滑化された第 1負荷電流を供給する平滑化回路とを有する第 1 ドライ バ回路と、 前記第 1負荷電流に応じた第 1電圧に変換して第 1電流検出信号を出 力する第 1電流検出回路と、 第 2差分検出信号の信号レベルに基づいて、 前記負 荷回路に第 2負荷電流を供給する第 2 ドライバ回路と、 前記第 1負荷電流と第 2 負荷電流の合成負荷電流に応じた第 2電圧に変換して第 2電流検出信号を出力す る第 2電流検出回路と、 前記第 1検出信号と入力電圧との差分が 0 となるよ うに 前記第 1差分検出信号を算出する第 1差分検出回路と、 前記第 1差分検出信号と 前記第 2電流検出信号との差分電圧を検出して前記第 2差分検出信号を出力する 第 2差分検出回路とを具備したことを特徴とする定電流駆動回路が提供される。 図面の簡単な説明
図 1は本発明の第 1原理図 ;
図 2は本発明の第 2原理図 ;
図 3は本発明の第 1実施形態による定電流駆動回路の構成図 ;
図 4は図 3のタイムチャー ト ;
図 5は本発明の第 2実施形態による定電流駆動回路の構成図 ;
図 6は図 5のタイムチャー ト ;
図 7は本発明の第 3実施形態による定電流駆動回路の構成図 ;
図 8は本発明の第 4実施形態による定電流駆動回路の構成図 ;
図 9は本発明の第 5実施形態による光増幅器の構成図 ;
図 1 0は本発明の第 6実施形態による信号光源の構成図 ;
図 1 1 は本発明の第 7実施形態による光増幅器の構成図 ;
図 1 2は本発明の第 8実施形態による光通信装置の構成図 ;
図 1 3 Aは従来の定電流駆動回路の構成図 ;
図 1 3 Bは従来の定電流駆動回路の構成図 ;
図 1 4は従来の定電流駆動回路の構成図 ;
図 1 5は従来の定電流駆動回路の構成図である。 発明を実施するための最良の態様
本発明の実施形態を説明する前に本発明の原理の説明をする。 図 1 は本発明の 第 1原理図である。 図 1 に示すよ うに、 定電流駆動回路は、 第 1電流駆動回路 1 0 0及ぴ第 2電流駆動回路 1 0 2を具備する。 第 1電流駆動回路 1 0 0は、 第 1 差分検出回路 1 1 0、 第 1 ドライバ回路 1 1 2及び第 1電流検出回路 1 1 4を有 する。 第 2電流駆動回路 1 0 2は、 第 2差分検出回路 1 2 0、 第 3差分検出回路 1 2 2、 第 2 ドライバ回路 1 2 4及び第 2'電流検出回路 1 2 6 を有する。 第 1差 分検出回路 1 1 0は、 入力電圧 V i と、 第 1電流検出回路 1 1 4による第 1 ドラ ィバ回路 1 1 2の第 1駆動電流 I 1 に該当する電圧を示す第 1電流検出信号との 差が 0 となるよ うな第 1差分検出信号を出力する。
第 1 ドライバ回路 1 1 2は、 第 1差分検出信号に従って第 1駆動電流 I 1 を負 荷 8 0に供給する。 第 1電流検出回路 1 1 4は第 1駆動電流 I 1 に該当する電圧 である第 1電流検出信号を第 1差分検出回路 1 1 0に出力する。 これによ り 、 第 1駆動電流 I 1 が入力電圧 V i に該当する定電流に一致するよう制御される。 こ
のとき、 第 1 ドライバ部 1 1 2が低消費電力であるが入力電圧 V i の変化に高速 に追従できない回路である とする。
第 2差分検出回路 1 2 0は、 入力電圧 V i と第 1電流検出信号との差分を算出 して、 第 2差分検出信号を出力する。 第 3差分検出回路 1 2 2は、 第 2差分検出 信号と第 2 ドライバ回路 1 2 4の第 2駆動電流 I 2に該当する電圧を示す第 2電 流検出信号との差分を算出して、 第 3差分検出信号を出力する。 第 3差分検出信 号は、 第 1駆動電流 I 1 と第 2駆動電流との合成電流が定電流に比較して不足ノ 過剰である量を示す。 第 2 ドライバ回路 1 2 4は第 2差分検出信号に従って第 2 駆動電流 I 2を增加/減少させる。 このとき、 第 2 ドライバ回路 1 2 4が高速に 第 3差分検出信号の変化に追従できるものとすると、 第 1 ドライバ回路 1 1 2が 低速のために第 1駆動電流が定電流に一致できていないときでも、 第 1駆動電流 と第 2駆動電流の合成電流が高速に定電流に一致する。 第 1駆動電流 I 1が入力 電圧 V i に該当する電圧に一致すると、 第 2駆動電流 I 2は 0 となり、 第 2 ドラ ィパ回路 1 2 4は消费電力を消費することがない。
図 2は本癸明の第 2原理図である。 図 2に示すよ うに、 定電流駆動回路は、 第 1電流駆動回路 1 5 0及ぴ第 2電流駆動回路 1 5 2を具備する。 第 1電流駆動回 路 1 5 0は、 第 1差分検出回路 1 6 0、 第 1 ドライバ回路 1 6 2及び第 1電流検 出回路 1 6 4を有する。 第 2電流駆動回路 1 5 2は、 第 2差分検出回路 1 7 0、 第 2 ドライパ回路 1 7 2及び第 2電流検出回路 1 7 4を有する。 第 1差分検出回 路 1 6 0は、 入力電圧 V i と、 第 1電流検出回路 1 6 4による第 1 ドライバ回路 1 6 2の第 1駆動電流 I 1 に該当する電圧を示す第 1電流検出信号との差が 0 と なるような第 1差分検出信号を出力する。 第 1 ドライバ回路 1 6 2は、 第 1差分 検出信号に従って第 1駆動電流 I 1 を出力する。 第 1電流検出回路 1 6 4は第 1 駆動電流 I 1 に該当する電圧を示す第 1電流検出信号を第 1差分検出回路 1 6 0 に出力する。
第 2差分検出回路 1 7 0は、 入力電圧 V i と、 第 1駆動電流 I 1 と第 2駆動電 流 I 2の合成電流に該当する電圧を示す第 2電流検出信号との差分を算出し、 第 2差分検出信号を出力する。 第 2 ドライバ回路 1 7 2は、 第 2差分検出信号に従 つて第 2駆動電流 I 2を增加/減少させる。 これによ り、 第 1駆動電流 I 1が定
電流よ り も不足 Z過剰であれば、 その不足/過剰分を補う よ う第 2駆動電流 I 2 が負荷 8 0に流れるので第 1駆動電流 I 1 と第 2駆動電流 I 2の合成電流が入力 伝電圧 V i に該当する定電流に高速に一致すると共に、 第 1駆動電流 I 1が定電 流に一致すると第 2駆動電流 I 2が 0 となるよう制御されるので第 2 ドライバ回 路 1 6 2が動作を停止し消費電力が抑制される。
第 1実施形態
図 3は本発明の第 1実施形態による定電流駆動回路の構成図である。 図 3に示 すよ うに、 定電流駆動回路は、 第 1 ドライバ回路 2 0 0、 第 2 ドライバ回路 2 0
2、 第 1電流検出回路 2 0 4、 第 1差分検出回路 2 0 6、 第 2差分検出回路 2 0 8、 第 2電流検出回路 2 1 0及ぴ第 3差分検出回路 2 1 2を具備する。
第 1 ドライバ回路 2 0 0は、 低消費定電流駆動回路であり 、 三角波発生器 2 5
3、 コンパレータ 2 5 4、 P F E T (スィ ツチ) Q 1 、 チョーク コィノレ L及びダ ィオード Dを有する。 三角波発生器 2 5 3は、 一定の電圧の範囲 (例えば、 + 0 V〜 5 V ) で一定周期の三角波 V 4を発生する回路である。 コンパレータ 2 5 4 は、 プラス端子に入力された三角波 V 4 の電圧レペルとマイナス端子に入力され た第 1差分検出回路 2 0 6の出力信号である第 1差分検出信号 V 2の電圧レベル とを比較して、 三角波 V 4の電圧レベルが大であればハイ レベル、 第 1差分検出 信号 V 2の電圧レベルが小であればローベルのパルス信号 V 5を出力することに よ り 、 第 1差分検出信号 V 2の電圧レベルに該当するパルス幅のパルス信号 V 5 を出力する。 三角波発生回路 2 5 3及ぴコンパレータ 2 5 4はパルス幅変換器で ある。 スィ ツチ Q 1 は、 パルス信号 V 5が、 ハイでオフ、 ローでオンするスイ ツ チであり、 例えば、 ゲー トにパルス信号 V 5が入力され、 ソースが電源 2 0 0に 接続された P F E Tである。 トランジスタ Q 1 は O N / O F F動作を目的とする 回路素子であり、 M O S及ぴバイポーラ構成の何れの トランジスタ素子でも適用 可能である。 チヨ一ク コイル L及びダイォー ド Dは、 負荷 8 0への駆動電流を平 滑化する回路である。 チョークコイル Lは、 一端が F E T Q 1 の ドレイン及び他 端が第 1電流検出回路 2 0 4に接続され、 スィ ッチ Q 1がオンのとき電気工ネル ギーを蓄積し、 オフするとスィ ッチ Q 1 に接続される端子の電圧 V 6が低下する ことによ り、 ダイオー ド Dをオンして、 電気エネルギーを負荷 8 0側へ放出して.
駆動電流 I 1 を平滑化する。 ダイオード Dは、 スィ ッチ Q 1 が ONの時 O F F、 スィ ッチ Q 1が O F Fする とオンしてチョ ーク コイル Lに蓄積された電気工ネル ギーをグラ ウンド 2 5 2から負荷 8 0へ放出するために還流経路を確保する 目的 と した回路素子であり、 同機能を有する素子であれば適用可能である。 また、 駆 動電流 I 1 の経路に、 電流平滑化を目的と した容量 (コンデンサ) を接続しても 良い。
第 2 ドライバ回路 2 0 2は、 第 3差分検出信号 V 8の電圧に該当する第 2駆動 電流を負荷 8 0に供給 Z第 1駆動電流 I 1 の一部を吸い込む回路であり、 第 1 ト ランジスタ 2 6 0 # 1及び第 2 トランジスタ 2 6 0 # 2を有する。 第 1 トランジ スタ Q 2は、 第 3差分検出信号 V 8がプラスのとき、 第 3差分検出信号 V 8 の値 に相当する電流 I 3を負荷 8 0に供給し、 マイナスのとき、 電流 I 3の供給を停 止する回路であり、 例えば、 一端が第 2電流検出回路 2 1 2の出力側に接続され、 他端が Q 2のベースに接続されたベース抵抗 2 7 0 # 1及びコ レク タが電源 2 5 0に接続され、 ェミ ッタが第 2電流検出回路 2 1 2の入力側に接続された N P N トランジスタ Q 2 とによ り構成される。
第 2 トランジスタ 2 6 0 # 2は、 第 3差分検出信号 V 8がマイナスのと き、 駆 動電流 I 1 の一部の第 3差分検出信号 V 8の値に相当する電流 (電流 I 4 とは逆 方向) をグラウンド 2 5 2側へ引き込み、 プラスのとき、 電流 I 4の引き込みを 停止する回路であり、 例えば、 一端が第 2電流検出回路 2 1 2の出力側に接続さ れ、 他端が Q 3のベースに接続されたペース抵抗 2 7 0 # 2及ぴコレクタが第 1 電流検出回路 2 1 0の入力側に接続され、 コ レク タがグラウンド 2 5 2に接続さ れた P N P トランジスタ Q 3 よ り構成される。 即ち、 不足電流は第 1 トランジス タ 2 6 0 # 1 によ り、 過剰電流は第 2 トランジスタ 2 6 0 # 2によ り制御する。 尚、 トランジスタ Q 2 , Q 3は上記機能を果すものであれば、 バスポーラに限ら ず MO S トランジスタ等他の回路素子であっても良い。 また、 トランジスタ Q 2 , Q 3の不動作電圧を縮小する 目的で第 2電流検出回路 2 1 2 とベース抵抗 2 7 0 # 2間又はベース抵抗 2 7 0 # 2 と第 2 ト ランジスタ 2 6 0 # 2のベース間にダ ィォ一 ドを付加する構成であっても良い。
第 1電流検出回路 2 0 4は、 第 1 ドライバ回路 2 0 0による駆動電流 I 1 を検
出して、 第 1電流検出信号 V 3を出力する回路であり、 モニタ抵抗 3 0 0及びォ ぺアンプ 3 0 2を含む。 抵抗 3 0 0は、 駆動電流 I 1 を電圧に変換するモニタ抵 抗である。 オペアンプ 3 0 2は、 モニタ抵抗 3 0 0の両端の電位差を算出し、 第 1電流検出信号 V 3を出力する。
第 1差分検出回路 2 0 6は、 入力電圧 V 1 と第 1電流検出信号 V 3 との差分が 0になるよ うに、 第 1差分検出信号 V 2を出力する回路であり、 例えば、 プラス 端子に入力電圧 V I 、 マイナス端子に第 1電流検出信号 V 3を入力して、 その差 分を算出する差動アンプである。 回路 2 0 6は V I と V 3の差が 0 となるよ うに、 V 2を出力する回路であることから、 V 2 = 0、 I 1 = 0、 V 2電圧増加に従い I 1增加となる動作を想定していることから、 I 1 が定電流となり一定でも、 ド ライパ回路 2 0 0が定電流 I 1 を維持する必要があることから、 V 2は一定状態 でも 0でなく ある電圧を有する構成となっている。
第 2差分検出回路 2 0 8は、 入力電圧 V I と第 1電流検出信号 V 3 との差分を 算出して、 第 2差分検出信号 V 7 を出力する、 例えば、 プラス端子に入力電圧 V 1 、 マイナス端子に第 1電流検出信号 V 3を入力して、 その差分を算出する差動 アンプである。 この第 1差分検出回路 2 0 6 と第 2差分検出回路 2 0 8は、 回路 上は同一構造となっているが上記目的が異なるために、 例えば、 I 1 が定電流と なり一定となったとき、 第 1 ドライバ回路 2 0 2では定電流 I 1 を維持する必要 があるので第 1差分検出信号 V 2が 0ではないが、 第 2 ドライバ回路 2 0 2を駆 動する必要がないので、 第 2差分検出信号 V 7が 0 となる。
第 2電流検出回路 2 1 0は、 第 2 ドライバ回路 2 0 2による駆動電流 I 2に該 当する電圧を示す第 2電流検出信号 V 3を出力する回路であり、 例えば、 モニタ 抵抗 3 5 0及ぴ差動アンプ 3 5 2である。 抵抗 3 5 0は、 駆動電流 I 2を電圧に 変換するモニタ抵抗である。 差動アンプ 3 5 2は、 モニタ抵抗 3 5 0の両端の電 位差を算出して、 第 2電流検出信号 V 9を出力する。
第 3差分検出回路 2 1 2は、 第 2差分検出信号 V 7 と第 2電流検出信号 V 9の 電圧差を算出して、 第 3差分検出信号 V 8 を出力する。 第 2差分検出信号 V 7は. 入力電圧 V I と第 1電流検出信号 V 3 との差分電圧、 即ち、 第 1 ドライバ回路 2 0 0による駆動電流の不足電流又は余剰電流に相当する電圧であるが、 第 2 ドラ
ィバ回路 2 0 2による駆動電流 I 2の相当電圧 V 9を減算することによ り、 第 2 ドライバ回路 2 0 2による駆動電流 1 2を算出するものである。 負荷 8 0は、 レ 一ザダイオー ドなどであり、 一方の端子 (プラス側) が定電流駆動回路の出力側 に接続され、 他端 (マイナス側) がグラウン ド 2 5 2に接地されている。
図 4は図 3のタイムチャー トである。 以下、 図 4を参照して、 図 3の動作説明 をする。
( 1 ) 駆動電流 I 1
図 3 4示すよ う に入力電圧 V 1 が第 1差分検出回路 2 0 6及び第 2差分検出回 路 2 0 8に入力されている。 こごは、 入力電圧 V 1が時刻 t 1で立ちあがり、 時 刻 t 2で立ち下がるものとする。 第 1電流検出回路 2 0 4は、 図 3に示す第 1電 流検出信号 V 3を第 1及び第 2差分検出回路 2 0 6及び 2 0 8に入力する。 第 1 差分検出回路 2 0 6は入力電圧 V i と信号 V 3の差分が 0 となるよ うな第 1差分 検出信号 V 2を出力する。 第 2差分検出回路 2 0 6は、 一力電圧 V I と信号 V 3 の電圧の差分を算出して、 第 2差分検出信号 V 7を出力する。
三角波発生器 2 5 2は一定周期で三角波 V 4を発生している。 コ ンパ レータ 2 5 4は、 三角波 V 4 と信号 V 2 とを比較して、 V 4 > V 2ならば、 ハイ、 V 4≤ V 2ならぱ、 ローとなるパルス信号 V 5 を P F E T Q 1 のゲー 卜に出力する。 P F E T Q 1 は、 パルス信号 V 5がローならばオンして、 チョークコイル L及ぴ抵 抗 3 0 0を通して負荷 8 0側に駆動電流 I 1 を供給する。 I I ' は正確な波形、 I 1 は平滑化された波形である。 このとき、 ダイオー ド Dは逆バイアスされるた めオフしている。 P F E T Q 1 は、 パルス信号 V 5がハイならばオフするが、 チ ヨークコイ ル Lの P F E T Q 1側の電圧 V 6が低下し、 ダイオー ド Dが順パイァ スされてオンし、 チョークコイル Lに蓄積されたエネルギーがグラウン ド 2 5 2 . チョークコイル L及びモニタ抵抗 3 0 0 を通して負荷 8 0側へ放出されることか ら駆動電流 I 1 は平滑化される。 第 1電流検出回路 2 0 4は駆動電流 I 1 を電圧 に変換して、 第 1及び第 2差分検出回路 2 0 6及び 2 0 8 に出力することにより 駆動電流 I 1が定電圧に収束するよ う制御される。 しかし、 駆動電流 I 1 は入力 制御電圧 V 1 の応答に対し、 チョークコイル Lのインダクタンスに依存し高速応 答できずに、 図 4に示すよ うに、 V i nの変化と I 1 に差分が生じる。
( 2 ) 駆動電流 I 2
入力電圧 V 1 と第 1電流検出信号 V 3の差分電圧が第 2差分検出信号 V 7であ り、 第 3差分検出回路 2 1 2に入力されている。 第 2電流検出回路 2 5 2は、 駆 動電流 I 2 を電圧に変換した第 2電流検出信号 V 9を第 3差分検出回路 2 1 2に 出力する。 第 3差分検出回路 2 1 2は、 第 2差分検出信号 V 7 と第 2電流検出信 号 V 9 とを比較し、 差分が 0 となるよう電圧 V 8 を トランジスタ Q 2, Q 3のべ ースに入力する。 ここで、 差分電圧 V 8は、 第 2電流 I 2による不足電流ノ余剰 電流であり 、 図 4に示すよ うに、 不足電流の時 (例えば、 V i nの立ち上り 時) は正、 過剰電流の時 (例えば、 V i nの立下り時) は負の値である。
トランジスタ Q 2は、 図 4に示すよ う に、 ベース電圧が正になる (例えば、 V i nの立ち上がり時) とオンして電流 1 3 を負荷 8 0側に供給し、 ベース電圧が 負又は 0になる (例えば、 V i nが立下り時) とオフ して電流 I 3の供給を停止 する。 一方、 トランジスタ Q 3は、 図 4に示すよ うに、 ベース電圧が負になる と オンして電流 I 1 の一部の電流 I 4を吸い込み、 ベース電圧が正又は 0になる と オフして電流 I 4の吸い込みを停止する。 即ち、 I 1 不足時は トランジスタ Q 2 から電流 I 3 (電流 1 2 ) が流れ、 I 1 と合成されて負荷 8 0に電流を流す。 ま た、 I 1過剰時は、 トランジスタ Q 3によ り過剰電流 I 4 (電流 I 2 ) を I 1か ら分岐され、 I 1から過剰分を減少した電流が負荷 8 0に流れる。 これによ り、 電流 I 3, I 4 との合成電流は高速に V i nに該当する定電流に収束する。 ところで、 図 4に示すよ うに電流 I 1 が定電流に収束する と第 2差分検出信号 V 7の電圧が 0 となり、 電流 I 2が 0 となるよ う制御されて第 3差分検出信号 V 8の電圧が 0 となり、 トランジスタ Q 2 , Q 3がォフする。 これによ り、 負荷 8 0へ定電流が供給されると共に 卜ラジスタ Q 2, Q 3が共にオフして第 2 ドライ パ回路 2 0 2における消費電力が抑制される。
第 2実施形態
図 5は本発明の第 2実施形態による定電流駆動回路の構成図であり、 図 3 中の 構成要素と実質的に同一の構成要素には同一の符号を附している。 本実施形態で は、 第 2電流検出回路 5 0 0が駆動電流 I 1 , 1 2の合成電流を電圧に変換した 第 2電流検出信号 V 8を第 2差分検出回路 5 0 2に出力し、 第 2差分検出回路 5
0 2が入力電圧 V 1 と第 2差分検出信号 V 8 との差分電圧 V 7を第 2 ドライバ回 路 2 0 2に出力する。 第 2電流検出回路 5 0 0は、 例えば、 モニタ抵抗 5 1 0及 ぴ差動アンプで構成する。 モニタ 5 1 0は、 駆動電流 I 1 と駆動電流 I 2の合成 電流を電圧に変換するモニタ抵抗である。 差動アンプ 5 1 2は、 モニタ抵抗 5 1 0の両端の電位差を算出して、 第 2電流検出信号 V 8 を出力する。
図 6は図 5のタイムチャー トである。 以下、 図 6を参照して図 5の動作説明を する。
( 1 ) 駆動電流 I 1
第 1 ドライバ回路 2 0 0は第 1実施形態と同様に動作するので説明を省略する c
( 2 ) 駆動電流 I 2
第 2電流検出回路 5 0 0は、 図 6に示すよ うに、 駆動電流 I 1 , I 2の合成電 流を電圧に変換した第 2電流検出信号 V 8 を第 2差分検出回路 5 0 2に出力する 入力電圧 V 1 と合成電流を電圧に変換した第 2電流検出信号 V 8 との差分電圧が ドライバ 2 0 2の駆動電流 I 2であるこ とから、 第 2差分検出回路 5 0 2は、 入 力電圧 V 1 と第 2電流検出信号 V 8 7 とを比較し、 図 6に示すように、 差分が 0 となる電圧 V 8 を トランジスタ Q 2, Q 3 のベースに入力する。 この差分検出信 号 V 8は第 1実施形態のものと実質的に同一であるので、 以後の説明を省略する c これにより、 第 1実施形態と同様の効果が得られる。
第 3実施形態
図 7は本発明の第 3実施形態による定電流駆動回路の構成図であり、 図 3 中の 構成要素と実質的に同一の構成要素には同一の符号を附している。 本実施形態で は、 第 1電流検出回路 6 0 0を一端をグラ ウン ド 2 5 2に接続し、 他端を負荷 8 0のマイナス端子に接続したモニタ抵抗 6 5 0によ り構成し、 駆動電流 I 1 と I 2の合成電流を電圧に変換した第 1電流検出信号を出力する。 第 1及び第 2差分 検出回路 6 0 2は、 入力電圧 V i と第 1電流検出信号の差分が 0 となるよ う に、 第 1差分検出信号を出力する。 第 2差分検出回路 6 0 4は、 入力電圧 V i と第 1 電流検出信号の差分を算出し、 第 2差分検出信号を出力する。 第 1 ドライバ回路 2 0 0によ り駆動電流 I 1 は駆動電流 I 2 との合成電流が定電流に一致するよ う に制御される。 合成電流が定電流に一致すると、 第' 2 ドライバ回路 2 0 2によ り
駆動電流 I 2が 0 となるよ う制御される。 この結果、 電流 I 1 は電流 I 2が減少 又は増加した分だけ増加又は減少するよ う制御されること よ り、 駆動電流 I 1が 定電流に一致、 駆動電流 I 2が 0 となるよ うに制御される。 これよ り、 駆動電流
1 2力 S O となると、 トランジスタ Q 2 , Q 3が共にオフすることから、 第 2 ドラ ィバ回路 2 0 2の消費電力が抑制される。 負荷 8 0のプラス側は第 1 ライバ回 路 2 0 Ό及び第 2 ドライバ回路 2 0 2の出力側に接続され、 マイナス側はモニタ
6 5 0の他端に接続されている。 これによ り、 第 1電流検出回路 6 0 0の回路構 成を簡単にすることができる。
第 4実施形態
図 8は本発明の第 4実施形態による定電流駆動回路の構成図であり、 図 3中の 構成要素と実質的に同一の構成要素には同一の符号を附している。 本実施形態で は、 第 2電流検出回路 7 0 0を一端をクラウン ド 2 5 2に接続し、 他端を負荷 8 0 .のマイナス端子に接続したモニタ抵抗 7 5 0によ り構成し、 駆動電流 I 1 と I 2の合成電流を電圧に変換した第 2電流検出信号を出力する。 負荷 8 0のプラス 側は第 1 ドライバ回路 2 0 0及ぴ第 2 ドライバ回路 2 0 2の出力側に接続され、 マイナス側はモニタ抵抗 7 5 0の他端に接続されている。 これによ り、 第 2電流 検出回路 7 0 0の回路構成を簡単にすることができる。 図 7の動作は第 2実施形 態の動作と実質的に同一である。
第 5実施形態
図 9は本発明の第 5実施形態による光増幅器の構成図である。 図 9に示すよ う に、 光増幅器 8 0 0は、 半導体光増幅であり、 光増幅部 8 0 2及ぴ電流駆動回路 8 0 4を具備する。 光増幅部 8 0 2は駆動電流値に対応した利得又は出力を光入 力信号に与える機能を有する。 電流駆動回路 8 0 4は、 本発明の第 1〜第 4実施 形態のいずれかの電流駆動回路であり、 入力電圧と して外部又は光増幅器 8 0 0 の内部から利得又は出力制御信号が入力されている。 光増幅器 8 0 0は、 定電流 状態では、 ほぼ一定利得動作となるが、 利得一定動作ではないとき出力一定動作 と させる場合、 光出力に対応した出力制御信号 (V i n ) を生成することによ り . 電流駆動回路 8 0 4によ り高速に光出力制御が実現できる。 そのため、 出力一定 制御を行う場合、 光出力の先に図示しない光出力モニタ部を設け、 所望出力に対
応した基準電圧と光出力モニタ部の出力とを比較し、 出力制御信号 (V i n ) を 生成する構成となる。 電流駆動回路 8 0 4の出力側には光増幅器 8 0 2に接続さ れている。
第 6実施形態
図 1 0は本発明の第 6実施形態による信号光源の構成例を示す図である。 図 1 0 に示すよ う に、 信号光源 8 5 0は、 電流駆動回路 8 5 2、 半導体レーザ ( L D) 8 5 4及び変調器 8 5 6 を具備する。 信号光源 8 5 0では光出力一定制御を 行う ことによ り、 L Dや変調器の変動を抑圧することが可能となる。 電流駆動回 路 8 5 2は第 1〜第 4実施形態のいずれかの電流駆動回路である。 電流駆動回路 8 5 2の出力側は L D 8 5 4のプラス電極に接続されている。 L D 8 5 4は電流 駆動回路 8 5 4の駆動電流に応じたパワーのレーザを発光する。 変調器 8 5 6に は外部よ り送信信号が入力され、 L D 8 5 4からの入力信号光を送信信号によ り 変調して、 光信号を出力する。 電流駆動回路 8 5 2に外部又は信号光源 8 5 0内 部から出力制御信号を与えることによ り信号光源出力を制御可能となる。 出力一 定制御を行う場合、 光出力の先に図示しない光出力モニタ部を設け、 所望出力に 対応した基準電圧と光出力モニタ部の出力とを比較し、 出力制御信号 ( V i n ) を生成する構成となる。
第 7実施形態
図 1 1 は本発明の第 7実施形態による光増幅器の構成例を示す図である。 図 1 1 に示すよ う に、 光増幅器 9 0 0は、 電流駆動回路 9 0 2、 L D 9 0 4及ぴ光增 幅部 9 0 6 を具備する。 電流駆動回路 9 0 2は第 1〜第 4実施形態のいずれかの 電流駆動回路である。 電流駆動回路 9 0 2の出力側は L D 9 0 4のプラス電極に 接続されている。 電流駆動回路 9 0 2は、 L D 9 0 4を電流駆動し、 L D 9 0 4 からの光出力は光増幅部 9 0 6に入力する。 光増幅部 9 0 6 は、 L D 9 0 4から の光出力に対応した利得で光出力を出力する。 電流駆動回路 9 0 2に外部又は光 増幅器 9 0 0の内部から利得又は出力制御信号を与えることによ り光増幅器 9 0 0の利得又は出力を制御可能である。 本構成での光増幅器 9 0 0は、 増幅媒体に 光ファイ ノ を用いた E D F A (Erbium Doped Fiber Amp. )やラマン効果を用いた Ramman Amp.などがある。 出力制御信号は第 5実施形態と同様のものである。
第 8実施形態
図 1 2は本発明の第 8実施形態による光通信装置の構成例を示す図である。 図 1 2に示すように、 光通信装置は、 送信端局 9 5 0、 第 1 中継器 9 5 2 # i ( i = 1 ·■·) 、 第 2中継器 9 5 4 # i ( i = 1 , ···) 及び受信端局 9 5 6を具備し、 送信端局 9 5 0から受信端局 9 5 6に伝送信号を伝送する装置である。 送信端局 9 5 0は、 信号光源 9 6 0及び光増幅器 9 6 2を有する。 信号光源 9 6 0は図 1 0中の信号光源 8 5 0 と実質的に同一である。 光増幅器 9 6 2は、 図 9中の光増 幅器 8 0 0又は図 1 1 中の光増幅器 9 0 0 と実質的に同一である。 第 1 中継器 9 5 2 # i は、 光増幅器 9 7 0 # i を有する。 光増幅器 9 7 0 # i は、 図 9 中の光 增幅器 8 0 0又は図 1 1 中の光増幅器 9 0 0 と実質的に同一である。 第 2中継器 9 5 4 # i は、 光ノ電気変換器 9 8 0 # i 及び信号光源 9 8 2 # i を有する。 光 /電気変換器 9 8 0 # i は光/電気変換を行う。 信号光源 9 8 2 # i は図 1 0中 の信号光源 8 5 0 と実質的に同一である。 受信端局 9 5 6は、 光増幅器 9 9 0及 ぴ光/電気変換器 9 9 2を有する。 光増幅器 9 9 0は、 図 9 中の光増幅器 8 0 0 又は図 1 1 中の光増幅器 9 0 0 と実質的に同一である。 光/電気変換器 9 9 2は 光/電気変換を行う。
送信信号は送信端局 9 5 0内の信号光源 9 6 0に入力されて、 光増幅器 9 6 2 によ り増幅されて伝送路フアイパ 9 5 8 # 1へ入力される。 伝送路フアイバ 9 5
8 # 1 を伝送し減衰した光信号は、 第 1 中継器 9 5 2 # 1 内の光増幅器 9 7 0 # 1へ入力されて増幅されて、 伝送路ファィバ 9 5 8 # 2に入力される。 伝送路フ アイバ 9 5 8 # 2を伝送し減衰した光信号は、 第 2中継器 9 5 4 # 1 内の光 Z電 気変換器 9 8 0 # 1へ入力され、 一旦、 光/電気変換器 9 8 0 # 1で電気信号に 変換された後、 信号光源 9 8 2 # 1で光信号へと変換されて、 伝送路フアイパ 9 5 8 # 3に入力される。 伝送路ファイバ 9 5 8 # 3を伝送し減衰した光信号は、 受信端局 9 5 0内の光増幅器 9 9 0に入力され、 増幅された後、 光/電気変換器
9 9 2によ り電気変換され伝送信号を伝送する。 尚、 光通信装置の構成例におい て、 光増幅器 9 6 2 , 9 7 0 # 1 , 9 9 0を使用しない場合もある。 また、 中継 器 9 5 4 # i の構成において、 受信側に光増幅器を具備する構成、 送信側に光増 幅器を具備する構成もある。
産業上の刺用可能性
以上説明した本発明によれば、 大電流駆動において、 無駄な回路消費電力を 抑圧しつつ、 高速応答可能な駆動回路が実現でき、 光通信の分野において、 特性 劣化を招かず低消費電力化が可能となるため、 高電力に対応した回路部品が不要 で、 かつ余計な放熱構造を必要とせず、 よ り小型、 低コス トな装置が実現可能と なる。
Claims
1 . 負荷回路に定電流を供給する定電流駆動回路であって、
第 1差分検出信号の信号レベルに応じたパルス幅のパルス信号に変換するパル ス幅変換回路と前記パルス信号に基づいてオン/オフするスィ ツチと前記負荷回 路に平滑化された第 1負荷電流を供給する平滑化回路とを有する第 1 ドライバ回 路と、
前記第 1負荷電流に応じた第 1電圧に変換して第 1電流検出信号を出力する第 1電流検出回路と、
第 2差分検出信号の信号レベルに基づいて、 前記負荷回路に第 2負荷電流を供 給する第 2 ドライバ回路と、
前記第 2負荷電流に応じた第 2電圧に変換して第 2電流検出信号を出力する第 2電流検出回路と、
前記第 1電流検出信号と入力電圧との差分が 0 となるよ う に前記第 1差分検出 信号を算出する第 1差分検出回路と、
前記第 1電流検出信号と入力電圧との差分電圧を検出して第 3差分検出信号を 出力する第 2差分検出回路と、
前記第 3差分検出信号と前記第 2検出信号との差分電圧を検出して前記第 2差 分検出信号を出力する第 3差分検出回路と、
を具備したことを特徴とする定電流駆動回路。
2 . 負荷回路に定電流を供給する定電流駆動回路であって、
第 1差分検出信号の信号レベルに応じたパルス幅のパルス信号に変換するパル ス幅変換回路と前記パルス信号に基づいてオン/オフするスィ ッチと前記負荷回 路に平滑化された第 1負荷電流を供給する平滑化回路とを有する第 1 ドライバ回 路と、
前記第 1負荷電流に応じた第 1電圧に変換して第 1電流検出信号を出力する第 1電流検出回路と、
第 2差分検出信号の信号レベルに基づいて、 前記負荷回路に第 2負荷電流を供 給する第 2 ドライバ回路と、
前記第 1負荷電流と第 2負荷電流の合成負荷電流に応じた第 2電圧に変換して 第 2電流検出信号を出力する第 2電流検出回路と、
前記第 1検出信号と入力電圧との差分が 0 となるよ うに前記第 1差分検出信号 を算出する第 1差分検出回路と、
前記第 1差分検出信号と前記第 2電流検出信号との差分電圧を検出して前記第 2差分検出信号を出力する第 2差分検出回路と、
を具備したことを特徴とする定電流駆動回路。
3 . 負荷回路に定電流を供給する定電流駆動回路であって、
第 1差分検出信号の信号レベルに応じたパルス幅のパルス信号に変換するパル ス幅変換回路と前記パルス信号に基づいてオン Zオフするスィ ツチと前記負荷回 路に平滑化された第 1負荷電流を供給する平滑化回路とを有する第 1 ドライバ回 路と、
第 2差分検出信号の信号レベルに基づいて、 前記負荷回路に第 2負荷電流を供 給する第 2 ドライバ回路と、
前記第 1負荷電流及び前記第 2負荷電流の合成電流に応じた第 1電圧に変換し て第 1電流検出信号を出力する第 1電流検出回路と、
前記第 2負荷電流に応じた第 2電圧に変換して第 2電流検出信号を出力する第 2電流検出回路と、
前記第 1電流検出信号と入力電圧との差分が 0 となるよ う に前記第 1差分検出 信号を算出する第 1差分検出回路と、
前記第 1電流検出信号と入力電圧との差分電圧を検出して第 3差分検出信号を 出力する第 2差分検出回路と、
前記第 3差分検出信号と前記第 2検出信号との差分電圧を検出して前記第 2差 分検出信号を出力する第 3差分検出回路と、
を具備したことを特徴とする定電流駆動回路。
4 . 前記第 2 ドライバは、 前記第 2差分検出信号の信号レベルに応じて、 前記 負荷回路に第 2負荷電流の供給又は供給停止をする第 1 トランジスタ及ぴ前記第 1負荷電流の一部の電流の引き込み又は引き込み停止をする第 2 トランジスタを 具備したことを特徴とする請求項 1 、 2又は 3記載の定電流駆動回路。
5 . 駆動電流に基づいて光入力信号を増幅する光増幅部と、 前記光增幅部の光 出力の光パワーに基づいて当該光パワーが所望となるよ う制御するための出力制 御信号を前記入力電圧と して入力し、 前記第 1及ぴ第 2負荷電流の合成電流を前 記駆動電流と して出力する請求項 1 , 2又は 3記載の定電流駆動回路を具備した ことを特徴とする光増幅器。
6 . 駆動電流に基づいて光信号を出力する半導体レーザと、 前記光信号を送信 信号に基づいて変調して変調光信号を出力する変調器と、 前記変調器の変調光信 号の光パワーが所望となるよ う制御するための出力制御信号を前記入力電圧と し て入力し、 前記第 1及び第 2負荷電流の合成電流を前記駆動電流と して出力する 請求項 1 , 2又は 3記載の電流駆動回路を具備したことを特徴とする信号光源。
7 . 駆動電流に基づいて光信号を出力する半導体レーザと、 光入力信号を増幅 する光増幅部と、 前記光増幅部の光出力する光パワーが所望となるよ う制御する ための出力制御信号を前記入力電圧と して入力し、 前記第 1及ぴ第 2負荷電流の 合成電流を前記駆動電流と して出力する請求項 1 , 2又は 3記載の定電流駆動回 路を具備したことを特徴とする光増幅器。
8 . 伝送信号を増幅する請求項 5又は 7記載の光増幅器を有する送信端局と、 受信光信号を増幅する請求項 5又は 7記載の光増幅器を有する第 1 中継器と、 請 求項 6記載の信号光源を有する第 2中継器と、 受信信号を増幅する請求項 5又は 7記載の光増幅器を有する受信端局とを具備したことを特徴とする光通信装置。
9 . 前記負荷回路は一端が接地されており、 前記第 1電流検出回路は一端が前 記第 1 ドライバ回路の出力側に接続され、 他端が前記負荷回路の他端に接続され た第 1抵抗を含み、 前記第 2電流検出回路は一端が前記第 2 ドライバ回路の出力 側に接続され、 他端が前記負荷回路の他端に接続された第 2抵抗を含むことを特 徴とする請求項 1記載の定電流駆動回路。
1 0 . 前記負荷回路は一端が接地されており、 前記第 1電流検出回路は一端が 前記第 1 ドライバ回路の出力側に接続され、 他端が前記第 2 ドライバ回路の出力 側に接続された第 1抵抗を含み、 前記第 2電流検出回路は一端が前記第 1抵抗の 他端に接続され、 他端が前記負荷回路の他端に接続された第 2抵抗を含むことを 特徴とする請求項 2記載の定電流駆動回路。
1 1 . 前記負荷回路は一端が前記第 1 ドライバ回路及び前記第 2 ドライバ回路 の出力側に接続されており、 前記第 1電流検出回路は一端が前記第 1 ドライバ回 路の出力側に接続され、 他端が前記第 2 ドライバ回路の出力側に接続された第 1 抵抗を含み、 前記第 2電流検出回路は一端が前記負荷回路の他端に接続され、 他 端が接地された第 2抵抗で構成されたこ とを特徴とする請求項 2記載の定電流駆 動回路。
1 2 . 前記負荷回路は一端が前記第 1 ドライバ回路及び前記第 2 ドライバ回路 の出力側に接続されており、 前記第 1電流検出回路は一端が前記負荷回路の他端 に接続され、 他端が前記接地された第 1抵抗で構成され、 前記第 2電流検出回路 は一端が前記第 2 ドライバ回路の出力側に接続され、 他端が前記負荷回路の一端 に接続された第 2抵抗を含むことを特徴とする請求項 3記載の定電流駆動回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/002658 WO2004079472A1 (ja) | 2003-03-06 | 2003-03-06 | 定電流駆動回路 |
JP2004569103A JP4125723B2 (ja) | 2003-03-06 | 2003-03-06 | 定電流駆動回路 |
US11/094,535 US6975162B2 (en) | 2003-03-06 | 2005-03-31 | Constant current driving circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/002658 WO2004079472A1 (ja) | 2003-03-06 | 2003-03-06 | 定電流駆動回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US11/094,535 Continuation US6975162B2 (en) | 2003-03-06 | 2005-03-31 | Constant current driving circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2004079472A1 true WO2004079472A1 (ja) | 2004-09-16 |
Family
ID=32948267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2003/002658 WO2004079472A1 (ja) | 2003-03-06 | 2003-03-06 | 定電流駆動回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6975162B2 (ja) |
JP (1) | JP4125723B2 (ja) |
WO (1) | WO2004079472A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10345235B4 (de) * | 2003-09-29 | 2006-12-21 | Infineon Technologies Ag | Stromversorgungsschaltung und Verfahren zur Stromversorgung einer Last |
JP4658623B2 (ja) * | 2005-01-20 | 2011-03-23 | ローム株式会社 | 定電流回路、それを用いた電源装置および発光装置 |
EP1804374A3 (en) | 2005-12-27 | 2008-05-28 | Sharp Kabushiki Kaisha | Switching amplifier |
US7898185B2 (en) * | 2007-07-05 | 2011-03-01 | Mojarradi Mohammad M | Current controlled driver |
EP2884645A1 (en) * | 2013-12-10 | 2015-06-17 | Dialog Semiconductor GmbH | Fast load transient response system for voltage regulators |
JP6321411B2 (ja) * | 2014-03-13 | 2018-05-09 | エイブリック株式会社 | 電圧検出回路 |
CN115051624B (zh) * | 2022-08-15 | 2022-11-11 | 杭州海康威视数字技术股份有限公司 | 信号采集电路及摄像设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04130506A (ja) * | 1990-09-20 | 1992-05-01 | Yokogawa Electric Corp | 統一信号出力装置 |
US5309082A (en) * | 1992-07-10 | 1994-05-03 | Hewlett-Packard Company | Hybrid linear-switching power supply |
US5422562A (en) * | 1994-01-19 | 1995-06-06 | Unitrode Corporation | Switching regulator with improved Dynamic response |
US5926384A (en) * | 1997-06-26 | 1999-07-20 | Harris Corporation | DC-dC converter having dynamic regulator with current sourcing and sinking means |
JP2000089837A (ja) * | 1998-09-09 | 2000-03-31 | Nec Corp | 基準電圧発生回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3334548B2 (ja) * | 1997-03-21 | 2002-10-15 | ヤマハ株式会社 | 定電流駆動回路 |
JP4116133B2 (ja) * | 1997-07-31 | 2008-07-09 | 株式会社東芝 | 温度依存型定電流発生回路およびこれを用いた光半導体素子の駆動回路 |
US5939937A (en) * | 1997-09-29 | 1999-08-17 | Siemens Aktiengesellschaft | Constant current CMOS output driver circuit with dual gate transistor devices |
JP2002118451A (ja) * | 2000-10-10 | 2002-04-19 | Fujitsu Ltd | 定電流ドライバ回路 |
-
2003
- 2003-03-06 WO PCT/JP2003/002658 patent/WO2004079472A1/ja active Application Filing
- 2003-03-06 JP JP2004569103A patent/JP4125723B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-31 US US11/094,535 patent/US6975162B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04130506A (ja) * | 1990-09-20 | 1992-05-01 | Yokogawa Electric Corp | 統一信号出力装置 |
US5309082A (en) * | 1992-07-10 | 1994-05-03 | Hewlett-Packard Company | Hybrid linear-switching power supply |
US5422562A (en) * | 1994-01-19 | 1995-06-06 | Unitrode Corporation | Switching regulator with improved Dynamic response |
US5926384A (en) * | 1997-06-26 | 1999-07-20 | Harris Corporation | DC-dC converter having dynamic regulator with current sourcing and sinking means |
JP2000089837A (ja) * | 1998-09-09 | 2000-03-31 | Nec Corp | 基準電圧発生回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4125723B2 (ja) | 2008-07-30 |
US20050168269A1 (en) | 2005-08-04 |
JPWO2004079472A1 (ja) | 2006-06-08 |
US6975162B2 (en) | 2005-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI387194B (zh) | 減少返馳式電源轉換器之待機功耗的裝置及方法 | |
JP3961505B2 (ja) | 電圧検出回路、電源装置及び半導体装置 | |
JP4366335B2 (ja) | 昇圧コンバータ | |
JP2843191B2 (ja) | 電子デバイスの駆動回路 | |
WO2006048990A1 (ja) | 電源装置、及び携帯機器 | |
KR100622941B1 (ko) | 스위칭 전원장치 | |
US6975162B2 (en) | Constant current driving circuit | |
JPH10232724A (ja) | 基準電圧発生回路 | |
JP5747532B2 (ja) | 光受信器 | |
JP2006351945A (ja) | 半導体レーザ駆動回路 | |
US20090284993A1 (en) | Switching power supply circuit | |
KR0157187B1 (ko) | Dc전압제어안정화장치 | |
US8001396B2 (en) | Feedback control device | |
JPH11121851A (ja) | 発光素子駆動回路及びこれを有する発光装置 | |
JP5003586B2 (ja) | 半導体レーザ駆動回路 | |
JP3255805B2 (ja) | スイッチング電源装置 | |
JP2004129340A (ja) | 電源装置及び電子部品 | |
JP4899699B2 (ja) | 電源装置 | |
JP2000295845A (ja) | 定電圧制御装置 | |
JP2000252754A (ja) | 直流信号電圧変換器 | |
WO2007120131A1 (en) | Method for regulating a voltage and circuit therefor | |
JPH06153494A (ja) | 高速制御スイッチング電源およびオーディオ出力回路 | |
JP4596168B2 (ja) | フォトカプラ式アナログ信号伝送装置 | |
JP4049572B2 (ja) | 定電圧レギュレータ | |
KR20040046689A (ko) | 입력전압에 따라 듀티비를 다르게 출력하는 발진기 및그를 갖는 스위칭 모드 파워 서플라이 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A1 Designated state(s): GB JP US |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2004569103 Country of ref document: JP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 11094535 Country of ref document: US |