JP3689919B2 - 信号再生装置 - Google Patents
信号再生装置 Download PDFInfo
- Publication number
- JP3689919B2 JP3689919B2 JP24032694A JP24032694A JP3689919B2 JP 3689919 B2 JP3689919 B2 JP 3689919B2 JP 24032694 A JP24032694 A JP 24032694A JP 24032694 A JP24032694 A JP 24032694A JP 3689919 B2 JP3689919 B2 JP 3689919B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- signal
- clock
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【産業上の利用分野】
この発明は、例えば、ディジタルVTRに使用して好適な磁気再生復号装置に関する。
【0002】
【従来の技術】
従来、VTRにおいては、記録信号の符号化、つまりチャネルコーディングを行っていた。チャネルコーディングとは、記録再生系の特性に適した形態に符号を変換することをいう。具体的には、直流または低周波成分を再生できない磁気記録再生系に低周波成分を有するディジタル符号を記録するため、ディジタル符号の低周波成分を抑圧するようにしている。
【0003】
VTRのチャネルコーディングの方法は多数提案されている。この中で、NRZI符号およびインターリーブドNRZI符号を特にパーシャルレスポンス符号という。近年、通信分野で開発されたパーシャルレスポンス(PR)、特に、パーシャルレスポンスクラス4(PR4)を適用することが試みられている。
【0004】
PR等価方式としては、PR(1,−1)とPR(1,0,−1)とが知られている。PR(1,−1)はNRZI符号に対応し、PR(1,0,−1)はインターリーブドNRZI符号に対応する。PR(1,−1)およびPR(1,0,−1)共に、再生時に検出点で3値波形になる。ここで、括弧内に示される整数は、PR等価器を構成するディジタルフィルタとしてのフィルタの係数を表すものである。
【0005】
等価方式として、PR(1,−1)、つまりNRZI符号を用いると、直流および低周波成分が少なく、高域通過型の周波数特性を示す。PR(1,−1)の周波数特性は、(1−D)であり(ただし、Dはビット周期Tの遅延演算子を示す。)、孤立パルスに続いて−1の値を持つ符号間干渉が生ずる。
【0006】
一方、等価方式として、PR(1,0,−1)、つまりインターリーブドNRZI符号を用いると、高周波および低周波成分が共に少なく、帯域通過型の周波特性を示す。PR(1,0,−1)の周波数特性は、(1−D2 )であり、孤立パルスから2ビット後に−1の値を持つ符号間干渉が生ずる。
【0007】
このように、パーシャルレスポンスの適用は、符号間干渉を積極的に利用して、検出点で再生周波数を整形することを意図しているものである。特に、インターリーブドNRZI符号、つまり、PR(1,0,−1)は磁気記録特性に近いため、これまでのディジタルVTRへの適用が試みられ、効率よくビデオ信号を再生するようにされていた。
【0008】
PR(1,0,−1)の周波数特性(1−D2 )は(1−D)・(1+D)に分解できる。一般的には、(1−D)特性は再生時の微分特性で代行され、(1+D)特性は1ビットアナログ遅延および加算処理を行うことで実現される。(1+D)変換後の3値波形の「1」および「−1」を「1」に、「0」を「0」に識別すれば、元の符号が復号できる。タイミング信号は(1−D)変換後の高周波信号を含んだ波形から抽出できる。
【0009】
パーシャルレスポンス符号を適用した信号処理系は、一般に、復号時の符号誤りの伝搬を避けるために入力データを中間系列に変換するプリコード、磁気記録系、多値識別回路を有し、入力データが多値識別されて復号される。以下に、具体例を述べる。
【0010】
図16は、この発明の出願人が先に出願したディジタルビデオ信号処理装置のブロック図である。このディジタルビデオ信号処理装置は、磁気テープ106にデータを記録する記録系100と、磁気テープ106に記録されたデータを再生する再生系107とを有する。
【0011】
記録系100は、磁気テープ106にビデオ信号を記録するため、A/D変換器101、シャフルおよび帯域圧縮回路102、パリティ付加回路103、1/(1−D2 )プリコード回路104、および記録ヘッド105を有する。
【0012】
再生系107は、記録系100と逆の回路構成であり、磁気テープ106に記録されたビデオ信号を再生するため、再生ヘッド108、(1−D2 )デコード回路109、エラー検出訂正回路110、帯域伸長およびデシャフル111、D/A変換器112を有する。
【0013】
記録系100におけるプリコード回路104として、1/(1−D2 )特性を有するものを用い、再生系107におけるデコード回路109として、(1−D2 )特性を有するものを用いると、このディジタルビデオ信号処理装置は、パーシャルレスポンスクラス4(PR4)を適用したディジタルビデオ信号処理装置となる。
【0014】
このように構成されたディジタルビデオ信号処理装置は、以下のような動作をする。記録系100において、入力ビデオ信号は、A/D変換器101に供給され、量子化され、ディジタルビデオ信号に変換される。このディジタルビデオ信号はシャフルおよび帯域圧縮回路102に供給され、ディジタルビデオ信号について所定のブロック単位で離散コサイン変換及びハフマン符号化処理をし、シャフリングする。シャフリングされたディジタルビデオ信号はパリティ付加回路103に供給され、誤り訂正用のパリティが付加される。誤り訂正用のパリティが付加されたディジタルビデオ信号は1/(1−D2 )プリコード回路104に供給され、パーシャルレスポンスクラス4(PR4)にプリコードされる。プリコードされたディジタルビデオ信号は記録ヘッド105を介して磁気テープ106に記録される。
【0015】
再生系107において、磁気テープ106に記録されたビデオ信号は、再生ヘッド108で再生され、再生された高周波信号は、(1−D2 )デコード回路109に供給され、デコードされる。デコードされたデータは、エラー検出訂正回路110に供給され、エラー検出およびエラー訂正される。エラー検出およびエラー訂正されたデータは、帯域伸長およびデシャフル111に供給され、帯域伸長およびデシャフルが行われる。帯域伸長およびデシャフルされたデータは、D/A変換器112に供給され、出力ビデオ信号に変換される。
【0016】
図17は、この発明の出願人が先に出願したPR4再生復号回路を示す図である。再生ヘッド108により再生された高周波信号は増幅器113に供給され、増幅される。再生ヘッド108および増幅器113は図示しない回転ドラム上に設けられている。増幅器113で増幅された再生信号はロータリートランス114に供給されて、回転ドラムの外に取り出される。ロータリートランス114を介して回転ドラムの外に取り出された再生信号は、積分等化器115に供給され、積分等化、つまり、(1+D)の演算処理を実行する。これにより再生信号は、ナイキスト第1基準に等化される。積分等化された再生信号の一方は、A/D変換器116に供給され、同期クロックを基準にして再生信号の信号レベルをディジタル値に変換して、量子化する。
【0017】
量子化されたディジタルデータは、(1−D2 )演算器117に供給され、パーシャルレスポンスクラス4(PR4)に等化される。パーシャルレスポンスクラス4(PR4)に等化されたデータは、ビタビ復号器118に供給され、ビタビ復号される。ビタビ復号は、再生信号に対してすべての状態遷移のパターンから最も可能性の高い状態遷移のパターンを探して再生データを得る復号方式である。
【0018】
ビタビ復号を用いたVTRにおいては、ビタビ復号器において、入力データの符号間干渉を有効に利用して再生信号を復号することにより、ビットエラーレートを向上することができる。
【0019】
ここで、積分等化された再生信号の他方は、リミッター119に供給される。このリミッター119で後述するゼロクロスを検出し、ゼロクロスに対するクロック成分が抽出される。このクロック成分をPLL回路120に供給し、積分等化出力に同期した同期クロックを生成する。この同期クロックにより、位相同期をかけて、A/D変換器116、(1−D2 )演算器117およびビタビ復号器118におけるデータのサンプリングを行うようにしている。これにより、VTRのジッターだけでなくサーチ時のデータレートの変動に対しても、正確で安定なクロックを得ることが可能となる。
【0020】
図18は、この発明の出願人が先に出願したPR4再生復号回路の信号波形を示す図である。図18Aに示す記録データが図16に示した1/(1−D2 )プリコード回路104によりプリコードされ、図18Bに示すようなプリコード出力 を得る。また、プリコード出力の2ビット遅延は図18Cに示すようになる。図17に示す再生ヘッド108からの出力は、図18Dに示すようになる。図17に示す積分等化器115の出力は図18Eに示すようになる。そして、この等化器出力から図18Fに示すような再生クロックが抽出される。また、積分等化器出力の2ビット遅延は図18Gに示すようになる。図17に示す(1−D2 )演算器117の出力は図18Hに示すように3値波形となる。
【0021】
図19は、この発明の出願人が先に出願したPR4再生復号回路のアイパターンを示す図である。アイパターンとは、検出点周期(データレート)で等化後の再生信号波形を重ねて書いた図をいうもので、等化信号の符号間干渉の様子を調べるものである。図19Aに示すアイパターンは、図17に示す積分等化器115による積分等化後のアイパターンを示し、図19Bに示すアイパターンは、図17に示す(1−D2 )演算器117による(1−D2 )等化後のアイパターンを示す。図17に示したリミッター119は、図19Aに示すアイパターンのゼロクロスを検出することにより同期クロックを生成している。
【0022】
図20は、この発明の出願人が先に出願したPR4再生復号回路の実際の構成を示す図である。図20では、積分等化器115で積分等化された再生信号は、ディレー回路121に供給され、本線系の再生信号を所定量遅延させた後に、A/D変換器116に供給されるようにしている。他の構成は、図17に示したものと同様である。
【0023】
図21は、この発明の出願人が先に出願したPR4再生復号回路の実際の構成におけるディレー量を示す図である。図21Aに積分等化器出力を示し、図21Bにリミッター出力を示し、図21CにPLL回路出力を示し、図21DにA/D変換器出力を示す。このような、実際の回路では、図21Aに示す積分等化器出力のゼロクロス点から図21Bに示すリミッター出力は伝達時間としてd1だけ遅延する。また、図21Cに示すPLL回路出力は、図21Bに示すリミッター出力からさらに伝達時間としてd2だけ遅延する。さらに、図21Dに示すA/D変換器出力は図21Cに示すPLL回路出力に対して、A/D変換器でのストローブディレーとしてd3だけ遅延する。このようにして、積分等化器115からA/D変換器116までクロック抽出経路において同期クロックがd4だけ遅延する。したがって、A/D変換器116でのサンプリング点がずれることになる。この遅延量d4をディレー回路121で発生させて本線系の再生信号を遅延させるようにしている。
【0024】
【発明が解決しようとする課題】
このように、従来のPR4再生復号回路は、クロック抽出系におけるリミッター119およびPLL回路120の伝達時間による遅延量と、A/D変換器でのストローブディレーによる遅延量に対して、本線系にこれを補正するディレー回路121を設ける必要があり、そのための調整が必要となり、さらに、上述した各遅延量d1,d2,d3に対する温度特性上の安定性も問題となるという不都合があった。
【0025】
この発明は、かかる点に鑑みてなされたものであり、クロック抽出系の遅延時間や安定性等に影響を受けず、正確なクロックを得る磁気再生復号装置の提供を目的とする。
【0026】
【課題を解決するための手段】
この発明の信号再生装置は、図1乃至図15に示す如く、再生手段108により再生された高周波信号を積分等価する積分等価器115と、積分等価器115の出力をデータレートの2倍のクロックで量子化するA/D変換器116と、A/D変換器116の出力のうち奇数サンプルデータに対してナイキスト第1基準からパーシャルレスポンスクラス4PR(1,0,−1)に変換するパーシャルレスポンス変換器117と、パーシャルレスポンス変換器117の出力から再生データを復号する復号器118と、A/D変換器116の出力から偶数サンプルデータに対して前後の奇数サンプルデータの極性が反転したときにだけ、前の奇数サンプルデータの極性と偶数サンプルデータを掛け算して、位相誤差を演算する位相誤差検出器1と、位相誤差検出器1の位相誤差に基づいてA/D変換器116のクロックを制御する電圧制御型発振器9とを有し、この位相誤差出力でA/D変換器116のサンプリングクロックを制御するようにしたものである。
【0027】
また、この発明の信号再生装置は、図1乃至図15に示す如く、再生手段により再生された高周波信号を積分等価する積分等価器と、上記積分等価器の出力をデータレートの正相のクロックで量子化するA/D変換器と、上記A/D変換器から出力されるデータに対して符号間干渉による所定の帯域通過周波数特性を示すパーシャルレスポンスに変換するパーシャルレスポンス変換器と、上記パーシャルレスポンス変換器の出力から再生データを復号する復号器と、上記A/D変換器と逆相のクロックで上記積分等価器の出力を量子化する他のA/D変換器と、上記他のA/D変換器から出力される逆相のクロックで量子化されたデータに対して前後の上記A/D変換器から出力される正相のクロックで量子化されたデータの極性が反転したときにだけ、前の正相のクロックで量子化されたデータの極性と逆相のクロックで量子化されたデータを掛け算して、位相誤差を演算する位相誤差検出器と、上記位相誤差検出器の位相誤差に基づいて上記A/D変換器及び他のA/D変換器のクロックを制御する電圧制御型発振器とを有するものである。
【0028】
また、この発明の信号再生装置は、図1乃至図15に示す如く、上述において、パーシャルレスポンス変換器12は、A/D変換器116の出力のうち奇数サンプルデータに対して符号間干渉による他の所定の帯域通過周波数特性を示す他のパーシャルレスポンスPR(1,1,−1,−1)に変換するようにしたものである。
【0029】
また、この発明の信号再生装置は、図1乃至図15に示す如く、上述において、位相誤差検出器1は、A/D変換器116の出力から偶数サンプルデータに対して1サンプル前の奇数サンプルデータの極性がプラスのときにだけ偶数サンプルデータを反転させる反転回路6と、反転回路6で反転された偶数サンプルデータをアナログ信号に変換するD/A変換器7と、偶数サンプルの前後の奇数サンプルデータの極性が反転したときにだけD/A変換器7からのアナログ信号を出力するゲート回路8とを有し、位相誤差を検出するものであって、反転回路6、D/A変換器7およびゲート回路8の順序を任意に変更するようにしたものである。
【0030】
また、この発明の信号再生装置は、図1乃至図15に示す如く、上述において、積分等価器115の出力から再生信号の低域補正をする量子化帰還回路20を設けたものである。
【0031】
また、この発明の信号再生装置は、図1乃至図15に示す如く、上述において、積分等価器115に替えて、A/D変換器116の出力をナイキスト第1基準に等価するディジタル等価器21を設けたものである。
【0032】
【作用】
この発明によれば、A/D変換器116の出力から偶数サンプルデータに対して前後の奇数サンプルデータの極性が反転したときにだけ、前の奇数サンプルデータの極性と掛け算して、位相誤差を演算する位相誤差検出器1を設け、この位相誤差出力でA/D変換器116のサンプリングクロックを制御するようにしたので、A/D変換後116の信号から位相誤差信号を検出することができ、これにより、A/D変換器116および電圧制御型発振器9等の遅延時間の安定性や誤差に影響を受けず、遅延時間補正のためのディレー回路を設ける必要がなく、正確で安定なクロックを得ることができ、積分等化後の信号に対して完全に同期したクロックで量子化し、パーシャルレスポンス変換およびビタビ復号を行っているので、データレートの変化に対して完全に追従することができる。
【0033】
また、この発明によれば、上述において、A/D変換器116と逆相のサンプリングクロックで動作する第2のA/D変換器11を設け、A/D変換器116により奇数サンプルデータに対して量子化をし、第2のA/D変換器11により偶数サンプルデータに対して量子化をするようにしたので、本線系のA/D変換器116とクロック抽出系の第2のA/D変換器11は、ストローブディレーさえ等しければ、お互いの量子化ビット数が異なるようにしてもよく、本線系は比較的細かいビット数で量子化を行い、クロック抽出系は比較的粗いビット数で量子化を行い、装置の高速化および最適化を図ることができる。
【0034】
また、この発明によれば、上述において、パーシャルレスポンス変換器12は、A/D変換器116の出力のうち奇数サンプルデータに対して符号間干渉による他の所定の帯域通過周波数特性を示す他のパーシャルレスポンスPR(1,1,−1,−1)に変換するようにしたので、パーシャルレスポンスクラス4PR(1,0,−1)以外の他のパーシャルレスポンスにも対応することができる。
【0035】
また、この発明によれば、上述において、位相誤差検出器1は、A/D変換器116の出力から偶数サンプルデータに対して1サンプル前の奇数サンプルデータの極性がプラスのときにだけ偶数サンプルデータを反転させる反転回路6と、反転回路6で反転された偶数サンプルデータをアナログ信号に変換するD/A変換器7と、偶数サンプルの前後の奇数サンプルデータの極性が反転したときにだけD/A変換器7からのアナログ信号を出力するゲート回路8とを有し、ゲート回路8の出力より位相誤差を検出するものであって、反転回路6、D/A変換器7およびゲート回路8の順序を任意に変更するようにしたので、位相誤差検出器1において反転回路6、D/A変換器7およびゲート回路8の順序を任意に構成することができ、適用範囲を広げることができる。
【0036】
また、この発明によれば、上述において、積分等価器115の出力から再生信号の低域補正をする量子化帰還回路20を設けたので、再生ヘッド108やロータリートランス114等による再生信号の低域周波数の遮断の影響を少なくし、再生信号の低域補正をすることができる。
【0037】
また、この発明によれば、上述において、積分等価器115に替えて、A/D変換器116の出力をナイキスト第1基準に等価するディジタル等価器21を設けたので、再生信号をナイキスト第1基準に等価し、そのゼロクロスによりクロック位相誤差信号を検出することができる。
【0038】
【実施例】
図1は、この発明による磁気再生復号装置の一実施例の構成を示すブロック図である。この発明の磁気再生復号装置は、この例においては、特に、A/D変換器の出力信号から位相誤差信号を得るようにしてA/D変換器のサンプリングクロックを生成する点を特徴とする。従来の技術の図16において示した、この発明の出願人が先に出願したディジタルビデオ信号処理装置において用いるものである。この図16に示したディジタルビデオ信号処理装置の構成については従来と同様であるので、その説明は省略する。
【0039】
図1に示すように、この発明の例による磁気再生復号装置は、以下のように構成される。再生ヘッド108により再生された高周波信号は増幅器113に供給され、増幅される。再生ヘッド108および増幅器113は図示しない回転ドラム上に設けられている。増幅器113で増幅された再生信号はロータリートランス114に供給されて、回転ドラムの外に取り出される。ロータリートランス114を介して回転ドラムの外に取り出された再生信号は、積分等化器115に供給され、積分等化、つまり、(1+D)の演算処理を実行する。これにより再生信号は、ナイキスト第1基準に等化される。積分等化された再生信号は、A/D変換器116に供給され、データレートの2倍の同期クロックを基準にして再生信号の信号レベルをディジタル値に変換して、量子化する。
【0040】
A/D変換器116で量子化されたディジタルデータの一方は、(1−D2 )演算器117に供給され、パーシャルレスポンスクラス4(PR4)に等化される。パーシャルレスポンスクラス4(PR4)に等化されたデータは、ビタビ復号器118に供給され、ビタビ復号される。ビタビ復号は、再生信号に対してすべての状態遷移のパターンから最も可能性の高い状態遷移のパターンを探して再生データを得る復号方式である。ビタビ復号を用いたVTRにおいては、ビタビ復号器において、入力データの符号間干渉を有効に利用して再生信号を復号することにより、ビットエラーレートを向上することができる。
【0041】
(1−D2 )演算器117およびビタビ復号器118には、1/2分周器10を介して、A/D変換器116に供給される同期クロックの1/2の1/2分周クロックが供給される。これにより、量子化された再生信号の奇数サンプルデータが、(1−D2 )演算器117でナイキスト第1基準からパーシャルレスポンスクラス4(PR4)に等化され、ビタビ復号器118に供給されて復号される。
【0042】
ここで、A/D変換器116で量子化されたディジタルデータの他方は、位相誤差検出器1に供給される。位相誤差検出器1内では、A/D変換器116で量子化されたディジタルデータはデータラッチとして機能する2つのDフリップフロップ2、3に供給される。Dフリップフロップ2の入力の最上位ビット(MSB)とDフリップフロップ3の出力の最上位ビット(MSB)がイクスクルーシブオア回路4に供給される。イクスクルーシブオア回路4の出力と、1/2分周器10の1/2分周クロックとはアンド回路5に供給される。このアンド回路5の出力をゲートパルスとして用いる。そして、Dフリップフロップ2の出力を反転回路6に供給し、Dフリップフロップ3の出力の最上位ビット(MSB)で反転する。反転されたデータをD/A変換器7に供給し、アナログ値に変換する。変換されたアナログ値をゲート回路8に供給し、アンド回路5からのゲートパルスによりゲートすることにより、位相誤差出力を得る。
【0043】
このようにして、A/D変換器116で量子化されたディジタルデータの偶数サンプルデータの内、前後の奇数サンプルデータの極性が逆の時に限り、前の奇数サンプルデータの極性で反転した信号をD/A変換し、位相誤差出力として取り出すようにする。つまり、前後の奇数サンプルデータの極性が等しい時は、ゲートをかけて位相誤差出力を出力しないようにする。
【0044】
この位相誤差出力を電圧制御発振器9に供給し、位相誤差検出器1と電圧制御発振器9とでPLL回路を構成する。これにより高精度な同期クロックが得られる。電圧制御発振器9で生成された同期クロックは、A/D変換器116および1/2分周器10に供給される。また、同期クロックは、2つのDフリップフロップ2、3の図示しないクロック入力端子にクロックDFF CKとしてに供給される。
【0045】
このようにして、A/D変換器116出力に同期した同期クロックを生成する。この同期クロックにより、位相同期をかけて、A/D変換器116におけるデータのサンプリングを行い、(1−D2 )演算器117およびビタビ復号器118における演算および復号を行うようにしている。これにより、VTRのジッターだけでなくサーチ時のデータレートの変動に対しても、正確で安定なクロックを得ることが可能となる。
【0046】
図2は、この発明の磁気再生復号装置の一実施例のアイパターンを示す図である。このアイパターンは、図19に示したこの発明の出願人が先に出願したPR再生復号回路のアイパターンと同様である。アイパターンとは、検出点周期(データレート)で等化後の再生信号波形を重ねて書いた図をいうもので、等化信号の符号間干渉の様子を調べるものである。図2Aに示すアイパターンは、図1に示す積分等化器115による積分等化後のアイパターンを示し、図2Bに示すアイパターンは、図2に示す(1−D2 )演算器117による(1−D2 )等化後のアイパターンを示す。図1に示した位相誤差検出器1は、図2Aのアイパターンを検出することにより、位相誤差出力を電圧制御発振器9に供給して、電圧制御発振器9で同期クロックを生成するようにしている。
【0047】
図3は、この発明の磁気再生復号装置の一実施例のクロック位相ロック時の信号波形を示す図である。図3Aは同期クロックを示し、図3Bは1/2分周クロックを示し、図3Cは積分等化器出力を示し、図3DはA/D変換器出力を示し、図3EはDフリップフロップ2出力を示し、図3FはDフリップフロップ3出力を示し、図3Gはアンド回路出力を示し、図3Hは位相誤差検出器出力(ゲート回路出力)を示す。
【0048】
図4は、この発明の磁気再生復号装置の一実施例のクロック位相進み時の信号波形を示す図である。図4Aは同期クロックを示し、図4Bは1/2分周クロックを示し、図4Cは積分等化器出力を示し、図4DはA/D変換器出力を示し、図4EはDフリップフロップ2出力を示し、図4FはDフリップフロップ3出力を示し、図4Gはアンド回路出力を示し、図4Hは位相誤差検出器出力を示す。
【0049】
クロック位相ロック時は、図3Hに示すように位相誤差検出器出力がゼロであるのに対して、クロック位相進み時は、図4Hに示すように位相誤差検出器出力(ゲート回路出力)が、ゲート回路のタイミングでマイナスのパルスが出力され、クロック位相進みを検出している。
【0050】
図11は、この発明の磁気再生復号装置の一実施例のロールオフ0.5に積分等化したM系列信号に対する位相引き込み特性を示す図である。横軸は、A/D変換器のサンプルビット数、つまり、間接的に時間を示す。縦軸は、同期クロックのクロック周期Tに対する位相誤差を示す。−0.5Tは、同期クロックのクロック周期Tに対して、半周期だけ遅れたことを意味し、最悪の位相遅れ状態を示す。わずかサンプルビット数150ビット程度で引き込んで、安定し、さらに、引き込んだ後の位相暴れも、ピークツウピーク値で、1パーセント以下と極めて微量である。
【0051】
上例によれば、A/D変換器116の出力から偶数サンプルデータに対して前後の奇数サンプルデータの極性が反転したときにだけ、前の奇数サンプルデータの極性と掛け算して、位相誤差を演算する位相誤差検出器1を設け、この位相誤差出力でA/D変換器116のサンプリングクロックを制御するようにしたので、A/D変換後116の信号から位相誤差信号を検出することができ、これにより、A/D変換器116および電圧制御型発振器9等の遅延時間の安定性や誤差に影響を受けず、遅延時間補正のためのディレー回路を設ける必要がなく、正確で安定なクロックを得ることができ、積分等化後の信号に対して完全に同期したクロックで量子化し、パーシャルレスポンス変換およびビタビ復号を行っているので、データレートの変化に対して完全に追従することができる。
【0052】
図5は、この発明による磁気再生復号装置の他の実施例の構成を示すブロック図である。この例においては、特に、A/D変換器を2つに分け、データレートの正相と逆相のクロックで動作させる点を特徴とする。図5に示すように、この発明の他の例による磁気再生復号装置は、以下のように構成される。再生ヘッド108により再生された高周波信号は増幅器113に供給され、増幅される。再生ヘッド108および増幅器113は図示しない回転ドラム上に設けられている。増幅器113で増幅された再生信号はロータリートランス114に供給されて、回転ドラムの外に取り出される。ロータリートランス114を介して回転ドラムの外に取り出された再生信号は、積分等化器115に供給され、積分等化、つまり、(1+D)の演算処理を実行する。これにより再生信号は、ナイキスト第1基準に等化される。積分等化された再生信号は、A/D変換器116に供給され、データレートの正相の同期クロックを基準にして再生信号の信号レベルをディジタル値に変換して、量子化する。
【0053】
A/D変換器116で量子化されたディジタルデータの一方は、(1−D2 )演算器117に供給され、パーシャルレスポンスクラス4(PR4)に等化される。パーシャルレスポンスクラス4(PR4)に等化されたデータは、ビタビ復号器118に供給され、ビタビ復号される。ビタビ復号は、再生信号に対してすべての状態遷移のパターンから最も可能性の高い状態遷移のパターンを探して再生データを得る復号方式である。ビタビ復号を用いたVTRにおいては、ビタビ復号器において、入力データの符号間干渉を有効に利用して再生信号を復号することにより、ビットエラーレートを向上することができる。
【0054】
(1−D2 )演算器117およびビタビ復号器118にも、A/D変換器116に供給される正相の同期クロックが供給される。これにより、量子化された再生信号の奇数サンプルデータが、(1−D2 )演算器117でナイキスト第1基準からパーシャルレスポンスクラス4(PR4)に等化され、ビタビ復号器118に供給されて復号される。
【0055】
ここで、A/D変換器116で量子化されたディジタルデータの他方は、位相誤差検出器1に供給される。位相誤差検出器1内では、A/D変換器116で量子化されたディジタルデータはデータラッチとして機能するDフリップフロップ2に供給される。A/D変換器116から供給されたディジタルデータの最上位ビットとDフリップフロップ2の出力の最上位ビット(MSB)がイクスクルーシブオア回路4に供給される。イクスクルーシブオア回路4の出力と、正相クロックとはアンド回路5に供給される。このアンド回路5の出力をゲートパルスとして用いる。
【0056】
そして、積分等化器115から供給される再生信号の他方は、A/D変換器11に供給される。A/D変換器11は、再生信号をデータレートの逆相の同期クロックを基準にして再生信号の信号レベルをディジタル値に変換する。変換されたディジタルデータは、反転回路6に供給され、Dフリップフロップ2の出力の最上位ビット(MSB)で反転する。反転されたデータをD/A変換器7に供給し、アナログ値に変換する。変換されたアナログ値をゲート回路8に供給し、アンド回路5からのゲートパルスによりゲートすることにより、位相誤差出力を得る。
【0057】
このようにして、積分等化出力は、A/D変換器116およびA/D変換器11に供給される。A/D変換器116はデーターレートの正相クロックで量子化し、(1−D2 )演算器117およびビタビ復号器118を通って、再生データとなる。また、A/D変換器116の最上位ビット(MSB)と、この最上位ビット(MSB)の1クロック遅れのデータとのイクスクルーシブオアをとり、さらに正相クロックとのアンドをとってゲートパルスを作る。
【0058】
一方、A/D変換器11は、データレートの逆相のクロックで量子化し、1クロック遅延した最上位ビット(MSB)で反転した後に、D/A変換し、ゲートパルスでゲートをかけることで位相誤差出力を得ている。
【0059】
このように、A/D変換器を2つに分けて、データレートの正相と逆相のクロックで動作させることにより、図1に示した例と同様の効果となるクロック位相誤差出力を検出することができる。図6は、この発明の磁気再生復号装置の他の実施例の信号波形を示す図である。図6Aは正相クロックを示し、図6Bは逆相クロックを示し、図6Cは積分等化器出力を示し、図6DはA/D変換器116出力を示し、図6EはDフリップフロップ2出力を示し、図6FはA/D変換器117出力を示し、図6Gはアンド回路出力を示し、図6Hは位相誤差検出器出力(ゲート回路出力)を示す。
【0060】
図6において、クロック位相ロック時は、図3Hに示すように位相誤差検出器出力がゼロであるのに対して、クロック位相進み時は、図6Hに示すように位相誤差検出器出力(ゲート回路出力)が、ゲート回路のタイミングでマイナスのパルスが出力され、クロック位相進みを検出している。
また、図5に戻って、正相クロックは、Dフリップフロップ2の図示しないクロック入力端子に供給される。
【0061】
このようにして、A/D変換器116出力に同期した正相クロックを生成する。この正相クロックにより、位相同期をかけて、A/D変換器116におけるデータのサンプリングを行い、(1−D2 )演算器117およびビタビ復号器118における演算および復号を行うようにしている。これにより、VTRのジッターだけでなくサーチ時のデータレートの変動に対しても、正確で安定なクロックを得ることが可能となる。
【0062】
さらに、A/D変換器116およびA/D変換器11は、ストローブディレーさえ等しければ、そのビット数が異なってもよい。図12は、この発明の磁気再生復号装置の他の実施例のロールオフ0.5に積分等化したM系列信号に対する位相引き込み特性を示す図である。横軸および縦軸は図11に示したものと同じである。図12において、量子化ビット数が1乃至2の場合は多数の位相あばれが認められるが、量子化ビット数が3乃至4の場合は位相あばれが極めて少ないことがわかる。
【0063】
したがって、図5において、本線系のA/D変換器116には、量子化ビット数が6のものを用いて、装置の高速化を図り、位相検出系のA/D変換器11には、量子化ビット数が3乃至4のものを用いて、最適化を図ることにより、それぞれ200メガヘルツのサンプリンングクロックで動作する場合には、2つで400メガヘルツに相当することになる。一般に、本線系のA/D変換器116は量子化ビット数が6ビット程度必要といわれているが、位相検出系のA/D変換器11は、4ビットでも位相あばれのピークツウピーク値が1パーセント以下であり、十分小さなジッターに抑えられていることがわかる。
【0064】
上例によれば、上述において、A/D変換器116と逆相のサンプリングクロックで動作する第2のA/D変換器11を設け、A/D変換器116により奇数サンプルデータに対して量子化をし、第2のA/D変換器11により偶数サンプルデータに対して量子化をするようにしたので、本線系のA/D変換器116とクロック抽出系の第2のA/D変換器11は、ストローブディレーさえ等しければ、お互いの量子化ビット数が異なるようにしてもよく、本線系は比較的細かいビット数で量子化を行い、クロック抽出系は比較的粗いビット数で量子化を行い、装置の高速化および最適化を図ることができる。
【0065】
図7は、この発明による磁気再生復号装置の他の実施例の構成を示すブロック図である。図7に示すように、この発明の他の例による磁気再生復号装置は、以下のように構成される。この例においては、特に、パーシャルレスポンスクラス4(PR4)以外のパーシャルレスポンスとして、再生データをPR(1,1,−1,−1)に等化する点を特徴とする。
【0066】
図7に示すように、この発明の例による磁気再生復号装置は、以下のように構成される。再生ヘッド108により再生された高周波信号は増幅器113に供給され、増幅される。再生ヘッド108および増幅器113は図示しない回転ドラム上に設けられている。増幅器113で増幅された再生信号はロータリートランス114に供給されて、回転ドラムの外に取り出される。ロータリートランス114を介して回転ドラムの外に取り出された再生信号は、積分等化器115に供給され、積分等化、つまり、(1+D)の演算処理を実行するこれにより再生信号は、ナイキスト第1基準に等化される。積分等化された再生信号は、A/D変換器116に供給され、データレートの2倍の同期クロックを基準にして再生信号の信号レベルをディジタル値に変換して、量子化する。
【0067】
A/D変換器116で量子化されたディジタルデータの一方は、(1+D−D2 −D3 )演算器12に供給され、パーシャルレスポンスPR(1,1,−1,−1)に等化される。パーシャルレスポンスPR(1,1,−1,−1)に等化されたデータは、ビタビ復号器118に供給され、ビタビ復号される。ビタビ復号は、再生信号に対してすべての状態遷移のパターンから最も可能性の高い状態遷移のパターンを探して再生データを得る復号方式である。ビタビ復号を用いたVTRにおいては、ビタビ復号器において、入力データの符号間干渉を有効に利用して再生信号を復号することにより、ビットエラーレートを向上することができる。
【0068】
(1+D−D2 −D3 )演算器12およびビタビ復号器118には、1/2分周器10を介して、A/D変換器116に供給される同期クロックの1/2の1/2分周クロックが供給される。これにより、量子化された再生信号の奇数サンプルデータが、(1+D−D2 −D3 )演算器12でナイキスト第1基準からパーシャルレスポンスPR(1,1,−1,−1)に等化され、ビタビ復号器118に供給されて復号される。
【0069】
ここで、A/D変換器116で量子化されたディジタルデータの他方は、位相誤差検出器1に供給される。位相誤差検出器1内では、A/D変換器116で量子化されたディジタルデータはデータラッチとして機能する2つのDフリップフロップ2、3に供給される。Dフリップフロップ2の入力の最上位ビット(MSB)とDフリップフロップ3の出力の最上位ビット(MSB)がイクスクルーシブオア回路4に供給される。イクスクルーシブオア回路4の出力と、1/2分周器10の1/2分周クロックとはアンド回路5に供給される。このアンド回路5の出力をゲートパルスとして用いる。そして、Dフリップフロップ2の出力を反転回路6に供給し、Dフリップフロップ3の出力の最上位ビット(MSB)で反転する。反転されたデータをD/A変換器7に供給し、アナログ値に変換する。変換されたアナログ値をゲート回路8に供給し、アンド回路5からのゲートパルスによりゲートすることにより、位相誤差出力を得る。
【0070】
このようにして、A/D変換器116で量子化されたディジタルデータの偶数サンプルデータの内、前後の奇数サンプルデータの極性が逆の時に限り、前の奇数サンプルデータの極性で反転した信号をD/A変換し、位相誤差出力として取り出すようにする。つまり、前後の奇数サンプルデータの極性が等しい時は、ゲートをかけて位相誤差出力を出力しないようにする。
【0071】
この位相誤差出力を電圧制御発振器9に供給し、位相誤差検出器1と電圧制御発振器9とでPLL回路を構成する。これにより高精度な同期クロックが得られる。電圧制御発振器9で生成された同期クロックは、A/D変換器116および1/2分周器10に供給される。また、同期クロックは、2つのDフリップフロップ2、3の図示しないクロック入力端子にクロックDFF CKとしてに供給される。
【0072】
このようにして、A/D変換器116出力に同期した同期クロックを生成する。この同期クロックにより、位相同期をかけて、A/D変換器116におけるデータのサンプリングを行い、(1+D−D2 −D3 )演算器12およびビタビ復号器118における演算および復号を行うようにしている。これにより、VTRのジッターだけでなくサーチ時のデータレートの変動に対しても、正確で安定なクロックを得ることが可能となる。
【0073】
図8は、この発明による磁気再生復号装置の他の実施例の(1+D−D2 −D3 )演算器の構成を示すブロック図である。図8に示すように、(1+D−D2 −D3 )演算器は、(1−D2 )変換器13と(1+D)変換器17とで構成される。図8において、入力信号の一方は、(1−D2 )変換器13内のDフリップフロップ14およびDフリップフロップ15を介して減算器16の一方の入力端子に供給され、入力信号の他方は減算器16の他方の入力端子に供給され、2クロック前の入力信号と現在の入力信号とを減算する。
【0074】
減算した結果の信号の一方は、(1+D)変換器17内のDフリップフロップ18を介して加算器19の一方の入力端子に供給され、信号の他方は加算器19の他方の入力端子に供給され、1クロック前の信号と現在の信号とを加算して変換出力とする。
【0075】
このようにして、(1−D2 )変換器13と(1+D)変換器17により、(1−D2 )*(1+D)=1+D−D2 −D3 の演算を行うようにしている。なお、この構成に限るものではなく、同様の結果が得られれば他の構成でも良い。
【0076】
上例によれば、上述において、パーシャルレスポンス変換器としての1+D−D2 −D3 演算器12は、A/D変換器116の出力のうち奇数サンプルデータに対して符号間干渉による他の所定の帯域通過周波数特性を示す他のパーシャルレスポンスPR(1,1,−1,−1)に変換するようにしたので、パーシャルレスポンスクラス4PR(1,0,−1)以外の他のパーシャルレスポンスにも対応することができる。
【0077】
図9は、この発明による磁気再生復号装置の他の実施例の構成を示すブロック図である。図9に示すように、この発明の他の例による磁気再生復号装置は、以下のように構成される。この例においては、特に、位相検出系における位相誤差検出器1内のD/A変換器7、反転回路6、ゲート回路8の順序を入れ替えた点を特徴とする。この順序は、図9に示したものに限らず、任意に入れ替えても良い。本線系における他の構成は、図1に示したものと同様であるので、その詳細な説明は省略する。
【0078】
図9において、A/D変換器116で量子化されたディジタルデータの他方は、位相誤差検出器1に供給される。位相誤差検出器1内では、A/D変換器116で量子化されたディジタルデータはデータラッチとして機能する2つのDフリップフロップ2、3に供給される。Dフリップフロップ2の入力の最上位ビット(MSB)とDフリップフロップ3の出力の最上位ビット(MSB)がイクスクルーシブオア回路4に供給される。イクスクルーシブオア回路4の出力と、1/2分周器10の1/2分周クロックとはアンド回路5に供給される。このアンド回路5の出力をゲートパルスとして用いる。そして、Dフリップフロップ2の出力をD/A変換器7に供給し、アナログ値に変換する。変換されたアナログ値を反転回路6に供給し、Dフリップフロップ3の出力の最上位ビット(MSB)で反転する。反転されたアナログ値をゲート回路8に供給し、アンド回路5からのゲートパルスによりゲートすることにより、位相誤差出力を得る。
【0079】
上例によれば、上述において、位相誤差検出器1は、A/D変換器116の出力から偶数サンプルデータをアナログ信号に変換するD/A変換器7と、D/A変換器7の出力を1サンプル前の奇数サンプルデータの極性とする反転回路6と、反転回路6の出力信号をゲートするゲート回路8とを有し、ゲート回路8より位相誤差を検出するものであって、反転回路6、D/A変換器7およびゲート回路8の順序を任意に変更するようにしたので、位相誤差検出器1において反転回路6、D/A変換器7およびゲート回路8の順序を任意に構成することができ、適用範囲を広げることができる。
【0080】
図10は、この発明による磁気再生復号装置の他の実施例の構成を示すブロック図である。図10に示すように、この発明の他の例による磁気再生復号装置は、以下のように構成される。この例においては、特に、ロータリートランス114等による再生信号の低域遮断を軽減するために、本線系のA/D変換器116の前段に量子化帰還回路20を設けた点を特徴とする。この量子化帰還回路20は、図10に示したものに限らず、再生信号の低域成分を補正する機能を有するものであれば他のものでも良い。位相検出系における他の構成は、図1に示したものと同様であるので、その詳細な説明は省略する。
【0081】
VTRでは、再生ヘッド108、ロータリートランス114等による再生信号の周波数の低域遮断が存在する。この低域遮断の影響を軽減するように、積分等化器115によりナイキスト第1基準に等化された再生信号を量子化帰還回路20に供給する。量子化帰還回路20は、再生信号の低域成分を再生する働きをする。これにより、低域遮断の影響を軽減することができる。
【0082】
図13は、この発明の磁気再生復号装置の他の実施例のロールオフ0.5に積分等化したM系列信号に対する位相引き込み特性を示す図である。横軸および縦軸は図11および図12に示したものと同じである。図13において、低域遮断周波数がない場合は位相あばれが少ないが、低域遮断周波数がナイキスト周波数の0.03倍の場合は位相あばれが少し大きくなり、低域遮断周波数がナイキスト周波数の0.1倍の場合は位相あばれがもっと大きくなり、低域遮断周波数が高くなるほど位相あばれが増加することがわかる。ここで、収束値が変わっているのは低域遮断により群遅延が変わっているためであり、特に問題はない。群遅延とは、ある周波数での遅延量を表わす関数である。
【0083】
上例によれば、上述において、積分等価器115の出力から再生信号の低域補正をする量子化帰還回路20を設けたので、再生ヘッド108やロータリートランス114等による再生信号の低域周波数の遮断の影響を少なくし、再生信号の低域補正をすることができる。
【0084】
図14は、この発明による磁気再生復号装置の他の実施例の構成を示すブロック図である。図14に示すように、この発明の他の例による磁気再生復号装置は、以下のように構成される。この例においては、特に、積分等化器115に替えて本線系のA/D変換器116の後段にディジタル等化器21を設けた点を特徴とする。このディジタル等化器21は、図14に示したものに限らず、アナログ等化器の温度特性やバラツキによる再生データへの影響を抑えるものであれば他のものでも良い。位相検出系における他の構成は、図1に示したものと同様であるので、その詳細な説明は省略する。
【0085】
本線系のA/D変換器116によりディジタル値に変換された再生データは、ディジタル等化器21に供給される。ディジタル等化器21は、例えば、ディジタルフィルタとしてのFIRフィルタ及びIIRフィルタ等で構成される。ディジタル等化器21は、再生データをナイキスト第1基準に等化する。ナイキスト第1基準の等化はディジタルで行うので、アナログ等化器の温度特性やバラツキによる再生データへの影響を抑えることができる。
【0086】
図15は、この発明による磁気再生復号装置の位相誤差検出器の基本原理を説明するための信号波形を示す図である。図15に示すように、A/D変換器116でデータレートの2倍のクロックでサンプリングしたときの奇数サンプルをo1,o2,o3,・・・とし、偶数サンプルをe1,e2,e3,・・・とする。従って、A/D変換器116からは、o1,e1,o2,e2,o3,e3,・・・の順に再生信号の電圧がサンプリングされてくるものとする。NRZでは、奇数サンプルが検出点であり、この点の電圧がゼロより高いか低いかで、0と1の復号を行うのである。
【0087】
一方、図15において、e2のように1つ前のサンプルo2の検出値としての極性が(−)で、1つ後のサンプルo3が(+)である場合を考えてみる。再生信号の電圧がナイキスト第1基準に等化されていれば、クロック位相が正しいとき、e2はゼロ電位付近となる。もし、クロック位相がズレていれば、クロック進みに対してe2の電位は下がり、クロック遅れに対してe2の電位は上がることになる。
【0088】
また、e4のように、前後のサンプルが(+)から(−)に変化している場合は、e2の場合と逆で、クロック進みに対してe4の電位は上がり、遅れに対しては下がる。
【0089】
従って、偶数サンプルのうちその前後の奇数サンプルの極性が(−)から(+)に変化しているものと、(+)から(−)に変化しているものとを検出して、(−)から(+)に変化しているものに対してはそのまま出力し、(+)から(−)に変化しているものに対しては極性を反転することで、いずれの場合にもクロック進みに対して負の、クロック遅れに対しては正の電圧が検出できる。
【0090】
上例によれば、上述において、積分等価器115に替えて、A/D変換器116の出力をナイキスト第1基準に等価するディジタル等価器21を設けたので、再生信号をナイキスト第1基準に等価し、クロック位相誤差信号を検出することができる。
【0091】
【発明の効果】
この発明によれば、A/D変換器の出力から偶数サンプルデータに対して前後の奇数サンプルデータの極性が反転したときにだけ、前の奇数サンプルデータの極性と掛け算して、位相誤差を演算する位相誤差検出器を設け、この位相誤差出力でA/D変換器のサンプリングクロックを制御するようにしたので、A/D変換後の信号から位相誤差信号を検出することができ、これにより、A/D変換器および電圧制御型発振器等の遅延時間の安定性や誤差に影響を受けず、遅延時間補正のためのディレー回路を設ける必要がなく、正確で安定なクロックを得ることができ、積分等化後の信号に対して完全に同期したクロックで量子化し、パーシャルレスポンス変換およびビタビ復号を行っているので、データレートの変化に対して完全に追従することができる。
【0092】
また、この発明によれば、上述において、A/D変換器と逆相のサンプリングクロックで動作する第2のA/D変換器を設け、A/D変換器により奇数サンプルデータに対して量子化をし、第2のA/D変換器により偶数サンプルデータに対して量子化をするようにしたので、本線系のA/D変換器とクロック抽出系の第2のA/D変換器は、ストローブディレーさえ等しければ、お互いの量子化ビット数が異なるようにしてもよく、本線系は比較的細かいビット数で量子化を行い、クロック抽出系は比較的粗いビット数で量子化を行い、装置の高速化および最適化を図ることができる。
【0093】
また、この発明によれば、上述において、パーシャルレスポンス変換器は、A/D変換器の出力のうち奇数サンプルデータに対して符号間干渉による他の所定の帯域通過周波数特性を示す他のパーシャルレスポンスに変換するようにしたので、特定のパーシャルレスポンス以外の他のパーシャルレスポンスにも対応することができる。
【0094】
また、この発明によれば、上述において、位相誤差検出器は、A/D変換器の出力から偶数サンプルデータに対して1サンプル前の奇数サンプルデータの極性がプラスのときにだけ偶数サンプルデータを反転される反転回路と、反転回路で反転された偶数サンプルデータをアナログ信号に変換するD/A変換器と、偶数サンプルの前後の奇数サンプルデータの極性が反転したときにだけD/A変換器からのアナログ信号をゲートするゲート回路とを有し、ゲート回路より位相誤差を検出するものであって、反転回路、D/A変換器およびゲート回路の順序を任意に変更するようにしたので、位相誤差検出器において反転回路、D/A変換器およびゲート回路の順序を任意に構成することができ、適用範囲を広げることができる。
【0095】
また、この発明によれば、上述において、積分等価器の出力から再生信号の低域補正をする量子化帰還回路を設けたので、再生ヘッドやロータリートランス等による再生信号の低域周波数の遮断の影響を少なくし、再生信号の低域補正をすることができる。
【0096】
また、この発明によれば、上述において、積分等価器に替えて、A/D変換器の出力をナイキスト第1基準に等価するディジタル等価器を設けたので、再生信号をナイキスト第1基準に等価し、クロック位相誤差信号を検出することができる。
【図面の簡単な説明】
【図1】この発明の磁気再生復号装置の一実施例の構成を示すブロック図である。
【図2】この発明の磁気再生復号装置の一実施例のアイパターンを示す図であり、図2Aは積分等化後のアイパターンを示し、図2Bは1−D2 等化後のアイパターンを示す図である。
【図3】この発明の磁気再生復号装置の一実施例のクロック位相ロック時の信号波形を示す図であり、図3Aは同期クロックを示し、図3Bは1/2分周クロックを示し、図3Cは積分等化器出力を示し、図3DはA/D変換器出力を示し、図3EはDフリップフロップ2出力を示し、図3FはDフリップフロップ3出力を示し、図3Gはアンド回路出力を示し、図3Hは位相誤差検出回路出力(ゲート回路出力)を示す図である。
【図4】この発明の磁気再生復号装置の一実施例のクロック位相進み時の信号波形を示す図であり、図4Aは同期クロックを示し、図4Bは1/2分周クロックを示し、図4Cは積分等化器出力を示し、図4DはA/D変換器出力を示し、図4EはDフリップフロップ2出力を示し、図4FはDフリップフロップ3出力を示し、図4Gはアンド回路出力を示し、図4Hは位相誤差検出回路出力(ゲート回路出力)を示す図である。
【図5】この発明の磁気再生復号装置の他の実施例の構成を示すブロック図である。
【図6】この発明の磁気再生復号装置の他の実施例の信号波形を示す図であり、図6Aは正相クロックを示し、図6Bは逆相クロックを示し、図6Cは積分等化器出力を示し、図6DはA/D変換器116出力を示し、図6EはDフリップフロップ出力を示し、図6FはA/D変換器117出力を示し、図6Gはアンド回路出力を示し、図6Hは位相誤差検出回路出力(ゲート回路出力)を示す図である。
【図7】この発明の磁気再生復号装置の他の実施例の構成を示すブロック図である。
【図8】この発明の磁気再生復号装置の他の実施例の(1+D−D2 −D3 )演算器の構成を示すブロック図である。
【図9】この発明の磁気再生復号装置の他の実施例の構成を示すブロック図である。
【図10】この発明の磁気再生復号装置の他の実施例の構成を示すブロック図である。
【図11】この発明の磁気再生復号装置の一実施例のロールオフ0.5に積分等化したM系列信号に対する位相引き込み特性を示す図である。
【図12】この発明の磁気再生復号装置の他の実施例のロールオフ0.5に積分等化したM系列信号に対する位相引き込み特性を示す図である。
【図13】この発明の磁気再生復号装置の他の実施例のロールオフ0.5に積分等化したM系列信号に対する位相引き込み特性を示す図である。
【図14】この発明の磁気再生復号装置の他の実施例の構成を示すブロック図である。
【図15】この発明の磁気再生復号装置の位相誤差検出器の基本原理を説明するための信号波形を示す図である。
【図16】この発明の出願人が先に出願したディジタルビデオ信号処理装置のブロック図である。
【図17】この発明の出願人が先に出願したPR4再生復号回路を示す図である。
【図18】この発明の出願人が先に出願したPR4再生復号回路の信号波形を示す図であり、図18Aは記録データを示し、図18Bはプリコード出力を示し、図18Cはプリコード出力の2ビット遅延を示し、図18Dは再生ヘッド出力を示し、図18Eは積分等化器出力を示し、図18Fは再生クロックを示し、図18Gは積分等化器出力の2ビット遅延を示し、図18Hは1−D2 演算器出力を示す図である。
【図19】この発明の出願人が先に出願したPR4再生復号回路のアイパターンを示す図であり、図19Aは積分等化後のアイパターンを示し、図19Bは1−D2 等化後のアイパターンを示す図である。
【図20】この発明の出願人が先に出願したPR4再生復号回路の実際の構成を示す図である。
【図21】この発明の出願人が先に出願したPR4再生復号回路の実際の構成におけるディレー量を示す図であり、図21Aは積分等化器出力を示し、図21Bはリミッター出力を示し、図21CはPLL回路出力を示し、図21DはA/D変換器出力を示す図である。
【符号の説明】
1 位相誤差検出器
2 Dフリップフロップ
3 Dフリップフロップ
4 イクスクルーシブオア回路
5 アンド回路
6 反転回路
7 D/A変換器
8 ゲート回路
9 VCO
10 1/2分周器
11 A/D変換器
12 1+D−D2 −D3 演算器
13 1−D2 変換器
14 Dフリップフロップ
15 Dフリップフロップ
16 減算器
17 1+D変換器
18 Dフリップフロップ
19 加算器
20 量子化帰還回路
21 ディジタル等化器
Claims (6)
- 再生手段により再生された高周波信号を積分等価する積分等価器と、
上記積分等価器の出力をデータレートの2倍のクロックで量子化するA/D変換器と、
上記A/D変換器の出力のうち奇数サンプルデータに対して符号間干渉による所定の帯域通過周波数特性を示すパーシャルレスポンスに変換するパーシャルレスポンス変換器と、
上記パーシャルレスポンス変換器の出力から再生データを復号する復号器と、
上記A/D変換器の出力から偶数サンプルデータに対して前後の奇数サンプルデータの極性が反転したときにだけ、前の奇数サンプルデータの極性と偶数サンプルデータを掛け算して、位相誤差を演算する位相誤差検出器と、
上記位相誤差検出器の位相誤差に基づいて上記A/D変換器のクロックを制御する電圧制御型発振器とを有し、
この位相誤差出力で上記A/D変換器のサンプリングクロックを制御するようにしたことを特徴とする信号再生装置。 - 再生手段により再生された高周波信号を積分等価する積分等価器と、
上記積分等価器の出力をデータレートの正相のクロックで量子化するA/D変換器と、
上記A/D変換器から出力されるデータに対して符号間干渉による所定の帯域通過周波数特性を示すパーシャルレスポンスに変換するパーシャルレスポンス変換器と、
上記パーシャルレスポンス変換器の出力から再生データを復号する復号器と、
上記A/D変換器と逆相のクロックで上記積分等価器の出力を量子化する他のA/D変換器と、
上記他のA/D変換器から出力される逆相のクロックで量子化されたデータに対して前後の上記A/D変換器から出力される正相のクロックで量子化されたデータの極性が反転したときにだけ、前の正相のクロックで量子化されたデータの極性と逆相のクロックで量子化されたデータを掛け算して、位相誤差を演算する位相誤差検出器と、
上記位相誤差検出器の位相誤差に基づいて上記A/D変換器及び他のA/D変換器のクロックを制御する電圧制御型発振器と
を有することを特徴とする信号再生装置。 - 請求項1記載の信号再生装置において、
上記パーシャルレスポンス変換器は、上記A/D変換器の出力のうち奇数サンプルデータに対して符号間干渉による他の所定の帯域通過周波数特性を示す他のパーシャルレスポンスに変換するようにしたことを特徴とする信号再生装置。 - 請求項1記載の信号再生装置において、
上記位相誤差検出器は、
上記A/D変換器の出力から偶数サンプルデータに対して1サンプル前の奇数サンプルデータの極性がプラスのときにだけ上記偶数サンプルデータを反転させる反転回路と、
上記反転回路で反転された上記偶数サンプルデータをアナログ信号に変換するD/A変換器と、
上記偶数サンプルの前後の奇数サンプルデータの極性が反転したときにだけ上記D/A変換器からのアナログ信号をゲートするゲート回路とを有し、
上記ゲート回路より位相誤差を検出するものであって、
上記反転回路、上記D/A変換器および上記ゲート回路の順序を任意に変更するようにしたことを特徴とする信号再生装置。 - 請求項1記載の信号再生装置において、
上記積分等価器の出力から再生信号の低域補正をする量子化帰還回路を設けたことを特徴とする信号再生装置。 - 請求項1記載の信号再生装置において、
上記積分等価器に替えて、上記A/D変換器の出力をナイキスト第1基準に等価するディジタル等価器を設けたことを特徴とする信号再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24032694A JP3689919B2 (ja) | 1994-10-04 | 1994-10-04 | 信号再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24032694A JP3689919B2 (ja) | 1994-10-04 | 1994-10-04 | 信号再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08106728A JPH08106728A (ja) | 1996-04-23 |
JP3689919B2 true JP3689919B2 (ja) | 2005-08-31 |
Family
ID=17057817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24032694A Expired - Fee Related JP3689919B2 (ja) | 1994-10-04 | 1994-10-04 | 信号再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3689919B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4016143B2 (ja) | 2003-01-29 | 2007-12-05 | ソニー株式会社 | 再生信号波形処理装置及び再生信号波形処理方法 |
-
1994
- 1994-10-04 JP JP24032694A patent/JP3689919B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08106728A (ja) | 1996-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100550510B1 (ko) | 부분 응답 채널에서 노이즈 상관을 감소시키기 위한 방법과 장치 | |
US7046745B2 (en) | Signal processing circuit | |
US6028728A (en) | Sampled amplitude read/write channel employing a sub-baud rate write clock | |
US5166955A (en) | Signal detection apparatus for detecting digital information from a PCM signal | |
KR980011304A (ko) | 샘플링된 진폭 판독 채널 및 이진 데이터 판독 방법 | |
JPH06162680A (ja) | クロック再生装置及びrllチャネルクロック再生方法 | |
US5838738A (en) | Coding to improve timing recovery in a sampled amplitude read channel | |
JPH0836706A (ja) | データ記憶装置においてアンダーシュート誘起タイミング位相ステップを排除する方法およびハードディスクドライブ | |
JP2007179739A (ja) | サンプリングされた振幅リードチャネル | |
US5786950A (en) | PR4 sampled amplitude read channel employing an NRZI write modulator and a PR4/NRZI converter | |
KR100726787B1 (ko) | 적응등화회로 및 적응등화방법 | |
JP3689919B2 (ja) | 信号再生装置 | |
JP3498333B2 (ja) | データ伝送系におけるタイミング信号再生回路およびディジタルビデオ信号処理装置 | |
JP2000156042A (ja) | 信号処理装置及び信号処理方法及び情報記憶装置並びに情報再生装置 | |
JP4118561B2 (ja) | 信号処理装置及び信号処理方法並びに情報記憶装置 | |
JP3646684B2 (ja) | パーシャルレスポンス復調方法を用いたデータ記録再生装置 | |
JP2006344255A (ja) | 位相誤差検出回路、位相同期ループ回路及び情報再生装置 | |
JP3428505B2 (ja) | ディジタル信号再生装置 | |
JP2824473B2 (ja) | データ検出装置 | |
JP3674142B2 (ja) | ディジタル情報再生装置および最尤復号装置 | |
Hwang et al. | Half of symbol rate sampling for high density DVD channels | |
JPH04372774A (ja) | ディジタルデータ再生方法 | |
KR20000004654A (ko) | 디지털 브이씨알의 등화기 | |
JPH10125008A (ja) | 同期クロック生成装置 | |
JPH07192404A (ja) | 磁気記録装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |