JP3689919B2 - 信号再生装置 - Google Patents
信号再生装置 Download PDFInfo
- Publication number
- JP3689919B2 JP3689919B2 JP24032694A JP24032694A JP3689919B2 JP 3689919 B2 JP3689919 B2 JP 3689919B2 JP 24032694 A JP24032694 A JP 24032694A JP 24032694 A JP24032694 A JP 24032694A JP 3689919 B2 JP3689919 B2 JP 3689919B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- signal
- clock
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、例えば、ディジタルＶＴＲに使用して好適な磁気再生復号装置に関する。
【０００２】
【従来の技術】
従来、ＶＴＲにおいては、記録信号の符号化、つまりチャネルコーディングを行っていた。チャネルコーディングとは、記録再生系の特性に適した形態に符号を変換することをいう。具体的には、直流または低周波成分を再生できない磁気記録再生系に低周波成分を有するディジタル符号を記録するため、ディジタル符号の低周波成分を抑圧するようにしている。
【０００３】
ＶＴＲのチャネルコーディングの方法は多数提案されている。この中で、ＮＲＺＩ符号およびインターリーブドＮＲＺＩ符号を特にパーシャルレスポンス符号という。近年、通信分野で開発されたパーシャルレスポンス（ＰＲ）、特に、パーシャルレスポンスクラス４（ＰＲ４）を適用することが試みられている。
【０００４】
ＰＲ等価方式としては、ＰＲ（１，−１）とＰＲ（１，０，−１）とが知られている。ＰＲ（１，−１）はＮＲＺＩ符号に対応し、ＰＲ（１，０，−１）はインターリーブドＮＲＺＩ符号に対応する。ＰＲ（１，−１）およびＰＲ（１，０，−１）共に、再生時に検出点で３値波形になる。ここで、括弧内に示される整数は、ＰＲ等価器を構成するディジタルフィルタとしてのフィルタの係数を表すものである。
【０００５】
等価方式として、ＰＲ（１，−１）、つまりＮＲＺＩ符号を用いると、直流および低周波成分が少なく、高域通過型の周波数特性を示す。ＰＲ（１，−１）の周波数特性は、（１−Ｄ）であり（ただし、Ｄはビット周期Ｔの遅延演算子を示す。）、孤立パルスに続いて−１の値を持つ符号間干渉が生ずる。
【０００６】
一方、等価方式として、ＰＲ（１，０，−１）、つまりインターリーブドＮＲＺＩ符号を用いると、高周波および低周波成分が共に少なく、帯域通過型の周波特性を示す。ＰＲ（１，０，−１）の周波数特性は、（１−Ｄ2 ）であり、孤立パルスから２ビット後に−１の値を持つ符号間干渉が生ずる。
【０００７】
このように、パーシャルレスポンスの適用は、符号間干渉を積極的に利用して、検出点で再生周波数を整形することを意図しているものである。特に、インターリーブドＮＲＺＩ符号、つまり、ＰＲ（１，０，−１）は磁気記録特性に近いため、これまでのディジタルＶＴＲへの適用が試みられ、効率よくビデオ信号を再生するようにされていた。
【０００８】
ＰＲ（１，０，−１）の周波数特性（１−Ｄ2 ）は（１−Ｄ）・（１＋Ｄ）に分解できる。一般的には、（１−Ｄ）特性は再生時の微分特性で代行され、（１＋Ｄ）特性は１ビットアナログ遅延および加算処理を行うことで実現される。（１＋Ｄ）変換後の３値波形の「１」および「−１」を「１」に、「０」を「０」に識別すれば、元の符号が復号できる。タイミング信号は（１−Ｄ）変換後の高周波信号を含んだ波形から抽出できる。
【０００９】
パーシャルレスポンス符号を適用した信号処理系は、一般に、復号時の符号誤りの伝搬を避けるために入力データを中間系列に変換するプリコード、磁気記録系、多値識別回路を有し、入力データが多値識別されて復号される。以下に、具体例を述べる。
【００１０】
図１６は、この発明の出願人が先に出願したディジタルビデオ信号処理装置のブロック図である。このディジタルビデオ信号処理装置は、磁気テープ１０６にデータを記録する記録系１００と、磁気テープ１０６に記録されたデータを再生する再生系１０７とを有する。
【００１１】
記録系１００は、磁気テープ１０６にビデオ信号を記録するため、Ａ／Ｄ変換器１０１、シャフルおよび帯域圧縮回路１０２、パリティ付加回路１０３、１／（１−Ｄ2 ）プリコード回路１０４、および記録ヘッド１０５を有する。
【００１２】
再生系１０７は、記録系１００と逆の回路構成であり、磁気テープ１０６に記録されたビデオ信号を再生するため、再生ヘッド１０８、（１−Ｄ2 ）デコード回路１０９、エラー検出訂正回路１１０、帯域伸長およびデシャフル１１１、Ｄ／Ａ変換器１１２を有する。
【００１３】
記録系１００におけるプリコード回路１０４として、１／（１−Ｄ2 ）特性を有するものを用い、再生系１０７におけるデコード回路１０９として、（１−Ｄ2 ）特性を有するものを用いると、このディジタルビデオ信号処理装置は、パーシャルレスポンスクラス４（ＰＲ４）を適用したディジタルビデオ信号処理装置となる。
【００１４】
このように構成されたディジタルビデオ信号処理装置は、以下のような動作をする。記録系１００において、入力ビデオ信号は、Ａ／Ｄ変換器１０１に供給され、量子化され、ディジタルビデオ信号に変換される。このディジタルビデオ信号はシャフルおよび帯域圧縮回路１０２に供給され、ディジタルビデオ信号について所定のブロック単位で離散コサイン変換及びハフマン符号化処理をし、シャフリングする。シャフリングされたディジタルビデオ信号はパリティ付加回路１０３に供給され、誤り訂正用のパリティが付加される。誤り訂正用のパリティが付加されたディジタルビデオ信号は１／（１−Ｄ2 ）プリコード回路１０４に供給され、パーシャルレスポンスクラス４（ＰＲ４）にプリコードされる。プリコードされたディジタルビデオ信号は記録ヘッド１０５を介して磁気テープ１０６に記録される。
【００１５】
再生系１０７において、磁気テープ１０６に記録されたビデオ信号は、再生ヘッド１０８で再生され、再生された高周波信号は、（１−Ｄ2 ）デコード回路１０９に供給され、デコードされる。デコードされたデータは、エラー検出訂正回路１１０に供給され、エラー検出およびエラー訂正される。エラー検出およびエラー訂正されたデータは、帯域伸長およびデシャフル１１１に供給され、帯域伸長およびデシャフルが行われる。帯域伸長およびデシャフルされたデータは、Ｄ／Ａ変換器１１２に供給され、出力ビデオ信号に変換される。
【００１６】
図１７は、この発明の出願人が先に出願したＰＲ４再生復号回路を示す図である。再生ヘッド１０８により再生された高周波信号は増幅器１１３に供給され、増幅される。再生ヘッド１０８および増幅器１１３は図示しない回転ドラム上に設けられている。増幅器１１３で増幅された再生信号はロータリートランス１１４に供給されて、回転ドラムの外に取り出される。ロータリートランス１１４を介して回転ドラムの外に取り出された再生信号は、積分等化器１１５に供給され、積分等化、つまり、（１＋Ｄ）の演算処理を実行する。これにより再生信号は、ナイキスト第１基準に等化される。積分等化された再生信号の一方は、Ａ／Ｄ変換器１１６に供給され、同期クロックを基準にして再生信号の信号レベルをディジタル値に変換して、量子化する。
【００１７】
量子化されたディジタルデータは、（１−Ｄ2 ）演算器１１７に供給され、パーシャルレスポンスクラス４（ＰＲ４）に等化される。パーシャルレスポンスクラス４（ＰＲ４）に等化されたデータは、ビタビ復号器１１８に供給され、ビタビ復号される。ビタビ復号は、再生信号に対してすべての状態遷移のパターンから最も可能性の高い状態遷移のパターンを探して再生データを得る復号方式である。
【００１８】
ビタビ復号を用いたＶＴＲにおいては、ビタビ復号器において、入力データの符号間干渉を有効に利用して再生信号を復号することにより、ビットエラーレートを向上することができる。
【００１９】
ここで、積分等化された再生信号の他方は、リミッター１１９に供給される。このリミッター１１９で後述するゼロクロスを検出し、ゼロクロスに対するクロック成分が抽出される。このクロック成分をＰＬＬ回路１２０に供給し、積分等化出力に同期した同期クロックを生成する。この同期クロックにより、位相同期をかけて、Ａ／Ｄ変換器１１６、（１−Ｄ2 ）演算器１１７およびビタビ復号器１１８におけるデータのサンプリングを行うようにしている。これにより、ＶＴＲのジッターだけでなくサーチ時のデータレートの変動に対しても、正確で安定なクロックを得ることが可能となる。
【００２０】
図１８は、この発明の出願人が先に出願したＰＲ４再生復号回路の信号波形を示す図である。図１８Ａに示す記録データが図１６に示した１／（１−Ｄ2 ）プリコード回路１０４によりプリコードされ、図１８Ｂに示すようなプリコード出力 を得る。また、プリコード出力の２ビット遅延は図１８Ｃに示すようになる。図１７に示す再生ヘッド１０８からの出力は、図１８Ｄに示すようになる。図１７に示す積分等化器１１５の出力は図１８Ｅに示すようになる。そして、この等化器出力から図１８Ｆに示すような再生クロックが抽出される。また、積分等化器出力の２ビット遅延は図１８Ｇに示すようになる。図１７に示す（１−Ｄ2 ）演算器１１７の出力は図１８Ｈに示すように３値波形となる。
【００２１】
図１９は、この発明の出願人が先に出願したＰＲ４再生復号回路のアイパターンを示す図である。アイパターンとは、検出点周期（データレート）で等化後の再生信号波形を重ねて書いた図をいうもので、等化信号の符号間干渉の様子を調べるものである。図１９Ａに示すアイパターンは、図１７に示す積分等化器１１５による積分等化後のアイパターンを示し、図１９Ｂに示すアイパターンは、図１７に示す（１−Ｄ2 ）演算器１１７による（１−Ｄ2 ）等化後のアイパターンを示す。図１７に示したリミッター１１９は、図１９Ａに示すアイパターンのゼロクロスを検出することにより同期クロックを生成している。
【００２２】
図２０は、この発明の出願人が先に出願したＰＲ４再生復号回路の実際の構成を示す図である。図２０では、積分等化器１１５で積分等化された再生信号は、ディレー回路１２１に供給され、本線系の再生信号を所定量遅延させた後に、Ａ／Ｄ変換器１１６に供給されるようにしている。他の構成は、図１７に示したものと同様である。
【００２３】
図２１は、この発明の出願人が先に出願したＰＲ４再生復号回路の実際の構成におけるディレー量を示す図である。図２１Ａに積分等化器出力を示し、図２１Ｂにリミッター出力を示し、図２１ＣにＰＬＬ回路出力を示し、図２１ＤにＡ／Ｄ変換器出力を示す。このような、実際の回路では、図２１Ａに示す積分等化器出力のゼロクロス点から図２１Ｂに示すリミッター出力は伝達時間としてｄ１だけ遅延する。また、図２１Ｃに示すＰＬＬ回路出力は、図２１Ｂに示すリミッター出力からさらに伝達時間としてｄ２だけ遅延する。さらに、図２１Ｄに示すＡ／Ｄ変換器出力は図２１Ｃに示すＰＬＬ回路出力に対して、Ａ／Ｄ変換器でのストローブディレーとしてｄ３だけ遅延する。このようにして、積分等化器１１５からＡ／Ｄ変換器１１６までクロック抽出経路において同期クロックがｄ４だけ遅延する。したがって、Ａ／Ｄ変換器１１６でのサンプリング点がずれることになる。この遅延量ｄ４をディレー回路１２１で発生させて本線系の再生信号を遅延させるようにしている。
【００２４】
【発明が解決しようとする課題】
このように、従来のＰＲ４再生復号回路は、クロック抽出系におけるリミッター１１９およびＰＬＬ回路１２０の伝達時間による遅延量と、Ａ／Ｄ変換器でのストローブディレーによる遅延量に対して、本線系にこれを補正するディレー回路１２１を設ける必要があり、そのための調整が必要となり、さらに、上述した各遅延量ｄ１，ｄ２，ｄ３に対する温度特性上の安定性も問題となるという不都合があった。
【００２５】
この発明は、かかる点に鑑みてなされたものであり、クロック抽出系の遅延時間や安定性等に影響を受けず、正確なクロックを得る磁気再生復号装置の提供を目的とする。
【００２６】
【課題を解決するための手段】
この発明の信号再生装置は、図１乃至図１５に示す如く、再生手段１０８により再生された高周波信号を積分等価する積分等価器１１５と、積分等価器１１５の出力をデータレートの２倍のクロックで量子化するＡ／Ｄ変換器１１６と、Ａ／Ｄ変換器１１６の出力のうち奇数サンプルデータに対してナイキスト第１基準からパーシャルレスポンスクラス４ＰＲ（１，０，−１）に変換するパーシャルレスポンス変換器１１７と、パーシャルレスポンス変換器１１７の出力から再生データを復号する復号器１１８と、Ａ／Ｄ変換器１１６の出力から偶数サンプルデータに対して前後の奇数サンプルデータの極性が反転したときにだけ、前の奇数サンプルデータの極性と偶数サンプルデータを掛け算して、位相誤差を演算する位相誤差検出器１と、位相誤差検出器１の位相誤差に基づいてＡ／Ｄ変換器１１６のクロックを制御する電圧制御型発振器９とを有し、この位相誤差出力でＡ／Ｄ変換器１１６のサンプリングクロックを制御するようにしたものである。
【００２７】
また、この発明の信号再生装置は、図１乃至図１５に示す如く、再生手段により再生された高周波信号を積分等価する積分等価器と、上記積分等価器の出力をデータレートの正相のクロックで量子化するＡ／Ｄ変換器と、上記Ａ／Ｄ変換器から出力されるデータに対して符号間干渉による所定の帯域通過周波数特性を示すパーシャルレスポンスに変換するパーシャルレスポンス変換器と、上記パーシャルレスポンス変換器の出力から再生データを復号する復号器と、上記Ａ／Ｄ変換器と逆相のクロックで上記積分等価器の出力を量子化する他のＡ／Ｄ変換器と、上記他のＡ／Ｄ変換器から出力される逆相のクロックで量子化されたデータに対して前後の上記Ａ／Ｄ変換器から出力される正相のクロックで量子化されたデータの極性が反転したときにだけ、前の正相のクロックで量子化されたデータの極性と逆相のクロックで量子化されたデータを掛け算して、位相誤差を演算する位相誤差検出器と、上記位相誤差検出器の位相誤差に基づいて上記Ａ／Ｄ変換器及び他のＡ／Ｄ変換器のクロックを制御する電圧制御型発振器とを有するものである。
【００２８】
また、この発明の信号再生装置は、図１乃至図１５に示す如く、上述において、パーシャルレスポンス変換器１２は、Ａ／Ｄ変換器１１６の出力のうち奇数サンプルデータに対して符号間干渉による他の所定の帯域通過周波数特性を示す他のパーシャルレスポンスＰＲ（１，１，−１，−１）に変換するようにしたものである。
【００２９】
また、この発明の信号再生装置は、図１乃至図１５に示す如く、上述において、位相誤差検出器１は、Ａ／Ｄ変換器１１６の出力から偶数サンプルデータに対して１サンプル前の奇数サンプルデータの極性がプラスのときにだけ偶数サンプルデータを反転させる反転回路６と、反転回路６で反転された偶数サンプルデータをアナログ信号に変換するＤ／Ａ変換器７と、偶数サンプルの前後の奇数サンプルデータの極性が反転したときにだけＤ／Ａ変換器７からのアナログ信号を出力するゲート回路８とを有し、位相誤差を検出するものであって、反転回路６、Ｄ／Ａ変換器７およびゲート回路８の順序を任意に変更するようにしたものである。
【００３０】
また、この発明の信号再生装置は、図１乃至図１５に示す如く、上述において、積分等価器１１５の出力から再生信号の低域補正をする量子化帰還回路２０を設けたものである。
【００３１】
また、この発明の信号再生装置は、図１乃至図１５に示す如く、上述において、積分等価器１１５に替えて、Ａ／Ｄ変換器１１６の出力をナイキスト第１基準に等価するディジタル等価器２１を設けたものである。
【００３２】
【作用】
この発明によれば、Ａ／Ｄ変換器１１６の出力から偶数サンプルデータに対して前後の奇数サンプルデータの極性が反転したときにだけ、前の奇数サンプルデータの極性と掛け算して、位相誤差を演算する位相誤差検出器１を設け、この位相誤差出力でＡ／Ｄ変換器１１６のサンプリングクロックを制御するようにしたので、Ａ／Ｄ変換後１１６の信号から位相誤差信号を検出することができ、これにより、Ａ／Ｄ変換器１１６および電圧制御型発振器９等の遅延時間の安定性や誤差に影響を受けず、遅延時間補正のためのディレー回路を設ける必要がなく、正確で安定なクロックを得ることができ、積分等化後の信号に対して完全に同期したクロックで量子化し、パーシャルレスポンス変換およびビタビ復号を行っているので、データレートの変化に対して完全に追従することができる。
【００３３】
また、この発明によれば、上述において、Ａ／Ｄ変換器１１６と逆相のサンプリングクロックで動作する第２のＡ／Ｄ変換器１１を設け、Ａ／Ｄ変換器１１６により奇数サンプルデータに対して量子化をし、第２のＡ／Ｄ変換器１１により偶数サンプルデータに対して量子化をするようにしたので、本線系のＡ／Ｄ変換器１１６とクロック抽出系の第２のＡ／Ｄ変換器１１は、ストローブディレーさえ等しければ、お互いの量子化ビット数が異なるようにしてもよく、本線系は比較的細かいビット数で量子化を行い、クロック抽出系は比較的粗いビット数で量子化を行い、装置の高速化および最適化を図ることができる。
【００３４】
また、この発明によれば、上述において、パーシャルレスポンス変換器１２は、Ａ／Ｄ変換器１１６の出力のうち奇数サンプルデータに対して符号間干渉による他の所定の帯域通過周波数特性を示す他のパーシャルレスポンスＰＲ（１，１，−１，−１）に変換するようにしたので、パーシャルレスポンスクラス４ＰＲ（１，０，−１）以外の他のパーシャルレスポンスにも対応することができる。
【００３５】
また、この発明によれば、上述において、位相誤差検出器１は、Ａ／Ｄ変換器１１６の出力から偶数サンプルデータに対して１サンプル前の奇数サンプルデータの極性がプラスのときにだけ偶数サンプルデータを反転させる反転回路６と、反転回路６で反転された偶数サンプルデータをアナログ信号に変換するＤ／Ａ変換器７と、偶数サンプルの前後の奇数サンプルデータの極性が反転したときにだけＤ／Ａ変換器７からのアナログ信号を出力するゲート回路８とを有し、ゲート回路８の出力より位相誤差を検出するものであって、反転回路６、Ｄ／Ａ変換器７およびゲート回路８の順序を任意に変更するようにしたので、位相誤差検出器１において反転回路６、Ｄ／Ａ変換器７およびゲート回路８の順序を任意に構成することができ、適用範囲を広げることができる。
【００３６】
また、この発明によれば、上述において、積分等価器１１５の出力から再生信号の低域補正をする量子化帰還回路２０を設けたので、再生ヘッド１０８やロータリートランス１１４等による再生信号の低域周波数の遮断の影響を少なくし、再生信号の低域補正をすることができる。
【００３７】
また、この発明によれば、上述において、積分等価器１１５に替えて、Ａ／Ｄ変換器１１６の出力をナイキスト第１基準に等価するディジタル等価器２１を設けたので、再生信号をナイキスト第１基準に等価し、そのゼロクロスによりクロック位相誤差信号を検出することができる。
【００３８】
【実施例】
図１は、この発明による磁気再生復号装置の一実施例の構成を示すブロック図である。この発明の磁気再生復号装置は、この例においては、特に、Ａ／Ｄ変換器の出力信号から位相誤差信号を得るようにしてＡ／Ｄ変換器のサンプリングクロックを生成する点を特徴とする。従来の技術の図１６において示した、この発明の出願人が先に出願したディジタルビデオ信号処理装置において用いるものである。この図１６に示したディジタルビデオ信号処理装置の構成については従来と同様であるので、その説明は省略する。
【００３９】
図１に示すように、この発明の例による磁気再生復号装置は、以下のように構成される。再生ヘッド１０８により再生された高周波信号は増幅器１１３に供給され、増幅される。再生ヘッド１０８および増幅器１１３は図示しない回転ドラム上に設けられている。増幅器１１３で増幅された再生信号はロータリートランス１１４に供給されて、回転ドラムの外に取り出される。ロータリートランス１１４を介して回転ドラムの外に取り出された再生信号は、積分等化器１１５に供給され、積分等化、つまり、（１＋Ｄ）の演算処理を実行する。これにより再生信号は、ナイキスト第１基準に等化される。積分等化された再生信号は、Ａ／Ｄ変換器１１６に供給され、データレートの２倍の同期クロックを基準にして再生信号の信号レベルをディジタル値に変換して、量子化する。
【００４０】
Ａ／Ｄ変換器１１６で量子化されたディジタルデータの一方は、（１−Ｄ2 ）演算器１１７に供給され、パーシャルレスポンスクラス４（ＰＲ４）に等化される。パーシャルレスポンスクラス４（ＰＲ４）に等化されたデータは、ビタビ復号器１１８に供給され、ビタビ復号される。ビタビ復号は、再生信号に対してすべての状態遷移のパターンから最も可能性の高い状態遷移のパターンを探して再生データを得る復号方式である。ビタビ復号を用いたＶＴＲにおいては、ビタビ復号器において、入力データの符号間干渉を有効に利用して再生信号を復号することにより、ビットエラーレートを向上することができる。
【００４１】
（１−Ｄ2 ）演算器１１７およびビタビ復号器１１８には、１／２分周器１０を介して、Ａ／Ｄ変換器１１６に供給される同期クロックの１／２の１／２分周クロックが供給される。これにより、量子化された再生信号の奇数サンプルデータが、（１−Ｄ2 ）演算器１１７でナイキスト第１基準からパーシャルレスポンスクラス４（ＰＲ４）に等化され、ビタビ復号器１１８に供給されて復号される。
【００４２】
ここで、Ａ／Ｄ変換器１１６で量子化されたディジタルデータの他方は、位相誤差検出器１に供給される。位相誤差検出器１内では、Ａ／Ｄ変換器１１６で量子化されたディジタルデータはデータラッチとして機能する２つのＤフリップフロップ２、３に供給される。Ｄフリップフロップ２の入力の最上位ビット（ＭＳＢ）とＤフリップフロップ３の出力の最上位ビット（ＭＳＢ）がイクスクルーシブオア回路４に供給される。イクスクルーシブオア回路４の出力と、１／２分周器１０の１／２分周クロックとはアンド回路５に供給される。このアンド回路５の出力をゲートパルスとして用いる。そして、Ｄフリップフロップ２の出力を反転回路６に供給し、Ｄフリップフロップ３の出力の最上位ビット（ＭＳＢ）で反転する。反転されたデータをＤ／Ａ変換器７に供給し、アナログ値に変換する。変換されたアナログ値をゲート回路８に供給し、アンド回路５からのゲートパルスによりゲートすることにより、位相誤差出力を得る。
【００４３】
このようにして、Ａ／Ｄ変換器１１６で量子化されたディジタルデータの偶数サンプルデータの内、前後の奇数サンプルデータの極性が逆の時に限り、前の奇数サンプルデータの極性で反転した信号をＤ／Ａ変換し、位相誤差出力として取り出すようにする。つまり、前後の奇数サンプルデータの極性が等しい時は、ゲートをかけて位相誤差出力を出力しないようにする。
【００４４】
この位相誤差出力を電圧制御発振器９に供給し、位相誤差検出器１と電圧制御発振器９とでＰＬＬ回路を構成する。これにより高精度な同期クロックが得られる。電圧制御発振器９で生成された同期クロックは、Ａ／Ｄ変換器１１６および１／２分周器１０に供給される。また、同期クロックは、２つのＤフリップフロップ２、３の図示しないクロック入力端子にクロックＤＦＦ ＣＫとしてに供給される。
【００４５】
このようにして、Ａ／Ｄ変換器１１６出力に同期した同期クロックを生成する。この同期クロックにより、位相同期をかけて、Ａ／Ｄ変換器１１６におけるデータのサンプリングを行い、（１−Ｄ2 ）演算器１１７およびビタビ復号器１１８における演算および復号を行うようにしている。これにより、ＶＴＲのジッターだけでなくサーチ時のデータレートの変動に対しても、正確で安定なクロックを得ることが可能となる。
【００４６】
図２は、この発明の磁気再生復号装置の一実施例のアイパターンを示す図である。このアイパターンは、図１９に示したこの発明の出願人が先に出願したＰＲ再生復号回路のアイパターンと同様である。アイパターンとは、検出点周期（データレート）で等化後の再生信号波形を重ねて書いた図をいうもので、等化信号の符号間干渉の様子を調べるものである。図２Ａに示すアイパターンは、図１に示す積分等化器１１５による積分等化後のアイパターンを示し、図２Ｂに示すアイパターンは、図２に示す（１−Ｄ2 ）演算器１１７による（１−Ｄ2 ）等化後のアイパターンを示す。図１に示した位相誤差検出器１は、図２Ａのアイパターンを検出することにより、位相誤差出力を電圧制御発振器９に供給して、電圧制御発振器９で同期クロックを生成するようにしている。
【００４７】
図３は、この発明の磁気再生復号装置の一実施例のクロック位相ロック時の信号波形を示す図である。図３Ａは同期クロックを示し、図３Ｂは１／２分周クロックを示し、図３Ｃは積分等化器出力を示し、図３ＤはＡ／Ｄ変換器出力を示し、図３ＥはＤフリップフロップ２出力を示し、図３ＦはＤフリップフロップ３出力を示し、図３Ｇはアンド回路出力を示し、図３Ｈは位相誤差検出器出力（ゲート回路出力）を示す。
【００４８】
図４は、この発明の磁気再生復号装置の一実施例のクロック位相進み時の信号波形を示す図である。図４Ａは同期クロックを示し、図４Ｂは１／２分周クロックを示し、図４Ｃは積分等化器出力を示し、図４ＤはＡ／Ｄ変換器出力を示し、図４ＥはＤフリップフロップ２出力を示し、図４ＦはＤフリップフロップ３出力を示し、図４Ｇはアンド回路出力を示し、図４Ｈは位相誤差検出器出力を示す。
【００４９】
クロック位相ロック時は、図３Ｈに示すように位相誤差検出器出力がゼロであるのに対して、クロック位相進み時は、図４Ｈに示すように位相誤差検出器出力（ゲート回路出力）が、ゲート回路のタイミングでマイナスのパルスが出力され、クロック位相進みを検出している。
【００５０】
図１１は、この発明の磁気再生復号装置の一実施例のロールオフ０．５に積分等化したＭ系列信号に対する位相引き込み特性を示す図である。横軸は、Ａ／Ｄ変換器のサンプルビット数、つまり、間接的に時間を示す。縦軸は、同期クロックのクロック周期Ｔに対する位相誤差を示す。−０．５Ｔは、同期クロックのクロック周期Ｔに対して、半周期だけ遅れたことを意味し、最悪の位相遅れ状態を示す。わずかサンプルビット数１５０ビット程度で引き込んで、安定し、さらに、引き込んだ後の位相暴れも、ピークツウピーク値で、１パーセント以下と極めて微量である。
【００５１】
上例によれば、Ａ／Ｄ変換器１１６の出力から偶数サンプルデータに対して前後の奇数サンプルデータの極性が反転したときにだけ、前の奇数サンプルデータの極性と掛け算して、位相誤差を演算する位相誤差検出器１を設け、この位相誤差出力でＡ／Ｄ変換器１１６のサンプリングクロックを制御するようにしたので、Ａ／Ｄ変換後１１６の信号から位相誤差信号を検出することができ、これにより、Ａ／Ｄ変換器１１６および電圧制御型発振器９等の遅延時間の安定性や誤差に影響を受けず、遅延時間補正のためのディレー回路を設ける必要がなく、正確で安定なクロックを得ることができ、積分等化後の信号に対して完全に同期したクロックで量子化し、パーシャルレスポンス変換およびビタビ復号を行っているので、データレートの変化に対して完全に追従することができる。
【００５２】
図５は、この発明による磁気再生復号装置の他の実施例の構成を示すブロック図である。この例においては、特に、Ａ／Ｄ変換器を２つに分け、データレートの正相と逆相のクロックで動作させる点を特徴とする。図５に示すように、この発明の他の例による磁気再生復号装置は、以下のように構成される。再生ヘッド１０８により再生された高周波信号は増幅器１１３に供給され、増幅される。再生ヘッド１０８および増幅器１１３は図示しない回転ドラム上に設けられている。増幅器１１３で増幅された再生信号はロータリートランス１１４に供給されて、回転ドラムの外に取り出される。ロータリートランス１１４を介して回転ドラムの外に取り出された再生信号は、積分等化器１１５に供給され、積分等化、つまり、（１＋Ｄ）の演算処理を実行する。これにより再生信号は、ナイキスト第１基準に等化される。積分等化された再生信号は、Ａ／Ｄ変換器１１６に供給され、データレートの正相の同期クロックを基準にして再生信号の信号レベルをディジタル値に変換して、量子化する。
【００５３】
Ａ／Ｄ変換器１１６で量子化されたディジタルデータの一方は、（１−Ｄ2 ）演算器１１７に供給され、パーシャルレスポンスクラス４（ＰＲ４）に等化される。パーシャルレスポンスクラス４（ＰＲ４）に等化されたデータは、ビタビ復号器１１８に供給され、ビタビ復号される。ビタビ復号は、再生信号に対してすべての状態遷移のパターンから最も可能性の高い状態遷移のパターンを探して再生データを得る復号方式である。ビタビ復号を用いたＶＴＲにおいては、ビタビ復号器において、入力データの符号間干渉を有効に利用して再生信号を復号することにより、ビットエラーレートを向上することができる。
【００５４】
（１−Ｄ2 ）演算器１１７およびビタビ復号器１１８にも、Ａ／Ｄ変換器１１６に供給される正相の同期クロックが供給される。これにより、量子化された再生信号の奇数サンプルデータが、（１−Ｄ2 ）演算器１１７でナイキスト第１基準からパーシャルレスポンスクラス４（ＰＲ４）に等化され、ビタビ復号器１１８に供給されて復号される。
【００５５】
ここで、Ａ／Ｄ変換器１１６で量子化されたディジタルデータの他方は、位相誤差検出器１に供給される。位相誤差検出器１内では、Ａ／Ｄ変換器１１６で量子化されたディジタルデータはデータラッチとして機能するＤフリップフロップ２に供給される。Ａ／Ｄ変換器１１６から供給されたディジタルデータの最上位ビットとＤフリップフロップ２の出力の最上位ビット（ＭＳＢ）がイクスクルーシブオア回路４に供給される。イクスクルーシブオア回路４の出力と、正相クロックとはアンド回路５に供給される。このアンド回路５の出力をゲートパルスとして用いる。
【００５６】
そして、積分等化器１１５から供給される再生信号の他方は、Ａ／Ｄ変換器１１に供給される。Ａ／Ｄ変換器１１は、再生信号をデータレートの逆相の同期クロックを基準にして再生信号の信号レベルをディジタル値に変換する。変換されたディジタルデータは、反転回路６に供給され、Ｄフリップフロップ２の出力の最上位ビット（ＭＳＢ）で反転する。反転されたデータをＤ／Ａ変換器７に供給し、アナログ値に変換する。変換されたアナログ値をゲート回路８に供給し、アンド回路５からのゲートパルスによりゲートすることにより、位相誤差出力を得る。
【００５７】
このようにして、積分等化出力は、Ａ／Ｄ変換器１１６およびＡ／Ｄ変換器１１に供給される。Ａ／Ｄ変換器１１６はデーターレートの正相クロックで量子化し、（１−Ｄ2 ）演算器１１７およびビタビ復号器１１８を通って、再生データとなる。また、Ａ／Ｄ変換器１１６の最上位ビット（ＭＳＢ）と、この最上位ビット（ＭＳＢ）の１クロック遅れのデータとのイクスクルーシブオアをとり、さらに正相クロックとのアンドをとってゲートパルスを作る。
【００５８】
一方、Ａ／Ｄ変換器１１は、データレートの逆相のクロックで量子化し、１クロック遅延した最上位ビット（ＭＳＢ）で反転した後に、Ｄ／Ａ変換し、ゲートパルスでゲートをかけることで位相誤差出力を得ている。
【００５９】
このように、Ａ／Ｄ変換器を２つに分けて、データレートの正相と逆相のクロックで動作させることにより、図１に示した例と同様の効果となるクロック位相誤差出力を検出することができる。図６は、この発明の磁気再生復号装置の他の実施例の信号波形を示す図である。図６Ａは正相クロックを示し、図６Ｂは逆相クロックを示し、図６Ｃは積分等化器出力を示し、図６ＤはＡ／Ｄ変換器１１６出力を示し、図６ＥはＤフリップフロップ２出力を示し、図６ＦはＡ／Ｄ変換器１１７出力を示し、図６Ｇはアンド回路出力を示し、図６Ｈは位相誤差検出器出力（ゲート回路出力）を示す。
【００６０】
図６において、クロック位相ロック時は、図３Ｈに示すように位相誤差検出器出力がゼロであるのに対して、クロック位相進み時は、図６Ｈに示すように位相誤差検出器出力（ゲート回路出力）が、ゲート回路のタイミングでマイナスのパルスが出力され、クロック位相進みを検出している。
また、図５に戻って、正相クロックは、Ｄフリップフロップ２の図示しないクロック入力端子に供給される。
【００６１】
このようにして、Ａ／Ｄ変換器１１６出力に同期した正相クロックを生成する。この正相クロックにより、位相同期をかけて、Ａ／Ｄ変換器１１６におけるデータのサンプリングを行い、（１−Ｄ2 ）演算器１１７およびビタビ復号器１１８における演算および復号を行うようにしている。これにより、ＶＴＲのジッターだけでなくサーチ時のデータレートの変動に対しても、正確で安定なクロックを得ることが可能となる。
【００６２】
さらに、Ａ／Ｄ変換器１１６およびＡ／Ｄ変換器１１は、ストローブディレーさえ等しければ、そのビット数が異なってもよい。図１２は、この発明の磁気再生復号装置の他の実施例のロールオフ０．５に積分等化したＭ系列信号に対する位相引き込み特性を示す図である。横軸および縦軸は図１１に示したものと同じである。図１２において、量子化ビット数が１乃至２の場合は多数の位相あばれが認められるが、量子化ビット数が３乃至４の場合は位相あばれが極めて少ないことがわかる。
【００６３】
したがって、図５において、本線系のＡ／Ｄ変換器１１６には、量子化ビット数が６のものを用いて、装置の高速化を図り、位相検出系のＡ／Ｄ変換器１１には、量子化ビット数が３乃至４のものを用いて、最適化を図ることにより、それぞれ２００メガヘルツのサンプリンングクロックで動作する場合には、２つで４００メガヘルツに相当することになる。一般に、本線系のＡ／Ｄ変換器１１６は量子化ビット数が６ビット程度必要といわれているが、位相検出系のＡ／Ｄ変換器１１は、４ビットでも位相あばれのピークツウピーク値が１パーセント以下であり、十分小さなジッターに抑えられていることがわかる。
【００６４】
上例によれば、上述において、Ａ／Ｄ変換器１１６と逆相のサンプリングクロックで動作する第２のＡ／Ｄ変換器１１を設け、Ａ／Ｄ変換器１１６により奇数サンプルデータに対して量子化をし、第２のＡ／Ｄ変換器１１により偶数サンプルデータに対して量子化をするようにしたので、本線系のＡ／Ｄ変換器１１６とクロック抽出系の第２のＡ／Ｄ変換器１１は、ストローブディレーさえ等しければ、お互いの量子化ビット数が異なるようにしてもよく、本線系は比較的細かいビット数で量子化を行い、クロック抽出系は比較的粗いビット数で量子化を行い、装置の高速化および最適化を図ることができる。
【００６５】
図７は、この発明による磁気再生復号装置の他の実施例の構成を示すブロック図である。図７に示すように、この発明の他の例による磁気再生復号装置は、以下のように構成される。この例においては、特に、パーシャルレスポンスクラス４（ＰＲ４）以外のパーシャルレスポンスとして、再生データをＰＲ（１，１，−１，−１）に等化する点を特徴とする。
【００６６】
図７に示すように、この発明の例による磁気再生復号装置は、以下のように構成される。再生ヘッド１０８により再生された高周波信号は増幅器１１３に供給され、増幅される。再生ヘッド１０８および増幅器１１３は図示しない回転ドラム上に設けられている。増幅器１１３で増幅された再生信号はロータリートランス１１４に供給されて、回転ドラムの外に取り出される。ロータリートランス１１４を介して回転ドラムの外に取り出された再生信号は、積分等化器１１５に供給され、積分等化、つまり、（１＋Ｄ）の演算処理を実行するこれにより再生信号は、ナイキスト第１基準に等化される。積分等化された再生信号は、Ａ／Ｄ変換器１１６に供給され、データレートの２倍の同期クロックを基準にして再生信号の信号レベルをディジタル値に変換して、量子化する。
【００６７】
Ａ／Ｄ変換器１１６で量子化されたディジタルデータの一方は、（１＋Ｄ−Ｄ2 −Ｄ3 ）演算器１２に供給され、パーシャルレスポンスＰＲ（１，１，−１，−１）に等化される。パーシャルレスポンスＰＲ（１，１，−１，−１）に等化されたデータは、ビタビ復号器１１８に供給され、ビタビ復号される。ビタビ復号は、再生信号に対してすべての状態遷移のパターンから最も可能性の高い状態遷移のパターンを探して再生データを得る復号方式である。ビタビ復号を用いたＶＴＲにおいては、ビタビ復号器において、入力データの符号間干渉を有効に利用して再生信号を復号することにより、ビットエラーレートを向上することができる。
【００６８】
（１＋Ｄ−Ｄ2 −Ｄ3 ）演算器１２およびビタビ復号器１１８には、１／２分周器１０を介して、Ａ／Ｄ変換器１１６に供給される同期クロックの１／２の１／２分周クロックが供給される。これにより、量子化された再生信号の奇数サンプルデータが、（１＋Ｄ−Ｄ2 −Ｄ3 ）演算器１２でナイキスト第１基準からパーシャルレスポンスＰＲ（１，１，−１，−１）に等化され、ビタビ復号器１１８に供給されて復号される。
【００６９】
ここで、Ａ／Ｄ変換器１１６で量子化されたディジタルデータの他方は、位相誤差検出器１に供給される。位相誤差検出器１内では、Ａ／Ｄ変換器１１６で量子化されたディジタルデータはデータラッチとして機能する２つのＤフリップフロップ２、３に供給される。Ｄフリップフロップ２の入力の最上位ビット（ＭＳＢ）とＤフリップフロップ３の出力の最上位ビット（ＭＳＢ）がイクスクルーシブオア回路４に供給される。イクスクルーシブオア回路４の出力と、１／２分周器１０の１／２分周クロックとはアンド回路５に供給される。このアンド回路５の出力をゲートパルスとして用いる。そして、Ｄフリップフロップ２の出力を反転回路６に供給し、Ｄフリップフロップ３の出力の最上位ビット（ＭＳＢ）で反転する。反転されたデータをＤ／Ａ変換器７に供給し、アナログ値に変換する。変換されたアナログ値をゲート回路８に供給し、アンド回路５からのゲートパルスによりゲートすることにより、位相誤差出力を得る。
【００７０】
このようにして、Ａ／Ｄ変換器１１６で量子化されたディジタルデータの偶数サンプルデータの内、前後の奇数サンプルデータの極性が逆の時に限り、前の奇数サンプルデータの極性で反転した信号をＤ／Ａ変換し、位相誤差出力として取り出すようにする。つまり、前後の奇数サンプルデータの極性が等しい時は、ゲートをかけて位相誤差出力を出力しないようにする。
【００７１】
この位相誤差出力を電圧制御発振器９に供給し、位相誤差検出器１と電圧制御発振器９とでＰＬＬ回路を構成する。これにより高精度な同期クロックが得られる。電圧制御発振器９で生成された同期クロックは、Ａ／Ｄ変換器１１６および１／２分周器１０に供給される。また、同期クロックは、２つのＤフリップフロップ２、３の図示しないクロック入力端子にクロックＤＦＦ ＣＫとしてに供給される。
【００７２】
このようにして、Ａ／Ｄ変換器１１６出力に同期した同期クロックを生成する。この同期クロックにより、位相同期をかけて、Ａ／Ｄ変換器１１６におけるデータのサンプリングを行い、（１＋Ｄ−Ｄ2 −Ｄ3 ）演算器１２およびビタビ復号器１１８における演算および復号を行うようにしている。これにより、ＶＴＲのジッターだけでなくサーチ時のデータレートの変動に対しても、正確で安定なクロックを得ることが可能となる。
【００７３】
図８は、この発明による磁気再生復号装置の他の実施例の（１＋Ｄ−Ｄ2 −Ｄ3 ）演算器の構成を示すブロック図である。図８に示すように、（１＋Ｄ−Ｄ2 −Ｄ3 ）演算器は、（１−Ｄ2 ）変換器１３と（１＋Ｄ）変換器１７とで構成される。図８において、入力信号の一方は、（１−Ｄ2 ）変換器１３内のＤフリップフロップ１４およびＤフリップフロップ１５を介して減算器１６の一方の入力端子に供給され、入力信号の他方は減算器１６の他方の入力端子に供給され、２クロック前の入力信号と現在の入力信号とを減算する。
【００７４】
減算した結果の信号の一方は、（１＋Ｄ）変換器１７内のＤフリップフロップ１８を介して加算器１９の一方の入力端子に供給され、信号の他方は加算器１９の他方の入力端子に供給され、１クロック前の信号と現在の信号とを加算して変換出力とする。
【００７５】
このようにして、（１−Ｄ2 ）変換器１３と（１＋Ｄ）変換器１７により、（１−Ｄ2 ）＊（１＋Ｄ）＝１＋Ｄ−Ｄ2 −Ｄ3 の演算を行うようにしている。なお、この構成に限るものではなく、同様の結果が得られれば他の構成でも良い。
【００７６】
上例によれば、上述において、パーシャルレスポンス変換器としての１＋Ｄ−Ｄ2 −Ｄ3 演算器１２は、Ａ／Ｄ変換器１１６の出力のうち奇数サンプルデータに対して符号間干渉による他の所定の帯域通過周波数特性を示す他のパーシャルレスポンスＰＲ（１，１，−１，−１）に変換するようにしたので、パーシャルレスポンスクラス４ＰＲ（１，０，−１）以外の他のパーシャルレスポンスにも対応することができる。
【００７７】
図９は、この発明による磁気再生復号装置の他の実施例の構成を示すブロック図である。図９に示すように、この発明の他の例による磁気再生復号装置は、以下のように構成される。この例においては、特に、位相検出系における位相誤差検出器１内のＤ／Ａ変換器７、反転回路６、ゲート回路８の順序を入れ替えた点を特徴とする。この順序は、図９に示したものに限らず、任意に入れ替えても良い。本線系における他の構成は、図１に示したものと同様であるので、その詳細な説明は省略する。
【００７８】
図９において、Ａ／Ｄ変換器１１６で量子化されたディジタルデータの他方は、位相誤差検出器１に供給される。位相誤差検出器１内では、Ａ／Ｄ変換器１１６で量子化されたディジタルデータはデータラッチとして機能する２つのＤフリップフロップ２、３に供給される。Ｄフリップフロップ２の入力の最上位ビット（ＭＳＢ）とＤフリップフロップ３の出力の最上位ビット（ＭＳＢ）がイクスクルーシブオア回路４に供給される。イクスクルーシブオア回路４の出力と、１／２分周器１０の１／２分周クロックとはアンド回路５に供給される。このアンド回路５の出力をゲートパルスとして用いる。そして、Ｄフリップフロップ２の出力をＤ／Ａ変換器７に供給し、アナログ値に変換する。変換されたアナログ値を反転回路６に供給し、Ｄフリップフロップ３の出力の最上位ビット（ＭＳＢ）で反転する。反転されたアナログ値をゲート回路８に供給し、アンド回路５からのゲートパルスによりゲートすることにより、位相誤差出力を得る。
【００７９】
上例によれば、上述において、位相誤差検出器１は、Ａ／Ｄ変換器１１６の出力から偶数サンプルデータをアナログ信号に変換するＤ／Ａ変換器７と、Ｄ／Ａ変換器７の出力を１サンプル前の奇数サンプルデータの極性とする反転回路６と、反転回路６の出力信号をゲートするゲート回路８とを有し、ゲート回路８より位相誤差を検出するものであって、反転回路６、Ｄ／Ａ変換器７およびゲート回路８の順序を任意に変更するようにしたので、位相誤差検出器１において反転回路６、Ｄ／Ａ変換器７およびゲート回路８の順序を任意に構成することができ、適用範囲を広げることができる。
【００８０】
図１０は、この発明による磁気再生復号装置の他の実施例の構成を示すブロック図である。図１０に示すように、この発明の他の例による磁気再生復号装置は、以下のように構成される。この例においては、特に、ロータリートランス１１４等による再生信号の低域遮断を軽減するために、本線系のＡ／Ｄ変換器１１６の前段に量子化帰還回路２０を設けた点を特徴とする。この量子化帰還回路２０は、図１０に示したものに限らず、再生信号の低域成分を補正する機能を有するものであれば他のものでも良い。位相検出系における他の構成は、図１に示したものと同様であるので、その詳細な説明は省略する。
【００８１】
ＶＴＲでは、再生ヘッド１０８、ロータリートランス１１４等による再生信号の周波数の低域遮断が存在する。この低域遮断の影響を軽減するように、積分等化器１１５によりナイキスト第１基準に等化された再生信号を量子化帰還回路２０に供給する。量子化帰還回路２０は、再生信号の低域成分を再生する働きをする。これにより、低域遮断の影響を軽減することができる。
【００８２】
図１３は、この発明の磁気再生復号装置の他の実施例のロールオフ０．５に積分等化したＭ系列信号に対する位相引き込み特性を示す図である。横軸および縦軸は図１１および図１２に示したものと同じである。図１３において、低域遮断周波数がない場合は位相あばれが少ないが、低域遮断周波数がナイキスト周波数の０．０３倍の場合は位相あばれが少し大きくなり、低域遮断周波数がナイキスト周波数の０．１倍の場合は位相あばれがもっと大きくなり、低域遮断周波数が高くなるほど位相あばれが増加することがわかる。ここで、収束値が変わっているのは低域遮断により群遅延が変わっているためであり、特に問題はない。群遅延とは、ある周波数での遅延量を表わす関数である。
【００８３】
上例によれば、上述において、積分等価器１１５の出力から再生信号の低域補正をする量子化帰還回路２０を設けたので、再生ヘッド１０８やロータリートランス１１４等による再生信号の低域周波数の遮断の影響を少なくし、再生信号の低域補正をすることができる。
【００８４】
図１４は、この発明による磁気再生復号装置の他の実施例の構成を示すブロック図である。図１４に示すように、この発明の他の例による磁気再生復号装置は、以下のように構成される。この例においては、特に、積分等化器１１５に替えて本線系のＡ／Ｄ変換器１１６の後段にディジタル等化器２１を設けた点を特徴とする。このディジタル等化器２１は、図１４に示したものに限らず、アナログ等化器の温度特性やバラツキによる再生データへの影響を抑えるものであれば他のものでも良い。位相検出系における他の構成は、図１に示したものと同様であるので、その詳細な説明は省略する。
【００８５】
本線系のＡ／Ｄ変換器１１６によりディジタル値に変換された再生データは、ディジタル等化器２１に供給される。ディジタル等化器２１は、例えば、ディジタルフィルタとしてのＦＩＲフィルタ及びＩＩＲフィルタ等で構成される。ディジタル等化器２１は、再生データをナイキスト第１基準に等化する。ナイキスト第１基準の等化はディジタルで行うので、アナログ等化器の温度特性やバラツキによる再生データへの影響を抑えることができる。
【００８６】
図１５は、この発明による磁気再生復号装置の位相誤差検出器の基本原理を説明するための信号波形を示す図である。図１５に示すように、Ａ／Ｄ変換器１１６でデータレートの２倍のクロックでサンプリングしたときの奇数サンプルをｏ１，ｏ２，ｏ３，・・・とし、偶数サンプルをｅ１，ｅ２，ｅ３，・・・とする。従って、Ａ／Ｄ変換器１１６からは、ｏ１，ｅ１，ｏ２，ｅ２，ｏ３，ｅ３，・・・の順に再生信号の電圧がサンプリングされてくるものとする。ＮＲＺでは、奇数サンプルが検出点であり、この点の電圧がゼロより高いか低いかで、０と１の復号を行うのである。
【００８７】
一方、図１５において、ｅ２のように１つ前のサンプルｏ２の検出値としての極性が（−）で、１つ後のサンプルｏ３が（＋）である場合を考えてみる。再生信号の電圧がナイキスト第１基準に等化されていれば、クロック位相が正しいとき、ｅ２はゼロ電位付近となる。もし、クロック位相がズレていれば、クロック進みに対してｅ２の電位は下がり、クロック遅れに対してｅ２の電位は上がることになる。
【００８８】
また、ｅ４のように、前後のサンプルが（＋）から（−）に変化している場合は、ｅ２の場合と逆で、クロック進みに対してｅ４の電位は上がり、遅れに対しては下がる。
【００８９】
従って、偶数サンプルのうちその前後の奇数サンプルの極性が（−）から（＋）に変化しているものと、（＋）から（−）に変化しているものとを検出して、（−）から（＋）に変化しているものに対してはそのまま出力し、（＋）から（−）に変化しているものに対しては極性を反転することで、いずれの場合にもクロック進みに対して負の、クロック遅れに対しては正の電圧が検出できる。
【００９０】
上例によれば、上述において、積分等価器１１５に替えて、Ａ／Ｄ変換器１１６の出力をナイキスト第１基準に等価するディジタル等価器２１を設けたので、再生信号をナイキスト第１基準に等価し、クロック位相誤差信号を検出することができる。
【００９１】
【発明の効果】
この発明によれば、Ａ／Ｄ変換器の出力から偶数サンプルデータに対して前後の奇数サンプルデータの極性が反転したときにだけ、前の奇数サンプルデータの極性と掛け算して、位相誤差を演算する位相誤差検出器を設け、この位相誤差出力でＡ／Ｄ変換器のサンプリングクロックを制御するようにしたので、Ａ／Ｄ変換後の信号から位相誤差信号を検出することができ、これにより、Ａ／Ｄ変換器および電圧制御型発振器等の遅延時間の安定性や誤差に影響を受けず、遅延時間補正のためのディレー回路を設ける必要がなく、正確で安定なクロックを得ることができ、積分等化後の信号に対して完全に同期したクロックで量子化し、パーシャルレスポンス変換およびビタビ復号を行っているので、データレートの変化に対して完全に追従することができる。
【００９２】
また、この発明によれば、上述において、Ａ／Ｄ変換器と逆相のサンプリングクロックで動作する第２のＡ／Ｄ変換器を設け、Ａ／Ｄ変換器により奇数サンプルデータに対して量子化をし、第２のＡ／Ｄ変換器により偶数サンプルデータに対して量子化をするようにしたので、本線系のＡ／Ｄ変換器とクロック抽出系の第２のＡ／Ｄ変換器は、ストローブディレーさえ等しければ、お互いの量子化ビット数が異なるようにしてもよく、本線系は比較的細かいビット数で量子化を行い、クロック抽出系は比較的粗いビット数で量子化を行い、装置の高速化および最適化を図ることができる。
【００９３】
また、この発明によれば、上述において、パーシャルレスポンス変換器は、Ａ／Ｄ変換器の出力のうち奇数サンプルデータに対して符号間干渉による他の所定の帯域通過周波数特性を示す他のパーシャルレスポンスに変換するようにしたので、特定のパーシャルレスポンス以外の他のパーシャルレスポンスにも対応することができる。
【００９４】
また、この発明によれば、上述において、位相誤差検出器は、Ａ／Ｄ変換器の出力から偶数サンプルデータに対して１サンプル前の奇数サンプルデータの極性がプラスのときにだけ偶数サンプルデータを反転される反転回路と、反転回路で反転された偶数サンプルデータをアナログ信号に変換するＤ／Ａ変換器と、偶数サンプルの前後の奇数サンプルデータの極性が反転したときにだけＤ／Ａ変換器からのアナログ信号をゲートするゲート回路とを有し、ゲート回路より位相誤差を検出するものであって、反転回路、Ｄ／Ａ変換器およびゲート回路の順序を任意に変更するようにしたので、位相誤差検出器において反転回路、Ｄ／Ａ変換器およびゲート回路の順序を任意に構成することができ、適用範囲を広げることができる。
【００９５】
また、この発明によれば、上述において、積分等価器の出力から再生信号の低域補正をする量子化帰還回路を設けたので、再生ヘッドやロータリートランス等による再生信号の低域周波数の遮断の影響を少なくし、再生信号の低域補正をすることができる。
【００９６】
また、この発明によれば、上述において、積分等価器に替えて、Ａ／Ｄ変換器の出力をナイキスト第１基準に等価するディジタル等価器を設けたので、再生信号をナイキスト第１基準に等価し、クロック位相誤差信号を検出することができる。
【図面の簡単な説明】
【図１】この発明の磁気再生復号装置の一実施例の構成を示すブロック図である。
【図２】この発明の磁気再生復号装置の一実施例のアイパターンを示す図であり、図２Ａは積分等化後のアイパターンを示し、図２Ｂは１−Ｄ2 等化後のアイパターンを示す図である。
【図３】この発明の磁気再生復号装置の一実施例のクロック位相ロック時の信号波形を示す図であり、図３Ａは同期クロックを示し、図３Ｂは１／２分周クロックを示し、図３Ｃは積分等化器出力を示し、図３ＤはＡ／Ｄ変換器出力を示し、図３ＥはＤフリップフロップ２出力を示し、図３ＦはＤフリップフロップ３出力を示し、図３Ｇはアンド回路出力を示し、図３Ｈは位相誤差検出回路出力（ゲート回路出力）を示す図である。
【図４】この発明の磁気再生復号装置の一実施例のクロック位相進み時の信号波形を示す図であり、図４Ａは同期クロックを示し、図４Ｂは１／２分周クロックを示し、図４Ｃは積分等化器出力を示し、図４ＤはＡ／Ｄ変換器出力を示し、図４ＥはＤフリップフロップ２出力を示し、図４ＦはＤフリップフロップ３出力を示し、図４Ｇはアンド回路出力を示し、図４Ｈは位相誤差検出回路出力（ゲート回路出力）を示す図である。
【図５】この発明の磁気再生復号装置の他の実施例の構成を示すブロック図である。
【図６】この発明の磁気再生復号装置の他の実施例の信号波形を示す図であり、図６Ａは正相クロックを示し、図６Ｂは逆相クロックを示し、図６Ｃは積分等化器出力を示し、図６ＤはＡ／Ｄ変換器１１６出力を示し、図６ＥはＤフリップフロップ出力を示し、図６ＦはＡ／Ｄ変換器１１７出力を示し、図６Ｇはアンド回路出力を示し、図６Ｈは位相誤差検出回路出力（ゲート回路出力）を示す図である。
【図７】この発明の磁気再生復号装置の他の実施例の構成を示すブロック図である。
【図８】この発明の磁気再生復号装置の他の実施例の（１＋Ｄ−Ｄ2 −Ｄ3 ）演算器の構成を示すブロック図である。
【図９】この発明の磁気再生復号装置の他の実施例の構成を示すブロック図である。
【図１０】この発明の磁気再生復号装置の他の実施例の構成を示すブロック図である。
【図１１】この発明の磁気再生復号装置の一実施例のロールオフ０．５に積分等化したＭ系列信号に対する位相引き込み特性を示す図である。
【図１２】この発明の磁気再生復号装置の他の実施例のロールオフ０．５に積分等化したＭ系列信号に対する位相引き込み特性を示す図である。
【図１３】この発明の磁気再生復号装置の他の実施例のロールオフ０．５に積分等化したＭ系列信号に対する位相引き込み特性を示す図である。
【図１４】この発明の磁気再生復号装置の他の実施例の構成を示すブロック図である。
【図１５】この発明の磁気再生復号装置の位相誤差検出器の基本原理を説明するための信号波形を示す図である。
【図１６】この発明の出願人が先に出願したディジタルビデオ信号処理装置のブロック図である。
【図１７】この発明の出願人が先に出願したＰＲ４再生復号回路を示す図である。
【図１８】この発明の出願人が先に出願したＰＲ４再生復号回路の信号波形を示す図であり、図１８Ａは記録データを示し、図１８Ｂはプリコード出力を示し、図１８Ｃはプリコード出力の２ビット遅延を示し、図１８Ｄは再生ヘッド出力を示し、図１８Ｅは積分等化器出力を示し、図１８Ｆは再生クロックを示し、図１８Ｇは積分等化器出力の２ビット遅延を示し、図１８Ｈは１−Ｄ2 演算器出力を示す図である。
【図１９】この発明の出願人が先に出願したＰＲ４再生復号回路のアイパターンを示す図であり、図１９Ａは積分等化後のアイパターンを示し、図１９Ｂは１−Ｄ2 等化後のアイパターンを示す図である。
【図２０】この発明の出願人が先に出願したＰＲ４再生復号回路の実際の構成を示す図である。
【図２１】この発明の出願人が先に出願したＰＲ４再生復号回路の実際の構成におけるディレー量を示す図であり、図２１Ａは積分等化器出力を示し、図２１Ｂはリミッター出力を示し、図２１ＣはＰＬＬ回路出力を示し、図２１ＤはＡ／Ｄ変換器出力を示す図である。
【符号の説明】
１ 位相誤差検出器
２ Ｄフリップフロップ
３ Ｄフリップフロップ
４ イクスクルーシブオア回路
５ アンド回路
６ 反転回路
７ Ｄ／Ａ変換器
８ ゲート回路
９ ＶＣＯ
１０ １／２分周器
１１ Ａ／Ｄ変換器
１２ １＋Ｄ−Ｄ2 −Ｄ3 演算器
１３ １−Ｄ2 変換器
１４ Ｄフリップフロップ
１５ Ｄフリップフロップ
１６ 減算器
１７ １＋Ｄ変換器
１８ Ｄフリップフロップ
１９ 加算器
２０ 量子化帰還回路
２１ ディジタル等化器
【産業上の利用分野】
この発明は、例えば、ディジタルＶＴＲに使用して好適な磁気再生復号装置に関する。
【０００２】
【従来の技術】
従来、ＶＴＲにおいては、記録信号の符号化、つまりチャネルコーディングを行っていた。チャネルコーディングとは、記録再生系の特性に適した形態に符号を変換することをいう。具体的には、直流または低周波成分を再生できない磁気記録再生系に低周波成分を有するディジタル符号を記録するため、ディジタル符号の低周波成分を抑圧するようにしている。
【０００３】
ＶＴＲのチャネルコーディングの方法は多数提案されている。この中で、ＮＲＺＩ符号およびインターリーブドＮＲＺＩ符号を特にパーシャルレスポンス符号という。近年、通信分野で開発されたパーシャルレスポンス（ＰＲ）、特に、パーシャルレスポンスクラス４（ＰＲ４）を適用することが試みられている。
【０００４】
ＰＲ等価方式としては、ＰＲ（１，−１）とＰＲ（１，０，−１）とが知られている。ＰＲ（１，−１）はＮＲＺＩ符号に対応し、ＰＲ（１，０，−１）はインターリーブドＮＲＺＩ符号に対応する。ＰＲ（１，−１）およびＰＲ（１，０，−１）共に、再生時に検出点で３値波形になる。ここで、括弧内に示される整数は、ＰＲ等価器を構成するディジタルフィルタとしてのフィルタの係数を表すものである。
【０００５】
等価方式として、ＰＲ（１，−１）、つまりＮＲＺＩ符号を用いると、直流および低周波成分が少なく、高域通過型の周波数特性を示す。ＰＲ（１，−１）の周波数特性は、（１−Ｄ）であり（ただし、Ｄはビット周期Ｔの遅延演算子を示す。）、孤立パルスに続いて−１の値を持つ符号間干渉が生ずる。
【０００６】
一方、等価方式として、ＰＲ（１，０，−１）、つまりインターリーブドＮＲＺＩ符号を用いると、高周波および低周波成分が共に少なく、帯域通過型の周波特性を示す。ＰＲ（１，０，−１）の周波数特性は、（１−Ｄ2 ）であり、孤立パルスから２ビット後に−１の値を持つ符号間干渉が生ずる。
【０００７】
このように、パーシャルレスポンスの適用は、符号間干渉を積極的に利用して、検出点で再生周波数を整形することを意図しているものである。特に、インターリーブドＮＲＺＩ符号、つまり、ＰＲ（１，０，−１）は磁気記録特性に近いため、これまでのディジタルＶＴＲへの適用が試みられ、効率よくビデオ信号を再生するようにされていた。
【０００８】
ＰＲ（１，０，−１）の周波数特性（１−Ｄ2 ）は（１−Ｄ）・（１＋Ｄ）に分解できる。一般的には、（１−Ｄ）特性は再生時の微分特性で代行され、（１＋Ｄ）特性は１ビットアナログ遅延および加算処理を行うことで実現される。（１＋Ｄ）変換後の３値波形の「１」および「−１」を「１」に、「０」を「０」に識別すれば、元の符号が復号できる。タイミング信号は（１−Ｄ）変換後の高周波信号を含んだ波形から抽出できる。
【０００９】
パーシャルレスポンス符号を適用した信号処理系は、一般に、復号時の符号誤りの伝搬を避けるために入力データを中間系列に変換するプリコード、磁気記録系、多値識別回路を有し、入力データが多値識別されて復号される。以下に、具体例を述べる。
【００１０】
図１６は、この発明の出願人が先に出願したディジタルビデオ信号処理装置のブロック図である。このディジタルビデオ信号処理装置は、磁気テープ１０６にデータを記録する記録系１００と、磁気テープ１０６に記録されたデータを再生する再生系１０７とを有する。
【００１１】
記録系１００は、磁気テープ１０６にビデオ信号を記録するため、Ａ／Ｄ変換器１０１、シャフルおよび帯域圧縮回路１０２、パリティ付加回路１０３、１／（１−Ｄ2 ）プリコード回路１０４、および記録ヘッド１０５を有する。
【００１２】
再生系１０７は、記録系１００と逆の回路構成であり、磁気テープ１０６に記録されたビデオ信号を再生するため、再生ヘッド１０８、（１−Ｄ2 ）デコード回路１０９、エラー検出訂正回路１１０、帯域伸長およびデシャフル１１１、Ｄ／Ａ変換器１１２を有する。
【００１３】
記録系１００におけるプリコード回路１０４として、１／（１−Ｄ2 ）特性を有するものを用い、再生系１０７におけるデコード回路１０９として、（１−Ｄ2 ）特性を有するものを用いると、このディジタルビデオ信号処理装置は、パーシャルレスポンスクラス４（ＰＲ４）を適用したディジタルビデオ信号処理装置となる。
【００１４】
このように構成されたディジタルビデオ信号処理装置は、以下のような動作をする。記録系１００において、入力ビデオ信号は、Ａ／Ｄ変換器１０１に供給され、量子化され、ディジタルビデオ信号に変換される。このディジタルビデオ信号はシャフルおよび帯域圧縮回路１０２に供給され、ディジタルビデオ信号について所定のブロック単位で離散コサイン変換及びハフマン符号化処理をし、シャフリングする。シャフリングされたディジタルビデオ信号はパリティ付加回路１０３に供給され、誤り訂正用のパリティが付加される。誤り訂正用のパリティが付加されたディジタルビデオ信号は１／（１−Ｄ2 ）プリコード回路１０４に供給され、パーシャルレスポンスクラス４（ＰＲ４）にプリコードされる。プリコードされたディジタルビデオ信号は記録ヘッド１０５を介して磁気テープ１０６に記録される。
【００１５】
再生系１０７において、磁気テープ１０６に記録されたビデオ信号は、再生ヘッド１０８で再生され、再生された高周波信号は、（１−Ｄ2 ）デコード回路１０９に供給され、デコードされる。デコードされたデータは、エラー検出訂正回路１１０に供給され、エラー検出およびエラー訂正される。エラー検出およびエラー訂正されたデータは、帯域伸長およびデシャフル１１１に供給され、帯域伸長およびデシャフルが行われる。帯域伸長およびデシャフルされたデータは、Ｄ／Ａ変換器１１２に供給され、出力ビデオ信号に変換される。
【００１６】
図１７は、この発明の出願人が先に出願したＰＲ４再生復号回路を示す図である。再生ヘッド１０８により再生された高周波信号は増幅器１１３に供給され、増幅される。再生ヘッド１０８および増幅器１１３は図示しない回転ドラム上に設けられている。増幅器１１３で増幅された再生信号はロータリートランス１１４に供給されて、回転ドラムの外に取り出される。ロータリートランス１１４を介して回転ドラムの外に取り出された再生信号は、積分等化器１１５に供給され、積分等化、つまり、（１＋Ｄ）の演算処理を実行する。これにより再生信号は、ナイキスト第１基準に等化される。積分等化された再生信号の一方は、Ａ／Ｄ変換器１１６に供給され、同期クロックを基準にして再生信号の信号レベルをディジタル値に変換して、量子化する。
【００１７】
量子化されたディジタルデータは、（１−Ｄ2 ）演算器１１７に供給され、パーシャルレスポンスクラス４（ＰＲ４）に等化される。パーシャルレスポンスクラス４（ＰＲ４）に等化されたデータは、ビタビ復号器１１８に供給され、ビタビ復号される。ビタビ復号は、再生信号に対してすべての状態遷移のパターンから最も可能性の高い状態遷移のパターンを探して再生データを得る復号方式である。
【００１８】
ビタビ復号を用いたＶＴＲにおいては、ビタビ復号器において、入力データの符号間干渉を有効に利用して再生信号を復号することにより、ビットエラーレートを向上することができる。
【００１９】
ここで、積分等化された再生信号の他方は、リミッター１１９に供給される。このリミッター１１９で後述するゼロクロスを検出し、ゼロクロスに対するクロック成分が抽出される。このクロック成分をＰＬＬ回路１２０に供給し、積分等化出力に同期した同期クロックを生成する。この同期クロックにより、位相同期をかけて、Ａ／Ｄ変換器１１６、（１−Ｄ2 ）演算器１１７およびビタビ復号器１１８におけるデータのサンプリングを行うようにしている。これにより、ＶＴＲのジッターだけでなくサーチ時のデータレートの変動に対しても、正確で安定なクロックを得ることが可能となる。
【００２０】
図１８は、この発明の出願人が先に出願したＰＲ４再生復号回路の信号波形を示す図である。図１８Ａに示す記録データが図１６に示した１／（１−Ｄ2 ）プリコード回路１０４によりプリコードされ、図１８Ｂに示すようなプリコード出力 を得る。また、プリコード出力の２ビット遅延は図１８Ｃに示すようになる。図１７に示す再生ヘッド１０８からの出力は、図１８Ｄに示すようになる。図１７に示す積分等化器１１５の出力は図１８Ｅに示すようになる。そして、この等化器出力から図１８Ｆに示すような再生クロックが抽出される。また、積分等化器出力の２ビット遅延は図１８Ｇに示すようになる。図１７に示す（１−Ｄ2 ）演算器１１７の出力は図１８Ｈに示すように３値波形となる。
【００２１】
図１９は、この発明の出願人が先に出願したＰＲ４再生復号回路のアイパターンを示す図である。アイパターンとは、検出点周期（データレート）で等化後の再生信号波形を重ねて書いた図をいうもので、等化信号の符号間干渉の様子を調べるものである。図１９Ａに示すアイパターンは、図１７に示す積分等化器１１５による積分等化後のアイパターンを示し、図１９Ｂに示すアイパターンは、図１７に示す（１−Ｄ2 ）演算器１１７による（１−Ｄ2 ）等化後のアイパターンを示す。図１７に示したリミッター１１９は、図１９Ａに示すアイパターンのゼロクロスを検出することにより同期クロックを生成している。
【００２２】
図２０は、この発明の出願人が先に出願したＰＲ４再生復号回路の実際の構成を示す図である。図２０では、積分等化器１１５で積分等化された再生信号は、ディレー回路１２１に供給され、本線系の再生信号を所定量遅延させた後に、Ａ／Ｄ変換器１１６に供給されるようにしている。他の構成は、図１７に示したものと同様である。
【００２３】
図２１は、この発明の出願人が先に出願したＰＲ４再生復号回路の実際の構成におけるディレー量を示す図である。図２１Ａに積分等化器出力を示し、図２１Ｂにリミッター出力を示し、図２１ＣにＰＬＬ回路出力を示し、図２１ＤにＡ／Ｄ変換器出力を示す。このような、実際の回路では、図２１Ａに示す積分等化器出力のゼロクロス点から図２１Ｂに示すリミッター出力は伝達時間としてｄ１だけ遅延する。また、図２１Ｃに示すＰＬＬ回路出力は、図２１Ｂに示すリミッター出力からさらに伝達時間としてｄ２だけ遅延する。さらに、図２１Ｄに示すＡ／Ｄ変換器出力は図２１Ｃに示すＰＬＬ回路出力に対して、Ａ／Ｄ変換器でのストローブディレーとしてｄ３だけ遅延する。このようにして、積分等化器１１５からＡ／Ｄ変換器１１６までクロック抽出経路において同期クロックがｄ４だけ遅延する。したがって、Ａ／Ｄ変換器１１６でのサンプリング点がずれることになる。この遅延量ｄ４をディレー回路１２１で発生させて本線系の再生信号を遅延させるようにしている。
【００２４】
【発明が解決しようとする課題】
このように、従来のＰＲ４再生復号回路は、クロック抽出系におけるリミッター１１９およびＰＬＬ回路１２０の伝達時間による遅延量と、Ａ／Ｄ変換器でのストローブディレーによる遅延量に対して、本線系にこれを補正するディレー回路１２１を設ける必要があり、そのための調整が必要となり、さらに、上述した各遅延量ｄ１，ｄ２，ｄ３に対する温度特性上の安定性も問題となるという不都合があった。
【００２５】
この発明は、かかる点に鑑みてなされたものであり、クロック抽出系の遅延時間や安定性等に影響を受けず、正確なクロックを得る磁気再生復号装置の提供を目的とする。
【００２６】
【課題を解決するための手段】
この発明の信号再生装置は、図１乃至図１５に示す如く、再生手段１０８により再生された高周波信号を積分等価する積分等価器１１５と、積分等価器１１５の出力をデータレートの２倍のクロックで量子化するＡ／Ｄ変換器１１６と、Ａ／Ｄ変換器１１６の出力のうち奇数サンプルデータに対してナイキスト第１基準からパーシャルレスポンスクラス４ＰＲ（１，０，−１）に変換するパーシャルレスポンス変換器１１７と、パーシャルレスポンス変換器１１７の出力から再生データを復号する復号器１１８と、Ａ／Ｄ変換器１１６の出力から偶数サンプルデータに対して前後の奇数サンプルデータの極性が反転したときにだけ、前の奇数サンプルデータの極性と偶数サンプルデータを掛け算して、位相誤差を演算する位相誤差検出器１と、位相誤差検出器１の位相誤差に基づいてＡ／Ｄ変換器１１６のクロックを制御する電圧制御型発振器９とを有し、この位相誤差出力でＡ／Ｄ変換器１１６のサンプリングクロックを制御するようにしたものである。
【００２７】
また、この発明の信号再生装置は、図１乃至図１５に示す如く、再生手段により再生された高周波信号を積分等価する積分等価器と、上記積分等価器の出力をデータレートの正相のクロックで量子化するＡ／Ｄ変換器と、上記Ａ／Ｄ変換器から出力されるデータに対して符号間干渉による所定の帯域通過周波数特性を示すパーシャルレスポンスに変換するパーシャルレスポンス変換器と、上記パーシャルレスポンス変換器の出力から再生データを復号する復号器と、上記Ａ／Ｄ変換器と逆相のクロックで上記積分等価器の出力を量子化する他のＡ／Ｄ変換器と、上記他のＡ／Ｄ変換器から出力される逆相のクロックで量子化されたデータに対して前後の上記Ａ／Ｄ変換器から出力される正相のクロックで量子化されたデータの極性が反転したときにだけ、前の正相のクロックで量子化されたデータの極性と逆相のクロックで量子化されたデータを掛け算して、位相誤差を演算する位相誤差検出器と、上記位相誤差検出器の位相誤差に基づいて上記Ａ／Ｄ変換器及び他のＡ／Ｄ変換器のクロックを制御する電圧制御型発振器とを有するものである。
【００２８】
また、この発明の信号再生装置は、図１乃至図１５に示す如く、上述において、パーシャルレスポンス変換器１２は、Ａ／Ｄ変換器１１６の出力のうち奇数サンプルデータに対して符号間干渉による他の所定の帯域通過周波数特性を示す他のパーシャルレスポンスＰＲ（１，１，−１，−１）に変換するようにしたものである。
【００２９】
また、この発明の信号再生装置は、図１乃至図１５に示す如く、上述において、位相誤差検出器１は、Ａ／Ｄ変換器１１６の出力から偶数サンプルデータに対して１サンプル前の奇数サンプルデータの極性がプラスのときにだけ偶数サンプルデータを反転させる反転回路６と、反転回路６で反転された偶数サンプルデータをアナログ信号に変換するＤ／Ａ変換器７と、偶数サンプルの前後の奇数サンプルデータの極性が反転したときにだけＤ／Ａ変換器７からのアナログ信号を出力するゲート回路８とを有し、位相誤差を検出するものであって、反転回路６、Ｄ／Ａ変換器７およびゲート回路８の順序を任意に変更するようにしたものである。
【００３０】
また、この発明の信号再生装置は、図１乃至図１５に示す如く、上述において、積分等価器１１５の出力から再生信号の低域補正をする量子化帰還回路２０を設けたものである。
【００３１】
また、この発明の信号再生装置は、図１乃至図１５に示す如く、上述において、積分等価器１１５に替えて、Ａ／Ｄ変換器１１６の出力をナイキスト第１基準に等価するディジタル等価器２１を設けたものである。
【００３２】
【作用】
この発明によれば、Ａ／Ｄ変換器１１６の出力から偶数サンプルデータに対して前後の奇数サンプルデータの極性が反転したときにだけ、前の奇数サンプルデータの極性と掛け算して、位相誤差を演算する位相誤差検出器１を設け、この位相誤差出力でＡ／Ｄ変換器１１６のサンプリングクロックを制御するようにしたので、Ａ／Ｄ変換後１１６の信号から位相誤差信号を検出することができ、これにより、Ａ／Ｄ変換器１１６および電圧制御型発振器９等の遅延時間の安定性や誤差に影響を受けず、遅延時間補正のためのディレー回路を設ける必要がなく、正確で安定なクロックを得ることができ、積分等化後の信号に対して完全に同期したクロックで量子化し、パーシャルレスポンス変換およびビタビ復号を行っているので、データレートの変化に対して完全に追従することができる。
【００３３】
また、この発明によれば、上述において、Ａ／Ｄ変換器１１６と逆相のサンプリングクロックで動作する第２のＡ／Ｄ変換器１１を設け、Ａ／Ｄ変換器１１６により奇数サンプルデータに対して量子化をし、第２のＡ／Ｄ変換器１１により偶数サンプルデータに対して量子化をするようにしたので、本線系のＡ／Ｄ変換器１１６とクロック抽出系の第２のＡ／Ｄ変換器１１は、ストローブディレーさえ等しければ、お互いの量子化ビット数が異なるようにしてもよく、本線系は比較的細かいビット数で量子化を行い、クロック抽出系は比較的粗いビット数で量子化を行い、装置の高速化および最適化を図ることができる。
【００３４】
また、この発明によれば、上述において、パーシャルレスポンス変換器１２は、Ａ／Ｄ変換器１１６の出力のうち奇数サンプルデータに対して符号間干渉による他の所定の帯域通過周波数特性を示す他のパーシャルレスポンスＰＲ（１，１，−１，−１）に変換するようにしたので、パーシャルレスポンスクラス４ＰＲ（１，０，−１）以外の他のパーシャルレスポンスにも対応することができる。
【００３５】
また、この発明によれば、上述において、位相誤差検出器１は、Ａ／Ｄ変換器１１６の出力から偶数サンプルデータに対して１サンプル前の奇数サンプルデータの極性がプラスのときにだけ偶数サンプルデータを反転させる反転回路６と、反転回路６で反転された偶数サンプルデータをアナログ信号に変換するＤ／Ａ変換器７と、偶数サンプルの前後の奇数サンプルデータの極性が反転したときにだけＤ／Ａ変換器７からのアナログ信号を出力するゲート回路８とを有し、ゲート回路８の出力より位相誤差を検出するものであって、反転回路６、Ｄ／Ａ変換器７およびゲート回路８の順序を任意に変更するようにしたので、位相誤差検出器１において反転回路６、Ｄ／Ａ変換器７およびゲート回路８の順序を任意に構成することができ、適用範囲を広げることができる。
【００３６】
また、この発明によれば、上述において、積分等価器１１５の出力から再生信号の低域補正をする量子化帰還回路２０を設けたので、再生ヘッド１０８やロータリートランス１１４等による再生信号の低域周波数の遮断の影響を少なくし、再生信号の低域補正をすることができる。
【００３７】
また、この発明によれば、上述において、積分等価器１１５に替えて、Ａ／Ｄ変換器１１６の出力をナイキスト第１基準に等価するディジタル等価器２１を設けたので、再生信号をナイキスト第１基準に等価し、そのゼロクロスによりクロック位相誤差信号を検出することができる。
【００３８】
【実施例】
図１は、この発明による磁気再生復号装置の一実施例の構成を示すブロック図である。この発明の磁気再生復号装置は、この例においては、特に、Ａ／Ｄ変換器の出力信号から位相誤差信号を得るようにしてＡ／Ｄ変換器のサンプリングクロックを生成する点を特徴とする。従来の技術の図１６において示した、この発明の出願人が先に出願したディジタルビデオ信号処理装置において用いるものである。この図１６に示したディジタルビデオ信号処理装置の構成については従来と同様であるので、その説明は省略する。
【００３９】
図１に示すように、この発明の例による磁気再生復号装置は、以下のように構成される。再生ヘッド１０８により再生された高周波信号は増幅器１１３に供給され、増幅される。再生ヘッド１０８および増幅器１１３は図示しない回転ドラム上に設けられている。増幅器１１３で増幅された再生信号はロータリートランス１１４に供給されて、回転ドラムの外に取り出される。ロータリートランス１１４を介して回転ドラムの外に取り出された再生信号は、積分等化器１１５に供給され、積分等化、つまり、（１＋Ｄ）の演算処理を実行する。これにより再生信号は、ナイキスト第１基準に等化される。積分等化された再生信号は、Ａ／Ｄ変換器１１６に供給され、データレートの２倍の同期クロックを基準にして再生信号の信号レベルをディジタル値に変換して、量子化する。
【００４０】
Ａ／Ｄ変換器１１６で量子化されたディジタルデータの一方は、（１−Ｄ2 ）演算器１１７に供給され、パーシャルレスポンスクラス４（ＰＲ４）に等化される。パーシャルレスポンスクラス４（ＰＲ４）に等化されたデータは、ビタビ復号器１１８に供給され、ビタビ復号される。ビタビ復号は、再生信号に対してすべての状態遷移のパターンから最も可能性の高い状態遷移のパターンを探して再生データを得る復号方式である。ビタビ復号を用いたＶＴＲにおいては、ビタビ復号器において、入力データの符号間干渉を有効に利用して再生信号を復号することにより、ビットエラーレートを向上することができる。
【００４１】
（１−Ｄ2 ）演算器１１７およびビタビ復号器１１８には、１／２分周器１０を介して、Ａ／Ｄ変換器１１６に供給される同期クロックの１／２の１／２分周クロックが供給される。これにより、量子化された再生信号の奇数サンプルデータが、（１−Ｄ2 ）演算器１１７でナイキスト第１基準からパーシャルレスポンスクラス４（ＰＲ４）に等化され、ビタビ復号器１１８に供給されて復号される。
【００４２】
ここで、Ａ／Ｄ変換器１１６で量子化されたディジタルデータの他方は、位相誤差検出器１に供給される。位相誤差検出器１内では、Ａ／Ｄ変換器１１６で量子化されたディジタルデータはデータラッチとして機能する２つのＤフリップフロップ２、３に供給される。Ｄフリップフロップ２の入力の最上位ビット（ＭＳＢ）とＤフリップフロップ３の出力の最上位ビット（ＭＳＢ）がイクスクルーシブオア回路４に供給される。イクスクルーシブオア回路４の出力と、１／２分周器１０の１／２分周クロックとはアンド回路５に供給される。このアンド回路５の出力をゲートパルスとして用いる。そして、Ｄフリップフロップ２の出力を反転回路６に供給し、Ｄフリップフロップ３の出力の最上位ビット（ＭＳＢ）で反転する。反転されたデータをＤ／Ａ変換器７に供給し、アナログ値に変換する。変換されたアナログ値をゲート回路８に供給し、アンド回路５からのゲートパルスによりゲートすることにより、位相誤差出力を得る。
【００４３】
このようにして、Ａ／Ｄ変換器１１６で量子化されたディジタルデータの偶数サンプルデータの内、前後の奇数サンプルデータの極性が逆の時に限り、前の奇数サンプルデータの極性で反転した信号をＤ／Ａ変換し、位相誤差出力として取り出すようにする。つまり、前後の奇数サンプルデータの極性が等しい時は、ゲートをかけて位相誤差出力を出力しないようにする。
【００４４】
この位相誤差出力を電圧制御発振器９に供給し、位相誤差検出器１と電圧制御発振器９とでＰＬＬ回路を構成する。これにより高精度な同期クロックが得られる。電圧制御発振器９で生成された同期クロックは、Ａ／Ｄ変換器１１６および１／２分周器１０に供給される。また、同期クロックは、２つのＤフリップフロップ２、３の図示しないクロック入力端子にクロックＤＦＦ ＣＫとしてに供給される。
【００４５】
このようにして、Ａ／Ｄ変換器１１６出力に同期した同期クロックを生成する。この同期クロックにより、位相同期をかけて、Ａ／Ｄ変換器１１６におけるデータのサンプリングを行い、（１−Ｄ2 ）演算器１１７およびビタビ復号器１１８における演算および復号を行うようにしている。これにより、ＶＴＲのジッターだけでなくサーチ時のデータレートの変動に対しても、正確で安定なクロックを得ることが可能となる。
【００４６】
図２は、この発明の磁気再生復号装置の一実施例のアイパターンを示す図である。このアイパターンは、図１９に示したこの発明の出願人が先に出願したＰＲ再生復号回路のアイパターンと同様である。アイパターンとは、検出点周期（データレート）で等化後の再生信号波形を重ねて書いた図をいうもので、等化信号の符号間干渉の様子を調べるものである。図２Ａに示すアイパターンは、図１に示す積分等化器１１５による積分等化後のアイパターンを示し、図２Ｂに示すアイパターンは、図２に示す（１−Ｄ2 ）演算器１１７による（１−Ｄ2 ）等化後のアイパターンを示す。図１に示した位相誤差検出器１は、図２Ａのアイパターンを検出することにより、位相誤差出力を電圧制御発振器９に供給して、電圧制御発振器９で同期クロックを生成するようにしている。
【００４７】
図３は、この発明の磁気再生復号装置の一実施例のクロック位相ロック時の信号波形を示す図である。図３Ａは同期クロックを示し、図３Ｂは１／２分周クロックを示し、図３Ｃは積分等化器出力を示し、図３ＤはＡ／Ｄ変換器出力を示し、図３ＥはＤフリップフロップ２出力を示し、図３ＦはＤフリップフロップ３出力を示し、図３Ｇはアンド回路出力を示し、図３Ｈは位相誤差検出器出力（ゲート回路出力）を示す。
【００４８】
図４は、この発明の磁気再生復号装置の一実施例のクロック位相進み時の信号波形を示す図である。図４Ａは同期クロックを示し、図４Ｂは１／２分周クロックを示し、図４Ｃは積分等化器出力を示し、図４ＤはＡ／Ｄ変換器出力を示し、図４ＥはＤフリップフロップ２出力を示し、図４ＦはＤフリップフロップ３出力を示し、図４Ｇはアンド回路出力を示し、図４Ｈは位相誤差検出器出力を示す。
【００４９】
クロック位相ロック時は、図３Ｈに示すように位相誤差検出器出力がゼロであるのに対して、クロック位相進み時は、図４Ｈに示すように位相誤差検出器出力（ゲート回路出力）が、ゲート回路のタイミングでマイナスのパルスが出力され、クロック位相進みを検出している。
【００５０】
図１１は、この発明の磁気再生復号装置の一実施例のロールオフ０．５に積分等化したＭ系列信号に対する位相引き込み特性を示す図である。横軸は、Ａ／Ｄ変換器のサンプルビット数、つまり、間接的に時間を示す。縦軸は、同期クロックのクロック周期Ｔに対する位相誤差を示す。−０．５Ｔは、同期クロックのクロック周期Ｔに対して、半周期だけ遅れたことを意味し、最悪の位相遅れ状態を示す。わずかサンプルビット数１５０ビット程度で引き込んで、安定し、さらに、引き込んだ後の位相暴れも、ピークツウピーク値で、１パーセント以下と極めて微量である。
【００５１】
上例によれば、Ａ／Ｄ変換器１１６の出力から偶数サンプルデータに対して前後の奇数サンプルデータの極性が反転したときにだけ、前の奇数サンプルデータの極性と掛け算して、位相誤差を演算する位相誤差検出器１を設け、この位相誤差出力でＡ／Ｄ変換器１１６のサンプリングクロックを制御するようにしたので、Ａ／Ｄ変換後１１６の信号から位相誤差信号を検出することができ、これにより、Ａ／Ｄ変換器１１６および電圧制御型発振器９等の遅延時間の安定性や誤差に影響を受けず、遅延時間補正のためのディレー回路を設ける必要がなく、正確で安定なクロックを得ることができ、積分等化後の信号に対して完全に同期したクロックで量子化し、パーシャルレスポンス変換およびビタビ復号を行っているので、データレートの変化に対して完全に追従することができる。
【００５２】
図５は、この発明による磁気再生復号装置の他の実施例の構成を示すブロック図である。この例においては、特に、Ａ／Ｄ変換器を２つに分け、データレートの正相と逆相のクロックで動作させる点を特徴とする。図５に示すように、この発明の他の例による磁気再生復号装置は、以下のように構成される。再生ヘッド１０８により再生された高周波信号は増幅器１１３に供給され、増幅される。再生ヘッド１０８および増幅器１１３は図示しない回転ドラム上に設けられている。増幅器１１３で増幅された再生信号はロータリートランス１１４に供給されて、回転ドラムの外に取り出される。ロータリートランス１１４を介して回転ドラムの外に取り出された再生信号は、積分等化器１１５に供給され、積分等化、つまり、（１＋Ｄ）の演算処理を実行する。これにより再生信号は、ナイキスト第１基準に等化される。積分等化された再生信号は、Ａ／Ｄ変換器１１６に供給され、データレートの正相の同期クロックを基準にして再生信号の信号レベルをディジタル値に変換して、量子化する。
【００５３】
Ａ／Ｄ変換器１１６で量子化されたディジタルデータの一方は、（１−Ｄ2 ）演算器１１７に供給され、パーシャルレスポンスクラス４（ＰＲ４）に等化される。パーシャルレスポンスクラス４（ＰＲ４）に等化されたデータは、ビタビ復号器１１８に供給され、ビタビ復号される。ビタビ復号は、再生信号に対してすべての状態遷移のパターンから最も可能性の高い状態遷移のパターンを探して再生データを得る復号方式である。ビタビ復号を用いたＶＴＲにおいては、ビタビ復号器において、入力データの符号間干渉を有効に利用して再生信号を復号することにより、ビットエラーレートを向上することができる。
【００５４】
（１−Ｄ2 ）演算器１１７およびビタビ復号器１１８にも、Ａ／Ｄ変換器１１６に供給される正相の同期クロックが供給される。これにより、量子化された再生信号の奇数サンプルデータが、（１−Ｄ2 ）演算器１１７でナイキスト第１基準からパーシャルレスポンスクラス４（ＰＲ４）に等化され、ビタビ復号器１１８に供給されて復号される。
【００５５】
ここで、Ａ／Ｄ変換器１１６で量子化されたディジタルデータの他方は、位相誤差検出器１に供給される。位相誤差検出器１内では、Ａ／Ｄ変換器１１６で量子化されたディジタルデータはデータラッチとして機能するＤフリップフロップ２に供給される。Ａ／Ｄ変換器１１６から供給されたディジタルデータの最上位ビットとＤフリップフロップ２の出力の最上位ビット（ＭＳＢ）がイクスクルーシブオア回路４に供給される。イクスクルーシブオア回路４の出力と、正相クロックとはアンド回路５に供給される。このアンド回路５の出力をゲートパルスとして用いる。
【００５６】
そして、積分等化器１１５から供給される再生信号の他方は、Ａ／Ｄ変換器１１に供給される。Ａ／Ｄ変換器１１は、再生信号をデータレートの逆相の同期クロックを基準にして再生信号の信号レベルをディジタル値に変換する。変換されたディジタルデータは、反転回路６に供給され、Ｄフリップフロップ２の出力の最上位ビット（ＭＳＢ）で反転する。反転されたデータをＤ／Ａ変換器７に供給し、アナログ値に変換する。変換されたアナログ値をゲート回路８に供給し、アンド回路５からのゲートパルスによりゲートすることにより、位相誤差出力を得る。
【００５７】
このようにして、積分等化出力は、Ａ／Ｄ変換器１１６およびＡ／Ｄ変換器１１に供給される。Ａ／Ｄ変換器１１６はデーターレートの正相クロックで量子化し、（１−Ｄ2 ）演算器１１７およびビタビ復号器１１８を通って、再生データとなる。また、Ａ／Ｄ変換器１１６の最上位ビット（ＭＳＢ）と、この最上位ビット（ＭＳＢ）の１クロック遅れのデータとのイクスクルーシブオアをとり、さらに正相クロックとのアンドをとってゲートパルスを作る。
【００５８】
一方、Ａ／Ｄ変換器１１は、データレートの逆相のクロックで量子化し、１クロック遅延した最上位ビット（ＭＳＢ）で反転した後に、Ｄ／Ａ変換し、ゲートパルスでゲートをかけることで位相誤差出力を得ている。
【００５９】
このように、Ａ／Ｄ変換器を２つに分けて、データレートの正相と逆相のクロックで動作させることにより、図１に示した例と同様の効果となるクロック位相誤差出力を検出することができる。図６は、この発明の磁気再生復号装置の他の実施例の信号波形を示す図である。図６Ａは正相クロックを示し、図６Ｂは逆相クロックを示し、図６Ｃは積分等化器出力を示し、図６ＤはＡ／Ｄ変換器１１６出力を示し、図６ＥはＤフリップフロップ２出力を示し、図６ＦはＡ／Ｄ変換器１１７出力を示し、図６Ｇはアンド回路出力を示し、図６Ｈは位相誤差検出器出力（ゲート回路出力）を示す。
【００６０】
図６において、クロック位相ロック時は、図３Ｈに示すように位相誤差検出器出力がゼロであるのに対して、クロック位相進み時は、図６Ｈに示すように位相誤差検出器出力（ゲート回路出力）が、ゲート回路のタイミングでマイナスのパルスが出力され、クロック位相進みを検出している。
また、図５に戻って、正相クロックは、Ｄフリップフロップ２の図示しないクロック入力端子に供給される。
【００６１】
このようにして、Ａ／Ｄ変換器１１６出力に同期した正相クロックを生成する。この正相クロックにより、位相同期をかけて、Ａ／Ｄ変換器１１６におけるデータのサンプリングを行い、（１−Ｄ2 ）演算器１１７およびビタビ復号器１１８における演算および復号を行うようにしている。これにより、ＶＴＲのジッターだけでなくサーチ時のデータレートの変動に対しても、正確で安定なクロックを得ることが可能となる。
【００６２】
さらに、Ａ／Ｄ変換器１１６およびＡ／Ｄ変換器１１は、ストローブディレーさえ等しければ、そのビット数が異なってもよい。図１２は、この発明の磁気再生復号装置の他の実施例のロールオフ０．５に積分等化したＭ系列信号に対する位相引き込み特性を示す図である。横軸および縦軸は図１１に示したものと同じである。図１２において、量子化ビット数が１乃至２の場合は多数の位相あばれが認められるが、量子化ビット数が３乃至４の場合は位相あばれが極めて少ないことがわかる。
【００６３】
したがって、図５において、本線系のＡ／Ｄ変換器１１６には、量子化ビット数が６のものを用いて、装置の高速化を図り、位相検出系のＡ／Ｄ変換器１１には、量子化ビット数が３乃至４のものを用いて、最適化を図ることにより、それぞれ２００メガヘルツのサンプリンングクロックで動作する場合には、２つで４００メガヘルツに相当することになる。一般に、本線系のＡ／Ｄ変換器１１６は量子化ビット数が６ビット程度必要といわれているが、位相検出系のＡ／Ｄ変換器１１は、４ビットでも位相あばれのピークツウピーク値が１パーセント以下であり、十分小さなジッターに抑えられていることがわかる。
【００６４】
上例によれば、上述において、Ａ／Ｄ変換器１１６と逆相のサンプリングクロックで動作する第２のＡ／Ｄ変換器１１を設け、Ａ／Ｄ変換器１１６により奇数サンプルデータに対して量子化をし、第２のＡ／Ｄ変換器１１により偶数サンプルデータに対して量子化をするようにしたので、本線系のＡ／Ｄ変換器１１６とクロック抽出系の第２のＡ／Ｄ変換器１１は、ストローブディレーさえ等しければ、お互いの量子化ビット数が異なるようにしてもよく、本線系は比較的細かいビット数で量子化を行い、クロック抽出系は比較的粗いビット数で量子化を行い、装置の高速化および最適化を図ることができる。
【００６５】
図７は、この発明による磁気再生復号装置の他の実施例の構成を示すブロック図である。図７に示すように、この発明の他の例による磁気再生復号装置は、以下のように構成される。この例においては、特に、パーシャルレスポンスクラス４（ＰＲ４）以外のパーシャルレスポンスとして、再生データをＰＲ（１，１，−１，−１）に等化する点を特徴とする。
【００６６】
図７に示すように、この発明の例による磁気再生復号装置は、以下のように構成される。再生ヘッド１０８により再生された高周波信号は増幅器１１３に供給され、増幅される。再生ヘッド１０８および増幅器１１３は図示しない回転ドラム上に設けられている。増幅器１１３で増幅された再生信号はロータリートランス１１４に供給されて、回転ドラムの外に取り出される。ロータリートランス１１４を介して回転ドラムの外に取り出された再生信号は、積分等化器１１５に供給され、積分等化、つまり、（１＋Ｄ）の演算処理を実行するこれにより再生信号は、ナイキスト第１基準に等化される。積分等化された再生信号は、Ａ／Ｄ変換器１１６に供給され、データレートの２倍の同期クロックを基準にして再生信号の信号レベルをディジタル値に変換して、量子化する。
【００６７】
Ａ／Ｄ変換器１１６で量子化されたディジタルデータの一方は、（１＋Ｄ−Ｄ2 −Ｄ3 ）演算器１２に供給され、パーシャルレスポンスＰＲ（１，１，−１，−１）に等化される。パーシャルレスポンスＰＲ（１，１，−１，−１）に等化されたデータは、ビタビ復号器１１８に供給され、ビタビ復号される。ビタビ復号は、再生信号に対してすべての状態遷移のパターンから最も可能性の高い状態遷移のパターンを探して再生データを得る復号方式である。ビタビ復号を用いたＶＴＲにおいては、ビタビ復号器において、入力データの符号間干渉を有効に利用して再生信号を復号することにより、ビットエラーレートを向上することができる。
【００６８】
（１＋Ｄ−Ｄ2 −Ｄ3 ）演算器１２およびビタビ復号器１１８には、１／２分周器１０を介して、Ａ／Ｄ変換器１１６に供給される同期クロックの１／２の１／２分周クロックが供給される。これにより、量子化された再生信号の奇数サンプルデータが、（１＋Ｄ−Ｄ2 −Ｄ3 ）演算器１２でナイキスト第１基準からパーシャルレスポンスＰＲ（１，１，−１，−１）に等化され、ビタビ復号器１１８に供給されて復号される。
【００６９】
ここで、Ａ／Ｄ変換器１１６で量子化されたディジタルデータの他方は、位相誤差検出器１に供給される。位相誤差検出器１内では、Ａ／Ｄ変換器１１６で量子化されたディジタルデータはデータラッチとして機能する２つのＤフリップフロップ２、３に供給される。Ｄフリップフロップ２の入力の最上位ビット（ＭＳＢ）とＤフリップフロップ３の出力の最上位ビット（ＭＳＢ）がイクスクルーシブオア回路４に供給される。イクスクルーシブオア回路４の出力と、１／２分周器１０の１／２分周クロックとはアンド回路５に供給される。このアンド回路５の出力をゲートパルスとして用いる。そして、Ｄフリップフロップ２の出力を反転回路６に供給し、Ｄフリップフロップ３の出力の最上位ビット（ＭＳＢ）で反転する。反転されたデータをＤ／Ａ変換器７に供給し、アナログ値に変換する。変換されたアナログ値をゲート回路８に供給し、アンド回路５からのゲートパルスによりゲートすることにより、位相誤差出力を得る。
【００７０】
このようにして、Ａ／Ｄ変換器１１６で量子化されたディジタルデータの偶数サンプルデータの内、前後の奇数サンプルデータの極性が逆の時に限り、前の奇数サンプルデータの極性で反転した信号をＤ／Ａ変換し、位相誤差出力として取り出すようにする。つまり、前後の奇数サンプルデータの極性が等しい時は、ゲートをかけて位相誤差出力を出力しないようにする。
【００７１】
この位相誤差出力を電圧制御発振器９に供給し、位相誤差検出器１と電圧制御発振器９とでＰＬＬ回路を構成する。これにより高精度な同期クロックが得られる。電圧制御発振器９で生成された同期クロックは、Ａ／Ｄ変換器１１６および１／２分周器１０に供給される。また、同期クロックは、２つのＤフリップフロップ２、３の図示しないクロック入力端子にクロックＤＦＦ ＣＫとしてに供給される。
【００７２】
このようにして、Ａ／Ｄ変換器１１６出力に同期した同期クロックを生成する。この同期クロックにより、位相同期をかけて、Ａ／Ｄ変換器１１６におけるデータのサンプリングを行い、（１＋Ｄ−Ｄ2 −Ｄ3 ）演算器１２およびビタビ復号器１１８における演算および復号を行うようにしている。これにより、ＶＴＲのジッターだけでなくサーチ時のデータレートの変動に対しても、正確で安定なクロックを得ることが可能となる。
【００７３】
図８は、この発明による磁気再生復号装置の他の実施例の（１＋Ｄ−Ｄ2 −Ｄ3 ）演算器の構成を示すブロック図である。図８に示すように、（１＋Ｄ−Ｄ2 −Ｄ3 ）演算器は、（１−Ｄ2 ）変換器１３と（１＋Ｄ）変換器１７とで構成される。図８において、入力信号の一方は、（１−Ｄ2 ）変換器１３内のＤフリップフロップ１４およびＤフリップフロップ１５を介して減算器１６の一方の入力端子に供給され、入力信号の他方は減算器１６の他方の入力端子に供給され、２クロック前の入力信号と現在の入力信号とを減算する。
【００７４】
減算した結果の信号の一方は、（１＋Ｄ）変換器１７内のＤフリップフロップ１８を介して加算器１９の一方の入力端子に供給され、信号の他方は加算器１９の他方の入力端子に供給され、１クロック前の信号と現在の信号とを加算して変換出力とする。
【００７５】
このようにして、（１−Ｄ2 ）変換器１３と（１＋Ｄ）変換器１７により、（１−Ｄ2 ）＊（１＋Ｄ）＝１＋Ｄ−Ｄ2 −Ｄ3 の演算を行うようにしている。なお、この構成に限るものではなく、同様の結果が得られれば他の構成でも良い。
【００７６】
上例によれば、上述において、パーシャルレスポンス変換器としての１＋Ｄ−Ｄ2 −Ｄ3 演算器１２は、Ａ／Ｄ変換器１１６の出力のうち奇数サンプルデータに対して符号間干渉による他の所定の帯域通過周波数特性を示す他のパーシャルレスポンスＰＲ（１，１，−１，−１）に変換するようにしたので、パーシャルレスポンスクラス４ＰＲ（１，０，−１）以外の他のパーシャルレスポンスにも対応することができる。
【００７７】
図９は、この発明による磁気再生復号装置の他の実施例の構成を示すブロック図である。図９に示すように、この発明の他の例による磁気再生復号装置は、以下のように構成される。この例においては、特に、位相検出系における位相誤差検出器１内のＤ／Ａ変換器７、反転回路６、ゲート回路８の順序を入れ替えた点を特徴とする。この順序は、図９に示したものに限らず、任意に入れ替えても良い。本線系における他の構成は、図１に示したものと同様であるので、その詳細な説明は省略する。
【００７８】
図９において、Ａ／Ｄ変換器１１６で量子化されたディジタルデータの他方は、位相誤差検出器１に供給される。位相誤差検出器１内では、Ａ／Ｄ変換器１１６で量子化されたディジタルデータはデータラッチとして機能する２つのＤフリップフロップ２、３に供給される。Ｄフリップフロップ２の入力の最上位ビット（ＭＳＢ）とＤフリップフロップ３の出力の最上位ビット（ＭＳＢ）がイクスクルーシブオア回路４に供給される。イクスクルーシブオア回路４の出力と、１／２分周器１０の１／２分周クロックとはアンド回路５に供給される。このアンド回路５の出力をゲートパルスとして用いる。そして、Ｄフリップフロップ２の出力をＤ／Ａ変換器７に供給し、アナログ値に変換する。変換されたアナログ値を反転回路６に供給し、Ｄフリップフロップ３の出力の最上位ビット（ＭＳＢ）で反転する。反転されたアナログ値をゲート回路８に供給し、アンド回路５からのゲートパルスによりゲートすることにより、位相誤差出力を得る。
【００７９】
上例によれば、上述において、位相誤差検出器１は、Ａ／Ｄ変換器１１６の出力から偶数サンプルデータをアナログ信号に変換するＤ／Ａ変換器７と、Ｄ／Ａ変換器７の出力を１サンプル前の奇数サンプルデータの極性とする反転回路６と、反転回路６の出力信号をゲートするゲート回路８とを有し、ゲート回路８より位相誤差を検出するものであって、反転回路６、Ｄ／Ａ変換器７およびゲート回路８の順序を任意に変更するようにしたので、位相誤差検出器１において反転回路６、Ｄ／Ａ変換器７およびゲート回路８の順序を任意に構成することができ、適用範囲を広げることができる。
【００８０】
図１０は、この発明による磁気再生復号装置の他の実施例の構成を示すブロック図である。図１０に示すように、この発明の他の例による磁気再生復号装置は、以下のように構成される。この例においては、特に、ロータリートランス１１４等による再生信号の低域遮断を軽減するために、本線系のＡ／Ｄ変換器１１６の前段に量子化帰還回路２０を設けた点を特徴とする。この量子化帰還回路２０は、図１０に示したものに限らず、再生信号の低域成分を補正する機能を有するものであれば他のものでも良い。位相検出系における他の構成は、図１に示したものと同様であるので、その詳細な説明は省略する。
【００８１】
ＶＴＲでは、再生ヘッド１０８、ロータリートランス１１４等による再生信号の周波数の低域遮断が存在する。この低域遮断の影響を軽減するように、積分等化器１１５によりナイキスト第１基準に等化された再生信号を量子化帰還回路２０に供給する。量子化帰還回路２０は、再生信号の低域成分を再生する働きをする。これにより、低域遮断の影響を軽減することができる。
【００８２】
図１３は、この発明の磁気再生復号装置の他の実施例のロールオフ０．５に積分等化したＭ系列信号に対する位相引き込み特性を示す図である。横軸および縦軸は図１１および図１２に示したものと同じである。図１３において、低域遮断周波数がない場合は位相あばれが少ないが、低域遮断周波数がナイキスト周波数の０．０３倍の場合は位相あばれが少し大きくなり、低域遮断周波数がナイキスト周波数の０．１倍の場合は位相あばれがもっと大きくなり、低域遮断周波数が高くなるほど位相あばれが増加することがわかる。ここで、収束値が変わっているのは低域遮断により群遅延が変わっているためであり、特に問題はない。群遅延とは、ある周波数での遅延量を表わす関数である。
【００８３】
上例によれば、上述において、積分等価器１１５の出力から再生信号の低域補正をする量子化帰還回路２０を設けたので、再生ヘッド１０８やロータリートランス１１４等による再生信号の低域周波数の遮断の影響を少なくし、再生信号の低域補正をすることができる。
【００８４】
図１４は、この発明による磁気再生復号装置の他の実施例の構成を示すブロック図である。図１４に示すように、この発明の他の例による磁気再生復号装置は、以下のように構成される。この例においては、特に、積分等化器１１５に替えて本線系のＡ／Ｄ変換器１１６の後段にディジタル等化器２１を設けた点を特徴とする。このディジタル等化器２１は、図１４に示したものに限らず、アナログ等化器の温度特性やバラツキによる再生データへの影響を抑えるものであれば他のものでも良い。位相検出系における他の構成は、図１に示したものと同様であるので、その詳細な説明は省略する。
【００８５】
本線系のＡ／Ｄ変換器１１６によりディジタル値に変換された再生データは、ディジタル等化器２１に供給される。ディジタル等化器２１は、例えば、ディジタルフィルタとしてのＦＩＲフィルタ及びＩＩＲフィルタ等で構成される。ディジタル等化器２１は、再生データをナイキスト第１基準に等化する。ナイキスト第１基準の等化はディジタルで行うので、アナログ等化器の温度特性やバラツキによる再生データへの影響を抑えることができる。
【００８６】
図１５は、この発明による磁気再生復号装置の位相誤差検出器の基本原理を説明するための信号波形を示す図である。図１５に示すように、Ａ／Ｄ変換器１１６でデータレートの２倍のクロックでサンプリングしたときの奇数サンプルをｏ１，ｏ２，ｏ３，・・・とし、偶数サンプルをｅ１，ｅ２，ｅ３，・・・とする。従って、Ａ／Ｄ変換器１１６からは、ｏ１，ｅ１，ｏ２，ｅ２，ｏ３，ｅ３，・・・の順に再生信号の電圧がサンプリングされてくるものとする。ＮＲＺでは、奇数サンプルが検出点であり、この点の電圧がゼロより高いか低いかで、０と１の復号を行うのである。
【００８７】
一方、図１５において、ｅ２のように１つ前のサンプルｏ２の検出値としての極性が（−）で、１つ後のサンプルｏ３が（＋）である場合を考えてみる。再生信号の電圧がナイキスト第１基準に等化されていれば、クロック位相が正しいとき、ｅ２はゼロ電位付近となる。もし、クロック位相がズレていれば、クロック進みに対してｅ２の電位は下がり、クロック遅れに対してｅ２の電位は上がることになる。
【００８８】
また、ｅ４のように、前後のサンプルが（＋）から（−）に変化している場合は、ｅ２の場合と逆で、クロック進みに対してｅ４の電位は上がり、遅れに対しては下がる。
【００８９】
従って、偶数サンプルのうちその前後の奇数サンプルの極性が（−）から（＋）に変化しているものと、（＋）から（−）に変化しているものとを検出して、（−）から（＋）に変化しているものに対してはそのまま出力し、（＋）から（−）に変化しているものに対しては極性を反転することで、いずれの場合にもクロック進みに対して負の、クロック遅れに対しては正の電圧が検出できる。
【００９０】
上例によれば、上述において、積分等価器１１５に替えて、Ａ／Ｄ変換器１１６の出力をナイキスト第１基準に等価するディジタル等価器２１を設けたので、再生信号をナイキスト第１基準に等価し、クロック位相誤差信号を検出することができる。
【００９１】
【発明の効果】
この発明によれば、Ａ／Ｄ変換器の出力から偶数サンプルデータに対して前後の奇数サンプルデータの極性が反転したときにだけ、前の奇数サンプルデータの極性と掛け算して、位相誤差を演算する位相誤差検出器を設け、この位相誤差出力でＡ／Ｄ変換器のサンプリングクロックを制御するようにしたので、Ａ／Ｄ変換後の信号から位相誤差信号を検出することができ、これにより、Ａ／Ｄ変換器および電圧制御型発振器等の遅延時間の安定性や誤差に影響を受けず、遅延時間補正のためのディレー回路を設ける必要がなく、正確で安定なクロックを得ることができ、積分等化後の信号に対して完全に同期したクロックで量子化し、パーシャルレスポンス変換およびビタビ復号を行っているので、データレートの変化に対して完全に追従することができる。
【００９２】
また、この発明によれば、上述において、Ａ／Ｄ変換器と逆相のサンプリングクロックで動作する第２のＡ／Ｄ変換器を設け、Ａ／Ｄ変換器により奇数サンプルデータに対して量子化をし、第２のＡ／Ｄ変換器により偶数サンプルデータに対して量子化をするようにしたので、本線系のＡ／Ｄ変換器とクロック抽出系の第２のＡ／Ｄ変換器は、ストローブディレーさえ等しければ、お互いの量子化ビット数が異なるようにしてもよく、本線系は比較的細かいビット数で量子化を行い、クロック抽出系は比較的粗いビット数で量子化を行い、装置の高速化および最適化を図ることができる。
【００９３】
また、この発明によれば、上述において、パーシャルレスポンス変換器は、Ａ／Ｄ変換器の出力のうち奇数サンプルデータに対して符号間干渉による他の所定の帯域通過周波数特性を示す他のパーシャルレスポンスに変換するようにしたので、特定のパーシャルレスポンス以外の他のパーシャルレスポンスにも対応することができる。
【００９４】
また、この発明によれば、上述において、位相誤差検出器は、Ａ／Ｄ変換器の出力から偶数サンプルデータに対して１サンプル前の奇数サンプルデータの極性がプラスのときにだけ偶数サンプルデータを反転される反転回路と、反転回路で反転された偶数サンプルデータをアナログ信号に変換するＤ／Ａ変換器と、偶数サンプルの前後の奇数サンプルデータの極性が反転したときにだけＤ／Ａ変換器からのアナログ信号をゲートするゲート回路とを有し、ゲート回路より位相誤差を検出するものであって、反転回路、Ｄ／Ａ変換器およびゲート回路の順序を任意に変更するようにしたので、位相誤差検出器において反転回路、Ｄ／Ａ変換器およびゲート回路の順序を任意に構成することができ、適用範囲を広げることができる。
【００９５】
また、この発明によれば、上述において、積分等価器の出力から再生信号の低域補正をする量子化帰還回路を設けたので、再生ヘッドやロータリートランス等による再生信号の低域周波数の遮断の影響を少なくし、再生信号の低域補正をすることができる。
【００９６】
また、この発明によれば、上述において、積分等価器に替えて、Ａ／Ｄ変換器の出力をナイキスト第１基準に等価するディジタル等価器を設けたので、再生信号をナイキスト第１基準に等価し、クロック位相誤差信号を検出することができる。
【図面の簡単な説明】
【図１】この発明の磁気再生復号装置の一実施例の構成を示すブロック図である。
【図２】この発明の磁気再生復号装置の一実施例のアイパターンを示す図であり、図２Ａは積分等化後のアイパターンを示し、図２Ｂは１−Ｄ2 等化後のアイパターンを示す図である。
【図３】この発明の磁気再生復号装置の一実施例のクロック位相ロック時の信号波形を示す図であり、図３Ａは同期クロックを示し、図３Ｂは１／２分周クロックを示し、図３Ｃは積分等化器出力を示し、図３ＤはＡ／Ｄ変換器出力を示し、図３ＥはＤフリップフロップ２出力を示し、図３ＦはＤフリップフロップ３出力を示し、図３Ｇはアンド回路出力を示し、図３Ｈは位相誤差検出回路出力（ゲート回路出力）を示す図である。
【図４】この発明の磁気再生復号装置の一実施例のクロック位相進み時の信号波形を示す図であり、図４Ａは同期クロックを示し、図４Ｂは１／２分周クロックを示し、図４Ｃは積分等化器出力を示し、図４ＤはＡ／Ｄ変換器出力を示し、図４ＥはＤフリップフロップ２出力を示し、図４ＦはＤフリップフロップ３出力を示し、図４Ｇはアンド回路出力を示し、図４Ｈは位相誤差検出回路出力（ゲート回路出力）を示す図である。
【図５】この発明の磁気再生復号装置の他の実施例の構成を示すブロック図である。
【図６】この発明の磁気再生復号装置の他の実施例の信号波形を示す図であり、図６Ａは正相クロックを示し、図６Ｂは逆相クロックを示し、図６Ｃは積分等化器出力を示し、図６ＤはＡ／Ｄ変換器１１６出力を示し、図６ＥはＤフリップフロップ出力を示し、図６ＦはＡ／Ｄ変換器１１７出力を示し、図６Ｇはアンド回路出力を示し、図６Ｈは位相誤差検出回路出力（ゲート回路出力）を示す図である。
【図７】この発明の磁気再生復号装置の他の実施例の構成を示すブロック図である。
【図８】この発明の磁気再生復号装置の他の実施例の（１＋Ｄ−Ｄ2 −Ｄ3 ）演算器の構成を示すブロック図である。
【図９】この発明の磁気再生復号装置の他の実施例の構成を示すブロック図である。
【図１０】この発明の磁気再生復号装置の他の実施例の構成を示すブロック図である。
【図１１】この発明の磁気再生復号装置の一実施例のロールオフ０．５に積分等化したＭ系列信号に対する位相引き込み特性を示す図である。
【図１２】この発明の磁気再生復号装置の他の実施例のロールオフ０．５に積分等化したＭ系列信号に対する位相引き込み特性を示す図である。
【図１３】この発明の磁気再生復号装置の他の実施例のロールオフ０．５に積分等化したＭ系列信号に対する位相引き込み特性を示す図である。
【図１４】この発明の磁気再生復号装置の他の実施例の構成を示すブロック図である。
【図１５】この発明の磁気再生復号装置の位相誤差検出器の基本原理を説明するための信号波形を示す図である。
【図１６】この発明の出願人が先に出願したディジタルビデオ信号処理装置のブロック図である。
【図１７】この発明の出願人が先に出願したＰＲ４再生復号回路を示す図である。
【図１８】この発明の出願人が先に出願したＰＲ４再生復号回路の信号波形を示す図であり、図１８Ａは記録データを示し、図１８Ｂはプリコード出力を示し、図１８Ｃはプリコード出力の２ビット遅延を示し、図１８Ｄは再生ヘッド出力を示し、図１８Ｅは積分等化器出力を示し、図１８Ｆは再生クロックを示し、図１８Ｇは積分等化器出力の２ビット遅延を示し、図１８Ｈは１−Ｄ2 演算器出力を示す図である。
【図１９】この発明の出願人が先に出願したＰＲ４再生復号回路のアイパターンを示す図であり、図１９Ａは積分等化後のアイパターンを示し、図１９Ｂは１−Ｄ2 等化後のアイパターンを示す図である。
【図２０】この発明の出願人が先に出願したＰＲ４再生復号回路の実際の構成を示す図である。
【図２１】この発明の出願人が先に出願したＰＲ４再生復号回路の実際の構成におけるディレー量を示す図であり、図２１Ａは積分等化器出力を示し、図２１Ｂはリミッター出力を示し、図２１ＣはＰＬＬ回路出力を示し、図２１ＤはＡ／Ｄ変換器出力を示す図である。
【符号の説明】
１ 位相誤差検出器
２ Ｄフリップフロップ
３ Ｄフリップフロップ
４ イクスクルーシブオア回路
５ アンド回路
６ 反転回路
７ Ｄ／Ａ変換器
８ ゲート回路
９ ＶＣＯ
１０ １／２分周器
１１ Ａ／Ｄ変換器
１２ １＋Ｄ−Ｄ2 −Ｄ3 演算器
１３ １−Ｄ2 変換器
１４ Ｄフリップフロップ
１５ Ｄフリップフロップ
１６ 減算器
１７ １＋Ｄ変換器
１８ Ｄフリップフロップ
１９ 加算器
２０ 量子化帰還回路
２１ ディジタル等化器
Claims (6)
- 再生手段により再生された高周波信号を積分等価する積分等価器と、
上記積分等価器の出力をデータレートの２倍のクロックで量子化するＡ／Ｄ変換器と、
上記Ａ／Ｄ変換器の出力のうち奇数サンプルデータに対して符号間干渉による所定の帯域通過周波数特性を示すパーシャルレスポンスに変換するパーシャルレスポンス変換器と、
上記パーシャルレスポンス変換器の出力から再生データを復号する復号器と、
上記Ａ／Ｄ変換器の出力から偶数サンプルデータに対して前後の奇数サンプルデータの極性が反転したときにだけ、前の奇数サンプルデータの極性と偶数サンプルデータを掛け算して、位相誤差を演算する位相誤差検出器と、
上記位相誤差検出器の位相誤差に基づいて上記Ａ／Ｄ変換器のクロックを制御する電圧制御型発振器とを有し、
この位相誤差出力で上記Ａ／Ｄ変換器のサンプリングクロックを制御するようにしたことを特徴とする信号再生装置。 - 再生手段により再生された高周波信号を積分等価する積分等価器と、
上記積分等価器の出力をデータレートの正相のクロックで量子化するＡ／Ｄ変換器と、
上記Ａ／Ｄ変換器から出力されるデータに対して符号間干渉による所定の帯域通過周波数特性を示すパーシャルレスポンスに変換するパーシャルレスポンス変換器と、
上記パーシャルレスポンス変換器の出力から再生データを復号する復号器と、
上記Ａ／Ｄ変換器と逆相のクロックで上記積分等価器の出力を量子化する他のＡ／Ｄ変換器と、
上記他のＡ／Ｄ変換器から出力される逆相のクロックで量子化されたデータに対して前後の上記Ａ／Ｄ変換器から出力される正相のクロックで量子化されたデータの極性が反転したときにだけ、前の正相のクロックで量子化されたデータの極性と逆相のクロックで量子化されたデータを掛け算して、位相誤差を演算する位相誤差検出器と、
上記位相誤差検出器の位相誤差に基づいて上記Ａ／Ｄ変換器及び他のＡ／Ｄ変換器のクロックを制御する電圧制御型発振器と
を有することを特徴とする信号再生装置。 - 請求項１記載の信号再生装置において、
上記パーシャルレスポンス変換器は、上記Ａ／Ｄ変換器の出力のうち奇数サンプルデータに対して符号間干渉による他の所定の帯域通過周波数特性を示す他のパーシャルレスポンスに変換するようにしたことを特徴とする信号再生装置。 - 請求項１記載の信号再生装置において、
上記位相誤差検出器は、
上記Ａ／Ｄ変換器の出力から偶数サンプルデータに対して１サンプル前の奇数サンプルデータの極性がプラスのときにだけ上記偶数サンプルデータを反転させる反転回路と、
上記反転回路で反転された上記偶数サンプルデータをアナログ信号に変換するＤ／Ａ変換器と、
上記偶数サンプルの前後の奇数サンプルデータの極性が反転したときにだけ上記Ｄ／Ａ変換器からのアナログ信号をゲートするゲート回路とを有し、
上記ゲート回路より位相誤差を検出するものであって、
上記反転回路、上記Ｄ／Ａ変換器および上記ゲート回路の順序を任意に変更するようにしたことを特徴とする信号再生装置。 - 請求項１記載の信号再生装置において、
上記積分等価器の出力から再生信号の低域補正をする量子化帰還回路を設けたことを特徴とする信号再生装置。 - 請求項１記載の信号再生装置において、
上記積分等価器に替えて、上記Ａ／Ｄ変換器の出力をナイキスト第１基準に等価するディジタル等価器を設けたことを特徴とする信号再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24032694A JP3689919B2 (ja) | 1994-10-04 | 1994-10-04 | 信号再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24032694A JP3689919B2 (ja) | 1994-10-04 | 1994-10-04 | 信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08106728A JPH08106728A (ja) | 1996-04-23 |
| JP3689919B2 true JP3689919B2 (ja) | 2005-08-31 |
Family
ID=17057817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24032694A Expired - Fee Related JP3689919B2 (ja) | 1994-10-04 | 1994-10-04 | 信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3689919B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4016143B2 (ja) | 2003-01-29 | 2007-12-05 | ソニー株式会社 | 再生信号波形処理装置及び再生信号波形処理方法 |
-
1994
- 1994-10-04 JP JP24032694A patent/JP3689919B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08106728A (ja) | 1996-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100550510B1 (ko) | 부분 응답 채널에서 노이즈 상관을 감소시키기 위한 방법과 장치 | |
| US7046745B2 (en) | Signal processing circuit | |
| US6028728A (en) | Sampled amplitude read/write channel employing a sub-baud rate write clock | |
| US5166955A (en) | Signal detection apparatus for detecting digital information from a PCM signal | |
| KR980011304A (ko) | 샘플링된 진폭 판독 채널 및 이진 데이터 판독 방법 | |
| JPH06162680A (ja) | クロック再生装置及びｒｌｌチャネルクロック再生方法 | |
| US5838738A (en) | Coding to improve timing recovery in a sampled amplitude read channel | |
| JPH0836706A (ja) | データ記憶装置においてアンダーシュート誘起タイミング位相ステップを排除する方法およびハードディスクドライブ | |
| JP2007179739A (ja) | サンプリングされた振幅リードチャネル | |
| US5786950A (en) | PR4 sampled amplitude read channel employing an NRZI write modulator and a PR4/NRZI converter | |
| KR100726787B1 (ko) | 적응등화회로 및 적응등화방법 | |
| JP3689919B2 (ja) | 信号再生装置 | |
| JP3498333B2 (ja) | データ伝送系におけるタイミング信号再生回路およびディジタルビデオ信号処理装置 | |
| JP2000156042A (ja) | 信号処理装置及び信号処理方法及び情報記憶装置並びに情報再生装置 | |
| JP4118561B2 (ja) | 信号処理装置及び信号処理方法並びに情報記憶装置 | |
| JP3646684B2 (ja) | パーシャルレスポンス復調方法を用いたデータ記録再生装置 | |
| JP2006344255A (ja) | 位相誤差検出回路、位相同期ループ回路及び情報再生装置 | |
| JP3428505B2 (ja) | ディジタル信号再生装置 | |
| JP2824473B2 (ja) | データ検出装置 | |
| JP3674142B2 (ja) | ディジタル情報再生装置および最尤復号装置 | |
| Hwang et al. | Half of symbol rate sampling for high density DVD channels | |
| JPH04372774A (ja) | ディジタルデータ再生方法 | |
| KR20000004654A (ko) | 디지털 브이씨알의 등화기 | |
| JPH10125008A (ja) | 同期クロック生成装置 | |
| JPH07192404A (ja) | 磁気記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050606 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |