WO2004027440A1

WO2004027440A1 - 集積回路試験装置および試験方法

Info

Publication number: WO2004027440A1
Application number: PCT/JP2002/009606
Authority: WO
Inventors: Takahisa Hiraide
Original assignee: Fujitsu Limited
Priority date: 2002-09-19
Filing date: 2002-09-19
Publication date: 2004-04-01
Also published as: US7266746B2; US20050149804A1; JPWO2004027440A1; JP4174048B2

Description

明細書集積回路試験装置および試験方法技術分野

本発明は、集積回路（LS I) の製造不良を検出するための集積回路試験装置および試験方法に関する。背景技術

集積回路（LS I) の製造不良の検出は、テスタ（ATE) を用いて LS Iの入力ピンに適当な信号値を印加して、その出力ピンに現れる信号値を期待される結果と比較することで行われる。この入力ピンの信号値と出力ピンの期待値とを合わせてテストパターンと呼ぶ。 LS Iの製造不良により LS Iの内部に生じる欠陥は故障と呼ばれ、 L S I内部に起こりうる全ての故障について検証を行うためには、多くのテストパターンが必要となる。また、あるテストパターンで LS I内部に仮定される故障のうち検証できる割合を診断率（または検出率）と言い、テストパターンの品質を計るときの尺度として使われている。

テストパターンを作成する方法には、以下のようなものがある。

- Random Test Generation (RTG)

• Manual Test Generation

- Automatic Test Pattern Generation (AT P G)

上記方法が必要に応じて組み合わせて用いられるが、高い診断率を得るために広く ATPGが利用されている。 ATPGにもいくつかの方法が存在するが、経路活性化ァルゴリズム（Pa t h— S en s i t i z a t i on a l go r i t hm) に属するものが現在の主流である。

経路活性化アルゴリズムは、ある故障を検出するための故障励起（f au 1 t ex c i t a t i on ) と故障伝播： f au l t— e f f e c t p r op a g a t i o n) の二つの基本的なステップからなる。

故障励起では、故障仮定点に故障値と反対の値とを設定する。これにより、故障が存在する場合と正常な場合とで故障点の状態値が異なることになる。この状態を故障が励起されたという。

また、故障伝播では、励起された故障の影響を観測点（外部出力）まで伝播させることである。結果として故障点から観測点までの経路（p a t h) 上の信号値は全て正常時と故障時とで異なるものとなる。この経路を活性化経路（s en s i t i z e d p a t h ) と呼ぶ。第 1 0図に、活性化経路の例を示す。第 1 0図の回路上の活性化経路を太い実線で示す。また、この活性化経路では、故障励起のための信号値が信号線 aに設定され、故障伝播のための信号値が信号線 cおよび信号線 dに設定されていることを示す。

故障励起と故障伝播とを実現するためには、特定の信号線に所望の信号値を設定する必要がある。回路内部の信号線の値は、最終的には LS Iの制御点である外部入力の信号値に帰着される。すなわち、 ATPGにより、ある故障を検出するために、その故障の活性化経路を形成するための外部入力の信号値と、その結果故障の影響が伝播される外部出力の期待値（正常時に.期待される信号値）とからなるテストパターンが作成される。

ATPGがテストパターンを作成する過程において、いくつかの選択が生じる。例えば 2入力 ANDゲートの出力を 0にして故障を励起する場合には、 2本の入力のどちらか一方の値が 0であれば良いため、 0を設定する入力をどちらかに選択する必要がある。また、故障伝播中に信号線の分岐がある場合にも、どちらか一方の経路が活性化されれば良いため、ここでも選択が必要となる。

一般的な ATPGでは、いくつかの選択肢が存在する場合には、とりあえずその中の一つを選択して処理を進める必要がある。しかし、その選択の結果、信号値の設定に矛盾が生じたり経路の活性化に失敗したりした場合には、一つ前の選択を行つた場面に戻り別の選択肢を選んで処理を進める必要がある。これをバックトラックという。

LS Iが順序回路素子（プリップフロップ [FZF] 、ラッチおよび RAM ) を含む場合には、テストパターン作成の複雑さは飛躍的に増大する。そこで、 LS I内部の主に F/Fで構成される順序回路素子でシフトレジスタ（スキャンパスと呼ばれる）を形成して試験時に所望の値をシフトインし、クロック印加後にシフトレジス夕の値を外部に読み出すスキャン設計が行われている。スキャン設計を施した回路に対して、 AT PGで作成したテストパターンをテスタに格納して行われる D e t e rmi n i s t i c S t o r e d Pa t t e rn T e s t (DSPT) という手法が広く採用されている。第 1 1図は、 DSPTの概念図である。 DSPTでは、 LS I内部に設けたスキャンパス SPにテストパターン TP 1をシフトインし、テストパターン TP 2をシフトアウトする。しかし、近年 LS I集積度の増大に伴い、内部に含まれる順序回路素子が非常に多くなつてきたため、スキヤンパスを構成する全ての順序回路素子に対して、テストパターン毎に設定および読出しを繰り返す DS PTを適用することは、試験時間およびテストデータの増大により困難となってきている。特に、テストデ一夕量の増大によるテスタのメモリ容量の逼迫は、メモリの増強やテスタのァップグレードなどテストコストを大幅に引き上げることになる。

この問題を解決するために、組込み自己試験（Bu i l t— I n S e l f Te s t [B I ST] ) が行われるようになつてきた。第 1 2図は、 B I STの概念図である。 B I STでは、疑似乱数パターン発生器 9 1で発生されたランダムなパターンが LS Iの内部回路 90に印加され、その出力結果が出力検証器 9 2で検証 '格納される。疑似乱数パターン発生器 9 1と出力検証器 92とには、リニアフィードバックシフトレジスタ（LFSR) が使われることが多く、特に、出力検証器 92は、出力結果をシグネチヤとして圧縮格納するためマルチインプットシグネチヤレジスタ（MI SR) と呼ばれる。

B 1 STでは、パターン発生器が LS Iの内部に搭載されているため外部テス夕に入力テストパターンを格納しておく必要がなく、 M I S Rにより試験結果を圧縮するためテスタにロードするデータ量を圧倒的に削減できる。また、 B I S Tではスキャンパスの数を多くしてスキヤンパスへのシフトイン · シフトァゥト動作を高速化して、試験時間が短縮できる。

B I STは、前記の DSPTの問題点を改善できるが、いくつかの欠点も存在する。 B I STでは、疑似乱数パターンが用いられるため、試験の品質（診断率 ) に問題がある。この診断率を高めるためには、追加テストとして DSPTを適用するか、 LS I内部の回路に制御性と観測性を増すようなテストポイントを挿入する必要がある。

また、 B I STでは出力データを M I SRに圧縮格納するので、その構成上不定状態（X値）を取り込むと M I SR内の値が破壊されるため、試験不能となつてしまう。一般に、 LS I内部の RAMを含む順序回路素子は電源投入時には不定状態であるため、これらの順序回路素子を初期化するか、不定状態が MI SR に伝播しないように回路を工夫する必要がある。

この他にも、バス設計時にランダムパターンによりバスのコンフリクトゃフ口一ト状態が起きないような工夫を施す必要があるなど、 B I STを実回路に適用するには厳しい設計制約を設計者に強いることになる。これに加え、 B I ST用の付加回路とテストボイント揷入による回路のエリアオーバ一へッドと性能低下も問題となる。

このような DSPTと B I STとの問題点を解決するため、特願平 1 2— 37 223 1 「集積回路試験装置及び試験方法」にて、試験時間の短縮とテストデ一タ量を削減し、かつ高品質な試験を可能とする試験装置および試験方法を提案した。 '

第 1 3図に、前記特許出願にて開示した試験装置の回路のブロック図を示す。前記特許出願で開示した技術は、 B I ST回路を基本としたものであって、疑似乱数パターン発生器（LFSR) 93が作り出したパターンをパターン修正器 9 4により ATPGと同等のパターンに修正し、スキヤンパスにシフトインする。そして試験クロックを印加した後、スキヤンパス出力の中の不定状態値を不定マスク器 95でマスク処理し、出力検証器 96内の MI SRに圧縮格納する。一般的に、 A T P Gが作り出すパターンのうち明示的に F Z Fに値を設定する数は全 FZFのうちの極僅か（数である。前記特許出願で開示した技術は、明示的に設定する F/Fの値のみを制御信号 97を通して外部テスタより与えることにより、パターン修正器 94を通して疑似乱数バタ一ンを A T P Gと同等の高品質なパターンに変更することが可能である。また、 B I STの設計制約となる不定状態値の M I SRへの取り込みを不定マスク器 95でプロックすることにより、設計者への負担を大幅に軽減している。

このように、前記特許出願で開示した技術では、どのような種類の ATPGが作り出す、どのようなテストパターンも利用可能である。しかし、テストデータ量や試験時間などのテストコストを大幅に削減するためには、回路内部に設けられた LFSR 93が作り出すランダムパターンと ATPGが作り出すパターンとの差分が小さいことが必要となる。

ここで、 ATPGは、いくつかの故障を対象として必要ないくつかの FZFの値を決定し、残りの多くの F/Fには回路内部に設けられた LFSR 93が作り出す値を設定する。これにより、ランダムパターンとテストパターンとの差分を小さくすることができる。しかし、対象とする故障が多い場合や活性化が複雑な場合には、 ATPGが設定する必要のある F/F数が多くなり、テストコストの削減率が悪くなる。

前記特許出願で開示した技術では、 AT P Gが設定する F/Fの値と L FSR が設定する F/Fの値とに関連がない。 ATPGが設定する FZFの値と LFS Rが設定する F / Fの値とが等しくなることは半分の確率であるが、平均して A TP Gが設定する FZFの半数はテスタからの付加パターンが作成されるため、テストコスト削減率を低下させる。

本発明の目的は、回路内の疑似乱数パターン発生器が生成する乱数パターンとの差分がなるべく少なくなるようなテストパターン作成を行って、テストコストの削減率を大きくする試験装置及び試験方法を提供することである。発明の開示

本発明では、テストパターンを自動作成する集積回路試験装置において、テストパターンの信号値割り当てにおいて選択が必要になった場合に、回路内の疑似乱数パターン発生器が発生した乱数パターンとの差分が少なくなるように信号値割り当てを選択するためのコスト関数（F l i p— b a s e d Co s t F u n e t i on) を提案する。

ATPGでは、テストパターン作成の過程で、さまざまな選択を行う必要があり、その選択は、ある選択基準に従って行われる。この選択基準として、制御性 (Con t r o l l ab i l i t y) および観測性（ 0 b s e r v a b i 1 i t y) の二つのコスト関数が用いられる。制御性（Con t r o l l ab i l i t y ) は、ある信号線に対してある値を設定するための困難さを示す。観測性（0 b s e r V a b i 1 i t y ) は、ある信号線の故障値を観測点に伝播するための困難さを示す。

本発明では、テストパターンの信号値割り当ての選択において、制御性および観測性をコスト関数として採用し、コスト関数の算出結果にもとづいて乱数パ夕ーンとの差分ができるだけ小さくなるように信号値を選択する処理を行う。

また、 A T P Gでは、検出するべき故障のリストを持ち、その故障リストはある基準に従ってソーティングされていて、一般にリスト上位の故障から、その故障を検出するためのテストパターンが作成される。

本発明では、擬似乱数パターン発生器で生成される乱数パターン列が予め与えられているので、それぞれの乱数パターンから差分が少ない故障を選択する。このテストパターンの対象となる故障を選択するためのコスト関数として、テスタピリティ（T e s t a b i 1 i t y ) を採用する。テスタピリティは、ある信号線の故障を検出するための困難さである。テスタピリティは、予め与えられた乱数パターンについて、前記の二つのコスト関数、制御性および鱸測性より算出できる。これにより、コスト削減率をさらに高めることが可能となる。

本発明は、テストパターンを自動生成する集積回路試験装置において、入力されたパターンに対する信号値割り当てにおいて値の選択が必要な場合に、ある信号線に対してある値を設定するための困難さである制御性を計算する第 1のコスト関数計算手段と、前記制御性にもとづいて前記パターンの制御可能な外部入力の反転数が少なくなるように前記信号値割り当てを選択して経路活性化を行う経路活性化手段とを備える。

また、本発明は、テストパターンを自動生成する集積回路試験装置において、入力されたパターンに対する信号値割り当てにおいて値の選択が必要な場合に、ある信号線の故障を観測点に伝播するための困難さである観測性を計算する第 2 のコスト関数計算手段と、前記観測性にもとづいて前記パターンの制御可能な外部入力の反転数が少なくなるように前記信号値割り当てを選択して経路活性化を行う経路活性化手段とを備える。

また、本発明は、テストパターンを自動生成する集積回路試験装置において、入力されたパターンで検出される故障を選択する場合に、ある信号線の故障を検出するための困難さであるテスタピリティを計算する第 3のコスト関数計算手段と、前記テスタピリティにもとづいて、回路内部に仮定される全ての故障から対象とする故障を選択する対象故障選択手段とを備える。

本発明にかかる集積回路試験装置は、回路内部に仮定される全ての故障を含む故障リストを作成し、例えば、疑似乱数パターン発生器で作られた乱数パターンを一つ取り出す。そして、当該乱数パターンに対する論理シミュレーションにより回路内部の信号値を定めて、回路全体に对する制御性および観測性を計算し、当該制御性および当該観測性をもとにテス夕ピリティを計算する。その後、故障リストからテスタピリティが最も低い故障を選択して対象故障とし、当該対象故障について乱数パターンの制御性および観測性を用いた経路活性化を行い、当該乱数パターンの制御可能な外部入力（信号値）の反転数が最小となるように反転を選択し、当該選択に従って乱数パターンを修正する。さらに、当該修正パターンを用いて故障シミュレ一ションを行い、検出される別の故障があれば故障リストから削除する。図面の簡単な説明

第 1図は、本発明にかかる集積回路試験装置のプロック構成図である。

第 2図は、テストパターン作成装置の内部構成図である。

第 3図は、本発明にかかる試験方法の処理フロー図である。

第 4図は、制御性の再計算範囲を示す図である。

第 5図は、観測性とテスタピリティの再計算範囲を示す図である。

第 6図は、経路活性化の説明図 1である。

第 7図は、経路活性化の説明図 2である。

第 8図は、経路活性化の説明図 3である。

第 9図は、経路活性化の説明図 4である。

第 1 0図は、活性化経路の例を示す図である。

第 1 1図は、 D S P Tの概念図である。

第 1 2図は、 B I S Tの概念図である。第 1 3図は、特顧平 1 2 - 3 7223 1 「集積回路試験装置及び試験方法」にて開示した試験装置の回路のプロック図である。発明を実施するための最良の形態

第 1図に、本発明にかかる集積回路試験装置のプロック構成図を示す。

集積回路試験装置は、テストパターン作成装置（ATPG) 1 0および回路 2 0からなる。回路 2 0は、疑似乱数パターン発生器（LFSR) 2 1、パターン修正器 22、スキャンパス 2 3、出力検証器（M I SR) 24を備える。

疑似乱数パターン発生器（LFSR) 2 1は、疑似乱数により乱数パターン 3 0を生成する手段である。パターン修正器 22は、テストパターン作成装置（A TPG) 1 0からの制御信号 32により LFSR 2 1が生成した乱数パターン 3 0のいくつかの値を反転させてスキャンパス 2 3ヘシフトインする手段である。出力検証器（M I SR) 24は、スキャンパス 23の出力を圧縮 ·格納する手段である。

第 2図に、テストパターン作成装置（ATPG) 1 0の内部構成図を示す。 A TPG 1 0は、故障リスト作成部 1 1、乱数パターン入力部 1 2、論理シミュレーシヨン部 1 3、コスト関数計算部 1 4、対象故障選択部 1 5、経路活性化部 1 6、故障シミュレーション部 1 7、および故障リスト変更部 1 8からなる。

故障リスト作成部 1 1は、回路内部に仮定される全ての故障を含む故障リスト 3 1を作成する手段である。乱数パターン入力部 1 2は、回路 2 0内に構成される LFSR 2 1で作られる乱数パターン 3 0を一つ取り出す手段である。論理シミュレーシヨン部 1 3は、乱数パターン入力部 1 2が入力した乱数パターン 3 0 をもとに論理シミュレ一ションを行い、回路内部の信号値を決定する手段である ο

コスト関数計算部 1 4は、制御性、観測性、およびテスタピリティのコスト関数をそれぞれ計算する手段である。コスト関数計算部 1 4は、制御性 C (X) を算出する制御性算出部 1 4 1、観測性 0 (X) を算出する観測性算出部 1 4 2、および 0縮退故障検出のテスタピリティ T O (x) と 1縮退故障検出のテスタビリティ T l (X) とを算出するテスタピリティ算出部 1 4 3を備える。対象故障選択部 1 5は、故障リスト 3 1中の故障のうち、コスト関数計算部 1 4で算出したテスタビリティが最も低い故障を対象故障として選択する手段である

経路活性化部 1 6は、対象故障選択部 1 5で選択した対象故障に対して制御性および観測性のコスト関数を用いた経路活性化を行い、乱数パターン 30のいくつかの制御可能な外部入力（信号値）を反転した修正パターンを作成し、乱数パターン 30の値を反転させるための制御信号 32を出力する手段である。

故障シミュレーション部 1 7は、修正パターンを用いて故障シミュレーションを行い、検出される別の故障を抽出する手段である。故障リスト変更部 1 8は、故障シミュレーション部 1 7が抽出した検出される故障を故障リスト 3 1から削除する手段である。

第 3図に、本発明の処理フロー図を示す。

ATPG 1 0は、故障リスト作成部 1 1により、回路内部に仮定される全ての故障を含む故障リスト 3 1を作成する（ステップ S 1) 。そして、乱数パターン入力部 1 2により、 LFSR21から乱数パターン 30を一つ取り出す（ステツプ S 2) 。そして、論理シミュレーシヨン部 1 3により、入力した乱数パターン 30をもとに論理シミュレーションを行い回路内部の信号値を決定する（ステツプ S 3) 。論理シミユレ一ションは既知の手法により行う。

つぎに、コスト関数計算部 1 4により、制御性 C (X) 、観測性 0 (X) 、およびテスタピリティ TO (x) 、 T l (x) のコスト関数を、信号値を決定した回路全体に対して計算する (ステップ S 4) 。

制御性 C (X) は、ある信号線 Xの信号値を反転させる困難さを表すものと定義する。 η本の入力を持つ ANDゲートを考えたとき、全ての入力の制御性が分かっていると仮定すると、出力の制御性 C (X) は以下のように計算する。

lf(state(x)="0" )then C(x) =∑(i=l to n) {state(i)="0"? C(i):0}

else C(x) = min(i=l to n) {C(i)} 式（1) ここで、 s t a t e (x) は信号線 xの信号値を表す。

回路全体の制御性 C (x) の計算は、最初に、外部入力すなわち乱数パターン 30の制御性に 1を与え、外部入力から外部出力に向かって上記式（ 1 ) に従つて再帰的に計算を繰り返すことで行う。結果として、制御性 C (X) は信号線 X の信号値を反転するために反転が必要な外部入力の数を表す。

同様に観測性 0 (X) は、ある信号線 Xの故障を観測点に伝播するための困難さを表すものと定義する。 n本の入力を持つ ANDゲートを考えたとき、全ての入力の制御性が分かっていて、かつ出力 Xの観測性 0 (X) が分かっていると仮定すると、ある入力 dの観測性〇（d) は以下のように計算する。

0(d)=0(x) +∑(i=l to n, i≠d) {state(i)="0"? C(i):0} 式（2)

回路全体の観測性 0 (X) の計算は、回路全体の制御性 C (X) を計算した後、最初に外部出力の観測性 0 (X) に 0を与え、外部出力から外部入力に向かつて上記式（2) に従って再帰的に計算を繰り返すことで行う。結果として、〇（ X) は信号線 Xの故障を観測点に伝播するために反転が必要な外部入力の数を表す。

テスタピリティ TO (X) 、 T 1 (x) は、ある信号線 Xのそれぞれ 0縮退故障もしくは 1縮退故障を検出するテストパターン作成の困難さを表すものと定義する。テスタピリティ TO (X) 、 T 1 (x) は、以下のように計算する。

T0(x)=0(x) + {state(x)="0"? C(x):0} 式（3)

Τ1(χ)=0(χ) + {state(x)="0"? 0:C(x)} 式（4)

上記式（3) および式（4) のように、回路全体の制御性 C (x) と観測性〇 (x) を用いて、全ての故障のテスタピリティを計算することができる。

ここで注意することは、制御性 C (X) 、観測性 0 (X) およびテスタビリティ TO (x) 、 T l (X) の計算は、与えられた入力パターンによって異なることであり、入力パターン、ここでは乱数パターン 30の外部入力信号を反転するごとに再計算する必要がある。この場合に、回路全体のコスト関数を再計算する方法以外にも、反転した外部入力の影響範囲のみを再計算して高速化することも可能である。

具体的には制御性の再計算範囲は、反転した外部入力の影響が前方に伝わる範囲に限られる。すなわち、制御性 C (x) の再計算範囲 R 1は、第 4図に示すように、回路内部の入力側の反転した入力信号から出力側へコーン状に広がる範囲内に限られる。また、観測性 0 (X) およびテスタピリティ TO (X) 、 T l (x) の再計算範囲は、反転した外部入力の影響が到達した外部出力から今度は逆に外部入力方向にバックトレースできる範囲内に限られる。すなわち、観測性〇（X) およびテスタピリティ TO (χ) 、 Τ 1 (χ) の再計算範囲 R 2は、第 5図に示すように、出力側で反転の影響があつた範囲内の出力信号から入力側へコ一ン状に広がる範囲内に限られる。

つぎに、対象故障選択部 1 5により、故障リスト 3 1中の故障のうちテスタビリティ TO (x) /T 1 (χ) が最も低い故障を選択して対象故障とする（ステップ S 5) 。

そして、経路活性化部 1 6により、対象故障に对して、前記のコスト関数を用いた経路活性化（p a t h— S en s i t i z a t i on) を行い、入力した乱数パターン 30のいくつかの制御可能な外部入力（信号値）を反転した修正パ夕ーンを作成し、乱数パターン 30の当該外部入力を反転するための制御信号 32 を出力する（ステップ S 6)。

コスト関数を用いた経路活性化は、以下のように行う。

対象故障点の故障値と現在の信号値が一致している場合には、 0縮退故障または 1縮退故障を生じさせるために故障励起を行う。故障励起では制御性 C (X) をガイドとして一つの外部入力まで後方探索を行う。探索した外部入力の信号値を反転させて論理シミュレーションを行い、制御性 C (x) を無限大（∞) にして制御性 C (x) と観測性◦ (X) との再計算を行う。制御性 C (X) を無限大 (oo) にするのは、この後に生じるバックトレースで同一の外部入力の反転を繰り返さないためである。再び対象故障点の信号値の一致を調べ、一致している間は後方探索を繰り返す。途中、対象故障点の制御性が無限大（∞) になった場合には、ノックトラックを行う。

次に故障伝播を行う。入力に故障値を持ち、かつ出力の観測性 0 (X) が無限大（oo) ではないゲートを Dフロンティアとすると、故障伝播は Dフロンティアを外部出力まで進めることである。 Dフロンティアが複数ある場合は、一つの D フロンティアを選択し、故障値以外の入力に n on— Con t r o l 1 i ng va l u e (ANDゲートでは 1、〇Rゲートでは 0) を設定することを目的として、制御性◦ (X) をガイドとして一つの外部入力まで後方探索を行う。そして、その外部入力の信号値を反転させて論理シミュレーションを行い、さらに制御性 C (x) を無限大（∞) にして制御性 C (x) および観測性 0 (X) の再計算を行う。再び Dフロンティアへの伝播処理を繰り返し、外部出力に到達すれば経路活性化が成功したものとする。途中で、 Dフロンティアがなくなってしまつた場合には、バックトラックを行う。

第 6図ないし第 9図に示す簡単な例を用いて、具体的にコスト関数を用いた経路活性化の手順を説明する。

第 6図に、ある回路および与えられた乱数パターンの例を示す。第 6図は、回路に対して行われた論理シミユレーシヨンとコスト関数計算との結果も示している。ここで、乱数パターン 30およびゲートの出力の信号値 Vに続く括弧内の値は、それぞれ制御性 Ci と観測性〇i とを示す。例えば、信号線 hは、信号値 V (制御性 Ci ，観測性 Oi ) =0 (1， 0) であることを示す。

ここで、対象故障として信号線 eの 1縮退故障 Falを検出することを考える。対象故障点（ANDゲート Aの出力側）の信号値 Vは 1であって、故障値と一致しているので、故障励起を行う必要がある。信号線 eより制御性 C (x) をガイドとして後方探索を行う。第 6図に示すように、信号線 aと信号線 bのどちらかを反転させれば良いことがわかる。ここでは、図中太い矢印線で示すように、反転する入力として信号線 aを選択すると仮定する。

第 7図に、信号線 aの信号値を反転した場合の論理シミュレーションとコスト関数再計算の結果を示す。信号線 eと信号線 f とが活性化されているが、ともに観測性〇i =0 (x) が無限大（∞) となり Dフロンティア（DF) がないことがわかる。そこでバックトラックを行う。

バックトラックの結果、信号線 aの選択をやめて、故障励起のために信号線 b の信号値 Vを反転させる。第 8図に、信号線 bの信号値 Vを反転させた場合の論理シミュレーションとコスト関数再計算の結果を示す。ここで、 ANDゲート D に着目すると、 ANDゲート Dは、入力ピンに故障値を持ち、かつ観測性 Oi が無限大（∞) でないため Dフロンティア（DF) であることが分かる。

そこで、 ANDゲート Dに対する故障伝播処理を行う。制御性 Ci =C (x) をガイドとして、 ANDゲート Dの 1縮退故障 Falの伝播していない入力（信号線 g) から後方探索を行うと信号線 dを反転させる必要があることが分かる。第 9図に、信号線 dの信号値 Vを反転させ、論理シミュレーションおよびコスト関数再計算を行った結果を示す。結果として、信号線 hに至る活性化経路が形成され、信号線 eの 1縮退故障 Falを検出するテストパターンが作成できている。そこで、乱数パターン 3 0について信号線 aおよび信号線 dの信号値 Vを反転して修正パターンを生成する。

また、乱数パターン 3 0について信号線 aおよび信号線 dの信号値 Vを反転させるための制御信号 32をパターン修正器 22へ送出する。なお、パターン修正器 22は、この制御信号 3 2にしたがって乱数パターン 3 0を修正してスキャンパス 2 3ヘシフトインする。

故障シミュレーション部 1 7では、故障点とその修正パターンとを取得して故障シミユレ一ションを行い、検出される別の故障を抽出し（ステップ S 7) 、故障リスト変更部 1 8により、故障シミュレーション部 1 7が検出した故障を故障リスト 3 1から削除する（ステップ S 8) 。

その後、故障リスト変更部 1 8が故障を削除した後の故障リスト 3 1がまだ空でなく故障が残っていれば（ステップ S 9) 、ステップ S 2の処理へ戻り、故障リスト 3 1が空であれば処理を終了する。

本発明の別の実施の形態として、 ATPG 1 0では、最初の数十パターンについては、 LFSR 2 1の乱数パターン 3 0をそのまま使用して故障シミユレーシヨンのみを行う処理手順が考えられる。これは、回路内部のほとんど（5 0 %〜 8 0 %) の故障は乱数パターンで検出可能であり、検出されずに残った故障のみを検出するテストパターンを ATPG 1 0で生成することが処理時間の面で有利なためである。この場合に、 ATPG 1 0は、乱数パターン入力部 1 2により、 LFSR 2 1が生成した乱数パターン 3 0のうちの最初の数十の乱数パターン 3 0についてはそのまま取り出し、故障シミュレーション部 1 7により、その乱数パターン 3 Όについて故障シミュレーションのみを行う。そして、それ以降に取り出した乱数パターン 3 0については、第 3図に示す処理フローに従って処理を行う。また、本発明の別の実施の形態として、一つのパターンに対して一つの対象故障に対する経路活性化を行うだけでなく、複数の故障に対する経路活性化を試みた後に故障シミュレーションを行う処理手順が考えられる。これは、ダイナミツクコンパクションと呼ばれる既知の手法を本発明に応用するものであり、パターン数の削減に非常に効果がある。

この場合には、 ATPG 1 0は、第 3図に示す処理フローにおいて、対象故障選択部 1 5により対象故障を選択する場合に、一つの乱数パターンで検出される複数の対象故障を選択するようにし、この複数の対象故障に対して以降の処理を行ラ。

以上、本発明をその実施の態様により説明したが、本発明はその主旨の範囲において種々の変形が可能である _ό

本発明の実施の形態として、制御性および観測性の両方をコスト関数として用いた処理について説明したが、例えば ATPG 1 0は、これらのいずれか一方のコスト閧数を用いてテストパターン作成を行うことも可能である。

また、 ATPG 1 0の乱数パターン入力部 1 2は、 LF SR 2 1からパターンを取り出す代わりに、 LFSR 2 1が生成する乱数パターン 3 0と同様のパターンを生成してもよい。

また、乱数パターン入力部 1 2は、 LFSR 2 1から乱数パターン 3 0を取り出す代わりに、一つ前の処理で作成したテストパターンを用いてもよい。

また、経路活性化部 1 6は、制御信号 3 2の代わりに修正パターンを出力するようにしてもよレ、。

本発明の各手段または機能または要素は、コンピュータにより読み取られ実行される処理プログラムとして実現することができる。また、本発明を実現するプログラムは、コンピュータが読み取り可能な、可搬媒体メモリ、半導体メモリ、ハードディスクなどの適当な記録媒体に格納することができ、これらの記録媒体に記録して提供され、または、通信インタフースを介して種々の通信網を利用した送受信により提供されるものである。産業上の利用可能性以上のように、本発明にかかる集積回路試験装置および試験方法は、集積回路の製造不良などの故障を検出するために利用することができる。

本発明は、テストパターンを自動作成する集積回路試験装置において、信号値割り当ての選択が必要な場合に、 L F S Rが生成した乱数パターンをコスト関数に従つて外部入力の反転が最少となるように柽路活性化する。そして乱数パ夕一ンの入力を反転した修正パターンを生成し、この修正パターンを用いて回路の検証を行う。これにより、乱数パターンをもとに差分をなるベく少なくして多くの故障を検出することが可能であるため、テストコストの削減が期待できる。

また、本発明は、特願平 1 2 - 3 7 2 2 3 1 「集積回路試験装置及び試験方法」で示した試験装置に適用すると非常に効果的である。前記特許出願で開示した試験装置は回路内部に L F S Rを備えており、 A T P Gが作成したパターンと乱数パターンとの差分が小さいときに劇的にテストデータ量を削減し、試験時間を短縮することが可能となる。

また、本発明は、入力する乱数パターンの代わりに一つ前に作ったテストパ夕ーンを用いることで、信号変化の少ないテストパターンの作成が可能となる。信号変化を抑えたテストパターンを用いることで、試験中の集積回路の消費電力を抑えることができる。高集積化で試験時の消費電力抑制が望まれる場合に効果的である。

Claims

請求の範囲

1 . テストパターンを自動生成する集積回路試験装置において、

入力されたパターンに対する信号値割り当てにおいて値の選択が必要な場合に、ある信号線に対してある値を設定するための困難さである制御性を計算する第 1のコスト関数計算手段と、

前記制御性にもとづいて前記バターンの制御可能な外部入力の反転数が少なくなるように前記信号値割り当てを選択して経路活性化を行う経路活性化手段とを備える

ことを特徴とする集積回路試験装置。

2 . テストパターンを自動生成する集積回路試験装置において、

入力されたパターンに対する信号値割り当てにおいて値の選択が必要な場合に、ある信号線の故障を観測点に伝播するための困難さである観測性を計算する第 2のコスト関数計算手段と、

前記観測性にもとづいて前記パターンの制御可能な外部入力の反転数が少なくなるように前記信号値割り当てを選択して経路活性化を行う経路活性化手段とを備える

ことを特徴とする集積回路試験装置。

3 . テストパターンを自動生成する集積回路試験装置において、

前記パターンに対する信号値割り当てにおいて値の選択が必要な場合に、ある信号線の故障を観測点に伝播するための困難さである観測性を計算する第 2のコスト関数計算手段と、

前記制御性および前記観測性にもとづいて前記テストパターンの制御可能な外部入力の反転数が少なくなるように前記信号値割り当てを選択して経路活性化を行う経路活性化手段とを備える

ことを特徴とする集積回路試験装置。

4 . テストパターンを自動生成する集積回路試験装置において、入力されたパターンで検出される故障を選択する場合に、ある信号線の故障を検出するための困難さであるテスタピリティを計算する第 3のコスト関数計算手段と、

前記テスタピリティにもとづいて、回路内部に仮定される全ての故障から対象とする故障を選択する対象故障選択手段とを備える

ことを特徴とする集積回路試験装置。

5 . 当該集積回路試験装置は、さらに、

入力されたパターンで検出される故障を選択する場合に、ある信号線の故障を検出するための困難さであるテスタピリティを計算する第 3のコスト関数計算手段と、

ことを特徴とする請求の範囲第 1項ないし第 3項のいずれかに記載の集積回路

6 . パターン発生器とそのパターンを外部入力により修正するパターン修正器とを備えて前記修正されたパターンが複数のスキャンパスに入力される集積回路試験装置において、

前記パターン発生器から入力されたパターンに対する信号値割り当てにおいて値の選択が必要な場合に、ある信号線に対してある値を設定するための困難さである制御性を計算する第 1のコスト関数計算手段と、

前記制御性および前記観測性にもとづいて前記パターンの制御可能な外部入力の反転数が少なくなるように前記信号値割り当てを選択する経路活性化を行い、前記選択を行うための制御信号を前記パターン修正器に出力する経路活性化手段とを備える

ことを特徴とする集積回路試験装置。

7 . 当該集積回路試験装置は、さらに

ことを特徴とする請求の範囲第 6項記載の集積回路試験装置。

8 . テストパターンを自動生成する集積回路試験方法において、

入力されたパターンに対する信号値割り当てにおいて値の選択が必要な場合に、ある信号線に対してある値を設定するための困難さである制御性を計算し、前記制御性にもとづいて前記パターンの制御可能な外部入力の反転数が少なくなるように前記信号値割り当てを選択して経路活性化を行う

ことを特徴とする集積回路試験方法。

9 . テストパターンを自動生成する集積回路試験方法において、

入力されたパターンに対する信号値割り当てにおいて値の選択が必要な場合に、ある信号線の故障を観測点に伝播するための困難さである観測性を計算し、前記観測性にもとづいて前記パターンの制御可能な外部入力の反転数が少なくなるように前記信号値割り当てを選択して経路活性化を行う

ことを特徴とする集積回路試験方法。

1 0 . テストパターンを自動生成する集積回路試験方法において、

入力されたパターンで検出される故障を選択する場合に、ある信号線の故障'を検出するための困難さであるテスタピリティを計算し、

前記テスタピリティにもとづいて、回路内部に仮定される全ての故障から対象とする故障を選択する

ことを特徴とする集積回路試験方法。